Fitter report for top
Sun Oct 26 11:18:59 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Oct 26 11:18:59 2025       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; top                                         ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,286 / 41,910 ( 10 % )                     ;
; Total registers                 ; 6163                                        ;
; Total pins                      ; 44 / 499 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,843,200 / 5,662,720 ( 33 % )              ;
; Total RAM Blocks                ; 240 / 553 ( 43 % )                          ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.0%      ;
;     Processor 3            ;  11.6%      ;
;     Processor 4            ;  11.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; edge_stream_path:u_stream|median3x3_stream:u_med|y[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|median3x3_stream:u_med|y[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; edge_stream_path:u_stream|median3x3_stream:u_med|y[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|median3x3_stream:u_med|y[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[1]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r0a[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r0c[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r0c[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[0]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2a[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|r2b[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|x[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|x[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; edge_stream_path:u_stream|window3x3_stream:u_win|x[5]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|window3x3_stream:u_win|x[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; edge_stream_path:u_stream|xs[0]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|xs[0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; edge_stream_path:u_stream|xs[4]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|xs[4]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; edge_stream_path:u_stream|xs[7]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|xs[7]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; edge_stream_path:u_stream|ys[1]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|ys[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; edge_stream_path:u_stream|ys[5]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; edge_stream_path:u_stream|ys[5]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE ;                  ;                       ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|out_address_reg_b[1]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|out_address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_adapter:VGA|vga_controller:controller|xCounter[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_adapter:VGA|vga_controller:controller|xCounter[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; vga_adapter:VGA|vga_controller:controller|xCounter[9]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_adapter:VGA|vga_controller:controller|xCounter[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_adapter:VGA|vga_controller:controller|yCounter[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+----------+----------------+--------------+---------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------------+---------------+----------------+
; Location ;                ;              ; ADC_CONVST          ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; ADC_DIN             ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; ADC_DOUT            ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; ADC_SCLK            ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCDAT          ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK         ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK            ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT          ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK         ; PIN_AG30      ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK             ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; CLOCK2_50           ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50           ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50           ; PIN_K14       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]          ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]          ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N          ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE            ; PIN_AK13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK            ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N           ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]          ; PIN_AK6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]         ; PIN_AH9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]         ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]         ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]          ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]          ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]          ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]          ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]          ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]          ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM           ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N          ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM           ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N           ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SCLK       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; FPGA_I2C_SDAT       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; GPIO[0]             ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; GPIO[10]            ; PIN_AG1       ; QSF Assignment ;
; Location ;                ;              ; GPIO[11]            ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; GPIO[12]            ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; GPIO[13]            ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; GPIO[14]            ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; GPIO[15]            ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; GPIO[16]            ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; GPIO[17]            ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; GPIO[18]            ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; GPIO[19]            ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; GPIO[1]             ; PIN_AK2       ; QSF Assignment ;
; Location ;                ;              ; GPIO[20]            ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; GPIO[21]            ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; GPIO[22]            ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; GPIO[23]            ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; GPIO[24]            ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; GPIO[25]            ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; GPIO[26]            ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[27]            ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; GPIO[28]            ; PIN_AD9       ; QSF Assignment ;
; Location ;                ;              ; GPIO[29]            ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; GPIO[2]             ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; GPIO[30]            ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; GPIO[31]            ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[32]            ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; GPIO[33]            ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[34]            ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[35]            ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; GPIO[3]             ; PIN_AK3       ; QSF Assignment ;
; Location ;                ;              ; GPIO[4]             ; PIN_AJ1       ; QSF Assignment ;
; Location ;                ;              ; GPIO[5]             ; PIN_AJ2       ; QSF Assignment ;
; Location ;                ;              ; GPIO[6]             ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; GPIO[7]             ; PIN_AH3       ; QSF Assignment ;
; Location ;                ;              ; GPIO[8]             ; PIN_AH4       ; QSF Assignment ;
; Location ;                ;              ; GPIO[9]             ; PIN_AH5       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]             ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]             ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]             ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]             ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]             ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]             ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]             ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]             ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]             ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]             ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]             ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]             ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]             ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]             ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]             ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]             ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]             ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]             ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]             ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]             ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]             ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]             ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]             ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]             ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]             ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]             ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]             ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]             ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]             ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]             ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]             ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]             ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]             ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]             ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]             ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]             ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]             ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]             ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]             ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]             ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]             ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]             ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; HPS_CLOCK1_25       ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; HPS_CLOCK2_25       ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; HPS_CONV_USB_N      ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[0]       ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[10]      ; PIN_D29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[11]      ; PIN_C30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[12]      ; PIN_B30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[13]      ; PIN_C29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[14]      ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[1]       ; PIN_G30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[2]       ; PIN_F28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[3]       ; PIN_F30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[4]       ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[5]       ; PIN_J27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[6]       ; PIN_F29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[7]       ; PIN_E28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[8]       ; PIN_H27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_A[9]       ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_BA[0]      ; PIN_E29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_BA[1]      ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_BA[2]      ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_CAS_n      ; PIN_E27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_CKE        ; PIN_L29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_CK_n       ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_CK_p       ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_CS_n       ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DM[0]      ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DM[1]      ; PIN_M28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DM[2]      ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DM[3]      ; PIN_W30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_n[0]   ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_n[1]   ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_n[2]   ; PIN_R18       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_n[3]   ; PIN_R21       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_p[0]   ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_p[1]   ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_p[2]   ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQS_p[3]   ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[0]      ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[10]     ; PIN_K29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[11]     ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[12]     ; PIN_M26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[13]     ; PIN_M27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[14]     ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[15]     ; PIN_M30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[16]     ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[17]     ; PIN_T26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[18]     ; PIN_N29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[19]     ; PIN_N28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[1]      ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[20]     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[21]     ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[22]     ; PIN_N27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[23]     ; PIN_R29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[24]     ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[25]     ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[26]     ; PIN_T29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[27]     ; PIN_T28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[28]     ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[29]     ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[2]      ; PIN_H30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[30]     ; PIN_V30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[31]     ; PIN_W29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[3]      ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[4]      ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[5]      ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[6]      ; PIN_J30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[7]      ; PIN_J29       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[8]      ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_DQ[9]      ; PIN_L26       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_ODT        ; PIN_H28       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_RAS_n      ; PIN_D30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_RESET_n    ; PIN_P30       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_RZQ        ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; HPS_DDR3_WE_n       ; PIN_C28       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_GTX_CLK    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_INT_N      ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_MDC        ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_MDIO       ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RESET_N    ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_CLK     ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_DATA[0] ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_DATA[1] ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_DATA[2] ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_RX_DV      ; PIN_K17       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_TX_DATA[0] ; PIN_F20       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_TX_DATA[1] ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_TX_DATA[2] ; PIN_F21       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_TX_DATA[3] ; PIN_F19       ; QSF Assignment ;
; Location ;                ;              ; HPS_ENET_TX_EN      ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; HPS_GSENSOR_INT     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; HPS_I2C1_SCLK       ; PIN_E23       ; QSF Assignment ;
; Location ;                ;              ; HPS_I2C1_SDAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; HPS_I2C2_SCLK       ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; HPS_I2C2_SDAT       ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; HPS_LCM_D_C         ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; HPS_LCM_RST_N       ; PIN_E17       ; QSF Assignment ;
; Location ;                ;              ; HPS_LCM_SPIM_CLK    ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; HPS_LCM_SPIM_MOSI   ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; HPS_LCM_SPIM_SS     ; PIN_H20       ; QSF Assignment ;
; Location ;                ;              ; HPS_LTC_GPIO        ; PIN_H17       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_CLK          ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_CMD          ; PIN_F18       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_DATA[0]      ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_DATA[1]      ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_DATA[2]      ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; HPS_SD_DATA[3]      ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; HPS_SPIM_CLK        ; PIN_C23       ; QSF Assignment ;
; Location ;                ;              ; HPS_SPIM_MISO       ; PIN_E24       ; QSF Assignment ;
; Location ;                ;              ; HPS_SPIM_MOSI       ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; HPS_SPIM_SS         ; PIN_D24       ; QSF Assignment ;
; Location ;                ;              ; HPS_UART_RX         ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; HPS_UART_TX         ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_CLKOUT      ; PIN_N16       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[0]     ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[1]     ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[2]     ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[3]     ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[4]     ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[5]     ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[6]     ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DATA[7]     ; PIN_M17       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_DIR         ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_NXT         ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_RESET       ; PIN_G17       ; QSF Assignment ;
; Location ;                ;              ; HPS_USB_STP         ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN0         ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_N1       ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_N2       ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_P1       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKIN_P2       ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT0        ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_N1      ; PIN_E6        ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_N2      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_P1      ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_CLKOUT_P2      ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[0]           ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[1]           ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[2]           ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_D[3]           ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[0]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[10]     ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[11]     ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[12]     ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[13]     ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[14]     ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[15]     ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[16]     ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[1]      ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[2]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[3]      ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[4]      ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[5]      ; PIN_H7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[6]      ; PIN_G8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[7]      ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[8]      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_N[9]      ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[0]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[10]     ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[11]     ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[12]     ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[13]     ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[14]     ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[15]     ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[16]     ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[1]      ; PIN_K12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[3]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[4]      ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[5]      ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[6]      ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[7]      ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_RX_D_P[9]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; HSMC_SCL            ; PIN_AA28      ; QSF Assignment ;
; Location ;                ;              ; HSMC_SDA            ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[0]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[10]     ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[11]     ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[12]     ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[13]     ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[14]     ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[15]     ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[16]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[1]      ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[2]      ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[3]      ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[4]      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[5]      ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[6]      ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[7]      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[8]      ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_N[9]      ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[0]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[10]     ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[11]     ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[12]     ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[13]     ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[14]     ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[15]     ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[16]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[1]      ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[2]      ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[3]      ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[4]      ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[5]      ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[6]      ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[7]      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[8]      ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; HSMC_TX_D_P[9]      ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK            ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT            ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD            ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD            ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]             ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]             ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]             ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]             ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]             ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]             ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]             ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]             ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]             ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]             ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK             ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK2            ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT             ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT2            ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; TD_CLK27            ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]          ; PIN_AG27      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]          ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]          ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]          ; PIN_AE27      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]          ; PIN_AE26      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]          ; PIN_AD27      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]          ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]          ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; TD_HS               ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; TD_RESET_N          ; PIN_AC27      ; QSF Assignment ;
; Location ;                ;              ; TD_VS               ; PIN_AG28      ; QSF Assignment ;
+----------+----------------+--------------+---------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12247 ) ; 0.00 % ( 0 / 12247 )       ; 0.00 % ( 0 / 12247 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12247 ) ; 0.00 % ( 0 / 12247 )       ; 0.00 % ( 0 / 12247 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11977 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 249 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/output_files/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,286 / 41,910        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 4,286                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,733 / 41,910        ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 887                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,781                 ;       ;
;         [c] ALMs used for registers                         ; 2,065                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,489 / 41,910        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 42 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 14                    ;       ;
;         [c] Due to LAB input limits                         ; 28                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 765 / 4,191           ; 18 %  ;
;     -- Logic LABs                                           ; 765                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,723                 ;       ;
;     -- 7 input functions                                    ; 160                   ;       ;
;     -- 6 input functions                                    ; 2,481                 ;       ;
;     -- 5 input functions                                    ; 422                   ;       ;
;     -- 4 input functions                                    ; 459                   ;       ;
;     -- <=3 input functions                                  ; 2,201                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,974                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,163                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,904 / 83,820        ; 7 %   ;
;         -- Secondary logic registers                        ; 259 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,132                 ;       ;
;         -- Routing optimization registers                   ; 31                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 44 / 499              ; 9 %   ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 240 / 553             ; 43 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,843,200 / 5,662,720 ; 33 %  ;
; Total block memory implementation bits                      ; 2,457,600 / 5,662,720 ; 43 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.6% / 6.7% / 6.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 26.0% / 26.0% / 25.9% ;       ;
; Maximum fan-out                                             ; 6010                  ;       ;
; Highest non-global fan-out                                  ; 2883                  ;       ;
; Total fan-out                                               ; 55114                 ;       ;
; Average fan-out                                             ; 3.88                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4188 / 41910 ( 10 % ) ; 98 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4188                  ; 98                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5621 / 41910 ( 13 % ) ; 114 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 863                   ; 25                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2733                  ; 48                    ; 0                              ;
;         [c] ALMs used for registers                         ; 2025                  ; 41                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1475 / 41910 ( 4 % )  ; 16 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 42 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )     ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 14                    ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 28                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 750 / 4191 ( 18 % )   ; 17 / 4191 ( < 1 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 750                   ; 17                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5604                  ; 119                   ; 0                              ;
;     -- 7 input functions                                    ; 159                   ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 2453                  ; 28                    ; 0                              ;
;     -- 5 input functions                                    ; 388                   ; 34                    ; 0                              ;
;     -- 4 input functions                                    ; 444                   ; 15                    ; 0                              ;
;     -- <=3 input functions                                  ; 2160                  ; 41                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1910                  ; 64                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 5774 / 83820 ( 7 % )  ; 130 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 256 / 83820 ( < 1 % ) ; 3 / 83820 ( < 1 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 6002                  ; 130                   ; 0                              ;
;         -- Routing optimization registers                   ; 28                    ; 3                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 41                    ; 0                     ; 3                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1843200               ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 2457600               ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 240 / 553 ( 43 % )    ; 0 / 553 ( 0 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 2 / 112 ( 1 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 8019                  ; 203                   ; 1                              ;
;     -- Registered Input Connections                         ; 6814                  ; 141                   ; 0                              ;
;     -- Output Connections                                   ; 30                    ; 298                   ; 7895                           ;
;     -- Registered Output Connections                        ; 24                    ; 298                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 61127                 ; 1408                  ; 7941                           ;
;     -- Registered Connections                               ; 27107                 ; 1036                  ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 327                   ; 7722                           ;
;     -- sld_hub:auto_hub                                     ; 327                   ; 0                     ; 174                            ;
;     -- hard_block:auto_generated_inst                       ; 7722                  ; 174                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 72                    ; 105                   ; 6                              ;
;     -- Output Ports                                         ; 57                    ; 122                   ; 14                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 79                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 67                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 72                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 76                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 6011                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1200                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 25                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; V25   ; 5B       ; 89           ; 20           ; 60           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 124                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_BLANK_N ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; KEY[2]      ; Incomplete set of assignments ;
; KEY[3]      ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; VGA_CLK     ; Incomplete set of assignments ;
; VGA_HS      ; Incomplete set of assignments ;
; VGA_VS      ; Incomplete set of assignments ;
; VGA_BLANK_N ; Incomplete set of assignments ;
; VGA_SYNC_N  ; Incomplete set of assignments ;
; VGA_R[0]    ; Incomplete set of assignments ;
; VGA_R[1]    ; Incomplete set of assignments ;
; VGA_R[2]    ; Incomplete set of assignments ;
; VGA_R[3]    ; Incomplete set of assignments ;
; VGA_R[4]    ; Incomplete set of assignments ;
; VGA_R[5]    ; Incomplete set of assignments ;
; VGA_R[6]    ; Incomplete set of assignments ;
; VGA_R[7]    ; Incomplete set of assignments ;
; VGA_G[0]    ; Incomplete set of assignments ;
; VGA_G[1]    ; Incomplete set of assignments ;
; VGA_G[2]    ; Incomplete set of assignments ;
; VGA_G[3]    ; Incomplete set of assignments ;
; VGA_G[4]    ; Incomplete set of assignments ;
; VGA_G[5]    ; Incomplete set of assignments ;
; VGA_G[6]    ; Incomplete set of assignments ;
; VGA_G[7]    ; Incomplete set of assignments ;
; VGA_B[0]    ; Incomplete set of assignments ;
; VGA_B[1]    ; Incomplete set of assignments ;
; VGA_B[2]    ; Incomplete set of assignments ;
; VGA_B[3]    ; Incomplete set of assignments ;
; VGA_B[4]    ; Incomplete set of assignments ;
; VGA_B[5]    ; Incomplete set of assignments ;
; VGA_B[6]    ; Incomplete set of assignments ;
; VGA_B[7]    ; Incomplete set of assignments ;
; CLOCK_50    ; Incomplete set of assignments ;
; KEY[0]      ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; KEY[1]      ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[1]       ; Incomplete set of assignments ;
; SW[0]       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                               ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                               ; Integer PLL                ;
;     -- PLL Location                                                                                                           ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                ; none                       ;
;     -- PLL Bandwidth                                                                                                          ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                              ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                             ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                      ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                     ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                      ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                      ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                             ; On                         ;
;     -- PLL Fractional Division                                                                                                ; N/A                        ;
;     -- M Counter                                                                                                              ; 12                         ;
;     -- N Counter                                                                                                              ; 2                          ;
;     -- PLL Refclk Select                                                                                                      ;                            ;
;             -- PLL Refclk Select Location                                                                                     ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                             ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                             ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                ; N/A                        ;
;             -- CORECLKIN source                                                                                               ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                             ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                              ; N/A                        ;
;             -- RXIQCLKIN source                                                                                               ; N/A                        ;
;             -- CLKIN(0) source                                                                                                ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                ; N/A                        ;
;             -- CLKIN(2) source                                                                                                ; N/A                        ;
;             -- CLKIN(3) source                                                                                                ; N/A                        ;
;     -- PLL Output Counter                                                                                                     ;                            ;
;         -- vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                         ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                          ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                         ; Off                        ;
;             -- Duty Cycle                                                                                                     ; 50.0000                    ;
;             -- Phase Shift                                                                                                    ; 0.000000 degrees           ;
;             -- C Counter                                                                                                      ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                          ; 0                          ;
;             -- C Counter PRST                                                                                                 ; 1                          ;
;                                                                                                                               ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                                                                                                    ; 4285.5 (135.4)       ; 5732.5 (153.6)                   ; 1488.5 (19.1)                                     ; 41.5 (0.9)                       ; 0.0 (0.0)            ; 5723 (211)          ; 6163 (0)                  ; 0 (0)         ; 1843200           ; 240   ; 2          ; 44   ; 0            ; |top                                                                                                                                                                                                                                                                                                                                            ; top                               ; work         ;
;    |ctrl_path:u_ctl|                                                                                                                    ; 15.6 (15.6)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ctrl_path:u_ctl                                                                                                                                                                                                                                                                                                                            ; ctrl_path                         ; work         ;
;    |data_path:u_dp|                                                                                                                     ; 826.9 (12.0)         ; 905.3 (13.8)                     ; 85.8 (1.8)                                        ; 7.4 (0.0)                        ; 0.0 (0.0)            ; 1521 (26)           ; 233 (17)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|data_path:u_dp                                                                                                                                                                                                                                                                                                                             ; data_path                         ; work         ;
;       |address_adaptor:u_addr|                                                                                                          ; 59.8 (59.8)          ; 59.8 (59.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|address_adaptor:u_addr                                                                                                                                                                                                                                                                                                      ; address_adaptor                   ; work         ;
;       |image_processing_uni:u_proc|                                                                                                     ; 693.3 (4.5)          ; 732.3 (4.5)                      ; 46.0 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1364 (9)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc                                                                                                                                                                                                                                                                                                 ; image_processing_uni              ; work         ;
;          |median3x3:u_med|                                                                                                              ; 188.1 (0.0)          ; 188.5 (0.0)                      ; 0.7 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 254 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|median3x3:u_med                                                                                                                                                                                                                                                                                 ; median3x3                         ; work         ;
;             |med3_8:c0|                                                                                                                 ; 42.7 (42.7)          ; 42.7 (42.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|median3x3:u_med|med3_8:c0                                                                                                                                                                                                                                                                       ; med3_8                            ; work         ;
;             |med3_8:r0|                                                                                                                 ; 54.1 (54.1)          ; 54.0 (54.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|median3x3:u_med|med3_8:r0                                                                                                                                                                                                                                                                       ; med3_8                            ; work         ;
;             |med3_8:r1|                                                                                                                 ; 52.6 (52.6)          ; 52.5 (52.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|median3x3:u_med|med3_8:r1                                                                                                                                                                                                                                                                       ; med3_8                            ; work         ;
;             |med3_8:r2|                                                                                                                 ; 36.1 (36.1)          ; 39.3 (39.3)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|median3x3:u_med|med3_8:r2                                                                                                                                                                                                                                                                       ; med3_8                            ; work         ;
;          |rgb2gray8:u0|                                                                                                                 ; 35.1 (35.1)          ; 41.0 (41.0)                      ; 6.3 (6.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u0                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u1|                                                                                                                 ; 34.7 (34.7)          ; 40.2 (40.2)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u1                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u2|                                                                                                                 ; 35.3 (35.3)          ; 39.2 (39.2)                      ; 4.3 (4.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u2                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u3|                                                                                                                 ; 35.7 (35.7)          ; 40.7 (40.7)                      ; 5.8 (5.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u3                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u4|                                                                                                                 ; 35.6 (35.6)          ; 40.0 (40.0)                      ; 5.2 (5.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u4                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u5|                                                                                                                 ; 35.9 (35.9)          ; 39.3 (39.3)                      ; 4.7 (4.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u5                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u6|                                                                                                                 ; 34.7 (34.7)          ; 39.7 (39.7)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u6                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u7|                                                                                                                 ; 35.5 (35.5)          ; 39.5 (39.5)                      ; 4.8 (4.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u7                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |rgb2gray8:u8|                                                                                                                 ; 34.7 (34.7)          ; 38.3 (38.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|rgb2gray8:u8                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;          |scharr_3x3_gray:u_scharr|                                                                                                     ; 113.5 (113.5)        ; 112.5 (112.5)                    ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 225 (225)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|scharr_3x3_gray:u_scharr                                                                                                                                                                                                                                                                        ; scharr_3x3_gray                   ; work         ;
;          |sobel_3x3_gray:u_sobel|                                                                                                       ; 70.0 (70.0)          ; 69.0 (69.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 138 (138)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|image_processing_uni:u_proc|sobel_3x3_gray:u_sobel                                                                                                                                                                                                                                                                          ; sobel_3x3_gray                    ; work         ;
;       |pixel_register:r0|                                                                                                               ; 6.8 (6.8)            ; 12.5 (12.5)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r0                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r1|                                                                                                               ; 6.3 (6.3)            ; 12.0 (12.0)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r1                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r2|                                                                                                               ; 6.7 (6.7)            ; 9.8 (9.8)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r2                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r3|                                                                                                               ; 6.7 (6.7)            ; 12.0 (12.0)                      ; 5.3 (5.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r3                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r4|                                                                                                               ; 6.8 (6.8)            ; 10.8 (10.8)                      ; 4.2 (4.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r4                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r5|                                                                                                               ; 7.0 (7.0)            ; 11.2 (11.2)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r5                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r6|                                                                                                               ; 6.8 (6.8)            ; 10.8 (10.8)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r6                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r7|                                                                                                               ; 6.7 (6.7)            ; 10.0 (10.0)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r7                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;       |pixel_register:r8|                                                                                                               ; 6.7 (6.7)            ; 10.2 (10.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|data_path:u_dp|pixel_register:r8                                                                                                                                                                                                                                                                                                           ; pixel_register                    ; work         ;
;    |edge_stream_path:u_stream|                                                                                                          ; 2894.1 (72.8)        ; 4200.0 (96.1)                    ; 1324.3 (23.7)                                     ; 18.4 (0.4)                       ; 0.0 (0.0)            ; 3385 (71)           ; 5500 (172)                ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|edge_stream_path:u_stream                                                                                                                                                                                                                                                                                                                  ; edge_stream_path                  ; work         ;
;       |median3x3_stream:u_med|                                                                                                          ; 1392.2 (1219.8)      ; 2029.8 (1838.3)                  ; 638.8 (619.4)                                     ; 1.2 (1.0)                        ; 0.0 (0.0)            ; 1585 (1279)         ; 2658 (2658)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med                                                                                                                                                                                                                                                                                           ; median3x3_stream                  ; work         ;
;          |median3x3:u_median_core|                                                                                                      ; 172.4 (0.0)          ; 191.5 (0.0)                      ; 19.3 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 306 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med|median3x3:u_median_core                                                                                                                                                                                                                                                                   ; median3x3                         ; work         ;
;             |med3_8:c0|                                                                                                                 ; 30.3 (30.3)          ; 32.7 (32.7)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med|median3x3:u_median_core|med3_8:c0                                                                                                                                                                                                                                                         ; med3_8                            ; work         ;
;             |med3_8:r0|                                                                                                                 ; 50.5 (50.5)          ; 56.5 (56.5)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med|median3x3:u_median_core|med3_8:r0                                                                                                                                                                                                                                                         ; med3_8                            ; work         ;
;             |med3_8:r1|                                                                                                                 ; 49.2 (49.2)          ; 57.3 (57.3)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med|median3x3:u_median_core|med3_8:r1                                                                                                                                                                                                                                                         ; med3_8                            ; work         ;
;             |med3_8:r2|                                                                                                                 ; 42.4 (42.4)          ; 45.0 (45.0)                      ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|median3x3_stream:u_med|median3x3:u_median_core|med3_8:r2                                                                                                                                                                                                                                                         ; med3_8                            ; work         ;
;       |rgb2gray8:u_y|                                                                                                                   ; 42.2 (42.2)          ; 41.3 (41.3)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|rgb2gray8:u_y                                                                                                                                                                                                                                                                                                    ; rgb2gray8                         ; work         ;
;       |scharr_3x3_gray:u_scharr|                                                                                                        ; 108.3 (108.3)        ; 107.3 (107.3)                    ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 225 (225)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|scharr_3x3_gray:u_scharr                                                                                                                                                                                                                                                                                         ; scharr_3x3_gray                   ; work         ;
;       |sobel_3x3_gray:u_sobel|                                                                                                          ; 70.2 (70.2)          ; 69.3 (69.3)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 139 (139)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|sobel_3x3_gray:u_sobel                                                                                                                                                                                                                                                                                           ; sobel_3x3_gray                    ; work         ;
;       |sync2:u_sync_im|                                                                                                                 ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|sync2:u_sync_im                                                                                                                                                                                                                                                                                                  ; sync2                             ; work         ;
;       |sync2:u_sync_md|                                                                                                                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|sync2:u_sync_md                                                                                                                                                                                                                                                                                                  ; sync2                             ; work         ;
;       |window3x3_stream:u_win|                                                                                                          ; 1203.6 (1203.6)      ; 1852.8 (1852.8)                  ; 663.3 (663.3)                                     ; 14.1 (14.1)                      ; 0.0 (0.0)            ; 1280 (1280)         ; 2660 (2660)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|edge_stream_path:u_stream|window3x3_stream:u_win                                                                                                                                                                                                                                                                                           ; window3x3_stream                  ; work         ;
;    |image_bank_shared:u_bank|                                                                                                           ; 241.2 (61.4)         ; 266.4 (67.3)                     ; 35.8 (13.5)                                       ; 10.6 (7.5)                       ; 0.0 (0.0)            ; 323 (77)            ; 208 (0)                   ; 0 (0)         ; 1382400           ; 180   ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank                                                                                                                                                                                                                                                                                                                   ; image_bank_shared                 ; work         ;
;       |image_01:u_img0|                                                                                                                 ; 59.4 (0.0)           ; 66.2 (0.0)                       ; 8.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0                                                                                                                                                                                                                                                                                                   ; image_01                          ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 59.4 (0.0)           ; 66.2 (0.0)                       ; 8.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ; altsyncram                        ; work         ;
;             |altsyncram_9au1:auto_generated|                                                                                            ; 59.4 (0.0)           ; 66.2 (0.0)                       ; 8.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_9au1                   ; work         ;
;                |altsyncram_knk2:altsyncram1|                                                                                            ; 5.1 (1.6)            ; 5.3 (1.8)                        ; 0.6 (0.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1                                                                                                                                                                                                        ; altsyncram_knk2                   ; work         ;
;                   |decode_01a:rden_decode_b|                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_01a:rden_decode_b                                                                                                                                                                               ; decode_01a                        ; work         ;
;                   |decode_7la:decode5|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_7la:decode5                                                                                                                                                                                     ; decode_7la                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 54.3 (44.8)          ; 60.9 (51.4)                      ; 7.4 (7.4)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 75 (58)             ; 63 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                          ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                       ; sld_rom_sr                        ; work         ;
;       |image_02:u_img1|                                                                                                                 ; 59.8 (0.0)           ; 66.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1                                                                                                                                                                                                                                                                                                   ; image_02                          ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 59.8 (0.0)           ; 66.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ; altsyncram                        ; work         ;
;             |altsyncram_bau1:auto_generated|                                                                                            ; 59.8 (0.0)           ; 66.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 69 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_bau1                   ; work         ;
;                |altsyncram_lnk2:altsyncram1|                                                                                            ; 5.3 (1.8)            ; 5.8 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1                                                                                                                                                                                                        ; altsyncram_lnk2                   ; work         ;
;                   |decode_01a:rden_decode_b|                                                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_01a:rden_decode_b                                                                                                                                                                               ; decode_01a                        ; work         ;
;                   |decode_7la:decode5|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_7la:decode5                                                                                                                                                                                     ; decode_7la                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 54.5 (44.5)          ; 60.5 (50.5)                      ; 6.7 (6.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 75 (58)             ; 63 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                          ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                       ; sld_rom_sr                        ; work         ;
;       |image_03:u_img2|                                                                                                                 ; 60.6 (0.0)           ; 66.5 (0.0)                       ; 7.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 84 (0)              ; 70 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2                                                                                                                                                                                                                                                                                                   ; image_03                          ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 60.6 (0.0)           ; 66.5 (0.0)                       ; 7.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 84 (0)              ; 70 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ; altsyncram                        ; work         ;
;             |altsyncram_dau1:auto_generated|                                                                                            ; 60.6 (0.0)           ; 66.5 (0.0)                       ; 7.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 84 (0)              ; 70 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_dau1                   ; work         ;
;                |altsyncram_mnk2:altsyncram1|                                                                                            ; 5.3 (1.2)            ; 6.8 (1.8)                        ; 1.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 6 (6)                     ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1                                                                                                                                                                                                        ; altsyncram_mnk2                   ; work         ;
;                   |decode_01a:rden_decode_a|                                                                                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_a                                                                                                                                                                               ; decode_01a                        ; work         ;
;                   |decode_01a:rden_decode_b|                                                                                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_b                                                                                                                                                                               ; decode_01a                        ; work         ;
;                   |decode_7la:decode5|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_7la:decode5                                                                                                                                                                                     ; decode_7la                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 55.2 (45.2)          ; 59.7 (49.7)                      ; 5.7 (5.7)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 75 (58)             ; 64 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                          ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                       ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 97.5 (0.5)           ; 112.5 (0.5)                      ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (1)             ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 97.0 (0.0)           ; 112.0 (0.0)                      ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 97.0 (0.0)           ; 112.0 (0.0)                      ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 97.0 (2.0)           ; 112.0 (4.0)                      ; 15.0 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (1)             ; 133 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 95.0 (0.0)           ; 108.0 (0.0)                      ; 13.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 126 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 95.0 (74.0)          ; 108.0 (84.4)                     ; 13.0 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (80)            ; 126 (97)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.7 (9.7)            ; 10.0 (10.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.3 (11.3)          ; 13.6 (13.6)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |vga_adapter:VGA|                                                                                                                    ; 74.6 (3.1)           ; 79.2 (3.1)                       ; 8.7 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 133 (6)             ; 64 (0)                    ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA                                                                                                                                                                                                                                                                                                                            ; vga_adapter                       ; work         ;
;       |altsyncram:VideoMemory|                                                                                                          ; 2.6 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|altsyncram:VideoMemory                                                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;          |altsyncram_ect1:auto_generated|                                                                                               ; 2.6 (1.2)            ; 2.3 (1.3)                        ; 0.0 (0.2)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (5)                     ; 0 (0)         ; 460800            ; 60    ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated                                                                                                                                                                                                                                                                      ; altsyncram_ect1                   ; work         ;
;             |decode_7la:decode2|                                                                                                        ; 1.3 (1.3)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|decode_7la:decode2                                                                                                                                                                                                                                                   ; decode_7la                        ; work         ;
;       |vga_address_translator:u_addr_wr|                                                                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|vga_address_translator:u_addr_wr                                                                                                                                                                                                                                                                                           ; vga_address_translator            ; work         ;
;       |vga_controller:controller|                                                                                                       ; 62.6 (62.6)          ; 68.3 (68.3)                      ; 9.5 (9.5)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 108 (108)           ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|vga_controller:controller                                                                                                                                                                                                                                                                                                  ; vga_controller                    ; work         ;
;       |vga_pll:u_pll|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|vga_pll:u_pll                                                                                                                                                                                                                                                                                                              ; vga_pll                           ; vga_pll      ;
;          |vga_pll_0002:vga_pll_inst|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst                                                                                                                                                                                                                                                                                    ; vga_pll_0002                      ; vga_pll      ;
;             |altera_pll:altera_pll_i|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                            ; altera_pll                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                                                                                ;                   ;         ;
; KEY[3]                                                                                                                ;                   ;         ;
; SW[4]                                                                                                                 ;                   ;         ;
; CLOCK_50                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                ;                   ;         ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1a[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1b[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[3]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[2]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[1]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[0]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[7]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[6]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[5]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[4]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[7]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[6]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[5]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[4]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[2]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[1]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[3]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|x[0]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[4]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[3]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[0]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[2]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[1]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[7]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[6]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[5]                                                          ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[17]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[7]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[3]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[20]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[12]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[13]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[15]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[16]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[0]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[5]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[2]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[4]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[19]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[10]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[11]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[8]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[18]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[9]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[22]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[1]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[6]                                                                   ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[14]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[23]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[21]                                                                  ; 1                 ; 0       ;
;      - data_path:u_dp|col_done                                                                                        ; 1                 ; 0       ;
;      - data_path:u_dp|row_done                                                                                        ; 1                 ; 0       ;
;      - data_path:u_dp|y[0]                                                                                            ; 1                 ; 0       ;
;      - data_path:u_dp|x[0]                                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[0]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[1]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[2]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[3]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[4]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[5]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[6]                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_pixel[7]                                                  ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state.S_LD0                                                                            ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state.S_WAIT_C0                                                                        ; 1                 ; 0       ;
;      - vga_adapter:VGA|resetn_sys                                                                                     ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[7]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|out_valid                                                     ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[16]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|mode_r[0]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|mode_r[1]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_win[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[17]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[18]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[19]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[20]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[21]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[22]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[23]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[8]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[9]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[10]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[11]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[12]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[13]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[14]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[15]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[0]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[1]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[2]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[3]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[4]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[5]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[6]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_win[7]                                                                           ; 1                 ; 0       ;
;      - data_path:u_dp|y[5]~0                                                                                          ; 1                 ; 0       ;
;      - data_path:u_dp|y[5]~1                                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[6]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[5]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[4]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[3]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[7]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[6]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[5]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|out_valid                                                     ; 1                 ; 0       ;
;      - data_path:u_dp|x[4]~0                                                                                          ; 1                 ; 0       ;
;      - data_path:u_dp|x[4]~1                                                                                          ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~33                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[16]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[6]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[5]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[4]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[3]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[2]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[1]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r0c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r1c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|r2c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[1]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[6]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[5]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[4]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[3]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[2]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[0]                                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sel_im_r[2]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sel_im_r[1]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sel_im_r[0]                                                                          ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r4|colour_o[23]~0                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[0]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[1]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[2]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[3]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med_d1[4]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_win[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[17]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[18]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[19]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[20]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[21]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[22]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[23]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[8]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[9]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[10]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[11]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[12]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[13]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[14]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[15]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[0]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[1]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[2]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[3]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[4]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[5]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[6]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_med[7]                                                                           ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~34                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~35                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~36                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~37                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~38                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~39                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~40                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~41                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~42                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~43                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~44                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~45                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~46                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~47                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~48                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~49                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[7]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[5]                                                                             ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~50                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~51                                                                               ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~52                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[16]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[0]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[7]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs_d1[2]                                                                             ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~53                                                                               ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r0|colour_o[23]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r1|colour_o[15]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r2|colour_o[18]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r3|colour_o[0]~0                                                                 ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r5|colour_o[21]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r6|colour_o[23]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r7|colour_o[13]~0                                                                ; 1                 ; 0       ;
;      - data_path:u_dp|pixel_register:r8|colour_o[17]~0                                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x_med[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[0]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[1]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med_d1[2]                                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[17]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[18]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[19]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[20]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[21]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[22]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[23]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[8]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[9]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[10]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[11]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[12]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[13]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[14]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[15]                                                                           ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[0]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[1]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[2]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[3]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[4]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[5]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[6]                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|rgb_d1[7]                                                                            ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~54                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[7]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~1                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~3                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~4                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~5                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~7                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~9                                                    ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~10                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~11                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~13                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~15                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~16                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~17                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~18                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~19                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~20                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~21                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~23                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~24                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~26                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~28                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~29                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~30                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~31                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~32                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~33                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~34                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~35                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~36                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~37                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~38                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~39                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~40                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~42                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~44                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~46                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~47                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~49                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~50                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~51                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~52                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~53                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~54                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~55                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~56                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~57                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~58                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~59                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~60                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~61                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~62                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~63                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~64                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~65                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~66                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~67                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~68                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~70                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~71                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~72                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~73                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~74                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~75                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~76                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~77                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~78                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~79                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~80                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~81                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~82                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~83                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~84                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~85                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~86                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~87                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~88                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~89                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~90                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~91                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~92                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~93                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~94                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~95                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~96                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~97                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~98                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~99                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~100                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~101                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~102                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~103                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~104                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~105                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~106                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~107                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~108                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~109                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~110                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~111                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~112                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~113                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~114                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~115                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~116                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~117                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~118                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~119                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~120                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~121                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~122                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~123                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~124                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~125                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~126                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~127                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~128                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~129                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~130                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~131                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~132                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~133                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~134                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~135                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~136                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~137                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~138                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~139                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~140                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~141                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~142                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~143                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~144                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~145                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~146                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~147                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~148                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~149                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~150                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~151                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~152                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~153                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~154                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~155                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~156                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~157                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~158                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~159                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~160                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~161                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~162                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~163                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~164                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~165                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~166                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~167                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~168                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~169                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~170                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~171                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~172                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~173                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1769                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1770                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1772                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1773                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1775                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1776                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1778                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1779                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1781                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1782                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1784                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1785                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1787                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1788                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1790                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1791                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1792                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1793                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1794                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1795                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1796                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1797                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1798                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1799                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1800                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1801                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1802                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1803                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1804                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1805                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1806                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1807                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1809                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1810                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1812                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1813                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1815                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1816                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1818                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1819                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1821                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1822                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1824                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1825                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1827                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1828                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1830                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1831                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1832                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1833                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1834                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1835                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1836                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1837                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1838                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1839                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1840                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1841                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1842                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1843                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1844                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1845                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1846                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1847                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1849                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1850                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1852                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1853                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1855                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1856                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1858                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1859                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1861                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1862                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1864                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1865                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1867                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1868                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1870                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1871                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1872                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1873                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1874                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1875                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1876                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1877                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1878                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1879                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1880                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1881                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1882                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1883                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1884                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1885                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1886                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1887                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1889                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1890                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1892                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1893                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1895                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1896                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1898                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1899                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1901                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1902                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1904                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1905                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1907                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1908                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1910                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1911                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1912                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1913                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1914                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1915                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1916                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1917                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1918                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1919                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1920                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1921                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1922                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1923                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1924                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1925                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1926                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1927                                                      ; 1                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~55                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|x0_d1[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_med[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[2]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[3]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[4]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[5]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[6]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[7]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[6]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[5]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[4]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[3]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2041                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2043                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2045                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2047                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2048                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2049                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2050                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2051                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2052                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2053                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2054                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2055                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2056                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2057                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2058                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2059                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y0_d1[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[0]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[6]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[5]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[4]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[3]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[2]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|y[1]                                                          ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[1]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r1c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2061                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2063                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2065                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2067                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2068                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2069                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2070                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2071                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2072                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2073                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2074                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2075                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2076                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2077                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2078                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2079                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[0]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[1]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys_d1[2]                                                                             ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1693                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~10                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~20                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~22                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~23                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~27                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~29                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~32                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~41                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~46                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~47                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~54                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~58                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~60                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~62                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~67                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~68                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~71                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1694                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~77                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~82                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~84                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~86                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~88                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~89                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~90                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~92                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~94                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~95                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~96                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~98                                                   ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~100                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~101                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~102                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~123                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~124                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~125                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~126                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~127                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~128                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~129                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~130                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~131                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~132                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~134                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~136                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~138                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~140                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~141                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~142                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~143                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~144                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~145                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~147                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~148                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~149                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~151                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~152                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~153                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~155                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~156                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~158                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~159                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~160                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~161                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~162                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~163                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~164                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~165                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~166                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~167                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~168                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~169                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~170                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~171                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~172                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~173                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~174                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~175                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~176                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~177                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~178                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~179                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~180                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~181                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~182                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~183                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~184                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~185                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~186                                                  ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1712                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1713                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1715                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1716                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1718                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1719                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1721                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1722                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1724                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1725                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1727                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1728                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1730                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1731                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1733                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1734                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1735                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1736                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1737                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1738                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1739                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1740                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1741                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1742                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1743                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1744                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1745                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1746                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1747                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1748                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1749                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1750                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1752                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1753                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1755                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1756                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1758                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1759                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1761                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1762                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1764                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1765                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1767                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1768                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1770                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1771                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1773                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1774                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1775                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1776                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1777                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1778                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1779                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1780                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1781                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1782                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1783                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1784                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1785                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1786                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1787                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1788                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1789                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1790                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1792                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1794                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1795                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1796                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1798                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1800                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1801                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1802                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1804                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1806                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1807                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1808                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1810                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1812                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1813                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1814                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1815                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1816                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1817                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1818                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1819                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1820                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1821                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1822                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1823                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1824                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1825                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1826                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1827                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1828                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1829                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1830                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1832                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1834                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1836                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1838                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1840                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1842                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1844                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1846                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1847                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1848                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1849                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1850                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1851                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1852                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1853                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1854                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1855                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1856                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1857                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1858                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1859                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1860                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1861                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1862                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1863                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1864                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1865                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1866                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1867                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1868                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1869                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1870                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[0]                                                        ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2027                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2029                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2031                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2033                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2034                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2035                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2036                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2037                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2038                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2039                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2040                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2041                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2042                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2043                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2044                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2045                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2063                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2065                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2067                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2069                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2070                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2071                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2072                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2073                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2074                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2075                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2076                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2077                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2078                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2079                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2080                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2081                                                      ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[0]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[4]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|xs[7]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[2]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[5]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[2]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[5]~DUPLICATE                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|x[4]~DUPLICATE                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[3]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2b[6]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[2]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r2a[0]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[4]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0a[1]~DUPLICATE                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[4]~DUPLICATE                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|median3x3_stream:u_med|y[1]~DUPLICATE                                                ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[1]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|ys[5]~DUPLICATE                                                                      ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|window3x3_stream:u_win|r0c[3]~DUPLICATE                                              ; 1                 ; 0       ;
; SW[6]                                                                                                                 ;                   ;         ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add1~1                                                        ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add1~5                                                        ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add1~9                                                        ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add1~13                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add1~17                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~9                                                        ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~13                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~17                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~21                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~25                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~29                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~33                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~37                                                       ; 1                 ; 0       ;
;      - vga_adapter:VGA|vga_address_translator:u_addr_wr|Add0~5                                                        ; 1                 ; 0       ;
;      - colour_mux[7]~129                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~133                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~137                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~141                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~145                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~149                                                                                              ; 1                 ; 0       ;
;      - colour_mux[0]~153                                                                                              ; 1                 ; 0       ;
;      - colour_mux[15]~157                                                                                             ; 1                 ; 0       ;
;      - colour_mux[14]~161                                                                                             ; 1                 ; 0       ;
;      - colour_mux[13]~165                                                                                             ; 1                 ; 0       ;
;      - colour_mux[11]~169                                                                                             ; 1                 ; 0       ;
;      - colour_mux[10]~173                                                                                             ; 1                 ; 0       ;
;      - colour_mux[9]~177                                                                                              ; 1                 ; 0       ;
;      - colour_mux[8]~181                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~185                                                                                             ; 1                 ; 0       ;
;      - colour_mux[22]~189                                                                                             ; 1                 ; 0       ;
;      - colour_mux[21]~193                                                                                             ; 1                 ; 0       ;
;      - colour_mux[19]~197                                                                                             ; 1                 ; 0       ;
;      - colour_mux[18]~201                                                                                             ; 1                 ; 0       ;
;      - colour_mux[17]~205                                                                                             ; 1                 ; 0       ;
;      - colour_mux[16]~209                                                                                             ; 1                 ; 0       ;
;      - vga_adapter:VGA|writeEn~2                                                                                      ; 1                 ; 0       ;
;      - vga_adapter:VGA|writeEn~3                                                                                      ; 1                 ; 0       ;
;      - colour_mux[23]~2                                                                                               ; 1                 ; 0       ;
;      - colour_mux[16]~3                                                                                               ; 1                 ; 0       ;
;      - x_mux[0]~0                                                                                                     ; 1                 ; 0       ;
;      - x_mux[1]~1                                                                                                     ; 1                 ; 0       ;
;      - x_mux[2]~2                                                                                                     ; 1                 ; 0       ;
;      - x_mux[3]~3                                                                                                     ; 1                 ; 0       ;
;      - x_mux[4]~4                                                                                                     ; 1                 ; 0       ;
;      - colour_mux[16]~18                                                                                              ; 1                 ; 0       ;
;      - addr_bank[7]~5                                                                                                 ; 1                 ; 0       ;
;      - addr_bank[7]~6                                                                                                 ; 1                 ; 0       ;
;      - addr_bank[0]~16                                                                                                ; 1                 ; 0       ;
;      - addr_bank[1]~19                                                                                                ; 1                 ; 0       ;
;      - addr_bank[2]~22                                                                                                ; 1                 ; 0       ;
;      - addr_bank[3]~25                                                                                                ; 1                 ; 0       ;
;      - addr_bank[4]~28                                                                                                ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~0                                                                               ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~1                                                                               ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~2                                                                               ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~3                                                                               ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~4                                                                               ; 1                 ; 0       ;
;      - y_mux[0]~0                                                                                                     ; 1                 ; 0       ;
;      - colour_mux[16]~59                                                                                              ; 1                 ; 0       ;
;      - colour_mux[16]~60                                                                                              ; 1                 ; 0       ;
;      - colour_mux[16]~61                                                                                              ; 1                 ; 0       ;
;      - colour_mux[17]~62                                                                                              ; 1                 ; 0       ;
;      - colour_mux[17]~63                                                                                              ; 1                 ; 0       ;
;      - colour_mux[17]~64                                                                                              ; 1                 ; 0       ;
;      - colour_mux[18]~65                                                                                              ; 1                 ; 0       ;
;      - colour_mux[18]~66                                                                                              ; 1                 ; 0       ;
;      - colour_mux[18]~67                                                                                              ; 1                 ; 0       ;
;      - colour_mux[19]~68                                                                                              ; 1                 ; 0       ;
;      - colour_mux[19]~69                                                                                              ; 1                 ; 0       ;
;      - colour_mux[19]~70                                                                                              ; 1                 ; 0       ;
;      - colour_mux[20]~72                                                                                              ; 1                 ; 0       ;
;      - colour_mux[21]~74                                                                                              ; 1                 ; 0       ;
;      - colour_mux[21]~75                                                                                              ; 1                 ; 0       ;
;      - colour_mux[21]~76                                                                                              ; 1                 ; 0       ;
;      - colour_mux[22]~77                                                                                              ; 1                 ; 0       ;
;      - colour_mux[22]~78                                                                                              ; 1                 ; 0       ;
;      - colour_mux[22]~79                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~80                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~81                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~82                                                                                              ; 1                 ; 0       ;
;      - colour_mux[8]~83                                                                                               ; 1                 ; 0       ;
;      - colour_mux[8]~84                                                                                               ; 1                 ; 0       ;
;      - colour_mux[8]~85                                                                                               ; 1                 ; 0       ;
;      - colour_mux[9]~86                                                                                               ; 1                 ; 0       ;
;      - colour_mux[9]~87                                                                                               ; 1                 ; 0       ;
;      - colour_mux[9]~88                                                                                               ; 1                 ; 0       ;
;      - colour_mux[10]~89                                                                                              ; 1                 ; 0       ;
;      - colour_mux[10]~90                                                                                              ; 1                 ; 0       ;
;      - colour_mux[10]~91                                                                                              ; 1                 ; 0       ;
;      - colour_mux[11]~92                                                                                              ; 1                 ; 0       ;
;      - colour_mux[11]~93                                                                                              ; 1                 ; 0       ;
;      - colour_mux[11]~94                                                                                              ; 1                 ; 0       ;
;      - colour_mux[12]~96                                                                                              ; 1                 ; 0       ;
;      - colour_mux[13]~97                                                                                              ; 1                 ; 0       ;
;      - colour_mux[13]~98                                                                                              ; 1                 ; 0       ;
;      - colour_mux[13]~99                                                                                              ; 1                 ; 0       ;
;      - colour_mux[14]~100                                                                                             ; 1                 ; 0       ;
;      - colour_mux[14]~101                                                                                             ; 1                 ; 0       ;
;      - colour_mux[14]~102                                                                                             ; 1                 ; 0       ;
;      - colour_mux[15]~103                                                                                             ; 1                 ; 0       ;
;      - colour_mux[15]~104                                                                                             ; 1                 ; 0       ;
;      - colour_mux[15]~105                                                                                             ; 1                 ; 0       ;
;      - colour_mux[0]~106                                                                                              ; 1                 ; 0       ;
;      - colour_mux[0]~107                                                                                              ; 1                 ; 0       ;
;      - colour_mux[0]~108                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~109                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~110                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~111                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~112                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~113                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~114                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~115                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~116                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~117                                                                                              ; 1                 ; 0       ;
;      - colour_mux[4]~119                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~120                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~121                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~122                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~123                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~124                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~125                                                                                              ; 1                 ; 0       ;
;      - colour_mux[7]~126                                                                                              ; 1                 ; 0       ;
;      - colour_mux[7]~127                                                                                              ; 1                 ; 0       ;
;      - colour_mux[7]~128                                                                                              ; 1                 ; 0       ;
; SW[2]                                                                                                                 ;                   ;         ;
;      - colour_mux[23]~2                                                                                               ; 1                 ; 0       ;
;      - colour_mux[16]~3                                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sync2:u_sync_md|m[0]                                                                 ; 1                 ; 0       ;
;      - colour_mux[16]~61                                                                                              ; 1                 ; 0       ;
;      - colour_mux[17]~64                                                                                              ; 1                 ; 0       ;
;      - colour_mux[18]~67                                                                                              ; 1                 ; 0       ;
;      - colour_mux[19]~70                                                                                              ; 1                 ; 0       ;
;      - colour_mux[20]~71                                                                                              ; 1                 ; 0       ;
;      - colour_mux[21]~76                                                                                              ; 1                 ; 0       ;
;      - colour_mux[22]~79                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~82                                                                                              ; 1                 ; 0       ;
;      - colour_mux[8]~85                                                                                               ; 1                 ; 0       ;
;      - colour_mux[9]~88                                                                                               ; 1                 ; 0       ;
;      - colour_mux[10]~91                                                                                              ; 1                 ; 0       ;
;      - colour_mux[11]~94                                                                                              ; 1                 ; 0       ;
;      - colour_mux[12]~95                                                                                              ; 1                 ; 0       ;
;      - colour_mux[13]~99                                                                                              ; 1                 ; 0       ;
;      - colour_mux[14]~102                                                                                             ; 1                 ; 0       ;
;      - colour_mux[15]~105                                                                                             ; 1                 ; 0       ;
;      - colour_mux[0]~108                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~111                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~114                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~117                                                                                              ; 1                 ; 0       ;
;      - colour_mux[4]~118                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~122                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~125                                                                                              ; 1                 ; 0       ;
;      - colour_mux[7]~128                                                                                              ; 1                 ; 0       ;
; SW[3]                                                                                                                 ;                   ;         ;
;      - colour_mux[23]~2                                                                                               ; 1                 ; 0       ;
;      - colour_mux[16]~3                                                                                               ; 1                 ; 0       ;
;      - colour_mux[16]~18                                                                                              ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sync2:u_sync_md|m[1]                                                                 ; 1                 ; 0       ;
;      - colour_mux[7]~129                                                                                              ; 1                 ; 0       ;
;      - colour_mux[6]~133                                                                                              ; 1                 ; 0       ;
;      - colour_mux[5]~137                                                                                              ; 1                 ; 0       ;
;      - colour_mux[3]~141                                                                                              ; 1                 ; 0       ;
;      - colour_mux[2]~145                                                                                              ; 1                 ; 0       ;
;      - colour_mux[1]~149                                                                                              ; 1                 ; 0       ;
;      - colour_mux[0]~153                                                                                              ; 1                 ; 0       ;
;      - colour_mux[15]~157                                                                                             ; 1                 ; 0       ;
;      - colour_mux[14]~161                                                                                             ; 1                 ; 0       ;
;      - colour_mux[13]~165                                                                                             ; 1                 ; 0       ;
;      - colour_mux[11]~169                                                                                             ; 1                 ; 0       ;
;      - colour_mux[10]~173                                                                                             ; 1                 ; 0       ;
;      - colour_mux[9]~177                                                                                              ; 1                 ; 0       ;
;      - colour_mux[8]~181                                                                                              ; 1                 ; 0       ;
;      - colour_mux[23]~185                                                                                             ; 1                 ; 0       ;
;      - colour_mux[22]~189                                                                                             ; 1                 ; 0       ;
;      - colour_mux[21]~193                                                                                             ; 1                 ; 0       ;
;      - colour_mux[19]~197                                                                                             ; 1                 ; 0       ;
;      - colour_mux[18]~201                                                                                             ; 1                 ; 0       ;
;      - colour_mux[17]~205                                                                                             ; 1                 ; 0       ;
;      - colour_mux[16]~209                                                                                             ; 1                 ; 0       ;
; SW[9]                                                                                                                 ;                   ;         ;
;      - image_bank_shared:u_bank|Mux14~0                                                                               ; 0                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~1                                                                               ; 0                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~2                                                                               ; 0                 ; 0       ;
;      - edge_stream_path:u_stream|sync2:u_sync_im|m[2]                                                                 ; 0                 ; 0       ;
; SW[8]                                                                                                                 ;                   ;         ;
;      - image_bank_shared:u_bank|Mux14~2                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sync2:u_sync_im|m[1]                                                                 ; 1                 ; 0       ;
; SW[7]                                                                                                                 ;                   ;         ;
;      - image_bank_shared:u_bank|Mux14~3                                                                               ; 1                 ; 0       ;
;      - image_bank_shared:u_bank|Mux14~4                                                                               ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|sync2:u_sync_im|m[0]                                                                 ; 1                 ; 0       ;
; KEY[1]                                                                                                                ;                   ;         ;
;      - ctrl_path:u_ctl|Selector1~0                                                                                    ; 0                 ; 0       ;
;      - ctrl_path:u_ctl|Selector2~0                                                                                    ; 0                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~48                                                                               ; 0                 ; 0       ;
;      - ctrl_path:u_ctl|current_state~54                                                                               ; 0                 ; 0       ;
; SW[5]                                                                                                                 ;                   ;         ;
;      - edge_stream_path:u_stream|y_in[7]~0                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_in[7]~1                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_in[7]~2                                                                            ; 1                 ; 0       ;
;      - edge_stream_path:u_stream|y_in[7]~4                                                                            ; 1                 ; 0       ;
; SW[1]                                                                                                                 ;                   ;         ;
;      - vga_adapter:VGA|vga_controller:controller|mode_meta[1]                                                         ; 0                 ; 0       ;
; SW[0]                                                                                                                 ;                   ;         ;
;      - vga_adapter:VGA|vga_controller:controller|mode_meta[0]~0                                                       ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 6010    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4                    ; 1200    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 509     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r0|colour_o[23]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X46_Y24_N51        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r1|colour_o[15]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y16_N48        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r2|colour_o[18]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X57_Y18_N57        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r3|colour_o[0]~0                                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y24_N51       ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r4|colour_o[23]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X50_Y15_N42        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r5|colour_o[21]~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y15_N48       ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r6|colour_o[23]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y16_N33        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r7|colour_o[13]~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y14_N27       ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|pixel_register:r8|colour_o[17]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y16_N36        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|x[4]~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y14_N27        ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|x[4]~1                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y14_N24       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|y[5]~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y14_N48        ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; data_path:u_dp|y[5]~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y14_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|Equal0~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y13_N24        ; 20      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|always1~3                                                                                                                                                                                                                                                                                                                        ; LABCELL_X43_Y13_N6         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~1                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y22_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~10                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~100                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y23_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~101                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~102                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~103                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y24_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~104                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y24_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~105                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y27_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~106                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y24_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~107                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~108                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~109                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~11                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y18_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~110                                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y24_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~111                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~112                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y26_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~113                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~114                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y27_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~115                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~116                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y27_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~117                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~118                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y24_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~119                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y24_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~120                                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y26_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~121                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~122                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~123                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~124                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y27_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~125                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y25_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~126                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y24_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~127                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y24_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~128                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~129                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~13                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y18_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~130                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~131                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y26_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~132                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y26_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~133                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y26_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~134                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y24_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~135                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y24_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~136                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y24_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~137                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y24_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~138                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y22_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~139                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~140                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~141                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y25_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~142                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y22_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~143                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y22_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~144                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y27_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~145                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y22_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~146                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y22_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~147                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~148                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y22_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~149                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~15                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y18_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~150                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y24_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~151                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y27_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~152                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y23_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~153                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y23_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~154                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y24_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~155                                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y21_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~156                                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~157                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y22_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~158                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y16_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~159                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~16                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y18_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~160                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y26_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~161                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~162                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y24_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~163                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~164                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y18_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~165                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~166                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~167                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~168                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y26_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~169                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y22_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~17                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y18_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~170                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y22_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~171                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~172                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~173                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y22_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~18                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y19_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~19                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y18_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~20                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y19_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~21                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y25_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~23                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y25_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~24                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y22_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~26                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y24_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~28                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y22_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~29                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y17_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~3                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~30                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y17_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~31                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y17_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~32                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y24_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~33                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y22_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~34                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~35                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y22_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~36                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y24_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~37                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y17_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~38                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y22_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~39                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y23_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~4                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y22_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~40                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y22_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~42                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y20_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~44                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~46                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y22_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~47                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~49                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~5                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y18_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~50                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~51                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~52                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y21_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~53                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y21_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~54                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y20_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~55                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y22_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~56                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~57                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y22_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~58                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~59                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y22_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~60                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~61                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y24_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~62                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y22_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~63                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y24_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~64                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y24_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~65                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y24_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~66                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y20_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~67                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y23_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~68                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y22_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~7                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~70                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~71                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y26_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~72                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y24_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~73                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y26_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~74                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y23_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~75                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y23_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~76                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y23_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~77                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y21_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~78                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y24_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~79                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y27_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~80                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y26_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~81                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y27_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~82                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y24_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~83                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~84                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y26_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~85                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y25_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~86                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y26_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~87                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y27_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~88                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y26_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~89                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y27_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~9                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y20_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~90                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y24_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~91                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y25_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~92                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y26_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~93                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y25_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~94                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y23_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~95                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y27_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~96                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y24_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~97                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y25_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~98                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y24_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Decoder0~99                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y25_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|Equal1~3                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y22_N42        ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|always1~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y22_N12       ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1769                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y18_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1770                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y18_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1772                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y18_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1773                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y18_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1775                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1776                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y18_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1778                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1779                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y20_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1781                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1782                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1784                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1785                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1787                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1788                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y19_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1790                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y20_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1791                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y16_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1792                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y18_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1793                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y18_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1794                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y18_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1795                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y18_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1796                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1797                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y18_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1798                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y22_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1799                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1800                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1801                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1802                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y23_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1803                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1804                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y19_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1805                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y18_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1806                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y19_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1807                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y16_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1809                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y17_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1810                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y17_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1812                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y22_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1813                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1815                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y22_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1816                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y22_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1818                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y22_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1819                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y22_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1821                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y21_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1822                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y21_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1824                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y23_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1825                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1827                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y22_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1828                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1830                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y21_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1831                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y20_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1832                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y17_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1833                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y17_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1834                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y21_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1835                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y21_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1836                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y21_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1837                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y21_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1838                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y22_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1839                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y22_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1840                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y23_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1841                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1842                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y21_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1843                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y23_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1844                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y23_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1845                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y24_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1846                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y21_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1847                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y20_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1849                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1850                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y23_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1852                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y23_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1853                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y23_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1855                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y24_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1856                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y25_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1858                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y23_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1859                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y23_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1861                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y22_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1862                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y22_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1864                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y24_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1865                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y24_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1867                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1868                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y25_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1870                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1871                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1872                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y23_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1873                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1874                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y23_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1875                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y23_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1876                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y24_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1877                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y25_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1878                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1879                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y23_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1880                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y22_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1881                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y22_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1882                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y24_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1883                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y24_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1884                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y24_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1885                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y25_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1886                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1887                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1889                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y27_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1890                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y27_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1892                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y27_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1893                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y26_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1895                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y25_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1896                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y25_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1898                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y26_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1899                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y26_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1901                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y27_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1902                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y23_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1904                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y27_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1905                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y27_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1907                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y26_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1908                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1910                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y24_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1911                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y24_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1912                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y27_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1913                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y25_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1914                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y27_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1915                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1916                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y25_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1917                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y16_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1918                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y23_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1919                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y25_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1920                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y26_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1921                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y26_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1922                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y26_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1923                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y24_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1924                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y25_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1925                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y26_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1926                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y26_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~1927                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y24_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2041                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y20_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2043                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y20_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2045                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y17_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2047                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2048                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y20_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2049                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y20_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2050                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y18_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2051                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2052                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y20_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2053                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y20_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2054                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y18_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2055                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2056                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2057                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y20_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2058                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y18_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2059                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2061                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2063                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2065                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2067                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y17_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2068                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y23_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2069                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2070                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2071                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y17_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2072                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2073                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2074                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2075                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y17_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2076                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y23_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2077                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y24_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2078                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y19_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|lb1~2079                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y17_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|out_valid                                                                                                                                                                                                                                                                                                 ; FF_X59_Y21_N14             ; 383     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|median3x3_stream:u_med|use_zero                                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y19_N36        ; 96      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~0                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y18_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~1                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y18_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~100                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~101                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~102                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~103                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y17_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~104                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~106                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y17_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~107                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y17_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~108                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~109                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~11                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y16_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~110                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y15_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~111                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~112                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y15_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~113                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~115                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y17_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~116                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y17_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~117                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~118                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~119                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y15_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~12                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~120                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~121                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y15_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~122                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y16_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~123                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~124                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~125                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y14_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~126                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y14_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~127                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~128                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~129                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~13                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~130                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~131                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~132                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~133                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y15_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~134                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~135                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y15_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~136                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~137                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y13_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~138                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y14_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~139                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y16_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~14                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~140                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y14_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~141                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~142                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~143                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~144                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~145                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~146                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y15_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~147                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~148                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y15_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~149                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~15                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y17_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~150                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y15_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~151                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y14_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~152                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y14_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~153                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~155                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y23_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~156                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~158                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~159                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~16                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y17_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~160                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~161                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~162                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~163                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~164                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~165                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~166                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y20_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~167                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~168                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~169                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~17                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~170                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~171                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~172                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~173                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~174                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~175                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~176                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~177                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~178                                                                                                                                                                                                                                                                                              ; LABCELL_X63_Y19_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~179                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~18                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~180                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~181                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~182                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y18_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~183                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y23_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~184                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y20_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~185                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y18_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~186                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~20                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~22                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y20_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~24                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y18_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~25                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y18_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~27                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y19_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~29                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y18_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~3                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y18_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~30                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y16_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~31                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y16_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~33                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~34                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y18_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~35                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y16_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~36                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y16_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~37                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y20_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~38                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y18_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~39                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~4                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y18_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~40                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~41                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~42                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y18_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~43                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y16_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~44                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y17_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~46                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~48                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y17_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~49                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y17_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~5                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y18_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~50                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y17_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~51                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y18_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~52                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y18_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~54                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y17_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~55                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~56                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y17_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~57                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y17_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~58                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y17_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~59                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~6                                                                                                                                                                                                                                                                                                ; LABCELL_X75_Y15_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~60                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~62                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y20_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~64                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y18_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~65                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y18_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~67                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y20_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~68                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y18_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~69                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y18_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~70                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y18_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~71                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~72                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~73                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~74                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~75                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~76                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~77                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y17_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~78                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y15_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~8                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y15_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~80                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~82                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y14_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~83                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y16_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~84                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y14_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~86                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y14_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~88                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~89                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y14_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~9                                                                                                                                                                                                                                                                                                ; LABCELL_X71_Y15_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~90                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~92                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y15_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~94                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y15_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~95                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y15_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~96                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y15_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Decoder0~98                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y14_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Equal2~2                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y20_N12        ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|Equal3~2                                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y20_N42        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1712                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y28_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1713                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y27_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1715                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y28_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1716                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y28_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1718                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y28_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1719                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y28_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1721                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1722                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y28_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1724                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y26_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1725                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1727                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y26_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1728                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y26_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1730                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1731                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1733                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1734                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y26_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1735                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y27_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1736                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1737                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y28_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1738                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y28_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1739                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1740                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1741                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y27_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1742                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1743                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y26_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1744                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y26_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1745                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y26_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1746                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y26_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1747                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1748                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y26_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1749                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y28_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1750                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1752                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1753                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1755                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y24_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1756                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y24_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1758                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y24_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1759                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y24_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1761                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1762                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1764                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1765                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y26_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1767                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1768                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1770                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y26_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1771                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y26_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1773                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1774                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1775                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1776                                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1777                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y24_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1778                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y24_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1779                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1780                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y28_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1781                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1782                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1783                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1784                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1785                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1786                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y28_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1787                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1788                                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1789                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y22_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1790                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1792                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1794                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y24_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1795                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1796                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y25_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1798                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y23_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1800                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1801                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y23_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1802                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1804                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1806                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1807                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1808                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1810                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y23_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1812                                                                                                                                                                                                                                                                                                  ; LABCELL_X75_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1813                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y23_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1814                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y23_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1815                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1816                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1817                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1818                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1819                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1820                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y25_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1821                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y25_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1822                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y25_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1823                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y24_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1824                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y24_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1825                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y23_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1826                                                                                                                                                                                                                                                                                                  ; MLABCELL_X78_Y24_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1827                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1828                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y23_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1829                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y24_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1830                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y23_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1832                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1834                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y23_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1836                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1838                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y28_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1840                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1842                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y25_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1844                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y27_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1846                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1847                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y22_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1848                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y19_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1849                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y22_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1850                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y28_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1851                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1852                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y25_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1853                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1854                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1855                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y22_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1856                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1857                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y22_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1858                                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1859                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y19_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1860                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y25_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1861                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y19_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1862                                                                                                                                                                                                                                                                                                  ; LABCELL_X77_Y21_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1863                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y25_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1864                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1865                                                                                                                                                                                                                                                                                                  ; LABCELL_X79_Y26_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1866                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1867                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y28_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1868                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1869                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y28_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~1870                                                                                                                                                                                                                                                                                                  ; LABCELL_X80_Y24_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2027                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2029                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2031                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y22_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2033                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2034                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y22_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2035                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y22_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2036                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y22_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2037                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2038                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2039                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2040                                                                                                                                                                                                                                                                                                  ; MLABCELL_X72_Y22_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2041                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2042                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2043                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2044                                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y20_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2045                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2063                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2065                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2067                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y21_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2069                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y20_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2070                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2071                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2072                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y22_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2073                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2074                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2075                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2076                                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y21_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2077                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y21_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2078                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y23_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2079                                                                                                                                                                                                                                                                                                  ; LABCELL_X74_Y21_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2080                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y26_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|lb1~2081                                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|out_valid                                                                                                                                                                                                                                                                                                 ; FF_X50_Y13_N26             ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_stream_path:u_stream|window3x3_stream:u_win|y[6]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y23_N24        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_01a:rden_decode_b|w_anode668w[2]~0                                                                                                                                                                              ; LABCELL_X11_Y21_N36        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_01a:rden_decode_b|w_anode682w[2]~0                                                                                                                                                                              ; LABCELL_X11_Y21_N33        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_01a:rden_decode_b|w_anode691w[2]~0                                                                                                                                                                              ; LABCELL_X11_Y21_N12        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_7la:decode5|w_anode630w[2]~0                                                                                                                                                                                    ; LABCELL_X1_Y10_N12         ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_7la:decode5|w_anode643w[2]~0                                                                                                                                                                                    ; LABCELL_X1_Y10_N18         ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|decode_7la:decode5|w_anode651w[2]~0                                                                                                                                                                                    ; LABCELL_X1_Y10_N21         ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                              ; LABCELL_X2_Y6_N21          ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                              ; LABCELL_X1_Y10_N9          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                              ; LABCELL_X4_Y4_N9           ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~0                                                                                                                                                                                                    ; LABCELL_X2_Y6_N18          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~4                                                                                                                                                                                                    ; LABCELL_X1_Y10_N30         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                          ; LABCELL_X4_Y4_N51          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                     ; LABCELL_X4_Y4_N3           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_01a:rden_decode_b|w_anode668w[2]~0                                                                                                                                                                              ; MLABCELL_X8_Y2_N54         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_01a:rden_decode_b|w_anode682w[2]~0                                                                                                                                                                              ; MLABCELL_X8_Y2_N51         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_01a:rden_decode_b|w_anode691w[2]~0                                                                                                                                                                              ; MLABCELL_X8_Y2_N6          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_7la:decode5|w_anode630w[2]~0                                                                                                                                                                                    ; LABCELL_X2_Y2_N54          ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_7la:decode5|w_anode643w[2]~0                                                                                                                                                                                    ; LABCELL_X2_Y2_N48          ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|decode_7la:decode5|w_anode651w[2]~0                                                                                                                                                                                    ; LABCELL_X2_Y2_N51          ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                              ; LABCELL_X2_Y2_N39          ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                              ; LABCELL_X2_Y2_N18          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                              ; LABCELL_X2_Y2_N12          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~0                                                                                                                                                                                                    ; LABCELL_X9_Y2_N3           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]~4                                                                                                                                                                                                    ; LABCELL_X7_Y2_N12          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                          ; LABCELL_X2_Y5_N48          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                     ; LABCELL_X2_Y5_N51          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_a|w_anode668w[2]                                                                                                                                                                                ; LABCELL_X50_Y14_N36        ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_a|w_anode682w[2]                                                                                                                                                                                ; LABCELL_X50_Y14_N42        ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_a|w_anode691w[2]                                                                                                                                                                                ; LABCELL_X50_Y14_N27        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_b|w_anode668w[2]~0                                                                                                                                                                              ; MLABCELL_X3_Y6_N51         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_b|w_anode682w[2]~0                                                                                                                                                                              ; LABCELL_X10_Y7_N36         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_01a:rden_decode_b|w_anode691w[2]~0                                                                                                                                                                              ; MLABCELL_X34_Y10_N3        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_7la:decode5|w_anode630w[2]~0                                                                                                                                                                                    ; LABCELL_X4_Y5_N36          ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_7la:decode5|w_anode643w[2]~0                                                                                                                                                                                    ; MLABCELL_X3_Y6_N54         ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|decode_7la:decode5|w_anode651w[2]~0                                                                                                                                                                                    ; MLABCELL_X3_Y6_N57         ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                              ; LABCELL_X1_Y5_N54          ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                              ; LABCELL_X4_Y5_N51          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                              ; MLABCELL_X3_Y6_N48         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~0                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N54         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~4                                                                                                                                                                                                   ; MLABCELL_X3_Y5_N12         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                          ; LABCELL_X4_Y5_N30          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                     ; LABCELL_X4_Y5_N33          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y2_N47               ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X1_Y3_N0           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X1_Y1_N26               ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                             ; LABCELL_X1_Y5_N12          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y4_N21          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X6_Y6_N26               ; 19      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; LABCELL_X1_Y1_N12          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X6_Y6_N11               ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X1_Y1_N5                ; 19      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; LABCELL_X1_Y1_N42          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X1_Y1_N50               ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                             ; FF_X3_Y3_N14               ; 19      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~6                           ; LABCELL_X1_Y1_N45          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                             ; FF_X3_Y3_N11               ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                             ; LABCELL_X1_Y6_N15          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X2_Y3_N0           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X2_Y3_N12          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~0                    ; LABCELL_X1_Y6_N0           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~1                    ; LABCELL_X1_Y6_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~2                    ; LABCELL_X2_Y3_N42          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~2      ; MLABCELL_X3_Y4_N42         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y4_N51         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X3_Y2_N20               ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X6_Y2_N29               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y3_N17               ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X3_Y2_N0          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y2_N14               ; 76      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y4_N18          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|decode_7la:decode2|w_anode630w[2]                                                                                                                                                                                                                                                    ; LABCELL_X51_Y11_N27        ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|decode_7la:decode2|w_anode643w[2]                                                                                                                                                                                                                                                    ; LABCELL_X51_Y11_N30        ; 24      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|decode_7la:decode2|w_anode651w[2]                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y14_N33       ; 12      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|resetn_sys                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y11_N9         ; 59      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|vga_controller:controller|Equal0~2                                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y10_N57        ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|vga_controller:controller|always1~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y10_N48        ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|vga_controller:controller|always3~3                                                                                                                                                                                                                                                                                                        ; LABCELL_X55_Y11_N30        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|vga_controller:controller|always7~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y11_N57       ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 125     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                       ; PIN_AF14                   ; 6010    ; Global Clock         ; GCLK5            ; --                        ;
; vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 125     ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; ~GND                         ; 2883    ;
; KEY[0]~input                 ; 1200    ;
; altera_internal_jtag~TCKUTAP ; 509     ;
+------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|altsyncram_knk2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 19200        ; 24           ; 19200        ; 24           ; yes                    ; yes                     ; yes                    ; no                      ; 460800 ; 19200                       ; 24                          ; 19200                       ; 24                          ; 460800              ; 60          ; 0     ; None                                   ; M10K_X14_Y28_N0, M10K_X41_Y23_N0, M10K_X26_Y24_N0, M10K_X26_Y31_N0, M10K_X38_Y23_N0, M10K_X26_Y32_N0, M10K_X26_Y33_N0, M10K_X38_Y27_N0, M10K_X38_Y29_N0, M10K_X38_Y33_N0, M10K_X41_Y34_N0, M10K_X41_Y35_N0, M10K_X38_Y30_N0, M10K_X38_Y34_N0, M10K_X26_Y34_N0, M10K_X38_Y32_N0, M10K_X38_Y35_N0, M10K_X41_Y31_N0, M10K_X41_Y21_N0, M10K_X5_Y32_N0, M10K_X14_Y30_N0, M10K_X38_Y22_N0, M10K_X26_Y27_N0, M10K_X26_Y25_N0, M10K_X26_Y26_N0, M10K_X49_Y29_N0, M10K_X49_Y31_N0, M10K_X41_Y30_N0, M10K_X38_Y28_N0, M10K_X38_Y36_N0, M10K_X49_Y30_N0, M10K_X26_Y35_N0, M10K_X41_Y26_N0, M10K_X41_Y27_N0, M10K_X49_Y27_N0, M10K_X41_Y33_N0, M10K_X26_Y28_N0, M10K_X14_Y27_N0, M10K_X26_Y29_N0, M10K_X14_Y31_N0, M10K_X38_Y26_N0, M10K_X26_Y30_N0, M10K_X38_Y31_N0, M10K_X14_Y33_N0, M10K_X14_Y34_N0, M10K_X41_Y24_N0, M10K_X38_Y24_N0, M10K_X41_Y25_N0, M10K_X49_Y25_N0, M10K_X49_Y23_N0, M10K_X14_Y32_N0, M10K_X5_Y34_N0, M10K_X41_Y28_N0, M10K_X49_Y26_N0, M10K_X49_Y24_N0, M10K_X41_Y29_N0, M10K_X38_Y25_N0, M10K_X49_Y28_N0, M10K_X49_Y32_N0, M10K_X41_Y32_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 19200        ; 24           ; 19200        ; 24           ; yes                    ; yes                     ; yes                    ; no                      ; 460800 ; 19200                       ; 24                          ; 19200                       ; 24                          ; 460800              ; 60          ; 0     ; None                                   ; M10K_X41_Y5_N0, M10K_X41_Y3_N0, M10K_X14_Y3_N0, M10K_X5_Y3_N0, M10K_X14_Y1_N0, M10K_X14_Y36_N0, M10K_X14_Y37_N0, M10K_X14_Y4_N0, M10K_X58_Y4_N0, M10K_X58_Y1_N0, M10K_X41_Y4_N0, M10K_X49_Y4_N0, M10K_X14_Y2_N0, M10K_X14_Y35_N0, M10K_X14_Y10_N0, M10K_X14_Y6_N0, M10K_X26_Y6_N0, M10K_X14_Y5_N0, M10K_X14_Y7_N0, M10K_X14_Y8_N0, M10K_X41_Y2_N0, M10K_X41_Y1_N0, M10K_X26_Y2_N0, M10K_X58_Y25_N0, M10K_X58_Y24_N0, M10K_X49_Y3_N0, M10K_X49_Y1_N0, M10K_X38_Y3_N0, M10K_X49_Y2_N0, M10K_X38_Y1_N0, M10K_X69_Y4_N0, M10K_X58_Y2_N0, M10K_X26_Y4_N0, M10K_X69_Y5_N0, M10K_X26_Y1_N0, M10K_X69_Y3_N0, M10K_X69_Y2_N0, M10K_X38_Y2_N0, M10K_X58_Y23_N0, M10K_X69_Y8_N0, M10K_X26_Y5_N0, M10K_X38_Y5_N0, M10K_X38_Y4_N0, M10K_X69_Y6_N0, M10K_X14_Y25_N0, M10K_X58_Y3_N0, M10K_X69_Y1_N0, M10K_X26_Y3_N0, M10K_X49_Y5_N0, M10K_X5_Y1_N0, M10K_X5_Y36_N0, M10K_X5_Y37_N0, M10K_X5_Y2_N0, M10K_X5_Y33_N0, M10K_X5_Y35_N0, M10K_X14_Y29_N0, M10K_X14_Y26_N0, M10K_X5_Y5_N0, M10K_X5_Y4_N0, M10K_X14_Y24_N0                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|altsyncram_mnk2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 19200        ; 24           ; 19200        ; 24           ; yes                    ; yes                     ; yes                    ; no                      ; 460800 ; 19200                       ; 24                          ; 19200                       ; 24                          ; 460800              ; 60          ; 0     ; None                                   ; M10K_X14_Y16_N0, M10K_X26_Y16_N0, M10K_X14_Y14_N0, M10K_X14_Y20_N0, M10K_X14_Y19_N0, M10K_X26_Y11_N0, M10K_X26_Y8_N0, M10K_X26_Y7_N0, M10K_X26_Y19_N0, M10K_X38_Y17_N0, M10K_X26_Y12_N0, M10K_X26_Y22_N0, M10K_X26_Y21_N0, M10K_X38_Y21_N0, M10K_X41_Y22_N0, M10K_X38_Y7_N0, M10K_X38_Y8_N0, M10K_X38_Y11_N0, M10K_X5_Y10_N0, M10K_X38_Y6_N0, M10K_X5_Y6_N0, M10K_X41_Y7_N0, M10K_X41_Y6_N0, M10K_X5_Y8_N0, M10K_X5_Y9_N0, M10K_X26_Y14_N0, M10K_X5_Y14_N0, M10K_X5_Y12_N0, M10K_X26_Y17_N0, M10K_X41_Y18_N0, M10K_X26_Y15_N0, M10K_X14_Y18_N0, M10K_X26_Y18_N0, M10K_X41_Y19_N0, M10K_X38_Y9_N0, M10K_X26_Y10_N0, M10K_X38_Y19_N0, M10K_X38_Y20_N0, M10K_X26_Y9_N0, M10K_X26_Y13_N0, M10K_X38_Y10_N0, M10K_X41_Y10_N0, M10K_X41_Y9_N0, M10K_X38_Y18_N0, M10K_X41_Y8_N0, M10K_X14_Y15_N0, M10K_X41_Y20_N0, M10K_X26_Y20_N0, M10K_X14_Y9_N0, M10K_X14_Y21_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X14_Y11_N0, M10K_X26_Y23_N0, M10K_X14_Y22_N0, M10K_X5_Y7_N0, M10K_X5_Y13_N0, M10K_X5_Y11_N0, M10K_X14_Y23_N0, M10K_X14_Y17_N0                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks ; 19200        ; 24           ; 19200        ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 460800 ; 19200                       ; 24                          ; 19200                       ; 24                          ; 460800              ; 60          ; 0     ; ../../quartus/mif_files/background.mif ; M10K_X69_Y16_N0, M10K_X69_Y15_N0, M10K_X69_Y17_N0, M10K_X69_Y18_N0, M10K_X76_Y14_N0, M10K_X49_Y15_N0, M10K_X58_Y22_N0, M10K_X58_Y21_N0, M10K_X49_Y22_N0, M10K_X49_Y18_N0, M10K_X49_Y9_N0, M10K_X58_Y5_N0, M10K_X41_Y11_N0, M10K_X76_Y12_N0, M10K_X58_Y8_N0, M10K_X41_Y12_N0, M10K_X38_Y13_N0, M10K_X69_Y12_N0, M10K_X38_Y12_N0, M10K_X49_Y8_N0, M10K_X69_Y13_N0, M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X49_Y13_N0, M10K_X58_Y9_N0, M10K_X49_Y17_N0, M10K_X49_Y19_N0, M10K_X49_Y20_N0, M10K_X49_Y6_N0, M10K_X49_Y21_N0, M10K_X58_Y14_N0, M10K_X58_Y19_N0, M10K_X76_Y15_N0, M10K_X58_Y15_N0, M10K_X69_Y14_N0, M10K_X49_Y14_N0, M10K_X41_Y14_N0, M10K_X38_Y14_N0, M10K_X38_Y15_N0, M10K_X58_Y11_N0, M10K_X58_Y12_N0, M10K_X76_Y11_N0, M10K_X58_Y10_N0, M10K_X49_Y11_N0, M10K_X58_Y13_N0, M10K_X41_Y15_N0, M10K_X41_Y17_N0, M10K_X38_Y16_N0, M10K_X41_Y16_N0, M10K_X58_Y7_N0, M10K_X49_Y12_N0, M10K_X49_Y16_N0, M10K_X49_Y7_N0, M10K_X49_Y10_N0, M10K_X41_Y13_N0, M10K_X58_Y17_N0, M10K_X58_Y6_N0, M10K_X58_Y18_N0, M10K_X58_Y20_N0, M10K_X58_Y16_N0        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                               ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; edge_stream_path:u_stream|Mult0~8                  ; Two Independent 18x18 ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; data_path:u_dp|image_processing_uni:u_proc|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 24,793 / 289,320 ( 9 % )  ;
; C12 interconnects                           ; 464 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 6,856 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 4,018 / 56,300 ( 7 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,523 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,087 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 715 / 12,676 ( 6 % )      ;
; R14/C12 interconnect drivers                ; 915 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 8,527 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 15,220 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 13 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 44           ; 0            ; 44           ; 0            ; 0            ; 48        ; 44           ; 0            ; 48        ; 48        ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 48           ; 4            ; 48           ; 48           ; 0         ; 4            ; 48           ; 0         ; 0         ; 48           ; 19           ; 48           ; 48           ; 48           ; 48           ; 19           ; 48           ; 48           ; 48           ; 48           ; 19           ; 48           ; 48           ; 48           ; 48           ; 48           ; 48           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 3415.8            ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.914             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                     ; 1.711             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.690             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.673             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.662             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.652             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.350             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.321             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.314             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.302             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                         ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.275             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                  ; 1.227             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.219             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.218             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                               ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                     ; 1.217             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                                                                               ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.216             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                     ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                      ; 1.213             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                               ; 1.211             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.211             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                                                                                ; 1.211             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                                                               ; 1.210             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                ; 1.210             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                ; 1.210             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                ; 1.202             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                ; 1.202             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                               ; 1.201             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                ; 1.201             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                ; 1.201             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.195             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                ; 1.193             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                ; 1.193             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                ; 1.193             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                ; 1.189             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.187             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[19]                                                                                                                                                                                               ; 1.184             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                                                               ; 1.184             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                     ; 1.184             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                ; 1.182             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                ; 1.182             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21]                                                                                                                                                                                               ; 1.181             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]                                                                                                                                                                                               ; 1.178             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                               ; 1.178             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                               ; 1.178             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                                                                               ; 1.178             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                               ; 1.176             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                                                               ; 1.176             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[23]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                                                                                               ; 1.174             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                                                                               ; 1.173             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                                                                                ; 1.173             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                ; 1.171             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21]                                                                                                                                                                                               ; 1.169             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                    ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.158             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.158             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                     ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.139             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                  ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.136             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                  ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                         ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                         ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                         ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                         ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.105             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 1.098             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.098             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                     ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                      ; 1.096             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21]                                                                                                                                                                                                   ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|altsyncram_lnk2:altsyncram1|ram_block3a21~portb_datain_reg0                                                                                                                                                                                  ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 1.090             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                     ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                      ; 1.088             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                     ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                      ; 1.088             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                          ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                      ; 1.087             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.085             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                          ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                      ; 1.085             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.083             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 1.083             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.080             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.080             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.080             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]  ; 1.079             ;
; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                     ; image_bank_shared:u_bank|image_03:u_img2|altsyncram:altsyncram_component|altsyncram_dau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                      ; 1.076             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.072             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                          ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                      ; 1.072             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                          ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                      ; 1.070             ;
; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                     ; image_bank_shared:u_bank|image_02:u_img1|altsyncram:altsyncram_component|altsyncram_bau1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                      ; 1.067             ;
; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                     ; image_bank_shared:u_bank|image_01:u_img0|altsyncram:altsyncram_component|altsyncram_9au1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                      ; 1.067             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CSXFC6D6F31C6 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a64 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2287
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a40 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1447
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a16 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 607
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a65 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2322
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a41 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1482
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a17 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 642
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a66 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2357
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a42 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1517
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a18 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 677
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a67 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2392
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a43 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1552
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a19 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 712
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a68 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2427
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a44 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1587
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a20 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 747
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a69 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2462
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a45 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1622
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a21 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 782
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a70 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2497
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a46 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1657
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a22 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 817
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a71 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2532
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a47 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1692
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a23 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 852
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a56 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2007
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a32 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1167
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a8 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 327
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a57 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2042
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a33 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1202
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a9 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 362
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a58 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2077
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a34 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1237
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a10 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 397
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a59 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2112
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a35 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1272
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a11 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 432
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a60 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2147
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a36 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1307
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a12 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 467
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a61 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2182
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a37 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1342
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a13 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 502
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a62 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2217
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a38 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1377
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a14 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 537
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a63 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 2252
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a39 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1412
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a15 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 572
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a48 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1727
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a24 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 887
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a0 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 47
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a49 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1762
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a25 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 922
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a1 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 82
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a50 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1797
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a26 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 957
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a2 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 117
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a51 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1832
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a27 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 992
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a3 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 152
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a52 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1867
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a28 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1027
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a4 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 187
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a53 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1902
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a29 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1062
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a5 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 222
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a54 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1937
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a30 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1097
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a6 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 257
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a55 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1972
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a31 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 1132
Critical Warning (15003):  "mixed_port_feed_through_mode" parameter of RAM atom vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_ect1:auto_generated|ram_block1a7 cannot have value "old" when different read and write clocks are used. File: D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/db/altsyncram_ect1.tdf Line: 292
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): vga_adapter:VGA|vga_pll:u_pll|vga_pll_0002:vga_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 132 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 6039 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000        clk50
    Info (332111):    3.333 VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 VGA|u_pll|vga_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_CLOCK1_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_CLOCK2_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_CONV_USB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_BA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_CAS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_CK_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_CK_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_CS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQS_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_ODT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_RAS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_RZQ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_DDR3_WE_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_ENET_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_GSENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_I2C1_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_I2C1_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_I2C2_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_I2C2_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LCM_D_C" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LCM_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LCM_SPIM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LCM_SPIM_MOSI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LCM_SPIM_SS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_LTC_GPIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SPIM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SPIM_MISO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SPIM_MOSI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_SPIM_SS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_UART_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_UART_TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_DIR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_NXT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HPS_USB_STP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:31
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:46
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:28
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:44
Info (11888): Total time spent on timing analysis during the Fitter is 36.08 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:46
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/output_files/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 449 warnings
    Info: Peak virtual memory: 6753 megabytes
    Info: Processing ended: Sun Oct 26 11:19:04 2025
    Info: Elapsed time: 00:04:54
    Info: Total CPU time (on all processors): 00:08:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/BANG_HCMUT/HK243/EE4367/Github_reff/quartus/output_files/top.fit.smsg.


