TimeQuest Timing Analyzer report for 8bit_multiplier
Sat Sep 17 21:54:10 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Hold: 'Clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Clk'
 44. Fast 1200mV 0C Model Hold: 'Clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; 8bit_multiplier                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 257.67 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -2.881 ; -61.501            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -54.400                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.881 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.798      ;
; -2.816 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.732      ;
; -2.672 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.587      ;
; -2.555 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.470      ;
; -2.524 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.441      ;
; -2.523 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.440      ;
; -2.506 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.421      ;
; -2.502 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.419      ;
; -2.473 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.388      ;
; -2.459 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.375      ;
; -2.458 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.374      ;
; -2.437 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.353      ;
; -2.373 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.299      ; 3.670      ;
; -2.315 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.230      ;
; -2.314 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.229      ;
; -2.308 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.298      ; 3.604      ;
; -2.293 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.208      ;
; -2.278 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.197      ;
; -2.239 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.156      ;
; -2.198 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.197 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.112      ;
; -2.176 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.091      ;
; -2.164 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.297      ; 3.459      ;
; -2.140 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.055      ;
; -2.139 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.120 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.116 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.031      ;
; -2.115 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.030      ;
; -2.102 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.019      ;
; -2.094 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.009      ;
; -2.047 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.297      ; 3.342      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.967      ;
; -1.989 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.297      ; 3.284      ;
; -1.980 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.898      ;
; -1.965 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.297      ; 3.260      ;
; -1.949 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.866      ;
; -1.887 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.800      ;
; -1.882 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.799      ;
; -1.881 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.798      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.860 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.778      ;
; -1.778 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.697      ;
; -1.731 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.299      ; 3.028      ;
; -1.725 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.642      ;
; -1.713 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.631      ;
; -1.697 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.614      ;
; -1.692 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 2.606      ;
; -1.689 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 2.603      ;
; -1.688 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.603      ;
; -1.688 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.603      ;
; -1.688 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.603      ;
; -1.688 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.603      ;
; -1.681 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.598      ;
; -1.681 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 2.595      ;
; -1.662 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.577      ;
; -1.652 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.571      ;
; -1.620 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.533      ;
; -1.587 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.505      ;
; -1.569 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.486      ;
; -1.550 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.467      ;
; -1.517 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.434      ;
; -1.507 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.424      ;
; -1.498 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.411      ;
; -1.498 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.411      ;
; -1.498 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.411      ;
; -1.498 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.411      ;
; -1.478 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.391      ;
; -1.463 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.299      ; 2.760      ;
; -1.456 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.371      ;
; -1.456 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.371      ;
; -1.456 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 2.371      ;
; -1.443 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.434 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.351      ;
; -1.424 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.344      ;
; -1.419 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.336      ;
; -1.394 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 2.311      ;
; -1.384 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.300      ;
; -1.384 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.300      ;
; -1.384 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.300      ;
; -1.384 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.082     ; 2.300      ;
; -1.368 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.084     ; 2.282      ;
; -1.345 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.265      ;
; -1.298 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.217      ;
; -1.282 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.195      ;
; -1.281 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.194      ;
; -1.281 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.194      ;
; -1.279 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 2.192      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.431 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.698      ;
; 0.451 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.472 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.739      ;
; 0.474 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.741      ;
; 0.475 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.742      ;
; 0.552 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.553 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.554 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.554 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.574 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.574 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.576 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.604 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.871      ;
; 0.661 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.665 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.668 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.670 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.673 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.939      ;
; 0.674 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.683 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.684 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.950      ;
; 0.686 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.691 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.958      ;
; 0.694 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.961      ;
; 0.704 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.971      ;
; 0.704 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.971      ;
; 0.709 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.977      ;
; 0.709 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.712 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.980      ;
; 0.713 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.981      ;
; 0.714 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.982      ;
; 0.718 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.720 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.987      ;
; 0.720 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.987      ;
; 0.733 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.733 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.734 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.735 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.751 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.761 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.765 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.777 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.779 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.045      ;
; 0.780 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.046      ;
; 0.781 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.047      ;
; 0.782 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.782 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.830 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.098      ;
; 0.843 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.110      ;
; 0.853 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.120      ;
; 0.888 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.156      ;
; 0.891 ; Controller:LogicUnit|StorageState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.155      ;
; 0.893 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.160      ;
; 0.898 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.165      ;
; 0.908 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.173      ;
; 0.909 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.174      ;
; 0.909 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.174      ;
; 0.910 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.175      ;
; 0.911 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.176      ;
; 0.931 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.197      ;
; 0.943 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.473      ; 1.602      ;
; 0.945 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.213      ;
; 0.949 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.217      ;
; 0.966 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.234      ;
; 0.985 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.255      ;
; 0.987 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.255      ;
; 1.005 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.272      ;
; 1.012 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.281      ;
; 1.017 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.283      ;
; 1.017 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.286      ;
; 1.019 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.286      ;
; 1.023 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.292      ;
; 1.028 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.044 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.311      ;
; 1.064 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.331      ;
; 1.064 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.331      ;
; 1.109 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.376      ;
; 1.127 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.396      ;
; 1.152 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.421      ;
; 1.152 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.177 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.444      ;
; 1.186 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.454      ;
; 1.189 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.459      ;
; 1.194 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.464      ;
; 1.198 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.466      ;
; 1.222 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.225 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.495      ;
; 1.225 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.495      ;
; 1.227 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.497      ;
; 1.232 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.503      ;
; 1.233 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.504      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.320  ; 0.540        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.167 ; 3.467 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.664 ; 3.989 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.401 ; 3.728 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.970 ; 6.328 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.442 ; 5.783 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 5.622 ; 5.979 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.573 ; 5.942 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 5.970 ; 6.328 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 4.904 ; 5.246 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 5.164 ; 5.558 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 5.208 ; 5.609 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.464 ; 3.781 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.026 ; -1.370 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -1.007 ; -1.356 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.539 ; -1.866 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -1.281 ; -1.602 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -1.281 ; -1.602 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.305 ; -1.659 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.352 ; -1.681 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.756 ; -2.088 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -1.523 ; -1.864 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.488 ; -1.848 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.396 ; -1.766 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -2.138 ; -2.408 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.485  ; 8.461  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.417  ; 8.339  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.485  ; 8.461  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.114  ; 8.026  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.145  ; 8.031  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.380  ; 8.334  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.212  ; 8.114  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.092  ; 8.065  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.197 ; 11.252 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.319  ; 8.288  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.504  ; 8.492  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.197 ; 11.252 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.928  ; 8.941  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 10.142 ; 10.090 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.909  ; 9.784  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.359  ; 9.381  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.572  ; 7.529  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.986  ; 6.993  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.971  ; 6.966  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.656  ; 6.660  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.640  ; 6.642  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.572  ; 7.529  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.183  ; 7.169  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.505  ; 7.479  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.219  ; 7.194  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 12.381 ; 12.367 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.958 ; 12.038 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.810 ; 11.966 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.380 ; 12.323 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.085  ; 9.020  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.070 ; 10.026 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 12.381 ; 12.367 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 11.077 ; 11.161 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.838  ; 9.817  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.772  ; 8.666  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.212  ; 8.109  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.177  ; 8.098  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.240  ; 8.137  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.989  ; 7.962  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.838  ; 9.817  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.421  ; 9.358  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.273  ; 7.272  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.653  ; 6.656  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.981  ; 6.978  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.954  ; 6.941  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.995  ; 7.000  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.999  ; 7.007  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.976  ; 6.966  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.006  ; 7.001  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 7.273  ; 7.272  ; Rise       ; Clk             ;
; X         ; Clk        ; 13.928 ; 13.894 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.382  ; 7.368  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.707  ; 7.644  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.821  ; 7.846  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.452  ; 7.387  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.446  ; 7.368  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.687  ; 7.636  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.511  ; 7.446  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.382  ; 7.446  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.445  ; 7.389  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.445  ; 7.389  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.643  ; 7.590  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.615 ; 10.677 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.416  ; 8.378  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.581  ; 9.564  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.324  ; 9.214  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.797  ; 8.865  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.419  ; 6.420  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.750  ; 6.756  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.737  ; 6.731  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.434  ; 6.437  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.419  ; 6.420  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.315  ; 7.272  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.939  ; 6.925  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.250  ; 7.224  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 6.975  ; 6.949  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.385  ; 8.330  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.149 ; 11.233 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.067 ; 11.191 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 11.586 ; 11.567 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.385  ; 8.330  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.432  ; 9.282  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.598 ; 11.589 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.290 ; 10.383 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 7.553  ; 7.432  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.088  ; 8.015  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.574  ; 7.511  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.567  ; 7.548  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.584  ; 7.524  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.553  ; 7.432  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.169  ; 9.181  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.780  ; 8.765  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.433  ; 6.435  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.433  ; 6.435  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.747  ; 6.743  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.720  ; 6.707  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.759  ; 6.763  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.764  ; 6.770  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.741  ; 6.731  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.771  ; 6.764  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 7.026  ; 7.024  ; Rise       ; Clk             ;
; X         ; Clk        ; 11.923 ; 11.968 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 15.670 ; 15.749 ; 16.014 ; 16.119 ;
; Switches[1] ; X           ; 15.700 ; 15.779 ; 16.076 ; 16.181 ;
; Switches[2] ; X           ; 15.801 ; 15.880 ; 16.173 ; 16.278 ;
; Switches[3] ; X           ; 16.198 ; 16.277 ; 16.559 ; 16.664 ;
; Switches[4] ; X           ; 15.125 ; 15.204 ; 15.425 ; 15.530 ;
; Switches[5] ; X           ; 15.384 ; 15.463 ; 15.735 ; 15.840 ;
; Switches[6] ; X           ; 15.429 ; 15.508 ; 15.776 ; 15.881 ;
; Switches[7] ; X           ; 14.007 ; 14.071 ; 14.324 ; 14.379 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 14.287 ; 14.308 ; 14.618 ; 14.647 ;
; Switches[1] ; X           ; 14.305 ; 14.329 ; 14.669 ; 14.656 ;
; Switches[2] ; X           ; 14.449 ; 14.434 ; 14.772 ; 14.801 ;
; Switches[3] ; X           ; 14.749 ; 14.808 ; 15.135 ; 15.088 ;
; Switches[4] ; X           ; 13.852 ; 13.879 ; 14.187 ; 14.189 ;
; Switches[5] ; X           ; 14.377 ; 14.432 ; 14.712 ; 14.811 ;
; Switches[6] ; X           ; 14.345 ; 14.474 ; 14.750 ; 14.773 ;
; Switches[7] ; X           ; 13.420 ; 13.478 ; 13.725 ; 13.775 ;
+-------------+-------------+--------+--------+--------+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 284.01 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.521 ; -52.667           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -54.400                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.521 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.448      ;
; -2.464 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.391      ;
; -2.379 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.305      ;
; -2.251 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.177      ;
; -2.209 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.135      ;
; -2.179 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.179 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.165 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.091      ;
; -2.150 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.122 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.122 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.092 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.019      ;
; -2.045 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.274      ; 3.318      ;
; -2.037 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.963      ;
; -2.037 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.963      ;
; -2.023 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.951      ;
; -1.999 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.987 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.274      ; 3.260      ;
; -1.918 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.845      ;
; -1.909 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.835      ;
; -1.909 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.835      ;
; -1.881 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.807      ;
; -1.880 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.806      ;
; -1.871 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.797      ;
; -1.868 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.795      ;
; -1.864 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.273      ; 3.136      ;
; -1.854 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.823 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.749      ;
; -1.823 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.749      ;
; -1.785 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.711      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.784 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.715      ;
; -1.749 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.273      ; 3.021      ;
; -1.736 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.273      ; 3.008      ;
; -1.727 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.655      ;
; -1.677 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.273      ; 2.949      ;
; -1.656 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.579      ;
; -1.649 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.576      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.615 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.542      ;
; -1.597 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.524      ;
; -1.596 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.523      ;
; -1.505 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.433      ;
; -1.482 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.406      ;
; -1.482 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.406      ;
; -1.482 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.406      ;
; -1.482 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.406      ;
; -1.471 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.398      ;
; -1.468 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.392      ;
; -1.465 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.274      ; 2.738      ;
; -1.460 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.449 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.373      ;
; -1.447 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.375      ;
; -1.416 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.340      ;
; -1.410 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.334      ;
; -1.408 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.335      ;
; -1.390 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.318      ;
; -1.365 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.288      ;
; -1.343 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.270      ;
; -1.340 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.267      ;
; -1.333 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.261      ;
; -1.300 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.227      ;
; -1.299 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.222      ;
; -1.299 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.222      ;
; -1.299 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.222      ;
; -1.299 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.222      ;
; -1.275 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.199      ;
; -1.275 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.199      ;
; -1.275 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.199      ;
; -1.267 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.190      ;
; -1.244 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.274      ; 2.517      ;
; -1.239 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.166      ;
; -1.239 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.166      ;
; -1.220 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.220 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.220 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.220 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.073     ; 2.146      ;
; -1.212 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.139      ;
; -1.209 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.136      ;
; -1.195 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.125      ;
; -1.178 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 2.105      ;
; -1.151 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.075     ; 2.075      ;
; -1.126 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.056      ;
; -1.110 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.033      ;
; -1.110 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.033      ;
; -1.110 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.033      ;
; -1.108 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 2.031      ;
; -1.092 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.020      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.397 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.641      ;
; 0.416 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.434 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.678      ;
; 0.436 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.680      ;
; 0.437 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.681      ;
; 0.506 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.507 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.508 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.525 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.527 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.770      ;
; 0.527 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.771      ;
; 0.563 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.806      ;
; 0.605 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.852      ;
; 0.612 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.612 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.614 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.857      ;
; 0.621 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.627 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.870      ;
; 0.631 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.634 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.878      ;
; 0.638 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.881      ;
; 0.639 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.882      ;
; 0.645 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.646 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.652 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.896      ;
; 0.654 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.898      ;
; 0.655 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.899      ;
; 0.655 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.899      ;
; 0.656 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.656 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.899      ;
; 0.656 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.899      ;
; 0.657 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.901      ;
; 0.670 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.671 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.915      ;
; 0.671 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.674 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.918      ;
; 0.686 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.929      ;
; 0.701 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.944      ;
; 0.705 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.948      ;
; 0.725 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.968      ;
; 0.725 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.968      ;
; 0.726 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.969      ;
; 0.727 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.970      ;
; 0.727 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.970      ;
; 0.728 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.771 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.015      ;
; 0.782 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.025      ;
; 0.787 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.030      ;
; 0.816 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.826 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.069      ;
; 0.828 ; Controller:LogicUnit|StorageState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.068      ;
; 0.830 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.073      ;
; 0.842 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.084      ;
; 0.843 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.085      ;
; 0.844 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.086      ;
; 0.845 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.087      ;
; 0.846 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.088      ;
; 0.847 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.430      ; 1.448      ;
; 0.864 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.875 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.879 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.885 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.905 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.149      ;
; 0.907 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.913 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.159      ;
; 0.923 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.166      ;
; 0.935 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.179      ;
; 0.936 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.179      ;
; 0.937 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.181      ;
; 0.943 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.186      ;
; 0.954 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.198      ;
; 0.959 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.202      ;
; 0.976 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.220      ;
; 0.979 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.223      ;
; 1.014 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.258      ;
; 1.015 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.258      ;
; 1.033 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.276      ;
; 1.060 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.065 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.074 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.318      ;
; 1.085 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.100 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.346      ;
; 1.105 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.351      ;
; 1.116 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.362      ;
; 1.117 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.363      ;
; 1.119 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.075      ; 1.365      ;
; 1.119 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.362      ;
; 1.134 ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; -0.274     ; 1.031      ;
; 1.139 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.386      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; 0.292  ; 0.510        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 2.869 ; 2.977 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.325 ; 3.448 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.079 ; 3.190 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.458 ; 5.671 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 4.968 ; 5.182 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 5.075 ; 5.301 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.093 ; 5.305 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 5.458 ; 5.671 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 4.469 ; 4.695 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 4.715 ; 4.958 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 4.752 ; 5.002 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.141 ; 3.323 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.878 ; -1.085 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.858 ; -1.070 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.355 ; -1.539 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -1.116 ; -1.314 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -1.116 ; -1.314 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -1.138 ; -1.352 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -1.188 ; -1.366 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -1.553 ; -1.750 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -1.326 ; -1.547 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -1.306 ; -1.522 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -1.223 ; -1.451 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -1.918 ; -2.035 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.681  ; 7.607  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.626  ; 7.488  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.681  ; 7.607  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.339  ; 7.213  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.365  ; 7.208  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.591  ; 7.469  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.426  ; 7.286  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.272  ; 7.294  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.094 ; 10.052 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.529  ; 7.486  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.706  ; 7.630  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.094 ; 10.052 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.050  ; 8.027  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.192  ; 9.120  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.974  ; 8.803  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.399  ; 8.530  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 6.864  ; 6.763  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.306  ; 6.280  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.292  ; 6.256  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.000  ; 5.980  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 5.985  ; 5.963  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.864  ; 6.763  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.496  ; 6.436  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.801  ; 6.714  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 6.531  ; 6.457  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 11.323 ; 11.081 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.909 ; 10.802 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.677 ; 10.657 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 11.323 ; 11.081 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.202  ; 8.102  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.141  ; 9.008  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.197 ; 11.054 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.963  ; 10.139 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 8.815  ; 8.773  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.901  ; 7.806  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.399  ; 7.316  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.375  ; 7.279  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.420  ; 7.335  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.216  ; 7.151  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.815  ; 8.773  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.380  ; 8.391  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.575  ; 6.531  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.002  ; 5.979  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.305  ; 6.269  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.278  ; 6.232  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.317  ; 6.285  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.324  ; 6.290  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.300  ; 6.257  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.332  ; 6.286  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.575  ; 6.531  ; Rise       ; Clk             ;
; X         ; Clk        ; 12.687 ; 12.549 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.627  ; 6.611  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 6.983  ; 6.853  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.082  ; 7.039  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 6.738  ; 6.631  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 6.731  ; 6.611  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 6.960  ; 6.843  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 6.790  ; 6.684  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 6.627  ; 6.734  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.710  ; 6.624  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 6.710  ; 6.624  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 6.905  ; 6.799  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.594  ; 9.548  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.602  ; 7.542  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.704  ; 8.601  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.470  ; 8.290  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.913  ; 8.041  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 5.774  ; 5.751  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.081  ; 6.055  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.068  ; 6.033  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 5.788  ; 5.767  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 5.774  ; 5.751  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 6.618  ; 6.520  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 6.263  ; 6.204  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 6.556  ; 6.472  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 6.297  ; 6.225  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.603  ; 7.499  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.204 ; 10.093 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.034 ; 9.989  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 10.631 ; 10.381 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 7.603  ; 7.499  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.536  ; 8.367  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.520 ; 10.377 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.279  ; 9.465  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.821  ; 6.670  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.315  ; 7.216  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 6.855  ; 6.756  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.847  ; 6.762  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 6.861  ; 6.769  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 6.821  ; 6.670  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.244  ; 8.196  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 7.832  ; 7.874  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 5.791  ; 5.767  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 5.791  ; 5.767  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.082  ; 6.045  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.054  ; 6.009  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.092  ; 6.059  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.099  ; 6.065  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.076  ; 6.033  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 6.107  ; 6.061  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.339  ; 6.295  ; Rise       ; Clk             ;
; X         ; Clk        ; 10.901 ; 10.774 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 14.315 ; 14.160 ; 14.469 ; 14.339 ;
; Switches[1] ; X           ; 14.343 ; 14.188 ; 14.510 ; 14.380 ;
; Switches[2] ; X           ; 14.440 ; 14.285 ; 14.592 ; 14.462 ;
; Switches[3] ; X           ; 14.805 ; 14.650 ; 14.958 ; 14.828 ;
; Switches[4] ; X           ; 13.807 ; 13.652 ; 13.937 ; 13.807 ;
; Switches[5] ; X           ; 14.054 ; 13.899 ; 14.202 ; 14.072 ;
; Switches[6] ; X           ; 14.093 ; 13.938 ; 14.239 ; 14.109 ;
; Switches[7] ; X           ; 12.775 ; 12.603 ; 12.957 ; 12.780 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 12.938 ; 12.860 ; 13.153 ; 13.080 ;
; Switches[1] ; X           ; 12.955 ; 12.878 ; 13.184 ; 13.075 ;
; Switches[2] ; X           ; 13.092 ; 12.981 ; 13.274 ; 13.199 ;
; Switches[3] ; X           ; 13.372 ; 13.323 ; 13.616 ; 13.471 ;
; Switches[4] ; X           ; 12.571 ; 12.462 ; 12.773 ; 12.641 ;
; Switches[5] ; X           ; 13.016 ; 13.002 ; 13.212 ; 13.234 ;
; Switches[6] ; X           ; 12.991 ; 13.039 ; 13.247 ; 13.199 ;
; Switches[7] ; X           ; 12.220 ; 12.055 ; 12.393 ; 12.223 ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.904 ; -11.028           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -45.454                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.904 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.849      ;
; -0.866 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.811      ;
; -0.801 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.745      ;
; -0.737 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.681      ;
; -0.730 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.675      ;
; -0.729 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.674      ;
; -0.718 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.662      ;
; -0.711 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.656      ;
; -0.697 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.641      ;
; -0.692 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.637      ;
; -0.691 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.673 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.618      ;
; -0.637 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.138      ; 1.762      ;
; -0.627 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.571      ;
; -0.626 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.570      ;
; -0.615 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.561      ;
; -0.608 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.552      ;
; -0.599 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.138      ; 1.724      ;
; -0.587 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.532      ;
; -0.563 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.507      ;
; -0.562 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.506      ;
; -0.544 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.488      ;
; -0.544 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.488      ;
; -0.543 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.487      ;
; -0.534 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.137      ; 1.658      ;
; -0.525 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.469      ;
; -0.523 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.467      ;
; -0.522 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.466      ;
; -0.507 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.452      ;
; -0.504 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.043     ; 1.448      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.470 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.137      ; 1.594      ;
; -0.451 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.137      ; 1.575      ;
; -0.448 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.393      ;
; -0.430 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.137      ; 1.554      ;
; -0.416 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.362      ;
; -0.413 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.358      ;
; -0.412 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.357      ;
; -0.388 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.328      ;
; -0.368 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.314      ;
; -0.364 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.305      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.359 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.304      ;
; -0.348 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.289      ;
; -0.347 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.288      ;
; -0.346 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.291      ;
; -0.346 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.287      ;
; -0.337 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.282      ;
; -0.330 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.276      ;
; -0.324 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.269      ;
; -0.323 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.269      ;
; -0.320 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.138      ; 1.445      ;
; -0.317 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.257      ;
; -0.285 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.231      ;
; -0.269 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.210      ;
; -0.269 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.210      ;
; -0.269 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.210      ;
; -0.269 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.210      ;
; -0.265 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.210      ;
; -0.263 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.208      ;
; -0.253 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.193      ;
; -0.248 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.193      ;
; -0.236 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.181      ;
; -0.224 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 1.000        ; 0.138      ; 1.349      ;
; -0.212 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.157      ;
; -0.212 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.157      ;
; -0.196 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.137      ;
; -0.195 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.136      ;
; -0.194 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.135      ;
; -0.194 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 1.000        ; -0.046     ; 1.135      ;
; -0.192 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.188 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.133      ;
; -0.183 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.123      ;
; -0.183 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.123      ;
; -0.183 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.123      ;
; -0.183 ; Controller:LogicUnit|CurrentState.I                          ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.123      ;
; -0.183 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.128      ;
; -0.182 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.127      ;
; -0.163 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.103      ;
; -0.163 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.103      ;
; -0.163 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.103      ;
; -0.161 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 1.000        ; -0.047     ; 1.101      ;
; -0.149 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.099      ;
; -0.149 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.095      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.190 ; Controller:LogicUnit|StorageState.WAIT                       ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.199 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.210 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.336      ;
; 0.213 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.339      ;
; 0.213 ; Controller:LogicUnit|CurrentState.G                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.339      ;
; 0.247 ; Controller:LogicUnit|StorageState.F                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.A                          ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.E                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.D                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; Controller:LogicUnit|StorageState.B                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.249 ; Controller:LogicUnit|StorageState.G                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.375      ;
; 0.249 ; Controller:LogicUnit|StorageState.C                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.374      ;
; 0.249 ; Controller:LogicUnit|StorageState.H                          ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.375      ;
; 0.258 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.260 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.262 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.303 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.313 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.438      ;
; 0.314 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.439      ;
; 0.316 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.322 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.322 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.448      ;
; 0.324 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.450      ;
; 0.326 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.451      ;
; 0.326 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.452      ;
; 0.327 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.453      ;
; 0.328 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.454      ;
; 0.328 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.454      ;
; 0.331 ; Controller:LogicUnit|CurrentState.C                          ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; Controller:LogicUnit|CurrentState.F                          ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.457      ;
; 0.335 ; Controller:LogicUnit|CurrentState.A                          ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.460      ;
; 0.339 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.465      ;
; 0.340 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.I                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.465      ;
; 0.340 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.342 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.468      ;
; 0.344 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.470      ;
; 0.349 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.474      ;
; 0.349 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.474      ;
; 0.350 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.475      ;
; 0.351 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.476      ;
; 0.351 ; Controller:LogicUnit|CurrentState.H                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.476      ;
; 0.352 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.478      ;
; 0.358 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.484      ;
; 0.360 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.486      ;
; 0.372 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.498      ;
; 0.381 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|StorageState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.506      ;
; 0.381 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|StorageState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.506      ;
; 0.399 ; Controller:LogicUnit|CurrentState.E                          ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.525      ;
; 0.401 ; Controller:LogicUnit|StorageState.ADD                        ; Controller:LogicUnit|CurrentState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.406 ; Controller:LogicUnit|CurrentState.D                          ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.531      ;
; 0.408 ; Controller:LogicUnit|CurrentState.B                          ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.533      ;
; 0.408 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.533      ;
; 0.409 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.534      ;
; 0.410 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.535      ;
; 0.411 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.536      ;
; 0.411 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.536      ;
; 0.414 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.722      ;
; 0.421 ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.547      ;
; 0.432 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.436 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.562      ;
; 0.440 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.566      ;
; 0.446 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|StorageState.ADD                        ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.576      ;
; 0.452 ; Controller:LogicUnit|CurrentState.WAIT                       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.459 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.586      ;
; 0.461 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.588      ;
; 0.462 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.590      ;
; 0.465 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.591      ;
; 0.472 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.598      ;
; 0.486 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.WAIT                       ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.612      ;
; 0.487 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.497 ; Controller:LogicUnit|CurrentState.WAIT                       ; Controller:LogicUnit|StorageState.A                          ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.622      ;
; 0.508 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.520 ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.646      ;
; 0.526 ; Controller:LogicUnit|CurrentState.ADD                        ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.653      ;
; 0.526 ; Controller:LogicUnit|StorageState.I                          ; Controller:LogicUnit|CurrentState.I                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.542 ; Controller:LogicUnit|PreviousState.G                         ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.668      ;
; 0.543 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.A                          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.673      ;
; 0.547 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.D                          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.677      ;
; 0.553 ; Controller:LogicUnit|CurrentState.I                          ; Controller:LogicUnit|StorageState.F                          ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.555 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.B                          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.685      ;
; 0.555 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.C                          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.685      ;
; 0.557 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.E                          ; Clk          ; Clk         ; 0.000        ; 0.046      ; 0.687      ;
; 0.562 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.F                          ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.693      ;
; 0.562 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.G                          ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.693      ;
; 0.563 ; Controller:LogicUnit|CurrentState.ADD                        ; Controller:LogicUnit|CurrentState.H                          ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.694      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|X_Flop:RegX|Xout                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.ADD                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|PreviousState.G                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[4] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[5] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[6] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegA|DataOut[7] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.A                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.B                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.C                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.D                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.E                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.A                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.ADD                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.B                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.C                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.D                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.E                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.I                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[4] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[5] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[6] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Registers:RegisterUnit|EightBitShiftRegister:RegB|DataOut[7] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.F                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.G                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.H                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.I                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|CurrentState.WAIT                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.F                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.G                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.H                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Controller:LogicUnit|StorageState.WAIT                       ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegX|Xout|clk                                   ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|CurrentState.ADD|clk                               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[4]|clk                             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[5]|clk                             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[6]|clk                             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[7]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; LogicUnit|PreviousState.G|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[0]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[1]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[2]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegA|DataOut[3]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[0]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[1]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[2]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[3]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[4]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[5]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[6]|clk                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; RegisterUnit|RegB|DataOut[7]|clk                             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.415 ; 2.075 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 1.679 ; 2.372 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.523 ; 2.230 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 2.907 ; 3.573 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 2.680 ; 3.297 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 2.750 ; 3.373 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 2.679 ; 3.325 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 2.907 ; 3.573 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 2.388 ; 3.007 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 2.525 ; 3.147 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 2.552 ; 3.163 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 1.669 ; 2.283 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.434 ; -1.047 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.430 ; -1.041 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.658 ; -1.272 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.575 ; -1.190 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.587 ; -1.200 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.575 ; -1.190 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.600 ; -1.201 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.828 ; -1.453 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.693 ; -1.322 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.676 ; -1.298 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.633 ; -1.260 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.980 ; -1.622 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.479 ; 4.598 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.419 ; 4.501 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.479 ; 4.598 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.286 ; 4.351 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.298 ; 4.340 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.401 ; 4.495 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.334 ; 4.394 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.380 ; 4.263 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.108 ; 6.283 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.427 ; 4.471 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.501 ; 4.567 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 6.108 ; 6.283 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.732 ; 4.832 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 5.362 ; 5.446 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 5.202 ; 5.302 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.069 ; 4.952 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 4.010 ; 4.119 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.721 ; 3.809 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.710 ; 3.793 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.560 ; 3.620 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.547 ; 3.606 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 4.010 ; 4.119 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 3.804 ; 3.901 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.971 ; 4.080 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 3.825 ; 3.918 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 6.684 ; 6.942 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 6.263 ; 6.575 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 6.407 ; 6.676 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 6.397 ; 6.707 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.780 ; 4.866 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 5.280 ; 5.458 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.684 ; 6.942 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 6.071 ; 5.846 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.396 ; 5.491 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.633 ; 4.691 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.348 ; 4.381 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.329 ; 4.373 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.369 ; 4.390 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.217 ; 4.307 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.396 ; 5.491 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.248 ; 5.148 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.857 ; 3.971 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.570 ; 3.630 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.723 ; 3.806 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.701 ; 3.778 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.722 ; 3.812 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.732 ; 3.820 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.723 ; 3.801 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.736 ; 3.819 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.857 ; 3.971 ; Rise       ; Clk             ;
; X         ; Clk        ; 7.180 ; 7.402 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.932 ; 3.940 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.052 ; 4.149 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.135 ; 4.290 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.943 ; 4.024 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.932 ; 4.005 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.041 ; 4.141 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.968 ; 4.058 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.021 ; 3.940 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.902 ; 3.943 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.902 ; 3.943 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 3.988 ; 4.102 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.725 ; 5.911 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.387 ; 4.466 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.988 ; 5.140 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.816 ; 4.935 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.701 ; 4.604 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.435 ; 3.492 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.602 ; 3.688 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.592 ; 3.672 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.448 ; 3.507 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.435 ; 3.492 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.880 ; 3.986 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 3.681 ; 3.775 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.843 ; 3.948 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 3.702 ; 3.792 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.368 ; 4.473 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.791 ; 6.111 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.966 ; 6.226 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.936 ; 6.255 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.368 ; 4.473 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.954 ; 5.026 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.225 ; 6.490 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.611 ; 5.389 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.959 ; 4.023 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.219 ; 4.298 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.959 ; 4.023 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.959 ; 4.086 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.970 ; 4.034 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.986 ; 4.033 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.991 ; 5.109 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.870 ; 4.789 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.459 ; 3.517 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.459 ; 3.517 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.605 ; 3.686 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.582 ; 3.657 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.603 ; 3.690 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.613 ; 3.699 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.604 ; 3.680 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.617 ; 3.697 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.733 ; 3.842 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.142 ; 6.486 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 7.956 ; 8.325 ; 8.609 ; 9.050 ;
; Switches[1] ; X           ; 8.026 ; 8.314 ; 8.649 ; 9.042 ;
; Switches[2] ; X           ; 7.955 ; 8.364 ; 8.643 ; 9.084 ;
; Switches[3] ; X           ; 8.183 ; 8.592 ; 8.891 ; 9.332 ;
; Switches[4] ; X           ; 7.664 ; 8.062 ; 8.318 ; 8.759 ;
; Switches[5] ; X           ; 7.801 ; 8.185 ; 8.448 ; 8.889 ;
; Switches[6] ; X           ; 7.828 ; 8.211 ; 8.475 ; 8.916 ;
; Switches[7] ; X           ; 7.123 ; 7.555 ; 7.744 ; 8.169 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 7.354 ; 7.580 ; 7.963 ; 8.196 ;
; Switches[1] ; X           ; 7.331 ; 7.562 ; 7.947 ; 8.159 ;
; Switches[2] ; X           ; 7.405 ; 7.620 ; 7.999 ; 8.242 ;
; Switches[3] ; X           ; 7.579 ; 7.832 ; 8.228 ; 8.429 ;
; Switches[4] ; X           ; 7.084 ; 7.367 ; 7.720 ; 7.995 ;
; Switches[5] ; X           ; 7.410 ; 7.619 ; 8.017 ; 8.254 ;
; Switches[6] ; X           ; 7.398 ; 7.645 ; 8.042 ; 8.237 ;
; Switches[7] ; X           ; 6.831 ; 7.247 ; 7.444 ; 7.853 ;
+-------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.881  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -2.881  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -61.501 ; 0.0   ; 0.0      ; 0.0     ; -54.4               ;
;  Clk             ; -61.501 ; 0.000 ; N/A      ; N/A     ; -54.400             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.167 ; 3.467 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 3.664 ; 3.989 ; Rise       ; Clk             ;
; Run          ; Clk        ; 3.401 ; 3.728 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; 5.970 ; 6.328 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; 5.442 ; 5.783 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; 5.622 ; 5.979 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; 5.573 ; 5.942 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; 5.970 ; 6.328 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; 4.904 ; 5.246 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; 5.164 ; 5.558 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; 5.208 ; 5.609 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; 3.464 ; 3.781 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.434 ; -1.047 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.430 ; -1.041 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.658 ; -1.272 ; Rise       ; Clk             ;
; Switches[*]  ; Clk        ; -0.575 ; -1.190 ; Rise       ; Clk             ;
;  Switches[0] ; Clk        ; -0.587 ; -1.200 ; Rise       ; Clk             ;
;  Switches[1] ; Clk        ; -0.575 ; -1.190 ; Rise       ; Clk             ;
;  Switches[2] ; Clk        ; -0.600 ; -1.201 ; Rise       ; Clk             ;
;  Switches[3] ; Clk        ; -0.828 ; -1.453 ; Rise       ; Clk             ;
;  Switches[4] ; Clk        ; -0.693 ; -1.322 ; Rise       ; Clk             ;
;  Switches[5] ; Clk        ; -0.676 ; -1.298 ; Rise       ; Clk             ;
;  Switches[6] ; Clk        ; -0.633 ; -1.260 ; Rise       ; Clk             ;
;  Switches[7] ; Clk        ; -0.980 ; -1.622 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.485  ; 8.461  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.417  ; 8.339  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.485  ; 8.461  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.114  ; 8.026  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.145  ; 8.031  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.380  ; 8.334  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.212  ; 8.114  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.092  ; 8.065  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.197 ; 11.252 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.319  ; 8.288  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.504  ; 8.492  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.197 ; 11.252 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.928  ; 8.941  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 10.142 ; 10.090 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.909  ; 9.784  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.359  ; 9.381  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.572  ; 7.529  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.986  ; 6.993  ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 6.971  ; 6.966  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.656  ; 6.660  ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 6.640  ; 6.642  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 7.572  ; 7.529  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 7.183  ; 7.169  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 7.505  ; 7.479  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.219  ; 7.194  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 12.381 ; 12.367 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.958 ; 12.038 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.810 ; 11.966 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.380 ; 12.323 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.085  ; 9.020  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.070 ; 10.026 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 12.381 ; 12.367 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 11.077 ; 11.161 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.838  ; 9.817  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.772  ; 8.666  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.212  ; 8.109  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.177  ; 8.098  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.240  ; 8.137  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.989  ; 7.962  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.838  ; 9.817  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.421  ; 9.358  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.273  ; 7.272  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.653  ; 6.656  ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 6.981  ; 6.978  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 6.954  ; 6.941  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 6.995  ; 7.000  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 6.999  ; 7.007  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 6.976  ; 6.966  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 7.006  ; 7.001  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 7.273  ; 7.272  ; Rise       ; Clk             ;
; X         ; Clk        ; 13.928 ; 13.894 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.932 ; 3.940 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.052 ; 4.149 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.135 ; 4.290 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.943 ; 4.024 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.932 ; 4.005 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.041 ; 4.141 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.968 ; 4.058 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.021 ; 3.940 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 3.902 ; 3.943 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 3.902 ; 3.943 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 3.988 ; 4.102 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.725 ; 5.911 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.387 ; 4.466 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.988 ; 5.140 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.816 ; 4.935 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.701 ; 4.604 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 3.435 ; 3.492 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 3.602 ; 3.688 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 3.592 ; 3.672 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 3.448 ; 3.507 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 3.435 ; 3.492 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 3.880 ; 3.986 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 3.681 ; 3.775 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 3.843 ; 3.948 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 3.702 ; 3.792 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.368 ; 4.473 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.791 ; 6.111 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.966 ; 6.226 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.936 ; 6.255 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.368 ; 4.473 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.954 ; 5.026 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.225 ; 6.490 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.611 ; 5.389 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.959 ; 4.023 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.219 ; 4.298 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.959 ; 4.023 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.959 ; 4.086 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.970 ; 4.034 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.986 ; 4.033 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.991 ; 5.109 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.870 ; 4.789 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 3.459 ; 3.517 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 3.459 ; 3.517 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 3.605 ; 3.686 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 3.582 ; 3.657 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 3.603 ; 3.690 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 3.613 ; 3.699 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 3.604 ; 3.680 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 3.617 ; 3.697 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 3.733 ; 3.842 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.142 ; 6.486 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; Switches[0] ; X           ; 15.670 ; 15.749 ; 16.014 ; 16.119 ;
; Switches[1] ; X           ; 15.700 ; 15.779 ; 16.076 ; 16.181 ;
; Switches[2] ; X           ; 15.801 ; 15.880 ; 16.173 ; 16.278 ;
; Switches[3] ; X           ; 16.198 ; 16.277 ; 16.559 ; 16.664 ;
; Switches[4] ; X           ; 15.125 ; 15.204 ; 15.425 ; 15.530 ;
; Switches[5] ; X           ; 15.384 ; 15.463 ; 15.735 ; 15.840 ;
; Switches[6] ; X           ; 15.429 ; 15.508 ; 15.776 ; 15.881 ;
; Switches[7] ; X           ; 14.007 ; 14.071 ; 14.324 ; 14.379 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; Switches[0] ; X           ; 7.354 ; 7.580 ; 7.963 ; 8.196 ;
; Switches[1] ; X           ; 7.331 ; 7.562 ; 7.947 ; 8.159 ;
; Switches[2] ; X           ; 7.405 ; 7.620 ; 7.999 ; 8.242 ;
; Switches[3] ; X           ; 7.579 ; 7.832 ; 8.228 ; 8.429 ;
; Switches[4] ; X           ; 7.084 ; 7.367 ; 7.720 ; 7.995 ;
; Switches[5] ; X           ; 7.410 ; 7.619 ; 8.017 ; 8.254 ;
; Switches[6] ; X           ; 7.398 ; 7.645 ; 8.042 ; 8.237 ;
; Switches[7] ; X           ; 6.831 ; 7.247 ; 7.444 ; 7.853 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 391      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 391      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 123   ; 123  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 146   ; 146  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Sat Sep 17 21:54:07 2016
Info: Command: quartus_sta 8bit_multiplier -c 8bit_multiplier
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '8bit_multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.881             -61.501 Clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.400 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.521
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.521             -52.667 Clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.400 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.904
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.904             -11.028 Clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.454 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 772 megabytes
    Info: Processing ended: Sat Sep 17 21:54:10 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


