TimeQuest Timing Analyzer report for lab3_SL
Fri Sep 26 21:43:17 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab3_SL                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clk_sm:subClk|loop_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sm:subClk|loop_clk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 204.71 MHz ; 204.71 MHz      ; clk                    ;      ;
; 313.97 MHz ; 313.97 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.885 ; -114.353      ;
; clk_sm:subClk|loop_clk ; -2.185 ; -20.396       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.189 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.454 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -58.019         ;
; clk_sm:subClk|loop_clk ; -1.487 ; -25.279         ;
+------------------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.885 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.805      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.870 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.299      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.849 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.769      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.843 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.572     ; 4.272      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.752      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.756 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.676      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.669 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.589      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.622 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.483 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.403      ;
; -3.465 ; clk_sm:subClk|counter[1]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.386      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.379      ;
; -3.413 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.805      ;
; -3.413 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.805      ;
; -3.398 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.299      ;
; -3.398 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.299      ;
; -3.377 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.769      ;
; -3.377 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.769      ;
; -3.371 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.272      ;
; -3.371 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.272      ;
; -3.360 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.752      ;
; -3.360 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.752      ;
; -3.349 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.270      ;
; -3.284 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.676      ;
; -3.284 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.676      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
; -3.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.671      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.185 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 3.106      ;
; -2.148 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 3.073      ;
; -2.142 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 3.064      ;
; -2.125 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 3.047      ;
; -2.033 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.954      ;
; -2.029 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.950      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.933 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.853      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.901 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.822      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.899 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.896 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 2.820      ;
; -1.888 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.809      ;
; -1.830 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.751      ;
; -1.804 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.724      ;
; -1.781 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 2.703      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.777 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.697      ;
; -1.737 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.658      ;
; -1.663 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 2.585      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 2.498      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.499      ;
; -1.434 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.079     ; 2.356      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.411 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.332      ;
; -1.332 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.253      ;
; -1.203 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.124      ;
; -1.203 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.124      ;
; -1.203 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.124      ;
; -1.203 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.124      ;
; -1.203 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 2.124      ;
; -1.072 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.993      ;
; -1.048 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.973      ;
; -0.995 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.916      ;
; -0.978 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.899      ;
; -0.976 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.897      ;
; -0.968 ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.888      ;
; -0.931 ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.077     ; 1.855      ;
; -0.875 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.800      ;
; -0.833 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.076     ; 1.758      ;
; -0.822 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.739      ;
; -0.821 ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.741      ;
; -0.800 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.721      ;
; -0.777 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.694      ;
; -0.655 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.576      ;
; -0.613 ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.533      ;
; -0.611 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.532      ;
; -0.550 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.471      ;
; -0.468 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.389      ;
; -0.430 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.084     ; 1.347      ;
; -0.368 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.081     ; 1.288      ;
; -0.185 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.106      ;
; -0.185 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.106      ;
; -0.184 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.105      ;
; -0.107 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.028      ;
; -0.107 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 1.028      ;
; 0.063  ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.080     ; 0.858      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                         ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.189 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.706      ; 3.398      ;
; 0.454 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.521 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.706      ; 3.230      ;
; 0.619 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.403      ;
; 0.745 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.751 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.758 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.050      ;
; 0.760 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.768 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.552      ;
; 0.772 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.785 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.813 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.597      ;
; 0.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.572      ; 1.628      ;
; 0.924 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.100      ; 1.236      ;
; 0.945 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.100      ; 1.257      ;
; 0.949 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.955 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.247      ;
; 0.959 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.959 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.965 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.966 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.001 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.293      ;
; 1.099 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.112 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.404      ;
; 1.112 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.404      ;
; 1.115 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.121 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.413      ;
; 1.123 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.132 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.157 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.449      ;
; 1.207 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.230 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.232 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.525      ;
; 1.239 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.242 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.534      ;
; 1.246 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.255 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.550      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.454 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.592 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.884      ;
; 0.594 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.886      ;
; 0.707 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.999      ;
; 0.707 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 0.999      ;
; 0.709 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.001      ;
; 0.851 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.143      ;
; 0.937 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.076      ; 1.225      ;
; 0.938 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.229      ;
; 0.945 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.237      ;
; 1.001 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.293      ;
; 1.122 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.414      ;
; 1.128 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.420      ;
; 1.131 ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.422      ;
; 1.158 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.449      ;
; 1.161 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.452      ;
; 1.212 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.504      ;
; 1.220 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.076      ; 1.508      ;
; 1.224 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.076      ; 1.512      ;
; 1.246 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.538      ;
; 1.253 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.545      ;
; 1.253 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.545      ;
; 1.268 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.560      ;
; 1.274 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.566      ;
; 1.287 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.578      ;
; 1.293 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.584      ;
; 1.316 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.608      ;
; 1.330 ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.621      ;
; 1.344 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.635      ;
; 1.354 ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 1.649      ;
; 1.367 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.084      ; 1.663      ;
; 1.390 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.682      ;
; 1.395 ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.686      ;
; 1.406 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.084      ; 1.702      ;
; 1.425 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.717      ;
; 1.452 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.744      ;
; 1.473 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.764      ;
; 1.526 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.818      ;
; 1.552 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.844      ;
; 1.552 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.844      ;
; 1.554 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.846      ;
; 1.559 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.851      ;
; 1.577 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.084      ; 1.873      ;
; 1.577 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.870      ;
; 1.588 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.880      ;
; 1.628 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.919      ;
; 1.654 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 1.947      ;
; 1.671 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 1.962      ;
; 1.694 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 1.986      ;
; 1.732 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.025      ;
; 1.881 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.173      ;
; 1.881 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.173      ;
; 1.881 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.173      ;
; 1.881 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.173      ;
; 1.881 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.173      ;
; 1.895 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.186      ;
; 1.897 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.192      ;
; 1.944 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.239      ;
; 1.953 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.246      ;
; 1.956 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.248      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.030 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.322      ;
; 2.055 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.084      ; 2.351      ;
; 2.116 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.411      ;
; 2.187 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.478      ;
; 2.187 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.478      ;
; 2.187 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.478      ;
; 2.187 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.478      ;
; 2.210 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.502      ;
; 2.210 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.502      ;
; 2.210 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.502      ;
; 2.210 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.502      ;
; 2.224 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.081      ; 2.517      ;
; 2.386 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.677      ;
; 2.386 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.677      ;
; 2.386 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.677      ;
; 2.386 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.677      ;
; 2.410 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.705      ;
; 2.410 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.705      ;
; 2.410 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.705      ;
; 2.410 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.083      ; 2.705      ;
; 2.451 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.742      ;
; 2.451 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.742      ;
; 2.451 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.742      ;
; 2.451 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.079      ; 2.742      ;
; 2.507 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.799      ;
; 2.507 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.799      ;
; 2.507 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.799      ;
; 2.507 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.799      ;
; 2.534 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.826      ;
; 2.534 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.826      ;
; 2.534 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.826      ;
; 2.534 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.080      ; 2.826      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                       ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.141  ; 0.361        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.141  ; 0.361        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.141  ; 0.361        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.141  ; 0.361        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.445  ; 0.633        ; 0.188          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.585  ; 0.585        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 1.118 ; 1.313 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 2.895 ; 2.932 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.199 ; 2.360 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 2.000 ; 2.198 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 1.961 ; 2.162 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 2.895 ; 2.932 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.634 ; 1.959 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -0.129 ; -0.296 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.423 ; -1.615 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.651 ; -1.805 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.459 ; -1.650 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.423 ; -1.615 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -2.319 ; -2.354 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.210  ; 0.070  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; seg[*]    ; clk                    ; 11.444 ; 11.447 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.987  ; 9.889  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.266 ; 10.157 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.566 ; 10.416 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 11.444 ; 11.447 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.718 ; 10.519 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.698 ; 10.481 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 9.851  ; 9.978  ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.544 ; 12.547 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.087 ; 10.989 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.366 ; 11.257 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 11.509 ; 11.516 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 12.544 ; 12.547 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.818 ; 11.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.798 ; 11.376 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 10.951 ; 10.868 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; seg[*]    ; clk                    ; 9.253  ; 9.221  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.347  ; 9.221  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 9.624  ; 9.477  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 9.943  ; 9.738  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.804 ; 10.778 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.042 ; 9.950  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.031 ; 9.811  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 9.253  ; 9.380  ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 9.458  ; 9.426  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 9.569  ; 9.426  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.849  ; 9.682  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 10.168 ; 9.943  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 11.026 ; 10.983 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 10.266 ; 10.187 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 10.254 ; 10.016 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 9.458  ; 9.585  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 215.47 MHz ; 215.47 MHz      ; clk                    ;      ;
; 338.52 MHz ; 338.52 MHz      ; clk_sm:subClk|loop_clk ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.641 ; -105.082      ;
; clk_sm:subClk|loop_clk ; -1.954 ; -17.911       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.172 ; 0.000         ;
; clk_sm:subClk|loop_clk ; 0.402 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -58.019        ;
; clk_sm:subClk|loop_clk ; -1.487 ; -25.279        ;
+------------------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                               ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.641 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.571      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.629 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.092      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.589 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.539     ; 4.052      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.567 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.497      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.553 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.483      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.528 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.457      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.420 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.351 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.281      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.202 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.132      ;
; -3.192 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.571      ;
; -3.192 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.571      ;
; -3.190 ; clk_sm:subClk|counter[1]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.121      ;
; -3.180 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.092      ;
; -3.180 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.092      ;
; -3.140 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.052      ;
; -3.140 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.052      ;
; -3.118 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.497      ;
; -3.118 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.497      ;
; -3.104 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.483      ;
; -3.104 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.377      ; 4.483      ;
; -3.101 ; clk_sm:subClk|counter[7]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.032      ;
; -3.079 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.457      ;
; -3.079 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.457      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.953      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
; -3.010 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.474      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.954 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.884      ;
; -1.927 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.858      ;
; -1.919 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.852      ;
; -1.918 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.849      ;
; -1.860 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.790      ;
; -1.761 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.692      ;
; -1.759 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.690      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.699 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.629      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.672 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.603      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.664 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 2.597      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.663 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.594      ;
; -1.662 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.592      ;
; -1.656 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.586      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.535      ;
; -1.585 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.516      ;
; -1.538 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.469      ;
; -1.453 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.384      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.407 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 2.337      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.366 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.297      ;
; -1.285 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.216      ;
; -1.236 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.167      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.200 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 2.131      ;
; -1.030 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.961      ;
; -1.030 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.961      ;
; -1.030 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.961      ;
; -1.030 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.961      ;
; -1.030 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.961      ;
; -0.915 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 1.848      ;
; -0.880 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.810      ;
; -0.861 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.791      ;
; -0.799 ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.729      ;
; -0.797 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.728      ;
; -0.793 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.724      ;
; -0.770 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 1.703      ;
; -0.764 ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 1.697      ;
; -0.739 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.069     ; 1.672      ;
; -0.719 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.075     ; 1.646      ;
; -0.706 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.637      ;
; -0.705 ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.635      ;
; -0.676 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.075     ; 1.603      ;
; -0.510 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.441      ;
; -0.507 ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.437      ;
; -0.465 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.395      ;
; -0.420 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.350      ;
; -0.357 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.075     ; 1.284      ;
; -0.323 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.253      ;
; -0.254 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 1.184      ;
; -0.084 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.015      ;
; -0.083 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.014      ;
; -0.083 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.071     ; 1.014      ;
; -0.002 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.932      ;
; -0.002 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.932      ;
; 0.160  ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.172 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 2.513      ; 3.150      ;
; 0.402 ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.425 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 2.513      ; 2.903      ;
; 0.551 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.285      ;
; 0.688 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.422      ;
; 0.694 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.700 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.705 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.723 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.734 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.759 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.493      ;
; 0.777 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.539      ; 1.511      ;
; 0.834 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.090      ; 1.119      ;
; 0.853 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.120      ;
; 0.854 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.858 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.090      ; 1.143      ;
; 0.865 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.869 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.869 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.888 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.155      ;
; 1.017 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.026 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.028 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.043 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.052 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.319      ;
; 1.074 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.113 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.381      ;
; 1.114 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.115 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.116 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.117 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.120 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.125 ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.128 ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.141 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.141 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.142 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.409      ;
; 1.148 ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.417      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.402 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.543 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.810      ;
; 0.543 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 0.810      ;
; 0.655 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 0.921      ;
; 0.655 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 0.921      ;
; 0.656 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 0.922      ;
; 0.792 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.058      ;
; 0.828 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.069      ; 1.092      ;
; 0.873 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.139      ;
; 0.877 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.144      ;
; 0.910 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.177      ;
; 1.017 ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.283      ;
; 1.036 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.302      ;
; 1.038 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.305      ;
; 1.047 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.313      ;
; 1.050 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.316      ;
; 1.078 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.344      ;
; 1.083 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.069      ; 1.347      ;
; 1.091 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.069      ; 1.355      ;
; 1.107 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.373      ;
; 1.120 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.386      ;
; 1.121 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.388      ;
; 1.171 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.437      ;
; 1.180 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.446      ;
; 1.192 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.459      ;
; 1.198 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.465      ;
; 1.216 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.482      ;
; 1.219 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.489      ;
; 1.222 ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.488      ;
; 1.250 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.520      ;
; 1.253 ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 1.522      ;
; 1.297 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.563      ;
; 1.298 ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.564      ;
; 1.327 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.593      ;
; 1.343 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.609      ;
; 1.344 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.610      ;
; 1.369 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.636      ;
; 1.407 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.674      ;
; 1.430 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.696      ;
; 1.437 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.703      ;
; 1.447 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 1.717      ;
; 1.449 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.715      ;
; 1.454 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.721      ;
; 1.482 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.748      ;
; 1.501 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.768      ;
; 1.505 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.771      ;
; 1.517 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.783      ;
; 1.548 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.814      ;
; 1.567 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 1.834      ;
; 1.714 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.980      ;
; 1.732 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.998      ;
; 1.732 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.998      ;
; 1.732 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.998      ;
; 1.732 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.998      ;
; 1.732 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 1.998      ;
; 1.759 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.028      ;
; 1.792 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.059      ;
; 1.808 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.077      ;
; 1.818 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.084      ;
; 1.860 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.075      ; 2.130      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.883 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.149      ;
; 1.889 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.158      ;
; 1.996 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.262      ;
; 1.996 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.262      ;
; 1.996 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.262      ;
; 1.996 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.262      ;
; 2.043 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.309      ;
; 2.043 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.309      ;
; 2.043 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.309      ;
; 2.043 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.309      ;
; 2.071 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.072      ; 2.338      ;
; 2.201 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.467      ;
; 2.201 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.467      ;
; 2.201 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.467      ;
; 2.201 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.467      ;
; 2.245 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.514      ;
; 2.245 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.514      ;
; 2.245 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.514      ;
; 2.245 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.074      ; 2.514      ;
; 2.278 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.544      ;
; 2.278 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.544      ;
; 2.278 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.544      ;
; 2.278 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.544      ;
; 2.334 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.600      ;
; 2.334 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.600      ;
; 2.334 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.600      ;
; 2.334 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.600      ;
; 2.338 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.604      ;
; 2.338 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.604      ;
; 2.338 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.604      ;
; 2.338 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.071      ; 2.604      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.512  ; 0.696        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 1.004 ; 1.373 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 2.647 ; 2.487 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 1.971 ; 1.975 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 1.776 ; 1.827 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 1.736 ; 1.794 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 2.647 ; 2.487 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.462 ; 2.008 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -0.096 ; -0.409 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -1.251 ; -1.307 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -1.476 ; -1.481 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -1.289 ; -1.339 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -1.251 ; -1.307 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -2.126 ; -1.974 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.211  ; -0.084 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; seg[*]    ; clk                    ; 11.048 ; 11.001 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.591  ; 9.443  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 9.873  ; 9.698  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.151 ; 9.922  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 11.048 ; 11.001 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.293 ; 10.023 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.286 ; 9.958  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 9.420  ; 9.564  ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.079 ; 12.032 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 10.622 ; 10.474 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 10.904 ; 10.729 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 10.818 ; 10.953 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 12.079 ; 12.032 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.324 ; 10.667 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.317 ; 10.586 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 10.451 ; 10.182 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; seg[*]    ; clk                    ; 8.690  ; 8.649  ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 8.825  ; 8.649  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 9.108  ; 8.886  ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 9.413  ; 9.113  ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 10.281 ; 10.205 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 9.492  ; 9.315  ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 9.493  ; 9.177  ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 8.690  ; 8.847  ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 8.894  ; 8.853  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 9.038  ; 8.853  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 9.325  ; 9.092  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 9.639  ; 9.318  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 10.494 ; 10.409 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 9.707  ; 9.553  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 9.707  ; 9.381  ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 8.894  ; 9.051  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.067 ; -26.237       ;
; clk_sm:subClk|loop_clk ; -0.342 ; -2.167        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.120 ; -0.120        ;
; clk_sm:subClk|loop_clk ; 0.187  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -42.311        ;
; clk_sm:subClk|loop_clk ; -1.000 ; -17.000        ;
+------------------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                               ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.067 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.018      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.063 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.816      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.034 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.023 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.776      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.022 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.973      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -1.007 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.964 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.915      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.931 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.882      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.877 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 2.018      ;
; -0.877 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 2.018      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.874 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.825      ;
; -0.873 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.816      ;
; -0.873 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.816      ;
; -0.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.985      ;
; -0.844 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.985      ;
; -0.840 ; clk_sm:subClk|counter[1]                               ; clk_sm:subClk|loop_clk                                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.792      ;
; -0.833 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.776      ;
; -0.833 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.776      ;
; -0.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.973      ;
; -0.832 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.973      ;
; -0.817 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.958      ;
; -0.817 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.958      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
; -0.795 ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.548      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.342 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.293      ;
; -0.337 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.288      ;
; -0.336 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.287      ;
; -0.323 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.275      ;
; -0.293 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.244      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.199      ;
; -0.245 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.196      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.189      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.236 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 1.188      ;
; -0.227 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.178      ;
; -0.216 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.167      ;
; -0.194 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.194 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.145      ;
; -0.190 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.141      ;
; -0.129 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.080      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.095 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.046      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.042      ;
; -0.053 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 1.004      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.045 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.996      ;
; -0.008 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.959      ;
; 0.046  ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.046  ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.046  ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.046  ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.046  ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.096  ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.109  ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.843      ;
; 0.114  ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.149  ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.802      ;
; 0.150  ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.801      ;
; 0.151  ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.800      ;
; 0.153  ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.799      ;
; 0.167  ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.785      ;
; 0.168  ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.035     ; 0.784      ;
; 0.192  ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.198  ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.753      ;
; 0.218  ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.732      ;
; 0.223  ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.728      ;
; 0.283  ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.668      ;
; 0.293  ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.658      ;
; 0.301  ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.650      ;
; 0.342  ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.609      ;
; 0.348  ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.603      ;
; 0.370  ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.037     ; 0.580      ;
; 0.420  ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.531      ;
; 0.505  ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.446      ;
; 0.507  ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.444      ;
; 0.507  ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.444      ;
; 0.520  ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.431      ;
; 0.520  ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.431      ;
; 0.592  ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                           ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.120 ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; 0.000        ; 1.224      ; 1.323      ;
; 0.187  ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.260  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.234      ; 0.578      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clk_sm:subClk|counter[15]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.317  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.234      ; 0.635      ;
; 0.317  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[0]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.329  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.234      ; 0.647      ;
; 0.334  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.234      ; 0.652      ;
; 0.359  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.363  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.491      ;
; 0.366  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.367  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.371  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.372  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.381  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.501      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.453  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.461  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[1]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clk_sm:subClk|counter[14]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; clk_sm:subClk|counter[0]                                ; clk_sm:subClk|counter[2]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clk_sm:subClk|counter[2]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clk_sm:subClk|counter[6]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; clk_sm:subClk|counter[12]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; clk_sm:subClk|counter[4]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; clk_sm:subClk|counter[8]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; clk_sm:subClk|counter[10]                               ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.474  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.492  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.509  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk                                  ; clk_sm:subClk|loop_clk ; clk         ; -0.500       ; 1.224      ; 1.452      ;
; 0.510  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.516  ; clk_sm:subClk|counter[13]                               ; clk_sm:subClk|counter[15]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[3]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[7]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[13]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[5]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[9]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[11]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clk_sm:subClk|counter[1]                                ; clk_sm:subClk|counter[4]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clk_sm:subClk|counter[5]                                ; clk_sm:subClk|counter[8]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clk_sm:subClk|counter[11]                               ; clk_sm:subClk|counter[14]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clk_sm:subClk|counter[3]                                ; clk_sm:subClk|counter[6]                                ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; clk_sm:subClk|counter[7]                                ; clk_sm:subClk|counter[10]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clk_sm:subClk|counter[9]                                ; clk_sm:subClk|counter[12]                               ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.641      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sm:subClk|loop_clk'                                                                                                                                  ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.187 ; row_sm:row|state[0]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; row_sm:row|state[1]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; row_sm:row|state[2]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.247 ; row_sm:row|state[3]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.367      ;
; 0.247 ; row_sm:row|state[3]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.367      ;
; 0.271 ; record_sm:memory|last[3]                ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; record_sm:memory|last[0]                ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; record_sm:memory|last[2]                ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.394      ;
; 0.345 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.465      ;
; 0.348 ; record_sm:memory|last[1]                ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.468      ;
; 0.378 ; row_sm:row|state[1]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.497      ;
; 0.395 ; row_sm:row|state[2]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.515      ;
; 0.431 ; row_sm:row|state[3]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.551      ;
; 0.441 ; row_sm:row|state[3]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.561      ;
; 0.444 ; row_sm:row|state[1]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.564      ;
; 0.470 ; sample_keys:sample|samples[3]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; row_sm:row|state[3]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.593      ;
; 0.482 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.602      ;
; 0.494 ; row_sm:row|state[2]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.613      ;
; 0.495 ; row_sm:row|state[3]                     ; row_sm:row|state[0]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.035      ; 0.614      ;
; 0.498 ; row_sm:row|state[1]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.618      ;
; 0.503 ; row_sm:row|state[3]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.623      ;
; 0.507 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.627      ;
; 0.508 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.628      ;
; 0.510 ; sample_keys:sample|samples[0]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.630      ;
; 0.515 ; row_sm:row|state[2]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.635      ;
; 0.520 ; row_sm:row|state[2]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.540 ; row_sm:row|state[2]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.660      ;
; 0.545 ; row_sm:row|state[0]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.666      ;
; 0.551 ; row_sm:row|state[0]                     ; row_sm:row|state[1]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.672      ;
; 0.554 ; row_sm:row|state[2]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.674      ;
; 0.556 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.676      ;
; 0.559 ; row_sm:row|state[1]                     ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.679      ;
; 0.563 ; row_sm:row|state[3]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.683      ;
; 0.568 ; row_sm:row|state[0]                     ; row_sm:row|state[2]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.689      ;
; 0.577 ; row_sm:row|state[3]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.697      ;
; 0.588 ; sample_keys:sample|samples[1]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.708      ;
; 0.596 ; sample_keys:sample|samples[2]           ; record_pressed:recordPressed|wasPressed ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.716      ;
; 0.604 ; row_sm:row|state[2]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.724      ;
; 0.616 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.736      ;
; 0.623 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.743      ;
; 0.630 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.750      ;
; 0.634 ; row_sm:row|state[2]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.754      ;
; 0.639 ; row_sm:row|state[0]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.760      ;
; 0.641 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.761      ;
; 0.644 ; row_sm:row|state[1]                     ; row_sm:row|state[3]                     ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.764      ;
; 0.661 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.781      ;
; 0.674 ; row_sm:row|state[1]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.794      ;
; 0.674 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.794      ;
; 0.677 ; sample_keys:sample|samples[3]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.797      ;
; 0.679 ; row_sm:row|state[1]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.799      ;
; 0.684 ; sample_keys:sample|samples[2]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.804      ;
; 0.738 ; row_sm:row|state[1]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.858      ;
; 0.770 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.890      ;
; 0.770 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.890      ;
; 0.770 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.890      ;
; 0.770 ; sample_keys:sample|samples[0]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.890      ;
; 0.770 ; sample_keys:sample|samples[0]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.890      ;
; 0.782 ; row_sm:row|state[0]                     ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.903      ;
; 0.796 ; row_sm:row|state[0]                     ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.917      ;
; 0.807 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.927      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[0]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[2]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.941      ;
; 0.828 ; sample_keys:sample|samples[1]           ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 0.948      ;
; 0.842 ; row_sm:row|state[0]                     ; record_sm:memory|last[3]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.963      ;
; 0.855 ; row_sm:row|state[0]                     ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 0.976      ;
; 0.891 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; row_sm:row|state[3]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.011      ;
; 0.915 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.035      ;
; 0.915 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.035      ;
; 0.915 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.035      ;
; 0.915 ; sample_keys:sample|samples[3]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.035      ;
; 0.915 ; record_pressed:recordPressed|wasPressed ; record_sm:memory|last[1]                ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.035      ;
; 0.970 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.090      ;
; 0.970 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.090      ;
; 0.970 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.090      ;
; 0.970 ; row_sm:row|state[2]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.090      ;
; 0.991 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 1.112      ;
; 0.991 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 1.112      ;
; 0.991 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 1.112      ;
; 0.991 ; row_sm:row|state[0]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.037      ; 1.112      ;
; 1.005 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.125      ;
; 1.005 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.125      ;
; 1.005 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.125      ;
; 1.005 ; row_sm:row|state[1]                     ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.125      ;
; 1.033 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.153      ;
; 1.033 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.153      ;
; 1.033 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.153      ;
; 1.033 ; sample_keys:sample|samples[1]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.153      ;
; 1.041 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[3]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.161      ;
; 1.041 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[2]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.161      ;
; 1.041 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[1]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.161      ;
; 1.041 ; sample_keys:sample|samples[2]           ; record_sm:memory|lastlast[0]            ; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 0.000        ; 0.036      ; 1.161      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[1]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[4]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[0]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[10]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[11]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[12]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[13]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[14]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[15]                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[1]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[2]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[3]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[4]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[5]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[6]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[7]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[8]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|counter[9]                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_sm:subClk|loop_clk                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[10] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[11] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[12] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[13] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[14] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[15] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[16] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[17] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[18] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[8]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|counter[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; seven_seg_displays:seven_seg|multiplexer:m1|on1         ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[1]|clk                             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[4]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[0]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[10]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[11]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[12]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[13]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[14]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[15]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[16]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[17]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[18]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[2]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[3]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[5]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[6]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[7]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[8]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|counter[9]|clk                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; seven_seg|m1|on1|clk                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[0]|clk                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[10]|clk                                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[11]|clk                                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[12]|clk                                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; subClk|counter[13]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sm:subClk|loop_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_pressed:recordPressed|wasPressed ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[0]                ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[1]                ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[2]                ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|last[3]                ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[0]            ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[1]            ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[2]            ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; record_sm:memory|lastlast[3]            ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[0]                     ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[1]                     ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[2]                     ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row_sm:row|state[3]                     ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[0]           ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[1]           ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[2]           ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample_keys:sample|samples[3]           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk|q                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|inclk[0]        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; subClk|loop_clk~clkctrl|outclk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[0]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[1]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[2]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|last[3]|clk                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[0]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[1]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[2]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; memory|lastlast[3]|clk                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; recordPressed|wasPressed|clk            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[0]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[1]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[2]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; row|state[3]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[0]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[1]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[2]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk_sm:subClk|loop_clk ; Rise       ; sample|samples[3]|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 0.574 ; 0.803 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 1.295 ; 1.906 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 1.025 ; 1.617 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 0.947 ; 1.539 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 0.933 ; 1.521 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 1.295 ; 1.906 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.850 ; 1.060 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -0.120 ; -0.386 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.701 ; -1.281 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.791 ; -1.374 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.714 ; -1.299 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -0.701 ; -1.281 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.049 ; -1.651 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; -0.020 ; -0.262 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 5.644 ; 5.732 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.711 ; 4.741 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.834 ; 4.881 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.960 ; 4.988 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 5.644 ; 5.732 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.983 ; 5.074 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.983 ; 5.057 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 4.729 ; 4.697 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 6.084 ; 6.172 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 5.151 ; 5.181 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 5.274 ; 5.321 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 5.400 ; 5.261 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 6.084 ; 6.172 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 5.259 ; 5.514 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 5.259 ; 5.497 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 5.005 ; 5.137 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 4.316 ; 4.328 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.316 ; 4.363 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.428 ; 4.473 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.566 ; 4.645 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 5.249 ; 5.355 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.644 ; 4.675 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.601 ; 4.669 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 4.367 ; 4.328 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 4.381 ; 4.393 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.381 ; 4.428 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.493 ; 4.538 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 4.631 ; 4.737 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 5.314 ; 5.420 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.746 ; 4.740 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.666 ; 4.734 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 4.432 ; 4.393 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.885   ; -0.120 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -3.885   ; -0.120 ; N/A      ; N/A     ; -3.000              ;
;  clk_sm:subClk|loop_clk ; -2.185   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -134.749 ; -0.12  ; 0.0      ; 0.0     ; -83.298             ;
;  clk                    ; -114.353 ; -0.120 ; N/A      ; N/A     ; -58.019             ;
;  clk_sm:subClk|loop_clk ; -20.396  ; 0.000  ; N/A      ; N/A     ; -25.279             ;
+-------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; reset     ; clk                    ; 1.118 ; 1.373 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; 2.895 ; 2.932 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; 2.199 ; 2.360 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; 2.000 ; 2.198 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; 1.961 ; 2.162 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; 2.895 ; 2.932 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 1.634 ; 2.008 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; reset     ; clk                    ; -0.096 ; -0.296 ; Rise       ; clk                    ;
; col[*]    ; clk_sm:subClk|loop_clk ; -0.701 ; -1.281 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[0]   ; clk_sm:subClk|loop_clk ; -0.791 ; -1.374 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[1]   ; clk_sm:subClk|loop_clk ; -0.714 ; -1.299 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[2]   ; clk_sm:subClk|loop_clk ; -0.701 ; -1.281 ; Rise       ; clk_sm:subClk|loop_clk ;
;  col[3]   ; clk_sm:subClk|loop_clk ; -1.049 ; -1.651 ; Rise       ; clk_sm:subClk|loop_clk ;
; reset     ; clk_sm:subClk|loop_clk ; 0.211  ; 0.070  ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; seg[*]    ; clk                    ; 11.444 ; 11.447 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 9.987  ; 9.889  ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 10.266 ; 10.157 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 10.566 ; 10.416 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 11.444 ; 11.447 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 10.718 ; 10.519 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 10.698 ; 10.481 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 9.851  ; 9.978  ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 12.544 ; 12.547 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 11.087 ; 10.989 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 11.366 ; 11.257 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 11.509 ; 11.516 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 12.544 ; 12.547 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 11.818 ; 11.430 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 11.798 ; 11.376 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 10.951 ; 10.868 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; seg[*]    ; clk                    ; 4.316 ; 4.328 ; Rise       ; clk                    ;
;  seg[0]   ; clk                    ; 4.316 ; 4.363 ; Rise       ; clk                    ;
;  seg[1]   ; clk                    ; 4.428 ; 4.473 ; Rise       ; clk                    ;
;  seg[2]   ; clk                    ; 4.566 ; 4.645 ; Rise       ; clk                    ;
;  seg[3]   ; clk                    ; 5.249 ; 5.355 ; Rise       ; clk                    ;
;  seg[4]   ; clk                    ; 4.644 ; 4.675 ; Rise       ; clk                    ;
;  seg[5]   ; clk                    ; 4.601 ; 4.669 ; Rise       ; clk                    ;
;  seg[6]   ; clk                    ; 4.367 ; 4.328 ; Rise       ; clk                    ;
; seg[*]    ; clk_sm:subClk|loop_clk ; 4.381 ; 4.393 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[0]   ; clk_sm:subClk|loop_clk ; 4.381 ; 4.428 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[1]   ; clk_sm:subClk|loop_clk ; 4.493 ; 4.538 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[2]   ; clk_sm:subClk|loop_clk ; 4.631 ; 4.737 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[3]   ; clk_sm:subClk|loop_clk ; 5.314 ; 5.420 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[4]   ; clk_sm:subClk|loop_clk ; 4.746 ; 4.740 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[5]   ; clk_sm:subClk|loop_clk ; 4.666 ; 4.734 ; Rise       ; clk_sm:subClk|loop_clk ;
;  seg[6]   ; clk_sm:subClk|loop_clk ; 4.432 ; 4.393 ; Rise       ; clk_sm:subClk|loop_clk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; on1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; on2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 999      ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 180      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 999      ; 0        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_sm:subClk|loop_clk ; clk_sm:subClk|loop_clk ; 180      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Sep 26 21:43:13 2014
Info: Command: quartus_sta lab3_SL -c lab3_SL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3_SL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sm:subClk|loop_clk clk_sm:subClk|loop_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.885
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.885            -114.353 clk 
    Info (332119):    -2.185             -20.396 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 clk 
    Info (332119):     0.454               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.019 clk 
    Info (332119):    -1.487             -25.279 clk_sm:subClk|loop_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.641
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.641            -105.082 clk 
    Info (332119):    -1.954             -17.911 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk 
    Info (332119):     0.402               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.019 clk 
    Info (332119):    -1.487             -25.279 clk_sm:subClk|loop_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.067             -26.237 clk 
    Info (332119):    -0.342              -2.167 clk_sm:subClk|loop_clk 
Info (332146): Worst-case hold slack is -0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.120              -0.120 clk 
    Info (332119):     0.187               0.000 clk_sm:subClk|loop_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.311 clk 
    Info (332119):    -1.000             -17.000 clk_sm:subClk|loop_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 470 megabytes
    Info: Processing ended: Fri Sep 26 21:43:17 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


