\chapter{実機を用いたトリガーロジックの性能評価}
\label{chap_TriggerTest}

\section{トリガー開発の流れとこれまでの性能検証}
\label{sec_TriggerTestSystem}
本節では、これまでのトリガーロジック開発フローを説明し、本研究で取り組んだ実機試験の位置付けを明らかにする。図\ref{Develop_flow}にトリガーロジックの開発フローを示す。トリガーの開発はまず高輝度LHC-ATLAS実験におけるL0 Trigger systemの要求 (トリガー効率、再構成した角度分解能、トリガーレート、トリガーレイテンシー) を満たすよう、前章で紹介したコンセプトが設計された。次にそのコンセプトをデジタル回路上で実現される論理回路として実装するため、モジュールごとにHDL開発が行われた。HDLで書かれたファームウェアはVivadoによるインプリメンテーション\footnote{Vivadoのインプリメンテーションプロセスは、主に1. ロジック最適化、2.デザイン配置、3.配置後のデザインの物理最適化、4. デザインの配線、5. 配線後のデザインの物理最適化、6 ビットストリームの生成で構成される。}を経て、ハードウェアで動作させることができる。また、それぞれの工程において検証システムも同時に整備されており、開発とフィードバックのループを回すことで、期待した性能をもつトリガーが実現できていることを確かめながら、着実に開発を進めている。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/Develop_flow.png}
\caption[TGCトリガー開発の流れ]{TGCトリガー開発の流れ。}
\label{Develop_flow}
\end{figure}

\subsection*{トリガーロジックの概念設計}
設計されたロジックの概念を、より具体的なデザインに落とし込み、その性能を評価する作業にはソフトウェアシミュレーターが用いられた。ソフトウェアは開発が容易で、ロジックの実装→性能評価→ロジックの修正→…という開発サイクルを比較的早く回すことができる。そのため、グローバルなデザインを決めていく初期の開発では重宝された。例えば、TGC BW 7層のヒット情報をStatino Coincidenceにより3つの代表点に絞り、その後パターンマッチングで角度情報を取得する、などの大枠の設計はここで決められた。また、各コインシデンスロジックの最小単位であるユニットの定義や、Segment Reconstructionで複数の飛跡候補が存在する時に、ヒットレイヤーの多さを基準に候補を絞る、などの具体的なデザインもここで決められた。さらに、パターンマッチングに利用されるLUTもロジックの設計と同時にソフトウェア的に開発されており、ソフトウェアシミュレーターはLUTも含めたトリガーロジックの性能評価を行っている。

図\ref{Soft_WS}にソフトウェアシミュレーターで測定された、TGC BW コインシデンスのトリガー効率を示す。トリガー効率の評価にはSingle Muon MCサンプルが用いられた。このイベントにはフォワードおよびエンドキャップ領域 ($1.05 < | \eta | < 2.4$) 、$\phi$全領域 (-3.14 < $\phi$ < 3.14) が含まれる。MCサンプルに含まれるTGC チェンバーのヒットチャンネル情報をトリガーロジックのインプットとして利用している。Efficiencyは以下のように定義され\pt 閾値ごとにビンわけされている。

\begin{equation}
\mathrm{Efficiency} = \frac{\mathrm{TGC\,BW\,coincidenceで}\,p_{\mathrm{T}}\,閾値20、15、10、5\,\mathrm{GeV}と判断されたミューオンの数}{オフラインで再構成されたミューオンの数}
\end{equation}

プラトー領域でのEfficiencyは94 \%程度で、高い検出効率を貯まっている。また閾値より低い\pt のミューオンを効率的に削減することができている。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/Soft_WS.pdf}
\caption[ソフトウェアシミュレーターで測定された、Wire Strip Coincidenceのトリガー効率]{ソフトウェアシミュレーターで測定された、Wire Strip Coincidenceのトリガー効率\cite{SLPDR}}
\label{Soft_WS}
\end{figure}

\subsection*{トリガーロジックのRTL実装}
次に開発されたロジックを実現するRegister Transfer Level (RTL) の設計が進められた。この過程ではソフトウェアで記述された論理を、Hardware Description Language (HDL) と呼ばれるデジタル回路における信号遷移におとしこむ作業が行われた。開発されたRTLの動作検証および実装されたトリガー回路の性能評価には、Vivado シミュレーターが用いられる。Vivado シミュレーターとはHDLで記述されるデジタル回路の動作をエミュレートするソフトウェアツールで、ロジック全体の信号の遷移を厳密にシミュレーションし、任意の信号をプローブすることができる。

Vivado シミュレーターで行われた各モジュールの性能評価の結果を述べる。Wire Segment Reconstructionの性能評価の結果を図\ref{Vivado_Wire_Efficiency}に示す。この試験でも同様のSingle Muon MCサンプルが利用され、イベント数は150,000 である。MCサンプルに含まれるTGC チェンバーのヒットチャンネル情報をWire Station Coincidenceのインプットに適したフォーマットに整形し、それに対する応答を調査しているEfficiencyは以下のように定義され、Truth Muonの$\eta$、$\phi$ごとにビンわけされている。

\begin{figure}
\begin{minipage}[b]{.5\linewidth}
\centering
\includegraphics[height=6cm]{fig/Test/Vivado_Wire_eta.pdf}
\subcaption{Efficiencyの$\eta$依存性}
\end{minipage}%
\begin{minipage}[b]{.5\linewidth}
\centering
\includegraphics[height=6cm]{fig/Test/Vivado_Wire_phi.pdf}
\subcaption{Efficiencyの$\phi$依存性}
\end{minipage}%
\caption[Wire Segment Reconstructionの検出効率]{Wire Segment Reconstructionの検出効率\cite{mt_nabeyama}}
\label{Vivado_Wire_Efficiency}
\end{figure}

\begin{equation}
\mathrm{Efficiency} = \frac{\mathrm{Wire \,Segment \,Reconstructionで}\,\Delta\theta\,\mathrm{を再構成できたイベント数}}{\mathrm{Truth ミューオン の数}}
\end{equation}


TGCチェンバーの構造やエンドキャップマグネットとの干渉によると考えられる、数\%のInefficiencyが局所的に見られるものの、Efficiencyは$\eta$、$\phi$全領域で95 \%程度に達している。これによりWIre Segment ReconstructionのHDL実装が期待通り達成されていることが検証された。

HDL実装された Strip Segment Reconstruction と Wire strip Coincidence の動作検証は、ソフトウェアシミュレーターの出力との一致を確かめることで行われた。Strip Segment Reconstruction ではソフトウェアシミュレーターによるStrip Station Coincidenceの出力をインプットとして利用し、Segment Reconstruction の出力をソフトウェアシミュレーターとVivado シミュレーターで比較している。比較結果を表\ref{tab:Vivado_strip}に示す。エンドキャップ領域 (EC) 、フォワード領域 (FW)それぞれで出力の96 \%程度は一致している。数\%の不一致は、Segment Reconstructionをパスした飛跡候補が複数あった場合にどれを優先的に後段に送るか、という候補選択ロジックの差異によるものであると理解されている。同じユニット内でヒットレイヤー数が同じ、かつユニット中心からの距離も同じである候補が存在する場合、HDLではM3 スタッガードチャンネルの上位bitを優先に選ぶ、というロジックが実装されているがソフトウェアシミュレーターではその二つを仕分ける方法を用意するのが原理的に困難である。


\begin{table}[]
    \centering
    \caption*{Strip Segment Reconstruction出力のソフトウェアシミュレーターとVivadoシミュレーター比較結果。ECはエンドキャップ領域、FWはフォワード領域を示す。\cite{mt_kawamoto}}
    \label{tab:Vivado_strip}
    \begin{tabular}{|c|cc|}
    \hline
    \multirow{2}{*}{}        & \multicolumn{2}{c|}{割合}                \\ \cline{2-3} 
                             & \multicolumn{1}{c|}{EC}      & FW      \\ \hline\hline
    飛跡情報が一致したイベント            & \multicolumn{1}{c|}{96.8 \%} & 97.8 \% \\ \hline
    候補の選び方の違いに由来する差異があったイベント & \multicolumn{1}{c|}{3.2 \%}  & 2.2 \%  \\ \hline
    候補の選び方以外に由来する差異があったイベント  & \multicolumn{1}{c|}{1.8 \%}  & 0 \%    \\ \hline
    \end{tabular}
\end{table}

Wire Strip Segment Reconstruction はソフトウェアシミュレーターのWire Segment Reconstruction、Strip Segment Reconstruction の出力を取り出してインプットとしている。比較結果を表\ref{tab:Vivado_WS}に示す。同様のわずかなロジックの違いによる出力の不一致は存在するが、おおむねソフトウェアで設計されたロジックと同等のものをHDLで実装できていることが確認された。

% Please add the following required packages to your document preamble:
% \usepackage{multirow}
\begin{table}[]
    \centering
    \caption*{Wire Strip Coincidence出力のソフトウェアシミュレーターとVivadoシミュレーター比較結果。ECはエンドキャップ領域、FWはフォワード領域を示す。\cite{mt_kawamoto}}
    \label{tab:Vivado_WS}
    \begin{tabular}{|c|cc|}
    \hline
    \multirow{2}{*}{}                      & \multicolumn{2}{c|}{割合}                \\ \cline{2-3} 
                                           & \multicolumn{1}{c|}{EC}      & FW      \\ \hline\hline
    飛跡情報が一致したイベント                          & \multicolumn{1}{c|}{98.4 \%} & 99.9 \% \\ \hline
    飛跡情報の異なったイベント                          & \multicolumn{1}{c|}{1.6 \%}  & 0.07 \% \\ \hline
    イベントで最大の\textbackslash{}pt出力がことなったイベント & \multicolumn{1}{c|}{0.09 \%} & 0.02 \% \\ \hline
    \end{tabular}
\end{table}

\subsection*{トリガーロジックのハードウェアでの実現}
最後にRTLで実装されたトリガー論理回路をハードウェア上で実現するためのインプリメンテーション作業が行われた。論理回路をハードウェア上で実現するため前章に述べたような、FPGAのリソースやタイミングの制約を満たす形での最適化が行われた。また、トリガー回路へどのように信号を入力し、演算結果をどのように取り出すかという、周辺システムの設計・実装も行われた。

しかし、実機上で動作するトリガー回路の動作検証、性能評価には工夫が必要となる。トリガー回路の入力はPS boardから受信する光信号で、出力はFelixに送信する光信号である。このままではPS boardやFelix、さらに後段の読み出し回路が完成するまで、ハードウェア上で動いているトリガー回路を検証するすべがない。

そこで本研究では、ハードウェア上で動作するトリガー回路にPS boardからの出力をエミュレートしたテストパターンを投入し、その出力をMPSoCから読み出す、シングルボード試験システムを開発した。この試験システムと、先行研究で開発されたテストパターン生成機構を用いることで、トリガー回路を限りなく本番運用に近い形で試験することができる。Vivado シミュレーター、ソフトウェアシミュレーターでこれまで行われていた試験と、本システムで達成する試験システムのフローの違いを図\ref{Test_Flow}に示す。

\begin{figure}
\begin{minipage}[b]{0.9\linewidth}
\centering
\includegraphics[height=4.8cm]{fig/Test/Flow_Wire.png}
\subcaption{Vivadoシミュレーターによる試験フロー : Wire Segment Reconstruction}
\end{minipage}\\
\begin{minipage}[b]{0.9\linewidth}
    \centering
    \includegraphics[height=4.8cm]{fig/Test/Flow_WS.png}
    \subcaption{Vivadoシミュレーターによる試験フロー : Wire Strip Coincidence}
\end{minipage}\\
    \begin{minipage}[b]{0.9\linewidth}
        \centering
        \includegraphics[height=4.8cm]{fig/Test/Flow_zikki.png}
        \subcaption{実機試験システムによる試験フロー}
    \end{minipage}\\

\caption[試験フロー]{Vivado シミュレーター、ソフトウェアシミュレーターによる試験フローと実機試験フローの比較。}
\label{Test_Flow}
\end{figure}


これまでの試験はMCサンプルやソフトウェアシミュレーターから、各モジュールのインプットを直接生成し、トリガーロジックの一部分のHDLをVivadoシミュレーターで試験していた。本試験システムではTGCのヒット情報から、フロントエンドエレクトロニクスの複雑な配線情報も考慮した上で、PS boardからSLに送られる8,000 bitのヒット情報を完全に再現し、トリガーロジックのインプットとする。それをもとにTGC BW コインシデンスをフルチェーンで動作させ、実際にハードウェア上で計算されたトリガー出力を読み出す。また、ソフトウェアシミュレーターではパターンマッチング用のLUTは最終出力のテキストファイルではなく、もととなるrootファイルを利用する。本試験ではいくつかの処理を経て、最終的に出力された本番で使われるテキストファイルを利用するためLUTの最終検査も行うことができる。

さらに、シングルボード試験を実現するには、LUTの書き込みやTTC信号の調整などのコントロールパスと、MPSoCから読み出すための読み出しパスも、トリガー回路と同期しながら精度よく動作する必要があり、SL FPGAの総合的な動作検証を行うことができる。

加えて、実機試験システムはトリガー演算をFPGA上で行っているため、Vivado シミュレーターと比べて高速で動作する。これにより、大統計を活かした網羅的な検証も可能で、これまでVivado シミュレーターでは発見することができなかった局所的な不具合の発見も期待される。\footnote{Vivado シミュレーターはデジタル回路の全ての信号遷移をソフトウェア的に計算するため、回路規模が大きくなると動作が遅くなる。ファームウェア全体をシミュレーションすると、数10イベントに半日程度かかることがわかっており、高統計の試験はできなかった。}

次節で開発した実機試験システムおよびテストパターン生成機構の詳細を説明する。

\section{実機試験システム}

\subsection{実機試験システムの概要}
\label{subsec_TestSystemOverview}
図\ref{Test_system}に実機を用いた試験システムの全体像を示す。このシステムは主にテストパターン生成システム、実機試験システム、Bit-wiseシミュレーターで構成される。実機試験システムは本研究で開発を進めた。テストパターン生成システムおよびBitwiseシミュレーターは先行研究で開発された。以下にそれぞれの詳細を説明する。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/Test_system.png}
\caption[実機試験システムの概要]{実機試験システムの概要}
\label{Test_system}
\end{figure}

\paragraph{テストパターン生成システム}　　
\par
\ref{}節で述べたようにSLは、1枚のPS boardから2本の光ファイバーを通じて128 bit x 2 ファイバーのヒット信号を受け取る。1枚のSLは合計 29枚のPS boardと接続するため、イベントごとに128 bit x 58 ファイバーのヒットビットマップがトリガーロジックに入力される。モンテカルロシミュレーションや過去のRunで取得された、TGCのヒットチャンネルの情報から、トリガーロジックに入力されるヒットビットマップをエミュレートする仕掛けが、テストパターン生成システムである。

テストパターン生成システムは、元のデータセットに格納されている、各イベントにおけるTGC検出器のチャンネルごとのヒット情報を抽出し、テストパターンの種ファイルとしてjsonファイルに格納する。この際、モンテカルロデータ、実データ、toyデータなどいかなるデータセットも統一的なフォーマットでjsonファイルを作成することで、この後の処理はその違いに関わらず進めることができる。生成されたjsonファイルはケーブリングデータベースと接続される。ケーブリングデータベースはTGC検出器からSLまでの複雑な配線情報 (ASD、PS board、SLと続く物理的なケーブルの配線に加え、各デジタル回路内の信号の並び替え情報等も含む) を一元的に管理しているデータベースである。この2つを合わせることで、任意のデータセットからSLのインプットを再現したテストパターンを生成することができる。テストパターンはSL実機、Vivado シミュレーション、後述するBitwiseシミュレーターに共通して入力できるようにcoeファイル形式で出力される。これにより、全く同じインプットを3つのシミュレーターに食わせる、コヒーレントな検証が可能になっている。

\paragraph{実機試験システム}　　
\par
実機試験システムは生成されたテストパターンをインプットに、実際にハードウェア上でトリガー回路を動作させ、その出力を取り出すシングルボード試験システムである。その詳細は次節説明する。

\paragraph{Bitwiseシミュレーター}　　
\par
BitwiseシミュレーターはSLトリガーロジックをビットレベルで再現したC++ベースのシミュレーターである。このシミュレーターはテストパターンを入力とし、LUTもテキストファイルとしてダンプされた最終生成物を使用するため、実機システムと完全に等価な試験を実現することができる。そのため、実機システムとの比較・検証用に極めて有用である。また、各モジュールのロジックや入出力もファームウェアと完全に一致するように設計されているため、途中出力同士の比較や、実機出力では出せない内部の信号線の調査にも利用することができ、HDLの精密なデバッグが可能である。\footnote{前述のソフトウェアシミュレーターは実現しているロジックはファームウェアと完全に等価であるが、入力データやLUTは実機システムとは異なるため、最終的な動作確認には不向きである。また内部でビットレベルの演算を行なっている訳ではないので、途中出力をファームウェアと比較することもできない。}

\subsection{実機試験システムの開発}
\subsubsection*{ファームウェアの概要}
図\ref{TestSystem_Overview}に実装したトリガーロジック試験システムの概要を示す。試験システムのコントロールおよびデータ読み出しはMPSoC上のLinuxを起点に行う。本システムではSL単体での試験を実現するため、SL上の水晶発振器で生成した40.079 MHzクロックをLHC陽子バンチ交差クロックの代わりに基準クロックとして扱う。FELIXから配られるTest Pulse Trigger (TPT)やL0AなどのTTC信号もSL内部のTTC emulatorで擬似的に生成し、各モジュールに分配する。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/TestSystem_overview.png}
\caption[トリガー試験ファームウェアの概要]{トリガー試験ファームウェアの概要}
\label{TestSystem_Overview}
\end{figure}

PS boardから受信するヒット信号をエミュレートしたテストパターンは、Test Pattern Generator内のBRAMに格納される。Test Pattern GeneratorはTTC emulatorからTest Pulse Trigger (TPT) 信号を受信すると、1イベント分のヒットビットマップをトリガー回路に投入する。Trigger Logicからの出力はLHCバンチ交差クロックに同期してL0 Bufferにダンプされ、読み出し回路を経てMPSoC上のLinuxから読み出される。トリガー回路のは固定レイテンシーで動作するため、TTC emulatorはTPTから決まったクロックチック後にL0Aを出すことで、TPTに該当するトリガ出力を読み出すことができる。以下に各モジュールの概要を説明する。

\paragraph{Test Pattern Generator}　　
\par
Test Pattern Generator は幅 128 bit、深さ 64 のBRAMで、1つのBRAMがPS board 1リンク分の信号をエミュレートする。全31 PS board x 2リンクの信号をエミュレートするために合計62個のBRAMが並列に配置されている。トリガーロジックや読み出し回路にTest patternを入力するか、PS baordから受信したデータを入れるかはスイッチで切り替えられるようになっている。テストパターンはcoe形式のファイルを用いてBRAMの初期値として設定できることに加え、\ref{}節で述べたLUT書き込み機構と同様の仕組みにより、コントロールパスからも書き換え可能である。これによりBRAMの深さ64に制限されることなく、任意のイベント数での試験が可能になっている。

\paragraph{トリガーロジック}　　
\par
トリガー回路の出力は読み出し用のフォーマットに整形され、トリガー読み出し回路へ渡される。今回の試験では各モジュールの動作を詳細に調査するため、モジュール間で受け渡される全てのビットマップを読み出せるようフォーマットを定義している。例としてWire Strip Coincidenceの読み出しデータを説明する。Wire Strip Coincidenceは44の8 regionと34の32 regionで構成され、160 MHzクロックに同期して、8regionから最大1つ、32 regionから最大4つのミューオン候補がInner Coincidenceに送られる。読み出し回路でもこの最大180のミューオン候補を並列に読み出せるよう設計しており、各領域ごとに表\ref{tab:WS_format}の形式にフォーマットしたデータを読み出し回路に送信する。各モジュールの出力フォーマットでは最上位1bitはvalid信号を定義するようにする。後述の読み出し回路ではこのvalid信号が立てられているユニットの出力だけを読み出す設計にしている。

\begin{table}[]
    \centering
    \caption[Wire Strip Coincidenceの読み出しフォーマット]{Wire Strip Coincidenceの読み出しフォーマット。}
    \label{tab:WS_format}
    \begin{tabular}{|c|c|}
    \hline
    \# of bits & Name                                            \\ \hline\hline
    1          & Valid flag                                      \\ \hline
    4          & $p_{\mathrm{T}}$                                \\ \hline
    3          & 0                                               \\ \hline
    7          & $\Delta\theta$ from Wire Segment Reconstruction \\ \hline
    2          & Wire Matched Layer                              \\ \hline
    4          & $\Delta\phi$ from Strip Segment Reconstruction \\ \hline
    2          & Strip Matched Layer                             \\ \hline
    1          & 0                                               \\ \hline
    \end{tabular}
\end{table}


それぞれのトリガーモジュールから読み出すデータの出力ビット幅を表\ref{tab:output_width}に示す。ビット幅の大きな出力を後段の読み出しロジックに一斉にダンプすると、タイミング制約を満たすことが難しくなるため、そのような出力はいくつかの並列なレーンに分割して処理している。

\begin{table}[]
    \centering
    \caption[各モジュールの出力ビット幅]{各モジュールの出力ビット幅。}
    \label{tab:output_width}    
    \begin{tabular}{|c|c|c|c|}
    \hline
    トリガーロジック                                      & SLR & 出力ビット幅 (bits) & レーン数 \\ \hline\hline
    \multirow{3}{*}{Channel Mappin}               & 0   & 2732          & 4    \\ \cline{2-4} 
                                                  & 2   & 2732          & 4    \\ \cline{2-4} 
                                                  & 3   & 1000          & 2    \\ \hline
    \multirow{3}{*}{Wire Station Coincidence}     & 0   & 1768          & 3    \\ \cline{2-4} 
                                                  & 2   & 1768          & 3    \\ \cline{2-4} 
                                                  & 3   & 804           & 3    \\ \hline
    \multirow{3}{*}{Strip Station Coincidence}    & 0   & 1890          & 3    \\ \cline{2-4} 
                                                  & 2   & 1890          & 3    \\ \cline{2-4} 
                                                  & 3   & 378           & 3    \\ \hline
    \multirow{3}{*}{Wire Segment Reconstruction}  & 0   & 3404          & 5    \\ \cline{2-4} 
                                                  & 2   & 3404          & 5    \\ \cline{2-4} 
                                                  & 3   & 1472          & 2    \\ \hline
    \multirow{3}{*}{Strip Segment Reconstruction} & 0   & 360           & 1    \\ \cline{2-4} 
                                                  & 2   & 360           & 1    \\ \cline{2-4} 
                                                  & 3   & 72            & 1    \\ \hline
    \multirow{3}{*}{Wire Strip Coincidence}       & 0   & 1776          & 3    \\ \cline{2-4} 
                                                  & 2   & 1776          & 3    \\ \cline{2-4} 
                                                  & 3   & 768           & 1    \\ \hline
    \end{tabular}
\end{table}

全てのトリガーロジックの読み出し回路を同時に実装するのはリソースの観点で不可能である。読み出したいデータをリンクごとに選択し、目的に応じて異なるファームウェアを用意して試験を行う。例えばFW領域のロジックを重点的に調べたい場合には、SLR3のStation CoincidenceからWire Strip Coincidenceまでのリンクを選択する。一方、SLR0、SLR2、SLR3それぞれでWire Segment Reconstructionを出力させることも可能である。実験本番で用いるファームウェアでは、各トリガーロジックからの出力から必要最低限の情報を抜き出すことで、全てのトリガーロジックの読み出し回路を同時に実現する予定である。

\paragraph{トリガー読み出し回路}　　
\par
図\ref{Readout_Circuite}に読み出し回路の概要を示す。以下に各モジュールの役割を説明する。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/Readout_Circuite.png}
\caption[トリガー読み出し回路の概要]{トリガー読み出し回路の概要}
\label{Readout_Circuite}
\end{figure}

\begin{itemize}
    \item L0 Buffer　　
    \par
    トリガーロジックでフォーマットされたデータはL0 Bufferにダンプされる。L0 Bufferは入力ビットマップと同じ幅をもつ深さ512のBRAMでであり、TTC emulatorからL0Aが出されるまでのバッファリングを行う。トリガーロジックには40 MHz、160 MHz、240 MHzで駆動するものが存在する。いずれの場合でも1つの陽子バンチ衝突由来の出力は25 nsごとに横並びに揃えられ、40 MHzのLHC クロックで動作する書き込みポインタに従って、L0 Bufferに格納される。一方、読み出しは240 MHzで行われ、読み出されたデータはDerandomizerに送られる。

    \item Derandomizer　　
    \par
    Derandomizerは入力ビットマップと同じbit幅をもつ深さ 512 のFIFOで、後段で行われる圧縮およびシリアル化の処理待ち用バッファーである。L0Aがアサートされたイベントをダンプし、Candidate Selector から読み出し命令が出された場合に、先頭のイベントを読み出す。

    \item Candidate Selector \& Serializer　　
    \par
    Candidate Selectorは各トリガーモジュールのすべてのユニットから出力される飛跡候補の中から、ミューオン候補を再構成できたユニットの出力のみを選択して後段に送る。これにより大幅なデータ削減が達成される。選択された飛跡情報は、どのサブユニットからの出力かを示す6 bitの識別IDと2bit のbunch tagが付与され、32 bit幅のワードとして後段のSerializerに送信される。
    Serializerは32 bit幅のワードをクロックチックごとに1ワードずつ処理し、あるL0Aに対応する1イベント分のパケットをまとめて、後段のEvent Builderに渡す。図\ref{tab:packet_format}にパケットのフォーマットを示す。パケットにはイベント境界を示すための特別なワード Start of Event (SOE)、End Of Event (EOE) が挿入される。
    
    \begin{table}[]
        \centering
        \caption[パケットのフォーマット]{SerializerからEvent Builderに送られるパケットのフォーマット}
        \label{tab:packet_format}
        \begin{tabular}{|c|cccccccccccccccccccccccccccccccc|}
        \hline
                  & \multicolumn{1}{c|}{31} & \multicolumn{1}{c|}{30} & \multicolumn{1}{c|}{29} & \multicolumn{1}{c|}{28} & \multicolumn{1}{c|}{27} & \multicolumn{1}{c|}{26} & \multicolumn{1}{c|}{25} & \multicolumn{1}{c|}{24} & \multicolumn{1}{c|}{23} & \multicolumn{1}{c|}{22} & \multicolumn{1}{c|}{21} & \multicolumn{1}{c|}{20} & \multicolumn{1}{c|}{19} & \multicolumn{1}{c|}{18} & \multicolumn{1}{c|}{17} & \multicolumn{1}{c|}{16} & \multicolumn{1}{c|}{15} & \multicolumn{1}{c|}{14} & \multicolumn{1}{c|}{13} & \multicolumn{1}{c|}{12} & \multicolumn{1}{c|}{11} & \multicolumn{1}{c|}{10} & \multicolumn{1}{c|}{9} & \multicolumn{1}{c|}{8} & \multicolumn{1}{c|}{7} & \multicolumn{1}{c|}{6} & \multicolumn{1}{c|}{5} & \multicolumn{1}{c|}{4} & \multicolumn{1}{c|}{3} & \multicolumn{1}{c|}{2} & \multicolumn{1}{c|}{1} & 0 \\ \hline
        SOE       & \multicolumn{5}{c|}{rsvd}                                                                                                       & \multicolumn{4}{c|}{data loss flag}                                                                   & \multicolumn{12}{c|}{0xB0E}                                                                                                                                                                                                                                                                                           & \multicolumn{11}{c|}{L0ID}                                                                                                                                                                                                                                   \\ \hline
        EOE       & \multicolumn{5}{c|}{rsvd}                                                                                                       & \multicolumn{4}{c|}{data loss flag}                                                                   & \multicolumn{12}{c|}{0xB0E}                                                                                                                                                                                                                                                                                           & \multicolumn{11}{c|}{L0ID}                                                                                                                                                                                                                                   \\ \hline
        data word & \multicolumn{6}{c|}{Unit address}                                                                                                                         & \multicolumn{2}{c|}{BC tag}                       & \multicolumn{24}{c|}{bitmap}                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   \\ \hline
        buffer    & \multicolumn{12}{c|}{0xBFF}                                                                                                                                                                                                                                                                                           & \multicolumn{9}{c|}{rsvd}                                                                                                                                                                                                               & \multicolumn{11}{c|}{L0ID}                                                                                                                                                                                                                                   \\ \hline
        \end{tabular}
    \end{table}

    \item Event Builder　　
    \par
    上述のCandidate Selectorまでは読み出しレーンごとに処理が行われる。Event Builderはこれらの並列なレーンの出力を直列化し、MPSoCに送信するためのフォーマットに整形し直す。Serializerから受信する32 bitのワードはEvent Builder内の処理待ちバッファーに格納される。Event Builderは処理待ちバッファーのデータを240 MHzのクロックチックごとに1ワードずつし図\ref{TriggerReadout_format}のフォーマットに整形する。meta switchは読み出しを行うトリガーロジックの選択状態を表す。meta dataは各トリガーロジックごとに送られ、そのトリガーロジックのラベル(data flavor)、読み出しを行うbunch tag ( previous, current, next, next to next )の選択状態を表す。
    実機試験ではこのようにFPGA内でエンコードされたデータを、ソフトウェア上で逐次的にデコードすることで、トリガーロジックからの出力を一意に再構成している。

    \begin{figure} 
    \centering
    \includegraphics[width=16cm]{fig/Test/TriggerReadout_format.pdf}
    \caption[Event Builderで整形されるトリガー出力のフォーマット]{Event Builderで整形されるトリガー出力のフォーマット\cite{SLPDR}}
    \label{TriggerReadout_format}
    \end{figure}
\end{itemize}

\paragraph{SL FPGAからMPSoCへのデータ転送}　　
\par
SL FPGAで整形されたデータはMPSoC PL領域ないのBRAMに格納されたのち、PSから読み出される。SL FPGAからMPSoCへのデータ転送は、先行研究で開発されたチップ間通信を利用する。図\ref{C2C}にチップ間通信の概要を示す。
\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/C2C.png}
\caption[SL FPGAからMPSoCへのチップ間通信]{SL FPGAからMPSoCへのチップ間通信}
\label{C2C}
\end{figure}

Event Builderから出力される32 bit幅のワードはAXI senderに送られる。AXI senderは受信したデータをデータ幅32 bit、アドレス幅 32 bitのバス通信であるAXIプロトコルで、AXI chip2chipへ送る。AXI chip2chipはAXI形式のデータをAXI Stream 形式に変換し、Aurora 64B/66B Masterと通信する。AXI chip2chip以降のデータ転送ではAXIバーストと呼ばれる、連続したデータブロックを高速転送するための手法が採られている。AXIバーストはMasterからSlaveに送信するワード数を事前に定義 (本システムでは256ワード) することで、通常のハンドシェイキングで生じるバスのアイドルタイムを最小限にすることができる。
Aurora 64 B/66B MasteはAXI Stream形式のデータをシリアル通信のデータにエンコードし、ギガビットトランシーバーを用いてチップ間通信を行う。

シリアルデータは、MPSoCのPLに実装されたAurora 64B/66B Slaveで受信され、再びAXI Stream形式にデコードされた後、AXI chip2chip でAXI 形式へと変換される。MPSoCでAXI形式に戻されたデータはChannel Interrupterを中継して、幅32bit、深さ8192 のdual port BRAMにダンプされる。BRAMのもう片方のポートはMPSoCのPSにAXI形式で接続されており、BRAMを介してPLからPSへのデータ送信が可能になっている。AXIバースとを利用していることで1イベント当たりのワード数は256に固定されている。BRAMには最大$ \,8192 / 256 = 32\,$ イベント分のデータを格納することができる。一度BRAMがfullになったら、MPSoCからマニュアルでリセットをかけることで、データ取得を再開できる。

\paragraph{アプリケーション}　　
\par
シングルボードのトリガー試験を行うために開発した、MPSoC上で走るアプリケーションの概要を説明する。このアプリケーションはSLのSDカード上にテキストファイルとして保存されたLUTやテストパターンをハードウェアに書き込み、テストパルスをトリガーし、トリガーの演算結果をBRAMから読み出し、デコードデータをSDカード上のテキストファイルにダンプする。
図\ref{Flowchart}にアプリのフローチャートを示す。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/Flowchart.png}
\caption[アプケーションのフローチャート]{アプリケーションのフローチャート}
\label{Flowchart}
\end{figure}

試験の準備としてLUTの書き込みを行う。LUTに利用されているURAMはファームウェア上で初期値を設定することができないため、ファームウェアを焼き直すたびに書き込み直す必要がある。Wire Strip CoincidenceまでのすべてのLUTを書き込むのに概ね20分程度要する。

シミュレーションの実行はTest Pattern Generatorに一度に書き込めるイベント数である60イベントを1セットとして、テストパターンの書き込みと60回のテストパターンの発射を繰り返す。1イベントのシミュレーションループでは、最初にTest Pulse Generatorのパターンナンバーを指定し、60イベントの中から取り出すイベント番号を指定する。次にマニュアルでテストパルス信号を駆動し、トリガーロジックにデータを入力する。トリガーロジックの出力は読み出し回路を経てエンコードされたのち、MPSoC上のBRAMに格納される。格納されたデータをMPSoCのPSから取り出し、アプリケーション上でデコード作業を行う。デコードされたビット配列は最終出力としてSDカード上のテキストファイルにダンプされる。イベントのループを回している過程で、MPSoCのBRAMがfullになった場合はその都度リセットをかける。

\section{無限運動量飛跡を用いた試験}
\label{sec_IMT}

本章では無限運動量飛跡と呼ばれるトイデータセットを用いて行った、トリガー回路の初等的な試験について述べる。無限運動量飛跡とは、衝突点から直線的にTGC検出器に入射するミューオンをエミュレートした試験用のイベントであり、トリガーロジックとしては100 \%再構成できるべきイベントセットである。このイベントセットに対するTGC BW コインシデンスの応答を調べることで、実装したトリガーロジックが期待通り動作していることを確かめる。

以下ではまず先行研究で開発された無限運動量飛跡生成機構について述べた後、実機試験システムを用いた試験結果について述べる。

\subsection{無限運動量生成機構}
\label{subsec_IMT_generation}

\subsubsection{スタッガードID}
前章で述べたようにTGC検出器は位置分解能向上、データ量の削減を実現するため、スタッガリング構造を取っている。ステーション内の2層または3層のガスチェンバーは、各チャンネルのカバーする$\eta$領域がずれるよう設置されており、ステーション内のコインシデンスをとることにより、位置分解能を2、3倍に高めた代表点を算出することが可能である。この代表点をスタッガードチャンネルと呼ぶ。また、M3の各スタッガードチャンネルと同じ$\eta$に位置するM1、M2のスタッガードチャンネルに同じ番号が割り振られるよう定義したものをスタッガードIDとよぶ。図\ref{StaggerdID}にスタッガードIDの概要を示す。スタッガードIDは各ステーション内のスタッガードチャンネルに通し番号的に振られている訳ではなく、M3のスタッガードチャンネルを起点に、その$\eta$に一番近いチャンネルを選ぶようにして値を割り振っている。\footnote{TGC検出器が設計された当初は、各ステーションで$\eta$の位置分解能が均一になるようにワイヤーがバンドルされていたため、ステーション内で通し番号的にスタッガードIDを割り振ることができるはずだった。しかし、設置の段階でTGC検出器の設置位置がz方向にずれたため、これはできなくなった。}

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/StaggerdID.png}
\caption[スタッガードIDの概念図]{スタッガードIDの概念図}
\label{StaggerdID}
\end{figure}

スタッガードIDは前述のケーブリングデータベースにより、各検出器のチャンネル番号と紐づけられており、それを活用して任意の無限運動量飛跡を作成する仕掛けがテストパターン生成機構に含まれている。とある$\eta$位置に入射するミューオンをエミュレートしたテストパターンが作りたい場合、スタッガードIDを指定するだけで、それに対応する7層のヒット情報が一意に決められ、テストパターンが生成される。ストリップに対しても同様の仕掛けが作られており、$\eta$と$\phi$のスタッガードIDをそれぞれ指定することで、任意の($\eta$、$\phi$)に入射するミューオンを模したテストパターンを作成することができる。


\subsection{無限運動量飛跡を用いたトリガーロジックの試験}
トリガーロジックおよびLUTに対する最初の試験として、図\ref{InfMomentum}に示すようにM3のWire、Stripで張られる全2次元格子点に対して無限運動量飛跡を作成し、Wire Segment Reconstruction、Strip Segment Reconstruction、Wire Strip Coincidenceそれぞれで飛跡が再構成されるか調査した。フォワード領域にはWireのスタッガードチャンネルが243 ch、Stripのスタッガードチャンネルが63 chあり、合計15,309の格子点が存在する。ECは$\phi$0、$\phi$1 それぞれでWireスタッガードチャンネル579 ch、Stripスタッガードチャンネル63 chで合計36,477の格子点が存在する。

\begin{figure} 
\centering
\includegraphics[width=16cm]{fig/Test/InfMomentum.png}
\caption[用意した無限運動量飛跡のデータセット]{用意した無限運動量飛跡のデータセット。FW、EC領域に存在する全2次元格子点に対して網羅的にテストパターンを用意。1枚のSLが担当するすべての領域でトリガーロジックが期待通り動作していることを調べる。}
\label{InfMomentum}
\end{figure}

図\ref{Inf_A_Strip}$\sim$図\ref{Inf_A_WS}に各モジュールの飛跡再構成成功具合を示す。横軸はStripのチャンネル番号、縦軸をWireのチャンネル番号をとり、飛跡再構成に失敗した格子点を黒で塗りつぶしている。飛跡再構成に成功したイベントの割合を表\ref{tab:InfMomentum}にまとめる。

\begin{figure}
\begin{minipage}[b]{.5\linewidth}
    \centering
    \includegraphics[height=6cm]{fig/Test/A_InfEC0_strip.pdf}
    \subcaption{エンドキャップ$\phi\,$0領域の結果}
\end{minipage}
\begin{minipage}[b]{.5\linewidth}
    \centering
    \includegraphics[height=6cm]{fig/Test/A_InfEC1_strip.pdf}
    \subcaption{エンドキャップ$\phi\,$1領域の結果}
\end{minipage}\\
\begin{minipage}[b]{\linewidth}
    \centering
    \includegraphics[height=6cm]{fig/Test/A_InfFW_strip.pdf}
    \subcaption{フォワード領域の結果}
\end{minipage}
\caption[異なる画像形式の比較]{無限運動量飛跡に対する、Strip Segment Reconstructionの応答。}
\label{Inf_A_Strip}
\end{figure}

\begin{figure}
    \begin{minipage}[b]{.5\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfEC0_wire.pdf}
        \subcaption{エンドキャップ$\phi\,$0領域の結果}
    \end{minipage}
    \begin{minipage}[b]{.5\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfEC1_wire.pdf}
        \subcaption{エンドキャップ$\phi\,$1領域の結果}
    \end{minipage}\\
    \begin{minipage}[b]{\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfFW_wire.pdf}
        \subcaption{フォワード領域の結果}
    \end{minipage}
    \caption[異なる画像形式の比較]{無限運動量飛跡に対する、Wire Segment Reconstructionの応答。}
    \label{Inf_A_Wire}
\end{figure}

\begin{figure}
    \begin{minipage}[b]{.5\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfEC0_WS.pdf}
        \subcaption{エンドキャップ$\phi\,$0領域の結果}
    \end{minipage}
    \begin{minipage}[b]{.5\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfEC1_WS.pdf}
        \subcaption{エンドキャップ$\phi\,$1領域の結果}
    \end{minipage}\\
    \begin{minipage}[b]{\linewidth}
        \centering
        \includegraphics[height=6cm]{fig/Test/A_InfFW_WS.pdf}
        \subcaption{フォワード領域の結果}
    \end{minipage}
    \caption[異なる画像形式の比較]{無限運動量飛跡に対する、Wire Strip Coincidenceの応答。}
    \label{Inf_A_WS}
\end{figure}

\begin{table}[]
    \centering
    \caption[無限運動量飛跡に対するトリガーロジックの応答]{無限運動量飛跡に対する飛跡再構成の成功率}
    \begin{tabular}{|c|c|c|c|}
    \hline
        & \begin{tabular}[c]{@{}c@{}}Strip Segment \\ Reconstruction\end{tabular} & \begin{tabular}[c]{@{}c@{}}Wire Segment\\ Reconstruction\end{tabular} & \begin{tabular}[c]{@{}c@{}}Wire Strip \\ Coincidence\end{tabular} \\ \hline\hline
    FW  & 100 \%                                                                  & 99.9 \%                                                               & 99.2 \%                                                           \\ \hline
    EC0 & 100 \%                                                                  & 99.7 \%                                                               & 97.0 \%                                                           \\ \hline
    EC1 & 100 \%                                                                  & 99.9 \%                                                               & 96.5 \%                                                           \\ \hline
    \end{tabular}
\end{table}

\paragraph{Strip Segment Reconstruction}　　
\par 
Strip Segment Reconstructionではフォワード、エンドキャップ全領域でで飛跡再構成に成功した。これにより、Stripのロジックが実機上で問題なく動作していることを初めて確認することができた。このことはChannel Mapping、Strip Station Coincidence、Strip Segment Reconstruction、のHDLが期待通り行われたこと、作成されたLUTが抜けなく実装されていること、LUTの書き込みパスなどトリガーを稼働させるのに必要なコントロールパスが正確に動作していることを意味する。また、この結果は実機試験システム自体が正確に動作していることも同時に示している。MPSoCからテストパターンを書き込むパス、トリガーロジックの読み出しパスが安定して動作していること、およびTTC emulator、トリガーロジック、読み出しパスを固定レイテンシーで制御できていることが確認された。これらのコントロール、読み出しパスは実験本番でも使われるシステムであり、SL統合ファームウェア全体が精度良く動作していることを示す結果である。\footnote{この結果を得られるまでの過程でStrip LUTのミスを発見し、修正を行った。デバッグの過程をAppendix\ref{}に記述する。}

\paragraph{Wire Segment Reconstruction}　　
\par
Wire Segment Reconstructionではフォワード領域で99.9 \% ( 15,287 / 15,309 )、エンドキャップ$\phi\,$0領域で99.7 \%(35,370 / 36,477)、エンドキャップ$\phi\,$1領域で99.9 ( 36.181 / 36.477 )の飛跡再構成に成功した。一方、エンドキャップ$\phi\,$1領域ではWire スタッガード ID $0 \sim 2$ の領域で全て飛跡再構成に失敗している。また全領域で特定の構造を持たない$\mathcal{O}(0.1\,\%)$のInefficiencyが見られる。

前者のInefficiencyに関してはBitwiseシミュレーターでも同様に確認され、TGC検出器の特性によるものであると理解されている。$\phi1$領域の$\eta\sim$2.0付近の領域ではM3の方がM1よりカバーする$\eta$範囲が大きいため、M3をピボットとして無限運動量飛跡を作成すると、M1でそれに該当するチャンネルが存在せずコインシデンスが取れない。

後者のInefficiencyに関しては、Bitwiseシミュレーターでは確認されていないため、実機試験システムのに固有の問題であると理解される。また、調査により飛跡再構成に失敗する格子点の場所はデータを取り直すたびに再現性がないことがわかっている。失敗するイベントの割合は試験ごとに概ね一定で、Wire 0.1 \%程度である。現状、これがハードウェア上のトリガー回路自体の問題に起因するものか、読み出しの回路の問題に起因するさによるものなのか切り分けができておらず、\footnote{トリガー読み出し回路はモジュールごとに独立した回路になっており、読み出すデータの出力ビット幅の違いにより、Ineffficiencyが見れたり見られなかったりする可能性は排除できない}、問題の解決はなされていない。次節以降の試験でもこのInefficiencyは存在すると考えられるが、本論文で議論するInefficiencyは $\mathcal{O}(10 \%)$ \%のものであるため、このInefficiencyは実機システムに付随するInevitableなものとして受け入れた上で議論をすすめる。\footnote{この結果を得られるまでの過程で無限運動量飛跡生成機構に問題を発見し、修正を行った。デバッグの過程をAppendix\ref{}に記述する。}


\paragraph{Wire Strip Coincidence}　　
\par
Wire Segment Reconstructionではフォワード領域で99.6 \% ( 15,179 / 15,309 )、エンドキャップ$\phi\,$0領域で97.0 \%(35,390 / 36,477)、エンドキャップ$\phi\,$1領域で96.5 ( 35.201 / 36.477 )の飛跡再構成に成功した。フォワード領域ではWire スタッガードID 190番に該当する飛跡が全て再構成されないことがわかった。エンドキャップ領域ではWire スタッガード ID 410番以降の領域で、$\phi0$、$\phi1$どちらの領域でも規則的な構造を持ったInefficiencyが見られる。このInefficiencyは同様のLUTを利用しているBitwiseシミュレーターでは再現されないことから、LUTの原因ではなくHDLの問題であるとわかっている。Wire Strip CoincidenceはWire スタッガード ID 419より小さい領域は32 regionで、大きい領域は8 regionで処理されるため、この構造的なInefficiencyは8 regionのファームウェアのバグである可能性が高い。今後VivadoシミュレーターとBitwiseシミュレーターの途中出力を比較することで、バグが生じている箇所を特定し、HDLの修正を進めていく。


本試験により、TGC BW コインシデンスの大部分の領域でトリガーロジックをが正常に動作していることを確かめることができた。一方、トリガーロジックのHDL実装の際に生じたと思われるバグを発見することもできた。このような数 \%の局所的なInefficiencyは、網羅的かつ詳細なイベントセットを利用した検証だからこそ見つけられたもので、従来のVivadoシミュレーターで発見することは困難な問題である。任意の位置に入射するミューオン飛跡をエミュレートできる無限運動量飛跡生成機構と、ハードウェア上で実際に動作しているトリガー回路を大統計量で試験できる実機システムの真価が発揮された例である。実験開始前にこれらのミスを発見し、修正していくことは最大パフォーマンスのミューオントリガー実現に向けて大変重要な研究である。


\section{モンテカルロデータを用いたトリガーロジックの試験}
\label{sec_SingleMuon}





\subsection{問題点の解決結果}


