
# 我们可以做的
## 可能的具体技术方案
根据对iVerilog的调研，我们提出两种基于 iVerilog 的方案：
 1. 根据 iVerilog 的拆分，我们可以替换 iVerilog 的 vvp 模块和 tgt-vvp 模块。
 2. 读取 pform 格式（iverilog 编译器输出，elaborate 之前），处理成张量形式。


## 低优先级任务
根据前期调研和尝试，我们希望调低一部分具有过高技术难度或过大工作量的任务的优先级：
1. 剔除门级之上层抽象（如RTL）的仿真需求。
2. 不保证零延迟仿真结果的正确性。主要考虑零延迟电路就可能是没有稳定解的，如零延迟的非门连接其输入。
3. 暂不保证含有 CMOS 开关之电路仿真结果正确性。
4. 暂不支持自定义 PLI ，仅支持必要的系统任务。

## 需要贵司的支持
1. 及时的技术沟通
2. 大规模的仿真测试用例，及其正确的输出



# 开发任务工作量估计
1. 虽然是开源项目，iVerilog 项目本身经过4-5名核心人员十余年的开发，代码行数在20万以上。
2. 由于涉及工具众多，代码研读速度很难超过每人每天300行。
3. 仿真核心自主部分的研发很难超过没人每天150行。
4. iVerilog 的 vvp 模块和 tgt-vvp 模块加起来超过6万行。

