{"patent_id": "10-2023-0114860", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0033501", "출원번호": "10-2023-0114860", "발명의 명칭": "DC-DC 컨버터 및 이를 포함하는 표시 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "이효철"}}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 전압을 변경하여 출력 전압을 생성하기 위한 전압 생성부와;상기 전압 생성부를 제 1모드로 구동하기 위하여 제 1스위칭 신호를 생성하는 제 1모드 구동부와;상기 전압 생성부를 제 2모드로 구동하기 위하여 제 2스위칭 신호를 생성하는 제 2모드 구동부와;상기 전압 생성부를 제 3모드로 구동하기 위하여 제 3스위칭 신호를 생성하는 제 3모드 구동부와;상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호를 이용하여 상기 전압 생성부의 출력 부하를 판단하고, 상기 출력 부하에 대응하여 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭신호 중 어느 하나를 상기 전압 생성부로 공급하기 위한 모드 제어부를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 제 1모드는 PWM 모드, 상기 제 2모드는 PFM 모드, 상기 제 3모드는 제 2스위칭 신호에 비하여 낮은 주파수를 가지는 상기 제 3스위칭 신호를 생성하는 ULP 모드인 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서,상기 제 1모드 구동부와 상기 전압 생성부 사이에 접속되며, 상기 모드 제어부로부터 인에이블 제 1제어 신호가공급될 때 턴-온되는 제 1스위치와;상기 제 2모드 구동부와 상기 전압 생성부 사이에 접속되며, 상기 모드 제어부로부터 인에이블 제 2제어 신호가공급될 때 턴-온되는 제 2스위치와;상기 제 3모드 구동부와 상기 전압 생성부 사이에 접속되며, 상기 모드 제어부로부터 인에이블 제 3제어 신호가공급될 때 턴-온되는 제 3스위치를 더 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3항에 있어서,상기 전압 생성부는상기 입력 전압이 공급되는 입력 단자와 상기 출력 전압이 출력되는 출력 단자 사이에 접속되는 인덕터와;상기 입력 단자와 상기 인덕터 사이에 접속되며, 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 또는 상기 제 3스위칭 신호의 온 타임 기간에 턴-온되고, 오프 타임 기간에 턴-오프되는 제 1트랜지스터와;상기 제 1트랜지스터와 상기 인덕터 사이의 공통 노드와 기저 전위 사이에 접속되는 제 2트랜지스터와;상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호 중 어느 하나를 공급받아 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 턴-온 및 턴-오프를 제어하는 구동부와;상기 출력 단자와 상기 기저 전위 사이에 직렬로 접속되는 복수의 저항들을 구비하며;상기 저항들 사이의 노드에서 피드백 전압이 출력되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서,공개특허 10-2025-0033501-3-상기 모드 제어부는 상기 제 1스위칭 신호의 온 타임 기간을 체크하여 온 타임 제어 신호를 생성하는 온 타임 체크부와;상기 제 2스위칭 신호의 오프 타임 기간을 체크하여 오프 타임 제어 신호를 생성하는 오프 타임 체크부와;상기 제 2모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정될 때 상기 제 2스위칭 신호를카운트하여 제 1카운트 신호를 생성하는 제 1카운터와;상기 제 3모드 구동부에서 상기 피드백 전압이 상기 기준 전압보다 낮은 전압으로 설정될 때 상기 제 3스위칭신호를 카운트하여 제 2카운트 신호를 생성하는 제 2카운터를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5항에 있어서,상기 온 타임 체크부는 상기 전압 생성부가 상기 제 1모드로 구동될 때 구동되며, 상기 제 1스위칭 신호의 온 타임 기간이 소정 시간 이상인 경우 인에이블 온 타임 제어 신호를 생성하고, 상기제 1스위칭 신호의 온 타임 기간이 소정 시간 미만인 경우 디스에이블 온 타임 제어 신호를 생성하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6항에 있어서,상기 온 타임 체크부에서 상기 인에이블 온 타임 제어 신호가 생성되는 경우 상기 전압 생성부는 상기 제 1모드의 구동을 유지하며;상기 온 타임 체크부에서 상기 디스에이블 온 타임 제어 신호가 생성되는 경우 상기 전압 생성부가 상기 제 2모드로 구동되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 6항에 있어서,상기 온 타임 체크부는 복수의 전류를 생성하는 전류 공급부와;상기 입력 전압을 분배하기 위한 복수의 저항들을 구비하는 전류 제어부와;상기 전류 제어부의 제어에 대응하여 상기 전류 공급부에서 제 1노드로 공급되는 전류량을 제어하는 전류 선택부와;반전 제 1스위칭 신호에 대응하여 상기 제 1노드를 초기화하기 위한 리셋부와;상기 제 1노드의 전압에 대응하여 상기 온 타임 제어 신호를 생성하기 위한 온 타임 제어 신호 생성부를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8항에 있어서,상기 전류 공급부는 제 1전원과 전류원 사이에 위치되는 제어 트랜지스터와;상기 제어 트랜지스터와 커런트 미러로 접속되며, 상기 복수의 전류를 상기 전류 선택부로 공급하는 복수의 미러 트랜지스터들을 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9항에 있어서,공개특허 10-2025-0033501-4-상기 전류 제어부는 상기 입력 전압을 분배하기 위하여 직렬로 접속되며, 상기 입력 전압을 분배하여 복수의 분배 전압들을 생성하는 상기 복수의 저항들과;상기 분배 전압들 중 어느 하나와 비교 전압을 비교하고, 비교 결과에 대응하는 제어 전압을 각각 출력하는 복수의 비교기들을 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10항에 있어서,상기 전류 선택부는 상기 제 1노드와 상기 미러 트랜지스터들 중 어느 하나의 사이에 접속되며, 상기 복수의 비교기들 중 어느 하나로부터 출력되는 상기 제어 전압에 의하여 턴-온 또는 턴-오프되는 복수의 전류 트랜지스터들을 구비하며;상기 전류 선택부로부터 공급되는 복수의 전류 중 어느 하나의 전류는 상기 제 1노드로 직접 공급되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 8항에 있어서,상기 리셋부는 제 1전원과 상기 기저 전위 사이에 직렬로 접속되는 제 1트랜지스터 및 제 2트랜지스터와;상기 제 1노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 공통 노드에 접속되는 제 3트랜지스터를 구비하며;상기 제 1트랜지스터는 P타입, 상기 제 2트랜지스터는 N타입, 상기 제 3트랜지스터는 N타입으로 설정되며;상기 제 1트랜지스터 및 상기 제 2트랜지스터의 게이트 전극으로는 상기 반전 제 1스위칭 신호가 공급되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 8항에 있어서,상기 온 타임 제어 신호 생성부는 상기 제 1노드와 상기 기저 전위 사이에 접속되는 제 1커패시터와;상기 제 1노드와 제 2노드 사이에 접속되는 제 1트랜스미션 게이트와;상기 제 2노드와 상기 기저 전위 사이에 접속되는 제 2커패시터와;상기 제 2노드와 제 3노드 사이에 접속되는 제 2트랜스미션 게이트와;상기 제 3노드와 상기 기저 전위 사이에 접속되는 제 3커패시터와;제 1기준 전원과 상기 제 3노드의 전압을 비교하여 상기 온 타임 제어 신호를 출력하기 위한 비교기를 구비하는DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13항에 있어서,상기 제 1트랜스미션 게이트는 상기 제 1스위칭 신호 및 상기 반전 제 1스위칭 신호에 대응하여 상기 제 1노드및 상기 제 2노드를 전기적으로 접속시키고, 상기 제 2트랜스미션 게이트는 상기 반전 제 1스위칭 신호 및 상기 제 1스위칭 신호에 대응하여 상기 제 1트랜스미션 게이트와 교번적으로 턴-온 및 턴-오프되면서 상기 제 2노드 및 상기 제 3노드를 전기적으로 접속시키는DC-DD 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2025-0033501-5-제 5항에 있어서,상기 오프 타임 체크부는 상기 전압 생성부가 상기 제 2모드로 구동될 때 구동되며, 상기 제 2스위칭 신호의 오프 타임 기간이 소정 시간 미만인 경우 인에이블 오프 타임 제어 신호를 생성하고,상기 제 2스위칭 신호의 오프 타임 기간이 소정 시간 이상인 경우 디스에이블 오프 타임 제어 신호를 생성하는DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15항에 있어서,상기 오프 타임 체크부에서 상기 인에이블 오프 타임 제어 신호가 생성되는 경우 상기 전압 생성부는 상기 제 2모드의 구동을 유지하며;상기 오프 타임 체크부에서 상기 디스에이블 오프 타임 제어 신호가 생성되는 경우 상기 전압 생성부가 상기 제3모드로 구동되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 15항에 있어서,상기 오프 타임 체크부는 제 1노드로 소정 전류를 공급하는 전류 공급부와;제 1스위칭 신호에 대응하여 상기 제 1노드를 초기화하는 리셋부와;상기 제 1노드의 전압에 대응하여 제 2노드의 전압을 제어하는 제어부와;상기 제 2노드의 전압에 대응하여 상기 오프 타임 제어 신호를 생성하기 위한 제 1출력부를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17항에 있어서,상기 전류 공급부는제 1전원과 전류원 사이에 접속되는 제어 트랜지스터와;상기 제어 트랜지스터와 커런트 미러 접속되어 상기 제 1노드로 상기 소정 전류를 공급하기 위한 미러 트랜지스터를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18항에 있어서,상기 제어부는 상제 2노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 제 4트랜지스터와;상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트 전극이 상기 제어 트랜지스터의 게이트 전극에 접속되는 제 5트랜지스터와;상기 제 1노드와 상기 기저 전위 사이에 접속되는 제 1커패시터를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 17항에 있어서,상기 리셋부는 제 1전원과 상기 기저 전위 사이에 직렬로 접속되는 제 1트랜지스터 및 제 2트랜지스터와;상기 제 1노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 공통 노드에 접속되는 제 3트랜지스터를 구비하며;공개특허 10-2025-0033501-6-상기 제 1트랜지스터는 P타입, 상기 제 2트랜지스터는 N타입, 상기 제 3트랜지스터는 N타입으로 설정되며;상기 제 1트랜지스터 및 상기 제 2트랜지스터의 게이트 전극으로는 상기 제 2스위칭 신호가 공급되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 17항에 있어서,상기 제 1출력부는제 1전원과 기저 전위 사이에 직렬로 접속되며, 게이트 전극이 상기 제 2노드에 접속되는 제 6트랜지스터 및 제7트랜지스터와;상기 제 6트랜지스터 및 제 7트랜지스터 사이의 공통 노드에 클럭 입력부가 접속되는 D 플립 플롭을 구비하며;상기 D 플립 플롭의 QB 단자는 D 단자에 접속되며, Q 단자에서 출력되는 신호가 상기 오프 타임 제어 신호이며;상기 제 6트랜지스터는 P타입, 상기 제 7트랜지스터는 N타입인 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 17항에 있어서,상기 오프 타임 체크부는 상기 제 2스위칭 신호의 온 타임 제어를 위하여 상기 제 1노드의 전압에 대응하여 온타임 변경 신호를 생성하는 제 2출력부는 더 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제 22항에 있어서,상기 제 2출력부는 상기 제 1노드와 제 4노드 사이에 접속되는 제 1트랜스미션 게이트와;상기 제 4노드와 상기 기저 전위 사이에 접속되는 제 2커패시터와;상기 제 4노드와 상기 온 타임 변경 신호가 출력되는 제 2출력 단자 사이에 접속되는 제 2트랜스미션 게이트와;상기 제 2출력 단자와 상기 기저 전위 사이에 접속되는 제 3커패시터를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 5항에 있어서, 상기 제 1카운터는 상기 전압 생성부가 상기 제 2모드로 구동될 때 구동되며,상기 제 2모드 구동부에서 상기 피드백 전압이 기준 전압보다 높은 전압으로 설정될 때 디스에이블 제 1카운트신호를 생성하며;상기 제 2모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정됨과 동시에 상기 제 2스위칭신호가 소정 이상 반복되어 공급될 때 인에이블 제 1카운트 신호를 생성하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 24항에 있어서, 상기 디스에이블 제 1카운트 신호가 생성되는 경우 상기 전압 생성부는 상기 제 2모드의 구동을 유지하며;상기 인에이블 제 1카운트 신호가 생성되는 경우 상기 전압 생성부가 상기 제 1모드로 구동되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제 24항에 있어서,상기 제 1카운터는 공개특허 10-2025-0033501-7-k(k는 자연수)비트 카운터와;상기 k비트 카운터로부터 카운트 신호가 입력될 때 상기 인에이블 제 1카운트 신호를 생성하는 출력부와;상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상으로 설정될 때 하이 전압으로 설정되는 파워 신호 및 상기 제2제어 신호를 입력받는 제 1논리 게이트와;상기 제 1논리 게이트의 출력을 반전하기 위한 제 2논리 게이트와;상기 제 2논리 게이트의 출력 및 상기 제 2스위칭 신호를 논리 연산하여 상기 k비트 카운터로 공급하는 제 3논리 게이트를 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제 26항에 있어서,상기 제 1논리 게이트는 NAND 게이트, 상기 제 2논리 게이트는 NOT 게이트, 상기 제 3논리 게이트는 AND 게이트이며;상기 제 1논리 게이트의 출력은 상기 k비트 카운터의 리셋 신호로 입력되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제 26항에 있어서,상기 출력부는 D 플립 플롭으로 설정되며, 상기 출력부는 상기 모드 제어부로부터 리셋 신호가 공급될 때 초기화되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제 5항에 있어서,상기 제 2카운터는 상기 전압 생성부가 상기 제 3모드로 구동될 때 구동되며,상기 제 3모드 구동부에서 상기 피드백 전압이 기준 전압보다 높은 전압으로 설정될 때 디스에이블 제 2카운트신호를 생성하며;상기 제 3모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정됨과 동시에 상기 제 3스위칭신호가 소정 이상 반복되어 공급될 때 인에이블 제 2카운트 신호를 생성하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제 29항에 있어서,상기 디스에이블 제 2카운트 신호가 생성되는 경우 상기 전압 생성부는 상기 제 3모드의 구동을 유지하며;상기 인에이블 제 2카운트 신호가 생성되는 경우 상기 전압 생성부가 상기 제 2모드로 구동되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제 29항에 있어서,상기 제 2카운터는 p(p는 자연수)비트 카운터와;상기 p비트 카운터로부터 카운트 신호가 입력될 때 상기 인에이블 제 2카운트 신호를 생성하는 출력부와;상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상으로 설정될 때 하이 전압으로 설정되는 파워 신호 및 상기 제3제어 신호를 입력받는 제 1논리 게이트와;상기 제 1논리 게이트의 출력을 반전하기 위한 제 2논리 게이트와;상기 제 2논리 게이트의 출력 및 상기 제 3스위칭 신호를 논리 연산하여 상기 p비트 카운터로 공급하는 제 3논리 게이트를 구비하는 DC-DC 컨버터.공개특허 10-2025-0033501-8-청구항 32 제 31항에 있어서,상기 제 1논리 게이트는 NAND 게이트, 상기 제 2논리 게이트는 NOT 게이트, 상기 제 3논리 게이트는 AND 게이트이며;상기 제 1논리 게이트의 출력은 상기 p비트 카운터의 리셋 신호로 입력되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제 31항에 있어서,상기 출력부는 D 플립 플롭으로 설정되며, 상기 출력부는 상기 모드 제어부로부터 리셋 신호가 공급될 때 초기화되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제 5항에 있어서,상기 모드 제어부는 상기 온 타임 제어 신호 및 상기 제 1카운트 신호를 논리 연산하는 제 1논리 게이트와;상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상으로 설정될 때 하이 전압으로 설정되는 파워 신호를 반전한신호 및 상기 제 1논리 게이트의 출력을 논리 연산하는 제 2논리 게이트와;상기 제 2논리 게이트의 출력과 상기 오프 타임 제어 신호를 논리 연산하는 제 3논리 게이트와;상기 제 3논리 게이트의 출력과 상기 제 2카운트 신호를 논리 연산하는 제 4논리 게이트와;반전된 오프 타임 제어 신호와 상기 제 2논리 게이트의 출력을 논리 연산하는 제 5논리 게이트와;상기 오프 타임 제어 신호를 반전하여 상기 반전된 오프 타임 제어 신호를 생성하는 제 6논리 게이트를 더 구비하는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제 34항에 있어서,상기 제 1논리 게이트, 상기 제 2논리 게이트, 상기 제 4논리 게이트는 OR 게이트로 설정되고, 상기 제 3논리게이트 및 상기 제 5논리 게이트는 NOR 게이트로 설정되고, 상기 제 6논리 게이트는 NOT 게이트로 설정되는 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제 34항에 있어서,상기 제 2논리 게이트의 출력이 상기 제 1제어 신호, 상기 제 4논리 게이트의 출력이 상기 제 2제어 신호, 상기제 5논리 게이트의 출력이 상기 제 3제어 신호인 DC-DC 컨버터."}
{"patent_id": "10-2023-0114860", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "주사선들 및 데이터선들과 접속되는 화소들과;상기 화소들에 필요한 구동 전원을 공급하기 위하여 DC-DC 컨버터를 포함하는 전원 공급부를 구비하며;상기 DC-DC 컨버터는 입력 전압을 변경하여 출력 전압을 생성하기 위한 전압 생성부와;상기 전압 생성부를 제 1모드로 구동하기 위하여 제 1스위칭 신호를 생성하는 제 1모드 구동부와;상기 전압 생성부를 제 2모드로 구동하기 위하여 제 2스위칭 신호를 생성하는 제 2모드 구동부와;공개특허 10-2025-0033501-9-상기 전압 생성부를 제 3모드로 구동하기 위하여 제 3스위칭 신호를 생성하는 제 3모드 구동부와;상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호를 이용하여 상기 전압 생성부의 출력 부하를 판단하고, 상기 출력 부하에 대응하여 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭신호 중 어느 하나를 상기 전압 생성부로 공급하기 위한 모드 제어부를 구비하는 표시 장치."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예들에 의한 DC-DC 컨버터는 입력 전압을 변경하여 출력 전압을 생성하기 위한 전압 생성부와; 상 기 전압 생성부를 제 1모드로 구동하기 위하여 제 1스위칭 신호를 생성하는 제 1모드 구동부와; 상기 전압 생성 부를 제 2모드로 구동하기 위하여 제 2스위칭 신호를 생성하는 제 2모드 구동부와; 상기 전압 생성부를 제 3모드 로 구동하기 위하여 제 3스위칭 신호를 생성하는 제 3모드 구동부와; 상기 제 1스위칭 신호, 상기 제 2스위칭 신 호 및 상기 제 3스위칭 신호를 이용하여 상기 전압 생성부의 출력 부하를 판단하고, 상기 출력 부하에 대응하여 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호 중 어느 하나를 상기 전압 생성부로 공급 하기 위한 모드 제어부를 구비한다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 DC-DC 컨버터 및 이를 포함하는 표시 장치에 관한 것이다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "표시 장치는 외부로부터 공급되는 입력 전압을 변환함으로써 화소들의 구동에 필요한 고전위 전원과 저전위 전 원을 생성하는 DC-DC 컨버터를 포함한다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "DC-DC 컨버터는 출력 부하(또는, 부하 전류)에 대응하여 다양한 구동 방식(일례로, PWM 방식, PFM 방식)으로 구 동될 수 있다. DC-DC 컨버터의 출력 부하를 감지하기 위하여 저항 등을 포함하는 감지 회로가 추가될 수 있고, 이에 따라 소비 전력 및 실장 면적 등이 증가될 수 있다. 본 발명의 일 목적은 DC-DC 컨버터의 구동 방식에 대응한 복수의 스위칭 신호를 이용하여 출력 부하(또는, 부하 전류)를 판단하고, 판단된 출력 부하에 대응하여 DC-DC 컨버터의 구동 방식을 제어할 수 있는 DC-DC 컨버터 및 이를 포함하는 표시 장치를 제공하는 것이다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 의한 DC-DC 컨버터는 입력 전압을 변경하여 출력 전압을 생성하기 위한 전압 생성부와; 상기 전압 생성부를 제 1모드로 구동하기 위하여 제 1스위칭 신호를 생성하는 제 1모드 구동부와; 상기 전압 생 성부를 제 2모드로 구동하기 위하여 제 2스위칭 신호를 생성하는 제 2모드 구동부와; 상기 전압 생성부를 제 3 모드로 구동하기 위하여 제 3스위칭 신호를 생성하는 제 3모드 구동부와; 상기 제 1스위칭 신호, 상기 제 2스위 칭 신호 및 상기 제 3스위칭 신호를 이용하여 상기 전압 생성부의 출력 부하를 판단하고, 상기 출력 부하에 대 응하여 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호 중 어느 하나를 상기 전압 생성 부로 공급하기 위한 모드 제어부를 구비한다. 실시예에 의한, 상기 제 1모드는 PWM 모드, 상기 제 2모드는 PFM 모드, 상기 제 3모드는 제 2스위칭 신호에 비 하여 낮은 주파수를 가지는 상기 제 3스위칭 신호를 생성하는 ULP 모드이다. 실시예에 의한, 상기 제 1모드 구동부와 상기 전압 생성부 사이에 접속되며, 상기 모드 제어부로부터 인에이블 제 1제어 신호가 공급될 때 턴-온되는 제 1스위치와; 상기 제 2모드 구동부와 상기 전압 생성부 사이에 접속되 며, 상기 모드 제어부로부터 인에이블 제 2제어 신호가 공급될 때 턴-온되는 제 2스위치와; 상기 제 3모드 구동 부와 상기 전압 생성부 사이에 접속되며, 상기 모드 제어부로부터 인에이블 제 3제어 신호가 공급될 때 턴-온되 는 제 3스위치를 더 구비한다. 실시예에 의한, 상기 전압 생성부는 상기 입력 전압이 공급되는 입력 단자와 상기 출력 전압이 출력되는 출력 단자 사이에 접속되는 인덕터와; 상기 입력 단자와 상기 인덕터 사이에 접속되며, 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 또는 상기 제 3스위칭 신호의 온 타임 기간에 턴-온되고, 오프 타임 기간에 턴-오프되는 제 1트랜지스터와; 상기 제 1트랜지스터와 상기 인덕터 사이의 공통 노드와 기저 전위 사이에 접속되는 제 2트랜지 스터와; 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호 중 어느 하나를 공급받아 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 턴-온 및 턴-오프를 제어하는 구동부와; 상기 출력 단자와 상기 기저 전위 사이에 직렬로 접속되는 복수의 저항들을 구비하며; 상기 저항들 사이의 노드에서 피드백 전압이 출력된다. 실시예에 의한, 상기 모드 제어부는 상기 제 1스위칭 신호의 온 타임 기간을 체크하여 온 타임 제어 신호를 생 성하는 온 타임 체크부와; 상기 제 2스위칭 신호의 오프 타임 기간을 체크하여 오프 타임 제어 신호를 생성하는 오프 타임 체크부와; 상기 제 2모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정될 때 상 기 제 2스위칭 신호를 카운트하여 제 1카운트 신호를 생성하는 제 1카운터와; 상기 제 3모드 구동부에서 상기 피드백 전압이 상기 기준 전압보다 낮은 전압으로 설정될 때 상기 제 3스위칭 신호를 카운트하여 제 2카운트 신 호를 생성하는 제 2카운터를 구비한다. 실시예에 의한, 상기 온 타임 체크부는 상기 전압 생성부가 상기 제 1모드로 구동될 때 구동되며, 상기 제 1스 위칭 신호의 온 타임 기간이 소정 시간 이상인 경우 인에이블 온 타임 제어 신호를 생성하고, 상기 제 1스위칭 신호의 온 타임 기간이 소정 시간 미만인 경우 디스에이블 온 타임 제어 신호를 생성한다. 실시예에 의한, 상기 온 타임 체크부에서 상기 인에이블 온 타임 제어 신호가 생성되는 경우 상기 전압 생성부 는 상기 제 1모드의 구동을 유지하며; 상기 온 타임 체크부에서 상기 디스에이블 온 타임 제어 신호가 생성되는 경우 상기 전압 생성부가 상기 제 2모드로 구동된다. 실시예에 의한, 상기 온 타임 체크부는 복수의 전류를 생성하는 전류 공급부와; 상기 입력 전압을 분배하기 위 한 복수의 저항들을 구비하는 전류 제어부와; 상기 전류 제어부의 제어에 대응하여 상기 전류 공급부에서 제 1 노드로 공급되는 전류량을 제어하는 전류 선택부와; 반전 제 1스위칭 신호에 대응하여 상기 제 1노드를 초기화 하기 위한 리셋부와; 상기 제 1노드의 전압에 대응하여 상기 온 타임 제어 신호를 생성하기 위한 온 타임 제어 신호 생성부를 구비한다. 실시예에 의한, 상기 전류 공급부는 제 1전원과 전류원 사이에 위치되는 제어 트랜지스터와; 상기 제어 트랜지 스터와 커런트 미러로 접속되며, 상기 복수의 전류를 상기 전류 선택부로 공급하는 복수의 미러 트랜지스터들을 구비한다. 실시예에 의한, 상기 전류 제어부는 상기 입력 전압을 분배하기 위하여 직렬로 접속되며, 상기 입력 전압을 분 배하여 복수의 분배 전압들을 생성하는 상기 복수의 저항들과; 상기 분배 전압들 중 어느 하나와 비교 전압을 비교하고, 비교 결과에 대응하는 제어 전압을 각각 출력하는 복수의 비교기들을 구비한다. 실시예에 의한, 상기 전류 선택부는 상기 제 1노드와 상기 미러 트랜지스터들 중 어느 하나의 사이에 접속되며, 상기 복수의 비교기들 중 어느 하나로부터 출력되는 상기 제어 전압에 의하여 턴-온 또는 턴-오프되는 복수의 전류 트랜지스터들을 구비하며; 상기 전류 선택부로부터 공급되는 복수의 전류 중 어느 하나의 전류는 상기 제 1노드로 직접 공급된다. 실시예에 의한, 상기 리셋부는 제 1전원과 상기 기저 전위 사이에 직렬로 접속되는 제 1트랜지스터 및 제 2트랜 지스터와; 상기 제 1노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1트랜지스터 및 상기 제 2 트랜지스터의 공통 노드에 접속되는 제 3트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입, 상기 제 2트랜 지스터는 N타입, 상기 제 3트랜지스터는 N타입으로 설정되며; 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 게이트 전극으로는 상기 반전 제 1스위칭 신호가 공급된다. 실시예에 의한, 상기 온 타임 제어 신호 생성부는 상기 제 1노드와 상기 기저 전위 사이에 접속되는 제 1커패시 터와; 상기 제 1노드와 제 2노드 사이에 접속되는 제 1트랜스미션 게이트와; 상기 제 2노드와 상기 기저 전위 사이에 접속되는 제 2커패시터와; 상기 제 2노드와 제 3노드 사이에 접속되는 제 2트랜스미션 게이트와; 상기 제 3노드와 상기 기저 전위 사이에 접속되는 제 3커패시터와; 제 1기준 전원과 상기 제 3노드의 전압을 비교하 여 상기 온 타임 제어 신호를 출력하기 위한 비교기를 구비한다. 실시예에 의한, 상기 제 1트랜스미션 게이트는 상기 제 1스위칭 신호 및 상기 반전 제 1스위칭 신호에 대응하여 상기 제 1노드 및 상기 제 2노드를 전기적으로 접속시키고, 상기 제 2트랜스미션 게이트는 상기 반전 제 1스위 칭 신호 및 상기 제 1스위칭 신호에 대응하여 상기 제 1트랜스미션 게이트와 교번적으로 턴-온 및 턴-오프되면 서 상기 제 2노드 및 상기 제 3노드를 전기적으로 접속시킨다. 실시예에 의한, 상기 오프 타임 체크부는 상기 전압 생성부가 상기 제 2모드로 구동될 때 구동되며, 상기 제 2 스위칭 신호의 오프 타임 기간이 소정 시간 미만인 경우 인에이블 오프 타임 제어 신호를 생성하고, 상기 제 2 스위칭 신호의 오프 타임 기간이 소정 시간 이상인 경우 디스에이블 오프 타임 제어 신호를 생성한다. 실시예에 의한, 상기 오프 타임 체크부에서 상기 인에이블 오프 타임 제어 신호가 생성되는 경우 상기 전압 생 성부는 상기 제 2모드의 구동을 유지하며; 상기 오프 타임 체크부에서 상기 디스에이블 오프 타임 제어 신호가 생성되는 경우 상기 전압 생성부가 상기 제 3모드로 구동된다. 실시예에 의한, 상기 오프 타임 체크부는 제 1노드로 소정 전류를 공급하는 전류 공급부와; 제 1스위칭 신호에 대응하여 상기 제 1노드를 초기화하는 리셋부와; 상기 제 1노드의 전압에 대응하여 제 2노드의 전압을 제어하는 제어부와; 상기 제 2노드의 전압에 대응하여 상기 오프 타임 제어 신호를 생성하기 위한 제 1출력부를 구비한다. 실시예에 의한, 상기 전류 공급부는 제 1전원과 전류원 사이에 접속되는 제어 트랜지스터와; 상기 제어 트랜지 스터와 커런트 미러 접속되어 상기 제 1노드로 상기 소정 전류를 공급하기 위한 미러 트랜지스터를 구비한다. 실시예에 의한, 상기 제어부는 상제 2노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1노드에 접속되는 제 4트랜지스터와; 상기 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트 전극이 상기 제어 트랜지 스터의 게이트 전극에 접속되는 제 5트랜지스터와; 상기 제 1노드와 상기 기저 전위 사이에 접속되는 제 1커패 시터를 구비한다. 실시예에 의한, 상기 리셋부는 제 1전원과 상기 기저 전위 사이에 직렬로 접속되는 제 1트랜지스터 및 제 2트랜 지스터와; 상기 제 1노드와 상기 기저 전위 사이에 접속되며, 게이트 전극이 상기 제 1트랜지스터 및 상기 제 2 트랜지스터의 공통 노드에 접속되는 제 3트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입, 상기 제 2트랜 지스터는 N타입, 상기 제 3트랜지스터는 N타입으로 설정되며; 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 게이트 전극으로는 상기 제 2스위칭 신호가 공급된다. 실시예에 의한, 상기 제 1출력부는 제 1전원과 기저 전위 사이에 직렬로 접속되며, 게이트 전극이 상기 제 2노 드에 접속되는 제 6트랜지스터 및 제 7트랜지스터와; 상기 제 6트랜지스터 및 제 7트랜지스터 사이의 공통 노드 에 클럭 입력부가 접속되는 D 플립 플롭을 구비하며; 상기 D 플립 플롭의 QB 단자는 D 단자에 접속되며, Q 단자 에서 출력되는 신호가 상기 오프 타임 제어 신호이며; 상기 제 6트랜지스터는 P타입, 상기 제 7트랜지스터는 N 타입이다. 실시예에 의한, 상기 오프 타임 체크부는 상기 제 2스위칭 신호의 온 타임 제어를 위하여 상기 제 1노드의 전압 에 대응하여 온 타임 변경 신호를 생성하는 제 2출력부는 더 구비한다. 실시예에 의한, 상기 제 2출력부는 상기 제 1노드와 제 4노드 사이에 접속되는 제 1트랜스미션 게이트와; 상기 제 4노드와 상기 기저 전위 사이에 접속되는 제 2커패시터와; 상기 제 4노드와 상기 온 타임 변경 신호가 출력 되는 제 2출력 단자 사이에 접속되는 제 2트랜스미션 게이트와; 상기 제 2출력 단자와 상기 기저 전위 사이에 접속되는 제 3커패시터를 구비한다. 실시예에 의한, 상기 제 1카운터는 상기 전압 생성부가 상기 제 2모드로 구동될 때 구동되며, 상기 제 2모드 구 동부에서 상기 피드백 전압이 기준 전압보다 높은 전압으로 설정될 때 디스에이블 제 1카운트 신호를 생성하며; 상기 제 2모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정됨과 동시에 상기 제 2스위칭 신호가 소정 이상 반복되어 공급될 때 인에이블 제 1카운트 신호를 생성한다. 실시예에 의한, 상기 디스에이블 제 1카운트 신호가 생성되는 경우 상기 전압 생성부는 상기 제 2모드의 구동을 유지하며; 상기 인에이블 제 1카운트 신호가 생성되는 경우 상기 전압 생성부가 상기 제 1모드로 구동된다. 실시예에 의한, 상기 제 1카운터는 k(k는 자연수)비트 카운터와; 상기 k비트 카운터로부터 카운트 신호가 입력 될 때 상기 인에이블 제 1카운트 신호를 생성하는 출력부와; 상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상 으로 설정될 때 하이 전압으로 설정되는 파워 신호 및 상기 제 2제어 신호를 입력받는 제 1논리 게이트와; 상기 제 1논리 게이트의 출력을 반전하기 위한 제 2논리 게이트와; 상기 제 2논리 게이트의 출력 및 상기 제 2스위칭 신호를 논리 연산하여 상기 k비트 카운터로 공급하는 제 3논리 게이트를 구비한다. 실시예에 의한, 상기 제 1논리 게이트는 NAND 게이트, 상기 제 2논리 게이트는 NOT 게이트, 상기 제 3논리 게이 트는 AND 게이트이며; 상기 제 1논리 게이트의 출력은 상기 k비트 카운터의 리셋 신호로 입력된다.실시예에 의한, 상기 출력부는 D 플립 플롭으로 설정되며, 상기 출력부는 상기 모드 제어부로부터 리셋 신호가 공급될 때 초기화된다. 실시예에 의한, 상기 제 2카운터는 상기 전압 생성부가 상기 제 3모드로 구동될 때 구동되며, 상기 제 3모드 구 동부에서 상기 피드백 전압이 기준 전압보다 높은 전압으로 설정될 때 디스에이블 제 2카운트 신호를 생성하며; 상기 제 3모드 구동부에서 상기 피드백 전압이 기준 전압보다 낮은 전압으로 설정됨과 동시에 상기 제 3스위칭 신호가 소정 이상 반복되어 공급될 때 인에이블 제 2카운트 신호를 생성한다. 실시예에 의한, 상기 디스에이블 제 2카운트 신호가 생성되는 경우 상기 전압 생성부는 상기 제 3모드의 구동을 유지하며; 상기 인에이블 제 2카운트 신호가 생성되는 경우 상기 전압 생성부가 상기 제 2모드로 구동된다. 실시예에 의한, 상기 제 2카운터는 p(p는 자연수)비트 카운터와; 상기 p비트 카운터로부터 카운트 신호가 입력 될 때 상기 인에이블 제 2카운트 신호를 생성하는 출력부와; 상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상 으로 설정될 때 하이 전압으로 설정되는 파워 신호 및 상기 제 3제어 신호를 입력받는 제 1논리 게이트와; 상기 제 1논리 게이트의 출력을 반전하기 위한 제 2논리 게이트와; 상기 제 2논리 게이트의 출력 및 상기 제 3스위칭 신호를 논리 연산하여 상기 p비트 카운터로 공급하는 제 3논리 게이트를 구비한다. 실시예에 의한, 상기 제 1논리 게이트는 NAND 게이트, 상기 제 2논리 게이트는 NOT 게이트, 상기 제 3논리 게이 트는 AND 게이트이며; 상기 제 1논리 게이트의 출력은 상기 p비트 카운터의 리셋 신호로 입력된다. 실시예에 의한, 상기 출력부는 D 플립 플롭으로 설정되며, 상기 출력부는 상기 모드 제어부로부터 리셋 신호가 공급될 때 초기화된다. 실시예에 의한, 상기 모드 제어부는 상기 온 타임 제어 신호 및 상기 제 1카운트 신호를 논리 연산하는 제 1논 리 게이트와; 상기 DC-DC 컨버터의 출력 전압이 타겟 전압 이상으로 설정될 때 하이 전압으로 설정되는 파워 신 호를 반전한 신호 및 상기 제 1논리 게이트의 출력을 논리 연산하는 제 2논리 게이트와; 상기 제 2논리 게이트 의 출력과 상기 오프 타임 제어 신호를 논리 연산하는 제 3논리 게이트와; 상기 제 3논리 게이트의 출력과 상기 제 2카운트 신호를 논리 연산하는 제 4논리 게이트와; 반전된 오프 타임 제어 신호와 상기 제 2논리 게이트의 출력을 논리 연산하는 제 5논리 게이트와; 상기 오프 타임 제어 신호를 반전하여 상기 반전된 오프 타임 제어 신호를 생성하는 제 6논리 게이트를 더 구비한다. 실시예에 의한, 상기 제 1논리 게이트, 상기 제 2논리 게이트, 상기 제 4논리 게이트는 OR 게이트로 설정되고, 상기 제 3논리 게이트 및 상기 제 5논리 게이트는 NOR 게이트로 설정되고, 상기 제 6논리 게이트는 NOT 게이트 로 설정된다. 실시예에 의한, 상기 제 2논리 게이트의 출력이 상기 제 1제어 신호, 상기 제 4논리 게이트의 출력이 상기 제 2 제어 신호, 상기 제 5논리 게이트의 출력이 상기 제 3제어 신호이다. 본 발명의 실시예들에 의한 표시 장치는 주사선들 및 데이터선들과 접속되는 화소들과; 상기 화소들에 필요한 구동 전원을 공급하기 위하여 DC-DC 컨버터를 포함하는 전원 공급부를 구비하며; 상기 DC-DC 컨버터는 입력 전 압을 변경하여 출력 전압을 생성하기 위한 전압 생성부와; 상기 전압 생성부를 제 1모드로 구동하기 위하여 제 1스위칭 신호를 생성하는 제 1모드 구동부와; 상기 전압 생성부를 제 2모드로 구동하기 위하여 제 2스위칭 신호 를 생성하는 제 2모드 구동부와; 상기 전압 생성부를 제 3모드로 구동하기 위하여 제 3스위칭 신호를 생성하는 제 3모드 구동부와; 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호를 이용하여 상기 전 압 생성부의 출력 부하를 판단하고, 상기 출력 부하에 대응하여 상기 제 1스위칭 신호, 상기 제 2스위칭 신호 및 상기 제 3스위칭 신호 중 어느 하나를 상기 전압 생성부로 공급하기 위한 모드 제어부를 구비한다. 본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 의한 DC-DC 컨버터 및 이를 포함하는 표시 장치에 의하면 모드 구동부들로부터 생성되는 스위칭 신호를 이용하여 출력 부하를 판단하고, 판단된 출력 부하에 대응하여 DC-DC 컨버터의 구동 방식을 제어"}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "할 수 있다. 다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2023-0114860", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에 서도 사용할 수 있다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드 시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다. 또한, 설명에서 “동일하다”라고 표현한 것은, “실질적으로 동일하다”는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 “실질적으로”가 생략된 표 현들일 수 있다. 일부 실시예가 기능 블록, 유닛 및/또는 모듈과 관련하여 첨부된 도면에서 설명된다. 당업자는 이러한 블록, 유 닛 및/또는 모듈이 논리 회로, 개별 구성 요소, 마이크로 프로세서, 하드 와이어 회로, 메모리 소자, 배선 연결, 및 기타 전자 회로에 의해 물리적으로 구현된다는 것을 이해할 것이다. 이는 반도체 기반 제조 기술 또는 기타 제조 기술을 사용하여 형성될 수 있다. 마이크로 프로세서 또는 다른 유사한 하드웨어에 의해 구현되는 블 록, 유닛 및/또는 모듈의 경우, 소프트웨어를 사용하여 프로그래밍 및 제어되어 본 발명에서 논의되는 다양한 기능을 수행할 수 있으며, 선택적으로 펌웨어 및/또는 또는 소프트웨어에 의해 구동될 수 있다. 또한, 각각의 블록, 유닛 및/또는 모듈은 전용 하드웨어에 의해 구현될 수 있거나, 일부 기능을 수행하는 전용 하드웨어와 다 른 기능을 수행하는 프로세서(예를 들어, 하나 이상의 프로그래밍된 마이크로 프로세서 및 관련 회로)의 조합으 로 구현될 수 있다. 또한, 일부 실시예에서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 상호 작용하는 둘 이상의 개별 블록, 유닛 및/또는 모듈로 물리적으로 분리될 수도 있다. 또한, 일 부 실시예서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 물리적으로 더 복 잡한 블록, 유닛 및/또는 모듈로 결합될 수도 있다. 두 구성들 간의 “연결”이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있 으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 회로도를 기준으로 사용된 \"연결\"은 전기적 연결을 의미 하고, 단면도 및 평면도를 기준으로 사용된 \"연결\"은 물리적 연결을 의미할 수 있다. 비록 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제 한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것 이다. 따라서, 이하에서 언급되는 제 1구성요소는 본 발명의 기술적 사상 내에서 제 2구성요소일 수도 있음은 물론이다. 한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되 어 복합적으로 실시될 수 있을 것이다. 도 1은 DC-DC 컨버터의 PWM 모드를 개략적으로 나타내는 도면이다. 도 1에서 ILOAD는 출력 부하(또는, 부하 전 류)를 의미할 수 있다. 일례로, DC-DC 컨버터가 표시 장치에 포함되는 경우 출력 부하(또는, 부하 전류)는 표시 장치에서 표시되는 영상에 대응하여 다르게 설정될 수 있다. 도 1에서 IL은 DC-DC 컨버터에 포함된 인덕터(일례로, 도 3의 L)의 전류를 의미할 수 있다. 도 1에서 VPWM은 인 덕터로 공급되는 전류를 제어하기 위한 스위칭 신호를 의미할 수 있다. 도 1에서는 스위칭 신호(VPWM)의 하이 구간(Ton1, Ton2) 동안 인덕터로 전류가 공급되고(즉, 온 타임 구간), 로우 구간(Toff1, Toff2) 동안 인덕터로 전류가 공급되지 않는다고 가정하기로 한다(즉, 오프 타임 구간). 도 1을 참조하면, PWM 모드는 연속 전도 모드(continuous conduction mode; 이하, CCM) 방식 및 불연속 전도 모드(discontinuous conduction mode; 이하, DCM) 방식을 포함할 수 있다. PWM 모드에서 스위칭 신호(VPWM)는 고정된 스위칭 주파수로 동작할 수 있다. 다만, CCM 방식 및 DCM 방식에 대 응하여 스위칭 신호(VPWM)의 듀티(duty)가 조절될 수 있다. 인덕터 전류(IL)가 \"0\"(또는, 기저 전위(GND))을 초과하는 경우 DC-DC 컨버터는 CCM 방식으로 구동될 수 있다. CCM 방식에서 스위칭 신호(VPWM)는 일정 주기로 온-오프를 반복할 수 있다. 그러면, 일정 주기로 인덕터의 전류 (IL)가 증가 및 감소되면서 DC-DC의 출력 전압이 생성될 수 있다. 이와 같은 CCM 방식은 인덕터의 전류(IL)가 일정 주기로 연속적으로 변할 수 있다. CCM 방식은 출력 리플(ripple)을 최소화하므로 높은 출력 안정성을 가질 수 있다. 인덕터 전류(IL)가 \"0\"(또는, 기저 전위(GND))를 포함하는 경우 DC-DC 컨버터는 DCM 방식으로 구동될 수 있다. DCM 방식에서는 인덕터로 전류를 공급하기 위한 트랜지스터들(일례로, 도 3에 도시된 Mp, Mn)이 동시에 턴-오프 되는 불연속 구간(Tidle)을 포함할 수 있다. DCM 방식에서 인덕터 전류(IL)의 피크 값은 CCM 방식에서 인덕터전류(IL)의 피크 값보다 작을 수 있다. DCM 방식에서 스위칭 신호(VPWM)의 듀티(즉, 온 타임 구간)는 CCM 방식 과 비교하여 작을 수 있다. DCM 방식은 CCM 방식과 비교하여 낮은 소비 전력을 가질 수 있다. DC-DC 컨버터가 PWM 모드로 구동될 때, 출력 부하(ILOAD)가 높은 경우 CCM 방식으로 구동되고, 출력 부하 (ILOAD)가 낮은 경우 DCM 방식으로 구동될 수 있다. 한편, 상술한 바와 같이 DCM 방식으로 구동될 때 스위칭 신호(VPWM)의 온 타임 구간이 감소되고, 이에 따라 스 위칭 신호(VPWM)의 온 타임 구간을 이용하여 출력 부하(ILOAD)(또는, 부하 전류)를 판단할 수 있다. 도 2는 DC-DC 컨버터의 PFM 모드를 개략적으로 나타내는 도면이다. 도 2에서 ILOAD는 출력 부하를 의미할 수 있 다. 도 2에서 VFB(도 3 참고)는 출력 전압(Vout)을 분배하여 생성된 피드백 전압을 의미할 수 있다. 도 2에서는 스위칭 신호(VPFM)의 하이 구간(Ton3) 동안 인덕터로 전류가 공급되고, 로우 구간(Toff3, Toff4) 동안 인덕터로 전류가 공급되지 않는다고 가정하기로 한다. 도 2를 참조하면, PFM 모드에서 스위칭 신호(VPFM)의 주파수는 출력 부하(ILOAD)에 대응하여 변경될 수 있다. 일례로, 출력 부하(ILOAD)가 상대적으로 낮은 경우 스위칭 신호(VPFM)의 주파수를 낮춰 인덕터로 전류를 공급하 기 위한 트랜지스터들(일례로, 도 3에 도시된 Mp, Mn)의 스위칭 횟수를 줄일 수 있다. 출력 부하(ILOAD)에 대응 하여 스위칭 신호(VFPM)의 주파수가 변경되는 경우, 소비 전력을 줄일 수 있다. PFM 모드에서는 출력 부하(ILOAD)에 대응하여 인덕터로 전류가 공급되지 않는 오프 구간(Toff3, Toff4)이 다르 게 설정된다. 따라서, PFM 모드에서 오프 구간(Toff3, Toff4)(즉, 오프 타임 구간)을 이용하여 출력 부하 (ILOAD)(또는, 부하 전류 레벨)를 판단할 수 있다. 도 3은 본 발명의 일 실시예에 의한 DC-DC 컨버터를 나타내는 도면이다. 도 3을 참조하면, 본 발명의 일 실시예에 의한 DC-DC 컨버터는 전압 생성부, 제 1모드 구동부, 제 2모드 구동부, 제 3모드 구동부 및 모드 제어부를 구비할 수 있다. 전압 생성부는 입력 전압(Vin)을 이용하여 출력 전압(Vout)을 생성할 수 있다. 일례로, 전압 생성부 는 제 1모드 구동부로부터 공급되는 제 1스위칭 신호(VPWM), 제 2모드 구동부로부터 공급되는 제 2스 위칭 신호(VPFM), 제 3모드 구동부로부터 공급되는 제 3스위칭 신호(VULP) 중 어느 하나의 스위칭 신호 (VPWM, VPFM, VULP 중 어느 하나)에 대응하여 출력 전압(Vout)을 생성할 수 있다. 전압 생성부는 Buck converter일 수 있다. 전압 생성부는 트랜지스터들(Mp, Mn), 구동부, 인덕 터(L), 커패시터(Cout), 출력 저항(RL), 분배 저항들(R1, R2) 및 제로 전류 감지부(ZCD)를 구비할 수 있다. 제 1트랜지스터(Mp)는 입력 단자와 제 1노드(N1) 사이에 접속될 수 있다. 여기서, 접속된다는 의미는 전기 적으로 연결된다는 의미를 포함할 수 있다. 제 1트랜지스터(Mp)는 구동부로부터 공급되는 스위칭 신호의 인에이블 구간에 턴-온될 수 있다. 제 1트랜지스터(Mp)는 P형 트랜지스터로 형성되고, 이에 따라 스위칭 신호의 인에이블 구간은 로우 전압 공급 구간일 수 있다. 제 1트랜지스터(Mp)가 턴-온되면 인덕터(L)로 전류가 공급될 수 있다. 제 2트랜지스터(Mn)는 제 1노드(N1)와 기저 전위(GND) 사이에 접속될 수 있다. 제 2트랜지스터(Mn)는 구동부 로부터 공급되는 스위칭 신호의 디스에이블 구간에 턴-온될 수 있다. 제 2트랜지스터(Mn)는 N형 트랜지스 터로 형성되고, 이에 따라 스위칭 신호의 디스에이블 구간은 하이 전압 공급 구간일 수 있다. 제 2트랜지스터 (Mn)가 턴-온되면 인덕터(L)로 전류가 공급되지 않는다. 구동부는 제 1스위칭 신호(VPWM), 제 2스위칭 신호(VPFM) 및 제 3스위칭 신호(VULP) 중 어느 하나의 스위 칭 신호를 이용하여 제 1트랜지스터(Mp) 및 제 2트랜지스터(Mn)를 구동할 수 있다. 구동부에는 제 1트랜지 스터(Mp) 및 제 2트랜지스터(Mn)가 안정적으로 턴-온 및 턴-오프될 수 있도록 복수의 인버터 등이 포함될 수 있 다. 인덕터(L)는 제 1노드(N1) 및 제 2노드(N2) 사이에 접속된다. 인덕터(L)는 제 1트랜지스터(Mp)가 턴-온되는 경 우 입력 전압(Vin)으로부터 공급되는 전류에 대응하여 에너지가 저장된다. 인덕터(L)는 제 2트랜지스터(Mb)가 턴-온되는 경우 저장된 에너지에 기초하여 출력 단자로 전류를 공급할 수 있다. 이때, 입력 전압(Vin)으로부터 인덕터(L)로 전류가 공급되지 않기 때문에 인덕터(L)로부터 출력 단자로 공급되는 전류는 점차적으로 감소할 수 있다. 즉, 인덕터(L)에 의하여 출력 단자로 공급되는 전압(또는, 전류)은 구동부로부터 트 랜지스터들(Mp, Mn)로 공급되는 스위칭 신호의 주파수 및/또는 듀티비 등에 의하여 제어될 수 있다. 커패시터(Cout)는 제 2노드(N2)(즉, 출력 단자)와 기저 전위(GND) 사이에 접속될 수 있다. 커패시터(Cout)는 제 2노드(N2)의 전압을 저장할 수 있다. 출력 저항(RL)은 제 2노드(N2)(즉, 출력 단자)와 기저 전위(GND) 사이에 접속될 수 있다. 출력 저항(RL)은 출력 부하를 등가적으로 나타낸 것일 수 있다. 분배 저항들(R1, R2)은 제 2노드(N2)(즉, 출력 단자)와 기저 전위(GND) 사이에 직렬로 접속될 수 있다. 분배 저 항들(R1, R2)은 출력 전압(Vout)을 분배하여 피드백 전압(VFB)을 생성할 수 있다. 일례로, 피드백 전압(VFB)은 분배 저항들(R1, R2) 사이의 공통 노드에서 출력될 수 있다. 피드백 전압(VFB)은 모드 구동부들(320, 330, 34 0)로 공급될 수 있다. 제로 전류 감지부(ZCD)는 인덕터 전류가 0인 시점을 감지할 수 있다. 제로 전류 감지부(ZCD)는 인덕터 전류가 0 인 시점을 감지하여 제로 신호를 구동부로 공급할 수 있다. 구동부는 제로 신호가 입력될 때 제 2트 랜지스터(Mn)를 턴-오프하고, 이에 따라 역전류가 흐르는 것을 방지할 수 있다. 제 1모드 구동부는 피드백 전압(VFB) 및 기준 전압(Vref)을 공급받는다. 이와 같은 제 1모드 구동부 는 PWM 방식에 대응한 제 1스위칭 신호(VPWM)를 출력할 수 있다. 출력 부하가 상대적으로 높은 제 1부하 이상인 경우 모드 제어부에 의하여 제 1스위칭 신호(VPWM)가 구동부로 공급될 수 있다. 제 1스위칭 신호 (VPWM)를 생성하는 제 1모드 구동부는 현재 공지된 다양한 구성 중 어느 하나일 수 있다. 제 2모드 구동부는 피드백 전압(VFB) 및 기준 전압(Vref)을 공급받는다. 이와 같은 제 2모드 구동부 는 PFM 방식에 대응한 제 2스위칭 신호(VPFM)를 출력할 수 있다. 출력 부하가 제 1부하 보다 낮고 제 2부하 이 상인 경우(제 2부하는 제 1부하보다 낮은 로드) 모드 제어부에 의하여 제 2스위칭 신호(VPFM)가 구동부 로 공급될 수 있다. 제 2스위칭 신호(VPFM)를 생성하는 제 2모드 구동부는 현재 공지된 다양한 구성 중 어느 하나일 수 있다. 제 3모드 구동부는 피드백 전압(VFB) 및 기준 전압(Vref)을 공급받는다. 이와 같은 제 3모드 구동부 는 ULP(Ultra Low Power) 방식에 대응한 제 3스위칭 신호(VULP)를 출력할 수 있다. 출력 부하가 제 2부하 보다 낮은 경우 모드 제어부에 의하여 제 3스위칭 신호(VULP)가 구동부로 공급될 수 있다. 제 3스위칭 신 호(VULP)를 생성하는 제 3모드 구동부는 현재 공지된 다양한 구성 중 어느 하나일 수 있다. ULP 방식은 출력 전압(Vout)이 일정 전압 이하로 떨어졌을 때만 제 인에이블의 제 3스위칭 신호(VULP)를 공급하 여 출력 전압(Vout)을 상승시키는 방식일 수 있다. 여기서, 인에이블의 제 3스위칭 신호(VULP)는 제 1트랜지스 터(Mp)가 턴-온되는 전압이 공급됨을 의미할 수 있다(일례로, 로우 전압). PWM 방식은 안정적으로 출력 전압(Vout)을 생성할 수 있는 방식으로, 높은 출력 부하를 갖는 경우 적용될 수 있 다. PFM 방식은 PWM 방식과 비교하여 소비 전력을 저감할 수 있는 방식으로, 대략 중간 정도의 출력 부하를 갖 는 경우 적용될 수 있다. ULP 방식에서 생성되는 제 3스위칭 신호(VULP)는 제 2스위칭 신호(VPFM)와 비교하여 낮은 주파수를 가질 수 있고, 이에 따라 낮은 출력 부하를 갖는 경우 적용될 수 있다. 모드 제어부는 스위칭 신호들(VPWM, VPFM, VULP)을 공급받고, 스위칭 신호들(VPWM, VPFM, VULP)을 이용하 여 출력 부하를 판단할 수 있다. 모드 제어부는 판단된 출력 부하에 대응하여 제 1스위칭 신호(VPWM), 제 2스위칭 신호(VPFM) 및 제 3스위칭 신호(VULP) 중 어느 하나의 스위칭 신호를 구동부로 공급할 수 있다. 이를 위하여, DC-DC 컨버터는 제 1스위치(SW1), 제 2스위치(SW2) 및 제 3스위치(SW3)를 구비할 수 있다. 제 1스위치(SW1)는 구동부와 제 1모드 구동부 사이에 접속될 수 있다. 이와 같은 제 1스위치(SW1)는 모드 제어부로부터 인에이블 제 1제어 신호(CS1)(일례로, 하이 전압)가 공급될 때 턴-온되어 구동부 와 제 1모드 구동부를 전기적으로 접속시킬 수 있다. 제 2스위치(SW2)는 구동부와 제 2모드 구동부 사이에 접속될 수 있다. 이와 같은 제 2스위치(SW2)는 모드 제어부로부터 인에이블 제 2제어 신호(CS2)(일례로, 하이 전압)가 공급될 때 턴-온되어 구동부 와 제 2모드 구동부를 전기적으로 접속시킬 수 있다. 제 3스위치(SW3)는 구동부와 제 3모드 구동부 사이에 접속될 수 있다. 이와 같은 제 3스위치(SW3)는 모드 제어부로부터 인에이블 제 3제어 신호(CS3)(일례로, 하이 전압)가 공급될 때 턴-온되어 구동부 와 제 3모드 구동부를 전기적으로 접속시킬 수 있다. 도 4는 도 3에 도시된 모드 제어부의 일 실시예를 나타내는 도면이다. 도 4를 참조하면, 본 발명의 일 실시예에 의한 모드 제어부는 온 타임 체크부, 오프 타임 체크부 , 제 1카운터, 제 2카운터 및 제어부를 구비할 수 있다. 제어부는 온 타임 제어 신호(ONT), 오프 타임 제어 신호(OFT), 제 1카운트 신호(PPC) 3및 제 2카운트 신호 (UPC)를 이용하여 제 1제어 신호(CS1), 제 2제어 신호(CS2) 및 제 3제어 신호(CS3)를 생성할 수 있다. 이를 위 하여, 제어부는 논리 게이트들(352a, 354, 356, 357, 358, 359)을 구비할 수 있다. 제 1논리 게이트(352a)는 온 타임 체크부로부터 온 타임 제어 신호(ONT), 제 1카운터로부터 제 1카운 트 신호(PPC)를 공급받을 수 있다. 제 1논리 게이트(352a)는 OR 게이트로 설정되며, 온 타임 제어 신호(ONT) 및 제 1카운트 신호(PPC)를 OR 연산하여 출력할 수 있다. 제 2논리 게이트는 제 1논리 게이트(352a)의 출력 신호 및 반전된 파워 신호(POK)를 공급받을 수 있다. 여 기서, 파워 신호(POK)는 DC-DC 컨버터의 출력 전압이 일정한 타겟 전압 이상으로 설정되면, 하이 전압으로 설정될 수 있다. 즉, 파워 신호(POK)는 DC-DC 컨버터가 정상적으로 구동될 때 하이 전압으로 설정될 수 있 다. 파워 신호(POK)는 반전되어(즉, 논리 \"0\") 제 2논리 게이트로 공급될 수 있다. 제 2논리 게이트는 OR 게이트로 설정되며, 제 1논리 게이트(352a)의 출력 신호 및 반전된 파워 신호(POK) 를 OR 연산하여 출력할 수 있다. 제 2논리 게이트의 출력 신호는 제 1제어 신호(CS1)로써 제 1출력 단자 로 공급될 수 있다. 제 3논리 게이트는 오프 타임 체크부로부터 오프 타임 제어 신호(OFT), 제 2논리 게이트로부터 제 1제어 신호(CS1)를 공급받을 수 있다. 제 3논리 게이트는 NOR 게이트로 설정되며, 오프 타임 제어 신호 (OFT) 및 제 1제어 신호(CS1)를 NOR 연산하여 출력할 수 있다. 제 4논리 게이트는 제 2카운터로부터 제 2카운트 신호(UPC), 제 3논리 게이트의 출력 신호를 공 급받을 수 있다. 제 4논리 게이트는 OR 게이트로 설정되며, 제 2카운트 신호(UPC) 및 제 3논리 게이트 의 출력 신호를 OR 연산하여 출력할 수 있다. 제 4논리 게이트의 출력 신호는 제 2제어 신호(CS2)로 써 제 2출력 단자로 공급될 수 있다. 제 5논리 게이트는 반전된 오프 타임 제어 신호 및 제 1제어 신호(CS1)를 공급받을 수 있다. 제 5논리 게 이트는 NOR 게이트로 설정되며, 반전된 오프 타임 제어 신호 및 제 1제어 신호(CS1)를 NOR 연산하여 출력 할 수 있다. 제 5논리 게이트의 출력 신호는 제 3제어 신호(CS3)로써 제 3출력 단자로 공급될 수 있 다. 제 6논리 게이트는 오프 타임 제어 신호(OFT)를 반전하여 제 5논리 게이트로 공급한다. 제 6논리 게 이트는 NOT 게이트로 설정된다. 온 타임 체크부는 전압 생성부가 제 1모드(PWM 모드)로 동작할 때 구동될 수 있다. 온 타임 체크부 는 제 1스위칭 신호(VPWM)의 인에이블 구간(또는, 온 타임 구간)을 판단할 수 있다. 이와 같은 온 타임 체 크부는 온 타임 구간을 이용하여 출력 부하의 로드를 판단할 수 있다. 일례로, 온 타임 체크부는 온 타임 구간을 이용하여 출력 부하가 제 1부하보다 낮은지 판단할 수 있다. PWM 방식으로 구동되는 경우 출력 부하가 감소될 때 온 타임 구간이 감소될 수 있다. 온 타임 체크부는 온 타임 구간이 감소되는 경우 출력 부하가 제 1부하보다 낮다고 판단할 수 있다. 일례로, 온 타임 체크부는 제 1스위칭 신호(VPWM)의 온 타임 기간이 소정 시간 이상인 경우 인에이블 온 타임 제어 신호(ONT)를 생성하고, 제 1스위칭 신호(VPWM)의 온 타임 기간이 소정 시간 미만인 경우 디스에이블 온 타임 제어 신호(ONT)를 생성할 수 있다. 온 타임 체크부는 출력 부하가 제 1부하 이상이라고 판단되는 경우 인에이블 온 타임 제어 신호(ONT; 일례 로, 하이 전압)(또는, 논리 \"1\"에 대응)를 출력하고, 출력 부하가 제 1부하 미만이라고 판단되는 경우 디스에이 블 온 타임 제어 신호(ONT; 일례로, 로우 전압)(또는, 논리 \"0\"에 대응)을 출력할 수 있다. 오프 타임 체크부는 전압 생성부가 제 2모드(PFM 모드)로 동작할 때 구동될 수 있다. 오프 타임 체크 부는 제 2스위칭 신호(VPFM)의 디스에이블 구간(또는, 오프 타임 구간)을 판단할 수 있다. 이와 같은 오프 타임 체크부는 오프 타임 구간을 이용하여 출력 부하의 로드를 판단할 수 있다. 일례로, 오프 타임 체크부 는 오프 타임 구간을 이용하여 출력 부하가 제 2부하보다 낮은지 판단할 수 있다. 오프 타임 체크부는 제 2스위칭 신호의 오프 타임 기간이 소정 시간 미만인 경우 인에이블 오프 타임 제어 신호(OFT)를 생성하고, 상기 제 2스위칭 신호의 오프 타임 기간이 소정 시간 이상인 경우 디스에이블 오프 타임 제어 신호(OFT)를 생성할 수 있다. PFM 방식으로 구동되는 경우 출력 부하가 감소될 때 오프 타임 구간이 증가될 수 있다. 오프 타임 체크부 는 오프 타임 구간이 증가되는 경우 출력 부하가 제 2부하보다 낮다고 판단할 수 있다. 오프 타임 체크부는 출력 부하가 제 2부하 이상이라고 판단되는 경우 인에이블 오프 타임 제어 신호(OFT; 일례로, 로우 전압)(또는, 논리 \"0\"에 대응)를 출력하고, 출력 부하가 제 2부하 미만이라고 판단되는 경우 디스 에이블 오프 타임 제어 신호(OFT; 일례로, 하이 전압)(또는, 논리 \"1\"에 대응)를 출력할 수 있다. 제 1카운터는 전압 생성부가 제 2모드(PFM 모드)로 동작할 때 구동될 수 있다. 제 1카운터는 제 2모드 구동부에서 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우 제 2스위칭 신호(VPFM)를 카운트할 수 있다. 여기서, 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우는, 출력 전압(Vout)을 상승시켜야 하는 경우를 의미할 수 있다. 제 1카운터는 k(k는 자연수)비트 카운터를 포함하며, 제 2스위칭 신호(VPFM)가 k 번 이상(일례로, k+1번) 반복될 때 인에이블 제 1카운트 신호(PPC)(또는, 하이 전압)를 출력할 수 있다. 여기서, 인에이블 제 1카운트 신호(PPC)는 논리 \"1\"에 대응될 수 있다. 제 1카운터는 인에이블 제 1카운트 신호(PPC)가 출력되지 않는 기간 동안 디스에이블 제 1카운트 신호(PPC)(또는, 로우 전압)(일례로, 논리 \"0\"에 대응)를 출력할 수 있다. 제 2카운터는 전압 생성부가 제 3모드(ULP 모드)로 동작할 때 구동될 수 있다. 제 2카운터는 제 3모드 구동부에서 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우 제 3스위칭 신호(VULP)를 카운트할 수 있다. 여기서, 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우는, 출력 전압(Vout)을 상승시켜야 하는 경우를 의미할 수 있다. 제 2카운터는 p(p는 k보다 작은 자연수)비트 카운터를 포함하며, 제 3스위칭 신호 (VULP)가 p번 이상(일례로, p+1번) 반복될 때 인에이블 제 2카운트 신호(UPC)(또는, 하이 전압)를 출력할 수 있 다. 여기서, 인에이블 제 2카운트 신호(UPC)는 논리 \"1\"에 대응될 수 있다. 제 2카운터는 인에이블 제 2카 운트 신호(UPC)가 출력되지 않는 기간 동안 디스에이블 제 2카운트 신호(UPC)(또는, 로우 전압)(일례로, 논리 \"0\"에 대응)를 출력할 수 있다. 도 5는 도 4에 도시된 온 타임 체크부의 일 실시예를 나타내는 도면이다. 도 5를 참조하면, 온 타임 체크부는 제 1스위칭 신호(VPWM)의 온 타임 기간을 이용하여 출력 부하를 판단 할 수 있다. 온 타임 체크부는 제 1스위칭 신호(VPWM)의 온 타임 기간이 짧아지는 경우 출력 부하가 낮아 진 것으로 판단하고, 구동 방법 변경에 대응한 디스에이블 온 타임 제어 신호(ONT)를 출력할 수 있다. 디스에이 블 온 타임 제어 신호(ONT)가 출력되는 경우 DC-DC 컨버터의 구동 방법이 PWM에서 PFM으로 변경될 수 있다. 온 타임 체크부는 전류 공급부, 전류 제어부, 전류 선택부, 리셋부, 온 타임 제어 신 호 생성부를 구비할 수 있다. 전류 공급부는 전류 선택부로 복수의 전류(I1, I2, ..., I6, I7, I8)를 공급할 수 있다. 이를 위하 여, 전류 공급부는 제 1전원(VDD)과 전류원(Iref) 사이에 위치되는 제어 트랜지스터(Mco)와, 제어 트랜지 스터(Mco)와 커런트 미러로 접속되는 미러 트랜지스터들(MM1, MM2, ..., MM6, MM7, MM8)을 구비할 수 있다. 제어 트랜지스터(Mco)는 다이오드로 접속되며, 전류원(Iref)에 대응하는 전류를 공급할 수 있다. 미러 트랜지스 터들(MM1 내지 MM8)의 게이트 전극은 제어 트랜지스터(Mco)의 게이트 전극과 전기적으로 접속될 수 있다. 미러 트랜지스터들(MM1 내지 MM8) 각각은 제어 트랜지스터(Mco)에서 흐르는 전류량에 대응하는 전류(I1 내지 I8)를 전류 선택부로 공급할 수 있다. 전류 제어부는 입력 전압(Vin)을 분배하기 위한 전압 분배부와, 전압 분배부의 출력 전압들(V1, V2, ..., V6, V7)과 비교 전압(Vc)의 비교 결과에 대응하여 전류 선택부를 제어하기 위한 비교기들(Com1,Com2, ..., Com6, Com7)을 구비할 수 있다. 전압 분배부는 복수의 저항들을 구비하며, 입력 전압(Vin)을 분배하여 출력 전압들(V1 내지 V7)을 생성할 수 있다. 비교기들(Com1 내지 Com7) 각각은 자신에게 공급되는 출력 전압(V1 내지 V7 중 어느 하나)과 비교 전 압(Vc)을 비교하고, 비교 결과에 대응하여 제어 전압을 출력함으로써 전류 선택부에 포함된 전류 트랜지스 터들(Mc1, Mc2, ..., Mc6, Mc7)의 턴-온 또는 턴-오프를 제어한다. 전류 제어부는 입력 전압(Vin)의 크기 에 대응하여 제 1노드(N11)로 공급되는 전류량을 제어할 수 있다. 전류 선택부는 미러 트랜지스터들(MM1 내지 MM7) 각각과 제 1노드(N11) 사이에 접속된 전류 트랜지스터들 (Mc1 내지 Mc7)을 구비할 수 있다. 전류 트랜지스터들(Mc1 내지 Mc7) 각각의 게이트 전극은 비교기들(Com1 내지 Com7) 중 어느 하나에 접속될 수 있다. 전류 트랜지스터들(Mc1 내지 Mc7) 각각은 비교기들(Com1 내지 Com7)로부 터 공급되는 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 추가적으로, 제 8미러 트랜지스터(MM8)로부터 공 급되는 전류(I8)는 전류 트랜지스터를 경유하지 않고 제 1노드(N11)로 직접 공급될 수 있다. 리셋부는 반전 제 1스위칭 신호(/VPWM)에 대응하여 제 1노드(N11)를 초기화할 수 있다. 이를 위하여, 리셋 부는 제 1트랜지스터(M11), 제 2트랜지스터(M12) 및 제 3트랜지스터(M13)를 구비할 수 있다. 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 제 1전원(VDD)과 기저 전위(GND) 사이에 직렬로 접속된다. 제 1 트랜지스터(M11) 및 제 2트랜지스터(M12)의 게이트 전극으로는 반전 제 1스위칭 신호(/VPWM)가 공급될 수 있다. 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 반전 제 1스위칭 신호(/VPWM)에 대응하여 교번적으로 턴-온될 수 있다. 이를 위하여, 제 1트랜지스터(M11)는 P타입으로 설정되며, 제 2트랜지스터(M12)는 N타입으로 설정될 수 있다. 제 3트랜지스터(M13)는 제 1노드(N11)와 기저 전위(GND) 사이에 접속될 수 있다. 그리고, 제 3트랜지스터(M13) 의 게이트 전극은 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)의 공통 노드에 접속될 수 있다. 이와 같은 제 3 트랜지스터(M13)는 N타입으로 설정되며, 제 1트랜지스터(M11)가 턴-온될 때 턴-온되고, 제 2트랜지스터(M12)가 턴-온될 때 턴-오프될 수 있다. 온 타임 제어 신호 생성부는 트랜스미션 게이트들(366, 368), 출력부, 제 1커패시터(C1), 제 2커패시 터(C2) 및 제 3커패시터(C3)를 구비할 수 있다. 제 1커패시터(C1)는 제 1노드(N11)와 기저 전위(GND) 사이에 접속될 수 있다. 이와 같은 제 1커패시터(C1)는 제 1노드(N11)의 전압을 저장할 수 있다. 제 2커패시터(C2)는 제 2노드(N12)와 기저 전위(GND) 사이에 접속될 수 있다. 이와 같은 제 2커패시터(C2)는 제 2노드(N12)의 전압을 저장할 수 있다. 제 3커패시터(C3)는 제 3노드(N13)와 기저 전위(GND) 사이에 접속될 수 있다. 이와 같은 제 3커패시터(C3)는 제 3노드(N3)의 전압을 저장할 수 있다. 제 1트랜스미션 게이트는 제 1노드(N11)와 제 2노드(N12) 사이에 접속될 수 있다. 이와 같은 제 1트랜스미 션 게이트는 제 1스위칭 신호(VPWM) 및 반전 제 1스위칭 신호(/VPWM)에 대응하여 제 1노드(N11) 및 제 2노 드(N12)의 전기적 접속을 제어한다. 이를 위하여, 제 1트랜스미션 게이트는 제 4트랜지스터(M14) 및 제 5 트랜지스터(M15)를 구비할 수 있다. 제 4트랜지스터(M14)는 제 1노드(N11) 및 제 2노드(N12) 사이에 접속되며, 제 1스위칭 신호(VPWM)에 대응하여 턴-온 및 턴-오프될 수 있다. 제 5트랜지스터(M15)는 제 1노드(N11) 및 제 2노드(N12) 사이에 접속되며, 반전 제 1스위칭 신호(/VPWM)에 대응하여 턴-온 및 턴-오프될 수 있다. 제 2트랜스미션 게이트는 제 2노드(N12)와 제 3노드(N13) 사이에 접속될 수 있다. 이와 같은 제 2트랜스미 션 게이트는 반전 제 1스위칭 신호(/VPWM) 및 제 1스위칭 신호(VPWM)에 대응하여 제 2노드(N12) 및 제 3노 드(N13)의 전기적 접속을 제어한다. 이를 위하여, 제 2트랜스미션 게이트는 제 6트랜지스터(M16) 및 제 7 트랜지스터(M17)를 구비할 수 있다. 제 6트랜지스터(M16)는 제 2노드(N12) 및 제 3노드(N13) 사이에 접속되며, 반전 제 1스위칭 신호(/VPWM)에 대응 하여 턴-온 및 턴-오프될 수 있다. 제 7트랜지스터(M17)는 제 2노드(N12) 및 제 3노드(N13) 사이에 접속되며, 제 1스위칭 신호(VPWM)에 대응하여 턴-온 및 턴-오프될 수 있다. 제 2트랜스미션 게이트는 제 1트랜스미션 게이트와 교번적으로 턴-온 및 턴-오프될 수 있다.출력부는 제 3노드(N13)의 전압과 제 1기준 전압(Vref1)을 비교하고, 비교 결과에 대응하여 온 타임 제어 신호를 생성할 수 있다. 출력부는 비교기로 구성될 수 있다. 도 6은 도 5에 도시된 온 타임 체크부의 구동 방법의 실시예를 나타내는 파형도이다. 도 6을 참조하면, 반전 제 1스위칭 신호(/VPWM)의 하이 구간 동안 제 1트랜지스터(M11)가 턴-오프되고, 제 2트 랜지스터(M12)가 턴-온된다. 제 2트랜지스터(M12)가 턴-온되면 제 3트랜지스터(M13)가 턴-오프된다. 따라서, 반전 제 1스위칭 신호(/VPWM)의 하이 구간 동안 전류 공급부에서 전류 선택부를 경유하여 공 급되는 전류에 대응하여 제 1노드(N11)의 전압이 상승한다. 또한, 반전 제 1스위칭 신호(/VPWM)의 하이 구간 동 안 제 1트랜스미션 게이트가 턴-온(M14, M15 턴-온)되어 제 1노드(N11)의 전압이 제 2노드(N12)로 공급될 수 있다. 반전 제 1스위칭 신호(/VPWM)의 로우 구간 동안 제 1트랜지스터(M11)가 턴-온되고, 제 2트랜지스터(M12)가 턴- 오프된다. 제 1트랜지스터(M11)가 턴-온되면 제 3트랜지스터(M13)가 턴-온된다. 제 3트랜지스터(M13)가 턴-온되 면 제 1노드(N11)의 전압(VN11)이 기저 전위(GND)로 초기화될 수 있다. 반전 제 1스위칭 신호(/VPWM)의 로우 구간 동안 제 2트랜스미션 게이트가 턴-온(M16, M17 턴-온)되어 제 2 노드(N12)의 전압(VN12)이 제 3노드(N13)로 공급될 수 있다. 반전 제 1스위칭 신호(/VPWM)는 펄스 형태로 공급되고, 이에 따라 제 3노드(N13)의 전압(VN13)은 제 1기준 전압 (Vref1) 이상의 피크 전압으로 상승될 수 있다. 여기서, 제 3노드(N13)의 전압(VN13)이 제 1기준 전압(Vref1) 이상으로 설정되는 경우 높은 출력 부하(ILOAD)가 인가된다고 판단되며, 이에 따라 출력부는 인에이블 온 타임 제어 신호(즉, 하이 전압, 또는 논리 \"1\")를 출력할 수 있다. 온 타임 체크부로부터 인에이블 온 타임 제어 신호가 출력되는 경우, 제 1논리 게이트(352a) 및 제 2논리 게이트에서 \"1\"의 신호가 출력된다. 이때, 제 1출력 단자에서는 인에이블 제 1제어 신호(CS1)(또는, 하이 전압)가 출력될 수 있다. 그리고, 제 2출력 단자에서는 디스에이블 제 2제어 신호(CS2)(또는, 로우 전압), 제 3출력 단자에서 디스에이블 제 3제어 신호(CS3)(또는, 로우 전압)이 출력될 수 있다. 따라서, 온 타임 체크부로부터 인에이블 온 타임 제어 신호가 출력될 때 제 1스위치(SW1)가 턴-온되고, 구 동부는 제 1모드(즉, PWM 모드)로 구동될 수 있다. 한편, 출력 부하(ILOAD)가 낮아지는 경우 제 1스위칭 신호(VPWM)의 온 타임 구간(즉, 반전 스위칭 신호(/VPWM) 의 하이 전압 구간)이 짧아질 수 있다. 제 1스위칭 신호(VPWM)의 온 타임 구간이 짧아지는 경우 제 2노드(N12) 의 전압(VN12)은 제 1노드(N11)로 방전되고, 제 3노드(N13)의 전압(VN13)은 제 2노드(N12)로 방전될 수 있다. 그러면, 제 3노드(N13)의 전압(VN13)은 제 1기준 전원(Vref1) 미만으로 설정될 수 있다. 제 3노드(N13)의 전압 (VN13)이 제 1기준 전원(Vref) 미만으로 설정되는 경우 출력부는 디스에이블 온 타임 제어 신호(즉, 로우 전압, 또는 논리 \"0\")를 출력할 수 있다. 온 타임 체크부로부터 디스에이블 온 타임 제어 신호가 출력되는 경우, 제 1논리 게이트(352a) 및 제 2논 리 게이트에서 \"0\"의 신호가 출력된다. 이때, 제 1출력 단자에서는 디스에이블 제 1제어 신호(CS1)가 출력될 수 있다. 한편, 온 타임 체크부가 구동되는 기간 동안 오프 타임 체크부는 구동되지 않고, 이에 따라 논리 \" 0\"을 출력할 수 있다. 따라서, 제 1출력 단자에서 디스에이블 제 1제어 신호(CS1)가 출력될 때 제 3논리 게이트에서는 \"1\"의 신호가 출력되고, 이에 대응하여 제 4논리 게이트에서 \"1\"의 신호가 출력된다. 이때, 제 2출력 단자에서는 인에이블 제 2제어 신호(CS2)가 출력될 수 있다. 제 3출력 단자로는 디스 에이블 제 3제어 신호(CS3)(또는, 로우 전압)이 출력될 수 있다. 인에이블 제 2제어 신호(CS2)가 출력되면 제 2스위치(SW2)가 턴-온되고, 구동부는 제 2모드(즉, PFM 모 드)로 구동될 수 있다. 즉, 본 발명의 실시예에서는 PWM 모드로 구동 시 출력 부하(ILOAD)가 낮아지는 경우 구 동 모드를 PWM에서 PFM으로 변경할 수 있다. 도 7은 도 4에 도시된 오프 타임 체크부의 일 실시예를 나타내는 도면이다. 도 7을 참조하면, 오프 타임 체크부는 제 2스위칭 신호(VPFM)의 오프 타임 기간을 이용하여 출력 부하 (ILOAD)를 판단할 수 있다. 오프 타임 체크부는 제 2스위칭 신호(VPFM)의 오프 타임 기간이 길어지는 경우 출력 부하(ILOAD)가 낮아진 것으로 판단하고, 구동 방법 변경에 대응한 디스에이블 오프 타임 제어 신호(OFT)를 출력할 수 있다. 디스에이블 오프 타임 제어 신호(OFT)가 출력되는 경우 DC-DC 컨버터의 구동 방법이 PFM 에서 ULP로 변경될 수 있다. 오프 타임 체크부는 전류 공급부, 리셋부, 제어부, 제 1출력부 및 제 2출력부 를 구비할 수 있다. 전류 공급부는 제어부로 전류(I)를 공급할 수 있다. 이를 위하여, 전류 공급부는 제 1전원(VD D)과 전류원(Iref) 사이에 위치되는 제어 트랜지스터(Mcoa)와, 제어 트랜지스터(Mcoa)와 커런트 미러로 접속되 는 미러 트랜지스터(MM1a)를 구비할 수 있다. 제어 트랜지스터(Mcoa)는 다이오드로 접속되며, 전류원(Iref)에 대응하는 전류를 공급할 수 있다. 미러 트랜지 스터(MM1a)의 게이트 전극은 제어 트랜지스터(Mcoa)의 게이트 전극과 전기적으로 접속될 수 있다. 미러 트랜지 스터(MM1a)는 제어 트랜지스터(Mcoa)에서 흐르는 전류량에 대응하는 전류(I)를 제어부로 공급할 수 있다. 제어부는 전류 공급부로부터 공급되는 전류량에 대응하여, 즉, 제 1노드(N21)의 전압에 대응하여 제 2노드(N22)의 전압을 제어한다. 이를 위하여, 제어부는 제 4트랜지스터(M24), 제 5트랜지스터(M25) 및 제 1커패시터(C11)를 구비할 수 있다. 제 4트랜지스터(M24)는 제 2노드(N22)와 기저 전위(GND) 사이에 접속된다. 그리고, 제 4트랜지스터(M24)의 게이 트 전극은 제 1노드(N21)에 접속된다. 이와 같은 제 4트랜지스터(M24)는 제 1노드(N21)의 전압에 대응하여 턴- 온 또는 턴-오프되면서 제 2노드(N22)의 전압을 제어할 수 있다. 제 5트랜지스터(M25)는 제 1전원(VDD)과 제 2노드(N22) 사이에 접속된다. 그리고, 제 5트랜지스터(M25)의 게이 트 전극은 제어 트랜지스터(Mcoa)의 게이트 전극과 접속된다. 즉, 제 5트랜지스터(M25)는 제어 트랜지스터 (Mcoa)와 커런트 미러로 접속되며 제 2노드(N22)로 소정의 전류를 공급할 수 있다. 따라서, 제 4트랜지스터 (M24)가 턴-오프 상태로 설정되는 경우 제 2노드(N22)는 제 1전원(VDD)의 전압으로 설정될 수 있다. 제 1커패시터(C11)는 제 1노드(N21)의 전압을 저장할 수 있다. 리셋부는 제 2스위칭 신호(VPFM)에 대응하여 제 1노드(N21)를 초기화할 수 있다. 이를 위하여, 리셋부 는 제 1트랜지스터(M21), 제 2트랜지스터(M22) 및 제 3트랜지스터(M23)를 구비할 수 있다. 제 1트랜지스터(M21) 및 제 2트랜지스터(M22)는 제 1전원(VDD)과 기저 전위(GND) 사이에 직렬로 접속된다. 제 1 트랜지스터(M21) 및 제 2트랜지스터(M22)의 게이트 전극으로는 제 2스위칭 신호(VPFM)가 공급될 수 있다. 제 1 트랜지스터(M21) 및 제 2트랜지스터(M22)는 제 2스위칭 신호(VPFM)에 대응하여 교번적으로 턴-온될 수 있다. 이 를 위하여, 제 1트랜지스터(M21)는 P타입으로 설정되며, 제 2트랜지스터(M22)는 N타입으로 설정될 수 있다. 제 3트랜지스터(M23)는 제 1노드(N21)와 기저 전위(GND) 사이에 접속될 수 있다. 그리고, 제 3트랜지스터(M23) 의 게이트 전극은 제 1트랜지스터(M21) 및 제 2트랜지스터(M22)의 공통 노드에 접속될 수 있다. 이와 같은 제 3 트랜지스터(M23)는 N타입으로 설정되며, 제 1트랜지스터(M21)가 턴-온될 때 턴-온되고, 제 2트랜지스터(M22)가 턴-온될 때 턴-오프될 수 있다. 제 1출력부는 제 2노드(N22)의 전압에 대응하여 오프 타임 제어 신호(OFT)를 생성할 수 있다. 이를 위하여, 제 1출력부는 제 6트랜지스터(M26), 제 7트랜지스터(M27) 및 플립 플롭(DFF)을 구비할 수 있다. 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 제 1전원(VDD)과 기저 전위(GND) 사이에 직렬로 접속될 수 있다. 그리고, 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)의 게이트 전극은 제 2노드(N22)에 접속될 수 있다. 이와 같은 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 제 2노드(N22)의 전압을 반전하여 제 3노드(N23)로 전달할 수 있다. 즉, 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)는 인터버를 구성할 수 있다. 이를 위하여, 제 6트랜지스터(M26)는 P타입, 제 7트랜지스터(M27)는 N타입으로 형성될 수 있다. 플립 플롭(DFF)은 제 6트랜지스터(M26) 및 제 7트랜지스터(M27)의 공통 노드인 제 3노드(N23)의 전압에 대응하 여 제 1출력 단자로 오프 타임 제어 신호(OFT)를 출력할 수 있다. 일례로, 제 3노드(N23)의 전압이 하이 전압(즉, 논리 \"1\")으로 설정되는 경우 플립 플롭(DFF)은 디스에이블 오프 타임 제어 신호(OFT)를 출력하고, 제 3노드(N23)의 전압이 로우 전압(즉, 논리 \"0\")으로 설정되는 경우 플립 플롭(DFF)은 인에이블 오프 타임 제어신호(OFT)를 출력할 수 있다. 플립 플롭(DFF)은 D 플립 플롭으로 구성될 수 있다. 플립 플롭(DFF)의 클럭 입력부는 제 3노드(N23)에 접속되고, Q 단자는 제 1출력 단자에 접속될 수 있다. 그리고, 플립 플롭(DFF)의 QB 단자는 D 단자에 접속 될 수 있다. 제 2출력부는 제 1노드(N21)의 전압에 대응하여 온 타임 변경 신호(AOT)를 생성할 수 있다. 온 타임 변경 신호(AOT)는 PFM 방식으로 구동될 때 제 2스위칭 신호(VPFM)의 온 타임을 변경하기 위하여 사용될 수 있다. 본 발명의 실시예에서, 제 2출력부는 제거될 수도 있다. 제 2출력부는 트랜스미션 게이트들(3991, 3992), 제 2커패시터(C12) 및 제 3커패시터(C13)를 구비할 수 있 다. 제 2커패시터(C12)는 제 4노드(N24)와 기저 전위(GND) 사이에 접속될 수 있다. 이와 같은 제 2커패시터(C12)는 제 4노드(N24)의 전압을 저장할 수 있다. 제 3커패시터(C13)는 제 2출력 단자와 기저 전위(GND) 사이에 접속될 수 있다. 이와 같은 제 3커패시터 (C13)는 제 2출력 단자의 전압을 저장할 수 있다. 제 1트랜스미션 게이트는 제 1노드(N21)와 제 4노드(N24) 사이에 접속될 수 있다. 이와 같은 제 1트랜스 미션 게이트는 제 2스위칭 신호(VPFM) 및 반전 제 2스위칭 신호(/VPFM)에 대응하여 제 1노드(N21) 및 제 4노드(N24)의 전기적 접속을 제어한다. 이를 위하여, 제 1트랜스미션 게이트는 제 1트랜지스터(M31) 및 제 2트랜지스터(M32)를 구비할 수 있다. 제 1트랜지스터(M31)는 제 1노드(N21) 및 제 4노드(N24) 사이에 접속되며, 반전 제 2스위칭 신호(/VPFM)에 대응 하여 턴-온 및 턴-오프될 수 있다. 제 2트랜지스터(M32)는 제 1노드(N21) 및 제 4노드(N24) 사이에 접속되며, 제 2스위칭 신호(VPFM)에 대응하여 턴-온 및 턴-오프될 수 있다. 제 2트랜스미션 게이트는 제 4노드(N24)와 제 2출력 단자 사이에 접속될 수 있다. 이와 같은 제 2트 랜스미션 게이트는 반전 제 2스위칭 신호(/VPFM) 및 제 2스위칭 신호(VPFM)에 대응하여 제 4노드(N24)와 제 2출력 단자의 전기적 접속을 제어한다. 이를 위하여, 제 2트랜스미션 게이트는 제 3트랜지스터 (M33) 및 제 4트랜지스터(M34)를 구비할 수 있다. 제 3트랜지스터(M33)는 제 4노드(N24)와 제 2출력 단자 사이에 접속되며, 제 2스위칭 신호(VPFM)에 대응하 여 턴-온 및 턴-오프될 수 있다. 제 4트랜지스터(M34)는 제 4노드(N24)와 제 2출력 단자 사이에 접속되며, 반전 제 2스위칭 신호(/VPFM)에 대응하여 턴-온 및 턴-오프될 수 있다. 도 8은 도 7에 도시된 오프 타임 체크부의 구동 방법의 실시예를 나타내는 파형도이다. 도 8을 참조하면, 제 2스위칭 신호(VPFM)의 로우 구간 동안 제 1트랜지스터(M21)가 턴-온되고, 제 2트랜지스터 (M22)가 턴-오프된다. 제 1트랜지스터(M21)가 턴-온되면 제 1전원(VDD)의 전압이 제 3트랜지스터(M23)의 게이트 전극으로 공급되고, 이에 따라 제 3트랜지스터(M23)가 턴-온된다. 제 3트랜지스터(M23)가 턴-온되면 제 1노드 (N21)의 전압(VN21)이 기저 전위(GND)로 초기화된다. 제 2스위칭 신호(VPFM)의 하이 구간 동안 제 1트랜지스터(M21)가 턴-오프되고, 제 2트랜지스터(M22)가 턴-온된 다. 제 2트랜지스터(M22)가 턴-온되면 기저 전위(GND)의 전압이 제 3트랜지스터(M23)의 게이트 전극으로 공급되 고, 이에 따라 제 3트랜지스터(M23)가 턴-오프된다. 이때, 제 1노드(N21)의 전압(VN21)은 전류 공급부로부터 공급되는 전류(I)에 의하여 서서히 상승될 수 있 다. 여기서, 제 2스위칭 신호(VPFM)의 오프 타임 기간(즉, 하이 구간)이 짧게 설정되는 경우(즉, 출력 로드 (ILOAD)가 높은 경우) 제 1노드(N21)의 전압(VN21)은 제 4트랜지스터(M24)의 문턱 전압(Vth_M24) 보다 낮게 설 정되고, 이에 따라 제 4트랜지스터(M24)는 턴-오프 상태를 유지한다. 제 4트랜지스터(M24)가 턴-오프되면 제 2노드(N22)는 제 1전원(VDD)의 전압으로 설정되고, 이에 따라 제 7트랜 지스터(M27)가 턴-온 상태로 설정된다. 제 7트랜지스터(M27)가 턴-온 상태로 설정되면 플립 플롭(DFF)으로 클럭 신호가 공급되지 않고(또는, 제 3노드(N23)의 전압(VN23)이 로우 전압을 유지), 이에 따라 플립 플롭(DFF)은 인 에이블 오프 타임 제어 신호(OFT)(즉, 로우 전압)를 출력할 수 있다.오프 타임 체크부에서 인에이블 오프 타임 제어 신호(OFT)가 출력되면 제 3논리 게이트에서 논리 \" 1\"이 출력된다. 제 3논리 게이트에서 논리 \"1\"이 출력되는 경우, 제 4논리 게이트에서도 논리 \"1\"이 출력된다. 이때, 제 2출력 단자에서는 인에이블 제 2제어 신호(CS2)가 출력될 수 있다. 이때, 제 1출력 단 자에서는 디스에이블 제 1제어 신호(CS1), 제 3출력 단자에서 디스에이블 제 3제어 신호(CS3)가 출력 될 수 있다. 따라서, 오프 타임 체크부에서 인에이블 오프 타임 제어 신호(OFT)가 출력될 때 제 2스위치(SW2)가 턴-온 되고, 구동부는 제 2모드(즉, PFM 모드)로 구동될 수 있다. 한편, 출력 부하(ILOAD)가 낮아지는 경우 제 2스위칭 신호(VPFM)의 오프 타임 구간이 길어질 수 있다. 제 2스위 칭 신호(VPFM)의 오프 타임 구간이 길어지는 경우 제 1노드(N21)의 전압(VN21)은 제 4트랜지스터(M24)의 문턱 전압(Vth_M24) 보다 높게 설정되고, 이에 따라 제 4트랜지스터(M24)가 턴-온될 수 있다. 제 4트랜지스터(M24)가 턴-온되면 제 2노드(N22)는 기저 전위(GND)의 전압으로 설정되고, 이에 따라 제 6트랜지 스터(M26)가 턴-온 상태로 설정된다. 제 6트랜지스터(M26)가 턴-온 상태로 설정되면 플립 플롭(DFF)으로 클럭 신호(즉, 제 3노드(N23)의 하이 전압)가 공급되고, 이에 따라 플립 플롭(DFF)은 디스에이블 오프 타임 제어 신 호(OFT)(즉, 하이 전압)을 출력할 수 있다. 오프 타임 체크부에서 디스에이블 오프 타임 제어 신호(OFT)가 출력되면 제 3논리 게이트에서 논리 \"0\"이 출력된다. 제 3논리 게이트에서 논리 \"0\"이 출력되는 경우, 제 4논리 게이트에서도 논리 \"0\"이 출력된다. 이때, 제 2출력 단자에서는 디스에이블 제 2제어 신호(CS2)가 출력될 수 있다. 그리고, 오프 타임 체크부에서 디스에이블 오프 타임 제어 신호(OFT)가 출력되면 제 5논리 게이트에 서 논리 \"1\"이 출력된다. 이때, 제 3출력 단자에서는 인에이블의 제 3제어 신호(CS3)가 출력될 수 있다. 인에이블 제 3제어 신호(CS3)가 출력되면 제 3스위치(SW3)가 턴-온되고, 구동부는 제 3모드(즉, ULP 모 드)로 구동될 수 있다. 즉, 본 발명의 실시예에서는 PFM 모드로 구동 시 출력 부하(ILOAD)가 낮아지는 경우 구 동 모드를 PFM에서 ULP로 변경할 수 있다. 한편, 플립 플롭(DFF)에서 디스에이블 오프 타임 제어 신호(OFT)가 공급된 후 소정 시간 후에 리셋 신호(RSTO) 가 공급될 수 있다. 리셋 신호(RSTO)가 공급되면 플립 플롭(DFF)은 로우 전압을 출력할 수 있다. 도 9는 도 4에 도시된 제 1카운터의 일 실시예를 나타내는 도면이다. 도 9를 참조하면, 제 1카운터는 제 2모드(즉, PFM 모드)로 구동되는 기간에만 구동될 수 있다. 제 1카운터 는 제 2모드 구동부에서 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우 제 2스위칭 신호(VPFM) 를 카운트할 수 있다. 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우, 제 2모드에서 안정적으로 출력 전압(Vout)을 생 성함을 의미할 수 있다. 따라서, 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우 제 1카운트(37 0)는 구동되지 않는다. 예를 들어, 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우 모드 제어부 에서 리셋 신호(RST1)를 공급할 수 있다. 제 1카운터는 k비트 카운터, 출력부, 제 1논리 게이트, 제 2논리 게이트 및 제 3논 리 게이트를 구비할 수 있다. 제 1논리 게이트는 파워 신호(POK) 및 제 2제어 신호(CS2)를 공급받는다. 여기서, 파워 신호(POK)는 정상 구동시 하이 전압(즉, 논리 \"1\")을 유지한다. 따라서, 제 1논리 게이트의 출력은 제 2제어 신호(CS2)에 의 하여 결정될 수 있다. 제 1논리 게이트는 NAND 게이트로 설정되며, 제 2제어 신호(CS2)가 논리 \"1\"인 경우 논리 \"0\"을 출력할 수 있다. 또한, 제 1논리 게이트는 제 2제어 신호(CS2)가 논리 \"0\"인 경우 논리 \"1\"을 출력할 수 있다. 제 1논리 게이트에서 논리 \"1\"의 출력은 리셋 신호(RST1)가 공급되는 것을 의미하며, 이에 따라 카운터 는 구동되지 않는다. 즉, 디스에이블 제 2제어 신호(CS2)가 공급되는 경우(즉, DC-DC 컨버터가 PFM 모드로 구동되지 않는 경우), 제 1카운터는 구동되지 않는다. 제 2논리 게이트는 제 1논리 게이트의 신호를 반전하여 제 3논리 게이트로 공급할 수 있다. 제 2논리 게이트는 피드백 전압(VFB)이 기준 전압(Vref)보다 낮음과 동시에 DC-DC 컨버터가 제 2모드로구동시에 논리 \"1\"의 신호를 제 3논리 게이트로 공급할 수 있다. 제 2논리 게이트는 NOT 게이트로 설 정될 수 있다. 제 3논리 게이트는 제 2논리 게이트의 출력과, 제 2스위칭 신호(VPFM)를 공급받는다. 제 3논리 게이 트는 제 2논리 게이트의 출력이 논리 \"1\"인 경우 제 2스위칭 신호(VPFM)를 카운터로 전달할 수 있다. 제 3논리 게이트는 AND 게이트로 설정될 수 있다. 카운터는 k비트 카운터일 수 있다. 도 9에서는 설명의 편의성을 위하여 k를 3으로 가정하기로 한다. 카운 터는 D 플립 플롭들(DFF1, DFF2, DFF3)을 포함하며, 제 2스위칭 신호(VPFM)를 카운트할 수 있다. 카운터는 제 2스위칭 신호(VPFM)를 카운트 중 피드백 전압(VFB)이 기준 전압(Vref)보다 높게 설정되거나, DC-DC 컨버터가 제 2모드 이외에 다른 모드로 구동되는 경우 리셋될 수 있다. 카운터는 제 2스위칭 신호(VPFM)를 카운트하여 카운트 신호를 출력부로 공급할 수 있다. 출력부(37 4)는 카운터로부터 카운트 신호가 입력되는 경우 인에이블 제 1카운트 신호(PPC)(하이 전압, 또는 논리 \"1\")를 출력할 수 있다. 출력부(또는, DFFO1)는 인에이블 제 1카운트 신호(PPC)가 출력된 후 소정 시간 후 에 리셋 신호(RSTP)에 의하여 리셋될 수 있다. 출력부는 D 플립 플롭으로 설정될 수 있다. 제 1카운터에서 인에이블 제 1카운트 신호(PPC)가 출력되는 경우 제 1논리 게이트(352a) 및 제 2논리 게이 트에서 논리 \"1\"이 출력된다. 이 경우, 제 1출력 단자에서는 인에이블 제 1제어 신호(CS1)(또는, 하 이 전압)가 출력될 수 있다. 그리고, 제 2출력 단자에서는 디스에이블 제 2제어 신호(CS2)(또는, 로우 전 압), 제 3출력 단자에서 디스에이블 제 3제어 신호(CS3)(또는, 로우 전압)이 출력될 수 있다. 즉, 제 1카운터에서 인에이블 제 1카운트 신호(PPC)가 출력되는 경우 제 1스위치(SW1)가 턴-온되고, 구동 부는 제 1모드(즉, PWM 모드)로 구동될 수 있다. 보다 상세히 설명하면, PFM 모드로 구동시 출력 부하(ILOAD)가 증가되는 경우 제 2스위칭 신호(VPFM)의 오프 타 임이 짧아질 수 있다. 여기서, 제 1카운터에서 인에이블 제 1카운트 신호(PPC)가 생성된다는 것은 제 2스 위칭 신호(VPFM)가 복수번 공급되더라도 출력 전압(Vout)이 원하는 전압보다 낮은 전압으로 설정됨을 의미할 수 있다. 이 경우, 출력 부하(ILOAD)가 높은 상태로 판단하고, DC-DC 컨버터를 제 1모드로 구동할 수 있다. 도 10은 도 4에 도시된 제 2카운터의 일 실시예를 나타내는 도면이다. 도 10을 참조하면, 제 2카운터는 제 3모드(즉, ULP 모드)로 구동되는 기간에만 구동될 수 있다. 제 2카운 터는 제 3모드 구동부에서 피드백 전압(VFB)이 기준 전압(Vref)보다 낮은 경우 제 3스위칭 신호 (VULP)를 카운트할 수 있다. 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우, 제 3모드에서 안정적으로 출력 전압(Vout)을 생 성함을 의미할 수 있다. 따라서, 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우 제 2카운터(38 0)는 구동되지 않는다. 예를 들어, 피드백 전압(VFB)이 기준 전압(Vref) 이상으로 설정되는 경우 모드 제어부 에서 리셋 신호(RST2)를 공급할 수 있다. 제 2카운터는 p비트 카운터, 출력부, 제 1논리 게이트, 제 2논리 게이트 및 제 3논 리 게이트를 구비할 수 있다. 제 1논리 게이트는 파워 신호(POK) 및 제 3제어 신호(CS3)를 공급받는다. 여기서, 파워 신호(POK)는 정상 구동시 하이 전압(즉, 논리 \"1\")을 유지한다. 따라서, 제 1논리 게이트의 출력은 제 3제어 신호(CS3)에 의 하여 결정될 수 있다. 제 1논리 게이트는 NAND 게이트로 설정되며, 제 3제어 신호(CS3)가 논리 \"1\"인 경우 논리 \"0\"을 출력할 수 있다. 또한, 제 1논리 게이트는 제 3제어 신호(CS3)가 논리 \"0\"인 경우 논리 \"1\"을 출력할 수 있다. 제 1논리 게이트에서 논리 \"1\"의 출력은 리셋 신호(RST2)가 공급되는 것을 의미하며, 이에 따라 카운터 는 구동되지 않는다. 즉, 디스에이블 제 3제어 신호(CS3)가 공급되는 경우(즉, DC-DC 컨버터가 ULP 모드로 구동되지 않는 경우), 제 2카운터는 구동되지 않는다. 제 2논리 게이트는 제 1논리 게이트의 신호를 반전하여 제 3논리 게이트로 공급할 수 있다. 제 2논리 게이트는 피드백 전압(VFB)이 기준 전압(Vref)보다 낮음과 동시에 DC-DC 컨버터가 제 3모드로구동시에 논리 \"1\"의 신호를 제 3논리 게이트로 공급할 수 있다. 제 2논리 게이트는 NOT 게이트로 설 정될 수 있다. 제 3논리 게이트는 제 2논리 게이트의 출력과, 제 3스위칭 신호(VULP)를 공급받는다. 제 3논리 게이 트는 제 2논리 게이트의 출력이 논리 \"1\"인 경우 제 3스위칭 신호(VULP)를 카운터로 전달할 수 있다. 제 3논리 게이트는 AND 게이트로 설정될 수 있다. 카운터는 p비트 카운터일 수 있다. 제 2카운터에 포함된 카운터는 제 1카운터에 포함된 카 운터보다 낮은 비트의 카운트일 수 있다. 제 3스위칭 신호(VULP)의 주파수가 제 2스위칭 신호(VPFM)의 주 파수보다 낮게 설정되기 때문에 제 2카운터는 제 1카운터와 비교하여 낮은 비트의 카운터를 포 함할 수 있다. 도 10에서는 설명의 편의성을 위하여 p를 2로 가정하기로 한다. 카운터는 D 플립 플롭들(DFF11, DFF12)을 포함하며, 제 3스위칭 신호(VULP)를 카운트할 수 있다. 카운터는 제 3스위칭 신호(VULP)를 카운트 중 피드백 전압(VFB)이 기준 전압(Vref)보다 높게 설정되거나, DC-DC 컨버터가 제 3모드 이외에 다른 모드로 구동되는 경우 리셋될 수 있다. 카운터는 제 3스위칭 신호(VULP)를 카운트하여 카운트 신호를 출력부로 공급할 수 있다. 출력부(38 4)는 카운터로부터 카운트 신호가 입력되는 경우 인에이블 제 2카운트 신호(UPC)(하이 전압, 또는 논리 \"1\")를 출력할 수 있다. 출력부(또는, DFFO2)는 인에이블 제 2카운트 신호(UPC)가 출력된 후 소정 시간 후 에 리셋 신호(RSTU)에 의하여 리셋될 수 있다. 출력부는 D 플립 플롭으로 설정될 수 있다. 제 2카운터에서 인에이블 제 2카운트 신호(UPC)가 출력되는 경우 제 4논리 게이트에서 논리 \"1\"이 출 력된다. 이 경우, 제 2출력 단자에서 인에이블 제 2제어 신호(CS2)가 출력될 수 있다. 추가적으로, 제 2카운터에서 인에이블 제 2카운트 신호(UPC)가 출력되는 경우 리셋 신호(RSTO)가 공급되어 오프 타임 체크부에서 인에이블 오프 타임 제어 신호(OFT)(또는, 로우 전압)을 생성할 수 있다. 제 2카운터에서 인에이블 제 2카운트 신호(UPC)가 출력되는 경우 제 2스위치(SW2)가 턴-온되고, 구동부 는 제 2모드(즉, PFM 모드)로 구동될 수 있다. 보다 상세히 설명하면, ULP 모드로 구동시 출력 부하(ILOAD)가 증가되는 경우 제 3스위칭 신호(VULP)가 복수번 공급되더라도 출력 전압(Vout)이 원하는 전압보다 낮은 전압으로 설정될 수 있다. 이 경우, 출력 부하(ILOAD)가 높은 상태로 판단하고, DC-DC 컨버터를 제 2모드로 구동할 수 있다. 도 11은 본 발명의 실시예에 의한 DC-DC 컨버터의 동작 과정을 나타내는 흐름도이다. 도 11을 참조하면, 먼저 DC-DC 컨버터에 전원이 입력된다. DC-DC 컨버터에 전원이 입력된 후 DC-DC 컨버터는 제 1모드(PWM)로 구동되면서 파워 신호(POK)가 하이 전압으로 설정되는지 판단할 수 있다(S110, S112). S112 단계에서 파워 신호(POK)가 하이 전압으로 설정되지 않은 경우, S110, S112 단계를 반복할 수 있다. S112 단계에서 파워 신호(POK)가 하이 전압으로 설정되는 경우 DC-DC 컨버터는 제 1모드(PWM)로 구동될 수 있다 (S114). S114 단계에서는 온 타임 체크부가 구동되며, 오프 타임 체크부, 제 1카운터 및 제 2카운터 는 구동되지 않을 수 있다. 이후, 모드 제어부는 온 타임 체크부에서 디스에이블 온 타임 제어 신호(ONT)(즉, 하이 전압)가 생성되는지 판단할 수 있다(S116). S116 단계에서 디스에이블 온 타임 제어 신호 (ONT)가 생성되지 않는 경우 DC-DC 컨버터는 제 1모드(PWM)로 구동된다(S114, S116). S116 단계에서 디스에이블 온 타임 제어 신호(ONT)가 생성되는 경우 DC-DC 컨버터는 제 2모드(PFM)로 구동 될 수 있다(S116, S118). S118 단계에서는 오프 타임 체크부 및 제 1카운터가 구동되고, 온 타임 체크부 및 제 2카운터 가 구동되지 않을 수 있다. 이후, 모드 제어부는 디스에이블 오프 타임 제어 신호(OFT)(즉, 하이 전 압), 또는 인에이블 제 1카운트 신호(PPC)가 생성되는지 판단할 수 있다(S120, S122). S120 단계에서 인에이블 제 1카운트 신호(PPC)가 생성되는 경우 DC-DC 컨버터는 제 1모드(PWM)로 구동될 수 있다(S120, S114), S120 단계에서 인에이블 제 1카운트 신호(PPC)가 생성되지 않는 경우 DC-DC 컨버터(30 0)는 제 2모드(PFM)의 구동을 유지할 수 있다(S120, S118). S122 단계에서 디스에이블 오프 타임 제어 신호(OFT)가 생성되지 않는 경우 DC-DC 컨버터는 제 2모드(PF M)의 구동을 유지할 수 있다(S122, S118). S122 단계에서 디스에이블 오프 타임 제어 신호(OFT)가 생성되는 경 우 DC-DC 컨버터는 제 3모드(ULP)로 구동될 수 있다(S122, S124). S124 단계에서는 제 2카운터가 구동되고, 온 타임 체크부, 오프 타임 체크부, 제 1카운터 가 구동되지 않을 수 있다. 이후, 모드 제어부는 제 2카운터에서 인에이블 제 2카운트 신호(UPC)가 생성되는지 판단할 수 있다(S126). S126 단계에서 인에이블 제 2카운트 신호(UPC)가 생성되지 않는 경우 S124 단계 및 제 S126 단계를 반복할 수 있다. S126 단계에서 인에이블 제 2카운트 신호(UPC)가 생성되는 경우 DC-DC 컨버터는 제 2모드(PFM)로 구 동될 수 있다(S126, S118) 즉, 본 발명의 실시예에서 모드 제어부는 스위칭 신호들(VPWM, VPFM, VULP)을 이용하여 출력 부하(ILOAD) 를 판단하고, 출력 부하(ILOAD)에 대응하여 제 1모드, 제 2모드 또는 제 3모드로 DC-DC 컨버터를 구동할 수 있다. 도 12는 도 3에 도시된 제 1모드 구동부의 일 실시예를 나타내는 도면이다. 도 12를 참조하면, 본 발명의 일 실시예에 의한 제 1모드 구동부는 에러 앰프, 삼각파 생성부 및 비교기를 구비할 수 있다. 에러 앰프는 피드백 전압(VFB)과 기준 전압(Vref)을 비교하고, 차전압에 대응하는 전압을 증폭하여 출력할 수 있다. 삼각파 생성부는 삼각파를 생성하여 비교기로 공급할 수 있다. 비교기는 에러 앰프의 출력 전압과 삼각파를 비교하고, 비교 결과에 대응하여 제 1스위칭 신호(VPW M)를 생성할 수 있다. 도 13은 도 3에 도시된 제 2모드 구동부의 일 실시예를 나타내는 도면이다. 도 13을 참조하면, 본 발명의 일 실시예에 의한 제 2모드 구동부는 비교기, 센서, 온-타임 생성 부 및 지연부를 구비할 수 있다. 비교기는 피드백 전압(VFB)과 기준 전압(Vref)을 비교하고, 비교 결과에 대응하여 하이 전압 또는 로우 전 압을 출력할 수 있다. 일례로, 비교기는 피드백 전압(VFB)이 기준 전압(Vref)보다 높은 경우 하이 전압을 출력하고, 그 외의 경우에 로우 전압을 출력할 수 있다. 비교기의 출력이 하이 전압으로 설정되는 경우, 출력 전압(Vout)이 충분히 높은 전압으로 설정됨을 의미한 다. 이 경우, 온-타임 생성부 등이 구동되지 않는다. 비교기의 출력이 로우 전압으로 설정되는 경우, 출력 전압(Vout)이 원하는 전압보다 낮은 전압으로 설정됨 의 의미하며, 이 경우 온-타임 생성부가 구동될 수 있다. 센서는 비교기의 출력이 하이 전압 또는 로우 전압인지 센싱하여 온-타임 생성부로 공급할 수 있다. 온-타임 생성부는 비교기의 출력이 로우 전압으로 설정되는 경우, 출력 전압(Vout)이 상승될 수 있도 록 제 2스위칭 신호(VPFM)를 생성할 수 있다. 여기서, 온-타임 생성부는 온 타임 변경 신호(AOT)를 이용하 여 제 2스위칭 신호(VPFM)의 온 타임을 제어할 수 있다. 일례로, 온-타임 생성부는 출력 로드(ILOAD)가 높다고 판단되는 경우 상대적으로 제 2스위칭 신호(VPFM)의 온 타임을 길게 설정하고, 출력 로드(ILOAD)가 낮다고 판단되면 상대적으로 제 2스위칭 신호(VPFM)의 온 타임을 짧게 설정할 수 있다. 지연부는 제 2스위칭 신호(VPFM)를 지연하여 센서로 공급할 수 있다. 도 14는 도 3에 도시된 제 3모드 구동부의 일 실시예를 나타내는 도면이다. 도 14를 참조하면, 본 발명의 일 실시예에 의한 제 3모드 구동부는 비교기, 주파수 분주기, 온- 타임 생성부 및 논리 게이트를 구비할 수 있다. 비교기는 피드백 전압(VFB)과 기준 전압(Vref)을 비교하고, 비교 결과에 대응하여 하이 전압 또는 로우 전 압을 출력할 수 있다. 일례로, 비교기는 피드백 전압(VFB)이 기준 전압(Vref)보다 높은 경우 하이 전압을 출력하고, 그 외의 경우에 로우 전압을 출력할 수 있다. 비교기의 출력이 하이 전압으로 설정되는 경우, 출력 전압(Vout)이 충분히 높은 전압으로 설정됨을 의미한 다. 비교기에서 하이 전압이 출력되는 경우 논리 게이트는 하이 전압을 출력한다. 이 경우, 제 3스위칭 신호(VULP)가 구동부로 공급되는 경우 제 1트랜지스터(Mp)는 턴-오프 상태로 설정된 다. 즉, 인덕터(L)로 전류가 공급되지 않는다. 비교기의 출력이 로우 전압으로 설정되는 경우, 출력 전압(Vout)이 원하는 전압보다 낮은 전압으로 설정됨 의 의미한다. 이 경우, 논리 게이트의 출력은 온-타임 생성부의 출력에 의하여 제어될 수 있다. 주파수 분주기는 클럭 신호(CLK)를 분주하여 클럭 신호(CLK)의 주파수를 낮출 수 있다. 이 경우, 제 3모드 구동부는 낮은 주파수의 클럭 신호에 의하여 구동될 수 있다. 온-타임 생성부는 일정 주파수로 펄스 신호를 생성할 수 있다. 온-타임 생성부에서 생성된 일정 주파 수의 펄스 신호가 제 3스위칭 신호(VULP)로 구동부로 공급될 수 있다. 여기서, 제 3스위칭 신호(VULP)의 주파수는 제 2스위칭 신호(VPFM)의 주파수보다 낮을 수 있다. 즉, 제 3모드 구동부는 출력 부하(ILOAD)가 아주 낮은 경우 낮은 주파수로 제 3스위칭 신호(VULP)를 공급 할 수 있고, 이에 따라 소비 전력을 낮출 수 있다. 도 15는 도 4에 도시된 온 타임 체크부의 소비 전력의 시뮬레이션을 나타내는 그래프이다. 도 15에서 X축은 부 하 전류(Load current; ㎃), Y축은 소비 전력(Power consumption; ㎼)을 의미한다. 그리고, 온 타임 체크부 로 공급되는 입력 전압(Vin)은 각각 2.2V, 3.3V, 5.0V로 설정하였다. 도 15를 참조하면, 온 타임 체크부의 소비 전력은 5.0V에서 가장 높고, 2.2V에서 가장 낮게 설정될 수 있 다. 또한, 동일한 입력 전압에서 부하 전류가 증가하더라도 소비 전력은 거의 일정하게 유지된다. 5.0V의 입력 전압에 대응하여 온 타임 체크부의 소비 전력은 대략 20㎼이다. 즉, 본 발명의 실시예에 의한 온 타임 체 크부는 낮은 전력을 소비하면서 제 1스위칭 신호(VPWM)를 이용하여 출력 부하(ILOAD)를 감지할 수 있다. 도 16은 도 4에 도시된 오프 타임 체크부의 소비 전력의 시뮬레이션을 나타내는 그래프이다. 도 16에서 X축은 제 2스위칭 신호(VPFM)의 오프 타임 구간(Off-time period; ㎲), Y축은 소비 전력(Power consumption; ㎻)을 의미한다. 도 16을 참조하면, 오프 타임 체크부의 소비 전력은 오프 타임 구간에 대응하여 다르게 설정될 수 있다. 일례로, 오프 타임 구간이 30㎲ 이상으로 설정되는 경우 소비 전력이 증가될 수 있다. 오프 타임 체크부의 소비 전력 범위는 대략 225㎻ 내지 240㎻로 설정되고, 이에 따라 낮은 소비 전력이 소모됨을 확인할 수 있다. 추가적으로, 오프 타임 구간이 50㎲ 이상으로 설정되는 경우 DC-DC 컨버터의 구동 모드가 제 3모드(ULP)로 변경될 수 있다. 도 17은 DC-DC 컨버터가 제 1모드에서 제 2모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 17에서 Aa는 A 부분을 확대하여 나타낸 것이다. 도 17을 참조하면, 부하 전류(IL)(또는, 출력 부하(ILOAD))가 90㎃에서 3.6㎃로 변경될 때 DC-DC 컨버터는 제 1모드(PWM mode)에서 제 2모드(PFM mode)로 변경될 수 있다. 일례로, 부하 전류(IL)가 감소될 때 온 타임 구간은 295㎱에서 188㎱로 감소된다. 온 타임 구간이 짧아지는 경 우 온 타임 제어 신호(ONT)가 하이 전압에서 로우 전압으로 변경된다. 그러면, DC-DC 컨버터가 제 1모드 (PWM mode)에서 제 2모드(PFM mode)로 변경될 수 있다. 도 18은 DC-DD 컨버터가 제 2모드에서 제 1모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 18에서 Ba는 B 부분을 확대하여 나타낸 것이다. 도 18을 참조하면, 부하 전류(IL)(또는, 출력 부하(ILOAD))가 1.6㎃에서 55㎃로 변경될 때 DC-DC 컨버터는 제 2모드(PFM mode)에서 제 1모드(PWM mode)로 변경될 수 있다. 부하 전류(IL)가 1.6㎃로 설정되는 경우, DC-DC 컨버터가 제 2모드(PFM mode)로 구동되고, 이에 따라 제 1 카운트 제어 신호(PPC)는 로우 전압(디스에이블)을 유지한다. 그리고, 부하 전류(IL)가 1.6㎃에서 55㎃로 변경 될 때 제 2모드 구동부에서 기준 전압(Vref)이 피드백 전압(VFB)보다 높게 설정되고(즉, 도 13의 비교기 에서 로우 전압 출력), 제 2스위칭 신호(VPFM)가 3회 이상 반복적으로 발생될 수 있다. 이 경우, 제 1카운 터에서 인에이블 제 1카운트 제어 신호(PPC)(즉, 하이 전압)를 출력하고, DC-DC 컨버터는 제 2모드 (PFM mode)에서 제 1모드(PWM mode)로 변경될 수 있다. 이후, 온 타임 체크부에서 제 1스위칭 신호(VFWM)를 수신하여 온 타임 제어 신호(ONT)가 하이 전압으로 설 정될 때 제 1카운터는 리셋 신호(RSTP)에 의하여 초기화될 수 있다. 도 19는 DC-DC 컨버터가 제 2모드에서 제 3모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 19에서 Ca는 C 부분을 확대하여 나타낸 것이고, Da는 D 부분을 확대하여 나타낸 것이다. 도 19를 참조하면, 부하 전류(IL)(또는, 출력 부하(ILOAD))가 3.8㎃에서 0.2㎃로 변경될 때 DC-DC 컨버터(30 0)는 제 2모드(PFM mode)에서 제 3모드(ULP mode)로 변경될 수 있다. 부하 전류(IL)가 3.8㎃로 설정되는 경우 DC-DC 컨버터는 제 2모드(PFM mode)로 구동된다. 이때, 제 2스위 칭 신호(VPFM)의 오프 타임 구간은 50㎲ 미만으로 설정되고, 오프 타임 제어 신호(OFT)는 인에이블(즉, 로우 전 압) 상태를 유지한다. 부하 전류(IL)가 3.8㎃에서 0.2㎃로 감소되는 경우 제 2스위칭 신호(VPFM)의 오프 타임 구간은 50㎲ 이상으로 증가되고, 오프 타임 제어 신호(OFT)는 디스에이블(즉, 하이 전압) 상태로 설정된다. 즉, 부하 전류(IL)가 3.8 ㎃에서 0.2㎃로 감소되는 경우 오프 타임 체크부에서 디스에이블 오프 타임 제어 신호(OFT)가 출력되고, 이에 따라 DC-DC 컨버터는 제 3모드(ULP mode)로 구동될 수 있다. 제 3모드(ULP mode)에서 제 3스위칭 신호(VULP)의 온 타임 구간(T1)은 제 2스위칭 신호(VPFM)의 온 타임 구간 (T2)보다 짧게 설정될 수 있다. 또한, 제 3스위칭 신호(VULP)는 제 2스위칭 신호(VPFM)와 비교하여 낮은 주파수 를 가지질 수 있다. 따라서, DC-DC 컨버터가 제 3모드(ULP mode)로 구동되는 경우 낮은 소비 전력을 구동 될 수 있다. 도 20은 DC-DC 컨버터가 제 3모드에서 제 2모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 20을 참조하면, 부하 전류(IL)(또는, 출력 부하(ILOAD))가 0.2㎃에서 3.8㎃로 변경될 때 DC-DC 컨버터(30 0)는 제 3모드(ULP mode)에서 제 2모드(PFM mode)로 변경될 수 있다. 부하 전류(IL)가 0.2㎃로 설정되는 경우, DC-DC 컨버터가 제 3모드(ULP mode)로 구동되고, 이에 따라 제 2 카운트 제어 신호(UPC)는 로우 전압(디스에이블)을 유지한다. 그리고, 부하 전류(IL)가 0.2㎃에서 3.8㎃로 변경 될 때 제 3모드 구동부에서 기준 전압(Vref)이 피드백 전압(VFB)보다 높게 설정되고(즉, 도 14의 비교기 에서 로우 전압 출력), 제 3스위칭 신호(VULP)가 2회 이상 반복적으로 제 2카운터로 입력될 수 있다. 이 경우, 제 2카운터에서 인에이블 제 2카운트 제어 신호(UPC)(즉, 하이 전압)를 출력하고, DC-DC 컨버터 는 제 3모드(ULP mode)에서 제 2모드(PFM mode)로 변경될 수 있다.도 21은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 도면이다. 도 21을 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 표시 구동부, 표시부 및 전원 공급부 를 구비할 수 있다. 표시 구동부는 타이밍 제어부 및 데이터 구동부를 포함할 수 있고, 표시 부는 주사 구동부 및 발광 구동부를 포함할 수 있다. 여기서, 각각의 기능부를 하나의 IC에 집적 할 것인지, 복수의 IC들에 집적할 것인지, 표시 기판에 마운트할 것인지는 표시 장치의 사양(specification)에 따라 다양하게 구성될 수 있다. 타이밍 제어부는 어플리케이션 프로세서로부터 프레임 기간에 대응한 데이터들 및 타이밍 신호들을 수 신할 수 있다. 데이터들은 각 수평 기간에 수평 라인(horizontal line) 단위로 공급될 수 있다. 수평 라인은 동 일한 주사선에 연결된 화소들이 위치되는 화소행을 의미할 수 있다. 타이밍 제어부는 표시 장치(또는, 화소부)의 사양에 대응하도록 데이터들을 렌더링(rendering)할 수 있 다. 또한, 타이밍 제어부는 데이터 구동부에 데이터 제어 신호를 제공할 수 있다. 또한, 타이밍 제어부 는 주사 구동부에 주사 제어 신호를 제공할 수 있다. 데이터 구동부는 타이밍 제어부로부터 수신한 데이터들 및 데이터 제어 신호를 이용하여 데이터선들 (DL1 내지 DLn)(예를 들어, n은 자연수)로 제공할 데이터 신호들을 생성할 수 있다. 주사 구동부는 타이밍 제어부로부터 수신한 클럭 신호, 주사 시작 신호 등을 이용하여, 주사선들(SL0 내지 SLm)(예를 들어, m은 자연수)에 제공할 주사 신호들을 생성할 수 있다. 주사 구동부는 주사선들(SL0 내지 SLm)에 턴-온 레벨의 펄스를 갖는 주사 신호들을 순차적으로 공급할 수 있다. 예를 들어, 주사 구동부(1 3)는, 데이터들이 공급되는 액티브 기간 중, 수평 동기신호(Hsync)의 주기와 대응하는 주기로 턴-온 레벨의 주 사 신호들을 주사선들(SL0 내지 SLm)로 순차적으로 공급할 수 있다. 주사 구동부는 시프트 레지스터(shift register) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 주사 구동부는 클럭 신호의 제어에 따라 턴- 온 레벨의 펄스 형태인 주사 시작 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다. 발광 구동부는 타이밍 제어부로부터 수신한 클럭 신호 및 발광 시작 신호 등을 이용하여, 발광 제어선 들(EL1 내지 ELo)(예를 들어, o는 자연수)에 제공할 발광 제어 신호들을 생성할 수 있다. 발광 구동부는 발 광 제어선들(EL1 내지 ELo)에 턴-오프 레벨의 펄스를 갖는 발광 제어 신호들을 순차적으로 공급할 수 있다. 발 광 구동부는 시프트 레지스터 형태로 구성된 발광 스테이지들을 포함할 수 있다. 발광 구동부는 클럭 신호의 제어에 따라 턴-오프 레벨의 펄스 형태인 발광 시작 신호를 다음 발광 스테이지로 순차적으로 전달하는 방식으로 발광 제어 신호들을 생성할 수 있다. 화소부는 화소들(PX)을 포함한다. 각각의 화소들(PX)은 대응하는 데이터선 및 주사선에 연결될 수 있다. 예 를 들어, 화소(PXij)(도 22참고)는 i 번째 주사선 및 j 번째 데이터선에 연결될 수 있다. 화소들(PX)은 자신이 접속된 주사선으로 주사 신호가 공급될 때 선택되어 데이터 신호를 공급받을 수 있다. 화소들(PX)은 데이터 신 호에 대응하여 소정 휘도의 빛을 생성할 수 있다. 전원 공급부는 표시 장치의 구동에 필요한 다양한 전원을 생성할 수 있다. 일례로, 전원 공급부는 제 1 구동 전원(EVDD), 제 2구동 전원(EVSS) 및 초기화 전원(Vint)을 생성할 수 있다. 이를 위하여, 전원 공급부(1 6)는 도 3에 도시된 DC-DC 컨버터를 구비할 수 있다. DC-DC 컨버터는 전원 공급부에 포함되며, 제 1구동 전원(EVDD), 제 2구동 전원(EVSS) 및 초기화 전원(Vint) 중 적어도 하나의 전원을 생성할 수 있다. 제 1구동 전원(EVDD)은 화소들(PX)로 구동 전류를 공급하는 전원일 수 있다. 제 2구동 전원(EVSS)은 화소들(P X)로부터 구동 전류를 공급받는 전원일 수 있다. 화소들(PX)이 발광 상태로 설정되는 기간 동안 제 1구동 전원 (EVDD)은 제 2구동 전원(EVSS)보다 높은 전압으로 설정될 수 있다. 초기화 전원(Vint)은 화소들(PX) 각각에 포 함된 구동 트랜지스터의 게이트 전극 및 발광 소자(LD)(도 22참고)를 초기화하는 전원이다. 전원 공급부에서 생성된 제 1구동 전원(EVDD)은 제 1전원선(PL1), 제 2구동 전원(EVSS)은 제 2전원선(PL2), 초기화 전원(Vint)은 제 3전원선(PL3)으로 공급될 수 있다. 제 1전원선(PL1), 제 2전원선(PL2) 및 제 3전원선 (PL3)은 화소들(PX)과 공통적으로 접속될 수 있으나, 본 발명이 실시예가 이에 한정되지는 않는다. 실시예에서, 제 1전원선(PL1)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속 될 수 있다. 실시예에서, 제 2전원선(PL2)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속될 수 있다. 실시예에서, 제 3전원선(PL3)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속될 수 있다. 즉, 본 발명의 실시예에서 화소들(PX)은 제 1전원선(PL1) 중 어느 하나, 제 2전원선(PL2) 중 어느 하나, 제 3전원선(PL3) 중 어느 하나에 접속될 수 있다. 도 22는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 2를 참조하면, 본 발명의 일 실시예에 의한 화소(PXij)는 트랜지스터들(M41, M42, M43, M44, M45, M46, M47), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 구비한다. 이하에서는 P형 트랜지스터로 구성된 회로를 예로 들어 설명한다. 하지만 당업자라면 게이트 단자에 인가되는 전압의 극성을 달리하여, N형 트랜지스터로 구성된 회로를 설계할 수 있을 것이다. 유사하게, 당업자라면 P형 트랜지스터 및 N형 트랜지스터의 조합으로 구성된 회로를 설계할 수 있을 것이다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다. 제 1트랜지스터(M41)는 게이트 전극이 제 1노드(N41)에 연결되고, 제 1전극이 제 2노드(N42)에 연결되고, 제 2 전극이 제 3노드(N43)에 연결될 수 있다. 제 1트랜지스터(M41)를 구동 트랜지스터로 명명할 수 있다. 제 2트랜지스터(M42)는 게이트 전극이 주사선(SLi1)에 연결되고, 제 1전극이 데이터선(DLj)에 연결되고, 제 2전 극이 제 2노드(N42)에 연결될 수 있다. 제 2트랜지스터(M42)를 스캔 트랜지스터로 명명할 수 있다. 제 3트랜지스터(M43)는 게이트 전극이 주사선(SLi2)에 연결되고, 제 1전극이 제 3노드(N43)에 연결되고, 제 2전 극이 제 1노드(N41)에 연결될 수 있다. 제 3트랜지스터(M43)를 다이오드 연결 트랜지스터로 명명할 수 있다. 제 4트랜지스터(M44)는 게이트 전극이 주사선(SLi3)에 연결되고, 제 1전극이 제 1노드(N41)에 연결되고, 제 2전 극이 제 3전원선(PL3)에 연결될 수 있다. 제 4트랜지스터(M44)는 게이트 초기화 트랜지스터로 명명될 수 있다. 제 5트랜지스터(M45)는 게이트 전극이 i번째 발광 제어선(ELi)에 연결되고, 제 1전극이 제 1전원선(PL1)에 연결 되고, 제 2전극이 제 2노드(N42)에 연결될 수 있다. 제 5트랜지스터(M45)는 발광 트랜지스터로 명명될 수 있다. 제 6트랜지스터(M46)는 게이트 전극이 i번째 발광 제어선(ELi)에 연결되고, 제 1전극이 제 3노드(N43)에 연결되 고, 제 2전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제 6트랜지스터(M46)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제 6트랜지스터(M46)의 게이트 전극은 제 5트랜지스터(M45)의 게이트 전극과 연결된 발광 제어선과 다른 발광 제어선에 연결될 수도 있다. 제 7트랜지스터(M47)는 게이트 전극이 주사선(SLi4)에 연결되고, 제 2전극이 제 3전원선(PL3)에 연결되고, 제 1 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제 7트랜지스터(M47)는 발광 소자 초기화 트랜지스터로 명명 될 수 있다. 스토리지 커패시터(Cst)의 제 1전극은 제 1전원선(PL1)에 연결되고, 제 2전극은 제 1노드(N41)에 연결될 수 있 다. 발광 소자(LD)는 애노드가 제 6트랜지스터(M46)의 제 2전극에 연결되고, 캐소드가 제 2전원선(PL2)에 연결될 수 있다. 발광 소자(LD)는 발광 다이오드일 수 있다. 발광 소자(LD)는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 또한, 본 실시예에서는 각 화소에 발광 소자(LD)가 하나만 구비되었으 나, 다른 실시예에서 각 화소에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병 렬, 직병렬 등으로 연결될 수 있다. 도 23은 도 22에 도시된 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 이하에서는 설명의 편의를 위해서 주사선들(SLi1, SLi2, SLi4)이 i번째 주사선(SLi)이고, 주사선(SLi3)이 i-1번 째 주사선(SL(i-1))인 경우를 가정한다. 다만, 주사선들(SLi1, SLi2, SLi3, SLi4)은 실시예들에 따라 연결 관계 가 다양할 수 있다. 예를 들어, 주사선(SLi4)은 i-1번째 주사선이거나, i+1번째 주사선일 수도 있다. 먼저, i번째 발광 제어선(ELi)에는 턴-오프 레벨(로직 하이 레벨, logic high level)의 발광 제어 신호가 인가 되고, 데이터선(DLj)에는 i-1번째 화소에 대한 데이터 신호(DATA(i-1)j)가 인가되고, 주사선(SLi3)에는 턴-온레벨(로직 로 레벨, logic low level)의 주사 신호가 인가된다. 로직 레벨의 하이/로우는 트랜지스터가 P형인지 N형인지에 따라서 달라질 수 있다. 이때, 주사선들(SLi1, SLi2)에는 턴-오프 레벨의 주사 신호가 인가되므로, 제 2트랜지스터(M42)는 턴-오프 상태 이고, i-1번째 화소에 대한 데이터 신호(DATA(i-1)j)가 화소(PXij)로 인입되는 것이 방지된다. 이때, 제 4트랜지스터(M44)는 턴-온 상태가 되므로, 제 1노드(N41)가 제 3전원선(PL3)과 연결되어, 제 1노드 (N41)의 전압이 초기화된다. 발광 제어선(ELi)에는 턴-오프 레벨의 발광 제어 신호가 인가되므로, 트랜지스터들 (M45, M46)은 턴-오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 발광 소자(LD)의 발광이 방지된다. 다음으로, 데이터선(DLj)에는 i번째 화소(PXij)에 대한 데이터 신호(DATAij)가 인가되고, 주사선들(SLi1, SLi 2)에는 턴-온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터들(M42, M41, M43)이 도통 상태가 되며, 데이 터선(DLj)과 제 1노드(N41)가 전기적으로 연결된다. 따라서, 데이터 신호(DATAij)에서 제 1트랜지스터(M41)의 문턱 전압을 감한 보상 전압이 스토리지 커패시터(Cst)의 제 2전극(즉, 제 1노드(N41))에 인가되고, 스토리지 커패시터(Cst)는 제 1구동 전원(EVDD)과 보상 전압의 차이에 해당하는 전압을 유지한다. 이러한 기간을 문턱 전 압 보상 기간 또는 데이터 기입 기간이라고 명명할 수 있다. 또한, 주사선(SLi4)이 i번째 주사선인 경우, 제 7트랜지스터(M47)는 턴-온 상태이므로, 발광 소자(LD)의 애노드 와 제 3전원선(PL3)이 연결되고, 발광 소자(LD)는 초기화 전원(Vint)과 제 2구동 전원(EVSS)의 전압 차이에 해 당하는 전하량으로 초기화된다. 이후, i번째 발광 제어선(ELi)에 턴-온 레벨의 발광 제어 신호가 인가됨에 따라, 트랜지스터들(M45, M46)이 도 통될 수 있다. 따라서, 제 1전원선(PL1), 제 5트랜지스터(M45), 제 1트랜지스터(M41), 제 6트랜지스터(M46), 발 광 소자(LD), 및 제 2전원선(PL2)을 연결하는 전류 경로가 형성된다. 스토리지 커패시터(Cst)에 유지된 전압에 따라 제 1트랜지스터(M41)의 제 1전극과 제 2전극에 흐르는 구동 전 류량이 조절된다. 발광 소자(LD)는 구동 전류량에 대응하는 휘도로 발광한다. 발광 소자(LD)는 발광 제어선 (ELi)에 턴-오프 레벨의 발광 제어 신호가 인가되기 전까지 발광한다. 발광 제어 신호가 턴-온 레벨일 때, 해당 발광 제어 신호를 수신하는 화소들은 표시 상태일 수 있다. 따라서, 발광 제어 신호가 턴-온 레벨인 기간을 발광 기간(EP)(또는, 발광 허용 기간)이라고 할 수 있다. 또한, 발광 제 어 신호가 턴-오프 레벨일 때, 해당 발광 제어 신호를 수신하는 화소들은 비표시 상태일 수 있다. 따라서, 발광 제어 신호가 턴-오프 레벨인 기간을 비발광 기간(NEP)(또는, 발광 불허용 기간)이라고 할 수 있다. 도 23에서 설명된 비발광 기간(NEP)은, 화소(PXij)가 초기화 기간 및 데이터 기입 기간을 거치는 동안 원하지 않는 휘도로 발광하는 것을 방지하기 위한 것이다. 화소(PXij)에 기입된 데이터 신호가 유지되는 동안(예를 들어, 한 프레임 기간) 한 번 이상의 비발광 기간(NE P)이 추가로 제공될 수 있다. 이는 화소(PXij)의 발광 기간(EP)을 줄임으로써 저계조를 효과적으로 표현하거나, 영상의 모션(motion)을 부드럽게 블러(blur)처리하기 위함일 수 있다. 도 24는 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다. 도 24를 참조하면, 본 발명의 실시예에 의한 전자 장치는 표시 모듈을 통해서 다양한 정보를 출력 한다. 프로세서가 메모리에 저장된 어플리케이션을 실행시키면, 표시 모듈은 표시 패널 을 통해 어플리케이션 정보를 사용자에게 제공한다. 프로세서는 입력 모듈 또는 센서 모듈을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널에 표시된 카메라 아이콘(또는, 카메라 어플 리케이션 아이콘)을 선택한 경우, 프로세서는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 카메 라 모듈을 활성화시킨다. 프로세서는 카메라 모듈을 통해 획득한 촬영 이미지에 대응하는 영 상 데이터를 표시 모듈에 전달한다. 표시 모듈은 촬영 이미지에 대응하는 이미지를 표시 패널 을 통해 표시할 수 있다. 또 다른 예로, 표시 모듈에서 개인 정보 인증이 실행되는 경우, 지문 센서(1161-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서는 지문 센서(1161-1)를 통해 획득한 입력 데이터를 메모리에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈은 어플리케이션의 로직에 따라 실행된 정보를 표시 패널을 통해 표시할 수 있다. 지문 센서(1161-1)는 표시 모듈 (또는, 표시 패널)의 전체 영역에서 지문 정보를 획득할 수 있도록 배치될 수 있다. 또 다른 예로, 표시 모듈에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서는 입력 센서 (1161-2)를 통해서 사용자 입력을 획득하고, 메모리에 저장된 음악 스트리밍 어플리케이션을 활성화시킨 다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서는 음향 출력 모듈을 활 성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다. 이상에서, 전자 장치의 동작을 간략히 설명하였다. 이하에서 전자 장치의 구성에 대해 상세히 설명 한다. 후술하는 전자 장치의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성 이 둘 이상의 구성으로 분리되어 제공될 수도 있다. 전자 장치는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외 부 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 표시 모듈, 전원 모듈, 내장형 모듈, 및 외장형 모듈을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈, 안테나 모듈, 또는 음향 출력 모듈) 다른 하나의 구성요소(예컨대, 표시 모듈) 에 통합될 수 있다. 프로세서는, 소프트웨어를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구 성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행 할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소 (예컨대, 입력 모듈, 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발 성 메모리에 저장할 수 있다. 프로세서는 메인 프로세서와 보조 프로세서를 포함할 수 있다. 메인 프로세서는 중앙 처리장치(1111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서는 그래픽 처리 유닛(1111-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서는 신경망 처리 장치(1111-3, NPU: neural processing unit)를 더 포함할 수도 있다. 신경망 처리 장치(1111-3)는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어 들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이 상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적 으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다. 보조 프로세서는 컨트롤러(1112-1)를 포함할 수 있다. 컨트롤러(1112-1)는 인터페이스 변환 회로 및 타이 밍 제어 회로를 포함할 수 있다. 일례로, 컨트롤러(1112-1)는 도 21에 도시된 타이밍 제어부를 포함할 수 있다. 컨트롤러(1112-1)는 메인 프로세서로부터 영상 신호를 수신하고, 표시 모듈과의 인터페이스 사양에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력한다. 컨트롤러(1112-1)는 표시 모듈 의 구동에 필요한 각종 제어 신호를 출력할 수 있다. 보조 프로세서는 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 도시되지 않 은 터치 제어 회로 등을 더 포함할 수 있다. 데이터 변환회로(1112-2)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이 터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(1112-3)는 전자 장치에 표시되는 영상이 원하는 감마 특성을 갖도록 영상 데이터 또는 감 마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1112-4)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고,전자 장치에 적용되는 표시 패널의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 터치 제어 회로는 입력 센서(1161-2)로 터치 신호를 공급하고, 터치 신호에 대응하여 입력 센서(1161-2)로부터 센싱 신호를 공급받을 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 터치 제어 회로 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서 또는 컨트롤러(1112-1))에 통합될 수 있다. 데이터 변환회로(1112- 2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 후술하는 소스 드라이버에 통합될 수 도 있다. 메모리는 전자 장치의 적어도 하나의 구성 요소(예컨대, 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 또한, 메모리에는 사용자의 설정에 대응한 다양한 설정 데이터들이 저장될 수 있다. 메모리는 휘발 성 메모리 및 비휘발성 메모리 중 적어도 하나 이상을 포함할 수 있다. 입력 모듈은 전자 장치의 구성 요소(예컨대, 프로세서, 센서 모듈 또는 음향 출력 모 듈)에 사용될 명령 또는 데이터를 전자 장치의 외부(예컨대, 사용자 또는 외부의 전자 장치(200 0))로부터 수신할 수 있다. 입력 모듈은 사용자로부터 명령 또는 데이터가 입력되는 제 1입력 모듈 및 외부 전자 장치로 부터 명령 또는 데이터가 입력되는 제 2입력 모듈을 포함할 수 있다. 제 1입력 모듈은 마이크, 마 우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제 2입력 모듈 은 외부 전자 장치와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시예에 따르면, 제 2입력 모듈은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제 2입력 모듈은 외부 전자 장치와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다. 표시 모듈은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈은 표시 패널, 게이트 드라 이버, 및 소스 드라이버를 포함할 수 있다. 표시 모듈은 표시 패널을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다. 이와 같은 표시 모듈은 도 21에 도시된 표시 장치를 포함할 수 있다. 표시 패널(또는, 디스플레이)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함 할 수 있으며, 표시 패널의 종류는 특별히 제한되지 않는다. 표시 패널은 리지드 타입이거나, 롤링 이 가능하거나 폴딩이 가능한 플렉서블 타입일 수 있다. 표시 모듈은 표시 패널을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다. 표시 패널은 보조 프로세서로부터 영상 데이터를 수신하고, 영상 데이터에 대응하여 제 1구동 전원 (EVDD)으로부터 화소들(PX)을 경유하여 제 2구동 전원(EVSS)으로 공급되는 전류량을 제어하면서 영상을 표시할 수 있다. 게이트 드라이버는 구동칩으로써 표시 패널에 실장될 수 있다. 또한, 게이트 드라이버는 표 시 패널에 집적화될 수 있다. 예컨대, 게이트 드라이버는 표시 패널에 내재화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystalline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)를 포함할 수 있다. 게이트 드라이버 는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널에 주사 신호들 을 출력한다. 게이트 드라이버는 도 21에 도시된 주사 구동부를 포함할 수 있다. 표시 모듈은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(1112-1)로부터 수신한 제어 신호에 응답하여 표시 패널에 발광 제어 신호를 출력한다. 발광 드라이버는 게이트 드라이버와 구 별되어 형성되거나, 게이트 드라이버에 통합될 수 있다. 발광 드라이버는 도 21에 도시된 발광 구동부 를 포함할 수 있다. 소스 드라이버는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아 날로그 전압(예컨대, 데이터 신호)으로 변환한 후 표시 패널에 데이터 신호들을 출력한다. 소스 드라이버 는 도 21에 도시된 데이터 구동부를 포함할 수 있다. 소스 드라이버는 다른 구성요소(예컨대, 컨트롤러(1112-1))에 통합될 수 있다. 상술한 컨트롤러(1112- 1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 소스 드라이버에 통합될 수도 있다. 표시 모듈은 전압 발생 회로를 더 포함할 수 있다. 전압 발생 회로는 표시 패널의 구 동에 필요한 각종 전압들을 출력할 수 있다. 일례로, 전압 발생 회로는 도 21에 도시된 전원 공급부 를 포함할 수 있다. 전압 발생 회로는 도 3에 도시된 DC-DC 컨버터를 포함할 수 있다. 실시예에서, 표시 패널은 복수의 화소들을 각각 포함하는 복수의 화소열들을 포함할 수 있다. 실시예에서, 소스 드라이버는 프로세서로부터 수신한 영상 데이터에 포함된 적색(R), 녹색(G) 및 청색(B)에 대응하는 데이터를 적색 데이터 신호(또는 데이터 전압), 녹색 데이터 신호 및 청색 데이터 신호로 변환하여 하나의 수평 기간 동안 표시 패널에 포함된 복수의 화소열들로 제공할 수 있다. 전원 모듈은 전자 장치의 구성 요소에 전력을 공급한다. 전원 모듈은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함 할 수 있다. 전원 모듈은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다. 전자 장치는 내장형 모듈과 외장형 모듈을 더 포함할 수 있다. 내장형 모듈은 센서 모 듈, 안테나 모듈, 및 음향 출력 모듈을 포함할 수 있다. 외장형 모듈은 카메라 모듈 , 라이트 모듈, 및 통신 모듈을 포함할 수 있다. 센서 모듈은 사용자의 신체에 의한 입력 또는 제 1입력 모듈 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은 지문 센서(1161-1), 입력 센 서(1161-2), 및 디지타이저(1161-3) 중 적어도 어느 하나 이상을 포함할 수 있다. 지문 센서(1161-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1161-1)는 광 방식 또 는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다. 입력 센서(1161-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생 성할 수 있다. 입력 센서(1161-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성한다. 입력 센서(1161- 2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 입력 센서(1161-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장 (electric field) 변화에 기초하여, 입력 센서(1161-2)는 생체 신호를 감지하여 사용자가 원하는 정보를 표시 모듈로 출력할 수 있다. 디지타이저(1161-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1161- 3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(1161-3)는 패시브 펜에 의한 입력을 감 지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 연속공정을 통해 표시 패널 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저 (1161-3) 중 적어도 하나는 표시 패널의 상측에 배치될 수 있고, 지문 센서(1161-1), 입력 센서(1161- 2), 및 디지타이저(1161-3) 중 어느 하나, 예컨대 디지타이저(1161-3)는 표시 패널의 하측에 배치될 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 둘 이상은 동일한 공정을 통해서 하 나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널 과 표시 패널의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 표시 패널에 내장될 수 있다. 즉, 표시 패널에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지 문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나를 동시에 형성할 수 있다. 그밖에 센서 모듈은 전자 장치의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값 을 생성할 수 있다. 센서 모듈은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속 도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다. 안테나 모듈은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전 자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈의 안테나 패턴은 표시 모듈 의 하나의 구성(예컨대 표시 패널) 또는 입력 센서(1161-2) 등에 일체화될 수도 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디 어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포 함할 수 있다. 일 실시예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈 의 음향 출력 패턴은 표시 모듈에 일체화될 수도 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈은 사용자의 유 무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다. 라이트 모듈은 광을 제공할 수 있다. 라이트 모듈은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈은 카메라 모듈과 연동하여 동작하거나 독립적으로 동작할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치 사이의 유선 또는 무선 통신 채널의 수립, 및 수립 된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 셀룰러 통신 모듈, 근거리 무선 통신 모 듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네 트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트 워크를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다. 입력 모듈, 센서 모듈, 카메라 모듈 등은 프로세서와 연동하여 표시 모듈의 동 작을 제어하는데 활용될 수 있다. 프로세서는 입력 모듈로부터 수신된 입력 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈 에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈 또는 라이트 모듈에 출력할 수 있다. 프로세서는 입력 모듈로부터 입력 데이터가 수신되지 않을 경우, 전자 장치(100 0)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치에서 소비되는 전력을 저감시킬 수 있다. 프로세서는 센서 모듈로부터 수신된 센싱 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 지문 센서(1161-1)에 의해 인가된 인증 데이터를 메모리에 저장된 인증 데이터와 비교한 후, 비교 결 과에 따라 어플리케이션을 실행할 수 있다. 프로세서는 입력 센서(1161-2) 또는 디지타이저(1161-3)에 의 해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈에 출력할 수 있 다. 센서 모듈에 온도 센서가 포함되는 경우, 프로세서는 센서 모듈로부터 측정된 온도에 대 한 온도 데이터를 수신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 프로세서는 카메라 모듈로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이 터를 수신할 수 있다. 프로세서는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈로부터의 입력을 통해 사용자의 유무를 판단한 프로세서는 데이터 변 환회로(1112-2) 또는 감마 보정회로(1112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈에 출력할 수 있다. 상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서는 표시 모듈과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통 신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다. 이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재 된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음 을 이해할 수 있을 것이다."}
{"patent_id": "10-2023-0114860", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 DC-DC 컨버터의 PWM 모드를 개략적으로 나타내는 도면이다. 도 2는 DC-DC 컨버터의 PFM 모드를 개략적으로 나타내는 도면이다. 도 3은 본 발명의 일 실시예에 의한 DC-DC 컨버터를 나타내는 도면이다. 도 4는 도 3에 도시된 모드 제어부의 일 실시예를 나타내는 도면이다. 도 5는 도 4에 도시된 온 타임 체크부의 일 실시예를 나타내는 도면이다. 도 6은 도 5에 도시된 온 타임 체크부의 구동 방법의 실시예를 나타내는 파형도이다. 도 7은 도 4에 도시된 오프 타임 체크부의 일 실시예를 나타내는 도면이다. 도 8은 도 7에 도시된 오프 타임 체크부의 구동 방법의 실시예를 나타내는 파형도이다. 도 9는 도 4에 도시된 제 1카운터의 일 실시예를 나타내는 도면이다. 도 10은 도 4에 도시된 제 2카운터의 일 실시예를 나타내는 도면이다. 도 11은 본 발명의 실시예에 의한 DC-DC 컨버터의 동작 과정을 나타내는 흐름도이다. 도 12는 도 3에 도시된 제 1모드 구동부의 일 실시예를 나타내는 도면이다. 도 13은 도 3에 도시된 제 2모드 구동부의 일 실시예를 나타내는 도면이다. 도 14는 도 3에 도시된 제 3모드 구동부의 일 실시예를 나타내는 도면이다. 도 15는 도 4에 도시된 온 타임 체크부의 소비 전력의 시뮬레이션을 나타내는 그래프이다. 도 16은 도 4에 도시된 오프 타임 체크부의 소비 전력의 시뮬레이션을 나타내는 그래프이다. 도 17은 DC-DC 컨버터가 제 1모드에서 제 2모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 18은 DC-DD 컨버터가 제 2모드에서 제 1모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 19는 DC-DC 컨버터가 제 2모드에서 제 3모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 20은 DC-DC 컨버터가 제 3모드에서 제 2모드로 변경되는 과정을 나타내는 시뮬레이션 파형도이다. 도 21은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 도면이다. 도 22는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 23은 도 22에 도시된 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 도 24는 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다."}
