0.6
2017.4
Dec 15 2017
21:07:18
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_dds_compiler_0_0/sim/design_1_dds_compiler_0_0.vhd,1704283850,vhdl,,,,design_1_dds_compiler_0_0,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_xbip_dsp48_macro_0_0/sim/design_1_xbip_dsp48_macro_0_0.vhd,1704280185,vhdl,,,,design_1_xbip_dsp48_macro_0_0,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_xbip_dsp48_macro_0_2/sim/design_1_xbip_dsp48_macro_0_2.vhd,1704280185,vhdl,,,,design_1_xbip_dsp48_macro_0_2,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_xlslice_0_0/sim/design_1_xlslice_0_0.v,1704282461,verilog,,C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_xlslice_0_1/sim/design_1_xlslice_0_1.v,,design_1_xlslice_0_0,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/ip/design_1_xlslice_0_1/sim/design_1_xlslice_0_1.v,1704282461,verilog,,,,design_1_xlslice_0_1,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.ip_user_files/bd/design_1/sim/design_1.vhd,1704283850,vhdl,,,,design_1,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.sim/sim_1/behav/xsim/glbl.v,1513215259,verilog,,,,glbl,,,,,,,,
C:/Users/Paula/Downloads/mezclador/mezclador.srcs/sim_1/new/tb_mezclador.vhd,1704283396,vhdl,,,,tb_mezclador,,,,,,,,
