--
--Gerard Cand칩n Arenas, 2020
--

library ieee;
use ieee.std_logic_1164.all;

use work.constantes.all;
use work.retardos.all;
use work.tipos.all;

use work.componentes_control_SYS.all;

--controlSYS, encargado de emitir las se침ales de control relativas al camino de datos des sistema.
--Emite se침ales relativas a las excepciones producidas por instrucciones
--de sistema (excepSYS y excep_causaSYS). Recibe se침ales relativas a interrupciones y excepciones
--(int_CSR y excep_CSR).

entity control_SYS is
	port (
		reloj, Pcero: in std_logic;
		instr: in st_instr;
		decodificacion, excep_CSR, int_CSR: in std_logic;
		excep_SYS, mret_CSR, peCP_sys, peCSR, PBR_sys: out std_logic;
		mCP_sel, mALU_CSR_sel, mESCSR_sel: out st_mx2_sel;
		excep_causa_SYS: out dato_camino;
		opCSR: out st_opCSR;
		modo_csr: in st_modo
	);
end control_SYS;

architecture compor of control_SYS is
signal estadoSYS: st_estadoSYS;

begin

decSYS: decoSYS port map (estadoSYS => estadoSYS, instr => instr,
									excep_CSR => excep_CSR, int_CSR => int_CSR, mret_CSR => mret_CSR, peCP_sys => peCP_sys, 
									peCSR => peCSR, PBR_sys => PBR_sys, mCP_sel => mCP_sel, mALU_CSR_sel => mALU_CSR_sel, 
									mESCSR_sel => mESCSR_sel, opCSR => opCSR,
									excep_SYS => excep_SYS, excep_causa_SYS => excep_causa_SYS, modo_csr => modo_csr);

aeSYS: automata_estado_SYS port map( reloj => reloj, Pcero => Pcero, instr => instr, decodificacion => decodificacion,
											    estadoSYS => estadoSYS, excep_CSR => excep_CSR);

end;
