--------------------------------------------------------------------------------
Release 14.7 Trace  (nt)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.

C:\Xilinx\14.7\ISE_DS\ISE\bin\nt\unwrapped\trce.exe -intstyle ise -o
mojo_top_0.twr -v 30 -l 30 mojo_top_0_routed.ncd mojo_top_0.pcf

Design file:              mojo_top_0_routed.ncd
Physical constraint file: mojo_top_0.pcf
Device,package,speed:     xc6slx9,tqg144,C,-2 (PRODUCTION 1.23 2013-10-13)
Report level:             verbose report, limited to 30 items per constraint

Environment Variable      Effect 
--------------------      ------ 
NONE                      No environment variables were set
--------------------------------------------------------------------------------

INFO:Timing:3412 - To improve timing, see the Timing Closure User Guide (UG612).
INFO:Timing:2752 - To get complete path coverage, use the unconstrained paths 
   option. All paths that are not constrained will be reported in the 
   unconstrained paths section(s) of the report.
INFO:Timing:3339 - The clock-to-out numbers in this timing report are based on 
   a 50 Ohm transmission line loading model.  For the details of this model, 
   and for more information on accounting for different loading conditions, 
   please see the device datasheet.

================================================================================
Timing constraint: TS_clk = PERIOD TIMEGRP "clk" 50 MHz HIGH 50%;
For more information, see Period Analysis in the Timing Closure User Guide (UG612).

 2949768802609788900 paths analyzed, 1488 endpoints analyzed, 4 failing endpoints
 4 timing errors detected. (4 setup errors, 0 hold errors, 0 component switching limit errors)
 Minimum period is  40.897ns.
--------------------------------------------------------------------------------
Slack:                  -20.897ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.906ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.906ns (19.106ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.890ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.899ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.899ns (19.106ns logic, 21.793ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.889ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.898ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.898ns (19.098ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.889ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.898ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.898ns (19.098ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.887ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.896ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.896ns (19.106ns logic, 21.790ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.882ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.891ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.891ns (19.098ns logic, 21.793ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.882ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.891ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.891ns (19.098ns logic, 21.793ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.881ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.890ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.890ns (19.090ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.880ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.889ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.889ns (19.106ns logic, 21.783ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.879ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.888ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.888ns (19.098ns logic, 21.790ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.879ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.888ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.888ns (19.098ns logic, 21.790ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.874ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.883ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.883ns (19.090ns logic, 21.793ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.872ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.881ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.881ns (19.098ns logic, 21.783ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.872ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.881ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.881ns (19.098ns logic, 21.783ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.871ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.880ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.880ns (19.090ns logic, 21.790ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.871ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.880ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.CMUX    Tcinc                 0.302   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A5      net (fanout=35)       0.695   alumux/M_alu_b[0]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.880ns (19.146ns logic, 21.734ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.869ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.878ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A3      net (fanout=90)       0.709   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.878ns (19.130ns logic, 21.748ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.866ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.875ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X14Y53.C6      net (fanout=32)       0.709   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X14Y53.C       Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1224_o1
    SLICE_X16Y53.B3      net (fanout=5)        0.645   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o_bdd0
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.875ns (19.082ns logic, 21.793ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.864ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.873ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.CMUX    Tcinc                 0.302   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A5      net (fanout=35)       0.695   alumux/M_alu_b[0]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.873ns (19.146ns logic, 21.727ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.864ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.873ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.873ns (19.090ns logic, 21.783ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.863ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.872ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.CMUX    Tcinc                 0.302   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A5      net (fanout=35)       0.695   alumux/M_alu_b[0]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.872ns (19.138ns logic, 21.734ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.863ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.872ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.CMUX    Tcinc                 0.302   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A5      net (fanout=35)       0.695   alumux/M_alu_b[0]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.872ns (19.138ns logic, 21.734ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.862ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_10 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.871ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_10 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.CQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_10
    SLICE_X12Y47.A2      net (fanout=2)        1.185   M_halfsecond_q[10]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A3      net (fanout=90)       0.709   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.871ns (19.130ns logic, 21.741ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.861ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.870ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.474   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lut<0>
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A3      net (fanout=90)       0.709   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.870ns (19.122ns logic, 21.748ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.861ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.870ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.CMUX    Tcinc                 0.302   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A5      net (fanout=35)       0.695   alumux/M_alu_b[0]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.870ns (19.146ns logic, 21.724ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.861ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.870ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A3      net (fanout=90)       0.709   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.474   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lut<0>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.870ns (19.122ns logic, 21.748ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -20.860ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.869ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.869ns (19.069ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.860ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.869ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.869ns (19.069ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.860ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.869ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.B3      net (fanout=90)       0.761   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcyb                0.448   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y54.C6      net (fanout=39)       0.476   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y54.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X16Y55.B4      net (fanout=3)        0.506   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.869ns (19.069ns logic, 21.800ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -20.859ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_halfsecond_q_9 (FF)
  Destination:          M_timeCounter_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      40.868ns (Levels of Logic = 41)
  Clock Path Skew:      0.044ns (0.696 - 0.652)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_halfsecond_q_9 to M_timeCounter_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X10Y45.BQ      Tcko                  0.476   M_halfsecond_q[11]
                                                       M_halfsecond_q_9
    SLICE_X12Y47.A1      net (fanout=2)        1.192   M_halfsecond_q[9]
    SLICE_X12Y47.COUT    Topcya                0.482   Mcompar_GND_1_o_INV_1040_o_cy[3]
                                                       Mcompar_GND_1_o_INV_1040_o_lutdi
                                                       Mcompar_GND_1_o_INV_1040_o_cy<3>
    SLICE_X12Y48.CIN     net (fanout=1)        0.003   Mcompar_GND_1_o_INV_1040_o_cy[3]
    SLICE_X12Y48.BMUX    Tcinb                 0.286   M_oState_q_FSM_FFd1_1
                                                       alumux/Mmux_M_alu_b11_cy
    SLICE_X14Y47.A3      net (fanout=90)       0.709   Mcompar_GND_1_o_INV_1040_o_cy[5]
    SLICE_X14Y47.COUT    Topcya                0.472   M_oState_q_FSM_FFd1_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_lut<0>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<3>
    SLICE_X14Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy[3]
    SLICE_X14Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<12>_cy<4>
    SLICE_X15Y48.C5      net (fanout=22)       0.270   alumux/alu/mod/a[15]_b[15]_div_1_OUT[12]
    SLICE_X15Y48.C       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1131_o131
    SLICE_X12Y49.A5      net (fanout=4)        0.501   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi2
    SLICE_X12Y49.COUT    Topcya                0.482   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_lutdi
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy<3>
    SLICE_X12Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<11>_cy[3]
    SLICE_X12Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1147_o1_cy
    SLICE_X17Y51.D6      net (fanout=21)       0.667   alumux/alu/mod/a[15]_b[15]_div_1_OUT[11]
    SLICE_X17Y51.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1158_o141
    SLICE_X16Y49.B3      net (fanout=5)        0.663   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1145_o
    SLICE_X16Y49.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X16Y50.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X16Y50.AMUX    Tcina                 0.230   alumux/alu/mod/a[15]_b[15]_div_1/a[15]_GND_13_o_MUX_1143_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X17Y49.D6      net (fanout=26)       0.420   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X17Y49.D       Tilo                  0.259   M_oState_q_FSM_FFd2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X16Y51.B3      net (fanout=4)        0.650   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X16Y51.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X16Y52.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X16Y52.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X15Y52.D5      net (fanout=28)       0.541   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X15Y52.D       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X18Y54.B3      net (fanout=5)        0.903   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X18Y54.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X18Y55.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X18Y55.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X15Y53.A5      net (fanout=32)       0.932   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X15Y53.A       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X16Y53.B5      net (fanout=3)        0.429   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X16Y53.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X16Y54.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X16Y54.BMUX    Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1272_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X13Y53.B6      net (fanout=35)       0.774   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X13Y53.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[13]_GND_13_o_MUX_1265_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1248_o1
    SLICE_X18Y52.B5      net (fanout=5)        0.736   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o_bdd0
    SLICE_X18Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X18Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X18Y53.BMUX    Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X17Y55.B6      net (fanout=39)       0.747   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X17Y55.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X16Y55.B5      net (fanout=5)        0.225   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X16Y55.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X16Y56.CIN     net (fanout=1)        0.082   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X16Y56.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X15Y52.B3      net (fanout=41)       0.927   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X15Y52.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X14Y57.B5      net (fanout=6)        0.703   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X14Y57.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X14Y58.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X14Y58.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X9Y58.D6       net (fanout=45)       0.901   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X9Y58.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1314_o1
    SLICE_X12Y58.B3      net (fanout=5)        0.956   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
    SLICE_X12Y58.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X12Y59.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X12Y59.CMUX    Tcinc                 0.302   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X9Y58.C5       net (fanout=46)       1.064   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X9Y58.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B4       net (fanout=4)        0.865   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X13Y60.B6      net (fanout=34)       1.288   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X13Y60.B       Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi6
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1356_o161
    SLICE_X4Y61.DX       net (fanout=2)        1.199   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi7
    SLICE_X4Y61.DMUX     Tdxd                  0.321   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X7Y57.C6       net (fanout=10)       0.639   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X7Y57.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1335_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X12Y60.B5      net (fanout=1)        1.097   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X12Y60.COUT    Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X12Y61.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X12Y61.DMUX    Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        1.009   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.B6       net (fanout=2)        0.613   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.373   M_timeCounter_q[0]
                                                       Mmux_M_timeCounter_d11
                                                       M_timeCounter_q_0
    -------------------------------------------------  ---------------------------
    Total                                     40.868ns (19.130ns logic, 21.738ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------

Component Switching Limit Checks: TS_clk = PERIOD TIMEGRP "clk" 50 MHz HIGH 50%;
--------------------------------------------------------------------------------
Slack: 17.334ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 2.666ns (375.094MHz) (Tbcper_I)
  Physical resource: clk_BUFGP/BUFG/I0
  Logical resource: clk_BUFGP/BUFG/I0
  Location pin: BUFGMUX_X2Y11.I0
  Clock network: clk_BUFGP/IBUFG
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button7_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button5_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button2_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button0_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button3_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button6_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button4_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button1_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y21.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[3]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_0/CK
  Location pin: SLICE_X4Y7.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[3]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_1/CK
  Location pin: SLICE_X4Y7.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[3]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_2/CK
  Location pin: SLICE_X4Y7.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[3]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_3/CK
  Location pin: SLICE_X4Y7.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[7]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_4/CK
  Location pin: SLICE_X4Y8.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[7]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_5/CK
  Location pin: SLICE_X4Y8.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[7]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_6/CK
  Location pin: SLICE_X4Y8.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[7]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_7/CK
  Location pin: SLICE_X4Y8.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[11]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_8/CK
  Location pin: SLICE_X4Y9.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[11]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_9/CK
  Location pin: SLICE_X4Y9.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[11]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_10/CK
  Location pin: SLICE_X4Y9.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[11]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_11/CK
  Location pin: SLICE_X4Y9.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[15]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_12/CK
  Location pin: SLICE_X4Y10.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[15]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_13/CK
  Location pin: SLICE_X4Y10.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[15]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_14/CK
  Location pin: SLICE_X4Y10.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[15]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_15/CK
  Location pin: SLICE_X4Y10.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[19]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_16/CK
  Location pin: SLICE_X4Y11.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[19]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_17/CK
  Location pin: SLICE_X4Y11.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[19]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_18/CK
  Location pin: SLICE_X4Y11.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button4_cond/M_ctr_q[19]/CLK
  Logical resource: buttons/button4_cond/M_ctr_q_19/CK
  Location pin: SLICE_X4Y11.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_ctr_q[3]/CLK
  Logical resource: buttons/button1_cond/M_ctr_q_0/CK
  Location pin: SLICE_X16Y3.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------


1 constraint not met.


Data Sheet report:
-----------------
All values displayed in nanoseconds (ns)

Clock to Setup on destination clock clk
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
clk            |   40.897|         |         |         |
---------------+---------+---------+---------+---------+


Timing summary:
---------------

Timing errors: 4  Score: 83383  (Setup/Max: 83383, Hold: 0)

Constraints cover 2949768802609788900 paths, 0 nets, and 2870 connections

Design statistics:
   Minimum period:  40.897ns{1}   (Maximum frequency:  24.452MHz)


------------------------------------Footnotes-----------------------------------
1)  The minimum period statistic assumes all single cycle delays.

Analysis completed Thu Dec 06 23:13:39 2018 
--------------------------------------------------------------------------------

Trace Settings:
-------------------------
Trace Settings 

Peak Memory Usage: 177 MB



