Fitter report for Lab2MipsUnicycle
Mon Nov 09 10:03:26 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 09 10:03:26 2020       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; Lab2MipsUnicycle                            ;
; Top-level Entity Name              ; alu32bit                                    ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL006YU256C6G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 148 / 6,272 ( 2 % )                         ;
;     Total combinational functions  ; 148 / 6,272 ( 2 % )                         ;
;     Dedicated logic registers      ; 0 / 6,272 ( 0 % )                           ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 102 / 177 ( 58 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; auto                                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 363 ) ; 0.00 % ( 0 / 363 )         ; 0.00 % ( 0 / 363 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 363 ) ; 0.00 % ( 0 / 363 )         ; 0.00 % ( 0 / 363 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 353 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Pedro Nogueira/Documents/projects/oaclab2/output_files/Lab2MipsUnicycle.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 148 / 6,272 ( 2 % ) ;
;     -- Combinational with no register       ; 148                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 111                 ;
;     -- 3 input functions                    ; 1                   ;
;     -- <=2 input functions                  ; 36                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 148                 ;
;     -- arithmetic mode                      ; 0                   ;
;                                             ;                     ;
; Total registers*                            ; 0 / 7,106 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 6,272 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 834 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 13 / 392 ( 3 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 102 / 177 ( 58 % )  ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global signals                              ; 0                   ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0.7% / 0.7% / 0.8%  ;
; Peak interconnect usage (total/H/V)         ; 1.8% / 1.7% / 2.0%  ;
; Maximum fan-out                             ; 67                  ;
; Highest non-global fan-out                  ; 67                  ;
; Total fan-out                               ; 660                 ;
; Average fan-out                             ; 1.82                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 148 / 6272 ( 2 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 148                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 111                ; 0                              ;
;     -- 3 input functions                    ; 1                  ; 0                              ;
;     -- <=2 input functions                  ; 36                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 148                ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 0                  ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 6272 ( 0 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 13 / 392 ( 3 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 102                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 655                ; 5                              ;
;     -- Registered Connections               ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 68                 ; 0                              ;
;     -- Output Ports                         ; 34                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Input1_0     ; L15   ; 5        ; 34           ; 8            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_1     ; K15   ; 5        ; 34           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_10    ; D11   ; 7        ; 32           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_11    ; A11   ; 7        ; 25           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_12    ; A13   ; 7        ; 30           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_13    ; C14   ; 7        ; 32           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_14    ; B14   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_15    ; E10   ; 7        ; 28           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_16    ; L12   ; 5        ; 34           ; 3            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_17    ; M10   ; 4        ; 28           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_18    ; T15   ; 4        ; 30           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_19    ; K10   ; 4        ; 25           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_2     ; B13   ; 7        ; 30           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_20    ; N8    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_21    ; T11   ; 4        ; 23           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_22    ; R10   ; 4        ; 21           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_23    ; R9    ; 4        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_24    ; R13   ; 4        ; 28           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_25    ; L11   ; 4        ; 32           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_26    ; T13   ; 4        ; 28           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_27    ; P11   ; 4        ; 28           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_28    ; J13   ; 5        ; 34           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_29    ; N13   ; 5        ; 34           ; 2            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_3     ; L8    ; 3        ; 13           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_30    ; J15   ; 5        ; 34           ; 10           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_31    ; N15   ; 5        ; 34           ; 7            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_4     ; T6    ; 3        ; 11           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_5     ; M1    ; 2        ; 0            ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_6     ; M7    ; 3        ; 9            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_7     ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_8     ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input1_9     ; B10   ; 7        ; 21           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_0     ; L14   ; 5        ; 34           ; 7            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_1     ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_10    ; B12   ; 7        ; 25           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_11    ; A12   ; 7        ; 25           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_12    ; D14   ; 7        ; 32           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_13    ; C16   ; 6        ; 34           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_14    ; F14   ; 6        ; 34           ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_15    ; A14   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_16    ; R14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_17    ; T12   ; 4        ; 25           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_18    ; R12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_19    ; P9    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_2     ; B11   ; 7        ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_20    ; N9    ; 4        ; 21           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_21    ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_22    ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_23    ; T7    ; 3        ; 13           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_24    ; N12   ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_25    ; M11   ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_26    ; P14   ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_27    ; T14   ; 4        ; 30           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_28    ; J11   ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_29    ; K11   ; 5        ; 34           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_3     ; F11   ; 7        ; 23           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_30    ; F13   ; 6        ; 34           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_31    ; J2    ; 2        ; 0            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_4     ; T9    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_5     ; P8    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_6     ; M2    ; 2        ; 0            ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_7     ; A9    ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_8     ; F9    ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Input2_9     ; A15   ; 7        ; 21           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; InvertInput1 ; G15   ; 6        ; 34           ; 17           ; 14           ; 67                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; InvertInput2 ; D15   ; 6        ; 34           ; 19           ; 0            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Selector0    ; A8    ; 8        ; 16           ; 24           ; 14           ; 62                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; Selector1    ; E9    ; 7        ; 18           ; 24           ; 21           ; 35                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Bne      ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Overflow ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result0  ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result1  ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result10 ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result11 ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result12 ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result13 ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result14 ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result15 ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result16 ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result17 ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result18 ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result19 ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result2  ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result20 ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result21 ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result22 ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result23 ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result24 ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result25 ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result26 ; K12   ; 5        ; 34           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result27 ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result28 ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result29 ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result3  ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result30 ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result31 ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result4  ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result5  ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result6  ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result7  ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result8  ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result9  ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; Overflow                ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; Input1_30               ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; InvertInput1            ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; Result2                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; Input2_1                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 15 ( 27 % )   ; 2.5V          ; --           ;
; 2        ; 4 / 19 ( 21 % )   ; 2.5V          ; --           ;
; 3        ; 12 / 26 ( 46 % )  ; 2.5V          ; --           ;
; 4        ; 27 / 27 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 22 / 25 ( 88 % )  ; 2.5V          ; --           ;
; 6        ; 10 / 14 ( 71 % )  ; 2.5V          ; --           ;
; 7        ; 25 / 26 ( 96 % )  ; 2.5V          ; --           ;
; 8        ; 3 / 25 ( 12 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; Selector0                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; Input2_7                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; Result9                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; Input1_11                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; Input2_11                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; Input1_12                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 155        ; 7        ; Input2_15                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; Input2_9                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; Result8                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; Result7                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; Input1_9                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; Input2_2                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; Input2_10                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; Input1_2                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 156        ; 7        ; Input1_14                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; Input1_7                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; Result10                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; Input1_13                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 147        ; 6        ; Result12                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; Input2_13                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; Input1_8                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; Input1_10                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; Input2_12                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 144        ; 6        ; InvertInput2                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; Result15                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; Input2_1                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; Selector1                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; Input1_15                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; Result13                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; Input2_8                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; Result14                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; Input2_3                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; Input2_30                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; Input2_14                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; Result2                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; Result11                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; InvertInput1                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; Input2_31                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; Input2_28                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; Bne                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; Input1_28                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; Result30                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; Input1_30                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; Overflow                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; Result16                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; Input1_19                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; Input2_29                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; Result26                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; Input1_1                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; Result1                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; Result28                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; Result3                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; Input1_3                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; Input2_21                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; Result18                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 99         ; 4        ; Input1_25                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 104        ; 5        ; Input1_16                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 114        ; 5        ; Result0                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; Input2_0                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 116        ; 5        ; Input1_0                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 115        ; 5        ; Result31                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; Input1_5                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 25         ; 2        ; Input2_6                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; Input1_6                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; Result5                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; Input2_22                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; Input1_17                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 100        ; 4        ; Input2_25                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; Input1_20                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; Input2_20                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; Result24                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 101        ; 4        ; Input2_24                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ; 102        ; 5        ; Input1_29                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 106        ; 5        ; Result29                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 112        ; 5        ; Input1_31                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; Result25                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; Input2_5                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; Input2_19                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; Input1_27                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; Input2_26                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 107        ; 5        ; Result17                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 5        ; Result19                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; Result6                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; Result4                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; Result22                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; Input1_23                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; Input1_22                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; Result21                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; Input2_18                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; Input1_24                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 97         ; 4        ; Input2_16                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; Result27                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; Input1_4                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; Input2_23                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; Result20                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; Input2_4                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; Result23                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; Input1_21                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; Input2_17                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 92         ; 4        ; Input1_26                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 95         ; 4        ; Input2_27                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 96         ; 4        ; Input1_18                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; Result0      ; Incomplete set of assignments ;
; Result1      ; Incomplete set of assignments ;
; Result2      ; Incomplete set of assignments ;
; Result3      ; Incomplete set of assignments ;
; Result4      ; Incomplete set of assignments ;
; Result5      ; Incomplete set of assignments ;
; Result6      ; Incomplete set of assignments ;
; Result7      ; Incomplete set of assignments ;
; Result8      ; Incomplete set of assignments ;
; Result9      ; Incomplete set of assignments ;
; Result10     ; Incomplete set of assignments ;
; Result11     ; Incomplete set of assignments ;
; Result12     ; Incomplete set of assignments ;
; Result13     ; Incomplete set of assignments ;
; Result14     ; Incomplete set of assignments ;
; Result15     ; Incomplete set of assignments ;
; Result16     ; Incomplete set of assignments ;
; Result17     ; Incomplete set of assignments ;
; Result18     ; Incomplete set of assignments ;
; Result19     ; Incomplete set of assignments ;
; Result20     ; Incomplete set of assignments ;
; Result21     ; Incomplete set of assignments ;
; Result22     ; Incomplete set of assignments ;
; Result23     ; Incomplete set of assignments ;
; Result24     ; Incomplete set of assignments ;
; Result25     ; Incomplete set of assignments ;
; Result26     ; Incomplete set of assignments ;
; Result27     ; Incomplete set of assignments ;
; Result28     ; Incomplete set of assignments ;
; Result29     ; Incomplete set of assignments ;
; Result30     ; Incomplete set of assignments ;
; Result31     ; Incomplete set of assignments ;
; Bne          ; Incomplete set of assignments ;
; Overflow     ; Incomplete set of assignments ;
; Selector0    ; Incomplete set of assignments ;
; Selector1    ; Incomplete set of assignments ;
; InvertInput1 ; Incomplete set of assignments ;
; Input1_30    ; Incomplete set of assignments ;
; InvertInput2 ; Incomplete set of assignments ;
; Input2_30    ; Incomplete set of assignments ;
; Input1_29    ; Incomplete set of assignments ;
; Input2_29    ; Incomplete set of assignments ;
; Input1_28    ; Incomplete set of assignments ;
; Input2_28    ; Incomplete set of assignments ;
; Input1_27    ; Incomplete set of assignments ;
; Input2_27    ; Incomplete set of assignments ;
; Input1_26    ; Incomplete set of assignments ;
; Input2_26    ; Incomplete set of assignments ;
; Input1_25    ; Incomplete set of assignments ;
; Input2_25    ; Incomplete set of assignments ;
; Input1_24    ; Incomplete set of assignments ;
; Input2_24    ; Incomplete set of assignments ;
; Input1_23    ; Incomplete set of assignments ;
; Input2_23    ; Incomplete set of assignments ;
; Input1_22    ; Incomplete set of assignments ;
; Input2_22    ; Incomplete set of assignments ;
; Input1_21    ; Incomplete set of assignments ;
; Input2_21    ; Incomplete set of assignments ;
; Input1_20    ; Incomplete set of assignments ;
; Input2_20    ; Incomplete set of assignments ;
; Input1_19    ; Incomplete set of assignments ;
; Input2_19    ; Incomplete set of assignments ;
; Input1_18    ; Incomplete set of assignments ;
; Input2_18    ; Incomplete set of assignments ;
; Input1_17    ; Incomplete set of assignments ;
; Input2_17    ; Incomplete set of assignments ;
; Input1_16    ; Incomplete set of assignments ;
; Input2_16    ; Incomplete set of assignments ;
; Input1_15    ; Incomplete set of assignments ;
; Input2_15    ; Incomplete set of assignments ;
; Input1_14    ; Incomplete set of assignments ;
; Input2_14    ; Incomplete set of assignments ;
; Input1_13    ; Incomplete set of assignments ;
; Input2_13    ; Incomplete set of assignments ;
; Input1_12    ; Incomplete set of assignments ;
; Input2_12    ; Incomplete set of assignments ;
; Input1_11    ; Incomplete set of assignments ;
; Input2_11    ; Incomplete set of assignments ;
; Input1_10    ; Incomplete set of assignments ;
; Input2_10    ; Incomplete set of assignments ;
; Input1_9     ; Incomplete set of assignments ;
; Input2_9     ; Incomplete set of assignments ;
; Input1_8     ; Incomplete set of assignments ;
; Input2_8     ; Incomplete set of assignments ;
; Input1_7     ; Incomplete set of assignments ;
; Input2_7     ; Incomplete set of assignments ;
; Input1_6     ; Incomplete set of assignments ;
; Input2_6     ; Incomplete set of assignments ;
; Input1_5     ; Incomplete set of assignments ;
; Input2_5     ; Incomplete set of assignments ;
; Input1_4     ; Incomplete set of assignments ;
; Input2_4     ; Incomplete set of assignments ;
; Input1_3     ; Incomplete set of assignments ;
; Input2_3     ; Incomplete set of assignments ;
; Input1_2     ; Incomplete set of assignments ;
; Input2_2     ; Incomplete set of assignments ;
; Input2_0     ; Incomplete set of assignments ;
; Input1_0     ; Incomplete set of assignments ;
; Input2_1     ; Incomplete set of assignments ;
; Input1_1     ; Incomplete set of assignments ;
; Input2_31    ; Incomplete set of assignments ;
; Input1_31    ; Incomplete set of assignments ;
; Result0      ; Missing location assignment   ;
; Result1      ; Missing location assignment   ;
; Result2      ; Missing location assignment   ;
; Result3      ; Missing location assignment   ;
; Result4      ; Missing location assignment   ;
; Result5      ; Missing location assignment   ;
; Result6      ; Missing location assignment   ;
; Result7      ; Missing location assignment   ;
; Result8      ; Missing location assignment   ;
; Result9      ; Missing location assignment   ;
; Result10     ; Missing location assignment   ;
; Result11     ; Missing location assignment   ;
; Result12     ; Missing location assignment   ;
; Result13     ; Missing location assignment   ;
; Result14     ; Missing location assignment   ;
; Result15     ; Missing location assignment   ;
; Result16     ; Missing location assignment   ;
; Result17     ; Missing location assignment   ;
; Result18     ; Missing location assignment   ;
; Result19     ; Missing location assignment   ;
; Result20     ; Missing location assignment   ;
; Result21     ; Missing location assignment   ;
; Result22     ; Missing location assignment   ;
; Result23     ; Missing location assignment   ;
; Result24     ; Missing location assignment   ;
; Result25     ; Missing location assignment   ;
; Result26     ; Missing location assignment   ;
; Result27     ; Missing location assignment   ;
; Result28     ; Missing location assignment   ;
; Result29     ; Missing location assignment   ;
; Result30     ; Missing location assignment   ;
; Result31     ; Missing location assignment   ;
; Bne          ; Missing location assignment   ;
; Overflow     ; Missing location assignment   ;
; Selector0    ; Missing location assignment   ;
; Selector1    ; Missing location assignment   ;
; InvertInput1 ; Missing location assignment   ;
; Input1_30    ; Missing location assignment   ;
; InvertInput2 ; Missing location assignment   ;
; Input2_30    ; Missing location assignment   ;
; Input1_29    ; Missing location assignment   ;
; Input2_29    ; Missing location assignment   ;
; Input1_28    ; Missing location assignment   ;
; Input2_28    ; Missing location assignment   ;
; Input1_27    ; Missing location assignment   ;
; Input2_27    ; Missing location assignment   ;
; Input1_26    ; Missing location assignment   ;
; Input2_26    ; Missing location assignment   ;
; Input1_25    ; Missing location assignment   ;
; Input2_25    ; Missing location assignment   ;
; Input1_24    ; Missing location assignment   ;
; Input2_24    ; Missing location assignment   ;
; Input1_23    ; Missing location assignment   ;
; Input2_23    ; Missing location assignment   ;
; Input1_22    ; Missing location assignment   ;
; Input2_22    ; Missing location assignment   ;
; Input1_21    ; Missing location assignment   ;
; Input2_21    ; Missing location assignment   ;
; Input1_20    ; Missing location assignment   ;
; Input2_20    ; Missing location assignment   ;
; Input1_19    ; Missing location assignment   ;
; Input2_19    ; Missing location assignment   ;
; Input1_18    ; Missing location assignment   ;
; Input2_18    ; Missing location assignment   ;
; Input1_17    ; Missing location assignment   ;
; Input2_17    ; Missing location assignment   ;
; Input1_16    ; Missing location assignment   ;
; Input2_16    ; Missing location assignment   ;
; Input1_15    ; Missing location assignment   ;
; Input2_15    ; Missing location assignment   ;
; Input1_14    ; Missing location assignment   ;
; Input2_14    ; Missing location assignment   ;
; Input1_13    ; Missing location assignment   ;
; Input2_13    ; Missing location assignment   ;
; Input1_12    ; Missing location assignment   ;
; Input2_12    ; Missing location assignment   ;
; Input1_11    ; Missing location assignment   ;
; Input2_11    ; Missing location assignment   ;
; Input1_10    ; Missing location assignment   ;
; Input2_10    ; Missing location assignment   ;
; Input1_9     ; Missing location assignment   ;
; Input2_9     ; Missing location assignment   ;
; Input1_8     ; Missing location assignment   ;
; Input2_8     ; Missing location assignment   ;
; Input1_7     ; Missing location assignment   ;
; Input2_7     ; Missing location assignment   ;
; Input1_6     ; Missing location assignment   ;
; Input2_6     ; Missing location assignment   ;
; Input1_5     ; Missing location assignment   ;
; Input2_5     ; Missing location assignment   ;
; Input1_4     ; Missing location assignment   ;
; Input2_4     ; Missing location assignment   ;
; Input1_3     ; Missing location assignment   ;
; Input2_3     ; Missing location assignment   ;
; Input1_2     ; Missing location assignment   ;
; Input2_2     ; Missing location assignment   ;
; Input2_0     ; Missing location assignment   ;
; Input1_0     ; Missing location assignment   ;
; Input2_1     ; Missing location assignment   ;
; Input1_1     ; Missing location assignment   ;
; Input2_31    ; Missing location assignment   ;
; Input1_31    ; Missing location assignment   ;
+--------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                          ; Entity Name     ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+-----------------+--------------+
; |alu32bit                      ; 148 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 102  ; 0            ; 148 (0)      ; 0 (0)             ; 0 (0)            ; |alu32bit                                                    ; alu32bit        ; work         ;
;    |mini_alu:inst11|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst11                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst11|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst11|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst11|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst11|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst13|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst13                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst13|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst13|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst13|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst15|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst15                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst15|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst15|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst15|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst17|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst17                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst17|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst17|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst17|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst19|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst19                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst19|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst19|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst19|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst21|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst21                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst21|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst21|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst21|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst23|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst23                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst23|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst23|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst23|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst25|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst25                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst25|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst25|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst25|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst27|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst27                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst27|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst27|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst27|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst29|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst29                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst29|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst29|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst29|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst31|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst31                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst31|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst31|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst31|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst33|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst33                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst33|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst33|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst33|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst35|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst35                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst35|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst35|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst35|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst37|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst37                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst37|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst37|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst37|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst39|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst39                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst39|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst39|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst39|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst3|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3                                     ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|fulladder2_1bit:inst31              ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|mux2_1bit:inst33                    ; mux2_1bit       ; work         ;
;       |mux2_1bit:inst|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|mux2_1bit:inst                      ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|mux4_1bit:inst34                    ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst2    ; mux2_1bit       ; work         ;
;          |mux2_1bit:inst|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst     ; mux2_1bit       ; work         ;
;    |mini_alu:inst41|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst41                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst41|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst41|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst41|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst43|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst43                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst43|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst43|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst43|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst45|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst45                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst45|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst45|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst45|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst47|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst47                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst47|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst47|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst47|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst49|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst49                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst49|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst49|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst49|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst51|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst51                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst51|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst51|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst51|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst53|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst53                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst53|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst53|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst53|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst55|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst55                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst55|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst55|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst55|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;    |mini_alu:inst5700|         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5700                                  ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5700|fulladder2_1bit:inst31           ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5700|mux2_1bit:inst33                 ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5700|mux4_1bit:inst34                 ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2 ; mux2_1bit       ; work         ;
;    |mini_alu:inst5900|         ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5900                                  ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5900|fulladder2_1bit:inst31           ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5900|mux2_1bit:inst33                 ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5900|mux4_1bit:inst34                 ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2 ; mux2_1bit       ; work         ;
;    |mini_alu:inst5|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5                                     ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5|fulladder2_1bit:inst31              ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5|mux2_1bit:inst33                    ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5|mux4_1bit:inst34                    ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2    ; mux2_1bit       ; work         ;
;    |mini_alu:inst61|           ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;          |mux2_1bit:inst|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst    ; mux2_1bit       ; work         ;
;    |mini_alu:inst63|           ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63                                    ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63|fulladder2_1bit:inst31             ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63|mux2_1bit:inst33                   ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63|mux4_1bit:inst34                   ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst2   ; mux2_1bit       ; work         ;
;          |mux2_1bit:inst|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst    ; mux2_1bit       ; work         ;
;    |mini_alu:inst700|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst700                                   ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst700|fulladder2_1bit:inst31            ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst700|mux2_1bit:inst33                  ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst700|mux4_1bit:inst34                  ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2  ; mux2_1bit       ; work         ;
;    |mini_alu:inst900|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst900                                   ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst900|fulladder2_1bit:inst31            ; fulladder2_1bit ; work         ;
;       |mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst900|mux2_1bit:inst33                  ; mux2_1bit       ; work         ;
;       |mux4_1bit:inst34|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst900|mux4_1bit:inst34                  ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2  ; mux2_1bit       ; work         ;
;    |mini_alu:inst|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst                                      ; mini_alu        ; work         ;
;       |fulladder2_1bit:inst31| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst|fulladder2_1bit:inst31               ; fulladder2_1bit ; work         ;
;       |mux4_1bit:inst34|       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst|mux4_1bit:inst34                     ; mux4_1bit       ; work         ;
;          |mux2_1bit:inst2|     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |alu32bit|mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2     ; mux2_1bit       ; work         ;
;    |or32:inst1|                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |alu32bit|or32:inst1                                         ; or32            ; work         ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Result0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result5      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result6      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result7      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result8      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result9      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result10     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result11     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result12     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result13     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result14     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result15     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result16     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result17     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result18     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result19     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result20     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result21     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result22     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result23     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result24     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result25     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result26     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result27     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result28     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result29     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result30     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result31     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bne          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Overflow     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Selector0    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Selector1    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; InvertInput1 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_30    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; InvertInput2 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_30    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_29    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_29    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_28    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_28    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_27    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_27    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_26    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_26    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_25    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_25    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_24    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_24    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_23    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_23    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_22    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_22    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_21    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_21    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_20    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_20    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_19    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_19    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_18    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_18    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_17    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_17    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_16    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_16    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_15    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_15    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_14    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_14    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_13    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_13    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_12    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_12    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_11    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_11    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_10    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_10    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_9     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_9     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_8     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_8     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_7     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_7     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_6     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_6     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Input1_5     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Input2_5     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_4     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_4     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_3     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_3     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input1_2     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_2     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_0     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_0     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input2_1     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_1     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Input2_31    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Input1_31    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; Selector0                                                         ;                   ;         ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0     ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~4     ; 0                 ; 6       ;
;      - mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1    ; 0                 ; 6       ;
;      - mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
;      - mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1  ; 0                 ; 6       ;
;      - mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
;      - mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1  ; 0                 ; 6       ;
;      - mini_alu:inst11|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst11|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 0                 ; 6       ;
;      - mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1 ; 0                 ; 6       ;
;      - mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 0                 ; 6       ;
;      - mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1 ; 0                 ; 6       ;
;      - mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
; Selector1                                                         ;                   ;         ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0     ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst|inst3~0     ; 0                 ; 6       ;
;      - mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1    ; 0                 ; 6       ;
;      - mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1  ; 0                 ; 6       ;
;      - mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1  ; 0                 ; 6       ;
;      - mini_alu:inst11|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
;      - mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1 ; 0                 ; 6       ;
;      - mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1 ; 0                 ; 6       ;
;      - mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1   ; 0                 ; 6       ;
; InvertInput1                                                      ;                   ;         ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst3                 ; 0                 ; 6       ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst2                 ; 0                 ; 6       ;
;      - mini_alu:inst3|mux2_1bit:inst|inst3~0                      ; 0                 ; 6       ;
;      - mini_alu:inst5|fulladder2_1bit:inst31|inst4~0              ; 0                 ; 6       ;
;      - mini_alu:inst700|fulladder2_1bit:inst31|inst4~0            ; 0                 ; 6       ;
;      - mini_alu:inst900|fulladder2_1bit:inst31|inst4~0            ; 0                 ; 6       ;
;      - mini_alu:inst11|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst13|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst15|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst17|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst19|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst21|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst23|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst25|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst27|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst29|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst31|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst33|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst35|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst37|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst39|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst41|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst43|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst45|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst47|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst49|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst51|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst53|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst55|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst5700|fulladder2_1bit:inst31|inst4~0           ; 0                 ; 6       ;
;      - mini_alu:inst5900|fulladder2_1bit:inst31|inst4~0           ; 0                 ; 6       ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst63|fulladder2_1bit:inst31|inst1               ; 0                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1     ; 0                 ; 6       ;
;      - mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst|inst3~0     ; 0                 ; 6       ;
;      - mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
;      - mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
;      - mini_alu:inst11|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
;      - mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 0                 ; 6       ;
;      - mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 0                 ; 6       ;
;      - mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst1~0             ; 0                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 0                 ; 6       ;
;      - mini_alu:inst63|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
; Input1_30                                                         ;                   ;         ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst61|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 1                 ; 6       ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst1~0             ; 1                 ; 6       ;
; InvertInput2                                                      ;                   ;         ;
;      - mini_alu:inst61|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst5900|mux2_1bit:inst33|inst3~0                 ; 0                 ; 6       ;
;      - mini_alu:inst5700|mux2_1bit:inst33|inst3~0                 ; 0                 ; 6       ;
;      - mini_alu:inst55|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst53|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst51|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst49|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst47|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst45|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst43|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst41|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst39|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst37|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst35|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst33|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst31|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst29|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst27|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst25|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst23|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst21|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst19|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst17|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst15|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst13|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst11|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst900|mux2_1bit:inst33|inst3~0                  ; 0                 ; 6       ;
;      - mini_alu:inst700|mux2_1bit:inst33|inst3~0                  ; 0                 ; 6       ;
;      - mini_alu:inst5|mux2_1bit:inst33|inst3~0                    ; 0                 ; 6       ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst3                 ; 0                 ; 6       ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst2                 ; 0                 ; 6       ;
;      - mini_alu:inst3|mux2_1bit:inst33|inst3~0                    ; 0                 ; 6       ;
;      - mini_alu:inst63|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~2     ; 0                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~3     ; 0                 ; 6       ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst1~0             ; 0                 ; 6       ;
; Input2_30                                                         ;                   ;         ;
;      - mini_alu:inst61|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
;      - mini_alu:inst61|fulladder2_1bit:inst31|inst1~0             ; 0                 ; 6       ;
; Input1_29                                                         ;                   ;         ;
;      - mini_alu:inst5900|fulladder2_1bit:inst31|inst4~0           ; 1                 ; 6       ;
;      - mini_alu:inst5900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 1                 ; 6       ;
; Input2_29                                                         ;                   ;         ;
;      - mini_alu:inst5900|mux2_1bit:inst33|inst3~0                 ; 0                 ; 6       ;
; Input1_28                                                         ;                   ;         ;
;      - mini_alu:inst5700|fulladder2_1bit:inst31|inst4~0           ; 1                 ; 6       ;
;      - mini_alu:inst5700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0 ; 1                 ; 6       ;
; Input2_28                                                         ;                   ;         ;
;      - mini_alu:inst5700|mux2_1bit:inst33|inst3~0                 ; 0                 ; 6       ;
; Input1_27                                                         ;                   ;         ;
;      - mini_alu:inst55|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst55|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_27                                                         ;                   ;         ;
;      - mini_alu:inst55|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_26                                                         ;                   ;         ;
;      - mini_alu:inst53|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst53|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_26                                                         ;                   ;         ;
;      - mini_alu:inst53|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_25                                                         ;                   ;         ;
;      - mini_alu:inst51|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst51|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_25                                                         ;                   ;         ;
;      - mini_alu:inst51|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_24                                                         ;                   ;         ;
;      - mini_alu:inst49|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst49|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_24                                                         ;                   ;         ;
;      - mini_alu:inst49|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_23                                                         ;                   ;         ;
;      - mini_alu:inst47|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst47|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_23                                                         ;                   ;         ;
;      - mini_alu:inst47|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_22                                                         ;                   ;         ;
;      - mini_alu:inst45|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst45|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_22                                                         ;                   ;         ;
;      - mini_alu:inst45|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_21                                                         ;                   ;         ;
;      - mini_alu:inst43|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst43|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_21                                                         ;                   ;         ;
;      - mini_alu:inst43|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_20                                                         ;                   ;         ;
;      - mini_alu:inst41|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst41|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_20                                                         ;                   ;         ;
;      - mini_alu:inst41|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_19                                                         ;                   ;         ;
;      - mini_alu:inst39|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst39|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_19                                                         ;                   ;         ;
;      - mini_alu:inst39|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_18                                                         ;                   ;         ;
;      - mini_alu:inst37|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst37|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_18                                                         ;                   ;         ;
;      - mini_alu:inst37|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_17                                                         ;                   ;         ;
;      - mini_alu:inst35|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst35|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_17                                                         ;                   ;         ;
;      - mini_alu:inst35|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_16                                                         ;                   ;         ;
;      - mini_alu:inst33|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst33|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_16                                                         ;                   ;         ;
;      - mini_alu:inst33|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_15                                                         ;                   ;         ;
;      - mini_alu:inst31|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst31|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_15                                                         ;                   ;         ;
;      - mini_alu:inst31|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_14                                                         ;                   ;         ;
;      - mini_alu:inst29|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst29|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_14                                                         ;                   ;         ;
;      - mini_alu:inst29|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_13                                                         ;                   ;         ;
;      - mini_alu:inst27|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst27|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_13                                                         ;                   ;         ;
;      - mini_alu:inst27|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_12                                                         ;                   ;         ;
;      - mini_alu:inst25|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst25|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_12                                                         ;                   ;         ;
;      - mini_alu:inst25|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_11                                                         ;                   ;         ;
;      - mini_alu:inst23|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst23|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_11                                                         ;                   ;         ;
;      - mini_alu:inst23|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_10                                                         ;                   ;         ;
;      - mini_alu:inst21|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst21|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_10                                                         ;                   ;         ;
;      - mini_alu:inst21|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_9                                                          ;                   ;         ;
;      - mini_alu:inst19|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst19|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_9                                                          ;                   ;         ;
;      - mini_alu:inst19|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_8                                                          ;                   ;         ;
;      - mini_alu:inst17|fulladder2_1bit:inst31|inst4~0             ; 0                 ; 6       ;
;      - mini_alu:inst17|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 0                 ; 6       ;
; Input2_8                                                          ;                   ;         ;
;      - mini_alu:inst17|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_7                                                          ;                   ;         ;
;      - mini_alu:inst15|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst15|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_7                                                          ;                   ;         ;
;      - mini_alu:inst15|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_6                                                          ;                   ;         ;
;      - mini_alu:inst13|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
;      - mini_alu:inst13|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0   ; 1                 ; 6       ;
; Input2_6                                                          ;                   ;         ;
; Input1_5                                                          ;                   ;         ;
; Input2_5                                                          ;                   ;         ;
;      - mini_alu:inst11|mux2_1bit:inst33|inst3~0                   ; 0                 ; 6       ;
; Input1_4                                                          ;                   ;         ;
;      - mini_alu:inst900|fulladder2_1bit:inst31|inst4~0            ; 0                 ; 6       ;
;      - mini_alu:inst900|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
; Input2_4                                                          ;                   ;         ;
;      - mini_alu:inst900|mux2_1bit:inst33|inst3~0                  ; 1                 ; 6       ;
; Input1_3                                                          ;                   ;         ;
;      - mini_alu:inst700|fulladder2_1bit:inst31|inst4~0            ; 0                 ; 6       ;
;      - mini_alu:inst700|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0  ; 0                 ; 6       ;
; Input2_3                                                          ;                   ;         ;
;      - mini_alu:inst700|mux2_1bit:inst33|inst3~0                  ; 0                 ; 6       ;
; Input1_2                                                          ;                   ;         ;
;      - mini_alu:inst5|fulladder2_1bit:inst31|inst4~0              ; 1                 ; 6       ;
;      - mini_alu:inst5|mux4_1bit:inst34|mux2_1bit:inst2|inst3~0    ; 1                 ; 6       ;
; Input2_2                                                          ;                   ;         ;
;      - mini_alu:inst5|mux2_1bit:inst33|inst3~0                    ; 1                 ; 6       ;
; Input2_0                                                          ;                   ;         ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst3                 ; 1                 ; 6       ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst2                 ; 1                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~2     ; 1                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~3     ; 1                 ; 6       ;
; Input1_0                                                          ;                   ;         ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst3                 ; 1                 ; 6       ;
;      - mini_alu:inst|fulladder2_1bit:inst31|inst2                 ; 1                 ; 6       ;
;      - mini_alu:inst|mux4_1bit:inst34|mux2_1bit:inst2|inst3~1     ; 1                 ; 6       ;
; Input2_1                                                          ;                   ;         ;
;      - mini_alu:inst3|mux2_1bit:inst33|inst3~0                    ; 1                 ; 6       ;
; Input1_1                                                          ;                   ;         ;
;      - mini_alu:inst3|mux2_1bit:inst|inst3~0                      ; 0                 ; 6       ;
;      - mini_alu:inst3|mux4_1bit:inst34|mux2_1bit:inst|inst3~0     ; 0                 ; 6       ;
; Input2_31                                                         ;                   ;         ;
;      - mini_alu:inst63|mux2_1bit:inst33|inst3~0                   ; 1                 ; 6       ;
; Input1_31                                                         ;                   ;         ;
;      - mini_alu:inst63|fulladder2_1bit:inst31|inst1               ; 1                 ; 6       ;
;      - mini_alu:inst63|mux4_1bit:inst34|mux2_1bit:inst|inst3~0    ; 1                 ; 6       ;
;      - mini_alu:inst63|fulladder2_1bit:inst31|inst4~0             ; 1                 ; 6       ;
+-------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 200 / 32,401 ( < 1 % ) ;
; C16 interconnects     ; 14 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 146 / 21,816 ( < 1 % ) ;
; Direct links          ; 5 / 32,401 ( < 1 % )   ;
; Global clocks         ; 0 / 10 ( 0 % )         ;
; Local interconnects   ; 102 / 10,320 ( < 1 % ) ;
; R24 interconnects     ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 160 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.38) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 11.38) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.15) ; Number of LABs  (Total = 13) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 6                            ;
; 6                                               ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.08) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 6                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ; 102       ; 102       ; 0            ; 34           ; 0            ; 0            ; 68           ; 0            ; 34           ; 68           ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ; 0         ; 0         ; 102          ; 68           ; 102          ; 102          ; 34           ; 102          ; 68           ; 34           ; 102          ; 102          ; 102          ; 68           ; 102          ; 102          ; 102          ; 102          ; 102          ; 0         ; 102          ; 102          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Result0            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result2            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result3            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result4            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result5            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result6            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result7            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result8            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result9            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result10           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result11           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result12           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result13           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result14           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result15           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result16           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result17           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result18           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result19           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result20           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result21           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result22           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result23           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result24           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result25           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result26           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result27           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result28           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result29           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result30           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result31           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bne                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Selector0          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Selector1          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InvertInput1       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_30          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; InvertInput2       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_30          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_29          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_29          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_28          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_28          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_27          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_27          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_26          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_26          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_25          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_25          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_24          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_24          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_23          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_23          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_22          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_22          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_21          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_21          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_20          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_20          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_19          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_19          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_18          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_18          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_17          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_17          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_16          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_16          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_15          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_15          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_14          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_14          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_13          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_13          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_12          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_12          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_11          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_11          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_10          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_10          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_9           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_9           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_8           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_8           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_7           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_7           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_6           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_6           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_5           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_5           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_4           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_4           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_3           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_3           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_2           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_2           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_0           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_0           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input2_31          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Input1_31          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119004): Automatically selected device 10CL006YU256C6G for design Lab2MipsUnicycle
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL010YU256C6G is compatible
    Info (176445): Device 10CL016YU256C6G is compatible
    Info (176445): Device 10CL025YU256C6G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 102 pins of 102 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2MipsUnicycle.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 102 (unused VREF, 2.5V VCCIO, 68 input, 34 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.04 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Pedro Nogueira/Documents/projects/oaclab2/output_files/Lab2MipsUnicycle.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5398 megabytes
    Info: Processing ended: Mon Nov 09 10:03:27 2020
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Pedro Nogueira/Documents/projects/oaclab2/output_files/Lab2MipsUnicycle.fit.smsg.


