II
砷銻化銦鎵異質接面雙極性電晶體之基極、集極設計及模型建立
摘 要
因核定之經費及期限與原計畫差距較大，本研究以建立異質接面雙極性電晶
體(HBT)等效電路模型主要目標。採用VBIC大訊號模型，先忽略非理想效應，萃
取電晶體直流理想參數，再進一步考慮非理想效應之影響，萃取其相關參數，以
建立完整之元件模型。
量測的元件為具砷銻化銦鎵(In0.2Ga0.8As0.7Sb0.3)基極的異質接面雙極性電晶
體，因其優越的能隙及載子傳輸特性，使元件具有低導通電壓、低電流密度下的
良好高速表現，且功率損耗低。但因為材料或製程因素所造成的一些不理想效
應，亦與典型的HBT不同，萃取參數時必須加以考慮。
本成果報告敘述具砷銻化銦鎵基極的雙極性異質接面電晶體直流特性、利用
VBIC等效電路萃取其參數，並利用MEDICI模擬元件的非理想效應，驗證所萃取
之參數，以達到模型的正確性。
關鍵詞：砷銻化銦鎵，VBIC等效電路模型，MEDICI模擬，非理想效應
11. 前言
異質接面雙極性電晶體(HBT)利用射極與基極的不同材料，大幅增加電流增益。又
因為採用電子遷移率高的砷化鎵(GaAs)或磷化銦(InP)系統的化合物半導體，使 HBT的
高頻特性優於傳統的 Si BJT。在磷化銦系統的 HBT當中，In0.53Ga0.47As為最早被使用
的基極材料，後來的研究著重於改善 B-C 接面結構，以及尋找新的基極材料。以後者
而言，GaAsSb及 InGaAsSb是兩種被用來取代 In0.53Ga0.47As的基極材料。
本研究所使用的 HBT 元件為 InGaAsSb base，此材料具有接面傳導帶能隙不連續
(ΔEC)較低之優點，可提升元件截止頻率(fT)，降低開啟電壓。價電帶能隙的不連續性(ΔEV)
可阻擋基極多數載子(電洞)往射極注入，降低基極通往射極的複合電流，以達到高射極
注入效率(emitter injection efficiency)，即使基極層使用極高的摻雜濃度，仍可維持較高
電流增益。綜合以上的優點，InGaAsSb 為 base 的 HBT 具備了高功率密度、高效率，
高功率線性放大的高性能，能與光纖通訊結合，在高數位電路及微波電路的應用是具有
潛力。
2. 研究目的
如前言所述，在磷化銦(InP)系統的HBT，設計上最重要之處在於B-C接面的結構，
以及基極材料之開發。另外，元件之等效電路模型，對電路設計與元件高效能之實現相
當重要。因此，本計畫之初始目標訂為「B-C接面的設計」及「模型建立」。但由於經
費及設備之限制，計畫之實際執行則以「模型建立」為目標。
我們利用Vertical Biploar Inter-Company (簡稱VBIC) 大訊號模型[1]來萃取參數。
VBIC模型包含了許多Gummal-Poon模型所忽略的不理想效應，所以也適合用來描述特
性複雜的先進InP HBT。但由於VBIC模型的發展是以先進的Si BJT為目標，所以用於
HBT時，需注意適應性的問題。VBIC模型的參數共有七十多個，用於HBT時，有些參
數可以不用萃取。但以GaAs HBT與InP HBT來比較時，InP HBT的不理想效應較多，因
此萃取參數的困難度也高很多。例如InP HBT的B-C接面崩潰效應，在傳統的GaAs HBT
是根本不會發生的。因此，發現集極電流隨VCE偏壓上升時，還必須判斷這是來自於「B-C
接面崩潰」、「自發熱效應」，還是「Early effect」。由於InP HBT的特性較複雜，萃
取等效電路模型參數，並發展一套可靠的參數萃取流程，成為我們的主要研究目的。
3. 文獻探討
In0.53Ga0.47As材料具有低能隙、高電子遷移率的優點，又與 InP的晶格常數匹配，
因此長久以來都是 InP 系統 HBT 的基極材料。在 InGaAs 中加入銻(Sb)，可降低在基-
射極接面的導電帶不連續(EC)、VBE 的導通電壓，和 VCE的抵補電壓[2]。另外，在速
度方面，使用 InGaAsSb為基極材料的 HBT，其截止頻率(fT)可以到達 500 GHz，而最
大振盪頻率(fMAX)已經到達 260GHz [3]。
在 1995 年 C. C. McAndrew等研究團隊，為了改善 SPICE Gummel-Poon (SGP)大訊
3B
CB
B
B
CEBE
I
V
R
I
VV ''
4.2 基極電阻萃取
基極電阻可用高頻量測 S11的方式萃取，本研究則利用直流量測 RE-flyback (集極
開路)，量測電路如圖二所示，加入已知的基極電流，並量測基極、集極電壓，此方法
可萃取出高基極電流下的最小電阻值。為 RE-fly-back將量測的值利用(1)式外插至 1/IB =
0 可計算出最小基極電阻 RBM [5]如圖三。
圖二 RE-flyback量測(集極開路)萃取基極電阻
(1)
圖三 外插到 1/IB = 0萃取 RBM示意圖
另外，我們將利用 MEDICI 元件模擬在基極和基-射極接面設置電極，萃取基極外
部及內部電阻如圖四。我們在電極加入固定電壓，模擬其電流，再利用 V = I × R 計算
基極電阻。
5所述的集極電流理想因數 n = 1.32，是以「基極摻雜濃度低於設計值」來描述，因此需
評估高注入效應是否發生。我們利用MEDICI元件模擬軟體，以圖一的基極摻雜濃度分
佈，模擬加偏壓時其電子分布，如圖六。當 VBE = 0.7 V時，注入基極的電子濃度還低
於摻雜的電洞濃度，而當 VBE = 0.8 V時，注入基極的電子濃度卻已大於電洞濃度。因
此高注入效應在此偏壓下不可忽略，必須萃取所對應之 VBIC參數 IKF。
圖六 VBE增加時，基極內部靠近射極接面處(左側)電子、電洞濃度比較
4.5 崩潰效應參數萃取
通常 GaAs材料系統的 HBT不需萃取 B-C接面崩潰效應參數，但 InP系統的 HBT
因 B-C 接面能隙較小，或是結構複雜，造成逆向偏壓增加時電流明顯變大，此特性可
由 VBIC模型的崩潰效應來描述。參數包括 PC、MC 和 AVC1、AVC2，而逆向偏壓之
電流模型如(2)式。萃取崩潰參數前必須決定 PC與MC兩參數值，利用 PC參數決定元
件在低偏壓發生崩潰效應的區段。
1( ) 1 ( ) exp[ 2 ( ) ]MCgc cc bc bci bciI I I AVC PC V AVC PC V
        
(2)
4.6 包含崩潰之所有參數萃取
利用 ADS 模擬 VBIC 等效電路模型，對各參數進行最佳化，以建立完整的模型。
圖七為 IC-VCE包含非想效應參數量測與模擬結果。
出席國際學術會議心得報告
計畫編號 NSC 98-2221-E-224-068
計畫名稱 砷銻化銦鎵異質接面雙極性電晶體之基極、集極設計及模型建立
出國人員姓名
服務機關及職稱
張彥華
國立雲林科技大學 電子工程系(所) 副教授
會議時間地點 2010年 11月 1~4日 中國大陸 上海
會議名稱 International Conference on Solid-State and Integrated-Circuit Technology(ICSICT 2010)
發表論文題目 A New Extraction Method for Source/Drain Resistance in MOSFETs
一、參加會議經過
本國科會計劃研究項目為 InGaAsSb HBT，但由於相關成果已經投稿至 SCI國際期
刊，因此以MOSFET參數萃取之相關成果投稿至大陸 ICSICT研討會，並獲得接受。
本次參加的 ICSICT會議為中國大陸規模最大的固態與積體電路研討會，每兩年舉
辦一次。2006年十月於上海舉行，本人曾自費參加並發表論文。2008年十月則於北京舉
行，本人獲國科會補助經費，前往發表論文。2010年十一月回到上海舉辦，也承蒙國科
會補助，本人得以再次前往發表論文，內心非常感謝。由於海峽兩岸政治立場的衝突，
個人的想法是不必經常前往大陸，但有時也必須前往，以觀察、學習對方的優點，並且
希望經由交流，增進大陸年輕學生對台灣的了解。
二、與會心得
每次參加 ICSICT會議可發現，很多世界知名學者，都應邀前往，使得大會有如眾
星雲集。2010年例如 Sah Chihtang和 Tak H. Ning。在發表論文的部分，台灣產業界及學
術界人士前往的也相當多，而由歐洲前往的也不在少數。由此看來，此研討會已經不僅
A New Extraction Method for Source/Drain Resistance
in MOSFETs
Yang-Hua Chang*, Yao-Jen Liu
Graduate School of Optoelectronics, National Yunlin University of Science & Technology, Yunlin 64002, Taiwan
* Email: changyh@yuntech.edu.tw
Abstract
A new procedure to determine source/drain series
resistance and effective channel length has been
developed for MOSFETs operated in linear region. The
gate-bias dependence of source/drain resistance is
considered by differential and integration processes. This
new-developed procedure has been applied to devices
with mask channel lengths of 0.23, 0.2, and 0.185m.
The parameters extracted with this procedure have been
validated by measured I-V characteristics.
1. Introduction
As the MOSFET technology is advanced toward small
feature size, determination of source/drain series
resistance RSD and effective channel length Leff becomes
important for process monitoring and device modeling.
RSD is the total series resistance at source and drain
regions, and Leff is the effective channel length defined
by electrical means. Leff is usually smaller than mask
channel length Lm, and the differenceL is the channel
length reduction, equal to LmLeff. The value ofL
depends on gate lithography and lateral source/drain
diffusion. It may also vary with gate bias.L and RSD are
inter-dependent, which means that the value of RSD
depends on howL is extracted, and vice versa.
Extraction of RSD andL becomes complicated in deep
submicron region due to strong variation of mobility
with gate bias and more pronounced effects of graded
source/drain doping profiles [1].
Both RSD andL can be defined as gate-bias-dependent
parameters to reflect the charge modulation outside the
channel regions in modern MOSFETs. A number of
extraction techniques have been derived for eitherL or
RSD (or both) to be gate-bias-dependent [2-6]. On the
other hand, some research works aimed at determination
of bias-independentL and RSD, as constant parameters
are more desirable for compact modeling and technology
comparison purposes [7-8]. Therefore,L or RSD can be
artificially defined constant. However, to define bothL
and RSD as constants, it is necessary to find the optimized
gate biasing range, which depends on process technology.
It may not be viable in some transistors. Therefore, it is
more practical to define only one ofL and RSD as
constant, not both.
In this paper, we present a new extraction method for
gate-bias-dependent RSD for MOSFETs operated in linear
region, andL is constant. Measurement data obtained
from transistors with mask channel lengths of 0.23, 0.2,
and 0.185m were used for the extraction. Drain current
calculated by the extracted parameters is consistent with
the measured result.
2. Procedure of Extraction
IDVG characteristics were measured from n-channel
MOSFETs with channel width W = 10m and mask
channel length Lm = 0.185, 0.2, and 0.23m, using an
Agilent 4155B semiconductor parameter analyzer. These
devices were fabricated with pocket implant technology
to reduce the short channel effect. Drain bias VDS was
fixed at 0.05 V to maintain the drain current ID in linear
region, while the range of VGS was determined referring
to the threshold voltage of each device: the value of VGS
Vth–0.5mVDS, designated as VGT, was swept from 1.0
to 3.0 V. Vth is the linearly extrapolated threshold voltage
using the usual maximum transconductance method, and
m is the body-effect coefficient [9].
The drain current ID in linear region can be express as
DSGT
m
oxeff
D VVLL
CW
I 

 
 (1)
where DSV = VDS–ID×RSD and VGT = VGS–Vth–
0.5mVDS. Cox is the gate oxide capacitance (8.63×10
7
F/cm2), which is determined from the thickness of the
gate oxide. The output resistance can be calculated from
applied bias VDS and measured drain current ID, and can
be expressed as
)()( GTSD
GToxeff
m
D
DS
GTtotal VRVCW
LL
I
V
VR  
(2)
The first term on the right-hand side of (2) is the
effective channel resistance. The gate-field dependent
mobility degradation is also taken into account by an
empirical formula:
slopes in Fig. 1 are calculated first, which reduce at high
biases. The slope is equal to the left side of (5), while the
first term on the right of (5) is known. Then the second
termRSD /(1/VGT) can be obtained, which is then
transformed toRSD /VGT by using (6). The differential
values for each bias are plotted in Fig. 4. The non-zero
values in Fig. 4 indicate that RSD does depend on gate
bias.
Figure 4.RSD /VGT calculated from (5) and (6).
As a final step, the differential values of RSD in Fig. 4 are
integrated to calculate RSD at any higher bias, based on
(9):
(9)
The integration result for RSD is shown in Fig. 5.
Figure 5. RSD vs. VGT calculated by (9).
3. Discussion
The extraction ofL and RSD is finished. But it is still
necessary to discussRSD /Lm, which is assumed zero
during the extraction ofat low bias. The dependence of
RSD on Lm can be observed from Fig. 5. At low bias, RSD
does not depend on Lm, so the assumption of zero for
RSD /Lm in (8) is valid. Therefore, theextracted at
low bias is correct. However, as VGT increases, the
dependence of RSD on Lm becomes stronger, which calls
for the inclusion ofRSD /Lm in (8) during the
extraction ofat higher biases.
4. Summary
A new method to extract source/drain resistance in
MOSFETs is presented. The extraction assumes constant
L, which is determined from low-bias region where RSD
has weak influence on the slope of Rtotal - (1/VGT) curves.
After RSD is extracted in the low-bias region, differential
and integration processes are employed to project the RSD
at high biases. The extraction results have been validated
by measured I-V characteristics.
Acknowledgments
References
[1] Yuan Taur, IEEE Tran. Electron Devices, vol. 47, No.
1, p.160 (2000).
[2] Yue Hao, Lin-An Yang, Chun-Li Yu, Solid-State
Electronics, 50, p.1540 (2006).
[3] Steve Shao-Shiun Chung and Jenq-Sheng Lee, IEEE
Tran. Electron Devices, vol. 40, no. 9, p.1709 (1993).
[4] B. J. Sheu, C. Hu, P. K. Ko, F.-C. Hsu, IEEE Electron
Device Lett., vol. EDL-5, p.365 (1984).
[5] G. J. Hu, C. Chang, and Y.-T. Chia, IEEE Trans.
Electron Devices, vol. ED-34, p.2469 (1987).
[6] J. Kim, J. Lee, I. Song, Y. Yun, J.D. Lee, B.-G. Park,
and H. Shin, IEEE Trans. Electron Devices, vol. 55,
p.2779 (2008).
[7] K. Takeuchi, N. Kasai, T. Kunio, and K. Terada,
IEEE Trans. Electron. Devices, vol. 43, p.580 (1996).
[8] Guofu Niu, John D. Cressler, Suraj J. Mathew, and
Seshu Subbanna, IEEE Trans. Electron. Devices, vol.
47, p.648 (2000).
[9] Y. Taur and T. H. Ning, Fundamentals of Modern
VLSI Devices, Cambridge University Press, New
York, p. 120 (1998).
GT
V
GT
SD
GTSDSD dVV
R
VRVR 

 '1)1()'(
98年度專題研究計畫研究成果彙整表 
計畫主持人：張彥華 計畫編號：98-2221-E-224-068- 
計畫名稱：砷銻化銦鎵異質接面雙極性電晶體之基極、集極設計及模型建立 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 2 100% 已投稿，審查中 
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
