# 组成原理实验

包含21级所有组成原理实验

### 单总线 CPU 设计

本实验要求利用 logisim 平台，完成一个支持中断的单总线 CPU 设计，可支持指令译码，实现使用硬布线控制器和微程序控制器实现对译码指令相应的控制信号输出，同时可实现多个外部按键中断事件的随机处理。

本实验需要在现代时序微程序控制器的基础上完成对于中断服务程序的支持。 需要增加硬件数据通路， 升级控制器， 增加中断返回指令 eret 的支持，需要中断服务程序配合，需要在微程序控制器、硬布线控制器和硬布线状态机中做部分修改。总结一下， 需要设计支持中断的单总线 CPU，使得其能够通过头歌平台上的七个关卡，同时在自己的平台上保证 MIPS 程序能正常运行， 能够通过简单的冒泡排序 sort-
5-int.hex 和中断逻辑操作，即为完成 CPU 设计实验。

  