<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:53.3553</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.10.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0152319</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>공통 게이트들 및 공통 쌍극자 도펀트를 가진 CFET들에서의 다중 Vt의 가능화</inventionTitle><inventionTitleEng>ENABLING MULTI-VT IN CFETS WITH COMMON GATES AND A COMMON  DIPOLE DOPANT</inventionTitleEng><openDate>2025.05.15</openDate><openNumber>10-2025-0067726</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.10.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 방법은, 제1 반도체 채널 영역 및 제2 반도체 채널 영역을 형성하는 단계 - 제2 반도체 채널 영역은 제1 반도체 채널 영역과 중첩됩 -, 제1 반도체 채널 영역 상에 제1 게이트 유전체를 형성하는 단계, 및 제2 반도체 채널 영역 상에 제2 게이트 유전체를 형성하는 단계를 포함한다. 제1 쌍극자 막 및 제2 쌍극자 막이 각각 제1 게이트 유전체 및 제2 게이트 유전체 상에 형성된다. 제1 쌍극자 막 및 제2 쌍극자 막 내의 쌍극자 도펀트가 각각 제1 게이트 유전체 및 제2 게이트 유전체 내로 드라이브인된다. 그 후, 제1 쌍극자 막과 제2 쌍극자 막이 제거된다. 게이트 전극은 제1 트랜지스터 및 제2 트랜지스터를 각각 형성하도록 제1 게이트 유전체 및 제2 게이트 유전체 둘 다 상에 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서,제1 반도체 채널 영역 및 제2 반도체 채널 영역을 형성하는 단계 - 상기 제2 반도체 채널 영역은 상기 제1 반도체 채널 영역과 중첩됨 -;상기 제1 반도체 채널 영역 상에 제1 게이트 유전체를 형성하는 단계;상기 제2 반도체 채널 영역 상에 제2 게이트 유전체를 형성하는 단계;상기 제1 게이트 유전체 및 상기 제2 게이트 유전체 상에 각각 제1 쌍극자 막 및 제2 쌍극자 막을 형성하는 단계;상기 제1 쌍극자 막 및 상기 제2 쌍극자 막 내의 쌍극자 도펀트를 각각 상기 제1 게이트 유전체 및 상기 제2 게이트 유전체 내로 드라이브인(drive in)하는 단계;상기 제1 쌍극자 막과 상기 제2 쌍극자 막을 제거하는 단계; 및상기 제1 게이트 유전체와 상기 제2 게이트 유전체 둘 다 상에 게이트 전극을 형성하는 단계 - 상기 게이트 전극과 상기 제1 게이트 유전체는 제1 트랜지스터 내에 포함되고, 상기 게이트 전극과 상기 제2 게이트 유전체는 제2 트랜지스터 내에 포함됨 - 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 게이트 전극 내의 일함수층은 p형 일함수를 갖고, 상기 제1 트랜지스터와 상기 제2 트랜지스터 중 첫번째 것은 p형 트랜지스터이고, 상기 제1 트랜지스터와 상기 제2 트랜지스터 중 두번째 것은 n형 트랜지스터인 것인, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 반도체 채널 영역 옆에 제1 소스/드레인 영역을 형성하는 단계; 및상기 제2 반도체 채널 영역 옆에 제2 소스/드레인 영역을 형성하는 단계 - 상기 제2 소스/드레인 영역은 상기 제1 소스/드레인 영역과 중첩됨 - 를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 트랜지스터와 동일한 레벨에서 복수의 트랜지스터를 형성하는 단계를 더 포함하고, 상기 복수의 트랜지스터를 형성하는 단계는, 상기 제1 쌍극자 막과 동일한 쌍극자를 포함하는 복수의 쌍극자 막을 채택하는 단계를 포함하고, 상기 복수의 쌍극자 막은 서로 상이한 두께를 갖고, 상기 복수의 트랜지스터의 게이트 전극은 공통 프로세스로 형성되고 동일한 재료를 갖는 것인, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 쌍극자 막 및 상기 제2 쌍극자 막을 형성하는 단계는, 상기 제1 게이트 유전체와 상기 제2 게이트 유전체 둘 다 상에 상기 제1 쌍극자 막을 퇴적하는 단계; 상기 제2 게이트 유전체로부터 상기 제1 쌍극자 막을 제거하는 단계; 및 상기 제2 게이트 유전체 상에 상기 제2 쌍극자 막을 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>6. 구조물에 있어서,하부 트랜지스터 - 상기 하부 트랜지스터는, 제1 채널 영역; 상기 제1 채널 영역 상의 제1 게이트 유전체; 및 상기 제1 게이트 유전체 상의 제1 게이트 전극을 포함함 -; 및상부 트랜지스터를 포함하고, 상기 하부 트랜지스터와 상기 상부 트랜지스터 내의 제1 트랜지스터는 n형 트랜지스터이고, 상기 하부 트랜지스터와 상부 트랜지스터 내의 제2 트랜지스터는 p형 트랜지스터이며, 상기 상부 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제2 채널 영역; 상기 제2 채널 영역 상의 제2 게이트 유전체; 및 상기 제2 게이트 유전체 상의 제2 게이트 전극을 포함하며, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 동일한 게이트 전극의 부분인 것인, 구조물.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 둘 다, p형 일함수를 갖는 일함수층을 포함하는 것인, 구조물.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 p형 트랜지스터는 p형 유효 일함수를 갖고, 상기 n형 트랜지스터는 n형 유효 일함수를 갖는 것인, 구조물.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 제1 게이트 유전체와 상기 제2 게이트 유전체는 동일한 쌍극자 도펀트를 포함하고, 상기 n형 트랜지스터 내의 제1 쌍극자 도펀트 원자 백분율은 상기 p형 트랜지스터 내의 제2 쌍극자 도펀트 원자 백분율보다 더 높은 것인, 구조물.</claim></claimInfo><claimInfo><claim>10. 구조물에 있어서,하부 트랜지스터 - 상기 하부 트랜지스터는, 제1 채널 영역; 상기 제1 채널 영역 상의 제1 게이트 유전체; 및 상기 제1 채널 영역에 연결되는 제1 소스/드레인 영역을 포함함 -; 및상부 트랜지스터 - 상기 상부 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제2 채널 영역; 상기 제2 채널 영역 상의 제2 게이트 유전체; 및 상기 제2 채널 영역에 연결되는 제2 소스/드레인 영역을 포함하고, 상기 제2 소스/드레인 영역은 상기 제1 소스/드레인 영역과 중첩되고, 상기 제1 소스/드레인 영역과 상기 제2 소스/드레인 영역은 반대되는 전도성 유형을 가짐 -; 및상기 제1 채널 영역보다 더 낮은 제1 레벨로부터 상기 제2 채널 영역보다 더 높은 제2 레벨로 연속적으로 연장되는 공통 게이트 전극을 포함하는, 구조물.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Cheng-Ming</engName><name>린 쳉-밍</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHIU, Tsung-Kai</engName><name>치우 청-카이</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>WOON, Wei-Yen</engName><name>운 웨이-옌</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIAO, Szuya</engName><name>리아오 슈야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.11.08</priorityApplicationDate><priorityApplicationNumber>18/504,874</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.10.31</receiptDate><receiptNumber>1-1-2024-1194215-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.11.04</receiptDate><receiptNumber>9-1-2024-9013291-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.18</receiptDate><receiptNumber>9-5-2025-0267243-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.05.19</receiptDate><receiptNumber>1-1-2025-0556384-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.06.18</receiptDate><receiptNumber>1-1-2025-0681381-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0818039-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0818040-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240152319.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93431a24b4618a3c8670a7d9c106ad29714b625e04bd9378d1d671a1de48d7e75f5ae0651d882f7f10ce51d160c2cf7eff2a7ee91f4ae240b7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2d1fbb3c52754cf54d23a979674a6896b014c2a846212b5519dd9e42542f48e09027da02c78458bbd34126af3174f5a8ae5092dc84cc7194</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>