# 存储器

## 基本的半导体元器件

### 存储元

存储元由 电容 和 MOS管 各一个组成。只有MOS管处的电压大于阈值的时候，MOS管被接通，存储元内的电路才会通路，从而实现电容的充电和放电。
**读出**：当电容内的电荷流向外部的时候，会在存储元外部检测到一个电流信号，此时视为存储元输出一个"1"；若MOS管通电之后监测不到电流信号，说明内部的电容没有存储电荷，此时存储元存储的是"0"。
**写入**：在存储元外部给存储元施加一个高电平，同时接通MOS管。若内部电容本来不存储电荷，就会产生极板间的电压差，从而产生电荷流动，这就是写入"1"；若内部电容本来存在电荷，则不会产生电压差，存储的电荷不变，存储元存储的信号仍然是"1"。写入"0"同理。

### 存储单元/存储字
多个存储单元连在同一条字选线上，这条字选线每次对线上的所有存储元施加同样的电平，而每一个存储元单独的位线可以读出该存储元内部存储的信息。这就构成了一个存储单元，也叫存储字。
**存储器每次读或写的单位都是存储字**。因为同属于同一个存储字的存储元接在同一条字选线上，每次同时读出或写入。
多个存储单元组成存储体。

### 译码器
MAR给出 n 位地址，通过译码器可以下辖 2^n 个存储单元。
译码器根据 MAR 给的地址，选择合适的字选线来读写某一个存储单元，然后位线可以读出存储单元内每一个存储元的信息，暂存到 MDR 中。

存储器总容量 = 存储单元个数 * 存储字长

剩下的在 https://blog.csdn.net/weixin_73826636/article/details/133686629?spm=1001.2014.3001.5501

 ## SRAM 和 DRAM
 ### 速度
  DRAM 较慢， SRAM 较快。
### 组成（核心区别）
 DRAM 使用栅极电容存储信息，SRAM 使用双稳态触发器存储信息。
 DRAM 是破坏性读出，每次读出之后都应该重写。而 SRAM 是不破坏读出。
 ### 成本与集成度
 DRAM 成本低，集成度高，功耗低。 SRAM 成本高，集成度低，功耗高。
 ### 刷新
 DRAM 电容内的电荷会消失，最多只能存储电荷 2ms 。因此以 2ms 为周期，以存储行为单位，每次刷新一行。
 地址会被拆分为 行地址 和 列地址 ，且 DRAM 行与列地址等长。

 # Cache
 ## 原理
 ### 组成和位置
 Cache 采用 SRAM 实现，集成在 CPU 内部。容量较小。
### 使用原理
指令和数据具有空间局部性和时间局部性。基于局部性原理，每次把 CPU 当前访问数据位置周围的元素（块）一起放入 Cache 中，大幅提升 CPU 运行速度。
### 性能分析
设命中率为 H
缺失率为 1-H
访问一次 Cache 的时间是 Tc ，访问一次主存的时间是 Tm 。
先Cache后主存：得到系统平均访问时间为 H*Tc + (1-H)(Tc+Tm)
同时查找：平均访问时间为 H*Tc + (1-H)Tm

## Cache与主存的映射方式
### 方式
采用直接映射
### 对应方式
主存块在 Cache 中的位置 = 主存块号 % Cache总块数
eg：某计算机主存地址空间大小为 256MB ，按字节编址，其数据 Cache 有 8 个 Cache 行，行长为 64B 。
得：总地址为 log2(256MB) 为 28 位，行内地址有 log2(64B) 为 6 位，得到主存块号为 28-6=22 位。又因为存入 Cache 中同一块的主存块的除以8的余数相同，即后三位相同。所以**主存块号的后三位直接指明该块在 Cache 中存储的位置**。剩下的 22-3=19 位作为标记位，标记 Cache 中某块中的复制体在主存中的位置。
### 访问
①根据主存块号的后 3 位，确定存放该块的 Cache 行。
②若主存块号的前 19 位与 Cache 的标记相同，且该 Cache 行的有效位为 1 ，则 Cache 命中，此时根据地址访问块内地址匹配的单元。
③若未命中或有效位为 0 ，则正常访问主存。
### 替换算法
①随机替换一个。没有考虑局部性原理。
②先进先出替换，每次替换掉已有的块中最早进入 Cache 的块。由于最早进入的块也有可能被访问，因此依然没有考虑局部性原理。
③近期最少使用算法：使用一个计数器来记录每个 Cache 块多久没被访问。当 Cache 满之后发生替换时，替换计数器数值最大的 Cache 块。替换后计算机清零。
### 写策略
#### 命中：
**写回法**当 CPU 对 Cache 写命中时，只修改 Cache 的内容，暂不写入主存。只有当这个 Cache 块被换出的时候才写回主存。
**全写法**当 CPU 对 Cache 写命中时，必须同时把数据写入 Cache 和主存中。使用一个 SRAM 的队列作为写缓冲，每次写访问 Cache 都同时把修改写入写缓冲中。当 CPU 进行其他进程时，写缓存在控制电路控制下把修改逐一写回主存。*若写操作较少，则效果很好；若写操作较多，则可能因写缓存饱和而阻塞。*
**全写法的访存次数增加，速度变慢，但是更能保证数据的一致性。**
#### 不命中：
**写分配法**当 CPU 对 Cache 写不命中时，把主存中的块调入 Cache 中，在 Cache 中修改。
**非写分配法**当 CPU 对 Cache 写不命中时，只对内存写访问，不把块调入 Cache 中。
### 多级Cache
每一级的 Cache 存放的都是低一级 Cache 中内容的副本。离 CPU 越近的 Cache 速度越快，容量越小。

## 页式存储器
### 由来
若是连续存放，会导致主存的利用率不高。所以每个进程（包含代码、数据）会被分为**大小相等**且**等于主存块大小**的“页”。在这个进程的范畴内，每个页都会有一个独特的编号，称为“页号”。
分页是属于**逻辑层面**的划分，而主存和 Cache 的分块是**物理层面**的划分。
### 逻辑地址 VS 物理地址 （虚 VS 实）
**含义**：
逻辑地址（虚）：程序员视角看到的地址
物理地址（实）：实际在主存中的地址

给进程分页是**操作系统**做的事情，分页后每个页面的数据会被离散地放到主存的各个地方。
eg: 某个程序的大小为 4KB ，即 2^12B，且主存大小为 4MB ，主存块大小为 1KB 。那逻辑地址范围就是 **00**0000000000 ~ **11**1111111111 。设变量 X 的页内地址是 **00**1000000011 ，变量 Y 的页内地址是 **11**0000001010 。
①这个地址是相对于这个程序来说的，因为主存大小远不止 4KB 。
②后面十位是根据主存块大小为 2^10B 得到的，因此最前面两位是页号，所以才能知道分为四个页。
③此时操作系统把变量 X 存到块号为 2 的主存块中，变量 Y 存到块号为 4095 的主存块中。得到 X 的物理地址为 **000000000010**1000000011 ，Y 的物理地址为 **111111111111**0000001010 。
### 页表
为了存储每个进程内逻辑页号与主存块号的映射关系，操作系统会创建一张页表，页表中记录了每个逻辑页面存储在哪个主存块中。页表数据**存储在主存中**。
**作用** CPU执行的机器指令中，使用的是逻辑地址，因此需要通过页表将逻辑地址转化为物理地址。
**页表基址寄存器**：在处理器中，指明了页面在主存中的存放起始地址。因为从指令中我们可以得到逻辑页号，而且每个页表项的大小都是四个字节（4B），因此只要得到指令，再根据页表基址寄存器得到页表的存放起始地址，就能计算出这一变量的物理地址，进而访问 Cache 和主存。

### 快表与慢表
**意义**：类似于 Cache 与主存的关系，前者存储在寄存器中，后者存储在主存中。
**流程**：
得到逻辑地址、页表基地址-->查询快表 若不命中，则根据页表基地址查询慢表，并复制最新访问的页表项到快表中
查询快表/慢表-->得到物理地址，访问物理地址
根据物理地址访问 Cache -->若不存在，则根据物理地址查询主存，并复制最新访问的块到 Cache 中。
**快表中存储的是页表项的副本， Cache 中存储的是主存块的副本。**

## 虚拟存储系统
虚拟存储系统是一种计算机内存管理技术，它将计算机系统中的物理内存和磁盘空间结合起来，形成一个虚拟的内存空间，使得应用程序可以访问比物理内存更大的内存空间¹²³。虚拟存储器基于程序的局部性原理，在程序运行时，将当前运行所需的程序和数据调入内存，其余部分依旧放在辅存。当要运行辅存部分的程序时便从辅存调入主存，如果主存已满，就按照一定的算法与主存的一部分进行替换⁴⁵。
**主存与辅存的关系，恰似 Cache 与主存的关系。主存存放的是当前需要的辅存内容的副本。**

源: 与必应的对话， 2023/10/21
(1) 如何用通俗易懂的语言解释虚拟存储器？ - 知乎. https://www.zhihu.com/question/21088377.
(2) 计算机操作系统-虚拟存储器的定义与实现 - CSDN博客. https://blog.csdn.net/m0_61789994/article/details/130696338.
(3) 虚拟存储体系由（）两级存储器构成。 - CSDN博客. https://blog.csdn.net/feng8403000/article/details/115420005.
(4) 操作系统第五章-虚拟存储系统 - 知乎 - 知乎专栏. https://zhuanlan.zhihu.com/p/182675625.
(5) 【操作系统笔记】3.2 虚拟存储器 - 知乎 - 知乎专栏. https://zhuanlan.zhihu.com/p/630413080.

### 作用
主存————辅存：实现了虚拟存储系统，解决了主存容量不够的问题。（由硬件+操作系统完成）
Cache————主存：解决了主存与 CPU 速度不匹配的问题。（只由硬件完成）


## 指令系统

### 指令集
一台计算机所有指令的集合构成该计算机的指令系统，也叫指令集。
一台计算机只能执行自己指令体系中的指令，不能执行其他指令体系的指令。

### 组成
一条指令分为操作码（OP）和地址码（A），缺一不可。
不同的指令的地址码长度可能是不同的，可以根据指令的长度来分类。
**对地址码来说， A1 标识某个主存地址， ( A1 ) 表示 A1 所指向的地址中的内容。**
#### 按地址数目分类
##### 零地址指令
- 不需要操作数的指令，如空操作、停机等指令。
- 堆栈计算机，两个操作数已经隐含在栈顶和次栈顶，计算结果只需返回栈顶。（基于后缀表达式，实际上就是栈的运用）
##### 一地址指令
- 只需要一个操作数的指令。
例： **OP ( A1 ) -> A1**
首先从 A1 指向的主存单元中取出操作数，对操作数进行 OP 操作后把运算结果放到 A1 指向的主存地址中。这个过程一共经历了 取码、读值、写值 三次访存。

- 需要两个操作数，但是其中一个操作数隐含在某个寄存器中。
例： **（ACC）OP（A1） -> （ACC）**
这里的 ACC 就是寄存器，这个过程一共经历了 取码、读值 共两次访存。
##### 二地址指令
- 需要两个操作数的算术、逻辑运算指令。
例：**（A1）OP（A2） -> A1**
A1 和 A2 指向主存地址中的数据经过 OP 操作后，存放到 A1 所指向的主存地址中。一共4次访存。
##### 三地址指令
- 需要两个操作数来进行算术、逻辑运算，但是把结果存放到新的主存地址中的指令。
例：**（A1）OP（A2） -> A3**
A1 和 A2 指向主存地址中的数据经过 OP 操作后，存放到 A3 所指向的主存地址中。一共4次访存。
##### 四地址指令
- 在三地址指令的末尾，增加了**下一条要执行的指令的地址**。
正常情况下，取指令之后 PC 会自增，指向下一条指令。但是在四地址指令中，在执行完前三个地址构成的三地址指令后，会把 PC 的值修改为第四条指令执行地址中的数据，而这个数据是另一个地址。

#### 按指令长度分类
**指令字长：一条指令的总长度。**
机器字长：CPU 进行一次整数运算所能处理的二进制数据的位数，与 ALU 有关。
存储字长：一个存储单元中的二进制代码的位数，与 MDR 的位数相同。
**半字长指令、单字长指令、双字长指令指的是：指令长度是机器字长的多少倍。**
- 定长指令字结构：指令系统中所有指令的长度都相等。
- 变长指令字结构：指令系统中各种指令的长度可以不相等。

#### 按操作码长度分类
- 定长操作码：指令系统中所有指令的操作码长度都相等。
设计简单，灵活性低。
- 可变长操作码：指令系统中各指令的操作码长度可以不相等。
设计复杂，灵活性高。

#### 按操作类型分类
- 数据传送
LOAD ：把存储器中的数据 -> 寄存器中。
STORE ：把寄存器中的数据 -> 存储器中。
- 算术逻辑操作
算术
逻辑
- 移位操作
算术移位、逻辑移位、循环移位。
- 转移操作

## 拓展操作码
### 组成
**定长指令字结构 + 可变长操作码 -> 扩展操作码指令格式**
意味着，地址数不同的指令，会使用不同长度的操作码。

### 原理理解
我首先假设，指令字长统一为 16 位，每个地址码长 4 位。
由于 指令 = 操作码 + 地址码 ，因此这里最多可以有三个地址码，剩下 4 位作为三地址指令的操作码。
四位二进制数的表示范围是从 0000 ~ 1111 共 16 位，所以最初我以为一共可以有 16 个三地址指令。
但不是这样的，因为如果前面四位的所有排列组合都被用来作为三地址指令的操作码，那么我将无法识别出之后的二地址指令。
因此，我必须留下 1111 这个二进制数来作为 “非三地址指令” 的标识。
意思就是：**倘若前四位操作码是 0000 ~ 1110 中之一，那么就说明这是一个三地址指令，前面四位表示的二进制数就是这条指令的操作码。但如果前四位是 1111 ，就代表这条指令不是三地址指令，因此需要往后继续读四位指令。**
之后的操作码同理， 1111'1111 作为非二地址指令的标识，说明还需要继续往后读取操作码； 1111'1111'1111 作为非一地址指令的标识，说明还需要继续往后读取操作码。
由此我可以得到结论：三地址指令有 15 条，二地址指令有 15 条，一地址指令有 15 条，零地址指令有 16 条。

### 注意事项
- 短操作码不能与长操作码的前面部分相同，意思就是必须留下一个标识。
- 各指令的操作码不能重复，意思就是操作码是唯一的，我们可以根据操作码来得知地址码和
- 对使用频率高的指令分配短操作码，降低运行时间。

### 扩展操作码举例
设指令字长为 16 位，设计一套指令系统满足：
- 有15条三地址指令
- 有12条二地址指令
- 有62条一地址指令
- 有32条零地址指令

首先15条三地址指令，那么就是 0000 ~ 1110 共 15 种三地址指令操作码，剩下一个 1111 作为标识。这是前四位。
其次12条二地址指令，那么就是 1111'0000 ~ 1111'1011 共 12 种二地址操作码，剩下 1111'1100 、 1111'1101 、 1111'1110 、 1111'1111 四个，那么 1111'11 就是非二地址指令操作码的标识。这是前六位。
再者62条一地址指令，那么第 7~12 位就是 000000 ~ 111101 共 62 种一地址操作码，剩下的 111110 、111111 就是标识，现在总的非一地址指令的标识是 1111'1111'111 ，这是前 11 位。
最后32条零地址指令，那么第 12~16 位就是 00000 ~ 11111 共 32 种零地址指令操作码。

## 指令寻址
下一条要执行的指令的地址始终由 PC 给出，即便是跳跃寻址也只是把地址赋给 PC 。
### 顺序寻址
PC : 始终指明下一条指令的存放地址。
- 在定长指令字结构中， PC 每次读出一个字之后，自增增加（一个指令字的bit数 / 一个字节的bit数，即**自增增加一个指令字长**）。自增发生在读取完指令之后、运算器执行指令之前。
- 在变长指令字结构中， PC 首先读出一个字的长度，然后根据操作码来判断这条指令的总字节数，进而修改 PC 的值。
### 跳跃寻址
转移指令中的地址码，便是计算机想要读取的指令的地址。每次读到转移指令，就把这个覆盖掉已经自增的 PC 。

## 数据寻址
下一条要执行的指令的地址，来源于当前指令的地址码。
数据寻址方式相比指令寻址方式，它在操作码与形式地址之间多了一个 “寻址特征” ，用来区分是哪一种数据寻址方式。这里的形式地址就是地址码。
### 直接寻址
指令字中的形式地址 A 就是操作数的真实地址 EA 。
计算机根据 PC 读出指令后，根据指令的形式地址指向的主存地址中取出操作数，进行后续操作。
访存次数：取指令一次 + 执行指令取数据一次 = 2次。
- 优点：简单，执行时只需访存一次。
- 由于留给 A 的位数不多，因此寻址范围较小。且一旦操作数的地址被修改，就需要修改指令。

### 间接寻址
指令字中的形式地址 A 指向的主存地址 B 中存储的数据，才是操作数的真正地址，即双指针。支持套娃。
访存次数：取指令一次 + 执行指令取数据两次 = 3次。
- 优点：寻址范围较大（大很多），便于编写程序。
- 缺点：访存次数较多。

### 寄存器寻址
指令字的地址码指向某个寄存器的编号，操作数存储在这个编号指代的寄存器中。
访存次数：取指令一次 + 执行指令取数据零次 = 1次。
- 优点：执行指令期间不访存，执行速度快，支持向量矩阵运算。
- 缺点：寄存器死贵，且计算机中寄存器宝贵。

### 寄存器间接寻址
指令字的地址码指向某个寄存器的编号，操作数所在的地址存储在这个编号指代的寄存器中。
访存次数：取指令一次 + 执行指令取数据一次 = 2次。

### 隐含寻址
不是显式给出某个操作数的地址，而是在指令中隐含操作数的地址。
- 优点：有利于缩短指令字长。
- 缺点：需要增加存储操作数或隐含地址的硬件。

### 立即寻址
形式地址就是操作数本身，也叫立即数。一般采用补码形式，此时的寻址特征是“#”。
访存次数：取指令一次 + 执行指令取数据零次 = 1次。
- 优点：执行指令时不访问主存，执行时间最短。
- 缺点：立即数的位数优先。


## CPU 的功能与基本结构
运算器：
- 数据加工：对数据进行算术运算、逻辑运算、移位运算等。

控制器：
- 指令控制：自动得到下一条要执行的指令的地址，自动读取下一条指令。
- 操作控制：对指令进行分析，得到操作指令和操作数的地址，控制计算机的其他部件完成对应操作。
- 中断处理：管理总线及输入输出，处理运行时的异常情况和特殊请求。
- 时间控制：对各种操作加以时间上的控制，对每条指令按时间顺序提供应有的信号。

#### 运算器组成
###### ALU （算术逻辑单元）
- 主要功能是进行算术、逻辑运算。
###### 通用寄存器组：
- Ax , Bx , ……用于存放各类操作数和各种地址信息。
ALU 和多个寄存器是通过导线连接。**有两种连接方式，多总线是指每个寄存器都有一根总线来连接 ALU ，单总线指的是所有寄存器的输入端和输出端都连接到一条公共的通路上。**
- 对于多总线，若要做到每次选择其中一个寄存器的内容输入到 ALU 中，要么使用多路选择器，要么使用三态门来控制每一条导线。
- 对于单总线，可以设置一个暂态缓存器来暂时存放从主存读来的数据，防止读数据时产生冲突。不能放在通用寄存器中。否则是先把主存中的数据读到通用寄存器中，但是同样寄存器中可能存放着另一个操作数，这样就会破坏原有内容。
###### 暂态寄存器 / 累加寄存器
- 用来暂存从主存读来的数据，或者暂存 ALU 的非稳态运算结果，防止数据读写产生错误。
###### 程序状态字寄存器
- 保留由各种状态信息，如溢出OP 、符号SF 、零ZF 、 进位CF 。
###### 移位器
- 对运算结果进行移位操作。二进制乘法实际上就是加法操作和移位操作交替执行。

#### 控制器组成
###### 程序计数器（PC）
- 用于指出下一条指令在主存中的存放地址。
###### 指令寄存器
- 用于保存当前正在执行的那条指令。
###### 指令译码器
- 对指令中的操作码部分进行译码，得到指令是什么类型的指令，然后向控制器自己提供特定的操作信号。
###### 微操作信号发生器
- 根据指令、状态信息、时序信号，产生控制整个计算机系统的各种控制信号。
###### 时序系统
- 用于产生各种时序信号。
###### 存储器地址寄存器
- 用于存放所要访问的主存单元的地址。