-- VHDL test case input
L1: XOR_GATE 

