TimeQuest Timing Analyzer report for atv00
Thu Apr 11 21:17:05 2024
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 14. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 15. Slow 1200mV 85C Model Hold: 'Clock'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'Clock'
 24. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 25. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 26. Slow 1200mV 0C Model Hold: 'Clock'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'Clock'
 34. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 35. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'
 36. Fast 1200mV 0C Model Hold: 'Clock'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; atv00                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processor 3            ;   0.5%      ;
;     Processors 4-6         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp }           ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] } ;
; Clock                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                                                        ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                 ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                           ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
; 169.2 MHz  ; 169.2 MHz       ; Clock                                              ;                                                ;
; 452.08 MHz ; 437.64 MHz      ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; -4.910 ; -110.716      ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -1.212 ; -2.869        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.665 ; 0.000         ;
; Clock                                              ; 1.246 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; -3.000 ; -45.405       ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; -1.285 ; -10.280       ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; -1.285 ; -3.855        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                                               ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.910 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.835      ;
; -4.853 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.778      ;
; -4.821 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.746      ;
; -4.799 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.719      ;
; -4.787 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.707      ;
; -4.752 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.677      ;
; -4.746 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.671      ;
; -4.680 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.600      ;
; -4.603 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.528      ;
; -4.582 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.507      ;
; -4.545 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.470      ;
; -4.536 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.456      ;
; -4.524 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.449      ;
; -4.463 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.388      ;
; -4.462 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.073     ; 5.387      ;
; -4.256 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.176      ;
; -4.221 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.141      ;
; -4.214 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 5.132      ;
; -4.121 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.041      ;
; -4.057 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.975      ;
; -4.047 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.965      ;
; -3.941 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.859      ;
; -3.895 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.813      ;
; -3.862 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.782      ;
; -3.780 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.698      ;
; -3.640 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.564      ;
; -3.632 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.556      ;
; -3.614 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.532      ;
; -3.608 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.526      ;
; -3.503 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.428      ;
; -3.495 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.420      ;
; -3.489 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.413      ;
; -3.447 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.365      ;
; -3.440 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.359      ;
; -3.437 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.356      ;
; -3.437 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.356      ;
; -3.436 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.355      ;
; -3.435 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.354      ;
; -3.434 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.353      ;
; -3.432 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.351      ;
; -3.430 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.349      ;
; -3.429 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.348      ;
; -3.428 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.347      ;
; -3.427 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.346      ;
; -3.386 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.311      ;
; -3.385 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.310      ;
; -3.383 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.308      ;
; -3.383 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.302      ;
; -3.381 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.300      ;
; -3.381 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.305      ;
; -3.380 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.299      ;
; -3.380 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.299      ;
; -3.379 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.298      ;
; -3.379 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.298      ;
; -3.378 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.297      ;
; -3.378 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.297      ;
; -3.377 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.296      ;
; -3.377 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.296      ;
; -3.376 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.295      ;
; -3.375 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.294      ;
; -3.375 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.294      ;
; -3.373 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.292      ;
; -3.372 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.291      ;
; -3.372 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.291      ;
; -3.371 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.290      ;
; -3.371 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.290      ;
; -3.370 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.289      ;
; -3.370 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.289      ;
; -3.368 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.287      ;
; -3.367 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.286      ;
; -3.359 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.273      ;
; -3.357 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.282      ;
; -3.357 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.271      ;
; -3.356 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.270      ;
; -3.355 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.269      ;
; -3.354 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.268      ;
; -3.353 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.267      ;
; -3.350 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.275      ;
; -3.350 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.264      ;
; -3.349 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.263      ;
; -3.348 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.262      ;
; -3.347 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.261      ;
; -3.346 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.260      ;
; -3.345 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.259      ;
; -3.345 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.259      ;
; -3.344 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.258      ;
; -3.343 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.257      ;
; -3.342 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.256      ;
; -3.341 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.255      ;
; -3.338 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.252      ;
; -3.337 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.257      ;
; -3.337 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.251      ;
; -3.336 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.250      ;
; -3.334 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.248      ;
; -3.333 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.258      ;
; -3.333 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.247      ;
; -3.328 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.253      ;
; -3.326 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.251      ;
; -3.325 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.245      ;
; -3.324 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.248      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.212 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 2.187      ;
; -0.974 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 1.949      ;
; -0.955 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.046     ; 1.927      ;
; -0.715 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.782      ; 3.237      ;
; -0.683 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.782      ; 3.205      ;
; -0.642 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.782      ; 3.164      ;
; -0.249 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.782      ; 3.271      ;
; -0.148 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.782      ; 3.170      ;
; -0.095 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.782      ; 3.117      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.665 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.876      ; 2.969      ;
; 0.667 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.876      ; 2.971      ;
; 0.790 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.876      ; 3.094      ;
; 1.146 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.876      ; 2.950      ;
; 1.205 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.876      ; 3.009      ;
; 1.292 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.876      ; 3.096      ;
; 1.493 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.046      ; 1.725      ;
; 1.523 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 1.752      ;
; 1.742 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 1.971      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; 1.246 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; Clock       ; 0.000        ; 3.042      ; 4.726      ;
; 1.291 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.556      ;
; 1.330 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.595      ;
; 1.343 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.608      ;
; 1.349 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.614      ;
; 1.350 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.615      ;
; 1.350 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.615      ;
; 1.351 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.616      ;
; 1.351 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.616      ;
; 1.357 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.622      ;
; 1.363 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.629      ;
; 1.365 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.630      ;
; 1.393 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.659      ;
; 1.394 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.660      ;
; 1.452 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.717      ;
; 1.470 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.736      ;
; 1.482 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.747      ;
; 1.483 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.748      ;
; 1.488 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.753      ;
; 1.489 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.755      ;
; 1.493 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.758      ;
; 1.494 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.759      ;
; 1.503 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.768      ;
; 1.523 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.788      ;
; 1.524 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.789      ;
; 1.527 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.792      ;
; 1.583 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.848      ;
; 1.584 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.849      ;
; 1.585 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.850      ;
; 1.585 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.850      ;
; 1.586 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.851      ;
; 1.613 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.878      ;
; 1.618 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.883      ;
; 1.624 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.889      ;
; 1.626 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.892      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.902      ;
; 1.636 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.903      ;
; 1.636 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.901      ;
; 1.647 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.912      ;
; 1.659 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.926      ;
; 1.667 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.933      ;
; 1.672 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.937      ;
; 1.673 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.078      ; 1.937      ;
; 1.687 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.952      ;
; 1.699 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.964      ;
; 1.709 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.975      ;
; 1.719 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.986      ;
; 1.721 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.988      ;
; 1.722 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 1.988      ;
; 1.723 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.990      ;
; 1.723 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.990      ;
; 1.724 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 1.991      ;
; 1.731 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 1.996      ;
; 1.745 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.010      ;
; 1.753 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; Clock       ; -0.500       ; 3.042      ; 4.733      ;
; 1.760 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.025      ;
; 1.761 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.026      ;
; 1.761 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.026      ;
; 1.761 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.026      ;
; 1.761 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 2.027      ;
; 1.762 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.027      ;
; 1.763 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.028      ;
; 1.763 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.028      ;
; 1.763 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.028      ;
; 1.764 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.029      ;
; 1.771 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.036      ;
; 1.772 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.037      ;
; 1.783 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 2.050      ;
; 1.789 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.054      ;
; 1.795 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.078      ; 2.059      ;
; 1.798 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 2.064      ;
; 1.800 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.065      ;
; 1.801 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.078      ; 2.065      ;
; 1.802 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.062      ;
; 1.802 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.067      ;
; 1.803 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.063      ;
; 1.805 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.065      ;
; 1.805 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.081      ; 2.072      ;
; 1.806 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.066      ;
; 1.807 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.067      ;
; 1.810 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.070      ;
; 1.811 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.071      ;
; 1.812 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.072      ;
; 1.812 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.072      ;
; 1.813 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.073      ;
; 1.816 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock                                              ; Clock       ; 0.000        ; 0.074      ; 2.076      ;
; 1.821 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 2.087      ;
; 1.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.088      ;
; 1.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.088      ;
; 1.829 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.094      ;
; 1.830 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.078      ; 2.094      ;
; 1.830 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.080      ; 2.096      ;
; 1.836 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock                                              ; Clock       ; 0.000        ; 0.079      ; 2.101      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                  ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                           ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
; 182.22 MHz ; 182.22 MHz      ; Clock                                              ;                                                ;
; 491.4 MHz  ; 437.64 MHz      ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; -4.488 ; -99.319       ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -1.035 ; -2.390        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.579 ; 0.000         ;
; Clock                                              ; 1.172 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; -3.000 ; -45.405       ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; -1.285 ; -10.280       ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; -1.285 ; -3.855        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.488 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.423      ;
; -4.463 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.398      ;
; -4.418 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.353      ;
; -4.360 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 5.290      ;
; -4.357 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 5.287      ;
; -4.350 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.285      ;
; -4.347 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.282      ;
; -4.276 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 5.206      ;
; -4.228 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.163      ;
; -4.198 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.133      ;
; -4.170 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.105      ;
; -4.160 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.095      ;
; -4.160 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 5.090      ;
; -4.093 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.028      ;
; -4.092 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.064     ; 5.027      ;
; -3.886 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 4.816      ;
; -3.814 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.742      ;
; -3.740 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 4.670      ;
; -3.676 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 4.606      ;
; -3.603 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.531      ;
; -3.598 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.526      ;
; -3.520 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.448      ;
; -3.483 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.411      ;
; -3.419 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.069     ; 4.349      ;
; -3.404 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.332      ;
; -3.258 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.186      ;
; -3.258 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.186      ;
; -3.187 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 4.121      ;
; -3.152 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 4.086      ;
; -3.109 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.037      ;
; -3.101 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.029      ;
; -3.099 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.027      ;
; -3.098 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.026      ;
; -3.097 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.025      ;
; -3.097 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.025      ;
; -3.096 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.024      ;
; -3.093 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.021      ;
; -3.092 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.020      ;
; -3.091 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.019      ;
; -3.090 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.018      ;
; -3.089 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.017      ;
; -3.076 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.004      ;
; -3.074 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.002      ;
; -3.073 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.001      ;
; -3.072 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.000      ;
; -3.072 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.000      ;
; -3.071 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.999      ;
; -3.068 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.996      ;
; -3.067 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.995      ;
; -3.066 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.994      ;
; -3.065 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.993      ;
; -3.064 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.999      ;
; -3.064 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.992      ;
; -3.053 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.988      ;
; -3.052 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.987      ;
; -3.051 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.986      ;
; -3.031 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.959      ;
; -3.029 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.957      ;
; -3.029 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.964      ;
; -3.028 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.956      ;
; -3.028 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.963      ;
; -3.027 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.955      ;
; -3.027 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.955      ;
; -3.027 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.962      ;
; -3.026 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.954      ;
; -3.026 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.961      ;
; -3.023 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.951      ;
; -3.022 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.950      ;
; -3.021 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.949      ;
; -3.020 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.948      ;
; -3.019 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.947      ;
; -2.993 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.921      ;
; -2.983 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.918      ;
; -2.982 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.917      ;
; -2.981 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 3.916      ;
; -2.976 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.065     ; 3.910      ;
; -2.973 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.896      ;
; -2.971 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.894      ;
; -2.970 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.893      ;
; -2.970 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.893      ;
; -2.969 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.892      ;
; -2.969 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.892      ;
; -2.968 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.891      ;
; -2.968 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.891      ;
; -2.967 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.890      ;
; -2.966 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.889      ;
; -2.966 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.889      ;
; -2.965 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.888      ;
; -2.965 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.888      ;
; -2.964 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.887      ;
; -2.963 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.891      ;
; -2.963 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.886      ;
; -2.962 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.885      ;
; -2.962 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.885      ;
; -2.961 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.889      ;
; -2.961 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.884      ;
; -2.961 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.884      ;
; -2.960 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.888      ;
; -2.960 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.888      ;
; -2.960 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.883      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.035 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.039     ; 2.015      ;
; -0.828 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.039     ; 1.808      ;
; -0.807 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.040     ; 1.786      ;
; -0.579 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.661      ; 2.962      ;
; -0.527 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.661      ; 2.910      ;
; -0.504 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 1.661      ; 2.887      ;
; -0.178 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.661      ; 3.061      ;
; -0.028 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.661      ; 2.911      ;
; -0.028 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 1.661      ; 2.911      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.579 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.748      ; 2.721      ;
; 0.593 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.748      ; 2.735      ;
; 0.699 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 1.748      ; 2.841      ;
; 1.006 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.748      ; 2.648      ;
; 1.090 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.748      ; 2.732      ;
; 1.136 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 1.748      ; 2.778      ;
; 1.350 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.040      ; 1.561      ;
; 1.372 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.039      ; 1.582      ;
; 1.575 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.039      ; 1.785      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; 1.172 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.413      ;
; 1.203 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.444      ;
; 1.206 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; Clock       ; 0.000        ; 2.759      ; 4.369      ;
; 1.211 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.452      ;
; 1.212 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.453      ;
; 1.212 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.453      ;
; 1.213 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.454      ;
; 1.213 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.454      ;
; 1.224 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.465      ;
; 1.225 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.467      ;
; 1.227 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.468      ;
; 1.235 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.476      ;
; 1.245 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.487      ;
; 1.248 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.490      ;
; 1.348 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.590      ;
; 1.351 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.593      ;
; 1.360 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.602      ;
; 1.365 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.606      ;
; 1.366 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.607      ;
; 1.367 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.609      ;
; 1.374 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.615      ;
; 1.379 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.621      ;
; 1.383 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.624      ;
; 1.390 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.632      ;
; 1.391 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.632      ;
; 1.393 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.635      ;
; 1.428 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.669      ;
; 1.430 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.671      ;
; 1.430 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.671      ;
; 1.431 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.672      ;
; 1.431 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.672      ;
; 1.461 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.703      ;
; 1.470 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.712      ;
; 1.484 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.726      ;
; 1.484 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.725      ;
; 1.485 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.727      ;
; 1.492 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.733      ;
; 1.494 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.737      ;
; 1.494 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.737      ;
; 1.494 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.737      ;
; 1.495 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.738      ;
; 1.495 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.738      ;
; 1.495 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.738      ;
; 1.495 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.738      ;
; 1.504 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.747      ;
; 1.511 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.753      ;
; 1.515 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.757      ;
; 1.515 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.069      ; 1.755      ;
; 1.521 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.762      ;
; 1.541 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.782      ;
; 1.551 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.794      ;
; 1.555 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.797      ;
; 1.560 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.803      ;
; 1.562 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; Clock       ; -0.500       ; 2.759      ; 4.225      ;
; 1.564 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.806      ;
; 1.565 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.806      ;
; 1.569 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.811      ;
; 1.574 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.817      ;
; 1.576 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.819      ;
; 1.577 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.820      ;
; 1.595 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.837      ;
; 1.602 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.843      ;
; 1.605 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.846      ;
; 1.611 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.854      ;
; 1.613 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.854      ;
; 1.614 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.855      ;
; 1.614 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.855      ;
; 1.614 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.855      ;
; 1.615 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.856      ;
; 1.615 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.856      ;
; 1.616 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.857      ;
; 1.617 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.858      ;
; 1.617 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.858      ;
; 1.617 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.858      ;
; 1.618 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.859      ;
; 1.620 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.069      ; 1.860      ;
; 1.627 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.070      ; 1.868      ;
; 1.638 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.880      ;
; 1.644 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.880      ;
; 1.645 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.881      ;
; 1.647 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.883      ;
; 1.647 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.889      ;
; 1.648 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.884      ;
; 1.649 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.891      ;
; 1.649 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.885      ;
; 1.652 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.888      ;
; 1.653 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.895      ;
; 1.653 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.889      ;
; 1.654 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.890      ;
; 1.654 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.890      ;
; 1.655 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.891      ;
; 1.658 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.900      ;
; 1.658 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.069      ; 1.898      ;
; 1.658 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock                                              ; Clock       ; 0.000        ; 0.065      ; 1.894      ;
; 1.660 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.902      ;
; 1.662 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.904      ;
; 1.663 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.069      ; 1.903      ;
; 1.665 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.908      ;
; 1.665 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.072      ; 1.908      ;
; 1.672 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.071      ; 1.914      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; -1.981 ; -38.939       ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.166 ; -0.355        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.253 ; 0.000         ;
; Clock                                              ; 0.405 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; -3.000 ; -38.035       ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; -1.000 ; -8.000        ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; -1.000 ; -3.000        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.981 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.933      ;
; -1.962 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.914      ;
; -1.949 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.901      ;
; -1.942 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.894      ;
; -1.938 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.886      ;
; -1.935 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.883      ;
; -1.919 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.871      ;
; -1.871 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.819      ;
; -1.863 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.815      ;
; -1.862 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.814      ;
; -1.810 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.762      ;
; -1.809 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.761      ;
; -1.799 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.747      ;
; -1.782 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.734      ;
; -1.774 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.726      ;
; -1.682 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.630      ;
; -1.628 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.575      ;
; -1.612 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.560      ;
; -1.567 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.514      ;
; -1.566 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.513      ;
; -1.564 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.512      ;
; -1.503 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.450      ;
; -1.484 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.431      ;
; -1.442 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.390      ;
; -1.431 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.378      ;
; -1.346 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.293      ;
; -1.341 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.288      ;
; -1.318 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 2.269      ;
; -1.267 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 2.218      ;
; -1.261 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.208      ;
; -1.257 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 2.208      ;
; -1.248 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.200      ;
; -1.237 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.183      ;
; -1.235 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.181      ;
; -1.234 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.180      ;
; -1.233 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.179      ;
; -1.232 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.178      ;
; -1.231 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.177      ;
; -1.229 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.175      ;
; -1.227 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.173      ;
; -1.226 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.172      ;
; -1.224 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.170      ;
; -1.224 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.170      ;
; -1.218 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.164      ;
; -1.216 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.162      ;
; -1.215 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.161      ;
; -1.214 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.160      ;
; -1.213 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.159      ;
; -1.212 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.158      ;
; -1.210 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.156      ;
; -1.208 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.154      ;
; -1.207 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.153      ;
; -1.205 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.151      ;
; -1.205 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.151      ;
; -1.205 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.151      ;
; -1.203 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.149      ;
; -1.202 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.148      ;
; -1.201 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.147      ;
; -1.200 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.146      ;
; -1.199 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.145      ;
; -1.198 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.144      ;
; -1.197 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.149      ;
; -1.197 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.143      ;
; -1.196 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 2.147      ;
; -1.196 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.142      ;
; -1.195 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.141      ;
; -1.195 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.141      ;
; -1.194 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.136      ;
; -1.194 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.140      ;
; -1.194 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.140      ;
; -1.193 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.139      ;
; -1.192 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.134      ;
; -1.192 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.138      ;
; -1.192 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.138      ;
; -1.192 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.138      ;
; -1.191 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.138      ;
; -1.191 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.133      ;
; -1.191 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.133      ;
; -1.190 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.132      ;
; -1.190 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.136      ;
; -1.189 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.131      ;
; -1.189 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.131      ;
; -1.188 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; Clock        ; Clock       ; 1.000        ; -0.039     ; 2.136      ;
; -1.188 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.130      ;
; -1.188 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.130      ;
; -1.187 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 2.139      ;
; -1.187 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.133      ;
; -1.187 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.129      ;
; -1.186 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.128      ;
; -1.186 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.128      ;
; -1.185 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.131      ;
; -1.185 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.131      ;
; -1.185 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.127      ;
; -1.184 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.126      ;
; -1.183 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.125      ;
; -1.183 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.125      ;
; -1.181 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.123      ;
; -1.181 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.123      ;
; -1.181 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock        ; Clock       ; 1.000        ; -0.045     ; 2.123      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.166 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 0.858      ; 1.626      ;
; -0.095 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 0.858      ; 1.555      ;
; -0.094 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.500        ; 0.858      ; 1.554      ;
; -0.068 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.022     ; 1.053      ;
; 0.078  ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.022     ; 0.907      ;
; 0.091  ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.022     ; 0.894      ;
; 0.431  ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 0.858      ; 1.529      ;
; 0.452  ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 0.858      ; 1.508      ;
; 0.499  ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; 0.858      ; 1.461      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                                                 ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.253 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.904      ; 1.356      ;
; 0.312 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.904      ; 1.415      ;
; 0.328 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.904      ; 1.431      ;
; 0.685 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.022      ; 0.791      ;
; 0.692 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.022      ; 0.798      ;
; 0.787 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.022      ; 0.893      ;
; 0.853 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 0.904      ; 1.456      ;
; 0.883 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[2] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 0.904      ; 1.486      ;
; 0.907 ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[1] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; -0.500       ; 0.904      ; 1.510      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; 0.405 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp       ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; Clock       ; 0.000        ; 1.615      ; 2.229      ;
; 0.567 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.691      ;
; 0.588 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.712      ;
; 0.598 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.722      ;
; 0.599 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.723      ;
; 0.600 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.724      ;
; 0.603 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.727      ;
; 0.612 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.736      ;
; 0.613 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.737      ;
; 0.635 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.759      ;
; 0.636 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.760      ;
; 0.636 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.760      ;
; 0.637 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.761      ;
; 0.637 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.761      ;
; 0.649 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.774      ;
; 0.656 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.780      ;
; 0.658 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.783      ;
; 0.662 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[0]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.787      ;
; 0.662 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.786      ;
; 0.662 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.786      ;
; 0.665 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.789      ;
; 0.665 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.789      ;
; 0.668 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.792      ;
; 0.673 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.798      ;
; 0.674 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.799      ;
; 0.674 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.798      ;
; 0.722 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.847      ;
; 0.724 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.849      ;
; 0.725 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.850      ;
; 0.731 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.855      ;
; 0.746 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.870      ;
; 0.746 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.870      ;
; 0.748 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.872      ;
; 0.750 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.875      ;
; 0.752 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[15] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.876      ;
; 0.753 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.877      ;
; 0.755 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.879      ;
; 0.756 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.881      ;
; 0.760 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.884      ;
; 0.765 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.889      ;
; 0.767 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.890      ;
; 0.770 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.895      ;
; 0.771 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.895      ;
; 0.773 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[1]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.898      ;
; 0.781 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[12] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.906      ;
; 0.781 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[13] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.906      ;
; 0.781 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.906      ;
; 0.781 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.906      ;
; 0.782 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[11] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.907      ;
; 0.782 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[14] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.907      ;
; 0.782 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.907      ;
; 0.794 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.919      ;
; 0.795 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.919      ;
; 0.796 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[9]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.921      ;
; 0.800 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[17] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.924      ;
; 0.808 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.933      ;
; 0.808 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.933      ;
; 0.808 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.933      ;
; 0.810 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.934      ;
; 0.815 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.939      ;
; 0.816 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.941      ;
; 0.817 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.941      ;
; 0.818 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.943      ;
; 0.818 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.941      ;
; 0.819 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.943      ;
; 0.820 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.945      ;
; 0.820 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.944      ;
; 0.820 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[3]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.945      ;
; 0.821 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.945      ;
; 0.821 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.945      ;
; 0.822 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.946      ;
; 0.822 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[8]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[10] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.947      ;
; 0.822 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.946      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[5]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.948      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.947      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[18] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.947      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[27] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.947      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.947      ;
; 0.823 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.947      ;
; 0.824 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[2]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.949      ;
; 0.824 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.948      ;
; 0.824 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.948      ;
; 0.824 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[19] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.948      ;
; 0.825 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.949      ;
; 0.827 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[23] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.950      ;
; 0.830 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[7]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.955      ;
; 0.831 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[24] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.955      ;
; 0.831 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[22] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[25] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.954      ;
; 0.833 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.958      ;
; 0.836 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[28] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; Clock                                              ; Clock       ; 0.000        ; 0.040      ; 0.960      ;
; 0.836 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[4]  ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[6]  ; Clock                                              ; Clock       ; 0.000        ; 0.041      ; 0.961      ;
; 0.839 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[30] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.962      ;
; 0.846 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[16] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.969      ;
; 0.847 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[20] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.970      ;
; 0.847 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[21] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.970      ;
; 0.848 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[26] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.971      ;
; 0.848 ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[29] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|count[31] ; Clock                                              ; Clock       ; 0.000        ; 0.039      ; 0.971      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                              ; -4.910   ; 0.253 ; N/A      ; N/A     ; -3.000              ;
;  Clock                                                        ; -4.910   ; 0.405 ; N/A      ; N/A     ; -3.000              ;
;  arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; -1.212   ; 0.253 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                               ; -113.585 ; 0.0   ; 0.0      ; 0.0     ; -59.54              ;
;  Clock                                                        ; -110.716 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; -2.869   ; 0.000 ; N/A      ; N/A     ; -3.855              ;
;  arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; N/A      ; N/A   ; N/A      ; N/A     ; -10.280             ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DataOutOut    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testClockOut  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; En                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataInput[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOutOut    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; testClockOut  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOutOut    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; testClockOut  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DataOutOut    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testClockOut  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ss[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ss[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 3        ; 0        ; 0        ; 0        ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 3        ; 3        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; Clock                                              ; 1        ; 1        ; 0        ; 0        ;
; Clock                                                        ; Clock                                              ; 1815     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 3        ; 0        ; 0        ; 0        ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp ; 3        ; 3        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; Clock                                              ; 1        ; 1        ; 0        ; 0        ;
; Clock                                                        ; Clock                                              ; 1815     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                             ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+
; Target                                                       ; Clock                                                        ; Type ; Status      ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+
; Clock                                                        ; Clock                                                        ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp           ; Base ; Constrained ;
; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] ; Base ; Constrained ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; DataInput[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; En           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; DataOutOut   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; testClockOut ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; DataInput[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataInput[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; En           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; DataOutOut   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; testClockOut ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Thu Apr 11 21:17:03 2024
Info: Command: quartus_sta atv00 -c atv00
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'atv00.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.910
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.910            -110.716 Clock 
    Info (332119):    -1.212              -2.869 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.665               0.000 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     1.246               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 Clock 
    Info (332119):    -1.285             -10.280 arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] 
    Info (332119):    -1.285              -3.855 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.488             -99.319 Clock 
    Info (332119):    -1.035              -2.390 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.579
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.579               0.000 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     1.172               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 Clock 
    Info (332119):    -1.285             -10.280 arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] 
    Info (332119):    -1.285              -3.855 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.981             -38.939 Clock 
    Info (332119):    -0.166              -0.355 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.253               0.000 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     0.405               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.035 Clock 
    Info (332119):    -1.000              -8.000 arquitetura:inst|sistema:sis|Mod8Counter:M8C1|CountBuffer[0] 
    Info (332119):    -1.000              -3.000 arquitetura:inst|entrada:ent|ClockDivider:CD01|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4863 megabytes
    Info: Processing ended: Thu Apr 11 21:17:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


