TimeQuest Timing Analyzer report for VerilogWarmup
Thu Oct 13 09:13:22 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Setup: 'SW[0]'
 13. Slow Model Hold: 'SW[0]'
 14. Slow Model Hold: 'SW[17]'
 15. Slow Model Minimum Pulse Width: 'SW[0]'
 16. Slow Model Minimum Pulse Width: 'SW[17]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'SW[17]'
 29. Fast Model Setup: 'SW[0]'
 30. Fast Model Hold: 'SW[0]'
 31. Fast Model Hold: 'SW[17]'
 32. Fast Model Minimum Pulse Width: 'SW[0]'
 33. Fast Model Minimum Pulse Width: 'SW[17]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VerilogWarmup                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[0] }  ;
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; INF MHz    ; 192.09 MHz      ; SW[0]      ; limit due to hold check ;
; 283.61 MHz ; 283.61 MHz      ; SW[17]     ;                         ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -2.526 ; -38.468       ;
; SW[0]  ; -0.681 ; -3.707        ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[0]  ; -2.603 ; -26.793       ;
; SW[17] ; 0.116  ; 0.000         ;
+--------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[0]  ; -1.380 ; -1.380               ;
; SW[17] ; -1.222 ; -17.222              ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                          ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.526 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.562      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.513 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.549      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.515      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.468      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.430      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.334 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.370      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.348      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.298 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.334      ;
; -2.257 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 3.289      ;
; -2.257 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 3.289      ;
; -2.257 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 3.289      ;
; -2.257 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 3.289      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[0]'                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.681 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.998      ;
; -0.667 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.984      ;
; -0.621 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.938      ;
; -0.572 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.889      ;
; -0.525 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.842      ;
; -0.522 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.839      ;
; -0.495 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.997      ;
; -0.492 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.917      ;
; -0.481 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.983      ;
; -0.478 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.903      ;
; -0.468 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.926      ;
; -0.454 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.912      ;
; -0.441 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.758      ;
; -0.440 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.757      ;
; -0.435 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.937      ;
; -0.432 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.857      ;
; -0.422 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.847      ;
; -0.408 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.866      ;
; -0.398 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.856      ;
; -0.391 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.708      ;
; -0.386 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.888      ;
; -0.367 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.921      ; 3.680      ;
; -0.364 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.807      ;
; -0.350 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.793      ;
; -0.343 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.660      ;
; -0.341 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.766      ;
; -0.339 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.841      ;
; -0.336 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.838      ;
; -0.317 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.775      ;
; -0.304 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.747      ;
; -0.298 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.615      ;
; -0.294 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.737      ;
; -0.255 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.757      ;
; -0.254 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.756      ;
; -0.245 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.670      ;
; -0.243 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.668      ;
; -0.221 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.679      ;
; -0.219 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.677      ;
; -0.215 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.925      ; 3.532      ;
; -0.213 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.656      ;
; -0.205 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.707      ;
; -0.202 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.627      ;
; -0.198 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.623      ;
; -0.181 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.920      ; 3.679      ;
; -0.178 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.636      ;
; -0.174 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.632      ;
; -0.157 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.659      ;
; -0.151 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.701      ;
; -0.147 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.921      ; 3.460      ;
; -0.143 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.586      ;
; -0.137 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.687      ;
; -0.126 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 3.978      ; 3.633      ;
; -0.123 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.700      ;
; -0.115 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.540      ;
; -0.115 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.558      ;
; -0.113 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.934      ; 3.608      ;
; -0.113 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.787      ; 3.538      ;
; -0.112 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.614      ;
; -0.112 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 3.978      ; 3.619      ;
; -0.111 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.656      ;
; -0.111 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.641      ;
; -0.109 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.652      ;
; -0.109 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.686      ;
; -0.101 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.651      ;
; -0.099 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.636      ;
; -0.099 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.934      ; 3.594      ;
; -0.097 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.642      ;
; -0.097 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.627      ;
; -0.096 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.539      ;
; -0.095 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.638      ;
; -0.091 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.549      ;
; -0.091 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.641      ;
; -0.089 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 3.786      ; 3.547      ;
; -0.087 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.637      ;
; -0.085 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.622      ;
; -0.081 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.631      ;
; -0.074 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.892      ; 3.517      ;
; -0.066 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.024      ; 3.640      ;
; -0.066 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 3.978      ; 3.573      ;
; -0.063 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.640      ;
; -0.061 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.637      ;
; -0.056 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 3.978      ; 3.563      ;
; -0.053 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.630      ;
; -0.053 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.934      ; 3.548      ;
; -0.052 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.024      ; 3.626      ;
; -0.051 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.596      ;
; -0.051 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.581      ;
; -0.050 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 3.888      ; 3.489      ;
; -0.049 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.592      ;
; -0.047 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.623      ;
; -0.043 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.934      ; 3.538      ;
; -0.041 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.027      ; 3.586      ;
; -0.041 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.571      ;
; -0.041 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.591      ;
; -0.039 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.026      ; 3.582      ;
; -0.039 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 3.976      ; 3.576      ;
; -0.036 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.616      ;
; -0.034 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.921      ; 3.347      ;
; -0.031 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 4.029      ; 3.581      ;
; -0.029 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 3.924      ; 3.531      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[0]'                                                                                                                              ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.603 ; SW[0]                             ; command_truth_table:c|we_n         ; SW[0]        ; SW[0]       ; 0.000        ; 7.551      ; 4.948      ;
; -2.448 ; SW[0]                             ; command_truth_table:c|ras_n        ; SW[0]        ; SW[0]       ; 0.000        ; 7.446      ; 4.998      ;
; -2.434 ; SW[0]                             ; command_truth_table:c|cas_n        ; SW[0]        ; SW[0]       ; 0.000        ; 7.445      ; 5.011      ;
; -2.333 ; SW[0]                             ; command_truth_table:c|ba_out[0]    ; SW[0]        ; SW[0]       ; 0.000        ; 7.583      ; 5.250      ;
; -2.333 ; SW[0]                             ; command_truth_table:c|ba_out[1]    ; SW[0]        ; SW[0]       ; 0.000        ; 7.584      ; 5.251      ;
; -2.103 ; SW[0]                             ; command_truth_table:c|we_n         ; SW[0]        ; SW[0]       ; -0.500       ; 7.551      ; 4.948      ;
; -1.948 ; SW[0]                             ; command_truth_table:c|ras_n        ; SW[0]        ; SW[0]       ; -0.500       ; 7.446      ; 4.998      ;
; -1.934 ; SW[0]                             ; command_truth_table:c|cas_n        ; SW[0]        ; SW[0]       ; -0.500       ; 7.445      ; 5.011      ;
; -1.833 ; SW[0]                             ; command_truth_table:c|ba_out[0]    ; SW[0]        ; SW[0]       ; -0.500       ; 7.583      ; 5.250      ;
; -1.833 ; SW[0]                             ; command_truth_table:c|ba_out[1]    ; SW[0]        ; SW[0]       ; -0.500       ; 7.584      ; 5.251      ;
; -1.241 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.282      ;
; -1.238 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.287      ;
; -1.238 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.287      ;
; -1.235 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.287      ;
; -1.232 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.291      ;
; -1.227 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.298      ;
; -1.223 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.299      ;
; -1.222 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.301      ;
; -1.217 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.020      ; 2.303      ;
; -1.214 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.311      ;
; -1.213 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.259      ;
; -1.213 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 3.974      ; 2.261      ;
; -1.207 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.265      ;
; -1.199 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.323      ;
; -1.197 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.328      ;
; -1.197 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.020      ; 2.323      ;
; -1.192 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.280      ;
; -1.189 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.333      ;
; -1.187 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.285      ;
; -1.186 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 3.974      ; 2.288      ;
; -1.184 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.339      ;
; -1.181 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.344      ;
; -1.158 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.930      ; 2.272      ;
; -1.144 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.381      ;
; -1.120 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.405      ;
; -1.120 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.402      ;
; -1.116 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.406      ;
; -1.115 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.020      ; 2.405      ;
; -1.113 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.410      ;
; -1.110 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.413      ;
; -1.109 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.930      ; 2.321      ;
; -1.092 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.433      ;
; -1.087 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 3.974      ; 2.387      ;
; -1.082 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.390      ;
; -1.077 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.395      ;
; -1.077 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.445      ;
; -1.075 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.450      ;
; -1.075 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.020      ; 2.445      ;
; -1.070 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.402      ;
; -1.068 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.930      ; 2.362      ;
; -1.067 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.022      ; 2.455      ;
; -1.065 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 3.972      ; 2.407      ;
; -1.064 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 3.974      ; 2.410      ;
; -1.059 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.466      ;
; -1.058 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.465      ;
; -1.053 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.025      ; 2.472      ;
; -1.049 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.023      ; 2.474      ;
; -1.010 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 3.888      ; 2.378      ;
; -0.987 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.930      ; 2.443      ;
; -0.953 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 3.888      ; 2.435      ;
; -0.926 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.920      ; 2.494      ;
; -0.926 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.921      ; 2.495      ;
; -0.906 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.920      ; 2.514      ;
; -0.906 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.921      ; 2.515      ;
; -0.872 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.783      ; 2.411      ;
; -0.865 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.783      ; 2.418      ;
; -0.854 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.782      ; 2.428      ;
; -0.829 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.782      ; 2.453      ;
; -0.827 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 3.888      ; 2.561      ;
; -0.824 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.920      ; 2.596      ;
; -0.824 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.921      ; 2.597      ;
; -0.784 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.920      ; 2.636      ;
; -0.784 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 3.921      ; 2.637      ;
; -0.750 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.783      ; 2.533      ;
; -0.731 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 3.888      ; 2.657      ;
; -0.707 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.782      ; 2.575      ;
; -0.607 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.783      ; 2.676      ;
; -0.596 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 3.782      ; 2.686      ;
; -0.531 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.027      ; 2.996      ;
; -0.528 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.001      ;
; -0.525 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.026      ; 3.001      ;
; -0.517 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.012      ;
; -0.506 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.023      ;
; -0.503 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.976      ; 2.973      ;
; -0.503 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 3.978      ; 2.975      ;
; -0.502 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.026      ; 3.024      ;
; -0.501 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.027      ; 3.026      ;
; -0.497 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 3.976      ; 2.979      ;
; -0.496 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.024      ; 3.028      ;
; -0.448 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 3.934      ; 2.986      ;
; -0.389 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.027      ; 3.138      ;
; -0.387 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.027      ; 3.140      ;
; -0.386 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.143      ;
; -0.384 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.145      ;
; -0.383 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.026      ; 3.143      ;
; -0.381 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.026      ; 3.145      ;
; -0.375 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.154      ;
; -0.373 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.156      ;
; -0.364 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.165      ;
; -0.362 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 4.029      ; 3.167      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.116 ; SW[0]                             ; mem_command_issuer:m|cur_state[1] ; SW[0]        ; SW[17]      ; 0.000        ; 3.663      ; 4.045      ;
; 0.309 ; SW[0]                             ; mem_command_issuer:m|cur_state[0] ; SW[0]        ; SW[17]      ; 0.000        ; 3.663      ; 4.238      ;
; 0.445 ; SW[0]                             ; mem_command_issuer:m|cur_state[2] ; SW[0]        ; SW[17]      ; 0.000        ; 3.663      ; 4.374      ;
; 0.446 ; SW[0]                             ; mem_command_issuer:m|cur_state[3] ; SW[0]        ; SW[17]      ; 0.000        ; 3.663      ; 4.375      ;
; 0.571 ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.837      ;
; 0.571 ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[0] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.837      ;
; 0.616 ; SW[0]                             ; mem_command_issuer:m|cur_state[1] ; SW[0]        ; SW[17]      ; -0.500       ; 3.663      ; 4.045      ;
; 0.801 ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; SW[0]                             ; mem_command_issuer:m|cur_state[0] ; SW[0]        ; SW[17]      ; -0.500       ; 3.663      ; 4.238      ;
; 0.813 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.079      ;
; 0.836 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.102      ;
; 0.849 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.115      ;
; 0.899 ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[0] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.165      ;
; 0.945 ; SW[0]                             ; mem_command_issuer:m|cur_state[2] ; SW[0]        ; SW[17]      ; -0.500       ; 3.663      ; 4.374      ;
; 0.946 ; SW[0]                             ; mem_command_issuer:m|cur_state[3] ; SW[0]        ; SW[17]      ; -0.500       ; 3.663      ; 4.375      ;
; 0.978 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.244      ;
; 0.981 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.247      ;
; 0.983 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.249      ;
; 0.994 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.260      ;
; 1.015 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.281      ;
; 1.024 ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.290      ;
; 1.024 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.290      ;
; 1.184 ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.450      ;
; 1.196 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.462      ;
; 1.222 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.488      ;
; 1.235 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.501      ;
; 1.267 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.533      ;
; 1.293 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.559      ;
; 1.306 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.572      ;
; 1.338 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.604      ;
; 1.361 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.627      ;
; 1.364 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.630      ;
; 1.364 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.630      ;
; 1.394 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.660      ;
; 1.401 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.667      ;
; 1.406 ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.672      ;
; 1.410 ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.676      ;
; 1.410 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.676      ;
; 1.432 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.698      ;
; 1.435 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.701      ;
; 1.435 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.701      ;
; 1.459 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.725      ;
; 1.465 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.731      ;
; 1.465 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.731      ;
; 1.472 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.738      ;
; 1.481 ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.747      ;
; 1.481 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.747      ;
; 1.497 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.763      ;
; 1.503 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.769      ;
; 1.506 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.772      ;
; 1.506 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.772      ;
; 1.530 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.796      ;
; 1.531 ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.797      ;
; 1.532 ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.798      ;
; 1.536 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.802      ;
; 1.536 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.802      ;
; 1.543 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.809      ;
; 1.552 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.818      ;
; 1.560 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 1.830      ;
; 1.568 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.834      ;
; 1.577 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.843      ;
; 1.577 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.843      ;
; 1.601 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.867      ;
; 1.607 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.873      ;
; 1.607 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.873      ;
; 1.614 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.880      ;
; 1.623 ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.889      ;
; 1.639 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.905      ;
; 1.648 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.914      ;
; 1.648 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.914      ;
; 1.672 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.938      ;
; 1.678 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.944      ;
; 1.678 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.944      ;
; 1.685 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.951      ;
; 1.702 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 1.972      ;
; 1.704 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 1.974      ;
; 1.710 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.976      ;
; 1.743 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.009      ;
; 1.749 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.015      ;
; 1.749 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.015      ;
; 1.756 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.022      ;
; 1.763 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.029      ;
; 1.764 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.030      ;
; 1.781 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.047      ;
; 1.787 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 2.057      ;
; 1.791 ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 2.061      ;
; 1.814 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.080      ;
; 1.820 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.086      ;
; 1.820 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.086      ;
; 1.830 ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.096      ;
; 1.831 ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.097      ;
; 1.832 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 2.102      ;
; 1.834 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 2.104      ;
; 1.852 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.118      ;
; 1.885 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.151      ;
; 1.891 ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.157      ;
; 1.891 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.157      ;
; 1.899 ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.165      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[0]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[0] ; Rise       ; SW[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; SW[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; SW[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ba_out[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ba_out[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ba_out[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ba_out[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|cas_n        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|cas_n        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ras_n        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ras_n        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|we_n         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|we_n         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Decoder0~0|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Decoder0~0|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[0]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[0]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[1]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[1]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[2]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[2]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[3]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[3]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[4]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[4]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[5]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[5]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[6]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[6]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[7]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[7]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[8]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[8]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[9]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[9]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|ba_out[0]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|ba_out[0]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|ba_out[1]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|ba_out[1]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|cas_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|cas_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|ras_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|ras_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|we_n|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|we_n|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; m|Mux1~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; m|Mux1~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; m|Mux1~2|datab                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; m|Mux1~2|datab                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; m|Mux1~3|combout                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[11]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[11]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[3]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 1.815  ; 1.815  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; -1.225 ; -1.225 ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; -1.184 ; -1.184 ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; -2.990 ; -2.990 ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; -3.461 ; -3.461 ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; -3.152 ; -3.152 ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; -3.099 ; -3.099 ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; -2.528 ; -2.528 ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; -2.399 ; -2.399 ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; -2.322 ; -2.322 ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; -2.430 ; -2.430 ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; -2.641 ; -2.641 ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; -2.725 ; -2.725 ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; 1.208  ; 1.208  ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; 0.961  ; 0.961  ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; 1.379  ; 1.379  ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; 1.815  ; 1.815  ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.676  ; 0.676  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.676  ; 0.676  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.467  ; 0.467  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 4.440  ; 4.440  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; 2.603  ; 2.603  ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; 2.562  ; 2.562  ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; 3.939  ; 3.939  ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; 4.440  ; 4.440  ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; 4.102  ; 4.102  ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; 4.049  ; 4.049  ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; 3.510  ; 3.510  ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; 3.338  ; 3.338  ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; 3.301  ; 3.301  ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; 3.413  ; 3.413  ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; 3.591  ; 3.591  ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; 3.664  ; 3.664  ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; -0.237 ; -0.237 ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; -0.015 ; -0.015 ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; -0.457 ; -0.457 ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; -0.707 ; -0.707 ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.087  ; 0.087  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.116 ; -0.116 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.087  ; 0.087  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 8.782  ; 8.782  ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 11.854 ; 11.854 ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 11.854 ; 11.854 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 11.547 ; 11.547 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 11.565 ; 11.565 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 12.021 ; 12.021 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 12.021 ; 12.021 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 12.018 ; 12.018 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 11.994 ; 11.994 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 11.947 ; 11.947 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 11.995 ; 11.995 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 11.703 ; 11.703 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 11.773 ; 11.773 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 11.803 ; 11.803 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 11.736 ; 11.736 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 11.494 ; 11.494 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 11.750 ; 11.750 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 11.624 ; 11.624 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 11.188 ; 11.188 ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 10.896 ; 10.896 ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 11.188 ; 11.188 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.399  ; 9.399  ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 9.291  ; 9.291  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 9.399  ; 9.399  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.270  ; 9.270  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.387  ; 9.387  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 8.490  ; 8.490  ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 8.490  ; 8.490  ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 11.854 ; 11.854 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 11.547 ; 11.547 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 11.565 ; 11.565 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 12.021 ; 12.021 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 12.018 ; 12.018 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 11.994 ; 11.994 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 11.947 ; 11.947 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 11.995 ; 11.995 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 11.703 ; 11.703 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 11.773 ; 11.773 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 11.803 ; 11.803 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 11.736 ; 11.736 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 11.494 ; 11.494 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 11.750 ; 11.750 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 11.624 ; 11.624 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 9.412  ; 9.412  ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 9.412  ; 9.412  ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 9.421  ; 9.421  ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 8.864  ; 8.864  ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 8.864  ; 8.864  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 9.273  ; 9.273  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.106  ; 9.106  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 8.939  ; 8.939  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 8.531 ; 8.531 ;       ;
; SW[1]      ; LEDG[4]     ; 8.823 ;       ;       ; 8.823 ;
; SW[2]      ; LEDR[14]    ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; SW[2]      ; LEDR[15]    ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[2]      ; LEDR[16]    ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; SW[2]      ; LEDR[17]    ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 8.531 ; 8.531 ;       ;
; SW[1]      ; LEDG[4]     ; 8.823 ;       ;       ; 8.823 ;
; SW[2]      ; LEDR[14]    ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; SW[2]      ; LEDR[15]    ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[2]      ; LEDR[16]    ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; SW[2]      ; LEDR[17]    ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -0.680 ; -9.579        ;
; SW[0]  ; 0.208  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[0]  ; -1.524 ; -12.597       ;
; SW[17] ; -0.136 ; -0.170        ;
+--------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[0]  ; -1.380 ; -1.380               ;
; SW[17] ; -1.222 ; -17.222              ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                          ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.680 ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.712      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.692      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.655      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.597 ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.629      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.595      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.553 ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 1.581      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[5]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[6]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[8]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[9]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[10] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[11] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[7]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[0]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.580      ;
; -0.541 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[1]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[2]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[3]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.573      ;
; -0.541 ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[4]  ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 1.573      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[0]'                                                                                                                            ;
+-------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.761      ;
; 0.215 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.754      ;
; 0.225 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.744      ;
; 0.241 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.728      ;
; 0.261 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.708      ;
; 0.280 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.764      ;
; 0.287 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.757      ;
; 0.288 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.768      ;
; 0.292 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.760      ;
; 0.292 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.677      ;
; 0.295 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.761      ;
; 0.297 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.747      ;
; 0.299 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.753      ;
; 0.305 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.751      ;
; 0.308 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.661      ;
; 0.309 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.743      ;
; 0.318 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.726      ;
; 0.322 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.722      ;
; 0.324 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.645      ;
; 0.325 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.727      ;
; 0.326 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.730      ;
; 0.329 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.715      ;
; 0.334 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.710      ;
; 0.339 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.705      ;
; 0.342 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.714      ;
; 0.345 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.938      ; 1.620      ;
; 0.345 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.707      ;
; 0.347 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.622      ;
; 0.352 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.617      ;
; 0.360 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.684      ;
; 0.376 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.676      ;
; 0.376 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.668      ;
; 0.378 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.666      ;
; 0.384 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.585      ;
; 0.386 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.670      ;
; 0.391 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.653      ;
; 0.392 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.660      ;
; 0.399 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.657      ;
; 0.408 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.644      ;
; 0.411 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.633      ;
; 0.413 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.693      ;
; 0.419 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.625      ;
; 0.419 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.637      ;
; 0.420 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.624      ;
; 0.420 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.686      ;
; 0.427 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.629      ;
; 0.427 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.942      ; 1.542      ;
; 0.428 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.670      ;
; 0.429 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.928      ; 1.612      ;
; 0.429 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.937      ; 1.619      ;
; 0.430 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.676      ;
; 0.431 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.621      ;
; 0.431 ; mem_command_issuer:m|counter[4]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.613      ;
; 0.434 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 1.962      ; 1.630      ;
; 0.435 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.663      ;
; 0.436 ; mem_command_issuer:m|counter[0]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.616      ;
; 0.436 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.928      ; 1.605      ;
; 0.438 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.634      ;
; 0.439 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.656      ;
; 0.440 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.653      ;
; 0.440 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.938      ; 1.525      ;
; 0.441 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 1.962      ; 1.623      ;
; 0.442 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.632      ;
; 0.445 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.653      ;
; 0.445 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.627      ;
; 0.446 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.928      ; 1.595      ;
; 0.446 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.649      ;
; 0.447 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.999      ; 1.652      ;
; 0.447 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.646      ;
; 0.449 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.625      ;
; 0.451 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.655      ;
; 0.451 ; mem_command_issuer:m|counter[5]   ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.593      ;
; 0.451 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 1.962      ; 1.613      ;
; 0.453 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.591      ;
; 0.454 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.999      ; 1.645      ;
; 0.455 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.617      ;
; 0.456 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.639      ;
; 0.457 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.636      ;
; 0.459 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.615      ;
; 0.461 ; mem_command_issuer:m|counter[10]  ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.583      ;
; 0.461 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.904      ; 1.595      ;
; 0.464 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.995      ; 1.639      ;
; 0.464 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.999      ; 1.635      ;
; 0.465 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.639      ;
; 0.465 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; 0.500        ; 1.937      ; 1.575      ;
; 0.466 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.632      ;
; 0.467 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.928      ; 1.574      ;
; 0.467 ; mem_command_issuer:m|counter[3]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.639      ;
; 0.468 ; mem_command_issuer:m|counter[8]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.639      ;
; 0.468 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; 0.500        ; 1.941      ; 1.584      ;
; 0.471 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.995      ; 1.632      ;
; 0.472 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; 0.500        ; 1.962      ; 1.592      ;
; 0.472 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.632      ;
; 0.474 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; 0.500        ; 1.906      ; 1.570      ;
; 0.475 ; mem_command_issuer:m|counter[11]  ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.998      ; 1.632      ;
; 0.476 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.596      ;
; 0.477 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.997      ; 1.618      ;
; 0.478 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.996      ; 1.615      ;
; 0.480 ; mem_command_issuer:m|counter[1]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.961      ; 1.594      ;
; 0.481 ; mem_command_issuer:m|counter[9]   ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; 0.500        ; 1.995      ; 1.622      ;
+-------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[0]'                                                                                                                              ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.524 ; SW[0]                             ; command_truth_table:c|we_n         ; SW[0]        ; SW[0]       ; 0.000        ; 3.934      ; 2.410      ;
; -1.484 ; SW[0]                             ; command_truth_table:c|ras_n        ; SW[0]        ; SW[0]       ; 0.000        ; 3.899      ; 2.415      ;
; -1.477 ; SW[0]                             ; command_truth_table:c|cas_n        ; SW[0]        ; SW[0]       ; 0.000        ; 3.897      ; 2.420      ;
; -1.410 ; SW[0]                             ; command_truth_table:c|ba_out[0]    ; SW[0]        ; SW[0]       ; 0.000        ; 3.934      ; 2.524      ;
; -1.410 ; SW[0]                             ; command_truth_table:c|ba_out[1]    ; SW[0]        ; SW[0]       ; 0.000        ; 3.935      ; 2.525      ;
; -1.024 ; SW[0]                             ; command_truth_table:c|we_n         ; SW[0]        ; SW[0]       ; -0.500       ; 3.934      ; 2.410      ;
; -0.984 ; SW[0]                             ; command_truth_table:c|ras_n        ; SW[0]        ; SW[0]       ; -0.500       ; 3.899      ; 2.415      ;
; -0.977 ; SW[0]                             ; command_truth_table:c|cas_n        ; SW[0]        ; SW[0]       ; -0.500       ; 3.897      ; 2.420      ;
; -0.910 ; SW[0]                             ; command_truth_table:c|ba_out[0]    ; SW[0]        ; SW[0]       ; -0.500       ; 3.934      ; 2.524      ;
; -0.910 ; SW[0]                             ; command_truth_table:c|ba_out[1]    ; SW[0]        ; SW[0]       ; -0.500       ; 3.935      ; 2.525      ;
; -0.460 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.033      ;
; -0.459 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.995      ; 1.036      ;
; -0.456 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.036      ;
; -0.450 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.044      ;
; -0.448 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.045      ;
; -0.445 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.049      ;
; -0.438 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.991      ; 1.053      ;
; -0.437 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.020      ;
; -0.437 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.056      ;
; -0.436 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.056      ;
; -0.436 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.995      ; 1.059      ;
; -0.435 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 1.958      ; 1.023      ;
; -0.434 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.060      ;
; -0.433 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.059      ;
; -0.432 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.025      ;
; -0.431 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.063      ;
; -0.428 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.991      ; 1.063      ;
; -0.427 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.066      ;
; -0.424 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.068      ;
; -0.415 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 1.958      ; 1.043      ;
; -0.414 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.043      ;
; -0.409 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.048      ;
; -0.407 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.087      ;
; -0.405 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.087      ;
; -0.404 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.991      ; 1.087      ;
; -0.400 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.995      ; 1.095      ;
; -0.396 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.924      ; 1.028      ;
; -0.396 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.096      ;
; -0.394 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.099      ;
; -0.385 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 1.958      ; 1.073      ;
; -0.384 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.110      ;
; -0.382 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.075      ;
; -0.381 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.113      ;
; -0.380 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.077      ;
; -0.378 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.995      ; 1.117      ;
; -0.378 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.991      ; 1.113      ;
; -0.377 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.116      ;
; -0.376 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.994      ; 1.118      ;
; -0.376 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.117      ;
; -0.376 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.116      ;
; -0.374 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.992      ; 1.118      ;
; -0.374 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.924      ; 1.050      ;
; -0.369 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.924      ; 1.055      ;
; -0.365 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 1.958      ; 1.093      ;
; -0.361 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.096      ;
; -0.359 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 1.957      ; 1.098      ;
; -0.355 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.082      ;
; -0.353 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.993      ; 1.140      ;
; -0.332 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.105      ;
; -0.324 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.924      ; 1.100      ;
; -0.310 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.127      ;
; -0.310 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.938      ; 1.128      ;
; -0.306 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.131      ;
; -0.306 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.938      ; 1.132      ;
; -0.305 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.902      ; 1.097      ;
; -0.298 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.902      ; 1.104      ;
; -0.297 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.900      ; 1.103      ;
; -0.288 ; mem_command_issuer:m|cur_state[2] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.900      ; 1.112      ;
; -0.280 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.157      ;
; -0.280 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.938      ; 1.158      ;
; -0.272 ; mem_command_issuer:m|cur_state[3] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.165      ;
; -0.256 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ba_out[0]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.181      ;
; -0.256 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ba_out[1]    ; SW[17]       ; SW[0]       ; -0.500       ; 1.938      ; 1.182      ;
; -0.248 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.902      ; 1.154      ;
; -0.239 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|we_n         ; SW[17]       ; SW[0]       ; -0.500       ; 1.937      ; 1.198      ;
; -0.238 ; mem_command_issuer:m|cur_state[0] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.900      ; 1.162      ;
; -0.210 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|ras_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.902      ; 1.192      ;
; -0.202 ; mem_command_issuer:m|cur_state[1] ; command_truth_table:c|cas_n        ; SW[17]       ; SW[0]       ; -0.500       ; 1.900      ; 1.198      ;
; -0.166 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.997      ; 1.331      ;
; -0.165 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.999      ; 1.334      ;
; -0.162 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.996      ; 1.334      ;
; -0.151 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.998      ; 1.347      ;
; -0.149 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.997      ; 1.348      ;
; -0.146 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.998      ; 1.352      ;
; -0.143 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.961      ; 1.318      ;
; -0.141 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[10] ; SW[17]       ; SW[0]       ; -0.500       ; 1.962      ; 1.321      ;
; -0.139 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[2]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.995      ; 1.356      ;
; -0.138 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[11] ; SW[17]       ; SW[0]       ; -0.500       ; 1.961      ; 1.323      ;
; -0.137 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[3]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.996      ; 1.359      ;
; -0.106 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.997      ; 1.391      ;
; -0.105 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.999      ; 1.394      ;
; -0.102 ; mem_command_issuer:m|counter[7]   ; command_truth_table:c|addr_out[5]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.928      ; 1.326      ;
; -0.102 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.996      ; 1.394      ;
; -0.091 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[1]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.998      ; 1.407      ;
; -0.089 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[8]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.997      ; 1.408      ;
; -0.086 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[0]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.998      ; 1.412      ;
; -0.085 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[4]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.997      ; 1.412      ;
; -0.084 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[6]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.999      ; 1.415      ;
; -0.083 ; mem_command_issuer:m|counter[6]   ; command_truth_table:c|addr_out[9]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.961      ; 1.378      ;
; -0.081 ; mem_command_issuer:m|counter[2]   ; command_truth_table:c|addr_out[7]  ; SW[17]       ; SW[0]       ; -0.500       ; 1.996      ; 1.415      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.136 ; SW[0]                             ; mem_command_issuer:m|cur_state[1] ; SW[0]        ; SW[17]      ; 0.000        ; 1.997      ; 2.013      ;
; -0.034 ; SW[0]                             ; mem_command_issuer:m|cur_state[0] ; SW[0]        ; SW[17]      ; 0.000        ; 1.997      ; 2.115      ;
; 0.009  ; SW[0]                             ; mem_command_issuer:m|cur_state[2] ; SW[0]        ; SW[17]      ; 0.000        ; 1.997      ; 2.158      ;
; 0.010  ; SW[0]                             ; mem_command_issuer:m|cur_state[3] ; SW[0]        ; SW[17]      ; 0.000        ; 1.997      ; 2.159      ;
; 0.265  ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.417      ;
; 0.265  ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[0] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.417      ;
; 0.360  ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.364  ; SW[0]                             ; mem_command_issuer:m|cur_state[1] ; SW[0]        ; SW[17]      ; -0.500       ; 1.997      ; 2.013      ;
; 0.366  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.518      ;
; 0.371  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.378  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.405  ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[0] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.557      ;
; 0.437  ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.590      ;
; 0.443  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.595      ;
; 0.451  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.603      ;
; 0.452  ; mem_command_issuer:m|counter[11]  ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.604      ;
; 0.456  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.608      ;
; 0.457  ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.609      ;
; 0.466  ; SW[0]                             ; mem_command_issuer:m|cur_state[0] ; SW[0]        ; SW[17]      ; -0.500       ; 1.997      ; 2.115      ;
; 0.498  ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.504  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.656      ;
; 0.509  ; SW[0]                             ; mem_command_issuer:m|cur_state[2] ; SW[0]        ; SW[17]      ; -0.500       ; 1.997      ; 2.158      ;
; 0.510  ; SW[0]                             ; mem_command_issuer:m|cur_state[3] ; SW[0]        ; SW[17]      ; -0.500       ; 1.997      ; 2.159      ;
; 0.511  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.518  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.670      ;
; 0.539  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[2]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.691      ;
; 0.546  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.553  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.705      ;
; 0.574  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[3]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.728      ;
; 0.581  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.591  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.743      ;
; 0.596  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.748      ;
; 0.597  ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.749      ;
; 0.610  ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.764      ;
; 0.616  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.768      ;
; 0.621  ; mem_command_issuer:m|cur_state[3] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.773      ;
; 0.626  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.778      ;
; 0.631  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.783      ;
; 0.632  ; mem_command_issuer:m|counter[9]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.637  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.645  ; mem_command_issuer:m|counter[8]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.646  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.798      ;
; 0.647  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.651  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.803      ;
; 0.661  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.813      ;
; 0.666  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.818      ;
; 0.668  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[4]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.820      ;
; 0.672  ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.824      ;
; 0.672  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.824      ;
; 0.673  ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.825      ;
; 0.681  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.837      ;
; 0.681  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.833      ;
; 0.682  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.834      ;
; 0.682  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.834      ;
; 0.686  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.838      ;
; 0.696  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.848      ;
; 0.701  ; mem_command_issuer:m|counter[7]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.853      ;
; 0.703  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[5]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.855      ;
; 0.707  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.859      ;
; 0.716  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.868      ;
; 0.717  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.869      ;
; 0.717  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.869      ;
; 0.721  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.873      ;
; 0.731  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.883      ;
; 0.738  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[6]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.890      ;
; 0.741  ; mem_command_issuer:m|counter[6]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.897      ;
; 0.742  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.894      ;
; 0.752  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.904      ;
; 0.752  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.904      ;
; 0.762  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.918      ;
; 0.766  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.918      ;
; 0.773  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[7]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.925      ;
; 0.777  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.787  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.939      ;
; 0.787  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.939      ;
; 0.796  ; mem_command_issuer:m|counter[10]  ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.952      ;
; 0.798  ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.950      ;
; 0.799  ; mem_command_issuer:m|cur_state[0] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.951      ;
; 0.804  ; mem_command_issuer:m|counter[5]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.960      ;
; 0.808  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[8]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.960      ;
; 0.812  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.964      ;
; 0.814  ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[2] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.966      ;
; 0.815  ; mem_command_issuer:m|cur_state[2] ; mem_command_issuer:m|cur_state[3] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.967      ;
; 0.822  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.974      ;
; 0.822  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.974      ;
; 0.824  ; mem_command_issuer:m|counter[4]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.980      ;
; 0.837  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.004      ; 0.993      ;
; 0.843  ; mem_command_issuer:m|counter[0]   ; mem_command_issuer:m|counter[9]   ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.995      ;
; 0.847  ; mem_command_issuer:m|counter[3]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.999      ;
; 0.849  ; mem_command_issuer:m|cur_state[1] ; mem_command_issuer:m|cur_state[1] ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.001      ;
; 0.857  ; mem_command_issuer:m|counter[2]   ; mem_command_issuer:m|counter[11]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.009      ;
; 0.857  ; mem_command_issuer:m|counter[1]   ; mem_command_issuer:m|counter[10]  ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.009      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[0]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[0] ; Rise       ; SW[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; SW[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; SW[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|addr_out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|addr_out[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ba_out[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ba_out[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ba_out[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ba_out[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|cas_n        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|cas_n        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|ras_n        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|ras_n        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; command_truth_table:c|we_n         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; command_truth_table:c|we_n         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|Decoder0~0|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|Decoder0~0|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Decoder0~0|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Decoder0~0|dataa                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|Mux12~0|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|Mux12~0|dataa                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|WideOr6~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|WideOr6~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[0]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[0]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[1]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[1]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[2]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[2]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[3]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[3]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[4]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[4]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[5]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[5]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[6]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[6]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[7]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[7]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[8]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[8]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|addr_out[9]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|addr_out[9]|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|ba_out[0]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|ba_out[0]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; c|ba_out[1]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; c|ba_out[1]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|cas_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|cas_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|ras_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|ras_n|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; c|we_n|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; c|we_n|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Fall       ; m|Mux1~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Fall       ; m|Mux1~2|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; m|Mux1~2|datab                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[0] ; Rise       ; m|Mux1~2|datab                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[0] ; Rise       ; m|Mux1~3|combout                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; mem_command_issuer:m|cur_state[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[10]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[11]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[11]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|counter[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|counter[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; m|cur_state[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; m|cur_state[3]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 1.230  ; 1.230  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; -0.937 ; -0.937 ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; -0.915 ; -0.915 ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; -1.759 ; -1.759 ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; -1.985 ; -1.985 ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; -1.864 ; -1.864 ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; -1.823 ; -1.823 ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; -1.390 ; -1.390 ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; -1.339 ; -1.339 ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; -1.299 ; -1.299 ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; -1.410 ; -1.410 ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; -1.526 ; -1.526 ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; -1.549 ; -1.549 ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; 0.850  ; 0.850  ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; 0.759  ; 0.759  ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; 0.954  ; 0.954  ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; 1.230  ; 1.230  ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.130  ; 0.130  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.130  ; 0.130  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.070  ; 0.070  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 2.385  ; 2.385  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; 1.524  ; 1.524  ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; 1.502  ; 1.502  ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; 2.150  ; 2.150  ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; 2.385  ; 2.385  ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; 2.256  ; 2.256  ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; 2.215  ; 2.215  ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; 1.792  ; 1.792  ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; 1.726  ; 1.726  ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; 1.699  ; 1.699  ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; 1.813  ; 1.813  ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; 1.917  ; 1.917  ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; 1.936  ; 1.936  ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; -0.452 ; -0.452 ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; -0.370 ; -0.370 ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; -0.565 ; -0.565 ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; -0.757 ; -0.757 ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.202  ; 0.202  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.136  ; 0.136  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.202  ; 0.202  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 4.436 ; 4.436 ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 6.158 ; 6.158 ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 6.158 ; 6.158 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 6.037 ; 6.037 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 6.044 ; 6.044 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 6.239 ; 6.239 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 6.239 ; 6.239 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 6.238 ; 6.238 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 6.210 ; 6.210 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 6.209 ; 6.209 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 6.219 ; 6.219 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 6.066 ; 6.066 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 6.119 ; 6.119 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 6.137 ; 6.137 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 6.081 ; 6.081 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 5.969 ; 5.969 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 5.942 ; 5.942 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 5.943 ; 5.943 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 6.106 ; 6.106 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 6.030 ; 6.030 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 5.716 ; 5.716 ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 5.548 ; 5.548 ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 5.716 ; 5.716 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 4.874 ; 4.874 ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.840 ; 4.840 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.890 ; 4.890 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 4.319 ; 4.319 ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 4.319 ; 4.319 ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 6.158 ; 6.158 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 6.037 ; 6.037 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 6.044 ; 6.044 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 5.942 ; 5.942 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 6.239 ; 6.239 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 6.238 ; 6.238 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 6.210 ; 6.210 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 6.209 ; 6.209 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 6.219 ; 6.219 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 6.066 ; 6.066 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 6.119 ; 6.119 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 6.137 ; 6.137 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 6.081 ; 6.081 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 5.969 ; 5.969 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 5.942 ; 5.942 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 5.943 ; 5.943 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 6.106 ; 6.106 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 6.030 ; 6.030 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 4.920 ; 4.920 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.664 ; 4.664 ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 4.664 ; 4.664 ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.864 ; 4.864 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.753 ; 4.753 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.682 ; 4.682 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 4.341 ; 4.341 ;       ;
; SW[1]      ; LEDG[4]     ; 4.458 ;       ;       ; 4.458 ;
; SW[2]      ; LEDR[14]    ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; LEDR[15]    ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; SW[2]      ; LEDR[16]    ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; SW[2]      ; LEDR[17]    ; 3.844 ; 3.844 ; 3.844 ; 3.844 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 4.341 ; 4.341 ;       ;
; SW[1]      ; LEDG[4]     ; 4.458 ;       ;       ; 4.458 ;
; SW[2]      ; LEDR[14]    ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; LEDR[15]    ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; SW[2]      ; LEDR[16]    ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; SW[2]      ; LEDR[17]    ; 3.844 ; 3.844 ; 3.844 ; 3.844 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -2.526  ; -2.603  ; N/A      ; N/A     ; -1.380              ;
;  SW[0]           ; -0.681  ; -2.603  ; N/A      ; N/A     ; -1.380              ;
;  SW[17]          ; -2.526  ; -0.136  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -42.175 ; -26.793 ; 0.0      ; 0.0     ; -18.602             ;
;  SW[0]           ; -3.707  ; -26.793 ; N/A      ; N/A     ; -1.380              ;
;  SW[17]          ; -38.468 ; -0.170  ; N/A      ; N/A     ; -17.222             ;
+------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 1.815  ; 1.815  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; -0.937 ; -0.937 ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; -0.915 ; -0.915 ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; -1.759 ; -1.759 ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; -1.985 ; -1.985 ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; -1.864 ; -1.864 ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; -1.823 ; -1.823 ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; -1.390 ; -1.390 ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; -1.339 ; -1.339 ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; -1.299 ; -1.299 ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; -1.410 ; -1.410 ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; -1.526 ; -1.526 ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; -1.549 ; -1.549 ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; 1.208  ; 1.208  ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; 0.961  ; 0.961  ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; 1.379  ; 1.379  ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; 1.815  ; 1.815  ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.676  ; 0.676  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.676  ; 0.676  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.467  ; 0.467  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[0]      ; 4.440  ; 4.440  ; Fall       ; SW[0]           ;
;  SW[0]    ; SW[0]      ; 2.603  ; 2.603  ; Fall       ; SW[0]           ;
;  SW[1]    ; SW[0]      ; 2.562  ; 2.562  ; Fall       ; SW[0]           ;
;  SW[3]    ; SW[0]      ; 3.939  ; 3.939  ; Fall       ; SW[0]           ;
;  SW[4]    ; SW[0]      ; 4.440  ; 4.440  ; Fall       ; SW[0]           ;
;  SW[5]    ; SW[0]      ; 4.102  ; 4.102  ; Fall       ; SW[0]           ;
;  SW[6]    ; SW[0]      ; 4.049  ; 4.049  ; Fall       ; SW[0]           ;
;  SW[7]    ; SW[0]      ; 3.510  ; 3.510  ; Fall       ; SW[0]           ;
;  SW[8]    ; SW[0]      ; 3.338  ; 3.338  ; Fall       ; SW[0]           ;
;  SW[9]    ; SW[0]      ; 3.301  ; 3.301  ; Fall       ; SW[0]           ;
;  SW[10]   ; SW[0]      ; 3.413  ; 3.413  ; Fall       ; SW[0]           ;
;  SW[11]   ; SW[0]      ; 3.591  ; 3.591  ; Fall       ; SW[0]           ;
;  SW[12]   ; SW[0]      ; 3.664  ; 3.664  ; Fall       ; SW[0]           ;
;  SW[13]   ; SW[0]      ; -0.237 ; -0.237 ; Fall       ; SW[0]           ;
;  SW[14]   ; SW[0]      ; -0.015 ; -0.015 ; Fall       ; SW[0]           ;
;  SW[15]   ; SW[0]      ; -0.457 ; -0.457 ; Fall       ; SW[0]           ;
;  SW[16]   ; SW[0]      ; -0.707 ; -0.707 ; Fall       ; SW[0]           ;
; SW[*]     ; SW[17]     ; 0.202  ; 0.202  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.136  ; 0.136  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.202  ; 0.202  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 8.782  ; 8.782  ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 11.854 ; 11.854 ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 11.854 ; 11.854 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 11.547 ; 11.547 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 11.565 ; 11.565 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 8.490  ; 8.490  ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 8.782  ; 8.782  ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 12.021 ; 12.021 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 12.021 ; 12.021 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 12.018 ; 12.018 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 11.994 ; 11.994 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 11.947 ; 11.947 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 11.995 ; 11.995 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 11.703 ; 11.703 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 11.773 ; 11.773 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 11.803 ; 11.803 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 11.736 ; 11.736 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 11.494 ; 11.494 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 11.449 ; 11.449 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 11.750 ; 11.750 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 11.624 ; 11.624 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 11.188 ; 11.188 ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 10.896 ; 10.896 ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 11.188 ; 11.188 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.399  ; 9.399  ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 9.291  ; 9.291  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 9.399  ; 9.399  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.270  ; 9.270  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 9.387  ; 9.387  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; SW[0]      ; 4.319 ; 4.319 ; Rise       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Rise       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Rise       ; SW[0]           ;
; LEDG[*]   ; SW[0]      ; 4.319 ; 4.319 ; Fall       ; SW[0]           ;
;  LEDG[0]  ; SW[0]      ; 6.158 ; 6.158 ; Fall       ; SW[0]           ;
;  LEDG[1]  ; SW[0]      ; 6.037 ; 6.037 ; Fall       ; SW[0]           ;
;  LEDG[2]  ; SW[0]      ; 6.044 ; 6.044 ; Fall       ; SW[0]           ;
;  LEDG[3]  ; SW[0]      ; 4.319 ; 4.319 ; Fall       ; SW[0]           ;
;  LEDG[4]  ; SW[0]      ; 4.436 ; 4.436 ; Fall       ; SW[0]           ;
; LEDR[*]   ; SW[0]      ; 5.942 ; 5.942 ; Fall       ; SW[0]           ;
;  LEDR[0]  ; SW[0]      ; 6.239 ; 6.239 ; Fall       ; SW[0]           ;
;  LEDR[1]  ; SW[0]      ; 6.238 ; 6.238 ; Fall       ; SW[0]           ;
;  LEDR[2]  ; SW[0]      ; 6.210 ; 6.210 ; Fall       ; SW[0]           ;
;  LEDR[3]  ; SW[0]      ; 6.209 ; 6.209 ; Fall       ; SW[0]           ;
;  LEDR[4]  ; SW[0]      ; 6.219 ; 6.219 ; Fall       ; SW[0]           ;
;  LEDR[5]  ; SW[0]      ; 6.066 ; 6.066 ; Fall       ; SW[0]           ;
;  LEDR[6]  ; SW[0]      ; 6.119 ; 6.119 ; Fall       ; SW[0]           ;
;  LEDR[7]  ; SW[0]      ; 6.137 ; 6.137 ; Fall       ; SW[0]           ;
;  LEDR[8]  ; SW[0]      ; 6.081 ; 6.081 ; Fall       ; SW[0]           ;
;  LEDR[9]  ; SW[0]      ; 5.969 ; 5.969 ; Fall       ; SW[0]           ;
;  LEDR[10] ; SW[0]      ; 5.942 ; 5.942 ; Fall       ; SW[0]           ;
;  LEDR[11] ; SW[0]      ; 5.943 ; 5.943 ; Fall       ; SW[0]           ;
;  LEDR[12] ; SW[0]      ; 6.106 ; 6.106 ; Fall       ; SW[0]           ;
;  LEDR[13] ; SW[0]      ; 6.030 ; 6.030 ; Fall       ; SW[0]           ;
; LEDG[*]   ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDG[3]  ; SW[17]     ; 4.912 ; 4.912 ; Rise       ; SW[17]          ;
;  LEDG[4]  ; SW[17]     ; 4.920 ; 4.920 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.664 ; 4.664 ; Rise       ; SW[17]          ;
;  LEDR[14] ; SW[17]     ; 4.664 ; 4.664 ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.864 ; 4.864 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.753 ; 4.753 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.682 ; 4.682 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 8.531 ; 8.531 ;       ;
; SW[1]      ; LEDG[4]     ; 8.823 ;       ;       ; 8.823 ;
; SW[2]      ; LEDR[14]    ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; SW[2]      ; LEDR[15]    ; 7.323 ; 7.323 ; 7.323 ; 7.323 ;
; SW[2]      ; LEDR[16]    ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; SW[2]      ; LEDR[17]    ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDG[3]     ;       ; 4.341 ; 4.341 ;       ;
; SW[1]      ; LEDG[4]     ; 4.458 ;       ;       ; 4.458 ;
; SW[2]      ; LEDR[14]    ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; LEDR[15]    ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; SW[2]      ; LEDR[16]    ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; SW[2]      ; LEDR[17]    ; 3.844 ; 3.844 ; 3.844 ; 3.844 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[0]      ; SW[0]    ; 0        ; 0        ; 5        ; 5        ;
; SW[17]     ; SW[0]    ; 0        ; 0        ; 831      ; 0        ;
; SW[0]      ; SW[17]   ; 4        ; 4        ; 0        ; 0        ;
; SW[17]     ; SW[17]   ; 643      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[0]      ; SW[0]    ; 0        ; 0        ; 5        ; 5        ;
; SW[17]     ; SW[0]    ; 0        ; 0        ; 831      ; 0        ;
; SW[0]      ; SW[17]   ; 4        ; 4        ; 0        ; 0        ;
; SW[17]     ; SW[17]   ; 643      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 13 09:13:20 2022
Info: Command: quartus_sta VerilogWarmup -c VerilogWarmup
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VerilogWarmup.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
    Info (332105): create_clock -period 1.000 -name SW[0] SW[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c|Mux12~0  from: dataa  to: combout
    Info (332098): Cell: c|WideOr6~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.526       -38.468 SW[17] 
    Info (332119):    -0.681        -3.707 SW[0] 
Info (332146): Worst-case hold slack is -2.603
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.603       -26.793 SW[0] 
    Info (332119):     0.116         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 SW[0] 
    Info (332119):    -1.222       -17.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c|Mux12~0  from: dataa  to: combout
    Info (332098): Cell: c|WideOr6~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680        -9.579 SW[17] 
    Info (332119):     0.208         0.000 SW[0] 
Info (332146): Worst-case hold slack is -1.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.524       -12.597 SW[0] 
    Info (332119):    -0.136        -0.170 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 SW[0] 
    Info (332119):    -1.222       -17.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Thu Oct 13 09:13:22 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


