# Computer System

## Logic Design

当前包括数字逻辑作业和实验，及Verilog练习

### Content structure

* Course
* Homework
* Experiment
* Verilog_HDLBits

### Experiment

![Exp_List](README.assets/Exp_List.png)

* 开发板

  xc7a100tfgg484c-1

  通用约束文件.xdc见Exp_Packages下Exp_General.xdc，部分语句需要删除或修改

