Timing Analyzer report for fp32_uart_tx
Tue Oct 11 00:41:57 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_i'
 13. Slow 1200mV 85C Model Hold: 'clk_i'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_i'
 22. Slow 1200mV 0C Model Hold: 'clk_i'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_i'
 30. Fast 1200mV 0C Model Hold: 'clk_i'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_uart_tx                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 227.27 MHz ; 227.27 MHz      ; clk_i      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk_i ; -3.400 ; -112.656           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk_i ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk_i ; -3.000 ; -68.428                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_i'                                                                             ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.400 ; clk_count[30] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.321      ;
; -3.394 ; clk_count[30] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.394 ; clk_count[30] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.394 ; clk_count[30] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.394 ; clk_count[30] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.394 ; clk_count[30] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.394 ; clk_count[30] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.316      ;
; -3.362 ; clk_count[30] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.285      ;
; -3.362 ; clk_count[30] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.285      ;
; -3.362 ; clk_count[30] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.285      ;
; -3.362 ; clk_count[30] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.285      ;
; -3.362 ; clk_count[30] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.285      ;
; -3.335 ; clk_count[22] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.256      ;
; -3.272 ; clk_count[22] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; clk_count[22] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; clk_count[22] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; clk_count[22] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; clk_count[22] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; clk_count[22] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.194      ;
; -3.240 ; clk_count[10] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.160      ;
; -3.240 ; clk_count[22] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.163      ;
; -3.240 ; clk_count[22] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.163      ;
; -3.240 ; clk_count[22] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.163      ;
; -3.240 ; clk_count[22] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.163      ;
; -3.240 ; clk_count[22] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.163      ;
; -3.221 ; clk_count[9]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.141      ;
; -3.152 ; clk_count[28] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.073      ;
; -3.146 ; clk_count[28] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; clk_count[28] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; clk_count[28] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; clk_count[28] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; clk_count[28] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.146 ; clk_count[28] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 4.068      ;
; -3.125 ; clk_count[10] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.125 ; clk_count[10] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.125 ; clk_count[10] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.125 ; clk_count[10] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.125 ; clk_count[10] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.125 ; clk_count[10] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.046      ;
; -3.121 ; clk_count[0]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.041      ;
; -3.121 ; clk_count[25] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.042      ;
; -3.114 ; clk_count[28] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.037      ;
; -3.114 ; clk_count[28] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.037      ;
; -3.114 ; clk_count[28] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.037      ;
; -3.114 ; clk_count[28] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.037      ;
; -3.114 ; clk_count[28] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.037      ;
; -3.106 ; clk_count[9]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.106 ; clk_count[9]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.106 ; clk_count[9]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.106 ; clk_count[9]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.106 ; clk_count[9]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.106 ; clk_count[9]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.027      ;
; -3.094 ; clk_count[26] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 4.015      ;
; -3.089 ; clk_count[1]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.009      ;
; -3.080 ; clk_count[0]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.000      ;
; -3.077 ; clk_count[10] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.999      ;
; -3.077 ; clk_count[10] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.999      ;
; -3.077 ; clk_count[10] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.999      ;
; -3.077 ; clk_count[10] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.999      ;
; -3.077 ; clk_count[10] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.999      ;
; -3.059 ; clk_count[1]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 3.979      ;
; -3.058 ; clk_count[25] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[25] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[25] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[25] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[25] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[25] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[9]  ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[9]  ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[9]  ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[9]  ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.058 ; clk_count[9]  ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.980      ;
; -3.053 ; clk_count[2]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 3.973      ;
; -3.052 ; clk_count[24] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 3.973      ;
; -3.045 ; clk_count[26] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.045 ; clk_count[26] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.045 ; clk_count[26] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.045 ; clk_count[26] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.045 ; clk_count[26] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.045 ; clk_count[26] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.967      ;
; -3.043 ; clk_count[4]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.082     ; 3.962      ;
; -3.030 ; clk_count[8]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.082     ; 3.949      ;
; -3.026 ; clk_count[25] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.949      ;
; -3.026 ; clk_count[25] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.949      ;
; -3.026 ; clk_count[25] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.949      ;
; -3.026 ; clk_count[25] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.949      ;
; -3.026 ; clk_count[25] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.949      ;
; -3.025 ; clk_count[20] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.080     ; 3.946      ;
; -3.023 ; clk_count[24] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.023 ; clk_count[24] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.023 ; clk_count[24] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.023 ; clk_count[24] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.023 ; clk_count[24] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.023 ; clk_count[24] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.945      ;
; -3.013 ; clk_count[26] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.936      ;
; -3.013 ; clk_count[26] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.936      ;
; -3.013 ; clk_count[26] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.936      ;
; -3.013 ; clk_count[26] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.936      ;
; -3.013 ; clk_count[26] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.936      ;
; -3.012 ; clk_count[30] ; clk_count[4]      ; clk_i        ; clk_i       ; 1.000        ; -0.079     ; 3.934      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_i'                                                                                 ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; tx_data[5]        ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.746      ;
; 0.501 ; tx_state.START_ST ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; tx_state.D1_ST    ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.796      ;
; 0.526 ; tx_state.D4_ST    ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.819      ;
; 0.694 ; tx_state.D0_ST    ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 0.988      ;
; 0.712 ; tx_state.STOP_ST  ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 1.006      ;
; 0.724 ; tx_state.D6_ST    ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.017      ;
; 0.727 ; tx_state.IDLE_ST  ; tx_state.START_ST ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.019      ;
; 0.760 ; clk_count[15]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_count[3]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_count[13]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_count[11]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clk_count[19]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; clk_count[29]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_count[27]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_count[21]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_count[17]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_count[9]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[6]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[2]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_count[31]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_count[16]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_count[14]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[12]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_count[25]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_count[23]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_count[22]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_count[18]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_count[10]     ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clk_count[30]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_count[20]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; clk_count[28]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_count[26]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_count[24]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; tx_state.IDLE_ST  ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.061      ;
; 0.786 ; clk_count[0]      ; clk_count[0]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.079      ;
; 0.873 ; tx_state.D3_ST    ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 1.167      ;
; 0.957 ; tx_state.D2_ST    ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.249      ;
; 1.115 ; clk_count[1]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; clk_count[15]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; clk_count[13]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_count[11]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clk_count[17]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; clk_count[9]      ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_count[19]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; clk_count[21]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_count[29]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_count[27]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; clk_count[25]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; clk_count[23]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.411      ;
; 1.122 ; tx_state.D5_ST    ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.414      ;
; 1.124 ; clk_count[2]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clk_count[14]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_count[12]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_count[16]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; clk_count[10]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clk_count[18]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; clk_count[22]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; clk_count[20]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; clk_count[30]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; clk_count[28]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; clk_count[26]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; clk_count[24]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.420      ;
; 1.133 ; clk_count[0]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; clk_count[12]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; clk_count[16]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; clk_count[14]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; clk_count[10]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clk_count[18]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; clk_count[22]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; clk_count[20]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; clk_count[28]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; clk_count[26]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; clk_count[24]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.429      ;
; 1.246 ; clk_count[1]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; clk_count[13]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clk_count[11]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; clk_count[15]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; clk_count[9]      ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clk_count[17]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; clk_count[19]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; clk_count[21]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_count[29]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_count[27]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; clk_count[25]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; clk_count[23]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.542      ;
; 1.255 ; clk_count[3]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; clk_count[11]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; clk_count[15]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; clk_count[13]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; clk_count[9]      ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; clk_count[17]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; clk_count[19]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; clk_count[21]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; clk_count[27]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; clk_count[25]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; clk_count[23]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.551      ;
; 1.264 ; clk_count[6]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; clk_count[0]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; clk_count[12]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.558      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 244.68 MHz ; 244.68 MHz      ; clk_i      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -3.087 ; -98.219           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -68.428                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_i'                                                                              ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.087 ; clk_count[30] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.087 ; clk_count[30] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.087 ; clk_count[30] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.087 ; clk_count[30] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.087 ; clk_count[30] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.087 ; clk_count[30] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 4.019      ;
; -3.061 ; clk_count[30] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.992      ;
; -3.056 ; clk_count[30] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.989      ;
; -3.056 ; clk_count[30] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.989      ;
; -3.056 ; clk_count[30] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.989      ;
; -3.056 ; clk_count[30] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.989      ;
; -3.056 ; clk_count[30] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.989      ;
; -3.010 ; clk_count[22] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.941      ;
; -2.970 ; clk_count[22] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.970 ; clk_count[22] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.970 ; clk_count[22] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.970 ; clk_count[22] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.970 ; clk_count[22] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.970 ; clk_count[22] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.902      ;
; -2.939 ; clk_count[22] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.872      ;
; -2.939 ; clk_count[22] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.872      ;
; -2.939 ; clk_count[22] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.872      ;
; -2.939 ; clk_count[22] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.872      ;
; -2.939 ; clk_count[22] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.872      ;
; -2.916 ; clk_count[10] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.073     ; 3.845      ;
; -2.903 ; clk_count[9]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.073     ; 3.832      ;
; -2.866 ; clk_count[28] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.866 ; clk_count[28] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.866 ; clk_count[28] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.866 ; clk_count[28] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.866 ; clk_count[28] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.866 ; clk_count[28] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.798      ;
; -2.840 ; clk_count[28] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.771      ;
; -2.835 ; clk_count[28] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.768      ;
; -2.835 ; clk_count[28] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.768      ;
; -2.835 ; clk_count[28] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.768      ;
; -2.835 ; clk_count[28] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.768      ;
; -2.835 ; clk_count[28] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.768      ;
; -2.816 ; clk_count[25] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.747      ;
; -2.792 ; clk_count[25] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.792 ; clk_count[25] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.792 ; clk_count[25] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.792 ; clk_count[25] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.792 ; clk_count[25] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.792 ; clk_count[25] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.724      ;
; -2.783 ; clk_count[10] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.783 ; clk_count[10] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.783 ; clk_count[10] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.783 ; clk_count[10] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.783 ; clk_count[10] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.783 ; clk_count[10] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.713      ;
; -2.780 ; clk_count[26] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.711      ;
; -2.770 ; clk_count[9]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.770 ; clk_count[9]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.770 ; clk_count[9]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.770 ; clk_count[9]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.770 ; clk_count[9]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.770 ; clk_count[9]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.700      ;
; -2.765 ; clk_count[26] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.765 ; clk_count[26] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.765 ; clk_count[26] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.765 ; clk_count[26] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.765 ; clk_count[26] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.765 ; clk_count[26] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.697      ;
; -2.761 ; clk_count[25] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.694      ;
; -2.761 ; clk_count[25] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.694      ;
; -2.761 ; clk_count[25] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.694      ;
; -2.761 ; clk_count[25] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.694      ;
; -2.761 ; clk_count[25] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.694      ;
; -2.750 ; clk_count[2]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.073     ; 3.679      ;
; -2.749 ; clk_count[10] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.680      ;
; -2.749 ; clk_count[10] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.680      ;
; -2.749 ; clk_count[10] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.680      ;
; -2.749 ; clk_count[10] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.680      ;
; -2.749 ; clk_count[10] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.680      ;
; -2.746 ; clk_count[20] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[20] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[20] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[20] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[20] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[20] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.746 ; clk_count[24] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 3.678      ;
; -2.735 ; clk_count[0]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.735 ; clk_count[0]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.735 ; clk_count[0]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.735 ; clk_count[0]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.735 ; clk_count[0]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.735 ; clk_count[0]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.665      ;
; -2.734 ; clk_count[26] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.667      ;
; -2.734 ; clk_count[26] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.667      ;
; -2.734 ; clk_count[26] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.667      ;
; -2.734 ; clk_count[26] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.667      ;
; -2.734 ; clk_count[26] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.667      ;
; -2.732 ; clk_count[24] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.663      ;
; -2.727 ; clk_count[9]  ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.071     ; 3.658      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_i'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; tx_data[5]        ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.669      ;
; 0.470 ; tx_state.START_ST ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.738      ;
; 0.472 ; tx_state.D1_ST    ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.740      ;
; 0.490 ; tx_state.D4_ST    ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.758      ;
; 0.615 ; tx_state.D0_ST    ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.074      ; 0.884      ;
; 0.654 ; tx_state.STOP_ST  ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.074      ; 0.923      ;
; 0.666 ; tx_state.D6_ST    ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.934      ;
; 0.679 ; tx_state.IDLE_ST  ; tx_state.START_ST ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.946      ;
; 0.704 ; clk_count[15]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_count[13]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_count[3]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; clk_count[29]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_count[21]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_count[19]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_count[11]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clk_count[27]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clk_count[17]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clk_count[31]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_count[22]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_count[9]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_count[6]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clk_count[25]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_count[23]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clk_count[16]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_count[14]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_count[2]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clk_count[18]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_count[12]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_count[10]     ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clk_count[30]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_count[28]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_count[26]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_count[20]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; tx_state.IDLE_ST  ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; clk_count[24]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.980      ;
; 0.732 ; clk_count[0]      ; clk_count[0]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.000      ;
; 0.791 ; tx_state.D3_ST    ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.074      ; 1.060      ;
; 0.888 ; tx_state.D2_ST    ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.155      ;
; 1.002 ; tx_state.D5_ST    ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.269      ;
; 1.026 ; clk_count[13]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; clk_count[22]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; clk_count[14]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[2]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[16]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[21]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[11]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[29]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clk_count[19]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; clk_count[12]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clk_count[20]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clk_count[18]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clk_count[10]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clk_count[15]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; clk_count[27]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; clk_count[28]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; clk_count[26]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; clk_count[30]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; clk_count[24]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; clk_count[1]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; clk_count[17]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; clk_count[9]      ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; clk_count[25]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; clk_count[23]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; clk_count[22]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.309      ;
; 1.042 ; clk_count[0]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.310      ;
; 1.043 ; clk_count[16]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; clk_count[12]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; clk_count[10]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; clk_count[18]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; clk_count[20]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; clk_count[28]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; clk_count[14]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.311      ;
; 1.045 ; clk_count[26]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; clk_count[24]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.314      ;
; 1.119 ; clk_count[13]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; clk_count[11]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; clk_count[19]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; clk_count[15]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.387      ;
; 1.121 ; clk_count[27]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; clk_count[29]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; clk_count[21]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.389      ;
; 1.124 ; clk_count[1]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.392      ;
; 1.125 ; clk_count[17]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; clk_count[9]      ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; clk_count[25]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; clk_count[23]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.396      ;
; 1.148 ; clk_count[3]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; clk_count[6]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; clk_count[0]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; clk_count[22]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; clk_count[21]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clk_count[11]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clk_count[19]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; clk_count[16]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; clk_count[15]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.416      ;
; 1.150 ; clk_count[27]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clk_count[13]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.416      ;
; 1.150 ; clk_count[12]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clk_count[10]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clk_count[18]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.418      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -0.841 ; -24.041           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -49.788                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_i'                                                                              ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.841 ; clk_count[1]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.790      ;
; -0.837 ; clk_count[1]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.786      ;
; -0.833 ; clk_count[30] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.786      ;
; -0.831 ; clk_count[30] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.831 ; clk_count[30] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.831 ; clk_count[30] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.831 ; clk_count[30] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.831 ; clk_count[30] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.831 ; clk_count[30] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.785      ;
; -0.827 ; clk_count[0]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.776      ;
; -0.807 ; clk_count[30] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.761      ;
; -0.807 ; clk_count[30] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.761      ;
; -0.807 ; clk_count[30] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.761      ;
; -0.807 ; clk_count[30] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.761      ;
; -0.807 ; clk_count[30] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.761      ;
; -0.806 ; clk_count[22] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.806 ; clk_count[22] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.806 ; clk_count[22] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.806 ; clk_count[22] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.806 ; clk_count[22] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.806 ; clk_count[22] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.760      ;
; -0.794 ; clk_count[22] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.747      ;
; -0.789 ; clk_count[0]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.738      ;
; -0.784 ; clk_count[5]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.732      ;
; -0.782 ; clk_count[22] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.736      ;
; -0.782 ; clk_count[22] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.736      ;
; -0.782 ; clk_count[22] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.736      ;
; -0.782 ; clk_count[22] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.736      ;
; -0.782 ; clk_count[22] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.736      ;
; -0.780 ; clk_count[5]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.728      ;
; -0.773 ; clk_count[1]  ; clk_count[29]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; clk_count[3]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.719      ;
; -0.769 ; clk_count[1]  ; clk_count[28]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.718      ;
; -0.766 ; clk_count[3]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.715      ;
; -0.765 ; clk_count[4]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.713      ;
; -0.760 ; clk_count[2]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; clk_count[0]  ; clk_count[29]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.708      ;
; -0.755 ; clk_count[10] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.755 ; clk_count[10] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.755 ; clk_count[10] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.755 ; clk_count[10] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.755 ; clk_count[10] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.755 ; clk_count[10] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.707      ;
; -0.743 ; clk_count[10] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; clk_count[9]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.694      ;
; -0.735 ; clk_count[4]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.683      ;
; -0.734 ; clk_count[7]  ; clk_count[31]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.682      ;
; -0.731 ; clk_count[10] ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.683      ;
; -0.731 ; clk_count[10] ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.683      ;
; -0.731 ; clk_count[10] ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.683      ;
; -0.731 ; clk_count[10] ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.683      ;
; -0.731 ; clk_count[10] ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.683      ;
; -0.730 ; clk_count[7]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; clk_count[9]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.729 ; clk_count[0]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.727 ; clk_count[28] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.681      ;
; -0.722 ; clk_count[2]  ; clk_count[30]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; clk_count[0]  ; clk_count[28]     ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.670      ;
; -0.718 ; clk_count[9]  ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.670      ;
; -0.718 ; clk_count[9]  ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.670      ;
; -0.718 ; clk_count[9]  ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.670      ;
; -0.718 ; clk_count[9]  ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.670      ;
; -0.718 ; clk_count[9]  ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.670      ;
; -0.717 ; clk_count[0]  ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.668      ;
; -0.716 ; clk_count[5]  ; clk_count[29]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.664      ;
; -0.715 ; clk_count[28] ; clk_count[1]      ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.668      ;
; -0.712 ; clk_count[5]  ; clk_count[28]     ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.660      ;
; -0.711 ; clk_count[8]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; clk_count[8]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; clk_count[8]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; clk_count[8]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; clk_count[8]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; clk_count[8]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.662      ;
; -0.707 ; clk_count[25] ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[25] ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[25] ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[25] ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[25] ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[25] ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.033     ; 1.661      ;
; -0.707 ; clk_count[5]  ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clk_count[5]  ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clk_count[5]  ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clk_count[5]  ; tx_state.START_ST ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clk_count[5]  ; tx_state.STOP_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clk_count[5]  ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.658      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_i'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; tx_data[5]        ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.194 ; tx_state.START_ST ; tx_state.D0_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; tx_state.D1_ST    ; tx_state.D2_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.316      ;
; 0.204 ; tx_state.D4_ST    ; tx_state.D5_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.325      ;
; 0.264 ; tx_state.D0_ST    ; tx_state.D1_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.385      ;
; 0.272 ; tx_state.STOP_ST  ; tx_state.IDLE_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.393      ;
; 0.279 ; tx_state.D6_ST    ; tx_state.D7_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.399      ;
; 0.283 ; tx_state.IDLE_ST  ; tx_state.START_ST ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.403      ;
; 0.303 ; clk_count[15]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clk_count[31]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[13]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[3]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_count[29]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[27]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[21]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[19]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[17]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[11]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[6]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_count[25]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[23]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[22]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[16]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[14]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[9]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[2]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx_state.IDLE_ST  ; tx_data[5]        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; clk_count[30]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[24]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[20]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[18]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[12]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[10]     ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clk_count[28]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_count[26]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; clk_count[0]      ; clk_count[0]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.436      ;
; 0.330 ; tx_state.D3_ST    ; tx_state.D4_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.451      ;
; 0.356 ; tx_state.D2_ST    ; tx_state.D3_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.476      ;
; 0.436 ; tx_state.D5_ST    ; tx_state.D6_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.556      ;
; 0.453 ; clk_count[13]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clk_count[21]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[15]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.572      ;
; 0.454 ; clk_count[1]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[29]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[19]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[17]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[11]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[27]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; clk_count[23]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[9]      ; clk_count[10]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[25]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; clk_count[14]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[2]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[16]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[22]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; clk_count[30]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[12]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[20]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[18]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[10]     ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[24]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; clk_count[28]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_count[26]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_count[0]      ; clk_count[2]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; clk_count[16]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; clk_count[22]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; clk_count[12]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[20]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[18]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[10]     ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[24]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; clk_count[14]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; clk_count[28]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; clk_count[26]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.589      ;
; 0.516 ; clk_count[13]     ; clk_count[15]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; clk_count[1]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[15]     ; clk_count[17]     ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.635      ;
; 0.517 ; clk_count[21]     ; clk_count[23]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[29]     ; clk_count[31]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[11]     ; clk_count[13]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[19]     ; clk_count[21]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[17]     ; clk_count[19]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_count[27]     ; clk_count[29]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; clk_count[9]      ; clk_count[11]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clk_count[23]     ; clk_count[25]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clk_count[25]     ; clk_count[27]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; clk_count[3]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; clk_count[15]     ; clk_count[18]     ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.638      ;
; 0.520 ; clk_count[21]     ; clk_count[24]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_count[11]     ; clk_count[14]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_count[19]     ; clk_count[22]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_count[17]     ; clk_count[20]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_count[27]     ; clk_count[30]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; clk_count[9]      ; clk_count[12]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clk_count[23]     ; clk_count[26]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clk_count[13]     ; clk_count[16]     ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.639      ;
; 0.521 ; clk_count[25]     ; clk_count[28]     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; clk_count[5]      ; clk_count[6]      ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.642      ;
; 0.529 ; clk_count[6]      ; clk_count[9]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; clk_count[0]      ; clk_count[3]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.649      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.400   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_i           ; -3.400   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -112.656 ; 0.0   ; 0.0      ; 0.0     ; -68.428             ;
;  clk_i           ; -112.656 ; 0.000 ; N/A      ; N/A     ; -68.428             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn1_i                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 1085     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 1085     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk_i  ; clk_i ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Oct 11 00:41:56 2022
Info: Command: quartus_sta fp32_uart_tx -c fp32_uart_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_uart_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_i clk_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.400            -112.656 clk_i 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.087             -98.219 clk_i 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.841
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.841             -24.041 clk_i 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.788 clk_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4845 megabytes
    Info: Processing ended: Tue Oct 11 00:41:57 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


