# simulator vs generator 

- 为什么创建simulator?
- 如何写一个simulator？   
- 如何定义灵活的参数呢？   

- 为什么创建generator?
- 如何写一个generator？   
- 如何定义灵活的参数呢？   

- simulator等同于generator吗？   


> chisel的是世界是等同的？  
> c/c++ - verilog的世界，c/c++用于创建simulator，verilog用于创建参数化的RTL，通常用python/perl辅助创建generator   
