
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Entidade do Testbench
entity tb_registrador is
end tb_registrador;

-- Arquitetura do Testbench
architecture sim of tb_registrador is
    -- Declaração do componente registrador
    component registrador
        port (
            CLK, RST, LOAD, DIR, L, R : in std_logic;
            D : in std_logic_vector(3 downto 0);
            Q : out std_logic_vector(3 downto 0)
        );
    end component;

    -- Sinais auxiliares
    signal clk : std_logic := '0';
    signal rst, load, dir, l, r : std_logic := '0';
    signal d : std_logic_vector(3 downto 0) := "0000";
    signal q : std_logic_vector(3 downto 0);

    -- Clock period
    constant clk_period : time := 10 ns;

begin
    -- Instância do DUT (registrador)
    uut: registrador
        port map (
            CLK => clk,
            RST => rst,
            LOAD => load,
            DIR => dir,
            L => l,
            R => r,
            D => d,
            Q => q
        );

    -- Geração do clock
    clk_process : process
    begin
        while true loop
            clk <= '0';
            wait for clk_period / 2;
            clk <= '1';
            wait for clk_period / 2;
        end loop;
    end process;

    -- Estímulos de teste
    stim_proc: process
    begin
        -- Caso 1: Reset ativo
        report "Teste 1: Reset ativo (RST = '1')";
        rst <= '1';
        wait for clk_period;
        rst <= '0';
        assert q = "0000" report "Erro no Reset! Q não está em 0000." severity error;

        -- Caso 2: Load ativo, carregar "1010" em D
        report "Teste 2: Load ativo (LOAD = '1', D = 1010)";
        load <= '1';
        d <= "1010";
        wait for clk_period;
        load <= '0';
        assert q = "1010" report "Erro no Load! Q não recebeu o valor de D." severity error;

        -- Caso 3: Deslocar para a esquerda com L = '1'
        report "Teste 3: Deslocar para a esquerda (DIR = '0', L = '1')";
        dir <= '0';
        l <= '1';
        wait for clk_period;
        assert q = "0101" report "Erro no deslocamento à esquerda! Q não está correto." severity error;

        -- Caso 4: Deslocar para a direita com R = '1'
        report "Teste 4: Deslocar para a direita (DIR = '1', R = '1')";
        dir <= '1';
        r <= '1';
        wait for clk_period;
        assert q = "1010" report "Erro no deslocamento à direita! Q não está correto." severity error;

        -- Caso 5: Outros casos (sem alteração nos sinais)
        report "Teste 5: Sinais inativos (DIR = '0', L = '0', R = '0')";
        dir <= '0';
        l <= '0';
        r <= '0';
        wait for clk_period;
        assert q = "1010" report "Erro em estado inativo! Q alterou indevidamente." severity error;

        -- Finalização da simulação
        report "Simulação finalizada com sucesso!";
        wait;
    end process;

end sim;
