+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; top_inst|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller_002                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller_001                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|rst_controller                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|rsp_mux_001                                                                                                                                                                                            ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|rsp_mux                                                                                                                                                                                                ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|rsp_demux                                                                                                                                                                                              ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|cmd_mux|arb|adder                                                                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|cmd_mux|arb                                                                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|cmd_mux                                                                                                                                                                                                ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|cmd_demux_001                                                                                                                                                                                          ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|cmd_demux                                                                                                                                                                                              ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router_002|the_default_decode                                                                                                                                                                          ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router_002                                                                                                                                                                                             ; 140   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router_001                                                                                                                                                                                             ; 140   ; 3              ; 3            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router|the_default_decode                                                                                                                                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|router                                                                                                                                                                                                 ; 140   ; 3              ; 3            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_txs_agent_rsp_fifo                                                                                                                                                                 ; 180   ; 39             ; 0            ; 39             ; 139    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_txs_agent|uncompressor                                                                                                                                                             ; 78    ; 1              ; 0            ; 1              ; 76     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_txs_agent                                                                                                                                                                          ; 355   ; 39             ; 39           ; 39             ; 420    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_wr_dcm_master_agent                                                                                                                                                                ; 249   ; 31             ; 108          ; 31             ; 172    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_rd_dcm_master_agent                                                                                                                                                                ; 249   ; 31             ; 108          ; 31             ; 172    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_txs_translator                                                                                                                                                                     ; 147   ; 4              ; 0            ; 4              ; 137    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_wr_dcm_master_translator                                                                                                                                                           ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2|pcie_256_hip_avmm_0_rd_dcm_master_translator                                                                                                                                                           ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_2                                                                                                                                                                                                        ; 240   ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                      ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                      ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|rsp_mux                                                                                                                                                                                                ; 256   ; 0              ; 2            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|rsp_demux                                                                                                                                                                                              ; 256   ; 1              ; 2            ; 1              ; 254    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|cmd_mux                                                                                                                                                                                                ; 256   ; 0              ; 2            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|cmd_demux                                                                                                                                                                                              ; 256   ; 1              ; 2            ; 1              ; 254    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                               ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                 ; 72    ; 5              ; 0            ; 5              ; 68     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                       ; 256   ; 0              ; 1            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_burst_adapter                                                                                                                                                                      ; 256   ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                          ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|router_001                                                                                                                                                                                             ; 255   ; 0              ; 2            ; 0              ; 254    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|router|the_default_decode                                                                                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|router                                                                                                                                                                                                 ; 255   ; 2              ; 3            ; 2              ; 254    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_agent_rsp_fifo                                                                                                                                                                     ; 295   ; 39             ; 0            ; 39             ; 254    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_agent|uncompressor                                                                                                                                                                 ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_agent                                                                                                                                                                              ; 776   ; 137            ; 134          ; 137            ; 856    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|pcie_256_hip_avmm_0_dma_wr_master_agent                                                                                                                                                                ; 478   ; 30             ; 128          ; 30             ; 383    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|onchip_memory2_0_s2_translator                                                                                                                                                                         ; 353   ; 7              ; 49           ; 7              ; 292    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1|pcie_256_hip_avmm_0_dma_wr_master_translator                                                                                                                                                           ; 357   ; 139            ; 0            ; 139            ; 352    ; 139             ; 139           ; 139             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_1                                                                                                                                                                                                        ; 217   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                  ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                  ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                  ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                  ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                  ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                  ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                                  ; 159   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser_001                                                                                                                                                                                            ; 161   ; 2              ; 0            ; 2              ; 155    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                                      ; 159   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|crosser                                                                                                                                                                                                ; 161   ; 2              ; 0            ; 2              ; 155    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_to_pcie_256_hip_avmm_0_dma_rd_master_rsp_width_adapter                                                                                                                ; 412   ; 3              ; 0            ; 3              ; 263    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_to_pcie_256_hip_avmm_0_dma_rd_master_rsp_width_adapter                                                                                                                ; 412   ; 3              ; 0            ; 3              ; 263    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_to_pcie_256_hip_avmm_0_rxm_bar4_rsp_width_adapter                                                                                                                                  ; 268   ; 3              ; 2            ; 3              ; 155    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_to_pcie_256_hip_avmm_0_wr_dts_slave_cmd_width_adapter|uncompressor                                                                                                   ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_to_pcie_256_hip_avmm_0_wr_dts_slave_cmd_width_adapter                                                                                                                ; 268   ; 16             ; 0            ; 16             ; 407    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_to_pcie_256_hip_avmm_0_rd_dts_slave_cmd_width_adapter|uncompressor                                                                                                   ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_to_pcie_256_hip_avmm_0_rd_dts_slave_cmd_width_adapter                                                                                                                ; 268   ; 16             ; 0            ; 16             ; 407    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rxm_bar4_to_onchip_memory2_0_s1_cmd_width_adapter|uncompressor                                                                                                                     ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rxm_bar4_to_onchip_memory2_0_s1_cmd_width_adapter                                                                                                                                  ; 160   ; 14             ; 0            ; 14             ; 263    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                  ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                        ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                            ; 789   ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                      ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                            ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_mux                                                                                                                                                                                                ; 619   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                          ; 409   ; 1              ; 2            ; 1              ; 407    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                          ; 409   ; 1              ; 2            ; 1              ; 407    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                          ; 266   ; 4              ; 2            ; 4              ; 525    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                          ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                          ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|rsp_demux                                                                                                                                                                                              ; 157   ; 1              ; 2            ; 1              ; 155    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                            ; 409   ; 0              ; 2            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                            ; 409   ; 0              ; 2            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                            ; 527   ; 0              ; 0            ; 0              ; 264    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                            ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                            ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_mux                                                                                                                                                                                                ; 157   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                          ; 267   ; 9              ; 2            ; 9              ; 787    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|cmd_demux                                                                                                                                                                                              ; 165   ; 16             ; 4            ; 16             ; 617    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                  ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                    ; 72    ; 5              ; 0            ; 5              ; 69     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                          ; 409   ; 0              ; 1            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_burst_adapter                                                                                                                                                         ; 409   ; 0              ; 0            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                  ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                    ; 72    ; 5              ; 0            ; 5              ; 69     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                          ; 409   ; 0              ; 1            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_burst_adapter                                                                                                                                                         ; 409   ; 0              ; 0            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                               ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                        ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                               ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                 ; 72    ; 5              ; 0            ; 5              ; 68     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                       ; 265   ; 0              ; 1            ; 0              ; 263    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_burst_adapter                                                                                                                                                                      ; 265   ; 0              ; 0            ; 0              ; 263    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rxm_bar4_limiter                                                                                                                                                                   ; 312   ; 0              ; 0            ; 0              ; 315    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_007                                                                                                                                                                                             ; 403   ; 0              ; 2            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_006                                                                                                                                                                                             ; 403   ; 0              ; 2            ; 0              ; 407    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_005                                                                                                                                                                                             ; 259   ; 0              ; 2            ; 0              ; 263    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_004                                                                                                                                                                                             ; 151   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_003                                                                                                                                                                                             ; 151   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_002                                                                                                                                                                                             ; 151   ; 0              ; 2            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                          ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router_001                                                                                                                                                                                             ; 259   ; 0              ; 5            ; 0              ; 263    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router|the_default_decode                                                                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|router                                                                                                                                                                                                 ; 151   ; 0              ; 5            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_agent_rdata_fifo                                                                                                                                                      ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_agent_rsp_fifo                                                                                                                                                        ; 443   ; 39             ; 0            ; 39             ; 402    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_agent|uncompressor                                                                                                                                                    ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_agent                                                                                                                                                                 ; 1333  ; 266            ; 267          ; 266            ; 1429   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_agent_rdata_fifo                                                                                                                                                      ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_agent_rsp_fifo                                                                                                                                                        ; 443   ; 39             ; 0            ; 39             ; 402    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_agent|uncompressor                                                                                                                                                    ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_agent                                                                                                                                                                 ; 1333  ; 266            ; 267          ; 266            ; 1429   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                     ; 299   ; 39             ; 0            ; 39             ; 258    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                                                                                 ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                                                                              ; 789   ; 137            ; 139          ; 137            ; 864    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|ddr_sfp_side_status_s1_agent_rdata_fifo                                                                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|ddr_sfp_side_status_s1_agent_rsp_fifo                                                                                                                                                                  ; 191   ; 39             ; 0            ; 39             ; 150    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|ddr_sfp_side_status_s1_agent|uncompressor                                                                                                                                                              ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|ddr_sfp_side_status_s1_agent                                                                                                                                                                           ; 381   ; 39             ; 43           ; 39             ; 442    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|dp_switch_s1_agent_rsp_fifo                                                                                                                                                                            ; 191   ; 39             ; 0            ; 39             ; 150    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|dp_switch_s1_agent|uncompressor                                                                                                                                                                        ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|dp_switch_s1_agent                                                                                                                                                                                     ; 381   ; 39             ; 43           ; 39             ; 442    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|led_s1_agent_rsp_fifo                                                                                                                                                                                  ; 191   ; 39             ; 0            ; 39             ; 150    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|led_s1_agent|uncompressor                                                                                                                                                                              ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|led_s1_agent                                                                                                                                                                                           ; 381   ; 39             ; 43           ; 39             ; 442    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_agent                                                                                                                                                                ; 487   ; 34             ; 121          ; 34             ; 387    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rxm_bar4_agent                                                                                                                                                                     ; 264   ; 42             ; 119          ; 42             ; 183    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_wr_dts_slave_translator                                                                                                                                                            ; 630   ; 261            ; 56           ; 261            ; 529    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rd_dts_slave_translator                                                                                                                                                            ; 630   ; 261            ; 56           ; 261            ; 529    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                                                                         ; 353   ; 7              ; 49           ; 7              ; 292    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|ddr_sfp_side_status_s1_translator                                                                                                                                                                      ; 147   ; 6              ; 65           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|dp_switch_s1_translator                                                                                                                                                                                ; 147   ; 6              ; 65           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|led_s1_translator                                                                                                                                                                                      ; 147   ; 6              ; 65           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_dma_rd_master_translator                                                                                                                                                           ; 357   ; 11             ; 0            ; 11             ; 223    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0|pcie_256_hip_avmm_0_rxm_bar4_translator                                                                                                                                                                ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|mm_interconnect_0                                                                                                                                                                                                        ; 547   ; 0              ; 0            ; 0              ; 779    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_reconfig_driver_0                                                                                                                                                                                                   ; 44    ; 6              ; 33           ; 6              ; 41     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|rs_hip                                                                                                                                                                                               ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|g_tx_side_fifo.tx_side_fifo                                                                                                                                                        ; 265   ; 2              ; 0            ; 2              ; 265    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|altpcieav_cra_inst                                                                                                                                                                 ; 102   ; 4              ; 36           ; 4              ; 33     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|arbiter_inst                                                                                                                                                                       ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_tlpgen                                                                                                                                                 ; 426   ; 24             ; 2            ; 24             ; 190    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|rd_ptr|auto_generated                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                   ; 4453  ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                      ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|aligned_data_buff|auto_generated                                                                                                               ; 152   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign                                                                                                                                                ; 378   ; 0              ; 77           ; 0              ; 304    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|tlp_gen_desc_fifo                                                                                                                              ; 165   ; 21             ; 0            ; 21             ; 163    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|desc_data_done_fifo                                                                                                                            ; 6     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|total_desc_bcnt_fifo                                                                                                                           ; 22    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|wr_data_buff|auto_generated                                                                                                                    ; 150   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                      ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|write_desc_fifo                                                                                                                                ; 165   ; 1              ; 0            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128|dma_wr_readmem                                                                                                                                                ; 316   ; 64             ; 1            ; 64             ; 459    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|write_data_mover_128                                                                                                                                                               ; 481   ; 0              ; 0            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|rd_status_fifo                                                                                                                                                     ; 37    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|rxm_cmd_fifo                                                                                                                                                       ; 76    ; 34             ; 0            ; 34             ; 76     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|usedw_counter                                                                                            ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                               ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|two_comparison                                                                                           ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                     ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|FIFOram                                                                                                  ; 166   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo                                                                                                          ; 149   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated                                                                                                                 ; 149   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|desc_outstanding_reads_queue                                                                                                                                       ; 9     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|tag_queu                                                                                                                                                           ; 9     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|tag_fifo                                                                                                                                                           ; 9     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|LPM_SRC_ADD_SUB_component|auto_generated                                                                                                                           ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                                          ; 66    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover|read_desc_fifo                                                                                                                                                     ; 165   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|read_data_mover                                                                                                                                                                    ; 550   ; 88             ; 177          ; 88             ; 416    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|wr_ptr                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|usedw_counter                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|two_comparison                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                 ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|FIFOram                                                                                                              ; 147   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo                                                                                                                      ; 136   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated                                                                                                                             ; 136   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|predecode_tag_fifo                                                                                                                                                         ; 14    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_fifo                                                                                                                                                              ; 271   ; 2              ; 0            ; 2              ; 271    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_eop_fifo                                                                                                                                                                ; 6     ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|two_comparison                                                                                                                  ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|FIFOram                                                                                                                         ; 284   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo                                                                                                                                 ; 271   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated                                                                                                                                        ; 271   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|hip_inf                                                                                                                                                                            ; 314   ; 17             ; 2            ; 17             ; 630    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|txs_slave                                                                                                                                                                          ; 402   ; 129            ; 199          ; 129            ; 297    ; 129             ; 129           ; 129             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app|rxm_master                                                                                                                                                                         ; 494   ; 136            ; 262          ; 136            ; 623    ; 136             ; 136           ; 136             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcieav_256_app                                                                                                                                                                                    ; 1200  ; 163            ; 163          ; 163            ; 1184   ; 163             ; 163           ; 163             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|ep_last_fifo                                                                                                                                                             ; 14    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|two_comparison                                                                                                                   ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                             ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|FIFOram                                                                                                                          ; 180   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo                                                                                                                                  ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated                                                                                                                                         ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|write_control                                                                                                                                                                          ; 632   ; 200            ; 168          ; 200            ; 458    ; 200             ; 200           ; 200             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|ep_last_fifo                                                                                                                                                              ; 14    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|two_comparison                                                                                                                    ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                              ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|FIFOram                                                                                                                           ; 180   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo                                                                                                                                   ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated                                                                                                                                          ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0|read_control                                                                                                                                                                           ; 632   ; 22             ; 168          ; 22             ; 298    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|dma_control_0                                                                                                                                                                                        ; 856   ; 0              ; 0            ; 0              ; 594    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|altpcie_rxm_2_dma_controller_decode                                                                                                                                                                  ; 132   ; 0              ; 63           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst                                                                                                                         ; 166   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm                                                                                      ; 1660  ; 8              ; 260          ; 8              ; 349    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch                                                                       ; 461   ; 16             ; 0            ; 16             ; 601    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch                                                                       ; 461   ; 0              ; 0            ; 0              ; 601    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch                                                                       ; 461   ; 0              ; 0            ; 0              ; 601    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                       ; 461   ; 16             ; 0            ; 16             ; 601    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs                                                                                            ; 1716  ; 0              ; 0            ; 0              ; 2276   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst                                                ; 132   ; 62             ; 8            ; 62             ; 64     ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma                                                                                  ; 273   ; 4              ; 24           ; 4              ; 232    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma                                                                                  ; 188   ; 0              ; 0            ; 0              ; 380    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma                                                                                            ; 305   ; 0              ; 0            ; 0              ; 612    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native                                                                                                        ; 1346  ; 352            ; 0            ; 352            ; 1308   ; 352             ; 352           ; 352             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst                                                                                                        ; 73    ; 47             ; 71           ; 47             ; 50     ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_emsip_adapter_inst                                                                                                 ; 1046  ; 740            ; 784          ; 740            ; 994    ; 740             ; 740           ; 740             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip                                                                                                                            ; 505   ; 20             ; 12           ; 20             ; 369    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|g_soft_reset.altpcie_rs_hip                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync2                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom|bitsync_rx_ltd                                                                                                                                                 ; 10    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast|altpcie_av_hip_128bit_atom                                                                                                                                                                ; 922   ; 413            ; 66           ; 413            ; 1083   ; 413             ; 413           ; 413             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0|a5_hip_ast                                                                                                                                                                                           ; 753   ; 107            ; 1            ; 107            ; 792    ; 107             ; 107           ; 107             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|pcie_256_hip_avmm_0                                                                                                                                                                                                      ; 2756  ; 1447           ; 0            ; 1447           ; 998    ; 1447            ; 1447          ; 1447            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0|the_altsyncram|auto_generated|mux5                                                                                                                                                                      ; 514   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0|the_altsyncram|auto_generated|mux4                                                                                                                                                                      ; 514   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0|the_altsyncram|auto_generated|decode2                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                                           ; 324   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|onchip_memory2_0                                                                                                                                                                                                         ; 331   ; 1              ; 2            ; 1              ; 256    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|ddr_sfp_side_status                                                                                                                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|bundle                                                                                                                                                                                      ; 463   ; 105            ; 25           ; 105            ; 551    ; 105             ; 105           ; 105             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|pif[4].pif_arb                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|pif[3].pif_arb                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|pif[2].pif_arb                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|pif[1].pif_arb                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|pif[0].pif_arb                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|pif_tbus_mux                                                                                                                                                              ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr|l2paddr                                                                                                                                                           ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr|l2pch                                                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr                                                                                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if                                                                                                                                                                           ; 245   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic|a5                                                                                                                                                                                             ; 273   ; 0              ; 0            ; 0              ; 417    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|basic                                                                                                                                                                                                ; 273   ; 0              ; 0            ; 0              ; 417    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|cal_seq                                                                                                                                                                                              ; 13    ; 13             ; 0            ; 13             ; 14     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|direct.sc_direct|mutex_inst                                                                                                                                                                          ; 74    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|direct.sc_direct                                                                                                                                                                                     ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_cif|mutex_inst                                                                                                                                      ; 74    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_cif|inst_basic_acq                                                                                                                                  ; 94    ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_cif                                                                                                                                                 ; 95    ; 0              ; 1            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_analog_datactrl|inst_rmw_sm                                                                                                                                 ; 80    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_analog_datactrl|inst_analog_ctrlsm                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_analog_datactrl                                                                                                                                             ; 79    ; 7              ; 0            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_uif|wait_gen|rst_sync                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_uif|wait_gen                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av|inst_xreconf_uif                                                                                                                                                 ; 106   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_av                                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|analog.sc_analog                                                                                                                                                                                     ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|mutex_inst                                                                                                                                                   ; 74    ; 17             ; 2            ; 17             ; 72     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|wait_gen|rst_sync                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|wait_gen                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av                                                                                                                                                              ; 82    ; 0              ; 32           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|offset.sc_offset                                                                                                                                                                                     ; 153   ; 72             ; 0            ; 72             ; 72     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|arbiter                                                                                                                                                                                              ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0|inst_reconfig_reset_sync                                                                                                                                                                             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|alt_xcvr_reconfig_0                                                                                                                                                                                                      ; 291   ; 18             ; 0            ; 18             ; 384    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|led                                                                                                                                                                                                                      ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst|dp_switch                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; top_inst                                                                                                                                                                                                                          ; 45    ; 34             ; 0            ; 34             ; 12     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
