design efforts, manufacturing labors, and the 
shipping period. Novel high-efficiency DC/DC and 
DC/AC conversion techniques, grid-connection 
techniques with power factor correction, and control 
IC design will be proposed. The presented modularized 
high-efficiency energy-recycled burn-in test systems 
can be applied to internal and external AC/DC 
adaptors, DC/DC communication power supplies, and 
DC/AC converters for driving lighting apparatus, 
displays and motors. In fact, the burn-in tests of 
almost all kinds of power supplies can be conducted 
with the proposed recycled electronic loads. The 
controllers of the developed burn-in test systems 
will be implemented by advanced integrated circuit 
techniques. Also microprocessors or digital signal 
processors (DSPs) will be utilized to fulfill the 
overall energy-saving task. Moreover, since the 
presented recycled burn-in test system is grid 
connected, it can also be used as an second domestic 
power source by adding photovoltaic systems, wind 
power systems, and fuel cell systems, to improve the 
power factor, to save the electric bill, and to 
served as an emergency power supply. As stated above, 
the studied system of this project can satisfy the 
demands for both power supply manufacturers and 
domestic users. It is expected that its applications 
will grow fast and wide, and get more important in 
the near future. 
英文關鍵詞： Modularization, high efficiency, energy recycled, 
burn-in test, power factor correction, grid 
connection, redundant power supply 
 
2 
W 目錄 X 
壹、 前言 ...................................................................................................... 3 
貳、 研究目的 .............................................................................................. 5 
2.1 計畫目的 ......................................................................................................... 5 
2.2 預期綜合效益 ................................................................................................. 5 
2.3 計畫架構 ......................................................................................................... 6 
2.4 子計畫間之關聯性 ......................................................................................... 6 
參、 研究方法 .............................................................................................. 8 
3.1 子計畫一：高效能 SRC 直流/直流電能轉換器 .......................................... 8 
3.2 子計畫二：柔性切換 SRC 全橋直全橋流/交流轉換器 ............................ 28 
3.3 子計畫三：雙極性切換式市電併聯供電與功率因數補償技術 .............. 47 
3.4 子計畫四：高效能直流/直流轉換器之節能控制晶片 ............................. 59 
肆、 結果與討論 ........................................................................................ 83 
4.1 電路硬體測試 ............................................................................................... 83 
4.2 未來展望 ..................................................................................................... 126 
伍、 文獻探討 .......................................................................................... 127 
 
4 
proposed recycled electronic loads. The controllers of the developed burn-in test systems will 
be implemented by advanced integrated circuit techniques. Also microprocessors or digital 
signal processors （DSPs） will be utilized to fulfill the overall energy-saving task. Moreover, 
since the presented recycled burn-in test system is grid connected, it can also be used as an 
second domestic power source by adding photovoltaic systems, wind power systems, and fuel 
cell systems, to improve the power factor, to save the electric bill, and to served as an 
emergency power supply. As stated above, the studied system of this project can satisfy the 
demands for both power supply manufacturers and domestic users. It is expected that its 
applications will grow fast and wide, and get more important in the near future. 
Keywords：Modularization, high efficiency, energy recycled, burn-in test, power factor 
correction, grid connection, redundant power supply. 
6 
2.3 計畫架構 
本計畫共有四個子計畫，分別為：一、直流/直流轉換器，二、直流/交流轉換器，三、
市電併聯技術，四、節能控制晶片，架構關係，如圖 1 所示。 
 
圖 1 計畫架構 
2.4 子計畫間之關聯性 
子計畫之間關聯圖如圖 1 所示。子計畫一及子計畫二為高效能直流/直流轉換器與直
流/交流轉換器，採用創新的電路架構與控制技術，確保全載範圍操作下的轉換效率均可
高於一般規格，達到高功率密度、產品輕薄短小的目標。子計畫三擬實現市電併聯技術，
基於採用電流回授之並聯技術，除了可將燒機測試耗費電能回收至市電之外，並可藉由
並聯功率因數補償功能，降低市電端電流諧波量，達到擅用容量規格之目的。子計畫四
開發節能之控制晶片，實現其他子計畫所提創之新式控制技術，達成電路積體化、低功
耗、小面積之節能控制 IC。本計畫之模組化設計與智慧型主框架/介面，將可有效縮短設
計時程、降低設計成本，並可彈性滿足各方客戶之不同規格需求，達到快速、全面客製
化的目標。總計畫中之四項研究主題是現今燒機測試系統最具重點發展，極具產業利用
價值者，顯見各子計畫間規劃有很好的分工合作及系統整合性。 
傳統燒機測試系統如圖 2 所示，其中 PUT （Power under Test）為待燒機之 AC/DC
或 DC/DC 電源供應器產品，一般電源供應器產品都會進行由空載至滿載的的各種測試項
目，測試負載可為電子式負載或 RLC 被動負載，前者體積重量大且單價高，但是規劃上
也較具彈性，可便於執行動態與穩態的測試。RLC 被動負載雖然價格低且體積重量較小，
但是僅適用於單一輸出電壓或功率規格，測試上完全沒有任何彈性。最重要的，這兩種
燒機測試設備都未具備電能回收功能，亦即燒機測試設備必須完全消耗待測物的負載功
率規格，而將大部份的電能轉換為熱能，因此這類燒機測試設備都得依賴冷卻系統來降
溫，而無論是採用水冷或氣冷式散熱，都會額外消耗啟動散熱裝置所需的能量。 
8 
參、 研究方法 
3.1 子計畫一：高效能 SRC 直流/直流電能轉換器 
子計畫一，直流/直流轉換器，第一年為低壓輸入、高壓輸出系統之 500W 二次側諧
振槽串聯諧振轉換器（Series Resonant Converter，SRC），第二年為 1kW 全橋二次側串聯
諧振轉換器，第三年則利用交錯式並聯相移控制將兩台 1kW 推挽式串聯諧振轉換器並聯
提高至 2kW，確保全載範圍操作下的轉換效率均可高於一般規格，達到高功率密度、產
品輕薄短小的目標。 
關鍵字：二次側諧振、交錯式串聯諧振轉換器、相移控制 
本節提出一交錯式串聯諧振轉換器，此轉換器以推挽式架構為基礎，在電路中導入
二次側串聯諧振技術，並配合交錯式並聯控制方式，利用控制相移 90°的機制，達到有效
降低輸出電流漣波，並針對諧振槽上之諧振元件做分析設計，包括品質因數、特性阻抗
與 K 因子。SRC 的設計可分為規格制定、元件選擇、變壓器設計、諧振元件設計及切換
頻率範圍，並依據前述理論提出設計流程，藉此流程得到合理的設計值，圖 4 為子計畫
一之電路硬體方塊圖/系統架構圖。 
全波整流電路
初級側 次級側
光耦隔離
驅動器
UC3879
[PWM IC]
200 V_ out
200 V_ out
12 V_ IN 推挽式
串聯諧振電路
12 V_ IN 推挽式
串聯諧振電路 全波整流電路
光耦隔離
驅動器
 
圖 4 子計畫一之電路硬體方塊圖/系統架構圖 
z 習知技術探討 
為了提高電源的功率密度（Power Density），零電壓切換（Zero Voltage Switching, ZVS）
[1]-[3]，零電流切換（Zero Current Switching, ZCS）[4][5]。等技術陸續在論文中被發表出
來；串聯諧振轉換器（Series Resonant Converter, SRC）[6][7]為利用電容與電感之串聯諧
10 
其中定義： 
o
LZ
C
=
，為諧振電路之特性阻抗（Characteristic Impedance）； 
oZQ
R
=
，為串聯諧振之品質因數（Quality Factor）； 
1
r LC
ω =
，為諧振角頻率（Resonant Angular Frequency）。 
由式（3）可知，不同的 R 值會對應到不同的電壓增益，因此在相同的 L、C 之下，
當 R 值變化時，需改變操作角頻率才可以維持在相同的負載電壓。若考慮系統操作於諧
振角頻率時（ rω ω= ），可求得電壓增益為： 
1 1
1 ( )
R
r rin
r r
V
V jQ ω ωω ω
= =
+ −
  （4） 
並可求得電容與電感上的電壓分別為： 
1 in
C in
r
V LV I j j Q V
j C R Cω= × = − × = − ⋅ ⋅   （5） 
in
L r in
V LV I j L j j Q V
R C
ω= × = × = ⋅ ⋅
  （6） 
從負載的觀點來看，可知當系統操作於諧振角頻率時，輸入電流最大、負載上的電
壓亦為最大 Vin，而電感與電容上的電壓值為輸入電壓的 Q 倍。因此在參數設計時，品質
因數將會影響電感的鐵損和電容的耐壓。 
z SRC 在低壓輸入、高壓輸出應用的設計問題 
如圖 6 為 SRC，其適用於高壓輸入、低壓輸出系統，如圖 7 為其諧振槽等效電路，（7）
式為負載 RL 反射至一次側之阻抗值 R。 
2L L
2 2
2 S
P
8R 8RR= n
N
N
ππ
= ×⎛ ⎞⎜ ⎟⎝ ⎠  （7） 
r
o
r
LZ =Q R
C
× =
 （8） 
12 
z 二次側諧振槽 SRC 
如圖所示為二次側諧振槽之 SRC 串聯諧振轉換器，由諧振電感 Lr、諧振電容 Cr 與
負載 RL 組成串聯諧振電路。當切換頻率 fs 改變時，諧振槽之等效阻抗亦隨之改變，當
切換頻率 fs 等於諧振頻率 fr 時，則 Lr 與 Cr 之阻抗會相互抵消，負載電壓等於二次側電
壓 nVin，此時二次側電壓完全跨在負載上，電壓之電壓增益為最高，其值為變壓器圈數
比的倒數 n。 
 
圖 8 二次側諧振槽 SRC 
圖 9 所示為二次側諧振槽 SRC 的頻率響應圖，當切換頻率 fs 大於諧振頻率 fr 時，則
諧振電路呈電感性，電路操作於零電壓切換區間。反之，當切換頻率 fs 小於諧振頻率 fr
時，則諧振電路呈電容性，電路操作於零電流區間，當切換頻率 fs 等於 fr 時，則同時滿
足零電壓與零電流切換條件。 
低壓輸入、高壓輸出的系統可採用零電流切換，此時二次側諧振槽 SRC 之切換頻率
fs 需小於諧振頻率 fr。由圖可知，其中 m1 為 Q=0.0235，m2 為 Q=0.1956，m3 為 Q=0.3903。
當負載 IL 愈輕，則 Q 值愈小，切換頻率須在低頻，才能使輸出電壓穩定；反之，當負載
越重，則 Q 值愈大，切換頻率必須在較高頻（但不高於諧振頻率 fr），才能使輸出電壓穩
定。 
z 動作分析與數學模型 
為了簡化動作分析，在此作以下幾項假設： 
1. 各元件無任何損耗。 
2. 開關元件及二極體視為理想狀態。 
3. 輸出電容極大，可視為定電壓源。 
當操作頻率 fs 小於諧振頻率 fr 時，此時二次側諧振槽 SRC 工作於諧振頻率左側。二
次側諧振槽 SRC 工作在此區間時，Lr 與 Cr 產生諧振，圖為其動作時序圖。電路可分為
三種模式，如下所述。 
14 
[ ]in Cr 0 o
r Lr 0
Lr
r
r
nV V (t ) V
L i (t )
sI (s) 1sL
sC
− −+
=
+
 （9） 
Cr 0
Cr Lr
r
V (t )1V (s) I (s)
sC s
= × +
 （10） 
對（9）與（10）式做反拉氏轉換可得： 
[ ] [ ] [ ]in Cr 0 oLr Lr 0 0 0 0 0
o
nV V (t ) V
i (t) i (t )cos ω (t t ) sin ω (t t )
Z
− −= − + −
 （11） 
[ ] [ ] [ ]
[ ]
Cr in O in Cr 0 O 0 0
o Lr 0 0 0
v (t) nV V nV V (t ) V cos ω (t t )
            Z i (t )sin ω (t t )
= − − − − −
+ −  （12） 
其中 
o
r r
1
ω
L C
=
，
r
o
r
LZ
C
=
。 
 
圖 11 第一能量傳送區間的導通路徑 
 
圖 12 第一能量傳送區間的等效電路圖 
16 
[ ] [ ]inLm in 2 2 2 2 2
2
2Vi (t) i (t )cos ω (t t ) + sin ω (t t )
Z
= − −
 （20） 
 
其中 
m1 m2
2
(L L )Z
C
+=
，
2
m1 m2
1
ω
(L +L ) C
= × ， ossC 2C= ， oss oss1 oss2C C C= = 。 
 
圖 13 第一諧振區間的導通路徑 
 
 
圖 14 第一諧振區間的等效電路圖 
z 交錯式串聯式轉換器動作分析 
圖 17 所示為交錯式 SRC 串聯諧振電路架構，由圖 17 可知交錯式 SRC 串聯諧振轉換
器，單純只是兩組 SRC 串聯諧振轉換器所並聯而成，其動作原理與一般 SRC 串聯諧振轉
換器並無太大差異，唯一不同處是為了達到有效降低漣波的目的，兩組 SRC 串聯諧振轉
換器的相位差會設計在 90°，而非一般交錯式轉換器 360°/N （N 為並聯數）的相位差。
本文將交錯式 SRC 串聯諧振轉換器在一週期區分為 16 個工作區段，其電路架構圖如圖
17 所示及工作波形如圖 18 所示。其中為了方便描述其動作原理，第一組 SRC 串聯諧振
18 
t
t
t
t
t
Vds2
Vds1
Vds3
Vds4
ILr2
ILr1
,Vgs3 Vgs4
,ID9 ID11
Io
,Vgs1 Vgs2 Q1 Q2
Vin
Vin
,ID5 ID7
Q4 Q3 Q4
t
t
t
t
t
Q1
t0 t1 t 7t2 t4 5t3 t 10t 6 t9t 8 11t 12ttt
Vin
Vin
ILr1
ILr2
ID5 ID5ID7
ID11 ID11ID9
 
圖 18 操作於 ZCS 之交錯式 SRC 動作時序圖 
z 階段 1（t0 ~ t1） 
SRC1 在 t0 時 Q1 導通，一次側電流流經 Q1，二次側由於 D5、D6 導通，一次側的
諧振電流是發生在二次側 Lr1 和 Cr1 之間，透過變壓器映射到一次側使得電流呈正弦形
式逐漸上升，二次側的整流電流 ID5 等於二次側的諧振電流 ILr1，此狀態直到 t4 時電流
降到 0 才結束。SRC2 在 t0 時 Q4 維持導通，二次側由於 D11、D12 導通，一次側諧振電
20 
Co RL
＋
Vin
－ Q2 D1 Coss1
＋
VDS1
－
Q1D2 Coss2 ＋
VDS2
－
Lr1 Cr1
D8
1:n
D5 D7
D6
Q4 D3 Coss3
＋
VDS3
－
Q3D4 Coss4＋
VDS4
－
Lr2 Cr2
D12
1:n
D9 D11
D10
SRC1
SRC2
ILr1
 
圖 20 階段 2 等效電路圖 
 
圖 21 階段 3 等效電路圖 
22 
 
圖 23 階段 5 等效電路圖 
3.1.2 串聯諧振轉換器二次側諧振槽之分析 
為了要分析品質因數、特性阻抗與 K 因子對電壓增益及頻率響應的影響，首先要畫
出諧振槽之等效電路，接著推導其轉移函數，分析各數值與電壓增益及頻率響應的關係。
如圖 25 所示為串聯諧振轉換器二次側諧振槽之等效模型，從前述分析可知各諧振元件與
電路參數之關係式如下所列。 
 （1） 諧振頻率：
r
r
r r
ω1f
2π2π L C
= =
 （21） 
（2） 特性阻抗： r
r
o C
LZ =
 （22） 
（3） 品質因數： R
C
L
R
ZQ r
r
o ==
 （23） 
從圖 4-1 可推導出其輸出電壓對輸入電壓的轉移函數為： 
o r
2in
r
r r r r
Rn s
V Ln R
1 R 1V sL R s s
sC L L C
××= =
+ + + +
 （24） 
24 
z 品質因數 Q 值對頻率響應的影響 
在推導出諧振槽之轉移函數後，接著將式中的參數以品質因數 Q 值、特性阻抗 Zo、
K 因子與變壓器圈數比 n （n = NS/NP）表示，並利用數學軟體 Matlab 模擬出頻率響應
圖形。由算式可整理得出 Q 對轉移函數的關係式如下： 
r
o
2 2 rin
r
n ω ωj( )
V Q
ω ωV (ω -ω ) j( )
Q
× ×
= ×+
 （26） 
由（26）式可知轉移函數的主要變數為 Q，而 Q 與 Lr、Cr 及 R 有關，假設特性阻抗
Zo 固定，則 Q 的大小取決於負載，由圖可知負載與 Q 對增益的影響，負載較重（R 小、
Q 大）的條件下，曲線變化較為明顯，而負載較輕（R 較大、Q 小），曲線變化較為平緩，
當 Lr 愈大時，諧振點上的電壓增益變化率愈大。由圖可知相同負載下 Lr 對增益的影響，
Lr 較大（Zo 較大、Q 大）的條件下，曲線變化較為明顯，而 Lr 較小（Zo 較小、Q 小），
曲線變化較為平緩。 
 
（a） 
26 
 
圖 27 fr = 60 kHz、Io = 5 A 時不同 Lr 之輸出電壓頻率響應圖 
3.1.3 二次側諧振槽串聯諧振轉換器設計流程 
本節提出一設計流程，用以設計二次側諧振槽串聯諧振轉換器，如圖 28 所示為其設
計流程。首先設定轉換器之規格，接著設計及繞製變壓器，在此利用二次側之漏感作為
諧振槽之諧振電感，因此在設計諧振電容 Cr 及諧振電感 Lr 之前，必須量測變壓器之漏
感 Ll2。依據所量測變壓器之二次側漏感值 Ll2 與設定的諧振頻率，可計算出諧振電容
Cr 之範圍，選擇合理的特性阻抗值 Zo，即可完成主要諧振元件之設計，最後藉由輸出電
壓頻率響應圖決定是否符合規格要求。 
z 制定規格 
本文主要針對二次側諧振槽 SRC 所需的設計參數，定義符號如表 1 所示： 
表 1 規格符號表 
輸入電壓 輸出電壓 輸出電流 諧振頻率 
Vin Vo Io fr 
切換頻率 品質因數 特性阻抗 負載 
fs Q Zo RL 
z 變壓器設計與製作 
計算圈數比 n 
28 
度（Gauss），fs 為切換頻率（Hz）。 
（28）式為法拉第定律，利用輸入電壓 Vin、變壓器有效磁通面積 Ae、操作磁通密
度 Bmax 及切換頻率 fs，可得出一次側圈數之值。設計變壓器時，只要大於此圈數即可避
免使變壓器進入飽和區；變壓器製作完成後，利用儀器量測二次側漏感值 Ll2，接著完成
諧振元件之設計。 
如圖 29 所示，當變壓器製作完成後，可測量得到二次側漏感值 Ll2，並利用此漏感
值作為諧振電感 Lr 之值（Lr=Ll2）。 
 
圖 29 二次側諧振槽 SRC 
變壓器繞製完成後，量測之二次側漏感 Ll2 與所設定的諧振頻率 fr 限制了諧振電容
Cr 之值，如下所示： 
r r 2 2
r r r l2r r
1 1 1f C
(2π f ) L (2π f ) L2π L C
= ⇒ = =× × × ×  （29） 
z 選定 Zo 及計算 Lr 與 Cr 之值 
由於諧振元件之耐壓值與品質因數 Q 值成正比，且 Q 值與 Zo 值亦成正比，所以 Zo
值不可太高。電路中之諧振電感 Lr 為利用變壓器二次側漏感 Ll2 所作成，在繞製變壓器
時需使二次側漏感儘量降低，諧振電感 Lr 之值在 10μH~130μH 較為合適，而諧振電容
Cr 之容值通常介於 10nF~1μF 之間。由圖和圖 27 可知，較大的 Q 值適用於輸入電壓變動
大之電路，而較小的 Q 值適用於負載範圍廣之電路。 
3.2 子計畫二：柔性切換 SRC 全橋直全橋流/交流轉換器 
子計畫二，直流/交流轉換器，延續第一年及第二年 500W 柔性切換 SRC 半橋直流/
交流換流器及 1kW 柔性切換 SRC 全橋直流/交流換流器，第三年將採昇降壓式直流至交
流轉換器架構，來達成 2kW 的額定功率目標，並保留脈波寬度調變的優點，且確保變頻
器電路中之所有開關皆在零電壓的狀態下切換，達到高功率密度、產品輕薄短小的目標。 
關鍵字：串聯諧振、變頻器、柔性切換 
30 
進行切換。此時電源 dcV 對諧振電感 rL 充電，直到諧振電感 rL 的電流 Lri 等於輸出電流 oi
時，輔助開關 aS 截止，諧振電感 rL 與諧振電容 rC 則開始進行諧振，當諧振電容 rC 電壓至
dcKV 時，輔助開關 cS 的本質二極體自然導通，此時觸發輔助開關 cS 即零電壓導通，因電
容 cC 使得諧振電容電壓 crV 穩壓於 dcKV ，而後諧振電感 rL 與電容 cC 充放電，直到電容電
壓 CcV 下降至零，輔助開關 cS 即可零電壓截止，這時諧振電感 rL 與諧振電容 rC 在行諧振
讓諧振電容 rC 電壓下降至零，開關便有零電壓截止。此種柔性切換有效的降低應力，但
也有其缺點如下，由於諧振電感 rL 與主電路為串連的方式連接，因此損失也較大。控制
方法僅能以離散脈衝調變的方法控制。 
1S
3S
2S
4S
fL
fCdcV oR
oi
aS
rL
rC
 
（a） 
Vdc
2~3Vdc
vCr
t
t
Sa
iH
 
（b） 
圖 30 諧振直流鏈變頻器（a）電路圖（b）工作波形圖 
32 
1S
3S
2S
4S
fL
fCdcV oR
oi
1rC
4aS
2aS
1aS 3aS
rL
2rC
 
（a） 
1aS
2aS
3aS
4aS
1rC
v
2rC
v
rL
i
t
t
t
t
t
t
t
 
（b） 
圖 32 並聯諧振直流鏈變頻器（a）電路圖（b）工作波形圖 
所提之柔性切換變頻器，是在於變頻器前端加入電壓箝位的零電壓昇壓式直流鏈電
路，同時在零電壓昇壓式直流鏈電路並聯一組輔助諧振電路，使前級的零電壓昇降壓式
轉換器與後級變頻器電路同時具柔性切換的效果，因此其前級電路不只具備昇降壓功
能，並同時提供後級變頻器零電壓切換的動作。因輔助諧振電路只有一組，因此控制架
構則相對簡單，且因使用較少諧振電路的元件數量即可降低電路成本與過多元件造成的
傳導損失。而柔性切換的輔助電路亦有零電流切換的效果，故整體效率不會因此而減低
許多。 
34 
0t
1t
2t
3t
4t
5t
con sD T
sT
t
t
t
t
t
t
t
t
t
,gs SBV t
t,gs SaV
, 1gs SV
, 2gs SV
t
t
, 3gs SV
, 4gs SV
in CBV V+
t
t
ABV
pnV
6t
7t
8t
9t
10t
11t
12t 13t
14t
15t
16t
17t
18t
19t
20t
21t
22t
23t
24t
inv sD T
2 sT
CBV
Sai
Sbi
1SV
2SV
3SV
4SV
1Si
4Si
3Si
2Si
in CBV V+
in CBV V+
in CBV V+
in CBV V+
( )in CBV V− +
SbV
SaV
 
圖 34 柔性切換變頻器之理想工作波形 
36 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
rT
1: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 36 模式二之電路工作路徑 
z 模式二 1 2t t t< < ： 
圖 36 為模式二之電路工作路徑，當 1t t= 時，功率開關 1S 、 2S 、 3S 與 4S 之寄生二極
體於零電流的狀態下截止，且功率開關 1S 與 4S 則截止於零電壓的狀態。同時諧振電感 rL 與
諧振電容 rC 開始諧振動作，使得諧振電容電壓 ( )Crv t 開始降低，而諧振電感電流 ( )Lri t 則
開始上升，儲能電容 BC 的能量則提供給後級變頻器，持續至諧振電容電壓 ( )Crv t 降為零
時，模式二到此結束。此時諧振電感電流 ( )Lri t 與諧振電容電壓 ( )Crv t 可分別描述為 
( ) ( )1
1
( ) sin
in CBk
Lr in Lfk r
o
nV V
ni t I I t t
Z
ω
−⎛ ⎞+ ⎜ ⎟⎝ ⎠= + + −
 （32） 
( )11( ) cosCr in CBk CBk rnV t V V V t tn ω
⎛ ⎞−⎛ ⎞= + − −⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠  （33） 
其中 
/o r rZ L C=  （34） 
1
r
r rL C
ω =
 （35） 
38 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
rT
1: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 38 模式四之電路工作路徑 
z 模式四 3 4t t t< <  
圖 38 為模式四之電路工作路徑，當 3t t= 時，諧振電感電流 ( )Lri t 以降為零，持續至
輔助開關 aS 於零電流狀態下截止，則進入模式四。模式開始時，輔助電路已為截止狀態，
前級直流轉直流轉換器與後級變頻器皆為導通狀態，因此輸入電壓 inV 則對儲能電感 BL 充
電，而儲能電容 BC 之能量持續供給後級變頻器，直 4t t= 時，功率開關 BS 截止，可使後級
變頻器具有零電壓切換的狀態，模式四到此結束。此時諧振電感電流 ( )Lri t 與諧振電容電
壓 ( )Crv t 可分別描述為： 
( ) 0Lri t =  （38） 
( ) 0CrV t =  （39） 
z 模式五 4 5t t t< <  
圖 39 為模式五之電路工作路徑，當 4t t= 時，為使後級變頻器具有零電壓截止的狀
態，因此功率開關 BS 已先行截止。進入模式五，此時儲能電感 rL 對諧振電感 rC 諧振充電，
故諧振電容電壓 ( )Crv t 線性上升，後級電壓 ( )pnV t 則線性下降，直到諧振電容電壓 ( )Crv t 線
40 
( )Cr in CBkV t V V= +  （45） 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
1T
11: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 39 模式五之電路工作路徑 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
1T
11: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
  
圖 40 模式六之電路工作路徑 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
rT
1: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 41 模式七之電路工作路徑 
42 
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
rT
1: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 42 模式八之電路工作路徑 
z 模式十 9 10t t t< <  
圖 44 為模式十之電路工作路徑，當 9t t= 時，諧振電感電流 ( )Lri t 以降為零，持續至
輔助開關 aS 於零電流狀態下截止，則進入模式十。模式開始時，輔助電路已為截止狀態，
輸入電壓 inV 持續對儲能電感 BL 充電，直到當 10t t= 時，功率開關 BS 截止，模式十到此結
束。此時諧振電感電流 ( )Lri t 與諧振電容電壓 ( )Crv t 可分別描述為： 
( ) 0Lri t =  （50） 
( ) 0CrV t =  （51） 
44 
z 模式十一 10 11t t t< <  
圖 45 為模式十一之電路工作路徑，當 10t t= 時，功率開關 BS 已截止，而後級電壓 ( )pnV t
下降至零，進入模式十一，儲能電感 BL 對諧振電容 rC 充電，使得諧振電容電壓 ( )Crv t 線
性上升，直到諧振電容電壓 ( )Crv t 上升至 in CBKV V+ 時，模式十一到此結束。此時諧振電感
電流 ( )Lri t 與諧振電容電壓 ( )Crv t 可分別描述為： 
( ) 0Lri t =  （52） 
10( ) ( )inCr
r
IV t t t
C
= −
 （53） 
z 模式十二 11 12t t t< <  
1S
3S
2S
4S
fL
fCdcV oR
A
B
1aD rL
rT
1: n
BS
rC
aS B
C
 CBV− +
BL
LrI
LfKi
p
n
2aD
LBKi
 
圖 46 模式十二之電路工作路徑 
圖 46 為模式十二之電路工作路徑，當 11t t= 時，由於後級電壓 ( )pnV t 下降至零，因此
功率開關 1S 、 2S 、 3S 與 4S 之寄生二極體與功率開關 4S 在零電壓的狀態下導通，而功率開
關 2S 則於零電壓狀態下截止。這時功率開關 3S 、 4S 導通使後級變頻器為飛輪狀態，儲能
電感 BL 上的能量會傳送給儲能電容 BC ，模式十二到此結束。此時諧振電感電流 ( )Lri t 與諧
46 
模式三結束 
3 2 3 2( ) 0 ( ) ( )
CBk
Lr Lr
r
V
ni t i t t t
L
= = − −
 （60） 
其中 
2 2 1
0
1
( ) ( ) sin ( )
in CBk
Lr in Lfk r
nV V
ni t I I t t
Z
ω
−⎛ ⎞+ ⎜ ⎟⎝ ⎠= + + −
 （61） 
模式三之時間 3tΔ 表示為 
( )0 13 3 2 ( )1 1 sin cos 1in Lfk in inr CBk CBk CBk
Z n I I nV V nt t t n
V V V nω
−⎛ ⎞⎛ ⎞+ ⎛ ⎞⎛ ⎞Δ ≡ − = + + − −⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟−⎝ ⎠⎝ ⎠⎝ ⎠⎝ ⎠
 （62） 
為了使功率開關能動作於零電壓的狀態，因此輔助開關的導通時間為三個模式的時
間和，故其導通時間 ,on SatΔ 表示為 
( ) ( )
( )
, 1 2 3
1
1
r
1         cos
1 1
1          + 1 sin cos
1
on Sa
o in Lfk o in Lfk in
r CBk CBk
in CBk
in
CBk
t t t t
Z I I Z I I V n
n V V nV V
n
V nn
V n
ω
ω
−
−
Δ = Δ + Δ + Δ
⎛ ⎞⎜ ⎟+ + ⎛ ⎞− ⎛ ⎞⎜ ⎟= + + ⎜ ⎟⎜ ⎟− −⎛ ⎞⎜ ⎟⎝ ⎠⎝ ⎠+ ⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠
⎛ ⎞⎛ ⎞⎛ ⎞− ⎛ ⎞−⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟⎜ ⎟−⎝ ⎠⎝ ⎠⎝ ⎠⎝ ⎠ （63） 
z B.變壓器匝數比分析 
輔助電路上所用之變壓器 aT 是為使功率開關 BS 於零電壓狀態下達成切換的動作，同
時使輔助開關 aS 具有零電流切換的效果。然上述功能，卻會因匝數比的比值，影響電路
的動做正確與否。變壓器須在模式二與模式八結束時，使諧振電容電壓 ( )Crv t 下降到零，
依模式二的分析，知其諧振電容電壓 ( )Crv t 為。 
1( ) cos ( )Cr in CBk r
nv t V V t
n
ω⎛ ⎞−⎛ ⎞= + ⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠  （64） 
48 
使電源輸入電流維持正弦波形且與電源電壓同相位。傳統的功率因數改善方式，均是在
輸入端加入電感、電容等被動元件來改善電流波形、提高功率因數，此即所謂的被動式
功率因數修正技術。然而為了抑制低頻諧波量，這些被動元件的體積和重量，往往造成
了電子產品小型化的困擾，也讓系統整體效率嚴重下降。高頻的切換式交流/直流轉換器，
不僅縮小了電源系統的體積，也可解決不少低頻諧波所造成的問題。 
 
圖 48 橋式整流器的電流與電壓 
所以為了提高後級電子產品之功率因數，相較於串聯式主動電力濾波器，並聯式具
有較佳的諧波補償與功因修正調整性能，而且在電路架構與系統線路銜接較為容易，因
此在輸入端並接一主動功率因數修正器，以求在電源端之輸入電流形成與輸入電壓同相
位之正弦波形，以修正系統的功率因數。本文為了提高系統容量、並聯式功率因數修正
電路單一模組化、系統擴充的相容性、系統的可靠度以及總系統能量轉換效率的提升等
優點。特針對單相兩模組並聯之主動電力濾波系統做開發。單相兩模組並聯主動濾波器
系統架構一般基於主動濾波器模壓模組與直流鏈電容連接方式而不同，主要分為兩種架
構，一個為獨立直流鏈電容及共同直流鏈電容兩種架構，如圖 49（a）及圖 49（b）所示。
倘若單相電力濾波器模組的變流器有著獨立的直流鏈電容，通常這種架構的優點有（1）.
系統的可靠度高，一個模組發生故障而損壞時，不會影響到另一個模組；（2）.因為變流
器與直流鏈電容之間連接線較短，因此雜訊相對較小且體積亦變小;缺點為直流鏈電壓控
制器需求量較多且複雜，使用的感測器亦多，所以電路成本較高[21-32]。 
 
（a） 
50 
 
圖 50 四開關標準式之並聯功率因數修正電路 
由（65）可知，為了滿足補償電流斜率，將 APFC 所需補償的電流當作功率因數修
正電路的命令電流 ih,com，並且回授至並聯式功率因數修正器之輸出電容電壓 E，當作決
定電流命令振幅的依據。由於並聯式功率因數修正電路之命令電流斜率和負載電流有
關，較串聯式功率因數複雜。因此，本文採用四開關標準式較簡單之控制方法，即只有
採用 m+及 m-兩種命令組合來完成所要的控制策略，以簡化控制電路的複雜性、降低成
本及提高可靠度。 
首先，我們先從系統之電力潮流（Power Flow）來探討此一控制策略。假設 PS 為電
源提供之瞬時實功率，Ph 為流進 APFC 之瞬時功率，PL 則是負載所消耗的實功率，而
Ploss 與 PC 分別為 APFC 之切換損失及流進輸出電容 Cinv 之瞬時功率，其必滿足（66）
式。 
s L h
L LOSS C
P P P
P P P
= +
= + +                               （66） 
由於命令電流 ih,com 為參考正弦波電流 is,com 減去負載輸入電流 iL，而 APFC 所要
輸出的電流 ih 必須追隨此命令電流 ih,com，因此 ih 的斜率必須追得上命令電流 ih,com 的
斜率，才不會導致失真。然而當 APLC 運作時，此命令電流 ih,com 即是補償電流，用來
修正輸入電流源 i S，因此命令電流 ih,com 及其斜率波形如圖 51 所示。 
52 
 
圖 53 D2 / D3 導通時的電流路徑 
三、當
0, 0Ls
V EV m m
L−
+< = = − <
時，S1、S4 截止，S2、S3 導通，D1~D4 截止，如
圖 54 所示。 
 
圖 54 S2 / S3 導通時的電流路徑 
四、當
0, 0Ls
V EV m m
L+
−< = = − >
時，S1、S4 導通，S2、S3 截止，D1、D4 導通，
D2、D3 截止，如圖 55 所示。 
 
圖 55 D1 / D4 導通時的電流路徑 
54 
 
圖 56 並聯式功率因數修正電路之 Case I 的斜率關係圖 
Case II：在一個週期內命令斜率的最小值恰與 APFC 可以切換的最低電流斜率曲線只
交於一點，且命令斜率的最大值恰與 APFC 可以切換的最高電流斜率曲線只交於一點。
如果電路操作在此情況下，因為 APFC 能提供的電流斜率恰使得 ih 可以追上 ih,com，所
以電源電流也不會失真，如圖 57 所示。 
 
圖 57 並聯式功率因數修正電路之 CaseII 斜率關係圖 
Case III：在一個週期內命令斜率的最小值會小於 APFC 可以切換的最低電流斜率曲
線，或是命令斜率的最大值會大於 APFC 可以切換的最高電流斜率曲線，如圖 58 所示。
如果電路操作在此情況下，命令斜率有部份（即圖中 t1 及 t2 的範圍內）無法被 APFC 可
能產生的正負兩種電流斜率所涵蓋。也就是說在 t1 範圍內 ih 的斜率不夠小，而在 t2 範圍
內 ih 的斜率不夠大，因此在這些範圍內 ih 無法追上命令電流斜率 ih,com，所以電源電流
在 t1 及 t2 附近會有失真的情況。 
 
圖 58 並聯式功率因數修正電路之 Case III 的斜率關係圖 
56 
 
圖 61 磁滯電流控制法則 
而在單相並聯模組電力濾波器之模擬中，本文分別同時模擬在兩組非線性負載 550W
以及 1000W 下其並聯模組電力濾波器所衍生的特性，首先經由模擬額定負載 550W 時，
並聯模組電力濾波器的性能，由圖 62 顯示傳統固定磁滯邊帶電流控制之命令電流
is,com、輸入電流 is 以及電流誤差 error 波形表明，當此電流誤差波形量越小，則其整個
並聯功因修正器所能修正的輸入電流波形盡可能接近正弦波，而另一個原因是因為四橋
開關的輸出電壓夠高，E=220V 以致於整個並聯模組電力濾波器可達較高的功率因數。第
一台單相並聯模組電力濾波器模擬形資料如下圖 62~16; 第二台單相並聯模組電力濾波
器模擬形資料如下圖 64~18。 
另外其它相關波形分析，由圖 63 顯示額定負載功率 550W 下，輸入電壓 Vs1、輸入
電流 is1、補償電流 Ih1、負載電流 IL1 等波形。 
由圖 65 顯示額定負載功率 550W 下，輸入電壓 Vs2、輸入電流 is2、補償電流 Ih2、
負載電流 IL2 等波形。 
模擬額定負載 1kW，其如圖 66 所示單相並聯模組電力濾波器之由上而下順序排列輸
入電流 Is1、命令電流 is,com1 及電流誤差波形 error 可看出，因為輸入電流於波峯及波谷
有失真情況，使得電流的誤差量明顯的增大，並且因為四開關輸出電壓 E=200V，比起在
550W 時的 E=220V 較小，理論上並聯模組電力濾波器在 1000W 時的 E 值應該要比 550W
時的 E 值還要高才對，因此造成並聯模組電力濾波器的輸入電流波峰處其切換次數減少。 
 
圖 62 額定負載功率 550W 下單相並聯模組電力濾波器 APF1 之輸入電流 is1、命令電流
is,com1 及其誤差量波形圖 
58 
 
圖 66 額定負載功率 1000W 下單相並聯模組電力濾波器 APF1 之輸入電流 is1、命令電
流 is,com1 及其誤差量波形圖 
接下來為模擬兩台並聯模組電力濾波器所欲要補償各自非線性負載 1kW 下的狀況；
第一台單相並聯模組電力濾波器模擬形資料如下圖 67~21，第二台單相並聯模組電力濾波
器模擬形資料如下圖 69；如下圖 67 顯示在額定負載功率 1000W 下，輸入電壓 Vs1、輸
入電流 is1、補償電流 Ih1、負載電流 IL1 等相關波形。倘若負載繼續增加而並聯模組電
力濾波器補償量維持先前條件則再次使聯模組電力濾波器運作則輸入電流會有失真現
像，但由於在此非線性負載 1000W 的情況，其並聯模組電力濾波器乃能提供補償電流給
整個系統，所以此時並聯模組電力濾波器運作為正常。最後規納出要使輸入電流失真現
像減低，其方法為可以提高輸入命令電流 is,com1 致使四橋開關之輸出電壓 E 可足夠的提
升，此才可輸入電流不失真。 
而其它相關波形分析，由圖 68 顯示額定負載功率 1000W 下，輸入電壓 Vs1、輸入電
流 is1、補償電流 Ih1、負載電流 IL1 等波形。 
 
圖 67 額定負載功率 1000W 下單相並聯模組電力濾波器 APF1 之輸入電 Vs1、輸入電流
is1、補償電流 Ih1 及負載電流 IL1 波形圖 
60 
種半橋 SRC 電路操作在輕載時其中一個開關也能零電壓導通的控制策略。整體電路架構
中，前級為主動式功率因數修正器，後級為半橋式串聯諧振轉換器，上下半橋開關由自
製的控制板驅動，輕載時有一個開關可以達成零電壓導通減少切換損，二次側使用同步
整流技術以 MOSFET 代替二極體，其優點為重載時可減少導通損。 
第二年提出柔性切換 SRC 全橋式直流/交流轉換器之控制晶片，整體電路架構係以傳
統全橋式變頻器為基礎，配合 LC 共振槽達成高效能之柔性切換特性。本計畫之關鍵技術
為如何產生一穩定之電壓控制振盪器（VCO）及邏輯控制電路，以實現控制法則。電壓
控制振盪器是晶片之核心電路，其必須產一個穩定且極低頻的振盪訊號，以供給後級邏
輯電路做訊號處理，振盪頻率範圍要求約為 20K~200KHz。邏輯控制電路則以電壓控制振
盪器的信號為核心，依控制法則，分別將此訊號作邏輯運算，產生四個控制訊號，共給
全橋電路之四個功率開關元件，使所有功率開關元件均具有零電流且/或零電壓之柔性切
換特性。  
第三年提出 LLC 串聯諧振轉換器（LLC Series Resonant Converter, LLC-SRC），多應
用於低電壓高電流輸出模式，但由於二次側的輸出電流為半弦波電流，隨著輸出電流的
上升，會在輸出端造成很大的漣波電流，為了抑制此漣波電流，LLC-SRC 會在輸出端並
聯很多的濾波電容，來穩定輸出電壓及抑制電流漣波。基於此原因，利用兩組 LLC-SRC
並聯加上相移控制的想法因此而生，其中相移角度會設計在 90°，其原因為二次側的電流
漣波在 90°時為最大值，故 Interleaved 的錯相角度設在 90°時，其漣波消除效果為最佳，
可由實驗波形加以驗證；然而由於 LLC-SRC 是以頻率變動來實現穩壓輸出，在並聯情況
下，當頻率變動時不易取得固定的相移角度控制，來達成相移交錯之目的。因此提出在
頻率變動下具有固定相移的控制，使 LLC 在並聯應用時，同時具有頻率相位交錯，且相
移角不隨頻率變化可自由設定，並且線路可以模組化，適合多組並聯的應用。 
關鍵字：柔性切換、積體化、節能控制晶片。 
z 習知技術探討 
此次晶片專為全橋串聯諧振轉換器而設計，提供高效能、省電的控制法則，以控制
全橋轉換電路之開關的充放電，達成高效能穩定的電壓輸出。串聯諧振轉換器（Series 
Resonant Converter, SRC）本身係藉由切換頻率調變來達成穩壓輸出。當負載變重時，切
換頻率變低，當負載變輕時切換頻率便提高，此意味著當輸出為極輕載甚至空載時，切
換頻率必須要非常高才能使輸出穩壓，如此不僅控制器需提供非常大範圍的切換頻率與
強大的驅動能力，而且最重要的功率元件，如切換開關與磁性元件…等，能否勝任於如
此高頻操作是一大考驗，因為必須研製配套的控制策略，來解決輕載切換頻率過高、效
能低迷的問題。 
3.4.1 輕載切換頻率過高的控制方法 
市場上，虹冠電子的產品 CM6900 IC，提出一種可以解決輕載切換頻率過高的控制
方法。但其控制器會限制開關的切換頻率範圍，當負載輕到必須超過使用者所設定的最
高頻率上限才能穩定輸出電壓時，控制器從原本的變頻固定責任週（Duty）期模式轉換
62 
 
 
圖 71 CM6900 定頻縮減責任週期調變時上下橋開關驅動訊號 Vgs1、Vgs2 與各自跨壓
Vds1、Vds2 
第二年部份將完成直流/交流轉換器又稱為變流器，變流器之主要目的是將固定之直
流電壓轉換為交流電壓以供應負載所需，其輸出電壓頻率範圍約為 50Hz ~ 400Hz，主要
應用於可調速之交流馬達驅動系統、低頻定電壓輸出之不斷電系統（UPS）及電源供應器
（PS）等。若將變流器依應用方式作區分，可細分如下： 
一、低頻定電壓定頻率：不斷電系統。 
二、高頻定電壓定頻率：電子式照明設備。 
三、可變電壓定頻率：可變速之伺服馬達驅動系統。 
四、可變電壓可變頻率：位置控制之伺服馬達系統及萬用型交流電源供應器。 
變流器之電路架構可分為半橋式變流器與全橋式變流器，前者之電路架構簡單，但
直流鏈電壓利用率低，於功率開關額定相同之功率電路中，其輸出可達成之功率僅為全
橋式電路的一半，元件使用效用較低，而於全橋式之架構下，雖然使用功率開關數目較
半橋式多，但可使用與半橋電路相同額定值之功率開關，達成兩倍功率輸出，因此於高
功率之應用場合，一般採用全橋式變流器。 
目前常用變流器之主要控制方式為方波切換技術（Square-wave switching scheme）與
脈波寬度調變技術（Pulse-width modulation scheme, PWM）兩大類，前者之切換速度較慢，
可降低切換損失，但變流器之前級須為可變之直流電源才可改變輸出電壓振幅，且其輸
出含有大量的低次諧波，因此適用於無法高速切換之高功率系統。至於 PWM 控制技術有
許多優點，如可有效地抑制輸出電壓之低次諧波、縮小被動式濾波器之體積及重量，另
外可將功率開關切換頻率提高至 20kHz 以上，以消除人類聽覺之噪音，並可改善系統之
暫態響應。 
傳統硬式切換變流器，為了獲得上述提高開關切換頻率之優點，一般將開關切換頻
率操作於 20kHz 以上，但此舉也將產生以下之問題： 
 
64 
sv
si
t
lossswitchingP  
 
圖 72 硬式切換時，功率開關之電壓波形、電流波形與切換損失 
ZVS ZCS
sv
si
t
 
圖 73 零電壓切換與零電流切換之開關電壓及電流波形 
傳統硬式切換之變流器，當開關切換頻率提高會導致開關切換損失增加，使開關元
件溫度上升，降低整體效率，且其高電壓變化率與高電流變化率將導致嚴重之電磁干擾，
因此近年來積極發展柔性切換技術，以求改善傳統硬式切換變流器之缺點；傳統單相全
橋式變流器中，通常輔助諧振單元，使開關切換時避免其電壓及電流波形之交疊，以降
低開關之切換損失，並運用 LC 串聯諧振，降低開關電壓及電流之變化率，以抑制電磁干
擾。本晶片希望透過此次機會設計出一個新的控制電路，也就是單相全橋式變流器不需
輔助諧振單元。 
66 
Isolated Gate Drive Circuit
2S1S 3S 4S 1aS 2aS
Pulse-Width 
Modulator
inV
2S 4S
1S 3S
A
B
fL
fC LZ ov
1rC 3rC
4rC2rC
2D
1D
4D
3D
oi
1aS 2aS
+
−
5D 6D
rL
Lri
Lfi
LfrefiAuxiliary Resonant
Mode Control
triv
XILINX  XC2V250
commandv
 
圖 75 柔切式變流器之系統架構 
第三年部份所設計的控制 IC，是應用在將兩台 LLC-SRC 半橋式串聯諧振轉換器並
聯，藉此提高轉換器的功率，並利用頻率相位交錯的技術，使二次側的漣波電流相互抵
銷，達到減少輸出電流漣波的目的。如圖 76 所示為交錯式 LLC-SRC 串聯諧振電路架構，
由圖 76 可知交錯式 LLC-SRC 串聯諧振轉換器，單純只是兩組 LLC-SRC 串聯諧振轉換器
所並聯而成，其動作原理與一般 LLC-SRC 串聯諧振轉換器並無太大差異，唯一不同處是
為了達到有效降低漣波的目的，兩組 LLC-SRC 串聯諧振轉換器的相位差會設計在 90°，
而非一般交錯式轉換器 360°/N （N 為並聯數）的相位差，使得總輸出電流漣波在各組輸
出電流有相位差的情況下，相互抵銷而減少。 
3.4.2 區塊功能介紹 
z 回授放大器 
V0：為半橋式 SRC 電路之輸出電壓。 
V1：為參考電壓 2V。 
Aout：透過回授放大器將類比電壓值做轉換，成為電路變頻定責任週期和定頻變責
任週期此二模式的切換指標。 
68 
 
圖 78 單刀三擲切換電路 
z 電壓控制斜波產生電路 
修改之架構（圖 79）為增加一組 Casscode，來取代原晶片架構（圖 80）。並將原轉
態電壓 3.5V 改為 3V，提升電路之穩定度，降低誤差的產生。 
Vp：轉態電壓 3V。 
Vsaw：鋸齒波信號輸出。 
 
圖 79 修改之電壓控制斜波產生電路 
70 
z 原責任週期調節電路 
 
圖 81-2 原責任週期調節電路 
z 責任週期產生電路 
透過可調延遲線將 Driver1 的訊號延遲與 Driver2 的訊號重疊，而後透過邏輯電路將
其兩者為 1 的部分改變為 0，因而產生 Dead Time。 
vtd：為 Dead Time 的時間長度控制電壓。 
 
圖 82 責任週期產生電路 
透過責任產生電路的信號處理，可得圖 83，其圖 83.（a）為定頻縮減責任週期控制，
圖 83.（b）為變頻定責任週期控制。操作在定頻縮減責任週期控制時，從圖 83.（a）可
看出當 Vref 越高、Vp-Vref 越低時責任週期越小，Driver1 之負緣固定不動、正緣由外往
內縮減，Driver2 之正緣固定不動、負緣由外往內縮減，且 Driver1 負緣與 Driver2 正緣之
間具有固定的空白時間，是由可調延遲線所設定的。故只要能使負載越輕造成 Vref 越高，
且鎖定 Vsaw 頻率在所設定的最高頻率，便能達到本功率 IC 之定頻縮減責任週期控制。
如圖 83. （b）所示，操作在變頻定責任週期控制時，將 Vref 和 Vp-Vref 同時鎖定在相同
值 Vp/2，便能固定 Driver1 和 Driver2 之責任週期，並且變動 Vsaw 頻率就能改變 Driver1
和 Driver2 的頻率，然而 Driver1 和 Driver2 之間的兩個 Dead Time 仍由可調延遲線所設定。
故只要能使 Vsaw 頻率隨負載變化，且將 Vref 和 Vp-Vref 同時鎖定在相同值 Vp/2，載越
輕頻率越高、載越重頻率越低，便能做到本功率 IC 之變頻定責任週期控制。 
72 
 
圖 85 電壓控制斜波產生電路 
z 邏輯控制電路（Control Logic Circuit）： 
邏輯控制電路是以壓控振盪器的信號為核心，分別將此訊號作邏輯運算，而對四個
功率元件 S1、S2、S3、S4 做控制，其控制的方塊圖如圖 86，柔性切換 SRC 全橋直流/
交流轉換器輸出回授信號經過全波整流電路後，送入振盪器產生每半週期（60Hz）0 Hz 
Æ200KHzÆ0 Hz 的頻率變化，爾後經週期控制單元（Duty Control Unit），使得輸出週期
隨振盪頻率在改變時為 ON 或為 OFF 的週期寬度固定，最後與參考訊號 refClk 做 And 產
生 S1 的控制訊號；S2 則是與 refClk ，結果如圖 87。而 S3 與 S4 的控制訊號則是利用柔性
切換 SRC 全橋直流/交流轉換器的電壓回授信號 Vsb 與電流回授信號 Isb 為依據，利用四
對一多工器做判斷並對電壓回授訊號領先電流回授訊號或是電流信號領先電壓訊號的情
況做控制選擇，結果如圖 88。 
74 
 
圖 89 回授放大器 
z 單刀三擲切換電路 
Vmax：參考電壓 3V 
Vmin：參考電壓 1V 
Vctrl：單刀三擲的電路，用於判斷 Aout 值，將斜波產生器的 Vctrl 電壓限制在 1V~3V
的範圍。 
 
圖 90 單刀三擲切換電路 
z 電壓控制斜波產生電路 
修改之架構（圖 91.）為增加一組 Casscode，來取代原架構（圖 77.）。轉態電壓 3V，
提升電路之穩定度，降低誤差的產生。 
Vp：轉態電壓 3V。 
Vsaw：鋸齒波信號輸出。 
76 
Vsaw
1/2Vp
DFF
clk
d qb
q
FO4
in out
d2
TG
driver1
driver2
Tunable 
Delayline
in out
FO4
in out
d1
vb1
FO4
in out
FO4
in out
DFF
clk
d qb
q
FO4
in out
d22
TG
driver11
driver22
Tunable 
Delayline
in out
FO4
in out
d11
vb2
FO4
in out
FO4
in out
clk1
clk2
 
圖 93 責任週期產生電路 
透過責任產生電路的信號處理，如圖 94 所示，參考準位同時鎖定在相同值 Vp/2，便
能固定 driver1 和 driver2 之責任週期，並且變動 Vsaw 頻率就能改變 driver1 和 driver2 的
頻率，然而 driver1 和 driver2 之間的兩個 Dead Time 仍由可調延遲線所設定。其中圖 94
（a） d1&d2 為未產生 Dead Time 之輸出訊號，driver1&driver2 則為有 Dead Time 之輸出
訊號。另外圖 94（b）與圖 94（a）動作相同。得到輸出訊號 driver1、driver2、driver11、
driver22 相位各差 90°。 
 
圖 94 左為 d1&d2 與 driver1 &driver2；右為 d11&d22 與 driver11 &driver22 之時序圖 
z 內部運算放大器與比較器電路說明 
（a） 偏壓產生電路 
如圖 95，此電路為傳統的偏壓產生電路，採此電路中搭配比較器與放大器做使用。 
78 
來達成補償效果。 
 
圖 97 誤差放大器電路圖 
（4） 參考電壓產生電路作法 
由於電源供應器為切換式電壓源（switch power supply），其輸出將可預見有諸多之突
波（Ripple）干擾。量測時若直接採用切換式電源供應器之輸出電壓，則待測 IC 必須承
受源源不斷的電源突波干擾。為了使電源供應器輸出的電壓更加穩定，利用了 LM317 做
了一個簡單的濾波與穩壓電路來加強濾波整流，讓待測 IC 可以在一個相對穩定的環境下
工作。 
圖 98（a）便是所採用的 LM317 穩壓電路，圖中 D1 的作用在於 Vin 電壓比 Vout 電
壓還低時，防止 C3 上之電流倒灌入 LM317 而引起晶片毀損，而 C2 之作用則在於避免振
盪的情形發生。為了進一步降低待測 IC 供應電源上的漣波，其輸入電壓側需採用如圖 98
（b）之濾波架構，其中容值最大之 C1 為電解電容，用以濾除低頻雜訊，而容值最小之
C3 則必須以品質較佳之陶瓷電容或雲母電容為之，以有效濾除高頻雜訊，至於容值較低
之 C2 則大抵以鉭質電容為之。三組電容在電路板上之佈局以儘量靠近待測 IC 的 VDD 端
及接地端為宜。 
另外也須考慮到基底（Substrate）和電源雜訊由於數位切換雜訊耦合對壓控振盪器造
成抖動來源，佈局上基底雜訊的影響我們採用防護環（Guard ring）等技巧來解決。 
80 
責任週期調節電路 
 
圖 99 功率 IC 控制器之電路方塊圖 
第二年，提出的柔性切換 SRC 全橋式直流/交流轉換器如圖 100 所示，重點為全轉換
器架構內的電壓控制振盪器（VCO）與邏輯控制電路。電壓控制振盪器必須產一個穩定
頻率範圍的要求在 0 ~ 200KHz 左右。邏輯控制電路則以 VCO 的信號為核心，分別將此
訊號作邏輯運算，而對四個功率元件 S1、S2、S3、S4 做開關控制，使所有功率開關元件
均可運作在零電流且/或零電壓。本控制晶片預計可產生四個變頻訊號 SS1、SS2、SS3、
SS4 來控制全橋式變頻器功率級的四個開關元件 S1、S2、S3、S4。 
 
圖 100 柔性切換 SRC 全橋直流/交流轉換器 
第三年，本功率 IC 提出如圖 101.所示之控制器結構方塊圖。交錯式 LLC-SRC 串聯
諧振輸出電壓經過回授取樣後，進入回授放大器產生 Aout 訊號，而此 Aout 之輸出送入
了單刀三擲切換電路，此電路會因 Aout 的變化，產生不同的 Vctrl 電壓，此 Vctrl 電壓送
入電壓控制斜波產生電路進行變頻功能操作並使責任週期產生電路，產生週期訊號控制
82 
 
圖 102 IC 設計流程 
84 
10V
10ms
, 1GS SV
, 3GS SV
 
圖 104 後級變頻器功率開關 S1 與 S3 訊號之實際量測波形 
10V
10ms
, 2GS SV
, 4GS SV
 
圖 105 後級變頻器功率開關 S2 與 S4 訊號之實際量測波形 
B.前級電路之功率開關零電壓切換與輔助開關零電流切換實測波形 
圖 106 為前級昇壓式電路之功率開關 bS 之跨壓 ,DS SbV 及 ,DS SbI 之實測量測波形。由圖
106 可知開關上之跨壓 DSV 與流過開關上之電流 DSI 並無交越的情形。 
86 
各開關上之電流 DSI 並無交越的情形，因此得知功率開關 S1~S4 確實有零電壓與零電流切
換的效果。 
5 sμ
, 1DS SV
, 1DS SI
250V
10A
 
圖 108 後級變頻器電路之功率開關 1S 之跨壓 1,DS SV 及 1,DS SI 實測波形 
5 sμ
, 2DS SV
, 2DS SI
250V
10A
 
圖 109 後級變頻器電路之功率開關 2S 之跨壓 2,DS SV 及 2,DS SI 實測波形 
88 
5ms
oV
ABV
100V
250V
 
圖 112 輸出電壓與中性點電壓 
此節測試當輸出負載為電阻性時，輸出的電壓以及電流的波形。分別觀察在各輸出
負載下之變動情形。圖 113 為滿載功率 2000W 的輸出電壓及電流之波形。在額定功率下
電壓總諧波失真 THDv = 4.047%。 
5ms
oV
oI
250V
50A
 
圖 113 輸出為額定功率 2000W 的輸出電壓及電流 
90 
表 2 單相並聯模組電力濾波器之實驗結果關係 
 
z 高效能直流/直流轉換器之節能控制晶片 
本測試報告包括兩部份，第一部份為第一年晶片重新下線的測試報告及第二年晶
片；智慧型全橋串聯諧振轉換器控制晶片。第一年晶片重新下線係為了改良提升效能，
以下將詳細分析測量之成果。 
z 第一年： 
1、溫度變異 
模擬溫度變異對電壓控制斜波產生電路之影響，由下圖示可發現溫度的改變對電路
輸出的週期訊號的影響，本電路希望其輸出週期訊號之頻率在 20KHz~300KHz 之間。因
此下面圖是分別表示溫度在 0 度、25 度與 100 度時輸出週期訊號之工作頻率。 
92 
ÆPost-Simulation 
 
圖 119 五個製程變異對電壓控制斜波產生電路之後模擬驗證 
表 3 為責任週期控制訊號之頻率與回授電壓（V0）對應的五個製程變異下 TT、SS、
FF、SF、FS 所得到之輸出責任週期控制訊號之頻率前模擬與後模擬比照表： 
表 3 輸出責任週期控制訊號之頻率前模擬與後模擬比照表 
Pre-Simulation Post-Simulation 
T
T 
26.3~367.2 KHz 
T
T 
23.5~325.5 KHz 
S
S 
27.5~380 KHz 
S
S 
24.6~335.5 KHz 
F
F 
25~350.6 KHz 
F
F 
22.5~312.5 KHz 
S
F 
26.5~367.1 KHz 
S
F 
23.7~325.4 KHz 
F
S 
26.1~367.5 KHz 
F
S 
23.7~326.5 KHz 
雖然總觀上述的溫度變異與製程變異之前後模擬圖，發現在電路的輸出責任週期控
制訊號之頻率可能有些微的偏差，但這個問題可透過斜波產生電路的外接電阻（如 Fig.10
的 R）的調整來做校正的動作。 
接下來的模擬圖主要是為了確定電路功能是否正常，在這裡透過改變半橋式 SRC 電
路之輸出回授電壓（V0）進行整體電路的時域分析，來觀察是否有達到隨著輸出負載的
輕重來改變輸出責任週期控制訊號的頻率與責任週期的寬度，如圖 120 和圖 121。 
圖 122、圖 123、圖 124 是在後模擬時透過.meas 指令所取出的數據，並透過 Excel
94 
ÆPost-Simulation 
 
圖 121 製程變異下電路功能之後模擬驗證 
 
圖 122 在製程變異 TT 下，所模擬出的實驗數據 
96 
振盪的頻率的影響，本電路希望其輸出振盪之頻率在 0~200KHz 之間。此電路主要供應
電壓為 4.5V，其正負 10%分別為 4.05V 和 4.95V。模擬結果如圖 125、圖 126 所示。 
ÆPre-Simulation 
 
圖 125 電壓變異對電路影響之前模擬驗證 
ÆPost-Simulation 
 
圖 126 電壓變異對電路影響之後模擬驗證 
2、溫度變異 
模擬溫度變異對整體電路之影響，由下面圖示可以發現溫度的改變對電路輸出的振
盪頻率的影響，本電路希望其輸出週期訊號之頻率在 0 ~ 200KHz 之間。因此下面圖是分
別表示溫度在 0 度、25 度與 100 度時輸出週期訊號之工作頻率。模擬結果如圖 127、圖
128 所示。 
98 
ÆPre-Simulation 
■ TT
■ SS
■ FF
■ SF
■ FS
Pre-Simulation
 
圖 129 五個製程變異對電路影響之前模擬驗證 
ÆPost-Simulation 
 
圖 130 五個製程變異對電路影響之後模擬驗證 
100 
4、整體電路的時域分析 
ÆPre-Simulation_TT 
 
圖 131 製程變異下電路功能之前模擬驗證（TT 參數） 
102 
ÆPre-Simulation_SS 
 
圖 133 製程變異下電路功能之前模擬驗證（SS 參數） 
104 
ÆPre-Simulation_FF 
 
圖 135 製程變異下電路功能之前模擬驗證（FF 參數） 
106 
此下面圖是分別表示溫度在 0 度、25 度與 100 度時輸出週期訊號之工作頻率。 
ÆPre-Simulation 
 
圖 137 溫度變異對電壓控制斜波產生電路之前模擬驗證 
ÆPost-Simulation 
 
圖 138 溫度變異對壓控制斜波產生電路之後模擬驗證 
2、製程變異 
接下來模擬製程變異對電壓控制斜波產生電路之影響，下面圖示所呈現為製程變異
下輸出責任週期控制訊號之頻率與回授電壓（V0）對應圖，在此並透過模擬驗證整體電
路在 TT、SS、FF 三個製程變異下功能是否正確。 
108 
S
F 
25.4~351 KHz 
S
F 
22.1~300 KHz 
F
S 
25.1~353 KHz 
F
S 
21.8~303 KHz 
雖然總觀上述的溫度變異與製程變異之前後模擬圖，發現在電路的輸出責任週期控
制訊號之頻率可能有些微的偏差，但這個問題可透過斜波產生電路的外接電阻的調整來
做校正的動作。 
接下來的模擬圖主要是為了確定電路功能是否正常，在這裡透過改變交錯式
LLC-SRC 電路之輸出回授電壓（V0）進行整體電路的時域分析，來觀察是否有達到隨著
輸出負載的輕重來改變輸出責任週期控制訊號的頻率，如圖 141 和圖 142： 
ÆPre-Simulation 
 
圖 141 製程變異下電路功能之前模擬驗證 
110 
 
圖 144 在製程變異 SS 下，所模擬出的實驗數據 
 
圖 145 在製程變異 FF 下，所模擬出的實驗數據 
由上紅色框選的部份可看到 driver1 與 driver2 輸出脈衝訊號頻率變化情形，橘色框選
的部份可看到輸出脈衝訊號責任週期情形，而藍色框選的部份可看到輸出脈衝訊號責任
週期的誤差情形。 
圖 146、圖 147、圖 148 是在後模擬時透過.meas 指令所取出的數據，並透過 Excel
的運算得到輸出 driver11 與 driver22 的控制訊號責任週期的誤差，另外在下面的圖也可觀
測到 Dead Time 的時間： 
112 
 
圖 148 在製程變異 FF 下，所模擬出的實驗數據 
由上面圖紅色框選的部份可看到 driver11 與 driver22 輸出脈衝訊號頻率變化情形，橘
色框選的部份可看到輸出脈衝訊號責任週期情形，而藍色框選的部份可看到輸出脈衝訊
號責任週期的誤差情形。 
測試考量 
第一年原晶片封裝之後的腳位共有 28 Pin，其中有 6 Pin 有其所需之參考電位，所以
在此透過參考電壓產生不同電壓給這些輸入腳位，然而修改後之晶片將其中五個由外部
輸入之參考電壓內建於晶片內以節省 Pin 腳。修改後之整個晶片封裝的腳位共有 14 支腳，
如下： vdd!、gnd!、gndd *2、Aout、r3、r1、Vsaw、R、vddd *2、driver 2、driver 1、vb。
其中 vb 有其所需之參考電位，所以在此會透過參考電壓產生電路產生電壓給此輸入腳
位。之後透過圖 149 的測試示意圖的方式來測量晶片，從示波器觀察輸出動作是否正常，
並透過恆溫相觀察電路分別在其他溫度下如 0 度、25 度、和 100 度下的動作情形。 
 
圖 149 晶片測試示意圖 
第二年測試儀器，包括電源供應器、示波器和恆溫箱，整個晶片封裝之後的腳位共
有 28 支腳，如下： vh、vsaw、cton、ctoff、vddd、gndd、isquare、vsquare、ss3、ss4、
vsinn、vsinp、vdda、qoff、qon、isinp、isinn、gnda、vddg、gndg、ss2、ss1、clk、r、vctrl、
114 
動作但其調變頻率為 30kHz~302kHz，定頻縮減責任週期下其責任周期如預期有縮減到
零。雙端輸出週期誤差： < 4% 
● 測試條件 1： 
Vo=>11v，結果：Driver1=>46.96%，Driver2=>48.99%，Vsaw=>32.89KHz 
● 測試條件 2： 
Vo=>11.2v，結果：Driver1=>47.09%，Driver2=>48.87%，Vsaw=>32.94KHz 
● 測試條件 3： 
Vo=>11.4v，結果：Driver1=>47.04%，Driver2=>48.95%，Vsaw=>33.11KHz 
● 測試條件 4： 
Vo=>11.6v，結果：Driver1=>47.06%，Driver2=>48.93%，Vsaw=>33.1KHz 
● 測試條件 5： 
Vo=>11.8v，結果：Driver1=>46.99%，Driver2=>48.9%，Vsaw=>33.02KHz 
● 測試條件 6： 
Vo=>12v，結果：Driver1=>44.2%，Driver2=>46.52%，Vsaw=>83.11KHz 
● 測試條件 7： 
Vo=>12.2v，結果：Driver1=>42.16%，Driver2=>43.82%，Vsaw=>133.5KHz 
● 測試條件 8： 
Vo=>12.4v，結果：Driver1=>38.9%，Driver2=>41.35%，Vsaw=>194.1KHz 
● 測試條件 9： 
Vo=>12.6v，結果：Driver1=>35.34%，Driver2=>39.29%，Vsaw=>246.1KHz 
● 測試條件 10： 
Vo=>12.8v，結果：Driver1=>32.36%，Driver2=>36.71%，Vsaw=>299.1KHz 
● 測試條件 11： 
Vo=>13v，結果：Driver1=>32.19%，Driver2=>36.57%，Vsaw=>299.0KHz 
● 測試條件 12： 
Vo=>13.2v，結果：Driver1=>19.38%，Driver2=>16.77%，Vsaw=>300KHz 
● 測試條件 13： 
116 
 
圖 154 變頻定責任週期模式（測試條件 3） 
 
圖 155 變頻定責任週期模式（測試條件 4） 
118 
 
圖 158 變頻定責任週期模式（測試條件 7） 
 
圖 159 變頻定責任週期模式（測試條件 8） 
120 
 
圖 162 變頻定責任週期模式（測試條件 11） 
 
圖 163 定頻變責任週期模式（測試條件 12） 
122 
 
圖 165 精密全波整流器 
（b） 量測電路 
 
圖 166 量測電路 
（c） 量測結果 
一共四個輸出控制訊號，包括 S1、S2、S3、S4，控制全橋四顆功率級半導體元件。
圖 167 與圖 168 為 Vctrl 給 0~3 V 之全波時，Qon 與 Qoff 輸出之 0~200 KHz 變頻信號，
當 clk 為 60 Hz 正脈波時，S1 與 S2 之輸出結果如圖 169 所示，其中 CH1 為 clk、CH2 為
S1、CH3 為 S2；vsqare，isquare 分別為 60Hz 及 30Hz 正脈波時 S3 與 S4 之輸出訊號結果
124 
 
圖 169 S1 與 S2 之輸出結果 
 
圖 170 S3 與 S4 之輸出訊號 
第一年晶片改版後將所有參考電壓以多組電組分壓建於晶片內，晶片製作後經量測
發現，參考偏壓準位偏移，造成兩輸出訊號誤差過大。 
126 
 
圖 172 
第三年控制電路之壓控震盪器，原使用四相位壓控震盪器，但經由模擬頻率無法滿
足五種製程變異。因應對策為因此延用第一年之壓控震盪器，改善此問題。 
4.2 未來展望 
將開發具交錯式並聯功能之節能控制晶片，其設計重點將會是此架構裡的脈衝寬度
調變（PWM）電路。電路架構將由三大部分組成，分別為脈衝縮減延遲線、多工器以及
偏壓產生電路。脈衝縮減延遲線用來產生逐級寬度縮減的脈衝訊號，而兩個多工器是藉
由數位輸入來決定所要的脈衝寬度，偏壓電路則是用來產生一個適當的定偏壓給脈衝縮
減延遲線，以控制延遲元件的充放電動作。其脈衝縮減延遲線是由許多級的脈衝縮減元
件組成，而脈衝縮減元件的電路架構則是利用餓流反相電路，意即當需要縮減脈衝寬度
時，控制電壓 Vbias 將降低並且使充電電流比放電電流來得大，如此一來，後端電壓的
高準位至低準位的時間會比低準位至高準位的時間來的大，後端電壓將會逐漸下降，再
經過下一級的反相器整型得到縮減脈衝寬度的 Vout，這樣的作法便能實現以電壓控制延
遲單元的脈衝縮減功能。偏壓產生電路是為了產生一準確的控制電壓給兩條延遲線，使
輸入脈衝確切地在最後一級縮減寬度為零，而偏壓產生電路是由校準控制電壓的充電泵
與濾除電壓抖動的濾波器組成。當最後一級縮減元件仍有脈波輸出的話，將使電容迅速
放電，讓 Vbias 電壓下降。若最後一級沒有脈波輸出的話，則此時刻意設計一微小漏電
流去對電容充電，使 Vbias 電壓緩緩上升。因此，此控制晶片將可藉由外部設定的數位
值，提供所需的脈波寬度訊號來控制 SRC 直流/直流轉換器之開關，實現具交錯並聯操
作的模組。 
128 
Trans. Power Electron., vol. 11, pp. 653-659, July 1996. 
[18] K. Wang, Y. Jiang, S. Dudovsky, G. Hau, D. Boroyevich, and F. C. Lee, “Novel DC-rail soft 
switching three-phase voltage source inverter,” in IEEE Trans. Ind. Applicat., vol. 23, pp. 
509-516, Mar./Apr. 1997. 
[19] J. J. Jafar and B. G. Fermandes, “A new quasi-resonant DC-link PWM inverter using single 
switch for soft switching,” in IEEE Trans. Power Electron., vol. 17, pp. 1010-1016, Nov. 2002. 
[20] C. Sanchez, F. Ibanez, F. J. Gonzalez, “Analysis of a voltage clamp quasi-resonant DC-link used 
in high frequency DC-AC converters,” in IEEE International Symposium on Industrial 
Electronics, vol. 2, pp. 758-763, June 2003. 
[21] C. M. Liaw, L.C.Jan, W.C. Wu and S.J. Chiang, ”Operation control of paralleled three-phase 
battery energy storage system system, ”IEE  Proc.-Electr.  Power Appl., Vol.143, No 4, pp. 
317-321,1996. 
[22] 吳郃瀝，「並聯主動式功因修正器研製」，國立台灣科技大學電子工程系碩士論文，民國九
十年。 
[23] 魏榮志，「基於 DSP 控制之 1kW 休旅車用換流器研製」，國立台灣科技大學電子工程系碩
士論文，民國九十六年。 
[24] Datasheet of TMS320LF2407A, Texas Instruments, Aug. 2005C.  
[25] Ali Emadi, Abdolhosein Nasiri, and Stoyan B. Bekiarov, Uninterruptible Power Supplies and 
Active Filters, CRC press,Boca Raton, 2004. 
[26] 林容益，「TMS320LF240x 組合語言及 C 語言多功能控制應用」，全華科技圖書，2005。 
[27] 董勝源，「DSP TMS320LF2407 與 C 語言控制實習」，長高科技圖書，2004。 
[28] 具再熙，「數位訊號處理使用 Matlab」，儒林圖書公司，2008。 
[29] Yu-Kang Lo and Huang-Jen Chiu, “Criteria for setting the reference DC voltage of an active 
power line conditioner,”Proc. of International Conference on Power Elec.’2000, pp.658-660. 
[30] 許銘圳，「數位式單相主動功因修正交/直流轉換器之研製」，國立雲林科技大學電機工程系
碩士論文，民國九十二年。 
[31] H. Akagi, and A Nabae, “Control strategy of active power filters using multiple voltage-source 
PWM converters,”IEEE Trans. Ind. Appl. vol. 22, no.3, 1986, pp.460-465. 
[32] 江茂欽、彭世興、王見銘、賴建明、張凱崎，涂耿彬“單相模組化柔性切換並聯式主動電
力濾波器之研製＂，2009 第八屆台灣電力電子研討會論文集，2009 年 9 月，中歷，臺灣。 
 
 2
參加會議經過 
2011年10月13日：搭乘華航班機至新加坡，而後於2011年10月14~15日，前往研討
會會場-領取大會資料、議程與摘要論文集及口頭論文報告。 
10月15日筆者所報告議程之論文如下： 
Integrated Feedback Compensators Based on Generalized Impedance Converter 
Feedback compensators of power converters are conventionally constructed by 
connecting extra discrete components to the integrated circuit (IC) controller. If these 
discrete elements can be integrated into the IC controller during its fabrication process for 
mass production, the reductions on circuit size, component number and cost will be 
significant. In addition, less components accompanies better reliability. For the 5-V and 
0.5-μm fabrication process, a capacitor with its capacitance below hundreds of picofarads 
occupies negligible chip area and can be integrated into the IC controller. However, it is 
impractical to do so for larger capacitances. In this paper, the generalized impedance 
converter (GIC) is applied to make it feasible to integrate discrete compensation 
capacitors of wide capacitance values into the IC controller with acceptably additional 
chip area. The presented scheme will be described in detail and verified by simulations 
and experiments. 
 
Analysis and Design of a Dual-Mode Push-Pull Boost Power Factor Corrector 
This paper proposes a novel dual-mode power factor corrector (PFC) which is mainly 
composed of two boost-type PFCs and a coupled inductor. The operating frequency of 
the core is double that of the switching frequency. The input current and output current 
can be equally shared between two modules. The circuit volume and the current ripple 
can be reduced. Both the power factor (PF) value and the power density are increased. 
The proposed PFC normally works in transition mode (TM) and enters into discontinuous 
conduction mode (DCM) at light load. The conversion efficiency in the entire load range 
can be raised. Detailed analysis and design procedures of the proposed topology are given. 
Simulations and experiments on a prototype with a universal line voltage, a 380-V output 
voltage, and a 300-W output power are shown to verify its feasibility. 
 
與會心得 
 
國際計算機暨電機工程會議(ICCEE 2011)每年舉辦一次，此次會議乃聚集四個會議
於同一地點，包括ICCEE 2011、ICSIP 2011、ICNST 2011、ICICM 2011，其中筆者
所參與的ICCEE 2011會議有相當多的人士參與，尤其在計算機發展、電源轉換應用
系統發展、影像與系統應用及訊號處理上有相當多的文章發表。為了拓展研究視野
與交流，筆者ㄧ直鼓勵學生能夠參與相關研究領域的國際研討會。此次筆者與學生
出國參加國際學術研討會議，除了見識到來自各地學者的研究外，也很高興有機會
能將研究成果公開發表在國際舞台上，並且與相關領域學者討論並交換意見。 
 
攜回資料名稱及內容 
 
研討會會議議程及會議摘要論文集。 
2011 4th International Conference on Computer and Electrical Engineering (ICCEE 2011) 
 
- 1 - 
Notification of Acceptance of the ICCEE 2011 
Round III 
October 14-16, 2011, Singapore 
http://www.iccee.org/ 
     
Dear YU-KANG LO, CHUNG-YI LIN, and CHENG-YEN YANG,  
Paper ID :  E0121 
Paper Title :  ANALYSIS AND DESIGN OF A DUAL-MODE PUSH-PULL 
BOOST POWER FACTOR CORRECTOR 
Congratulations! The review processes for 2011 4th International Conference on Computer and Electrical Engineering 
(ICCEE 2011) has been completed. The conference received submissions from nearly 15 different countries and regions, 
which were reviewed by international experts, and about 60 papers have been selected for presentation and publication. 
Based on the recommendations of the reviewers and the Technical Program Committees, we are pleased to inform you 
that your paper identified above has been accepted for publication and oral presentation. You are cordially invited to 
present the paper orally at ICCEE 2011 to be held on October 14-16, 2011, Singapore. 
ICCEE 2011 is co-sponsored by IACSIT and Singapore Institute of Electronics. Submitted conference papers will be 
reviewed by technical committees of the Conference. 
(Important) So in order to register the conference and have your paper included in 
the proceeding successfully, you must finish following SIX steps. 
1. Revise your paper according to the Review Comments in the attachment carefully. 
2. Format your paper according to the Template carefully.  
http://www.iccee.org/ASME.conf.template.doc  (DOC Format) 
3. Download and complete the Registration Form. 
http://www.iccee.org/reg.doc (English) 
4. Finish the payment of Registration fee by Credit Card. (The information can be found in the Registration form)  
http://www.iccee.org/reg.doc (English) 
5. Finish the ASME Copyright Form 
http://www.iccee.org/Copyrightform.pdf  
2011 4th International Conference on Computer and Electrical Engineering (ICCEE 2011) 
 
- 1 - 
Notification of Acceptance of the ICCEE 2011 
Round III 
October 14-16, 2011, Singapore 
http://www.iccee.org/ 
     
Dear YU-KANG LO, TIAN-FU PAN, and HUANG-JEN CHIU,  
Paper ID :  E0122 
Paper Title :  INTEGRATED FEEDBACK COMPENSATORS BASED ON 
GENERALIZED IMPEDANCE CONVERTER 
Congratulations! The review processes for 2011 4th International Conference on Computer and Electrical Engineering 
(ICCEE 2011) has been completed. The conference received submissions from nearly 15 different countries and regions, 
which were reviewed by international experts, and about 60 papers have been selected for presentation and publication. 
Based on the recommendations of the reviewers and the Technical Program Committees, we are pleased to inform you 
that your paper identified above has been accepted for publication and oral presentation. You are cordially invited to 
present the paper orally at ICCEE 2011 to be held on October 14-16, 2011, Singapore. 
ICCEE 2011 is co-sponsored by IACSIT and Singapore Institute of Electronics. Submitted conference papers will be 
reviewed by technical committees of the Conference. 
(Important) So in order to register the conference and have your paper included in 
the proceeding successfully, you must finish following SIX steps. 
1. Revise your paper according to the Review Comments in the attachment carefully. 
2. Format your paper according to the Template carefully.  
http://www.iccee.org/ASME.conf.template.doc  (DOC Format) 
3. Download and complete the Registration Form. 
http://www.iccee.org/reg.doc (English) 
4. Finish the payment of Registration fee by Credit Card. (The information can be found in the Registration form)  
http://www.iccee.org/reg.doc (English) 
5. Finish the ASME Copyright Form 
http://www.iccee.org/Copyrightform.pdf  
 ANALYSIS AND DESIGN OF A DUAL-MODE PUSH-PULL BOOST 
POWER FACTOR CORRECTOR 
YU-CHEN LIU, CHUNG-YI LIN, CHENG-YEN YANG, AND YU-KANG LO 
Department of Electronic Engineering, National Taiwan University of Science and 
Technology, Taipei, Taiwan, ROC 
 
ABSTRACT 
This paper proposes a novel dual-mode power factor corrector (PFC) which is 
mainly composed of two boost-type PFCs and a coupled inductor. The operating 
frequency of the core is double that of the switching frequency. The input 
current and output current can be equally shared between two modules. The 
circuit volume and the current ripple can be reduced. Both the power factor (PF) 
value and the power density are increased. The proposed PFC normally works in 
transition mode (TM) and enters into discontinuous conduction mode (DCM) at 
light load. The conversion efficiency in the entire load range can be raised. 
Detailed analysis and design procedures of the proposed topology are given. 
Simulations and experiments on a prototype with a universal line voltage, a 380-
V output voltage, and a 300-W output power are shown to verify its feasibility. 
 
KEY WORDS 
Dual-mode PFC, Coupled inductor, TM, DCM, Conversion efficiency 
1. INTRODUCTION 
The boost converter is widely adopted for a power factor corrector (PFC). It 
not only converts the universal AC input voltage into a regulated DC output 
voltage, but also improves the input power factor (PF) and the current harmonics. 
The discontinuous conduction mode (DCM) and transition mode (TM) [1]-[2] 
are the common control methods for low-power applications. Although DCM 
has some features such as small input inductor size, zero-current-switching (ZCS) 
of the output diode, and natural PFC function, the large harmonic contents of the 
input current limit the output power level. TM, with a larger inductance, works 
at the boundary of continuous conduction mode (CCM) and DCM to reduce the 
peak inductor current. Not only the current stresses of the switch and the output 
diode are reduced, but also the total harmonic distortion (THD) and PF are 
improved. TM has one more advantage of quasi-resonant (QR) valley-switching 
of the switch [3]-[4], which can decrease the turn-on losses. In this paper, a dual-
mode push-pull boost PFC composed of two boost-type PFC modules and a 
coupled inductor is proposed. Compared with the interleaved TM boost PFC [5]-
[6], the proposed PFC integrates the two distributed boost inductors into a single 
magnetic core and substantially reduces the circuit volume and the cost. The two 
identical PFC modules can share the output power and promote the power 
capability up to the medium-power-level applications. The interleaved 
operations of the switches act like a push-pull converter [7]. The difference is 
that the operating frequency of the core is double that of the switching frequency, 
which means that the circuit volume and the current ripple can be reduced under 
the same inductance. In addition, the proposed topology with a cut-in-half duty 
 design of control circuit, the transition currents between TM and single-phase 
DCM should be decided first. At light load, if the switching frequency under 
single-phase DCM is the same as that at the peak of the line voltage under TM, 
there exists a critical output current Ioc such that the total power losses under TM 
are larger than that under single-phase DCM. This current can be roughly found 
from the power-loss-analysis results of the proposed PFC under TM and single-
phase DCM. Once Ioc is determined, the low-threshold-transition current Iotl can 
be selected to be a little higher than Ioc for obtaining the most beneficial light-
load efficiency under single-phase DCM. The high-threshold-transition current 
Ioth is decided by the hysteresis window of mode transition. Then, the switching 
frequencies at the peaks of the line voltage under TM when Io equals Iotl and Ioth, 
respectively, are found. Finally, R1, R2, R3, Rx1, Rx2, RT, and CT are adjusted to 
make VTL and VTH correspond to Iotl and Ioth, respectively. Also the frequencies 
of the square wave generated by LM566 should be double the switching 
frequencies at the line voltage peaks under TM. 
 
CT
RT
VCC
Timing 
Resistor
Timing 
Capacitor
Modulation
Input VLbar
Square 
Wave 
Output
LM566
VCC
Q
QSET
CLR
D
Q
QSET
CLR
D
Nzcd
ZCD ZCDa
ZCDb
R-C delay
Zzcd
Rzcd
vQR
ZCDbar
SQbar
SQ
VTH
RLSIo
VL
VLbarVCC
VCC
vDCMvDCM vQR
R1
R2
R1
R2
R3
R3
Rx1
Rx2 R4
VTL
ZCDB
PHB
ZCDA
UCC28060
vGSa
vGSb
GDA
GDB
vDCM
vPHB
R7
VREF
R5
R6
C1
Q1
Q3
D1
Q2
QQR
QDCM
U1A
U1B
U1C
U2A
U2B
U3A
U3B
U3C  
Fig.2 Control circuit of the proposed PFC 
 
To verify the theoretical analysis of the proposed PFC, some specifications 
such as line voltage range, output DC voltage, rated output power, minimum 
switching frequency, maximum flux density, and conversion efficiency should 
be specified. The maximum duty cycle Dmax is calculated first. Then La and Lb as 
well as winding turns NPa and NPb can be decided. The circuit parameters and 
components of the proposed PFC are listed in Tab.1, and two-stage EMI filters 
are added at the input side. 
 
Tab.1 circuit parameters and components 
Parameter Value 
Line voltage: Vin_rms 90 Vac ~ 264 Vac 
Output DC voltage: Vo 380 Vdc 
Rated output power: Po(rated) 300 W 
Minimum switching frequency: fs(min) 30 kHz 
  
 
Fig.4 Measured efficiencies of the proposed PFC under dual-mode and TM 
controls 
5. SUMMARIES 
The detailed analysis and design of the proposed dual-mode push-pull boost 
PFC are presented in this paper. A prototype is implemented with a universal 
line voltage, an output DC voltage of 380 V, and an output power of 300 W. 
experimental results verify its feasibility under whether TM or single-phase 
DCM. The proposed PFC normally works in TM and enters into single-phase 
DCM at light load. The measured light-load efficiencies with 110-Vac and 220-
Vac input voltages are indeed promoted while comparing with those operated 
only under TM. 
REFERENCES 
[1] L. Huber, B. T. Irving, and M. M. Jovanovic, “Review and stability analysis of PLL-based 
interleaving control of DCM/CCM boundary boost PFC converters,” IEEE Trans. Power 
Electronics., vol. 24, no. 8, pp. 1992-1999, Aug. 2009. 
[2] K. de Gussemé, D. M. V. de Sype, A. P. M. V. den Bossche, and J. A. Melkebeek, “Input-
current distortion of CCM boost PFC converters operated in DCM,” IEEE Trans. Industrial 
Electronics., vol. 54, no. 2, pp. 858-865, April 2007. 
[3] S. Arulselvi, C. Subashini, and G. Uma, “A new push-pull zero voltage switching quasi-
resonant converter: topology, analysis and experimentation,” IEEE Indicon 2005 Conference, 
pp. 482-486, 11-13 Dec. 2005. 
[4] L. Huber, B. T. Irving, and M. M. Jovanovic, “Effect of valley switching and switching-
frequency limitation on line-current distortions of DCM/CCM boundary boost PFC 
converters,” IEEE Trans. Power Electronics., vol. 24, no. 2, pp. 339-347, Feb. 2009. 
[5] L. Huber, B. T. Irving, and M. M. Jovanovic, “Open-loop control methods for interleaved 
DCM/CCM boundary boost PFC converters,” IEEE Trans. Power Electronics., vol. 23, no. 4, 
pp. 1649-1657, July 2008. 
[6] T. Nussbaumer, K. Raggl, and J. W. Kolar, “Design guidelines for interleaved single-phase 
boost PFC circuits,” IEEE Trans. Industrial Electronics., vol. 56, no. 7, pp. 2559-2573, July 
2009. 
[7] T.-F. Wu, J.-C. Hung, J.-T. Tsai, C.-T. Tsai, and Y.-M. Chen, “An active-clamp push–pull 
converter for battery sourcing applications,” IEEE Trans. Industry Applications., vol. 44, no. 1, 
pp. 196-204, Jan./Feb. 2008. 
 simulate capacitors with wide ranges of capacitances. In addition, the integration 
of the OTA and the compensation capacitors formed by GICs in a single IC 
controller is fulfilled. By taking the synchronous buck converters a an example, 
the design procedures of the loop stability are demonstrated in detail. 
Simulations and experiments are conducted to verify the theoretical analysis. 
Finally, conclusions are given to evaluate the pros and cons of the proposed 
scheme. 
2. PRINCIPLES OF DESIGN 
Fig.1 shows the schematics of the proposed topology. Module A consists of 
the switch Sa, the winding NPa, the inductor La, and the output diode Da. Module 
B consists of the switch Sb, the winding NPb, the inductor Lb, and the output 
diode Db. These two modules have a common output capacitor Co. La and Lb are 
two coupled windings wound on the same magnetic core. Theoretically, the 
same turns of these two windings will lead to the same inductances. 
 
VIN
Compensator
R
load
CFilter
COComp
HDrv
Fb
Controller IC
Gnd
CIN
VOUT
R1
R2
LO
O
ut
pu
t C
ap
ac
ito
rOutput Inductor
VREF
gm
error amp .
Comp
Fb
RESR
LDrv
Q1
Q2
Controller  
Fig.1 A synchronous buck converter with an OTA-based IC controller 
 
The configuration of an OTA is illustrated in Fig. 2. It multiplies the input 
voltage difference with a certain gain and generates a current into the output 
node. The node characteristics of an OTA are described in [1]. It can be noticed 
that when C
A D B
R 1
R R R
 , then IC
B
Vi
R
  , where RB is equal to the reciprocal of 
the transconductance gm. It means that ic will be a current source and decoupled 
from ZC. That is, ic is only dependent on the input node voltage VI. In Fig. 1, the 
OTA plays the role of a feedback error amplifier. Procedures of compensator 
design are formulated as follows. 
Step 1 - Collect system parameters as listed in Tab.1. 
Step 2 - Determine the power stage pole (FP0) and zero (FZ0). 
 VOUT
Rf1
Rf2
VREF
gm
error amp .
Comp
Fb
Compensator
RC1
CC1
CC2
Controller 
 
Fig.3 Designed feedback compensator circuit 
 
The configuration of a GIC which consists of two identical OPAs (U1 and 
U2) and five components (four resistors and one capacitor) is shown in Fig.4. 
The equivalent input capacitance, Ceq, is a multiple of the capacitance C and 
can be derived as 2 4
eq
1 3
R RC C
R R
  [2-4]. By adjusting the scaling factor, different 
input equivalent capacitances in Fig.4 can be obtained. 
 
U1
U2
i=0
i=0
R2
R3
R4
R1
C
X
V-
V+
i=0
i=0
V-
V+
Y
V1
V2
Input Node
I
V
V
V
 
Fig.4 Configuration of a GIC 
 
Based on this concept, the problem that integrating compensator 
capacitances over 200 pF into IC controllers can be solved by adopting GICs. 
For the compensator design of the synchronous buck power converter mentioned 
before, RC1 (27 kΩ) and CC2 (68 pF) can be directly integrated into the IC 
controller. In addition, CC1 with a much larger capacitance of 4.7 nF, also can be 
integrated into the IC controller with the GIC technique. Referring to Fig.4, the 
principle for selecting the scaling factor is that the capacitor C can be easily 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/02/13
國科會補助計畫
計畫名稱: 模組化高效率電能回收型燒機測試系統(3/3)
計畫主持人: 羅有綱
計畫編號: 99-2220-E-011-001- 學門領域: 晶片科技計畫--目標導向型研究
計畫 
研發成果名稱
(中文) 交錯式串聯諧振轉換器
(英文)
成果歸屬機構
國立臺灣科技大學 發明人
(創作人)
羅有綱,蔡廷雨
技術說明
(中文) 本技術為一交錯式串聯諧振轉換器，此轉換器以推挽式架構為基礎，在電路中導
入二次側串聯諧振技術，並配合交錯式並聯控制方式，利用控制相移90°的機制，
達到有效降低輸出電流漣波，並針對諧振槽上之諧振元件做分析設計，包括品質
因數、特性阻抗與K因子。以往一般半橋式串聯諧振轉換器較適用於高壓輸入、
低壓輸出系統，當應用在低壓輸入、高壓輸出系統時，負載反射至變壓器一次側
之反射阻抗極小，當品質因數設計在較小值時，由於特性阻抗為反射阻抗與品質
因數之乘積，所以特性阻抗將非常地小，導致諧振槽內之諧振元件不易設計。本
技術將諧振槽置於變壓器二次側，如此將可改善諧振元件不易設計之問題。當二
次側串聯諧振轉換器用於低壓輸入、高壓輸出系統時，一次側開關電流較大，因
此適合操作在零電流切換區。SRC的設計可分為規格制定、元件選擇、變壓器設
計、諧振元件設計及切換頻率範圍，並依據前述理論提出設計流程，藉此流程得
到合理的設計值。
(英文) This technology focuses on the study and implementation of a interleaved series resonant 
converter (SRC) with a secondary-side resonant tank. The converter is based on a push-
pull topology. A phase-shift of 90° is introduced between two sets of gating signals to 
effectively reduce the output ripples. The zero current switching can be easy to achieve 
because the primary switch current is high. By using the simulation software, the 
relationship between gain functions and quality factor is analyzed and discussed. A 
frequency modulation strategy is also used to regulate the output voltage. A commercial 
IC CM6900 with a simple auxiliary circuit was used to realize the studied control 
strategy. Good voltage regulation feature can be achieved according to the experimental 
results of the prototype circuit.
產業別 電力供應業；研究發展服務業
技術/產品應用範圍 電力電子
技術移轉可行性及
預期效益
可進行技術移轉
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
獲得多次國內研討會最佳論文 
獲得多屆聯德盃電源供應器設計競賽各獎項 
獲得第一屆立錡盃電源 IC 設計暨系統應用競賽系統應用組佳作 
獲得多次大專院校電力應用實作論文觀摩競賽各獎項 
獲得中國電機工程學會青年論文獎第三名 
獲得國立台灣科技大學最佳專題獎 
獲得 2010 崇越論文大賞競賽特定組特優 
獲得 2010 MATLAB/Simulink 技術與應用文章/論文徵文比賽優選 
獲 得 IEEE 2011 International Future Energy Challenge — Best 
Undergraduate Educational Impact Award 
獲得第十一屆旺宏金矽獎－設計組評審團銀獎 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
