Fitter report for Project
Mon Apr 17 22:45:17 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 17 22:45:17 2017      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; Project                                    ;
; Top-level Entity Name           ; Project                                    ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEBA4F23C7                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 1,375 / 18,480 ( 7 % )                     ;
; Total registers                 ; 1361                                       ;
; Total pins                      ; 68 / 224 ( 30 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 524,288 / 3,153,920 ( 17 % )               ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 1 / 4 ( 25 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Synchronizer Identification                                                ; Auto                                  ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------+------------------+-----------------------+
; Node                                                                             ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                           ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------+------------------+-----------------------+
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                            ;                  ;                       ;
; Add0~42                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Add1~42                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Add2~109                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Add3~113                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Add3~114                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Add4~114                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Debouncer:devKEY|Add0~126                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Debouncer:devKEY|counter~0                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[0]~0                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[2]~1                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[3]~2                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[5]~3                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[7]~4                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[9]~5                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[10]~6                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[11]~7                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[12]~8                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[14]~9                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[15]~10                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[17]~11                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[18]~12                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[19]~13                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[20]~14                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[21]~15                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[22]~16                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; HEXout[23]~17                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; PC~20                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; PC~21                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Selector52~17                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Selector52~19                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0_NEW_REG100_RTM0102                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0_NEW_REG100_RTM0102                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0_OTERM101                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0_RTM0103                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~0_RTM0103                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~1                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~1_OTERM105                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~2                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~2_OTERM107                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~3                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~3_OTERM109                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~4_OTERM111                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5_NEW_REG112_RTM0114                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5_NEW_REG112_RTM0114                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5_OTERM113                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5_RTM0115                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~5_RTM0115                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6_NEW_REG116_RTM0118                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6_NEW_REG116_RTM0118                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6_OTERM117                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6_RTM0119                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss0|OUT~6_RTM0119                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~0                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~0_OTERM83                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~1                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~1_OTERM85                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~2                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~2_OTERM87                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3_NEW_REG88_RTM090                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3_NEW_REG88_RTM090                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3_OTERM89                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3_RTM091                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~3_RTM091                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~4_OTERM93                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~5                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~5_OTERM95                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6_NEW_REG96_RTM098                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6_NEW_REG96_RTM098                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6_OTERM97                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6_RTM099                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss1|OUT~6_RTM099                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~0                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~0_OTERM63                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1_NEW_REG64_RTM066                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1_NEW_REG64_RTM066                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1_OTERM65                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1_RTM067                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~1_RTM067                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2_NEW_REG68_RTM070                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2_NEW_REG68_RTM070                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2_OTERM69                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2_RTM071                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~2_RTM071                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~3                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~3_OTERM73                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~4_OTERM75                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~5                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~5_OTERM77                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6_NEW_REG78_RTM080                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6_NEW_REG78_RTM080                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6_OTERM79                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6_RTM081                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss2|OUT~6_RTM081                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0_NEW_REG42_RTM044                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0_NEW_REG42_RTM044                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0_OTERM43                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0_RTM045                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~0_RTM045                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~1                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~1_OTERM47                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~2                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~2_OTERM49                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~3                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~3_OTERM51                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~4_OTERM53                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5_NEW_REG54_RTM056                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5_NEW_REG54_RTM056                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5_OTERM55                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5_RTM057                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~5_RTM057                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6_NEW_REG58_RTM060                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6_NEW_REG58_RTM060                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6_OTERM59                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6_RTM061                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss3|OUT~6_RTM061                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~0                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~0_OTERM23                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1_NEW_REG24_RTM026                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1_NEW_REG24_RTM026                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1_OTERM25                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1_RTM027                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~1_RTM027                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2_NEW_REG28_RTM030                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2_NEW_REG28_RTM030                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2_OTERM29                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2_RTM031                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~2_RTM031                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~3                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~3_OTERM33                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~4_OTERM35                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~5                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~5_OTERM37                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6_NEW_REG38_RTM040                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6_NEW_REG38_RTM040                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6_OTERM39                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6_RTM041                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss4|OUT~6_RTM041                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~0                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~0_OTERM1                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1_NEW_REG2_RTM04                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1_NEW_REG2_RTM04                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1_OTERM3                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1_RTM05                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~1_RTM05                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2_NEW_REG6_RTM08                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2_NEW_REG6_RTM08                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2_OTERM7                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2_RTM09                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~2_RTM09                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3_NEW_REG10_RTM012                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3_NEW_REG10_RTM012                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3_OTERM11                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3_RTM013                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~3_RTM013                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~4                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~4_OTERM15                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~5                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~5_OTERM17                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6_NEW_REG18_RTM020                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6_NEW_REG18_RTM020                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6_OTERM19                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6_RTM021                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; SevenSeg:ss5|OUT~6_RTM021                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~126                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add1~2                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~21                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~1                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Equal7~4                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Equal7~4_OTERM343                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Equal7~4_RTM0345                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Equal7~4_RTM0345                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Equal7~6                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[7]                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[7]_OTERM253                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[7]_OTERM255                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[7]_OTERM257                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[23]                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[23]_OTERM245                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[23]_OTERM247                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[23]_OTERM249                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTreg_A[23]_OTERM251                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTval_D[0]~0_RTM0258                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTval_D[0]~0_RTM0258                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTval_D[7]~40                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; RTval_D[7]~40_RTM0259                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~1                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~1_OTERM241                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~1_RTM0243                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~1_RTM0243                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~5                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~5_OTERM237                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~5_RTM0239                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~5_RTM0239                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~9                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~9_OTERM233                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~9_RTM0235                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~9_RTM0235                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~13                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~13_OTERM229                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~13_RTM0231                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~13_RTM0231                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~17                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~17_OTERM225                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~17_RTM0227                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~17_RTM0227                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~21                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~21_OTERM221                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~21_RTM0223                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~21_RTM0223                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~25                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~25_OTERM217                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~25_RTM0219                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~25_RTM0219                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~29                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~29_OTERM213                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~29_RTM0215                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~29_RTM0215                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~33                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~33_OTERM209                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~33_RTM0211                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~33_RTM0211                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~37                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~37_OTERM205                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~37_RTM0207                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~37_RTM0207                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~41                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~41_OTERM201                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~41_RTM0203                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~41_RTM0203                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~45                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~45_OTERM197                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~45_RTM0199                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~45_RTM0199                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~49                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~49_OTERM193                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~49_RTM0195                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~49_RTM0195                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~53                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~53_OTERM189                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~53_RTM0191                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~53_RTM0191                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~57                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~57_OTERM185                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~57_RTM0187                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~57_RTM0187                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~61                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~61_OTERM181                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~61_RTM0183                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~61_RTM0183                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~65                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~65_OTERM177                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~65_RTM0179                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~65_RTM0179                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~69                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~69_OTERM173                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~69_RTM0175                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~69_RTM0175                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~73                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~73_OTERM169                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~73_RTM0171                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~73_RTM0171                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~77                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~77_OTERM165                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~77_RTM0167                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~77_RTM0167                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~81                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~81_OTERM161                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~81_RTM0163                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~81_RTM0163                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~85                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~85_OTERM157                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~85_RTM0159                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~85_RTM0159                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~89                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~89_OTERM153                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~89_RTM0155                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~89_RTM0155                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~93                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~93_OTERM149                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~93_RTM0151                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~93_RTM0151                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~97                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~97_OTERM145                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~97_RTM0147                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~97_RTM0147                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~101                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~101_OTERM141                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~101_RTM0143                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~101_RTM0143                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~105                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~105_OTERM137                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~105_RTM0139                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~105_RTM0139                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~109                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~109_OTERM133                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~109_RTM0135                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~109_RTM0135                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~113                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~113_OTERM129                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~113_RTM0131                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~113_RTM0131                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~117                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~117_OTERM125                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~117_RTM0127                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~117_RTM0127                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~121                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~121_OTERM121                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~121_RTM0123                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~121_RTM0123                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Add0~126                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Equal0~1                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|Equal0~1_RTM0344                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~0                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~0_RTM0234                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~1                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~2                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~2_RTM0226                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~2_RTM0230                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~3                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~4                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~4_RTM0222                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~5                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~5_RTM0214                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~5_RTM0218                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~6                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~6_RTM0206                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~6_RTM0210                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~7                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~8                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~8_RTM0198                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~8_RTM0202                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~9                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~10                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~10_RTM0178                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~10_RTM0182                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~10_RTM0186                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~11                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~11_RTM0190                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~11_RTM0194                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~12                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~12_RTM0158                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~12_RTM0162                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~12_RTM0166                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~13                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~13_RTM0170                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~13_RTM0174                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~14                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~15                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~15_RTM0154                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~16                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~17                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~17_RTM0150                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~18                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~18_RTM0142                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~18_RTM0146                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~19                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~19_RTM0130                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~19_RTM0134                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~19_RTM0138                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~20                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~21                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~21_RTM0122                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~21_RTM0126                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~22                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~24                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~26                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~27                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~29                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~30                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~31                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~32                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~33                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~34_Duplicate_38                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|LessThan1~35                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|always0~0                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|always0~0_RTM0238                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|always0~0_RTM0242                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[0]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[1]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[2]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM261                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM263                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM265                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM267                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM269                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM271                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[4]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[4]_OTERM273                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[4]_OTERM275                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[4]_OTERM277                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[6]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[8]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[8]_OTERM353                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[8]_OTERM355                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[8]_OTERM357                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[9]                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[9]_OTERM383                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[9]_OTERM385                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[9]_OTERM387                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[10]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[10]_OTERM403                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[10]_OTERM405                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[10]_OTERM407                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[11]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[11]_OTERM331                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[11]_OTERM333                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[11]_OTERM335                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[12]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[12]_OTERM365                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[12]_OTERM367                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[12]_OTERM369                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[13]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[13]_OTERM293                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[13]_OTERM295                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[13]_OTERM297                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[14]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[14]_OTERM377                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[14]_OTERM379                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[14]_OTERM381                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[15]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[15]_OTERM359                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[15]_OTERM361                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[15]_OTERM363                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[16]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[16]_OTERM389                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[16]_OTERM391                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[16]_OTERM393                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[17]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[17]_OTERM371                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[17]_OTERM373                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[17]_OTERM375                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[18]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[18]_OTERM337                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[18]_OTERM339                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[18]_OTERM341                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[19]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[19]_OTERM347                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[19]_OTERM349                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[19]_OTERM351                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[20]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[20]_OTERM397                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[20]_OTERM399                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[20]_OTERM401                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[21]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[21]_OTERM449                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[21]_OTERM451                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[22]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[22]_OTERM441                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[22]_OTERM443                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[23]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[23]_OTERM433                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[23]_OTERM435                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[24]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[24]_OTERM279                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[24]_OTERM281                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[24]_OTERM283                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[24]_OTERM285                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[25]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[25]_OTERM327                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[25]_OTERM329                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[26]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[26]_OTERM299                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[26]_OTERM301                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[27]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[27]_OTERM303                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[27]_OTERM305                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[28]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[28]_OTERM429                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[28]_OTERM431                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[29]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[29]_OTERM437                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[29]_OTERM439                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[30]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[30]_OTERM425                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[30]_OTERM427                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[31]                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[31]_OTERM445                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count[31]_OTERM447                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~1                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~1_OTERM419                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~28                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~28_OTERM417                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~42                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~42_OTERM415                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~43                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|count~43_OTERM395                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow_OTERM317                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow_OTERM319                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow_OTERM321                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow_OTERM323                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|overflow_OTERM325                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|ready                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|ready_OTERM421                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Timer:devTimer|ready_OTERM423                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; memaddr_M[23]                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                            ;                  ;                       ;
; Debouncer:devKEY|current[3]                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devKEY|current[3]~DUPLICATE      ;                  ;                       ;
; Debouncer:devSW|counter[7]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|counter[7]~DUPLICATE       ;                  ;                       ;
; Debouncer:devSW|counter[9]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|counter[9]~DUPLICATE       ;                  ;                       ;
; Debouncer:devSW|counter[12]                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|counter[12]~DUPLICATE      ;                  ;                       ;
; Debouncer:devSW|counter[18]                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|counter[18]~DUPLICATE      ;                  ;                       ;
; Debouncer:devSW|counter[19]                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|counter[19]~DUPLICATE      ;                  ;                       ;
; Debouncer:devSW|current[5]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|current[5]~DUPLICATE       ;                  ;                       ;
; Debouncer:devSW|ready                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Debouncer:devSW|ready~DUPLICATE            ;                  ;                       ;
; PC[2]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[2]~DUPLICATE                            ;                  ;                       ;
; PC[3]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[3]~DUPLICATE                            ;                  ;                       ;
; PC[4]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[4]~DUPLICATE                            ;                  ;                       ;
; PC[5]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[5]~DUPLICATE                            ;                  ;                       ;
; PC[7]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[7]~DUPLICATE                            ;                  ;                       ;
; PC[8]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[8]~DUPLICATE                            ;                  ;                       ;
; PC[10]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[10]~DUPLICATE                           ;                  ;                       ;
; PC[13]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[13]~DUPLICATE                           ;                  ;                       ;
; PC[14]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[14]~DUPLICATE                           ;                  ;                       ;
; PC[15]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[15]~DUPLICATE                           ;                  ;                       ;
; Timer:devTimer|Add0~13_OTERM229                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|Add0~13_OTERM229DUPLICATE   ;                  ;                       ;
; Timer:devTimer|Add0~93_OTERM149                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|Add0~93_OTERM149DUPLICATE   ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM267                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count[3]_OTERM267~DUPLICATE ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM269                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count[3]_OTERM269~DUPLICATE ;                  ;                       ;
; Timer:devTimer|count[3]_OTERM271                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count[3]_OTERM271~DUPLICATE ;                  ;                       ;
; Timer:devTimer|count[7]                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count[7]~DUPLICATE          ;                  ;                       ;
; Timer:devTimer|count~1_OTERM419                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count~1_OTERM419DUPLICATE   ;                  ;                       ;
; Timer:devTimer|count~28_OTERM417                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|count~28_OTERM417DUPLICATE  ;                  ;                       ;
; Timer:devTimer|limit[5]                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|limit[5]~DUPLICATE          ;                  ;                       ;
; Timer:devTimer|limit[13]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|limit[13]~DUPLICATE         ;                  ;                       ;
; Timer:devTimer|limit[27]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Timer:devTimer|limit[27]~DUPLICATE         ;                  ;                       ;
; alufunc_A[0]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_A[0]~DUPLICATE                     ;                  ;                       ;
; alufunc_A[1]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_A[1]~DUPLICATE                     ;                  ;                       ;
; alufunc_A[3]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_A[3]~DUPLICATE                     ;                  ;                       ;
; alufunc_A[4]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_A[4]~DUPLICATE                     ;                  ;                       ;
; alufunc_A[5]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_A[5]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[0]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[0]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[2]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[3]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[3]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[4]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[5]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[5]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[6]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[6]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[7]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[7]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[9]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[9]~DUPLICATE                      ;                  ;                       ;
; aluin1_A[10]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[10]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[11]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[11]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[12]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[12]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[13]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[13]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[15]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[15]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[17]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[17]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[18]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[18]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[19]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[19]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[20]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[20]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[21]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[21]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[22]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[22]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[23]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[23]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[25]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[25]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[26]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[26]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[27]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[27]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[28]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[28]~DUPLICATE                     ;                  ;                       ;
; aluin1_A[29]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin1_A[29]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[0]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[0]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[1]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[2]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[3]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[3]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[4]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[5]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[5]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[6]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[6]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[7]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[7]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[8]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[8]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[9]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[9]~DUPLICATE                      ;                  ;                       ;
; aluin2_A[10]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[10]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[11]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[11]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[12]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[12]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[13]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[13]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[15]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[15]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[17]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[17]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[19]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[19]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[20]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[20]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[21]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[21]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[26]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[26]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[27]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[27]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[28]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[28]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[30]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[30]~DUPLICATE                     ;                  ;                       ;
; aluin2_A[31]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluin2_A[31]~DUPLICATE                     ;                  ;                       ;
; destreg_A[3]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; destreg_A[3]~DUPLICATE                     ;                  ;                       ;
; destreg_M[0]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; destreg_M[0]~DUPLICATE                     ;                  ;                       ;
; destreg_M[1]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; destreg_M[1]~DUPLICATE                     ;                  ;                       ;
; destreg_M[2]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; destreg_M[2]~DUPLICATE                     ;                  ;                       ;
; ldmem_M                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ldmem_M~DUPLICATE                          ;                  ;                       ;
; memaddr_M[13]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[13]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[16]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[16]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[18]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[18]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[20]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[20]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[23]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[23]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[26]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[26]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[27]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[27]~DUPLICATE                    ;                  ;                       ;
; memaddr_M[29]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memaddr_M[29]~DUPLICATE                    ;                  ;                       ;
; regs[0][15]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[0][15]~DUPLICATE                      ;                  ;                       ;
; regs[0][18]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[0][18]~DUPLICATE                      ;                  ;                       ;
; regs[1][26]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[1][26]~DUPLICATE                      ;                  ;                       ;
; regs[3][21]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[3][21]~DUPLICATE                      ;                  ;                       ;
; regs[3][25]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[3][25]~DUPLICATE                      ;                  ;                       ;
; regs[4][1]                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[4][1]~DUPLICATE                       ;                  ;                       ;
; regs[4][11]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[4][11]~DUPLICATE                      ;                  ;                       ;
; regs[4][25]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[4][25]~DUPLICATE                      ;                  ;                       ;
; regs[5][15]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[5][15]~DUPLICATE                      ;                  ;                       ;
; regs[5][19]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[5][19]~DUPLICATE                      ;                  ;                       ;
; regs[5][25]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[5][25]~DUPLICATE                      ;                  ;                       ;
; regs[5][30]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[5][30]~DUPLICATE                      ;                  ;                       ;
; regs[7][3]                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[7][3]~DUPLICATE                       ;                  ;                       ;
; regs[8][2]                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[8][2]~DUPLICATE                       ;                  ;                       ;
; regs[8][8]                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[8][8]~DUPLICATE                       ;                  ;                       ;
; regs[9][11]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[9][11]~DUPLICATE                      ;                  ;                       ;
; regs[9][24]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[9][24]~DUPLICATE                      ;                  ;                       ;
; regs[9][26]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[9][26]~DUPLICATE                      ;                  ;                       ;
; regs[9][29]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[9][29]~DUPLICATE                      ;                  ;                       ;
; regs[11][7]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[11][7]~DUPLICATE                      ;                  ;                       ;
; regs[12][1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[12][1]~DUPLICATE                      ;                  ;                       ;
; regs[12][4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[12][4]~DUPLICATE                      ;                  ;                       ;
; regs[12][17]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[12][17]~DUPLICATE                     ;                  ;                       ;
; regs[13][5]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs[13][5]~DUPLICATE                      ;                  ;                       ;
; sxtimm_A[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_A[1]~DUPLICATE                      ;                  ;                       ;
; sxtimm_A[5]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_A[5]~DUPLICATE                      ;                  ;                       ;
; sxtimm_A[10]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_A[10]~DUPLICATE                     ;                  ;                       ;
+----------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                 ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                            ; Ignored Value ; Ignored Source   ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+------------------+
; PLL Bandwidth Preset     ; Project        ;              ; *Pll_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; Pll/Pll_0002.qip ;
; PLL Compensation Mode    ; Project        ;              ; *Pll_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; Pll/Pll_0002.qip ;
; PLL Automatic Self-Reset ; Project        ;              ; *Pll_0002*|altera_pll:altera_pll_i*|* ; OFF           ; Pll/Pll_0002.qip ;
+--------------------------+----------------+--------------+---------------------------------------+---------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3171 ) ; 0.00 % ( 0 / 3171 )        ; 0.00 % ( 0 / 3171 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3171 ) ; 0.00 % ( 0 / 3171 )        ; 0.00 % ( 0 / 3171 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3162 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/theon/Desktop/Conte-Lake/4. Input_Output/assignment4/Project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,375 / 18,480        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,375                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,538 / 18,480        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 380                   ;       ;
;         [b] ALMs used for LUT logic                         ; 919                   ;       ;
;         [c] ALMs used for registers                         ; 239                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 163 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 208 / 1,848           ; 11 %  ;
;     -- Logic LABs                                           ; 208                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,941                 ;       ;
;     -- 7 input functions                                    ; 27                    ;       ;
;     -- 6 input functions                                    ; 742                   ;       ;
;     -- 5 input functions                                    ; 315                   ;       ;
;     -- 4 input functions                                    ; 272                   ;       ;
;     -- <=3 input functions                                  ; 585                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 171                   ;       ;
; Dedicated logic registers                                   ; 1,361                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,237 / 36,960        ; 3 %   ;
;         -- Secondary logic registers                        ; 124 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,238                 ;       ;
;         -- Routing optimization registers                   ; 123                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 224              ; 30 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 64 / 308              ; 21 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 524,288 / 3,153,920   ; 17 %  ;
; Total block memory implementation bits                      ; 655,360 / 3,153,920   ; 21 %  ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.6% / 4.6% / 4.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 38.3% / 37.9% / 39.5% ;       ;
; Maximum fan-out                                             ; 1489                  ;       ;
; Highest non-global fan-out                                  ; 1352                  ;       ;
; Total fan-out                                               ; 15552                 ;       ;
; Average fan-out                                             ; 4.23                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1375 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1375                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1538 / 18480 ( 8 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 380                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 919                   ; 0                              ;
;         [c] ALMs used for registers                         ; 239                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 163 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 208 / 1848 ( 11 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 208                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1941                  ; 0                              ;
;     -- 7 input functions                                    ; 27                    ; 0                              ;
;     -- 6 input functions                                    ; 742                   ; 0                              ;
;     -- 5 input functions                                    ; 315                   ; 0                              ;
;     -- 4 input functions                                    ; 272                   ; 0                              ;
;     -- <=3 input functions                                  ; 585                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 171                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1237 / 36960 ( 3 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 124 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1238                  ; 0                              ;
;         -- Routing optimization registers                   ; 123                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 66                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 524288                ; 0                              ;
; Total block memory implementation bits                      ; 655360                ; 0                              ;
; M10K block                                                  ; 64 / 308 ( 20 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 2841                  ; 0                              ;
;     -- Registered Input Connections                         ; 2642                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 2841                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16660                 ; 2875                           ;
;     -- Registered Connections                               ; 9067                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 2841                           ;
;     -- hard_block:auto_generated_inst                       ; 2841                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 2                              ;
;     -- Output Ports                                         ; 52                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; RESET_N  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                         ;                           ;
+---------------------------------------------------------------------------------------------------------+---------------------------+
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                         ; Integer PLL               ;
;     -- PLL Location                                                                                     ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                          ; none                      ;
;     -- PLL Bandwidth                                                                                    ; Auto (Low)                ;
;         -- PLL Bandwidth Range                                                                          ; 800000 to 400000 Hz       ;
;     -- Reference Clock Frequency                                                                        ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                       ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                ; 360.0 MHz                 ;
;     -- PLL Operation Mode                                                                               ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                ; 41.666667 MHz             ;
;     -- PLL Freq Max Lock                                                                                ; 97.222222 MHz             ;
;     -- PLL Enable                                                                                       ; On                        ;
;     -- PLL Fractional Division                                                                          ; N/A                       ;
;     -- M Counter                                                                                        ; 36                        ;
;     -- N Counter                                                                                        ; 5                         ;
;     -- PLL Refclk Select                                                                                ;                           ;
;             -- PLL Refclk Select Location                                                               ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                       ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                       ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                          ; N/A                       ;
;             -- CORECLKIN source                                                                         ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                       ; N/A                       ;
;             -- PLLIQCLKIN source                                                                        ; N/A                       ;
;             -- RXIQCLKIN source                                                                         ; N/A                       ;
;             -- CLKIN(0) source                                                                          ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                          ; N/A                       ;
;             -- CLKIN(2) source                                                                          ; N/A                       ;
;             -- CLKIN(3) source                                                                          ; N/A                       ;
;     -- PLL Output Counter                                                                               ;                           ;
;         -- Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                   ; 90.0 MHz                  ;
;             -- Output Clock Location                                                                    ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                   ; Off                       ;
;             -- Duty Cycle                                                                               ; 50.0000                   ;
;             -- Phase Shift                                                                              ; 0.000000 degrees          ;
;             -- C Counter                                                                                ; 4                         ;
;             -- C Counter PH Mux PRST                                                                    ; 0                         ;
;             -- C Counter PRST                                                                           ; 1                         ;
;                                                                                                         ;                           ;
+---------------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                              ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
; |Project                               ; 1374.5 (1137.8)      ; 1537.5 (1275.7)                  ; 163.0 (137.9)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1941 (1524)         ; 1361 (1021)               ; 0 (0)         ; 524288            ; 64    ; 0          ; 68   ; 0            ; |Project                                                                         ; work         ;
;    |Debouncer:devKEY|                  ; 28.6 (28.6)          ; 28.7 (28.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Debouncer:devKEY                                                        ; work         ;
;    |Debouncer:devSW|                   ; 33.4 (33.4)          ; 37.4 (37.4)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Debouncer:devSW                                                         ; work         ;
;    |Plloc:myPll|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Plloc:myPll                                                             ; Plloc        ;
;       |Plloc_0002:plloc_inst|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Plloc:myPll|Plloc_0002:plloc_inst                                       ; Plloc        ;
;          |altera_pll:altera_pll_i|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i               ; work         ;
;    |SevenSeg:ss0|                      ; 5.2 (5.2)            ; 5.7 (5.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss0                                                            ; work         ;
;    |SevenSeg:ss1|                      ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss1                                                            ; work         ;
;    |SevenSeg:ss2|                      ; 5.2 (5.2)            ; 6.7 (6.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss2                                                            ; work         ;
;    |SevenSeg:ss3|                      ; 4.8 (4.8)            ; 5.8 (5.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss3                                                            ; work         ;
;    |SevenSeg:ss4|                      ; 5.0 (5.0)            ; 6.0 (6.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss4                                                            ; work         ;
;    |SevenSeg:ss5|                      ; 5.5 (5.5)            ; 6.5 (6.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss5                                                            ; work         ;
;    |Timer:devTimer|                    ; 142.2 (142.2)        ; 157.7 (157.7)                    ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 238 (238)           ; 191 (191)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Timer:devTimer                                                          ; work         ;
;    |altsyncram:dmem_rtl_0|             ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0                                                   ; work         ;
;       |altsyncram_bbm1:auto_generated| ; 2.5 (1.5)            ; 2.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 3 (3)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated                    ; work         ;
;          |decode_5la:decode2|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|decode_5la:decode2 ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (6)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (6)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (6)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; (4)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                        ;                   ;         ;
; RESET_N                                                                                         ;                   ;         ;
;      - Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; SW[0]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[0]                                                               ; 1                 ; 5       ;
; KEY[0]                                                                                          ;                   ;         ;
;      - Debouncer:devKEY|current[0]~0                                                            ; 1                 ; 6       ;
; SW[5]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[5]                                                               ; 1                 ; 6       ;
;      - Debouncer:devSW|current[5]~DUPLICATE                                                     ; 1                 ; 6       ;
; SW[9]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[9]                                                               ; 0                 ; 6       ;
; SW[8]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[8]                                                               ; 1                 ; 6       ;
; SW[7]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[7]                                                               ; 0                 ; 6       ;
; SW[6]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[6]                                                               ; 1                 ; 5       ;
; SW[4]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[4]                                                               ; 0                 ; 6       ;
; SW[3]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[3]                                                               ; 0                 ; 6       ;
; KEY[3]                                                                                          ;                   ;         ;
;      - Debouncer:devKEY|current[3]~1                                                            ; 0                 ; 6       ;
; SW[2]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[2]~feeder                                                        ; 0                 ; 6       ;
; KEY[2]                                                                                          ;                   ;         ;
;      - Debouncer:devKEY|current[2]~2                                                            ; 1                 ; 5       ;
; SW[1]                                                                                           ;                   ;         ;
;      - Debouncer:devSW|current[1]                                                               ; 0                 ; 6       ;
; KEY[1]                                                                                          ;                   ;         ;
;      - Debouncer:devKEY|current[1]~3                                                            ; 0                 ; 4       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Debouncer:devKEY|Equal2~8                                                          ; LABCELL_X29_Y10_N12       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Debouncer:devSW|Equal2~8                                                           ; MLABCELL_X37_Y8_N42       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~1                                                                         ; LABCELL_X20_Y13_N24       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~10                                                                        ; LABCELL_X20_Y13_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~11                                                                        ; MLABCELL_X28_Y19_N0       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~12                                                                        ; LABCELL_X20_Y13_N21       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~13                                                                        ; LABCELL_X29_Y20_N0        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~14                                                                        ; LABCELL_X20_Y13_N48       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~15                                                                        ; MLABCELL_X28_Y20_N54      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~16                                                                        ; LABCELL_X20_Y13_N36       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~17                                                                        ; LABCELL_X20_Y13_N42       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~2                                                                         ; MLABCELL_X28_Y19_N54      ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~4                                                                         ; LABCELL_X20_Y13_N9        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~5                                                                         ; LABCELL_X20_Y13_N6        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~6                                                                         ; LABCELL_X20_Y13_N0        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~7                                                                         ; LABCELL_X35_Y17_N30       ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~8                                                                         ; LABCELL_X20_Y13_N18       ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder3~9                                                                         ; LABCELL_X20_Y13_N12       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|locked_wire[0]           ; FRACTIONALPLL_X0_Y1_N0    ; 1352    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|outclk_wire[0]           ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1425    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Timer:devTimer|LessThan0~9                                                         ; LABCELL_X35_Y12_N54       ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Timer:devTimer|writeLimit                                                          ; LABCELL_X25_Y13_N48       ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|_~0                           ; LABCELL_X21_Y14_N36       ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|decode_5la:decode2|eq_node[0] ; LABCELL_X24_Y15_N54       ; 32      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|decode_5la:decode2|eq_node[1] ; LABCELL_X24_Y15_N57       ; 32      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; always5~0                                                                          ; LABCELL_X24_Y13_N27       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always6~0                                                                          ; LABCELL_X24_Y13_N33       ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mispred                                                                            ; LABCELL_X24_Y21_N6        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1425    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|locked_wire[0]                          ; 1352    ;
; memaddr_M[3]                                                                                      ; 97      ;
; imem~65                                                                                           ; 84      ;
; imem~16                                                                                           ; 84      ;
; imem~9                                                                                            ; 84      ;
; imem~3                                                                                            ; 84      ;
; memaddr_M[2]                                                                                      ; 84      ;
; imem~18                                                                                           ; 83      ;
; memaddr_M[5]                                                                                      ; 83      ;
; imem~69                                                                                           ; 82      ;
; imem~71                                                                                           ; 81      ;
; imem~70                                                                                           ; 81      ;
; PC[4]~DUPLICATE                                                                                   ; 79      ;
; memaddr_M[4]                                                                                      ; 79      ;
; PC[3]~DUPLICATE                                                                                   ; 77      ;
; PC[7]~DUPLICATE                                                                                   ; 73      ;
; PC[6]                                                                                             ; 72      ;
; memaddr_M[8]                                                                                      ; 71      ;
; Selector43~3                                                                                      ; 70      ;
; Selector42~3                                                                                      ; 70      ;
; Selector41~1                                                                                      ; 70      ;
; Selector39~6                                                                                      ; 70      ;
; Selector46~4                                                                                      ; 69      ;
; Selector40~2                                                                                      ; 69      ;
; memaddr_M[7]                                                                                      ; 69      ;
; Timer:devTimer|writeLimit                                                                         ; 68      ;
; Selector49~6                                                                                      ; 68      ;
; Selector44~3                                                                                      ; 68      ;
; Selector50~5                                                                                      ; 68      ;
; Selector38~5                                                                                      ; 68      ;
; Selector48~5                                                                                      ; 68      ;
; Selector47~6                                                                                      ; 68      ;
; Selector45~6                                                                                      ; 68      ;
; memaddr_M[12]                                                                                     ; 67      ;
; memaddr_M[14]                                                                                     ; 67      ;
; memaddr_M[13]~DUPLICATE                                                                           ; 66      ;
; always6~0                                                                                         ; 66      ;
; memaddr_M[6]                                                                                      ; 66      ;
; memaddr_M[9]                                                                                      ; 66      ;
; memaddr_M[10]                                                                                     ; 66      ;
; memaddr_M[11]                                                                                     ; 66      ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|decode_5la:decode2|eq_node[0]                ; 64      ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|_~0                                          ; 64      ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|decode_5la:decode2|eq_node[1]                ; 64      ;
; PC[9]                                                                                             ; 62      ;
; PC[8]~DUPLICATE                                                                                   ; 61      ;
; rt_match_A                                                                                        ; 56      ;
; RTval_D[0]~0                                                                                      ; 54      ;
; aluin2_A[2]~DUPLICATE                                                                             ; 53      ;
; PC[5]                                                                                             ; 52      ;
; aluin2_A[0]~DUPLICATE                                                                             ; 51      ;
; wmemval_M[1]                                                                                      ; 49      ;
; aluin1_A[31]                                                                                      ; 47      ;
; wmemval_M[5]                                                                                      ; 47      ;
; wmemval_M[0]                                                                                      ; 47      ;
; wmemval_M[9]                                                                                      ; 46      ;
; wmemval_M[8]                                                                                      ; 46      ;
; wmemval_M[7]                                                                                      ; 46      ;
; wmemval_M[6]                                                                                      ; 46      ;
; wmemval_M[4]                                                                                      ; 46      ;
; wmemval_M[3]                                                                                      ; 46      ;
; wmemval_M[2]                                                                                      ; 46      ;
; wmemval_M[13]                                                                                     ; 45      ;
; aluin2_A[1]~DUPLICATE                                                                             ; 44      ;
; PC[2]                                                                                             ; 44      ;
; wmemval_M[23]                                                                                     ; 44      ;
; wmemval_M[22]                                                                                     ; 44      ;
; wmemval_M[21]                                                                                     ; 44      ;
; wmemval_M[20]                                                                                     ; 44      ;
; wmemval_M[19]                                                                                     ; 44      ;
; wmemval_M[18]                                                                                     ; 44      ;
; wmemval_M[17]                                                                                     ; 44      ;
; wmemval_M[16]                                                                                     ; 44      ;
; wmemval_M[15]                                                                                     ; 44      ;
; wmemval_M[14]                                                                                     ; 44      ;
; wmemval_M[12]                                                                                     ; 44      ;
; wmemval_M[11]                                                                                     ; 44      ;
; wmemval_M[10]                                                                                     ; 44      ;
; Timer:devTimer|LessThan0~9                                                                        ; 40      ;
; Selector16~0                                                                                      ; 40      ;
; PC[5]~DUPLICATE                                                                                   ; 39      ;
; ShiftRight0~6                                                                                     ; 39      ;
; wmemval_M[27]                                                                                     ; 37      ;
; aluin2_A[3]~DUPLICATE                                                                             ; 36      ;
; wmemval_M[24]                                                                                     ; 36      ;
; wmemval_M[25]                                                                                     ; 36      ;
; wmemval_M[26]                                                                                     ; 36      ;
; wmemval_M[28]                                                                                     ; 36      ;
; wmemval_M[29]                                                                                     ; 36      ;
; wmemval_M[30]                                                                                     ; 36      ;
; wmemval_M[31]                                                                                     ; 36      ;
; Decoder3~8                                                                                        ; 36      ;
; Decoder3~7                                                                                        ; 36      ;
; Selector52~23                                                                                     ; 36      ;
; Decoder3~5                                                                                        ; 35      ;
; Decoder3~2                                                                                        ; 35      ;
; Decoder3~14                                                                                       ; 34      ;
; Decoder3~4                                                                                        ; 34      ;
; Decoder3~1                                                                                        ; 34      ;
; mispred                                                                                           ; 34      ;
; Debouncer:devSW|Equal2~8                                                                          ; 33      ;
; Decoder3~16                                                                                       ; 33      ;
; Decoder3~15                                                                                       ; 33      ;
; Decoder3~9                                                                                        ; 33      ;
; Decoder3~6                                                                                        ; 33      ;
; dobranch~0                                                                                        ; 33      ;
; dojump                                                                                            ; 33      ;
; rs_match_A                                                                                        ; 33      ;
; alufunc_A[0]                                                                                      ; 33      ;
; alufunc_A[0]~DUPLICATE                                                                            ; 32      ;
; alufunc_A[3]~DUPLICATE                                                                            ; 32      ;
; sxtimm_A[29]                                                                                      ; 32      ;
; Decoder3~17                                                                                       ; 32      ;
; Decoder3~13                                                                                       ; 32      ;
; Decoder3~12                                                                                       ; 32      ;
; Decoder3~11                                                                                       ; 32      ;
; Decoder3~10                                                                                       ; 32      ;
; aluimm_D~3                                                                                        ; 32      ;
; stall~0                                                                                           ; 32      ;
; rs_match_M                                                                                        ; 32      ;
; dmem~7                                                                                            ; 32      ;
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|address_reg_b[0]                             ; 32      ;
; alufunc_A[2]                                                                                      ; 32      ;
; aluin2_A[3]                                                                                       ; 31      ;
; Selector21~4                                                                                      ; 30      ;
; Selector51~0                                                                                      ; 30      ;
; aluin2_A[1]                                                                                       ; 29      ;
; Timer:devTimer|Equal0~1                                                                           ; 29      ;
; Timer:devTimer|readLimit                                                                          ; 28      ;
; RTval_D[0]~1                                                                                      ; 26      ;
; aluin2_A[4]                                                                                       ; 26      ;
; Selector36~0                                                                                      ; 25      ;
; alufunc_A[1]~DUPLICATE                                                                            ; 24      ;
; mem_fwd[0]~9                                                                                      ; 24      ;
; aluin2_A[0]                                                                                       ; 23      ;
; alufunc_A[1]                                                                                      ; 23      ;
; PC[2]~DUPLICATE                                                                                   ; 22      ;
; imem~47                                                                                           ; 22      ;
; mem_fwd[25]~63                                                                                    ; 21      ;
; mem_fwd[11]~52                                                                                    ; 21      ;
; mem_fwd[15]~44                                                                                    ; 21      ;
; mem_fwd[0]~12                                                                                     ; 21      ;
; Selector27~0                                                                                      ; 21      ;
; Timer:devTimer|count[3]_OTERM269~DUPLICATE                                                        ; 20      ;
; Timer:devTimer|count[3]_OTERM267~DUPLICATE                                                        ; 20      ;
; mem_fwd[24]~66                                                                                    ; 20      ;
; always5~0                                                                                         ; 20      ;
; mem_fwd[26]~145                                                                                   ; 20      ;
; ldmem_M~DUPLICATE                                                                                 ; 19      ;
; aluin2_A[4]~DUPLICATE                                                                             ; 19      ;
; Timer:devTimer|count~0                                                                            ; 19      ;
; mem_fwd[1]~109                                                                                    ; 19      ;
; mem_fwd[12]~98                                                                                    ; 19      ;
; mem_fwd[13]~94                                                                                    ; 19      ;
; mem_fwd[19]~88                                                                                    ; 19      ;
; mem_fwd[20]~84                                                                                    ; 19      ;
; mem_fwd[21]~80                                                                                    ; 19      ;
; mem_fwd[22]~76                                                                                    ; 19      ;
; mem_fwd[9]~58                                                                                     ; 19      ;
; mem_fwd[10]~56                                                                                    ; 19      ;
; mem_fwd[14]~48                                                                                    ; 19      ;
; mem_fwd[17]~37                                                                                    ; 19      ;
; mem_fwd[29]~26                                                                                    ; 19      ;
; mem_fwd[30]~23                                                                                    ; 19      ;
; mem_fwd[27]~149                                                                                   ; 19      ;
; mem_fwd[23]~133                                                                                   ; 19      ;
; mem_fwd[3]~117                                                                                    ; 19      ;
; mem_fwd[18]~116                                                                                   ; 18      ;
; mem_fwd[8]~115                                                                                    ; 18      ;
; mem_fwd[7]~114                                                                                    ; 18      ;
; mem_fwd[2]~112                                                                                    ; 18      ;
; mem_fwd[4]~111                                                                                    ; 18      ;
; mem_fwd[16]~40                                                                                    ; 18      ;
; mem_fwd[28]~29                                                                                    ; 18      ;
; mem_fwd[5]~17                                                                                     ; 18      ;
; WideNor0                                                                                          ; 18      ;
; ldmem_M                                                                                           ; 18      ;
; mem_fwd[31]~153                                                                                   ; 18      ;
; destreg_M[1]~DUPLICATE                                                                            ; 17      ;
; mem_fwd[6]~113                                                                                    ; 17      ;
; mem_fwd[0]~110                                                                                    ; 17      ;
; Selector23~0                                                                                      ; 17      ;
; Selector21~7                                                                                      ; 17      ;
; Selector31~0                                                                                      ; 17      ;
; wrmem_M                                                                                           ; 17      ;
; destreg_M[2]~DUPLICATE                                                                            ; 16      ;
; destreg_M[0]                                                                                      ; 16      ;
; Selector21~5                                                                                      ; 16      ;
; aluin1_A[30]                                                                                      ; 16      ;
; aluin1_A[24]                                                                                      ; 16      ;
; Equal8~0                                                                                          ; 15      ;
; Selector21~1                                                                                      ; 15      ;
; aluin1_A[16]                                                                                      ; 15      ;
; aluin1_A[14]                                                                                      ; 15      ;
; aluin1_A[8]                                                                                       ; 15      ;
; aluin1_A[13]~DUPLICATE                                                                            ; 14      ;
; aluin1_A[12]~DUPLICATE                                                                            ; 14      ;
; aluin1_A[23]~DUPLICATE                                                                            ; 14      ;
; alufunc_A[3]                                                                                      ; 14      ;
; aluin1_A[0]~DUPLICATE                                                                             ; 13      ;
; Timer:devTimer|LessThan0~8                                                                        ; 13      ;
; Timer:devTimer|LessThan0~4                                                                        ; 13      ;
; Equal7~6                                                                                          ; 13      ;
; aluin1_A[2]                                                                                       ; 13      ;
; aluin1_A[1]                                                                                       ; 13      ;
; aluin1_A[19]~DUPLICATE                                                                            ; 12      ;
; aluin1_A[27]~DUPLICATE                                                                            ; 12      ;
; aluin1_A[26]~DUPLICATE                                                                            ; 12      ;
; Timer:devTimer|count[24]_OTERM281                                                                 ; 12      ;
; PC[3]                                                                                             ; 12      ;
; ShiftLeft0~17                                                                                     ; 12      ;
; alufunc_A[5]                                                                                      ; 12      ;
; aluin1_A[9]~DUPLICATE                                                                             ; 11      ;
; aluin1_A[4]~DUPLICATE                                                                             ; 11      ;
; aluin1_A[5]~DUPLICATE                                                                             ; 11      ;
; Debouncer:devKEY|Equal2~8                                                                         ; 11      ;
; Equal7~7                                                                                          ; 11      ;
; Selector52~0                                                                                      ; 11      ;
; aluin1_A[17]                                                                                      ; 11      ;
; aluin1_A[25]                                                                                      ; 11      ;
; aluin1_A[22]                                                                                      ; 11      ;
; Selector48~0                                                                                      ; 11      ;
; aluin1_A[6]~DUPLICATE                                                                             ; 10      ;
; aluimm_D~4                                                                                        ; 10      ;
; mem_fwd[0]~1                                                                                      ; 10      ;
; Selector21~3                                                                                      ; 10      ;
; aluin1_A[15]                                                                                      ; 10      ;
; aluin1_A[21]~DUPLICATE                                                                            ; 9       ;
; aluin1_A[18]                                                                                      ; 9       ;
; aluin1_A[11]                                                                                      ; 9       ;
; aluin1_A[28]                                                                                      ; 9       ;
; aluin1_A[3]                                                                                       ; 9       ;
; aluin2_A[2]                                                                                       ; 9       ;
; Timer:devTimer|count[3]_OTERM271~DUPLICATE                                                        ; 8       ;
; aluin1_A[10]~DUPLICATE                                                                            ; 8       ;
; aluin1_A[29]~DUPLICATE                                                                            ; 8       ;
; Timer:devTimer|ready_OTERM423                                                                     ; 8       ;
; Timer:devTimer|count[3]_OTERM271                                                                  ; 8       ;
; Timer:devTimer|count~10                                                                           ; 8       ;
; Timer:devTimer|always0~1                                                                          ; 8       ;
; Decoder3~3                                                                                        ; 8       ;
; Decoder3~0                                                                                        ; 8       ;
; imem~41                                                                                           ; 8       ;
; imem~32                                                                                           ; 8       ;
; PC[4]                                                                                             ; 8       ;
; Selector37~4                                                                                      ; 8       ;
; aluin1_A[20]                                                                                      ; 8       ;
; aluin1_A[7]                                                                                       ; 8       ;
; aluin1_A[29]                                                                                      ; 8       ;
; aluin2_A[24]                                                                                      ; 8       ;
; aluin2_A[25]                                                                                      ; 8       ;
; aluin1_A[20]~DUPLICATE                                                                            ; 7       ;
; aluin1_A[7]~DUPLICATE                                                                             ; 7       ;
; alufunc_A[4]~DUPLICATE                                                                            ; 7       ;
; Debouncer:devSW|readData                                                                          ; 7       ;
; imem~50                                                                                           ; 7       ;
; Debouncer:devKEY|Equal1~0                                                                         ; 7       ;
; PC[7]                                                                                             ; 7       ;
; PC[8]                                                                                             ; 7       ;
; aluin1_A[10]                                                                                      ; 7       ;
; aluin2_A[18]                                                                                      ; 7       ;
; aluin2_A[22]                                                                                      ; 7       ;
; aluin2_A[23]                                                                                      ; 7       ;
; aluin2_A[14]                                                                                      ; 7       ;
; aluin2_A[16]                                                                                      ; 7       ;
; aluin2_A[26]                                                                                      ; 7       ;
; aluin2_A[29]                                                                                      ; 7       ;
; Selector39~0                                                                                      ; 7       ;
; alufunc_A[4]                                                                                      ; 7       ;
; isnop_M                                                                                           ; 7       ;
; aluin1_A[18]~DUPLICATE                                                                            ; 6       ;
; aluin1_A[11]~DUPLICATE                                                                            ; 6       ;
; aluin1_A[28]~DUPLICATE                                                                            ; 6       ;
; aluin1_A[3]~DUPLICATE                                                                             ; 6       ;
; aluin2_A[12]~DUPLICATE                                                                            ; 6       ;
; aluin2_A[19]~DUPLICATE                                                                            ; 6       ;
; aluin2_A[20]~DUPLICATE                                                                            ; 6       ;
; aluin2_A[6]~DUPLICATE                                                                             ; 6       ;
; aluin2_A[7]~DUPLICATE                                                                             ; 6       ;
; aluin2_A[8]~DUPLICATE                                                                             ; 6       ;
; aluin2_A[9]~DUPLICATE                                                                             ; 6       ;
; aluin2_A[27]~DUPLICATE                                                                            ; 6       ;
; Timer:devTimer|count[3]_OTERM269                                                                  ; 6       ;
; Timer:devTimer|count[3]_OTERM267                                                                  ; 6       ;
; Timer:devTimer|count~12                                                                           ; 6       ;
; imem~52                                                                                           ; 6       ;
; destreg_M[3]                                                                                      ; 6       ;
; Selector27~6                                                                                      ; 6       ;
; aluin1_A[21]                                                                                      ; 6       ;
; Equal7~5                                                                                          ; 6       ;
; aluin1_A[15]~DUPLICATE                                                                            ; 5       ;
; aluin1_A[25]~DUPLICATE                                                                            ; 5       ;
; aluin2_A[11]~DUPLICATE                                                                            ; 5       ;
; aluin2_A[15]~DUPLICATE                                                                            ; 5       ;
; aluin2_A[5]~DUPLICATE                                                                             ; 5       ;
; Timer:devTimer|count~41                                                                           ; 5       ;
; Timer:devTimer|count~40                                                                           ; 5       ;
; Timer:devTimer|count~39                                                                           ; 5       ;
; Timer:devTimer|count~38                                                                           ; 5       ;
; Timer:devTimer|count~37                                                                           ; 5       ;
; Timer:devTimer|count~36                                                                           ; 5       ;
; Timer:devTimer|count~35                                                                           ; 5       ;
; Timer:devTimer|count~34                                                                           ; 5       ;
; Timer:devTimer|count~32                                                                           ; 5       ;
; Timer:devTimer|count~30                                                                           ; 5       ;
; Timer:devTimer|count~26                                                                           ; 5       ;
; Timer:devTimer|count~24                                                                           ; 5       ;
; Timer:devTimer|count~22                                                                           ; 5       ;
; Timer:devTimer|count~21                                                                           ; 5       ;
; Timer:devTimer|count~20                                                                           ; 5       ;
; Timer:devTimer|count~19                                                                           ; 5       ;
; Timer:devTimer|count~18                                                                           ; 5       ;
; Timer:devTimer|count~17                                                                           ; 5       ;
; Timer:devTimer|count~16                                                                           ; 5       ;
; Timer:devTimer|count~15                                                                           ; 5       ;
; Timer:devTimer|count~14                                                                           ; 5       ;
; Timer:devTimer|count~8                                                                            ; 5       ;
; Timer:devTimer|count~6                                                                            ; 5       ;
; Timer:devTimer|count~4                                                                            ; 5       ;
; destreg_D[3]~1                                                                                    ; 5       ;
; mem_fwd[31]~21                                                                                    ; 5       ;
; Timer:devTimer|count[5]                                                                           ; 5       ;
; imem~53                                                                                           ; 5       ;
; imem~38                                                                                           ; 5       ;
; Selector11~0                                                                                      ; 5       ;
; imem~28                                                                                           ; 5       ;
; imem~27                                                                                           ; 5       ;
; imem~23                                                                                           ; 5       ;
; isnop_A                                                                                           ; 5       ;
; Selector32~2                                                                                      ; 5       ;
; Selector27~5                                                                                      ; 5       ;
; Selector23~5                                                                                      ; 5       ;
; ShiftLeft0~22                                                                                     ; 5       ;
; ShiftRight0~25                                                                                    ; 5       ;
; ShiftLeft0~6                                                                                      ; 5       ;
; ShiftLeft0~3                                                                                      ; 5       ;
; ShiftRight0~21                                                                                    ; 5       ;
; aluin1_A[6]                                                                                       ; 5       ;
; ShiftLeft0~0                                                                                      ; 5       ;
; aluin2_A[13]                                                                                      ; 5       ;
; memaddr_M[15]                                                                                     ; 5       ;
; aluin1_A[17]~DUPLICATE                                                                            ; 4       ;
; aluin1_A[22]~DUPLICATE                                                                            ; 4       ;
; aluin2_A[21]~DUPLICATE                                                                            ; 4       ;
; aluin2_A[28]~DUPLICATE                                                                            ; 4       ;
; Timer:devTimer|count~42_OTERM415                                                                  ; 4       ;
; Timer:devTimer|count~43_OTERM395                                                                  ; 4       ;
; Timer:devTimer|count[24]_OTERM283                                                                 ; 4       ;
; Timer:devTimer|Add0~13_OTERM229                                                                   ; 4       ;
; sxtimm_A[14]                                                                                      ; 4       ;
; Timer:devTimer|LessThan1~5                                                                        ; 4       ;
; destreg_D[0]~0                                                                                    ; 4       ;
; imem~117                                                                                          ; 4       ;
; Timer:devTimer|count[7]                                                                           ; 4       ;
; rt_match_M                                                                                        ; 4       ;
; imem~31                                                                                           ; 4       ;
; mem_fwd[0]~6                                                                                      ; 4       ;
; Debouncer:devKEY|readData~0                                                                       ; 4       ;
; mem_fwd[29]~4                                                                                     ; 4       ;
; mem_fwd[29]~3                                                                                     ; 4       ;
; destreg_A[1]                                                                                      ; 4       ;
; destreg_A[2]                                                                                      ; 4       ;
; destreg_A[0]                                                                                      ; 4       ;
; LessThan1~1                                                                                       ; 4       ;
; Equal6~1                                                                                          ; 4       ;
; Selector51~7                                                                                      ; 4       ;
; ShiftRight0~40                                                                                    ; 4       ;
; ShiftRight0~39                                                                                    ; 4       ;
; Selector35~3                                                                                      ; 4       ;
; Selector21~8                                                                                      ; 4       ;
; Selector30~2                                                                                      ; 4       ;
; ShiftRight0~34                                                                                    ; 4       ;
; Selector29~2                                                                                      ; 4       ;
; Selector28~2                                                                                      ; 4       ;
; ShiftRight0~33                                                                                    ; 4       ;
; ShiftLeft0~43                                                                                     ; 4       ;
; ShiftLeft0~38                                                                                     ; 4       ;
; ShiftLeft0~37                                                                                     ; 4       ;
; ShiftLeft0~35                                                                                     ; 4       ;
; ShiftLeft0~30                                                                                     ; 4       ;
; ShiftLeft0~29                                                                                     ; 4       ;
; ShiftLeft0~27                                                                                     ; 4       ;
; ShiftLeft0~21                                                                                     ; 4       ;
; ShiftLeft0~20                                                                                     ; 4       ;
; ShiftLeft0~19                                                                                     ; 4       ;
; ShiftLeft0~18                                                                                     ; 4       ;
; ShiftRight0~32                                                                                    ; 4       ;
; Selector21~6                                                                                      ; 4       ;
; ShiftLeft0~15                                                                                     ; 4       ;
; ShiftLeft0~10                                                                                     ; 4       ;
; ShiftLeft0~9                                                                                      ; 4       ;
; ShiftRight0~30                                                                                    ; 4       ;
; ShiftRight0~29                                                                                    ; 4       ;
; ShiftRight0~24                                                                                    ; 4       ;
; ShiftRight0~23                                                                                    ; 4       ;
; ShiftLeft0~7                                                                                      ; 4       ;
; ShiftLeft0~4                                                                                      ; 4       ;
; ShiftRight0~22                                                                                    ; 4       ;
; ShiftRight0~19                                                                                    ; 4       ;
; ShiftRight0~18                                                                                    ; 4       ;
; ShiftRight0~14                                                                                    ; 4       ;
; ShiftRight0~13                                                                                    ; 4       ;
; aluin1_A[9]                                                                                       ; 4       ;
; ShiftRight0~8                                                                                     ; 4       ;
; aluin1_A[26]                                                                                      ; 4       ;
; ShiftRight0~7                                                                                     ; 4       ;
; ShiftLeft0~1                                                                                      ; 4       ;
; aluin1_A[4]                                                                                       ; 4       ;
; aluin2_A[10]                                                                                      ; 4       ;
; aluin2_A[17]                                                                                      ; 4       ;
; aluin2_A[30]                                                                                      ; 4       ;
; aluin2_A[31]                                                                                      ; 4       ;
; Selector47~2                                                                                      ; 4       ;
; aluin1_A[5]                                                                                       ; 4       ;
; Add4~37                                                                                           ; 4       ;
; aluin2_A[10]~DUPLICATE                                                                            ; 3       ;
; aluin2_A[17]~DUPLICATE                                                                            ; 3       ;
; aluin2_A[30]~DUPLICATE                                                                            ; 3       ;
; aluin2_A[31]~DUPLICATE                                                                            ; 3       ;
; alufunc_A[5]~DUPLICATE                                                                            ; 3       ;
; Timer:devTimer|count~28_OTERM417                                                                  ; 3       ;
; Timer:devTimer|Add0~17_OTERM225                                                                   ; 3       ;
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT    ; 3       ;
; sxtimm_A[0]                                                                                       ; 3       ;
; Timer:devTimer|LessThan1~28                                                                       ; 3       ;
; Timer:devTimer|LessThan1~7                                                                        ; 3       ;
; Timer:devTimer|LessThan1~6                                                                        ; 3       ;
; Timer:devTimer|LessThan1~3                                                                        ; 3       ;
; Timer:devTimer|LessThan1~2                                                                        ; 3       ;
; Timer:devTimer|LessThan1~1                                                                        ; 3       ;
; Debouncer:devKEY|counter[0]                                                                       ; 3       ;
; MemWE                                                                                             ; 3       ;
; imem~123                                                                                          ; 3       ;
; Debouncer:devKEY|current[1]                                                                       ; 3       ;
; Debouncer:devSW|current[1]                                                                        ; 3       ;
; imem~112                                                                                          ; 3       ;
; Debouncer:devKEY|current[2]                                                                       ; 3       ;
; Debouncer:devSW|current[2]                                                                        ; 3       ;
; imem~108                                                                                          ; 3       ;
; Debouncer:devSW|current[3]                                                                        ; 3       ;
; Debouncer:devSW|current[4]                                                                        ; 3       ;
; Debouncer:devSW|current[6]                                                                        ; 3       ;
; imem~88                                                                                           ; 3       ;
; Debouncer:devSW|current[7]                                                                        ; 3       ;
; Debouncer:devSW|current[8]                                                                        ; 3       ;
; Debouncer:devSW|current[9]                                                                        ; 3       ;
; imem~77                                                                                           ; 3       ;
; Mux36~4                                                                                           ; 3       ;
; imem~76                                                                                           ; 3       ;
; ldmem_D~0                                                                                         ; 3       ;
; ldmem_A                                                                                           ; 3       ;
; Equal0~0                                                                                          ; 3       ;
; imem~68                                                                                           ; 3       ;
; imem~62                                                                                           ; 3       ;
; imem~58                                                                                           ; 3       ;
; imem~22                                                                                           ; 3       ;
; Debouncer:devKEY|ready                                                                            ; 3       ;
; Debouncer:devKEY|current[0]                                                                       ; 3       ;
; Debouncer:devSW|current[0]                                                                        ; 3       ;
; Timer:devTimer|limit[0]                                                                           ; 3       ;
; rt_match_M~1                                                                                      ; 3       ;
; Equal3~1                                                                                          ; 3       ;
; imem~8                                                                                            ; 3       ;
; imem~0                                                                                            ; 3       ;
; PC[11]                                                                                            ; 3       ;
; PC[12]                                                                                            ; 3       ;
; pcpred_A[2]                                                                                       ; 3       ;
; Equal6~7                                                                                          ; 3       ;
; Equal6~4                                                                                          ; 3       ;
; LessThan0~3                                                                                       ; 3       ;
; Equal6~0                                                                                          ; 3       ;
; LessThan1~0                                                                                       ; 3       ;
; Selector51~2                                                                                      ; 3       ;
; Selector42~1                                                                                      ; 3       ;
; ShiftRight0~47                                                                                    ; 3       ;
; Selector34~3                                                                                      ; 3       ;
; Selector34~0                                                                                      ; 3       ;
; Selector33~3                                                                                      ; 3       ;
; Selector36~4                                                                                      ; 3       ;
; Selector36~1                                                                                      ; 3       ;
; pcpred_A[17]                                                                                      ; 3       ;
; Selector31~3                                                                                      ; 3       ;
; Selector26~5                                                                                      ; 3       ;
; Selector26~0                                                                                      ; 3       ;
; Selector25~4                                                                                      ; 3       ;
; Selector25~3                                                                                      ; 3       ;
; Selector25~0                                                                                      ; 3       ;
; ShiftLeft0~42                                                                                     ; 3       ;
; ShiftLeft0~34                                                                                     ; 3       ;
; ShiftLeft0~26                                                                                     ; 3       ;
; ShiftLeft0~14                                                                                     ; 3       ;
; ShiftRight0~28                                                                                    ; 3       ;
; ShiftRight0~17                                                                                    ; 3       ;
; aluin1_A[19]                                                                                      ; 3       ;
; ShiftRight0~12                                                                                    ; 3       ;
; ShiftRight0~9                                                                                     ; 3       ;
; aluin1_A[27]                                                                                      ; 3       ;
; Selector47~4                                                                                      ; 3       ;
; aluin2_A[21]                                                                                      ; 3       ;
; aluin2_A[28]                                                                                      ; 3       ;
; memaddr_M[19]                                                                                     ; 3       ;
; memaddr_M[17]                                                                                     ; 3       ;
; memaddr_M[21]                                                                                     ; 3       ;
; memaddr_M[22]                                                                                     ; 3       ;
; memaddr_M[23]                                                                                     ; 3       ;
; memaddr_M[24]                                                                                     ; 3       ;
; memaddr_M[25]                                                                                     ; 3       ;
; memaddr_M[28]                                                                                     ; 3       ;
; memaddr_M[30]                                                                                     ; 3       ;
; memaddr_M[31]                                                                                     ; 3       ;
; Timer:devTimer|internal_lim[16]                                                                   ; 3       ;
; Add3~33                                                                                           ; 3       ;
; Add4~33                                                                                           ; 3       ;
; Add3~29                                                                                           ; 3       ;
; Add4~29                                                                                           ; 3       ;
; Timer:devTimer|count~1_OTERM419DUPLICATE                                                          ; 2       ;
; Timer:devTimer|count~28_OTERM417DUPLICATE                                                         ; 2       ;
; Debouncer:devKEY|current[3]~DUPLICATE                                                             ; 2       ;
; Debouncer:devSW|current[5]~DUPLICATE                                                              ; 2       ;
; destreg_M[0]~DUPLICATE                                                                            ; 2       ;
; destreg_A[3]~DUPLICATE                                                                            ; 2       ;
; aluin1_A[2]~DUPLICATE                                                                             ; 2       ;
; aluin2_A[13]~DUPLICATE                                                                            ; 2       ;
; memaddr_M[18]~DUPLICATE                                                                           ; 2       ;
; memaddr_M[26]~DUPLICATE                                                                           ; 2       ;
; memaddr_M[27]~DUPLICATE                                                                           ; 2       ;
; memaddr_M[29]~DUPLICATE                                                                           ; 2       ;
; Timer:devTimer|count~1_OTERM419                                                                   ; 2       ;
; Equal7~4_OTERM343                                                                                 ; 2       ;
; Timer:devTimer|overflow_OTERM323                                                                  ; 2       ;
; Timer:devTimer|overflow_OTERM321                                                                  ; 2       ;
; Timer:devTimer|overflow_OTERM317                                                                  ; 2       ;
; Timer:devTimer|Add0~1_OTERM241                                                                    ; 2       ;
; Timer:devTimer|Add0~5_OTERM237                                                                    ; 2       ;
; Timer:devTimer|Add0~9_OTERM233                                                                    ; 2       ;
; Timer:devTimer|Add0~13_RTM0231                                                                    ; 2       ;
; Timer:devTimer|Add0~21_OTERM221                                                                   ; 2       ;
; Timer:devTimer|Add0~25_OTERM217                                                                   ; 2       ;
; Timer:devTimer|Add0~29_OTERM213                                                                   ; 2       ;
; Timer:devTimer|Add0~33_OTERM209                                                                   ; 2       ;
; Timer:devTimer|Add0~37_OTERM205                                                                   ; 2       ;
; Timer:devTimer|Add0~41_OTERM201                                                                   ; 2       ;
; Timer:devTimer|Add0~45_OTERM197                                                                   ; 2       ;
; Timer:devTimer|Add0~49_OTERM193                                                                   ; 2       ;
; Timer:devTimer|Add0~53_OTERM189                                                                   ; 2       ;
; Timer:devTimer|Add0~57_OTERM185                                                                   ; 2       ;
; Timer:devTimer|Add0~61_OTERM181                                                                   ; 2       ;
; Timer:devTimer|Add0~65_OTERM177                                                                   ; 2       ;
; Timer:devTimer|Add0~69_OTERM173                                                                   ; 2       ;
; Timer:devTimer|Add0~73_OTERM169                                                                   ; 2       ;
; Timer:devTimer|Add0~77_OTERM165                                                                   ; 2       ;
; Timer:devTimer|Add0~81_OTERM161                                                                   ; 2       ;
; Timer:devTimer|Add0~85_OTERM157                                                                   ; 2       ;
; Timer:devTimer|Add0~89_OTERM153                                                                   ; 2       ;
; Timer:devTimer|Add0~93_RTM0151                                                                    ; 2       ;
; Timer:devTimer|Add0~97_OTERM145                                                                   ; 2       ;
; Timer:devTimer|Add0~101_OTERM141                                                                  ; 2       ;
; Timer:devTimer|Add0~105_OTERM137                                                                  ; 2       ;
; Timer:devTimer|Add0~109_OTERM133                                                                  ; 2       ;
; Timer:devTimer|Add0~113_OTERM129                                                                  ; 2       ;
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP       ; 2       ;
; Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN ; 2       ;
; SW[5]~input                                                                                       ; 2       ;
; Debouncer:devKEY|current[3]~1                                                                     ; 2       ;
; imem~145                                                                                          ; 2       ;
; Selector30~3                                                                                      ; 2       ;
; Debouncer:devSW|counter~8                                                                         ; 2       ;
; Debouncer:devSW|counter~7                                                                         ; 2       ;
; Debouncer:devSW|counter~5                                                                         ; 2       ;
; Debouncer:devSW|counter~2                                                                         ; 2       ;
; Debouncer:devSW|counter~1                                                                         ; 2       ;
; sxtimm_A[3]                                                                                       ; 2       ;
; sxtimm_A[2]                                                                                       ; 2       ;
; sxtimm_A[4]                                                                                       ; 2       ;
; sxtimm_A[8]                                                                                       ; 2       ;
; sxtimm_A[9]                                                                                       ; 2       ;
; sxtimm_A[11]                                                                                      ; 2       ;
; sxtimm_A[6]                                                                                       ; 2       ;
; sxtimm_A[7]                                                                                       ; 2       ;
; PC[18]                                                                                            ; 2       ;
; PC[19]                                                                                            ; 2       ;
; PC[16]                                                                                            ; 2       ;
; PC[17]                                                                                            ; 2       ;
; PC[20]                                                                                            ; 2       ;
; PC[21]                                                                                            ; 2       ;
; PC[22]                                                                                            ; 2       ;
; PC[23]                                                                                            ; 2       ;
; PC[24]                                                                                            ; 2       ;
; PC[25]                                                                                            ; 2       ;
; PC[26]                                                                                            ; 2       ;
; PC[27]                                                                                            ; 2       ;
; PC[28]                                                                                            ; 2       ;
; PC[29]                                                                                            ; 2       ;
; PC[30]                                                                                            ; 2       ;
; PC[31]                                                                                            ; 2       ;
; Timer:devTimer|overflow~1                                                                         ; 2       ;
; Timer:devTimer|count~28                                                                           ; 2       ;
; Timer:devTimer|count~27                                                                           ; 2       ;
; isjump_D~0                                                                                        ; 2       ;
; Timer:devTimer|count~1                                                                            ; 2       ;
; Debouncer:devKEY|ready~0                                                                          ; 2       ;
; Debouncer:devSW|ready~1                                                                           ; 2       ;
; Debouncer:devSW|ready~0                                                                           ; 2       ;
; Timer:devTimer|ready~1                                                                            ; 2       ;
; Timer:devTimer|LessThan1~33                                                                       ; 2       ;
; Timer:devTimer|LessThan1~32                                                                       ; 2       ;
; Timer:devTimer|LessThan1~31                                                                       ; 2       ;
; Timer:devTimer|LessThan1~30                                                                       ; 2       ;
; Timer:devTimer|LessThan1~29                                                                       ; 2       ;
; Timer:devTimer|always0~0                                                                          ; 2       ;
; Debouncer:devKEY|counter[1]                                                                       ; 2       ;
; Debouncer:devKEY|counter[6]                                                                       ; 2       ;
; Debouncer:devKEY|counter[7]                                                                       ; 2       ;
; Debouncer:devKEY|counter[2]                                                                       ; 2       ;
; Debouncer:devKEY|counter[3]                                                                       ; 2       ;
; Debouncer:devKEY|counter[4]                                                                       ; 2       ;
; Debouncer:devKEY|counter[5]                                                                       ; 2       ;
; Debouncer:devKEY|counter[14]                                                                      ; 2       ;
; Debouncer:devKEY|counter[15]                                                                      ; 2       ;
; Debouncer:devKEY|counter[16]                                                                      ; 2       ;
; Debouncer:devKEY|counter[17]                                                                      ; 2       ;
; Debouncer:devKEY|counter[8]                                                                       ; 2       ;
; Debouncer:devKEY|counter[9]                                                                       ; 2       ;
; Debouncer:devKEY|counter[10]                                                                      ; 2       ;
; Debouncer:devKEY|counter[11]                                                                      ; 2       ;
; Debouncer:devKEY|counter[12]                                                                      ; 2       ;
; Debouncer:devKEY|counter[13]                                                                      ; 2       ;
; Debouncer:devKEY|counter[18]                                                                      ; 2       ;
; Debouncer:devKEY|counter[19]                                                                      ; 2       ;
; Debouncer:devKEY|counter[20]                                                                      ; 2       ;
; Debouncer:devKEY|counter[21]                                                                      ; 2       ;
; Debouncer:devKEY|counter[22]                                                                      ; 2       ;
; Debouncer:devKEY|counter[23]                                                                      ; 2       ;
; Debouncer:devKEY|counter[26]                                                                      ; 2       ;
; Debouncer:devKEY|counter[27]                                                                      ; 2       ;
; Debouncer:devKEY|counter[28]                                                                      ; 2       ;
; Debouncer:devKEY|counter[29]                                                                      ; 2       ;
; Debouncer:devKEY|counter[24]                                                                      ; 2       ;
; Debouncer:devKEY|counter[25]                                                                      ; 2       ;
; Debouncer:devKEY|counter[30]                                                                      ; 2       ;
; Debouncer:devKEY|counter[31]                                                                      ; 2       ;
; Debouncer:devSW|counter[0]                                                                        ; 2       ;
; Debouncer:devSW|counter[1]                                                                        ; 2       ;
; Debouncer:devSW|counter[14]                                                                       ; 2       ;
; Debouncer:devSW|counter[17]                                                                       ; 2       ;
; Debouncer:devSW|counter[15]                                                                       ; 2       ;
; Debouncer:devSW|counter[16]                                                                       ; 2       ;
; Debouncer:devSW|counter[8]                                                                        ; 2       ;
; Debouncer:devSW|counter[11]                                                                       ; 2       ;
; Debouncer:devSW|counter[13]                                                                       ; 2       ;
; Debouncer:devSW|counter[26]                                                                       ; 2       ;
; Debouncer:devSW|counter[27]                                                                       ; 2       ;
; Debouncer:devSW|counter[28]                                                                       ; 2       ;
; Debouncer:devSW|counter[29]                                                                       ; 2       ;
; Debouncer:devSW|counter[10]                                                                       ; 2       ;
; Debouncer:devSW|counter[30]                                                                       ; 2       ;
; Debouncer:devSW|counter[31]                                                                       ; 2       ;
; Debouncer:devSW|counter[2]                                                                        ; 2       ;
; Debouncer:devSW|counter[3]                                                                        ; 2       ;
; Debouncer:devSW|counter[4]                                                                        ; 2       ;
; Debouncer:devSW|counter[20]                                                                       ; 2       ;
; Debouncer:devSW|counter[21]                                                                       ; 2       ;
; Debouncer:devSW|counter[22]                                                                       ; 2       ;
; Debouncer:devSW|counter[23]                                                                       ; 2       ;
; Debouncer:devSW|counter[5]                                                                        ; 2       ;
; Debouncer:devSW|counter[6]                                                                        ; 2       ;
; Debouncer:devSW|counter[24]                                                                       ; 2       ;
; Debouncer:devSW|counter[25]                                                                       ; 2       ;
; destreg_D[3]~2                                                                                    ; 2       ;
; wrreg_D~0                                                                                         ; 2       ;
; WideOr1~0                                                                                         ; 2       ;
; PC~27                                                                                             ; 2       ;
; PC~25                                                                                             ; 2       ;
; PC~23                                                                                             ; 2       ;
; PC~21                                                                                             ; 2       ;
; PC~19                                                                                             ; 2       ;
; PC~15                                                                                             ; 2       ;
; PC~9                                                                                              ; 2       ;
; PC~7                                                                                              ; 2       ;
; PC~5                                                                                              ; 2       ;
; PC~3                                                                                              ; 2       ;
; wrreg_M                                                                                           ; 2       ;
; RSval_D[20]~30                                                                                    ; 2       ;
; RSval_D[19]~29                                                                                    ; 2       ;
; RSval_D[18]~28                                                                                    ; 2       ;
; RSval_D[17]~27                                                                                    ; 2       ;
; RSval_D[15]~25                                                                                    ; 2       ;
; RSval_D[13]~23                                                                                    ; 2       ;
; RSval_D[12]~22                                                                                    ; 2       ;
; RSval_D[11]~21                                                                                    ; 2       ;
; RSval_D[10]~20                                                                                    ; 2       ;
; RSval_D[9]~19                                                                                     ; 2       ;
; RSval_D[7]~17                                                                                     ; 2       ;
; RSval_D[6]~16                                                                                     ; 2       ;
; RSval_D[29]~15                                                                                    ; 2       ;
; RSval_D[28]~13                                                                                    ; 2       ;
; RSval_D[27]~12                                                                                    ; 2       ;
; RSval_D[26]~11                                                                                    ; 2       ;
; RSval_D[23]~9                                                                                     ; 2       ;
; RSval_D[22]~8                                                                                     ; 2       ;
; RSval_D[21]~7                                                                                     ; 2       ;
; RSval_D[2]~5                                                                                      ; 2       ;
; RSval_D[3]~4                                                                                      ; 2       ;
; RSval_D[4]~3                                                                                      ; 2       ;
; RSval_D[0]~2                                                                                      ; 2       ;
; aluin2_A~26                                                                                       ; 2       ;
; aluin2_A~25                                                                                       ; 2       ;
; RTval_D[1]~34                                                                                     ; 2       ;
; mem_fwd[1]~108                                                                                    ; 2       ;
; Debouncer:devKEY|overflow                                                                         ; 2       ;
; Debouncer:devSW|overflow                                                                          ; 2       ;
; Timer:devTimer|limit[1]                                                                           ; 2       ;
; mem_fwd[1]~102                                                                                    ; 2       ;
; Mux62~4                                                                                           ; 2       ;
; regs[15][1]                                                                                       ; 2       ;
; regs[14][1]                                                                                       ; 2       ;
; regs[13][1]                                                                                       ; 2       ;
; regs[11][1]                                                                                       ; 2       ;
; regs[10][1]                                                                                       ; 2       ;
; regs[9][1]                                                                                        ; 2       ;
; regs[8][1]                                                                                        ; 2       ;
; regs[7][1]                                                                                        ; 2       ;
; regs[6][1]                                                                                        ; 2       ;
; regs[5][1]                                                                                        ; 2       ;
; regs[3][1]                                                                                        ; 2       ;
; regs[2][1]                                                                                        ; 2       ;
; regs[1][1]                                                                                        ; 2       ;
; regs[0][1]                                                                                        ; 2       ;
; aluin2_A~24                                                                                       ; 2       ;
; RTval_D[2]~33                                                                                     ; 2       ;
; memout_M[2]~22                                                                                    ; 2       ;
; Timer:devTimer|limit[2]                                                                           ; 2       ;
; Mux61~4                                                                                           ; 2       ;
; regs[15][2]                                                                                       ; 2       ;
; regs[11][2]                                                                                       ; 2       ;
; regs[7][2]                                                                                        ; 2       ;
; regs[3][2]                                                                                        ; 2       ;
; regs[14][2]                                                                                       ; 2       ;
; regs[10][2]                                                                                       ; 2       ;
; regs[6][2]                                                                                        ; 2       ;
; regs[2][2]                                                                                        ; 2       ;
; regs[13][2]                                                                                       ; 2       ;
; regs[9][2]                                                                                        ; 2       ;
; regs[5][2]                                                                                        ; 2       ;
; regs[1][2]                                                                                        ; 2       ;
; regs[12][2]                                                                                       ; 2       ;
; regs[4][2]                                                                                        ; 2       ;
; regs[0][2]                                                                                        ; 2       ;
; aluin2_A~23                                                                                       ; 2       ;
; RTval_D[3]~32                                                                                     ; 2       ;
; Timer:devTimer|limit[3]                                                                           ; 2       ;
; regs[15][3]                                                                                       ; 2       ;
; regs[14][3]                                                                                       ; 2       ;
; regs[13][3]                                                                                       ; 2       ;
; regs[12][3]                                                                                       ; 2       ;
; regs[11][3]                                                                                       ; 2       ;
; regs[10][3]                                                                                       ; 2       ;
; regs[9][3]                                                                                        ; 2       ;
; regs[8][3]                                                                                        ; 2       ;
; regs[6][3]                                                                                        ; 2       ;
; regs[5][3]                                                                                        ; 2       ;
; regs[4][3]                                                                                        ; 2       ;
; regs[3][3]                                                                                        ; 2       ;
; regs[2][3]                                                                                        ; 2       ;
; regs[1][3]                                                                                        ; 2       ;
; regs[0][3]                                                                                        ; 2       ;
; aluin2_A~22                                                                                       ; 2       ;
; imem~102                                                                                          ; 2       ;
; RTval_D[4]~31                                                                                     ; 2       ;
; Timer:devTimer|limit[4]                                                                           ; 2       ;
; Mux59~4                                                                                           ; 2       ;
; regs[15][4]                                                                                       ; 2       ;
; regs[11][4]                                                                                       ; 2       ;
; regs[7][4]                                                                                        ; 2       ;
; regs[3][4]                                                                                        ; 2       ;
; regs[14][4]                                                                                       ; 2       ;
; regs[10][4]                                                                                       ; 2       ;
; regs[6][4]                                                                                        ; 2       ;
; regs[2][4]                                                                                        ; 2       ;
; regs[13][4]                                                                                       ; 2       ;
; regs[9][4]                                                                                        ; 2       ;
; regs[5][4]                                                                                        ; 2       ;
; regs[1][4]                                                                                        ; 2       ;
; regs[8][4]                                                                                        ; 2       ;
; regs[4][4]                                                                                        ; 2       ;
; regs[0][4]                                                                                        ; 2       ;
; aluin2_A~21                                                                                       ; 2       ;
; Timer:devTimer|limit[12]                                                                          ; 2       ;
; Mux51~4                                                                                           ; 2       ;
; regs[15][12]                                                                                      ; 2       ;
; regs[11][12]                                                                                      ; 2       ;
; regs[7][12]                                                                                       ; 2       ;
; regs[3][12]                                                                                       ; 2       ;
; regs[14][12]                                                                                      ; 2       ;
; regs[10][12]                                                                                      ; 2       ;
; regs[6][12]                                                                                       ; 2       ;
; regs[2][12]                                                                                       ; 2       ;
; regs[13][12]                                                                                      ; 2       ;
; regs[9][12]                                                                                       ; 2       ;
; regs[5][12]                                                                                       ; 2       ;
; regs[1][12]                                                                                       ; 2       ;
; regs[12][12]                                                                                      ; 2       ;
; regs[8][12]                                                                                       ; 2       ;
; regs[4][12]                                                                                       ; 2       ;
; regs[0][12]                                                                                       ; 2       ;
; Mux50~4                                                                                           ; 2       ;
; regs[15][13]                                                                                      ; 2       ;
; regs[14][13]                                                                                      ; 2       ;
; regs[13][13]                                                                                      ; 2       ;
; regs[12][13]                                                                                      ; 2       ;
; regs[11][13]                                                                                      ; 2       ;
; regs[10][13]                                                                                      ; 2       ;
; regs[9][13]                                                                                       ; 2       ;
; regs[8][13]                                                                                       ; 2       ;
; regs[7][13]                                                                                       ; 2       ;
; regs[6][13]                                                                                       ; 2       ;
; regs[5][13]                                                                                       ; 2       ;
; regs[4][13]                                                                                       ; 2       ;
; regs[3][13]                                                                                       ; 2       ;
; regs[2][13]                                                                                       ; 2       ;
; regs[1][13]                                                                                       ; 2       ;
; regs[0][13]                                                                                       ; 2       ;
; RTval_D[18]~28                                                                                    ; 2       ;
; mem_fwd[18]~90                                                                                    ; 2       ;
; Timer:devTimer|limit[18]                                                                          ; 2       ;
; Mux45~4                                                                                           ; 2       ;
; regs[15][18]                                                                                      ; 2       ;
; regs[11][18]                                                                                      ; 2       ;
; regs[7][18]                                                                                       ; 2       ;
; regs[3][18]                                                                                       ; 2       ;
; regs[14][18]                                                                                      ; 2       ;
; regs[10][18]                                                                                      ; 2       ;
; regs[6][18]                                                                                       ; 2       ;
; regs[2][18]                                                                                       ; 2       ;
; regs[13][18]                                                                                      ; 2       ;
; regs[9][18]                                                                                       ; 2       ;
; regs[5][18]                                                                                       ; 2       ;
; regs[1][18]                                                                                       ; 2       ;
; regs[12][18]                                                                                      ; 2       ;
; regs[8][18]                                                                                       ; 2       ;
; regs[4][18]                                                                                       ; 2       ;
; aluin2_A~19                                                                                       ; 2       ;
; RTval_D[19]~27                                                                                    ; 2       ;
; regs[15][19]                                                                                      ; 2       ;
; regs[14][19]                                                                                      ; 2       ;
; regs[13][19]                                                                                      ; 2       ;
; regs[12][19]                                                                                      ; 2       ;
; regs[11][19]                                                                                      ; 2       ;
; regs[10][19]                                                                                      ; 2       ;
; regs[9][19]                                                                                       ; 2       ;
; regs[8][19]                                                                                       ; 2       ;
; regs[7][19]                                                                                       ; 2       ;
; regs[6][19]                                                                                       ; 2       ;
; regs[4][19]                                                                                       ; 2       ;
; regs[3][19]                                                                                       ; 2       ;
; regs[2][19]                                                                                       ; 2       ;
; regs[1][19]                                                                                       ; 2       ;
; regs[0][19]                                                                                       ; 2       ;
; Timer:devTimer|limit[19]                                                                          ; 2       ;
; aluin2_A~18                                                                                       ; 2       ;
; Timer:devTimer|limit[20]                                                                          ; 2       ;
; Mux43~4                                                                                           ; 2       ;
; regs[15][20]                                                                                      ; 2       ;
; regs[11][20]                                                                                      ; 2       ;
; regs[7][20]                                                                                       ; 2       ;
; regs[3][20]                                                                                       ; 2       ;
; regs[14][20]                                                                                      ; 2       ;
; regs[10][20]                                                                                      ; 2       ;
; regs[6][20]                                                                                       ; 2       ;
; regs[2][20]                                                                                       ; 2       ;
; regs[13][20]                                                                                      ; 2       ;
; regs[9][20]                                                                                       ; 2       ;
; regs[5][20]                                                                                       ; 2       ;
; regs[1][20]                                                                                       ; 2       ;
; regs[12][20]                                                                                      ; 2       ;
; regs[8][20]                                                                                       ; 2       ;
; regs[4][20]                                                                                       ; 2       ;
; regs[0][20]                                                                                       ; 2       ;
; aluin2_A~17                                                                                       ; 2       ;
; RTval_D[21]~25                                                                                    ; 2       ;
; Timer:devTimer|limit[21]                                                                          ; 2       ;
; regs[15][21]                                                                                      ; 2       ;
; regs[14][21]                                                                                      ; 2       ;
; regs[13][21]                                                                                      ; 2       ;
; regs[12][21]                                                                                      ; 2       ;
; regs[11][21]                                                                                      ; 2       ;
; regs[10][21]                                                                                      ; 2       ;
; regs[9][21]                                                                                       ; 2       ;
; regs[8][21]                                                                                       ; 2       ;
; regs[7][21]                                                                                       ; 2       ;
; regs[6][21]                                                                                       ; 2       ;
; regs[5][21]                                                                                       ; 2       ;
; regs[4][21]                                                                                       ; 2       ;
; regs[2][21]                                                                                       ; 2       ;
; regs[1][21]                                                                                       ; 2       ;
; regs[0][21]                                                                                       ; 2       ;
; Timer:devTimer|limit[22]                                                                          ; 2       ;
; Mux41~4                                                                                           ; 2       ;
; regs[15][22]                                                                                      ; 2       ;
; regs[11][22]                                                                                      ; 2       ;
; regs[7][22]                                                                                       ; 2       ;
; regs[3][22]                                                                                       ; 2       ;
; regs[14][22]                                                                                      ; 2       ;
; regs[10][22]                                                                                      ; 2       ;
; regs[6][22]                                                                                       ; 2       ;
; regs[2][22]                                                                                       ; 2       ;
; regs[13][22]                                                                                      ; 2       ;
; regs[9][22]                                                                                       ; 2       ;
; regs[5][22]                                                                                       ; 2       ;
; regs[1][22]                                                                                       ; 2       ;
; regs[12][22]                                                                                      ; 2       ;
; regs[8][22]                                                                                       ; 2       ;
; regs[4][22]                                                                                       ; 2       ;
; regs[0][22]                                                                                       ; 2       ;
; regs[15][23]                                                                                      ; 2       ;
; regs[14][23]                                                                                      ; 2       ;
; regs[13][23]                                                                                      ; 2       ;
; regs[12][23]                                                                                      ; 2       ;
; regs[11][23]                                                                                      ; 2       ;
; regs[10][23]                                                                                      ; 2       ;
; regs[9][23]                                                                                       ; 2       ;
; regs[8][23]                                                                                       ; 2       ;
; regs[7][23]                                                                                       ; 2       ;
; regs[6][23]                                                                                       ; 2       ;
; regs[5][23]                                                                                       ; 2       ;
; regs[4][23]                                                                                       ; 2       ;
; regs[3][23]                                                                                       ; 2       ;
; regs[2][23]                                                                                       ; 2       ;
; regs[1][23]                                                                                       ; 2       ;
; regs[0][23]                                                                                       ; 2       ;
; Timer:devTimer|limit[23]                                                                          ; 2       ;
; aluin2_A~14                                                                                       ; 2       ;
; imem~97                                                                                           ; 2       ;
; RTval_D[6]~22                                                                                     ; 2       ;
; mem_fwd[6]~70                                                                                     ; 2       ;
; mem_fwd[6]~69                                                                                     ; 2       ;
; Timer:devTimer|limit[6]                                                                           ; 2       ;
; Mux57~4                                                                                           ; 2       ;
; regs[15][6]                                                                                       ; 2       ;
; regs[11][6]                                                                                       ; 2       ;
; regs[7][6]                                                                                        ; 2       ;
; regs[3][6]                                                                                        ; 2       ;
; regs[14][6]                                                                                       ; 2       ;
; regs[10][6]                                                                                       ; 2       ;
; regs[6][6]                                                                                        ; 2       ;
; regs[2][6]                                                                                        ; 2       ;
; regs[13][6]                                                                                       ; 2       ;
; regs[9][6]                                                                                        ; 2       ;
; regs[5][6]                                                                                        ; 2       ;
; regs[1][6]                                                                                        ; 2       ;
; regs[12][6]                                                                                       ; 2       ;
; regs[8][6]                                                                                        ; 2       ;
; regs[4][6]                                                                                        ; 2       ;
; regs[0][6]                                                                                        ; 2       ;
; aluin2_A~13                                                                                       ; 2       ;
; imem~94                                                                                           ; 2       ;
; imem~91                                                                                           ; 2       ;
; imem~87                                                                                           ; 2       ;
; RTval_D[7]~21                                                                                     ; 2       ;
; mem_fwd[7]~68                                                                                     ; 2       ;
; mem_fwd[7]~67                                                                                     ; 2       ;
; Timer:devTimer|limit[7]                                                                           ; 2       ;
; Mux56~4                                                                                           ; 2       ;
; regs[15][7]                                                                                       ; 2       ;
; regs[14][7]                                                                                       ; 2       ;
; regs[13][7]                                                                                       ; 2       ;
; regs[12][7]                                                                                       ; 2       ;
; regs[10][7]                                                                                       ; 2       ;
; regs[9][7]                                                                                        ; 2       ;
; regs[8][7]                                                                                        ; 2       ;
; regs[7][7]                                                                                        ; 2       ;
; regs[6][7]                                                                                        ; 2       ;
; regs[5][7]                                                                                        ; 2       ;
; regs[4][7]                                                                                        ; 2       ;
; regs[3][7]                                                                                        ; 2       ;
; regs[2][7]                                                                                        ; 2       ;
; regs[1][7]                                                                                        ; 2       ;
; regs[0][7]                                                                                        ; 2       ;
; Timer:devTimer|limit[24]                                                                          ; 2       ;
; Mux39~4                                                                                           ; 2       ;
; regs[15][24]                                                                                      ; 2       ;
; regs[11][24]                                                                                      ; 2       ;
; regs[7][24]                                                                                       ; 2       ;
; regs[3][24]                                                                                       ; 2       ;
; regs[14][24]                                                                                      ; 2       ;
; regs[10][24]                                                                                      ; 2       ;
; regs[6][24]                                                                                       ; 2       ;
; regs[2][24]                                                                                       ; 2       ;
; regs[13][24]                                                                                      ; 2       ;
; regs[5][24]                                                                                       ; 2       ;
; regs[1][24]                                                                                       ; 2       ;
; regs[12][24]                                                                                      ; 2       ;
; regs[8][24]                                                                                       ; 2       ;
; regs[4][24]                                                                                       ; 2       ;
; regs[0][24]                                                                                       ; 2       ;
; RTval_D[25]~19                                                                                    ; 2       ;
; regs[15][25]                                                                                      ; 2       ;
; regs[14][25]                                                                                      ; 2       ;
; regs[13][25]                                                                                      ; 2       ;
; regs[12][25]                                                                                      ; 2       ;
+---------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                            ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-----------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; altsyncram:dmem_rtl_0|altsyncram_bbm1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64          ; 0          ; xmax.mif ; M10K_X3_Y16_N0, M10K_X3_Y17_N0, M10K_X3_Y18_N0, M10K_X22_Y13_N0, M10K_X30_Y11_N0, M10K_X30_Y10_N0, M10K_X3_Y15_N0, M10K_X11_Y15_N0, M10K_X22_Y9_N0, M10K_X11_Y13_N0, M10K_X22_Y5_N0, M10K_X38_Y14_N0, M10K_X30_Y21_N0, M10K_X38_Y19_N0, M10K_X22_Y12_N0, M10K_X30_Y8_N0, M10K_X3_Y13_N0, M10K_X30_Y15_N0, M10K_X11_Y20_N0, M10K_X30_Y17_N0, M10K_X11_Y17_N0, M10K_X22_Y7_N0, M10K_X11_Y11_N0, M10K_X11_Y16_N0, M10K_X38_Y12_N0, M10K_X22_Y14_N0, M10K_X30_Y13_N0, M10K_X30_Y14_N0, M10K_X30_Y19_N0, M10K_X38_Y20_N0, M10K_X38_Y17_N0, M10K_X3_Y14_N0, M10K_X22_Y15_N0, M10K_X38_Y13_N0, M10K_X22_Y6_N0, M10K_X22_Y11_N0, M10K_X30_Y22_N0, M10K_X22_Y21_N0, M10K_X11_Y10_N0, M10K_X22_Y22_N0, M10K_X22_Y20_N0, M10K_X22_Y19_N0, M10K_X30_Y9_N0, M10K_X30_Y12_N0, M10K_X30_Y16_N0, M10K_X30_Y20_N0, M10K_X11_Y14_N0, M10K_X38_Y16_N0, M10K_X30_Y7_N0, M10K_X22_Y10_N0, M10K_X38_Y11_N0, M10K_X38_Y15_N0, M10K_X22_Y18_N0, M10K_X38_Y18_N0, M10K_X22_Y4_N0, M10K_X30_Y18_N0, M10K_X11_Y9_N0, M10K_X11_Y12_N0, M10K_X11_Y19_N0, M10K_X3_Y12_N0, M10K_X22_Y16_N0, M10K_X22_Y8_N0, M10K_X22_Y17_N0, M10K_X11_Y18_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+-----------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 7,356 / 140,056 ( 5 % ) ;
; C12 interconnects            ; 193 / 6,048 ( 3 % )     ;
; C2 interconnects             ; 2,479 / 54,648 ( 5 % )  ;
; C4 interconnects             ; 1,243 / 25,920 ( 5 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 358 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 928 / 36,960 ( 3 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 356 / 5,984 ( 6 % )     ;
; R14/C12 interconnect drivers ; 439 / 9,504 ( 5 % )     ;
; R3 interconnects             ; 2,928 / 60,192 ( 5 % )  ;
; R6 interconnects             ; 5,439 / 127,072 ( 4 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 68        ; 0            ; 68        ; 0            ; 0            ; 68        ; 68        ; 0            ; 68        ; 68        ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 68           ; 0         ; 68           ; 68           ; 0         ; 0         ; 68           ; 0         ; 0         ; 16           ; 68           ; 68           ; 68           ; 68           ; 16           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 65.9              ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                             ;
+-----------------------------------+-----------------------------------+-------------------+
; Source Register                   ; Destination Register              ; Delay Added in ns ;
+-----------------------------------+-----------------------------------+-------------------+
; Timer:devTimer|count[20]_OTERM399 ; Timer:devTimer|count[23]_OTERM433 ; 0.865             ;
; Timer:devTimer|count[3]_OTERM267  ; Timer:devTimer|count[23]_OTERM433 ; 0.857             ;
; Timer:devTimer|count[3]_OTERM269  ; Timer:devTimer|count[23]_OTERM433 ; 0.857             ;
; Timer:devTimer|ready_OTERM423     ; Timer:devTimer|count[30]_OTERM427 ; 0.839             ;
; Timer:devTimer|count[16]_OTERM391 ; Timer:devTimer|count[23]_OTERM433 ; 0.834             ;
; Timer:devTimer|count[14]_OTERM379 ; Timer:devTimer|count[23]_OTERM433 ; 0.812             ;
; Timer:devTimer|count[18]_OTERM339 ; Timer:devTimer|count[23]_OTERM433 ; 0.804             ;
; Timer:devTimer|count[11]_OTERM333 ; Timer:devTimer|count[23]_OTERM433 ; 0.795             ;
; Timer:devTimer|count[3]_OTERM271  ; Timer:devTimer|count[23]_OTERM433 ; 0.760             ;
; Timer:devTimer|count[19]_OTERM349 ; Timer:devTimer|count[23]_OTERM433 ; 0.695             ;
; Debouncer:devSW|current[9]        ; Debouncer:devSW|overflow          ; 0.663             ;
; Debouncer:devSW|counter[31]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[30]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[29]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[28]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[27]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[25]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[24]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[23]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[22]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[21]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[20]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[26]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[19]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[18]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[16]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[15]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[17]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[13]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[12]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[11]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[10]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[9]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[8]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[7]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[6]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[5]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[4]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[3]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[2]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[14]       ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[1]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Debouncer:devSW|counter[0]        ; Debouncer:devSW|counter[5]        ; 0.598             ;
; Timer:devTimer|count[24]_OTERM281 ; Timer:devTimer|count[29]_OTERM439 ; 0.540             ;
; isnop_A                           ; PC[8]                             ; 0.500             ;
; Debouncer:devKEY|counter[31]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[30]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[29]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[28]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[27]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[25]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[24]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[26]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[23]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[22]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[21]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[20]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[19]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[18]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[17]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[16]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[15]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[13]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[12]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[11]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[10]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[9]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[8]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[14]      ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[7]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[5]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[4]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[3]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[2]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[6]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[1]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; Debouncer:devKEY|counter[0]       ; Debouncer:devKEY|counter[0]       ; 0.465             ;
; RTreg_A[23]_OTERM249              ; wmemval_M[23]                     ; 0.440             ;
; RTreg_A[23]_OTERM245              ; wmemval_M[23]                     ; 0.436             ;
; memaddr_M[10]                     ; aluin2_A[10]                      ; 0.429             ;
; RTreg_A[23]_OTERM251              ; wmemval_M[23]                     ; 0.416             ;
; memaddr_M[1]                      ; aluin2_A[1]                       ; 0.396             ;
; Debouncer:devKEY|ready            ; Debouncer:devKEY|overflow         ; 0.388             ;
; RTreg_A[23]_OTERM247              ; wmemval_M[23]                     ; 0.387             ;
; Debouncer:devSW|ready             ; Debouncer:devSW|overflow          ; 0.371             ;
; memaddr_M[16]                     ; regs[0][2]                        ; 0.365             ;
; dmem_rtl_0_bypass[42]             ; aluin2_A[6]                       ; 0.364             ;
; PC[15]                            ; RTreg_A[1]                        ; 0.361             ;
; PC[14]                            ; RTreg_A[1]                        ; 0.361             ;
; PC[13]                            ; RTreg_A[1]                        ; 0.361             ;
; PC[12]                            ; RTreg_A[1]                        ; 0.361             ;
; PC[11]                            ; RTreg_A[1]                        ; 0.361             ;
; regs[0][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[1][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[2][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[3][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[4][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[5][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[6][1]                        ; RTreg_A[1]                        ; 0.361             ;
; regs[7][1]                        ; RTreg_A[1]                        ; 0.361             ;
+-----------------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "Project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): Plloc:myPll|Plloc_0002:plloc_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1236 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'Project.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {myPll|plloc_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 36 -duty_cycle 50.00 -name {myPll|plloc_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {myPll|plloc_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: myPll|plloc_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.777 myPll|plloc_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   11.111 myPll|plloc_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 1 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 2 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during the Fitter is 3.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Users/theon/Desktop/Conte-Lake/4. Input_Output/assignment4/Project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1519 megabytes
    Info: Processing ended: Mon Apr 17 22:45:18 2017
    Info: Elapsed time: 00:01:25
    Info: Total CPU time (on all processors): 00:01:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/theon/Desktop/Conte-Lake/4. Input_Output/assignment4/Project.fit.smsg.


