---
layout: post
title: Makefile 使用总结
date: 2019-03-09
categories: C/C++
tags: MakeFile
---
# Makefile 使用总结
##1. Makefile 简介
Makefile 是和 make 命令一起配合使用的.  

###1.1 Makefile 主要的 5个部分 (显示规则, 隐晦规则, 变量定义, 文件指示, 注释)

* Makefile基本格式如下:

	```
	target ... : prerequisites ...
		command
	...
	...
	```

	* `target` - 目标文件, 可以是 Object File, 也可以是可执行文件
	* `prerequisites` - 生成 target 所需要的文件或者目标
	* `command`- make需要执行的命令 (任意的shell命令), Makefile中的命令必须以 [tab] 开头
 

1. **显示规则** :: 说明如何生成一个或多个目标文件(包括 生成的文件, 文件的依赖文件, 生成的命令)
2. **隐晦规则** :: make的自动推导功能所执行的规则
3. **变量定义** :: Makefile中定义的变量
4. **文件指示** :: Makefile中引用其他Makefile; 指定Makefile中有效部分; 定义一个多行命令
5. **注释** :: Makefile只有行注释 "#", 如果要使用或者输出"#"字符, 需要进行转义, "\#"
 

###1.2 GNU make 的工作方式

1. 读入主Makefile (主Makefile中可以引用其他Makefile)
2. 读入被include的其他Makefile
3. 初始化文件中的变量
4. 推导隐晦规则, 并分析所有规则
5. 为所有的目标文件创建依赖关系链
6. 根据依赖关系, 决定哪些目标要重新生成
7. 执行生成命令
 

##2. Makefile 初级语法
###2.1 Makefile 规则

####2.1.1 规则语法

* 规则主要有2部分: 依赖关系 和 生成目标的方法.

* 语法有以下2种:

	```
	target ... : prerequisites ...
		command
	...
	```
	或者

	```
	target ... : prerequisites ; command
		command
	...
	```
   **注: command太长, 可以用 "\\" 作为换行符**

 

####2.1.2 规则中的通配符

* `*`   :: 表示任意一个或多个字符
* `?`     :: 表示任意一个字符
* `[...]` :: ex. `[abcd]` 表示a,b,c,d中任意一个字符, `[^abcd]`表示除a,b,c,d以外的字符, `[0-9]`表示 0~9中任意一个数字
* `~`     :: 表示用户的home目录
 

####2.1.3 路径搜索

当一个Makefile中涉及到大量源文件时(这些源文件和Makefile极有可能不在同一个目录中),这时, 最好将源文件的路径明确在Makefile中, 便于编译时查找. Makefile中有个特殊的变量 VPATH 就是完成这个功能的.指定了 VPATH 之后, 如果当前目录中没有找到相应文件或依赖的文件, Makefile 回到 VPATH 指定的路径中再去查找..

* VPATH 使用方法:
	* `vpath <directories>`            :: 当前目录中找不到文件时, 就从<directories>中搜索
	
		```
		# 示例1 - 当前目录中找不到文件时, 按顺序从src目录 ../parent-dir目录中查找文件
		VPATH src:../parent-dir   
		```
	* `vpath <pattern> <directories>`  :: 符合<pattern>格式的文件, 就从<directories>中搜索

		```
		# 示例2 - .h结尾的文件都从 ./header 目录中查找
		VPATH %.h ./header   
		```
	* `vpath <pattern>`                :: 清除符合<pattern>格式的文件搜索路径

		```
		# 示例3 - 清除示例2中设置的规则
		VPATH %.h  
		```
	* `vpath`                          :: 清除所有已经设置好的文件路径

		```
		# 示例4 - 清除所有VPATH的设置
		VPATH 
		```
 
###2.2 Makefile 中的变量

####2.2.1 变量定义 ( = or := )
```
OBJS = programA.o programB.o
OBJS-ADD = $(OBJS) programC.o
# 或者
OBJS := programA.o programB.o
OBJS-ADD := $(OBJS) programC.o
```
其中 `=` 和 `:=` 的区别在于, `:=` 只能使用前面定义好的变量, `=` 可以使用后面定义的变量

* 测试 `=`

	```
	# Makefile内容
	OBJS2 = $(OBJS1) programC.o
	OBJS1 = programA.o programB.o
	
	all:
		@echo $(OBJS2)
	# bash中执行 make, 可以看出虽然 OBJS1 是在 OBJS2 之后定义的, 但在 OBJS2中可以提前使用
	$ make
	programA.o programB.o programC.o
	```
 

* 测试 `:=`

	```
	# Makefile内容
	OBJS2 := $(OBJS1) programC.o
	OBJS1 := programA.o programB.o
	
	all:
		@echo $(OBJS2)
		
	# bash中执行 make, 可以看出 OBJS2 中的 $(OBJS1) 为空
	$ make
	programC.o
	```
 

#### 2.2.2 变量替换

```
# Makefile内容
SRCS := programA.c programB.c programC.c
OBJS := $(SRCS:%.c=%.o)

all:
    @echo "SRCS: " $(SRCS)
    @echo "OBJS: " $(OBJS)

# bash中运行make
$ make
SRCS:  programA.c programB.c programC.c
OBJS:  programA.o programB.o programC.o
```
 

####2.2.3 变量追加值 +=

```
# Makefile内容
SRCS := programA.c programB.c programC.c
SRCS += programD.c

all:
    @echo "SRCS: " $(SRCS)

# bash中运行make
$ make
SRCS:  programA.c programB.c programC.c programD.c
```
 

####2.2.4 变量覆盖 override

作用是使 Makefile中定义的变量能够覆盖 make 命令参数中指定的变量

* 语法:

	```
	override <variable> = <value>
	override <variable> := <value>
	override <variable> += <value>
	``` 


* 示例:

	```
	# Makefile内容 (没有用override)
	SRCS := programA.c programB.c programC.c

	all:
		@echo "SRCS: " $(SRCS)

	# bash中运行make
	$ make SRCS=nothing
	SRCS:  nothing

	#################################################

	# Makefile内容 (用override)
	override SRCS := programA.c programB.c programC.c

	all:
		@echo "SRCS: " $(SRCS)

	# bash中运行make
	$ make SRCS=nothing
	SRCS:  programA.c programB.c programC.c
	```
 

2.2.5 目标变量

作用是使变量的作用域仅限于这个目标(target), 而不像之前例子中定义的变量, 对整个Makefile都有效.

* 语法:

	```
	<target ...> :: <variable-assignment>
	<target ...> :: override <variable-assignment> 
	(override作用参见 变量覆盖的介绍)
	```

* 示例:

	```
	# Makefile 内容
	SRCS := programA.c programB.c programC.c

	target1: TARGET1-SRCS := programD.c
	target1:
		@echo "SRCS: " $(SRCS)
		@echo "SRCS: " $(TARGET1-SRCS)
	
	target2:
		@echo "SRCS: " $(SRCS)
		@echo "SRCS: " $(TARGET1-SRCS)

	# bash中执行make
	$ make target1
	SRCS:  programA.c programB.c programC.c
	SRCS:  programD.c

	$ make target2     <-- target2中显示不了 $(TARGET1-SRCS)
	SRCS:  programA.c programB.c programC.c
	SRCS:
	```
 

###2.3 Makefile 命令前缀

Makefile 中书写shell命令时可以加2种前缀 `@` 和 `-`, 或者不用前缀.

3种格式的`shell`命令区别如下:

* 不用前缀 :: 输出执行的命令以及命令执行的结果, 出错的话停止执行
* 前缀 `@`   :: 只输出命令执行的结果, 出错的话停止执行
* 前缀 `-`   :: 命令执行有错的话, 忽略错误, 继续执行
 

示例:

```
# Makefile 内容 (不用前缀)
all:
    echo "没有前缀"
    cat this_file_not_exist
    echo "错误之后的命令"       <-- 这条命令不会被执行

# bash中执行 make
$ make
echo "没有前缀"             <-- 命令本身显示出来
没有前缀                    <-- 命令执行结果显示出来
cat this_file_not_exist
cat: this_file_not_exist: No such file or directory
make: *** [all] Error 1

###########################################################

# Makefile 内容 (前缀 @)
all:
    @echo "没有前缀"
    @cat this_file_not_exist
    @echo "错误之后的命令"       <-- 这条命令不会被执行

# bash中执行 make
$ make
没有前缀                         <-- 只有命令执行的结果, 不显示命令本身
cat: this_file_not_exist: No such file or directory
make: *** [all] Error 1

###########################################################

# Makefile 内容 (前缀 -)
all:
    -echo "没有前缀"
    -cat this_file_not_exist
    -echo "错误之后的命令"       <-- 这条命令会被执行

# bash中执行 make
$ make
echo "没有前缀"             <-- 命令本身显示出来
没有前缀                    <-- 命令执行结果显示出来
cat this_file_not_exist
cat: this_file_not_exist: No such file or directory
make: [all] Error 1 (ignored)
echo "错误之后的命令"       <-- 出错之后的命令也会显示
错误之后的命令              <-- 出错之后的命令也会执行
```
 

###2.4 伪目标

伪目标并不是一个"目标(target)", 不像真正的目标那样会生成一个目标文件.

典型的伪目标是 Makefile 中用来清理编译过程中中间文件的 clean 伪目标, 一般格式如下:

```
.PHONY: clean   <-- 这句没有也行, 但是最好加上
clean:
    -rm -f *.o
``` 

###2.5 引用其他的 Makefile

* 语法: `include <filename>  (filename 可以包含通配符和路径)`

* 示例:

	```
	# Makefile 内容
	all:
		@echo "主 Makefile begin"
		@make other-all
		@echo "主 Makefile end"
		
		include ./other/Makefile
		
	# ./other/Makefile 内容
	other-all:
		@echo "other makefile begin"
		@echo "other makefile end"

	# bash中执行 make
	$ ll
	total 20K
	-rw-r--r-- 1 wangyubin wangyubin  125 Sep 23 16:13 Makefile
	-rw-r--r-- 1 wangyubin wangyubin  11K Sep 23 16:15 makefile.org   <-- 这个文件不用管
	drwxr-xr-x 2 wangyubin wangyubin 4.0K Sep 23 16:11 other
	$ ll other/
	total 4.0K
	-rw-r--r-- 1 wangyubin wangyubin 71 Sep 23 16:11 Makefile

	$ make
	主 Makefile begin
	make[1]: Entering directory `/path/to/test/makefile'
	other makefile begin
	other makefile end
	make[1]: Leaving directory `/path/to/test/makefile'
	主 Makefile end
```
 

###2.6 查看C文件的依赖关系

写 Makefile 的时候, 需要确定每个目标的依赖关系.

GNU提供一个机制可以查看C代码文件依赖那些文件, 这样我们在写 Makefile 目标的时候就不用打开C源码来看其依赖那些文件了.

比如, 下面命令显示内核源码中 virt/kvm/kvm_main.c 中的依赖关系

```
$ cd virt/kvm/
$ gcc -MM kvm_main.c 
kvm_main.o: kvm_main.c iodev.h coalesced_mmio.h async_pf.h   <-- 这句就可以加到 Makefile 中作为编译 kvm_main.o 的依赖关系
```

###2.7 make 退出码
Makefile的退出码有以下3种：

* 0 :: 表示成功执行
* 1 :: 表示make命令出现了错误
* 2 :: 使用了 "-q" 选项, 并且make使得一些目标不需要更新
 

###2.8 指定 Makefile， 指定特定目标

* 默认执行 make 命令时, GNU make在当前目录下依次搜索下面3个文件 `GNUmakefile`, `makefile`, `Makefile`,找到对应文件之后, 就开始执行此文件中的第一个目标(target). 如果找不到这3个文件就报错.
* 非默认情况下, 可以在 make 命令中指定特定的 Makefile 和特定的目标.

	示例：

	```
	# Makefile文件名改为 MyMake, 内容
	target1:
		@echo "target [1]  begin"
		@echo "target [1]  end"
	
	target2:
		@echo "target [2]  begin"
		@echo "target [2]  end"

	# bash 中执行 make
	$ ls
	Makefile
	$ mv Makefile MyMake
	$ ls
	MyMake
	$ make         <-- 找不到默认的 Makefile
	make: *** No targets specified and no makefile found.  Stop.
	$ make -f MyMake      <-- 指定特定的Makefile
	target [1]  begin
	target [1]  end
	$ make -f MyMake target2 <-- 指定特定的目标(target)
	target [2]  begin
	target [2]  end
	```
 

###2.9 make 参数介绍

make 的参数有很多, 可以通过 `make -h` 去查看, 下面只介绍几个我认为比较有用的.
 
|参数|含义|
|-----|----|
|--debug[=<options>]|输出make的调试信息, options 可以是 a, b, v|
|-j --jobs	|同时运行的命令的个数, 也就是多线程执行 Makefile|
|-r --no-builtin-rules|	禁止使用任何隐含规则|
|-R --no-builtin-variabes|	禁止使用任何作用于变量上的隐含规则|
|-B --always-make|	假设所有目标都有更新, 即强制重编译|
 

###2.10 Makefile 隐含规则

这里只列一个和编译C相关的.

编译C时，<n>.o 的目标会自动推导为 <n>.c

```
# Makefile 中
main : main.o
    gcc -o main main.o

#会自动变为:
main : main.o
    gcc -o main main.o

main.o: main.c    <-- main.o 这个目标是隐含生成的
    gcc -c main.c
```
 

###2.11 隐含规则中的 命令变量 和 命令参数变量

####2.11.1 命令变量, 书写Makefile可以直接写 shell时用这些变量.

下面只列出一些C相关的

|变量名|含义|
|---|---|
|RM|	rm -f|
|AR|	ar|
|CC|	cc|
|CXX|	g++|
示例:

```
# Makefile 内容
all:
    @echo $(RM)
    @echo $(AR)
    @echo $(CC)
    @echo $(CXX)

# bash 中执行make, 显示各个变量的值
$ make
rm -f
ar
cc
g++
```
 

####2.11.2 命令参数变量

|变量名|含义|
|---|---|
|ARFLAGS	|AR命令的参数|
|CFLAGS	|C语言编译器的参数|
|CXXFLAGS|	C++语言编译器的参数|
 

示例: 下面以 CFLAGS 为例演示

```
# test.c 内容
#include <stdio.h>

int main(int argc, char *argv[])
{
    printf ("Hello Makefile\n");
    return 0;
}

# Makefile 内容
test: test.o
    $(CC) -o test test.o

# bash 中用 make 来测试
$ ll
total 24K
-rw-r--r-- 1 wangyubin wangyubin  69 Sep 23 17:31 Makefile
-rw-r--r-- 1 wangyubin wangyubin 14K Sep 23 19:51 makefile.org   <-- 请忽略这个文件
-rw-r--r-- 1 wangyubin wangyubin 392 Sep 23 17:31 test.c

$ make
cc    -c -o test.o test.c
cc -o test test.o               <-- 这个是自动推导的

$ rm -f test test.o

$ make CFLAGS=-Wall        <-- 命令中加的编译器参数自动追加入下面的编译中了
cc -Wall   -c -o test.o test.c
cc -o test test.o
```
 

2.12 自动变量

Makefile 中很多时候通过自动变量来简化书写, 各个自动变量的含义如下:

|自动变量|含义|
|----|-----|
|$@	|目标集合|
|$%	|当目标是函数库文件时, 表示其中的目标文件名|
|$<	|第一个依赖目标. 如果依赖目标是多个, 逐个表示依赖目标|
|$?	|比目标新的依赖目标的集合|
|$^	|所有依赖目标的集合, 会去除重复的依赖目标|
|$+	|所有依赖目标的集合, 不会去除重复的依赖目标|
|$*|	这个是GNU make特有的, 其它的make不一定支持|
 

