# Day2 3→8 译码器（3-to-8 Decoder）

## 数据选择器转向译码器
在完成 Day1 多路选择器相关练习后，本阶段开始接触 **译码器（Decoder）** 这一类
典型的组合逻辑模块。

3→8 译码器是地址译码、片选控制、状态展开等电路中的基础单元，
本作业用于加深对 **输入编码 → 输出独热码（One-Hot）** 之间关系的理解。

---

## 功能

### 1️⃣ 输入 / 输出信号
- **输入**
  - `in[2:0]`：3 位编码输入
- **输出**
  - `out[7:0]`：8 位译码输出（One-Hot）

---

### 2️⃣ 逻辑关系说明
当 `in` 取不同值时，输出关系如下：

| in  | out[7:0] |
|-----|----------|
| 000 | 0000_0001 |
| 001 | 0000_0010 |
| 010 | 0000_0100 |
| 011 | 0000_1000 |
| 100 | 0001_0000 |
| 101 | 0010_0000 |
| 110 | 0100_0000 |
| 111 | 1000_0000 |

---

##  设计实现思路
- 使用 **组合逻辑** 实现，不引入时钟
- 采用 `case(in)` 方式描述译码关系
- 默认将输出清零，避免综合出锁存器
- 输出采用 **独热编码（One-Hot）**，便于后续模块直接使用

---

## 仿真与验证
- 对 `in` 从 `3'b000` 遍历到 `3'b111`
- 检查是否始终只有一位输出为 `1`
- 验证不存在：
  - 多位同时为高
  - 输出全为 `X` 或保持上一次状态的情况

---
