### **ğŸ”§ Verilog ì‹œë®¬ë ˆì´ì…˜ Trouble Shooting**  

#### **Verilog ì‹œë®¬ë ˆì´ì…˜ì´ ì‘ë™í•˜ì§€ ì•ŠëŠ” ë¬¸ì œ ë°œìƒ**  
ğŸ” **ë¬¸ì œ:**   
ì„¤ê³„í•œ ê°€ì‚°ê¸° ëª¨ë“ˆ(`adder.v`, `adder_tb.v`) ì»´íŒŒì¼ì„ ìœ„í•´ ê´€ë ¨ Python library(`Pyverilog`) ë¥¼ importí•˜ì—¬ python íŒŒì¼ ë‚´ë¶€ì—ì„œ ì»´íŒŒì¼ì„ ì‹œë„í•¨

ğŸ’¡ **ì›ì¸ ë¶„ì„:**  
- **PyverilogëŠ” ì •ì  ë¶„ì„ ë„êµ¬ì¼ ë¿ ì‹¤ì œ ì‹œë®¬ë ˆì´ì…˜ì„ ìˆ˜í–‰í•˜ì§€ ì•ŠìŒ**.  
- Verilog ì½”ë“œë¥¼ ì‹¤í–‰í•˜ë ¤ë©´ ë³„ë„ì˜ **Verilog ì‹œë®¬ë ˆì´í„°(ì˜ˆ: `iverilog` ë˜ëŠ” `ModelSim`)**ê°€ í•„ìš”í•¨ì„ ë°œê²¬  

âœ… **í•´ê²° ë°©ë²•:**  
- í˜„ì¬ **GitHub Actionsì—ì„œ Linux ê°€ìƒ í™˜ê²½ì„ ì‚¬ìš©** ì¤‘ì´ë¯€ë¡œ, í•´ë‹¹ í™˜ê²½ì—ì„œ `iverilog`ë¥¼ ì„¤ì¹˜ í›„ linux í™˜ê²½ì—ì„œ Verilog ì‹œë®¬ë ˆì´ì…˜ ìˆ˜í–‰ 
- `iverilog` ì„¤ì¹˜ í›„, ë‹¤ìŒ ëª…ë ¹ì–´ë¥¼ ì‹¤í–‰í•˜ì—¬ Verilog ì‹œë®¬ë ˆì´ì…˜ ìˆ˜í–‰:  

```yaml
- name: Install Icarus Verilog
    run: sudo apt-get update && sudo apt-get install -y iverilog  # iverilog ì„¤ì¹˜

- name:  Run Verilog
    run: iverilog -o adder_sim verilog/adder.v verilog/adder_n.v verilog/adder_tb.v  # Verilog ì»´íŒŒì¼
```

### ğŸ¯ **ê²°ê³¼**  
âœ… **Verilog ì‹œë®¬ë ˆì´ì…˜ ì •ìƒ ë™ì‘ í™•ì¸**  
- `iverilog` ì„¤ì¹˜ í›„ linux í™˜ê²½ì—ì„œ iverilogë¥¼ ì‹¤í–‰í•˜ì—¬ `adder_tb.v`ì™€ `adder.v`ë¥¼ ì •ìƒì ìœ¼ë¡œ ì»´íŒŒì¼
  
âœ… **GitHub Actionsì—ì„œ ìë™ ì‹¤í–‰ ê°€ëŠ¥**  
- GitHub Actions CI/CD íŒŒì´í”„ë¼ì¸ì—ì„œ Verilog ì‹œë®¬ë ˆì´ì…˜ì´ ìë™ìœ¼ë¡œ ì‹¤í–‰ë˜ë©°, ë¹Œë“œ í”„ë¡œì„¸ìŠ¤ê°€ ì •ìƒì ìœ¼ë¡œ ë™ì‘í•¨.  
- í–¥í›„ Testbench ê²€ì¦ ê³¼ì •ì—ì„œ Verilog í…ŒìŠ¤íŠ¸ ê²°ê³¼ë¥¼ ë¡œê·¸ë¡œ í™•ì¸ ê°€ëŠ¥.  
