 # 概论作业3
高速缓存的核心是SRAM。其中有存储晶体管电路（锁存器）、控制电路、地址转换电路等。其列位数与主存相等，行位数远小于主存。  
工作时，CPU访问缓存，此时若缓存中有对应数据，则读取并交给CPU，若无数据，则进入下级存储进行读取程序，并将最终读取所得数据存入该缓存中。每列缓存配有一个访问计数器，当缓存内空间已满且有新数据到达时，主控会比较各个计数器的数值大小，取最大的擦除并写入新数据、将本列计数器置 0、其余列计数器 +1。以此达到缓存“回收利用”的目的。  
多级缓存的存在提升了命中率，假设共有N级缓存，每级缓存的命中率均为 T ，则未命中的部分为 (1-T) ，未命中部分进入下级缓存寻找，如此循环，最终有1-(1-T)^N的数据命中。所以当T为定值时，N越大命中率越高。
