
## 指令集

按功能分以下几类：

    处理器内传送数据(MOV)
    存储器访问
        立即数偏移(前序)
        PC相关寻址(文本)
        寄存器偏移(前序)
        后序
        多加载和多存储
        压栈和出栈
        SP相关寻址
        非特权访问等级下的加载和存储
        排他访问
    算数运算(ADD/SUB)
    逻辑运算(AND/ORR/BIC/ORN/EOR)
    移位和循环移位运算(ASR/LSL/LSR/ROR)
    转换(展开和反转顺序)运算
    位域处理指令
    程序流控制
        跳转(B/BX)
        函数调用(Bl/BLX)
        条件跳转
        比较和条件跳转的组合
        条件执行(IF-THEN指令)
        表格跳转
    乘累加(MAC)指令
    除法指令
    存储器屏障指令
    异常相关指令
        CPSIE I    _enable_irq();        PRIMASK
        CPSID I    _disable_irq();
        CPSIE F    _enable_fault_irq();  FAULTMASK
        CPSID F    _disable_fault_irq();
    休眠模式相关指令
        WFI    _WFI();    //等待中断，进入休眠
        WFE    _WFE();    //等待事件，条件进入休眠
        SEV    _SEV();    //发送事件
    其他指令
        NOP    _NOP();    //什么也不做(延时)
    
    Cortex-M4支持增强DSP指令：
        SIMD运算和打包指令
        快速乘法和MAC指令
        饱和运算
        浮点指令(前提是浮点单元存在)
    

---

## 存储器系统

特性：

    多个总线接口
    基于AMBA的总线接口设计
    同时支持小端和大端
    支持非对齐数据传输
    支持排他传输
    可位寻址的存储器空间
    不同存储器区域的存储器属性和访问权限
    可选的存储器保护单元(MPU)

#### 存储器映射

存储器区域：

    0x00000000~0x1FFFFFFF    代码    512MB    (程序代码、默认向量表、数据访问)
    0x20000000~0x3FFFFFFF    SRAM    512MB
    0x40000000~0x5FFFFFFF    外设    512MB
    0x60000000~0x9FFFFFFF    RAM     1GB      (片外存储器、程序代码、数据)
    0xA0000000~0xDFFFFFFF    设备    1GB      (片外外设)
    0xE0000000~0xFFFFFFFF    系统    512MB
        内部私有外设总线(PPB)        0xE0040000~0xE00FFFFF    (NVIC/SysTick/MPU/调试部件)
        外部私有外设总线(PPB)        0xE0040000~0xE00FFFFF
        供应商定义区域               0xE0100000~0xFFFFFFFF
        
存储器映射中的各种内置部件：**NVIC/MPU/SysTick/SCB/FPU/FPB/DWT/ITM/ETM/TPIU/ROM表**

#### 连接处理器到存储器和外设
提供基于 **AMBA(高级微控制器总线架构)** 的通用总线接口。主要的总线接口使用 **AHB(AMBA高性能总线)** Lite协议，而 **APB** 协议则用作私有外设总线(PPB)，它主要用于调试部件。
CODE存储器区域已经将总线接口从系统总线中独立出来以提高性能。这样，数据访问和取指可以并行执行，并且会加快中断响应，在中断处理期间，栈访问和读取程序映像中的向量表可以同时执行。

设计多个外设总线段，可以让每个总线运行在不同的速度下以节省功耗，还可以带来更大的系统带宽。

在内部总线系统中设计多个总线主控设备，对于内部总线系统中的AHB连接，多个总线主设备可以同时执行对不同存储器或外设的访问。若两个主设备试图同时访问同一个总线从部件，总线矩阵中的内部仲裁会将低优先级主设备的传输延迟，而更高优先级的会首先通过。

#### 数据对齐和非对齐数据访问支持

限制：

    多加载/存储指令不支持非对齐传输
    栈操作指令(PUSH/POP)必须是对齐的
    排他访问(如LDREX或STREX)必须是对齐的，否则会触发错误异常(使用错误)
    位段操作不支持非对齐传输
    
若追求更高的性能，确保数据处于合适的对齐是有必要的

C编译器只会在以下情况中产生非对齐传输：

    直接操作指针
    包含非对齐数据的数据结构增加“_packed”属性
    内联/嵌入式汇编代码

#### 存储器访问属性

**可缓冲、可缓存、可执行、可共享**

#### 微控制器中的存储器系统

**Bootloader**
**存储器重映射**
**存储器别名**

将Bootloader放入系统的原因：
    1. 提供Flash编程功能。
    2. 提供通信协议栈等额外的固件。
    3. 提供芯片内置的自检功能(BIST)。
    
当系统开始时执行Bootloader，系统上电启动时必须要位于地址0处。一般Bootloader可从地址0利用存储器地址别名进行访问，别名可被关闭。由于Bootloader位于地址0，每次系统启动时都会执行，因此无须进行存储器重映射。向量表可以利用处理器提供的向量表重定位特性进行重定位，在处理取向量时无须进行重映射。


#### bl606的数据在cortex-m4框架下的实现：

  预定义存储器映射                 |  BL606区域  |   实现
  :--------:                       |   :----:    |  :---:
0x00000000~0x1FFFFFFF/512MB/代码   |   CPU SYS   |IROM(NP)/IROM(AP)/ITCM(AP)/DTCM(AP)/ITCM(NP)/DTCM(NP)/XIP(AP)/XIP(NP)
0x20000000~0x3FFFFFFF/512MB/SRAM   |   SYS RAM   |OCRAM/PSRAM
0x40000000~0x5FFFFFFF/512MB/外设   |  AHB1/AHB2  |AHB1(DMA/eFuse/SPI...) AHB2(UART/I2C/PWM/TIMER/PSRAM(reg)...)
0x60000000~0x9FFFFFFF/1GB/RAM      |    WIFI     |Share RAM/IPC/Share RAM(mirror)
0xA0000000~0xDFFFFFFF/1GB/设备     |    NONE     |  NONE
0xE0000000~0xFFFFFFFF/512MB/系统   |    NONE     |  NONE



















































