---
layout: default
---

# RISC-V 双周简报 (2017-08-03)

## RV新闻


## 技术讨论

### [直接缓存操作(explicit cache control)指令第3版](https://groups.google.com/a/groups.riscv.org/forum/#!msg/isa-dev/Xa1y68PxjAU/MB2rLM1zAAAJ)

[Jacob Bachmeyer](mailto:jcb62281@gmail.com) 又提出了直接缓存操作指令的第3版。
直接缓存操作指令扩展了FENCE指令还未用的指令空间。
其主要的功能包括：
+ FENCE(有的架构也叫barrier)
  - FENCE.I 原有的指令fence
  - FENCE.RD 带区间的数据fence
  - FENCE.RI 带区间的指令fence
+ 预取
  - CACHE.PREFETCH(0-3) 在L0至L3预取数据
  - CACHE.PREFETCH.WRITE 预取数据并获得可写权限
  - CACHE.PREFETCH.ONCE 欲取数据并暗示只读一次(assistant cache)
  - CACHE.PREFETCH.I 预取指令
+ 缓存锁定(把部分缓存的区域变成scratchpad)
  - CACHE.PIN 锁定数据区域
  - CACHE.UNPIN 解锁数据区域
  - CACHE.PIN.I 锁定指令区域
  - CACHE.UNPIN.I 解锁指令区域
+ 缓存清理(flush)
  - CACHE.WRITE 强制写回缓冲区域（但不失效）
  - CACHE.FLUSH 清除缓冲区域（写回并失效）
+ 其他破坏性缓存操作
  - CACHE.DISCARD 直接失效缓存区域（数据丢失，用于抛弃无用数据而避免写回）
  - CACHE.RELAX 为写操作直接初始化缓存区域而不读取数据（已知数据会被彻底覆盖时，可以直接创建缓存数据同时标记已修改）

在上几个版本中，讨论的重点时缓存操作的功能，执行方式等等。这一次的讨论好像集中在不同指令的命名，其中CACHE.RELAX时意见最大的一个(小编也这么认为)。具体的讨论可着重看这么几段：
- [初始提议](https://groups.google.com/a/groups.riscv.org/forum/#!msg/isa-dev/Xa1y68PxjAU/MB2rLM1zAAAJ)
- [Allen Baum的总结](https://groups.google.com/a/groups.riscv.org/forum/#!msg/isa-dev/Xa1y68PxjAU/WlbR93D0AAAJ)


## 代码更新

### [Rocket-chip阅读笔记](https://github.com/cnrv/rocket-chip-read)

[宋威](http://wsong83.github.io/)正在努力理解最新的Rocket-chip源码。
其目的是让[lowRISC](http://lowrisc.org)使用最新的Rocket处理器，从而支持priv 1.10，断点调试，中断配置等等。
在阅读的同时，也将对Rocket-chip代码的分析整理成文档。
阅读还在进行中，Rocket-chip的代码也在不断更新，阅读笔记也会适时更新。
笔记中如果出现错误，或者笔记还没有覆盖的代码，希望大家能帮忙一起完成。

### [Rocket-chip代码结构调整](https://github.com/freechipsproject/rocket-chip/pull/875)

Freechipsproject/rocket-chip经历了一次较大的结构调整。
其中包括:
- 更名和合并原有总线至sbus, pbus, ibus和memBuses。
- 重定义Tile的代码封装。
- DTS(device tree)归入BaseCoreplex。
- 外设默认设置并入BaseCoreplexConfig。

> ([hcook](https://github.com/hcook))
>
> Combine Coreplex and System Module Hierarchies:
> - RocketCoreplex is now extended by ExampleRocketTop to create the top-level module
> - L1toL2 network and systemBus are now sbus
> - coreplexBus and peripheralBus are now pbus
> - intBus and int_xbar are now ibus
> - mem is now memBuses
> - Peripheral devices attach to pbus and ibususing traits in the devices package
> - External ports now attach to sbus using traits in the coreplex package
> - New wrapper classes RocketTileWrapper and TLBusWrapper
> - DTS functionality handled in BaseCoreplex
> - BaseCoreplexConfig contains default peripheral settings



## 安全点评


## 微群热点


## 行业视角
	

## 市场相关


## 暴走事件

### 八月
+ RISC-V at [HotChips](https://www.hotchips.org/), 20-22 August 2017 at Cupertino, California.

### 十月
+ [OSDT开源开发工具大会2017](http://www.hellogcc.org/?p=34315)（也就是原HelloGCC会议）将在10月下旬在北京举办，话题和赞助征集已经开始。话题内容包括“面向RISCV等新硬件的基础软件支持”，各位不要错过。
+ [开源经济学研究-2017年年会邀请函](http://www.open-source-economics.org/open_source_economics_2017.html)
+ RISC-V at the [Linley Processor Conference](http://www.linleygroup.com/events/event.php?num=43), 4-5 October 2017 at Santa Clara, California.
+ [First Workshop on Computer Architecture Research with RISC-V (CARRV 2017)](https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017), 14 October at Boston, Massachusetts, co-located with MICRO 2017.


## 招聘简讯

_若有任何体系结构、IC设计、软件开发的招聘信息发布欢迎联系我们！_
 
----

整理编集: 宋威，郭雄飞，黄柏玮

贡献者：Shawn

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-sa/2.0/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-sa/2.0/88x31.png" /></a>

本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-sa/2.0/">知识共享署名-相同方式共享 2.0 通用许可协议</a>进行许可。
