今天你手机里那颗最先进的3纳米芯片
大部分电路还是靠“老机器”印出来的
这似乎不合常理
但是在芯片领域
ASML就是在做这样的事情
它的上一代DUV光刻机
至今生产着全球绝大多数芯片
哪怕是最先进的、用EUV制造的芯片
也离不开DUV
既然它如此核心
为什么我们总是在谈论更加前沿的EUV
DUV的能力还有多少能够被挖掘的
这次我们有幸和ASML的工程师
深度去聊了聊
看一下DUV光刻机到底还有多少潜力
而ASML又如何去挖掘这些潜力的
继续钻研DUV主要有三个原因
我们先来解析一下
为什么EUV出来之后
芯片生产依然离不开DUV
芯片就像一栋超复杂的大楼
它不是一层
而是由几十甚至上百层结构堆叠起来的
同时 有的芯片集成了多种功能
例如手机厂商使用的SoC（System on Chip）
会将CPU、GPU、基带
内存控制器等等芯片集成到一起
其中 只有最精细、最关键的几层
到二十多层的电路会动用到EUV
而其他电路用DUV完全能够胜任
这个比例有多夸张呢
ASML的工程师就告诉我们
在先进芯片生产当中
DUV的占比甚至可以达到90%
而主流市场则是全部采用DUV
所以第一个原因就是
直到目前
DUV依然是芯片生产行业的主力军
那么为什么不能全用EUV来生产呢
这样换来换去不是挺麻烦的吗
这就要说到第二个原因
那就是生产成本
我们首先来做个对比
这是目前产量最高的EUV光刻机
最多每小时曝光220片
而其他的EUV普遍效率都是在180左右
而这是产量最高的DUV光刻机
每小时能够曝光400片以上
其他的DUV也普遍都在300以上
差距这么大的核心原因
就在于光源和透镜
我们上一期视频说过
由于EUV几乎能够被任何的物质吸收
所以EUV机器里面
不能用传统的透镜来折射光
只能用反射镜
同时EUV光源的功率还在突破阶段
这就导致最终打在晶圆上的光线功率
低了不少
因此在每片的晶圆上
所需要的曝光时间就更长
同时由于DUV是较为成熟的工艺
设备维护成本也更低
而且并不是所有的芯片
都需要用到顶级的5纳米和3纳米工艺
比如汽车芯片、存储芯片、电源管理芯片
显示驱动芯片等等
它们对极端制程的需求并不迫切
反而对成本、可靠性和稳定性
有着极致的要求
因此更适合在成熟、稳定
经济的DUV上生产
所以从经济性上考量
DUV依然是市场主流
并不是“过时”的产品了
你可能又会疑惑了说
不是说DUV都非常成熟了吗
那为什么还有持续创新的必要呢
最后一个原因 也是极为重要的
那就是DUV光刻机依然还有开发潜力
特别是在如今芯片设计以及制造方向
都有所改变的情况下
芯片制造有两条技术发展路径
2D微缩和3D集成
其中近几年很热门的就是3D集成路线
我们先聊聊这个
在过去半个多世纪
芯片的发展史就是一部“平面缩小史”
我们拼命地在二维平面上
去塞进更多的晶体管
这就是“2D微缩”
但随着物理极限逐渐逼近
于是工程师们就想到了一个维度
让芯片在垂直方向上“长高”
这就是3D集成
3D集成主要有三种方式
第一种是Wafer to Wafer(W2W)
将两个完整的已加工晶圆对齐后
堆叠、连接
然后再切割成单个芯片裸片
第二种叫做Die to Wafer(D2W)
先将晶圆切割成单个裸片
然后把这些裸片精确地贴放到
另外一个晶圆的指定位置完成堆叠
第三种则是Die to Die(D2D)
也就是将切好的裸片叠到另一个裸片上
当然 实际操作起来
并不是像堆积木一样叠上去就好了
还得在关键部位利用键合
硅通孔等方式来连接
来让不同层之间互相通信
具体原理我们就在此不多赘述了
3D堆叠已经在很多地方都有所应用了
比如一些桌面级的X86 CPU
尾缀带有“X3D”的
就是通过堆叠多个L3缓存
在不改变CPU核心设计的情况下
显著增加了游戏性能
又或者说最近被AI炒到一度断货的HBM
也就是高带宽内存
也是将多个存储芯片垂直堆叠而来
甚至还有AI芯片
为了减小计算芯片
与内存等芯片之间的通信延迟
会将多种芯片
通过3D集成的方式整合在一起
但是既然说到它是比较前沿的技术
也意味着目前还面临着不少的挑战
比如说热管理、通信效率
结构稳定性等等
其中非常有挑战的技术难点
就在于如何对准
想象一下
要把两层只有指甲盖大小的芯片
严丝合缝地堆叠起来
上下两层之间可能有成千上万个连接接口
这些接口比头发丝还细上千倍
允许的偏差通常只有几个纳米
这相当于从上海发射一颗子弹
要正好击中位于北京的靶心
那么作为光刻巨头的ASML
会如何助力3D集成呢
我们就从两方面来说说
还记得我们之前视频说的
光刻机的核心公式吗
CD=K1*λ/NA
但对于DUV光刻机来说
λ已经到头了
而NA也通过浸润式的方式提升了
剩下能优化的就是工艺因子K1
它综合了所有其他的工艺因素
比如在光源模块 可以加入
由4000多个反射镜组成的Flex-Ray
来进一步细化光照
此外还有一个比较重要的参数
在光刻机当中名为“overlay”
一般称为“套刻精度”
也就是前后两次光刻所形成的
图案之间的对准精度
将会相应地影响多层芯片之间
对准的准确度
而overlay的提升是整个系统性的工程
可以从多个方面去下手
比如说使用更低畸变
和更稳定材料的投影物镜
采用低热膨胀材料制作掩模版
优化抗蚀剂配方和工艺
采用更高精度的激光干涉仪定位系统
更好的磁悬浮平台等等
在我们之前的视频当中嘉宾也说到
晶圆台的平整度也非常的重要
ASML甚至为了平整度这一件事
专门是成立了一个部门去解决
当时我在的那个部门
实际上叫flattness center
一个做平整度的这么一个部门
最核心的就是它的一个
叫wafer table
wafer clamp的这么一个模块
整个这个wafer table对平稳度的要求是
（上下起伏）要低于10纳米
基本上是这么一个范围
因为在光刻机中
光线经过一层层透镜
会精准地聚焦在晶圆台上
一旦晶圆台有点起伏
就会让最终的成像“失焦”
虽然实际生产中会通过软件
去调整晶圆台高度
或者频繁地更新新的晶圆台
但这样也会对生产效率产生影响
同时也会影响后续芯片不同层之间
堆叠的准确度
它需要多次的曝光
实现multiple layer（多层结构）
这种相当于做各种各样的pattern（图案）
各种各样的layer（层）
这样layer与layer之间你要保证
它是perfectly align（完美对齐）的
要不然你的一些通路或者是上下
你没有办法实现它的接触
而最近ASML就出了一个新的解决方案
那就是用上了钻石涂层的晶圆台
在曝光过程中 由于晶圆台需要快速移动
晶圆磨损晶圆台
而钻石涂层的硬度更高
就能够有效降低磨损
但无论如何 误差总是不可避免的
那就需要进一步地去补偿
主要有两种模式
第一是预测性补偿（Feed-Forward）
比如说通过模型或前道工序的数据
光刻机“预知”晶圆因温度或应力
会产生特定的形变
于是在曝光这一涂层的时候
它就预先施加一个反向的修正量
将已知的形变抵消掉
第二是反馈性补偿（Feed-Back）
在曝光和量测之后
量测系统会精确测量已完成光刻的晶圆
分析套刻误差等数据
这些信息不会用来修改已经曝光的晶圆
而是会形成一套修正参数
反馈到光刻机
用于调整下一片晶圆
或者下一个生产批次的曝光
另外 我们在前面有提到
3D集成还需要将多层芯片
通过键合、硅通孔等方式连接在一起
这些工艺被称为先进封装
而ASML为此推出的一款产品
也值得我们说说
那就是TWINSCAN XT:260
这是ASML首款可用于先进封装的光刻机
最大的亮点之一就是具有大视场曝光
能提供4倍于传统的视场
对于一些大尺寸
且需要先进封装的芯片来说
可以避免传统视场需要做拼接的需求
如此一来
既能够降低多层拼接对套刻精度的要求
又能够提高生产效率
你可能会疑惑 量测又是什么
接下来我们就来说说
除了从光刻机本身下手之外
如何在其他工序上来优化
2016年 ASML宣布了一桩
惊动半导体圈的大买卖
以大约27.5亿欧元的价格
现金收购了先进电子束检测设备公司
Hermes Microvision（HMI）
出价较当时的股价高出大约30%
让市场一片震动
这笔“溢价收购”放到如今来看
可以说是非常划算的
因为这成为ASML后来
“全景光刻解决方案”中的一环
为了改进量测技术
ASML采用了光学技术
也采用了电子束技术
这些系统收集了大量数据
从而提高了它们光刻的准确性
它到底是在检测什么
又如何反哺芯片制造呢
要理解这点 我们得先明白
芯片量产中的两个核心需求
分别是“量测”与“检测”
量测就像给芯片做“体检”
它关注的是精确的数值
比如电路的关键尺寸是19nm还是20nm
两层电路之间的套刻精度
偏差具体是2nm还是3nm
这些数字直接决定了芯片的性能和良率
特别是到了3D集成
上下两层芯片之间连接键合时
互联的导线宽度也要尽可能做得相同
否则也会影响到电流的均匀性
而检测更像是“找茬”
它快速扫描晶圆 定位物理缺陷
比如电路是否接通或者短路
以提升套刻精度为例
在光刻显影后 甚至是刻蚀后
Yieldstar这样的量测工具
会立即对晶圆上的专用标记进行测量
精确计算出当前层的偏差
这些实时数据会立刻反馈给光刻机
光刻机根据上一次的偏差
动态地调整下一片晶圆
甚至下一层图案的曝光参数
来实现我们前面说到的预测性补偿
和反馈性修正
这就形成了一个
“制造 量测 学习 修正”的完美闭环
就像一位神枪手
每开一枪
都根据上一枪的着点修正准星 越打越准
之前大家用得比较多的是光学检测仪
但随着芯片层数越来越多
量测设备也逐渐升级到
我们前面说的电子束量测仪
因为电子束不仅检测精度更高
还能够穿透多层
而且可以对芯片局部进行“通电测试”
但是这个玩意儿有个明显的缺陷
那就是太慢了
电子束量测就像那种老式的大头电视一样
需要发射一颗颗电子
逐一打到每个像素点上
尽管ASML最好的电子束量测工具
HMI eScan 1100
已经同时用上了25束的电子
但对于“时间就是金钱”的芯片厂来说
依然不如光学检测仪来得快
所以业界是将光学和电子束
两种方式结合着来用
平衡效率与速度
不过 ASML的工程师
听到这一点顾虑之后就跟我们说
他们即将把电子束升级到2700束
未来检测速度也会更快
当然 还有很多小细节
我们在这里就不一一地列举出来了
聊完了“向上走”的3D集成
我们回头再看看“向里缩”的2D微缩
那么这条路 DUV就走到头了吗
我们在之前的视频当中就提到过
目前芯片工艺命名与实际工艺尺寸脱节了
因为随着电路尺寸越来越小
那么量子隧穿和光学临近效应
也会更加的明显
所以为了提升单位面积内的晶体管数量
目前芯片设计也采用了
新的晶体管设计工艺
比如说FinFET和GAAFET
这也是2D微缩的核心方式
解决方案我们之前有详细地聊到过
那就是利用计算光刻
通过算法让光刻的精度更高
值得一提的是
上次节目当中由于篇幅原因
有一点被省略了
那就是ASML的计算光刻软件并不是一个
而是由多个软件共同组合而来的
一套完整的计算光刻链路是
先进行SMO（光源掩膜协同优化）
也就是根据掩膜的图案
调整光源部分的光瞳与Flex-Ray
来提升成像质量
然后是FEM（对焦曝光模型）
建立焦距与曝光量的模型
用于模拟光刻来辅助修正和检查
接着进行MXP（极致性能量测）
利用量测来给计算模型
提供大量的训练数据
下一步叫OPC（光学临近效应修正）
或者ILT（逆向光刻技术）
对掩膜图形进行调整
最后则是LMC（光刻可制造性检查）
验证图形是否可以制造出来
避免生产中出现失效或者缺陷
那么在2D微缩当中
随着晶体管结构变得复杂 层数增多
那层与层之间的对准（Overlay）
同样至关重要
因为一点小偏差
就可能让精心设计的连接点错位
导致晶体管失效
因此我们前面提到的
所有提升Overlay的方式以及检测技术
同样是在为DUV延续2D微缩的生命力
也是在为芯片制造的经济效益赋能
那么说到经济效益
就不能不提到
DUV持续创新的另外一个抓手
就是产量（throughput）
比如说ASML最新的TWINSCAN NXT:870B
不仅搭载了最新一代的磁悬浮平台
连光学器件也进一步升级
可将每小时的晶圆产量提升到400片以上
最后我们来总结一下
目前ASML就是在通过
“计算光刻-光刻机-量测与检测”互相配合
形成一个正向的循环 相互提升
ASML将这个闭环称之为
“全景光刻解决方案”
有趣的是
这就像一条蛇
咬住了自己的尾巴（循环悖论）
这就像一个“三位一体”的整体
我们再次来审视这个问题
都2026年了
ASML为何还在死磕DUV
原因也正是因为市场需求依然旺盛
而且DUV除了可以从精度上提升
来助力3D集成之外
还能够从产量
也就是经济性上进一步地升级
这种战略就像互相配合的矛与盾
EUV路线前瞻
负责探索光刻的未来
DUV路线稳健
守护芯片生产的基业
那么两者协同
才能够支撑整个芯片行业前进的
完整技术图谱