

================================================================
== Vivado HLS Report for 'FC_1u_64u_10u_s'
================================================================
* Date:           Mon Jan  6 15:37:39 2020

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |            |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1    |  640|  640|         2|          1|          1|   640|    yes   |
        |- Loop 2    |    ?|    ?|         ?|          -|          -|     ?|    no    |
        | + L1       |    ?|    ?|         ?|          -|          -|     ?|    no    |
        |  ++ L1.1   |   64|   64|         2|          1|          1|    64|    yes   |
        |  ++ L2_L3  |    ?|    ?|         7|          1|          1|     ?|    yes   |
        |- Loop 3    |    ?|    ?|         2|          1|          1|     ?|    yes   |
        +------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     16|       -|      -|
|Expression       |        -|      9|       0|   1110|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      0|       0|   3126|
|Memory           |       16|      -|     512|     16|
|Multiplexer      |        -|      -|       -|   1314|
|Register         |        0|      -|    2106|     96|
+-----------------+---------+-------+--------+-------+
|Total            |       16|     25|    2618|   5662|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        5|     11|       2|     10|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+---+------+
    |          Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT |
    +---------------------------+----------------------+---------+-------+---+------+
    |cifar_10_mul_32s_bkb_U190  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U191  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    |cifar_10_mul_32s_bkb_U192  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|
    +---------------------------+----------------------+---------+-------+---+------+
    |Total                      |                      |        0|      0|  0|  3126|
    +---------------------------+----------------------+---------+-------+---+------+

    * DSP48: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U197  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U198  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U201  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U202  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U205  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U206  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U207  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U208  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mul_mul_2iS_U193  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U194  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U195  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U196  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U199  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U200  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U203  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U204  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |A_V_1_0_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_1_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_2_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_3_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_4_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_5_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_6_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_7_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_8_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_9_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_10_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_11_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_12_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_13_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_14_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |A_V_1_15_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|     4|   16|     1|           64|
    |B_V_1_0_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_1_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_2_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_3_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_4_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_5_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_6_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_7_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_8_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_9_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_10_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_11_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_12_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_13_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_14_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    |B_V_1_15_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    40|   16|     1|          640|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total       |                      |       16| 512|  16|   704|  512|    32|        11264|
    +------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_1573_p2              |     *    |      3|  0|  20|          32|          32|
    |tmp1_fu_1530_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp_116_fu_1989_p2                 |     *    |      3|  0|  20|          32|          32|
    |i_12_fu_2020_p2                    |     +    |      0|  0|  13|           4|           1|
    |i_13_fu_1552_p2                    |     +    |      0|  0|  39|          32|           1|
    |ib_4_fu_1702_p2                    |     +    |      0|  0|  39|           1|          32|
    |ic_4_fu_1760_p2                    |     +    |      0|  0|  12|           1|           3|
    |indvar_flatten_next7_fu_1696_p2    |     +    |      0|  0|  41|          34|           1|
    |indvar_flatten_next_fu_2014_p2     |     +    |      0|  0|  14|          10|           1|
    |iter_4_fu_1593_p2                  |     +    |      0|  0|  38|          31|           1|
    |j_10_fu_2089_p2                    |     +    |      0|  0|  15|           7|           1|
    |j_11_fu_1605_p2                    |     +    |      0|  0|  15|           7|           1|
    |num_imag_4_fu_1563_p2              |     +    |      0|  0|  39|          32|           1|
    |sum_V_s_fu_1925_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_1900_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp13_fu_1904_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp2_fu_1894_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp3_fu_1886_p2                    |     +    |      0|  0|  39|          32|          32|
    |tmp6_fu_1890_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp9_fu_1908_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp_144_fu_1746_p2                 |     +    |      0|  0|  15|           7|           7|
    |tmp_28_fu_1921_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_neg_fu_1931_p2                   |     -    |      0|  0|  39|           1|          32|
    |p_neg_t_fu_1957_p2                 |     -    |      0|  0|  25|           1|          18|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2050                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2053                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2056                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2059                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2062                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2065                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2082                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2085                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2088                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2091                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2094                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2097                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2100                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2103                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2106                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2109                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2112                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2115                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2118                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2121                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2124                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2127                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2144                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2147                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2150                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2153                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2156                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2159                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2162                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2165                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2168                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2171                  |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_2075_p2                 |    and   |      0|  0|   2|           1|           1|
    |exitcond10_fu_1708_p2              |   icmp   |      0|  0|   9|           3|           4|
    |exitcond3_fu_1547_p2               |   icmp   |      0|  0|  18|          32|          32|
    |exitcond_flatten8_fu_1691_p2       |   icmp   |      0|  0|  21|          34|          34|
    |exitcond_flatten_fu_2008_p2        |   icmp   |      0|  0|  13|          10|          10|
    |exitcond_fu_1558_p2                |   icmp   |      0|  0|  18|          32|          32|
    |ifzero_fu_1773_p2                  |   icmp   |      0|  0|   9|           3|           4|
    |tmp_117_fu_1508_p2                 |   icmp   |      0|  0|  18|          32|           1|
    |tmp_118_fu_2003_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_120_fu_2070_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_121_fu_1588_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_122_fu_1599_p2                 |   icmp   |      0|  0|  11|           7|           8|
    |tmp_123_fu_1619_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_136_mid1_fu_2053_p2            |   icmp   |      0|  0|  18|          32|          32|
    |tmp_139_fu_2026_p2                 |   icmp   |      0|  0|  11|           7|           8|
    |tmp_s_fu_1495_p2                   |   icmp   |      0|  0|  18|          32|           3|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ic_mid2_fu_1714_p3                 |  select  |      0|  0|   3|           1|           1|
    |j_mid2_fu_2032_p3                  |  select  |      0|  0|   7|           1|           1|
    |output_data_fu_1976_p3             |  select  |      0|  0|  18|           1|          18|
    |p_2_mid2_fu_1914_p3                |  select  |      0|  0|  32|           1|           1|
    |tmp_135_mid2_v_fu_2045_p3          |  select  |      0|  0|   4|           1|           4|
    |tmp_136_mid2_fu_2058_p3            |  select  |      0|  0|   2|           1|           1|
    |tmp_142_mid2_v_fu_1722_p3          |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1110|         934|         861|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |A_V_1_0_address1               |   15|          3|    2|          6|
    |A_V_1_0_d1                     |   15|          3|   16|         48|
    |A_V_1_10_address1              |   15|          3|    2|          6|
    |A_V_1_10_d1                    |   15|          3|   16|         48|
    |A_V_1_11_address1              |   15|          3|    2|          6|
    |A_V_1_11_d1                    |   15|          3|   16|         48|
    |A_V_1_12_address1              |   15|          3|    2|          6|
    |A_V_1_12_d1                    |   15|          3|   16|         48|
    |A_V_1_13_address1              |   15|          3|    2|          6|
    |A_V_1_13_d1                    |   15|          3|   16|         48|
    |A_V_1_14_address1              |   15|          3|    2|          6|
    |A_V_1_14_d1                    |   15|          3|   16|         48|
    |A_V_1_15_address1              |   15|          3|    2|          6|
    |A_V_1_15_d1                    |   15|          3|   16|         48|
    |A_V_1_1_address1               |   15|          3|    2|          6|
    |A_V_1_1_d1                     |   15|          3|   16|         48|
    |A_V_1_2_address1               |   15|          3|    2|          6|
    |A_V_1_2_d1                     |   15|          3|   16|         48|
    |A_V_1_3_address1               |   15|          3|    2|          6|
    |A_V_1_3_d1                     |   15|          3|   16|         48|
    |A_V_1_4_address1               |   15|          3|    2|          6|
    |A_V_1_4_d1                     |   15|          3|   16|         48|
    |A_V_1_5_address1               |   15|          3|    2|          6|
    |A_V_1_5_d1                     |   15|          3|   16|         48|
    |A_V_1_6_address1               |   15|          3|    2|          6|
    |A_V_1_6_d1                     |   15|          3|   16|         48|
    |A_V_1_7_address1               |   15|          3|    2|          6|
    |A_V_1_7_d1                     |   15|          3|   16|         48|
    |A_V_1_8_address1               |   15|          3|    2|          6|
    |A_V_1_8_d1                     |   15|          3|   16|         48|
    |A_V_1_9_address1               |   15|          3|    2|          6|
    |A_V_1_9_d1                     |   15|          3|   16|         48|
    |B_V_1_0_address1               |   15|          3|    6|         18|
    |B_V_1_0_d1                     |   15|          3|   16|         48|
    |B_V_1_10_address1              |   15|          3|    6|         18|
    |B_V_1_10_d1                    |   15|          3|   16|         48|
    |B_V_1_11_address1              |   15|          3|    6|         18|
    |B_V_1_11_d1                    |   15|          3|   16|         48|
    |B_V_1_12_address1              |   15|          3|    6|         18|
    |B_V_1_12_d1                    |   15|          3|   16|         48|
    |B_V_1_13_address1              |   15|          3|    6|         18|
    |B_V_1_13_d1                    |   15|          3|   16|         48|
    |B_V_1_14_address1              |   15|          3|    6|         18|
    |B_V_1_14_d1                    |   15|          3|   16|         48|
    |B_V_1_15_address1              |   15|          3|    6|         18|
    |B_V_1_15_d1                    |   15|          3|   16|         48|
    |B_V_1_1_address1               |   15|          3|    6|         18|
    |B_V_1_1_d1                     |   15|          3|   16|         48|
    |B_V_1_2_address1               |   15|          3|    6|         18|
    |B_V_1_2_d1                     |   15|          3|   16|         48|
    |B_V_1_3_address1               |   15|          3|    6|         18|
    |B_V_1_3_d1                     |   15|          3|   16|         48|
    |B_V_1_4_address1               |   15|          3|    6|         18|
    |B_V_1_4_d1                     |   15|          3|   16|         48|
    |B_V_1_5_address1               |   15|          3|    6|         18|
    |B_V_1_5_d1                     |   15|          3|   16|         48|
    |B_V_1_6_address1               |   15|          3|    6|         18|
    |B_V_1_6_d1                     |   15|          3|   16|         48|
    |B_V_1_7_address1               |   15|          3|    6|         18|
    |B_V_1_7_d1                     |   15|          3|   16|         48|
    |B_V_1_8_address1               |   15|          3|    6|         18|
    |B_V_1_8_d1                     |   15|          3|   16|         48|
    |B_V_1_9_address1               |   15|          3|    6|         18|
    |B_V_1_9_d1                     |   15|          3|   16|         48|
    |ap_NS_fsm                      |  105|         22|    1|         22|
    |ap_done                        |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6        |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |   15|          3|    1|          3|
    |ap_phi_mux_i_phi_fu_1450_p4    |    9|          2|    4|          8|
    |ap_phi_mux_ib_phi_fu_1405_p4   |    9|          2|   32|         64|
    |ap_phi_mux_ic_phi_fu_1428_p4   |    9|          2|    3|          6|
    |ap_phi_mux_p_2_phi_fu_1416_p4  |    9|          2|   32|         64|
    |i3_reg_1346                    |    9|          2|   32|         64|
    |i_reg_1446                     |    9|          2|    4|          8|
    |ib_reg_1401                    |    9|          2|   32|         64|
    |ic_reg_1424                    |    9|          2|    3|          6|
    |in_stream_a_V_V_blk_n          |    9|          2|    1|          2|
    |indvar_flatten6_reg_1390       |    9|          2|   34|         68|
    |indvar_flatten_reg_1435        |    9|          2|   10|         20|
    |iter_reg_1368                  |    9|          2|   31|         62|
    |j2_reg_1379                    |    9|          2|    7|         14|
    |j_reg_1457                     |    9|          2|    7|         14|
    |num_imag_reg_1357              |    9|          2|   32|         64|
    |out_stream_V_V_blk_n           |    9|          2|    1|          2|
    |out_stream_V_V_din             |   15|          3|   32|         96|
    |p_2_reg_1412                   |    9|          2|   32|         64|
    |real_start                     |    9|          2|    1|          2|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 1314|        268|  977|       2649|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_2368                  |  32|   0|   32|          0|
    |A_ROW_3                              |  32|   0|   32|          0|
    |A_V_1_12_load_reg_2741               |  16|   0|   16|          0|
    |A_V_1_14_load_reg_2756               |  16|   0|   16|          0|
    |A_V_1_4_load_reg_2711                |  16|   0|   16|          0|
    |A_V_1_6_load_reg_2726                |  16|   0|   16|          0|
    |B_COL_3                              |  32|   0|   32|          0|
    |B_ROW_3                              |  32|   0|   32|          0|
    |B_ROW_3_load_reg_2317                |  32|   0|   32|          0|
    |B_V_1_0_load_reg_2651                |  16|   0|   16|          0|
    |B_V_1_10_load_reg_2691               |  16|   0|   16|          0|
    |B_V_1_11_load_reg_2562               |  16|   0|   16|          0|
    |B_V_1_12_load_reg_2746               |  16|   0|   16|          0|
    |B_V_1_13_load_reg_2701               |  16|   0|   16|          0|
    |B_V_1_14_load_reg_2761               |  16|   0|   16|          0|
    |B_V_1_15_load_reg_2706               |  16|   0|   16|          0|
    |B_V_1_1_load_reg_2547                |  16|   0|   16|          0|
    |B_V_1_2_load_reg_2661                |  16|   0|   16|          0|
    |B_V_1_3_load_reg_2552                |  16|   0|   16|          0|
    |B_V_1_4_load_reg_2716                |  16|   0|   16|          0|
    |B_V_1_5_load_reg_2671                |  16|   0|   16|          0|
    |B_V_1_6_load_reg_2731                |  16|   0|   16|          0|
    |B_V_1_7_load_reg_2676                |  16|   0|   16|          0|
    |B_V_1_8_load_reg_2681                |  16|   0|   16|          0|
    |B_V_1_9_load_reg_2557                |  16|   0|   16|          0|
    |KER_bound_reg_2346                   |  32|   0|   32|          0|
    |KER_size_0_reg_2326                  |  32|   0|   32|          0|
    |KER_size_1_reg_2341                  |  32|   0|   32|          0|
    |OFMDim_current_3                     |  32|   0|   32|          0|
    |ap_CS_fsm                            |  21|   0|   21|          0|
    |ap_done_reg                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5              |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6              |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1              |   1|   0|    1|          0|
    |exitcond10_reg_2414                  |   1|   0|    1|          0|
    |exitcond3_reg_2351                   |   1|   0|    1|          0|
    |exitcond_flatten8_reg_2405           |   1|   0|    1|          0|
    |exitcond_flatten_reg_2818            |   1|   0|    1|          0|
    |i3_reg_1346                          |  32|   0|   32|          0|
    |i_reg_1446                           |   4|   0|    4|          0|
    |ib_reg_1401                          |  32|   0|   32|          0|
    |ic4_reg_2471                         |   3|   0|   64|         61|
    |ic_4_reg_2465                        |   3|   0|    3|          0|
    |ic_mid2_reg_2419                     |   3|   0|    3|          0|
    |ic_reg_1424                          |   3|   0|    3|          0|
    |ifzero_reg_2567                      |   1|   0|    1|          0|
    |indvar_flatten6_reg_1390             |  34|   0|   34|          0|
    |indvar_flatten_reg_1435              |  10|   0|   10|          0|
    |iter_4_reg_2377                      |  31|   0|   31|          0|
    |iter_reg_1368                        |  31|   0|   31|          0|
    |j2_reg_1379                          |   7|   0|    7|          0|
    |j_reg_1457                           |   7|   0|    7|          0|
    |num_imag_4_reg_2363                  |  32|   0|   32|          0|
    |num_imag_reg_1357                    |  32|   0|   32|          0|
    |or_cond_reg_2834                     |   1|   0|    1|          0|
    |p_2_reg_1412                         |  32|   0|   32|          0|
    |reg_1487                             |   5|   0|    5|          0|
    |reg_1491                             |   5|   0|    5|          0|
    |ret_V_11_reg_2696                    |  32|   0|   32|          0|
    |ret_V_13_reg_2751                    |  32|   0|   32|          0|
    |ret_V_15_reg_2766                    |  32|   0|   32|          0|
    |ret_V_1_reg_2656                     |  32|   0|   32|          0|
    |ret_V_3_reg_2666                     |  32|   0|   32|          0|
    |ret_V_5_reg_2721                     |  32|   0|   32|          0|
    |ret_V_7_reg_2736                     |  32|   0|   32|          0|
    |ret_V_9_reg_2686                     |  32|   0|   32|          0|
    |start_once_reg                       |   1|   0|    1|          0|
    |sum_V_s_reg_2801                     |  32|   0|   32|          0|
    |tmp11_reg_2781                       |  32|   0|   32|          0|
    |tmp12_reg_2786                       |  32|   0|   32|          0|
    |tmp1_reg_2336                        |  32|   0|   32|          0|
    |tmp2_reg_2791                        |  32|   0|   32|          0|
    |tmp4_reg_2771                        |  32|   0|   32|          0|
    |tmp5_reg_2776                        |  32|   0|   32|          0|
    |tmp9_reg_2796                        |  32|   0|   32|          0|
    |tmp_116_reg_2813                     |  32|   0|   32|          0|
    |tmp_123_reg_2391                     |   1|   0|    1|          0|
    |tmp_135_mid2_v_reg_2827              |   4|   0|    4|          0|
    |tmp_138_reg_2331                     |  32|   0|   34|          2|
    |tmp_142_mid2_v_reg_2424              |  32|   0|   32|          0|
    |tmp_145_reg_2808                     |  17|   0|   17|          0|
    |tmp_155_cast_reg_2429                |  64|   0|   64|          0|
    |tmp_155_cast_reg_2429_pp2_iter1_reg  |  64|   0|   64|          0|
    |tmp_247_reg_2843                     |   2|   0|    2|          0|
    |tmp_248_reg_2838                     |   2|   0|    2|          0|
    |tmp_250_reg_2400                     |   2|   0|    2|          0|
    |tmp_251_reg_2395                     |   2|   0|    2|          0|
    |tmp_V_305_reg_2281                   |  32|   0|   32|          0|
    |tmp_V_307_reg_2286                   |  32|   0|   32|          0|
    |tmp_V_309_reg_2294                   |  32|   0|   32|          0|
    |tmp_V_313_reg_2300                   |  32|   0|   32|          0|
    |tmp_V_315_reg_2308                   |  32|   0|   32|          0|
    |tmp_V_reg_2275                       |  32|   0|   32|          0|
    |exitcond10_reg_2414                  |  64|  32|    1|          0|
    |exitcond_flatten8_reg_2405           |  64|  32|    1|          0|
    |ifzero_reg_2567                      |  64|  32|    1|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |2106|  96| 1980|         63|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+-------------------------+-----+-----+------------+------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_out                | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_write              | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |  out_stream_V_V  |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |  out_stream_V_V  |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |  out_stream_V_V  |    pointer   |
+-------------------------+-----+-----+------------+------------------+--------------+

