TimeQuest Timing Analyzer report for sonic
Sat May 11 21:36:42 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 28. Slow 1200mV 0C Model Setup: 'clk_in'
 29. Slow 1200mV 0C Model Hold: 'clk_in'
 30. Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 42. Fast 1200mV 0C Model Setup: 'clk_in'
 43. Fast 1200mV 0C Model Hold: 'clk_in'
 44. Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sonic                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; clk_in                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                               ;
; Clock_Divider:inst2|clk_out_internal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:inst2|clk_out_internal } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 260.82 MHz ; 260.82 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
; 638.98 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -2.834 ; -62.405       ;
; clk_in                               ; -0.565 ; -0.710        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk_in                               ; 0.051 ; 0.000         ;
; Clock_Divider:inst2|clk_out_internal ; 0.454 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -7.461        ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -53.532       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                              ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.834 ; data_out_module:inst1|j[2] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.753      ;
; -2.810 ; data_out_module:inst1|j[0] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.729      ;
; -2.780 ; data_out_module:inst1|j[1] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.700      ;
; -2.772 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.693      ;
; -2.771 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.692      ;
; -2.693 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.614      ;
; -2.692 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.613      ;
; -2.691 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.612      ;
; -2.690 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.611      ;
; -2.680 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.601      ;
; -2.588 ; data_out_module:inst1|j[3] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.507      ;
; -2.552 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.474      ;
; -2.535 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.456      ;
; -2.534 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.455      ;
; -2.499 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.419      ;
; -2.456 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.377      ;
; -2.455 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.376      ;
; -2.454 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.375      ;
; -2.453 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.374      ;
; -2.443 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.364      ;
; -2.418 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.339      ;
; -2.417 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.338      ;
; -2.409 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.330      ;
; -2.409 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.331      ;
; -2.408 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.329      ;
; -2.408 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.330      ;
; -2.404 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.326      ;
; -2.404 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.325      ;
; -2.403 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.324      ;
; -2.398 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.320      ;
; -2.397 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.319      ;
; -2.388 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.309      ;
; -2.387 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.308      ;
; -2.386 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.307      ;
; -2.385 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.306      ;
; -2.378 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.300      ;
; -2.378 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.299      ;
; -2.377 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.299      ;
; -2.376 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.298      ;
; -2.376 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.295      ;
; -2.375 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.297      ;
; -2.367 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.289      ;
; -2.366 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.288      ;
; -2.365 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.287      ;
; -2.365 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.287      ;
; -2.364 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.286      ;
; -2.356 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.277      ;
; -2.355 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.276      ;
; -2.354 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.275      ;
; -2.354 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.276      ;
; -2.353 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.274      ;
; -2.346 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.267      ;
; -2.330 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.251      ;
; -2.329 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.250      ;
; -2.328 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.249      ;
; -2.327 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.248      ;
; -2.326 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.248      ;
; -2.317 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.238      ;
; -2.277 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.199      ;
; -2.276 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.198      ;
; -2.263 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.185      ;
; -2.262 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.182      ;
; -2.262 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.184      ;
; -2.261 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.183      ;
; -2.260 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.182      ;
; -2.257 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.425      ; 3.683      ;
; -2.256 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.178      ;
; -2.253 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.175      ;
; -2.248 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.170      ;
; -2.247 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.169      ;
; -2.242 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.163      ;
; -2.222 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.144      ;
; -2.221 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.143      ;
; -2.218 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.140      ;
; -2.217 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.139      ;
; -2.216 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.138      ;
; -2.215 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.137      ;
; -2.214 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.136      ;
; -2.204 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.126      ;
; -2.198 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.120      ;
; -2.191 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.113      ;
; -2.190 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.112      ;
; -2.189 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.111      ;
; -2.188 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.110      ;
; -2.178 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.100      ;
; -2.168 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.089      ;
; -2.158 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.079      ;
; -2.158 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.079      ;
; -2.157 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.078      ;
; -2.157 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.078      ;
; -2.155 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.075      ;
; -2.155 ; data_out_module:inst1|j[2] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.425      ; 3.581      ;
; -2.136 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.056      ;
; -2.131 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.051      ;
; -2.121 ; data_out_module:inst1|j[5] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.040      ;
; -2.115 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.425      ; 3.541      ;
; -2.105 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.076     ; 3.030      ;
; -2.104 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.076     ; 3.029      ;
; -2.099 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.020      ;
; -2.098 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.080     ; 3.019      ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                                              ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.565 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.485      ;
; -0.399 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.319      ;
; -0.145 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.065      ;
; -0.036 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 2.507      ; 3.295      ;
; 0.014  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.906      ;
; 0.062  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.858      ;
; 0.378  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 2.507      ; 3.381      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                              ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.051 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.603      ; 3.157      ;
; 0.435 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.603      ; 3.041      ;
; 0.465 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.785      ;
; 0.712 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.005      ;
; 0.869 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.162      ;
; 1.030 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.323      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                              ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.454 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 0.746      ;
; 0.499 ; sonic:inst|i[6]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.793      ;
; 0.643 ; sonic:inst|clock           ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.937      ;
; 0.699 ; sonic:inst|latch           ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.993      ;
; 0.745 ; sonic:inst|j[5]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; sonic:inst|j[6]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; data_out_module:inst1|i[7] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.042      ;
; 0.756 ; sonic:inst|i[4]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.050      ;
; 0.757 ; sonic:inst|i[4]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.051      ;
; 0.762 ; sonic:inst|i[2]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.056      ;
; 0.764 ; sonic:inst|j[2]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.058      ;
; 0.770 ; sonic:inst|i[1]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; sonic:inst|i[3]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; sonic:inst|i[5]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.065      ;
; 0.780 ; sonic:inst|i[0]            ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.074      ;
; 0.850 ; sonic:inst|j[1]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.144      ;
; 0.881 ; sonic:inst|j[5]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.175      ;
; 0.889 ; sonic:inst|i[2]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.183      ;
; 0.906 ; data_out_module:inst1|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.607      ; 1.725      ;
; 0.995 ; sonic:inst|j[2]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.289      ;
; 1.006 ; sonic:inst|j[0]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.300      ;
; 1.033 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.607      ; 1.852      ;
; 1.040 ; sonic:inst|i[6]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.334      ;
; 1.058 ; sonic:inst|j[4]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.352      ;
; 1.060 ; data_out_module:inst1|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.608      ; 1.880      ;
; 1.063 ; data_out_module:inst1|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.607      ; 1.882      ;
; 1.082 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.374      ;
; 1.096 ; data_out_module:inst1|j[7] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.607      ; 1.915      ;
; 1.099 ; sonic:inst|j[5]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.394      ;
; 1.106 ; sonic:inst|j[4]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.400      ;
; 1.109 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.402      ;
; 1.115 ; sonic:inst|j[4]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.409      ;
; 1.117 ; sonic:inst|i[4]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.411      ;
; 1.123 ; sonic:inst|i[2]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; sonic:inst|i[1]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; sonic:inst|j[1]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; sonic:inst|i[0]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; sonic:inst|i[5]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; sonic:inst|i[3]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; sonic:inst|i[4]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.420      ;
; 1.132 ; sonic:inst|i[2]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; sonic:inst|i[0]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; sonic:inst|j[0]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.427      ;
; 1.136 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.079      ; 1.427      ;
; 1.142 ; sonic:inst|j[3]            ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.436      ;
; 1.144 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.077      ; 1.433      ;
; 1.147 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.439      ;
; 1.168 ; sonic:inst|j[1]            ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.462      ;
; 1.185 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.607      ; 2.004      ;
; 1.220 ; sonic:inst|j[3]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.514      ;
; 1.224 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.516      ;
; 1.229 ; sonic:inst|j[3]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.523      ;
; 1.231 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.523      ;
; 1.232 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.525      ;
; 1.235 ; sonic:inst|j[6]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.529      ;
; 1.238 ; sonic:inst|j[3]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.532      ;
; 1.240 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.532      ;
; 1.242 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.534      ;
; 1.249 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.542      ;
; 1.255 ; sonic:inst|i[0]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; sonic:inst|i[1]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; sonic:inst|i[3]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.550      ;
; 1.258 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.550      ;
; 1.263 ; sonic:inst|i[2]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.557      ;
; 1.264 ; sonic:inst|i[1]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; sonic:inst|i[0]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; sonic:inst|i[3]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; sonic:inst|j[2]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.559      ;
; 1.272 ; sonic:inst|i[2]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.566      ;
; 1.273 ; sonic:inst|i[0]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.567      ;
; 1.274 ; sonic:inst|j[2]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.568      ;
; 1.283 ; sonic:inst|j[4]            ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.577      ;
; 1.315 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.077      ; 1.604      ;
; 1.325 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.080      ; 1.617      ;
; 1.336 ; sonic:inst|j[0]            ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.630      ;
; 1.342 ; sonic:inst|j[1]            ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.636      ;
; 1.345 ; sonic:inst|i[5]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.639      ;
; 1.354 ; sonic:inst|i[3]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.648      ;
; 1.355 ; sonic:inst|i[1]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.649      ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.316  ; 0.504        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.772 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.290 ; 6.258 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 8.868 ; 8.584 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 8.902 ; 8.708 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.570 ; 6.484 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.684 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.558 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.043 ; 6.011 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 8.518 ; 8.244 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 8.551 ; 8.363 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.312 ; 6.229 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.471 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.539 ; 4.657 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.539 ; 4.657 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 283.05 MHz ; 283.05 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
; 702.74 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -2.533 ; -54.478       ;
; clk_in                               ; -0.423 ; -0.499        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk_in                               ; 0.135 ; 0.000         ;
; Clock_Divider:inst2|clk_out_internal ; 0.402 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -7.461        ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -53.532       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                               ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.533 ; data_out_module:inst1|j[0] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.464      ;
; -2.524 ; data_out_module:inst1|j[1] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 3.456      ;
; -2.523 ; data_out_module:inst1|j[2] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.454      ;
; -2.517 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.447      ;
; -2.516 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.446      ;
; -2.385 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.315      ;
; -2.384 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.314      ;
; -2.383 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.313      ;
; -2.383 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.313      ;
; -2.375 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.305      ;
; -2.365 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.295      ;
; -2.364 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.294      ;
; -2.290 ; data_out_module:inst1|j[3] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.221      ;
; -2.247 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.176      ;
; -2.231 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.161      ;
; -2.230 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.160      ;
; -2.230 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.161      ;
; -2.229 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.159      ;
; -2.228 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.158      ;
; -2.218 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.148      ;
; -2.205 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.135      ;
; -2.204 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.134      ;
; -2.197 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.127      ;
; -2.196 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.126      ;
; -2.170 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.100      ;
; -2.169 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.099      ;
; -2.168 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.098      ;
; -2.168 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.098      ;
; -2.160 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.090      ;
; -2.154 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.085      ;
; -2.153 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.084      ;
; -2.153 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.084      ;
; -2.153 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.083      ;
; -2.153 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.084      ;
; -2.152 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.083      ;
; -2.152 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.083      ;
; -2.152 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.082      ;
; -2.152 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.083      ;
; -2.151 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.082      ;
; -2.151 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.082      ;
; -2.149 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.080      ;
; -2.148 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.079      ;
; -2.148 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.079      ;
; -2.147 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.078      ;
; -2.144 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.075      ;
; -2.143 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.074      ;
; -2.102 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 3.033      ;
; -2.095 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.024      ;
; -2.084 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.014      ;
; -2.083 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.013      ;
; -2.082 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.012      ;
; -2.082 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.012      ;
; -2.074 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 3.004      ;
; -2.063 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.993      ;
; -2.062 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.992      ;
; -2.061 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.991      ;
; -2.060 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.990      ;
; -2.058 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.408      ; 3.468      ;
; -2.050 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.980      ;
; -2.042 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.973      ;
; -2.041 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.972      ;
; -2.040 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.971      ;
; -2.040 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.971      ;
; -2.037 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.968      ;
; -2.036 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.967      ;
; -2.032 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.963      ;
; -2.007 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.938      ;
; -1.991 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.922      ;
; -1.990 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.921      ;
; -1.989 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.920      ;
; -1.989 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.920      ;
; -1.986 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.917      ;
; -1.985 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.916      ;
; -1.981 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.912      ;
; -1.978 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.909      ;
; -1.977 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.908      ;
; -1.976 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.907      ;
; -1.976 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.907      ;
; -1.975 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.906      ;
; -1.973 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.904      ;
; -1.972 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.903      ;
; -1.968 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.899      ;
; -1.964 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.895      ;
; -1.958 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.888      ;
; -1.946 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.878      ;
; -1.945 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.877      ;
; -1.944 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.876      ;
; -1.944 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.876      ;
; -1.942 ; data_out_module:inst1|j[2] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.408      ; 3.352      ;
; -1.941 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.873      ;
; -1.940 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.872      ;
; -1.936 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.070     ; 2.868      ;
; -1.935 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 2.864      ;
; -1.932 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.862      ;
; -1.932 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.408      ; 3.342      ;
; -1.931 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.861      ;
; -1.927 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 2.856      ;
; -1.923 ; data_out_module:inst1|j[5] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.071     ; 2.854      ;
; -1.904 ; data_out_module:inst1|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.409      ; 3.315      ;
; -1.896 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.826      ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.423 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.353      ;
; -0.286 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.216      ;
; -0.076 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.006      ;
; 0.075  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 2.306      ; 2.963      ;
; 0.106  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.824      ;
; 0.160  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.770      ;
; 0.320  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 2.306      ; 3.218      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.135 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.391      ; 2.991      ;
; 0.374 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.391      ; 2.730      ;
; 0.417 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.723      ;
; 0.634 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.901      ;
; 0.795 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 1.062      ;
; 0.942 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 1.209      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                               ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.402 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.669      ;
; 0.463 ; sonic:inst|i[6]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.731      ;
; 0.600 ; sonic:inst|clock           ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.868      ;
; 0.646 ; sonic:inst|latch           ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.914      ;
; 0.693 ; sonic:inst|j[5]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; sonic:inst|j[6]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; data_out_module:inst1|i[7] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.966      ;
; 0.707 ; sonic:inst|i[4]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sonic:inst|i[4]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sonic:inst|i[2]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.975      ;
; 0.711 ; sonic:inst|j[2]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.979      ;
; 0.715 ; sonic:inst|i[3]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; sonic:inst|i[1]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; sonic:inst|i[5]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.985      ;
; 0.728 ; sonic:inst|i[0]            ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.996      ;
; 0.773 ; data_out_module:inst1|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.540      ;
; 0.783 ; sonic:inst|j[1]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.051      ;
; 0.807 ; sonic:inst|j[5]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.075      ;
; 0.814 ; sonic:inst|i[2]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.082      ;
; 0.898 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.665      ;
; 0.901 ; sonic:inst|j[0]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.169      ;
; 0.909 ; sonic:inst|j[2]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.177      ;
; 0.919 ; data_out_module:inst1|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.686      ;
; 0.956 ; data_out_module:inst1|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.573      ; 1.724      ;
; 0.974 ; sonic:inst|i[6]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.242      ;
; 0.978 ; data_out_module:inst1|j[7] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.745      ;
; 0.996 ; sonic:inst|j[4]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.264      ;
; 1.012 ; sonic:inst|j[4]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; sonic:inst|j[5]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.284      ;
; 1.021 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.071      ; 1.287      ;
; 1.021 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; sonic:inst|i[2]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; sonic:inst|i[0]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; sonic:inst|i[4]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sonic:inst|j[4]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.295      ;
; 1.031 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.299      ;
; 1.035 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.304      ;
; 1.037 ; sonic:inst|i[3]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; sonic:inst|j[1]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.305      ;
; 1.040 ; sonic:inst|i[1]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; sonic:inst|i[5]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.808      ;
; 1.041 ; sonic:inst|i[2]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; sonic:inst|j[0]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; sonic:inst|i[0]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; sonic:inst|i[4]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.309      ;
; 1.062 ; sonic:inst|j[3]            ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.330      ;
; 1.066 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.333      ;
; 1.080 ; sonic:inst|j[1]            ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.348      ;
; 1.112 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.379      ;
; 1.113 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.380      ;
; 1.115 ; sonic:inst|j[3]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.383      ;
; 1.118 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.385      ;
; 1.122 ; sonic:inst|j[3]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.390      ;
; 1.135 ; sonic:inst|i[3]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.403      ;
; 1.137 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.404      ;
; 1.137 ; sonic:inst|i[1]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; sonic:inst|j[6]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; sonic:inst|j[3]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.408      ;
; 1.143 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.410      ;
; 1.144 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.411      ;
; 1.148 ; sonic:inst|i[2]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; sonic:inst|i[0]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.416      ;
; 1.151 ; sonic:inst|j[2]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.419      ;
; 1.153 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.420      ;
; 1.159 ; sonic:inst|i[3]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.427      ;
; 1.160 ; sonic:inst|i[0]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.428      ;
; 1.162 ; sonic:inst|i[1]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.430      ;
; 1.163 ; sonic:inst|i[2]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; sonic:inst|i[0]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.431      ;
; 1.167 ; sonic:inst|j[2]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.435      ;
; 1.180 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.071      ; 1.446      ;
; 1.192 ; data_out_module:inst1|j[2] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.572      ; 1.959      ;
; 1.200 ; sonic:inst|j[4]            ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.468      ;
; 1.230 ; sonic:inst|i[3]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.498      ;
; 1.233 ; sonic:inst|j[0]            ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 1.501      ;
; 1.234 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.501      ;
; 1.235 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.502      ;
; 1.240 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.507      ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.335 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 5.675 ; 5.628 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 8.206 ; 7.701 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 8.211 ; 7.845 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 5.963 ; 5.826 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.066 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.235 ; 4.380 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.235 ; 4.380 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.117 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 5.433 ; 5.387 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 7.862 ; 7.377 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 7.867 ; 7.516 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 5.709 ; 5.577 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 4.857 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.094 ; 4.233 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.094 ; 4.233 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -0.679 ; -7.560        ;
; clk_in                               ; 0.154  ; 0.000         ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -0.102 ; -0.102        ;
; Clock_Divider:inst2|clk_out_internal ; 0.187  ; 0.000         ;
+--------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -6.195        ;
; Clock_Divider:inst2|clk_out_internal ; -1.000 ; -36.000       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                               ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.679 ; data_out_module:inst1|j[2] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.631      ;
; -0.669 ; data_out_module:inst1|j[0] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.621      ;
; -0.657 ; data_out_module:inst1|j[1] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.610      ;
; -0.593 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.544      ;
; -0.592 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.543      ;
; -0.591 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.542      ;
; -0.590 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.541      ;
; -0.588 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.539      ;
; -0.587 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.538      ;
; -0.580 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.531      ;
; -0.564 ; data_out_module:inst1|j[3] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.516      ;
; -0.551 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.503      ;
; -0.540 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.491      ;
; -0.539 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.490      ;
; -0.495 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.447      ;
; -0.494 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.446      ;
; -0.493 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.444      ;
; -0.492 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.444      ;
; -0.489 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.441      ;
; -0.488 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.440      ;
; -0.486 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.438      ;
; -0.485 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.437      ;
; -0.484 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.436      ;
; -0.483 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.435      ;
; -0.480 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.432      ;
; -0.479 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.431      ;
; -0.478 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.430      ;
; -0.478 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.430      ;
; -0.477 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.429      ;
; -0.473 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.425      ;
; -0.469 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.420      ;
; -0.468 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.419      ;
; -0.467 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.419      ;
; -0.458 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.409      ;
; -0.455 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.407      ;
; -0.454 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.405      ;
; -0.453 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.404      ;
; -0.452 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.403      ;
; -0.451 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.402      ;
; -0.449 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.400      ;
; -0.448 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.399      ;
; -0.441 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.392      ;
; -0.434 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.386      ;
; -0.433 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.385      ;
; -0.433 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.385      ;
; -0.430 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.381      ;
; -0.429 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.380      ;
; -0.428 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.379      ;
; -0.427 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.378      ;
; -0.426 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.377      ;
; -0.425 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.377      ;
; -0.424 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.163      ; 1.574      ;
; -0.424 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.376      ;
; -0.423 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.374      ;
; -0.423 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.375      ;
; -0.422 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.374      ;
; -0.422 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.374      ;
; -0.421 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.372      ;
; -0.420 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.372      ;
; -0.420 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.371      ;
; -0.420 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.370      ;
; -0.419 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.370      ;
; -0.412 ; data_out_module:inst1|i[3] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.364      ;
; -0.410 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.361      ;
; -0.410 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.362      ;
; -0.409 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.361      ;
; -0.402 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.353      ;
; -0.401 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.353      ;
; -0.400 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.352      ;
; -0.399 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.351      ;
; -0.398 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.350      ;
; -0.388 ; data_out_module:inst1|i[4] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.340      ;
; -0.386 ; data_out_module:inst1|j[2] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.163      ; 1.536      ;
; -0.375 ; data_out_module:inst1|i[5] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.326      ;
; -0.374 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.324      ;
; -0.371 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.323      ;
; -0.370 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.322      ;
; -0.369 ; data_out_module:inst1|i[7] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.320      ;
; -0.368 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.163      ; 1.518      ;
; -0.362 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.314      ;
; -0.361 ; data_out_module:inst1|j[5] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.313      ;
; -0.361 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.313      ;
; -0.361 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.312      ;
; -0.360 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.312      ;
; -0.359 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.311      ;
; -0.356 ; data_out_module:inst1|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.164      ; 1.507      ;
; -0.351 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.304      ;
; -0.350 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.303      ;
; -0.349 ; data_out_module:inst1|i[1] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.035     ; 1.301      ;
; -0.343 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.293      ;
; -0.342 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.295      ;
; -0.341 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.294      ;
; -0.340 ; data_out_module:inst1|i[0] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.034     ; 1.293      ;
+--------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                                              ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.154 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 1.136      ; 1.564      ;
; 0.323 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.627      ;
; 0.402 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.548      ;
; 0.489 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.461      ;
; 0.576 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.374      ;
; 0.591 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.359      ;
; 0.824 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 1.136      ; 1.394      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.102 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 1.181      ; 1.298      ;
; 0.193  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.314      ;
; 0.201  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.322      ;
; 0.271  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.392      ;
; 0.347  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.468      ;
; 0.414  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.535      ;
; 0.543  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 1.181      ; 1.443      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                               ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.187 ; data_out_module:inst1|j[0] ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[1] ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[2] ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[4] ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[3] ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[6] ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[5] ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[7] ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; sonic:inst|i[6]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.322      ;
; 0.254 ; sonic:inst|clock           ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.375      ;
; 0.267 ; sonic:inst|latch           ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.388      ;
; 0.298 ; sonic:inst|j[5]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; sonic:inst|j[6]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; data_out_module:inst1|i[7] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; sonic:inst|i[4]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; sonic:inst|i[4]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; sonic:inst|j[2]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sonic:inst|i[2]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; sonic:inst|i[3]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; sonic:inst|i[5]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; sonic:inst|i[1]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.431      ;
; 0.314 ; sonic:inst|i[0]            ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.435      ;
; 0.330 ; sonic:inst|j[1]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.451      ;
; 0.360 ; sonic:inst|i[2]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.481      ;
; 0.368 ; data_out_module:inst1|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.244      ; 0.696      ;
; 0.374 ; sonic:inst|j[5]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.495      ;
; 0.388 ; sonic:inst|j[2]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.509      ;
; 0.392 ; sonic:inst|j[0]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.513      ;
; 0.411 ; data_out_module:inst1|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.244      ; 0.739      ;
; 0.414 ; sonic:inst|i[6]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.535      ;
; 0.415 ; sonic:inst|j[4]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.536      ;
; 0.425 ; data_out_module:inst1|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.245      ; 0.754      ;
; 0.427 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.547      ;
; 0.431 ; data_out_module:inst1|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.244      ; 0.759      ;
; 0.443 ; data_out_module:inst1|j[7] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.244      ; 0.771      ;
; 0.444 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.035      ; 0.563      ;
; 0.447 ; sonic:inst|j[5]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.570      ;
; 0.451 ; sonic:inst|j[3]            ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.572      ;
; 0.455 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; sonic:inst|j[4]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; data_out_module:inst1|i[6] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; sonic:inst|i[3]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; sonic:inst|j[1]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; sonic:inst|i[5]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; sonic:inst|i[1]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; sonic:inst|j[4]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; data_out_module:inst1|j[4] ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; sonic:inst|j[1]            ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; sonic:inst|i[4]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; sonic:inst|i[0]            ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; sonic:inst|i[2]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; sonic:inst|i[4]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; sonic:inst|j[0]            ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; sonic:inst|i[0]            ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; sonic:inst|i[2]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; data_out_module:inst1|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.244      ; 0.796      ;
; 0.484 ; sonic:inst|j[3]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.605      ;
; 0.486 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.606      ;
; 0.497 ; sonic:inst|i[0]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.618      ;
; 0.503 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.035      ; 0.622      ;
; 0.509 ; sonic:inst|j[4]            ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; sonic:inst|j[3]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; data_out_module:inst1|i[5] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; data_out_module:inst1|i[3] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; sonic:inst|j[3]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.635      ;
; 0.516 ; data_out_module:inst1|i[1] ; data_out_module:inst1|i[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; sonic:inst|j[6]            ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; sonic:inst|i[3]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; sonic:inst|i[1]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; sonic:inst|i[3]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; sonic:inst|i[1]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; data_out_module:inst1|i[4] ; data_out_module:inst1|i[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; data_out_module:inst1|i[2] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; sonic:inst|i[0]            ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; sonic:inst|j[2]            ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; sonic:inst|i[2]            ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; sonic:inst|i[1]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; sonic:inst|i[3]            ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; sonic:inst|i[0]            ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; sonic:inst|j[2]            ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; sonic:inst|i[2]            ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.537 ; sonic:inst|j[0]            ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.658      ;
; 0.541 ; data_out_module:inst1|i[0] ; data_out_module:inst1|i[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; data_out_module:inst1|i[0] ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.662      ;
+-------+----------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[2]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[3]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[4]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[5]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[6]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[7]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.703 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.964 ; 3.009 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 4.018 ; 4.195 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 4.045 ; 4.206 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 3.062 ; 3.116 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.879 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.308 ; 2.682 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.308 ; 2.682 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.615 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.860 ; 2.904 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 3.873 ; 4.043 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 3.897 ; 4.052 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 2.955 ; 3.007 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.785 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                      ; -2.834  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:inst2|clk_out_internal ; -2.834  ; 0.187  ; N/A      ; N/A     ; -1.487              ;
;  clk_in                               ; -0.565  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -63.115 ; -0.102 ; 0.0      ; 0.0     ; -60.993             ;
;  Clock_Divider:inst2|clk_out_internal ; -62.405 ; 0.000  ; N/A      ; N/A     ; -53.532             ;
;  clk_in                               ; -0.710  ; -0.102 ; N/A      ; N/A     ; -7.461              ;
+---------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.772 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.290 ; 6.258 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 8.868 ; 8.584 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 8.902 ; 8.708 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.570 ; 6.484 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.684 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.615 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.860 ; 2.904 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 3.873 ; 4.043 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 3.897 ; 4.052 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 2.955 ; 3.007 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.785 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; latchpin      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_origin    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clockpin      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_outpin   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_outpin_2 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 6        ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 601      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 6        ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 601      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 11 21:36:41 2024
Info: Command: quartus_sta sonic -c sonic
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sonic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:inst2|clk_out_internal Clock_Divider:inst2|clk_out_internal
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.834
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.834             -62.405 Clock_Divider:inst2|clk_out_internal 
    Info (332119):    -0.565              -0.710 clk_in 
Info (332146): Worst-case hold slack is 0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.051               0.000 clk_in 
    Info (332119):     0.454               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.461 clk_in 
    Info (332119):    -1.487             -53.532 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.533             -54.478 Clock_Divider:inst2|clk_out_internal 
    Info (332119):    -0.423              -0.499 clk_in 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 clk_in 
    Info (332119):     0.402               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.461 clk_in 
    Info (332119):    -1.487             -53.532 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.679              -7.560 Clock_Divider:inst2|clk_out_internal 
    Info (332119):     0.154               0.000 clk_in 
Info (332146): Worst-case hold slack is -0.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.102              -0.102 clk_in 
    Info (332119):     0.187               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -6.195 clk_in 
    Info (332119):    -1.000             -36.000 Clock_Divider:inst2|clk_out_internal 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4796 megabytes
    Info: Processing ended: Sat May 11 21:36:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


