1. 当要对输出量进行赋值时，在定义时需要将output量定义为reg，如下所示  
> output reg [x:y] 变量名  

2. 在时序块中，要用<font color=red>非阻塞赋值<=</font>  
    - 当有必要在时序块如always块中使用=时，可以在verilator命令后加一个-Wno-style选项  

3. 在组合逻辑电路中，用<font color=red>阻塞赋值=</font>  

4. (<font color=red>重要</font>)异或运算符^可以用来判断向量中1的数量是奇数个还是偶数个，如果是奇数个则返回1  
    - 如^(1011) = 1  
