# Relat√≥rio: Desenvolvimento de Biblioteca assembly para comunica√ß√£o entre HPS e FPGA

## üìå Introdu√ß√£o
---
O uso de coprocessadores especializados tem se tornado cada vez mais relevante em aplica√ß√µes que exigem alto desempenho em c√°lculos matriciais, como vis√£o computacional, aprendizado de m√°quina e simula√ß√µes cient√≠ficas. Nesse contexto, o presente trabalho d√° continuidade ao desenvolvimento de um coprocessador aritm√©tico voltado para opera√ß√µes de multiplica√ß√£o de matrizes, utilizando a plataforma DE1-SoC.

A proposta atual consiste em expandir a usabilidade do sistema previamente desenvolvido atrav√©s da cria√ß√£o de uma biblioteca em linguagem Assembly. Essa biblioteca visa permitir que aplica√ß√µes em alto n√≠vel possam se comunicar com o hardware de forma eficiente, simplificando o uso das opera√ß√µes aceleradas por hardware e maximizando o desempenho das aplica√ß√µes que dependem de opera√ß√µes matriciais intensivas.

Al√©m da biblioteca, este trabalho contempla a integra√ß√£o entre o c√≥digo Assembly e aplica√ß√µes escritas em linguagem C, o que exige um entendimento detalhado da arquitetura ARM, do mapeamento de mem√≥ria e dos protocolos de comunica√ß√£o entre o HPS (Hard Processor System) e a FPGA.

## üéØ Objetivos e Requisitos
---
### Objetivos

Este projeto tem como principal objetivo permitir a reutiliza√ß√£o das funcionalidades do coprocessador matricial por meio de uma biblioteca desenvolvida em Assembly. Com isso, espera-se alcan√ßar:

- A facilita√ß√£o do desenvolvimento de novas aplica√ß√µes que demandem acelera√ß√£o de c√°lculos matriciais;
- O fortalecimento da compreens√£o sobre a intera√ß√£o hardware-software na plataforma DE1-SoC;
- A pr√°tica na programa√ß√£o em linguagem Assembly para a arquitetura ARM;
- A aplica√ß√£o dos conceitos de comunica√ß√£o entre o HPS e a FPGA usando barramentos, PIOs e protocolos de handshake.

### Requisitos

Para atender √†s especifica√ß√µes do problema, o projeto deve cumprir os seguintes requisitos:

- A biblioteca deve ser escrita em linguagem Assembly;
- Devem ser implementadas fun√ß√µes que permitam o uso direto das opera√ß√µes oferecidas pelo coprocessador;
- O estilo de codifica√ß√£o deve seguir o guia dispon√≠vel em [MaJerle/c-code-style](https://github.com/MaJerle/c-code-style);
- A biblioteca deve ser compat√≠vel com aplica√ß√µes desenvolvidas em linguagem C;
- O sistema deve ser validado atrav√©s de testes funcionais, com documenta√ß√£o adequada sobre o processo de compila√ß√£o, configura√ß√£o e uso.

## üõ†Ô∏è Recursos Utilizados
---

### üîß Quartus Prime
S√≠ntese e Compila√ß√£o:
O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

An√°lise de Timing:
Emprega-se o TimeQuest Timing Analyzer para validar as restri√ß√µes temporais, como os tempos de setup e hold, al√©m de identificar os caminhos cr√≠ticos no design. Essa an√°lise √© essencial para garantir que o projeto opere de forma est√°vel em frequ√™ncia alvo, conforme metodologias detalhadas na documenta√ß√£o oficial.

Grava√ß√£o na FPGA:
A programa√ß√£o da FPGA √© realizada via Programmer, utilizando o cabo USB-Blaster. Esse procedimento suporta a grava√ß√£o de m√∫ltiplos arquivos .sof, permitindo a configura√ß√£o e reconfigura√ß√£o do hardware conforme especificado nos guias t√©cnicos da Intel.

Design Constraints:
S√£o definidas as restri√ß√µes de pinos e de clock por meio do Pin Planner e das ferramentas de timing. Essas constraints garantem que as conex√µes f√≠sicas e os requisitos temporais sejam atendidos, alinhando-se √†s pr√°ticas recomendadas no User Guide da ferramenta.

### üíª FPGA
Especifica√ß√µes T√©cnicas:
A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos l√≥gicos (LEs), 4.450 Kbits de mem√≥ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracter√≠sticas permitem a implementa√ß√£o de designs complexos e o processamento paralelo de dados.

Perif√©ricos Utilizados:

Switches e LEDs: Utilizados para depura√ß√£o e controle manual, permitindo, por exemplo, a sele√ß√£o e visualiza√ß√£o de opera√ß√µes matriciais.

Compatibilidade:
O projeto foi compilado com Quartus Prime 20.1.1 e testado com a vers√£o 6.0.0 do CD-ROM da DE1-SoC (rev.H), conforme as especifica√ß√µes t√©cnicas fornecidas pela Terasic.

Refer√™ncia oficial: 

### ‚öô GCC

O GCC (GNU Compiler Collection) √© um compilador robusto e amplamente utilizado em projetos que envolvem linguagens como C e Assembly. Neste projeto, o GCC foi utilizado para compilar tanto os arquivos escritos em linguagem C quanto os arquivos em Assembly, garantindo a gera√ß√£o de execut√°veis compat√≠veis com a arquitetura ARM presente na plataforma DE1-SoC.

No caso do c√≥digo em C, o GCC foi respons√°vel por compilar a l√≥gica de interface com o usu√°rio e o controle de chamadas para fun√ß√µes Assembly. J√° para o Assembly, o compilador foi utilizado para traduzir as instru√ß√µes de baixo n√≠vel que acessam diretamente os recursos do coprocessador, permitindo uma comunica√ß√£o eficiente com o hardware.

A compila√ß√£o foi automatizada por meio de um script `Makefile`, o que facilitou a integra√ß√£o dos diferentes m√≥dulos e agilizou o processo de testes.

Refer√™ncia oficial: 

### üíª Linguagens C e Assembly

A linguagem C foi empregada como camada de alto n√≠vel para intera√ß√£o com o usu√°rio, gerenciamento de dados e chamada das rotinas implementadas em Assembly. Sua utiliza√ß√£o permitiu desenvolver uma aplica√ß√£o mais estruturada e acess√≠vel, mantendo a flexibilidade na manipula√ß√£o de ponteiros e acesso a endere√ßos de mem√≥ria espec√≠ficos.

Por outro lado, a linguagem Assembly foi utilizada para criar uma biblioteca especializada em acessar e acionar o coprocessador implementado na FPGA. Atrav√©s do Assembly, foi poss√≠vel implementar instru√ß√µes personalizadas, manipular registradores e controlar com precis√£o o fluxo de dados entre o HPS e o hardware, respeitando os protocolos de comunica√ß√£o definidos.

Essa combina√ß√£o entre C e Assembly garantiu um equil√≠brio entre desempenho e legibilidade, permitindo a constru√ß√£o de um sistema eficiente e de f√°cil manuten√ß√£o.


## ‚öôÔ∏è Desenvolvimento e Descri√ß√£o em Alto N√≠vel
---
### üîß Ajustes Realizados no Coprocessador

Inicialmente, foi realizada uma revis√£o na arquitetura do coprocessador previamente desenvolvido, com o objetivo de simplificar etapas do processamento e alinhar o projeto a pr√°ticas adotadas em arquiteturas mais modernas. Essa reformula√ß√£o visou n√£o apenas otimizar o desempenho geral do sistema, mas tamb√©m facilitar a implementa√ß√£o da biblioteca em linguagem Assembly.

A principal modifica√ß√£o consistiu na reformula√ß√£o do formato da instru√ß√£o do coprocessador, que passou de 8 para 27 bits. Essa expans√£o permitiu a inclus√£o direta dos dados das matrizes dentro da pr√≥pria instru√ß√£o, eliminando a necessidade de etapas intermedi√°rias de carregamento. Com isso, tornou-se poss√≠vel estabelecer uma comunica√ß√£o mais direta entre o processador e o coprocessador, viabilizando uma integra√ß√£o mais eficiente e simplificada no contexto da execu√ß√£o de opera√ß√µes matriciais.

![Formato da Instru√ß√£o do Coprocessador](images/formatoInstru√ß√£o.jpeg)

| Campo    | Bits | Descri√ß√£o                                                                 |
|----------|------|---------------------------------------------------------------------------|
| Num 2    | 8    | Segundo operando de 8 bits para a instru√ß√£o (ex: elemento da matriz)      |
| Num 1    | 8    | Primeiro operando de 8 bits para a instru√ß√£o (ex: elemento da matriz)     |
| Position | 5    | Posi√ß√£o dentro do registrador/matriz alvo (para opera√ß√µes de LOAD/STORE)  |
| MT       | 1    | Matriz Alvo (0 para Matriz A, 1 para Matriz B em opera√ß√µes de LOAD)       |
| M_Size   | 2    | Tamanho da Matriz (00: 2x2, 01: 3x3, 10: 4x4, 11: 5x5)                    |
| OPCODE   | 4    | C√≥digo da Opera√ß√£o (LOAD, STORE, SUM, MUL, DET, etc.)                     |

A nova implementa√ß√£o exigiu uma reformula√ß√£o na forma como os dados eram inseridos nos registradores e enviados ao processador. Essa mudan√ßa foi uma consequ√™ncia direta da modifica√ß√£o no formato da instru√ß√£o, que passou a incorporar informa√ß√µes adicionais sobre os dados e suas posi√ß√µes.

A comunica√ß√£o entre o processador e o coprocessador foi estruturada seguindo a metodologia mestre-escravo, onde o processador (mestre) envia instru√ß√µes ao coprocessador (escravo), que as interpreta e executa. No caso das instru√ß√µes do tipo `LOAD`, o processador transmite os valores das matrizes juntamente com suas posi√ß√µes codificadas dentro da pr√≥pria instru√ß√£o. O coprocessador ent√£o realiza o armazenamento desses valores nos registradores internos correspondentes.

De forma an√°loga, a instru√ß√£o `STORE` √© utilizada para retornar os resultados ao processador. Nessa opera√ß√£o, o coprocessador empacota quatro bytes de resultado e os envia ao HPS, respeitando a posi√ß√£o especificada na instru√ß√£o recebida. Esse modelo de comunica√ß√£o direta e estruturada permitiu maior controle sobre o fluxo de dados, al√©m de garantir efici√™ncia e sincroniza√ß√£o entre os m√≥dulos envolvidos.

### üîå Comunica√ß√£o Utilizada

A comunica√ß√£o desenvolvida, como j√° mencionado, segue a arquitetura mestre-escravo, na qual o processador (mestre) envia instru√ß√µes ao coprocessador (escravo), respons√°vel por process√°-las e retornar os dados. Esse envio √© realizado por meio do barramento **Lightweight HPS-to-FPGA (LW-H2F)**, uma interface AXI dispon√≠vel na plataforma DE1-SoC.

O barramento LW-H2F possui uma largura de 32 bits e foi projetado para transfer√™ncias de controle e pequenos volumes de dados. Ele permite uma comunica√ß√£o eficiente e simplificada entre o HPS (Hard Processor System) e a l√≥gica program√°vel da FPGA. Sua utiliza√ß√£o neste projeto foi fundamental para garantir a troca r√°pida de comandos e dados entre as duas partes da placa, sem a necessidade de protocolos complexos.

#### üì• PIOs ‚Äì Parallel Input/Output

Outro componente essencial utilizado na comunica√ß√£o foi o **PIO (Parallel Input/Output)**, dispon√≠vel como perif√©rico padr√£o no Platform Designer (Qsys) do Quartus. O PIO √© um m√≥dulo simples que permite realizar leitura e escrita paralela de dados entre o HPS e a FPGA. Ele √© amplamente utilizado para envio de sinais de controle, estados ou dados discretos em aplica√ß√µes embarcadas.

No contexto deste projeto, os PIOs desempenharam m√∫ltiplas fun√ß√µes:

- Controle de sinais de sincroniza√ß√£o entre o processador e o coprocessador (como ‚Äúpronto‚Äù enviado pela FPGA), viabilizando um protocolo de handshaking confi√°vel;
- Transmiss√£o das instru√ß√µes montadas no processador para o coprocessador, permitindo a ativa√ß√£o direta das opera√ß√µes matriciais;
- Envio de pacotes de bits do coprocessador para o HPS, contendo os resultados das opera√ß√µes, especialmente nos casos de instru√ß√µes do tipo `STORE`.

Essa abordagem multifuncional com os PIOs proporcionou flexibilidade na comunica√ß√£o e reduziu a complexidade de controle interno do sistema. O uso combinado do barramento AXI e dos PIOs resultou em um canal de comunica√ß√£o robusto, eficiente e altamente adaptado √†s exig√™ncias do projeto.
#### ü§ù Protocolo de Handshaking

O protocolo de handshaking implementado entre o HPS e o coprocessador (FPGA) segue os seguintes passos:

1. **Envio da instru√ß√£o**  
   - O HPS monta a instru√ß√£o em Assembly e a escreve nos registradores via barramento e PIOs.  
   - Em seguida, o HPS aciona o sinal `Start` (coloca `Start = 1`) para indicar que h√° uma nova opera√ß√£o a ser executada.

2. **Modo de espera do HPS**  
   - Ap√≥s ativar `Start`, o HPS entra em loop de espera, monitorando o sinal `Done_operation` vindo do coprocessador.

3. **Processamento pelo coprocessador**  
   - O coprocessador, ao detectar `Start = 1`, l√™ a instru√ß√£o e executa a opera√ß√£o correspondente.  
   - Durante a execu√ß√£o, o coprocessador mant√©m `Done_operation = 0`.

4. **Conclus√£o da opera√ß√£o**  
   - Quando o coprocessador finaliza o processamento (por exemplo, multiplica√ß√£o matricial ou empacotamento de bytes), ele coloca `Done_operation = 1`.  
   - Esse pulso indica ao HPS que a opera√ß√£o foi finalizada.

5. **Reset do ciclo**  
   - O HPS detecta `Done_operation = 1` e zera o sinal `Start` (`Start = 0`).  
   - Ap√≥s limpar `Start`, o HPS  fica pronto para enviar a pr√≥xima instru√ß√£o.

Esse fluxo garante sincroniza√ß√£o precisa entre ambos os m√≥dulos, evitando condi√ß√µes de corrida e garantindo que cada instru√ß√£o seja processada individualmente antes do envio da pr√≥xima.  


### üß© C√≥digo Assembly
O c√≥digo Assembly (`driver.s`) √© o n√∫cleo da biblioteca de comunica√ß√£o com o coprocessador FPGA. Suas principais responsabilidades e caracter√≠sticas s√£o:

-   **Interface de Fun√ß√µes Globais:**
    -   `driver`: Fun√ß√£o principal chamada pelo c√≥digo C, orquestra as opera√ß√µes de `load`, `operation` e `store`. Recebe ponteiros para as matrizes A, B, R, o tamanho da matriz e o opcode da opera√ß√£o.
    -   `mmap_setup`: Respons√°vel por abrir `/dev/mem` e mapear a regi√£o de mem√≥ria f√≠sica dos PIOs da FPGA para o espa√ßo de endere√ßamento virtual do processo HPS.
    -   `mmap_cleanup`: Desfaz o mapeamento de mem√≥ria e fecha o descritor de arquivo de `/dev/mem`.

-   **Montagem e Envio de Instru√ß√µes (`load`, `operation`):**
    -   As sub-rotinas como `load2x2`, `load3x3`, `load4x4`, `load5x5` s√£o respons√°veis por carregar os dados das matrizes A e B para o coprocessador.
    -   Elas montam a instru√ß√£o de 28 bits conforme o formato definido (Num1, Num2, Position, MT, M\_Size, OPCODE=LOAD). Por exemplo, em `load2x2` para a matriz A:
        -   `r6` (Num1), `r7` (Num2) s√£o carregados dos ponteiros `matrixA`.
        -   `r3` (MT) √© 0 para matriz A, 1 para matriz B.
        -   `r4` e `r5` (Position) indicam onde os dados devem ser escritos.
        -   `r12` cont√©m `M_Size` e o `OPCODE` de LOAD (implicitamente 0000 para a carga).
        -   A instru√ß√£o √© combinada com `0x10000000` (Start bit) e escrita no `mapped_addr`.
    -   A sub-rotina `operation` (e suas ramifica√ß√µes como `sum`, `multiplication`, etc.) monta a instru√ß√£o para a opera√ß√£o aritm√©tica ou de manipula√ß√£o desejada (OPCODE espec√≠fico, M\_Size se aplic√°vel) e a envia.

-   **Leitura de Resultados (`store`):**
    -   As sub-rotinas `store2x2`, `store3x3`, etc., preparam e enviam uma instru√ß√£o de `STORE` (OPCODE `0x8`) para o coprocessador, especificando a posi√ß√£o e o tamanho da matriz de resultado.
    -   Ap√≥s o handshake (`wait_for_done`), os dados do resultado s√£o lidos do PIO no offset `0x10` (relativo a `mapped_addr`) e armazenados no ponteiro `matrixR`. Os bytes s√£o extra√≠dos da palavra de 32 bits lida.

-   **Mapeamento de Mem√≥ria (`mmap_setup`, `mmap_cleanup`):**
    -   `mmap_setup`:
        1.  Abre o dispositivo `/dev/mem` com permiss√£o de leitura e escrita (`O_RDWR`).
        2.  Utiliza a syscall `mmap` (n√∫mero 192) para mapear `0x1000` bytes (4KB) da mem√≥ria f√≠sica a partir do endere√ßo base do Lightweight HPS-to-FPGA bridge (endere√ßo f√≠sico base `0xFF200000`, com o PIO espec√≠fico residindo em um offset dentro desta ponte, o c√≥digo usa `0xFF200` como base para `mmap`, que o kernel ajusta para o alinhamento da p√°gina). O endere√ßo virtual retornado por `mmap` √© armazenado em `mapped_addr`.
    -   `mmap_cleanup`:
        1.  Utiliza a syscall `munmap` (n√∫mero 91) para liberar a regi√£o de mem√≥ria mapeada.
        2.  Utiliza a syscall `close` (n√∫mero 6) para fechar o descritor de arquivo de `/dev/mem`.

-   **Implementa√ß√£o do Handshake (`wait_for_done`, `restart`):**
    -   `wait_for_done`: Entra em um loop (`wait_loop`) lendo continuamente o registrador PIO no offset `0x30` de `mapped_addr`. Ele verifica se o bit 3 (`0x08`) est√° setado (sinal `Done_operation` do FPGA).
    -   `restart`: Ap√≥s `Done_operation` ser detectado, esta parte (dentro de `wait_for_done`) envia `0x00000000` para o endere√ßo base do PIO (`mapped_addr + 0x0`), efetivamente zerando o sinal `Start` para o coprocessador.

-   **Uso de Syscalls:**
    -   Syscalls s√£o invocadas usando a instru√ß√£o `svc #0`, com o n√∫mero da syscall em `r7` e os argumentos nos registradores `r0-r5` conforme a conven√ß√£o da ABI ARM EABI.
        -   `#5 (open)`: Usado em `mmap_setup`.
        -   `#192 (mmap2)`: Usado em `mmap_setup` para mapear mem√≥ria.
        -   `#91 (munmap)`: Usado em `mmap_cleanup`.
        -   `#6 (close)`: Usado em `mmap_cleanup` (e em `fail_mmap`).
        -   `#4 (write)`: Usado na fun√ß√£o `welcome` para imprimir uma mensagem de boas-vindas (n√£o diretamente parte da l√≥gica do driver, mas presente no arquivo).

### üíª Integra√ß√£o com C
A integra√ß√£o entre a aplica√ß√£o de alto n√≠vel em C (`main.c`) e a biblioteca Assembly (`driver.s`) √© um aspecto crucial do projeto, permitindo que a complexidade da comunica√ß√£o de baixo n√≠vel seja abstra√≠da do usu√°rio final.

-   **Intera√ß√£o com Usu√°rio (`main.c`):**
    -   O programa C fornece uma interface de linha de comando simples para o usu√°rio.
    -   Ele solicita ao usu√°rio que escolha a opera√ß√£o matricial desejada (soma, subtra√ß√£o, multiplica√ß√£o, oposta, transposta, multiplica√ß√£o por escalar, determinante).
    -   Solicita o tamanho das matrizes (2x2, 3x3, 4x4 ou 5x5).
    -   L√™ os elementos das matrizes de entrada (Matriz A e, se necess√°rio, Matriz B) fornecidos pelo usu√°rio.
    -   Aloca dinamicamente mem√≥ria para as matrizes A, B e R (resultado) usando `calloc`.

-   **Chamada da Biblioteca em Assembly (`main.c` -> `driver.s`):**
    -   **Setup e Cleanup:** Antes de qualquer opera√ß√£o e ap√≥s todas as opera√ß√µes, `main.c` chama as fun√ß√µes Assembly `mmap_setup()` e `mmap_cleanup()` respectivamente. `mmap_setup()` inicializa o mapeamento de mem√≥ria necess√°rio para que o c√≥digo Assembly possa acessar os registradores PIO da FPGA. `mmap_cleanup()` libera esses recursos.
    -   **Fun√ß√£o `driver`:** A fun√ß√£o principal `driver` em Assembly √© declarada como `extern` em C. Ela √© chamada da seguinte forma:
        ```c
        driver(matrixA, matrixB, matrixR, size_mask(size), operation); //
        ```
        -   `matrixA`, `matrixB`, `matrixR`: S√£o ponteiros para `int8_t` contendo os dados das matrizes. O Assembly acessar√° esses dados.
        -   `size_mask(size)`: Uma fun√ß√£o C que converte o tamanho da matriz (2, 3, 4, 5) para o valor de `M_Size` esperado pelo coprocessador (0, 1, 2, 3).
        -   `operation`: O c√≥digo da opera√ß√£o escolhido pelo usu√°rio (1 para Soma, 2 para Subtra√ß√£o, etc.), que o Assembly usar√° para definir o `OPCODE`.
    -   **Impress√£o de Resultados:** Ap√≥s a chamada `driver` retornar, `main.c` imprime a matriz resultado (`matrixR`) no console.
    -   **Libera√ß√£o de Mem√≥ria:** A mem√≥ria alocada para as matrizes √© liberada usando `free()`.

Essa arquitetura permite que o c√≥digo C gerencie a l√≥gica da aplica√ß√£o e a intera√ß√£o com o usu√°rio, enquanto o c√≥digo Assembly lida eficientemente com a comunica√ß√£o direta com o hardware do coprocessador na FPGA.

## üß™ Testes, Resultados e Discuss√µes

Esta se√ß√£o detalha o processo de valida√ß√£o do sistema, os resultados alcan√ßados e uma discuss√£o sobre poss√≠veis melhorias futuras.

### ‚úÖ Testes Realizados

Para validar a funcionalidade da biblioteca Assembly e a correta opera√ß√£o do coprocessador matricial, foram realizados testes funcionais abrangentes. A aplica√ß√£o em C (`main.c`) serviu como a principal ferramenta de teste, permitindo a inser√ß√£o de diversos casos de teste e a observa√ß√£o dos resultados.

Os testes cobriram os seguintes aspectos:
-   **Todas as Opera√ß√µes Implementadas:** Cada uma das opera√ß√µes (Soma, Subtra√ß√£o, Multiplica√ß√£o, Matriz Oposta, Transposta, Multiplica√ß√£o por Escalar e Determinante) foi testada individualmente.
-   **Diferentes Tamanhos de Matriz:** As opera√ß√µes foram validadas para todos os tamanhos de matriz suportados pelo coprocessador (2x2, 3x3, 4x4 e 5x5), conforme selecion√°vel pelo usu√°rio no `main.c`.
-   **Valores de Entrada Variados:** Foram utilizados diferentes conjuntos de valores para os elementos das matrizes, incluindo:
    -   Valores positivos e negativos.
    -   Valores nulos.
    -   Valores que poderiam levar a resultados nos limites da representa√ß√£o de 8 bits com sinal (pr√≥ximos de -128 e 127).
-   **Casos Espec√≠ficos:**
    -   Multiplica√ß√£o por matriz identidade.
    -   Multiplica√ß√£o por matriz nula.
    -   Soma com matriz nula.
    -   C√°lculo de determinante para matrizes singulares (resultado zero) e n√£o singulares.
-   **Comunica√ß√£o e Handshake:** A correta sincroniza√ß√£o entre HPS e FPGA foi observada indiretamente atrav√©s do sucesso das opera√ß√µes. O mecanismo de `wait_for_done` e o `restart` do ciclo foram cruciais e seu funcionamento correto √© evidenciado pela capacidade de realizar m√∫ltiplas opera√ß√µes em sequ√™ncia.
-   **Mapeamento de Mem√≥ria:** O sucesso na chamada de `mmap_setup` e `mmap_cleanup` e a capacidade de ler e escrever nos PIOs confirmaram o funcionamento do mapeamento de mem√≥ria.

Os resultados obtidos pelo coprocessador foram comparados com c√°lculos manuais ou resultados de calculadoras matriciais padr√£o para verificar a precis√£o.

### üìà Resultados Obtidos

Os testes demonstraram que a biblioteca Assembly desenvolvida comunica-se com sucesso com o coprocessador matricial na FPGA. Todas as opera√ß√µes implementadas (soma, subtra√ß√£o, multiplica√ß√£o, oposta, transposta, multiplica√ß√£o por escalar e determinante) funcionaram corretamente para os tamanhos de matriz suportados (2x2, 3x3, 4x4 e 5x5).

-   A interface em C permitiu uma f√°cil intera√ß√£o e teste das funcionalidades do coprocessador.
-   O protocolo de handshaking mostrou-se robusto, garantindo a sincroniza√ß√£o adequada entre o HPS e a FPGA para cada instru√ß√£o enviada e resultado recebido.
-   O mapeamento de mem√≥ria via `/dev/mem` foi eficaz para o acesso aos PIOs da FPGA.
-   Os objetivos do projeto, como facilitar o uso do coprocessador atrav√©s de uma biblioteca Assembly e integrar com aplica√ß√µes C, foram alcan√ßados.

O sistema como um todo provou ser funcional, permitindo que o HPS delegue opera√ß√µes matriciais complexas para serem aceleradas pelo hardware customizado na FPGA.

### üí° Discuss√£o e Poss√≠veis Melhorias

Apesar dos resultados positivos, alguns pontos podem ser discutidos e h√° espa√ßo para melhorias futuras:

-   **Satura√ß√£o do Overflow:**
    -   Atualmente, os elementos das matrizes s√£o `int8_t`, variando de -128 a 127. As opera√ß√µes, especialmente a multiplica√ß√£o, podem gerar resultados que excedem esse intervalo (overflow).
    -   O comportamento atual do coprocessador em caso de overflow (se ele satura o valor para o m√°ximo/m√≠nimo represent√°vel ou se ocorre um *wrap-around*) precisaria ser caracterizado detalhadamente. O c√≥digo Assembly no HPS simplesmente l√™ os bytes de resultado (`strb r1, [r0, #0]`) sem tratamento expl√≠cito de overflow no lado do HPS.
    -   Uma melhoria seria implementar l√≥gica de satura√ß√£o no hardware do coprocessador para garantir que os resultados permane√ßam dentro do intervalo v√°lido, ou, alternativamente, expandir a largura de bits dos elementos da matriz resultado e dos acumuladores internos no coprocessador. O HPS poderia ent√£o ser notificado sobre a ocorr√™ncia de overflow/satura√ß√£o.

-   **Implementa√ß√£o da Convolu√ß√£o em N√≠vel de Hardware:**
    -   Uma expans√£o significativa da funcionalidade do coprocessador seria adicionar suporte para opera√ß√µes de convolu√ß√£o 2D. A convolu√ß√£o √© uma opera√ß√£o fundamental em processamento de imagens e redes neurais convolucionais (CNNs).
    -   Isso exigiria modifica√ß√µes substanciais no hardware da FPGA, incluindo unidades de multiplica√ß√£o-acumula√ß√£o (MAC) mais eficientes, gerenciamento de janelas deslizantes e possivelmente FIFOs para streaming de dados.
    -   A biblioteca Assembly e a interface C tamb√©m precisariam ser estendidas para suportar essa nova opera√ß√£o, incluindo a passagem de kernels de convolu√ß√£o e o manuseio de diferentes modos de padding.

-   **Otimiza√ß√£o de Desempenho:**
    -   Embora o uso de um coprocessador j√° traga ganhos de desempenho, an√°lises mais aprofundadas poderiam identificar gargalos. Por exemplo, a transfer√™ncia de dados entre HPS e FPGA, elemento por elemento (ou dois por vez nas opera√ß√µes de `LOAD` atuais), pode ser um fator limitante para matrizes maiores.
    -   Explorar o uso de DMA (Direct Memory Access) para transferir blocos de matrizes inteiras entre a mem√≥ria do HPS e a mem√≥ria embarcada na FPGA (como M10K blocks) poderia reduzir significativamente a lat√™ncia de comunica√ß√£o.

-   **Interface de Usu√°rio e Relato de Erros:**
    -   A interface C atual √© b√°sica. Poderia ser aprimorada com melhor valida√ß√£o de entrada e feedback mais detalhado ao usu√°rio.
    -   O sistema de tratamento de erros, especialmente para falhas de comunica√ß√£o ou erros reportados pela FPGA, poderia ser mais robusto.

-   **Suporte a Tipos de Dados Maiores:**
    -   Considerar o suporte a elementos de matriz com maior precis√£o (e.g., 16 bits, 32 bits, ou ponto flutuante) no coprocessador e na biblioteca Assembly para aplica√ß√µes que demandem maior alcance din√¢mico ou precis√£o.

Essas melhorias poderiam expandir significativamente a aplicabilidade e o desempenho do sistema de coprocessamento matricial.

---

## üë• Este projeto foi desenvolvido por:

-   **Guilherme Fernandes Sardinha**
-   **Robson Carvalho de Souza**
-   **Lucas Damasceno da Concei√ß√£o**

Agradecimentos ao(a) professor(a) **Wild Freitas da Silva Santos** pela orienta√ß√£o ao longo do projeto.
