/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     PT32x063xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  0.1
 * @date     21. March 2025
 * @note     Generated by SVDConv V3.3.42 on Friday, 21.03.2025 13:41:30
 *           from File 'PT32x063xx.svd',
 *           last modified on Friday, 21.03.2025 05:35:04
 */




// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 27

unsigned int CRC_CR __AT (0x40003C00);



// ----------------------------------  Field Item: CRC_CR_EN  -------------------------------------
// SVD Line: 35

//  <item> SFDITEM_FIELD__CRC_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C00) CRC enable </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CRC_CR_RST  -------------------------------------
// SVD Line: 42

//  <item> SFDITEM_FIELD__CRC_CR_RST
//    <name> RST </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40003C00) CRC reset control </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.1..1> RST
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CRC_CR_INS  -------------------------------------
// SVD Line: 49

//  <item> SFDITEM_FIELD__CRC_CR_INS
//    <name> INS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C00) CRC input selection </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.2..2> INS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_IBITR  ------------------------------------
// SVD Line: 56

//  <item> SFDITEM_FIELD__CRC_CR_IBITR
//    <name> IBITR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C00) CRC input bit sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.3..3> IBITR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_IBYTER  -----------------------------------
// SVD Line: 63

//  <item> SFDITEM_FIELD__CRC_CR_IBYTER
//    <name> IBYTER </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C00) CRC input byte sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.4..4> IBYTER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_OBITR  ------------------------------------
// SVD Line: 70

//  <item> SFDITEM_FIELD__CRC_CR_OBITR
//    <name> OBITR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003C00) CRC output bit sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.5..5> OBITR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 27

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C00) Control Register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_EN </item>
//    <item> SFDITEM_FIELD__CRC_CR_RST </item>
//    <item> SFDITEM_FIELD__CRC_CR_INS </item>
//    <item> SFDITEM_FIELD__CRC_CR_IBITR </item>
//    <item> SFDITEM_FIELD__CRC_CR_IBYTER </item>
//    <item> SFDITEM_FIELD__CRC_CR_OBITR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CRC_SEEDR  --------------------------------
// SVD Line: 79

unsigned int CRC_SEEDR __AT (0x40003C04);



// -------------------------------  Field Item: CRC_SEEDR_SEED  -----------------------------------
// SVD Line: 88

//  <item> SFDITEM_FIELD__CRC_SEEDR_SEED
//    <name> SEED </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C04) CRC seed </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_SEEDR >> 0) & 0xFFFF), ((CRC_SEEDR = (CRC_SEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_SEEDR  -----------------------------------
// SVD Line: 79

//  <rtree> SFDITEM_REG__CRC_SEEDR
//    <name> SEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C04) Seed Register </i>
//    <loc> ( (unsigned int)((CRC_SEEDR >> 0) & 0xFFFFFFFF), ((CRC_SEEDR = (CRC_SEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_SEEDR_SEED </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CRC_POLYR  --------------------------------
// SVD Line: 96

unsigned int CRC_POLYR __AT (0x40003C08);



// -------------------------------  Field Item: CRC_POLYR_POLY  -----------------------------------
// SVD Line: 105

//  <item> SFDITEM_FIELD__CRC_POLYR_POLY
//    <name> POLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C08) CRC poly </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_POLYR >> 0) & 0xFFFF), ((CRC_POLYR = (CRC_POLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_POLYR  -----------------------------------
// SVD Line: 96

//  <rtree> SFDITEM_REG__CRC_POLYR
//    <name> POLYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C08) Polynomial Register </i>
//    <loc> ( (unsigned int)((CRC_POLYR >> 0) & 0xFFFFFFFF), ((CRC_POLYR = (CRC_POLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_POLYR_POLY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_DINR  --------------------------------
// SVD Line: 113

unsigned int CRC_DINR __AT (0x40003C0C);



// --------------------------------  Field Item: CRC_DINR_DIN  ------------------------------------
// SVD Line: 122

//  <item> SFDITEM_FIELD__CRC_DINR_DIN
//    <name> DIN </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003C0C) CRC data input </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_DINR >> 0) & 0x0), ((CRC_DINR = (CRC_DINR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_DINR  ------------------------------------
// SVD Line: 113

//  <rtree> SFDITEM_REG__CRC_DINR
//    <name> DINR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003C0C) Data Input Register </i>
//    <loc> ( (unsigned int)((CRC_DINR >> 0) & 0xFFFFFFFF), ((CRC_DINR = (CRC_DINR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DINR_DIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_DOUT  --------------------------------
// SVD Line: 130

unsigned int CRC_DOUT __AT (0x40003C10);



// --------------------------------  Field Item: CRC_DOUT_DOUT  -----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__CRC_DOUT_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C10) CRC data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_DOUT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_DOUT  ------------------------------------
// SVD Line: 130

//  <rtree> SFDITEM_REG__CRC_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C10) Data Output Register </i>
//    <loc> ( (unsigned int)((CRC_DOUT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CRC_DOUT_DOUT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 16

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_CR </item>
//    <item> SFDITEM_REG__CRC_SEEDR </item>
//    <item> SFDITEM_REG__CRC_POLYR </item>
//    <item> SFDITEM_REG__CRC_DINR </item>
//    <item> SFDITEM_REG__CRC_DOUT </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 160

unsigned int PWR_CR1 __AT (0x40020400);



// --------------------------------  Field Item: PWR_CR1_PVDE  ------------------------------------
// SVD Line: 168

//  <item> SFDITEM_FIELD__PWR_CR1_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020400) Power voltage detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLS  ------------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__PWR_CR1_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40020400) PVD level selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 4) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLF  ------------------------------------
// SVD Line: 182

//  <item> SFDITEM_FIELD__PWR_CR1_PLF
//    <name> PLF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020400) PVD level status flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> PLF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 160

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020400) Control Register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0x71UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLF </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PWR_SR  ---------------------------------
// SVD Line: 191

unsigned int PWR_SR __AT (0x40020408);



// --------------------------------  Field Item: PWR_SR_LPRDY  ------------------------------------
// SVD Line: 200

//  <item> SFDITEM_FIELD__PWR_SR_LPRDY
//    <name> LPRDY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020408) LPR ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR ) </loc>
//      <o.0..0> LPRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SR  -------------------------------------
// SVD Line: 191

//  <rtree> SFDITEM_REG__PWR_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020408) Status Register </i>
//    <loc> ( (unsigned int)((PWR_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__PWR_SR_LPRDY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_VBUFCR  -------------------------------
// SVD Line: 208

unsigned int PWR_VBUFCR __AT (0x4002040C);



// -------------------------------  Field Item: PWR_VBUFCR_MODE  ----------------------------------
// SVD Line: 216

//  <item> SFDITEM_FIELD__PWR_VBUFCR_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002040C) Voltage reference buffer mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_VBUFCR >> 0) & 0x3), ((PWR_VBUFCR = (PWR_VBUFCR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: PWR_VBUFCR_IRVS  ----------------------------------
// SVD Line: 223

//  <item> SFDITEM_FIELD__PWR_VBUFCR_IRVS
//    <name> IRVS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002040C) Internal reference voltage selection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_VBUFCR ) </loc>
//      <o.4..4> IRVS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_VBUFCR_BGTF  ----------------------------------
// SVD Line: 230

//  <item> SFDITEM_FIELD__PWR_VBUFCR_BGTF
//    <name> BGTF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002040C) BG2v0 offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_VBUFCR ) </loc>
//      <o.8..8> BGTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_VBUFCR_TRIM  ----------------------------------
// SVD Line: 237

//  <item> SFDITEM_FIELD__PWR_VBUFCR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x4002040C) BG2v0 offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_VBUFCR >> 16) & 0x1F), ((PWR_VBUFCR = (PWR_VBUFCR & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: PWR_VBUFCR  -----------------------------------
// SVD Line: 208

//  <rtree> SFDITEM_REG__PWR_VBUFCR
//    <name> VBUFCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002040C) VREFBUF Control Register </i>
//    <loc> ( (unsigned int)((PWR_VBUFCR >> 0) & 0xFFFFFFFF), ((PWR_VBUFCR = (PWR_VBUFCR & ~(0x1F0013UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F0013) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_VBUFCR_MODE </item>
//    <item> SFDITEM_FIELD__PWR_VBUFCR_IRVS </item>
//    <item> SFDITEM_FIELD__PWR_VBUFCR_BGTF </item>
//    <item> SFDITEM_FIELD__PWR_VBUFCR_TRIM </item>
//  </rtree>
//  


// --------------------------  Register Item Address: PWR_SDADC0PCR  ------------------------------
// SVD Line: 246

unsigned int PWR_SDADC0PCR __AT (0x40020410);



// ------------------------------  Field Item: PWR_SDADC0PCR_EN  ----------------------------------
// SVD Line: 254

//  <item> SFDITEM_FIELD__PWR_SDADC0PCR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020410) SDADC0 power enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SDADC0PCR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_SDADC0PCR_PCMS  ---------------------------------
// SVD Line: 261

//  <item> SFDITEM_FIELD__PWR_SDADC0PCR_PCMS
//    <name> PCMS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020410) SDADC0 power filter capacitor mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SDADC0PCR ) </loc>
//      <o.2..2> PCMS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_SDADC0PCR_PVS  ---------------------------------
// SVD Line: 268

//  <item> SFDITEM_FIELD__PWR_SDADC0PCR_PVS
//    <name> PVS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40020410) SDADC0 power voltage selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_SDADC0PCR >> 4) & 0x7), ((PWR_SDADC0PCR = (PWR_SDADC0PCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: PWR_SDADC0PCR_KEY  ---------------------------------
// SVD Line: 275

//  <item> SFDITEM_FIELD__PWR_SDADC0PCR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..8] WO (@ 0x40020410) Key value </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_SDADC0PCR >> 8) & 0x0), ((PWR_SDADC0PCR = (PWR_SDADC0PCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: PWR_SDADC0PCR_RDY  ---------------------------------
// SVD Line: 282

//  <item> SFDITEM_FIELD__PWR_SDADC0PCR_RDY
//    <name> RDY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40020410) SDADC0 power ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SDADC0PCR ) </loc>
//      <o.31..31> RDY
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: PWR_SDADC0PCR  ---------------------------------
// SVD Line: 246

//  <rtree> SFDITEM_REG__PWR_SDADC0PCR
//    <name> SDADC0PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020410) SDADC0 Power Control Register </i>
//    <loc> ( (unsigned int)((PWR_SDADC0PCR >> 0) & 0xFFFFFFFF), ((PWR_SDADC0PCR = (PWR_SDADC0PCR & ~(0xFF75UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF75) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_SDADC0PCR_EN </item>
//    <item> SFDITEM_FIELD__PWR_SDADC0PCR_PCMS </item>
//    <item> SFDITEM_FIELD__PWR_SDADC0PCR_PVS </item>
//    <item> SFDITEM_FIELD__PWR_SDADC0PCR_KEY </item>
//    <item> SFDITEM_FIELD__PWR_SDADC0PCR_RDY </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 149

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//    <item> SFDITEM_REG__PWR_SR </item>
//    <item> SFDITEM_REG__PWR_VBUFCR </item>
//    <item> SFDITEM_REG__PWR_SDADC0PCR </item>
//  </view>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 304

unsigned int RCC_APBRSTR1 __AT (0x40020000);



// ------------------------------  Field Item: RCC_APBRSTR1_TIM2  ---------------------------------
// SVD Line: 313

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2
//    <name> TIM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020000) TIM2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.2..2> TIM2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM3  ---------------------------------
// SVD Line: 319

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3
//    <name> TIM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020000) TIM3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.3..3> TIM3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM4  ---------------------------------
// SVD Line: 325

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020000) TIM4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.4..4> TIM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM5  ---------------------------------
// SVD Line: 331

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM5
//    <name> TIM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020000) TIM5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.5..5> TIM5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM6  ---------------------------------
// SVD Line: 337

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM6
//    <name> TIM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020000) TIM6 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.6..6> TIM6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_LPTIM  ---------------------------------
// SVD Line: 343

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM
//    <name> LPTIM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020000) LPTIM reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.10..10> LPTIM
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 304

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020000) APB Peripheral Reset Register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x47CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM5 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM6 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 351

unsigned int RCC_APBRSTR2 __AT (0x40020004);



// -----------------------------  Field Item: RCC_APBRSTR2_UART0  ---------------------------------
// SVD Line: 360

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_UART0
//    <name> UART0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020004) UART0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> UART0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_UART1  ---------------------------------
// SVD Line: 366

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_UART1
//    <name> UART1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020004) UART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.1..1> UART1
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_LPUART0  --------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_LPUART0
//    <name> LPUART0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020004) LPUART0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.8..8> LPUART0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_LPUART1  --------------------------------
// SVD Line: 378

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_LPUART1
//    <name> LPUART1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020004) LPUART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.9..9> LPUART1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_IRTIM  ---------------------------------
// SVD Line: 384

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_IRTIM
//    <name> IRTIM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020004) IRTIM reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> IRTIM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR2_SPI0  ---------------------------------
// SVD Line: 390

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI0
//    <name> SPI0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020004) SPI0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.16..16> SPI0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR2_I2C0  ---------------------------------
// SVD Line: 396

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_I2C0
//    <name> I2C0 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020004) I2C0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.24..24> I2C0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 351

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020004) APB Peripheral Reset Register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x1018303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1018303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_UART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_UART1 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_LPUART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_LPUART1 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_IRTIM </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_I2C0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR3  ------------------------------
// SVD Line: 404

unsigned int RCC_APBRSTR3 __AT (0x40020008);



// -----------------------------  Field Item: RCC_APBRSTR3_SDADC0  --------------------------------
// SVD Line: 413

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_SDADC0
//    <name> SDADC0 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) SDADC0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.1..1> SDADC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_DAC0  ---------------------------------
// SVD Line: 419

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_DAC0
//    <name> DAC0 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) DAC0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.4..4> DAC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_OPA  ----------------------------------
// SVD Line: 425

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_OPA
//    <name> OPA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020008) OPA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.16..16> OPA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_LCD  ----------------------------------
// SVD Line: 431

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_LCD
//    <name> LCD </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40020008) LCD reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.20..20> LCD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_BEEP  ---------------------------------
// SVD Line: 437

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_BEEP
//    <name> BEEP </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40020008) BEEP reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.28..28> BEEP
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR3  ----------------------------------
// SVD Line: 404

//  <rtree> SFDITEM_REG__RCC_APBRSTR3
//    <name> APBRSTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) APB Peripheral Reset Register 3 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR3 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR3 = (RCC_APBRSTR3 & ~(0x10110012UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10110012) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_SDADC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_DAC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_OPA </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_LCD </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_BEEP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR4  ------------------------------
// SVD Line: 445

unsigned int RCC_APBRSTR4 __AT (0x4002000C);



// ------------------------------  Field Item: RCC_APBRSTR4_IWDG  ---------------------------------
// SVD Line: 454

//  <item> SFDITEM_FIELD__RCC_APBRSTR4_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002000C) IWDG reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR4 ) </loc>
//      <o.0..0> IWDG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR4_AES  ----------------------------------
// SVD Line: 460

//  <item> SFDITEM_FIELD__RCC_APBRSTR4_AES
//    <name> AES </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002000C) AES reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR4 ) </loc>
//      <o.8..8> AES
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR4_CRC  ----------------------------------
// SVD Line: 466

//  <item> SFDITEM_FIELD__RCC_APBRSTR4_CRC
//    <name> CRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002000C) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR4 ) </loc>
//      <o.9..9> CRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR4  ----------------------------------
// SVD Line: 445

//  <rtree> SFDITEM_REG__RCC_APBRSTR4
//    <name> APBRSTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) APB Peripheral Reset Register 4 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR4 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR4 = (RCC_APBRSTR4 & ~(0x301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR4_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR4_AES </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR4_CRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 474

unsigned int RCC_AHBRSTR __AT (0x40020010);



// ------------------------------  Field Item: RCC_AHBRSTR_GPIOA  ---------------------------------
// SVD Line: 483

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOA
//    <name> GPIOA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020010) GPIOA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> GPIOA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_GPIOB  ---------------------------------
// SVD Line: 489

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOB
//    <name> GPIOB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020010) GPIOB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.1..1> GPIOB
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_GPIOC  ---------------------------------
// SVD Line: 495

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOC
//    <name> GPIOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020010) GPIOC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.2..2> GPIOC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_GPIOD  ---------------------------------
// SVD Line: 501

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOD
//    <name> GPIOD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020010) GPIOD reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.3..3> GPIOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_GPIOE  ---------------------------------
// SVD Line: 507

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOE
//    <name> GPIOE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020010) GPIOE reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.4..4> GPIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_DMA0  ----------------------------------
// SVD Line: 513

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA0
//    <name> DMA0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020010) DMA0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.8..8> DMA0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 474

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) AHB Peripheral Reset Register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x11FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x11F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOA </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOB </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOC </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOD </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOE </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_RSR  ---------------------------------
// SVD Line: 521

unsigned int RCC_RSR __AT (0x40020020);



// ---------------------------------  Field Item: RCC_RSR_POR  ------------------------------------
// SVD Line: 530

//  <item> SFDITEM_FIELD__RCC_RSR_POR
//    <name> POR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020020) Power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.0..0> POR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PVD  ------------------------------------
// SVD Line: 536

//  <item> SFDITEM_FIELD__RCC_RSR_PVD
//    <name> PVD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020020) PVD reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.2..2> PVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_LPR  ------------------------------------
// SVD Line: 542

//  <item> SFDITEM_FIELD__RCC_RSR_LPR
//    <name> LPR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020020) LPR low voltage detection reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.3..3> LPR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_MR  -------------------------------------
// SVD Line: 548

//  <item> SFDITEM_FIELD__RCC_RSR_MR
//    <name> MR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020020) MR low voltage detection reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.4..4> MR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PIN  ------------------------------------
// SVD Line: 554

//  <item> SFDITEM_FIELD__RCC_RSR_PIN
//    <name> PIN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020020) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.5..5> PIN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_PLVD  ------------------------------------
// SVD Line: 560

//  <item> SFDITEM_FIELD__RCC_RSR_PLVD
//    <name> PLVD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020020) Power low voltage detection reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.6..6> PLVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_SFR  ------------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__RCC_RSR_SFR
//    <name> SFR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020020) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.12..12> SFR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RSR_LOCKUP  -----------------------------------
// SVD Line: 572

//  <item> SFDITEM_FIELD__RCC_RSR_LOCKUP
//    <name> LOCKUP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020020) LOCKUP reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.13..13> LOCKUP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_IWDG  ------------------------------------
// SVD Line: 578

//  <item> SFDITEM_FIELD__RCC_RSR_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020020) IWDG reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.16..16> IWDG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_HSE  ------------------------------------
// SVD Line: 584

//  <item> SFDITEM_FIELD__RCC_RSR_HSE
//    <name> HSE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40020020) HSE fail reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.18..18> HSE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_CWR  ------------------------------------
// SVD Line: 590

//  <item> SFDITEM_FIELD__RCC_RSR_CWR
//    <name> CWR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020020) Configuration word reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.25..25> CWR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_CPU  ------------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__RCC_RSR_CPU
//    <name> CPU </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40020020) CPU core reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.26..26> CPU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RSR  ------------------------------------
// SVD Line: 521

//  <rtree> SFDITEM_REG__RCC_RSR
//    <name> RSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) Reset Status Register </i>
//    <loc> ( (unsigned int)((RCC_RSR >> 0) & 0xFFFFFFFF), ((RCC_RSR = (RCC_RSR & ~(0x605307DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x605307D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RSR_POR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_LPR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_MR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PIN </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PLVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_SFR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_LOCKUP </item>
//    <item> SFDITEM_FIELD__RCC_RSR_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_RSR_HSE </item>
//    <item> SFDITEM_FIELD__RCC_RSR_CWR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_CPU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_RCR  ---------------------------------
// SVD Line: 604

unsigned int RCC_RCR __AT (0x40020024);



// --------------------------------  Field Item: RCC_RCR_PVDE  ------------------------------------
// SVD Line: 613

//  <item> SFDITEM_FIELD__RCC_RCR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020024) PVD reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.2..2> PVDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_LPRE  ------------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__RCC_RCR_LPRE
//    <name> LPRE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020024) LPR low voltage detection reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.3..3> LPRE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RCR_MRE  ------------------------------------
// SVD Line: 625

//  <item> SFDITEM_FIELD__RCC_RCR_MRE
//    <name> MRE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020024) MR low voltage detection reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.4..4> MRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_PLVDE  -----------------------------------
// SVD Line: 631

//  <item> SFDITEM_FIELD__RCC_RCR_PLVDE
//    <name> PLVDE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020024) Power low voltage detection reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.6..6> PLVDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RCR_LOCKUPE  ----------------------------------
// SVD Line: 637

//  <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020024) LOCKUP reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.13..13> LOCKUPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_IWDGE  -----------------------------------
// SVD Line: 643

//  <item> SFDITEM_FIELD__RCC_RCR_IWDGE
//    <name> IWDGE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020024) IWDG reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.16..16> IWDGE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RCR_HSE  ------------------------------------
// SVD Line: 649

//  <item> SFDITEM_FIELD__RCC_RCR_HSE
//    <name> HSE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40020024) HSE reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.18..18> HSE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RCR  ------------------------------------
// SVD Line: 604

//  <rtree> SFDITEM_REG__RCC_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_RCR >> 0) & 0xFFFFFFFF), ((RCC_RCR = (RCC_RCR & ~(0x5205CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5205C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RCR_PVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_LPRE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_MRE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_PLVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_IWDGE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_HSE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ASRCR  --------------------------------
// SVD Line: 657

unsigned int RCC_ASRCR __AT (0x40020028);



// --------------------------------  Field Item: RCC_ASRCR_KEY  -----------------------------------
// SVD Line: 666

//  <item> SFDITEM_FIELD__RCC_ASRCR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40020028) Key </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ASRCR >> 0) & 0x0), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ASRCR  -----------------------------------
// SVD Line: 657

//  <rtree> SFDITEM_REG__RCC_ASRCR
//    <name> ASRCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020028) Advanced Software Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_ASRCR >> 0) & 0xFFFFFFFF), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ASRCR_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 674

unsigned int RCC_APBENR1 __AT (0x40020030);



// ------------------------------  Field Item: RCC_APBENR1_TIM2  ----------------------------------
// SVD Line: 683

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM2
//    <name> TIM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) TIM2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.2..2> TIM2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM3  ----------------------------------
// SVD Line: 689

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM3
//    <name> TIM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) TIM3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.3..3> TIM3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM4  ----------------------------------
// SVD Line: 695

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) TIM4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.4..4> TIM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM5  ----------------------------------
// SVD Line: 701

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM5
//    <name> TIM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) TIM5 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.5..5> TIM5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM6  ----------------------------------
// SVD Line: 707

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM6
//    <name> TIM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) TIM6 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.6..6> TIM6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_LPTIM  ---------------------------------
// SVD Line: 713

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM
//    <name> LPTIM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020030) LPTIM clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.10..10> LPTIM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 674

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) APB Peripheral Clock Enable Register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x47CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM2 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM3 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM5 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM6 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 721

unsigned int RCC_APBENR2 __AT (0x40020034);



// ------------------------------  Field Item: RCC_APBENR2_UART0  ---------------------------------
// SVD Line: 730

//  <item> SFDITEM_FIELD__RCC_APBENR2_UART0
//    <name> UART0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020034) UART0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> UART0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_UART1  ---------------------------------
// SVD Line: 736

//  <item> SFDITEM_FIELD__RCC_APBENR2_UART1
//    <name> UART1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020034) UART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.1..1> UART1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_LPUART0  --------------------------------
// SVD Line: 742

//  <item> SFDITEM_FIELD__RCC_APBENR2_LPUART0
//    <name> LPUART0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020034) LPUART0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.8..8> LPUART0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_LPUART1  --------------------------------
// SVD Line: 748

//  <item> SFDITEM_FIELD__RCC_APBENR2_LPUART1
//    <name> LPUART1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020034) LPUART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.9..9> LPUART1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_IRTIM  ---------------------------------
// SVD Line: 754

//  <item> SFDITEM_FIELD__RCC_APBENR2_IRTIM
//    <name> IRTIM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020034) IRTIM clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> IRTIM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_SPI0  ----------------------------------
// SVD Line: 760

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI0
//    <name> SPI0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020034) SPI0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.16..16> SPI0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_I2C0  ----------------------------------
// SVD Line: 766

//  <item> SFDITEM_FIELD__RCC_APBENR2_I2C0
//    <name> I2C0 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020034) I2C0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.24..24> I2C0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 721

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) APB Peripheral Clock Enable Register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x1018303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1018303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_UART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_UART1 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_LPUART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_LPUART1 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_IRTIM </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_I2C0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR3  -------------------------------
// SVD Line: 774

unsigned int RCC_APBENR3 __AT (0x40020038);



// -----------------------------  Field Item: RCC_APBENR3_SDADC0  ---------------------------------
// SVD Line: 783

//  <item> SFDITEM_FIELD__RCC_APBENR3_SDADC0
//    <name> SDADC0 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020038) SDADC0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.1..1> SDADC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_DAC0  ----------------------------------
// SVD Line: 789

//  <item> SFDITEM_FIELD__RCC_APBENR3_DAC0
//    <name> DAC0 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020038) DAC0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.4..4> DAC0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR3_OPA  ----------------------------------
// SVD Line: 795

//  <item> SFDITEM_FIELD__RCC_APBENR3_OPA
//    <name> OPA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020038) OPA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.16..16> OPA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR3_LCD  ----------------------------------
// SVD Line: 801

//  <item> SFDITEM_FIELD__RCC_APBENR3_LCD
//    <name> LCD </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40020038) LCD clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.20..20> LCD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_BEEP  ----------------------------------
// SVD Line: 807

//  <item> SFDITEM_FIELD__RCC_APBENR3_BEEP
//    <name> BEEP </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40020038) BEEP clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.28..28> BEEP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR3  ----------------------------------
// SVD Line: 774

//  <rtree> SFDITEM_REG__RCC_APBENR3
//    <name> APBENR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) APB Peripheral Clock Enable Register 3 </i>
//    <loc> ( (unsigned int)((RCC_APBENR3 >> 0) & 0xFFFFFFFF), ((RCC_APBENR3 = (RCC_APBENR3 & ~(0x10110012UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10110012) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR3_SDADC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_DAC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_OPA </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_LCD </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_BEEP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR4  -------------------------------
// SVD Line: 815

unsigned int RCC_APBENR4 __AT (0x4002003C);



// ------------------------------  Field Item: RCC_APBENR4_IWDG  ----------------------------------
// SVD Line: 824

//  <item> SFDITEM_FIELD__RCC_APBENR4_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002003C) IWDG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.0..0> IWDG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR4_RTC  ----------------------------------
// SVD Line: 830

//  <item> SFDITEM_FIELD__RCC_APBENR4_RTC
//    <name> RTC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002003C) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.2..2> RTC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR4_AES  ----------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__RCC_APBENR4_AES
//    <name> AES </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002003C) AES clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.8..8> AES
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR4_CRC  ----------------------------------
// SVD Line: 842

//  <item> SFDITEM_FIELD__RCC_APBENR4_CRC
//    <name> CRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002003C) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.9..9> CRC
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR4  ----------------------------------
// SVD Line: 815

//  <rtree> SFDITEM_REG__RCC_APBENR4
//    <name> APBENR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) APB Peripheral Clock Enable Register 4 </i>
//    <loc> ( (unsigned int)((RCC_APBENR4 >> 0) & 0xFFFFFFFF), ((RCC_APBENR4 = (RCC_APBENR4 & ~(0x305UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x305) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR4_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_APBENR4_RTC </item>
//    <item> SFDITEM_FIELD__RCC_APBENR4_AES </item>
//    <item> SFDITEM_FIELD__RCC_APBENR4_CRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 850

unsigned int RCC_AHBENR __AT (0x40020040);



// ------------------------------  Field Item: RCC_AHBENR_GPIOA  ----------------------------------
// SVD Line: 859

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA
//    <name> GPIOA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020040) GPIOA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> GPIOA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOB  ----------------------------------
// SVD Line: 865

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB
//    <name> GPIOB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020040) GPIOB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> GPIOB
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOC  ----------------------------------
// SVD Line: 871

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOC
//    <name> GPIOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020040) GPIOC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.2..2> GPIOC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOD  ----------------------------------
// SVD Line: 877

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOD
//    <name> GPIOD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020040) GPIOD clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.3..3> GPIOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOE  ----------------------------------
// SVD Line: 883

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOE
//    <name> GPIOE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020040) GPIOE clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.4..4> GPIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBENR_DMA0  ----------------------------------
// SVD Line: 889

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA0
//    <name> DMA0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020040) DMA0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> DMA0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBENR_AHB  -----------------------------------
// SVD Line: 895

//  <item> SFDITEM_FIELD__RCC_AHBENR_AHB
//    <name> AHB </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40020040) AHB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.31..31> AHB
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 850

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020040) AHB Peripheral Clock Enable Register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x8000011FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8000011F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOC </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOD </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOE </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA0 </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_AHB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 903

unsigned int RCC_CFGR __AT (0x40020050);



// --------------------------------  Field Item: RCC_CFGR_SCW  ------------------------------------
// SVD Line: 912

//  <item> SFDITEM_FIELD__RCC_CFGR_SCW
//    <name> SCW </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020050) System clock switch </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.0..0> SCW
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SCWK  -----------------------------------
// SVD Line: 918

//  <item> SFDITEM_FIELD__RCC_CFGR_SCWK
//    <name> SCWK </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020050) System clock after wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.8..8> SCWK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 924

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40020050) HCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 16) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 930

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020050) PCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 903

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Clock Configuration Register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x1F1F0101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F0101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SCW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SCWK </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_MCOR  --------------------------------
// SVD Line: 938

unsigned int RCC_MCOR __AT (0x4002005C);



// -------------------------------  Field Item: RCC_MCOR_COSRC  -----------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__RCC_MCOR_COSRC
//    <name> COSRC </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4002005C) Clock output source </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 0) & 0x7), ((RCC_MCOR = (RCC_MCOR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_MCOR_COPRE  -----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__RCC_MCOR_COPRE
//    <name> COPRE </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4002005C) Clock output prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 4) & 0x7), ((RCC_MCOR = (RCC_MCOR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_MCOR  ------------------------------------
// SVD Line: 938

//  <rtree> SFDITEM_REG__RCC_MCOR
//    <name> MCOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) MCO Control Register </i>
//    <loc> ( (unsigned int)((RCC_MCOR >> 0) & 0xFFFFFFFF), ((RCC_MCOR = (RCC_MCOR & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_MCOR_COSRC </item>
//    <item> SFDITEM_FIELD__RCC_MCOR_COPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_PCSCR1  -------------------------------
// SVD Line: 961

unsigned int RCC_PCSCR1 __AT (0x40020060);



// -------------------------------  Field Item: RCC_PCSCR1_IWDG  ----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020060) IWDG clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 0) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_TIM4  ----------------------------------
// SVD Line: 976

//  <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020060) TIM4 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 2) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_RTC  -----------------------------------
// SVD Line: 982

//  <item> SFDITEM_FIELD__RCC_PCSCR1_RTC
//    <name> RTC </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020060) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 4) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_BEEP  ----------------------------------
// SVD Line: 988

//  <item> SFDITEM_FIELD__RCC_PCSCR1_BEEP
//    <name> BEEP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020060) BEEP clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 8) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_LCD  -----------------------------------
// SVD Line: 994

//  <item> SFDITEM_FIELD__RCC_PCSCR1_LCD
//    <name> LCD </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020060) LCD clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 10) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_PCSCR1_LPTIM  ----------------------------------
// SVD Line: 1000

//  <item> SFDITEM_FIELD__RCC_PCSCR1_LPTIM
//    <name> LPTIM </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020060) LPTIM clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 16) & 0xF), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PCSCR1  -----------------------------------
// SVD Line: 961

//  <rtree> SFDITEM_REG__RCC_PCSCR1
//    <name> PCSCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral Clock Source Configuration Register 1 </i>
//    <loc> ( (unsigned int)((RCC_PCSCR1 >> 0) & 0xFFFFFFFF), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0xF0F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_RTC </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_BEEP </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_LCD </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_LPTIM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_PCSCR2  -------------------------------
// SVD Line: 1008

unsigned int RCC_PCSCR2 __AT (0x40020064);



// -----------------------------  Field Item: RCC_PCSCR2_LPUART0  ---------------------------------
// SVD Line: 1017

//  <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART0
//    <name> LPUART0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020064) LPUART0 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR2 >> 0) & 0x3), ((RCC_PCSCR2 = (RCC_PCSCR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_PCSCR2_LPUART1  ---------------------------------
// SVD Line: 1023

//  <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART1
//    <name> LPUART1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020064) LPUART1 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR2 >> 4) & 0x3), ((RCC_PCSCR2 = (RCC_PCSCR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PCSCR2  -----------------------------------
// SVD Line: 1008

//  <rtree> SFDITEM_REG__RCC_PCSCR2
//    <name> PCSCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Peripheral Clock Source Configuration Register 2 </i>
//    <loc> ( (unsigned int)((RCC_PCSCR2 >> 0) & 0xFFFFFFFF), ((RCC_PCSCR2 = (RCC_PCSCR2 & ~(0x33UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART0 </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_HSICR  --------------------------------
// SVD Line: 1031

unsigned int RCC_HSICR __AT (0x40020070);



// --------------------------------  Field Item: RCC_HSICR_EN  ------------------------------------
// SVD Line: 1040

//  <item> SFDITEM_FIELD__RCC_HSICR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020070) HSI enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSICR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_HSICR  -----------------------------------
// SVD Line: 1031

//  <rtree> SFDITEM_REG__RCC_HSICR
//    <name> HSICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020070) HSI Control Register </i>
//    <loc> ( (unsigned int)((RCC_HSICR >> 0) & 0xFFFFFFFF), ((RCC_HSICR = (RCC_HSICR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_HSICR_EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_LSICR  --------------------------------
// SVD Line: 1048

unsigned int RCC_LSICR __AT (0x40020074);



// --------------------------------  Field Item: RCC_LSICR_EN  ------------------------------------
// SVD Line: 1057

//  <item> SFDITEM_FIELD__RCC_LSICR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020074) LSI enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSICR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_LSICR  -----------------------------------
// SVD Line: 1048

//  <rtree> SFDITEM_REG__RCC_LSICR
//    <name> LSICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) LSI Control Register </i>
//    <loc> ( (unsigned int)((RCC_LSICR >> 0) & 0xFFFFFFFF), ((RCC_LSICR = (RCC_LSICR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_LSICR_EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_HSECR  --------------------------------
// SVD Line: 1065

unsigned int RCC_HSECR __AT (0x40020078);



// --------------------------------  Field Item: RCC_HSECR_EN  ------------------------------------
// SVD Line: 1074

//  <item> SFDITEM_FIELD__RCC_HSECR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020078) HSE enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_ECE  -----------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__RCC_HSECR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020078) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.1..1> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_AAC  -----------------------------------
// SVD Line: 1086

//  <item> SFDITEM_FIELD__RCC_HSECR_AAC
//    <name> AAC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020078) Automatic amplitude control </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.2..2> AAC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_HSECR_FREQ  -----------------------------------
// SVD Line: 1092

//  <item> SFDITEM_FIELD__RCC_HSECR_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020078) HSE frequency range </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.3..3> FREQ
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_FDE  -----------------------------------
// SVD Line: 1098

//  <item> SFDITEM_FIELD__RCC_HSECR_FDE
//    <name> FDE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020078) HSE fail detecting enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.4..4> FDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_HSECR_LPFB  -----------------------------------
// SVD Line: 1104

//  <item> SFDITEM_FIELD__RCC_HSECR_LPFB
//    <name> LPFB </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020078) Low pass filter bypass enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.8..8> LPFB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_LPF  -----------------------------------
// SVD Line: 1110

//  <item> SFDITEM_FIELD__RCC_HSECR_LPF
//    <name> LPF </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020078) Low pass filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_HSECR >> 12) & 0x3), ((RCC_HSECR = (RCC_HSECR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_CAC  -----------------------------------
// SVD Line: 1116

//  <item> SFDITEM_FIELD__RCC_HSECR_CAC
//    <name> CAC </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40020078) Current adjustment control </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_HSECR >> 16) & 0x7), ((RCC_HSECR = (RCC_HSECR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_FDR  -----------------------------------
// SVD Line: 1122

//  <item> SFDITEM_FIELD__RCC_HSECR_FDR
//    <name> FDR </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x40020078) Feedback resistance selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_HSECR >> 20) & 0x7), ((RCC_HSECR = (RCC_HSECR & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_HSECR_FAIL  -----------------------------------
// SVD Line: 1128

//  <item> SFDITEM_FIELD__RCC_HSECR_FAIL
//    <name> FAIL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40020078) HSE failure flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.30..30> FAIL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_HSECR_RDY  -----------------------------------
// SVD Line: 1134

//  <item> SFDITEM_FIELD__RCC_HSECR_RDY
//    <name> RDY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40020078) HSE ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_HSECR ) </loc>
//      <o.31..31> RDY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_HSECR  -----------------------------------
// SVD Line: 1065

//  <rtree> SFDITEM_REG__RCC_HSECR
//    <name> HSECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) HSE Control Register </i>
//    <loc> ( (unsigned int)((RCC_HSECR >> 0) & 0xFFFFFFFF), ((RCC_HSECR = (RCC_HSECR & ~(0xC077311FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC077311F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_HSECR_EN </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_ECE </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_AAC </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_FREQ </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_FDE </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_LPFB </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_LPF </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_CAC </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_FDR </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_FAIL </item>
//    <item> SFDITEM_FIELD__RCC_HSECR_RDY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_LSECR  --------------------------------
// SVD Line: 1142

unsigned int RCC_LSECR __AT (0x4002007C);



// --------------------------------  Field Item: RCC_LSECR_EN  ------------------------------------
// SVD Line: 1150

//  <item> SFDITEM_FIELD__RCC_LSECR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002007C) LSE enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_ECE  -----------------------------------
// SVD Line: 1157

//  <item> SFDITEM_FIELD__RCC_LSECR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002007C) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.1..1> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_LSECR_LPFB  -----------------------------------
// SVD Line: 1164

//  <item> SFDITEM_FIELD__RCC_LSECR_LPFB
//    <name> LPFB </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002007C) Low pass filter bypass enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.8..8> LPFB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_LPF  -----------------------------------
// SVD Line: 1171

//  <item> SFDITEM_FIELD__RCC_LSECR_LPF
//    <name> LPF </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002007C) Low pass filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_LSECR >> 12) & 0x3), ((RCC_LSECR = (RCC_LSECR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_CAC  -----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__RCC_LSECR_CAC
//    <name> CAC </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4002007C) Current adjustment control </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_LSECR >> 16) & 0xF), ((RCC_LSECR = (RCC_LSECR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_FDR  -----------------------------------
// SVD Line: 1185

//  <item> SFDITEM_FIELD__RCC_LSECR_FDR
//    <name> FDR </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4002007C) Feedback resistance selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_LSECR >> 20) & 0x7), ((RCC_LSECR = (RCC_LSECR & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_CGC  -----------------------------------
// SVD Line: 1192

//  <item> SFDITEM_FIELD__RCC_LSECR_CGC
//    <name> CGC </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002007C) Current gear control </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.24..24> CGC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_RDY  -----------------------------------
// SVD Line: 1199

//  <item> SFDITEM_FIELD__RCC_LSECR_RDY
//    <name> RDY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x4002007C) LSE ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.31..31> RDY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_LSECR  -----------------------------------
// SVD Line: 1142

//  <rtree> SFDITEM_REG__RCC_LSECR
//    <name> LSECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002007C) LSE Control Register </i>
//    <loc> ( (unsigned int)((RCC_LSECR >> 0) & 0xFFFFFFFF), ((RCC_LSECR = (RCC_LSECR & ~(0x17F3103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17F3103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_LSECR_EN </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_ECE </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_LPFB </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_LPF </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_CAC </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_FDR </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_CGC </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_RDY </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 293

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR3 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR4 </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_RSR </item>
//    <item> SFDITEM_REG__RCC_RCR </item>
//    <item> SFDITEM_REG__RCC_ASRCR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_APBENR3 </item>
//    <item> SFDITEM_REG__RCC_APBENR4 </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_MCOR </item>
//    <item> SFDITEM_REG__RCC_PCSCR1 </item>
//    <item> SFDITEM_REG__RCC_PCSCR2 </item>
//    <item> SFDITEM_REG__RCC_HSICR </item>
//    <item> SFDITEM_REG__RCC_LSICR </item>
//    <item> SFDITEM_REG__RCC_HSECR </item>
//    <item> SFDITEM_REG__RCC_LSECR </item>
//  </view>
//  


// ----------------------------  Register Item Address: SYSCFG_SR1  -------------------------------
// SVD Line: 1221

unsigned int SYSCFG_SR1 __AT (0x40020C00);



// -------------------------------  Field Item: SYSCFG_SR1_IAP  -----------------------------------
// SVD Line: 1229

//  <item> SFDITEM_FIELD__SYSCFG_SR1_IAP
//    <name> IAP </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020C00) IAP enable flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.1..1> IAP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SYSCFG_SR1_VTOS  ----------------------------------
// SVD Line: 1236

//  <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS
//    <name> VTOS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C00) Interrupt vector table location selection flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.2..2> VTOS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SYSCFG_SR1  -----------------------------------
// SVD Line: 1221

//  <rtree> SFDITEM_REG__SYSCFG_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C00) Status Register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_SR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_SR1 = (SYSCFG_SR1 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_IAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_IAPAR  ------------------------------
// SVD Line: 1245

unsigned int SYSCFG_IAPAR __AT (0x40020C14);



// ------------------------------  Field Item: SYSCFG_IAPAR_ADDR  ---------------------------------
// SVD Line: 1254

//  <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C14) IAP address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF), ((SYSCFG_IAPAR = (SYSCFG_IAPAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_IAPAR  ----------------------------------
// SVD Line: 1245

//  <rtree> SFDITEM_REG__SYSCFG_IAPAR
//    <name> IAPAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C14) IAP Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF), ((SYSCFG_IAPAR = (SYSCFG_IAPAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_SVTOR  ------------------------------
// SVD Line: 1262

unsigned int SYSCFG_SVTOR __AT (0x40020C18);



// ------------------------------  Field Item: SYSCFG_SVTOR_ADDR  ---------------------------------
// SVD Line: 1271

//  <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020C18) SRAM interrupt vector table address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_SVTOR  ----------------------------------
// SVD Line: 1262

//  <rtree> SFDITEM_REG__SYSCFG_SVTOR
//    <name> SVTOR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020C18) SRAM Interrupt Vector Table Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SYSCFG_CR  --------------------------------
// SVD Line: 1279

unsigned int SYSCFG_CR __AT (0x40020C1C);



// --------------------------------  Field Item: SYSCFG_CR_KEY  -----------------------------------
// SVD Line: 1288

//  <item> SFDITEM_FIELD__SYSCFG_CR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020C1C) Key value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_CR >> 0) & 0x0), ((SYSCFG_CR = (SYSCFG_CR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SYSCFG_CR  -----------------------------------
// SVD Line: 1279

//  <rtree> SFDITEM_REG__SYSCFG_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020C1C) Control Register </i>
//    <loc> ( (unsigned int)((SYSCFG_CR >> 0) & 0xFFFFFFFF), ((SYSCFG_CR = (SYSCFG_CR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CR_KEY </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 1210

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_SR1 </item>
//    <item> SFDITEM_REG__SYSCFG_IAPAR </item>
//    <item> SFDITEM_REG__SYSCFG_SVTOR </item>
//    <item> SFDITEM_REG__SYSCFG_CR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOA_DR  --------------------------------
// SVD Line: 1309

unsigned int GPIOA_DR __AT (0x48000000);



// --------------------------------  Field Item: GPIOA_DR_DR0  ------------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__GPIOA_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR1  ------------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__GPIOA_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR2  ------------------------------------
// SVD Line: 1330

//  <item> SFDITEM_FIELD__GPIOA_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR3  ------------------------------------
// SVD Line: 1336

//  <item> SFDITEM_FIELD__GPIOA_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR4  ------------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__GPIOA_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR5  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__GPIOA_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR6  ------------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__GPIOA_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR7  ------------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__GPIOA_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR8  ------------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__GPIOA_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR9  ------------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__GPIOA_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__GPIOA_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR11  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__GPIOA_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR12  -----------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__GPIOA_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR13  -----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__GPIOA_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR14  -----------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__GPIOA_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR15  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__GPIOA_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_DR  ------------------------------------
// SVD Line: 1309

//  <rtree> SFDITEM_REG__GPIOA_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOA_DR >> 0) & 0xFFFFFFFF), ((GPIOA_DR = (GPIOA_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSR  --------------------------------
// SVD Line: 1416

unsigned int GPIOA_BSR __AT (0x48000004);



// --------------------------------  Field Item: GPIOA_BSR_IO0  -----------------------------------
// SVD Line: 1425

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO1  -----------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO2  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO3  -----------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO4  -----------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO5  -----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO6  -----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO7  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO8  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO9  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO10  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO11  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO13  -----------------------------------
// SVD Line: 1503

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO14  -----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BSR  -----------------------------------
// SVD Line: 1416

//  <rtree> SFDITEM_REG__GPIOA_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_BSR >> 0) & 0xFFFFFFFF), ((GPIOA_BSR = (GPIOA_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 1523

unsigned int GPIOA_BRR __AT (0x48000008);



// --------------------------------  Field Item: GPIOA_BRR_IO0  -----------------------------------
// SVD Line: 1532

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO1  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO2  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO3  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO4  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO5  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO6  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO7  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO8  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO9  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO10  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO11  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO12  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO14  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO15  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 1523

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OESR  -------------------------------
// SVD Line: 1630

unsigned int GPIOA_OESR __AT (0x4800000C);



// -------------------------------  Field Item: GPIOA_OESR_IO0  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800000C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800000C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO2  -----------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800000C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO3  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800000C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO4  -----------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800000C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO5  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800000C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO6  -----------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800000C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO7  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800000C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO8  -----------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800000C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO9  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800000C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO10  ----------------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800000C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO11  ----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800000C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO12  ----------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800000C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO13  ----------------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800000C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO14  ----------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800000C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO15  ----------------------------------
// SVD Line: 1729

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800000C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OESR  -----------------------------------
// SVD Line: 1630

//  <rtree> SFDITEM_REG__GPIOA_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800000C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_OESR >> 0) & 0xFFFFFFFF), ((GPIOA_OESR = (GPIOA_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OECR  -------------------------------
// SVD Line: 1737

unsigned int GPIOA_OECR __AT (0x48000010);



// -------------------------------  Field Item: GPIOA_OECR_IO0  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO1  -----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO2  -----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO3  -----------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO4  -----------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO5  -----------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO6  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO7  -----------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO8  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO9  -----------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO10  ----------------------------------
// SVD Line: 1806

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO11  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO12  ----------------------------------
// SVD Line: 1818

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO13  ----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO14  ----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO15  ----------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OECR  -----------------------------------
// SVD Line: 1737

//  <rtree> SFDITEM_REG__GPIOA_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_OECR >> 0) & 0xFFFFFFFF), ((GPIOA_OECR = (GPIOA_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUSR  -------------------------------
// SVD Line: 1844

unsigned int GPIOA_PUSR __AT (0x48000014);



// -------------------------------  Field Item: GPIOA_PUSR_IO0  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO1  -----------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO2  -----------------------------------
// SVD Line: 1865

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO3  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO4  -----------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO5  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO6  -----------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO7  -----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO8  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO9  -----------------------------------
// SVD Line: 1907

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO10  ----------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO11  ----------------------------------
// SVD Line: 1919

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO12  ----------------------------------
// SVD Line: 1925

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO13  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO14  ----------------------------------
// SVD Line: 1937

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO15  ----------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUSR  -----------------------------------
// SVD Line: 1844

//  <rtree> SFDITEM_REG__GPIOA_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUSR >> 0) & 0xFFFFFFFF), ((GPIOA_PUSR = (GPIOA_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUCR  -------------------------------
// SVD Line: 1951

unsigned int GPIOA_PUCR __AT (0x48000018);



// -------------------------------  Field Item: GPIOA_PUCR_IO0  -----------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO1  -----------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO2  -----------------------------------
// SVD Line: 1972

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO3  -----------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO4  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO5  -----------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO6  -----------------------------------
// SVD Line: 1996

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO7  -----------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO8  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO9  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO10  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO11  ----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO12  ----------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO13  ----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO14  ----------------------------------
// SVD Line: 2044

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO15  ----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUCR  -----------------------------------
// SVD Line: 1951

//  <rtree> SFDITEM_REG__GPIOA_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUCR >> 0) & 0xFFFFFFFF), ((GPIOA_PUCR = (GPIOA_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDSR  -------------------------------
// SVD Line: 2058

unsigned int GPIOA_PDSR __AT (0x4800001C);



// -------------------------------  Field Item: GPIOA_PDSR_IO0  -----------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800001C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO1  -----------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800001C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO2  -----------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800001C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO3  -----------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800001C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO4  -----------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800001C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO5  -----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800001C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO6  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800001C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO7  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800001C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO8  -----------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800001C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO9  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800001C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO10  ----------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800001C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO11  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800001C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO12  ----------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800001C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO13  ----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800001C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO14  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800001C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO15  ----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800001C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDSR  -----------------------------------
// SVD Line: 2058

//  <rtree> SFDITEM_REG__GPIOA_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800001C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDSR >> 0) & 0xFFFFFFFF), ((GPIOA_PDSR = (GPIOA_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDCR  -------------------------------
// SVD Line: 2165

unsigned int GPIOA_PDCR __AT (0x48000020);



// -------------------------------  Field Item: GPIOA_PDCR_IO0  -----------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO1  -----------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO2  -----------------------------------
// SVD Line: 2186

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO3  -----------------------------------
// SVD Line: 2192

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO4  -----------------------------------
// SVD Line: 2198

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO5  -----------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO6  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO7  -----------------------------------
// SVD Line: 2216

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO8  -----------------------------------
// SVD Line: 2222

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO9  -----------------------------------
// SVD Line: 2228

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO10  ----------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO11  ----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO12  ----------------------------------
// SVD Line: 2246

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO13  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO14  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO15  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDCR  -----------------------------------
// SVD Line: 2165

//  <rtree> SFDITEM_REG__GPIOA_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDCR >> 0) & 0xFFFFFFFF), ((GPIOA_PDCR = (GPIOA_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODSR  -------------------------------
// SVD Line: 2272

unsigned int GPIOA_ODSR __AT (0x48000024);



// -------------------------------  Field Item: GPIOA_ODSR_IO0  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO1  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO2  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO3  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO4  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO5  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO6  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO7  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO8  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO9  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO10  ----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO11  ----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO12  ----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO13  ----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO14  ----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO15  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODSR  -----------------------------------
// SVD Line: 2272

//  <rtree> SFDITEM_REG__GPIOA_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODSR >> 0) & 0xFFFFFFFF), ((GPIOA_ODSR = (GPIOA_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODCR  -------------------------------
// SVD Line: 2379

unsigned int GPIOA_ODCR __AT (0x48000028);



// -------------------------------  Field Item: GPIOA_ODCR_IO0  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO1  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO2  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO3  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO4  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO5  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO6  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO7  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO8  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO9  -----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO10  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO11  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO12  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO13  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO14  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO15  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODCR  -----------------------------------
// SVD Line: 2379

//  <rtree> SFDITEM_REG__GPIOA_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODCR >> 0) & 0xFFFFFFFF), ((GPIOA_ODCR = (GPIOA_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCSR  -------------------------------
// SVD Line: 2486

unsigned int GPIOA_SCSR __AT (0x4800002C);



// -------------------------------  Field Item: GPIOA_SCSR_IO0  -----------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800002C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO1  -----------------------------------
// SVD Line: 2501

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800002C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO2  -----------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800002C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO3  -----------------------------------
// SVD Line: 2513

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800002C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO4  -----------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800002C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO5  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800002C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO6  -----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800002C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO7  -----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800002C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO8  -----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800002C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO9  -----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800002C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO10  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800002C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO11  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800002C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO12  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800002C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO13  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800002C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO14  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800002C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO15  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800002C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCSR  -----------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__GPIOA_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800002C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCSR >> 0) & 0xFFFFFFFF), ((GPIOA_SCSR = (GPIOA_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCCR  -------------------------------
// SVD Line: 2593

unsigned int GPIOA_SCCR __AT (0x48000030);



// -------------------------------  Field Item: GPIOA_SCCR_IO0  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO1  -----------------------------------
// SVD Line: 2608

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO2  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO3  -----------------------------------
// SVD Line: 2620

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO4  -----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO5  -----------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO6  -----------------------------------
// SVD Line: 2638

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO7  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO8  -----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO10  ----------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO11  ----------------------------------
// SVD Line: 2668

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO12  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO13  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO14  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO15  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCCR  -----------------------------------
// SVD Line: 2593

//  <rtree> SFDITEM_REG__GPIOA_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCCR >> 0) & 0xFFFFFFFF), ((GPIOA_SCCR = (GPIOA_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 1298

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_DR </item>
//    <item> SFDITEM_REG__GPIOA_BSR </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//    <item> SFDITEM_REG__GPIOA_OESR </item>
//    <item> SFDITEM_REG__GPIOA_OECR </item>
//    <item> SFDITEM_REG__GPIOA_PUSR </item>
//    <item> SFDITEM_REG__GPIOA_PUCR </item>
//    <item> SFDITEM_REG__GPIOA_PDSR </item>
//    <item> SFDITEM_REG__GPIOA_PDCR </item>
//    <item> SFDITEM_REG__GPIOA_ODSR </item>
//    <item> SFDITEM_REG__GPIOA_ODCR </item>
//    <item> SFDITEM_REG__GPIOA_SCSR </item>
//    <item> SFDITEM_REG__GPIOA_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOB_DR  --------------------------------
// SVD Line: 1309

unsigned int GPIOB_DR __AT (0x48001000);



// --------------------------------  Field Item: GPIOB_DR_DR0  ------------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__GPIOB_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR1  ------------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__GPIOB_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR2  ------------------------------------
// SVD Line: 1330

//  <item> SFDITEM_FIELD__GPIOB_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR3  ------------------------------------
// SVD Line: 1336

//  <item> SFDITEM_FIELD__GPIOB_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR4  ------------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__GPIOB_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR5  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__GPIOB_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR6  ------------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__GPIOB_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR7  ------------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__GPIOB_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR8  ------------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__GPIOB_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR9  ------------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__GPIOB_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__GPIOB_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR11  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__GPIOB_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR12  -----------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__GPIOB_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR13  -----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__GPIOB_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR14  -----------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__GPIOB_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR15  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__GPIOB_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_DR  ------------------------------------
// SVD Line: 1309

//  <rtree> SFDITEM_REG__GPIOB_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOB_DR >> 0) & 0xFFFFFFFF), ((GPIOB_DR = (GPIOB_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSR  --------------------------------
// SVD Line: 1416

unsigned int GPIOB_BSR __AT (0x48001004);



// --------------------------------  Field Item: GPIOB_BSR_IO0  -----------------------------------
// SVD Line: 1425

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO1  -----------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO2  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO3  -----------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO4  -----------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO5  -----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO6  -----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO7  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO8  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO9  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO10  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO11  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO13  -----------------------------------
// SVD Line: 1503

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO14  -----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BSR  -----------------------------------
// SVD Line: 1416

//  <rtree> SFDITEM_REG__GPIOB_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_BSR >> 0) & 0xFFFFFFFF), ((GPIOB_BSR = (GPIOB_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 1523

unsigned int GPIOB_BRR __AT (0x48001008);



// --------------------------------  Field Item: GPIOB_BRR_IO0  -----------------------------------
// SVD Line: 1532

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO1  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO2  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO3  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO4  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO5  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO6  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO7  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO8  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO9  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO10  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO11  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO12  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO14  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO15  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 1523

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OESR  -------------------------------
// SVD Line: 1630

unsigned int GPIOB_OESR __AT (0x4800100C);



// -------------------------------  Field Item: GPIOB_OESR_IO0  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800100C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800100C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO2  -----------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800100C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO3  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800100C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO4  -----------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800100C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO5  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800100C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO6  -----------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800100C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO7  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800100C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO8  -----------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800100C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO9  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800100C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO10  ----------------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800100C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO11  ----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800100C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO12  ----------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800100C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO13  ----------------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800100C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO14  ----------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800100C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO15  ----------------------------------
// SVD Line: 1729

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800100C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OESR  -----------------------------------
// SVD Line: 1630

//  <rtree> SFDITEM_REG__GPIOB_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800100C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_OESR >> 0) & 0xFFFFFFFF), ((GPIOB_OESR = (GPIOB_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OECR  -------------------------------
// SVD Line: 1737

unsigned int GPIOB_OECR __AT (0x48001010);



// -------------------------------  Field Item: GPIOB_OECR_IO0  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO1  -----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO2  -----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO3  -----------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO4  -----------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO5  -----------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO6  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO7  -----------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO8  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO9  -----------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO10  ----------------------------------
// SVD Line: 1806

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO11  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO12  ----------------------------------
// SVD Line: 1818

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO13  ----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO14  ----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO15  ----------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OECR  -----------------------------------
// SVD Line: 1737

//  <rtree> SFDITEM_REG__GPIOB_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_OECR >> 0) & 0xFFFFFFFF), ((GPIOB_OECR = (GPIOB_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUSR  -------------------------------
// SVD Line: 1844

unsigned int GPIOB_PUSR __AT (0x48001014);



// -------------------------------  Field Item: GPIOB_PUSR_IO0  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO1  -----------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO2  -----------------------------------
// SVD Line: 1865

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO3  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO4  -----------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO5  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO6  -----------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO7  -----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO8  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO9  -----------------------------------
// SVD Line: 1907

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO10  ----------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO11  ----------------------------------
// SVD Line: 1919

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO12  ----------------------------------
// SVD Line: 1925

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO13  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO14  ----------------------------------
// SVD Line: 1937

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO15  ----------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUSR  -----------------------------------
// SVD Line: 1844

//  <rtree> SFDITEM_REG__GPIOB_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUSR >> 0) & 0xFFFFFFFF), ((GPIOB_PUSR = (GPIOB_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUCR  -------------------------------
// SVD Line: 1951

unsigned int GPIOB_PUCR __AT (0x48001018);



// -------------------------------  Field Item: GPIOB_PUCR_IO0  -----------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO1  -----------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO2  -----------------------------------
// SVD Line: 1972

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO3  -----------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO4  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO5  -----------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO6  -----------------------------------
// SVD Line: 1996

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO7  -----------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO8  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO9  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO10  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO11  ----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO12  ----------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO13  ----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO14  ----------------------------------
// SVD Line: 2044

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO15  ----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUCR  -----------------------------------
// SVD Line: 1951

//  <rtree> SFDITEM_REG__GPIOB_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUCR >> 0) & 0xFFFFFFFF), ((GPIOB_PUCR = (GPIOB_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDSR  -------------------------------
// SVD Line: 2058

unsigned int GPIOB_PDSR __AT (0x4800101C);



// -------------------------------  Field Item: GPIOB_PDSR_IO0  -----------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800101C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO1  -----------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800101C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO2  -----------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800101C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO3  -----------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800101C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO4  -----------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800101C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO5  -----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800101C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO6  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800101C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO7  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800101C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO8  -----------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800101C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO9  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800101C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO10  ----------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800101C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO11  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800101C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO12  ----------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800101C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO13  ----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800101C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO14  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800101C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO15  ----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800101C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDSR  -----------------------------------
// SVD Line: 2058

//  <rtree> SFDITEM_REG__GPIOB_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800101C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDSR >> 0) & 0xFFFFFFFF), ((GPIOB_PDSR = (GPIOB_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDCR  -------------------------------
// SVD Line: 2165

unsigned int GPIOB_PDCR __AT (0x48001020);



// -------------------------------  Field Item: GPIOB_PDCR_IO0  -----------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO1  -----------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO2  -----------------------------------
// SVD Line: 2186

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO3  -----------------------------------
// SVD Line: 2192

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO4  -----------------------------------
// SVD Line: 2198

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO5  -----------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO6  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO7  -----------------------------------
// SVD Line: 2216

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO8  -----------------------------------
// SVD Line: 2222

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO9  -----------------------------------
// SVD Line: 2228

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO10  ----------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO11  ----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO12  ----------------------------------
// SVD Line: 2246

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO13  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO14  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO15  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDCR  -----------------------------------
// SVD Line: 2165

//  <rtree> SFDITEM_REG__GPIOB_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDCR >> 0) & 0xFFFFFFFF), ((GPIOB_PDCR = (GPIOB_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODSR  -------------------------------
// SVD Line: 2272

unsigned int GPIOB_ODSR __AT (0x48001024);



// -------------------------------  Field Item: GPIOB_ODSR_IO0  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO1  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO2  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO3  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO4  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO5  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO6  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO7  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO8  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO9  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO10  ----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO11  ----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO12  ----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO13  ----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO14  ----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO15  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODSR  -----------------------------------
// SVD Line: 2272

//  <rtree> SFDITEM_REG__GPIOB_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODSR >> 0) & 0xFFFFFFFF), ((GPIOB_ODSR = (GPIOB_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODCR  -------------------------------
// SVD Line: 2379

unsigned int GPIOB_ODCR __AT (0x48001028);



// -------------------------------  Field Item: GPIOB_ODCR_IO0  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO1  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO2  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO3  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO4  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO5  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO6  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO7  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO8  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO9  -----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO10  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO11  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO12  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO13  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO14  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO15  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODCR  -----------------------------------
// SVD Line: 2379

//  <rtree> SFDITEM_REG__GPIOB_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODCR >> 0) & 0xFFFFFFFF), ((GPIOB_ODCR = (GPIOB_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCSR  -------------------------------
// SVD Line: 2486

unsigned int GPIOB_SCSR __AT (0x4800102C);



// -------------------------------  Field Item: GPIOB_SCSR_IO0  -----------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800102C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO1  -----------------------------------
// SVD Line: 2501

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800102C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO2  -----------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800102C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO3  -----------------------------------
// SVD Line: 2513

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800102C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO4  -----------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800102C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO5  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800102C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO6  -----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800102C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO7  -----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800102C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO8  -----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800102C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO9  -----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800102C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO10  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800102C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO11  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800102C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO12  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800102C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO13  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800102C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO14  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800102C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO15  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800102C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCSR  -----------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__GPIOB_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800102C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCSR >> 0) & 0xFFFFFFFF), ((GPIOB_SCSR = (GPIOB_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCCR  -------------------------------
// SVD Line: 2593

unsigned int GPIOB_SCCR __AT (0x48001030);



// -------------------------------  Field Item: GPIOB_SCCR_IO0  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO1  -----------------------------------
// SVD Line: 2608

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO2  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO3  -----------------------------------
// SVD Line: 2620

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO4  -----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO5  -----------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO6  -----------------------------------
// SVD Line: 2638

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO7  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO8  -----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO10  ----------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO11  ----------------------------------
// SVD Line: 2668

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO12  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO13  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO14  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO15  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCCR  -----------------------------------
// SVD Line: 2593

//  <rtree> SFDITEM_REG__GPIOB_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCCR >> 0) & 0xFFFFFFFF), ((GPIOB_SCCR = (GPIOB_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 2702

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_DR </item>
//    <item> SFDITEM_REG__GPIOB_BSR </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//    <item> SFDITEM_REG__GPIOB_OESR </item>
//    <item> SFDITEM_REG__GPIOB_OECR </item>
//    <item> SFDITEM_REG__GPIOB_PUSR </item>
//    <item> SFDITEM_REG__GPIOB_PUCR </item>
//    <item> SFDITEM_REG__GPIOB_PDSR </item>
//    <item> SFDITEM_REG__GPIOB_PDCR </item>
//    <item> SFDITEM_REG__GPIOB_ODSR </item>
//    <item> SFDITEM_REG__GPIOB_ODCR </item>
//    <item> SFDITEM_REG__GPIOB_SCSR </item>
//    <item> SFDITEM_REG__GPIOB_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOC_DR  --------------------------------
// SVD Line: 1309

unsigned int GPIOC_DR __AT (0x48002000);



// --------------------------------  Field Item: GPIOC_DR_DR0  ------------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__GPIOC_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48002000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR1  ------------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__GPIOC_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48002000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR2  ------------------------------------
// SVD Line: 1330

//  <item> SFDITEM_FIELD__GPIOC_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48002000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR3  ------------------------------------
// SVD Line: 1336

//  <item> SFDITEM_FIELD__GPIOC_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48002000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR4  ------------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__GPIOC_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48002000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR5  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__GPIOC_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48002000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR6  ------------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__GPIOC_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48002000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR7  ------------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__GPIOC_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48002000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR8  ------------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__GPIOC_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48002000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR9  ------------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__GPIOC_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48002000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__GPIOC_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48002000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR11  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__GPIOC_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48002000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR12  -----------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__GPIOC_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48002000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR13  -----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__GPIOC_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48002000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR14  -----------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__GPIOC_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48002000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_DR_DR15  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__GPIOC_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48002000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_DR  ------------------------------------
// SVD Line: 1309

//  <rtree> SFDITEM_REG__GPIOC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOC_DR >> 0) & 0xFFFFFFFF), ((GPIOC_DR = (GPIOC_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSR  --------------------------------
// SVD Line: 1416

unsigned int GPIOC_BSR __AT (0x48002004);



// --------------------------------  Field Item: GPIOC_BSR_IO0  -----------------------------------
// SVD Line: 1425

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO1  -----------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO2  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO3  -----------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO4  -----------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO5  -----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO6  -----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO7  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO8  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BSR_IO9  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO10  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO11  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO13  -----------------------------------
// SVD Line: 1503

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO14  -----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSR_IO15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__GPIOC_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BSR  -----------------------------------
// SVD Line: 1416

//  <rtree> SFDITEM_REG__GPIOC_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_BSR >> 0) & 0xFFFFFFFF), ((GPIOC_BSR = (GPIOC_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 1523

unsigned int GPIOC_BRR __AT (0x48002008);



// --------------------------------  Field Item: GPIOC_BRR_IO0  -----------------------------------
// SVD Line: 1532

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO1  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO2  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO3  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO4  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO5  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO6  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO7  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO8  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_IO9  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO10  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO11  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO12  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO14  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_IO15  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOC_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 1523

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_OESR  -------------------------------
// SVD Line: 1630

unsigned int GPIOC_OESR __AT (0x4800200C);



// -------------------------------  Field Item: GPIOC_OESR_IO0  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800200C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800200C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO2  -----------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800200C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO3  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800200C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO4  -----------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800200C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO5  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800200C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO6  -----------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800200C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO7  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800200C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO8  -----------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800200C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO9  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800200C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO10  ----------------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800200C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO11  ----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800200C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO12  ----------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800200C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO13  ----------------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800200C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO14  ----------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800200C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OESR_IO15  ----------------------------------
// SVD Line: 1729

//  <item> SFDITEM_FIELD__GPIOC_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800200C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_OESR  -----------------------------------
// SVD Line: 1630

//  <rtree> SFDITEM_REG__GPIOC_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800200C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_OESR >> 0) & 0xFFFFFFFF), ((GPIOC_OESR = (GPIOC_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_OECR  -------------------------------
// SVD Line: 1737

unsigned int GPIOC_OECR __AT (0x48002010);



// -------------------------------  Field Item: GPIOC_OECR_IO0  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO1  -----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO2  -----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO3  -----------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO4  -----------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO5  -----------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO6  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO7  -----------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO8  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO9  -----------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO10  ----------------------------------
// SVD Line: 1806

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO11  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO12  ----------------------------------
// SVD Line: 1818

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO13  ----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO14  ----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_OECR_IO15  ----------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__GPIOC_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_OECR  -----------------------------------
// SVD Line: 1737

//  <rtree> SFDITEM_REG__GPIOC_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOC_OECR >> 0) & 0xFFFFFFFF), ((GPIOC_OECR = (GPIOC_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_PUSR  -------------------------------
// SVD Line: 1844

unsigned int GPIOC_PUSR __AT (0x48002014);



// -------------------------------  Field Item: GPIOC_PUSR_IO0  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48002014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO1  -----------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48002014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO2  -----------------------------------
// SVD Line: 1865

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48002014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO3  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48002014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO4  -----------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48002014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO5  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48002014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO6  -----------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48002014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO7  -----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48002014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO8  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48002014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO9  -----------------------------------
// SVD Line: 1907

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48002014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO10  ----------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48002014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO11  ----------------------------------
// SVD Line: 1919

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48002014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO12  ----------------------------------
// SVD Line: 1925

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48002014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO13  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48002014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO14  ----------------------------------
// SVD Line: 1937

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48002014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUSR_IO15  ----------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOC_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48002014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUSR  -----------------------------------
// SVD Line: 1844

//  <rtree> SFDITEM_REG__GPIOC_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_PUSR >> 0) & 0xFFFFFFFF), ((GPIOC_PUSR = (GPIOC_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_PUCR  -------------------------------
// SVD Line: 1951

unsigned int GPIOC_PUCR __AT (0x48002018);



// -------------------------------  Field Item: GPIOC_PUCR_IO0  -----------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO1  -----------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO2  -----------------------------------
// SVD Line: 1972

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO3  -----------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO4  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO5  -----------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO6  -----------------------------------
// SVD Line: 1996

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO7  -----------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO8  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO9  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO10  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO11  ----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO12  ----------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO13  ----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO14  ----------------------------------
// SVD Line: 2044

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PUCR_IO15  ----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOC_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUCR  -----------------------------------
// SVD Line: 1951

//  <rtree> SFDITEM_REG__GPIOC_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOC_PUCR >> 0) & 0xFFFFFFFF), ((GPIOC_PUCR = (GPIOC_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_PDSR  -------------------------------
// SVD Line: 2058

unsigned int GPIOC_PDSR __AT (0x4800201C);



// -------------------------------  Field Item: GPIOC_PDSR_IO0  -----------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800201C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO1  -----------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800201C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO2  -----------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800201C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO3  -----------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800201C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO4  -----------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800201C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO5  -----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800201C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO6  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800201C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO7  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800201C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO8  -----------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800201C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO9  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800201C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO10  ----------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800201C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO11  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800201C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO12  ----------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800201C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO13  ----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800201C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO14  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800201C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDSR_IO15  ----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOC_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800201C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PDSR  -----------------------------------
// SVD Line: 2058

//  <rtree> SFDITEM_REG__GPIOC_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800201C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_PDSR >> 0) & 0xFFFFFFFF), ((GPIOC_PDSR = (GPIOC_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_PDCR  -------------------------------
// SVD Line: 2165

unsigned int GPIOC_PDCR __AT (0x48002020);



// -------------------------------  Field Item: GPIOC_PDCR_IO0  -----------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO1  -----------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO2  -----------------------------------
// SVD Line: 2186

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO3  -----------------------------------
// SVD Line: 2192

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO4  -----------------------------------
// SVD Line: 2198

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO5  -----------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO6  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO7  -----------------------------------
// SVD Line: 2216

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO8  -----------------------------------
// SVD Line: 2222

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO9  -----------------------------------
// SVD Line: 2228

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO10  ----------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO11  ----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO12  ----------------------------------
// SVD Line: 2246

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO13  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO14  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_PDCR_IO15  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__GPIOC_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PDCR  -----------------------------------
// SVD Line: 2165

//  <rtree> SFDITEM_REG__GPIOC_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOC_PDCR >> 0) & 0xFFFFFFFF), ((GPIOC_PDCR = (GPIOC_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODSR  -------------------------------
// SVD Line: 2272

unsigned int GPIOC_ODSR __AT (0x48002024);



// -------------------------------  Field Item: GPIOC_ODSR_IO0  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48002024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO1  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48002024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO2  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48002024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO3  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48002024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO4  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48002024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO5  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48002024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO6  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48002024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO7  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48002024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO8  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48002024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO9  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48002024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO10  ----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48002024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO11  ----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48002024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO12  ----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48002024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO13  ----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48002024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO14  ----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48002024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODSR_IO15  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__GPIOC_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48002024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_ODSR  -----------------------------------
// SVD Line: 2272

//  <rtree> SFDITEM_REG__GPIOC_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_ODSR >> 0) & 0xFFFFFFFF), ((GPIOC_ODSR = (GPIOC_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODCR  -------------------------------
// SVD Line: 2379

unsigned int GPIOC_ODCR __AT (0x48002028);



// -------------------------------  Field Item: GPIOC_ODCR_IO0  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO1  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO2  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO3  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO4  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO5  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO6  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO7  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO8  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO9  -----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO10  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO11  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO12  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO13  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO14  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODCR_IO15  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__GPIOC_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_ODCR  -----------------------------------
// SVD Line: 2379

//  <rtree> SFDITEM_REG__GPIOC_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOC_ODCR >> 0) & 0xFFFFFFFF), ((GPIOC_ODCR = (GPIOC_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_SCSR  -------------------------------
// SVD Line: 2486

unsigned int GPIOC_SCSR __AT (0x4800202C);



// -------------------------------  Field Item: GPIOC_SCSR_IO0  -----------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800202C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO1  -----------------------------------
// SVD Line: 2501

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800202C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO2  -----------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800202C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO3  -----------------------------------
// SVD Line: 2513

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800202C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO4  -----------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800202C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO5  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800202C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO6  -----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800202C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO7  -----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800202C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO8  -----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800202C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO9  -----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800202C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO10  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800202C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO11  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800202C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO12  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800202C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO13  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800202C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO14  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800202C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCSR_IO15  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__GPIOC_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800202C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_SCSR  -----------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__GPIOC_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800202C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOC_SCSR >> 0) & 0xFFFFFFFF), ((GPIOC_SCSR = (GPIOC_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_SCCR  -------------------------------
// SVD Line: 2593

unsigned int GPIOC_SCCR __AT (0x48002030);



// -------------------------------  Field Item: GPIOC_SCCR_IO0  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO1  -----------------------------------
// SVD Line: 2608

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO2  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO3  -----------------------------------
// SVD Line: 2620

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO4  -----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO5  -----------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO6  -----------------------------------
// SVD Line: 2638

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO7  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO8  -----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO10  ----------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO11  ----------------------------------
// SVD Line: 2668

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO12  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO13  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO14  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_SCCR_IO15  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__GPIOC_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_SCCR  -----------------------------------
// SVD Line: 2593

//  <rtree> SFDITEM_REG__GPIOC_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOC_SCCR >> 0) & 0xFFFFFFFF), ((GPIOC_SCCR = (GPIOC_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOC_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 2706

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_DR </item>
//    <item> SFDITEM_REG__GPIOC_BSR </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//    <item> SFDITEM_REG__GPIOC_OESR </item>
//    <item> SFDITEM_REG__GPIOC_OECR </item>
//    <item> SFDITEM_REG__GPIOC_PUSR </item>
//    <item> SFDITEM_REG__GPIOC_PUCR </item>
//    <item> SFDITEM_REG__GPIOC_PDSR </item>
//    <item> SFDITEM_REG__GPIOC_PDCR </item>
//    <item> SFDITEM_REG__GPIOC_ODSR </item>
//    <item> SFDITEM_REG__GPIOC_ODCR </item>
//    <item> SFDITEM_REG__GPIOC_SCSR </item>
//    <item> SFDITEM_REG__GPIOC_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOD_DR  --------------------------------
// SVD Line: 1309

unsigned int GPIOD_DR __AT (0x48003000);



// --------------------------------  Field Item: GPIOD_DR_DR0  ------------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__GPIOD_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48003000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR1  ------------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__GPIOD_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48003000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR2  ------------------------------------
// SVD Line: 1330

//  <item> SFDITEM_FIELD__GPIOD_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48003000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR3  ------------------------------------
// SVD Line: 1336

//  <item> SFDITEM_FIELD__GPIOD_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48003000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR4  ------------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__GPIOD_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48003000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR5  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__GPIOD_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48003000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR6  ------------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__GPIOD_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48003000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR7  ------------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__GPIOD_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48003000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR8  ------------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__GPIOD_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48003000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR9  ------------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__GPIOD_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48003000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__GPIOD_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48003000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR11  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__GPIOD_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48003000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR12  -----------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__GPIOD_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48003000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR13  -----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__GPIOD_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48003000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR14  -----------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__GPIOD_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48003000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_DR_DR15  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__GPIOD_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48003000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_DR  ------------------------------------
// SVD Line: 1309

//  <rtree> SFDITEM_REG__GPIOD_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOD_DR >> 0) & 0xFFFFFFFF), ((GPIOD_DR = (GPIOD_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSR  --------------------------------
// SVD Line: 1416

unsigned int GPIOD_BSR __AT (0x48003004);



// --------------------------------  Field Item: GPIOD_BSR_IO0  -----------------------------------
// SVD Line: 1425

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO1  -----------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO2  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO3  -----------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO4  -----------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO5  -----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO6  -----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO7  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO8  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BSR_IO9  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO10  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO11  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO13  -----------------------------------
// SVD Line: 1503

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO14  -----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSR_IO15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__GPIOD_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BSR  -----------------------------------
// SVD Line: 1416

//  <rtree> SFDITEM_REG__GPIOD_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_BSR >> 0) & 0xFFFFFFFF), ((GPIOD_BSR = (GPIOD_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BRR  --------------------------------
// SVD Line: 1523

unsigned int GPIOD_BRR __AT (0x48003008);



// --------------------------------  Field Item: GPIOD_BRR_IO0  -----------------------------------
// SVD Line: 1532

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO1  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO2  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO3  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO4  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO5  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO6  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO7  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO8  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_IO9  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO10  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO11  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO12  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO14  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_IO15  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOD_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BRR  -----------------------------------
// SVD Line: 1523

//  <rtree> SFDITEM_REG__GPIOD_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOD_BRR >> 0) & 0xFFFFFFFF), ((GPIOD_BRR = (GPIOD_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_OESR  -------------------------------
// SVD Line: 1630

unsigned int GPIOD_OESR __AT (0x4800300C);



// -------------------------------  Field Item: GPIOD_OESR_IO0  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800300C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800300C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO2  -----------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800300C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO3  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800300C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO4  -----------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800300C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO5  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800300C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO6  -----------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800300C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO7  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800300C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO8  -----------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800300C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO9  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800300C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO10  ----------------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800300C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO11  ----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800300C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO12  ----------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800300C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO13  ----------------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800300C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO14  ----------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800300C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OESR_IO15  ----------------------------------
// SVD Line: 1729

//  <item> SFDITEM_FIELD__GPIOD_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800300C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_OESR  -----------------------------------
// SVD Line: 1630

//  <rtree> SFDITEM_REG__GPIOD_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800300C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_OESR >> 0) & 0xFFFFFFFF), ((GPIOD_OESR = (GPIOD_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_OECR  -------------------------------
// SVD Line: 1737

unsigned int GPIOD_OECR __AT (0x48003010);



// -------------------------------  Field Item: GPIOD_OECR_IO0  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO1  -----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO2  -----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO3  -----------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO4  -----------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO5  -----------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO6  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO7  -----------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO8  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO9  -----------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO10  ----------------------------------
// SVD Line: 1806

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO11  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO12  ----------------------------------
// SVD Line: 1818

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO13  ----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO14  ----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_OECR_IO15  ----------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__GPIOD_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_OECR  -----------------------------------
// SVD Line: 1737

//  <rtree> SFDITEM_REG__GPIOD_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOD_OECR >> 0) & 0xFFFFFFFF), ((GPIOD_OECR = (GPIOD_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_PUSR  -------------------------------
// SVD Line: 1844

unsigned int GPIOD_PUSR __AT (0x48003014);



// -------------------------------  Field Item: GPIOD_PUSR_IO0  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48003014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO1  -----------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48003014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO2  -----------------------------------
// SVD Line: 1865

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48003014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO3  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48003014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO4  -----------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48003014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO5  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48003014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO6  -----------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48003014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO7  -----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48003014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO8  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48003014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO9  -----------------------------------
// SVD Line: 1907

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48003014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO10  ----------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48003014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO11  ----------------------------------
// SVD Line: 1919

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48003014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO12  ----------------------------------
// SVD Line: 1925

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48003014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO13  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48003014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO14  ----------------------------------
// SVD Line: 1937

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48003014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUSR_IO15  ----------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOD_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48003014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUSR  -----------------------------------
// SVD Line: 1844

//  <rtree> SFDITEM_REG__GPIOD_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_PUSR >> 0) & 0xFFFFFFFF), ((GPIOD_PUSR = (GPIOD_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_PUCR  -------------------------------
// SVD Line: 1951

unsigned int GPIOD_PUCR __AT (0x48003018);



// -------------------------------  Field Item: GPIOD_PUCR_IO0  -----------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO1  -----------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO2  -----------------------------------
// SVD Line: 1972

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO3  -----------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO4  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO5  -----------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO6  -----------------------------------
// SVD Line: 1996

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO7  -----------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO8  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO9  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO10  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO11  ----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO12  ----------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO13  ----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO14  ----------------------------------
// SVD Line: 2044

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PUCR_IO15  ----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOD_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUCR  -----------------------------------
// SVD Line: 1951

//  <rtree> SFDITEM_REG__GPIOD_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOD_PUCR >> 0) & 0xFFFFFFFF), ((GPIOD_PUCR = (GPIOD_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_PDSR  -------------------------------
// SVD Line: 2058

unsigned int GPIOD_PDSR __AT (0x4800301C);



// -------------------------------  Field Item: GPIOD_PDSR_IO0  -----------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800301C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO1  -----------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800301C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO2  -----------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800301C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO3  -----------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800301C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO4  -----------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800301C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO5  -----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800301C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO6  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800301C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO7  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800301C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO8  -----------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800301C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO9  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800301C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO10  ----------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800301C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO11  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800301C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO12  ----------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800301C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO13  ----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800301C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO14  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800301C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDSR_IO15  ----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOD_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800301C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PDSR  -----------------------------------
// SVD Line: 2058

//  <rtree> SFDITEM_REG__GPIOD_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800301C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_PDSR >> 0) & 0xFFFFFFFF), ((GPIOD_PDSR = (GPIOD_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_PDCR  -------------------------------
// SVD Line: 2165

unsigned int GPIOD_PDCR __AT (0x48003020);



// -------------------------------  Field Item: GPIOD_PDCR_IO0  -----------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO1  -----------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO2  -----------------------------------
// SVD Line: 2186

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO3  -----------------------------------
// SVD Line: 2192

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO4  -----------------------------------
// SVD Line: 2198

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO5  -----------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO6  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO7  -----------------------------------
// SVD Line: 2216

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO8  -----------------------------------
// SVD Line: 2222

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO9  -----------------------------------
// SVD Line: 2228

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO10  ----------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO11  ----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO12  ----------------------------------
// SVD Line: 2246

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO13  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO14  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_PDCR_IO15  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__GPIOD_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PDCR  -----------------------------------
// SVD Line: 2165

//  <rtree> SFDITEM_REG__GPIOD_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOD_PDCR >> 0) & 0xFFFFFFFF), ((GPIOD_PDCR = (GPIOD_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODSR  -------------------------------
// SVD Line: 2272

unsigned int GPIOD_ODSR __AT (0x48003024);



// -------------------------------  Field Item: GPIOD_ODSR_IO0  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48003024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO1  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48003024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO2  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48003024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO3  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48003024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO4  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48003024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO5  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48003024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO6  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48003024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO7  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48003024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO8  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48003024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO9  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48003024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO10  ----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48003024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO11  ----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48003024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO12  ----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48003024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO13  ----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48003024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO14  ----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48003024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODSR_IO15  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__GPIOD_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48003024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_ODSR  -----------------------------------
// SVD Line: 2272

//  <rtree> SFDITEM_REG__GPIOD_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_ODSR >> 0) & 0xFFFFFFFF), ((GPIOD_ODSR = (GPIOD_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODCR  -------------------------------
// SVD Line: 2379

unsigned int GPIOD_ODCR __AT (0x48003028);



// -------------------------------  Field Item: GPIOD_ODCR_IO0  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO1  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO2  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO3  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO4  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO5  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO6  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO7  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO8  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO9  -----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO10  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO11  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO12  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO13  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO14  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODCR_IO15  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__GPIOD_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_ODCR  -----------------------------------
// SVD Line: 2379

//  <rtree> SFDITEM_REG__GPIOD_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOD_ODCR >> 0) & 0xFFFFFFFF), ((GPIOD_ODCR = (GPIOD_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_SCSR  -------------------------------
// SVD Line: 2486

unsigned int GPIOD_SCSR __AT (0x4800302C);



// -------------------------------  Field Item: GPIOD_SCSR_IO0  -----------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800302C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO1  -----------------------------------
// SVD Line: 2501

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800302C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO2  -----------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800302C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO3  -----------------------------------
// SVD Line: 2513

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800302C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO4  -----------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800302C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO5  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800302C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO6  -----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800302C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO7  -----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800302C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO8  -----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800302C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO9  -----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800302C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO10  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800302C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO11  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800302C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO12  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800302C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO13  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800302C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO14  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800302C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCSR_IO15  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__GPIOD_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800302C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_SCSR  -----------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__GPIOD_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800302C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOD_SCSR >> 0) & 0xFFFFFFFF), ((GPIOD_SCSR = (GPIOD_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_SCCR  -------------------------------
// SVD Line: 2593

unsigned int GPIOD_SCCR __AT (0x48003030);



// -------------------------------  Field Item: GPIOD_SCCR_IO0  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO1  -----------------------------------
// SVD Line: 2608

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO2  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO3  -----------------------------------
// SVD Line: 2620

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO4  -----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO5  -----------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO6  -----------------------------------
// SVD Line: 2638

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO7  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO8  -----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO10  ----------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO11  ----------------------------------
// SVD Line: 2668

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO12  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO13  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO14  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_SCCR_IO15  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__GPIOD_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_SCCR  -----------------------------------
// SVD Line: 2593

//  <rtree> SFDITEM_REG__GPIOD_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOD_SCCR >> 0) & 0xFFFFFFFF), ((GPIOD_SCCR = (GPIOD_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOD_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 2710

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_DR </item>
//    <item> SFDITEM_REG__GPIOD_BSR </item>
//    <item> SFDITEM_REG__GPIOD_BRR </item>
//    <item> SFDITEM_REG__GPIOD_OESR </item>
//    <item> SFDITEM_REG__GPIOD_OECR </item>
//    <item> SFDITEM_REG__GPIOD_PUSR </item>
//    <item> SFDITEM_REG__GPIOD_PUCR </item>
//    <item> SFDITEM_REG__GPIOD_PDSR </item>
//    <item> SFDITEM_REG__GPIOD_PDCR </item>
//    <item> SFDITEM_REG__GPIOD_ODSR </item>
//    <item> SFDITEM_REG__GPIOD_ODCR </item>
//    <item> SFDITEM_REG__GPIOD_SCSR </item>
//    <item> SFDITEM_REG__GPIOD_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOE_DR  --------------------------------
// SVD Line: 1309

unsigned int GPIOE_DR __AT (0x48004000);



// --------------------------------  Field Item: GPIOE_DR_DR0  ------------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__GPIOE_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48004000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR1  ------------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__GPIOE_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48004000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR2  ------------------------------------
// SVD Line: 1330

//  <item> SFDITEM_FIELD__GPIOE_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48004000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR3  ------------------------------------
// SVD Line: 1336

//  <item> SFDITEM_FIELD__GPIOE_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48004000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR4  ------------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__GPIOE_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48004000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR5  ------------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__GPIOE_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48004000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR6  ------------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__GPIOE_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48004000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR7  ------------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__GPIOE_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48004000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR8  ------------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__GPIOE_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48004000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR9  ------------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__GPIOE_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48004000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR10  -----------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__GPIOE_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48004000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR11  -----------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__GPIOE_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48004000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR12  -----------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__GPIOE_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48004000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR13  -----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__GPIOE_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48004000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR14  -----------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__GPIOE_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48004000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_DR_DR15  -----------------------------------
// SVD Line: 1408

//  <item> SFDITEM_FIELD__GPIOE_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48004000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_DR  ------------------------------------
// SVD Line: 1309

//  <rtree> SFDITEM_REG__GPIOE_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOE_DR >> 0) & 0xFFFFFFFF), ((GPIOE_DR = (GPIOE_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BSR  --------------------------------
// SVD Line: 1416

unsigned int GPIOE_BSR __AT (0x48004004);



// --------------------------------  Field Item: GPIOE_BSR_IO0  -----------------------------------
// SVD Line: 1425

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO1  -----------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO2  -----------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO3  -----------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO4  -----------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO5  -----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO6  -----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO7  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO8  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BSR_IO9  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO10  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO11  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO12  -----------------------------------
// SVD Line: 1497

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO13  -----------------------------------
// SVD Line: 1503

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO14  -----------------------------------
// SVD Line: 1509

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSR_IO15  -----------------------------------
// SVD Line: 1515

//  <item> SFDITEM_FIELD__GPIOE_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_BSR  -----------------------------------
// SVD Line: 1416

//  <rtree> SFDITEM_REG__GPIOE_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_BSR >> 0) & 0xFFFFFFFF), ((GPIOE_BSR = (GPIOE_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BRR  --------------------------------
// SVD Line: 1523

unsigned int GPIOE_BRR __AT (0x48004008);



// --------------------------------  Field Item: GPIOE_BRR_IO0  -----------------------------------
// SVD Line: 1532

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO1  -----------------------------------
// SVD Line: 1538

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO2  -----------------------------------
// SVD Line: 1544

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO3  -----------------------------------
// SVD Line: 1550

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO4  -----------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO5  -----------------------------------
// SVD Line: 1562

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO6  -----------------------------------
// SVD Line: 1568

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO7  -----------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO8  -----------------------------------
// SVD Line: 1580

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_IO9  -----------------------------------
// SVD Line: 1586

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO10  -----------------------------------
// SVD Line: 1592

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO11  -----------------------------------
// SVD Line: 1598

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO12  -----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO13  -----------------------------------
// SVD Line: 1610

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO14  -----------------------------------
// SVD Line: 1616

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_IO15  -----------------------------------
// SVD Line: 1622

//  <item> SFDITEM_FIELD__GPIOE_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_BRR  -----------------------------------
// SVD Line: 1523

//  <rtree> SFDITEM_REG__GPIOE_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOE_BRR >> 0) & 0xFFFFFFFF), ((GPIOE_BRR = (GPIOE_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_OESR  -------------------------------
// SVD Line: 1630

unsigned int GPIOE_OESR __AT (0x4800400C);



// -------------------------------  Field Item: GPIOE_OESR_IO0  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800400C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO1  -----------------------------------
// SVD Line: 1645

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800400C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO2  -----------------------------------
// SVD Line: 1651

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800400C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO3  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800400C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO4  -----------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800400C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO5  -----------------------------------
// SVD Line: 1669

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800400C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO6  -----------------------------------
// SVD Line: 1675

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800400C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO7  -----------------------------------
// SVD Line: 1681

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800400C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO8  -----------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800400C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO9  -----------------------------------
// SVD Line: 1693

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800400C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO10  ----------------------------------
// SVD Line: 1699

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800400C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO11  ----------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800400C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO12  ----------------------------------
// SVD Line: 1711

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800400C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO13  ----------------------------------
// SVD Line: 1717

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800400C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO14  ----------------------------------
// SVD Line: 1723

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800400C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OESR_IO15  ----------------------------------
// SVD Line: 1729

//  <item> SFDITEM_FIELD__GPIOE_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800400C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_OESR  -----------------------------------
// SVD Line: 1630

//  <rtree> SFDITEM_REG__GPIOE_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800400C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_OESR >> 0) & 0xFFFFFFFF), ((GPIOE_OESR = (GPIOE_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_OECR  -------------------------------
// SVD Line: 1737

unsigned int GPIOE_OECR __AT (0x48004010);



// -------------------------------  Field Item: GPIOE_OECR_IO0  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO1  -----------------------------------
// SVD Line: 1752

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO2  -----------------------------------
// SVD Line: 1758

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO3  -----------------------------------
// SVD Line: 1764

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO4  -----------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO5  -----------------------------------
// SVD Line: 1776

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO6  -----------------------------------
// SVD Line: 1782

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO7  -----------------------------------
// SVD Line: 1788

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO8  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO9  -----------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO10  ----------------------------------
// SVD Line: 1806

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO11  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO12  ----------------------------------
// SVD Line: 1818

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO13  ----------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO14  ----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_OECR_IO15  ----------------------------------
// SVD Line: 1836

//  <item> SFDITEM_FIELD__GPIOE_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_OECR  -----------------------------------
// SVD Line: 1737

//  <rtree> SFDITEM_REG__GPIOE_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOE_OECR >> 0) & 0xFFFFFFFF), ((GPIOE_OECR = (GPIOE_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_PUSR  -------------------------------
// SVD Line: 1844

unsigned int GPIOE_PUSR __AT (0x48004014);



// -------------------------------  Field Item: GPIOE_PUSR_IO0  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48004014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO1  -----------------------------------
// SVD Line: 1859

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48004014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO2  -----------------------------------
// SVD Line: 1865

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48004014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO3  -----------------------------------
// SVD Line: 1871

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48004014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO4  -----------------------------------
// SVD Line: 1877

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48004014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO5  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48004014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO6  -----------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48004014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO7  -----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48004014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO8  -----------------------------------
// SVD Line: 1901

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48004014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO9  -----------------------------------
// SVD Line: 1907

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48004014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO10  ----------------------------------
// SVD Line: 1913

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48004014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO11  ----------------------------------
// SVD Line: 1919

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48004014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO12  ----------------------------------
// SVD Line: 1925

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48004014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO13  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48004014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO14  ----------------------------------
// SVD Line: 1937

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48004014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUSR_IO15  ----------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__GPIOE_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48004014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PUSR  -----------------------------------
// SVD Line: 1844

//  <rtree> SFDITEM_REG__GPIOE_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_PUSR >> 0) & 0xFFFFFFFF), ((GPIOE_PUSR = (GPIOE_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_PUCR  -------------------------------
// SVD Line: 1951

unsigned int GPIOE_PUCR __AT (0x48004018);



// -------------------------------  Field Item: GPIOE_PUCR_IO0  -----------------------------------
// SVD Line: 1960

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO1  -----------------------------------
// SVD Line: 1966

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO2  -----------------------------------
// SVD Line: 1972

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO3  -----------------------------------
// SVD Line: 1978

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO4  -----------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO5  -----------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO6  -----------------------------------
// SVD Line: 1996

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO7  -----------------------------------
// SVD Line: 2002

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO8  -----------------------------------
// SVD Line: 2008

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO9  -----------------------------------
// SVD Line: 2014

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO10  ----------------------------------
// SVD Line: 2020

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO11  ----------------------------------
// SVD Line: 2026

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO12  ----------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO13  ----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO14  ----------------------------------
// SVD Line: 2044

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PUCR_IO15  ----------------------------------
// SVD Line: 2050

//  <item> SFDITEM_FIELD__GPIOE_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PUCR  -----------------------------------
// SVD Line: 1951

//  <rtree> SFDITEM_REG__GPIOE_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOE_PUCR >> 0) & 0xFFFFFFFF), ((GPIOE_PUCR = (GPIOE_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_PDSR  -------------------------------
// SVD Line: 2058

unsigned int GPIOE_PDSR __AT (0x4800401C);



// -------------------------------  Field Item: GPIOE_PDSR_IO0  -----------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800401C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO1  -----------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800401C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO2  -----------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800401C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO3  -----------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800401C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO4  -----------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800401C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO5  -----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800401C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO6  -----------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800401C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO7  -----------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800401C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO8  -----------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800401C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO9  -----------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800401C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO10  ----------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800401C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO11  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800401C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO12  ----------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800401C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO13  ----------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800401C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO14  ----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800401C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDSR_IO15  ----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__GPIOE_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800401C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PDSR  -----------------------------------
// SVD Line: 2058

//  <rtree> SFDITEM_REG__GPIOE_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800401C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_PDSR >> 0) & 0xFFFFFFFF), ((GPIOE_PDSR = (GPIOE_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_PDCR  -------------------------------
// SVD Line: 2165

unsigned int GPIOE_PDCR __AT (0x48004020);



// -------------------------------  Field Item: GPIOE_PDCR_IO0  -----------------------------------
// SVD Line: 2174

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO1  -----------------------------------
// SVD Line: 2180

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO2  -----------------------------------
// SVD Line: 2186

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO3  -----------------------------------
// SVD Line: 2192

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO4  -----------------------------------
// SVD Line: 2198

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO5  -----------------------------------
// SVD Line: 2204

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO6  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO7  -----------------------------------
// SVD Line: 2216

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO8  -----------------------------------
// SVD Line: 2222

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO9  -----------------------------------
// SVD Line: 2228

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO10  ----------------------------------
// SVD Line: 2234

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO11  ----------------------------------
// SVD Line: 2240

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO12  ----------------------------------
// SVD Line: 2246

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO13  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO14  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_PDCR_IO15  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__GPIOE_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_PDCR  -----------------------------------
// SVD Line: 2165

//  <rtree> SFDITEM_REG__GPIOE_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOE_PDCR >> 0) & 0xFFFFFFFF), ((GPIOE_PDCR = (GPIOE_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_ODSR  -------------------------------
// SVD Line: 2272

unsigned int GPIOE_ODSR __AT (0x48004024);



// -------------------------------  Field Item: GPIOE_ODSR_IO0  -----------------------------------
// SVD Line: 2281

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48004024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO1  -----------------------------------
// SVD Line: 2287

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48004024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO2  -----------------------------------
// SVD Line: 2293

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48004024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO3  -----------------------------------
// SVD Line: 2299

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48004024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO4  -----------------------------------
// SVD Line: 2305

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48004024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO5  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48004024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO6  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48004024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO7  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48004024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO8  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48004024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO9  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48004024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO10  ----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48004024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO11  ----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48004024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO12  ----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48004024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO13  ----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48004024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO14  ----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48004024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODSR_IO15  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__GPIOE_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48004024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_ODSR  -----------------------------------
// SVD Line: 2272

//  <rtree> SFDITEM_REG__GPIOE_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_ODSR >> 0) & 0xFFFFFFFF), ((GPIOE_ODSR = (GPIOE_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_ODCR  -------------------------------
// SVD Line: 2379

unsigned int GPIOE_ODCR __AT (0x48004028);



// -------------------------------  Field Item: GPIOE_ODCR_IO0  -----------------------------------
// SVD Line: 2388

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO1  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO2  -----------------------------------
// SVD Line: 2400

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO3  -----------------------------------
// SVD Line: 2406

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO4  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO5  -----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO6  -----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO7  -----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO8  -----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO9  -----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO10  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO11  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO12  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO13  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO14  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODCR_IO15  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__GPIOE_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_ODCR  -----------------------------------
// SVD Line: 2379

//  <rtree> SFDITEM_REG__GPIOE_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOE_ODCR >> 0) & 0xFFFFFFFF), ((GPIOE_ODCR = (GPIOE_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_SCSR  -------------------------------
// SVD Line: 2486

unsigned int GPIOE_SCSR __AT (0x4800402C);



// -------------------------------  Field Item: GPIOE_SCSR_IO0  -----------------------------------
// SVD Line: 2495

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800402C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO1  -----------------------------------
// SVD Line: 2501

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800402C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO2  -----------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800402C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO3  -----------------------------------
// SVD Line: 2513

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800402C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO4  -----------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800402C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO5  -----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800402C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO6  -----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800402C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO7  -----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800402C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO8  -----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800402C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO9  -----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800402C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO10  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800402C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO11  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800402C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO12  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800402C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO13  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800402C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO14  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800402C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCSR_IO15  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__GPIOE_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800402C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_SCSR  -----------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__GPIOE_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800402C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOE_SCSR >> 0) & 0xFFFFFFFF), ((GPIOE_SCSR = (GPIOE_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_SCCR  -------------------------------
// SVD Line: 2593

unsigned int GPIOE_SCCR __AT (0x48004030);



// -------------------------------  Field Item: GPIOE_SCCR_IO0  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO1  -----------------------------------
// SVD Line: 2608

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO2  -----------------------------------
// SVD Line: 2614

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO3  -----------------------------------
// SVD Line: 2620

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO4  -----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO5  -----------------------------------
// SVD Line: 2632

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO6  -----------------------------------
// SVD Line: 2638

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO7  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO8  -----------------------------------
// SVD Line: 2650

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO9  -----------------------------------
// SVD Line: 2656

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO10  ----------------------------------
// SVD Line: 2662

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO11  ----------------------------------
// SVD Line: 2668

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO12  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO13  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO14  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_SCCR_IO15  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__GPIOE_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_SCCR  -----------------------------------
// SVD Line: 2593

//  <rtree> SFDITEM_REG__GPIOE_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOE_SCCR >> 0) & 0xFFFFFFFF), ((GPIOE_SCCR = (GPIOE_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOE_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOE  -------------------------------------
// SVD Line: 2714

//  <view> GPIOE
//    <name> GPIOE </name>
//    <item> SFDITEM_REG__GPIOE_DR </item>
//    <item> SFDITEM_REG__GPIOE_BSR </item>
//    <item> SFDITEM_REG__GPIOE_BRR </item>
//    <item> SFDITEM_REG__GPIOE_OESR </item>
//    <item> SFDITEM_REG__GPIOE_OECR </item>
//    <item> SFDITEM_REG__GPIOE_PUSR </item>
//    <item> SFDITEM_REG__GPIOE_PUCR </item>
//    <item> SFDITEM_REG__GPIOE_PDSR </item>
//    <item> SFDITEM_REG__GPIOE_PDCR </item>
//    <item> SFDITEM_REG__GPIOE_ODSR </item>
//    <item> SFDITEM_REG__GPIOE_ODCR </item>
//    <item> SFDITEM_REG__GPIOE_SCSR </item>
//    <item> SFDITEM_REG__GPIOE_SCCR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR1  -------------------------------
// SVD Line: 2729

unsigned int AFIOA_AFSR1 __AT (0x48000100);



// -------------------------------  Field Item: AFIOA_AFSR1_IO0  ----------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 0) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO1  ----------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 4) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO2  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 8) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO3  ----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 12) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO4  ----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 16) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO5  ----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 20) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO6  ----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 24) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO7  ----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 28) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR1  ----------------------------------
// SVD Line: 2729

//  <rtree> SFDITEM_REG__AFIOA_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR2  -------------------------------
// SVD Line: 2788

unsigned int AFIOA_AFSR2 __AT (0x48000104);



// -------------------------------  Field Item: AFIOA_AFSR2_IO8  ----------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 0) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR2_IO9  ----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 4) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO10  ----------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 8) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO11  ----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 12) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO12  ----------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 16) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO13  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 20) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO14  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 24) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO15  ----------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 28) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR2  ----------------------------------
// SVD Line: 2788

//  <rtree> SFDITEM_REG__AFIOA_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOA_AFCR  -------------------------------
// SVD Line: 2847

unsigned int AFIOA_AFCR __AT (0x48000108);



// -------------------------------  Field Item: AFIOA_AFCR_IO0  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO1  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO2  -----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO3  -----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO4  -----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO5  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO6  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO7  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO8  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO9  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO10  ----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO11  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO12  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO13  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO14  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO15  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__AFIOA_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_AFCR >> 0) & 0xFFFFFFFF), ((AFIOA_AFCR = (AFIOA_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANASR  -------------------------------
// SVD Line: 2954

unsigned int AFIOA_ANASR __AT (0x4800010C);



// -------------------------------  Field Item: AFIOA_ANASR_IO0  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800010C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO1  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800010C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO2  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800010C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO3  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800010C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO4  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800010C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO5  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800010C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO6  ----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800010C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO7  ----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800010C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO8  ----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800010C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO9  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800010C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO10  ----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800010C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO11  ----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800010C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO12  ----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800010C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO13  ----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800010C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO14  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800010C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO15  ----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800010C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANASR  ----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__AFIOA_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800010C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANASR >> 0) & 0xFFFFFFFF), ((AFIOA_ANASR = (AFIOA_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANACR  -------------------------------
// SVD Line: 3061

unsigned int AFIOA_ANACR __AT (0x48000110);



// -------------------------------  Field Item: AFIOA_ANACR_IO0  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO1  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO2  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO3  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO4  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO5  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO6  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO7  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO8  ----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO9  ----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO10  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO11  ----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO12  ----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO13  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO14  ----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO15  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANACR  ----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__AFIOA_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANACR >> 0) & 0xFFFFFFFF), ((AFIOA_ANACR = (AFIOA_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOA  -------------------------------------
// SVD Line: 2718

//  <view> AFIOA
//    <name> AFIOA </name>
//    <item> SFDITEM_REG__AFIOA_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOA_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOA_AFCR </item>
//    <item> SFDITEM_REG__AFIOA_ANASR </item>
//    <item> SFDITEM_REG__AFIOA_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR1  -------------------------------
// SVD Line: 2729

unsigned int AFIOB_AFSR1 __AT (0x48001100);



// -------------------------------  Field Item: AFIOB_AFSR1_IO0  ----------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 0) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO1  ----------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 4) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO2  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 8) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO3  ----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 12) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO4  ----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 16) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO5  ----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 20) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO6  ----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 24) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO7  ----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 28) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR1  ----------------------------------
// SVD Line: 2729

//  <rtree> SFDITEM_REG__AFIOB_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR2  -------------------------------
// SVD Line: 2788

unsigned int AFIOB_AFSR2 __AT (0x48001104);



// -------------------------------  Field Item: AFIOB_AFSR2_IO8  ----------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 0) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR2_IO9  ----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 4) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO10  ----------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 8) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO11  ----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 12) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO12  ----------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 16) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO13  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 20) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO14  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 24) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO15  ----------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 28) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR2  ----------------------------------
// SVD Line: 2788

//  <rtree> SFDITEM_REG__AFIOB_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOB_AFCR  -------------------------------
// SVD Line: 2847

unsigned int AFIOB_AFCR __AT (0x48001108);



// -------------------------------  Field Item: AFIOB_AFCR_IO0  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO1  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO2  -----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO3  -----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO4  -----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO5  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO6  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO7  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO8  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO9  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO10  ----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO11  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO12  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO13  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO14  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO15  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__AFIOB_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_AFCR >> 0) & 0xFFFFFFFF), ((AFIOB_AFCR = (AFIOB_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANASR  -------------------------------
// SVD Line: 2954

unsigned int AFIOB_ANASR __AT (0x4800110C);



// -------------------------------  Field Item: AFIOB_ANASR_IO0  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800110C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO1  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800110C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO2  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800110C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO3  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800110C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO4  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800110C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO5  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800110C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO6  ----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800110C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO7  ----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800110C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO8  ----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800110C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO9  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800110C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO10  ----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800110C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO11  ----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800110C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO12  ----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800110C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO13  ----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800110C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO14  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800110C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO15  ----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800110C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANASR  ----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__AFIOB_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800110C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANASR >> 0) & 0xFFFFFFFF), ((AFIOB_ANASR = (AFIOB_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANACR  -------------------------------
// SVD Line: 3061

unsigned int AFIOB_ANACR __AT (0x48001110);



// -------------------------------  Field Item: AFIOB_ANACR_IO0  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO1  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO2  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO3  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO4  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO5  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO6  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO7  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO8  ----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO9  ----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO10  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO11  ----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO12  ----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO13  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO14  ----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO15  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANACR  ----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__AFIOB_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANACR >> 0) & 0xFFFFFFFF), ((AFIOB_ANACR = (AFIOB_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOB  -------------------------------------
// SVD Line: 3170

//  <view> AFIOB
//    <name> AFIOB </name>
//    <item> SFDITEM_REG__AFIOB_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOB_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOB_AFCR </item>
//    <item> SFDITEM_REG__AFIOB_ANASR </item>
//    <item> SFDITEM_REG__AFIOB_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOC_AFSR1  -------------------------------
// SVD Line: 2729

unsigned int AFIOC_AFSR1 __AT (0x48002100);



// -------------------------------  Field Item: AFIOC_AFSR1_IO0  ----------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48002100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 0) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO1  ----------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48002100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 4) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO2  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48002100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 8) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO3  ----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48002100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 12) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO4  ----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48002100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 16) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO5  ----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48002100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 20) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO6  ----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48002100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 24) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR1_IO7  ----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__AFIOC_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48002100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR1 >> 28) & 0xF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOC_AFSR1  ----------------------------------
// SVD Line: 2729

//  <rtree> SFDITEM_REG__AFIOC_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOC_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOC_AFSR1 = (AFIOC_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOC_AFSR2  -------------------------------
// SVD Line: 2788

unsigned int AFIOC_AFSR2 __AT (0x48002104);



// -------------------------------  Field Item: AFIOC_AFSR2_IO8  ----------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48002104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 0) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFSR2_IO9  ----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48002104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 4) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO10  ----------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48002104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 8) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO11  ----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48002104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 12) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO12  ----------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48002104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 16) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO13  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48002104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 20) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO14  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48002104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 24) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_AFSR2_IO15  ----------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__AFIOC_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48002104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOC_AFSR2 >> 28) & 0xF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOC_AFSR2  ----------------------------------
// SVD Line: 2788

//  <rtree> SFDITEM_REG__AFIOC_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOC_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOC_AFSR2 = (AFIOC_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOC_AFCR  -------------------------------
// SVD Line: 2847

unsigned int AFIOC_AFCR __AT (0x48002108);



// -------------------------------  Field Item: AFIOC_AFCR_IO0  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO1  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO2  -----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO3  -----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO4  -----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO5  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO6  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO7  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO8  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO9  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO10  ----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO11  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO12  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO13  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO14  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_AFCR_IO15  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__AFIOC_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOC_AFCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__AFIOC_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOC_AFCR >> 0) & 0xFFFFFFFF), ((AFIOC_AFCR = (AFIOC_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOC_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOC_ANASR  -------------------------------
// SVD Line: 2954

unsigned int AFIOC_ANASR __AT (0x4800210C);



// -------------------------------  Field Item: AFIOC_ANASR_IO0  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800210C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO1  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800210C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO2  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800210C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO3  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800210C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO4  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800210C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO5  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800210C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO6  ----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800210C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO7  ----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800210C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO8  ----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800210C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANASR_IO9  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800210C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO10  ----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800210C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO11  ----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800210C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO12  ----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800210C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO13  ----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800210C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO14  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800210C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANASR_IO15  ----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__AFIOC_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800210C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOC_ANASR  ----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__AFIOC_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800210C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOC_ANASR >> 0) & 0xFFFFFFFF), ((AFIOC_ANASR = (AFIOC_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOC_ANACR  -------------------------------
// SVD Line: 3061

unsigned int AFIOC_ANACR __AT (0x48002110);



// -------------------------------  Field Item: AFIOC_ANACR_IO0  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO1  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO2  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO3  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO4  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO5  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO6  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO7  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO8  ----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOC_ANACR_IO9  ----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO10  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO11  ----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO12  ----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO13  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO14  ----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOC_ANACR_IO15  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__AFIOC_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOC_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOC_ANACR  ----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__AFIOC_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOC_ANACR >> 0) & 0xFFFFFFFF), ((AFIOC_ANACR = (AFIOC_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOC_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOC  -------------------------------------
// SVD Line: 3174

//  <view> AFIOC
//    <name> AFIOC </name>
//    <item> SFDITEM_REG__AFIOC_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOC_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOC_AFCR </item>
//    <item> SFDITEM_REG__AFIOC_ANASR </item>
//    <item> SFDITEM_REG__AFIOC_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOD_AFSR1  -------------------------------
// SVD Line: 2729

unsigned int AFIOD_AFSR1 __AT (0x48003100);



// -------------------------------  Field Item: AFIOD_AFSR1_IO0  ----------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48003100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 0) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO1  ----------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48003100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 4) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO2  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48003100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 8) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO3  ----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48003100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 12) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO4  ----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48003100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 16) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO5  ----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48003100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 20) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO6  ----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48003100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 24) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR1_IO7  ----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__AFIOD_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48003100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR1 >> 28) & 0xF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOD_AFSR1  ----------------------------------
// SVD Line: 2729

//  <rtree> SFDITEM_REG__AFIOD_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOD_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOD_AFSR1 = (AFIOD_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOD_AFSR2  -------------------------------
// SVD Line: 2788

unsigned int AFIOD_AFSR2 __AT (0x48003104);



// -------------------------------  Field Item: AFIOD_AFSR2_IO8  ----------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48003104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 0) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFSR2_IO9  ----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48003104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 4) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO10  ----------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48003104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 8) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO11  ----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48003104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 12) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO12  ----------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48003104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 16) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO13  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48003104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 20) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO14  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48003104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 24) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_AFSR2_IO15  ----------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__AFIOD_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48003104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOD_AFSR2 >> 28) & 0xF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOD_AFSR2  ----------------------------------
// SVD Line: 2788

//  <rtree> SFDITEM_REG__AFIOD_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOD_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOD_AFSR2 = (AFIOD_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOD_AFCR  -------------------------------
// SVD Line: 2847

unsigned int AFIOD_AFCR __AT (0x48003108);



// -------------------------------  Field Item: AFIOD_AFCR_IO0  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO1  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO2  -----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO3  -----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO4  -----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO5  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO6  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO7  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO8  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO9  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO10  ----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO11  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO12  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO13  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO14  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_AFCR_IO15  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__AFIOD_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOD_AFCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__AFIOD_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOD_AFCR >> 0) & 0xFFFFFFFF), ((AFIOD_AFCR = (AFIOD_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOD_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOD_ANASR  -------------------------------
// SVD Line: 2954

unsigned int AFIOD_ANASR __AT (0x4800310C);



// -------------------------------  Field Item: AFIOD_ANASR_IO0  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800310C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO1  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800310C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO2  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800310C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO3  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800310C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO4  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800310C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO5  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800310C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO6  ----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800310C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO7  ----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800310C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO8  ----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800310C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANASR_IO9  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800310C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO10  ----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800310C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO11  ----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800310C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO12  ----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800310C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO13  ----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800310C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO14  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800310C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANASR_IO15  ----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__AFIOD_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800310C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOD_ANASR  ----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__AFIOD_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800310C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOD_ANASR >> 0) & 0xFFFFFFFF), ((AFIOD_ANASR = (AFIOD_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOD_ANACR  -------------------------------
// SVD Line: 3061

unsigned int AFIOD_ANACR __AT (0x48003110);



// -------------------------------  Field Item: AFIOD_ANACR_IO0  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO1  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO2  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO3  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO4  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO5  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO6  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO7  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO8  ----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOD_ANACR_IO9  ----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO10  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO11  ----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO12  ----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO13  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO14  ----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOD_ANACR_IO15  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__AFIOD_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOD_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOD_ANACR  ----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__AFIOD_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOD_ANACR >> 0) & 0xFFFFFFFF), ((AFIOD_ANACR = (AFIOD_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOD_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOD  -------------------------------------
// SVD Line: 3178

//  <view> AFIOD
//    <name> AFIOD </name>
//    <item> SFDITEM_REG__AFIOD_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOD_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOD_AFCR </item>
//    <item> SFDITEM_REG__AFIOD_ANASR </item>
//    <item> SFDITEM_REG__AFIOD_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOE_AFSR1  -------------------------------
// SVD Line: 2729

unsigned int AFIOE_AFSR1 __AT (0x48004100);



// -------------------------------  Field Item: AFIOE_AFSR1_IO0  ----------------------------------
// SVD Line: 2738

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48004100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 0) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO1  ----------------------------------
// SVD Line: 2744

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48004100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 4) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO2  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48004100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 8) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO3  ----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48004100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 12) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO4  ----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48004100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 16) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO5  ----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48004100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 20) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO6  ----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48004100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 24) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR1_IO7  ----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__AFIOE_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48004100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR1 >> 28) & 0xF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOE_AFSR1  ----------------------------------
// SVD Line: 2729

//  <rtree> SFDITEM_REG__AFIOE_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOE_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOE_AFSR1 = (AFIOE_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOE_AFSR2  -------------------------------
// SVD Line: 2788

unsigned int AFIOE_AFSR2 __AT (0x48004104);



// -------------------------------  Field Item: AFIOE_AFSR2_IO8  ----------------------------------
// SVD Line: 2797

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48004104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 0) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFSR2_IO9  ----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48004104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 4) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO10  ----------------------------------
// SVD Line: 2809

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48004104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 8) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO11  ----------------------------------
// SVD Line: 2815

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48004104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 12) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO12  ----------------------------------
// SVD Line: 2821

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48004104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 16) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO13  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48004104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 20) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO14  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48004104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 24) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_AFSR2_IO15  ----------------------------------
// SVD Line: 2839

//  <item> SFDITEM_FIELD__AFIOE_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48004104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOE_AFSR2 >> 28) & 0xF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOE_AFSR2  ----------------------------------
// SVD Line: 2788

//  <rtree> SFDITEM_REG__AFIOE_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOE_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOE_AFSR2 = (AFIOE_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOE_AFCR  -------------------------------
// SVD Line: 2847

unsigned int AFIOE_AFCR __AT (0x48004108);



// -------------------------------  Field Item: AFIOE_AFCR_IO0  -----------------------------------
// SVD Line: 2856

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO1  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO2  -----------------------------------
// SVD Line: 2868

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO3  -----------------------------------
// SVD Line: 2874

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO4  -----------------------------------
// SVD Line: 2880

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO5  -----------------------------------
// SVD Line: 2886

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO6  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO7  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO8  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO9  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO10  ----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO11  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO12  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO13  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO14  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_AFCR_IO15  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__AFIOE_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOE_AFCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__AFIOE_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOE_AFCR >> 0) & 0xFFFFFFFF), ((AFIOE_AFCR = (AFIOE_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOE_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOE_ANASR  -------------------------------
// SVD Line: 2954

unsigned int AFIOE_ANASR __AT (0x4800410C);



// -------------------------------  Field Item: AFIOE_ANASR_IO0  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800410C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO1  ----------------------------------
// SVD Line: 2969

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800410C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO2  ----------------------------------
// SVD Line: 2975

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800410C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO3  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800410C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO4  ----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800410C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO5  ----------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800410C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO6  ----------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800410C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO7  ----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800410C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO8  ----------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800410C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANASR_IO9  ----------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800410C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO10  ----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800410C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO11  ----------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800410C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO12  ----------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800410C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO13  ----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800410C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO14  ----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800410C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANASR_IO15  ----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__AFIOE_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800410C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOE_ANASR  ----------------------------------
// SVD Line: 2954

//  <rtree> SFDITEM_REG__AFIOE_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800410C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOE_ANASR >> 0) & 0xFFFFFFFF), ((AFIOE_ANASR = (AFIOE_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOE_ANACR  -------------------------------
// SVD Line: 3061

unsigned int AFIOE_ANACR __AT (0x48004110);



// -------------------------------  Field Item: AFIOE_ANACR_IO0  ----------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO1  ----------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO2  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO3  ----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO4  ----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO5  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO6  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO7  ----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO8  ----------------------------------
// SVD Line: 3118

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOE_ANACR_IO9  ----------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO10  ----------------------------------
// SVD Line: 3130

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO11  ----------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO12  ----------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO13  ----------------------------------
// SVD Line: 3148

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO14  ----------------------------------
// SVD Line: 3154

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOE_ANACR_IO15  ----------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__AFIOE_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOE_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOE_ANACR  ----------------------------------
// SVD Line: 3061

//  <rtree> SFDITEM_REG__AFIOE_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOE_ANACR >> 0) & 0xFFFFFFFF), ((AFIOE_ANACR = (AFIOE_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOE_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOE  -------------------------------------
// SVD Line: 3182

//  <view> AFIOE
//    <name> AFIOE </name>
//    <item> SFDITEM_REG__AFIOE_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOE_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOE_AFCR </item>
//    <item> SFDITEM_REG__AFIOE_ANASR </item>
//    <item> SFDITEM_REG__AFIOE_ANACR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIA_IER  --------------------------------
// SVD Line: 3197

unsigned int EXTIA_IER __AT (0x48000200);



// --------------------------------  Field Item: EXTIA_IER_IE0  -----------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__EXTIA_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__EXTIA_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE2  -----------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__EXTIA_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE3  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__EXTIA_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__EXTIA_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE5  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__EXTIA_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE6  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__EXTIA_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE7  -----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__EXTIA_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE8  -----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__EXTIA_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE9  -----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__EXTIA_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE10  -----------------------------------
// SVD Line: 3266

//  <item> SFDITEM_FIELD__EXTIA_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE11  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__EXTIA_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE12  -----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__EXTIA_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE13  -----------------------------------
// SVD Line: 3284

//  <item> SFDITEM_FIELD__EXTIA_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE14  -----------------------------------
// SVD Line: 3290

//  <item> SFDITEM_FIELD__EXTIA_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE15  -----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__EXTIA_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IER  -----------------------------------
// SVD Line: 3197

//  <rtree> SFDITEM_REG__EXTIA_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IER >> 0) & 0xFFFFFFFF), ((EXTIA_IER = (EXTIA_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIA_IDR  --------------------------------
// SVD Line: 3304

unsigned int EXTIA_IDR __AT (0x48000204);



// --------------------------------  Field Item: EXTIA_IDR_IE0  -----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE1  -----------------------------------
// SVD Line: 3319

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE2  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE3  -----------------------------------
// SVD Line: 3331

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE4  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE5  -----------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE6  -----------------------------------
// SVD Line: 3349

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE8  -----------------------------------
// SVD Line: 3361

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE9  -----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE10  -----------------------------------
// SVD Line: 3373

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE11  -----------------------------------
// SVD Line: 3379

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE12  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE13  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE14  -----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE15  -----------------------------------
// SVD Line: 3403

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IDR  -----------------------------------
// SVD Line: 3304

//  <rtree> SFDITEM_REG__EXTIA_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IDR >> 0) & 0xFFFFFFFF), ((EXTIA_IDR = (EXTIA_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR1  -------------------------------
// SVD Line: 3411

unsigned int EXTIA_CFGR1 __AT (0x48000208);



// -------------------------------  Field Item: EXTIA_CFGR1_IT0  ----------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48000208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 0) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT1  ----------------------------------
// SVD Line: 3426

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48000208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 4) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT2  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48000208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 8) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT3  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48000208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 12) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT4  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48000208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 16) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT5  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48000208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 20) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT6  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48000208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 24) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT7  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48000208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 28) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR1  ----------------------------------
// SVD Line: 3411

//  <rtree> SFDITEM_REG__EXTIA_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR2  -------------------------------
// SVD Line: 3470

unsigned int EXTIA_CFGR2 __AT (0x4800020C);



// -------------------------------  Field Item: EXTIA_CFGR2_IT8  ----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800020C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 0) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR2_IT9  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800020C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 4) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT10  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800020C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 8) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT11  ----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800020C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 12) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT12  ----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800020C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 16) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT13  ----------------------------------
// SVD Line: 3509

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800020C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 20) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT14  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800020C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 24) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT15  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800020C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 28) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR2  ----------------------------------
// SVD Line: 3470

//  <rtree> SFDITEM_REG__EXTIA_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800020C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIA_SR  --------------------------------
// SVD Line: 3529

unsigned int EXTIA_SR __AT (0x48000210);



// --------------------------------  Field Item: EXTIA_SR_IF0  ------------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__EXTIA_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF1  ------------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__EXTIA_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF2  ------------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__EXTIA_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF3  ------------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__EXTIA_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF4  ------------------------------------
// SVD Line: 3562

//  <item> SFDITEM_FIELD__EXTIA_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF5  ------------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__EXTIA_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF6  ------------------------------------
// SVD Line: 3574

//  <item> SFDITEM_FIELD__EXTIA_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF7  ------------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__EXTIA_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF8  ------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__EXTIA_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF9  ------------------------------------
// SVD Line: 3592

//  <item> SFDITEM_FIELD__EXTIA_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF10  -----------------------------------
// SVD Line: 3598

//  <item> SFDITEM_FIELD__EXTIA_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF11  -----------------------------------
// SVD Line: 3604

//  <item> SFDITEM_FIELD__EXTIA_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF12  -----------------------------------
// SVD Line: 3610

//  <item> SFDITEM_FIELD__EXTIA_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF13  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__EXTIA_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF14  -----------------------------------
// SVD Line: 3622

//  <item> SFDITEM_FIELD__EXTIA_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF15  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__EXTIA_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_SR  ------------------------------------
// SVD Line: 3529

//  <rtree> SFDITEM_REG__EXTIA_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIA_SR >> 0) & 0xFFFFFFFF), ((EXTIA_SR = (EXTIA_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIA  -------------------------------------
// SVD Line: 3186

//  <view> EXTIA
//    <name> EXTIA </name>
//    <item> SFDITEM_REG__EXTIA_IER </item>
//    <item> SFDITEM_REG__EXTIA_IDR </item>
//    <item> SFDITEM_REG__EXTIA_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIA_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIA_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIB_IER  --------------------------------
// SVD Line: 3197

unsigned int EXTIB_IER __AT (0x48001200);



// --------------------------------  Field Item: EXTIB_IER_IE0  -----------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__EXTIB_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__EXTIB_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE2  -----------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__EXTIB_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE3  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__EXTIB_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__EXTIB_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE5  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__EXTIB_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE6  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__EXTIB_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE7  -----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__EXTIB_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE8  -----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__EXTIB_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE9  -----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__EXTIB_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE10  -----------------------------------
// SVD Line: 3266

//  <item> SFDITEM_FIELD__EXTIB_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE11  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__EXTIB_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE12  -----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__EXTIB_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE13  -----------------------------------
// SVD Line: 3284

//  <item> SFDITEM_FIELD__EXTIB_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE14  -----------------------------------
// SVD Line: 3290

//  <item> SFDITEM_FIELD__EXTIB_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE15  -----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__EXTIB_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IER  -----------------------------------
// SVD Line: 3197

//  <rtree> SFDITEM_REG__EXTIB_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IER >> 0) & 0xFFFFFFFF), ((EXTIB_IER = (EXTIB_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIB_IDR  --------------------------------
// SVD Line: 3304

unsigned int EXTIB_IDR __AT (0x48001204);



// --------------------------------  Field Item: EXTIB_IDR_IE0  -----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE1  -----------------------------------
// SVD Line: 3319

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE2  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE3  -----------------------------------
// SVD Line: 3331

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE4  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE5  -----------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE6  -----------------------------------
// SVD Line: 3349

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE8  -----------------------------------
// SVD Line: 3361

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE9  -----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE10  -----------------------------------
// SVD Line: 3373

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE11  -----------------------------------
// SVD Line: 3379

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE12  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE13  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE14  -----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE15  -----------------------------------
// SVD Line: 3403

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IDR  -----------------------------------
// SVD Line: 3304

//  <rtree> SFDITEM_REG__EXTIB_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IDR >> 0) & 0xFFFFFFFF), ((EXTIB_IDR = (EXTIB_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR1  -------------------------------
// SVD Line: 3411

unsigned int EXTIB_CFGR1 __AT (0x48001208);



// -------------------------------  Field Item: EXTIB_CFGR1_IT0  ----------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48001208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 0) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT1  ----------------------------------
// SVD Line: 3426

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48001208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 4) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT2  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48001208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 8) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT3  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48001208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 12) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT4  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48001208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 16) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT5  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48001208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 20) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT6  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48001208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 24) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT7  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48001208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 28) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR1  ----------------------------------
// SVD Line: 3411

//  <rtree> SFDITEM_REG__EXTIB_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR2  -------------------------------
// SVD Line: 3470

unsigned int EXTIB_CFGR2 __AT (0x4800120C);



// -------------------------------  Field Item: EXTIB_CFGR2_IT8  ----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800120C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 0) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR2_IT9  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800120C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 4) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT10  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800120C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 8) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT11  ----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800120C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 12) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT12  ----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800120C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 16) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT13  ----------------------------------
// SVD Line: 3509

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800120C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 20) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT14  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800120C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 24) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT15  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800120C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 28) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR2  ----------------------------------
// SVD Line: 3470

//  <rtree> SFDITEM_REG__EXTIB_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800120C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIB_SR  --------------------------------
// SVD Line: 3529

unsigned int EXTIB_SR __AT (0x48001210);



// --------------------------------  Field Item: EXTIB_SR_IF0  ------------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__EXTIB_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF1  ------------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__EXTIB_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF2  ------------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__EXTIB_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF3  ------------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__EXTIB_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF4  ------------------------------------
// SVD Line: 3562

//  <item> SFDITEM_FIELD__EXTIB_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF5  ------------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__EXTIB_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF6  ------------------------------------
// SVD Line: 3574

//  <item> SFDITEM_FIELD__EXTIB_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF7  ------------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__EXTIB_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF8  ------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__EXTIB_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF9  ------------------------------------
// SVD Line: 3592

//  <item> SFDITEM_FIELD__EXTIB_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF10  -----------------------------------
// SVD Line: 3598

//  <item> SFDITEM_FIELD__EXTIB_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF11  -----------------------------------
// SVD Line: 3604

//  <item> SFDITEM_FIELD__EXTIB_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF12  -----------------------------------
// SVD Line: 3610

//  <item> SFDITEM_FIELD__EXTIB_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF13  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__EXTIB_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF14  -----------------------------------
// SVD Line: 3622

//  <item> SFDITEM_FIELD__EXTIB_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF15  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__EXTIB_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_SR  ------------------------------------
// SVD Line: 3529

//  <rtree> SFDITEM_REG__EXTIB_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIB_SR >> 0) & 0xFFFFFFFF), ((EXTIB_SR = (EXTIB_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIB  -------------------------------------
// SVD Line: 3638

//  <view> EXTIB
//    <name> EXTIB </name>
//    <item> SFDITEM_REG__EXTIB_IER </item>
//    <item> SFDITEM_REG__EXTIB_IDR </item>
//    <item> SFDITEM_REG__EXTIB_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIB_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIB_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIC_IER  --------------------------------
// SVD Line: 3197

unsigned int EXTIC_IER __AT (0x48002200);



// --------------------------------  Field Item: EXTIC_IER_IE0  -----------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__EXTIC_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48002200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__EXTIC_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48002200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE2  -----------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__EXTIC_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48002200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE3  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__EXTIC_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48002200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__EXTIC_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48002200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE5  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__EXTIC_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48002200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE6  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__EXTIC_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48002200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE7  -----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__EXTIC_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48002200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE8  -----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__EXTIC_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48002200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IER_IE9  -----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__EXTIC_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48002200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE10  -----------------------------------
// SVD Line: 3266

//  <item> SFDITEM_FIELD__EXTIC_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48002200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE11  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__EXTIC_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48002200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE12  -----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__EXTIC_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48002200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE13  -----------------------------------
// SVD Line: 3284

//  <item> SFDITEM_FIELD__EXTIC_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48002200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE14  -----------------------------------
// SVD Line: 3290

//  <item> SFDITEM_FIELD__EXTIC_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48002200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IER_IE15  -----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__EXTIC_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48002200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIC_IER  -----------------------------------
// SVD Line: 3197

//  <rtree> SFDITEM_REG__EXTIC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIC_IER >> 0) & 0xFFFFFFFF), ((EXTIC_IER = (EXTIC_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIC_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIC_IDR  --------------------------------
// SVD Line: 3304

unsigned int EXTIC_IDR __AT (0x48002204);



// --------------------------------  Field Item: EXTIC_IDR_IE0  -----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48002204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE1  -----------------------------------
// SVD Line: 3319

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48002204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE2  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48002204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE3  -----------------------------------
// SVD Line: 3331

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48002204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE4  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48002204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE5  -----------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48002204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE6  -----------------------------------
// SVD Line: 3349

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48002204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48002204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE8  -----------------------------------
// SVD Line: 3361

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48002204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_IDR_IE9  -----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48002204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE10  -----------------------------------
// SVD Line: 3373

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48002204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE11  -----------------------------------
// SVD Line: 3379

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48002204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE12  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48002204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE13  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48002204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE14  -----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48002204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_IDR_IE15  -----------------------------------
// SVD Line: 3403

//  <item> SFDITEM_FIELD__EXTIC_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48002204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIC_IDR  -----------------------------------
// SVD Line: 3304

//  <rtree> SFDITEM_REG__EXTIC_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48002204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIC_IDR >> 0) & 0xFFFFFFFF), ((EXTIC_IDR = (EXTIC_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIC_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIC_CFGR1  -------------------------------
// SVD Line: 3411

unsigned int EXTIC_CFGR1 __AT (0x48002208);



// -------------------------------  Field Item: EXTIC_CFGR1_IT0  ----------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48002208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 0) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT1  ----------------------------------
// SVD Line: 3426

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48002208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 4) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT2  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48002208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 8) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT3  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48002208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 12) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT4  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48002208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 16) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT5  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48002208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 20) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT6  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48002208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 24) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR1_IT7  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__EXTIC_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48002208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR1 >> 28) & 0x7), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIC_CFGR1  ----------------------------------
// SVD Line: 3411

//  <rtree> SFDITEM_REG__EXTIC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIC_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIC_CFGR1 = (EXTIC_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIC_CFGR2  -------------------------------
// SVD Line: 3470

unsigned int EXTIC_CFGR2 __AT (0x4800220C);



// -------------------------------  Field Item: EXTIC_CFGR2_IT8  ----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800220C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 0) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIC_CFGR2_IT9  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800220C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 4) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT10  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800220C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 8) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT11  ----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800220C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 12) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT12  ----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800220C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 16) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT13  ----------------------------------
// SVD Line: 3509

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800220C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 20) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT14  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800220C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 24) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIC_CFGR2_IT15  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__EXTIC_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800220C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIC_CFGR2 >> 28) & 0x7), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIC_CFGR2  ----------------------------------
// SVD Line: 3470

//  <rtree> SFDITEM_REG__EXTIC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800220C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIC_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIC_CFGR2 = (EXTIC_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIC_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIC_SR  --------------------------------
// SVD Line: 3529

unsigned int EXTIC_SR __AT (0x48002210);



// --------------------------------  Field Item: EXTIC_SR_IF0  ------------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__EXTIC_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48002210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF1  ------------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__EXTIC_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48002210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF2  ------------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__EXTIC_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48002210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF3  ------------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__EXTIC_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48002210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF4  ------------------------------------
// SVD Line: 3562

//  <item> SFDITEM_FIELD__EXTIC_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48002210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF5  ------------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__EXTIC_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48002210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF6  ------------------------------------
// SVD Line: 3574

//  <item> SFDITEM_FIELD__EXTIC_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48002210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF7  ------------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__EXTIC_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48002210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF8  ------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__EXTIC_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48002210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF9  ------------------------------------
// SVD Line: 3592

//  <item> SFDITEM_FIELD__EXTIC_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48002210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF10  -----------------------------------
// SVD Line: 3598

//  <item> SFDITEM_FIELD__EXTIC_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48002210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF11  -----------------------------------
// SVD Line: 3604

//  <item> SFDITEM_FIELD__EXTIC_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48002210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF12  -----------------------------------
// SVD Line: 3610

//  <item> SFDITEM_FIELD__EXTIC_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48002210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF13  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__EXTIC_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48002210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF14  -----------------------------------
// SVD Line: 3622

//  <item> SFDITEM_FIELD__EXTIC_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48002210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIC_SR_IF15  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__EXTIC_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48002210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIC_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIC_SR  ------------------------------------
// SVD Line: 3529

//  <rtree> SFDITEM_REG__EXTIC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48002210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIC_SR >> 0) & 0xFFFFFFFF), ((EXTIC_SR = (EXTIC_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIC_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIC  -------------------------------------
// SVD Line: 3642

//  <view> EXTIC
//    <name> EXTIC </name>
//    <item> SFDITEM_REG__EXTIC_IER </item>
//    <item> SFDITEM_REG__EXTIC_IDR </item>
//    <item> SFDITEM_REG__EXTIC_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIC_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIC_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTID_IER  --------------------------------
// SVD Line: 3197

unsigned int EXTID_IER __AT (0x48003200);



// --------------------------------  Field Item: EXTID_IER_IE0  -----------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__EXTID_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48003200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__EXTID_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48003200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE2  -----------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__EXTID_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48003200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE3  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__EXTID_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48003200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__EXTID_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48003200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE5  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__EXTID_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48003200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE6  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__EXTID_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48003200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE7  -----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__EXTID_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48003200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE8  -----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__EXTID_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48003200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IER_IE9  -----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__EXTID_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48003200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE10  -----------------------------------
// SVD Line: 3266

//  <item> SFDITEM_FIELD__EXTID_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48003200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE11  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__EXTID_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48003200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE12  -----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__EXTID_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48003200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE13  -----------------------------------
// SVD Line: 3284

//  <item> SFDITEM_FIELD__EXTID_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48003200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE14  -----------------------------------
// SVD Line: 3290

//  <item> SFDITEM_FIELD__EXTID_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48003200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IER_IE15  -----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__EXTID_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48003200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTID_IER  -----------------------------------
// SVD Line: 3197

//  <rtree> SFDITEM_REG__EXTID_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTID_IER >> 0) & 0xFFFFFFFF), ((EXTID_IER = (EXTID_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTID_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTID_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTID_IDR  --------------------------------
// SVD Line: 3304

unsigned int EXTID_IDR __AT (0x48003204);



// --------------------------------  Field Item: EXTID_IDR_IE0  -----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__EXTID_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48003204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE1  -----------------------------------
// SVD Line: 3319

//  <item> SFDITEM_FIELD__EXTID_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48003204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE2  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__EXTID_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48003204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE3  -----------------------------------
// SVD Line: 3331

//  <item> SFDITEM_FIELD__EXTID_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48003204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE4  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__EXTID_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48003204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE5  -----------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__EXTID_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48003204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE6  -----------------------------------
// SVD Line: 3349

//  <item> SFDITEM_FIELD__EXTID_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48003204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__EXTID_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48003204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE8  -----------------------------------
// SVD Line: 3361

//  <item> SFDITEM_FIELD__EXTID_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48003204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_IDR_IE9  -----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__EXTID_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48003204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE10  -----------------------------------
// SVD Line: 3373

//  <item> SFDITEM_FIELD__EXTID_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48003204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE11  -----------------------------------
// SVD Line: 3379

//  <item> SFDITEM_FIELD__EXTID_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48003204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE12  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__EXTID_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48003204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE13  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__EXTID_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48003204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE14  -----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__EXTID_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48003204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTID_IDR_IE15  -----------------------------------
// SVD Line: 3403

//  <item> SFDITEM_FIELD__EXTID_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48003204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTID_IDR  -----------------------------------
// SVD Line: 3304

//  <rtree> SFDITEM_REG__EXTID_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48003204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTID_IDR >> 0) & 0xFFFFFFFF), ((EXTID_IDR = (EXTID_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTID_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTID_CFGR1  -------------------------------
// SVD Line: 3411

unsigned int EXTID_CFGR1 __AT (0x48003208);



// -------------------------------  Field Item: EXTID_CFGR1_IT0  ----------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48003208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 0) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT1  ----------------------------------
// SVD Line: 3426

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48003208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 4) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT2  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48003208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 8) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT3  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48003208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 12) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT4  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48003208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 16) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT5  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48003208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 20) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT6  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48003208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 24) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR1_IT7  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__EXTID_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48003208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR1 >> 28) & 0x7), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTID_CFGR1  ----------------------------------
// SVD Line: 3411

//  <rtree> SFDITEM_REG__EXTID_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTID_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTID_CFGR1 = (EXTID_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTID_CFGR2  -------------------------------
// SVD Line: 3470

unsigned int EXTID_CFGR2 __AT (0x4800320C);



// -------------------------------  Field Item: EXTID_CFGR2_IT8  ----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800320C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 0) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTID_CFGR2_IT9  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800320C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 4) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT10  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800320C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 8) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT11  ----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800320C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 12) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT12  ----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800320C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 16) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT13  ----------------------------------
// SVD Line: 3509

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800320C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 20) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT14  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800320C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 24) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTID_CFGR2_IT15  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__EXTID_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800320C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTID_CFGR2 >> 28) & 0x7), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTID_CFGR2  ----------------------------------
// SVD Line: 3470

//  <rtree> SFDITEM_REG__EXTID_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800320C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTID_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTID_CFGR2 = (EXTID_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTID_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTID_SR  --------------------------------
// SVD Line: 3529

unsigned int EXTID_SR __AT (0x48003210);



// --------------------------------  Field Item: EXTID_SR_IF0  ------------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__EXTID_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48003210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF1  ------------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__EXTID_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48003210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF2  ------------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__EXTID_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48003210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF3  ------------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__EXTID_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48003210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF4  ------------------------------------
// SVD Line: 3562

//  <item> SFDITEM_FIELD__EXTID_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48003210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF5  ------------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__EXTID_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48003210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF6  ------------------------------------
// SVD Line: 3574

//  <item> SFDITEM_FIELD__EXTID_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48003210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF7  ------------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__EXTID_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48003210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF8  ------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__EXTID_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48003210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF9  ------------------------------------
// SVD Line: 3592

//  <item> SFDITEM_FIELD__EXTID_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48003210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF10  -----------------------------------
// SVD Line: 3598

//  <item> SFDITEM_FIELD__EXTID_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48003210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF11  -----------------------------------
// SVD Line: 3604

//  <item> SFDITEM_FIELD__EXTID_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48003210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF12  -----------------------------------
// SVD Line: 3610

//  <item> SFDITEM_FIELD__EXTID_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48003210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF13  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__EXTID_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48003210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF14  -----------------------------------
// SVD Line: 3622

//  <item> SFDITEM_FIELD__EXTID_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48003210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTID_SR_IF15  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__EXTID_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48003210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTID_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTID_SR  ------------------------------------
// SVD Line: 3529

//  <rtree> SFDITEM_REG__EXTID_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48003210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTID_SR >> 0) & 0xFFFFFFFF), ((EXTID_SR = (EXTID_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTID_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTID_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTID  -------------------------------------
// SVD Line: 3646

//  <view> EXTID
//    <name> EXTID </name>
//    <item> SFDITEM_REG__EXTID_IER </item>
//    <item> SFDITEM_REG__EXTID_IDR </item>
//    <item> SFDITEM_REG__EXTID_CFGR1 </item>
//    <item> SFDITEM_REG__EXTID_CFGR2 </item>
//    <item> SFDITEM_REG__EXTID_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIE_IER  --------------------------------
// SVD Line: 3197

unsigned int EXTIE_IER __AT (0x48004200);



// --------------------------------  Field Item: EXTIE_IER_IE0  -----------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__EXTIE_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48004200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE1  -----------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__EXTIE_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48004200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE2  -----------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__EXTIE_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48004200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE3  -----------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__EXTIE_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48004200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE4  -----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__EXTIE_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48004200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE5  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__EXTIE_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48004200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE6  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__EXTIE_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48004200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE7  -----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__EXTIE_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48004200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE8  -----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__EXTIE_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48004200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IER_IE9  -----------------------------------
// SVD Line: 3260

//  <item> SFDITEM_FIELD__EXTIE_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48004200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE10  -----------------------------------
// SVD Line: 3266

//  <item> SFDITEM_FIELD__EXTIE_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48004200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE11  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__EXTIE_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48004200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE12  -----------------------------------
// SVD Line: 3278

//  <item> SFDITEM_FIELD__EXTIE_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48004200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE13  -----------------------------------
// SVD Line: 3284

//  <item> SFDITEM_FIELD__EXTIE_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48004200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE14  -----------------------------------
// SVD Line: 3290

//  <item> SFDITEM_FIELD__EXTIE_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48004200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IER_IE15  -----------------------------------
// SVD Line: 3296

//  <item> SFDITEM_FIELD__EXTIE_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48004200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIE_IER  -----------------------------------
// SVD Line: 3197

//  <rtree> SFDITEM_REG__EXTIE_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIE_IER >> 0) & 0xFFFFFFFF), ((EXTIE_IER = (EXTIE_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIE_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIE_IDR  --------------------------------
// SVD Line: 3304

unsigned int EXTIE_IDR __AT (0x48004204);



// --------------------------------  Field Item: EXTIE_IDR_IE0  -----------------------------------
// SVD Line: 3313

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48004204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE1  -----------------------------------
// SVD Line: 3319

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48004204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE2  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48004204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE3  -----------------------------------
// SVD Line: 3331

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48004204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE4  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48004204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE5  -----------------------------------
// SVD Line: 3343

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48004204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE6  -----------------------------------
// SVD Line: 3349

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48004204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE7  -----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48004204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE8  -----------------------------------
// SVD Line: 3361

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48004204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_IDR_IE9  -----------------------------------
// SVD Line: 3367

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48004204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE10  -----------------------------------
// SVD Line: 3373

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48004204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE11  -----------------------------------
// SVD Line: 3379

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48004204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE12  -----------------------------------
// SVD Line: 3385

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48004204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE13  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48004204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE14  -----------------------------------
// SVD Line: 3397

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48004204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_IDR_IE15  -----------------------------------
// SVD Line: 3403

//  <item> SFDITEM_FIELD__EXTIE_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48004204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIE_IDR  -----------------------------------
// SVD Line: 3304

//  <rtree> SFDITEM_REG__EXTIE_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48004204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIE_IDR >> 0) & 0xFFFFFFFF), ((EXTIE_IDR = (EXTIE_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIE_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIE_CFGR1  -------------------------------
// SVD Line: 3411

unsigned int EXTIE_CFGR1 __AT (0x48004208);



// -------------------------------  Field Item: EXTIE_CFGR1_IT0  ----------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48004208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 0) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT1  ----------------------------------
// SVD Line: 3426

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48004208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 4) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT2  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48004208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 8) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT3  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48004208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 12) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT4  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48004208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 16) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT5  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48004208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 20) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT6  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48004208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 24) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR1_IT7  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__EXTIE_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48004208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR1 >> 28) & 0x7), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIE_CFGR1  ----------------------------------
// SVD Line: 3411

//  <rtree> SFDITEM_REG__EXTIE_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIE_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIE_CFGR1 = (EXTIE_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIE_CFGR2  -------------------------------
// SVD Line: 3470

unsigned int EXTIE_CFGR2 __AT (0x4800420C);



// -------------------------------  Field Item: EXTIE_CFGR2_IT8  ----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800420C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 0) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIE_CFGR2_IT9  ----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800420C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 4) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT10  ----------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800420C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 8) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT11  ----------------------------------
// SVD Line: 3497

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800420C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 12) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT12  ----------------------------------
// SVD Line: 3503

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800420C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 16) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT13  ----------------------------------
// SVD Line: 3509

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800420C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 20) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT14  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800420C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 24) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIE_CFGR2_IT15  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__EXTIE_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800420C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIE_CFGR2 >> 28) & 0x7), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIE_CFGR2  ----------------------------------
// SVD Line: 3470

//  <rtree> SFDITEM_REG__EXTIE_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800420C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIE_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIE_CFGR2 = (EXTIE_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIE_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIE_SR  --------------------------------
// SVD Line: 3529

unsigned int EXTIE_SR __AT (0x48004210);



// --------------------------------  Field Item: EXTIE_SR_IF0  ------------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__EXTIE_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48004210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF1  ------------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__EXTIE_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48004210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF2  ------------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__EXTIE_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48004210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF3  ------------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__EXTIE_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48004210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF4  ------------------------------------
// SVD Line: 3562

//  <item> SFDITEM_FIELD__EXTIE_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48004210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF5  ------------------------------------
// SVD Line: 3568

//  <item> SFDITEM_FIELD__EXTIE_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48004210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF6  ------------------------------------
// SVD Line: 3574

//  <item> SFDITEM_FIELD__EXTIE_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48004210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF7  ------------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__EXTIE_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48004210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF8  ------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__EXTIE_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48004210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF9  ------------------------------------
// SVD Line: 3592

//  <item> SFDITEM_FIELD__EXTIE_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48004210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF10  -----------------------------------
// SVD Line: 3598

//  <item> SFDITEM_FIELD__EXTIE_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48004210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF11  -----------------------------------
// SVD Line: 3604

//  <item> SFDITEM_FIELD__EXTIE_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48004210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF12  -----------------------------------
// SVD Line: 3610

//  <item> SFDITEM_FIELD__EXTIE_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48004210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF13  -----------------------------------
// SVD Line: 3616

//  <item> SFDITEM_FIELD__EXTIE_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48004210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF14  -----------------------------------
// SVD Line: 3622

//  <item> SFDITEM_FIELD__EXTIE_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48004210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIE_SR_IF15  -----------------------------------
// SVD Line: 3628

//  <item> SFDITEM_FIELD__EXTIE_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48004210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIE_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIE_SR  ------------------------------------
// SVD Line: 3529

//  <rtree> SFDITEM_REG__EXTIE_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48004210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIE_SR >> 0) & 0xFFFFFFFF), ((EXTIE_SR = (EXTIE_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIE_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIE  -------------------------------------
// SVD Line: 3650

//  <view> EXTIE
//    <name> EXTIE </name>
//    <item> SFDITEM_REG__EXTIE_IER </item>
//    <item> SFDITEM_REG__EXTIE_IDR </item>
//    <item> SFDITEM_REG__EXTIE_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIE_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIE_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: DMA_C0SBAR  -------------------------------
// SVD Line: 3665

unsigned int DMA_C0SBAR __AT (0x4000F000);



// -------------------------------  Field Item: DMA_C0SBAR_SBA  -----------------------------------
// SVD Line: 3674

//  <item> SFDITEM_FIELD__DMA_C0SBAR_SBA
//    <name> SBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F000) DMA source base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0SBAR >> 0) & 0xFFFFFFFF), ((DMA_C0SBAR = (DMA_C0SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0SBAR  -----------------------------------
// SVD Line: 3665

//  <rtree> SFDITEM_REG__DMA_C0SBAR
//    <name> C0SBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F000) Channel 0 Source Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0SBAR >> 0) & 0xFFFFFFFF), ((DMA_C0SBAR = (DMA_C0SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0SBAR_SBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0DBAR  -------------------------------
// SVD Line: 3682

unsigned int DMA_C0DBAR __AT (0x4000F004);



// -------------------------------  Field Item: DMA_C0DBAR_DBA  -----------------------------------
// SVD Line: 3691

//  <item> SFDITEM_FIELD__DMA_C0DBAR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F004) DMA destination base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0DBAR >> 0) & 0xFFFFFFFF), ((DMA_C0DBAR = (DMA_C0DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0DBAR  -----------------------------------
// SVD Line: 3682

//  <rtree> SFDITEM_REG__DMA_C0DBAR
//    <name> C0DBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F004) Channel 0 Destination Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0DBAR >> 0) & 0xFFFFFFFF), ((DMA_C0DBAR = (DMA_C0DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0DBAR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0NDTR  -------------------------------
// SVD Line: 3699

unsigned int DMA_C0NDTR __AT (0x4000F008);



// -------------------------------  Field Item: DMA_C0NDTR_NDT  -----------------------------------
// SVD Line: 3708

//  <item> SFDITEM_FIELD__DMA_C0NDTR_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000F008) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C0NDTR >> 0) & 0xFFFF), ((DMA_C0NDTR = (DMA_C0NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0NDTR  -----------------------------------
// SVD Line: 3699

//  <rtree> SFDITEM_REG__DMA_C0NDTR
//    <name> C0NDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F008) Channel 0 Number of Data To Transfer Register </i>
//    <loc> ( (unsigned int)((DMA_C0NDTR >> 0) & 0xFFFFFFFF), ((DMA_C0NDTR = (DMA_C0NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0NDTR_NDT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_C0CR  --------------------------------
// SVD Line: 3716

unsigned int DMA_C0CR __AT (0x4000F00C);



// ---------------------------------  Field Item: DMA_C0CR_EN  ------------------------------------
// SVD Line: 3725

//  <item> SFDITEM_FIELD__DMA_C0CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F00C) DMA channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_SINC  -----------------------------------
// SVD Line: 3731

//  <item> SFDITEM_FIELD__DMA_C0CR_SINC
//    <name> SINC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F00C) Source address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.1..1> SINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_DINC  -----------------------------------
// SVD Line: 3737

//  <item> SFDITEM_FIELD__DMA_C0CR_DINC
//    <name> DINC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000F00C) Destination address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.2..2> DINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_C0CR_SSIZE  -----------------------------------
// SVD Line: 3743

//  <item> SFDITEM_FIELD__DMA_C0CR_SSIZE
//    <name> SSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000F00C) Source data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 3) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C0CR_DSIZE  -----------------------------------
// SVD Line: 3749

//  <item> SFDITEM_FIELD__DMA_C0CR_DSIZE
//    <name> DSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000F00C) Destination data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 8) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_DIR  ------------------------------------
// SVD Line: 3755

//  <item> SFDITEM_FIELD__DMA_C0CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000F00C) Direction </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 12) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_CIRC  -----------------------------------
// SVD Line: 3761

//  <item> SFDITEM_FIELD__DMA_C0CR_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000F00C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.14..14> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_C0CR  ------------------------------------
// SVD Line: 3716

//  <rtree> SFDITEM_REG__DMA_C0CR
//    <name> C0CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F00C) Channel 0 Control Register </i>
//    <loc> ( (unsigned int)((DMA_C0CR >> 0) & 0xFFFFFFFF), ((DMA_C0CR = (DMA_C0CR & ~(0x731FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x731F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CR_EN </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_SINC </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DINC </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_SSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_CIRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CSAR  -------------------------------
// SVD Line: 3769

unsigned int DMA_C0CSAR __AT (0x4000F010);



// -------------------------------  Field Item: DMA_C0CSAR_CSA  -----------------------------------
// SVD Line: 3778

//  <item> SFDITEM_FIELD__DMA_C0CSAR_CSA
//    <name> CSA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F010) DMA current source address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CSAR  -----------------------------------
// SVD Line: 3769

//  <rtree> SFDITEM_REG__DMA_C0CSAR
//    <name> C0CSAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F010) Channel 0 Current Source Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CSAR_CSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CDAR  -------------------------------
// SVD Line: 3786

unsigned int DMA_C0CDAR __AT (0x4000F014);



// -------------------------------  Field Item: DMA_C0CDAR_CDA  -----------------------------------
// SVD Line: 3795

//  <item> SFDITEM_FIELD__DMA_C0CDAR_CDA
//    <name> CDA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F014) DMA current destination address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CDAR  -----------------------------------
// SVD Line: 3786

//  <rtree> SFDITEM_REG__DMA_C0CDAR
//    <name> C0CDAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F014) Channel 0 Current Destination Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CDAR_CDA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CNTR  -------------------------------
// SVD Line: 3803

unsigned int DMA_C0CNTR __AT (0x4000F018);



// -------------------------------  Field Item: DMA_C0CNTR_CNT  -----------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__DMA_C0CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000F018) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C0CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CNTR  -----------------------------------
// SVD Line: 3803

//  <rtree> SFDITEM_REG__DMA_C0CNTR
//    <name> C0CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F018) Channel 0 Counter Register </i>
//    <loc> ( (unsigned int)((DMA_C0CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1SBAR  -------------------------------
// SVD Line: 3820

unsigned int DMA_C1SBAR __AT (0x4000F020);



// -------------------------------  Field Item: DMA_C1SBAR_SBA  -----------------------------------
// SVD Line: 3829

//  <item> SFDITEM_FIELD__DMA_C1SBAR_SBA
//    <name> SBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F020) DMA source base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1SBAR >> 0) & 0xFFFFFFFF), ((DMA_C1SBAR = (DMA_C1SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1SBAR  -----------------------------------
// SVD Line: 3820

//  <rtree> SFDITEM_REG__DMA_C1SBAR
//    <name> C1SBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F020) Channel 1 Source Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1SBAR >> 0) & 0xFFFFFFFF), ((DMA_C1SBAR = (DMA_C1SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1SBAR_SBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1DBAR  -------------------------------
// SVD Line: 3837

unsigned int DMA_C1DBAR __AT (0x4000F024);



// -------------------------------  Field Item: DMA_C1DBAR_DBA  -----------------------------------
// SVD Line: 3846

//  <item> SFDITEM_FIELD__DMA_C1DBAR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F024) DMA destination base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1DBAR >> 0) & 0xFFFFFFFF), ((DMA_C1DBAR = (DMA_C1DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1DBAR  -----------------------------------
// SVD Line: 3837

//  <rtree> SFDITEM_REG__DMA_C1DBAR
//    <name> C1DBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F024) Channel 1 Destination Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1DBAR >> 0) & 0xFFFFFFFF), ((DMA_C1DBAR = (DMA_C1DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1DBAR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1NDTR  -------------------------------
// SVD Line: 3854

unsigned int DMA_C1NDTR __AT (0x4000F028);



// -------------------------------  Field Item: DMA_C1NDTR_NDT  -----------------------------------
// SVD Line: 3863

//  <item> SFDITEM_FIELD__DMA_C1NDTR_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000F028) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C1NDTR >> 0) & 0xFFFF), ((DMA_C1NDTR = (DMA_C1NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1NDTR  -----------------------------------
// SVD Line: 3854

//  <rtree> SFDITEM_REG__DMA_C1NDTR
//    <name> C1NDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F028) Channel 1 Number of Data To Transfer Register </i>
//    <loc> ( (unsigned int)((DMA_C1NDTR >> 0) & 0xFFFFFFFF), ((DMA_C1NDTR = (DMA_C1NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1NDTR_NDT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_C1CR  --------------------------------
// SVD Line: 3871

unsigned int DMA_C1CR __AT (0x4000F02C);



// ---------------------------------  Field Item: DMA_C1CR_EN  ------------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__DMA_C1CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F02C) DMA channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_SINC  -----------------------------------
// SVD Line: 3886

//  <item> SFDITEM_FIELD__DMA_C1CR_SINC
//    <name> SINC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F02C) Source address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.1..1> SINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_DINC  -----------------------------------
// SVD Line: 3892

//  <item> SFDITEM_FIELD__DMA_C1CR_DINC
//    <name> DINC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000F02C) Destination address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.2..2> DINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_C1CR_SSIZE  -----------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__DMA_C1CR_SSIZE
//    <name> SSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000F02C) Source data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 3) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C1CR_DSIZE  -----------------------------------
// SVD Line: 3904

//  <item> SFDITEM_FIELD__DMA_C1CR_DSIZE
//    <name> DSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000F02C) Destination data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 8) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_DIR  ------------------------------------
// SVD Line: 3910

//  <item> SFDITEM_FIELD__DMA_C1CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000F02C) Direction </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 12) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_CIRC  -----------------------------------
// SVD Line: 3916

//  <item> SFDITEM_FIELD__DMA_C1CR_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000F02C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.14..14> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_C1CR  ------------------------------------
// SVD Line: 3871

//  <rtree> SFDITEM_REG__DMA_C1CR
//    <name> C1CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F02C) Channel 1 Control Register </i>
//    <loc> ( (unsigned int)((DMA_C1CR >> 0) & 0xFFFFFFFF), ((DMA_C1CR = (DMA_C1CR & ~(0x731FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x731F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CR_EN </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_SINC </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DINC </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_SSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_CIRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CSAR  -------------------------------
// SVD Line: 3924

unsigned int DMA_C1CSAR __AT (0x4000F030);



// -------------------------------  Field Item: DMA_C1CSAR_CSA  -----------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__DMA_C1CSAR_CSA
//    <name> CSA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F030) DMA current source address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CSAR  -----------------------------------
// SVD Line: 3924

//  <rtree> SFDITEM_REG__DMA_C1CSAR
//    <name> C1CSAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F030) Channel 1 Current Source Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CSAR_CSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CDAR  -------------------------------
// SVD Line: 3941

unsigned int DMA_C1CDAR __AT (0x4000F034);



// -------------------------------  Field Item: DMA_C1CDAR_CDA  -----------------------------------
// SVD Line: 3950

//  <item> SFDITEM_FIELD__DMA_C1CDAR_CDA
//    <name> CDA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F034) DMA current destination address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CDAR  -----------------------------------
// SVD Line: 3941

//  <rtree> SFDITEM_REG__DMA_C1CDAR
//    <name> C1CDAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F034) Channel 1 Current Destination Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CDAR_CDA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CNTR  -------------------------------
// SVD Line: 3958

unsigned int DMA_C1CNTR __AT (0x4000F038);



// -------------------------------  Field Item: DMA_C1CNTR_CNT  -----------------------------------
// SVD Line: 3967

//  <item> SFDITEM_FIELD__DMA_C1CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000F038) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C1CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CNTR  -----------------------------------
// SVD Line: 3958

//  <rtree> SFDITEM_REG__DMA_C1CNTR
//    <name> C1CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F038) Channel 1 Counter Register </i>
//    <loc> ( (unsigned int)((DMA_C1CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_IER  ---------------------------------
// SVD Line: 3975

unsigned int DMA_IER __AT (0x4000F100);



// --------------------------------  Field Item: DMA_IER_TC0E  ------------------------------------
// SVD Line: 3984

//  <item> SFDITEM_FIELD__DMA_IER_TC0E
//    <name> TC0E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F100) DMA channel 0 transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.0..0> TC0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TC1E  ------------------------------------
// SVD Line: 3990

//  <item> SFDITEM_FIELD__DMA_IER_TC1E
//    <name> TC1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F100) DMA channel 1 transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.1..1> TC1E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TE0E  ------------------------------------
// SVD Line: 3996

//  <item> SFDITEM_FIELD__DMA_IER_TE0E
//    <name> TE0E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000F100) DMA channel 0 transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.8..8> TE0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TE1E  ------------------------------------
// SVD Line: 4002

//  <item> SFDITEM_FIELD__DMA_IER_TE1E
//    <name> TE1E </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000F100) DMA channel 1 transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.9..9> TE1E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TH0E  ------------------------------------
// SVD Line: 4008

//  <item> SFDITEM_FIELD__DMA_IER_TH0E
//    <name> TH0E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000F100) DMA channel 0 transfer over half interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.16..16> TH0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TH1E  ------------------------------------
// SVD Line: 4014

//  <item> SFDITEM_FIELD__DMA_IER_TH1E
//    <name> TH1E </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000F100) DMA channel 1 transfer over half interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.17..17> TH1E
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_IER_CEE  ------------------------------------
// SVD Line: 4020

//  <item> SFDITEM_FIELD__DMA_IER_CEE
//    <name> CEE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000F100) DMA channel configuration error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.31..31> CEE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_IER  ------------------------------------
// SVD Line: 3975

//  <rtree> SFDITEM_REG__DMA_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F100) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((DMA_IER >> 0) & 0xFFFFFFFF), ((DMA_IER = (DMA_IER & ~(0x80030303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80030303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_IER_TC0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TC1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TE0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TE1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TH0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TH1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_CEE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DMA_SR  ---------------------------------
// SVD Line: 4028

unsigned int DMA_SR __AT (0x4000F104);



// ---------------------------------  Field Item: DMA_SR_TC0F  ------------------------------------
// SVD Line: 4036

//  <item> SFDITEM_FIELD__DMA_SR_TC0F
//    <name> TC0F </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F104) DMA channel 0 transfer complete interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.0..0> TC0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TC1F  ------------------------------------
// SVD Line: 4043

//  <item> SFDITEM_FIELD__DMA_SR_TC1F
//    <name> TC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F104) DMA channel 1 transfer complete interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.1..1> TC1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TE0F  ------------------------------------
// SVD Line: 4050

//  <item> SFDITEM_FIELD__DMA_SR_TE0F
//    <name> TE0F </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000F104) DMA channel 0 transfer error interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.8..8> TE0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TE1F  ------------------------------------
// SVD Line: 4057

//  <item> SFDITEM_FIELD__DMA_SR_TE1F
//    <name> TE1F </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000F104) DMA channel 1 transfer error interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.9..9> TE1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TH0F  ------------------------------------
// SVD Line: 4064

//  <item> SFDITEM_FIELD__DMA_SR_TH0F
//    <name> TH0F </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000F104) DMA channel 0 transfer over half interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.16..16> TH0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TH1F  ------------------------------------
// SVD Line: 4071

//  <item> SFDITEM_FIELD__DMA_SR_TH1F
//    <name> TH1F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000F104) DMA channel 1 transfer over half interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.17..17> TH1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_CEF  -------------------------------------
// SVD Line: 4078

//  <item> SFDITEM_FIELD__DMA_SR_CEF
//    <name> CEF </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x4000F104) DMA channel configuration error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.31..31> CEF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_SR  -------------------------------------
// SVD Line: 4028

//  <rtree> SFDITEM_REG__DMA_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F104) Status Register </i>
//    <loc> ( (unsigned int)((DMA_SR >> 0) & 0xFFFFFFFF), ((DMA_SR = (DMA_SR & ~(0x30303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_SR_TC0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TC1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TE0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TE1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TH0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TH1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_CEF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA_CHAPCR1  -------------------------------
// SVD Line: 4087

unsigned int DMA_CHAPCR1 __AT (0x4000F108);



// -----------------------------  Field Item: DMA_CHAPCR1_CH0SEL  ---------------------------------
// SVD Line: 4096

//  <item> SFDITEM_FIELD__DMA_CHAPCR1_CH0SEL
//    <name> CH0SEL </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x4000F108) DMA channel 0 peripheral selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CHAPCR1 >> 0) & 0x3F), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMA_CHAPCR1_CH1SEL  ---------------------------------
// SVD Line: 4102

//  <item> SFDITEM_FIELD__DMA_CHAPCR1_CH1SEL
//    <name> CH1SEL </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x4000F108) DMA channel 1 peripheral selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CHAPCR1 >> 8) & 0x3F), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CHAPCR1  ----------------------------------
// SVD Line: 4087

//  <rtree> SFDITEM_REG__DMA_CHAPCR1
//    <name> CHAPCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F108) Channel Associated Peripheral Control Register 1 </i>
//    <loc> ( (unsigned int)((DMA_CHAPCR1 >> 0) & 0xFFFFFFFF), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CHAPCR1_CH0SEL </item>
//    <item> SFDITEM_FIELD__DMA_CHAPCR1_CH1SEL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 3654

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_C0SBAR </item>
//    <item> SFDITEM_REG__DMA_C0DBAR </item>
//    <item> SFDITEM_REG__DMA_C0NDTR </item>
//    <item> SFDITEM_REG__DMA_C0CR </item>
//    <item> SFDITEM_REG__DMA_C0CSAR </item>
//    <item> SFDITEM_REG__DMA_C0CDAR </item>
//    <item> SFDITEM_REG__DMA_C0CNTR </item>
//    <item> SFDITEM_REG__DMA_C1SBAR </item>
//    <item> SFDITEM_REG__DMA_C1DBAR </item>
//    <item> SFDITEM_REG__DMA_C1NDTR </item>
//    <item> SFDITEM_REG__DMA_C1CR </item>
//    <item> SFDITEM_REG__DMA_C1CSAR </item>
//    <item> SFDITEM_REG__DMA_C1CDAR </item>
//    <item> SFDITEM_REG__DMA_C1CNTR </item>
//    <item> SFDITEM_REG__DMA_IER </item>
//    <item> SFDITEM_REG__DMA_SR </item>
//    <item> SFDITEM_REG__DMA_CHAPCR1 </item>
//  </view>
//  


// ----------------------------  Register Item Address: SDADC0_CR1  -------------------------------
// SVD Line: 4123

unsigned int SDADC0_CR1 __AT (0x40012000);



// --------------------------------  Field Item: SDADC0_CR1_EN  -----------------------------------
// SVD Line: 4131

//  <item> SFDITEM_FIELD__SDADC0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012000) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDADC0_CR1_MODE  ----------------------------------
// SVD Line: 4138

//  <item> SFDITEM_FIELD__SDADC0_CR1_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40012000) Working mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CR1 >> 16) & 0x3), ((SDADC0_CR1 = (SDADC0_CR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SDADC0_CR1_CCS  -----------------------------------
// SVD Line: 4145

//  <item> SFDITEM_FIELD__SDADC0_CR1_CCS
//    <name> CCS </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012000) Chopper clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_CR1 ) </loc>
//      <o.20..20> CCS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_CR1  -----------------------------------
// SVD Line: 4123

//  <rtree> SFDITEM_REG__SDADC0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012000) Control Register 1 </i>
//    <loc> ( (unsigned int)((SDADC0_CR1 >> 0) & 0xFFFFFFFF), ((SDADC0_CR1 = (SDADC0_CR1 & ~(0x130001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x130001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CR1_EN </item>
//    <item> SFDITEM_FIELD__SDADC0_CR1_MODE </item>
//    <item> SFDITEM_FIELD__SDADC0_CR1_CCS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDADC0_CR2  -------------------------------
// SVD Line: 4154

unsigned int SDADC0_CR2 __AT (0x40012004);



// -------------------------------  Field Item: SDADC0_CR2_DMAE  ----------------------------------
// SVD Line: 4163

//  <item> SFDITEM_FIELD__SDADC0_CR2_DMAE
//    <name> DMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012004) SDADC DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_CR2 ) </loc>
//      <o.2..2> DMAE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_CR2  -----------------------------------
// SVD Line: 4154

//  <rtree> SFDITEM_REG__SDADC0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012004) Control Register 2 </i>
//    <loc> ( (unsigned int)((SDADC0_CR2 >> 0) & 0xFFFFFFFF), ((SDADC0_CR2 = (SDADC0_CR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CR2_DMAE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDADC0_CR4  -------------------------------
// SVD Line: 4171

unsigned int SDADC0_CR4 __AT (0x4001200C);



// -------------------------------  Field Item: SDADC0_CR4_FOSR  ----------------------------------
// SVD Line: 4180

//  <item> SFDITEM_FIELD__SDADC0_CR4_FOSR
//    <name> FOSR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001200C) CIC filter oversampling ratio </i>
//    <edit> 
//      <loc> ( (unsigned short)((SDADC0_CR4 >> 0) & 0xFFFF), ((SDADC0_CR4 = (SDADC0_CR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SDADC0_CR4_FDRF  ----------------------------------
// SVD Line: 4186

//  <item> SFDITEM_FIELD__SDADC0_CR4_FDRF
//    <name> FDRF </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x4001200C) CIC filter data maximum output resolution factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CR4 >> 24) & 0x1F), ((SDADC0_CR4 = (SDADC0_CR4 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_CR4  -----------------------------------
// SVD Line: 4171

//  <rtree> SFDITEM_REG__SDADC0_CR4
//    <name> CR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001200C) Control Register 4 </i>
//    <loc> ( (unsigned int)((SDADC0_CR4 >> 0) & 0xFFFFFFFF), ((SDADC0_CR4 = (SDADC0_CR4 & ~(0x1F00FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F00FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CR4_FOSR </item>
//    <item> SFDITEM_FIELD__SDADC0_CR4_FDRF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_CFGR1  ------------------------------
// SVD Line: 4194

unsigned int SDADC0_CFGR1 __AT (0x40012010);



// -----------------------------  Field Item: SDADC0_CFGR1_RVSPS  ---------------------------------
// SVD Line: 4203

//  <item> SFDITEM_FIELD__SDADC0_CFGR1_RVSPS
//    <name> RVSPS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012010) Reference voltage source positive selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR1 >> 0) & 0x3), ((SDADC0_CFGR1 = (SDADC0_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_CFGR1_BGE  ----------------------------------
// SVD Line: 4210

//  <item> SFDITEM_FIELD__SDADC0_CFGR1_BGE
//    <name> BGE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012010) BGREF enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_CFGR1 ) </loc>
//      <o.4..4> BGE
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SDADC0_CFGR1  ----------------------------------
// SVD Line: 4194

//  <rtree> SFDITEM_REG__SDADC0_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012010) Configuration Register 1 </i>
//    <loc> ( (unsigned int)((SDADC0_CFGR1 >> 0) & 0xFFFFFFFF), ((SDADC0_CFGR1 = (SDADC0_CFGR1 & ~(0x13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CFGR1_RVSPS </item>
//    <item> SFDITEM_FIELD__SDADC0_CFGR1_BGE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_CFGR2  ------------------------------
// SVD Line: 4219

unsigned int SDADC0_CFGR2 __AT (0x40012014);



// ------------------------------  Field Item: SDADC0_CFGR2_TSE  ----------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__SDADC0_CFGR2_TSE
//    <name> TSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012014) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_CFGR2 ) </loc>
//      <o.8..8> TSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_CFGR2_DISC  ---------------------------------
// SVD Line: 4234

//  <item> SFDITEM_FIELD__SDADC0_CFGR2_DISC
//    <name> DISC </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012014) Number of conversions to be Discarded </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR2 >> 12) & 0x7), ((SDADC0_CFGR2 = (SDADC0_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_CFGR2_CHPS  ---------------------------------
// SVD Line: 4240

//  <item> SFDITEM_FIELD__SDADC0_CFGR2_CHPS
//    <name> CHPS </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012014) SDADC channel positive selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR2 >> 16) & 0x3F), ((SDADC0_CFGR2 = (SDADC0_CFGR2 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_CFGR2_CHNS  ---------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__SDADC0_CFGR2_CHNS
//    <name> CHNS </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x40012014) SDADC channel negative selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR2 >> 24) & 0x3F), ((SDADC0_CFGR2 = (SDADC0_CFGR2 & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDADC0_CFGR2  ----------------------------------
// SVD Line: 4219

//  <rtree> SFDITEM_REG__SDADC0_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012014) Configuration Register 2 </i>
//    <loc> ( (unsigned int)((SDADC0_CFGR2 >> 0) & 0xFFFFFFFF), ((SDADC0_CFGR2 = (SDADC0_CFGR2 & ~(0x3F3F7100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F7100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CFGR2_TSE </item>
//    <item> SFDITEM_FIELD__SDADC0_CFGR2_DISC </item>
//    <item> SFDITEM_FIELD__SDADC0_CFGR2_CHPS </item>
//    <item> SFDITEM_FIELD__SDADC0_CFGR2_CHNS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_CFGR3  ------------------------------
// SVD Line: 4254

unsigned int SDADC0_CFGR3 __AT (0x40012018);



// ------------------------------  Field Item: SDADC0_CFGR3_PSC  ----------------------------------
// SVD Line: 4263

//  <item> SFDITEM_FIELD__SDADC0_CFGR3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40012018) SADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR3 >> 0) & 0x7F), ((SDADC0_CFGR3 = (SDADC0_CFGR3 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_CFGR3_CDIV  ---------------------------------
// SVD Line: 4269

//  <item> SFDITEM_FIELD__SDADC0_CFGR3_CDIV
//    <name> CDIV </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40012018) Chopper clock divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CFGR3 >> 16) & 0x7), ((SDADC0_CFGR3 = (SDADC0_CFGR3 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDADC0_CFGR3  ----------------------------------
// SVD Line: 4254

//  <rtree> SFDITEM_REG__SDADC0_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012018) Configuration Register 3 </i>
//    <loc> ( (unsigned int)((SDADC0_CFGR3 >> 0) & 0xFFFFFFFF), ((SDADC0_CFGR3 = (SDADC0_CFGR3 & ~(0x7007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CFGR3_PSC </item>
//    <item> SFDITEM_FIELD__SDADC0_CFGR3_CDIV </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDADC0_IER  -------------------------------
// SVD Line: 4277

unsigned int SDADC0_IER __AT (0x4001201C);



// ------------------------------  Field Item: SDADC0_IER_EOCIE  ----------------------------------
// SVD Line: 4286

//  <item> SFDITEM_FIELD__SDADC0_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001201C) Regular channel end of conversion interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_IER ) </loc>
//      <o.1..1> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_IER  -----------------------------------
// SVD Line: 4277

//  <rtree> SFDITEM_REG__SDADC0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001201C) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((SDADC0_IER >> 0) & 0xFFFFFFFF), ((SDADC0_IER = (SDADC0_IER & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_IER_EOCIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDADC0_SR  --------------------------------
// SVD Line: 4294

unsigned int SDADC0_SR __AT (0x40012020);



// --------------------------------  Field Item: SDADC0_SR_EOC  -----------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__SDADC0_SR_EOC
//    <name> EOC </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012020) Regular channel end of conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDADC0_SR  -----------------------------------
// SVD Line: 4294

//  <rtree> SFDITEM_REG__SDADC0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012020) Status Register </i>
//    <loc> ( (unsigned int)((SDADC0_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDADC0_SR_EOC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_PGACR  ------------------------------
// SVD Line: 4311

unsigned int SDADC0_PGACR __AT (0x4001202C);



// -----------------------------  Field Item: SDADC0_PGACR_PGA0E  ---------------------------------
// SVD Line: 4320

//  <item> SFDITEM_FIELD__SDADC0_PGACR_PGA0E
//    <name> PGA0E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001202C) PGA0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_PGACR ) </loc>
//      <o.0..0> PGA0E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDADC0_PGACR_GAIN0  ---------------------------------
// SVD Line: 4326

//  <item> SFDITEM_FIELD__SDADC0_PGACR_GAIN0
//    <name> GAIN0 </name>
//    <rw> 
//    <i> [Bits 3..1] RW (@ 0x4001202C) PGA0 gain value selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_PGACR >> 1) & 0x7), ((SDADC0_PGACR = (SDADC0_PGACR & ~(0x7UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDADC0_PGACR_PCM0  ---------------------------------
// SVD Line: 4332

//  <item> SFDITEM_FIELD__SDADC0_PGACR_PCM0
//    <name> PCM0 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001202C) PGA0 chopper working mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_PGACR >> 4) & 0x3), ((SDADC0_PGACR = (SDADC0_PGACR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SDADC0_PGACR_PGA1E  ---------------------------------
// SVD Line: 4338

//  <item> SFDITEM_FIELD__SDADC0_PGACR_PGA1E
//    <name> PGA1E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001202C) PGA1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDADC0_PGACR ) </loc>
//      <o.8..8> PGA1E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDADC0_PGACR_GAIN1  ---------------------------------
// SVD Line: 4344

//  <item> SFDITEM_FIELD__SDADC0_PGACR_GAIN1
//    <name> GAIN1 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4001202C) PGA1 gain value selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_PGACR >> 9) & 0x7), ((SDADC0_PGACR = (SDADC0_PGACR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDADC0_PGACR  ----------------------------------
// SVD Line: 4311

//  <rtree> SFDITEM_REG__SDADC0_PGACR
//    <name> PGACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001202C) PGA Control Register </i>
//    <loc> ( (unsigned int)((SDADC0_PGACR >> 0) & 0xFFFFFFFF), ((SDADC0_PGACR = (SDADC0_PGACR & ~(0xF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_PGACR_PGA0E </item>
//    <item> SFDITEM_FIELD__SDADC0_PGACR_GAIN0 </item>
//    <item> SFDITEM_FIELD__SDADC0_PGACR_PCM0 </item>
//    <item> SFDITEM_FIELD__SDADC0_PGACR_PGA1E </item>
//    <item> SFDITEM_FIELD__SDADC0_PGACR_GAIN1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDADC0_DR  --------------------------------
// SVD Line: 4352

unsigned int SDADC0_DR __AT (0x40012030);



// -------------------------------  Field Item: SDADC0_DR_DATA  -----------------------------------
// SVD Line: 4361

//  <item> SFDITEM_FIELD__SDADC0_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40012030) SDADC data </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDADC0_DR >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDADC0_DR  -----------------------------------
// SVD Line: 4352

//  <rtree> SFDITEM_REG__SDADC0_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012030) Data Register </i>
//    <loc> ( (unsigned int)((SDADC0_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDADC0_DR_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_DOFR  -------------------------------
// SVD Line: 4369

unsigned int SDADC0_DOFR __AT (0x40012300);



// -----------------------------  Field Item: SDADC0_DOFR_OFFSET  ---------------------------------
// SVD Line: 4378

//  <item> SFDITEM_FIELD__SDADC0_DOFR_OFFSET
//    <name> OFFSET </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40012300) SDADC data offset value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDADC0_DOFR >> 0) & 0xFFFFFF), ((SDADC0_DOFR = (SDADC0_DOFR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SDADC0_DOFR_KEY  ----------------------------------
// SVD Line: 4384

//  <item> SFDITEM_FIELD__SDADC0_DOFR_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012300) Key value </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_DOFR >> 24) & 0xFF), ((SDADC0_DOFR = (SDADC0_DOFR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_DOFR  ----------------------------------
// SVD Line: 4369

//  <rtree> SFDITEM_REG__SDADC0_DOFR
//    <name> DOFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012300) Data Offset Register </i>
//    <loc> ( (unsigned int)((SDADC0_DOFR >> 0) & 0xFFFFFFFF), ((SDADC0_DOFR = (SDADC0_DOFR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_DOFR_OFFSET </item>
//    <item> SFDITEM_FIELD__SDADC0_DOFR_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDADC0_CCR1  -------------------------------
// SVD Line: 4392

unsigned int SDADC0_CCR1 __AT (0x40012304);



// ------------------------------  Field Item: SDADC0_CCR1_CHOPE  ---------------------------------
// SVD Line: 4401

//  <item> SFDITEM_FIELD__SDADC0_CCR1_CHOPE
//    <name> CHOPE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012304) SDADC chopper enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDADC0_CCR1 >> 0) & 0x3), ((SDADC0_CCR1 = (SDADC0_CCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDADC0_CCR1  ----------------------------------
// SVD Line: 4392

//  <rtree> SFDITEM_REG__SDADC0_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012304) Common Control Register 1 </i>
//    <loc> ( (unsigned int)((SDADC0_CCR1 >> 0) & 0xFFFFFFFF), ((SDADC0_CCR1 = (SDADC0_CCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDADC0_CCR1_CHOPE </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SDADC0  ------------------------------------
// SVD Line: 4112

//  <view> SDADC0
//    <name> SDADC0 </name>
//    <item> SFDITEM_REG__SDADC0_CR1 </item>
//    <item> SFDITEM_REG__SDADC0_CR2 </item>
//    <item> SFDITEM_REG__SDADC0_CR4 </item>
//    <item> SFDITEM_REG__SDADC0_CFGR1 </item>
//    <item> SFDITEM_REG__SDADC0_CFGR2 </item>
//    <item> SFDITEM_REG__SDADC0_CFGR3 </item>
//    <item> SFDITEM_REG__SDADC0_IER </item>
//    <item> SFDITEM_REG__SDADC0_SR </item>
//    <item> SFDITEM_REG__SDADC0_PGACR </item>
//    <item> SFDITEM_REG__SDADC0_DR </item>
//    <item> SFDITEM_REG__SDADC0_DOFR </item>
//    <item> SFDITEM_REG__SDADC0_CCR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: LPTIM_CR  --------------------------------
// SVD Line: 4422

unsigned int LPTIM_CR __AT (0x40006C00);



// ---------------------------------  Field Item: LPTIM_CR_EN  ------------------------------------
// SVD Line: 4430

//  <item> SFDITEM_FIELD__LPTIM_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C00) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LPTIM_CR_UG  ------------------------------------
// SVD Line: 4437

//  <item> SFDITEM_FIELD__LPTIM_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40006C00) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_CR_OPM  ------------------------------------
// SVD Line: 4444

//  <item> SFDITEM_FIELD__LPTIM_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_CR_CKD  ------------------------------------
// SVD Line: 4451

//  <item> SFDITEM_FIELD__LPTIM_CR_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006C00) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CR >> 8) & 0x7), ((LPTIM_CR = (LPTIM_CR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_CR_BSY  ------------------------------------
// SVD Line: 4458

//  <item> SFDITEM_FIELD__LPTIM_CR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40006C00) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_CR_DIR  ------------------------------------
// SVD Line: 4465

//  <item> SFDITEM_FIELD__LPTIM_CR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40006C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_CR  ------------------------------------
// SVD Line: 4422

//  <rtree> SFDITEM_REG__LPTIM_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C00) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM_CR >> 0) & 0xFFFFFFFF), ((LPTIM_CR = (LPTIM_CR & ~(0x707UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x707) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CR_EN </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_UG </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_OPM </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_CKD </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_BSY </item>
//    <item> SFDITEM_FIELD__LPTIM_CR_DIR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_PCR  --------------------------------
// SVD Line: 4474

unsigned int LPTIM_PCR __AT (0x40006C0C);



// -------------------------------  Field Item: LPTIM_PCR_CC1P  -----------------------------------
// SVD Line: 4483

//  <item> SFDITEM_FIELD__LPTIM_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C0C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_PCR  -----------------------------------
// SVD Line: 4474

//  <rtree> SFDITEM_REG__LPTIM_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C0C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((LPTIM_PCR >> 0) & 0xFFFFFFFF), ((LPTIM_PCR = (LPTIM_PCR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_PCR_CC1P </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM_CAPR1  -------------------------------
// SVD Line: 4491

unsigned int LPTIM_CAPR1 __AT (0x40006C10);



// ------------------------------  Field Item: LPTIM_CAPR1_IC1R  ----------------------------------
// SVD Line: 4500

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1R
//    <name> IC1R </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C10) input capture 1 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CAPR1 ) </loc>
//      <o.0..0> IC1R
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CAPR1_IC1F  ----------------------------------
// SVD Line: 4506

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C10) input capture 1 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CAPR1 ) </loc>
//      <o.1..1> IC1F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CAPR1_IC1RC  ---------------------------------
// SVD Line: 4512

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1RC
//    <name> IC1RC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C10) input capture 1 capture reset counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_CAPR1 ) </loc>
//      <o.2..2> IC1RC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_CAPR1_IC1PSC  ---------------------------------
// SVD Line: 4518

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006C10) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CAPR1 >> 4) & 0x3), ((LPTIM_CAPR1 = (LPTIM_CAPR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CAPR1_IC1S  ----------------------------------
// SVD Line: 4524

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1S
//    <name> IC1S </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006C10) input capture 1 source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CAPR1 >> 8) & 0x7), ((LPTIM_CAPR1 = (LPTIM_CAPR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_CAPR1_IC1FR  ---------------------------------
// SVD Line: 4530

//  <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1FR
//    <name> IC1FR </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40006C10) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_CAPR1 >> 12) & 0x7), ((LPTIM_CAPR1 = (LPTIM_CAPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_CAPR1  ----------------------------------
// SVD Line: 4491

//  <rtree> SFDITEM_REG__LPTIM_CAPR1
//    <name> CAPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C10) Capture Configuration Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_CAPR1 >> 0) & 0xFFFFFFFF), ((LPTIM_CAPR1 = (LPTIM_CAPR1 & ~(0x7737UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7737) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1R </item>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1F </item>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1RC </item>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1PSC </item>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1S </item>
//    <item> SFDITEM_FIELD__LPTIM_CAPR1_IC1FR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_OCMR  -------------------------------
// SVD Line: 4538

unsigned int LPTIM_OCMR __AT (0x40006C20);



// -------------------------------  Field Item: LPTIM_OCMR_OC1M  ----------------------------------
// SVD Line: 4547

//  <item> SFDITEM_FIELD__LPTIM_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40006C20) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_OCMR >> 0) & 0x7), ((LPTIM_OCMR = (LPTIM_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_OCMR_OIS1  ----------------------------------
// SVD Line: 4553

//  <item> SFDITEM_FIELD__LPTIM_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006C20) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_OCMR_OC1E  ----------------------------------
// SVD Line: 4559

//  <item> SFDITEM_FIELD__LPTIM_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006C20) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_OCMR  -----------------------------------
// SVD Line: 4538

//  <rtree> SFDITEM_REG__LPTIM_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C20) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((LPTIM_OCMR >> 0) & 0xFFFFFFFF), ((LPTIM_OCMR = (LPTIM_OCMR & ~(0x10010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__LPTIM_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__LPTIM_OCMR_OC1E </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM_TDCR1  -------------------------------
// SVD Line: 4567

unsigned int LPTIM_TDCR1 __AT (0x40006C30);



// ------------------------------  Field Item: LPTIM_TDCR1_ARDE  ----------------------------------
// SVD Line: 4576

//  <item> SFDITEM_FIELD__LPTIM_TDCR1_ARDE
//    <name> ARDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C30) auto reload DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_TDCR1 ) </loc>
//      <o.0..0> ARDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_TDCR1_OC1DE  ---------------------------------
// SVD Line: 4582

//  <item> SFDITEM_FIELD__LPTIM_TDCR1_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C30) output compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_TDCR1 ) </loc>
//      <o.1..1> OC1DE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_TDCR1_IC1RDE  ---------------------------------
// SVD Line: 4588

//  <item> SFDITEM_FIELD__LPTIM_TDCR1_IC1RDE
//    <name> IC1RDE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006C30) input capture 1 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_TDCR1 ) </loc>
//      <o.16..16> IC1RDE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_TDCR1_IC1FDE  ---------------------------------
// SVD Line: 4594

//  <item> SFDITEM_FIELD__LPTIM_TDCR1_IC1FDE
//    <name> IC1FDE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006C30) input capture 1 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_TDCR1 ) </loc>
//      <o.17..17> IC1FDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_TDCR1  ----------------------------------
// SVD Line: 4567

//  <rtree> SFDITEM_REG__LPTIM_TDCR1
//    <name> TDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C30) Trigger DMA Control Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_TDCR1 >> 0) & 0xFFFFFFFF), ((LPTIM_TDCR1 = (LPTIM_TDCR1 & ~(0x30003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_TDCR1_ARDE </item>
//    <item> SFDITEM_FIELD__LPTIM_TDCR1_OC1DE </item>
//    <item> SFDITEM_FIELD__LPTIM_TDCR1_IC1RDE </item>
//    <item> SFDITEM_FIELD__LPTIM_TDCR1_IC1FDE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM_TDCR2  -------------------------------
// SVD Line: 4602

unsigned int LPTIM_TDCR2 __AT (0x40006C34);



// -------------------------------  Field Item: LPTIM_TDCR2_UDE  ----------------------------------
// SVD Line: 4611

//  <item> SFDITEM_FIELD__LPTIM_TDCR2_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C34) update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_TDCR2 ) </loc>
//      <o.2..2> UDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_TDCR2  ----------------------------------
// SVD Line: 4602

//  <rtree> SFDITEM_REG__LPTIM_TDCR2
//    <name> TDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C34) Trigger DMA Control Register 2 </i>
//    <loc> ( (unsigned int)((LPTIM_TDCR2 >> 0) & 0xFFFFFFFF), ((LPTIM_TDCR2 = (LPTIM_TDCR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_TDCR2_UDE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_SR1  --------------------------------
// SVD Line: 4619

unsigned int LPTIM_SR1 __AT (0x40006C40);



// --------------------------------  Field Item: LPTIM_SR1_ARF  -----------------------------------
// SVD Line: 4628

//  <item> SFDITEM_FIELD__LPTIM_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C40) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_SR1_OC1F  -----------------------------------
// SVD Line: 4634

//  <item> SFDITEM_FIELD__LPTIM_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C40) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_SR1_IC1R  -----------------------------------
// SVD Line: 4640

//  <item> SFDITEM_FIELD__LPTIM_SR1_IC1R
//    <name> IC1R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006C40) Input capture 1 rising edge </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR1 ) </loc>
//      <o.16..16> IC1R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_SR1_IC1F  -----------------------------------
// SVD Line: 4646

//  <item> SFDITEM_FIELD__LPTIM_SR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006C40) Input capture 1 falling edge </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR1 ) </loc>
//      <o.17..17> IC1F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_SR1_BSY  -----------------------------------
// SVD Line: 4652

//  <item> SFDITEM_FIELD__LPTIM_SR1_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006C40) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR1 ) </loc>
//      <o.31..31> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_SR1  -----------------------------------
// SVD Line: 4619

//  <rtree> SFDITEM_REG__LPTIM_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_SR1 >> 0) & 0xFFFFFFFF), ((LPTIM_SR1 = (LPTIM_SR1 & ~(0x80030003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80030003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_SR1_ARF </item>
//    <item> SFDITEM_FIELD__LPTIM_SR1_OC1F </item>
//    <item> SFDITEM_FIELD__LPTIM_SR1_IC1R </item>
//    <item> SFDITEM_FIELD__LPTIM_SR1_IC1F </item>
//    <item> SFDITEM_FIELD__LPTIM_SR1_BSY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_SR2  --------------------------------
// SVD Line: 4660

unsigned int LPTIM_SR2 __AT (0x40006C44);



// --------------------------------  Field Item: LPTIM_SR2_UF  ------------------------------------
// SVD Line: 4669

//  <item> SFDITEM_FIELD__LPTIM_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C44) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_SR2_ARRUF  ----------------------------------
// SVD Line: 4675

//  <item> SFDITEM_FIELD__LPTIM_SR2_ARRUF
//    <name> ARRUF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006C44) ARR update completed flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR2 ) </loc>
//      <o.16..16> ARRUF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_SR2_OCR1UF  ----------------------------------
// SVD Line: 4681

//  <item> SFDITEM_FIELD__LPTIM_SR2_OCR1UF
//    <name> OCR1UF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006C44) OCR1 update completed flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR2 ) </loc>
//      <o.17..17> OCR1UF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM_SR2_BSY  -----------------------------------
// SVD Line: 4687

//  <item> SFDITEM_FIELD__LPTIM_SR2_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006C44) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_SR2 ) </loc>
//      <o.31..31> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_SR2  -----------------------------------
// SVD Line: 4660

//  <rtree> SFDITEM_REG__LPTIM_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C44) Status Register 2 </i>
//    <loc> ( (unsigned int)((LPTIM_SR2 >> 0) & 0xFFFFFFFF), ((LPTIM_SR2 = (LPTIM_SR2 & ~(0x80030004UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80030004) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_SR2_UF </item>
//    <item> SFDITEM_FIELD__LPTIM_SR2_ARRUF </item>
//    <item> SFDITEM_FIELD__LPTIM_SR2_OCR1UF </item>
//    <item> SFDITEM_FIELD__LPTIM_SR2_BSY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_IER1  -------------------------------
// SVD Line: 4695

unsigned int LPTIM_IER1 __AT (0x40006C48);



// -------------------------------  Field Item: LPTIM_IER1_ARIE  ----------------------------------
// SVD Line: 4704

//  <item> SFDITEM_FIELD__LPTIM_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_IER1_OC1IE  ----------------------------------
// SVD Line: 4710

//  <item> SFDITEM_FIELD__LPTIM_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C48) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_IER1_IC1IE  ----------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__LPTIM_IER1_IC1IE
//    <name> IC1IE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006C48) input capture 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER1 ) </loc>
//      <o.8..8> IC1IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_IER1  -----------------------------------
// SVD Line: 4695

//  <rtree> SFDITEM_REG__LPTIM_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_IER1 >> 0) & 0xFFFFFFFF), ((LPTIM_IER1 = (LPTIM_IER1 & ~(0x103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__LPTIM_IER1_OC1IE </item>
//    <item> SFDITEM_FIELD__LPTIM_IER1_IC1IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_IER2  -------------------------------
// SVD Line: 4724

unsigned int LPTIM_IER2 __AT (0x40006C4C);



// -------------------------------  Field Item: LPTIM_IER2_UIE  -----------------------------------
// SVD Line: 4733

//  <item> SFDITEM_FIELD__LPTIM_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C4C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM_IER2_ARRUIE  ---------------------------------
// SVD Line: 4739

//  <item> SFDITEM_FIELD__LPTIM_IER2_ARRUIE
//    <name> ARRUIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006C4C) ARR update completed interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER2 ) </loc>
//      <o.16..16> ARRUIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM_IER2_OCR1UIE  ---------------------------------
// SVD Line: 4745

//  <item> SFDITEM_FIELD__LPTIM_IER2_OCR1UIE
//    <name> OCR1UIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006C4C) OCR1 update completed interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_IER2 ) </loc>
//      <o.17..17> OCR1UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_IER2  -----------------------------------
// SVD Line: 4724

//  <rtree> SFDITEM_REG__LPTIM_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C4C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((LPTIM_IER2 >> 0) & 0xFFFFFFFF), ((LPTIM_IER2 = (LPTIM_IER2 & ~(0x30004UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30004) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_IER2_UIE </item>
//    <item> SFDITEM_FIELD__LPTIM_IER2_ARRUIE </item>
//    <item> SFDITEM_FIELD__LPTIM_IER2_OCR1UIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM_ITARR  -------------------------------
// SVD Line: 4753

unsigned int LPTIM_ITARR __AT (0x40006C50);



// ------------------------------  Field Item: LPTIM_ITARR_ITARR  ---------------------------------
// SVD Line: 4762

//  <item> SFDITEM_FIELD__LPTIM_ITARR_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40006C50) TIM interrupt auto reload </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_ITARR >> 0) & 0xFF), ((LPTIM_ITARR = (LPTIM_ITARR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_ITARR  ----------------------------------
// SVD Line: 4753

//  <rtree> SFDITEM_REG__LPTIM_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C50) Interrupt Auto Reload Register </i>
//    <loc> ( (unsigned int)((LPTIM_ITARR >> 0) & 0xFFFFFFFF), ((LPTIM_ITARR = (LPTIM_ITARR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ITARR_ITARR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM_ITCNTR  ------------------------------
// SVD Line: 4770

unsigned int LPTIM_ITCNTR __AT (0x40006C54);



// -----------------------------  Field Item: LPTIM_ITCNTR_ITCNT  ---------------------------------
// SVD Line: 4779

//  <item> SFDITEM_FIELD__LPTIM_ITCNTR_ITCNT
//    <name> ITCNT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40006C54) TIM interrupt counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM_ITCNTR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: LPTIM_ITCNTR  ----------------------------------
// SVD Line: 4770

//  <rtree> SFDITEM_REG__LPTIM_ITCNTR
//    <name> ITCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006C54) Interrupt Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM_ITCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ITCNTR_ITCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_PSCR  -------------------------------
// SVD Line: 4787

unsigned int LPTIM_PSCR __AT (0x40006C58);



// -------------------------------  Field Item: LPTIM_PSCR_PSC  -----------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__LPTIM_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_PSCR >> 0) & 0xFFFF), ((LPTIM_PSCR = (LPTIM_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_PSCR  -----------------------------------
// SVD Line: 4787

//  <rtree> SFDITEM_REG__LPTIM_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((LPTIM_PSCR >> 0) & 0xFFFFFFFF), ((LPTIM_PSCR = (LPTIM_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_CNTR  -------------------------------
// SVD Line: 4804

unsigned int LPTIM_CNTR __AT (0x40006C60);



// -------------------------------  Field Item: LPTIM_CNTR_CNT  -----------------------------------
// SVD Line: 4813

//  <item> SFDITEM_FIELD__LPTIM_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_CNTR >> 0) & 0xFFFF), ((LPTIM_CNTR = (LPTIM_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_CNTR  -----------------------------------
// SVD Line: 4804

//  <rtree> SFDITEM_REG__LPTIM_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C60) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM_CNTR >> 0) & 0xFFFFFFFF), ((LPTIM_CNTR = (LPTIM_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ARR  --------------------------------
// SVD Line: 4821

unsigned int LPTIM_ARR __AT (0x40006C64);



// --------------------------------  Field Item: LPTIM_ARR_ARR  -----------------------------------
// SVD Line: 4830

//  <item> SFDITEM_FIELD__LPTIM_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_ARR >> 0) & 0xFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM_ARR  -----------------------------------
// SVD Line: 4821

//  <rtree> SFDITEM_REG__LPTIM_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((LPTIM_ARR >> 0) & 0xFFFFFFFF), ((LPTIM_ARR = (LPTIM_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_OCR1  -------------------------------
// SVD Line: 4838

unsigned int LPTIM_OCR1 __AT (0x40006C68);



// -------------------------------  Field Item: LPTIM_OCR1_OCR  -----------------------------------
// SVD Line: 4847

//  <item> SFDITEM_FIELD__LPTIM_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C68) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_OCR1 >> 0) & 0xFFFF), ((LPTIM_OCR1 = (LPTIM_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_OCR1  -----------------------------------
// SVD Line: 4838

//  <rtree> SFDITEM_REG__LPTIM_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C68) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_OCR1 >> 0) & 0xFFFFFFFF), ((LPTIM_OCR1 = (LPTIM_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM_OCR1_OCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM_ICR1  -------------------------------
// SVD Line: 4855

unsigned int LPTIM_ICR1 __AT (0x40006C78);



// -------------------------------  Field Item: LPTIM_ICR1_ICR  -----------------------------------
// SVD Line: 4864

//  <item> SFDITEM_FIELD__LPTIM_ICR1_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40006C78) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM_ICR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPTIM_ICR1_STS  -----------------------------------
// SVD Line: 4870

//  <item> SFDITEM_FIELD__LPTIM_ICR1_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40006C78) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM_ICR1 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM_ICR1  -----------------------------------
// SVD Line: 4855

//  <rtree> SFDITEM_REG__LPTIM_ICR1
//    <name> ICR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006C78) Input Capture Register 1 </i>
//    <loc> ( (unsigned int)((LPTIM_ICR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM_ICR1_ICR </item>
//    <item> SFDITEM_FIELD__LPTIM_ICR1_STS </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM  -------------------------------------
// SVD Line: 4411

//  <view> LPTIM
//    <name> LPTIM </name>
//    <item> SFDITEM_REG__LPTIM_CR </item>
//    <item> SFDITEM_REG__LPTIM_PCR </item>
//    <item> SFDITEM_REG__LPTIM_CAPR1 </item>
//    <item> SFDITEM_REG__LPTIM_OCMR </item>
//    <item> SFDITEM_REG__LPTIM_TDCR1 </item>
//    <item> SFDITEM_REG__LPTIM_TDCR2 </item>
//    <item> SFDITEM_REG__LPTIM_SR1 </item>
//    <item> SFDITEM_REG__LPTIM_SR2 </item>
//    <item> SFDITEM_REG__LPTIM_IER1 </item>
//    <item> SFDITEM_REG__LPTIM_IER2 </item>
//    <item> SFDITEM_REG__LPTIM_ITARR </item>
//    <item> SFDITEM_REG__LPTIM_ITCNTR </item>
//    <item> SFDITEM_REG__LPTIM_PSCR </item>
//    <item> SFDITEM_REG__LPTIM_CNTR </item>
//    <item> SFDITEM_REG__LPTIM_ARR </item>
//    <item> SFDITEM_REG__LPTIM_OCR1 </item>
//    <item> SFDITEM_REG__LPTIM_ICR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM5_CR  ---------------------------------
// SVD Line: 4891

unsigned int TIM5_CR __AT (0x40014400);



// ---------------------------------  Field Item: TIM5_CR_EN  -------------------------------------
// SVD Line: 4900

//  <item> SFDITEM_FIELD__TIM5_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_CR_UG  -------------------------------------
// SVD Line: 4906

//  <item> SFDITEM_FIELD__TIM5_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_CR_OPM  ------------------------------------
// SVD Line: 4912

//  <item> SFDITEM_FIELD__TIM5_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_CR_DIR  ------------------------------------
// SVD Line: 4918

//  <item> SFDITEM_FIELD__TIM5_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR_DBGE  ------------------------------------
// SVD Line: 4924

//  <item> SFDITEM_FIELD__TIM5_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40014400) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM5_CR  ------------------------------------
// SVD Line: 4891

//  <rtree> SFDITEM_REG__TIM5_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) Control Register </i>
//    <loc> ( (unsigned int)((TIM5_CR >> 0) & 0xFFFFFFFF), ((TIM5_CR = (TIM5_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM5_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM5_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM5_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM5_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_PCR  --------------------------------
// SVD Line: 4932

unsigned int TIM5_PCR __AT (0x4001440C);



// --------------------------------  Field Item: TIM5_PCR_CC1P  -----------------------------------
// SVD Line: 4941

//  <item> SFDITEM_FIELD__TIM5_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_PCR  ------------------------------------
// SVD Line: 4932

//  <rtree> SFDITEM_REG__TIM5_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM5_PCR >> 0) & 0xFFFFFFFF), ((TIM5_PCR = (TIM5_PCR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_PCR_CC1P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_OCMR  --------------------------------
// SVD Line: 4949

unsigned int TIM5_OCMR __AT (0x40014420);



// -------------------------------  Field Item: TIM5_OCMR_OC1M  -----------------------------------
// SVD Line: 4958

//  <item> SFDITEM_FIELD__TIM5_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40014420) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_OCMR >> 0) & 0x7), ((TIM5_OCMR = (TIM5_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM5_OCMR_OIS1  -----------------------------------
// SVD Line: 4964

//  <item> SFDITEM_FIELD__TIM5_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014420) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_OCMR_OC1E  -----------------------------------
// SVD Line: 4970

//  <item> SFDITEM_FIELD__TIM5_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014420) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_OCMR  -----------------------------------
// SVD Line: 4949

//  <rtree> SFDITEM_REG__TIM5_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM5_OCMR >> 0) & 0xFFFFFFFF), ((TIM5_OCMR = (TIM5_OCMR & ~(0x10010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM5_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM5_OCMR_OC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_TDCR1  -------------------------------
// SVD Line: 4978

unsigned int TIM5_TDCR1 __AT (0x40014430);



// -------------------------------  Field Item: TIM5_TDCR1_ARDE  ----------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__TIM5_TDCR1_ARDE
//    <name> ARDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014430) auto reload DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_TDCR1 ) </loc>
//      <o.0..0> ARDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM5_TDCR1_OC1DE  ----------------------------------
// SVD Line: 4993

//  <item> SFDITEM_FIELD__TIM5_TDCR1_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014430) output compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_TDCR1 ) </loc>
//      <o.1..1> OC1DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM5_TDCR1  -----------------------------------
// SVD Line: 4978

//  <rtree> SFDITEM_REG__TIM5_TDCR1
//    <name> TDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) Trigger DMA Control Register 1 </i>
//    <loc> ( (unsigned int)((TIM5_TDCR1 >> 0) & 0xFFFFFFFF), ((TIM5_TDCR1 = (TIM5_TDCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_TDCR1_ARDE </item>
//    <item> SFDITEM_FIELD__TIM5_TDCR1_OC1DE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_TDCR2  -------------------------------
// SVD Line: 5001

unsigned int TIM5_TDCR2 __AT (0x40014434);



// -------------------------------  Field Item: TIM5_TDCR2_UDE  -----------------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__TIM5_TDCR2_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014434) update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_TDCR2 ) </loc>
//      <o.2..2> UDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM5_TDCR2  -----------------------------------
// SVD Line: 5001

//  <rtree> SFDITEM_REG__TIM5_TDCR2
//    <name> TDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) Trigger DMA Control Register 2 </i>
//    <loc> ( (unsigned int)((TIM5_TDCR2 >> 0) & 0xFFFFFFFF), ((TIM5_TDCR2 = (TIM5_TDCR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_TDCR2_UDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_SR1  --------------------------------
// SVD Line: 5018

unsigned int TIM5_SR1 __AT (0x40014440);



// --------------------------------  Field Item: TIM5_SR1_ARF  ------------------------------------
// SVD Line: 5027

//  <item> SFDITEM_FIELD__TIM5_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014440) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR1_OC1F  -----------------------------------
// SVD Line: 5033

//  <item> SFDITEM_FIELD__TIM5_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014440) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_SR1  ------------------------------------
// SVD Line: 5018

//  <rtree> SFDITEM_REG__TIM5_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014440) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM5_SR1 >> 0) & 0xFFFFFFFF), ((TIM5_SR1 = (TIM5_SR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM5_SR1_OC1F </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_SR2  --------------------------------
// SVD Line: 5041

unsigned int TIM5_SR2 __AT (0x40014444);



// ---------------------------------  Field Item: TIM5_SR2_UF  ------------------------------------
// SVD Line: 5050

//  <item> SFDITEM_FIELD__TIM5_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014444) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_SR2  ------------------------------------
// SVD Line: 5041

//  <rtree> SFDITEM_REG__TIM5_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM5_SR2 >> 0) & 0xFFFFFFFF), ((TIM5_SR2 = (TIM5_SR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_IER1  --------------------------------
// SVD Line: 5058

unsigned int TIM5_IER1 __AT (0x40014448);



// -------------------------------  Field Item: TIM5_IER1_ARIE  -----------------------------------
// SVD Line: 5067

//  <item> SFDITEM_FIELD__TIM5_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014448) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_IER1_OC1IE  ----------------------------------
// SVD Line: 5073

//  <item> SFDITEM_FIELD__TIM5_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014448) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_IER1  -----------------------------------
// SVD Line: 5058

//  <rtree> SFDITEM_REG__TIM5_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014448) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM5_IER1 >> 0) & 0xFFFFFFFF), ((TIM5_IER1 = (TIM5_IER1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM5_IER1_OC1IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_IER2  --------------------------------
// SVD Line: 5081

unsigned int TIM5_IER2 __AT (0x4001444C);



// --------------------------------  Field Item: TIM5_IER2_UIE  -----------------------------------
// SVD Line: 5090

//  <item> SFDITEM_FIELD__TIM5_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001444C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_IER2  -----------------------------------
// SVD Line: 5081

//  <rtree> SFDITEM_REG__TIM5_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM5_IER2 >> 0) & 0xFFFFFFFF), ((TIM5_IER2 = (TIM5_IER2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_IER2_UIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_PSCR  --------------------------------
// SVD Line: 5098

unsigned int TIM5_PSCR __AT (0x40014458);



// --------------------------------  Field Item: TIM5_PSCR_PSC  -----------------------------------
// SVD Line: 5107

//  <item> SFDITEM_FIELD__TIM5_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014458) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_PSCR >> 0) & 0xFFFF), ((TIM5_PSCR = (TIM5_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_PSCR  -----------------------------------
// SVD Line: 5098

//  <rtree> SFDITEM_REG__TIM5_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014458) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM5_PSCR >> 0) & 0xFFFFFFFF), ((TIM5_PSCR = (TIM5_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CNTR  --------------------------------
// SVD Line: 5115

unsigned int TIM5_CNTR __AT (0x40014460);



// --------------------------------  Field Item: TIM5_CNTR_CNT  -----------------------------------
// SVD Line: 5124

//  <item> SFDITEM_FIELD__TIM5_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014460) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CNTR >> 0) & 0xFFFF), ((TIM5_CNTR = (TIM5_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CNTR  -----------------------------------
// SVD Line: 5115

//  <rtree> SFDITEM_REG__TIM5_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014460) Counter Register </i>
//    <loc> ( (unsigned int)((TIM5_CNTR >> 0) & 0xFFFFFFFF), ((TIM5_CNTR = (TIM5_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_ARR  --------------------------------
// SVD Line: 5132

unsigned int TIM5_ARR __AT (0x40014464);



// --------------------------------  Field Item: TIM5_ARR_ARR  ------------------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__TIM5_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014464) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_ARR >> 0) & 0xFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_ARR  ------------------------------------
// SVD Line: 5132

//  <rtree> SFDITEM_REG__TIM5_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014464) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM5_ARR >> 0) & 0xFFFFFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_OCR1  --------------------------------
// SVD Line: 5149

unsigned int TIM5_OCR1 __AT (0x40014468);



// --------------------------------  Field Item: TIM5_OCR1_OCR  -----------------------------------
// SVD Line: 5158

//  <item> SFDITEM_FIELD__TIM5_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014468) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_OCR1 >> 0) & 0xFFFF), ((TIM5_OCR1 = (TIM5_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_OCR1  -----------------------------------
// SVD Line: 5149

//  <rtree> SFDITEM_REG__TIM5_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014468) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM5_OCR1 >> 0) & 0xFFFFFFFF), ((TIM5_OCR1 = (TIM5_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_OCR1_OCR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM5  -------------------------------------
// SVD Line: 4880

//  <view> TIM5
//    <name> TIM5 </name>
//    <item> SFDITEM_REG__TIM5_CR </item>
//    <item> SFDITEM_REG__TIM5_PCR </item>
//    <item> SFDITEM_REG__TIM5_OCMR </item>
//    <item> SFDITEM_REG__TIM5_TDCR1 </item>
//    <item> SFDITEM_REG__TIM5_TDCR2 </item>
//    <item> SFDITEM_REG__TIM5_SR1 </item>
//    <item> SFDITEM_REG__TIM5_SR2 </item>
//    <item> SFDITEM_REG__TIM5_IER1 </item>
//    <item> SFDITEM_REG__TIM5_IER2 </item>
//    <item> SFDITEM_REG__TIM5_PSCR </item>
//    <item> SFDITEM_REG__TIM5_CNTR </item>
//    <item> SFDITEM_REG__TIM5_ARR </item>
//    <item> SFDITEM_REG__TIM5_OCR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM6_CR  ---------------------------------
// SVD Line: 4891

unsigned int TIM6_CR __AT (0x40014800);



// ---------------------------------  Field Item: TIM6_CR_EN  -------------------------------------
// SVD Line: 4900

//  <item> SFDITEM_FIELD__TIM6_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM6_CR_UG  -------------------------------------
// SVD Line: 4906

//  <item> SFDITEM_FIELD__TIM6_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM6_CR_OPM  ------------------------------------
// SVD Line: 4912

//  <item> SFDITEM_FIELD__TIM6_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM6_CR_DIR  ------------------------------------
// SVD Line: 4918

//  <item> SFDITEM_FIELD__TIM6_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014800) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR_DBGE  ------------------------------------
// SVD Line: 4924

//  <item> SFDITEM_FIELD__TIM6_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40014800) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM6_CR  ------------------------------------
// SVD Line: 4891

//  <rtree> SFDITEM_REG__TIM6_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) Control Register </i>
//    <loc> ( (unsigned int)((TIM6_CR >> 0) & 0xFFFFFFFF), ((TIM6_CR = (TIM6_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM6_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM6_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM6_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM6_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_PCR  --------------------------------
// SVD Line: 4932

unsigned int TIM6_PCR __AT (0x4001480C);



// --------------------------------  Field Item: TIM6_PCR_CC1P  -----------------------------------
// SVD Line: 4941

//  <item> SFDITEM_FIELD__TIM6_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PCR  ------------------------------------
// SVD Line: 4932

//  <rtree> SFDITEM_REG__TIM6_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM6_PCR >> 0) & 0xFFFFFFFF), ((TIM6_PCR = (TIM6_PCR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PCR_CC1P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_OCMR  --------------------------------
// SVD Line: 4949

unsigned int TIM6_OCMR __AT (0x40014820);



// -------------------------------  Field Item: TIM6_OCMR_OC1M  -----------------------------------
// SVD Line: 4958

//  <item> SFDITEM_FIELD__TIM6_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40014820) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM6_OCMR >> 0) & 0x7), ((TIM6_OCMR = (TIM6_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM6_OCMR_OIS1  -----------------------------------
// SVD Line: 4964

//  <item> SFDITEM_FIELD__TIM6_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014820) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM6_OCMR_OC1E  -----------------------------------
// SVD Line: 4970

//  <item> SFDITEM_FIELD__TIM6_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014820) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_OCMR  -----------------------------------
// SVD Line: 4949

//  <rtree> SFDITEM_REG__TIM6_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM6_OCMR >> 0) & 0xFFFFFFFF), ((TIM6_OCMR = (TIM6_OCMR & ~(0x10010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM6_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM6_OCMR_OC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_TDCR1  -------------------------------
// SVD Line: 4978

unsigned int TIM6_TDCR1 __AT (0x40014830);



// -------------------------------  Field Item: TIM6_TDCR1_ARDE  ----------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__TIM6_TDCR1_ARDE
//    <name> ARDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014830) auto reload DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_TDCR1 ) </loc>
//      <o.0..0> ARDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM6_TDCR1_OC1DE  ----------------------------------
// SVD Line: 4993

//  <item> SFDITEM_FIELD__TIM6_TDCR1_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014830) output compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_TDCR1 ) </loc>
//      <o.1..1> OC1DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM6_TDCR1  -----------------------------------
// SVD Line: 4978

//  <rtree> SFDITEM_REG__TIM6_TDCR1
//    <name> TDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) Trigger DMA Control Register 1 </i>
//    <loc> ( (unsigned int)((TIM6_TDCR1 >> 0) & 0xFFFFFFFF), ((TIM6_TDCR1 = (TIM6_TDCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_TDCR1_ARDE </item>
//    <item> SFDITEM_FIELD__TIM6_TDCR1_OC1DE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_TDCR2  -------------------------------
// SVD Line: 5001

unsigned int TIM6_TDCR2 __AT (0x40014834);



// -------------------------------  Field Item: TIM6_TDCR2_UDE  -----------------------------------
// SVD Line: 5010

//  <item> SFDITEM_FIELD__TIM6_TDCR2_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014834) update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_TDCR2 ) </loc>
//      <o.2..2> UDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM6_TDCR2  -----------------------------------
// SVD Line: 5001

//  <rtree> SFDITEM_REG__TIM6_TDCR2
//    <name> TDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) Trigger DMA Control Register 2 </i>
//    <loc> ( (unsigned int)((TIM6_TDCR2 >> 0) & 0xFFFFFFFF), ((TIM6_TDCR2 = (TIM6_TDCR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_TDCR2_UDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_SR1  --------------------------------
// SVD Line: 5018

unsigned int TIM6_SR1 __AT (0x40014840);



// --------------------------------  Field Item: TIM6_SR1_ARF  ------------------------------------
// SVD Line: 5027

//  <item> SFDITEM_FIELD__TIM6_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014840) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_SR1_OC1F  -----------------------------------
// SVD Line: 5033

//  <item> SFDITEM_FIELD__TIM6_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014840) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_SR1  ------------------------------------
// SVD Line: 5018

//  <rtree> SFDITEM_REG__TIM6_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014840) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM6_SR1 >> 0) & 0xFFFFFFFF), ((TIM6_SR1 = (TIM6_SR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM6_SR1_OC1F </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_SR2  --------------------------------
// SVD Line: 5041

unsigned int TIM6_SR2 __AT (0x40014844);



// ---------------------------------  Field Item: TIM6_SR2_UF  ------------------------------------
// SVD Line: 5050

//  <item> SFDITEM_FIELD__TIM6_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014844) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_SR2  ------------------------------------
// SVD Line: 5041

//  <rtree> SFDITEM_REG__TIM6_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM6_SR2 >> 0) & 0xFFFFFFFF), ((TIM6_SR2 = (TIM6_SR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_IER1  --------------------------------
// SVD Line: 5058

unsigned int TIM6_IER1 __AT (0x40014848);



// -------------------------------  Field Item: TIM6_IER1_ARIE  -----------------------------------
// SVD Line: 5067

//  <item> SFDITEM_FIELD__TIM6_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014848) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM6_IER1_OC1IE  ----------------------------------
// SVD Line: 5073

//  <item> SFDITEM_FIELD__TIM6_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014848) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_IER1  -----------------------------------
// SVD Line: 5058

//  <rtree> SFDITEM_REG__TIM6_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014848) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM6_IER1 >> 0) & 0xFFFFFFFF), ((TIM6_IER1 = (TIM6_IER1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM6_IER1_OC1IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_IER2  --------------------------------
// SVD Line: 5081

unsigned int TIM6_IER2 __AT (0x4001484C);



// --------------------------------  Field Item: TIM6_IER2_UIE  -----------------------------------
// SVD Line: 5090

//  <item> SFDITEM_FIELD__TIM6_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001484C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_IER2  -----------------------------------
// SVD Line: 5081

//  <rtree> SFDITEM_REG__TIM6_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM6_IER2 >> 0) & 0xFFFFFFFF), ((TIM6_IER2 = (TIM6_IER2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_IER2_UIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_PSCR  --------------------------------
// SVD Line: 5098

unsigned int TIM6_PSCR __AT (0x40014858);



// --------------------------------  Field Item: TIM6_PSCR_PSC  -----------------------------------
// SVD Line: 5107

//  <item> SFDITEM_FIELD__TIM6_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014858) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_PSCR >> 0) & 0xFFFF), ((TIM6_PSCR = (TIM6_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PSCR  -----------------------------------
// SVD Line: 5098

//  <rtree> SFDITEM_REG__TIM6_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014858) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM6_PSCR >> 0) & 0xFFFFFFFF), ((TIM6_PSCR = (TIM6_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_CNTR  --------------------------------
// SVD Line: 5115

unsigned int TIM6_CNTR __AT (0x40014860);



// --------------------------------  Field Item: TIM6_CNTR_CNT  -----------------------------------
// SVD Line: 5124

//  <item> SFDITEM_FIELD__TIM6_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014860) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_CNTR >> 0) & 0xFFFF), ((TIM6_CNTR = (TIM6_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CNTR  -----------------------------------
// SVD Line: 5115

//  <rtree> SFDITEM_REG__TIM6_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014860) Counter Register </i>
//    <loc> ( (unsigned int)((TIM6_CNTR >> 0) & 0xFFFFFFFF), ((TIM6_CNTR = (TIM6_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_ARR  --------------------------------
// SVD Line: 5132

unsigned int TIM6_ARR __AT (0x40014864);



// --------------------------------  Field Item: TIM6_ARR_ARR  ------------------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__TIM6_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014864) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_ARR >> 0) & 0xFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_ARR  ------------------------------------
// SVD Line: 5132

//  <rtree> SFDITEM_REG__TIM6_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014864) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM6_ARR >> 0) & 0xFFFFFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_OCR1  --------------------------------
// SVD Line: 5149

unsigned int TIM6_OCR1 __AT (0x40014868);



// --------------------------------  Field Item: TIM6_OCR1_OCR  -----------------------------------
// SVD Line: 5158

//  <item> SFDITEM_FIELD__TIM6_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014868) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_OCR1 >> 0) & 0xFFFF), ((TIM6_OCR1 = (TIM6_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_OCR1  -----------------------------------
// SVD Line: 5149

//  <rtree> SFDITEM_REG__TIM6_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014868) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM6_OCR1 >> 0) & 0xFFFFFFFF), ((TIM6_OCR1 = (TIM6_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_OCR1_OCR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM6  -------------------------------------
// SVD Line: 5168

//  <view> TIM6
//    <name> TIM6 </name>
//    <item> SFDITEM_REG__TIM6_CR </item>
//    <item> SFDITEM_REG__TIM6_PCR </item>
//    <item> SFDITEM_REG__TIM6_OCMR </item>
//    <item> SFDITEM_REG__TIM6_TDCR1 </item>
//    <item> SFDITEM_REG__TIM6_TDCR2 </item>
//    <item> SFDITEM_REG__TIM6_SR1 </item>
//    <item> SFDITEM_REG__TIM6_SR2 </item>
//    <item> SFDITEM_REG__TIM6_IER1 </item>
//    <item> SFDITEM_REG__TIM6_IER2 </item>
//    <item> SFDITEM_REG__TIM6_PSCR </item>
//    <item> SFDITEM_REG__TIM6_CNTR </item>
//    <item> SFDITEM_REG__TIM6_ARR </item>
//    <item> SFDITEM_REG__TIM6_OCR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR  ---------------------------------
// SVD Line: 5183

unsigned int TIM2_CR __AT (0x40001000);



// ---------------------------------  Field Item: TIM2_CR_EN  -------------------------------------
// SVD Line: 5191

//  <item> SFDITEM_FIELD__TIM2_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_UG  -------------------------------------
// SVD Line: 5198

//  <item> SFDITEM_FIELD__TIM2_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40001000) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_OPM  ------------------------------------
// SVD Line: 5205

//  <item> SFDITEM_FIELD__TIM2_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_DIR  ------------------------------------
// SVD Line: 5212

//  <item> SFDITEM_FIELD__TIM2_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40001000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR_DBGE  ------------------------------------
// SVD Line: 5219

//  <item> SFDITEM_FIELD__TIM2_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001000) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_CR  ------------------------------------
// SVD Line: 5183

//  <rtree> SFDITEM_REG__TIM2_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) Control Register </i>
//    <loc> ( (unsigned int)((TIM2_CR >> 0) & 0xFFFFFFFF), ((TIM2_CR = (TIM2_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM2_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM2_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR1  --------------------------------
// SVD Line: 5228

unsigned int TIM2_SR1 __AT (0x40001040);



// --------------------------------  Field Item: TIM2_SR1_ARF  ------------------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__TIM2_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001040) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SR1  ------------------------------------
// SVD Line: 5228

//  <rtree> SFDITEM_REG__TIM2_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001040) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM2_SR1 >> 0) & 0xFFFFFFFF), ((TIM2_SR1 = (TIM2_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_IER1  --------------------------------
// SVD Line: 5245

unsigned int TIM2_IER1 __AT (0x40001048);



// -------------------------------  Field Item: TIM2_IER1_ARIE  -----------------------------------
// SVD Line: 5254

//  <item> SFDITEM_FIELD__TIM2_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001048) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_IER1  -----------------------------------
// SVD Line: 5245

//  <rtree> SFDITEM_REG__TIM2_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001048) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM2_IER1 >> 0) & 0xFFFFFFFF), ((TIM2_IER1 = (TIM2_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_PSCR  --------------------------------
// SVD Line: 5262

unsigned int TIM2_PSCR __AT (0x40001058);



// --------------------------------  Field Item: TIM2_PSCR_PSC  -----------------------------------
// SVD Line: 5271

//  <item> SFDITEM_FIELD__TIM2_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001058) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSCR >> 0) & 0xFFFF), ((TIM2_PSCR = (TIM2_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSCR  -----------------------------------
// SVD Line: 5262

//  <rtree> SFDITEM_REG__TIM2_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001058) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM2_PSCR >> 0) & 0xFFFFFFFF), ((TIM2_PSCR = (TIM2_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CNTR  --------------------------------
// SVD Line: 5279

unsigned int TIM2_CNTR __AT (0x40001060);



// --------------------------------  Field Item: TIM2_CNTR_CNT  -----------------------------------
// SVD Line: 5288

//  <item> SFDITEM_FIELD__TIM2_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001060) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNTR >> 0) & 0xFFFF), ((TIM2_CNTR = (TIM2_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNTR  -----------------------------------
// SVD Line: 5279

//  <rtree> SFDITEM_REG__TIM2_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001060) Counter Register </i>
//    <loc> ( (unsigned int)((TIM2_CNTR >> 0) & 0xFFFFFFFF), ((TIM2_CNTR = (TIM2_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 5296

unsigned int TIM2_ARR __AT (0x40001064);



// --------------------------------  Field Item: TIM2_ARR_ARR  ------------------------------------
// SVD Line: 5305

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001064) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 5296

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001064) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 5172

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR </item>
//    <item> SFDITEM_REG__TIM2_SR1 </item>
//    <item> SFDITEM_REG__TIM2_IER1 </item>
//    <item> SFDITEM_REG__TIM2_PSCR </item>
//    <item> SFDITEM_REG__TIM2_CNTR </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR  ---------------------------------
// SVD Line: 5326

unsigned int TIM3_CR __AT (0x40001400);



// ---------------------------------  Field Item: TIM3_CR_EN  -------------------------------------
// SVD Line: 5335

//  <item> SFDITEM_FIELD__TIM3_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_UG  -------------------------------------
// SVD Line: 5341

//  <item> SFDITEM_FIELD__TIM3_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001400) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_OPM  ------------------------------------
// SVD Line: 5347

//  <item> SFDITEM_FIELD__TIM3_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_DIR  ------------------------------------
// SVD Line: 5353

//  <item> SFDITEM_FIELD__TIM3_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40001400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR_DBGE  ------------------------------------
// SVD Line: 5359

//  <item> SFDITEM_FIELD__TIM3_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001400) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_CR  ------------------------------------
// SVD Line: 5326

//  <rtree> SFDITEM_REG__TIM3_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001400) Control Register </i>
//    <loc> ( (unsigned int)((TIM3_CR >> 0) & 0xFFFFFFFF), ((TIM3_CR = (TIM3_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM3_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM3_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR1  --------------------------------
// SVD Line: 5367

unsigned int TIM3_SR1 __AT (0x40001440);



// --------------------------------  Field Item: TIM3_SR1_ARF  ------------------------------------
// SVD Line: 5376

//  <item> SFDITEM_FIELD__TIM3_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001440) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SR1  ------------------------------------
// SVD Line: 5367

//  <rtree> SFDITEM_REG__TIM3_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001440) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM3_SR1 >> 0) & 0xFFFFFFFF), ((TIM3_SR1 = (TIM3_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_IER1  --------------------------------
// SVD Line: 5384

unsigned int TIM3_IER1 __AT (0x40001448);



// -------------------------------  Field Item: TIM3_IER1_ARIE  -----------------------------------
// SVD Line: 5393

//  <item> SFDITEM_FIELD__TIM3_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001448) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_IER1  -----------------------------------
// SVD Line: 5384

//  <rtree> SFDITEM_REG__TIM3_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001448) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM3_IER1 >> 0) & 0xFFFFFFFF), ((TIM3_IER1 = (TIM3_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_PSCR  --------------------------------
// SVD Line: 5401

unsigned int TIM3_PSCR __AT (0x40001458);



// --------------------------------  Field Item: TIM3_PSCR_PSC  -----------------------------------
// SVD Line: 5410

//  <item> SFDITEM_FIELD__TIM3_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001458) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_PSCR >> 0) & 0xFFFFFFFF), ((TIM3_PSCR = (TIM3_PSCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSCR  -----------------------------------
// SVD Line: 5401

//  <rtree> SFDITEM_REG__TIM3_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001458) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM3_PSCR >> 0) & 0xFFFFFFFF), ((TIM3_PSCR = (TIM3_PSCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CNTR  --------------------------------
// SVD Line: 5418

unsigned int TIM3_CNTR __AT (0x40001460);



// --------------------------------  Field Item: TIM3_CNTR_CNT  -----------------------------------
// SVD Line: 5427

//  <item> SFDITEM_FIELD__TIM3_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001460) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_CNTR >> 0) & 0xFFFFFFFF), ((TIM3_CNTR = (TIM3_CNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNTR  -----------------------------------
// SVD Line: 5418

//  <rtree> SFDITEM_REG__TIM3_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001460) Counter Register </i>
//    <loc> ( (unsigned int)((TIM3_CNTR >> 0) & 0xFFFFFFFF), ((TIM3_CNTR = (TIM3_CNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 5435

unsigned int TIM3_ARR __AT (0x40001464);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 5444

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001464) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 5435

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001464) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 5315

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR </item>
//    <item> SFDITEM_REG__TIM3_SR1 </item>
//    <item> SFDITEM_REG__TIM3_IER1 </item>
//    <item> SFDITEM_REG__TIM3_PSCR </item>
//    <item> SFDITEM_REG__TIM3_CNTR </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM4_CR  ---------------------------------
// SVD Line: 5465

unsigned int TIM4_CR __AT (0x40001C00);



// ---------------------------------  Field Item: TIM4_CR_EN  -------------------------------------
// SVD Line: 5473

//  <item> SFDITEM_FIELD__TIM4_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_CR_UG  -------------------------------------
// SVD Line: 5480

//  <item> SFDITEM_FIELD__TIM4_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C00) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_CR_BSY  ------------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__TIM4_CR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40001C00) TIM busy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR_DBGE  ------------------------------------
// SVD Line: 5494

//  <item> SFDITEM_FIELD__TIM4_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001C00) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM4_CR  ------------------------------------
// SVD Line: 5465

//  <rtree> SFDITEM_REG__TIM4_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C00) Control Register </i>
//    <loc> ( (unsigned int)((TIM4_CR >> 0) & 0xFFFFFFFF), ((TIM4_CR = (TIM4_CR & ~(0x80000003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM4_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM4_CR_BSY </item>
//    <item> SFDITEM_FIELD__TIM4_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_SR1  --------------------------------
// SVD Line: 5503

unsigned int TIM4_SR1 __AT (0x40001C40);



// --------------------------------  Field Item: TIM4_SR1_ARF  ------------------------------------
// SVD Line: 5512

//  <item> SFDITEM_FIELD__TIM4_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C40) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_SR1  ------------------------------------
// SVD Line: 5503

//  <rtree> SFDITEM_REG__TIM4_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_SR1 >> 0) & 0xFFFFFFFF), ((TIM4_SR1 = (TIM4_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_IER1  --------------------------------
// SVD Line: 5520

unsigned int TIM4_IER1 __AT (0x40001C48);



// -------------------------------  Field Item: TIM4_IER1_ARIE  -----------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__TIM4_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_IER1  -----------------------------------
// SVD Line: 5520

//  <rtree> SFDITEM_REG__TIM4_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_IER1 >> 0) & 0xFFFFFFFF), ((TIM4_IER1 = (TIM4_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_PSCR  --------------------------------
// SVD Line: 5537

unsigned int TIM4_PSCR __AT (0x40001C58);



// --------------------------------  Field Item: TIM4_PSCR_PSC  -----------------------------------
// SVD Line: 5546

//  <item> SFDITEM_FIELD__TIM4_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PSCR >> 0) & 0xFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_PSCR  -----------------------------------
// SVD Line: 5537

//  <rtree> SFDITEM_REG__TIM4_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM4_PSCR >> 0) & 0xFFFFFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CNTR  --------------------------------
// SVD Line: 5554

unsigned int TIM4_CNTR __AT (0x40001C60);



// --------------------------------  Field Item: TIM4_CNTR_CNT  -----------------------------------
// SVD Line: 5563

//  <item> SFDITEM_FIELD__TIM4_CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40001C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CNTR  -----------------------------------
// SVD Line: 5554

//  <rtree> SFDITEM_REG__TIM4_CNTR
//    <name> CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40001C60) Counter Register </i>
//    <loc> ( (unsigned int)((TIM4_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM4_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_ARR  --------------------------------
// SVD Line: 5571

unsigned int TIM4_ARR __AT (0x40001C64);



// --------------------------------  Field Item: TIM4_ARR_ARR  ------------------------------------
// SVD Line: 5580

//  <item> SFDITEM_FIELD__TIM4_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_ARR >> 0) & 0xFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_ARR  ------------------------------------
// SVD Line: 5571

//  <rtree> SFDITEM_REG__TIM4_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM4_ARR >> 0) & 0xFFFFFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM4  -------------------------------------
// SVD Line: 5454

//  <view> TIM4
//    <name> TIM4 </name>
//    <item> SFDITEM_REG__TIM4_CR </item>
//    <item> SFDITEM_REG__TIM4_SR1 </item>
//    <item> SFDITEM_REG__TIM4_IER1 </item>
//    <item> SFDITEM_REG__TIM4_PSCR </item>
//    <item> SFDITEM_REG__TIM4_CNTR </item>
//    <item> SFDITEM_REG__TIM4_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 5601

unsigned int IWDG_RLR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 5610

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 5601

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload Register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_CNTR  --------------------------------
// SVD Line: 5618

unsigned int IWDG_CNTR __AT (0x40003004);



// --------------------------------  Field Item: IWDG_CNTR_CNT  -----------------------------------
// SVD Line: 5627

//  <item> SFDITEM_FIELD__IWDG_CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_CNTR  -----------------------------------
// SVD Line: 5618

//  <rtree> SFDITEM_REG__IWDG_CNTR
//    <name> CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter Register </i>
//    <loc> ( (unsigned int)((IWDG_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_CR  ---------------------------------
// SVD Line: 5635

unsigned int IWDG_CR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_CR_EN  -------------------------------------
// SVD Line: 5644

//  <item> SFDITEM_FIELD__IWDG_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003008) enable </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IWDG_CR_DBGE  ------------------------------------
// SVD Line: 5650

//  <item> SFDITEM_FIELD__IWDG_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40003008) IWDG debug control </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_CR  ------------------------------------
// SVD Line: 5635

//  <rtree> SFDITEM_REG__IWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Control Register </i>
//    <loc> ( (unsigned int)((IWDG_CR >> 0) & 0xFFFFFFFF), ((IWDG_CR = (IWDG_CR & ~(0x80000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_CR_EN </item>
//    <item> SFDITEM_FIELD__IWDG_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 5658

unsigned int IWDG_KR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 5667

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) key value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 5658

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) Key Register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 5675

unsigned int IWDG_SR __AT (0x40003010);



// ---------------------------------  Field Item: IWDG_SR_HDF  ------------------------------------
// SVD Line: 5684

//  <item> SFDITEM_FIELD__IWDG_SR_HDF
//    <name> HDF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003010) hungry dog flag </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> HDF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 5675

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003010) Status Register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_HDF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_LR  ---------------------------------
// SVD Line: 5692

unsigned int IWDG_LR __AT (0x400063FC);



// --------------------------------  Field Item: IWDG_LR_LOCK  ------------------------------------
// SVD Line: 5701

//  <item> SFDITEM_FIELD__IWDG_LR_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x400063FC) lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_LR ) </loc>
//      <o.0..0> LOCK
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_LR  ------------------------------------
// SVD Line: 5692

//  <rtree> SFDITEM_REG__IWDG_LR
//    <name> LR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400063FC) Lock Register </i>
//    <loc> ( (unsigned int)((IWDG_LR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_LR_LOCK </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 5590

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_CNTR </item>
//    <item> SFDITEM_REG__IWDG_CR </item>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_LR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI0_CR1  --------------------------------
// SVD Line: 5722

unsigned int SPI0_CR1 __AT (0x40013000);



// ---------------------------------  Field Item: SPI0_CR1_EN  ------------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__SPI0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) SPI Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CSS  ------------------------------------
// SVD Line: 5737

//  <item> SFDITEM_FIELD__SPI0_CR1_CSS
//    <name> CSS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) CSS control selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.1..1> CSS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CPOL  -----------------------------------
// SVD Line: 5743

//  <item> SFDITEM_FIELD__SPI0_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.8..8> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CPHA  -----------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__SPI0_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_MSM  ------------------------------------
// SVD Line: 5755

//  <item> SFDITEM_FIELD__SPI0_CR1_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) master-slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.12..12> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_SOD  ------------------------------------
// SVD Line: 5761

//  <item> SFDITEM_FIELD__SPI0_CR1_SOD
//    <name> SOD </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) SPI slave output disable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.13..13> SOD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_CR1_FF  ------------------------------------
// SVD Line: 5767

//  <item> SFDITEM_FIELD__SPI0_CR1_FF
//    <name> FF </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.14..14> FF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI0_CR1_RXDMAE  ----------------------------------
// SVD Line: 5773

//  <item> SFDITEM_FIELD__SPI0_CR1_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013000) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.16..16> RXDMAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI0_CR1_TXDMAE  ----------------------------------
// SVD Line: 5779

//  <item> SFDITEM_FIELD__SPI0_CR1_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013000) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.17..17> TXDMAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_LBM  ------------------------------------
// SVD Line: 5785

//  <item> SFDITEM_FIELD__SPI0_CR1_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013000) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_CR1  ------------------------------------
// SVD Line: 5722

//  <rtree> SFDITEM_REG__SPI0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) Control Register 1 </i>
//    <loc> ( (unsigned int)((SPI0_CR1 >> 0) & 0xFFFFFFFF), ((SPI0_CR1 = (SPI0_CR1 & ~(0x80037303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80037303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_CR1_EN </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CSS </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_MSM </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_SOD </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_FF </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_RXDMAE </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_TXDMAE </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_LBM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_CR2  --------------------------------
// SVD Line: 5793

unsigned int SPI0_CR2 __AT (0x40013004);



// --------------------------------  Field Item: SPI0_CR2_SWCS  -----------------------------------
// SVD Line: 5802

//  <item> SFDITEM_FIELD__SPI0_CR2_SWCS
//    <name> SWCS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Software control CSS </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR2 ) </loc>
//      <o.0..0> SWCS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_CR2  ------------------------------------
// SVD Line: 5793

//  <rtree> SFDITEM_REG__SPI0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) Control Register 2 </i>
//    <loc> ( (unsigned int)((SPI0_CR2 >> 0) & 0xFFFFFFFF), ((SPI0_CR2 = (SPI0_CR2 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_CR2_SWCS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_BR  ---------------------------------
// SVD Line: 5810

unsigned int SPI0_BR __AT (0x40013008);



// ---------------------------------  Field Item: SPI0_BR_BR  -------------------------------------
// SVD Line: 5819

//  <item> SFDITEM_FIELD__SPI0_BR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013008) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_BR >> 0) & 0xFF), ((SPI0_BR = (SPI0_BR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_BR_PSC  ------------------------------------
// SVD Line: 5825

//  <item> SFDITEM_FIELD__SPI0_BR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40013008) Prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_BR >> 16) & 0xFF), ((SPI0_BR = (SPI0_BR & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_BR  ------------------------------------
// SVD Line: 5810

//  <rtree> SFDITEM_REG__SPI0_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) Baud Rate Prescaler Register </i>
//    <loc> ( (unsigned int)((SPI0_BR >> 0) & 0xFFFFFFFF), ((SPI0_BR = (SPI0_BR & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_BR_BR </item>
//    <item> SFDITEM_FIELD__SPI0_BR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_IER  --------------------------------
// SVD Line: 5833

unsigned int SPI0_IER __AT (0x40013010);



// --------------------------------  Field Item: SPI0_IER_RXNE  -----------------------------------
// SVD Line: 5842

//  <item> SFDITEM_FIELD__SPI0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013010) Receive FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_OVR  ------------------------------------
// SVD Line: 5848

//  <item> SFDITEM_FIELD__SPI0_IER_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013010) Receive FIFO overflow interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.3..3> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_RXTO  -----------------------------------
// SVD Line: 5854

//  <item> SFDITEM_FIELD__SPI0_IER_RXTO
//    <name> RXTO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013010) Receive FIFO clear timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.4..4> RXTO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_TXE  ------------------------------------
// SVD Line: 5860

//  <item> SFDITEM_FIELD__SPI0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013010) Transmit/Transmit-FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_IER  ------------------------------------
// SVD Line: 5833

//  <rtree> SFDITEM_REG__SPI0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((SPI0_IER >> 0) & 0xFFFFFFFF), ((SPI0_IER = (SPI0_IER & ~(0x119UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x119) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__SPI0_IER_OVR </item>
//    <item> SFDITEM_FIELD__SPI0_IER_RXTO </item>
//    <item> SFDITEM_FIELD__SPI0_IER_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_SR  ---------------------------------
// SVD Line: 5868

unsigned int SPI0_SR __AT (0x40013014);



// --------------------------------  Field Item: SPI0_SR_RXNE  ------------------------------------
// SVD Line: 5876

//  <item> SFDITEM_FIELD__SPI0_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013014) Receive FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_OVR  ------------------------------------
// SVD Line: 5883

//  <item> SFDITEM_FIELD__SPI0_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013014) Receive FIFO overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.3..3> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_SR_RXTO  ------------------------------------
// SVD Line: 5890

//  <item> SFDITEM_FIELD__SPI0_SR_RXTO
//    <name> RXTO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013014) Receive FIFO clear timeout flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.4..4> RXTO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_TXE  ------------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__SPI0_SR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013014) Transmit FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_BSY  ------------------------------------
// SVD Line: 5904

//  <item> SFDITEM_FIELD__SPI0_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40013014) busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_SR  ------------------------------------
// SVD Line: 5868

//  <rtree> SFDITEM_REG__SPI0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013014) Status Register </i>
//    <loc> ( (unsigned int)((SPI0_SR >> 0) & 0xFFFFFFFF), ((SPI0_SR = (SPI0_SR & ~(0x118UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x118) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI0_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI0_SR_RXTO </item>
//    <item> SFDITEM_FIELD__SPI0_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI0_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_DR  ---------------------------------
// SVD Line: 5913

unsigned int SPI0_DR __AT (0x40013020);



// ---------------------------------  Field Item: SPI0_DR_DR  -------------------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__SPI0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) SPI data </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_DR >> 0) & 0xFF), ((SPI0_DR = (SPI0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_DR  ------------------------------------
// SVD Line: 5913

//  <rtree> SFDITEM_REG__SPI0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) Data Register </i>
//    <loc> ( (unsigned int)((SPI0_DR >> 0) & 0xFFFFFFFF), ((SPI0_DR = (SPI0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_DRR  --------------------------------
// SVD Line: 5930

unsigned int SPI0_DRR __AT (0x40013024);



// --------------------------------  Field Item: SPI0_DRR_KEY  ------------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__SPI0_DRR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40013024) FIFO reset key </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI0_DRR >> 0) & 0x0), ((SPI0_DRR = (SPI0_DRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_DRR  ------------------------------------
// SVD Line: 5930

//  <rtree> SFDITEM_REG__SPI0_DRR
//    <name> DRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40013024) Buffer/FIFO Data Reset Register </i>
//    <loc> ( (unsigned int)((SPI0_DRR >> 0) & 0xFFFFFFFF), ((SPI0_DRR = (SPI0_DRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_DRR_KEY </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI0  -------------------------------------
// SVD Line: 5711

//  <view> SPI0
//    <name> SPI0 </name>
//    <item> SFDITEM_REG__SPI0_CR1 </item>
//    <item> SFDITEM_REG__SPI0_CR2 </item>
//    <item> SFDITEM_REG__SPI0_BR </item>
//    <item> SFDITEM_REG__SPI0_IER </item>
//    <item> SFDITEM_REG__SPI0_SR </item>
//    <item> SFDITEM_REG__SPI0_DR </item>
//    <item> SFDITEM_REG__SPI0_DRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C0_CR  ---------------------------------
// SVD Line: 5961

unsigned int I2C0_CR __AT (0x40005400);



// ---------------------------------  Field Item: I2C0_CR_EN  -------------------------------------
// SVD Line: 5969

//  <item> SFDITEM_FIELD__I2C0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) I2C enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_ACK  ------------------------------------
// SVD Line: 5976

//  <item> SFDITEM_FIELD__I2C0_CR_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_SI  -------------------------------------
// SVD Line: 5983

//  <item> SFDITEM_FIELD__I2C0_CR_SI
//    <name> SI </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005400) I2C status flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_STOP  ------------------------------------
// SVD Line: 5990

//  <item> SFDITEM_FIELD__I2C0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_START  -----------------------------------
// SVD Line: 5997

//  <item> SFDITEM_FIELD__I2C0_CR_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_HCT  ------------------------------------
// SVD Line: 6004

//  <item> SFDITEM_FIELD__I2C0_CR_HCT
//    <name> HCT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005400) High level detection coefficient of time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CR >> 8) & 0xFF), ((I2C0_CR = (I2C0_CR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_PSC  ------------------------------------
// SVD Line: 6011

//  <item> SFDITEM_FIELD__I2C0_CR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 25..16] RW (@ 0x40005400) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CR >> 16) & 0x3FF), ((I2C0_CR = (I2C0_CR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_CR  ------------------------------------
// SVD Line: 5961

//  <rtree> SFDITEM_REG__I2C0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control Register </i>
//    <loc> ( (unsigned int)((I2C0_CR >> 0) & 0xFFFFFFFF), ((I2C0_CR = (I2C0_CR & ~(0x3FFFF35UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF35) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_SR  ---------------------------------
// SVD Line: 6020

unsigned int I2C0_SR __AT (0x40005404);



// ---------------------------------  Field Item: I2C0_SR_SR  -------------------------------------
// SVD Line: 6029

//  <item> SFDITEM_FIELD__I2C0_SR_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 4..0] RO (@ 0x40005404) I2C bus status </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_SR >> 0) & 0x1F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_SR  ------------------------------------
// SVD Line: 6020

//  <rtree> SFDITEM_REG__I2C0_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005404) Status Register </i>
//    <loc> ( (unsigned int)((I2C0_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C0_SR_SR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_DR  ---------------------------------
// SVD Line: 6037

unsigned int I2C0_DR __AT (0x40005408);



// ---------------------------------  Field Item: I2C0_DR_DR  -------------------------------------
// SVD Line: 6046

//  <item> SFDITEM_FIELD__I2C0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005408) I2C data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_DR >> 0) & 0xFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_DR  ------------------------------------
// SVD Line: 6037

//  <rtree> SFDITEM_REG__I2C0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Data Register </i>
//    <loc> ( (unsigned int)((I2C0_DR >> 0) & 0xFFFFFFFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_OAR  --------------------------------
// SVD Line: 6054

unsigned int I2C0_OAR __AT (0x4000540C);



// ---------------------------------  Field Item: I2C0_OAR_BC  ------------------------------------
// SVD Line: 6063

//  <item> SFDITEM_FIELD__I2C0_OAR_BC
//    <name> BC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Broadcast response control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_OAR ) </loc>
//      <o.0..0> BC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_OAR_ADDR  -----------------------------------
// SVD Line: 6069

//  <item> SFDITEM_FIELD__I2C0_OAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) I2C addr </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_OAR >> 1) & 0x7F), ((I2C0_OAR = (I2C0_OAR & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_OAR  ------------------------------------
// SVD Line: 6054

//  <rtree> SFDITEM_REG__I2C0_OAR
//    <name> OAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own Address Register </i>
//    <loc> ( (unsigned int)((I2C0_OAR >> 0) & 0xFFFFFFFF), ((I2C0_OAR = (I2C0_OAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_OAR_BC </item>
//    <item> SFDITEM_FIELD__I2C0_OAR_ADDR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_CCR  --------------------------------
// SVD Line: 6077

unsigned int I2C0_CCR __AT (0x40005418);



// ---------------------------------  Field Item: I2C0_CCR_EN  ------------------------------------
// SVD Line: 6086

//  <item> SFDITEM_FIELD__I2C0_CCR_EN
//    <name> EN </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40005418) I2C disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_ACK  ------------------------------------
// SVD Line: 6092

//  <item> SFDITEM_FIELD__I2C0_CCR_ACK
//    <name> ACK </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40005418) Clear Acknowledge control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CCR_SI  ------------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__I2C0_CCR_SI
//    <name> SI </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40005418) Clear I2C interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_STOP  -----------------------------------
// SVD Line: 6104

//  <item> SFDITEM_FIELD__I2C0_CCR_STOP
//    <name> STOP </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40005418) Clear stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C0_CCR_START  -----------------------------------
// SVD Line: 6110

//  <item> SFDITEM_FIELD__I2C0_CCR_START
//    <name> START </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40005418) Clear start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_HCT  ------------------------------------
// SVD Line: 6116

//  <item> SFDITEM_FIELD__I2C0_CCR_HCT
//    <name> HCT </name>
//    <w> 
//    <i> [Bits 15..8] WO (@ 0x40005418) Clear high level detection time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CCR >> 8) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_PSC  ------------------------------------
// SVD Line: 6122

//  <item> SFDITEM_FIELD__I2C0_CCR_PSC
//    <name> PSC </name>
//    <w> 
//    <i> [Bits 25..16] WO (@ 0x40005418) Clear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CCR >> 16) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_CCR  ------------------------------------
// SVD Line: 6077

//  <rtree> SFDITEM_REG__I2C0_CCR
//    <name> CCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40005418) Control Clear Register </i>
//    <loc> ( (unsigned int)((I2C0_CCR >> 0) & 0xFFFFFFFF), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFFF3DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF3D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CCR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_PSC </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C0  -------------------------------------
// SVD Line: 5950

//  <view> I2C0
//    <name> I2C0 </name>
//    <item> SFDITEM_REG__I2C0_CR </item>
//    <item> SFDITEM_REG__I2C0_SR </item>
//    <item> SFDITEM_REG__I2C0_DR </item>
//    <item> SFDITEM_REG__I2C0_OAR </item>
//    <item> SFDITEM_REG__I2C0_CCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART0_CR  --------------------------------
// SVD Line: 6143

unsigned int UART0_CR __AT (0x40004400);



// ---------------------------------  Field Item: UART0_CR_EN  ------------------------------------
// SVD Line: 6152

//  <item> SFDITEM_FIELD__UART0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004400) UART enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_CR_RE  ------------------------------------
// SVD Line: 6158

//  <item> SFDITEM_FIELD__UART0_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004400) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_CR_RXDMAE  ----------------------------------
// SVD Line: 6164

//  <item> SFDITEM_FIELD__UART0_CR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004400) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.2..2> RXDMAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_CR_TXDMAE  ----------------------------------
// SVD Line: 6170

//  <item> SFDITEM_FIELD__UART0_CR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004400) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.3..3> TXDMAE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_CR_WP  ------------------------------------
// SVD Line: 6176

//  <item> SFDITEM_FIELD__UART0_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004400) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_CR >> 4) & 0x7), ((UART0_CR = (UART0_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_STOP  -----------------------------------
// SVD Line: 6182

//  <item> SFDITEM_FIELD__UART0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40004400) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_CR >> 8) & 0x3), ((UART0_CR = (UART0_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_RXP  ------------------------------------
// SVD Line: 6188

//  <item> SFDITEM_FIELD__UART0_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004400) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_TXP  ------------------------------------
// SVD Line: 6194

//  <item> SFDITEM_FIELD__UART0_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004400) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_SLME  -----------------------------------
// SVD Line: 6200

//  <item> SFDITEM_FIELD__UART0_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004400) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_SLDS  -----------------------------------
// SVD Line: 6206

//  <item> SFDITEM_FIELD__UART0_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40004400) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_LBM  ------------------------------------
// SVD Line: 6212

//  <item> SFDITEM_FIELD__UART0_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004400) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_CR  ------------------------------------
// SVD Line: 6143

//  <rtree> SFDITEM_REG__UART0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Control Register </i>
//    <loc> ( (unsigned int)((UART0_CR >> 0) & 0xFFFFFFFF), ((UART0_CR = (UART0_CR & ~(0x8033037FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8033037F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_CR_EN </item>
//    <item> SFDITEM_FIELD__UART0_CR_RE </item>
//    <item> SFDITEM_FIELD__UART0_CR_RXDMAE </item>
//    <item> SFDITEM_FIELD__UART0_CR_TXDMAE </item>
//    <item> SFDITEM_FIELD__UART0_CR_WP </item>
//    <item> SFDITEM_FIELD__UART0_CR_STOP </item>
//    <item> SFDITEM_FIELD__UART0_CR_RXP </item>
//    <item> SFDITEM_FIELD__UART0_CR_TXP </item>
//    <item> SFDITEM_FIELD__UART0_CR_SLME </item>
//    <item> SFDITEM_FIELD__UART0_CR_SLDS </item>
//    <item> SFDITEM_FIELD__UART0_CR_LBM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_BRR  --------------------------------
// SVD Line: 6220

unsigned int UART0_BRR __AT (0x40004408);



// --------------------------------  Field Item: UART0_BRR_BR  ------------------------------------
// SVD Line: 6229

//  <item> SFDITEM_FIELD__UART0_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004408) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART0_BRR >> 0) & 0xFFFF), ((UART0_BRR = (UART0_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_BRR_SR  ------------------------------------
// SVD Line: 6235

//  <item> SFDITEM_FIELD__UART0_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40004408) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_BRR >> 16) & 0x7), ((UART0_BRR = (UART0_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART0_BRR  -----------------------------------
// SVD Line: 6220

//  <rtree> SFDITEM_REG__UART0_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud Rate Register </i>
//    <loc> ( (unsigned int)((UART0_BRR >> 0) & 0xFFFFFFFF), ((UART0_BRR = (UART0_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_BRR_BR </item>
//    <item> SFDITEM_FIELD__UART0_BRR_SR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_IER  --------------------------------
// SVD Line: 6243

unsigned int UART0_IER __AT (0x40004410);



// -------------------------------  Field Item: UART0_IER_RXNE  -----------------------------------
// SVD Line: 6252

//  <item> SFDITEM_FIELD__UART0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004410) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_IER_IDLE  -----------------------------------
// SVD Line: 6258

//  <item> SFDITEM_FIELD__UART0_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004410) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_PE  ------------------------------------
// SVD Line: 6264

//  <item> SFDITEM_FIELD__UART0_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_FE  ------------------------------------
// SVD Line: 6270

//  <item> SFDITEM_FIELD__UART0_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_OVR  -----------------------------------
// SVD Line: 6276

//  <item> SFDITEM_FIELD__UART0_IER_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004410) Receive/Receive-FIFO overflow interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_TXE  -----------------------------------
// SVD Line: 6282

//  <item> SFDITEM_FIELD__UART0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_TXC  -----------------------------------
// SVD Line: 6288

//  <item> SFDITEM_FIELD__UART0_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_IER_NACK  -----------------------------------
// SVD Line: 6294

//  <item> SFDITEM_FIELD__UART0_IER_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004410) Receive NACK interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.16..16> NACK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_IER  -----------------------------------
// SVD Line: 6243

//  <rtree> SFDITEM_REG__UART0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((UART0_IER >> 0) & 0xFFFFFFFF), ((UART0_IER = (UART0_IER & ~(0x109F1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x109F1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__UART0_IER_IDLE </item>
//    <item> SFDITEM_FIELD__UART0_IER_PE </item>
//    <item> SFDITEM_FIELD__UART0_IER_FE </item>
//    <item> SFDITEM_FIELD__UART0_IER_OVR </item>
//    <item> SFDITEM_FIELD__UART0_IER_TXE </item>
//    <item> SFDITEM_FIELD__UART0_IER_TXC </item>
//    <item> SFDITEM_FIELD__UART0_IER_NACK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART0_SR  --------------------------------
// SVD Line: 6302

unsigned int UART0_SR __AT (0x40004414);



// --------------------------------  Field Item: UART0_SR_RXNE  -----------------------------------
// SVD Line: 6311

//  <item> SFDITEM_FIELD__UART0_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_IDLE  -----------------------------------
// SVD Line: 6318

//  <item> SFDITEM_FIELD__UART0_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_SR_PE  ------------------------------------
// SVD Line: 6325

//  <item> SFDITEM_FIELD__UART0_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_SR_FE  ------------------------------------
// SVD Line: 6332

//  <item> SFDITEM_FIELD__UART0_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_OVR  ------------------------------------
// SVD Line: 6339

//  <item> SFDITEM_FIELD__UART0_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) Receive/Receive-FIFO overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_TXE  ------------------------------------
// SVD Line: 6346

//  <item> SFDITEM_FIELD__UART0_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004414) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_TXC  ------------------------------------
// SVD Line: 6353

//  <item> SFDITEM_FIELD__UART0_SR_TXC
//    <name> TXC </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004414) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_NACK  -----------------------------------
// SVD Line: 6360

//  <item> SFDITEM_FIELD__UART0_SR_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004414) Receive NACK flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.16..16> NACK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_SR  ------------------------------------
// SVD Line: 6302

//  <rtree> SFDITEM_REG__UART0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Status Register </i>
//    <loc> ( (unsigned int)((UART0_SR >> 0) & 0xFFFFFFFF), ((UART0_SR = (UART0_SR & ~(0x100F1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100F1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART0_SR_IDLE </item>
//    <item> SFDITEM_FIELD__UART0_SR_PE </item>
//    <item> SFDITEM_FIELD__UART0_SR_FE </item>
//    <item> SFDITEM_FIELD__UART0_SR_OVR </item>
//    <item> SFDITEM_FIELD__UART0_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART0_SR_TXC </item>
//    <item> SFDITEM_FIELD__UART0_SR_NACK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART0_DR  --------------------------------
// SVD Line: 6369

unsigned int UART0_DR __AT (0x40004418);



// ---------------------------------  Field Item: UART0_DR_DR  ------------------------------------
// SVD Line: 6378

//  <item> SFDITEM_FIELD__UART0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004418) UART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART0_DR >> 0) & 0x1FF), ((UART0_DR = (UART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART0_DR  ------------------------------------
// SVD Line: 6369

//  <rtree> SFDITEM_REG__UART0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Data Register </i>
//    <loc> ( (unsigned int)((UART0_DR >> 0) & 0xFFFFFFFF), ((UART0_DR = (UART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_FITR  -------------------------------
// SVD Line: 6386

unsigned int UART0_FITR __AT (0x40004420);



// -------------------------------  Field Item: UART0_FITR_FIT  -----------------------------------
// SVD Line: 6395

//  <item> SFDITEM_FIELD__UART0_FITR_FIT
//    <name> FIT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004420) Frame interval time </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_FITR >> 0) & 0xFF), ((UART0_FITR = (UART0_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART0_FITR  -----------------------------------
// SVD Line: 6386

//  <rtree> SFDITEM_REG__UART0_FITR
//    <name> FITR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004420) Frame Interval Time Configuration Register </i>
//    <loc> ( (unsigned int)((UART0_FITR >> 0) & 0xFFFFFFFF), ((UART0_FITR = (UART0_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_FITR_FIT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_SCCR  -------------------------------
// SVD Line: 6403

unsigned int UART0_SCCR __AT (0x40004430);



// -------------------------------  Field Item: UART0_SCCR_SCEN  ----------------------------------
// SVD Line: 6412

//  <item> SFDITEM_FIELD__UART0_SCCR_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004430) Smart card mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SCCR ) </loc>
//      <o.0..0> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_SCCR_DIR  -----------------------------------
// SVD Line: 6418

//  <item> SFDITEM_FIELD__UART0_SCCR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004430) Data transfer direction control </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SCCR ) </loc>
//      <o.1..1> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_SCCR_PSC  -----------------------------------
// SVD Line: 6424

//  <item> SFDITEM_FIELD__UART0_SCCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004430) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_SCCR >> 4) & 0x7), ((UART0_SCCR = (UART0_SCCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART0_SCCR  -----------------------------------
// SVD Line: 6403

//  <rtree> SFDITEM_REG__UART0_SCCR
//    <name> SCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004430) Smart Card Control Register </i>
//    <loc> ( (unsigned int)((UART0_SCCR >> 0) & 0xFFFFFFFF), ((UART0_SCCR = (UART0_SCCR & ~(0x73UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x73) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_SCCR_SCEN </item>
//    <item> SFDITEM_FIELD__UART0_SCCR_DIR </item>
//    <item> SFDITEM_FIELD__UART0_SCCR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART0  -------------------------------------
// SVD Line: 6132

//  <view> UART0
//    <name> UART0 </name>
//    <item> SFDITEM_REG__UART0_CR </item>
//    <item> SFDITEM_REG__UART0_BRR </item>
//    <item> SFDITEM_REG__UART0_IER </item>
//    <item> SFDITEM_REG__UART0_SR </item>
//    <item> SFDITEM_REG__UART0_DR </item>
//    <item> SFDITEM_REG__UART0_FITR </item>
//    <item> SFDITEM_REG__UART0_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART1_CR  --------------------------------
// SVD Line: 6445

unsigned int UART1_CR __AT (0x40013800);



// ---------------------------------  Field Item: UART1_CR_EN  ------------------------------------
// SVD Line: 6454

//  <item> SFDITEM_FIELD__UART1_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013800) UART enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_CR_RE  ------------------------------------
// SVD Line: 6460

//  <item> SFDITEM_FIELD__UART1_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013800) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR_RXDMAE  ----------------------------------
// SVD Line: 6466

//  <item> SFDITEM_FIELD__UART1_CR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013800) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.2..2> RXDMAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_CR_TXDMAE  ----------------------------------
// SVD Line: 6472

//  <item> SFDITEM_FIELD__UART1_CR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013800) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.3..3> TXDMAE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_CR_WP  ------------------------------------
// SVD Line: 6478

//  <item> SFDITEM_FIELD__UART1_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013800) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_CR >> 4) & 0x7), ((UART1_CR = (UART1_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_STOP  -----------------------------------
// SVD Line: 6484

//  <item> SFDITEM_FIELD__UART1_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40013800) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_CR >> 8) & 0x3), ((UART1_CR = (UART1_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_RXP  ------------------------------------
// SVD Line: 6490

//  <item> SFDITEM_FIELD__UART1_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013800) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_TXP  ------------------------------------
// SVD Line: 6496

//  <item> SFDITEM_FIELD__UART1_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013800) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_SLME  -----------------------------------
// SVD Line: 6502

//  <item> SFDITEM_FIELD__UART1_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013800) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_SLDS  -----------------------------------
// SVD Line: 6508

//  <item> SFDITEM_FIELD__UART1_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40013800) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_CR_LBM  ------------------------------------
// SVD Line: 6514

//  <item> SFDITEM_FIELD__UART1_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013800) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_CR  ------------------------------------
// SVD Line: 6445

//  <rtree> SFDITEM_REG__UART1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Control Register </i>
//    <loc> ( (unsigned int)((UART1_CR >> 0) & 0xFFFFFFFF), ((UART1_CR = (UART1_CR & ~(0x8033037FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8033037F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_CR_EN </item>
//    <item> SFDITEM_FIELD__UART1_CR_RE </item>
//    <item> SFDITEM_FIELD__UART1_CR_RXDMAE </item>
//    <item> SFDITEM_FIELD__UART1_CR_TXDMAE </item>
//    <item> SFDITEM_FIELD__UART1_CR_WP </item>
//    <item> SFDITEM_FIELD__UART1_CR_STOP </item>
//    <item> SFDITEM_FIELD__UART1_CR_RXP </item>
//    <item> SFDITEM_FIELD__UART1_CR_TXP </item>
//    <item> SFDITEM_FIELD__UART1_CR_SLME </item>
//    <item> SFDITEM_FIELD__UART1_CR_SLDS </item>
//    <item> SFDITEM_FIELD__UART1_CR_LBM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_BRR  --------------------------------
// SVD Line: 6522

unsigned int UART1_BRR __AT (0x40013808);



// --------------------------------  Field Item: UART1_BRR_BR  ------------------------------------
// SVD Line: 6531

//  <item> SFDITEM_FIELD__UART1_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013808) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_BRR >> 0) & 0xFFFF), ((UART1_BRR = (UART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART1_BRR_SR  ------------------------------------
// SVD Line: 6537

//  <item> SFDITEM_FIELD__UART1_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40013808) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_BRR >> 16) & 0x7), ((UART1_BRR = (UART1_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_BRR  -----------------------------------
// SVD Line: 6522

//  <rtree> SFDITEM_REG__UART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud Rate Register </i>
//    <loc> ( (unsigned int)((UART1_BRR >> 0) & 0xFFFFFFFF), ((UART1_BRR = (UART1_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_BRR_BR </item>
//    <item> SFDITEM_FIELD__UART1_BRR_SR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_IER  --------------------------------
// SVD Line: 6545

unsigned int UART1_IER __AT (0x40013810);



// -------------------------------  Field Item: UART1_IER_RXNE  -----------------------------------
// SVD Line: 6554

//  <item> SFDITEM_FIELD__UART1_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013810) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART1_IER_IDLE  -----------------------------------
// SVD Line: 6560

//  <item> SFDITEM_FIELD__UART1_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013810) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_IER_PE  ------------------------------------
// SVD Line: 6566

//  <item> SFDITEM_FIELD__UART1_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013810) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_IER_FE  ------------------------------------
// SVD Line: 6572

//  <item> SFDITEM_FIELD__UART1_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013810) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_IER_OVR  -----------------------------------
// SVD Line: 6578

//  <item> SFDITEM_FIELD__UART1_IER_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013810) Receive/Receive-FIFO overflow interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_IER_TXE  -----------------------------------
// SVD Line: 6584

//  <item> SFDITEM_FIELD__UART1_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_IER_TXC  -----------------------------------
// SVD Line: 6590

//  <item> SFDITEM_FIELD__UART1_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_IER  -----------------------------------
// SVD Line: 6545

//  <rtree> SFDITEM_REG__UART1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((UART1_IER >> 0) & 0xFFFFFFFF), ((UART1_IER = (UART1_IER & ~(0x9F1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_IER_RXNE </item>
//    <item> SFDITEM_FIELD__UART1_IER_IDLE </item>
//    <item> SFDITEM_FIELD__UART1_IER_PE </item>
//    <item> SFDITEM_FIELD__UART1_IER_FE </item>
//    <item> SFDITEM_FIELD__UART1_IER_OVR </item>
//    <item> SFDITEM_FIELD__UART1_IER_TXE </item>
//    <item> SFDITEM_FIELD__UART1_IER_TXC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART1_SR  --------------------------------
// SVD Line: 6598

unsigned int UART1_SR __AT (0x40013814);



// --------------------------------  Field Item: UART1_SR_RXNE  -----------------------------------
// SVD Line: 6607

//  <item> SFDITEM_FIELD__UART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_IDLE  -----------------------------------
// SVD Line: 6614

//  <item> SFDITEM_FIELD__UART1_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013814) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_PE  ------------------------------------
// SVD Line: 6621

//  <item> SFDITEM_FIELD__UART1_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013814) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART1_SR_FE  ------------------------------------
// SVD Line: 6628

//  <item> SFDITEM_FIELD__UART1_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_OVR  ------------------------------------
// SVD Line: 6635

//  <item> SFDITEM_FIELD__UART1_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) Receive/Receive-FIFO overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TXE  ------------------------------------
// SVD Line: 6642

//  <item> SFDITEM_FIELD__UART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40013814) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART1_SR_TXC  ------------------------------------
// SVD Line: 6649

//  <item> SFDITEM_FIELD__UART1_SR_TXC
//    <name> TXC </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40013814) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART1_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART1_SR  ------------------------------------
// SVD Line: 6598

//  <rtree> SFDITEM_REG__UART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Status Register </i>
//    <loc> ( (unsigned int)((UART1_SR >> 0) & 0xFFFFFFFF), ((UART1_SR = (UART1_SR & ~(0xF1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__UART1_SR_PE </item>
//    <item> SFDITEM_FIELD__UART1_SR_FE </item>
//    <item> SFDITEM_FIELD__UART1_SR_OVR </item>
//    <item> SFDITEM_FIELD__UART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART1_SR_TXC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART1_DR  --------------------------------
// SVD Line: 6658

unsigned int UART1_DR __AT (0x40013818);



// ---------------------------------  Field Item: UART1_DR_DR  ------------------------------------
// SVD Line: 6667

//  <item> SFDITEM_FIELD__UART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013818) UART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART1_DR >> 0) & 0x1FF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART1_DR  ------------------------------------
// SVD Line: 6658

//  <rtree> SFDITEM_REG__UART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Data Register </i>
//    <loc> ( (unsigned int)((UART1_DR >> 0) & 0xFFFFFFFF), ((UART1_DR = (UART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART1_FITR  -------------------------------
// SVD Line: 6675

unsigned int UART1_FITR __AT (0x40013820);



// -------------------------------  Field Item: UART1_FITR_FIT  -----------------------------------
// SVD Line: 6684

//  <item> SFDITEM_FIELD__UART1_FITR_FIT
//    <name> FIT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013820) Frame interval time </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART1_FITR >> 0) & 0xFF), ((UART1_FITR = (UART1_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART1_FITR  -----------------------------------
// SVD Line: 6675

//  <rtree> SFDITEM_REG__UART1_FITR
//    <name> FITR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013820) Frame Interval Time Configuration Register </i>
//    <loc> ( (unsigned int)((UART1_FITR >> 0) & 0xFFFFFFFF), ((UART1_FITR = (UART1_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART1_FITR_FIT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART1  -------------------------------------
// SVD Line: 6434

//  <view> UART1
//    <name> UART1 </name>
//    <item> SFDITEM_REG__UART1_CR </item>
//    <item> SFDITEM_REG__UART1_BRR </item>
//    <item> SFDITEM_REG__UART1_IER </item>
//    <item> SFDITEM_REG__UART1_SR </item>
//    <item> SFDITEM_REG__UART1_DR </item>
//    <item> SFDITEM_REG__UART1_FITR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPUART0_CR  -------------------------------
// SVD Line: 6705

unsigned int LPUART0_CR __AT (0x40004000);



// --------------------------------  Field Item: LPUART0_CR_EN  -----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__LPUART0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004000) UART enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_CR_RE  -----------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__LPUART0_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004000) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_CR_RXDMAE  ---------------------------------
// SVD Line: 6726

//  <item> SFDITEM_FIELD__LPUART0_CR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004000) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.2..2> RXDMAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_CR_TXDMAE  ---------------------------------
// SVD Line: 6732

//  <item> SFDITEM_FIELD__LPUART0_CR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004000) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.3..3> TXDMAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_CR_WP  -----------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__LPUART0_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004000) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_CR >> 4) & 0x7), ((LPUART0_CR = (LPUART0_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_STOP  ----------------------------------
// SVD Line: 6744

//  <item> SFDITEM_FIELD__LPUART0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40004000) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_CR >> 8) & 0x3), ((LPUART0_CR = (LPUART0_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_BSY  -----------------------------------
// SVD Line: 6750

//  <item> SFDITEM_FIELD__LPUART0_CR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004000) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_RXP  -----------------------------------
// SVD Line: 6756

//  <item> SFDITEM_FIELD__LPUART0_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004000) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_TXP  -----------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__LPUART0_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004000) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_SLME  ----------------------------------
// SVD Line: 6768

//  <item> SFDITEM_FIELD__LPUART0_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004000) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_SLDS  ----------------------------------
// SVD Line: 6774

//  <item> SFDITEM_FIELD__LPUART0_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40004000) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_LPWU  ----------------------------------
// SVD Line: 6780

//  <item> SFDITEM_FIELD__LPUART0_CR_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004000) Low power mode wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.26..26> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_LBM  -----------------------------------
// SVD Line: 6786

//  <item> SFDITEM_FIELD__LPUART0_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004000) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_CR  -----------------------------------
// SVD Line: 6705

//  <rtree> SFDITEM_REG__LPUART0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004000) Control Register </i>
//    <loc> ( (unsigned int)((LPUART0_CR >> 0) & 0xFFFFFFFF), ((LPUART0_CR = (LPUART0_CR & ~(0x8433837FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8433837F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_CR_EN </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_RE </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_RXDMAE </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_TXDMAE </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_WP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_STOP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_BSY </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_RXP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_TXP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_SLME </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_SLDS </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_LPWU </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_LBM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART0_BRR  -------------------------------
// SVD Line: 6794

unsigned int LPUART0_BRR __AT (0x40004008);



// -------------------------------  Field Item: LPUART0_BRR_BR  -----------------------------------
// SVD Line: 6803

//  <item> SFDITEM_FIELD__LPUART0_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004008) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART0_BRR >> 0) & 0xFFFF), ((LPUART0_BRR = (LPUART0_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_BRR_SR  -----------------------------------
// SVD Line: 6809

//  <item> SFDITEM_FIELD__LPUART0_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40004008) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_BRR >> 16) & 0x7), ((LPUART0_BRR = (LPUART0_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_BRR  ----------------------------------
// SVD Line: 6794

//  <rtree> SFDITEM_REG__LPUART0_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004008) Baud Rate Register </i>
//    <loc> ( (unsigned int)((LPUART0_BRR >> 0) & 0xFFFFFFFF), ((LPUART0_BRR = (LPUART0_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_BRR_BR </item>
//    <item> SFDITEM_FIELD__LPUART0_BRR_SR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART0_IER  -------------------------------
// SVD Line: 6817

unsigned int LPUART0_IER __AT (0x40004010);



// ------------------------------  Field Item: LPUART0_IER_RXNE  ----------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__LPUART0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004010) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_IER_IDLE  ----------------------------------
// SVD Line: 6832

//  <item> SFDITEM_FIELD__LPUART0_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004010) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_PE  -----------------------------------
// SVD Line: 6838

//  <item> SFDITEM_FIELD__LPUART0_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004010) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_FE  -----------------------------------
// SVD Line: 6844

//  <item> SFDITEM_FIELD__LPUART0_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004010) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_TXE  ----------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__LPUART0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004010) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_TXC  ----------------------------------
// SVD Line: 6856

//  <item> SFDITEM_FIELD__LPUART0_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004010) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_IER_LPWU  ----------------------------------
// SVD Line: 6862

//  <item> SFDITEM_FIELD__LPUART0_IER_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004010) Low power wakeup interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_IER  ----------------------------------
// SVD Line: 6817

//  <rtree> SFDITEM_REG__LPUART0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004010) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPUART0_IER >> 0) & 0xFFFFFFFF), ((LPUART0_IER = (LPUART0_IER & ~(0x2971UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2971) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_PE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_FE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_TXE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_TXC </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART0_SR  -------------------------------
// SVD Line: 6870

unsigned int LPUART0_SR __AT (0x40004014);



// -------------------------------  Field Item: LPUART0_SR_RXNE  ----------------------------------
// SVD Line: 6879

//  <item> SFDITEM_FIELD__LPUART0_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004014) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_IDLE  ----------------------------------
// SVD Line: 6886

//  <item> SFDITEM_FIELD__LPUART0_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004014) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_SR_PE  -----------------------------------
// SVD Line: 6893

//  <item> SFDITEM_FIELD__LPUART0_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004014) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_SR_FE  -----------------------------------
// SVD Line: 6900

//  <item> SFDITEM_FIELD__LPUART0_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004014) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_TXE  -----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__LPUART0_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004014) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_TXC  -----------------------------------
// SVD Line: 6914

//  <item> SFDITEM_FIELD__LPUART0_SR_TXC
//    <name> TXC </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004014) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_LPWU  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__LPUART0_SR_LPWU
//    <name> LPWU </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40004014) Low power wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_SR  -----------------------------------
// SVD Line: 6870

//  <rtree> SFDITEM_REG__LPUART0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004014) Status Register </i>
//    <loc> ( (unsigned int)((LPUART0_SR >> 0) & 0xFFFFFFFF), ((LPUART0_SR = (LPUART0_SR & ~(0x71UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_PE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_FE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_TXE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_TXC </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART0_DR  -------------------------------
// SVD Line: 6930

unsigned int LPUART0_DR __AT (0x40004018);



// --------------------------------  Field Item: LPUART0_DR_DR  -----------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__LPUART0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004018) UART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART0_DR >> 0) & 0x1FF), ((LPUART0_DR = (LPUART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_DR  -----------------------------------
// SVD Line: 6930

//  <rtree> SFDITEM_REG__LPUART0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004018) Data Register </i>
//    <loc> ( (unsigned int)((LPUART0_DR >> 0) & 0xFFFFFFFF), ((LPUART0_DR = (LPUART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_DR_DR </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: LPUART0  ------------------------------------
// SVD Line: 6694

//  <view> LPUART0
//    <name> LPUART0 </name>
//    <item> SFDITEM_REG__LPUART0_CR </item>
//    <item> SFDITEM_REG__LPUART0_BRR </item>
//    <item> SFDITEM_REG__LPUART0_IER </item>
//    <item> SFDITEM_REG__LPUART0_SR </item>
//    <item> SFDITEM_REG__LPUART0_DR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPUART1_CR  -------------------------------
// SVD Line: 6705

unsigned int LPUART1_CR __AT (0x40004C00);



// --------------------------------  Field Item: LPUART1_CR_EN  -----------------------------------
// SVD Line: 6714

//  <item> SFDITEM_FIELD__LPUART1_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C00) UART enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART1_CR_RE  -----------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__LPUART1_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C00) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART1_CR_RXDMAE  ---------------------------------
// SVD Line: 6726

//  <item> SFDITEM_FIELD__LPUART1_CR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C00) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.2..2> RXDMAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART1_CR_TXDMAE  ---------------------------------
// SVD Line: 6732

//  <item> SFDITEM_FIELD__LPUART1_CR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C00) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.3..3> TXDMAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART1_CR_WP  -----------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__LPUART1_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004C00) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART1_CR >> 4) & 0x7), ((LPUART1_CR = (LPUART1_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_STOP  ----------------------------------
// SVD Line: 6744

//  <item> SFDITEM_FIELD__LPUART1_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40004C00) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART1_CR >> 8) & 0x3), ((LPUART1_CR = (LPUART1_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_BSY  -----------------------------------
// SVD Line: 6750

//  <item> SFDITEM_FIELD__LPUART1_CR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004C00) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_RXP  -----------------------------------
// SVD Line: 6756

//  <item> SFDITEM_FIELD__LPUART1_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004C00) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_TXP  -----------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__LPUART1_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004C00) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_SLME  ----------------------------------
// SVD Line: 6768

//  <item> SFDITEM_FIELD__LPUART1_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004C00) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_SLDS  ----------------------------------
// SVD Line: 6774

//  <item> SFDITEM_FIELD__LPUART1_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40004C00) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_LPWU  ----------------------------------
// SVD Line: 6780

//  <item> SFDITEM_FIELD__LPUART1_CR_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004C00) Low power mode wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.26..26> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_CR_LBM  -----------------------------------
// SVD Line: 6786

//  <item> SFDITEM_FIELD__LPUART1_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004C00) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART1_CR  -----------------------------------
// SVD Line: 6705

//  <rtree> SFDITEM_REG__LPUART1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C00) Control Register </i>
//    <loc> ( (unsigned int)((LPUART1_CR >> 0) & 0xFFFFFFFF), ((LPUART1_CR = (LPUART1_CR & ~(0x8433837FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8433837F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART1_CR_EN </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_RE </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_RXDMAE </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_TXDMAE </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_WP </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_STOP </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_BSY </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_RXP </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_TXP </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_SLME </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_SLDS </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_LPWU </item>
//    <item> SFDITEM_FIELD__LPUART1_CR_LBM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART1_BRR  -------------------------------
// SVD Line: 6794

unsigned int LPUART1_BRR __AT (0x40004C08);



// -------------------------------  Field Item: LPUART1_BRR_BR  -----------------------------------
// SVD Line: 6803

//  <item> SFDITEM_FIELD__LPUART1_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004C08) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART1_BRR >> 0) & 0xFFFF), ((LPUART1_BRR = (LPUART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_BRR_SR  -----------------------------------
// SVD Line: 6809

//  <item> SFDITEM_FIELD__LPUART1_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40004C08) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART1_BRR >> 16) & 0x7), ((LPUART1_BRR = (LPUART1_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART1_BRR  ----------------------------------
// SVD Line: 6794

//  <rtree> SFDITEM_REG__LPUART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C08) Baud Rate Register </i>
//    <loc> ( (unsigned int)((LPUART1_BRR >> 0) & 0xFFFFFFFF), ((LPUART1_BRR = (LPUART1_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART1_BRR_BR </item>
//    <item> SFDITEM_FIELD__LPUART1_BRR_SR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART1_IER  -------------------------------
// SVD Line: 6817

unsigned int LPUART1_IER __AT (0x40004C10);



// ------------------------------  Field Item: LPUART1_IER_RXNE  ----------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__LPUART1_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C10) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART1_IER_IDLE  ----------------------------------
// SVD Line: 6832

//  <item> SFDITEM_FIELD__LPUART1_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C10) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_IER_PE  -----------------------------------
// SVD Line: 6838

//  <item> SFDITEM_FIELD__LPUART1_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C10) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_IER_FE  -----------------------------------
// SVD Line: 6844

//  <item> SFDITEM_FIELD__LPUART1_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C10) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_IER_TXE  ----------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__LPUART1_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C10) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_IER_TXC  ----------------------------------
// SVD Line: 6856

//  <item> SFDITEM_FIELD__LPUART1_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C10) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART1_IER_LPWU  ----------------------------------
// SVD Line: 6862

//  <item> SFDITEM_FIELD__LPUART1_IER_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004C10) Low power wakeup interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_IER ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART1_IER  ----------------------------------
// SVD Line: 6817

//  <rtree> SFDITEM_REG__LPUART1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C10) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPUART1_IER >> 0) & 0xFFFFFFFF), ((LPUART1_IER = (LPUART1_IER & ~(0x2971UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2971) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART1_IER_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_PE </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_FE </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_TXE </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_TXC </item>
//    <item> SFDITEM_FIELD__LPUART1_IER_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART1_SR  -------------------------------
// SVD Line: 6870

unsigned int LPUART1_SR __AT (0x40004C14);



// -------------------------------  Field Item: LPUART1_SR_RXNE  ----------------------------------
// SVD Line: 6879

//  <item> SFDITEM_FIELD__LPUART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C14) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_SR_IDLE  ----------------------------------
// SVD Line: 6886

//  <item> SFDITEM_FIELD__LPUART1_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C14) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART1_SR_PE  -----------------------------------
// SVD Line: 6893

//  <item> SFDITEM_FIELD__LPUART1_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C14) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART1_SR_FE  -----------------------------------
// SVD Line: 6900

//  <item> SFDITEM_FIELD__LPUART1_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C14) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_SR_TXE  -----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__LPUART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004C14) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_SR_TXC  -----------------------------------
// SVD Line: 6914

//  <item> SFDITEM_FIELD__LPUART1_SR_TXC
//    <name> TXC </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004C14) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART1_SR_LPWU  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__LPUART1_SR_LPWU
//    <name> LPWU </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40004C14) Low power wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART1_SR ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART1_SR  -----------------------------------
// SVD Line: 6870

//  <rtree> SFDITEM_REG__LPUART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C14) Status Register </i>
//    <loc> ( (unsigned int)((LPUART1_SR >> 0) & 0xFFFFFFFF), ((LPUART1_SR = (LPUART1_SR & ~(0x71UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_PE </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_FE </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_TXC </item>
//    <item> SFDITEM_FIELD__LPUART1_SR_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART1_DR  -------------------------------
// SVD Line: 6930

unsigned int LPUART1_DR __AT (0x40004C18);



// --------------------------------  Field Item: LPUART1_DR_DR  -----------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__LPUART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004C18) UART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART1_DR >> 0) & 0x1FF), ((LPUART1_DR = (LPUART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART1_DR  -----------------------------------
// SVD Line: 6930

//  <rtree> SFDITEM_REG__LPUART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C18) Data Register </i>
//    <loc> ( (unsigned int)((LPUART1_DR >> 0) & 0xFFFFFFFF), ((LPUART1_DR = (LPUART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART1_DR_DR </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: LPUART1  ------------------------------------
// SVD Line: 6949

//  <view> LPUART1
//    <name> LPUART1 </name>
//    <item> SFDITEM_REG__LPUART1_CR </item>
//    <item> SFDITEM_REG__LPUART1_BRR </item>
//    <item> SFDITEM_REG__LPUART1_IER </item>
//    <item> SFDITEM_REG__LPUART1_SR </item>
//    <item> SFDITEM_REG__LPUART1_DR </item>
//  </view>
//  


// -----------------------------  Register Item Address: OPA0_CR1  --------------------------------
// SVD Line: 6964

unsigned int OPA0_CR1 __AT (0x40015C00);



// ---------------------------------  Field Item: OPA0_CR1_EN  ------------------------------------
// SVD Line: 6973

//  <item> SFDITEM_FIELD__OPA0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015C00) OPA enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INP0E  -----------------------------------
// SVD Line: 6979

//  <item> SFDITEM_FIELD__OPA0_CR1_INP0E
//    <name> INP0E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40015C00) OPA positive intput 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.16..16> INP0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INP1E  -----------------------------------
// SVD Line: 6985

//  <item> SFDITEM_FIELD__OPA0_CR1_INP1E
//    <name> INP1E </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40015C00) OPA positive intput 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.17..17> INP1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INP2E  -----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__OPA0_CR1_INP2E
//    <name> INP2E </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40015C00) OPA positive intput 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.18..18> INP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INN0E  -----------------------------------
// SVD Line: 6997

//  <item> SFDITEM_FIELD__OPA0_CR1_INN0E
//    <name> INN0E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40015C00) OPA negative intput 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.20..20> INN0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INN1E  -----------------------------------
// SVD Line: 7003

//  <item> SFDITEM_FIELD__OPA0_CR1_INN1E
//    <name> INN1E </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40015C00) OPA negative intput 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.21..21> INN1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INN2E  -----------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__OPA0_CR1_INN2E
//    <name> INN2E </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40015C00) OPA negative intput 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.22..22> INN2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_INN3E  -----------------------------------
// SVD Line: 7015

//  <item> SFDITEM_FIELD__OPA0_CR1_INN3E
//    <name> INN3E </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40015C00) OPA negative intput 3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.23..23> INN3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_OUT0E  -----------------------------------
// SVD Line: 7021

//  <item> SFDITEM_FIELD__OPA0_CR1_OUT0E
//    <name> OUT0E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40015C00) OPA output 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.24..24> OUT0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_OUT1E  -----------------------------------
// SVD Line: 7027

//  <item> SFDITEM_FIELD__OPA0_CR1_OUT1E
//    <name> OUT1E </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40015C00) OPA output 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.25..25> OUT1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_OUT2E  -----------------------------------
// SVD Line: 7033

//  <item> SFDITEM_FIELD__OPA0_CR1_OUT2E
//    <name> OUT2E </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40015C00) OPA output 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.26..26> OUT2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA0_CR1_OUT3E  -----------------------------------
// SVD Line: 7039

//  <item> SFDITEM_FIELD__OPA0_CR1_OUT3E
//    <name> OUT3E </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40015C00) OPA output 3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.27..27> OUT3E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA0_CR1  ------------------------------------
// SVD Line: 6964

//  <rtree> SFDITEM_REG__OPA0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015C00) Control Register 1 </i>
//    <loc> ( (unsigned int)((OPA0_CR1 >> 0) & 0xFFFFFFFF), ((OPA0_CR1 = (OPA0_CR1 & ~(0xFF70001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF70001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA0_CR1_EN </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INP0E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INP1E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INP2E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INN0E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INN1E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INN2E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_INN3E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_OUT0E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_OUT1E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_OUT2E </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_OUT3E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA0_CR2  --------------------------------
// SVD Line: 7047

unsigned int OPA0_CR2 __AT (0x40015C04);



// --------------------------------  Field Item: OPA0_CR2_CALE  -----------------------------------
// SVD Line: 7056

//  <item> SFDITEM_FIELD__OPA0_CR2_CALE
//    <name> CALE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015C04) Calibration mode enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA0_CR2 >> 0) & 0x3), ((OPA0_CR2 = (OPA0_CR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA0_CR2_ACMS  -----------------------------------
// SVD Line: 7062

//  <item> SFDITEM_FIELD__OPA0_CR2_ACMS
//    <name> ACMS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40015C04) Automatic calibration mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR2 ) </loc>
//      <o.4..4> ACMS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA0_CR2  ------------------------------------
// SVD Line: 7047

//  <rtree> SFDITEM_REG__OPA0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015C04) Control Register 2 </i>
//    <loc> ( (unsigned int)((OPA0_CR2 >> 0) & 0xFFFFFFFF), ((OPA0_CR2 = (OPA0_CR2 & ~(0x13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA0_CR2_CALE </item>
//    <item> SFDITEM_FIELD__OPA0_CR2_ACMS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA0_OTR  --------------------------------
// SVD Line: 7070

unsigned int OPA0_OTR __AT (0x40015C08);



// --------------------------------  Field Item: OPA0_OTR_TRIM  -----------------------------------
// SVD Line: 7078

//  <item> SFDITEM_FIELD__OPA0_OTR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40015C08) Offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA0_OTR >> 0) & 0x1F), ((OPA0_OTR = (OPA0_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA0_OTR_CAL  ------------------------------------
// SVD Line: 7085

//  <item> SFDITEM_FIELD__OPA0_OTR_CAL
//    <name> CAL </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40015C08) OPA calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_OTR ) </loc>
//      <o.8..8> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA0_OTR_OTF  ------------------------------------
// SVD Line: 7092

//  <item> SFDITEM_FIELD__OPA0_OTR_OTF
//    <name> OTF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40015C08) Offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_OTR ) </loc>
//      <o.16..16> OTF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA0_OTR  ------------------------------------
// SVD Line: 7070

//  <rtree> SFDITEM_REG__OPA0_OTR
//    <name> OTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015C08) Offset Trimming Register </i>
//    <loc> ( (unsigned int)((OPA0_OTR >> 0) & 0xFFFFFFFF), ((OPA0_OTR = (OPA0_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA0_OTR_TRIM </item>
//    <item> SFDITEM_FIELD__OPA0_OTR_CAL </item>
//    <item> SFDITEM_FIELD__OPA0_OTR_OTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: OPA0  -------------------------------------
// SVD Line: 6953

//  <view> OPA0
//    <name> OPA0 </name>
//    <item> SFDITEM_REG__OPA0_CR1 </item>
//    <item> SFDITEM_REG__OPA0_CR2 </item>
//    <item> SFDITEM_REG__OPA0_OTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: OPA1_CR1  --------------------------------
// SVD Line: 7114

unsigned int OPA1_CR1 __AT (0x40015D00);



// ---------------------------------  Field Item: OPA1_CR1_EN  ------------------------------------
// SVD Line: 7123

//  <item> SFDITEM_FIELD__OPA1_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015D00) OPA enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INP0E  -----------------------------------
// SVD Line: 7129

//  <item> SFDITEM_FIELD__OPA1_CR1_INP0E
//    <name> INP0E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40015D00) OPA positive intput 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.16..16> INP0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INP1E  -----------------------------------
// SVD Line: 7135

//  <item> SFDITEM_FIELD__OPA1_CR1_INP1E
//    <name> INP1E </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40015D00) OPA positive intput 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.17..17> INP1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INP2E  -----------------------------------
// SVD Line: 7141

//  <item> SFDITEM_FIELD__OPA1_CR1_INP2E
//    <name> INP2E </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40015D00) OPA positive intput 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.18..18> INP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INN0E  -----------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__OPA1_CR1_INN0E
//    <name> INN0E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40015D00) OPA negative intput 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.20..20> INN0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INN1E  -----------------------------------
// SVD Line: 7153

//  <item> SFDITEM_FIELD__OPA1_CR1_INN1E
//    <name> INN1E </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40015D00) OPA negative intput 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.21..21> INN1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INN2E  -----------------------------------
// SVD Line: 7159

//  <item> SFDITEM_FIELD__OPA1_CR1_INN2E
//    <name> INN2E </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40015D00) OPA negative intput 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.22..22> INN2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_INN3E  -----------------------------------
// SVD Line: 7165

//  <item> SFDITEM_FIELD__OPA1_CR1_INN3E
//    <name> INN3E </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40015D00) OPA negative intput 3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.23..23> INN3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_OUT0E  -----------------------------------
// SVD Line: 7171

//  <item> SFDITEM_FIELD__OPA1_CR1_OUT0E
//    <name> OUT0E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40015D00) OPA output 0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.24..24> OUT0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_OUT1E  -----------------------------------
// SVD Line: 7177

//  <item> SFDITEM_FIELD__OPA1_CR1_OUT1E
//    <name> OUT1E </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40015D00) OPA output 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.25..25> OUT1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_OUT2E  -----------------------------------
// SVD Line: 7183

//  <item> SFDITEM_FIELD__OPA1_CR1_OUT2E
//    <name> OUT2E </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40015D00) OPA output 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.26..26> OUT2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: OPA1_CR1_OUT3E  -----------------------------------
// SVD Line: 7189

//  <item> SFDITEM_FIELD__OPA1_CR1_OUT3E
//    <name> OUT3E </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40015D00) OPA output 3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.27..27> OUT3E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA1_CR1_VGE  ------------------------------------
// SVD Line: 7195

//  <item> SFDITEM_FIELD__OPA1_CR1_VGE
//    <name> VGE </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40015D00) OPA virtual ground enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.28..28> VGE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA1_CR1  ------------------------------------
// SVD Line: 7114

//  <rtree> SFDITEM_REG__OPA1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015D00) Control Register 1 </i>
//    <loc> ( (unsigned int)((OPA1_CR1 >> 0) & 0xFFFFFFFF), ((OPA1_CR1 = (OPA1_CR1 & ~(0x1FF70001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF70001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA1_CR1_EN </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INP0E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INP1E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INP2E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INN0E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INN1E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INN2E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_INN3E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_OUT0E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_OUT1E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_OUT2E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_OUT3E </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_VGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA1_CR2  --------------------------------
// SVD Line: 7203

unsigned int OPA1_CR2 __AT (0x40015D04);



// --------------------------------  Field Item: OPA1_CR2_CALE  -----------------------------------
// SVD Line: 7212

//  <item> SFDITEM_FIELD__OPA1_CR2_CALE
//    <name> CALE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015D04) Calibration mode enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA1_CR2 >> 0) & 0x3), ((OPA1_CR2 = (OPA1_CR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA1_CR2_ACMS  -----------------------------------
// SVD Line: 7218

//  <item> SFDITEM_FIELD__OPA1_CR2_ACMS
//    <name> ACMS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40015D04) Automatic calibration mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR2 ) </loc>
//      <o.4..4> ACMS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA1_CR2  ------------------------------------
// SVD Line: 7203

//  <rtree> SFDITEM_REG__OPA1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015D04) Control Register 2 </i>
//    <loc> ( (unsigned int)((OPA1_CR2 >> 0) & 0xFFFFFFFF), ((OPA1_CR2 = (OPA1_CR2 & ~(0x13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA1_CR2_CALE </item>
//    <item> SFDITEM_FIELD__OPA1_CR2_ACMS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA1_OTR  --------------------------------
// SVD Line: 7226

unsigned int OPA1_OTR __AT (0x40015D08);



// --------------------------------  Field Item: OPA1_OTR_TRIM  -----------------------------------
// SVD Line: 7234

//  <item> SFDITEM_FIELD__OPA1_OTR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40015D08) Offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA1_OTR >> 0) & 0x1F), ((OPA1_OTR = (OPA1_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA1_OTR_CAL  ------------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__OPA1_OTR_CAL
//    <name> CAL </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40015D08) OPA calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_OTR ) </loc>
//      <o.8..8> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA1_OTR_OTF  ------------------------------------
// SVD Line: 7248

//  <item> SFDITEM_FIELD__OPA1_OTR_OTF
//    <name> OTF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40015D08) Offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_OTR ) </loc>
//      <o.16..16> OTF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA1_OTR  ------------------------------------
// SVD Line: 7226

//  <rtree> SFDITEM_REG__OPA1_OTR
//    <name> OTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015D08) Offset Trimming Register </i>
//    <loc> ( (unsigned int)((OPA1_OTR >> 0) & 0xFFFFFFFF), ((OPA1_OTR = (OPA1_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA1_OTR_TRIM </item>
//    <item> SFDITEM_FIELD__OPA1_OTR_CAL </item>
//    <item> SFDITEM_FIELD__OPA1_OTR_OTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: OPA1  -------------------------------------
// SVD Line: 7103

//  <view> OPA1
//    <name> OPA1 </name>
//    <item> SFDITEM_REG__OPA1_CR1 </item>
//    <item> SFDITEM_REG__OPA1_CR2 </item>
//    <item> SFDITEM_REG__OPA1_OTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: DAC0_CR1  --------------------------------
// SVD Line: 7270

unsigned int DAC0_CR1 __AT (0x40011800);



// ---------------------------------  Field Item: DAC0_CR1_EN  ------------------------------------
// SVD Line: 7279

//  <item> SFDITEM_FIELD__DAC0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011800) DAC enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DAC0_CR1_ALIGN  -----------------------------------
// SVD Line: 7285

//  <item> SFDITEM_FIELD__DAC0_CR1_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011800) DAC data align </i>
//    <check> 
//      <loc> ( (unsigned int) DAC0_CR1 ) </loc>
//      <o.4..4> ALIGN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DAC0_CR1_RVSPS  -----------------------------------
// SVD Line: 7291

//  <item> SFDITEM_FIELD__DAC0_CR1_RVSPS
//    <name> RVSPS </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011800) DAC reference voltage source positive selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC0_CR1 >> 8) & 0x3), ((DAC0_CR1 = (DAC0_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DAC0_CR1_PM  ------------------------------------
// SVD Line: 7297

//  <item> SFDITEM_FIELD__DAC0_CR1_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011800) DAC power mode </i>
//    <check> 
//      <loc> ( (unsigned int) DAC0_CR1 ) </loc>
//      <o.16..16> PM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC0_CR1_OE  ------------------------------------
// SVD Line: 7303

//  <item> SFDITEM_FIELD__DAC0_CR1_OE
//    <name> OE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40011800) DAC output enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC0_CR1 ) </loc>
//      <o.20..20> OE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DAC0_CR1  ------------------------------------
// SVD Line: 7270

//  <rtree> SFDITEM_REG__DAC0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011800) Control Register 1 </i>
//    <loc> ( (unsigned int)((DAC0_CR1 >> 0) & 0xFFFFFFFF), ((DAC0_CR1 = (DAC0_CR1 & ~(0x110311UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x110311) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC0_CR1_EN </item>
//    <item> SFDITEM_FIELD__DAC0_CR1_ALIGN </item>
//    <item> SFDITEM_FIELD__DAC0_CR1_RVSPS </item>
//    <item> SFDITEM_FIELD__DAC0_CR1_PM </item>
//    <item> SFDITEM_FIELD__DAC0_CR1_OE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC0_DR  ---------------------------------
// SVD Line: 7311

unsigned int DAC0_DR __AT (0x40011804);



// --------------------------------  Field Item: DAC0_DR_DATA  ------------------------------------
// SVD Line: 7320

//  <item> SFDITEM_FIELD__DAC0_DR_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40011804) LDAC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC0_DR >> 0) & 0xFFFF), ((DAC0_DR = (DAC0_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: DAC0_DR  ------------------------------------
// SVD Line: 7311

//  <rtree> SFDITEM_REG__DAC0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011804) Data Register </i>
//    <loc> ( (unsigned int)((DAC0_DR >> 0) & 0xFFFFFFFF), ((DAC0_DR = (DAC0_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC0_DR_DATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC0_CR2  --------------------------------
// SVD Line: 7328

unsigned int DAC0_CR2 __AT (0x40011850);



// --------------------------------  Field Item: DAC0_CR2_OFE  ------------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__DAC0_CR2_OFE
//    <name> OFE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011850) DAC output MFB filter enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC0_CR2 ) </loc>
//      <o.0..0> OFE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC0_CR2_FCFS  -----------------------------------
// SVD Line: 7343

//  <item> SFDITEM_FIELD__DAC0_CR2_FCFS
//    <name> FCFS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40011850) MFB filter cutoff frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC0_CR2 >> 8) & 0xF), ((DAC0_CR2 = (DAC0_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC0_CR2  ------------------------------------
// SVD Line: 7328

//  <rtree> SFDITEM_REG__DAC0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011850) Control Register 2 </i>
//    <loc> ( (unsigned int)((DAC0_CR2 >> 0) & 0xFFFFFFFF), ((DAC0_CR2 = (DAC0_CR2 & ~(0xF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC0_CR2_OFE </item>
//    <item> SFDITEM_FIELD__DAC0_CR2_FCFS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DAC0  -------------------------------------
// SVD Line: 7259

//  <view> DAC0
//    <name> DAC0 </name>
//    <item> SFDITEM_REG__DAC0_CR1 </item>
//    <item> SFDITEM_REG__DAC0_DR </item>
//    <item> SFDITEM_REG__DAC0_CR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: IFMC_CR1  --------------------------------
// SVD Line: 7364

unsigned int IFMC_CR1 __AT (0x40000000);



// --------------------------------  Field Item: IFMC_CR1_WAIT  -----------------------------------
// SVD Line: 7373

//  <item> SFDITEM_FIELD__IFMC_CR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000000) instruction fetch wait cycle </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_CR1 >> 0) & 0x7), ((IFMC_CR1 = (IFMC_CR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR1_AINC  -----------------------------------
// SVD Line: 7379

//  <item> SFDITEM_FIELD__IFMC_CR1_AINC
//    <name> AINC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Address auto increment control </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR1 ) </loc>
//      <o.4..4> AINC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR1  ------------------------------------
// SVD Line: 7364

//  <rtree> SFDITEM_REG__IFMC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) Control Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_CR1 >> 0) & 0xFFFFFFFF), ((IFMC_CR1 = (IFMC_CR1 & ~(0x17UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR1_WAIT </item>
//    <item> SFDITEM_FIELD__IFMC_CR1_AINC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_CR2  --------------------------------
// SVD Line: 7387

unsigned int IFMC_CR2 __AT (0x40000004);



// ---------------------------------  Field Item: IFMC_CR2_PG  ------------------------------------
// SVD Line: 7396

//  <item> SFDITEM_FIELD__IFMC_CR2_PG
//    <name> PG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000004) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_PER  ------------------------------------
// SVD Line: 7402

//  <item> SFDITEM_FIELD__IFMC_CR2_PER
//    <name> PER </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000004) Pageerase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_MER  ------------------------------------
// SVD Line: 7408

//  <item> SFDITEM_FIELD__IFMC_CR2_MER
//    <name> MER </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000004) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR2  ------------------------------------
// SVD Line: 7387

//  <rtree> SFDITEM_REG__IFMC_CR2
//    <name> CR2 </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000004) Control Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_CR2 >> 0) & 0xFFFFFFFF), ((IFMC_CR2 = (IFMC_CR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR2_PG </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_PER </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_MER </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IFMC_PSCR  --------------------------------
// SVD Line: 7416

unsigned int IFMC_PSCR __AT (0x40000008);



// --------------------------------  Field Item: IFMC_PSCR_PSC  -----------------------------------
// SVD Line: 7425

//  <item> SFDITEM_FIELD__IFMC_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000008) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_PSCR >> 0) & 0xFF), ((IFMC_PSCR = (IFMC_PSCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_PSCR  -----------------------------------
// SVD Line: 7416

//  <rtree> SFDITEM_REG__IFMC_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) Prescaler Register </i>
//    <loc> ( (unsigned int)((IFMC_PSCR >> 0) & 0xFFFFFFFF), ((IFMC_PSCR = (IFMC_PSCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_PSCR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR1  --------------------------------
// SVD Line: 7433

unsigned int IFMC_KR1 __AT (0x4000000C);



// --------------------------------  Field Item: IFMC_KR1_AREA  -----------------------------------
// SVD Line: 7441

//  <item> SFDITEM_FIELD__IFMC_KR1_AREA
//    <name> AREA </name>
//    <r> 
//    <i> [Bits 2..0] RO (@ 0x4000000C) IFMC operation area </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_KR1 >> 0) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR1_LOCK  -----------------------------------
// SVD Line: 7448

//  <item> SFDITEM_FIELD__IFMC_KR1_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000000C) Register lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR1 ) </loc>
//      <o.16..16> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR1  ------------------------------------
// SVD Line: 7433

//  <rtree> SFDITEM_REG__IFMC_KR1
//    <name> KR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) Key Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_KR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR1_AREA </item>
//    <item> SFDITEM_FIELD__IFMC_KR1_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR2  --------------------------------
// SVD Line: 7457

unsigned int IFMC_KR2 __AT (0x40000010);



// -------------------------------  Field Item: IFMC_KR2_LOCK1  -----------------------------------
// SVD Line: 7465

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK1
//    <name> LOCK1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40000010) Register lock status 1 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.0..0> LOCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_KR2_LOCK2  -----------------------------------
// SVD Line: 7472

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK2
//    <name> LOCK2 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000010) Register lock status 2 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.16..16> LOCK2
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR2  ------------------------------------
// SVD Line: 7457

//  <rtree> SFDITEM_REG__IFMC_KR2
//    <name> KR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) Key Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_KR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK1 </item>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_IER  --------------------------------
// SVD Line: 7481

unsigned int IFMC_IER __AT (0x40000014);



// --------------------------------  Field Item: IFMC_IER_WCIE  -----------------------------------
// SVD Line: 7490

//  <item> SFDITEM_FIELD__IFMC_IER_WCIE
//    <name> WCIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000014) Write operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.0..0> WCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_PECIE  -----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__IFMC_IER_PECIE
//    <name> PECIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000014) Page erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.1..1> PECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_MECIE  -----------------------------------
// SVD Line: 7502

//  <item> SFDITEM_FIELD__IFMC_IER_MECIE
//    <name> MECIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000014) Mass erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.2..2> MECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_CERIE  -----------------------------------
// SVD Line: 7508

//  <item> SFDITEM_FIELD__IFMC_IER_CERIE
//    <name> CERIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000014) Operation command error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.4..4> CERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_AERIE  -----------------------------------
// SVD Line: 7514

//  <item> SFDITEM_FIELD__IFMC_IER_AERIE
//    <name> AERIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000014) Address error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.5..5> AERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_KERIE  -----------------------------------
// SVD Line: 7520

//  <item> SFDITEM_FIELD__IFMC_IER_KERIE
//    <name> KERIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000014) Key error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.6..6> KERIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_IER  ------------------------------------
// SVD Line: 7481

//  <rtree> SFDITEM_REG__IFMC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000014) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((IFMC_IER >> 0) & 0xFFFFFFFF), ((IFMC_IER = (IFMC_IER & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_IER_WCIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_PECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_MECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_CERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_AERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_KERIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_SR1  --------------------------------
// SVD Line: 7528

unsigned int IFMC_SR1 __AT (0x40000018);



// ---------------------------------  Field Item: IFMC_SR1_WC  ------------------------------------
// SVD Line: 7537

//  <item> SFDITEM_FIELD__IFMC_SR1_WC
//    <name> WC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000018) Write operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.0..0> WC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_PEC  ------------------------------------
// SVD Line: 7543

//  <item> SFDITEM_FIELD__IFMC_SR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000018) Page erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.1..1> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_MEC  ------------------------------------
// SVD Line: 7549

//  <item> SFDITEM_FIELD__IFMC_SR1_MEC
//    <name> MEC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Mass erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.2..2> MEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_CERR  -----------------------------------
// SVD Line: 7555

//  <item> SFDITEM_FIELD__IFMC_SR1_CERR
//    <name> CERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000018) Operation command error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.4..4> CERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_AERR  -----------------------------------
// SVD Line: 7561

//  <item> SFDITEM_FIELD__IFMC_SR1_AERR
//    <name> AERR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000018) Address error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.5..5> AERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_KERR  -----------------------------------
// SVD Line: 7567

//  <item> SFDITEM_FIELD__IFMC_SR1_KERR
//    <name> KERR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000018) Key error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.6..6> KERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_SR1  ------------------------------------
// SVD Line: 7528

//  <rtree> SFDITEM_REG__IFMC_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) Status Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_SR1 >> 0) & 0xFFFFFFFF), ((IFMC_SR1 = (IFMC_SR1 & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_SR1_WC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_PEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_MEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_CERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_AERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_KERR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_AR  ---------------------------------
// SVD Line: 7575

unsigned int IFMC_AR __AT (0x40000020);



// ---------------------------------  Field Item: IFMC_AR_AR  -------------------------------------
// SVD Line: 7584

//  <item> SFDITEM_FIELD__IFMC_AR_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) IFMC words addr </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IFMC_AR  ------------------------------------
// SVD Line: 7575

//  <rtree> SFDITEM_REG__IFMC_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) Address Register </i>
//    <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_AR_AR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_DR1  --------------------------------
// SVD Line: 7592

unsigned int IFMC_DR1 __AT (0x40000024);



// ---------------------------------  Field Item: IFMC_DR1_DR  ------------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__IFMC_DR1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) IFMC data </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_DR1  ------------------------------------
// SVD Line: 7592

//  <rtree> SFDITEM_REG__IFMC_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) Data Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_DR1_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IFMC_OPTCR  -------------------------------
// SVD Line: 7609

unsigned int IFMC_OPTCR __AT (0x40000030);



// -------------------------------  Field Item: IFMC_OPTCR_RDP  -----------------------------------
// SVD Line: 7618

//  <item> SFDITEM_FIELD__IFMC_OPTCR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000030) Read protect </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_OPTCR >> 0) & 0xFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: IFMC_OPTCR  -----------------------------------
// SVD Line: 7609

//  <rtree> SFDITEM_REG__IFMC_OPTCR
//    <name> OPTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000030) Option Control Register </i>
//    <loc> ( (unsigned int)((IFMC_OPTCR >> 0) & 0xFFFFFFFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_OPTCR_RDP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IFMC  -------------------------------------
// SVD Line: 7353

//  <view> IFMC
//    <name> IFMC </name>
//    <item> SFDITEM_REG__IFMC_CR1 </item>
//    <item> SFDITEM_REG__IFMC_CR2 </item>
//    <item> SFDITEM_REG__IFMC_PSCR </item>
//    <item> SFDITEM_REG__IFMC_KR1 </item>
//    <item> SFDITEM_REG__IFMC_KR2 </item>
//    <item> SFDITEM_REG__IFMC_IER </item>
//    <item> SFDITEM_REG__IFMC_SR1 </item>
//    <item> SFDITEM_REG__IFMC_AR </item>
//    <item> SFDITEM_REG__IFMC_DR1 </item>
//    <item> SFDITEM_REG__IFMC_OPTCR </item>
//  </view>
//  


// ------------------------------  Register Item Address: ES_CIR  ---------------------------------
// SVD Line: 7639

unsigned int ES_CIR __AT (0x40020800);



// --------------------------------  Field Item: ES_CIR_FSIZE  ------------------------------------
// SVD Line: 7648

//  <item> SFDITEM_FIELD__ES_CIR_FSIZE
//    <name> FSIZE </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40020800) Size of flash memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ES_CIR_SSIZE  ------------------------------------
// SVD Line: 7654

//  <item> SFDITEM_FIELD__ES_CIR_SSIZE
//    <name> SSIZE </name>
//    <r> 
//    <i> [Bits 7..4] RO (@ 0x40020800) Size of sram memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 4) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: ES_CIR_PACK  ------------------------------------
// SVD Line: 7660

//  <item> SFDITEM_FIELD__ES_CIR_PACK
//    <name> PACK </name>
//    <r> 
//    <i> [Bits 15..12] RO (@ 0x40020800) Package </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 12) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ES_CIR  -------------------------------------
// SVD Line: 7639

//  <rtree> SFDITEM_REG__ES_CIR
//    <name> CIR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020800) Chip Information Register </i>
//    <loc> ( (unsigned int)((ES_CIR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIR_FSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_SSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_PACK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR1  --------------------------------
// SVD Line: 7668

unsigned int ES_CIDR1 __AT (0x4002080C);



// --------------------------------  Field Item: ES_CIDR1_CID  ------------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__ES_CIDR1_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR1  ------------------------------------
// SVD Line: 7668

//  <rtree> SFDITEM_REG__ES_CIDR1
//    <name> CIDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID Register 1 </i>
//    <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR1_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR2  --------------------------------
// SVD Line: 7685

unsigned int ES_CIDR2 __AT (0x40020810);



// --------------------------------  Field Item: ES_CIDR2_CID  ------------------------------------
// SVD Line: 7694

//  <item> SFDITEM_FIELD__ES_CIDR2_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR2  ------------------------------------
// SVD Line: 7685

//  <rtree> SFDITEM_REG__ES_CIDR2
//    <name> CIDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID Register 2 </i>
//    <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR2_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR3  --------------------------------
// SVD Line: 7702

unsigned int ES_CIDR3 __AT (0x40020814);



// --------------------------------  Field Item: ES_CIDR3_CID  ------------------------------------
// SVD Line: 7711

//  <item> SFDITEM_FIELD__ES_CIDR3_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR3  ------------------------------------
// SVD Line: 7702

//  <rtree> SFDITEM_REG__ES_CIDR3
//    <name> CIDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID Register 3 </i>
//    <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR3_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR1  --------------------------------
// SVD Line: 7719

unsigned int ES_UDIR1 __AT (0x40020818);



// --------------------------------  Field Item: ES_UDIR1_INFO  -----------------------------------
// SVD Line: 7728

//  <item> SFDITEM_FIELD__ES_UDIR1_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR1  ------------------------------------
// SVD Line: 7719

//  <rtree> SFDITEM_REG__ES_UDIR1
//    <name> UDIR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-Defined Information Register 1 </i>
//    <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR1_INFO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR2  --------------------------------
// SVD Line: 7736

unsigned int ES_UDIR2 __AT (0x4002081C);



// --------------------------------  Field Item: ES_UDIR2_INFO  -----------------------------------
// SVD Line: 7745

//  <item> SFDITEM_FIELD__ES_UDIR2_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR2  ------------------------------------
// SVD Line: 7736

//  <rtree> SFDITEM_REG__ES_UDIR2
//    <name> UDIR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-Defined Information Register 2 </i>
//    <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR2_INFO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR3  --------------------------------
// SVD Line: 7753

unsigned int ES_UDIR3 __AT (0x40020820);



// --------------------------------  Field Item: ES_UDIR3_INFO  -----------------------------------
// SVD Line: 7762

//  <item> SFDITEM_FIELD__ES_UDIR3_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020820) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR3 >> 0) & 0xFFFFFFFF), ((ES_UDIR3 = (ES_UDIR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR3  ------------------------------------
// SVD Line: 7753

//  <rtree> SFDITEM_REG__ES_UDIR3
//    <name> UDIR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020820) User-Defined Information Register 3 </i>
//    <loc> ( (unsigned int)((ES_UDIR3 >> 0) & 0xFFFFFFFF), ((ES_UDIR3 = (ES_UDIR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR3_INFO </item>
//  </rtree>
//  


// -----------------------------------  Peripheral View: ES  --------------------------------------
// SVD Line: 7628

//  <view> ES
//    <name> ES </name>
//    <item> SFDITEM_REG__ES_CIR </item>
//    <item> SFDITEM_REG__ES_CIDR1 </item>
//    <item> SFDITEM_REG__ES_CIDR2 </item>
//    <item> SFDITEM_REG__ES_CIDR3 </item>
//    <item> SFDITEM_REG__ES_UDIR1 </item>
//    <item> SFDITEM_REG__ES_UDIR2 </item>
//    <item> SFDITEM_REG__ES_UDIR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: BEEP_CR  ---------------------------------
// SVD Line: 7783

unsigned int BEEP_CR __AT (0x40002800);



// ---------------------------------  Field Item: BEEP_CR_EN  -------------------------------------
// SVD Line: 7792

//  <item> SFDITEM_FIELD__BEEP_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) BEEP enable </i>
//    <check> 
//      <loc> ( (unsigned int) BEEP_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BEEP_CR_DIV  ------------------------------------
// SVD Line: 7798

//  <item> SFDITEM_FIELD__BEEP_CR_DIV
//    <name> DIV </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40002800) BEEP Clock divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((BEEP_CR >> 8) & 0xFF), ((BEEP_CR = (BEEP_CR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: BEEP_CR_HSCE  ------------------------------------
// SVD Line: 7804

//  <item> SFDITEM_FIELD__BEEP_CR_HSCE
//    <name> HSCE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002800) BEEP high sink current enable </i>
//    <check> 
//      <loc> ( (unsigned int) BEEP_CR ) </loc>
//      <o.16..16> HSCE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: BEEP_CR  ------------------------------------
// SVD Line: 7783

//  <rtree> SFDITEM_REG__BEEP_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) Control Register </i>
//    <loc> ( (unsigned int)((BEEP_CR >> 0) & 0xFFFFFFFF), ((BEEP_CR = (BEEP_CR & ~(0x1FF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BEEP_CR_EN </item>
//    <item> SFDITEM_FIELD__BEEP_CR_DIV </item>
//    <item> SFDITEM_FIELD__BEEP_CR_HSCE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: BEEP  -------------------------------------
// SVD Line: 7772

//  <view> BEEP
//    <name> BEEP </name>
//    <item> SFDITEM_REG__BEEP_CR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IRTIM_CR  --------------------------------
// SVD Line: 7825

unsigned int IRTIM_CR __AT (0x40008400);



// ---------------------------------  Field Item: IRTIM_CR_EN  ------------------------------------
// SVD Line: 7834

//  <item> SFDITEM_FIELD__IRTIM_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008400) IRTIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) IRTIM_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IRTIM_CR  ------------------------------------
// SVD Line: 7825

//  <rtree> SFDITEM_REG__IRTIM_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008400) Control Register </i>
//    <loc> ( (unsigned int)((IRTIM_CR >> 0) & 0xFFFFFFFF), ((IRTIM_CR = (IRTIM_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IRTIM_CR_EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IRTIM_CFGR  -------------------------------
// SVD Line: 7842

unsigned int IRTIM_CFGR __AT (0x40008404);



// -------------------------------  Field Item: IRTIM_CFGR_DSS  -----------------------------------
// SVD Line: 7851

//  <item> SFDITEM_FIELD__IRTIM_CFGR_DSS
//    <name> DSS </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40008404) Data source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((IRTIM_CFGR >> 0) & 0x1F), ((IRTIM_CFGR = (IRTIM_CFGR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: IRTIM_CFGR_CSS  -----------------------------------
// SVD Line: 7857

//  <item> SFDITEM_FIELD__IRTIM_CFGR_CSS
//    <name> CSS </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40008404) Carrier source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((IRTIM_CFGR >> 8) & 0x1F), ((IRTIM_CFGR = (IRTIM_CFGR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: IRTIM_CFGR  -----------------------------------
// SVD Line: 7842

//  <rtree> SFDITEM_REG__IRTIM_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008404) Configuration Register </i>
//    <loc> ( (unsigned int)((IRTIM_CFGR >> 0) & 0xFFFFFFFF), ((IRTIM_CFGR = (IRTIM_CFGR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IRTIM_CFGR_DSS </item>
//    <item> SFDITEM_FIELD__IRTIM_CFGR_CSS </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: IRTIM  -------------------------------------
// SVD Line: 7814

//  <view> IRTIM
//    <name> IRTIM </name>
//    <item> SFDITEM_REG__IRTIM_CR </item>
//    <item> SFDITEM_REG__IRTIM_CFGR </item>
//  </view>
//  


// -----------------------------  Register Item Address: LCD_CR1  ---------------------------------
// SVD Line: 7878

unsigned int LCD_CR1 __AT (0x40015000);



// ---------------------------------  Field Item: LCD_CR1_EN  -------------------------------------
// SVD Line: 7887

//  <item> SFDITEM_FIELD__LCD_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015000) LCD enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR1_DU  -------------------------------------
// SVD Line: 7893

//  <item> SFDITEM_FIELD__LCD_CR1_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015000) Display data update </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR1 ) </loc>
//      <o.1..1> DU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR1_BSY  ------------------------------------
// SVD Line: 7899

//  <item> SFDITEM_FIELD__LCD_CR1_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40015000) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR1 ) </loc>
//      <o.31..31> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_CR1  ------------------------------------
// SVD Line: 7878

//  <rtree> SFDITEM_REG__LCD_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015000) Control Register 1 </i>
//    <loc> ( (unsigned int)((LCD_CR1 >> 0) & 0xFFFFFFFF), ((LCD_CR1 = (LCD_CR1 & ~(0x80000003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_CR1_EN </item>
//    <item> SFDITEM_FIELD__LCD_CR1_DU </item>
//    <item> SFDITEM_FIELD__LCD_CR1_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_CR2  ---------------------------------
// SVD Line: 7907

unsigned int LCD_CR2 __AT (0x40015004);



// --------------------------------  Field Item: LCD_CR2_DUTY  ------------------------------------
// SVD Line: 7916

//  <item> SFDITEM_FIELD__LCD_CR2_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015004) LCD duty cycle </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR2 >> 0) & 0x3), ((LCD_CR2 = (LCD_CR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_CR2_WAVE  ------------------------------------
// SVD Line: 7922

//  <item> SFDITEM_FIELD__LCD_CR2_WAVE
//    <name> WAVE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40015004) waveform control </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR2 ) </loc>
//      <o.4..4> WAVE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR2_SCM  ------------------------------------
// SVD Line: 7928

//  <item> SFDITEM_FIELD__LCD_CR2_SCM
//    <name> SCM </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40015004) Screen Control mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR2 >> 8) & 0x3), ((LCD_CR2 = (LCD_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_CR2_TYPE  ------------------------------------
// SVD Line: 7934

//  <item> SFDITEM_FIELD__LCD_CR2_TYPE
//    <name> TYPE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40015004) LCD drive voltage type </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR2 >> 10) & 0x3), ((LCD_CR2 = (LCD_CR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_CR2_CSEL  ------------------------------------
// SVD Line: 7940

//  <item> SFDITEM_FIELD__LCD_CR2_CSEL
//    <name> CSEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40015004) C-drive mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR2 >> 12) & 0x3), ((LCD_CR2 = (LCD_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_CR2_RSEL  ------------------------------------
// SVD Line: 7946

//  <item> SFDITEM_FIELD__LCD_CR2_RSEL
//    <name> RSEL </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40015004) R-drive total resistance selection </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR2 ) </loc>
//      <o.14..14> RSEL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_CR2  ------------------------------------
// SVD Line: 7907

//  <rtree> SFDITEM_REG__LCD_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015004) Control Register 2 </i>
//    <loc> ( (unsigned int)((LCD_CR2 >> 0) & 0xFFFFFFFF), ((LCD_CR2 = (LCD_CR2 & ~(0x7F13UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F13) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_CR2_DUTY </item>
//    <item> SFDITEM_FIELD__LCD_CR2_WAVE </item>
//    <item> SFDITEM_FIELD__LCD_CR2_SCM </item>
//    <item> SFDITEM_FIELD__LCD_CR2_TYPE </item>
//    <item> SFDITEM_FIELD__LCD_CR2_CSEL </item>
//    <item> SFDITEM_FIELD__LCD_CR2_RSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_GCR  ---------------------------------
// SVD Line: 7954

unsigned int LCD_GCR __AT (0x40015008);



// ---------------------------------  Field Item: LCD_GCR_EN  -------------------------------------
// SVD Line: 7963

//  <item> SFDITEM_FIELD__LCD_GCR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015008) Grayscale Control Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_GCR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_GCR_GDR  ------------------------------------
// SVD Line: 7969

//  <item> SFDITEM_FIELD__LCD_GCR_GDR
//    <name> GDR </name>
//    <rw> 
//    <i> [Bits 3..1] RW (@ 0x40015008) Grayscale adjustment control </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_GCR >> 1) & 0x7), ((LCD_GCR = (LCD_GCR & ~(0x7UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_GCR  ------------------------------------
// SVD Line: 7954

//  <rtree> SFDITEM_REG__LCD_GCR
//    <name> GCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015008) Grayscale Control Register </i>
//    <loc> ( (unsigned int)((LCD_GCR >> 0) & 0xFFFFFFFF), ((LCD_GCR = (LCD_GCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_GCR_EN </item>
//    <item> SFDITEM_FIELD__LCD_GCR_GDR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_PSCR  --------------------------------
// SVD Line: 7977

unsigned int LCD_PSCR __AT (0x4001500C);



// --------------------------------  Field Item: LCD_PSCR_PSC  ------------------------------------
// SVD Line: 7986

//  <item> SFDITEM_FIELD__LCD_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001500C) Prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_PSCR >> 0) & 0x1F), ((LCD_PSCR = (LCD_PSCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_PSCR  ------------------------------------
// SVD Line: 7977

//  <rtree> SFDITEM_REG__LCD_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001500C) Prescaler Register </i>
//    <loc> ( (unsigned int)((LCD_PSCR >> 0) & 0xFFFFFFFF), ((LCD_PSCR = (LCD_PSCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_PSCR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_BTCR  --------------------------------
// SVD Line: 7994

unsigned int LCD_BTCR __AT (0x40015010);



// ---------------------------------  Field Item: LCD_BTCR_BT  ------------------------------------
// SVD Line: 8003

//  <item> SFDITEM_FIELD__LCD_BTCR_BT
//    <name> BT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40015010) Blink Time </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_BTCR >> 0) & 0xFF), ((LCD_BTCR = (LCD_BTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_BTCR  ------------------------------------
// SVD Line: 7994

//  <rtree> SFDITEM_REG__LCD_BTCR
//    <name> BTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015010) Blink Time Control Register </i>
//    <loc> ( (unsigned int)((LCD_BTCR >> 0) & 0xFFFFFFFF), ((LCD_BTCR = (LCD_BTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_BTCR_BT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LCD_BONCR  --------------------------------
// SVD Line: 8011

unsigned int LCD_BONCR __AT (0x40015014);



// --------------------------------  Field Item: LCD_BONCR_ON  ------------------------------------
// SVD Line: 8020

//  <item> SFDITEM_FIELD__LCD_BONCR_ON
//    <name> ON </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40015014) Blinking Lighting Time </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_BONCR >> 0) & 0xFF), ((LCD_BONCR = (LCD_BONCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_BONCR  -----------------------------------
// SVD Line: 8011

//  <rtree> SFDITEM_REG__LCD_BONCR
//    <name> BONCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015014) Blink On Control Register </i>
//    <loc> ( (unsigned int)((LCD_BONCR >> 0) & 0xFFFFFFFF), ((LCD_BONCR = (LCD_BONCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_BONCR_ON </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_PCR1  --------------------------------
// SVD Line: 8028

unsigned int LCD_PCR1 __AT (0x40015018);



// ---------------------------------  Field Item: LCD_PCR1_PE  ------------------------------------
// SVD Line: 8037

//  <item> SFDITEM_FIELD__LCD_PCR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015018) LCDx pin enable </i>
//    <edit> 
//      <loc> ( (unsigned int)((LCD_PCR1 >> 0) & 0xFFFFFFFF), ((LCD_PCR1 = (LCD_PCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_PCR1  ------------------------------------
// SVD Line: 8028

//  <rtree> SFDITEM_REG__LCD_PCR1
//    <name> PCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015018) Port Control Register 1 </i>
//    <loc> ( (unsigned int)((LCD_PCR1 >> 0) & 0xFFFFFFFF), ((LCD_PCR1 = (LCD_PCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_PCR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_PCR2  --------------------------------
// SVD Line: 8045

unsigned int LCD_PCR2 __AT (0x4001501C);



// ---------------------------------  Field Item: LCD_PCR2_PE  ------------------------------------
// SVD Line: 8054

//  <item> SFDITEM_FIELD__LCD_PCR2_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001501C) LCDx pin enable </i>
//    <edit> 
//      <loc> ( (unsigned int)((LCD_PCR2 >> 0) & 0xFFFFFFFF), ((LCD_PCR2 = (LCD_PCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_PCR2  ------------------------------------
// SVD Line: 8045

//  <rtree> SFDITEM_REG__LCD_PCR2
//    <name> PCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001501C) Port Control Register 2 </i>
//    <loc> ( (unsigned int)((LCD_PCR2 >> 0) & 0xFFFFFFFF), ((LCD_PCR2 = (LCD_PCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_PCR2_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LCD_PDCR1  --------------------------------
// SVD Line: 8062

unsigned int LCD_PDCR1 __AT (0x40015020);



// --------------------------------  Field Item: LCD_PDCR1_PDC  -----------------------------------
// SVD Line: 8071

//  <item> SFDITEM_FIELD__LCD_PDCR1_PDC
//    <name> PDC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015020) LCDx pin driver control </i>
//    <edit> 
//      <loc> ( (unsigned int)((LCD_PDCR1 >> 0) & 0xFFFFFFFF), ((LCD_PDCR1 = (LCD_PDCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_PDCR1  -----------------------------------
// SVD Line: 8062

//  <rtree> SFDITEM_REG__LCD_PDCR1
//    <name> PDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015020) Port Driver Control Register 1 </i>
//    <loc> ( (unsigned int)((LCD_PDCR1 >> 0) & 0xFFFFFFFF), ((LCD_PDCR1 = (LCD_PDCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_PDCR1_PDC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LCD_PDCR2  --------------------------------
// SVD Line: 8079

unsigned int LCD_PDCR2 __AT (0x40015024);



// --------------------------------  Field Item: LCD_PDCR2_PDC  -----------------------------------
// SVD Line: 8088

//  <item> SFDITEM_FIELD__LCD_PDCR2_PDC
//    <name> PDC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015024) LCDx pin pin driver control </i>
//    <edit> 
//      <loc> ( (unsigned short)((LCD_PDCR2 >> 0) & 0xFFFF), ((LCD_PDCR2 = (LCD_PDCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: LCD_PDCR2  -----------------------------------
// SVD Line: 8079

//  <rtree> SFDITEM_REG__LCD_PDCR2
//    <name> PDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015024) Port Driver Control Register 2 </i>
//    <loc> ( (unsigned int)((LCD_PDCR2 >> 0) & 0xFFFFFFFF), ((LCD_PDCR2 = (LCD_PDCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_PDCR2_PDC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LCD_VREFCR  -------------------------------
// SVD Line: 8096

unsigned int LCD_VREFCR __AT (0x40015040);



// --------------------------------  Field Item: LCD_VREFCR_RS  -----------------------------------
// SVD Line: 8104

//  <item> SFDITEM_FIELD__LCD_VREFCR_RS
//    <name> RS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40015040) Reference voltage selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_VREFCR >> 0) & 0xF), ((LCD_VREFCR = (LCD_VREFCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LCD_VREFCR_RSF  -----------------------------------
// SVD Line: 8111

//  <item> SFDITEM_FIELD__LCD_VREFCR_RSF
//    <name> RSF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40015040) LCD VREF status flag </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_VREFCR ) </loc>
//      <o.8..8> RSF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LCD_VREFCR  -----------------------------------
// SVD Line: 8096

//  <rtree> SFDITEM_REG__LCD_VREFCR
//    <name> VREFCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015040) Reference Voltage Control Register </i>
//    <loc> ( (unsigned int)((LCD_VREFCR >> 0) & 0xFFFFFFFF), ((LCD_VREFCR = (LCD_VREFCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_VREFCR_RS </item>
//    <item> SFDITEM_FIELD__LCD_VREFCR_RSF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: LCD  --------------------------------------
// SVD Line: 7867

//  <view> LCD
//    <name> LCD </name>
//    <item> SFDITEM_REG__LCD_CR1 </item>
//    <item> SFDITEM_REG__LCD_CR2 </item>
//    <item> SFDITEM_REG__LCD_GCR </item>
//    <item> SFDITEM_REG__LCD_PSCR </item>
//    <item> SFDITEM_REG__LCD_BTCR </item>
//    <item> SFDITEM_REG__LCD_BONCR </item>
//    <item> SFDITEM_REG__LCD_PCR1 </item>
//    <item> SFDITEM_REG__LCD_PCR2 </item>
//    <item> SFDITEM_REG__LCD_PDCR1 </item>
//    <item> SFDITEM_REG__LCD_PDCR2 </item>
//    <item> SFDITEM_REG__LCD_VREFCR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RTC_CR  ---------------------------------
// SVD Line: 8133

unsigned int RTC_CR __AT (0x40013C00);



// ----------------------------------  Field Item: RTC_CR_EN  -------------------------------------
// SVD Line: 8142

//  <item> SFDITEM_FIELD__RTC_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C00) RTC enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_CR_TF  -------------------------------------
// SVD Line: 8148

//  <item> SFDITEM_FIELD__RTC_CR_TF
//    <name> TF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013C00) Time format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.1..1> TF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TBOE  ------------------------------------
// SVD Line: 8154

//  <item> SFDITEM_FIELD__RTC_CR_TBOE
//    <name> TBOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013C00) Time beacon output enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.2..2> TBOE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_BSY  -------------------------------------
// SVD Line: 8160

//  <item> SFDITEM_FIELD__RTC_CR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013C00) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CR  -------------------------------------
// SVD Line: 8133

//  <rtree> SFDITEM_REG__RTC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C00) Control Register </i>
//    <loc> ( (unsigned int)((RTC_CR >> 0) & 0xFFFFFFFF), ((RTC_CR = (RTC_CR & ~(0x8007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CR_EN </item>
//    <item> SFDITEM_FIELD__RTC_CR_TF </item>
//    <item> SFDITEM_FIELD__RTC_CR_TBOE </item>
//    <item> SFDITEM_FIELD__RTC_CR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CFGR  --------------------------------
// SVD Line: 8168

unsigned int RTC_CFGR __AT (0x40013C04);



// --------------------------------  Field Item: RTC_CFGR_PINT  -----------------------------------
// SVD Line: 8177

//  <item> SFDITEM_FIELD__RTC_CFGR_PINT
//    <name> PINT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013C04) Periodic Interrupt Interval </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CFGR >> 0) & 0xFFFF), ((RTC_CFGR = (RTC_CFGR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CFGR  ------------------------------------
// SVD Line: 8168

//  <rtree> SFDITEM_REG__RTC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C04) Configuration Register </i>
//    <loc> ( (unsigned int)((RTC_CFGR >> 0) & 0xFFFFFFFF), ((RTC_CFGR = (RTC_CFGR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CFGR_PINT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WPR  ---------------------------------
// SVD Line: 8185

unsigned int RTC_WPR __AT (0x40013C08);



// --------------------------------  Field Item: RTC_WPR_LOCK  ------------------------------------
// SVD Line: 8194

//  <item> SFDITEM_FIELD__RTC_WPR_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013C08) Lock status </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_WPR ) </loc>
//      <o.0..0> LOCK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_WPR_BSY  ------------------------------------
// SVD Line: 8200

//  <item> SFDITEM_FIELD__RTC_WPR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013C08) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_WPR ) </loc>
//      <o.1..1> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_WPR  ------------------------------------
// SVD Line: 8185

//  <rtree> SFDITEM_REG__RTC_WPR
//    <name> WPR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C08) Write Protection Register </i>
//    <loc> ( (unsigned int)((RTC_WPR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_WPR_LOCK </item>
//    <item> SFDITEM_FIELD__RTC_WPR_BSY </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_TR  ---------------------------------
// SVD Line: 8208

unsigned int RTC_TR __AT (0x40013C0C);



// ----------------------------------  Field Item: RTC_TR_SU  -------------------------------------
// SVD Line: 8217

//  <item> SFDITEM_FIELD__RTC_TR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013C0C) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 0) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_ST  -------------------------------------
// SVD Line: 8223

//  <item> SFDITEM_FIELD__RTC_TR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013C0C) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 4) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_MU  -------------------------------------
// SVD Line: 8229

//  <item> SFDITEM_FIELD__RTC_TR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013C0C) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 8) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_MT  -------------------------------------
// SVD Line: 8235

//  <item> SFDITEM_FIELD__RTC_TR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013C0C) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 12) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HU  -------------------------------------
// SVD Line: 8241

//  <item> SFDITEM_FIELD__RTC_TR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40013C0C) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 16) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HT  -------------------------------------
// SVD Line: 8247

//  <item> SFDITEM_FIELD__RTC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013C0C) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 20) & 0x3), ((RTC_TR = (RTC_TR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_PM  -------------------------------------
// SVD Line: 8253

//  <item> SFDITEM_FIELD__RTC_TR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40013C0C) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR ) </loc>
//      <o.24..24> PM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_BSY  -------------------------------------
// SVD Line: 8259

//  <item> SFDITEM_FIELD__RTC_TR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013C0C) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR ) </loc>
//      <o.31..31> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR  -------------------------------------
// SVD Line: 8208

//  <rtree> SFDITEM_REG__RTC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C0C) Time Register </i>
//    <loc> ( (unsigned int)((RTC_TR >> 0) & 0xFFFFFFFF), ((RTC_TR = (RTC_TR & ~(0x813F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x813F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TR_SU </item>
//    <item> SFDITEM_FIELD__RTC_TR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TR_MU </item>
//    <item> SFDITEM_FIELD__RTC_TR_MT </item>
//    <item> SFDITEM_FIELD__RTC_TR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TR_PM </item>
//    <item> SFDITEM_FIELD__RTC_TR_BSY </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_DR  ---------------------------------
// SVD Line: 8267

unsigned int RTC_DR __AT (0x40013C10);



// ----------------------------------  Field Item: RTC_DR_DU  -------------------------------------
// SVD Line: 8276

//  <item> SFDITEM_FIELD__RTC_DR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013C10) Day units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 0) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DT  -------------------------------------
// SVD Line: 8282

//  <item> SFDITEM_FIELD__RTC_DR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40013C10) Day tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 4) & 0x3), ((RTC_DR = (RTC_DR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MU  -------------------------------------
// SVD Line: 8288

//  <item> SFDITEM_FIELD__RTC_DR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013C10) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 8) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MT  -------------------------------------
// SVD Line: 8294

//  <item> SFDITEM_FIELD__RTC_DR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013C10) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_DR_WEEK  ------------------------------------
// SVD Line: 8300

//  <item> SFDITEM_FIELD__RTC_DR_WEEK
//    <name> WEEK </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40013C10) Week day </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 13) & 0x7), ((RTC_DR = (RTC_DR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_YU  -------------------------------------
// SVD Line: 8306

//  <item> SFDITEM_FIELD__RTC_DR_YU
//    <name> YU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40013C10) Year units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 16) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_YT  -------------------------------------
// SVD Line: 8312

//  <item> SFDITEM_FIELD__RTC_DR_YT
//    <name> YT </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40013C10) Year tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 20) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_DR_BSY  -------------------------------------
// SVD Line: 8318

//  <item> SFDITEM_FIELD__RTC_DR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013C10) Register busy </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DR ) </loc>
//      <o.31..31> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_DR  -------------------------------------
// SVD Line: 8267

//  <rtree> SFDITEM_REG__RTC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C10) Date Register </i>
//    <loc> ( (unsigned int)((RTC_DR >> 0) & 0xFFFFFFFF), ((RTC_DR = (RTC_DR & ~(0x80FFFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80FFFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_DR_DU </item>
//    <item> SFDITEM_FIELD__RTC_DR_DT </item>
//    <item> SFDITEM_FIELD__RTC_DR_MU </item>
//    <item> SFDITEM_FIELD__RTC_DR_MT </item>
//    <item> SFDITEM_FIELD__RTC_DR_WEEK </item>
//    <item> SFDITEM_FIELD__RTC_DR_YU </item>
//    <item> SFDITEM_FIELD__RTC_DR_YT </item>
//    <item> SFDITEM_FIELD__RTC_DR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_IER  ---------------------------------
// SVD Line: 8326

unsigned int RTC_IER __AT (0x40013C14);



// --------------------------------  Field Item: RTC_IER_HSEC  ------------------------------------
// SVD Line: 8335

//  <item> SFDITEM_FIELD__RTC_IER_HSEC
//    <name> HSEC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C14) Half-second update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.0..0> HSEC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_SEC  ------------------------------------
// SVD Line: 8341

//  <item> SFDITEM_FIELD__RTC_IER_SEC
//    <name> SEC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013C14) Second update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.1..1> SEC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_MIN  ------------------------------------
// SVD Line: 8347

//  <item> SFDITEM_FIELD__RTC_IER_MIN
//    <name> MIN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013C14) Minute update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.2..2> MIN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_IER_HOUR  ------------------------------------
// SVD Line: 8353

//  <item> SFDITEM_FIELD__RTC_IER_HOUR
//    <name> HOUR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013C14) Hour update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.3..3> HOUR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_DAY  ------------------------------------
// SVD Line: 8359

//  <item> SFDITEM_FIELD__RTC_IER_DAY
//    <name> DAY </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013C14) Day update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.4..4> DAY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_MON  ------------------------------------
// SVD Line: 8365

//  <item> SFDITEM_FIELD__RTC_IER_MON
//    <name> MON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013C14) Month update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.5..5> MON
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_ALM  ------------------------------------
// SVD Line: 8371

//  <item> SFDITEM_FIELD__RTC_IER_ALM
//    <name> ALM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013C14) Alarm interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.6..6> ALM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_IER_PED  ------------------------------------
// SVD Line: 8377

//  <item> SFDITEM_FIELD__RTC_IER_PED
//    <name> PED </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013C14) Periodic interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_IER ) </loc>
//      <o.7..7> PED
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_IER  ------------------------------------
// SVD Line: 8326

//  <rtree> SFDITEM_REG__RTC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C14) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((RTC_IER >> 0) & 0xFFFFFFFF), ((RTC_IER = (RTC_IER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_IER_HSEC </item>
//    <item> SFDITEM_FIELD__RTC_IER_SEC </item>
//    <item> SFDITEM_FIELD__RTC_IER_MIN </item>
//    <item> SFDITEM_FIELD__RTC_IER_HOUR </item>
//    <item> SFDITEM_FIELD__RTC_IER_DAY </item>
//    <item> SFDITEM_FIELD__RTC_IER_MON </item>
//    <item> SFDITEM_FIELD__RTC_IER_ALM </item>
//    <item> SFDITEM_FIELD__RTC_IER_PED </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_SR  ---------------------------------
// SVD Line: 8385

unsigned int RTC_SR __AT (0x40013C18);



// ---------------------------------  Field Item: RTC_SR_HSEC  ------------------------------------
// SVD Line: 8393

//  <item> SFDITEM_FIELD__RTC_SR_HSEC
//    <name> HSEC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C18) Half-second update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.0..0> HSEC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_SEC  -------------------------------------
// SVD Line: 8400

//  <item> SFDITEM_FIELD__RTC_SR_SEC
//    <name> SEC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013C18) Second update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.1..1> SEC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_MIN  -------------------------------------
// SVD Line: 8407

//  <item> SFDITEM_FIELD__RTC_SR_MIN
//    <name> MIN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013C18) Minute update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.2..2> MIN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_HOUR  ------------------------------------
// SVD Line: 8414

//  <item> SFDITEM_FIELD__RTC_SR_HOUR
//    <name> HOUR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013C18) Hour update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.3..3> HOUR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_DAY  -------------------------------------
// SVD Line: 8421

//  <item> SFDITEM_FIELD__RTC_SR_DAY
//    <name> DAY </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013C18) Day update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.4..4> DAY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_MON  -------------------------------------
// SVD Line: 8428

//  <item> SFDITEM_FIELD__RTC_SR_MON
//    <name> MON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013C18) Month update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.5..5> MON
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_ALM  -------------------------------------
// SVD Line: 8435

//  <item> SFDITEM_FIELD__RTC_SR_ALM
//    <name> ALM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013C18) Alarm flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.6..6> ALM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_PED  -------------------------------------
// SVD Line: 8442

//  <item> SFDITEM_FIELD__RTC_SR_PED
//    <name> PED </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013C18) Periodic update flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.7..7> PED
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_TFC  -------------------------------------
// SVD Line: 8449

//  <item> SFDITEM_FIELD__RTC_SR_TFC
//    <name> TFC </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40013C18) Time format changed Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.16..16> TFC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SR  -------------------------------------
// SVD Line: 8385

//  <rtree> SFDITEM_REG__RTC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C18) Status Register </i>
//    <loc> ( (unsigned int)((RTC_SR >> 0) & 0xFFFFFFFF), ((RTC_SR = (RTC_SR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_SR_HSEC </item>
//    <item> SFDITEM_FIELD__RTC_SR_SEC </item>
//    <item> SFDITEM_FIELD__RTC_SR_MIN </item>
//    <item> SFDITEM_FIELD__RTC_SR_HOUR </item>
//    <item> SFDITEM_FIELD__RTC_SR_DAY </item>
//    <item> SFDITEM_FIELD__RTC_SR_MON </item>
//    <item> SFDITEM_FIELD__RTC_SR_ALM </item>
//    <item> SFDITEM_FIELD__RTC_SR_PED </item>
//    <item> SFDITEM_FIELD__RTC_SR_TFC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALARMR  -------------------------------
// SVD Line: 8458

unsigned int RTC_ALARMR __AT (0x40013C1C);



// --------------------------------  Field Item: RTC_ALARMR_SU  -----------------------------------
// SVD Line: 8467

//  <item> SFDITEM_FIELD__RTC_ALARMR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013C1C) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 0) & 0xF), ((RTC_ALARMR = (RTC_ALARMR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_ST  -----------------------------------
// SVD Line: 8473

//  <item> SFDITEM_FIELD__RTC_ALARMR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013C1C) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 4) & 0x7), ((RTC_ALARMR = (RTC_ALARMR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_MU  -----------------------------------
// SVD Line: 8479

//  <item> SFDITEM_FIELD__RTC_ALARMR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013C1C) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 8) & 0xF), ((RTC_ALARMR = (RTC_ALARMR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_MT  -----------------------------------
// SVD Line: 8485

//  <item> SFDITEM_FIELD__RTC_ALARMR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013C1C) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 12) & 0x7), ((RTC_ALARMR = (RTC_ALARMR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_HU  -----------------------------------
// SVD Line: 8491

//  <item> SFDITEM_FIELD__RTC_ALARMR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40013C1C) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 16) & 0xF), ((RTC_ALARMR = (RTC_ALARMR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_HT  -----------------------------------
// SVD Line: 8497

//  <item> SFDITEM_FIELD__RTC_ALARMR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013C1C) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 20) & 0x3), ((RTC_ALARMR = (RTC_ALARMR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALARMR_PM  -----------------------------------
// SVD Line: 8503

//  <item> SFDITEM_FIELD__RTC_ALARMR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40013C1C) P.M flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALARMR ) </loc>
//      <o.24..24> PM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALARMR_WEEK  ----------------------------------
// SVD Line: 8509

//  <item> SFDITEM_FIELD__RTC_ALARMR_WEEK
//    <name> WEEK </name>
//    <rw> 
//    <i> [Bits 31..25] RW (@ 0x40013C1C) Week </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALARMR >> 25) & 0x7F), ((RTC_ALARMR = (RTC_ALARMR & ~(0x7FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALARMR  -----------------------------------
// SVD Line: 8458

//  <rtree> SFDITEM_REG__RTC_ALARMR
//    <name> ALARMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C1C) Alarm Register </i>
//    <loc> ( (unsigned int)((RTC_ALARMR >> 0) & 0xFFFFFFFF), ((RTC_ALARMR = (RTC_ALARMR & ~(0xFF3F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF3F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALARMR_SU </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_MU </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_MT </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALARMR_WEEK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CALR  --------------------------------
// SVD Line: 8517

unsigned int RTC_CALR __AT (0x40013C20);



// --------------------------------  Field Item: RTC_CALR_CALE  -----------------------------------
// SVD Line: 8526

//  <item> SFDITEM_FIELD__RTC_CALR_CALE
//    <name> CALE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C20) Calibration mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.0..0> CALE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CALR_TRIM  -----------------------------------
// SVD Line: 8532

//  <item> SFDITEM_FIELD__RTC_CALR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 24..16] RW (@ 0x40013C20) Trim Value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CALR >> 16) & 0x1FF), ((RTC_CALR = (RTC_CALR & ~(0x1FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CALR  ------------------------------------
// SVD Line: 8517

//  <rtree> SFDITEM_REG__RTC_CALR
//    <name> CALR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C20) Calibration Register </i>
//    <loc> ( (unsigned int)((RTC_CALR >> 0) & 0xFFFFFFFF), ((RTC_CALR = (RTC_CALR & ~(0x1FF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CALR_CALE </item>
//    <item> SFDITEM_FIELD__RTC_CALR_TRIM </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 8122

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CR </item>
//    <item> SFDITEM_REG__RTC_CFGR </item>
//    <item> SFDITEM_REG__RTC_WPR </item>
//    <item> SFDITEM_REG__RTC_TR </item>
//    <item> SFDITEM_REG__RTC_DR </item>
//    <item> SFDITEM_REG__RTC_IER </item>
//    <item> SFDITEM_REG__RTC_SR </item>
//    <item> SFDITEM_REG__RTC_ALARMR </item>
//    <item> SFDITEM_REG__RTC_CALR </item>
//  </view>
//  


// ------------------------------  Register Item Address: AES_CR  ---------------------------------
// SVD Line: 8553

unsigned int AES_CR __AT (0x40013400);



// --------------------------------  Field Item: AES_CR_START  ------------------------------------
// SVD Line: 8561

//  <item> SFDITEM_FIELD__AES_CR_START
//    <name> START </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40013400) Start computation </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.0..0> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_MODE  ------------------------------------
// SVD Line: 8568

//  <item> SFDITEM_FIELD__AES_CR_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40013400) AES operating mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 4) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_CMS  -------------------------------------
// SVD Line: 8575

//  <item> SFDITEM_FIELD__AES_CR_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40013400) Chaining mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 8) & 0x7), ((AES_CR = (AES_CR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_KSIZE  ------------------------------------
// SVD Line: 8582

//  <item> SFDITEM_FIELD__AES_CR_KSIZE
//    <name> KSIZE </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013400) Key size selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 12) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_CR  -------------------------------------
// SVD Line: 8553

//  <rtree> SFDITEM_REG__AES_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013400) Control Register </i>
//    <loc> ( (unsigned int)((AES_CR >> 0) & 0xFFFFFFFF), ((AES_CR = (AES_CR & ~(0x3731UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3731) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_CR_START </item>
//    <item> SFDITEM_FIELD__AES_CR_MODE </item>
//    <item> SFDITEM_FIELD__AES_CR_CMS </item>
//    <item> SFDITEM_FIELD__AES_CR_KSIZE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IER  ---------------------------------
// SVD Line: 8591

unsigned int AES_IER __AT (0x40013404);



// ---------------------------------  Field Item: AES_IER_CC  -------------------------------------
// SVD Line: 8600

//  <item> SFDITEM_FIELD__AES_IER_CC
//    <name> CC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013404) Computation completed interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_IER ) </loc>
//      <o.0..0> CC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_IER  ------------------------------------
// SVD Line: 8591

//  <rtree> SFDITEM_REG__AES_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013404) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((AES_IER >> 0) & 0xFFFFFFFF), ((AES_IER = (AES_IER & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IER_CC </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: AES_SR  ---------------------------------
// SVD Line: 8608

unsigned int AES_SR __AT (0x40013408);



// ----------------------------------  Field Item: AES_SR_CC  -------------------------------------
// SVD Line: 8617

//  <item> SFDITEM_FIELD__AES_SR_CC
//    <name> CC </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013408) Computation completed flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.0..0> CC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_SR  -------------------------------------
// SVD Line: 8608

//  <rtree> SFDITEM_REG__AES_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013408) Status Register </i>
//    <loc> ( (unsigned int)((AES_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_SR_CC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR0  ---------------------------------
// SVD Line: 8625

unsigned int AES_KR0 __AT (0x40013410);



// ---------------------------------  Field Item: AES_KR0_KEY  ------------------------------------
// SVD Line: 8634

//  <item> SFDITEM_FIELD__AES_KR0_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013410) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR0 >> 0) & 0xFFFFFFFF), ((AES_KR0 = (AES_KR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR0  ------------------------------------
// SVD Line: 8625

//  <rtree> SFDITEM_REG__AES_KR0
//    <name> KR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013410) Key Register 0 </i>
//    <loc> ( (unsigned int)((AES_KR0 >> 0) & 0xFFFFFFFF), ((AES_KR0 = (AES_KR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR0_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR1  ---------------------------------
// SVD Line: 8642

unsigned int AES_KR1 __AT (0x40013414);



// ---------------------------------  Field Item: AES_KR1_KEY  ------------------------------------
// SVD Line: 8651

//  <item> SFDITEM_FIELD__AES_KR1_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013414) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR1 >> 0) & 0xFFFFFFFF), ((AES_KR1 = (AES_KR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR1  ------------------------------------
// SVD Line: 8642

//  <rtree> SFDITEM_REG__AES_KR1
//    <name> KR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013414) Key Register 1 </i>
//    <loc> ( (unsigned int)((AES_KR1 >> 0) & 0xFFFFFFFF), ((AES_KR1 = (AES_KR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR1_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR2  ---------------------------------
// SVD Line: 8659

unsigned int AES_KR2 __AT (0x40013418);



// ---------------------------------  Field Item: AES_KR2_KEY  ------------------------------------
// SVD Line: 8668

//  <item> SFDITEM_FIELD__AES_KR2_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013418) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR2 >> 0) & 0xFFFFFFFF), ((AES_KR2 = (AES_KR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR2  ------------------------------------
// SVD Line: 8659

//  <rtree> SFDITEM_REG__AES_KR2
//    <name> KR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013418) Key Register 2 </i>
//    <loc> ( (unsigned int)((AES_KR2 >> 0) & 0xFFFFFFFF), ((AES_KR2 = (AES_KR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR2_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR3  ---------------------------------
// SVD Line: 8676

unsigned int AES_KR3 __AT (0x4001341C);



// ---------------------------------  Field Item: AES_KR3_KEY  ------------------------------------
// SVD Line: 8685

//  <item> SFDITEM_FIELD__AES_KR3_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001341C) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR3 >> 0) & 0xFFFFFFFF), ((AES_KR3 = (AES_KR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR3  ------------------------------------
// SVD Line: 8676

//  <rtree> SFDITEM_REG__AES_KR3
//    <name> KR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001341C) Key Register 3 </i>
//    <loc> ( (unsigned int)((AES_KR3 >> 0) & 0xFFFFFFFF), ((AES_KR3 = (AES_KR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR3_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR4  ---------------------------------
// SVD Line: 8693

unsigned int AES_KR4 __AT (0x40013420);



// ---------------------------------  Field Item: AES_KR4_KEY  ------------------------------------
// SVD Line: 8702

//  <item> SFDITEM_FIELD__AES_KR4_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013420) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR4 >> 0) & 0xFFFFFFFF), ((AES_KR4 = (AES_KR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR4  ------------------------------------
// SVD Line: 8693

//  <rtree> SFDITEM_REG__AES_KR4
//    <name> KR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013420) Key Register 4 </i>
//    <loc> ( (unsigned int)((AES_KR4 >> 0) & 0xFFFFFFFF), ((AES_KR4 = (AES_KR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR4_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR5  ---------------------------------
// SVD Line: 8710

unsigned int AES_KR5 __AT (0x40013424);



// ---------------------------------  Field Item: AES_KR5_KEY  ------------------------------------
// SVD Line: 8719

//  <item> SFDITEM_FIELD__AES_KR5_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013424) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR5 >> 0) & 0xFFFFFFFF), ((AES_KR5 = (AES_KR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR5  ------------------------------------
// SVD Line: 8710

//  <rtree> SFDITEM_REG__AES_KR5
//    <name> KR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013424) Key Register 5 </i>
//    <loc> ( (unsigned int)((AES_KR5 >> 0) & 0xFFFFFFFF), ((AES_KR5 = (AES_KR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR5_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR6  ---------------------------------
// SVD Line: 8727

unsigned int AES_KR6 __AT (0x40013428);



// ---------------------------------  Field Item: AES_KR6_KEY  ------------------------------------
// SVD Line: 8736

//  <item> SFDITEM_FIELD__AES_KR6_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013428) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR6 >> 0) & 0xFFFFFFFF), ((AES_KR6 = (AES_KR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR6  ------------------------------------
// SVD Line: 8727

//  <rtree> SFDITEM_REG__AES_KR6
//    <name> KR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013428) Key Register 6 </i>
//    <loc> ( (unsigned int)((AES_KR6 >> 0) & 0xFFFFFFFF), ((AES_KR6 = (AES_KR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR6_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_KR7  ---------------------------------
// SVD Line: 8744

unsigned int AES_KR7 __AT (0x4001342C);



// ---------------------------------  Field Item: AES_KR7_KEY  ------------------------------------
// SVD Line: 8753

//  <item> SFDITEM_FIELD__AES_KR7_KEY
//    <name> KEY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001342C) Key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KR7 >> 0) & 0xFFFFFFFF), ((AES_KR7 = (AES_KR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: AES_KR7  ------------------------------------
// SVD Line: 8744

//  <rtree> SFDITEM_REG__AES_KR7
//    <name> KR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001342C) Key Register 7 </i>
//    <loc> ( (unsigned int)((AES_KR7 >> 0) & 0xFFFFFFFF), ((AES_KR7 = (AES_KR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KR7_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR0  --------------------------------
// SVD Line: 8761

unsigned int AES_IVR0 __AT (0x40013430);



// --------------------------------  Field Item: AES_IVR0_IVI  ------------------------------------
// SVD Line: 8770

//  <item> SFDITEM_FIELD__AES_IVR0_IVI
//    <name> IVI </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013430) Initialization vector input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR0  ------------------------------------
// SVD Line: 8761

//  <rtree> SFDITEM_REG__AES_IVR0
//    <name> IVR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013430) Initialization Vector Register 0 </i>
//    <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR0_IVI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR1  --------------------------------
// SVD Line: 8778

unsigned int AES_IVR1 __AT (0x40013434);



// --------------------------------  Field Item: AES_IVR1_IVI  ------------------------------------
// SVD Line: 8787

//  <item> SFDITEM_FIELD__AES_IVR1_IVI
//    <name> IVI </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013434) Initialization vector input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR1  ------------------------------------
// SVD Line: 8778

//  <rtree> SFDITEM_REG__AES_IVR1
//    <name> IVR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013434) Initialization Vector Register 1 </i>
//    <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR1_IVI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR2  --------------------------------
// SVD Line: 8795

unsigned int AES_IVR2 __AT (0x40013438);



// --------------------------------  Field Item: AES_IVR2_IVI  ------------------------------------
// SVD Line: 8804

//  <item> SFDITEM_FIELD__AES_IVR2_IVI
//    <name> IVI </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013438) Initialization vector input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR2  ------------------------------------
// SVD Line: 8795

//  <rtree> SFDITEM_REG__AES_IVR2
//    <name> IVR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013438) Initialization Vector Register 2 </i>
//    <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR2_IVI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR3  --------------------------------
// SVD Line: 8812

unsigned int AES_IVR3 __AT (0x4001343C);



// --------------------------------  Field Item: AES_IVR3_IVI  ------------------------------------
// SVD Line: 8821

//  <item> SFDITEM_FIELD__AES_IVR3_IVI
//    <name> IVI </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001343C) Initialization vector input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR3  ------------------------------------
// SVD Line: 8812

//  <rtree> SFDITEM_REG__AES_IVR3
//    <name> IVR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001343C) Initialization Vector Register 3 </i>
//    <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR3_IVI </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DINR0  --------------------------------
// SVD Line: 8829

unsigned int AES_DINR0 __AT (0x40013440);



// --------------------------------  Field Item: AES_DINR0_DIN  -----------------------------------
// SVD Line: 8838

//  <item> SFDITEM_FIELD__AES_DINR0_DIN
//    <name> DIN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013440) Data input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR0 >> 0) & 0xFFFFFFFF), ((AES_DINR0 = (AES_DINR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR0  -----------------------------------
// SVD Line: 8829

//  <rtree> SFDITEM_REG__AES_DINR0
//    <name> DINR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013440) Data Input Register 0 </i>
//    <loc> ( (unsigned int)((AES_DINR0 >> 0) & 0xFFFFFFFF), ((AES_DINR0 = (AES_DINR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR0_DIN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DINR1  --------------------------------
// SVD Line: 8846

unsigned int AES_DINR1 __AT (0x40013444);



// --------------------------------  Field Item: AES_DINR1_DIN  -----------------------------------
// SVD Line: 8855

//  <item> SFDITEM_FIELD__AES_DINR1_DIN
//    <name> DIN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013444) Data input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR1 >> 0) & 0xFFFFFFFF), ((AES_DINR1 = (AES_DINR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR1  -----------------------------------
// SVD Line: 8846

//  <rtree> SFDITEM_REG__AES_DINR1
//    <name> DINR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013444) Data Input Register 1 </i>
//    <loc> ( (unsigned int)((AES_DINR1 >> 0) & 0xFFFFFFFF), ((AES_DINR1 = (AES_DINR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR1_DIN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DINR2  --------------------------------
// SVD Line: 8863

unsigned int AES_DINR2 __AT (0x40013448);



// --------------------------------  Field Item: AES_DINR2_DIN  -----------------------------------
// SVD Line: 8872

//  <item> SFDITEM_FIELD__AES_DINR2_DIN
//    <name> DIN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013448) Data input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR2 >> 0) & 0xFFFFFFFF), ((AES_DINR2 = (AES_DINR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR2  -----------------------------------
// SVD Line: 8863

//  <rtree> SFDITEM_REG__AES_DINR2
//    <name> DINR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013448) Data Input Register 2 </i>
//    <loc> ( (unsigned int)((AES_DINR2 >> 0) & 0xFFFFFFFF), ((AES_DINR2 = (AES_DINR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR2_DIN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DINR3  --------------------------------
// SVD Line: 8880

unsigned int AES_DINR3 __AT (0x4001344C);



// --------------------------------  Field Item: AES_DINR3_DIN  -----------------------------------
// SVD Line: 8889

//  <item> SFDITEM_FIELD__AES_DINR3_DIN
//    <name> DIN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001344C) Data input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR3 >> 0) & 0xFFFFFFFF), ((AES_DINR3 = (AES_DINR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR3  -----------------------------------
// SVD Line: 8880

//  <rtree> SFDITEM_REG__AES_DINR3
//    <name> DINR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001344C) Data Input Register 3 </i>
//    <loc> ( (unsigned int)((AES_DINR3 >> 0) & 0xFFFFFFFF), ((AES_DINR3 = (AES_DINR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR3_DIN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUT0  --------------------------------
// SVD Line: 8897

unsigned int AES_DOUT0 __AT (0x40013460);



// -------------------------------  Field Item: AES_DOUT0_DOUT  -----------------------------------
// SVD Line: 8906

//  <item> SFDITEM_FIELD__AES_DOUT0_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013460) Data output </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUT0 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUT0  -----------------------------------
// SVD Line: 8897

//  <rtree> SFDITEM_REG__AES_DOUT0
//    <name> DOUT0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013460) Data Output Register 0 </i>
//    <loc> ( (unsigned int)((AES_DOUT0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUT0_DOUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUT1  --------------------------------
// SVD Line: 8914

unsigned int AES_DOUT1 __AT (0x40013464);



// -------------------------------  Field Item: AES_DOUT1_DOUT  -----------------------------------
// SVD Line: 8923

//  <item> SFDITEM_FIELD__AES_DOUT1_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013464) Data output </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUT1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUT1  -----------------------------------
// SVD Line: 8914

//  <rtree> SFDITEM_REG__AES_DOUT1
//    <name> DOUT1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013464) Data Output Register 1 </i>
//    <loc> ( (unsigned int)((AES_DOUT1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUT1_DOUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUT2  --------------------------------
// SVD Line: 8931

unsigned int AES_DOUT2 __AT (0x40013468);



// -------------------------------  Field Item: AES_DOUT2_DOUT  -----------------------------------
// SVD Line: 8940

//  <item> SFDITEM_FIELD__AES_DOUT2_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013468) Data output </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUT2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUT2  -----------------------------------
// SVD Line: 8931

//  <rtree> SFDITEM_REG__AES_DOUT2
//    <name> DOUT2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013468) Data Output Register 2 </i>
//    <loc> ( (unsigned int)((AES_DOUT2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUT2_DOUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUT3  --------------------------------
// SVD Line: 8948

unsigned int AES_DOUT3 __AT (0x4001346C);



// -------------------------------  Field Item: AES_DOUT3_DOUT  -----------------------------------
// SVD Line: 8957

//  <item> SFDITEM_FIELD__AES_DOUT3_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001346C) Data output </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUT3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUT3  -----------------------------------
// SVD Line: 8948

//  <rtree> SFDITEM_REG__AES_DOUT3
//    <name> DOUT3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001346C) Data Output Register 3 </i>
//    <loc> ( (unsigned int)((AES_DOUT3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUT3_DOUT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: AES  --------------------------------------
// SVD Line: 8542

//  <view> AES
//    <name> AES </name>
//    <item> SFDITEM_REG__AES_CR </item>
//    <item> SFDITEM_REG__AES_IER </item>
//    <item> SFDITEM_REG__AES_SR </item>
//    <item> SFDITEM_REG__AES_KR0 </item>
//    <item> SFDITEM_REG__AES_KR1 </item>
//    <item> SFDITEM_REG__AES_KR2 </item>
//    <item> SFDITEM_REG__AES_KR3 </item>
//    <item> SFDITEM_REG__AES_KR4 </item>
//    <item> SFDITEM_REG__AES_KR5 </item>
//    <item> SFDITEM_REG__AES_KR6 </item>
//    <item> SFDITEM_REG__AES_KR7 </item>
//    <item> SFDITEM_REG__AES_IVR0 </item>
//    <item> SFDITEM_REG__AES_IVR1 </item>
//    <item> SFDITEM_REG__AES_IVR2 </item>
//    <item> SFDITEM_REG__AES_IVR3 </item>
//    <item> SFDITEM_REG__AES_DINR0 </item>
//    <item> SFDITEM_REG__AES_DINR1 </item>
//    <item> SFDITEM_REG__AES_DINR2 </item>
//    <item> SFDITEM_REG__AES_DINR3 </item>
//    <item> SFDITEM_REG__AES_DOUT0 </item>
//    <item> SFDITEM_REG__AES_DOUT1 </item>
//    <item> SFDITEM_REG__AES_DOUT2 </item>
//    <item> SFDITEM_REG__AES_DOUT3 </item>
//  </view>
//  


// ------------------------------------   Menu: PT32x063xx  ---------------------------------------
// SVD Line: 2



// ------------------------------  Peripheral Menu: 'PT32x063xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> AES
//    <m> AES </m>
//  </b>
//  
//  <b> AFIO
//    <m> AFIOA </m>
//    <m> AFIOB </m>
//    <m> AFIOC </m>
//    <m> AFIOD </m>
//    <m> AFIOE </m>
//  </b>
//  
//  <b> BEEP
//    <m> BEEP </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DAC
//    <m> DAC0 </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> ES
//    <m> ES </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTIA </m>
//    <m> EXTIB </m>
//    <m> EXTIC </m>
//    <m> EXTID </m>
//    <m> EXTIE </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOE </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C0 </m>
//  </b>
//  
//  <b> IFMC
//    <m> IFMC </m>
//  </b>
//  
//  <b> IRTIM
//    <m> IRTIM </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LCD
//    <m> LCD </m>
//  </b>
//  
//  <b> LPTIM
//    <m> LPTIM </m>
//  </b>
//  
//  <b> LPUART
//    <m> LPUART0 </m>
//    <m> LPUART1 </m>
//  </b>
//  
//  <b> OPA
//    <m> OPA0 </m>
//    <m> OPA1 </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SDADC
//    <m> SDADC0 </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI0 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM4 </m>
//    <m> TIM5 </m>
//    <m> TIM6 </m>
//  </b>
//  
//  <b> UART
//    <m> UART0 </m>
//    <m> UART1 </m>
//  </b>
//  
