# moquanMIPS
- 五級流水線
  - 取指(if)
  - 譯碼(id)
  - 執行(ex)
  - 訪存(mem)
  - 回寫(wb)
- 哈佛結構
- 32個32位整數寄存器
- 大端模式(Big-Indian)
- 向量化異常處理
- 支持6個外部中斷
- 具有32bit data、address bus寬度
- 能實現單周期乘法
- 支持延遲轉移
- 兼容MIPS32指令集架構
- 大多數指令只需1個時鐘週期

# 五級流水線
1. 取指階段
  - pc_reg: 存放指令地址
  - if_id: 階段間寄存器，用一個時鐘週期傳遞結果
2. 譯碼階段
  - id: 解析指令，包含運算類型、所需的操作數、要寫入的目的寄存器地址等
  - Regfile: 32個32bit的通用整數寄存器
  - id_ex: 階段間寄存器，用一個時鐘週期傳遞結果
3. 執行階段
  - ex: 根據解析後的指令進行指定的運算
  - div: 專門進行除法運算
  - ex_mem: 階段間寄存器，用一個時鐘週期傳遞結果
4. 訪存階段
  - mem: 如果是load、store就要訪問memory，另有異常判斷功能
  - mem_wb: 階段間寄存器，用一個時鐘週期傳遞結果
5. 回寫階段
  - CP0: 對應MIPS架構的協處理器CP0
  - LLbit: 鏈結載入、條件存儲使用
  - HILO: 乘法與除法使用

另有ctrl module，控制流水線的暫停、清除等動作
