clk 1 bit bool
rst 1 bit sc_logic
xt_rsc_0_0_adra 11 bit_vector sc_lv
xt_rsc_0_0_da 32 bit_vector sc_lv
xt_rsc_0_0_wea 1 bit sc_logic
xt_rsc_0_0_qa 32 bit_vector sc_lv
xt_rsc_0_0_adrb 11 bit_vector sc_lv
xt_rsc_0_0_db 32 bit_vector sc_lv
xt_rsc_0_0_web 1 bit sc_logic
xt_rsc_0_0_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_0_lz 1 bit sc_logic
xt_rsc_0_1_adra 11 bit_vector sc_lv
xt_rsc_0_1_da 32 bit_vector sc_lv
xt_rsc_0_1_wea 1 bit sc_logic
xt_rsc_0_1_qa 32 bit_vector sc_lv
xt_rsc_0_1_adrb 11 bit_vector sc_lv
xt_rsc_0_1_db 32 bit_vector sc_lv
xt_rsc_0_1_web 1 bit sc_logic
xt_rsc_0_1_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_1_lz 1 bit sc_logic
xt_rsc_0_2_adra 11 bit_vector sc_lv
xt_rsc_0_2_da 32 bit_vector sc_lv
xt_rsc_0_2_wea 1 bit sc_logic
xt_rsc_0_2_qa 32 bit_vector sc_lv
xt_rsc_0_2_adrb 11 bit_vector sc_lv
xt_rsc_0_2_db 32 bit_vector sc_lv
xt_rsc_0_2_web 1 bit sc_logic
xt_rsc_0_2_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_2_lz 1 bit sc_logic
xt_rsc_0_3_adra 11 bit_vector sc_lv
xt_rsc_0_3_da 32 bit_vector sc_lv
xt_rsc_0_3_wea 1 bit sc_logic
xt_rsc_0_3_qa 32 bit_vector sc_lv
xt_rsc_0_3_adrb 11 bit_vector sc_lv
xt_rsc_0_3_db 32 bit_vector sc_lv
xt_rsc_0_3_web 1 bit sc_logic
xt_rsc_0_3_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_3_lz 1 bit sc_logic
xt_rsc_0_4_adra 11 bit_vector sc_lv
xt_rsc_0_4_da 32 bit_vector sc_lv
xt_rsc_0_4_wea 1 bit sc_logic
xt_rsc_0_4_qa 32 bit_vector sc_lv
xt_rsc_0_4_adrb 11 bit_vector sc_lv
xt_rsc_0_4_db 32 bit_vector sc_lv
xt_rsc_0_4_web 1 bit sc_logic
xt_rsc_0_4_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_4_lz 1 bit sc_logic
xt_rsc_0_5_adra 11 bit_vector sc_lv
xt_rsc_0_5_da 32 bit_vector sc_lv
xt_rsc_0_5_wea 1 bit sc_logic
xt_rsc_0_5_qa 32 bit_vector sc_lv
xt_rsc_0_5_adrb 11 bit_vector sc_lv
xt_rsc_0_5_db 32 bit_vector sc_lv
xt_rsc_0_5_web 1 bit sc_logic
xt_rsc_0_5_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_5_lz 1 bit sc_logic
xt_rsc_0_6_adra 11 bit_vector sc_lv
xt_rsc_0_6_da 32 bit_vector sc_lv
xt_rsc_0_6_wea 1 bit sc_logic
xt_rsc_0_6_qa 32 bit_vector sc_lv
xt_rsc_0_6_adrb 11 bit_vector sc_lv
xt_rsc_0_6_db 32 bit_vector sc_lv
xt_rsc_0_6_web 1 bit sc_logic
xt_rsc_0_6_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_6_lz 1 bit sc_logic
xt_rsc_0_7_adra 11 bit_vector sc_lv
xt_rsc_0_7_da 32 bit_vector sc_lv
xt_rsc_0_7_wea 1 bit sc_logic
xt_rsc_0_7_qa 32 bit_vector sc_lv
xt_rsc_0_7_adrb 11 bit_vector sc_lv
xt_rsc_0_7_db 32 bit_vector sc_lv
xt_rsc_0_7_web 1 bit sc_logic
xt_rsc_0_7_qb 32 bit_vector sc_lv
xt_rsc_triosy_0_7_lz 1 bit sc_logic
p_rsc_dat 32 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 32 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_0_0_s_tdone 1 bit sc_logic
twiddle_rsc_0_0_tr_write_done 1 bit sc_logic
twiddle_rsc_0_0_RREADY 1 bit sc_logic
twiddle_rsc_0_0_RVALID 1 bit sc_logic
twiddle_rsc_0_0_RUSER 1 bit sc_logic
twiddle_rsc_0_0_RLAST 1 bit sc_logic
twiddle_rsc_0_0_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_0_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_0_RID 1 bit sc_logic
twiddle_rsc_0_0_ARREADY 1 bit sc_logic
twiddle_rsc_0_0_ARVALID 1 bit sc_logic
twiddle_rsc_0_0_ARUSER 1 bit sc_logic
twiddle_rsc_0_0_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_0_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_0_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_0_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_0_ARLOCK 1 bit sc_logic
twiddle_rsc_0_0_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_0_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_0_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_0_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_0_ARID 1 bit sc_logic
twiddle_rsc_0_0_BREADY 1 bit sc_logic
twiddle_rsc_0_0_BVALID 1 bit sc_logic
twiddle_rsc_0_0_BUSER 1 bit sc_logic
twiddle_rsc_0_0_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_0_BID 1 bit sc_logic
twiddle_rsc_0_0_WREADY 1 bit sc_logic
twiddle_rsc_0_0_WVALID 1 bit sc_logic
twiddle_rsc_0_0_WUSER 1 bit sc_logic
twiddle_rsc_0_0_WLAST 1 bit sc_logic
twiddle_rsc_0_0_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_0_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_0_AWREADY 1 bit sc_logic
twiddle_rsc_0_0_AWVALID 1 bit sc_logic
twiddle_rsc_0_0_AWUSER 1 bit sc_logic
twiddle_rsc_0_0_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_0_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_0_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_0_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_0_AWLOCK 1 bit sc_logic
twiddle_rsc_0_0_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_0_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_0_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_0_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_0_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_0_lz 1 bit sc_logic
twiddle_rsc_0_1_s_tdone 1 bit sc_logic
twiddle_rsc_0_1_tr_write_done 1 bit sc_logic
twiddle_rsc_0_1_RREADY 1 bit sc_logic
twiddle_rsc_0_1_RVALID 1 bit sc_logic
twiddle_rsc_0_1_RUSER 1 bit sc_logic
twiddle_rsc_0_1_RLAST 1 bit sc_logic
twiddle_rsc_0_1_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_1_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_1_RID 1 bit sc_logic
twiddle_rsc_0_1_ARREADY 1 bit sc_logic
twiddle_rsc_0_1_ARVALID 1 bit sc_logic
twiddle_rsc_0_1_ARUSER 1 bit sc_logic
twiddle_rsc_0_1_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_1_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_1_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_1_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_1_ARLOCK 1 bit sc_logic
twiddle_rsc_0_1_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_1_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_1_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_1_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_1_ARID 1 bit sc_logic
twiddle_rsc_0_1_BREADY 1 bit sc_logic
twiddle_rsc_0_1_BVALID 1 bit sc_logic
twiddle_rsc_0_1_BUSER 1 bit sc_logic
twiddle_rsc_0_1_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_1_BID 1 bit sc_logic
twiddle_rsc_0_1_WREADY 1 bit sc_logic
twiddle_rsc_0_1_WVALID 1 bit sc_logic
twiddle_rsc_0_1_WUSER 1 bit sc_logic
twiddle_rsc_0_1_WLAST 1 bit sc_logic
twiddle_rsc_0_1_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_1_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_1_AWREADY 1 bit sc_logic
twiddle_rsc_0_1_AWVALID 1 bit sc_logic
twiddle_rsc_0_1_AWUSER 1 bit sc_logic
twiddle_rsc_0_1_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_1_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_1_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_1_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_1_AWLOCK 1 bit sc_logic
twiddle_rsc_0_1_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_1_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_1_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_1_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_1_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_1_lz 1 bit sc_logic
twiddle_rsc_0_2_s_tdone 1 bit sc_logic
twiddle_rsc_0_2_tr_write_done 1 bit sc_logic
twiddle_rsc_0_2_RREADY 1 bit sc_logic
twiddle_rsc_0_2_RVALID 1 bit sc_logic
twiddle_rsc_0_2_RUSER 1 bit sc_logic
twiddle_rsc_0_2_RLAST 1 bit sc_logic
twiddle_rsc_0_2_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_2_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_2_RID 1 bit sc_logic
twiddle_rsc_0_2_ARREADY 1 bit sc_logic
twiddle_rsc_0_2_ARVALID 1 bit sc_logic
twiddle_rsc_0_2_ARUSER 1 bit sc_logic
twiddle_rsc_0_2_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_2_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_2_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_2_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_2_ARLOCK 1 bit sc_logic
twiddle_rsc_0_2_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_2_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_2_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_2_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_2_ARID 1 bit sc_logic
twiddle_rsc_0_2_BREADY 1 bit sc_logic
twiddle_rsc_0_2_BVALID 1 bit sc_logic
twiddle_rsc_0_2_BUSER 1 bit sc_logic
twiddle_rsc_0_2_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_2_BID 1 bit sc_logic
twiddle_rsc_0_2_WREADY 1 bit sc_logic
twiddle_rsc_0_2_WVALID 1 bit sc_logic
twiddle_rsc_0_2_WUSER 1 bit sc_logic
twiddle_rsc_0_2_WLAST 1 bit sc_logic
twiddle_rsc_0_2_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_2_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_2_AWREADY 1 bit sc_logic
twiddle_rsc_0_2_AWVALID 1 bit sc_logic
twiddle_rsc_0_2_AWUSER 1 bit sc_logic
twiddle_rsc_0_2_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_2_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_2_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_2_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_2_AWLOCK 1 bit sc_logic
twiddle_rsc_0_2_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_2_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_2_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_2_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_2_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_2_lz 1 bit sc_logic
twiddle_rsc_0_3_s_tdone 1 bit sc_logic
twiddle_rsc_0_3_tr_write_done 1 bit sc_logic
twiddle_rsc_0_3_RREADY 1 bit sc_logic
twiddle_rsc_0_3_RVALID 1 bit sc_logic
twiddle_rsc_0_3_RUSER 1 bit sc_logic
twiddle_rsc_0_3_RLAST 1 bit sc_logic
twiddle_rsc_0_3_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_3_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_3_RID 1 bit sc_logic
twiddle_rsc_0_3_ARREADY 1 bit sc_logic
twiddle_rsc_0_3_ARVALID 1 bit sc_logic
twiddle_rsc_0_3_ARUSER 1 bit sc_logic
twiddle_rsc_0_3_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_3_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_3_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_3_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_3_ARLOCK 1 bit sc_logic
twiddle_rsc_0_3_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_3_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_3_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_3_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_3_ARID 1 bit sc_logic
twiddle_rsc_0_3_BREADY 1 bit sc_logic
twiddle_rsc_0_3_BVALID 1 bit sc_logic
twiddle_rsc_0_3_BUSER 1 bit sc_logic
twiddle_rsc_0_3_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_3_BID 1 bit sc_logic
twiddle_rsc_0_3_WREADY 1 bit sc_logic
twiddle_rsc_0_3_WVALID 1 bit sc_logic
twiddle_rsc_0_3_WUSER 1 bit sc_logic
twiddle_rsc_0_3_WLAST 1 bit sc_logic
twiddle_rsc_0_3_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_3_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_3_AWREADY 1 bit sc_logic
twiddle_rsc_0_3_AWVALID 1 bit sc_logic
twiddle_rsc_0_3_AWUSER 1 bit sc_logic
twiddle_rsc_0_3_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_3_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_3_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_3_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_3_AWLOCK 1 bit sc_logic
twiddle_rsc_0_3_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_3_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_3_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_3_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_3_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_3_lz 1 bit sc_logic
twiddle_h_rsc_0_0_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_0_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_0_RREADY 1 bit sc_logic
twiddle_h_rsc_0_0_RVALID 1 bit sc_logic
twiddle_h_rsc_0_0_RUSER 1 bit sc_logic
twiddle_h_rsc_0_0_RLAST 1 bit sc_logic
twiddle_h_rsc_0_0_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_0_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_0_RID 1 bit sc_logic
twiddle_h_rsc_0_0_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_0_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_0_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_0_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_0_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_0_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_0_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_0_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_0_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_0_ARID 1 bit sc_logic
twiddle_h_rsc_0_0_BREADY 1 bit sc_logic
twiddle_h_rsc_0_0_BVALID 1 bit sc_logic
twiddle_h_rsc_0_0_BUSER 1 bit sc_logic
twiddle_h_rsc_0_0_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_0_BID 1 bit sc_logic
twiddle_h_rsc_0_0_WREADY 1 bit sc_logic
twiddle_h_rsc_0_0_WVALID 1 bit sc_logic
twiddle_h_rsc_0_0_WUSER 1 bit sc_logic
twiddle_h_rsc_0_0_WLAST 1 bit sc_logic
twiddle_h_rsc_0_0_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_0_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_0_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_0_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_0_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_0_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_0_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_0_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_0_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_0_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_0_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_0_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_0_lz 1 bit sc_logic
twiddle_h_rsc_0_1_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_1_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_1_RREADY 1 bit sc_logic
twiddle_h_rsc_0_1_RVALID 1 bit sc_logic
twiddle_h_rsc_0_1_RUSER 1 bit sc_logic
twiddle_h_rsc_0_1_RLAST 1 bit sc_logic
twiddle_h_rsc_0_1_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_1_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_1_RID 1 bit sc_logic
twiddle_h_rsc_0_1_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_1_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_1_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_1_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_1_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_1_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_1_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_1_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_1_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_1_ARID 1 bit sc_logic
twiddle_h_rsc_0_1_BREADY 1 bit sc_logic
twiddle_h_rsc_0_1_BVALID 1 bit sc_logic
twiddle_h_rsc_0_1_BUSER 1 bit sc_logic
twiddle_h_rsc_0_1_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_1_BID 1 bit sc_logic
twiddle_h_rsc_0_1_WREADY 1 bit sc_logic
twiddle_h_rsc_0_1_WVALID 1 bit sc_logic
twiddle_h_rsc_0_1_WUSER 1 bit sc_logic
twiddle_h_rsc_0_1_WLAST 1 bit sc_logic
twiddle_h_rsc_0_1_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_1_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_1_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_1_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_1_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_1_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_1_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_1_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_1_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_1_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_1_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_1_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_1_lz 1 bit sc_logic
twiddle_h_rsc_0_2_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_2_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_2_RREADY 1 bit sc_logic
twiddle_h_rsc_0_2_RVALID 1 bit sc_logic
twiddle_h_rsc_0_2_RUSER 1 bit sc_logic
twiddle_h_rsc_0_2_RLAST 1 bit sc_logic
twiddle_h_rsc_0_2_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_2_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_2_RID 1 bit sc_logic
twiddle_h_rsc_0_2_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_2_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_2_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_2_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_2_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_2_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_2_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_2_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_2_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_2_ARID 1 bit sc_logic
twiddle_h_rsc_0_2_BREADY 1 bit sc_logic
twiddle_h_rsc_0_2_BVALID 1 bit sc_logic
twiddle_h_rsc_0_2_BUSER 1 bit sc_logic
twiddle_h_rsc_0_2_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_2_BID 1 bit sc_logic
twiddle_h_rsc_0_2_WREADY 1 bit sc_logic
twiddle_h_rsc_0_2_WVALID 1 bit sc_logic
twiddle_h_rsc_0_2_WUSER 1 bit sc_logic
twiddle_h_rsc_0_2_WLAST 1 bit sc_logic
twiddle_h_rsc_0_2_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_2_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_2_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_2_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_2_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_2_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_2_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_2_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_2_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_2_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_2_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_2_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_2_lz 1 bit sc_logic
twiddle_h_rsc_0_3_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_3_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_3_RREADY 1 bit sc_logic
twiddle_h_rsc_0_3_RVALID 1 bit sc_logic
twiddle_h_rsc_0_3_RUSER 1 bit sc_logic
twiddle_h_rsc_0_3_RLAST 1 bit sc_logic
twiddle_h_rsc_0_3_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_3_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_3_RID 1 bit sc_logic
twiddle_h_rsc_0_3_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_3_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_3_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_3_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_3_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_3_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_3_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_3_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_3_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_3_ARID 1 bit sc_logic
twiddle_h_rsc_0_3_BREADY 1 bit sc_logic
twiddle_h_rsc_0_3_BVALID 1 bit sc_logic
twiddle_h_rsc_0_3_BUSER 1 bit sc_logic
twiddle_h_rsc_0_3_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_3_BID 1 bit sc_logic
twiddle_h_rsc_0_3_WREADY 1 bit sc_logic
twiddle_h_rsc_0_3_WVALID 1 bit sc_logic
twiddle_h_rsc_0_3_WUSER 1 bit sc_logic
twiddle_h_rsc_0_3_WLAST 1 bit sc_logic
twiddle_h_rsc_0_3_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_3_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_3_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_3_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_3_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_3_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_3_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_3_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_3_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_3_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_3_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_3_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_3_lz 1 bit sc_logic
