TimeQuest Timing Analyzer report for AdderSeg7_Dip
Thu Mar 02 12:40:34 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50Mhz'
 13. Slow 1200mV 85C Model Setup: 'freq_divider:freq_divider|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk_50Mhz'
 15. Slow 1200mV 85C Model Hold: 'freq_divider:freq_divider|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_50Mhz'
 30. Slow 1200mV 0C Model Setup: 'freq_divider:freq_divider|clk_out'
 31. Slow 1200mV 0C Model Hold: 'clk_50Mhz'
 32. Slow 1200mV 0C Model Hold: 'freq_divider:freq_divider|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_50Mhz'
 46. Fast 1200mV 0C Model Setup: 'freq_divider:freq_divider|clk_out'
 47. Fast 1200mV 0C Model Hold: 'clk_50Mhz'
 48. Fast 1200mV 0C Model Hold: 'freq_divider:freq_divider|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; AdderSeg7_Dip                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C40Q240C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_50Mhz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz }                         ;
; freq_divider:freq_divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freq_divider:freq_divider|clk_out } ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 253.68 MHz ; 250.0 MHz       ; clk_50Mhz                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 640.61 MHz ; 402.09 MHz      ; freq_divider:freq_divider|clk_out ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -2.942 ; -71.535       ;
; freq_divider:freq_divider|clk_out ; -0.561 ; -1.795        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_50Mhz                         ; 0.432 ; 0.000         ;
; freq_divider:freq_divider|clk_out ; 0.453 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -3.000 ; -53.558       ;
; freq_divider:freq_divider|clk_out ; -1.487 ; -20.818       ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50Mhz'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.942 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.862      ;
; -2.941 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.861      ;
; -2.941 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.861      ;
; -2.925 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.845      ;
; -2.924 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.844      ;
; -2.924 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.844      ;
; -2.915 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.835      ;
; -2.914 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.834      ;
; -2.914 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.834      ;
; -2.887 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.807      ;
; -2.886 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.806      ;
; -2.886 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.806      ;
; -2.799 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.717      ;
; -2.798 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.716      ;
; -2.798 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.716      ;
; -2.769 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.689      ;
; -2.768 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.688      ;
; -2.768 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.688      ;
; -2.741 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.659      ;
; -2.734 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.652      ;
; -2.733 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.651      ;
; -2.733 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.651      ;
; -2.729 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.647      ;
; -2.728 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.646      ;
; -2.728 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.646      ;
; -2.684 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.600      ;
; -2.657 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.573      ;
; -2.627 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.543      ;
; -2.625 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.543      ;
; -2.624 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.542      ;
; -2.624 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.542      ;
; -2.609 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.527      ;
; -2.608 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.526      ;
; -2.608 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.526      ;
; -2.604 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.522      ;
; -2.603 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.521      ;
; -2.603 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.521      ;
; -2.595 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.513      ;
; -2.595 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.451     ; 3.135      ;
; -2.595 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.451     ; 3.135      ;
; -2.580 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.500      ;
; -2.579 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.499      ;
; -2.579 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.499      ;
; -2.568 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.488      ;
; -2.567 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.487      ;
; -2.567 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.487      ;
; -2.566 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.482      ;
; -2.565 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.483      ;
; -2.556 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.472      ;
; -2.555 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.473      ;
; -2.555 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.473      ;
; -2.554 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.472      ;
; -2.544 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.464      ;
; -2.543 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.463      ;
; -2.543 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.463      ;
; -2.538 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.454      ;
; -2.538 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.454      ;
; -2.533 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.451      ;
; -2.532 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.450      ;
; -2.532 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.450      ;
; -2.529 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.447      ;
; -2.528 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.446      ;
; -2.528 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.446      ;
; -2.511 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.427      ;
; -2.508 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.424      ;
; -2.502 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.420      ;
; -2.501 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.419      ;
; -2.485 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.403      ;
; -2.484 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.402      ;
; -2.481 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.397      ;
; -2.478 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.394      ;
; -2.475 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.393      ;
; -2.474 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.392      ;
; -2.465 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.381      ;
; -2.465 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.385      ;
; -2.465 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.381      ;
; -2.464 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.384      ;
; -2.464 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.384      ;
; -2.450 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.574     ; 2.877      ;
; -2.449 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.367      ;
; -2.449 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.574     ; 2.876      ;
; -2.449 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.574     ; 2.876      ;
; -2.447 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.365      ;
; -2.446 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.364      ;
; -2.434 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.354      ;
; -2.433 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.353      ;
; -2.433 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.081     ; 3.353      ;
; -2.422 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.338      ;
; -2.420 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.336      ;
; -2.419 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.337      ;
; -2.416 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.334      ;
; -2.409 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.327      ;
; -2.409 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.327      ;
; -2.408 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.083     ; 3.326      ;
; -2.407 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.323      ;
; -2.397 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.313      ;
; -2.392 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.308      ;
; -2.392 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.308      ;
; -2.374 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.290      ;
; -2.366 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.085     ; 3.282      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freq_divider:freq_divider|clk_out'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.561 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.481      ;
; -0.448 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.368      ;
; -0.439 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.359      ;
; -0.426 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.346      ;
; -0.393 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.313      ;
; -0.393 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.313      ;
; -0.387 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.307      ;
; -0.383 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 1.303      ;
; -0.071 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.991      ;
; -0.063 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.983      ;
; -0.062 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.982      ;
; -0.043 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.963      ;
; 0.098  ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.081     ; 0.822      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50Mhz'                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.432 ; seg_driver:seg_driver|dig_out[6]  ; seg_driver:seg_driver|dig_out[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.102      ; 0.746      ;
; 0.489 ; freq_divider:freq_divider|cnt[25] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 0.784      ;
; 0.744 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.039      ;
; 0.744 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.039      ;
; 0.744 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.039      ;
; 0.745 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.040      ;
; 0.746 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.041      ;
; 0.748 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.043      ;
; 0.748 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.043      ;
; 0.758 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.053      ;
; 0.758 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.053      ;
; 0.759 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.055      ;
; 0.761 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.056      ;
; 0.761 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.056      ;
; 0.776 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[0]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.071      ;
; 1.098 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.393      ;
; 1.099 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.394      ;
; 1.100 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.395      ;
; 1.105 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.400      ;
; 1.106 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.401      ;
; 1.109 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.404      ;
; 1.109 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.404      ;
; 1.113 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.408      ;
; 1.113 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.408      ;
; 1.114 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.409      ;
; 1.115 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.410      ;
; 1.116 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.411      ;
; 1.118 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.413      ;
; 1.118 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.413      ;
; 1.120 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.415      ;
; 1.120 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.415      ;
; 1.121 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.416      ;
; 1.122 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.417      ;
; 1.122 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.415      ;
; 1.123 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.418      ;
; 1.125 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.420      ;
; 1.129 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.424      ;
; 1.129 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.424      ;
; 1.131 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.426      ;
; 1.160 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.323      ; 1.725      ;
; 1.193 ; seg_driver:seg_driver|sel_out[3]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.180     ; 1.255      ;
; 1.229 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.524      ;
; 1.230 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.525      ;
; 1.231 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.526      ;
; 1.238 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.533      ;
; 1.239 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.534      ;
; 1.240 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.535      ;
; 1.244 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.539      ;
; 1.244 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.539      ;
; 1.245 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.540      ;
; 1.245 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.540      ;
; 1.246 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.541      ;
; 1.246 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.542      ;
; 1.249 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.544      ;
; 1.249 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.544      ;
; 1.252 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.547      ;
; 1.254 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.549      ;
; 1.254 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.549      ;
; 1.256 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.551      ;
; 1.258 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.553      ;
; 1.260 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.555      ;
; 1.261 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.556      ;
; 1.262 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.557      ;
; 1.262 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.555      ;
; 1.263 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.558      ;
; 1.271 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.566      ;
; 1.271 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.564      ;
; 1.274 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.569      ;
; 1.304 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.599      ;
; 1.321 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.576      ; 2.109      ;
; 1.340 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.574      ; 2.126      ;
; 1.345 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.640      ;
; 1.345 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.180     ; 1.407      ;
; 1.345 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.180     ; 1.407      ;
; 1.363 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.180     ; 1.425      ;
; 1.365 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.180     ; 1.427      ;
; 1.369 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.664      ;
; 1.370 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.665      ;
; 1.371 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.666      ;
; 1.378 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.673      ;
; 1.379 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.674      ;
; 1.383 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.678      ;
; 1.384 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.679      ;
; 1.384 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.679      ;
; 1.385 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.680      ;
; 1.385 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.680      ;
; 1.389 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.684      ;
; 1.392 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.687      ;
; 1.394 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.689      ;
; 1.394 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.689      ;
; 1.394 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.083      ; 1.689      ;
; 1.395 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.688      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freq_divider:freq_divider|clk_out'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.453 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.535 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.828      ;
; 0.557 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.850      ;
; 0.558 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.851      ;
; 0.559 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 0.852      ;
; 0.813 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.106      ;
; 0.818 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.111      ;
; 0.847 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.140      ;
; 0.847 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.140      ;
; 0.857 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.150      ;
; 0.860 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.153      ;
; 0.877 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.170      ;
; 1.064 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.081      ; 1.357      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.414  ; 0.602        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.415  ; 0.603        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.416  ; 0.604        ; 0.188          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; 7.869 ; 8.134 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; 2.696 ; 2.949 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; 4.022 ; 4.255 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; 4.849 ; 5.086 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; 5.723 ; 5.987 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; 7.429 ; 7.654 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; 7.597 ; 7.816 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; 7.792 ; 8.134 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; 7.869 ; 8.132 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; -2.134 ; -2.373 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; -2.134 ; -2.373 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; -2.934 ; -3.147 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; -2.961 ; -3.179 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; -3.058 ; -3.299 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; -3.311 ; -3.405 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; -3.352 ; -3.600 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; -3.532 ; -3.759 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; -3.588 ; -3.808 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 11.443 ; 11.285 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 9.755  ; 9.581  ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 8.224  ; 8.076  ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 8.495  ; 8.277  ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 8.104  ; 8.000  ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 10.819 ; 10.758 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 11.443 ; 11.285 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 9.579  ; 9.449  ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 10.734 ; 10.720 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 9.200  ; 9.060  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 10.270 ; 10.454 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 10.734 ; 10.720 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 8.647  ; 8.934  ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 7.915  ; 7.814  ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 9.554  ; 9.390  ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 8.030  ; 7.886  ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 8.290  ; 8.079  ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 7.915  ; 7.814  ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 10.575 ; 10.520 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 11.175 ; 11.026 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 9.332  ; 9.206  ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 8.391  ; 8.669  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 8.920  ; 8.782  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 10.009 ; 10.183 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 10.458 ; 10.442 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 8.391  ; 8.669  ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 270.27 MHz ; 250.0 MHz       ; clk_50Mhz                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 700.77 MHz ; 402.09 MHz      ; freq_divider:freq_divider|clk_out ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -2.700 ; -62.241       ;
; freq_divider:freq_divider|clk_out ; -0.427 ; -1.232        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_50Mhz                         ; 0.382 ; 0.000         ;
; freq_divider:freq_divider|clk_out ; 0.401 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -3.000 ; -53.558       ;
; freq_divider:freq_divider|clk_out ; -1.487 ; -20.818       ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.700 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.629      ;
; -2.700 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.629      ;
; -2.700 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.629      ;
; -2.690 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.619      ;
; -2.690 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.619      ;
; -2.690 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.619      ;
; -2.682 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.611      ;
; -2.682 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.611      ;
; -2.682 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.611      ;
; -2.664 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.593      ;
; -2.664 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.593      ;
; -2.664 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.593      ;
; -2.614 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.541      ;
; -2.614 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.541      ;
; -2.614 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.541      ;
; -2.549 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.478      ;
; -2.549 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.478      ;
; -2.549 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.478      ;
; -2.545 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.472      ;
; -2.545 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.472      ;
; -2.545 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.472      ;
; -2.537 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.464      ;
; -2.537 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.464      ;
; -2.537 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.464      ;
; -2.445 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.372      ;
; -2.445 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.372      ;
; -2.445 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.372      ;
; -2.434 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.361      ;
; -2.434 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.361      ;
; -2.434 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.361      ;
; -2.396 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.323      ;
; -2.389 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.318      ;
; -2.389 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.318      ;
; -2.389 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.318      ;
; -2.379 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.308      ;
; -2.379 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.308      ;
; -2.379 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.308      ;
; -2.360 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.287      ;
; -2.360 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.287      ;
; -2.360 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.287      ;
; -2.320 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.247      ;
; -2.320 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.247      ;
; -2.320 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.247      ;
; -2.302 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.390     ; 2.904      ;
; -2.302 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.390     ; 2.904      ;
; -2.293 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.220      ;
; -2.293 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.220      ;
; -2.293 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.220      ;
; -2.288 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.217      ;
; -2.288 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.217      ;
; -2.288 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.217      ;
; -2.284 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.211      ;
; -2.284 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.211      ;
; -2.283 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.210      ;
; -2.281 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.210      ;
; -2.281 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.210      ;
; -2.281 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.210      ;
; -2.273 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.198      ;
; -2.270 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.197      ;
; -2.264 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.191      ;
; -2.263 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.190      ;
; -2.254 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.183      ;
; -2.254 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.183      ;
; -2.254 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.183      ;
; -2.254 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.181      ;
; -2.253 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.180      ;
; -2.250 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.537     ; 2.715      ;
; -2.250 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.537     ; 2.715      ;
; -2.250 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.537     ; 2.715      ;
; -2.246 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.173      ;
; -2.245 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.172      ;
; -2.231 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.158      ;
; -2.230 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.155      ;
; -2.228 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.155      ;
; -2.227 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.154      ;
; -2.211 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.136      ;
; -2.191 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.116      ;
; -2.178 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.103      ;
; -2.178 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.105      ;
; -2.177 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.102      ;
; -2.165 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.090      ;
; -2.148 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.073      ;
; -2.147 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.074      ;
; -2.147 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.074      ;
; -2.147 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.072      ;
; -2.147 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.072      ;
; -2.146 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.073      ;
; -2.144 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.071      ;
; -2.128 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.053      ;
; -2.113 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.040      ;
; -2.112 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.039      ;
; -2.111 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.040      ;
; -2.111 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.040      ;
; -2.111 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.073     ; 3.040      ;
; -2.109 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.034      ;
; -2.108 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.033      ;
; -2.105 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.075     ; 3.032      ;
; -2.104 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.029      ;
; -2.101 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.026      ;
; -2.101 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.077     ; 3.026      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freq_divider:freq_divider|clk_out'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.427 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.356      ;
; -0.306 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.235      ;
; -0.295 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.224      ;
; -0.280 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.209      ;
; -0.250 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.179      ;
; -0.249 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.178      ;
; -0.247 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.176      ;
; -0.243 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 1.172      ;
; 0.028  ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.901      ;
; 0.037  ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.892      ;
; 0.038  ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.891      ;
; 0.054  ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.875      ;
; 0.184  ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.073     ; 0.745      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.382 ; seg_driver:seg_driver|dig_out[6]  ; seg_driver:seg_driver|dig_out[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.092      ; 0.669      ;
; 0.453 ; freq_divider:freq_divider|cnt[25] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.723      ;
; 0.690 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.960      ;
; 0.692 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.962      ;
; 0.693 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.963      ;
; 0.694 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.964      ;
; 0.694 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.964      ;
; 0.696 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.966      ;
; 0.697 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.967      ;
; 0.703 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.973      ;
; 0.704 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.974      ;
; 0.704 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.974      ;
; 0.704 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.974      ;
; 0.704 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.974      ;
; 0.705 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.975      ;
; 0.705 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.975      ;
; 0.706 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.976      ;
; 0.706 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.976      ;
; 0.706 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.976      ;
; 0.707 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.977      ;
; 0.725 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[0]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 0.995      ;
; 1.011 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.281      ;
; 1.012 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.282      ;
; 1.013 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.283      ;
; 1.015 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.285      ;
; 1.016 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.286      ;
; 1.017 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.287      ;
; 1.018 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.288      ;
; 1.018 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.329      ; 1.572      ;
; 1.023 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.293      ;
; 1.023 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.293      ;
; 1.024 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.294      ;
; 1.025 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.295      ;
; 1.025 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.296      ;
; 1.026 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.296      ;
; 1.027 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.297      ;
; 1.028 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.298      ;
; 1.029 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.299      ;
; 1.030 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.300      ;
; 1.030 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.300      ;
; 1.031 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.301      ;
; 1.031 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.301      ;
; 1.038 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.308      ;
; 1.038 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.308      ;
; 1.040 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.310      ;
; 1.076 ; seg_driver:seg_driver|sel_out[3]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.145     ; 1.156      ;
; 1.108 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.378      ;
; 1.114 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.384      ;
; 1.115 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.385      ;
; 1.118 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.388      ;
; 1.123 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.393      ;
; 1.124 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.394      ;
; 1.124 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.394      ;
; 1.125 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.396      ;
; 1.133 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.403      ;
; 1.134 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.404      ;
; 1.137 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.407      ;
; 1.138 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.408      ;
; 1.139 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.409      ;
; 1.140 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.410      ;
; 1.145 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.415      ;
; 1.146 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.416      ;
; 1.147 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.417      ;
; 1.147 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.415      ;
; 1.148 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.418      ;
; 1.148 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.418      ;
; 1.150 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.420      ;
; 1.152 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.422      ;
; 1.152 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.422      ;
; 1.153 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.423      ;
; 1.162 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.432      ;
; 1.162 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.430      ;
; 1.166 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.436      ;
; 1.177 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.911      ;
; 1.189 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.537      ; 1.921      ;
; 1.202 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.145     ; 1.282      ;
; 1.217 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.145     ; 1.297      ;
; 1.218 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.488      ;
; 1.230 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.500      ;
; 1.236 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.506      ;
; 1.237 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.507      ;
; 1.240 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.510      ;
; 1.241 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.975      ;
; 1.243 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.513      ;
; 1.244 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.145     ; 1.324      ;
; 1.245 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.515      ;
; 1.245 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.145     ; 1.325      ;
; 1.246 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.516      ;
; 1.248 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.516      ;
; 1.255 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.525      ;
; 1.255 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.525      ;
; 1.256 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.526      ;
; 1.260 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.530      ;
; 1.261 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.531      ;
; 1.267 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.537      ;
; 1.268 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.538      ;
; 1.269 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.075      ; 1.539      ;
; 1.269 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.537      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freq_divider:freq_divider|clk_out'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.401 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.496 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.764      ;
; 0.514 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.782      ;
; 0.514 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.782      ;
; 0.519 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 0.787      ;
; 0.759 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.027      ;
; 0.770 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.038      ;
; 0.790 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.058      ;
; 0.791 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.059      ;
; 0.797 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.065      ;
; 0.803 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.071      ;
; 0.814 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.082      ;
; 0.965 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.073      ; 1.233      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; 7.376 ; 7.403 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; 2.489 ; 2.570 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; 3.794 ; 3.817 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; 4.572 ; 4.613 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; 5.346 ; 5.411 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; 6.961 ; 6.984 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; 7.106 ; 7.123 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; 7.317 ; 7.358 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; 7.376 ; 7.403 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; -1.979 ; -2.055 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; -1.979 ; -2.055 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; -2.707 ; -2.721 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; -2.724 ; -2.756 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; -2.795 ; -2.849 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; -3.124 ; -2.964 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; -3.086 ; -3.135 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; -3.271 ; -3.236 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; -3.329 ; -3.304 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 11.092 ; 10.643 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 9.486  ; 9.087  ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 7.932  ; 7.576  ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 8.200  ; 7.763  ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 7.780  ; 7.560  ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 10.448 ; 10.182 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 11.092 ; 10.643 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 9.239  ; 8.798  ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 10.109 ; 10.296 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 8.776  ; 8.445  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 9.722  ; 10.087 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 10.109 ; 10.296 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 8.083  ; 8.548  ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 7.605  ; 7.393  ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 9.298  ; 8.918  ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 7.752  ; 7.408  ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 8.009  ; 7.588  ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 7.605  ; 7.393  ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 10.221 ; 9.969  ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 10.840 ; 10.413 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 9.007  ; 8.582  ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 7.851  ; 8.194  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 8.515  ; 8.194  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 9.483  ; 9.832  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 9.860  ; 10.037 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 7.851  ; 8.299  ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -0.640 ; -12.392       ;
; freq_divider:freq_divider|clk_out ; 0.304  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk_50Mhz                         ; 0.178 ; 0.000         ;
; freq_divider:freq_divider|clk_out ; 0.187 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_50Mhz                         ; -3.000 ; -38.916       ;
; freq_divider:freq_divider|clk_out ; -1.000 ; -14.000       ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.640 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.589      ;
; -0.640 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.589      ;
; -0.640 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.589      ;
; -0.639 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.586      ;
; -0.635 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.582      ;
; -0.635 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.584      ;
; -0.635 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.584      ;
; -0.635 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.584      ;
; -0.634 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.585      ;
; -0.633 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.584      ;
; -0.626 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.573      ;
; -0.626 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.575      ;
; -0.626 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.575      ;
; -0.626 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.575      ;
; -0.626 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.577      ;
; -0.626 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.577      ;
; -0.626 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.577      ;
; -0.601 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.550      ;
; -0.601 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.550      ;
; -0.601 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.550      ;
; -0.594 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.543      ;
; -0.587 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.534      ;
; -0.578 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.527      ;
; -0.571 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.518      ;
; -0.569 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.516      ;
; -0.567 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.514      ;
; -0.565 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.512      ;
; -0.558 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.505      ;
; -0.558 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.505      ;
; -0.557 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.508      ;
; -0.557 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.508      ;
; -0.557 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.508      ;
; -0.551 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.500      ;
; -0.551 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.500      ;
; -0.551 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.500      ;
; -0.549 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.496      ;
; -0.548 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.497      ;
; -0.548 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.497      ;
; -0.548 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.497      ;
; -0.547 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.496      ;
; -0.547 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.496      ;
; -0.547 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.496      ;
; -0.526 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.475      ;
; -0.520 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.467      ;
; -0.519 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.466      ;
; -0.517 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.466      ;
; -0.510 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.459      ;
; -0.510 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.160     ; 1.327      ;
; -0.510 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 1.000        ; -0.160     ; 1.327      ;
; -0.506 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.453      ;
; -0.504 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.451      ;
; -0.503 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.450      ;
; -0.501 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.448      ;
; -0.501 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.448      ;
; -0.500 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.447      ;
; -0.499 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.446      ;
; -0.497 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.444      ;
; -0.495 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.247      ;
; -0.495 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.247      ;
; -0.495 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.235     ; 1.247      ;
; -0.492 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.441      ;
; -0.491 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.438      ;
; -0.490 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.437      ;
; -0.490 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.437      ;
; -0.488 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.437      ;
; -0.487 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.438      ;
; -0.487 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.438      ;
; -0.487 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.438      ;
; -0.486 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.437      ;
; -0.486 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.437      ;
; -0.486 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.437      ;
; -0.479 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.426      ;
; -0.470 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.421      ;
; -0.462 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.411      ;
; -0.462 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.411      ;
; -0.462 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.411      ;
; -0.458 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[8]  ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.405      ;
; -0.458 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.407      ;
; -0.453 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.400      ;
; -0.452 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.399      ;
; -0.451 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.398      ;
; -0.442 ; freq_divider:freq_divider|cnt[8]  ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.038     ; 1.391      ;
; -0.440 ; freq_divider:freq_divider|cnt[15] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.237     ; 1.190      ;
; -0.440 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[14] ; clk_50Mhz                         ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.387      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freq_divider:freq_divider|clk_out'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.304 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.647      ;
; 0.364 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.587      ;
; 0.370 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.581      ;
; 0.371 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.580      ;
; 0.384 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.567      ;
; 0.396 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.555      ;
; 0.397 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.554      ;
; 0.399 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.552      ;
; 0.535 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.416      ;
; 0.536 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.415      ;
; 0.538 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.413      ;
; 0.548 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.403      ;
; 0.601 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 1.000        ; -0.036     ; 0.350      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.178 ; seg_driver:seg_driver|dig_out[6]  ; seg_driver:seg_driver|dig_out[6]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.045      ; 0.307      ;
; 0.196 ; freq_divider:freq_divider|cnt[25] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.318      ;
; 0.295 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.417      ;
; 0.297 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.420      ;
; 0.302 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.427      ;
; 0.312 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[0]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.434      ;
; 0.412 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.168      ; 0.694      ;
; 0.423 ; seg_driver:seg_driver|sel_out[3]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.038     ; 0.499      ;
; 0.444 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.566      ;
; 0.446 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.568      ;
; 0.447 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.569      ;
; 0.452 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; freq_divider:freq_divider|cnt[24] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.578      ;
; 0.458 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[18] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.581      ;
; 0.459 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.583      ;
; 0.461 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[1]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[2]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.587      ;
; 0.481 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[4]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.037     ; 0.558      ;
; 0.481 ; dip_switch:dip_switch|bin[17]     ; seg_driver:seg_driver|dig_out[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.037     ; 0.558      ;
; 0.484 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[3]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.038     ; 0.560      ;
; 0.494 ; seg_driver:seg_driver|sel_out[1]  ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.038     ; 0.570      ;
; 0.507 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.629      ;
; 0.509 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.631      ;
; 0.510 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.632      ;
; 0.510 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.632      ;
; 0.512 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.634      ;
; 0.513 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.635      ;
; 0.514 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.636      ;
; 0.515 ; freq_divider:freq_divider|cnt[5]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; freq_divider:freq_divider|cnt[1]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.638      ;
; 0.517 ; freq_divider:freq_divider|cnt[23] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; freq_divider:freq_divider|cnt[11] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[4]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.640      ;
; 0.518 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.640      ;
; 0.518 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[11] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.641      ;
; 0.521 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[12] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[19] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; freq_divider:freq_divider|cnt[22] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[5]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.038     ; 0.598      ;
; 0.524 ; freq_divider:freq_divider|cnt[16] ; freq_divider:freq_divider|cnt[20] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.646      ;
; 0.525 ; freq_divider:freq_divider|cnt[20] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.647      ;
; 0.527 ; freq_divider:freq_divider|cnt[0]  ; freq_divider:freq_divider|cnt[3]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.649      ;
; 0.528 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.650      ;
; 0.528 ; freq_divider:freq_divider|cnt[2]  ; freq_divider:freq_divider|cnt[5]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.650      ;
; 0.529 ; freq_divider:freq_divider|cnt[10] ; freq_divider:freq_divider|cnt[13] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; freq_divider:freq_divider|cnt[4]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.652      ;
; 0.531 ; freq_divider:freq_divider|cnt[18] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.653      ;
; 0.532 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.168      ; 0.814      ;
; 0.534 ; freq_divider:freq_divider|cnt[6]  ; freq_divider:freq_divider|cnt[10] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.656      ;
; 0.539 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[16] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.661      ;
; 0.547 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.237      ; 0.868      ;
; 0.555 ; seg_driver:seg_driver|sel_out[2]  ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.038     ; 0.631      ;
; 0.561 ; freq_divider:freq_divider|cnt[12] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.235      ; 0.880      ;
; 0.566 ; dip_switch:dip_switch|bin[9]      ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.039     ; 0.641      ;
; 0.568 ; freq_divider:freq_divider|cnt[14] ; freq_divider:freq_divider|cnt[15] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.237      ; 0.889      ;
; 0.572 ; dip_switch:dip_switch|bin[14]     ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.167      ; 0.853      ;
; 0.573 ; freq_divider:freq_divider|cnt[7]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.695      ;
; 0.573 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[23] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.695      ;
; 0.575 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[21] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.697      ;
; 0.575 ; seg_driver:seg_driver|sel_out[0]  ; seg_driver:seg_driver|dig_out[6]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; 0.168      ; 0.857      ;
; 0.576 ; freq_divider:freq_divider|cnt[21] ; freq_divider:freq_divider|cnt[25] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.698      ;
; 0.576 ; freq_divider:freq_divider|cnt[19] ; freq_divider:freq_divider|cnt[24] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.698      ;
; 0.578 ; freq_divider:freq_divider|cnt[17] ; freq_divider:freq_divider|cnt[22] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.700      ;
; 0.580 ; freq_divider:freq_divider|cnt[3]  ; freq_divider:freq_divider|cnt[7]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.702      ;
; 0.581 ; freq_divider:freq_divider|cnt[13] ; freq_divider:freq_divider|cnt[17] ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.703      ;
; 0.581 ; dip_switch:dip_switch|bin[12]     ; seg_driver:seg_driver|dig_out[1]  ; freq_divider:freq_divider|clk_out ; clk_50Mhz   ; 0.000        ; -0.039     ; 0.656      ;
; 0.582 ; freq_divider:freq_divider|cnt[9]  ; freq_divider:freq_divider|cnt[9]  ; clk_50Mhz                         ; clk_50Mhz   ; 0.000        ; 0.038      ; 0.704      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freq_divider:freq_divider|clk_out'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.187 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.220 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.340      ;
; 0.229 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.349      ;
; 0.229 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.349      ;
; 0.236 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.356      ;
; 0.327 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.447      ;
; 0.332 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[1] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.452      ;
; 0.346 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.466      ;
; 0.347 ; seg_driver:seg_driver|sel_out[2] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; seg_driver:seg_driver|sel_out[3] ; seg_driver:seg_driver|sel_out[0] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.469      ;
; 0.352 ; seg_driver:seg_driver|sel_out[1] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.472      ;
; 0.361 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[3] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.481      ;
; 0.418 ; seg_driver:seg_driver|sel_out[0] ; seg_driver:seg_driver|sel_out[2] ; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 0.000        ; 0.036      ; 0.538      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50Mhz ; Rise       ; clk_50Mhz                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[6]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|clk_out ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver:seg_driver|dig_out[7]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[13] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[14] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[16] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[17] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[18] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[19] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[20] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[21] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[22] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[23] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[24] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[25] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider:freq_divider|cnt[8]  ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[6]|clk         ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[15]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[0]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[10]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[11]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[12]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[14]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[1]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[2]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[3]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[4]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[5]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[6]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[7]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[8]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[9]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[1]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[2]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[3]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[4]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[5]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; seg_driver|dig_out[7]|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|clk_out|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[13]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[16]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[17]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[18]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[19]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[20]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50Mhz ; Rise       ; freq_divider|cnt[21]|clk          ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'freq_divider:freq_divider|clk_out'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[10]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[11]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[12]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[13]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[14]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[15]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[16]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[17]         ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[8]          ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch:dip_switch|bin[9]          ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[0]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[1]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[2]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver:seg_driver|sel_out[3]      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out|q                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|inclk[0] ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; freq_divider|clk_out~clkctrl|outclk   ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[10]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[11]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[12]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[13]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[14]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[15]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[16]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[17]|clk                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[8]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; dip_switch|bin[9]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[0]|clk             ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[1]|clk             ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[2]|clk             ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; freq_divider:freq_divider|clk_out ; Rise       ; seg_driver|sel_out[3]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; 3.539 ; 4.250 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; 1.270 ; 1.940 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; 1.849 ; 2.517 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; 2.242 ; 2.915 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; 2.636 ; 3.327 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; 3.359 ; 4.059 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; 3.428 ; 4.120 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; 3.519 ; 4.202 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; 3.539 ; 4.250 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; -1.022 ; -1.682 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; -1.022 ; -1.682 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; -1.365 ; -2.029 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; -1.398 ; -2.070 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; -1.451 ; -2.137 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; -1.524 ; -2.251 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; -1.587 ; -2.253 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; -1.624 ; -2.355 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; -1.655 ; -2.392 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 5.481 ; 5.800 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 4.778 ; 5.007 ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 3.907 ; 4.014 ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 4.006 ; 4.103 ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 3.892 ; 4.007 ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 5.284 ; 5.625 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 5.481 ; 5.800 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 4.505 ; 4.698 ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 5.539 ; 5.217 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 4.260 ; 4.473 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 5.303 ; 5.081 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 5.539 ; 5.217 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 4.270 ; 4.105 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 3.807 ; 3.916 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 4.691 ; 4.917 ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 3.822 ; 3.924 ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 3.917 ; 4.010 ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 3.807 ; 3.916 ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 5.177 ; 5.509 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 5.365 ; 5.677 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 4.395 ; 4.581 ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 4.139 ; 3.992 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 4.139 ; 4.343 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 5.181 ; 4.965 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 5.412 ; 5.097 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 4.151 ; 3.992 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -2.942  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_50Mhz                         ; -2.942  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  freq_divider:freq_divider|clk_out ; -0.561  ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                    ; -73.33  ; 0.0   ; 0.0      ; 0.0     ; -74.376             ;
;  clk_50Mhz                         ; -71.535 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
;  freq_divider:freq_divider|clk_out ; -1.795  ; 0.000 ; N/A      ; N/A     ; -20.818             ;
+------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; 7.869 ; 8.134 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; 2.696 ; 2.949 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; 4.022 ; 4.255 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; 4.849 ; 5.086 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; 5.723 ; 5.987 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; 7.429 ; 7.654 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; 7.597 ; 7.816 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; 7.792 ; 8.134 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; 7.869 ; 8.132 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dip[*]    ; freq_divider:freq_divider|clk_out ; -1.022 ; -1.682 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[0]   ; freq_divider:freq_divider|clk_out ; -1.022 ; -1.682 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[1]   ; freq_divider:freq_divider|clk_out ; -1.365 ; -2.029 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[2]   ; freq_divider:freq_divider|clk_out ; -1.398 ; -2.070 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[3]   ; freq_divider:freq_divider|clk_out ; -1.451 ; -2.137 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[4]   ; freq_divider:freq_divider|clk_out ; -1.524 ; -2.251 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[5]   ; freq_divider:freq_divider|clk_out ; -1.587 ; -2.253 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[6]   ; freq_divider:freq_divider|clk_out ; -1.624 ; -2.355 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  dip[7]   ; freq_divider:freq_divider|clk_out ; -1.655 ; -2.392 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 11.443 ; 11.285 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 9.755  ; 9.581  ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 8.224  ; 8.076  ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 8.495  ; 8.277  ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 8.104  ; 8.000  ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 10.819 ; 10.758 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 11.443 ; 11.285 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 9.579  ; 9.449  ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 10.734 ; 10.720 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 9.200  ; 9.060  ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 10.270 ; 10.454 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 10.734 ; 10.720 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 8.647  ; 8.934  ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; dig_out[*]  ; clk_50Mhz                         ; 3.807 ; 3.916 ; Rise       ; clk_50Mhz                         ;
;  dig_out[1] ; clk_50Mhz                         ; 4.691 ; 4.917 ; Rise       ; clk_50Mhz                         ;
;  dig_out[2] ; clk_50Mhz                         ; 3.822 ; 3.924 ; Rise       ; clk_50Mhz                         ;
;  dig_out[3] ; clk_50Mhz                         ; 3.917 ; 4.010 ; Rise       ; clk_50Mhz                         ;
;  dig_out[4] ; clk_50Mhz                         ; 3.807 ; 3.916 ; Rise       ; clk_50Mhz                         ;
;  dig_out[5] ; clk_50Mhz                         ; 5.177 ; 5.509 ; Rise       ; clk_50Mhz                         ;
;  dig_out[6] ; clk_50Mhz                         ; 5.365 ; 5.677 ; Rise       ; clk_50Mhz                         ;
;  dig_out[7] ; clk_50Mhz                         ; 4.395 ; 4.581 ; Rise       ; clk_50Mhz                         ;
; sel_out[*]  ; freq_divider:freq_divider|clk_out ; 4.139 ; 3.992 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[0] ; freq_divider:freq_divider|clk_out ; 4.139 ; 4.343 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[1] ; freq_divider:freq_divider|clk_out ; 5.181 ; 4.965 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[2] ; freq_divider:freq_divider|clk_out ; 5.412 ; 5.097 ; Rise       ; freq_divider:freq_divider|clk_out ;
;  sel_out[3] ; freq_divider:freq_divider|clk_out ; 4.151 ; 3.992 ; Rise       ; freq_divider:freq_divider|clk_out ;
+-------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50Mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; sel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; sel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; sel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; sel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_50Mhz                         ; clk_50Mhz                         ; 531      ; 0        ; 0        ; 0        ;
; freq_divider:freq_divider|clk_out ; clk_50Mhz                         ; 120      ; 0        ; 0        ; 0        ;
; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 16       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_50Mhz                         ; clk_50Mhz                         ; 531      ; 0        ; 0        ; 0        ;
; freq_divider:freq_divider|clk_out ; clk_50Mhz                         ; 120      ; 0        ; 0        ; 0        ;
; freq_divider:freq_divider|clk_out ; freq_divider:freq_divider|clk_out ; 16       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 02 12:40:32 2023
Info: Command: quartus_sta AdderSeg7_Dip -c AdderSeg7_Dip
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AdderSeg7_Dip.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name freq_divider:freq_divider|clk_out freq_divider:freq_divider|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.942
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.942             -71.535 clk_50Mhz 
    Info (332119):    -0.561              -1.795 freq_divider:freq_divider|clk_out 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk_50Mhz 
    Info (332119):     0.453               0.000 freq_divider:freq_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk_50Mhz 
    Info (332119):    -1.487             -20.818 freq_divider:freq_divider|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.700             -62.241 clk_50Mhz 
    Info (332119):    -0.427              -1.232 freq_divider:freq_divider|clk_out 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk_50Mhz 
    Info (332119):     0.401               0.000 freq_divider:freq_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk_50Mhz 
    Info (332119):    -1.487             -20.818 freq_divider:freq_divider|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.640             -12.392 clk_50Mhz 
    Info (332119):     0.304               0.000 freq_divider:freq_divider|clk_out 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_50Mhz 
    Info (332119):     0.187               0.000 freq_divider:freq_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.916 clk_50Mhz 
    Info (332119):    -1.000             -14.000 freq_divider:freq_divider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Thu Mar 02 12:40:34 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


