---
title: "[베릴로그 HDL] 03. 기본 개념"
date: 2025-03-20 00:36:00 +09:00
categories: [Verilog, 베릴로그공부]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---

# 3장 기본 개념 
## 3.1 사전적 규약
✅ Verilog 사전적 규약이란?
Verilog의 사전적 규약은 코드 작성 시 준수해야 할 문법적 규칙과 표현 방식입니다. 

이는 설계의 일관성을 유지하고 가독성을 높이며, 오류를 방지하기 위해 중요합니다. 

아래는 Verilog에서 사용하는 주요 사전적 규약에 대한 설명입니다.

#### 📌 1. 화이트 스페이스 (Whitespace)
화이트 스페이스는 코드의 가독성을 높이고, 코드 요소를 구분하는 데 사용됩니다. 

Verilog는 다음과 같은 화이트 스페이스를 지원합니다:

- 공백 (\b): 단어와 단어 사이를 구분합니다.

- 탭 (\t): 들여쓰기를 통해 구조를 명확히 합니다.

- 개행 (\n): 줄바꿈을 통해 코드 블록을 구분합니다.

#### 📌 2. 주석 (Comments)
주석은 코드에 대한 설명을 추가하여 가독성을 높이고, 다른 개발자와 의사소통을 돕습니다.

- 한 줄 주석 (//): 한 줄짜리 설명을 추가할 때 사용됩니다.

- 다중 주석 (/* ... */): 여러 줄에 걸친 설명을 추가할 때 사용됩니다.

#### 📌 3. 연산자 (Operators)
Verilog는 다양한 연산자를 지원하며, 이는 설계에서 데이터를 처리하거나 조건을 평가하는 데 사용됩니다.

    - 단항 연산자: 하나의 피연산자를 처리합니다. (예: !, ~)

    - 이항 연산자: 두 개의 피연산자를 처리합니다. (예: +, -, &, |)

    - 삼항 연산자: 조건에 따라 값을 선택합니다. (예: ?:)


#### 📌 4. 수 표현 (Number Representation)

1) 크기를 지정한 수
형식: `<크기>'<기본 형식><숫자>`

- 크기: 숫자의 비트 개수 (예: 8, 16).

- 기본 형식: 진수를 나타내는 형식 (d: 10진수, h: 16진수, b: 2진수, o: 8진수).

- 숫자: 데이터 값 (0~f).

✔ 예제:

```verilog
8'b10101010;  // 8비트 2진수
16'hFF;       // 16비트 16진수
```

2) 크기를 지정하지 않은 수
- 기본적으로 크기와 형식을 지정하지 않으면 숫자는 10진수로 간주됩니다.

- 크기 미지정 시 최소 32비트로 처리됩니다.
       
✔ 예제:

```verilog
123;          // 크기 미지정 10진수
32'd123;      // 크기 지정된 10진수
```  
특수 값 및 기타 규칙
- X, Z 값: 값이 정의되지 않았거나 고임피던스 상태를 나타냄.

- 음수 표현: <크기> 앞에 음수를 붙여 표현함.

- 가독성 향상: 언더스코어(_)를 사용하여 숫자를 구분 가능.

- 물음표(?) 값: z와 동일한 역할을 수행함.

✔ 예제:

```verilog
4'b101x;      // X 값 포함된 수
32'b1010_1010_1111_0000; // 언더스코어 사용으로 가독성 향상
```

#### 📌 5. 문자열 (String)

문자열은 큰따옴표(" ")로 감싸서 표현하며, 주로 출력 메시지나 디버깅 목적으로 사용됩니다.

✔ 예제:
```verilog
initial begin
    $display("Hello, Verilog!");  // 문자열 출력 예제
end
```

#### 📌 6. 식별자와 키워드

1) 식별자 (Identifiers)
설계 객체들을 참조하기 위해 사용하는 이름입니다.

- 알파벳 또는 언더스코어(_)로 시작해야 합니다.

- 숫자나 $ 기호로 시작할 수 없습니다.

✔ 예제:

```verilog
wire data_signal;   // 유효한 식별자 이름
wire _temp_signal;  // 유효한 식별자 이름
```

2) 키워드 (Keywords)
미리 예약된 특별한 식별자로, 설계에서 특정 기능을 수행합니다.

- 소문자로 작성되며, 특정 동작을 정의합니다.

- 예: reg, wire, input, output.

✔ 예제:

```verilog
reg counter;        // 키워드 reg 사용 예제
wire signal_out;    // 키워드 wire 사용 예제
```

#### 📌 7. 에스케이프 식별자 (Escaped Identifiers)
특수 문자나 공백이 포함된 식별자를 사용할 때 백슬래시(\)를 사용하여 정의하며, 공백이나 특수 문자를 포함할 수 있습니다.


## 3.2 데이터 형

### 3.2.1 논리값 집합
✅ Verilog 논리값 집합과 신호 강도
Verilog는 디지털 회로의 동작을 정확히 모델링하기 위해 4개의 논리값과 8개의 신호 강도를 지원합니다. 

이들은 설계와 시뮬레이션에서 신호의 상태와 드라이브 강도를 표현하는 데 사용됩니다.



#### 📌 Verilog 논리값
Verilog는 4개의 논리값을 사용하여 신호의 상태를 나타냅니다.
| 논리값 | 의미 |
|---------|------|
| **0**   | 논리 0, 거짓 상태 (Low)|
| **1**   | 논리 1, 참 상태 (High) |
| **x**   | 알 수 없는 값(0 또는 1일 수 있음) |
| **z**   | 고임피던스 상태(드라이브되지 않음, Open Circuit) |

✔ 설명:

- 0과 1은 디지털 회로의 기본적인 논리 상태를 나타냅니다.

- x는 신호가 정의되지 않았거나 불확실한 상태를 나타냅니다.

- z는 고임피던스 상태로, 출력이 활성화되지 않은 경우를 의미합니다.

#### 📌 Verilog 신호 강도
Verilog에서는 신호가 얼마나 강하게 드라이브되는지를 나타내기 위해 신호 강도(Strength) 개념을 사용합니다. 

이는 드라이버가 동일한 신호를 다르게 구동할 때 우선순위를 결정하는 데 유용합니다

#### 드라이브 강도

| 신호 강도  | 의미                        |
|------------|-----------------------------|
| **Supply** | 가장 강한 드라이브, 전원 연결에 사용 |
| **Strong** | 강한 드라이브, 일반적인 논리 회로에 사용 |
| **Pull**   | 약한 드라이브, 풀업/풀다운 회로에 사용 |
| **Weak**   | 매우 약한 드라이브, 특수한 상황에서 사용 |
| **Highz**  | 고임피던스 상태, 드라이브되지 않음      |

#### 캐패시터 강도 정도

| 캐패시터 강도 | 의미                        |
|---------------|-----------------------------|
| **Large**     | 큰 캐패시터, 느린 충전/방전 |
| **Medium**    | 중간 캐패시터, 중간 정도의 충전/방전 |
| **Small**     | 작은 캐패시터, 빠른 충전/방전 |


✔ 설명:

- 드라이브 강도는 신호를 구동하는 힘의 크기를 나타내며, 여러 드라이버가 동일한 신호를 구동할 때 가장 강한 드라이버가 우선합니다.

- 캐패시터 강도는 `trireg net`에서만 사용되며, 충전 및 방전 속도를 제어합니다.

✔ 예제 2: 신호 강도의 활용
```verilog
module SignalStrength;
    wire out;
    assign (strong1, weak0) out = 1; // strong1으로 high(1) 설정
    initial begin
        $monitor("out = %b", out);
    end
endmodule
```
✔ 설명:

- strong1은 높은 우선순위를 가지므로 출력 out은 항상 1로 설정됩니다.

📌 Verilog 신호 충돌 해결

여러 드라이버가 동일한 신호를 구동할 때 Verilog는 다음 규칙에 따라 최종 값을 결정합니다:

1. 가장 높은 신호 강도를 가진 드라이버가 우선합니다.

2. 동일한 강도의 드라이버가 서로 다른 값을 구동하면 결과는 x입니다.


### 3.2.2. 넷(Nets)
✅ Verilog에서 넷(Nets)이란?
Verilog의 **넷(Nets)**은 하드웨어 요소 간의 연결을 나타내는 데이터 타입입니다. 

넷은 회로에서 신호를 전달하거나 연결을 표현하는 데 사용되며, 주로 키워드 `wire`를 통해 정의됩니다. 

넷은 항상 드라이버(예: 게이트 출력, 할당문 등)에 의해 값을 유도받으며, 드라이버가 없으면 기본적으로 `z(고임피던스)` 값을 가집니다.

#### 📌 넷의 주요 특징

1. 하드웨어 연결 표현

    - 넷은 하드웨어 요소 간의 연결을 나타내며, 신호가 연속적으로 흐르게 합니다.

2. 연속 할당

    - 넷은 항상 드라이버에 의해 값을 유도받으며, 값이 연속적으로 업데이트됩니다.

3. 기본 값

    - 넷의 기본 값은 `z(고임피던스)`입니다.

    - 단, `trireg` 타입의 넷은 기본 값이 `x`입니다.

4. 크기 지정 가능

    - 넷의 크기를 지정하지 않으면 기본적으로 `1비트`로 선언됩니다.

5. 다양한 키워드 지원

    - `wire`, `wand`, `wor`, `tri`, `triand`, `trior`, `trireg` 등 다양한 형태로 선언 가능합니다.

#### 📌 넷 사용 예제

예제 1: 기본적인 wire 사용

```verilog
module WireExample;
    wire a, b, c;  // 1비트 wire 선언
    assign a = 1;  // a에 값 할당
    assign b = 0;  // b에 값 할당
    assign c = a & b;  // AND 연산 결과를 c에 할당

    initial begin
        $monitor("a = %b, b = %b, c = %b", a, b, c);
    end
endmodule

```
✔ 출력:

```text
a = 1, b = 0, c = 0
```
✔ 설명:

- `wire`를 선언하여 연속적인 값을 갖게 합니다.

- 여기서 c는 입력 신호 a와 b의 AND 연산 결과를 나타냅니다.

예제 2: 고임피던스 상태(z) 표현

```verilog
module HighZExample;
    wire a, b;
    assign a = 1'bz;  // 고임피던스 상태 할당
    assign b = ~a;    // NOT 연산 수행

    initial begin
        $monitor("a = %b, b = %b", a, b);
    end
endmodule
```

✔ 출력:

```text
a = z, b = x
```

✔ 설명:
- 신호 a는 고임피던스 상태(z)이며, 이를 반전한 결과는 정의되지 않은 값(x)입니다.

예제 3: 다중 드라이버와 wand

```verilog
module WandExample;
    wire wand_signal;  // wand 타입 선언

    assign wand_signal = 1;  // 첫 번째 드라이버
    assign wand_signal = 0;  // 두 번째 드라이버

    initial begin
        $monitor("wand_signal = %b", wand_signal);
    end
endmodule
```
✔ 출력: 
```verilog
wand_signal = 0
```

✔ 설명:
- wand는 여러 드라이버의 AND 연산 결과를 계산합니다.

- 두 드라이버가 각각 1과 0을 출력하므로 최종 값은 0입니다.

예제 4: 충전/방전을 표현하는 trireg
```verilog
module TriregExample;
    trireg (small) signal;  // 작은 캐패시터 강도를 가진 trireg 선언

    initial begin
        signal = 1'b1;      // 초기값 설정 (충전)
        #10 signal = 1'bz;  // 고임피던스 상태로 변경 (방전 시작)
        #20 $finish;
    end

    initial begin
        $monitor("At time %t: signal = %b", $time, signal);
    end
endmodule
```
✔ 설명:

- trireg는 충전 및 방전 동작을 모델링합니다.

- 신호가 고임피던스 상태(z)로 전환되면 방전이 시작됩니다.



### 3.2.3 레지스터
✅ Verilog에서 레지스터(Register)란?
Verilog의 **레지스터(Register)**는 데이터를 저장할 수 있는 데이터 타입으로, 하드웨어 설계에서 상태를 유지하거나 계산 결과를 저장하는 데 사용됩니다. 
레지스터는 **키워드 reg**를 사용하여 정의되며, 기본적으로 `x` 값을 가집니다.

#### 📌 레지스터의 주요 특징

1. 데이터 저장 기능

    - 레지스터는 데이터를 저장하고 유지할 수 있습니다.

    - 이는 하드웨어에서 플립플롭이나 메모리 셀과 유사한 역할을 합니다.

2. 키워드 reg로 정의

    - 레지스터는 `reg` **키워드**를 사용하여 선언됩니다.

    - 기본 값은 정의되지 않은 상태인 `x`입니다.

3. 부호 있는 레지스터 지원

    - `signed` **키워드**를 사용하여 부호 있는 레지스터를 선언할 수 있습니다.

    - 부호 *없는* 레지스터는 기본적으로 `unsigned`로 간주됩니다.

4. 정수형 데이터 타입 지원

    - `integer` **키워드**를 사용하여 `32비트` 정수형 데이터를 선언할 수 있습니다.


#### 📌 레지스터 선언 예제

예제 1: 기본 레지스터 선언

```verilog
module RegisterExample;
    reg [7:0] data;  // 8비트 레지스터 선언

    initial begin
        data = 8'b10101010; // 초기값 설정
        $display("Data = %b", data);
    end
endmodule
```

✔ 설명:

- data는 8비트 크기의 레지스터로 선언되었습니다.

- 초기값으로 10101010을 설정하고 출력합니다.


예제 2 :부호 있는 레지스터 선언

```verilog
module SignedRegisterExample;
    reg signed [3:0] a;  // 부호 있는 4비트 레지스터 선언

    initial begin
        a = -4; // 음수 값 설정
        $display("Signed Register a = %d", a);
    end
endmodule
```

✔ 설명:

- a는 부호 있는 4비트 레지스터로 선언되었습니다.

- 음수 값인 -4를 저장하고 출력합니다.

예제 3: 정수형 데이터 타입 (integer)

```verilog
module IntegerExample;
    integer i;  // 정수형 데이터 타입 (32비트)

    initial begin
        i = 12345; // 정수 값 설정
        $display("Integer i = %d", i);
    end
endmodule
```

✔ 설명:

- i는 정수형 데이터 타입으로 선언되었으며, 기본 크기는 32비트입니다.

- 값으로 12345를 저장하고 출력합니다.

#### 📌 레지스터와 넷의 차이점

| **구분**               | **레지스터(Register)**   |    **넷(Net)**          |
|-------------------------|--------------------------------|------------|
|역할	|데이터를 저장하고 유지함|	하드웨어 요소 간 연결을 나타냄|
|키워드	|reg, integer, signed reg	| wire, wand, wor, tri, 등|
|기본값	|정의되지 않은 상태 (x) |	고임피던스 상태 (z)|
|데이터 유지 여부	|항상 값을 저장하며 상태를 유지함|	드라이버에 의해 값을 연속적으로 유도받음|
|연산 가능 여부 |	절차적 블록(always, initial) 내에서 연산 가능	|연속 할당(assign)으로만 연산 가능|

### 3.2.4 벡터 
✅ Verilog에서 벡터(Vector)란?
Verilog의 **벡터(Vector)**는 넷(Net)과 레지스터(Register) 데이터 타입을 확장하여 여러 비트를 포함하는 데이터 타입입니다. 

벡터는 다중 비트 신호를 표현하거나 부분 선택을 통해 특정 비트를 처리하는 데 사용됩니다. 

기본적으로 크기를 지정하지 않으면 1비트(스칼라)로 선언되며, 크기를 지정하면 여러 비트를 포함하는 벡터로 선언됩니다.

#### 📌 벡터의 주요 특징

1. 넷과 레지스터 데이터형 확장

    - `넷(wire)`과 `레지스터(reg)`는 벡터로 선언될 수 있습니다.

    - 크기를 지정하지 않으면 기본적으로 1비트(스칼라)로 선언됩니다.

2. 엔디언 표기법

    - 리틀-엔디언 표기법: [7:0]과 같이 최상위 비트가 왼쪽에 위치합니다.

    - 빅-엔디언 표기법: [0:7]과 같이 최상위 비트가 오른쪽에 위치합니다.

    - **Verilog에서는 항상 왼쪽에 있는 것이 최상위 비트입니다.**

3. 부분 선택 가능

    - 벡터의 특정 비트를 선택하거나, 여러 비트를 부분적으로 선택할 수 있습니다.

4. 가변 선택 가능

    - 시작 비트와 폭을 지정하여 동적으로 특정 범위를 선택할 수 있습니다.

        - [<시작비트> + : 폭]: 시작 비트부터 폭만큼 증가.

        - [<시작비트> - : 폭]: 시작 비트부터 폭만큼 감소.


#### 📌 벡터 사용 예제

예제 1: 기본 벡터 선언

```verilog
module VectorExample;
    wire [7:0] data;  // 8비트 넷 선언
    reg [15:0] reg_data;  // 16비트 레지스터 선언

    initial begin
        reg_data = 16'hABCD; // 초기값 설정
        $display("reg_data = %h", reg_data);
    end
endmodule

```
✔ 설명:

- data는 8비트 크기의 넷으로 선언되었습니다.

- reg_data는 16비트 크기의 레지스터로 선언되었으며, 초기값으로 ABCD를 설정했습니다.

예제 2: 부분 선택

```verilog
module PartialSelectExample;
    reg [7:0] data;  // 8비트 레지스터 선언

    initial begin
        data = 8'b10101010; // 초기값 설정
        $display("data[3:0] = %b", data[3:0]); // 하위 4비트 출력
    end
endmodule
```

✔ 출력:

```text
data[3:0] = 1010
```

✔ 설명:

- data[3:0]은 하위 4비트를 선택하여 출력합니다.

예제 3: 가변 선택

```verilog
module DynamicSelectExample;
    reg [31:0] data;  // 32비트 레지스터 선언
    reg [7:0] byte;

    integer j;

    initial begin
        data = 32'h12345678; // 초기값 설정

        for (j = 0; j <= 3; j = j + 1) begin
            byte = data[(j * 8) +: 8]; // 가변적으로 각 바이트를 선택
            $display("Byte %d = %h", j, byte);
        end

        // 특정 바이트 초기화 예제
        data[(2 * 8) +: 8] = 8'b00000000; // 세 번째 바이트를 초기화
        $display("Updated data = %h", data);
    end
endmodule
```
✔ 출력:

```text 
Byte 0 = 78
Byte 1 = 56
Byte 2 = 34
Byte 3 = 12
Updated data = 12340078
```

✔ 설명:

- data[(j * 8) + :8]은 동적으로 각 바이트를 선택하여 출력합니다.

- 특정 바이트(data[(2 * 8) + :8])를 초기화하여 값을 변경합니다.




### 3.2.5 정수, 실수, 시간 레지스터 데이터 형
✅ Verilog의 정수, 실수, 시간 레지스터 데이터형

Verilog는 설계에서 다양한 데이터를 처리하기 위해 정수, 실수, 시간과 같은 레지스터 데이터형을 제공합니다.

각 데이터형은 특정 용도와 특성을 가지며, 설계 및 시뮬레이션에서 중요한 역할을 합니다.

#### 📌 정수 (Integer)

특징
- 정수는 양의 값(Positive Value)을 다루기 위한 범용 레지스터 데이터형입니다.

- **키워드** `integer`를 사용하여 선언합니다.

- 기본적으로 `32비트` 크기의 **부호 있는 정수(Signed Integer)**로 간주됩니다.

- `reg` **키워드**를 사용해도 정수를 선언할 수 있지만, 이 경우 **음수는 지원되지 않습니다.**

예제:
```verilog
module IntegerExample;
    integer i;  // 32비트 정수 선언
    reg [31:0] r;  // reg를 사용한 정수 선언

    initial begin
        i = 12345;  // 정수 값 할당
        r = 32'd67890;  // reg를 사용한 값 할당
        $display("Integer i = %d", i);
        $display("Reg r = %d", r);
    end
endmodule
```

✔ 설명:
- integer는 범용적으로 사용되는 정수 데이터형입니다.
-reg를 사용하여 정수를 선언할 수도 있지만, 음수를 사용할 수 없습니다.

#### 📌 실수 (Real)

특징
- 실수는 상수를 표현하기 위한 데이터형으로, **키워드** `real`을 사용하여 선언합니다.

- 실수는 벡터를 *가질 수 없으며*, 기본값은 0.0입니다.

- 지수 표기법(1e8)과 소수점 표기법(1.00)을 지원합니다.

- 실수가 정수로 대입될 때는 가장 가까운 정수로 변환됩니다.

예제: 
```verilog
module RealExample;
    real pi;  // 실수 선언
    integer rounded_value;

    initial begin
        pi = 3.14159;  // 실수 값 할당
        rounded_value = pi;  // 실수를 정수로 변환 (반올림)
        $display("Real pi = %f", pi);
        $display("Rounded Integer = %d", rounded_value);
    end
endmodule
```

✔ 출력:

```text
Real pi = 3.141590
Rounded Integer = 3
```

✔ 설명:

- pi는 실수를 저장하며 소수점 이하 값을 포함합니다.

- 실수를 정수로 대입하면 가장 가까운 값으로 반올림됩니다.

#### 📌 시간 (Time)

특징
- 시간은 시뮬레이션에서 시간을 추적하거나 지연을 측정하기 위해 사용됩니다.

- **키워드** `time`을 사용하여 선언하며, 기본적으로 `64비트` 크기를 가집니다.

- 주로 `$time` 시스템 함수와 함께 사용됩니다.

예제:
```verilog
module TimeExample;
    time start_time, end_time;  // 시간 변수 선언

    initial begin
        start_time = $time;  // 현재 시뮬레이션 시간 저장
        #10;                 // 지연 발생 (10 단위)
        end_time = $time;    // 지연 후의 시뮬레이션 시간 저장

        $display("Start Time = %0t", start_time);
        $display("End Time = %0t", end_time);
        $display("Elapsed Time = %0t", end_time - start_time);
    end
endmodule
````

✔ 출력:

```text
Start Time = 0
End Time = 10
Elapsed Time = 10
```

✔ 설명:

- start_time과 end_time은 시뮬레이션 시간 값을 저장합니다.

- $time 함수는 현재 시뮬레이션 시간을 반환하며, 단위는 timescale에 따라 결정됩니다.




### 3.2.6 배열
✅ Verilog에서 배열(Array)이란?
Verilog의 **배열(Array)**은 동일한 데이터 타입의 요소들을 그룹화하여 저장하는 데이터 구조입니다.
배열은 reg, integer, time, real, realtime, 벡터 레지스터 데이터형으로 선언할 수 있으며, 설계에서 다중 데이터를 효율적으로 처리하는 데 사용됩니다.

📌 배열의 주요 특징

1. 데이터형 지원

    - 배열은 다양한 데이터형(reg, integer, time, real, realtime 등)을 지원합니다.

    - 벡터 레지스터 데이터형도 배열로 선언할 수 있습니다.

2. 인덱스 접근

    - 배열의 특정 요소를 선택하기 위해 인덱스를 사용합니다.

3. 범위 지정

    - 배열의 특정 범위를 지정하여 여러 요소를 처리할 수 있습니다.

4. 다차원 배열 지원

    - Verilog는 다차원 배열을 지원하여 복잡한 데이터 구조를 표현할 수 있습니다.


#### 📌 배열 선언 및 사용 예제

##### 예제 1: 단일 차원 배열
```module SingleDimensionArrayExample;
    reg [7:0] my_array[0:9]; // 10개의 요소를 가진 배열

    initial begin
        // 배열 초기화
        my_array[0] = 8'hFF;
        my_array[1] = 8'hAA;

        // 특정 요소에 접근
        $display("Element at index 0: %h", my_array[0]);
        $display("Element at index 1: %h", my_array[1]);
    end
endmodule
```

✔ 출력:

```text
Element at index 0: FF
Element at index 1: AA
```

✔ 설명:

- my_array는 10개의 요소를 가진 8비트 크기의 배열입니다.

- 특정 인덱스(my_array, my_array)에 접근하여 값을 출력합니다.

##### 예제 2: 범위 지정

```verilog
module RangeSelectionExample;
    reg [7:0] my_array[0:9]; // 10개의 요소를 가진 배열
    reg [7:0] values[0:4];   // 새로운 배열 선언
    integer i;

    initial begin
        // my_array 초기화
        for (i = 0; i <= 9; i = i + 1) begin
            my_array[i] = i * 10; // 값 설정 (10의 배수)
        end

        // 범위 지정 및 복사
        for (i = 0; i <= 4; i = i + 1) begin
            values[i] = my_array[i]; // my_array의 첫 번째 5개 요소 복사
        end

        // 복사된 값 출력
        for (i = 0; i <= 4; i = i + 1) begin
            $display("values[%d] = %d", i, values[i]);
        end
    end
endmodule
```

✔ 출력:

```text
values[0] = 0  
values[1] = 10  
values[2] = 20  
values[3] = 30  
values[4] = 40  
```

✔ 설명:

- my_array의 첫 번째 다섯 요소(my_array[0:4])가 values 배열로 복사되었습니다.

##### 예제 3: 다차원 배열

```verilog
module MultiDimensionArrayExample;
    reg [7:0] matrix[0:3][0:3]; // 4x4 크기의 다차원 배열

    integer row, col;

    initial begin
        // 다차원 배열 초기화
        for (row = 0; row < 4; row = row + 1) begin
            for (col = 0; col < 4; col = col + 1) begin
                matrix[row][col] = row * col; // 값 설정 (행 x 열)
            end
        end

        // 다차원 배열 출력
        for (row = 0; row < 4; row = row + 1) begin
            for (col = 0; col < 4; col = col + 1) begin
                $display("matrix[%d][%d] = %d", row, col, matrix[row][col]);
            end
        end
    end
endmodule
```

✔ 출력:

```text
matrix[0][0] = 0  
matrix[0][1] = 0  
matrix[0][2] = 0  
matrix[0][3] = 0  
matrix[1][0] = 0  
matrix[1][1] = 1  
matrix[1][2] = 2  
matrix[1][3] = 3  
matrix[2][0] = 0  
matrix[2][1] = 2  
matrix[2][2] = 4  
matrix[2][3] = 6  
matrix[3][0] = 0  
matrix[3][1] = 3  
matrix[3][2] = 6  
matrix[3][3] = 9  
```

✔ 설명:

- matrix는 행과 열을 가진 다차원 배열로 선언되었습니다. 
    -각 요소는 행(row)과 열(col)의 곱으로 설정되었습니다.


### 3.2.7 메모리
✅ Verilog에서 메모리(Memory)란?
Verilog에서 **메모리(Memory)**는 레지스터의 배열로 구현되며, 시뮬레이션에서 레지스터 파일(Register File), RAM, ROM 등의 모델을 표현하는 데 사용됩니다. 

메모리는 데이터를 저장하고 접근할 수 있는 구조를 제공하며, 배열의 각 원소는 **워드(Word)**로 간주됩니다

#### 📌 메모리의 주요 특징

1. 레지스터 배열로 구현

    - Verilog에서 메모리는 단순히 레지스터(reg) 배열로 선언됩니다.

    - 배열의 각 원소는 하나의 워드(Word)를 나타냅니다.

2. 워드와 비트 구분

    - n개의 1비트 레지스터와 1개의 n비트 레지스터는 서로 다릅니다.

    - 예: reg [7:0] memory[0:1023];는 1K개의 8비트 워드를 가집니다.

3. 메모리 선언

- 메모리는 `reg` 키워드를 사용하여 선언됩니다.

- 배열 크기와 각 워드의 비트 크기를 명시해야 합니다.

4. 읽기 및 쓰기 접근

- 특정 인덱스를 사용하여 메모리의 값을 읽거나 쓸 수 있습니다.

#### 📌 메모리 선언 및 사용 예제

##### 예제 1: 메모리 선언

```verilog
module MemoryExample;
    reg [7:0] memory[0:1023]; // 1K개의 8비트 워드로 구성된 메모리

    initial begin
        // 메모리 초기화
        memory[0] = 8'hFF; // 첫 번째 워드에 값 할당
        memory[1] = 8'hAA; // 두 번째 워드에 값 할당

        // 메모리 값 출력
        $display("memory[0] = %h", memory[0]);
        $display("memory[1] = %h", memory[1]);
    end
endmodule
```

✔ 출력:

```text
memory[0] = FF  
memory[1] = AA
```

✔ 설명:

- memory는 1K개의 8비트 워드를 가진 메모리입니다.

- 특정 인덱스를 사용하여 값을 할당하거나 출력합니다.

##### 예제 2: 메모리 읽기 및 쓰기

```verilog
module MemoryReadWriteExample;
    reg [7:0] memory[0:15]; // 16개의 8비트 워드로 구성된 메모리
    integer i;

    initial begin
        // 메모리 초기화 (값 할당)
        for (i = 0; i < 16; i = i + 1) begin
            memory[i] = i * 10; // 각 워드에 값 설정 (10의 배수)
        end

        // 메모리 읽기 및 출력
        for (i = 0; i < 16; i = i + 1) begin
            $display("memory[%d] = %d", i, memory[i]);
        end
    end
endmodule
```

✔ 출력:

```text
memory[0] = 0  
memory[1] = 10  
memory[2] = 20  
...  
memory[15] = 150
```

✔ 설명:

- for 루프를 사용하여 모든 메모리 요소를 초기화하고 출력합니다.



##### 예제 3: RAM 모델링 (동기식 읽기/쓰기)

```verilog
module RAMExample(
    input wire clk,
    input wire we,           // Write Enable 신호
    input wire [3:0] addr,   // 주소 신호 (16개 워드)
    input wire [7:0] din,    // 입력 데이터 신호
    output reg [7:0] dout    // 출력 데이터 신호
);
    reg [7:0] memory[0:15]; // RAM 선언 (16개의 8비트 워드)

    always @(posedge clk) begin
        if (we) begin
            memory[addr] <= din; // 쓰기 동작
        end else begin
            dout <= memory[addr]; // 읽기 동작
        end
    end
endmodule

module TestBench;
    reg clk, we;
    reg [3:0] addr;
    reg [7:0] din;
    wire [7:0] dout;

    RAMExample ram (.clk(clk), .we(we), .addr(addr), .din(din), .dout(dout));

    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 클럭 생성 (10단위 주기)
    end

    initial begin
        we = 1; addr = 4'd2; din = 8'hA5; #10; // 쓰기 동작 (주소=2, 데이터=A5)
        we = 0; addr = 4'd2; #10;              // 읽기 동작 (주소=2)
        $display("Read Data at Addr=2 : %h", dout);
        $finish;
    end
endmodule
```

✔ 출력:

```text
Read Data at Addr=2 : A5
```

✔ 설명:

- RAM은 클럭 신호에 따라 동작하며, 쓰기(we=1)와 읽기(we=0) 동작을 수행합니다.

- 테스트 벤치에서 주소 2에 데이터를 쓰고 다시 읽습니다.


### 3.2.8 파라미터 
✅ Verilog에서 파라미터(Parameter)란?
Verilog의 **파라미터(Parameter)**는 설계에서 상수를 정의하거나 모듈의 동작을 유연하게 제어하기 위해 사용됩니다.

파라미터는 기본값을 가지며, 필요에 따라 재정의하거나 고정할 수 있습니다.

이를 통해 설계의 재사용성과 가독성을 높일 수 있습니다.

#### 📌 파라미터의 주요 개념

1. `parameter`

    - 모듈 내부에서 상수를 정의할 때 사용됩니다.

    - 기본값을 가지며, 상위 모듈에서 재정의할 수 있습니다.

2. `defparam`

    - 특정 인스턴스의 파라미터 값을 변경하는 데 사용됩니다.

    - Verilog-2001 이후에는 권장되지 않으며, 명시적 파라미터 오버라이딩(#()) 방식이 선호됩니다.

3. `localparam`

    - 파라미터를 고정하여 외부에서 재정의할 수 없도록 설정합니다.

    - 내부 상수로 사용되며, 설계 안정성을 보장합니다.

#### 📌 파라미터 선언 및 사용 예제

##### 1. parameter를 사용한 상수 정의

```verilog
module ParameterExample #(parameter WIDTH = 8)(input [WIDTH-1:0] in, output [WIDTH-1:0] out);
    assign out = in;
endmodule

module Top;
    wire [15:0] data_in, data_out;

    // WIDTH를 16으로 재정의
    ParameterExample #(16) instance (.in(data_in), .out(data_out));
endmodule
```

✔ 설명:

- ParameterExample 모듈은 기본적으로 WIDTH = 8로 정의되어 있습니다.

- 상위 모듈(Top)에서 WIDTH를 16으로 재정의하여 16비트 데이터 처리를 구현합니다.

##### 2. defparam을 사용한 파라미터 변경

```verilog
module ParameterExample #(parameter WIDTH = 8)(input [WIDTH-1:0] in, output [WIDTH-1:0] out);
    assign out = in;
endmodule

module Top;
    wire [15:0] data_in, data_out;

    ParameterExample instance (.in(data_in), .out(data_out));

    // defparam을 사용해 WIDTH를 16으로 변경
    defparam instance.WIDTH = 16;
endmodule
```

✔ 설명:

- defparam 키워드를 사용하여 인스턴스(instance)의 WIDTH 값을 변경합니다.

- 하지만 이 방식은 Verilog-2001 이후 권장되지 않으며, 명시적 오버라이딩(#()) 방식이 선호됩니다.

##### 3. localparam을 사용한 고정된 상수 정의

```Verilog
module LocalParamExample;
    localparam WIDTH = 8; // 고정된 파라미터

    reg [WIDTH-1:0] data;

    initial begin
        data = 8'hFF; // WIDTH에 따라 크기 결정
        $display("Data = %h", data);
    end
endmodule
```

✔ 설명:

- localparam은 외부에서 재정의할 수 없는 고정된 상수를 정의합니다.

- 설계 내부에서만 사용되며, 안정성을 보장합니다.



### 3.2.9 문자열
✅ Verilog에서 문자열(String)이란?
Verilog의 **문자열(String)**은 문자들의 배열로 표현되며, 각 문자는 8비트 크기를 가집니다. 문자열은 주로 디버깅, 메시지 출력, 또는 간단한 데이터 처리를 위해 사용됩니다. 

문자열은 reg 데이터형에 저장될 수 있으며, 문자열의 길이에 따라 레지스터 크기를 지정해야 합니다.



#### 📌 문자열의 주요 특징

1. 저장 방식

    - 문자열은 reg 데이터형에 저장됩니다.

    - 각 문자는 8비트 크기를 차지하며, 문자열 전체는 문자 배열로 처리됩니다.

2. 문자열 선언 및 초기화
    - 문자열을 저장할 reg 변수는 문자열 길이에 맞게 크기를 지정해야 합니다.

    - 큰따옴표(" ")를 사용하여 문자열을 초기화합니다.

3. 문자열 길이

    - 레지스터 크기는 문자열의 최대 길이를 고려하여 선언해야 합니다.

    - 예: "Hello"는 5개의 문자로 구성되므로 최소 40비트(5 * 8) 크기의 레지스터가 필요합니다.


#### 📌 문자열 사용 예제

#####예제 1: 기본 문자열 선언 및 출력

```verilog
module StringExample;
    reg [7:0] str[0:4]; // "Hello"를 저장하기 위한 배열 (5개의 문자)

    initial begin
        // 문자열 초기화
        str[0] = "H";
        str[1] = "e";
        str[2] = "l";
        str[3] = "l";
        str[4] = "o";

        // 문자열 출력
        $display("String: %s%s%s%s%s", str[0], str[1], str[2], str[3], str[4]);
    end
endmodule
```

✔ 출력:

```text
String: Hello
```

✔ 설명:

- str 배열은 각 문자를 저장하기 위해 8비트 크기의 레지스터로 선언되었습니다.

- 각 문자를 초기화한 후 $display를 사용하여 출력합니다.

##### 예제 2: 단일 레지스터에 문자열 저장 및 출력

```verilog
module SingleRegisterStringExample;
    reg [39:0] str; // 40비트 레지스터 (5개의 문자 * 8비트)

    initial begin
        // 문자열 초기화
        str = "Hello";

        // 문자열 출력
        $display("String: %s", str);
    end
endmodule
```

✔ 출력:

```text
String: Hello
```

✔ 설명:

- 단일 레지스터(str)에 문자열 "Hello"를 저장했습니다.

- $display를 사용하여 전체 문자열을 출력합니다.

##### 예제 3: 부분 선택으로 특정 문자 접근

```verilog
module SubstringExample;
    reg [39:0] str; // 40비트 레지스터 (5개의 문자 * 8비트)

    initial begin
        // 문자열 초기화
        str = "Hello";

        // 특정 문자 출력 (부분 선택)
        $display("First Character: %c", str[39:32]); // 최상위 비트에서 첫 번째 문자 선택
        $display("Second Character: %c", str[31:24]); // 두 번째 문자 선택
    end
endmodule
```

✔ 출력:

```text
First Character: H  
Second Character: e
```

✔ 설명:

- 부분 선택([39:32], [31:24])을 사용하여 특정 문자를 추출하고 출력합니다.



## 3.3 시스템 태스크와 컴파일러 지시어
✅ Verilog 시스템 태스크와 컴파일러 지시어
Verilog는 설계와 시뮬레이션을 지원하기 위해 **시스템 태스크(System Tasks)**와 **컴파일러 지시어(Compiler Directives)**를 제공합니다.

시스템 태스크는 $로 시작하며, 디버깅, 출력, 중단 등을 수행하는 기능을 제공합니다. 

컴파일러 지시어는 텍스트 매크로 정의와 소스 파일 포함 등 코드의 전처리를 제어합니다.

### 3.3.1 시스탬 태스크 


#### 📌 화면 출력 태스크

`$display()`
- C 언어의 printf()와 유사하며, 화면에 메시지를 출력합니다.

- 포맷 명세자를 사용하여 다양한 데이터 형식을 출력할 수 있습니다.

#### Verilog 포맷 명세자
| 포맷 명세자 | 설명 |
|-------------|------|
| **%b, %B**  | 이진수 형식으로 출력 |
| **%h, %H**  | 16진수 형식으로 출력 |
| **%d, %D**  | 10진수 형식으로 출력 |
| **%o, %O**  | 8진수 형식으로 출력 |
| **%s, %S**  | 문자열 형식으로 출력 |
| **%t, %T**  | 시간 형식으로 출력 |
| **%p, %P**  | 할당 패턴 형식으로 출력 (배열, 구조체 등) |
| **%f, %F**  | 실수 형식으로 출력 |
| **%e, %E**  | 지수 형식으로 출력 |
| **%m, %M**  | 계층적 이름 형식으로 출력 |
| **%c**      | ASCII 문자 형식으로 출력 |

✔ 예제:
```verilog
module DisplayExample;
    reg [7:0] data = 8'b10101010;
    real pi = 3.14159;

    initial begin
        $display("Binary: %b", data);      // 이진수 출력
        $display("Hexadecimal: %h", data); // 16진수 출력
        $display("Decimal: %d", data);     // 10진수 출력
        $display("Real Number: %f", pi);   // 실수 출력
    end
endmodule
```

✔ 출력:

```text
Binary: 10101010  
Hexadecimal: AA  
Decimal: 170  
Real Number: 3.141590
```



#### 📌 모니터링 태스크 
`$monitor()`
- 시뮬레이션 중 특정 신호나 변수의 변화를 지속적으로 관찰하고 화면에 출력합니다.

✔ 예제:
```verilog
module MonitorExample;
    reg a, b;
    wire c;

    assign c = a & b;

    initial begin
        $monitor("At time %0t: a=%b, b=%b -> c=%b", $time, a, b, c);
        a = 0; b = 0; #10;
        a = 1; b = 0; #10;
        a = 1; b = 1; #10;
        $finish;
    end
endmodule
```

✔ 출력:

```text
At time 0: a=0, b=0 -> c=0  
At time 10: a=1, b=0 -> c=0  
At time 20: a=1, b=1 -> c=1
```



#### 📌  시뮬레이션 중단과 종료 태스크

`$stop()`
- 시뮬레이션을 일시적으로 중단합니다.

`$finish()`
- 시뮬레이션을 완전히 종료합니다.

✔ 예제:

```verilog
module StopFinishExample;
    initial begin
        $display("Simulation starts");
        #10 $stop;   // 시뮬레이션 중단
        #20 $finish; // 시뮬레이션 종료
    end
endmodule
```
✔ 설명:

- `$stop`은 시뮬레이션을 중단한 후 재개할 수 있습니다.

- `$finish`는 시뮬레이션을 종료합니다.



### 3.3.2 컴파일러 지시어
✅ Verilog 컴파일러 지시어(Compiler Directives)
Verilog의 컴파일러 지시어는 설계 코드의 전처리를 제어하는 도구로, 텍스트 매크로 정의, 조건부 컴파일, 파일 포함 등을 지원합니다. 

컴파일러 지시어는 설계의 유연성을 높이고 코드 재사용성을 극대화하는 데 사용됩니다.

#### 📌 컴파일러 지시어의 주요 키워드

1. define: 텍스트 매크로 정의
    - define은 텍스트 매크로를 정의하여 반복적인 코드를 간결하게 표현합니다.

    - 매크로는 코드 내에서 상수 또는 함수형 표현으로 사용할 수 있습니다.

    예제 1: 상수 매크로 정의

    ```verilog
    `define WIDTH 8

    module DefineExample;
        reg [`WIDTH-1:0] data; // reg [7:0] data

        initial begin
            data = `WIDTH'b10101010; // WIDTH를 사용하여 크기 지정
            $display("Data: %b", data);
        end
    endmodule
    ```
    ✔ 설명:

        - WIDTH 매크로를 사용하여 레지스터 크기를 정의했습니다.

        - 코드 내에서 WIDTH를 반복적으로 사용할 수 있습니다.


    예제 2: 함수형 매크로 정의
    ```verilog
    `define REG(name, width) reg [width-1:0] name

    module MacroFunctionExample;
        `REG(data, 8); // reg [7:0] data 선언

        initial begin
            data = 8'b11110000;
            $display("Data: %b", data);
        end
    endmodule
    ```

    ✔ 설명:

        - REG 매크로를 사용하여 레지스터를 선언하는 함수형 매크로를 정의했습니다.

        - 매크로는 재사용성을 극대화하며, 다양한 파라미터를 지원합니다.

    
    예제 3: 조건부 컴파일 (ifdef, else, endif)

    ```verilog
    `define RTL

    module ConditionalCompileExample;
        wire Q;

        `ifdef RTL
            assign Q = A & B; // RTL 구현
        `else
            and #1 (Q, A, B); // 게이트 수준 구현
        `endif

        initial begin
            $display("Q = %b", Q);
        end
    endmodule
    ```
    ✔ 설명:

        - RTL 매크로가 정의되어 있으면 RTL 구현을 선택하고, 그렇지 않으면 게이트 수준 구현을 선택합니다.

        - 조건부 컴파일은 설계의 유연성을 높이는 데 매우 유용합니다.

2. include: 파일 포함
    - include는 다른 Verilog 파일을 현재 파일에 포함시켜줍니다.

    - 이를 통해 모듈 간 참조와 코드 재사용이 용이해집니다.

    예제: 파일 포함 (include)
    ```verilog
        // file1.v
    module SubModule(input wire a, output wire b);
        assign b = ~a;
    endmodule

    // file2.v (메인 파일)
    `include "file1.v"

    module MainModule;
        wire x, y;

        SubModule sub (.a(x), .b(y)); // file1.v에 포함된 SubModule 사용

        initial begin
            x = 1'b0;
            #10 $display("Output y = %b", y);
        end
    endmodule
    ```

    ✔ 설명:

    - file1.v에서 정의된 SubModule을 file2.v에 포함하여 사용했습니다.

    - 파일 간 참조를 통해 설계의 모듈화를 지원합니다.


# 4장 모듈과 포트

## 목표
1. 베릴로그 모듈 정의를 구성하고 있는 요소 알아보기
2. 모듈의 포트 리스트 정의 및 선언 등을 알아보기
3. 모듈 파생에서 연결 법칙 이해하기
4. 리스트 위치, 이름에의 한 연결 방법 이해하기
5. 계층적 이름 참조에 대해 이해하기
