/*
###############################################################
#  Generated by:      Cadence Innovus 17.11-s080_1
#  OS:                Linux x86_64(Host ID lab2-1.eng.utah.edu)
#  Generated on:      Thu Nov 29 18:00:14 2018
#  Design:            main_mapped_pads
#  Command:           saveNetlist -excludeLeafCell -includePowerGround ../HDL/GATE/main_mapped_pads_pr_virtuoso.v
###############################################################
*/
module pad_bidirhe_buffered (
	out, 
	pad, 
	en, 
	in, 
	VDD, 
	VSS);
   input out;
   output pad;
   input en;
   output in;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN145_FE_OFN131_n;
   wire FE_OFN144_FE_OFN131_n;
   wire FE_OFN131_n;
   wire FE_OFN130_n;
   wire FE_OFN14_out_buf;
   wire FE_OFN13_out_buf;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX8 FE_OFC145_FE_OFN131_n (
	.Z(FE_OFN145_FE_OFN131_n),
	.A(FE_OFN144_FE_OFN131_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC144_FE_OFN131_n (
	.Z(FE_OFN144_FE_OFN131_n),
	.A(FE_OFN131_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC131_out_buf (
	.Z(FE_OFN131_n),
	.A(FE_OFN130_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC130_out_buf (
	.Z(FE_OFN130_n),
	.A(FE_OFN14_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC14_out_buf (
	.Z(FE_OFN14_out_buf),
	.A(FE_OFN13_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC13_out_buf (
	.Z(FE_OFN13_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(en), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_bidirhe pad_bidirhe0 (
	.pad(pad),
	.DataIn(in),
	.DataOut(FE_OFN145_FE_OFN131_n),
	.EN(en), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_bidirhe_buffered_SPC_1 (
	out, 
	pad, 
	en, 
	in, 
	VDD, 
	VSS);
   input out;
   output pad;
   input en;
   output in;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN147_FE_OFN129_n;
   wire FE_OFN146_FE_OFN129_n;
   wire FE_OFN129_n;
   wire FE_OFN128_n;
   wire FE_OFN16_out_buf;
   wire FE_OFN15_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX8 FE_OFC147_FE_OFN129_n (
	.Z(FE_OFN147_FE_OFN129_n),
	.A(FE_OFN146_FE_OFN129_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC146_FE_OFN129_n (
	.Z(FE_OFN146_FE_OFN129_n),
	.A(FE_OFN129_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC129_out_buf (
	.Z(FE_OFN129_n),
	.A(FE_OFN128_n), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC128_out_buf (
	.Z(FE_OFN128_n),
	.A(FE_OFN16_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC16_out_buf (
	.Z(FE_OFN16_out_buf),
	.A(FE_OFN15_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC15_out_buf (
	.Z(FE_OFN15_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_bidirhe pad_bidirhe0 (
	.pad(pad),
	.DataIn(in),
	.DataOut(FE_OFN147_FE_OFN129_n),
	.EN(en), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : K-2015.06-SP5-6
// Date      : Thu Nov 29 17:07:50 2018
/////////////////////////////////////////////////////////////
module pad_out_buffered (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_1 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_2 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_3 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN18_out_buf;
   wire FE_OFN17_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC18_out_buf (
	.Z(FE_OFN18_out_buf),
	.A(FE_OFN17_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC17_out_buf (
	.Z(FE_OFN17_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN18_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_4 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN20_out_buf;
   wire FE_OFN19_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC20_out_buf (
	.Z(FE_OFN20_out_buf),
	.A(FE_OFN19_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC19_out_buf (
	.Z(FE_OFN19_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN20_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_5 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN22_out_buf;
   wire FE_OFN21_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC22_out_buf (
	.Z(FE_OFN22_out_buf),
	.A(FE_OFN21_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC21_out_buf (
	.Z(FE_OFN21_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN22_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_6 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN24_out_buf;
   wire FE_OFN23_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC24_out_buf (
	.Z(FE_OFN24_out_buf),
	.A(FE_OFN23_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC23_out_buf (
	.Z(FE_OFN23_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN24_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_7 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN26_out_buf;
   wire FE_OFN25_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC26_out_buf (
	.Z(FE_OFN26_out_buf),
	.A(FE_OFN25_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC25_out_buf (
	.Z(FE_OFN25_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN26_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_8 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN28_out_buf;
   wire FE_OFN27_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC28_out_buf (
	.Z(FE_OFN28_out_buf),
	.A(FE_OFN27_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC27_out_buf (
	.Z(FE_OFN27_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN28_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_9 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_10 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_11 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_12 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_13 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_14 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_15 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_16 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN30_out_buf;
   wire FE_OFN29_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC30_out_buf (
	.Z(FE_OFN30_out_buf),
	.A(FE_OFN29_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC29_out_buf (
	.Z(FE_OFN29_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN30_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_17 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN32_out_buf;
   wire FE_OFN31_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC32_out_buf (
	.Z(FE_OFN32_out_buf),
	.A(FE_OFN31_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC31_out_buf (
	.Z(FE_OFN31_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN32_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_18 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN34_out_buf;
   wire FE_OFN33_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC34_out_buf (
	.Z(FE_OFN34_out_buf),
	.A(FE_OFN33_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC33_out_buf (
	.Z(FE_OFN33_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN34_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_19 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN36_out_buf;
   wire FE_OFN35_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC36_out_buf (
	.Z(FE_OFN36_out_buf),
	.A(FE_OFN35_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC35_out_buf (
	.Z(FE_OFN35_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN36_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_20 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN38_out_buf;
   wire FE_OFN37_out_buf;
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX4 FE_OFC38_out_buf (
	.Z(FE_OFN38_out_buf),
	.A(FE_OFN37_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC37_out_buf (
	.Z(FE_OFN37_out_buf),
	.A(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(FE_OFN38_out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_21 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_22 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_23 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_24 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_25 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_26 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_27 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_28 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_29 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_30 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_31 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_32 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_33 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_34 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_35 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_36 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_37 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_38 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_39 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_40 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module pad_out_buffered_SPC_41 (
	out, 
	pad, 
	VDD, 
	VSS);
   input out;
   output pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire out_pre;
   wire out_pre1;
   wire out_pre2;
   wire out_buf;

   // Module instantiations
   INVX1 inv0 (
	.Z(out_pre),
	.A(out), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv1 (
	.Z(out_pre1),
	.A(out_pre), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 inv2 (
	.Z(out_pre2),
	.A(out_pre1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 inv3 (
	.Z(out_buf),
	.A(out_pre2), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out pad_out0 (
	.pad(pad),
	.DataOut(out_buf), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_clock_divider (
	rst, 
	clk_out, 
	clk_in_clone2, 
	clk_in_clone1, 
	clk_in, 
	VDD, 
	VSS);
   input rst;
   output clk_out;
   input clk_in_clone2;
   input clk_in_clone1;
   input clk_in;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_1;
   wire N2;
   wire N5;
   wire N6;
   wire N7;
   wire N8;
   wire N9;
   wire N10;
   wire N11;
   wire n11;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire [6:0] r_reg;
   wire [6:0] r_nxt;

   // Module instantiations
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_34 (
	.Z(CTS_1),
	.A(clk_in), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U3 (
	.Z(n11),
	.A(clk_out),
	.B(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U6 (
	.Z(N9),
	.A(r_nxt[4]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U7 (
	.Z(N8),
	.A(r_nxt[3]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U8 (
	.Z(N7),
	.A(n2),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U9 (
	.Z(N6),
	.A(r_nxt[1]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(N5),
	.A(r_nxt[0]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(N11),
	.A(r_nxt[6]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U12 (
	.Z(N10),
	.A(r_nxt[5]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 clk_track_reg (
	.Q(clk_out),
	.CLK(clk_in_clone1),
	.D(n11),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[6]  (
	.Q(r_reg[6]),
	.CLK(clk_in_clone2),
	.D(N11),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[5]  (
	.Q(r_reg[5]),
	.CLK(clk_in_clone2),
	.D(N10),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[4]  (
	.Q(r_reg[4]),
	.CLK(clk_in_clone2),
	.D(N9),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[3]  (
	.Q(r_reg[3]),
	.CLK(clk_in_clone2),
	.D(N8),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[2]  (
	.Q(r_reg[2]),
	.CLK(CTS_1),
	.D(N7),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[1]  (
	.Q(r_reg[1]),
	.CLK(clk_in_clone2),
	.D(N6),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[0]  (
	.Q(r_reg[0]),
	.CLK(clk_in_clone1),
	.D(N5),
	.RESETB(n1),
	.SETB(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U4 (
	.Z(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n16),
	.A(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n10),
	.A(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n9),
	.A(r_reg[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(n2),
	.A(r_reg[2]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(n3),
	.A(r_reg[1]),
	.B(r_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(r_nxt[0]),
	.A(r_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n4),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(r_nxt[1]),
	.A(r_reg[1]),
	.B(r_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U20 (
	.Z(n5),
	.A(r_reg[1]),
	.B(r_reg[0]),
	.C(r_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(r_nxt[3]),
	.A(r_reg[3]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U22 (
	.Z(n6),
	.A(n10),
	.B(r_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(r_nxt[4]),
	.A(r_reg[4]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n7),
	.A(r_reg[3]),
	.B(n10),
	.C(r_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U25 (
	.Z(r_nxt[5]),
	.A(n9),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U26 (
	.Z(n8),
	.A(n7),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U27 (
	.Z(r_nxt[6]),
	.A(r_reg[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U28 (
	.Z(n13),
	.A(r_nxt[4]),
	.B(r_nxt[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U29 (
	.Z(n12),
	.A(r_nxt[6]),
	.B(r_nxt[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n15),
	.A(n13),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n14),
	.A(n2),
	.B(r_nxt[0]),
	.C(r_nxt[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U32 (
	.Z(N2),
	.A(n15),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_clock_divider_DW01_inc_0 (
	A, 
	SUM, 
	VDD, 
	VSS);
   input [260:0] A;
   output [260:0] SUM;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;

   // Module instantiations
   INVX2 U1 (
	.Z(n129),
	.A(n389), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n81),
	.A(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n126),
	.A(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n80),
	.A(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n79),
	.A(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n78),
	.A(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n77),
	.A(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n76),
	.A(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n75),
	.A(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n74),
	.A(n326), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n73),
	.A(n324), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n72),
	.A(n322), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n71),
	.A(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n70),
	.A(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n69),
	.A(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n68),
	.A(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n67),
	.A(n312), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n66),
	.A(n310), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n65),
	.A(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(n64),
	.A(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n63),
	.A(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n62),
	.A(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n61),
	.A(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n60),
	.A(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n59),
	.A(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n58),
	.A(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n57),
	.A(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(n56),
	.A(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n55),
	.A(n286), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U30 (
	.Z(n54),
	.A(n284), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U31 (
	.Z(n53),
	.A(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U32 (
	.Z(n52),
	.A(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(n51),
	.A(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n50),
	.A(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n49),
	.A(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n48),
	.A(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U37 (
	.Z(n47),
	.A(n270), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U38 (
	.Z(n46),
	.A(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n45),
	.A(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n44),
	.A(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U41 (
	.Z(n43),
	.A(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U42 (
	.Z(n42),
	.A(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U43 (
	.Z(n41),
	.A(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n40),
	.A(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U45 (
	.Z(n39),
	.A(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n38),
	.A(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U47 (
	.Z(n37),
	.A(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U48 (
	.Z(n36),
	.A(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U49 (
	.Z(n35),
	.A(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U50 (
	.Z(n34),
	.A(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U51 (
	.Z(n33),
	.A(n240), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U52 (
	.Z(n32),
	.A(n238), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U53 (
	.Z(n31),
	.A(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U54 (
	.Z(n30),
	.A(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U55 (
	.Z(n29),
	.A(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U56 (
	.Z(n28),
	.A(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U57 (
	.Z(n27),
	.A(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U58 (
	.Z(n26),
	.A(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U59 (
	.Z(n25),
	.A(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U60 (
	.Z(n24),
	.A(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U61 (
	.Z(n23),
	.A(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U62 (
	.Z(n22),
	.A(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U63 (
	.Z(n21),
	.A(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U64 (
	.Z(n20),
	.A(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U65 (
	.Z(n19),
	.A(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U66 (
	.Z(n18),
	.A(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U67 (
	.Z(n17),
	.A(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U68 (
	.Z(n16),
	.A(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U69 (
	.Z(n15),
	.A(n202), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U70 (
	.Z(n14),
	.A(n200), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U71 (
	.Z(n13),
	.A(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U72 (
	.Z(n12),
	.A(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U73 (
	.Z(n11),
	.A(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U74 (
	.Z(n10),
	.A(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U75 (
	.Z(n9),
	.A(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U76 (
	.Z(n8),
	.A(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U77 (
	.Z(n7),
	.A(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U78 (
	.Z(n6),
	.A(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U79 (
	.Z(n5),
	.A(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U80 (
	.Z(n4),
	.A(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U81 (
	.Z(n3),
	.A(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U82 (
	.Z(n117),
	.A(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U83 (
	.Z(n115),
	.A(n375), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U84 (
	.Z(n2),
	.A(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U85 (
	.Z(n119),
	.A(n379), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U86 (
	.Z(n82),
	.A(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U87 (
	.Z(n84),
	.A(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U88 (
	.Z(n85),
	.A(n345), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U89 (
	.Z(n86),
	.A(n346), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U90 (
	.Z(n127),
	.A(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U91 (
	.Z(n87),
	.A(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U92 (
	.Z(n90),
	.A(n350), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U93 (
	.Z(n91),
	.A(n351), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U94 (
	.Z(n93),
	.A(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U95 (
	.Z(n94),
	.A(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U96 (
	.Z(n112),
	.A(n372), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U97 (
	.Z(n121),
	.A(n381), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U98 (
	.Z(n122),
	.A(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U99 (
	.Z(n124),
	.A(n384), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U100 (
	.Z(n118),
	.A(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U101 (
	.Z(n116),
	.A(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U102 (
	.Z(n113),
	.A(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U103 (
	.Z(n114),
	.A(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U104 (
	.Z(n83),
	.A(n343), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U105 (
	.Z(n88),
	.A(n348), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U106 (
	.Z(n89),
	.A(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U107 (
	.Z(n92),
	.A(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U108 (
	.Z(n95),
	.A(n355), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U109 (
	.Z(n96),
	.A(n356), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U110 (
	.Z(n128),
	.A(n388), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U111 (
	.Z(n97),
	.A(n357), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U112 (
	.Z(n99),
	.A(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U113 (
	.Z(n100),
	.A(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U114 (
	.Z(n101),
	.A(n361), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U115 (
	.Z(n102),
	.A(n362), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U116 (
	.Z(n105),
	.A(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U117 (
	.Z(n106),
	.A(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U118 (
	.Z(n108),
	.A(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U119 (
	.Z(n109),
	.A(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U120 (
	.Z(n123),
	.A(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U121 (
	.Z(n125),
	.A(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U122 (
	.Z(n120),
	.A(n380), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U123 (
	.Z(n98),
	.A(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U124 (
	.Z(n103),
	.A(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U125 (
	.Z(n104),
	.A(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U126 (
	.Z(n107),
	.A(n367), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U127 (
	.Z(n110),
	.A(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U128 (
	.Z(n111),
	.A(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U129 (
	.Z(SUM[2]),
	.A(A[2]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U130 (
	.Z(n1),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U131 (
	.Z(SUM[0]),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U132 (
	.Z(n131),
	.A(A[259]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U133 (
	.Z(SUM[9]),
	.A(A[9]),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U134 (
	.Z(SUM[99]),
	.A(A[99]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U135 (
	.Z(SUM[98]),
	.A(A[98]),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U136 (
	.Z(n132),
	.A(n82),
	.B(A[97]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U137 (
	.Z(SUM[97]),
	.A(A[97]),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U138 (
	.Z(SUM[96]),
	.A(A[96]),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U139 (
	.Z(n133),
	.A(n83),
	.B(A[95]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U140 (
	.Z(SUM[95]),
	.A(A[95]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U141 (
	.Z(SUM[94]),
	.A(A[94]),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U142 (
	.Z(n134),
	.A(n84),
	.B(A[93]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U143 (
	.Z(SUM[93]),
	.A(A[93]),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U144 (
	.Z(SUM[92]),
	.A(A[92]),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U145 (
	.Z(n135),
	.A(n85),
	.B(A[91]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U146 (
	.Z(SUM[91]),
	.A(A[91]),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U147 (
	.Z(SUM[90]),
	.A(A[90]),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U148 (
	.Z(n136),
	.A(n86),
	.B(A[89]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U149 (
	.Z(SUM[8]),
	.A(A[8]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U150 (
	.Z(n137),
	.A(n127),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U151 (
	.Z(SUM[89]),
	.A(A[89]),
	.B(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U152 (
	.Z(SUM[88]),
	.A(A[88]),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U153 (
	.Z(n138),
	.A(n87),
	.B(A[87]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U154 (
	.Z(SUM[87]),
	.A(A[87]),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U155 (
	.Z(SUM[86]),
	.A(A[86]),
	.B(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U156 (
	.Z(n139),
	.A(n88),
	.B(A[85]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U157 (
	.Z(SUM[85]),
	.A(A[85]),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U158 (
	.Z(SUM[84]),
	.A(A[84]),
	.B(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U159 (
	.Z(n140),
	.A(n89),
	.B(A[83]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U160 (
	.Z(SUM[83]),
	.A(A[83]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U161 (
	.Z(SUM[82]),
	.A(A[82]),
	.B(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U162 (
	.Z(n141),
	.A(n90),
	.B(A[81]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U163 (
	.Z(SUM[81]),
	.A(A[81]),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U164 (
	.Z(SUM[80]),
	.A(A[80]),
	.B(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U165 (
	.Z(n142),
	.A(n91),
	.B(A[79]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U166 (
	.Z(SUM[7]),
	.A(A[7]),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U167 (
	.Z(SUM[79]),
	.A(A[79]),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U168 (
	.Z(SUM[78]),
	.A(A[78]),
	.B(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U169 (
	.Z(n143),
	.A(n92),
	.B(A[77]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U170 (
	.Z(SUM[77]),
	.A(A[77]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U171 (
	.Z(SUM[76]),
	.A(A[76]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U172 (
	.Z(n144),
	.A(n93),
	.B(A[75]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U173 (
	.Z(SUM[75]),
	.A(A[75]),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U174 (
	.Z(SUM[74]),
	.A(A[74]),
	.B(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U175 (
	.Z(n145),
	.A(n94),
	.B(A[73]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U176 (
	.Z(SUM[73]),
	.A(A[73]),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U177 (
	.Z(SUM[72]),
	.A(A[72]),
	.B(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U178 (
	.Z(n146),
	.A(n95),
	.B(A[71]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U179 (
	.Z(SUM[71]),
	.A(A[71]),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U180 (
	.Z(SUM[70]),
	.A(A[70]),
	.B(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U181 (
	.Z(n147),
	.A(n96),
	.B(A[69]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U182 (
	.Z(SUM[6]),
	.A(A[6]),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U183 (
	.Z(n148),
	.A(n128),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U184 (
	.Z(SUM[69]),
	.A(A[69]),
	.B(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U185 (
	.Z(SUM[68]),
	.A(A[68]),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U186 (
	.Z(n149),
	.A(n97),
	.B(A[67]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U187 (
	.Z(SUM[67]),
	.A(A[67]),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U188 (
	.Z(SUM[66]),
	.A(A[66]),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U189 (
	.Z(n150),
	.A(n98),
	.B(A[65]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U190 (
	.Z(SUM[65]),
	.A(A[65]),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U191 (
	.Z(SUM[64]),
	.A(A[64]),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U192 (
	.Z(n151),
	.A(n99),
	.B(A[63]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U193 (
	.Z(SUM[63]),
	.A(A[63]),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U194 (
	.Z(SUM[62]),
	.A(A[62]),
	.B(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U195 (
	.Z(n152),
	.A(n100),
	.B(A[61]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U196 (
	.Z(SUM[61]),
	.A(A[61]),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U197 (
	.Z(SUM[60]),
	.A(A[60]),
	.B(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U198 (
	.Z(n153),
	.A(n101),
	.B(A[59]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U199 (
	.Z(SUM[5]),
	.A(A[5]),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U200 (
	.Z(SUM[59]),
	.A(A[59]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U201 (
	.Z(SUM[58]),
	.A(A[58]),
	.B(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U202 (
	.Z(n154),
	.A(n102),
	.B(A[57]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U203 (
	.Z(SUM[57]),
	.A(A[57]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U204 (
	.Z(SUM[56]),
	.A(A[56]),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U205 (
	.Z(n155),
	.A(n103),
	.B(A[55]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U206 (
	.Z(SUM[55]),
	.A(A[55]),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U207 (
	.Z(SUM[54]),
	.A(A[54]),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U208 (
	.Z(n156),
	.A(n104),
	.B(A[53]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U209 (
	.Z(SUM[53]),
	.A(A[53]),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U210 (
	.Z(SUM[52]),
	.A(A[52]),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U211 (
	.Z(n157),
	.A(n105),
	.B(A[51]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U212 (
	.Z(SUM[51]),
	.A(A[51]),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U213 (
	.Z(SUM[50]),
	.A(A[50]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U214 (
	.Z(n158),
	.A(n106),
	.B(A[49]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U215 (
	.Z(SUM[4]),
	.A(A[4]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U216 (
	.Z(n159),
	.A(n129),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U217 (
	.Z(SUM[49]),
	.A(A[49]),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U218 (
	.Z(SUM[48]),
	.A(A[48]),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U219 (
	.Z(n160),
	.A(n107),
	.B(A[47]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U220 (
	.Z(SUM[47]),
	.A(A[47]),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U221 (
	.Z(SUM[46]),
	.A(A[46]),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U222 (
	.Z(n161),
	.A(n108),
	.B(A[45]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U223 (
	.Z(SUM[45]),
	.A(A[45]),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U224 (
	.Z(SUM[44]),
	.A(A[44]),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U225 (
	.Z(n162),
	.A(n109),
	.B(A[43]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U226 (
	.Z(SUM[43]),
	.A(A[43]),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U227 (
	.Z(SUM[42]),
	.A(A[42]),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U228 (
	.Z(n163),
	.A(n110),
	.B(A[41]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U229 (
	.Z(SUM[41]),
	.A(A[41]),
	.B(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U230 (
	.Z(SUM[40]),
	.A(A[40]),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U231 (
	.Z(n164),
	.A(n111),
	.B(A[39]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U232 (
	.Z(SUM[3]),
	.A(A[3]),
	.B(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U233 (
	.Z(SUM[39]),
	.A(A[39]),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U234 (
	.Z(SUM[38]),
	.A(A[38]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U235 (
	.Z(n165),
	.A(n112),
	.B(A[37]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U236 (
	.Z(SUM[37]),
	.A(A[37]),
	.B(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U237 (
	.Z(SUM[36]),
	.A(A[36]),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U238 (
	.Z(n166),
	.A(n113),
	.B(A[35]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U239 (
	.Z(SUM[35]),
	.A(A[35]),
	.B(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U240 (
	.Z(SUM[34]),
	.A(A[34]),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U241 (
	.Z(n167),
	.A(n114),
	.B(A[33]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U242 (
	.Z(SUM[33]),
	.A(A[33]),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U243 (
	.Z(SUM[32]),
	.A(A[32]),
	.B(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U244 (
	.Z(n168),
	.A(n115),
	.B(A[31]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U245 (
	.Z(SUM[31]),
	.A(A[31]),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U246 (
	.Z(SUM[30]),
	.A(A[30]),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U247 (
	.Z(n169),
	.A(n116),
	.B(A[29]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U248 (
	.Z(SUM[29]),
	.A(A[29]),
	.B(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U249 (
	.Z(SUM[28]),
	.A(A[28]),
	.B(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U250 (
	.Z(n170),
	.A(n117),
	.B(A[27]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U251 (
	.Z(SUM[27]),
	.A(A[27]),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U252 (
	.Z(SUM[26]),
	.A(A[26]),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U253 (
	.Z(n171),
	.A(n118),
	.B(A[25]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U254 (
	.Z(SUM[260]),
	.A(A[260]),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U255 (
	.Z(n172),
	.A(n173),
	.B(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U256 (
	.Z(SUM[25]),
	.A(A[25]),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U257 (
	.Z(SUM[259]),
	.A(n131),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U258 (
	.Z(n173),
	.A(A[257]),
	.B(n2),
	.C(A[258]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U259 (
	.Z(SUM[258]),
	.A(A[258]),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U260 (
	.Z(n174),
	.A(n2),
	.B(A[257]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U261 (
	.Z(SUM[257]),
	.A(A[257]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U262 (
	.Z(n175),
	.A(A[255]),
	.B(n3),
	.C(A[256]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U263 (
	.Z(SUM[256]),
	.A(A[256]),
	.B(n176), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U264 (
	.Z(n176),
	.A(n3),
	.B(A[255]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U265 (
	.Z(SUM[255]),
	.A(A[255]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U266 (
	.Z(n177),
	.A(A[253]),
	.B(n4),
	.C(A[254]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U267 (
	.Z(SUM[254]),
	.A(A[254]),
	.B(n178), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U268 (
	.Z(n178),
	.A(n4),
	.B(A[253]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U269 (
	.Z(SUM[253]),
	.A(A[253]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U270 (
	.Z(n179),
	.A(A[251]),
	.B(n5),
	.C(A[252]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U271 (
	.Z(SUM[252]),
	.A(A[252]),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U272 (
	.Z(n180),
	.A(n5),
	.B(A[251]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U273 (
	.Z(SUM[251]),
	.A(A[251]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U274 (
	.Z(n181),
	.A(A[249]),
	.B(n6),
	.C(A[250]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U275 (
	.Z(SUM[250]),
	.A(A[250]),
	.B(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U276 (
	.Z(n182),
	.A(n6),
	.B(A[249]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U277 (
	.Z(SUM[24]),
	.A(A[24]),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U278 (
	.Z(n183),
	.A(n119),
	.B(A[23]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U279 (
	.Z(SUM[249]),
	.A(A[249]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U280 (
	.Z(n184),
	.A(A[247]),
	.B(n7),
	.C(A[248]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U281 (
	.Z(SUM[248]),
	.A(A[248]),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U282 (
	.Z(n185),
	.A(n7),
	.B(A[247]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U283 (
	.Z(SUM[247]),
	.A(A[247]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U284 (
	.Z(n186),
	.A(A[245]),
	.B(n8),
	.C(A[246]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U285 (
	.Z(SUM[246]),
	.A(A[246]),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U286 (
	.Z(n187),
	.A(n8),
	.B(A[245]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U287 (
	.Z(SUM[245]),
	.A(A[245]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U288 (
	.Z(n188),
	.A(A[243]),
	.B(n9),
	.C(A[244]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U289 (
	.Z(SUM[244]),
	.A(A[244]),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U290 (
	.Z(n189),
	.A(n9),
	.B(A[243]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U291 (
	.Z(SUM[243]),
	.A(A[243]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U292 (
	.Z(n190),
	.A(A[241]),
	.B(n10),
	.C(A[242]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U293 (
	.Z(SUM[242]),
	.A(A[242]),
	.B(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U294 (
	.Z(n191),
	.A(n10),
	.B(A[241]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U295 (
	.Z(SUM[241]),
	.A(A[241]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U296 (
	.Z(n192),
	.A(A[239]),
	.B(n11),
	.C(A[240]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U297 (
	.Z(SUM[240]),
	.A(A[240]),
	.B(n193), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U298 (
	.Z(n193),
	.A(n11),
	.B(A[239]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U299 (
	.Z(SUM[23]),
	.A(A[23]),
	.B(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U300 (
	.Z(SUM[239]),
	.A(A[239]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U301 (
	.Z(n194),
	.A(A[237]),
	.B(n12),
	.C(A[238]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U302 (
	.Z(SUM[238]),
	.A(A[238]),
	.B(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U303 (
	.Z(n195),
	.A(n12),
	.B(A[237]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U304 (
	.Z(SUM[237]),
	.A(A[237]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U305 (
	.Z(n196),
	.A(A[235]),
	.B(n13),
	.C(A[236]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U306 (
	.Z(SUM[236]),
	.A(A[236]),
	.B(n197), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U307 (
	.Z(n197),
	.A(n13),
	.B(A[235]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U308 (
	.Z(SUM[235]),
	.A(A[235]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U309 (
	.Z(n198),
	.A(A[233]),
	.B(n14),
	.C(A[234]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U310 (
	.Z(SUM[234]),
	.A(A[234]),
	.B(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U311 (
	.Z(n199),
	.A(n14),
	.B(A[233]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U312 (
	.Z(SUM[233]),
	.A(A[233]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U313 (
	.Z(n200),
	.A(A[231]),
	.B(n15),
	.C(A[232]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U314 (
	.Z(SUM[232]),
	.A(A[232]),
	.B(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U315 (
	.Z(n201),
	.A(n15),
	.B(A[231]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U316 (
	.Z(SUM[231]),
	.A(A[231]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U317 (
	.Z(n202),
	.A(A[229]),
	.B(n16),
	.C(A[230]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U318 (
	.Z(SUM[230]),
	.A(A[230]),
	.B(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U319 (
	.Z(n203),
	.A(n16),
	.B(A[229]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U320 (
	.Z(SUM[22]),
	.A(A[22]),
	.B(n204), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U321 (
	.Z(n204),
	.A(n120),
	.B(A[21]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U322 (
	.Z(SUM[229]),
	.A(A[229]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U323 (
	.Z(n205),
	.A(A[227]),
	.B(n17),
	.C(A[228]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U324 (
	.Z(SUM[228]),
	.A(A[228]),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U325 (
	.Z(n206),
	.A(n17),
	.B(A[227]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U326 (
	.Z(SUM[227]),
	.A(A[227]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U327 (
	.Z(n207),
	.A(A[225]),
	.B(n18),
	.C(A[226]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U328 (
	.Z(SUM[226]),
	.A(A[226]),
	.B(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U329 (
	.Z(n208),
	.A(n18),
	.B(A[225]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U330 (
	.Z(SUM[225]),
	.A(A[225]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U331 (
	.Z(n209),
	.A(A[223]),
	.B(n19),
	.C(A[224]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U332 (
	.Z(SUM[224]),
	.A(A[224]),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U333 (
	.Z(n210),
	.A(n19),
	.B(A[223]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U334 (
	.Z(SUM[223]),
	.A(A[223]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U335 (
	.Z(n211),
	.A(A[221]),
	.B(n20),
	.C(A[222]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U336 (
	.Z(SUM[222]),
	.A(A[222]),
	.B(n212), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U337 (
	.Z(n212),
	.A(n20),
	.B(A[221]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U338 (
	.Z(SUM[221]),
	.A(A[221]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U339 (
	.Z(n213),
	.A(A[219]),
	.B(n21),
	.C(A[220]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U340 (
	.Z(SUM[220]),
	.A(A[220]),
	.B(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U341 (
	.Z(n214),
	.A(n21),
	.B(A[219]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U342 (
	.Z(SUM[21]),
	.A(A[21]),
	.B(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U343 (
	.Z(SUM[219]),
	.A(A[219]),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U344 (
	.Z(n215),
	.A(A[217]),
	.B(n22),
	.C(A[218]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U345 (
	.Z(SUM[218]),
	.A(A[218]),
	.B(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U346 (
	.Z(n216),
	.A(n22),
	.B(A[217]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U347 (
	.Z(SUM[217]),
	.A(A[217]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U348 (
	.Z(n217),
	.A(A[215]),
	.B(n23),
	.C(A[216]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U349 (
	.Z(SUM[216]),
	.A(A[216]),
	.B(n218), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U350 (
	.Z(n218),
	.A(n23),
	.B(A[215]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U351 (
	.Z(SUM[215]),
	.A(A[215]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U352 (
	.Z(n219),
	.A(A[213]),
	.B(n24),
	.C(A[214]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U353 (
	.Z(SUM[214]),
	.A(A[214]),
	.B(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U354 (
	.Z(n220),
	.A(n24),
	.B(A[213]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U355 (
	.Z(SUM[213]),
	.A(A[213]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U356 (
	.Z(n221),
	.A(A[211]),
	.B(n25),
	.C(A[212]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U357 (
	.Z(SUM[212]),
	.A(A[212]),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U358 (
	.Z(n222),
	.A(n25),
	.B(A[211]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U359 (
	.Z(SUM[211]),
	.A(A[211]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U360 (
	.Z(n223),
	.A(A[209]),
	.B(n26),
	.C(A[210]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U361 (
	.Z(SUM[210]),
	.A(A[210]),
	.B(n224), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U362 (
	.Z(n224),
	.A(n26),
	.B(A[209]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U363 (
	.Z(SUM[20]),
	.A(A[20]),
	.B(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U364 (
	.Z(n225),
	.A(n121),
	.B(A[19]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U365 (
	.Z(SUM[209]),
	.A(A[209]),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U366 (
	.Z(n226),
	.A(A[207]),
	.B(n27),
	.C(A[208]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U367 (
	.Z(SUM[208]),
	.A(A[208]),
	.B(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U368 (
	.Z(n227),
	.A(n27),
	.B(A[207]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U369 (
	.Z(SUM[207]),
	.A(A[207]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U370 (
	.Z(n228),
	.A(A[205]),
	.B(n28),
	.C(A[206]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U371 (
	.Z(SUM[206]),
	.A(A[206]),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U372 (
	.Z(n229),
	.A(n28),
	.B(A[205]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U373 (
	.Z(SUM[205]),
	.A(A[205]),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U374 (
	.Z(n230),
	.A(A[203]),
	.B(n29),
	.C(A[204]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U375 (
	.Z(SUM[204]),
	.A(A[204]),
	.B(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U376 (
	.Z(n231),
	.A(n29),
	.B(A[203]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U377 (
	.Z(SUM[203]),
	.A(A[203]),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U378 (
	.Z(n232),
	.A(A[201]),
	.B(n30),
	.C(A[202]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U379 (
	.Z(SUM[202]),
	.A(A[202]),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U380 (
	.Z(n233),
	.A(n30),
	.B(A[201]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U381 (
	.Z(SUM[201]),
	.A(A[201]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U382 (
	.Z(n234),
	.A(A[199]),
	.B(n31),
	.C(A[200]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U383 (
	.Z(SUM[200]),
	.A(A[200]),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U384 (
	.Z(n235),
	.A(n31),
	.B(A[199]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U385 (
	.Z(SUM[1]),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U386 (
	.Z(SUM[19]),
	.A(A[19]),
	.B(n121), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U387 (
	.Z(SUM[199]),
	.A(A[199]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U388 (
	.Z(n236),
	.A(A[197]),
	.B(n32),
	.C(A[198]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U389 (
	.Z(SUM[198]),
	.A(A[198]),
	.B(n237), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U390 (
	.Z(n237),
	.A(n32),
	.B(A[197]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U391 (
	.Z(SUM[197]),
	.A(A[197]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U392 (
	.Z(n238),
	.A(A[195]),
	.B(n33),
	.C(A[196]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U393 (
	.Z(SUM[196]),
	.A(A[196]),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U394 (
	.Z(n239),
	.A(n33),
	.B(A[195]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U395 (
	.Z(SUM[195]),
	.A(A[195]),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U396 (
	.Z(n240),
	.A(A[193]),
	.B(n34),
	.C(A[194]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U397 (
	.Z(SUM[194]),
	.A(A[194]),
	.B(n241), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U398 (
	.Z(n241),
	.A(n34),
	.B(A[193]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U399 (
	.Z(SUM[193]),
	.A(A[193]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U400 (
	.Z(n242),
	.A(A[191]),
	.B(n35),
	.C(A[192]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U401 (
	.Z(SUM[192]),
	.A(A[192]),
	.B(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U402 (
	.Z(n243),
	.A(n35),
	.B(A[191]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U403 (
	.Z(SUM[191]),
	.A(A[191]),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U404 (
	.Z(n244),
	.A(A[189]),
	.B(n36),
	.C(A[190]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U405 (
	.Z(SUM[190]),
	.A(A[190]),
	.B(n245), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U406 (
	.Z(n245),
	.A(n36),
	.B(A[189]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U407 (
	.Z(SUM[18]),
	.A(A[18]),
	.B(n246), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U408 (
	.Z(n246),
	.A(n122),
	.B(A[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U409 (
	.Z(SUM[189]),
	.A(A[189]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U410 (
	.Z(n247),
	.A(A[187]),
	.B(n37),
	.C(A[188]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U411 (
	.Z(SUM[188]),
	.A(A[188]),
	.B(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U412 (
	.Z(n248),
	.A(n37),
	.B(A[187]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U413 (
	.Z(SUM[187]),
	.A(A[187]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U414 (
	.Z(n249),
	.A(A[185]),
	.B(n38),
	.C(A[186]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U415 (
	.Z(SUM[186]),
	.A(A[186]),
	.B(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U416 (
	.Z(n250),
	.A(n38),
	.B(A[185]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U417 (
	.Z(SUM[185]),
	.A(A[185]),
	.B(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U418 (
	.Z(n251),
	.A(A[183]),
	.B(n39),
	.C(A[184]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U419 (
	.Z(SUM[184]),
	.A(A[184]),
	.B(n252), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U420 (
	.Z(n252),
	.A(n39),
	.B(A[183]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U421 (
	.Z(SUM[183]),
	.A(A[183]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U422 (
	.Z(n253),
	.A(A[181]),
	.B(n40),
	.C(A[182]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U423 (
	.Z(SUM[182]),
	.A(A[182]),
	.B(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U424 (
	.Z(n254),
	.A(n40),
	.B(A[181]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U425 (
	.Z(SUM[181]),
	.A(A[181]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U426 (
	.Z(n255),
	.A(A[179]),
	.B(n41),
	.C(A[180]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U427 (
	.Z(SUM[180]),
	.A(A[180]),
	.B(n256), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U428 (
	.Z(n256),
	.A(n41),
	.B(A[179]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U429 (
	.Z(SUM[17]),
	.A(A[17]),
	.B(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U430 (
	.Z(SUM[179]),
	.A(A[179]),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U431 (
	.Z(n257),
	.A(A[177]),
	.B(n42),
	.C(A[178]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U432 (
	.Z(SUM[178]),
	.A(A[178]),
	.B(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U433 (
	.Z(n258),
	.A(n42),
	.B(A[177]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U434 (
	.Z(SUM[177]),
	.A(A[177]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U435 (
	.Z(n259),
	.A(A[175]),
	.B(n43),
	.C(A[176]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U436 (
	.Z(SUM[176]),
	.A(A[176]),
	.B(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U437 (
	.Z(n260),
	.A(n43),
	.B(A[175]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U438 (
	.Z(SUM[175]),
	.A(A[175]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U439 (
	.Z(n261),
	.A(A[173]),
	.B(n44),
	.C(A[174]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U440 (
	.Z(SUM[174]),
	.A(A[174]),
	.B(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U441 (
	.Z(n262),
	.A(n44),
	.B(A[173]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U442 (
	.Z(SUM[173]),
	.A(A[173]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U443 (
	.Z(n263),
	.A(A[171]),
	.B(n45),
	.C(A[172]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U444 (
	.Z(SUM[172]),
	.A(A[172]),
	.B(n264), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U445 (
	.Z(n264),
	.A(n45),
	.B(A[171]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U446 (
	.Z(SUM[171]),
	.A(A[171]),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U447 (
	.Z(n265),
	.A(A[169]),
	.B(n46),
	.C(A[170]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U448 (
	.Z(SUM[170]),
	.A(A[170]),
	.B(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U449 (
	.Z(n266),
	.A(n46),
	.B(A[169]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U450 (
	.Z(SUM[16]),
	.A(A[16]),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U451 (
	.Z(n267),
	.A(n123),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U452 (
	.Z(SUM[169]),
	.A(A[169]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U453 (
	.Z(n268),
	.A(A[167]),
	.B(n47),
	.C(A[168]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U454 (
	.Z(SUM[168]),
	.A(A[168]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U455 (
	.Z(n269),
	.A(n47),
	.B(A[167]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U456 (
	.Z(SUM[167]),
	.A(A[167]),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U457 (
	.Z(n270),
	.A(A[165]),
	.B(n48),
	.C(A[166]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U458 (
	.Z(SUM[166]),
	.A(A[166]),
	.B(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U459 (
	.Z(n271),
	.A(n48),
	.B(A[165]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U460 (
	.Z(SUM[165]),
	.A(A[165]),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U461 (
	.Z(n272),
	.A(A[163]),
	.B(n49),
	.C(A[164]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U462 (
	.Z(SUM[164]),
	.A(A[164]),
	.B(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U463 (
	.Z(n273),
	.A(n49),
	.B(A[163]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U464 (
	.Z(SUM[163]),
	.A(A[163]),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U465 (
	.Z(n274),
	.A(A[161]),
	.B(n50),
	.C(A[162]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U466 (
	.Z(SUM[162]),
	.A(A[162]),
	.B(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U467 (
	.Z(n275),
	.A(n50),
	.B(A[161]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U468 (
	.Z(SUM[161]),
	.A(A[161]),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U469 (
	.Z(n276),
	.A(A[159]),
	.B(n51),
	.C(A[160]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U470 (
	.Z(SUM[160]),
	.A(A[160]),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U471 (
	.Z(n277),
	.A(n51),
	.B(A[159]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U472 (
	.Z(SUM[15]),
	.A(A[15]),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U473 (
	.Z(SUM[159]),
	.A(A[159]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U474 (
	.Z(n278),
	.A(A[157]),
	.B(n52),
	.C(A[158]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U475 (
	.Z(SUM[158]),
	.A(A[158]),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U476 (
	.Z(n279),
	.A(n52),
	.B(A[157]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U477 (
	.Z(SUM[157]),
	.A(A[157]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U478 (
	.Z(n280),
	.A(A[155]),
	.B(n53),
	.C(A[156]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U479 (
	.Z(SUM[156]),
	.A(A[156]),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U480 (
	.Z(n281),
	.A(n53),
	.B(A[155]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U481 (
	.Z(SUM[155]),
	.A(A[155]),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U482 (
	.Z(n282),
	.A(A[153]),
	.B(n54),
	.C(A[154]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U483 (
	.Z(SUM[154]),
	.A(A[154]),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U484 (
	.Z(n283),
	.A(n54),
	.B(A[153]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U485 (
	.Z(SUM[153]),
	.A(A[153]),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U486 (
	.Z(n284),
	.A(A[151]),
	.B(n55),
	.C(A[152]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U487 (
	.Z(SUM[152]),
	.A(A[152]),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U488 (
	.Z(n285),
	.A(n55),
	.B(A[151]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U489 (
	.Z(SUM[151]),
	.A(A[151]),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U490 (
	.Z(n286),
	.A(A[149]),
	.B(n56),
	.C(A[150]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U491 (
	.Z(SUM[150]),
	.A(A[150]),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U492 (
	.Z(n287),
	.A(n56),
	.B(A[149]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U493 (
	.Z(SUM[14]),
	.A(A[14]),
	.B(n288), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U494 (
	.Z(n288),
	.A(n124),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U495 (
	.Z(SUM[149]),
	.A(A[149]),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U496 (
	.Z(n289),
	.A(A[147]),
	.B(n57),
	.C(A[148]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U497 (
	.Z(SUM[148]),
	.A(A[148]),
	.B(n290), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U498 (
	.Z(n290),
	.A(n57),
	.B(A[147]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U499 (
	.Z(SUM[147]),
	.A(A[147]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U500 (
	.Z(n291),
	.A(A[145]),
	.B(n58),
	.C(A[146]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U501 (
	.Z(SUM[146]),
	.A(A[146]),
	.B(n292), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U502 (
	.Z(n292),
	.A(n58),
	.B(A[145]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U503 (
	.Z(SUM[145]),
	.A(A[145]),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U504 (
	.Z(n293),
	.A(A[143]),
	.B(n59),
	.C(A[144]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U505 (
	.Z(SUM[144]),
	.A(A[144]),
	.B(n294), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U506 (
	.Z(n294),
	.A(n59),
	.B(A[143]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U507 (
	.Z(SUM[143]),
	.A(A[143]),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U508 (
	.Z(n295),
	.A(A[141]),
	.B(n60),
	.C(A[142]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U509 (
	.Z(SUM[142]),
	.A(A[142]),
	.B(n296), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U510 (
	.Z(n296),
	.A(n60),
	.B(A[141]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U511 (
	.Z(SUM[141]),
	.A(A[141]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U512 (
	.Z(n297),
	.A(A[139]),
	.B(n61),
	.C(A[140]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U513 (
	.Z(SUM[140]),
	.A(A[140]),
	.B(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U514 (
	.Z(n298),
	.A(n61),
	.B(A[139]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U515 (
	.Z(SUM[13]),
	.A(A[13]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U516 (
	.Z(SUM[139]),
	.A(A[139]),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U517 (
	.Z(n299),
	.A(A[137]),
	.B(n62),
	.C(A[138]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U518 (
	.Z(SUM[138]),
	.A(A[138]),
	.B(n300), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U519 (
	.Z(n300),
	.A(n62),
	.B(A[137]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U520 (
	.Z(SUM[137]),
	.A(A[137]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U521 (
	.Z(n301),
	.A(A[135]),
	.B(n63),
	.C(A[136]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U522 (
	.Z(SUM[136]),
	.A(A[136]),
	.B(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U523 (
	.Z(n302),
	.A(n63),
	.B(A[135]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U524 (
	.Z(SUM[135]),
	.A(A[135]),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U525 (
	.Z(n303),
	.A(A[133]),
	.B(n64),
	.C(A[134]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U526 (
	.Z(SUM[134]),
	.A(A[134]),
	.B(n304), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U527 (
	.Z(n304),
	.A(n64),
	.B(A[133]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U528 (
	.Z(SUM[133]),
	.A(A[133]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U529 (
	.Z(n305),
	.A(A[131]),
	.B(n65),
	.C(A[132]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U530 (
	.Z(SUM[132]),
	.A(A[132]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U531 (
	.Z(n306),
	.A(n65),
	.B(A[131]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U532 (
	.Z(SUM[131]),
	.A(A[131]),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U533 (
	.Z(n307),
	.A(A[129]),
	.B(n66),
	.C(A[130]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U534 (
	.Z(SUM[130]),
	.A(A[130]),
	.B(n308), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U535 (
	.Z(n308),
	.A(n66),
	.B(A[129]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U536 (
	.Z(SUM[12]),
	.A(A[12]),
	.B(n309), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U537 (
	.Z(n309),
	.A(n125),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U538 (
	.Z(SUM[129]),
	.A(A[129]),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U539 (
	.Z(n310),
	.A(A[127]),
	.B(n67),
	.C(A[128]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U540 (
	.Z(SUM[128]),
	.A(A[128]),
	.B(n311), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U541 (
	.Z(n311),
	.A(n67),
	.B(A[127]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U542 (
	.Z(SUM[127]),
	.A(A[127]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U543 (
	.Z(n312),
	.A(A[125]),
	.B(n68),
	.C(A[126]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U544 (
	.Z(SUM[126]),
	.A(A[126]),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U545 (
	.Z(n313),
	.A(n68),
	.B(A[125]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U546 (
	.Z(SUM[125]),
	.A(A[125]),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U547 (
	.Z(n314),
	.A(A[123]),
	.B(n69),
	.C(A[124]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U548 (
	.Z(SUM[124]),
	.A(A[124]),
	.B(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U549 (
	.Z(n315),
	.A(n69),
	.B(A[123]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U550 (
	.Z(SUM[123]),
	.A(A[123]),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U551 (
	.Z(n316),
	.A(A[121]),
	.B(n70),
	.C(A[122]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U552 (
	.Z(SUM[122]),
	.A(A[122]),
	.B(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U553 (
	.Z(n317),
	.A(n70),
	.B(A[121]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U554 (
	.Z(SUM[121]),
	.A(A[121]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U555 (
	.Z(n318),
	.A(A[119]),
	.B(n71),
	.C(A[120]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U556 (
	.Z(SUM[120]),
	.A(A[120]),
	.B(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U557 (
	.Z(n319),
	.A(n71),
	.B(A[119]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U558 (
	.Z(SUM[11]),
	.A(A[11]),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U559 (
	.Z(SUM[119]),
	.A(A[119]),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U560 (
	.Z(n320),
	.A(A[117]),
	.B(n72),
	.C(A[118]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U561 (
	.Z(SUM[118]),
	.A(A[118]),
	.B(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U562 (
	.Z(n321),
	.A(n72),
	.B(A[117]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U563 (
	.Z(SUM[117]),
	.A(A[117]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U564 (
	.Z(n322),
	.A(A[115]),
	.B(n73),
	.C(A[116]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U565 (
	.Z(SUM[116]),
	.A(A[116]),
	.B(n323), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U566 (
	.Z(n323),
	.A(n73),
	.B(A[115]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U567 (
	.Z(SUM[115]),
	.A(A[115]),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U568 (
	.Z(n324),
	.A(A[113]),
	.B(n74),
	.C(A[114]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U569 (
	.Z(SUM[114]),
	.A(A[114]),
	.B(n325), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U570 (
	.Z(n325),
	.A(n74),
	.B(A[113]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U571 (
	.Z(SUM[113]),
	.A(A[113]),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U572 (
	.Z(n326),
	.A(A[111]),
	.B(n75),
	.C(A[112]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U573 (
	.Z(SUM[112]),
	.A(A[112]),
	.B(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U574 (
	.Z(n327),
	.A(n75),
	.B(A[111]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U575 (
	.Z(SUM[111]),
	.A(A[111]),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U576 (
	.Z(n328),
	.A(A[109]),
	.B(n76),
	.C(A[110]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U577 (
	.Z(SUM[110]),
	.A(A[110]),
	.B(n329), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U578 (
	.Z(n329),
	.A(n76),
	.B(A[109]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U579 (
	.Z(SUM[10]),
	.A(A[10]),
	.B(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U580 (
	.Z(n330),
	.A(A[9]),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U581 (
	.Z(SUM[109]),
	.A(A[109]),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U582 (
	.Z(n331),
	.A(A[107]),
	.B(n77),
	.C(A[108]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U583 (
	.Z(SUM[108]),
	.A(A[108]),
	.B(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U584 (
	.Z(n332),
	.A(n77),
	.B(A[107]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U585 (
	.Z(SUM[107]),
	.A(A[107]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U586 (
	.Z(n333),
	.A(A[105]),
	.B(n78),
	.C(A[106]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U587 (
	.Z(SUM[106]),
	.A(A[106]),
	.B(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U588 (
	.Z(n334),
	.A(n78),
	.B(A[105]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U589 (
	.Z(SUM[105]),
	.A(A[105]),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U590 (
	.Z(n335),
	.A(A[103]),
	.B(n79),
	.C(A[104]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U591 (
	.Z(SUM[104]),
	.A(A[104]),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U592 (
	.Z(n336),
	.A(n79),
	.B(A[103]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U593 (
	.Z(SUM[103]),
	.A(A[103]),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U594 (
	.Z(n337),
	.A(A[101]),
	.B(n80),
	.C(A[102]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U595 (
	.Z(SUM[102]),
	.A(A[102]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U596 (
	.Z(n338),
	.A(n80),
	.B(A[101]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U597 (
	.Z(SUM[101]),
	.A(A[101]),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U598 (
	.Z(n339),
	.A(n81),
	.B(A[99]),
	.C(A[100]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U599 (
	.Z(SUM[100]),
	.A(A[100]),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U600 (
	.Z(n340),
	.A(A[99]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U601 (
	.Z(n341),
	.A(A[97]),
	.B(n82),
	.C(A[98]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U602 (
	.Z(n342),
	.A(A[95]),
	.B(n83),
	.C(A[96]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U603 (
	.Z(n343),
	.A(A[93]),
	.B(n84),
	.C(A[94]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U604 (
	.Z(n344),
	.A(A[91]),
	.B(n85),
	.C(A[92]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U605 (
	.Z(n345),
	.A(A[89]),
	.B(n86),
	.C(A[90]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U606 (
	.Z(n346),
	.A(A[87]),
	.B(n87),
	.C(A[88]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U607 (
	.Z(n347),
	.A(A[85]),
	.B(n88),
	.C(A[86]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U608 (
	.Z(n348),
	.A(A[83]),
	.B(n89),
	.C(A[84]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U609 (
	.Z(n349),
	.A(A[81]),
	.B(n90),
	.C(A[82]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U610 (
	.Z(n350),
	.A(A[79]),
	.B(n91),
	.C(A[80]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U611 (
	.Z(n351),
	.A(A[77]),
	.B(n92),
	.C(A[78]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U612 (
	.Z(n352),
	.A(A[75]),
	.B(n93),
	.C(A[76]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U613 (
	.Z(n353),
	.A(A[73]),
	.B(n94),
	.C(A[74]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U614 (
	.Z(n354),
	.A(A[71]),
	.B(n95),
	.C(A[72]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U615 (
	.Z(n355),
	.A(A[69]),
	.B(n96),
	.C(A[70]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U616 (
	.Z(n356),
	.A(A[67]),
	.B(n97),
	.C(A[68]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U617 (
	.Z(n357),
	.A(A[65]),
	.B(n98),
	.C(A[66]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U618 (
	.Z(n358),
	.A(A[63]),
	.B(n99),
	.C(A[64]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U619 (
	.Z(n359),
	.A(A[61]),
	.B(n100),
	.C(A[62]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U620 (
	.Z(n360),
	.A(A[59]),
	.B(n101),
	.C(A[60]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U621 (
	.Z(n361),
	.A(A[57]),
	.B(n102),
	.C(A[58]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U622 (
	.Z(n362),
	.A(A[55]),
	.B(n103),
	.C(A[56]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U623 (
	.Z(n363),
	.A(A[53]),
	.B(n104),
	.C(A[54]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U624 (
	.Z(n364),
	.A(A[51]),
	.B(n105),
	.C(A[52]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U625 (
	.Z(n365),
	.A(A[49]),
	.B(n106),
	.C(A[50]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U626 (
	.Z(n366),
	.A(A[47]),
	.B(n107),
	.C(A[48]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U627 (
	.Z(n367),
	.A(A[45]),
	.B(n108),
	.C(A[46]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U628 (
	.Z(n368),
	.A(A[43]),
	.B(n109),
	.C(A[44]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U629 (
	.Z(n369),
	.A(A[41]),
	.B(n110),
	.C(A[42]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U630 (
	.Z(n370),
	.A(A[39]),
	.B(n111),
	.C(A[40]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U631 (
	.Z(n371),
	.A(A[37]),
	.B(n112),
	.C(A[38]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U632 (
	.Z(n372),
	.A(A[35]),
	.B(n113),
	.C(A[36]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U633 (
	.Z(n373),
	.A(A[33]),
	.B(n114),
	.C(A[34]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U634 (
	.Z(n374),
	.A(A[31]),
	.B(n115),
	.C(A[32]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U635 (
	.Z(n375),
	.A(A[29]),
	.B(n116),
	.C(A[30]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U636 (
	.Z(n376),
	.A(A[27]),
	.B(n117),
	.C(A[28]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U637 (
	.Z(n377),
	.A(A[25]),
	.B(n118),
	.C(A[26]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U638 (
	.Z(n378),
	.A(A[23]),
	.B(n119),
	.C(A[24]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U639 (
	.Z(n379),
	.A(A[21]),
	.B(n120),
	.C(A[22]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U640 (
	.Z(n380),
	.A(A[19]),
	.B(n121),
	.C(A[20]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U641 (
	.Z(n381),
	.A(A[17]),
	.B(n122),
	.C(A[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U642 (
	.Z(n382),
	.A(A[15]),
	.B(n123),
	.C(A[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U643 (
	.Z(n383),
	.A(A[13]),
	.B(n124),
	.C(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U644 (
	.Z(n384),
	.A(A[11]),
	.B(n125),
	.C(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U645 (
	.Z(n385),
	.A(n126),
	.B(A[9]),
	.C(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U646 (
	.Z(n386),
	.A(A[7]),
	.B(n127),
	.C(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U647 (
	.Z(n387),
	.A(A[5]),
	.B(n128),
	.C(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U648 (
	.Z(n388),
	.A(A[3]),
	.B(n129),
	.C(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U649 (
	.Z(n389),
	.A(A[1]),
	.B(A[0]),
	.C(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_clock_divider (
	rst, 
	clk_out, 
	FE_OFN12_rst_pad, 
	clk_in_clone1, 
	clk_in_clone11, 
	clk_in_clone9, 
	clk_in_clone8, 
	clk_in_clone7, 
	clk_in_clone10, 
	clk_in_clone5, 
	clk_in_clone12, 
	clk_in_clone2, 
	clk_in_clone3, 
	clk_in, 
	clk_in_clone4, 
	clk_in_clone6, 
	VDD, 
	VSS);
   input rst;
   output clk_out;
   input FE_OFN12_rst_pad;
   input clk_in_clone1;
   input clk_in_clone11;
   input clk_in_clone9;
   input clk_in_clone8;
   input clk_in_clone7;
   input clk_in_clone10;
   input clk_in_clone5;
   input clk_in_clone12;
   input clk_in_clone2;
   input clk_in_clone3;
   input clk_in;
   input clk_in_clone4;
   input clk_in_clone6;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN141_FE_OFN114_n5;
   wire CTS_199;
   wire CTS_198;
   wire CTS_197;
   wire CTS_196;
   wire CTS_195;
   wire CTS_194;
   wire CTS_193;
   wire CTS_192;
   wire CTS_191;
   wire CTS_190;
   wire CTS_189;
   wire CTS_188;
   wire CTS_187;
   wire CTS_186;
   wire CTS_185;
   wire CTS_184;
   wire CTS_183;
   wire CTS_182;
   wire CTS_181;
   wire CTS_180;
   wire CTS_179;
   wire CTS_178;
   wire CTS_177;
   wire CTS_176;
   wire CTS_175;
   wire CTS_174;
   wire CTS_173;
   wire CTS_172;
   wire CTS_171;
   wire CTS_170;
   wire CTS_169;
   wire CTS_168;
   wire CTS_167;
   wire CTS_166;
   wire CTS_165;
   wire CTS_164;
   wire CTS_163;
   wire CTS_162;
   wire CTS_161;
   wire CTS_160;
   wire CTS_159;
   wire CTS_158;
   wire CTS_157;
   wire CTS_156;
   wire CTS_155;
   wire CTS_154;
   wire CTS_153;
   wire CTS_152;
   wire CTS_151;
   wire CTS_150;
   wire CTS_149;
   wire CTS_148;
   wire CTS_147;
   wire CTS_146;
   wire FE_OFN135_FE_OFN109_n4;
   wire FE_OFN121_n6;
   wire FE_OFN120_n6;
   wire FE_OFN119_n6;
   wire FE_OFN118_n6;
   wire FE_OFN117_n5;
   wire FE_OFN116_n5;
   wire FE_OFN115_n5;
   wire FE_OFN114_n5;
   wire FE_OFN113_n5;
   wire FE_OFN112_n4;
   wire FE_OFN111_n4;
   wire FE_OFN110_n4;
   wire FE_OFN109_n4;
   wire FE_OFN97_n3;
   wire FE_OFN96_n3;
   wire FE_OFN95_n3;
   wire FE_OFN94_n3;
   wire FE_OFN93_n2;
   wire FE_OFN92_n2;
   wire FE_OFN91_n2;
   wire FE_OFN90_n1;
   wire FE_OFN88_n1;
   wire FE_OFN87_n1;
   wire FE_OFN86_n1;
   wire FE_OFN85_n1;
   wire FE_OFN84_n1;
   wire FE_OFN83_n1;
   wire FE_OFN82_n1;
   wire FE_OFN81_n1;
   wire FE_OFN80_n1;
   wire FE_OFN79_n1;
   wire FE_OFN78_n1;
   wire FE_OFN77_n1;
   wire FE_OFN76_n1;
   wire FE_OFN75_n1;
   wire FE_OFN74_n1;
   wire FE_OFN73_n1;
   wire FE_OFN72_n1;
   wire FE_OFN71_n1;
   wire FE_OFN70_n1;
   wire FE_OFN69_n1;
   wire N2;
   wire N5;
   wire N6;
   wire N7;
   wire N8;
   wire N9;
   wire N10;
   wire N11;
   wire N12;
   wire N13;
   wire N14;
   wire N15;
   wire N16;
   wire N17;
   wire N18;
   wire N19;
   wire N20;
   wire N21;
   wire N22;
   wire N23;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire N28;
   wire N29;
   wire N30;
   wire N31;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire N40;
   wire N41;
   wire N42;
   wire N43;
   wire N44;
   wire N45;
   wire N46;
   wire N47;
   wire N48;
   wire N49;
   wire N50;
   wire N51;
   wire N52;
   wire N53;
   wire N54;
   wire N55;
   wire N56;
   wire N57;
   wire N58;
   wire N59;
   wire N60;
   wire N61;
   wire N62;
   wire N63;
   wire N64;
   wire N65;
   wire N66;
   wire N67;
   wire N68;
   wire N69;
   wire N70;
   wire N71;
   wire N72;
   wire N73;
   wire N74;
   wire N75;
   wire N76;
   wire N77;
   wire N78;
   wire N79;
   wire N80;
   wire N81;
   wire N82;
   wire N83;
   wire N84;
   wire N85;
   wire N86;
   wire N87;
   wire N88;
   wire N89;
   wire N90;
   wire N91;
   wire N92;
   wire N93;
   wire N94;
   wire N95;
   wire N96;
   wire N97;
   wire N98;
   wire N99;
   wire N100;
   wire N101;
   wire N102;
   wire N103;
   wire N104;
   wire N105;
   wire N106;
   wire N107;
   wire N108;
   wire N109;
   wire N110;
   wire N111;
   wire N112;
   wire N113;
   wire N114;
   wire N115;
   wire N116;
   wire N117;
   wire N118;
   wire N119;
   wire N120;
   wire N121;
   wire N122;
   wire N123;
   wire N124;
   wire N125;
   wire N126;
   wire N127;
   wire N128;
   wire N129;
   wire N130;
   wire N131;
   wire N132;
   wire N133;
   wire N134;
   wire N135;
   wire N136;
   wire N137;
   wire N138;
   wire N139;
   wire N140;
   wire N141;
   wire N142;
   wire N143;
   wire N144;
   wire N145;
   wire N146;
   wire N147;
   wire N148;
   wire N149;
   wire N150;
   wire N151;
   wire N152;
   wire N153;
   wire N154;
   wire N155;
   wire N156;
   wire N157;
   wire N158;
   wire N159;
   wire N160;
   wire N161;
   wire N162;
   wire N163;
   wire N164;
   wire N165;
   wire N166;
   wire N167;
   wire N168;
   wire N169;
   wire N170;
   wire N171;
   wire N172;
   wire N173;
   wire N174;
   wire N175;
   wire N176;
   wire N177;
   wire N178;
   wire N179;
   wire N180;
   wire N181;
   wire N182;
   wire N183;
   wire N184;
   wire N185;
   wire N186;
   wire N187;
   wire N188;
   wire N189;
   wire N190;
   wire N191;
   wire N192;
   wire N193;
   wire N194;
   wire N195;
   wire N196;
   wire N197;
   wire N198;
   wire N199;
   wire N200;
   wire N201;
   wire N202;
   wire N203;
   wire N204;
   wire N205;
   wire N206;
   wire N207;
   wire N208;
   wire N209;
   wire N210;
   wire N211;
   wire N212;
   wire N213;
   wire N214;
   wire N215;
   wire N216;
   wire N217;
   wire N218;
   wire N219;
   wire N220;
   wire N221;
   wire N222;
   wire N223;
   wire N224;
   wire N225;
   wire N226;
   wire N227;
   wire N228;
   wire N229;
   wire N230;
   wire N231;
   wire N232;
   wire N233;
   wire N234;
   wire N235;
   wire N236;
   wire N237;
   wire N238;
   wire N239;
   wire N240;
   wire N241;
   wire N242;
   wire N243;
   wire N244;
   wire N245;
   wire N246;
   wire N247;
   wire N248;
   wire N249;
   wire N250;
   wire N251;
   wire N252;
   wire N253;
   wire N254;
   wire N255;
   wire N256;
   wire N257;
   wire N258;
   wire N259;
   wire N260;
   wire N261;
   wire N262;
   wire N263;
   wire N264;
   wire N265;
   wire n265;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire [260:0] r_reg;
   wire [260:0] r_nxt;

   // Module instantiations
   BUFX1 FE_OFC141_FE_OFN114_n5 (
	.Z(FE_OFN141_FE_OFN114_n5),
	.A(FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L4_32 (
	.Z(CTS_199),
	.A(CTS_172), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_20 (
	.Z(CTS_198),
	.A(CTS_154), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_19 (
	.Z(CTS_197),
	.A(CTS_154), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L4_18 (
	.Z(CTS_196),
	.A(CTS_153), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L4_17 (
	.Z(CTS_195),
	.A(CTS_153), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_45 (
	.Z(CTS_192),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_44 (
	.Z(CTS_191),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_43 (
	.Z(CTS_190),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_42 (
	.Z(CTS_189),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_41 (
	.Z(CTS_188),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_40 (
	.Z(CTS_187),
	.A(CTS_193), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_40 (
	.Z(CTS_193),
	.A(CTS_194), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L3_15 (
	.Z(CTS_194),
	.A(clk_in_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_39 (
	.Z(CTS_185),
	.A(CTS_186), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_38 (
	.Z(CTS_184),
	.A(CTS_186), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_37 (
	.Z(CTS_183),
	.A(CTS_186), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_36 (
	.Z(CTS_182),
	.A(CTS_186), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_39 (
	.Z(CTS_186),
	.A(clk_in), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_11 (
	.Z(CTS_178),
	.A(CTS_179), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_10 (
	.Z(CTS_177),
	.A(CTS_179), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_9 (
	.Z(CTS_176),
	.A(CTS_179), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_8 (
	.Z(CTS_175),
	.A(CTS_179), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_35 (
	.Z(CTS_179),
	.A(CTS_180), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L4_38 (
	.Z(CTS_180),
	.A(CTS_181), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_13 (
	.Z(CTS_181),
	.A(clk_in_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_35 (
	.Z(CTS_174),
	.A(clk_in_clone3), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_33 (
	.Z(CTS_173),
	.A(clk_in_clone3), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_32 (
	.Z(CTS_171),
	.A(CTS_199), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_31 (
	.Z(CTS_170),
	.A(CTS_199), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_30 (
	.Z(CTS_169),
	.A(CTS_199), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_11 (
	.Z(CTS_172),
	.A(clk_in_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_25 (
	.Z(CTS_166),
	.A(CTS_167), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_24 (
	.Z(CTS_165),
	.A(CTS_167), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_23 (
	.Z(CTS_164),
	.A(CTS_167), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_22 (
	.Z(CTS_163),
	.A(CTS_167), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_21 (
	.Z(CTS_162),
	.A(CTS_167), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L4_30 (
	.Z(CTS_167),
	.A(CTS_168), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_9 (
	.Z(CTS_168),
	.A(clk_in_clone12), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_28 (
	.Z(CTS_161),
	.A(clk_in_clone10), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_25 (
	.Z(CTS_160),
	.A(clk_in_clone10), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_24 (
	.Z(CTS_159),
	.A(clk_in_clone10), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_23 (
	.Z(CTS_157),
	.A(CTS_158), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_22 (
	.Z(CTS_156),
	.A(CTS_158), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_21 (
	.Z(CTS_155),
	.A(CTS_158), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_20 (
	.Z(CTS_154),
	.A(CTS_158), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_7 (
	.Z(CTS_158),
	.A(clk_in_clone12), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_3 (
	.Z(CTS_151),
	.A(CTS_152), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L5_12 (
	.Z(CTS_152),
	.A(CTS_195), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_11 (
	.Z(CTS_150),
	.A(CTS_195), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_10 (
	.Z(CTS_149),
	.A(CTS_195), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_9 (
	.Z(CTS_148),
	.A(CTS_195), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_13 (
	.Z(CTS_147),
	.A(CTS_196), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_8 (
	.Z(CTS_146),
	.A(CTS_195), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_5 (
	.Z(CTS_153),
	.A(clk_in_clone12), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC135_FE_OFN109_n4 (
	.Z(FE_OFN135_FE_OFN109_n4),
	.A(FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC121_n6 (
	.Z(FE_OFN121_n6),
	.A(FE_OFN118_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC120_n6 (
	.Z(FE_OFN120_n6),
	.A(FE_OFN118_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC119_n6 (
	.Z(FE_OFN119_n6),
	.A(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC118_n6 (
	.Z(FE_OFN118_n6),
	.A(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC117_n5 (
	.Z(FE_OFN117_n5),
	.A(FE_OFN113_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC116_n5 (
	.Z(FE_OFN116_n5),
	.A(FE_OFN113_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC115_n5 (
	.Z(FE_OFN115_n5),
	.A(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC114_n5 (
	.Z(FE_OFN114_n5),
	.A(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC113_n5 (
	.Z(FE_OFN113_n5),
	.A(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC112_n4 (
	.Z(FE_OFN112_n4),
	.A(FE_OFN110_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC111_n4 (
	.Z(FE_OFN111_n4),
	.A(FE_OFN110_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC110_n4 (
	.Z(FE_OFN110_n4),
	.A(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC109_n4 (
	.Z(FE_OFN109_n4),
	.A(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC97_n3 (
	.Z(FE_OFN97_n3),
	.A(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC96_n3 (
	.Z(FE_OFN96_n3),
	.A(FE_OFN94_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC95_n3 (
	.Z(FE_OFN95_n3),
	.A(FE_OFN94_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC94_n3 (
	.Z(FE_OFN94_n3),
	.A(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC93_n2 (
	.Z(FE_OFN93_n2),
	.A(FE_OFN91_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC92_n2 (
	.Z(FE_OFN92_n2),
	.A(FE_OFN91_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC91_n2 (
	.Z(FE_OFN91_n2),
	.A(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC90_n1 (
	.Z(FE_OFN90_n1),
	.A(FE_OFN85_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC88_n1 (
	.Z(FE_OFN88_n1),
	.A(FE_OFN85_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC87_n1 (
	.Z(FE_OFN87_n1),
	.A(FE_OFN82_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC86_n1 (
	.Z(FE_OFN86_n1),
	.A(FE_OFN82_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC85_n1 (
	.Z(FE_OFN85_n1),
	.A(FE_OFN79_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC84_n1 (
	.Z(FE_OFN84_n1),
	.A(FE_OFN78_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC83_n1 (
	.Z(FE_OFN83_n1),
	.A(FE_OFN78_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC82_n1 (
	.Z(FE_OFN82_n1),
	.A(FE_OFN77_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC81_n1 (
	.Z(FE_OFN81_n1),
	.A(FE_OFN76_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC80_n1 (
	.Z(FE_OFN80_n1),
	.A(FE_OFN76_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC79_n1 (
	.Z(FE_OFN79_n1),
	.A(FE_OFN76_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC78_n1 (
	.Z(FE_OFN78_n1),
	.A(FE_OFN76_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC77_n1 (
	.Z(FE_OFN77_n1),
	.A(FE_OFN72_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC76_n1 (
	.Z(FE_OFN76_n1),
	.A(FE_OFN71_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC75_n1 (
	.Z(FE_OFN75_n1),
	.A(FE_OFN71_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC74_n1 (
	.Z(FE_OFN74_n1),
	.A(FE_OFN70_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC73_n1 (
	.Z(FE_OFN73_n1),
	.A(FE_OFN69_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC72_n1 (
	.Z(FE_OFN72_n1),
	.A(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC71_n1 (
	.Z(FE_OFN71_n1),
	.A(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC70_n1 (
	.Z(FE_OFN70_n1),
	.A(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC69_n1 (
	.Z(FE_OFN69_n1),
	.A(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U3 (
	.Z(n265),
	.A(clk_out),
	.B(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U6 (
	.Z(N99),
	.A(r_nxt[94]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U7 (
	.Z(N98),
	.A(r_nxt[93]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U8 (
	.Z(N97),
	.A(r_nxt[92]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U9 (
	.Z(N96),
	.A(r_nxt[91]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(N95),
	.A(r_nxt[90]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(N94),
	.A(r_nxt[89]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U12 (
	.Z(N93),
	.A(r_nxt[88]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U13 (
	.Z(N92),
	.A(r_nxt[87]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U14 (
	.Z(N91),
	.A(r_nxt[86]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U15 (
	.Z(N90),
	.A(r_nxt[85]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(N9),
	.A(r_nxt[4]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U17 (
	.Z(N89),
	.A(r_nxt[84]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U18 (
	.Z(N88),
	.A(r_nxt[83]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U19 (
	.Z(N87),
	.A(r_nxt[82]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U20 (
	.Z(N86),
	.A(r_nxt[81]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U21 (
	.Z(N85),
	.A(r_nxt[80]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U22 (
	.Z(N84),
	.A(r_nxt[79]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U23 (
	.Z(N83),
	.A(r_nxt[78]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U24 (
	.Z(N82),
	.A(r_nxt[77]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U25 (
	.Z(N81),
	.A(r_nxt[76]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U26 (
	.Z(N80),
	.A(r_nxt[75]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U27 (
	.Z(N8),
	.A(r_nxt[3]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U28 (
	.Z(N79),
	.A(r_nxt[74]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U29 (
	.Z(N78),
	.A(r_nxt[73]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U30 (
	.Z(N77),
	.A(r_nxt[72]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(N76),
	.A(r_nxt[71]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U32 (
	.Z(N75),
	.A(r_nxt[70]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U33 (
	.Z(N74),
	.A(r_nxt[69]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U34 (
	.Z(N73),
	.A(r_nxt[68]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(N72),
	.A(r_nxt[67]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U36 (
	.Z(N71),
	.A(r_nxt[66]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U37 (
	.Z(N70),
	.A(r_nxt[65]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U38 (
	.Z(N7),
	.A(r_nxt[2]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U39 (
	.Z(N69),
	.A(r_nxt[64]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U40 (
	.Z(N68),
	.A(r_nxt[63]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U41 (
	.Z(N67),
	.A(r_nxt[62]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U42 (
	.Z(N66),
	.A(r_nxt[61]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U43 (
	.Z(N65),
	.A(r_nxt[60]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U44 (
	.Z(N64),
	.A(r_nxt[59]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U45 (
	.Z(N63),
	.A(r_nxt[58]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U46 (
	.Z(N62),
	.A(r_nxt[57]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U47 (
	.Z(N61),
	.A(r_nxt[56]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U48 (
	.Z(N60),
	.A(r_nxt[55]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(N6),
	.A(r_nxt[1]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U50 (
	.Z(N59),
	.A(r_nxt[54]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U51 (
	.Z(N58),
	.A(r_nxt[53]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U52 (
	.Z(N57),
	.A(r_nxt[52]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U53 (
	.Z(N56),
	.A(r_nxt[51]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U54 (
	.Z(N55),
	.A(r_nxt[50]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U55 (
	.Z(N54),
	.A(r_nxt[49]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U56 (
	.Z(N53),
	.A(r_nxt[48]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U57 (
	.Z(N52),
	.A(r_nxt[47]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U58 (
	.Z(N51),
	.A(r_nxt[46]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U59 (
	.Z(N50),
	.A(r_nxt[45]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U60 (
	.Z(N5),
	.A(r_nxt[0]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U61 (
	.Z(N49),
	.A(r_nxt[44]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U62 (
	.Z(N48),
	.A(r_nxt[43]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U63 (
	.Z(N47),
	.A(r_nxt[42]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U64 (
	.Z(N46),
	.A(r_nxt[41]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U65 (
	.Z(N45),
	.A(r_nxt[40]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U66 (
	.Z(N44),
	.A(r_nxt[39]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U67 (
	.Z(N43),
	.A(r_nxt[38]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U68 (
	.Z(N42),
	.A(r_nxt[37]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U69 (
	.Z(N41),
	.A(r_nxt[36]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U70 (
	.Z(N40),
	.A(r_nxt[35]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U71 (
	.Z(N39),
	.A(r_nxt[34]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U72 (
	.Z(N38),
	.A(r_nxt[33]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U73 (
	.Z(N37),
	.A(r_nxt[32]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U74 (
	.Z(N36),
	.A(r_nxt[31]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U75 (
	.Z(N35),
	.A(r_nxt[30]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U76 (
	.Z(N34),
	.A(r_nxt[29]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U77 (
	.Z(N33),
	.A(r_nxt[28]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U78 (
	.Z(N32),
	.A(r_nxt[27]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U79 (
	.Z(N31),
	.A(r_nxt[26]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U80 (
	.Z(N30),
	.A(r_nxt[25]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U81 (
	.Z(N29),
	.A(r_nxt[24]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U82 (
	.Z(N28),
	.A(r_nxt[23]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U83 (
	.Z(N27),
	.A(r_nxt[22]),
	.B(FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U84 (
	.Z(N265),
	.A(r_nxt[260]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U85 (
	.Z(N264),
	.A(r_nxt[259]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U86 (
	.Z(N263),
	.A(r_nxt[258]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U87 (
	.Z(N262),
	.A(r_nxt[257]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U88 (
	.Z(N261),
	.A(r_nxt[256]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U89 (
	.Z(N260),
	.A(r_nxt[255]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U90 (
	.Z(N26),
	.A(r_nxt[21]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U91 (
	.Z(N259),
	.A(r_nxt[254]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U92 (
	.Z(N258),
	.A(r_nxt[253]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U93 (
	.Z(N257),
	.A(r_nxt[252]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U94 (
	.Z(N256),
	.A(r_nxt[251]),
	.B(FE_OFN97_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U95 (
	.Z(N255),
	.A(r_nxt[250]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U96 (
	.Z(N254),
	.A(r_nxt[249]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U97 (
	.Z(N253),
	.A(r_nxt[248]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U98 (
	.Z(N252),
	.A(r_nxt[247]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U99 (
	.Z(N251),
	.A(r_nxt[246]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U100 (
	.Z(N250),
	.A(r_nxt[245]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U101 (
	.Z(N25),
	.A(r_nxt[20]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U102 (
	.Z(N249),
	.A(r_nxt[244]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U103 (
	.Z(N248),
	.A(r_nxt[243]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U104 (
	.Z(N247),
	.A(r_nxt[242]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U105 (
	.Z(N246),
	.A(r_nxt[241]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U106 (
	.Z(N245),
	.A(r_nxt[240]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U107 (
	.Z(N244),
	.A(r_nxt[239]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U108 (
	.Z(N243),
	.A(r_nxt[238]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U109 (
	.Z(N242),
	.A(r_nxt[237]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U110 (
	.Z(N241),
	.A(r_nxt[236]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U111 (
	.Z(N240),
	.A(r_nxt[235]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U112 (
	.Z(N24),
	.A(r_nxt[19]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U113 (
	.Z(N239),
	.A(r_nxt[234]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U114 (
	.Z(N238),
	.A(r_nxt[233]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U115 (
	.Z(N237),
	.A(r_nxt[232]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U116 (
	.Z(N236),
	.A(r_nxt[231]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U117 (
	.Z(N235),
	.A(r_nxt[230]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U118 (
	.Z(N234),
	.A(r_nxt[229]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U119 (
	.Z(N233),
	.A(r_nxt[228]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U120 (
	.Z(N232),
	.A(r_nxt[227]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U121 (
	.Z(N231),
	.A(r_nxt[226]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U122 (
	.Z(N230),
	.A(r_nxt[225]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U123 (
	.Z(N23),
	.A(r_nxt[18]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U124 (
	.Z(N229),
	.A(r_nxt[224]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U125 (
	.Z(N228),
	.A(r_nxt[223]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U126 (
	.Z(N227),
	.A(r_nxt[222]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(N226),
	.A(r_nxt[221]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U128 (
	.Z(N225),
	.A(r_nxt[220]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(N224),
	.A(r_nxt[219]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U130 (
	.Z(N223),
	.A(r_nxt[218]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U131 (
	.Z(N222),
	.A(r_nxt[217]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U132 (
	.Z(N221),
	.A(r_nxt[216]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U133 (
	.Z(N220),
	.A(r_nxt[215]),
	.B(FE_OFN135_FE_OFN109_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(N22),
	.A(r_nxt[17]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U135 (
	.Z(N219),
	.A(r_nxt[214]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U136 (
	.Z(N218),
	.A(r_nxt[213]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U137 (
	.Z(N217),
	.A(r_nxt[212]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U138 (
	.Z(N216),
	.A(r_nxt[211]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U139 (
	.Z(N215),
	.A(r_nxt[210]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U140 (
	.Z(N214),
	.A(r_nxt[209]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U141 (
	.Z(N213),
	.A(r_nxt[208]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U142 (
	.Z(N212),
	.A(r_nxt[207]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U143 (
	.Z(N211),
	.A(r_nxt[206]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U144 (
	.Z(N210),
	.A(r_nxt[205]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U145 (
	.Z(N21),
	.A(r_nxt[16]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U146 (
	.Z(N209),
	.A(r_nxt[204]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U147 (
	.Z(N208),
	.A(r_nxt[203]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U148 (
	.Z(N207),
	.A(r_nxt[202]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U149 (
	.Z(N206),
	.A(r_nxt[201]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U150 (
	.Z(N205),
	.A(r_nxt[200]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U151 (
	.Z(N204),
	.A(r_nxt[199]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U152 (
	.Z(N203),
	.A(r_nxt[198]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U153 (
	.Z(N202),
	.A(r_nxt[197]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U154 (
	.Z(N201),
	.A(r_nxt[196]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U155 (
	.Z(N200),
	.A(r_nxt[195]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U156 (
	.Z(N20),
	.A(r_nxt[15]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U157 (
	.Z(N199),
	.A(r_nxt[194]),
	.B(FE_OFN95_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U158 (
	.Z(N198),
	.A(r_nxt[193]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U159 (
	.Z(N197),
	.A(r_nxt[192]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U160 (
	.Z(N196),
	.A(r_nxt[191]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U161 (
	.Z(N195),
	.A(r_nxt[190]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U162 (
	.Z(N194),
	.A(r_nxt[189]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U163 (
	.Z(N193),
	.A(r_nxt[188]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U164 (
	.Z(N192),
	.A(r_nxt[187]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U165 (
	.Z(N191),
	.A(r_nxt[186]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U166 (
	.Z(N190),
	.A(r_nxt[185]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U167 (
	.Z(N19),
	.A(r_nxt[14]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U168 (
	.Z(N189),
	.A(r_nxt[184]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U169 (
	.Z(N188),
	.A(r_nxt[183]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U170 (
	.Z(N187),
	.A(r_nxt[182]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U171 (
	.Z(N186),
	.A(r_nxt[181]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U172 (
	.Z(N185),
	.A(r_nxt[180]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U173 (
	.Z(N184),
	.A(r_nxt[179]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U174 (
	.Z(N183),
	.A(r_nxt[178]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U175 (
	.Z(N182),
	.A(r_nxt[177]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U176 (
	.Z(N181),
	.A(r_nxt[176]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U177 (
	.Z(N180),
	.A(r_nxt[175]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U178 (
	.Z(N18),
	.A(r_nxt[13]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U179 (
	.Z(N179),
	.A(r_nxt[174]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U180 (
	.Z(N178),
	.A(r_nxt[173]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U181 (
	.Z(N177),
	.A(r_nxt[172]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U182 (
	.Z(N176),
	.A(r_nxt[171]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U183 (
	.Z(N175),
	.A(r_nxt[170]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U184 (
	.Z(N174),
	.A(r_nxt[169]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U185 (
	.Z(N173),
	.A(r_nxt[168]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U186 (
	.Z(N172),
	.A(r_nxt[167]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U187 (
	.Z(N171),
	.A(r_nxt[166]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U188 (
	.Z(N170),
	.A(r_nxt[165]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U189 (
	.Z(N17),
	.A(r_nxt[12]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U190 (
	.Z(N169),
	.A(r_nxt[164]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U191 (
	.Z(N168),
	.A(r_nxt[163]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U192 (
	.Z(N167),
	.A(r_nxt[162]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U193 (
	.Z(N166),
	.A(r_nxt[161]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U194 (
	.Z(N165),
	.A(r_nxt[160]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U195 (
	.Z(N164),
	.A(r_nxt[159]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U196 (
	.Z(N163),
	.A(r_nxt[158]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U197 (
	.Z(N162),
	.A(r_nxt[157]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U198 (
	.Z(N161),
	.A(r_nxt[156]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U199 (
	.Z(N160),
	.A(r_nxt[155]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U200 (
	.Z(N16),
	.A(r_nxt[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U201 (
	.Z(N159),
	.A(r_nxt[154]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U202 (
	.Z(N158),
	.A(r_nxt[153]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U203 (
	.Z(N157),
	.A(r_nxt[152]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U204 (
	.Z(N156),
	.A(r_nxt[151]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U205 (
	.Z(N155),
	.A(r_nxt[150]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U206 (
	.Z(N154),
	.A(r_nxt[149]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U207 (
	.Z(N153),
	.A(r_nxt[148]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U208 (
	.Z(N152),
	.A(r_nxt[147]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U209 (
	.Z(N151),
	.A(r_nxt[146]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U210 (
	.Z(N150),
	.A(r_nxt[145]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U211 (
	.Z(N15),
	.A(r_nxt[10]),
	.B(FE_OFN92_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U212 (
	.Z(N149),
	.A(r_nxt[144]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U213 (
	.Z(N148),
	.A(r_nxt[143]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U214 (
	.Z(N147),
	.A(r_nxt[142]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U215 (
	.Z(N146),
	.A(r_nxt[141]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U216 (
	.Z(N145),
	.A(r_nxt[140]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U217 (
	.Z(N144),
	.A(r_nxt[139]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U218 (
	.Z(N143),
	.A(r_nxt[138]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U219 (
	.Z(N142),
	.A(r_nxt[137]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U220 (
	.Z(N141),
	.A(r_nxt[136]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U221 (
	.Z(N140),
	.A(r_nxt[135]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U222 (
	.Z(N14),
	.A(r_nxt[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U223 (
	.Z(N139),
	.A(r_nxt[134]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U224 (
	.Z(N138),
	.A(r_nxt[133]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U225 (
	.Z(N137),
	.A(r_nxt[132]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U226 (
	.Z(N136),
	.A(r_nxt[131]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U227 (
	.Z(N135),
	.A(r_nxt[130]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U228 (
	.Z(N134),
	.A(r_nxt[129]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U229 (
	.Z(N133),
	.A(r_nxt[128]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U230 (
	.Z(N132),
	.A(r_nxt[127]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U231 (
	.Z(N131),
	.A(r_nxt[126]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U232 (
	.Z(N130),
	.A(r_nxt[125]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U233 (
	.Z(N13),
	.A(r_nxt[8]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U234 (
	.Z(N129),
	.A(r_nxt[124]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U235 (
	.Z(N128),
	.A(r_nxt[123]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U236 (
	.Z(N127),
	.A(r_nxt[122]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U237 (
	.Z(N126),
	.A(r_nxt[121]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U238 (
	.Z(N125),
	.A(r_nxt[120]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U239 (
	.Z(N124),
	.A(r_nxt[119]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U240 (
	.Z(N123),
	.A(r_nxt[118]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U241 (
	.Z(N122),
	.A(r_nxt[117]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U242 (
	.Z(N121),
	.A(r_nxt[116]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U243 (
	.Z(N120),
	.A(r_nxt[115]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U244 (
	.Z(N12),
	.A(r_nxt[7]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U245 (
	.Z(N119),
	.A(r_nxt[114]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U246 (
	.Z(N118),
	.A(r_nxt[113]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U247 (
	.Z(N117),
	.A(r_nxt[112]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U248 (
	.Z(N116),
	.A(r_nxt[111]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U249 (
	.Z(N115),
	.A(r_nxt[110]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U250 (
	.Z(N114),
	.A(r_nxt[109]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U251 (
	.Z(N113),
	.A(r_nxt[108]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U252 (
	.Z(N112),
	.A(r_nxt[107]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U253 (
	.Z(N111),
	.A(r_nxt[106]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U254 (
	.Z(N110),
	.A(r_nxt[105]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U255 (
	.Z(N11),
	.A(r_nxt[6]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U256 (
	.Z(N109),
	.A(r_nxt[104]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U257 (
	.Z(N108),
	.A(r_nxt[103]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U258 (
	.Z(N107),
	.A(r_nxt[102]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U259 (
	.Z(N106),
	.A(r_nxt[101]),
	.B(FE_OFN93_n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U260 (
	.Z(N105),
	.A(r_nxt[100]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U261 (
	.Z(N104),
	.A(r_nxt[99]),
	.B(FE_OFN112_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U262 (
	.Z(N103),
	.A(r_nxt[98]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U263 (
	.Z(N102),
	.A(r_nxt[97]),
	.B(FE_OFN96_n3), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U264 (
	.Z(N101),
	.A(r_nxt[96]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U265 (
	.Z(N100),
	.A(r_nxt[95]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U266 (
	.Z(N10),
	.A(r_nxt[5]),
	.B(FE_OFN111_n4), 
	.VSS(VSS), 
	.VDD(VDD));
   uart_clock_divider_DW01_inc_0 add_14 (
	.A(r_reg),
	.SUM(r_nxt), 
	.VDD(VDD), 
	.VSS(VSS));
   DFFQSRX1 clk_track_reg (
	.Q(clk_out),
	.CLK(CTS_178),
	.D(n265),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[104]  (
	.Q(r_reg[104]),
	.CLK(CTS_192),
	.D(N109),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[102]  (
	.Q(r_reg[102]),
	.CLK(CTS_188),
	.D(N107),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[99]  (
	.Q(r_reg[99]),
	.CLK(CTS_188),
	.D(N104),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[97]  (
	.Q(r_reg[97]),
	.CLK(CTS_185),
	.D(N102),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[96]  (
	.Q(r_reg[96]),
	.CLK(CTS_182),
	.D(N101),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[103]  (
	.Q(r_reg[103]),
	.CLK(CTS_188),
	.D(N108),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[101]  (
	.Q(r_reg[101]),
	.CLK(CTS_187),
	.D(N106),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[98]  (
	.Q(r_reg[98]),
	.CLK(CTS_149),
	.D(N103),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[95]  (
	.Q(r_reg[95]),
	.CLK(CTS_188),
	.D(N100),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[6]  (
	.Q(r_reg[6]),
	.CLK(CTS_185),
	.D(N11),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[5]  (
	.Q(r_reg[5]),
	.CLK(CTS_148),
	.D(N10),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[100]  (
	.Q(r_reg[100]),
	.CLK(CTS_149),
	.D(N105),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[94]  (
	.Q(r_reg[94]),
	.CLK(CTS_188),
	.D(N99),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[93]  (
	.Q(r_reg[93]),
	.CLK(CTS_191),
	.D(N98),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[92]  (
	.Q(r_reg[92]),
	.CLK(CTS_191),
	.D(N97),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[91]  (
	.Q(r_reg[91]),
	.CLK(CTS_191),
	.D(N96),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[90]  (
	.Q(r_reg[90]),
	.CLK(CTS_182),
	.D(N95),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[89]  (
	.Q(r_reg[89]),
	.CLK(CTS_188),
	.D(N94),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[88]  (
	.Q(r_reg[88]),
	.CLK(CTS_191),
	.D(N93),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[87]  (
	.Q(r_reg[87]),
	.CLK(CTS_191),
	.D(N92),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[86]  (
	.Q(r_reg[86]),
	.CLK(CTS_182),
	.D(N91),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[85]  (
	.Q(r_reg[85]),
	.CLK(CTS_182),
	.D(N90),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[84]  (
	.Q(r_reg[84]),
	.CLK(CTS_182),
	.D(N89),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[83]  (
	.Q(r_reg[83]),
	.CLK(CTS_182),
	.D(N88),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[82]  (
	.Q(r_reg[82]),
	.CLK(CTS_185),
	.D(N87),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[81]  (
	.Q(r_reg[81]),
	.CLK(CTS_185),
	.D(N86),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[80]  (
	.Q(r_reg[80]),
	.CLK(CTS_146),
	.D(N85),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[79]  (
	.Q(r_reg[79]),
	.CLK(CTS_185),
	.D(N84),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[78]  (
	.Q(r_reg[78]),
	.CLK(CTS_185),
	.D(N83),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[77]  (
	.Q(r_reg[77]),
	.CLK(CTS_185),
	.D(N82),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[76]  (
	.Q(r_reg[76]),
	.CLK(CTS_183),
	.D(N81),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[75]  (
	.Q(r_reg[75]),
	.CLK(CTS_146),
	.D(N80),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[74]  (
	.Q(r_reg[74]),
	.CLK(CTS_146),
	.D(N79),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[73]  (
	.Q(r_reg[73]),
	.CLK(CTS_146),
	.D(N78),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[72]  (
	.Q(r_reg[72]),
	.CLK(CTS_146),
	.D(N77),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[71]  (
	.Q(r_reg[71]),
	.CLK(CTS_184),
	.D(N76),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[70]  (
	.Q(r_reg[70]),
	.CLK(CTS_183),
	.D(N75),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[69]  (
	.Q(r_reg[69]),
	.CLK(CTS_146),
	.D(N74),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[68]  (
	.Q(r_reg[68]),
	.CLK(CTS_183),
	.D(N73),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[67]  (
	.Q(r_reg[67]),
	.CLK(CTS_184),
	.D(N72),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[66]  (
	.Q(r_reg[66]),
	.CLK(CTS_184),
	.D(N71),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[65]  (
	.Q(r_reg[65]),
	.CLK(CTS_184),
	.D(N70),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[64]  (
	.Q(r_reg[64]),
	.CLK(CTS_171),
	.D(N69),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[63]  (
	.Q(r_reg[63]),
	.CLK(CTS_171),
	.D(N68),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[62]  (
	.Q(r_reg[62]),
	.CLK(CTS_171),
	.D(N67),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[61]  (
	.Q(r_reg[61]),
	.CLK(CTS_171),
	.D(N66),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[60]  (
	.Q(r_reg[60]),
	.CLK(CTS_156),
	.D(N65),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[59]  (
	.Q(r_reg[59]),
	.CLK(CTS_184),
	.D(N64),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[58]  (
	.Q(r_reg[58]),
	.CLK(CTS_184),
	.D(N63),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[57]  (
	.Q(r_reg[57]),
	.CLK(CTS_171),
	.D(N62),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[56]  (
	.Q(r_reg[56]),
	.CLK(CTS_171),
	.D(N61),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[55]  (
	.Q(r_reg[55]),
	.CLK(CTS_156),
	.D(N60),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[54]  (
	.Q(r_reg[54]),
	.CLK(CTS_156),
	.D(N59),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[53]  (
	.Q(r_reg[53]),
	.CLK(CTS_156),
	.D(N58),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[52]  (
	.Q(r_reg[52]),
	.CLK(CTS_183),
	.D(N57),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[51]  (
	.Q(r_reg[51]),
	.CLK(CTS_183),
	.D(N56),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[50]  (
	.Q(r_reg[50]),
	.CLK(CTS_183),
	.D(N55),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[49]  (
	.Q(r_reg[49]),
	.CLK(CTS_183),
	.D(N54),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[48]  (
	.Q(r_reg[48]),
	.CLK(CTS_148),
	.D(N53),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[47]  (
	.Q(r_reg[47]),
	.CLK(CTS_148),
	.D(N52),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[46]  (
	.Q(r_reg[46]),
	.CLK(CTS_148),
	.D(N51),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[45]  (
	.Q(r_reg[45]),
	.CLK(CTS_197),
	.D(N50),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[44]  (
	.Q(r_reg[44]),
	.CLK(CTS_157),
	.D(N49),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[43]  (
	.Q(r_reg[43]),
	.CLK(CTS_156),
	.D(N48),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[42]  (
	.Q(r_reg[42]),
	.CLK(CTS_156),
	.D(N47),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[41]  (
	.Q(r_reg[41]),
	.CLK(CTS_156),
	.D(N46),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[40]  (
	.Q(r_reg[40]),
	.CLK(CTS_151),
	.D(N45),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[39]  (
	.Q(r_reg[39]),
	.CLK(CTS_197),
	.D(N44),
	.RESETB(FE_OFN80_n1),
	.SETB(FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[38]  (
	.Q(r_reg[38]),
	.CLK(CTS_148),
	.D(N43),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[37]  (
	.Q(r_reg[37]),
	.CLK(CTS_151),
	.D(N42),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[36]  (
	.Q(r_reg[36]),
	.CLK(CTS_198),
	.D(N41),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[35]  (
	.Q(r_reg[35]),
	.CLK(CTS_166),
	.D(N40),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[34]  (
	.Q(r_reg[34]),
	.CLK(CTS_166),
	.D(N39),
	.RESETB(FE_OFN83_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[33]  (
	.Q(r_reg[33]),
	.CLK(CTS_159),
	.D(N38),
	.RESETB(FE_OFN83_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[32]  (
	.Q(r_reg[32]),
	.CLK(CTS_159),
	.D(N37),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[31]  (
	.Q(r_reg[31]),
	.CLK(CTS_150),
	.D(N36),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[4]  (
	.Q(r_reg[4]),
	.CLK(CTS_149),
	.D(N9),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[3]  (
	.Q(r_reg[3]),
	.CLK(CTS_149),
	.D(N8),
	.RESETB(FE_OFN90_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[2]  (
	.Q(r_reg[2]),
	.CLK(CTS_198),
	.D(N7),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN117_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[1]  (
	.Q(r_reg[1]),
	.CLK(CTS_198),
	.D(N6),
	.RESETB(FE_OFN79_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[0]  (
	.Q(r_reg[0]),
	.CLK(CTS_187),
	.D(N5),
	.RESETB(FE_OFN79_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[260]  (
	.Q(r_reg[260]),
	.CLK(CTS_157),
	.D(N265),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[259]  (
	.Q(r_reg[259]),
	.CLK(CTS_157),
	.D(N264),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[258]  (
	.Q(r_reg[258]),
	.CLK(CTS_169),
	.D(N263),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[257]  (
	.Q(r_reg[257]),
	.CLK(CTS_157),
	.D(N262),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[256]  (
	.Q(r_reg[256]),
	.CLK(CTS_157),
	.D(N261),
	.RESETB(FE_OFN84_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[255]  (
	.Q(r_reg[255]),
	.CLK(CTS_169),
	.D(N260),
	.RESETB(FE_OFN84_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[254]  (
	.Q(r_reg[254]),
	.CLK(CTS_169),
	.D(N259),
	.RESETB(FE_OFN84_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[253]  (
	.Q(r_reg[253]),
	.CLK(CTS_169),
	.D(N258),
	.RESETB(FE_OFN84_n1),
	.SETB(FE_OFN141_FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[252]  (
	.Q(r_reg[252]),
	.CLK(CTS_170),
	.D(N257),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[251]  (
	.Q(r_reg[251]),
	.CLK(CTS_170),
	.D(N256),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[250]  (
	.Q(r_reg[250]),
	.CLK(CTS_169),
	.D(N255),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[249]  (
	.Q(r_reg[249]),
	.CLK(CTS_169),
	.D(N254),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[248]  (
	.Q(r_reg[248]),
	.CLK(CTS_170),
	.D(N253),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[247]  (
	.Q(r_reg[247]),
	.CLK(CTS_170),
	.D(N252),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[246]  (
	.Q(r_reg[246]),
	.CLK(CTS_157),
	.D(N251),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[245]  (
	.Q(r_reg[245]),
	.CLK(CTS_155),
	.D(N250),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[244]  (
	.Q(r_reg[244]),
	.CLK(CTS_155),
	.D(N249),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[243]  (
	.Q(r_reg[243]),
	.CLK(CTS_155),
	.D(N248),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[242]  (
	.Q(r_reg[242]),
	.CLK(CTS_170),
	.D(N247),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[241]  (
	.Q(r_reg[241]),
	.CLK(CTS_170),
	.D(N246),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[240]  (
	.Q(r_reg[240]),
	.CLK(CTS_147),
	.D(N245),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[239]  (
	.Q(r_reg[239]),
	.CLK(CTS_147),
	.D(N244),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[238]  (
	.Q(r_reg[238]),
	.CLK(CTS_155),
	.D(N243),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[237]  (
	.Q(r_reg[237]),
	.CLK(CTS_147),
	.D(N242),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[236]  (
	.Q(r_reg[236]),
	.CLK(clk_in_clone6),
	.D(N241),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[235]  (
	.Q(r_reg[235]),
	.CLK(CTS_147),
	.D(N240),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[234]  (
	.Q(r_reg[234]),
	.CLK(CTS_161),
	.D(N239),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[233]  (
	.Q(r_reg[233]),
	.CLK(CTS_147),
	.D(N238),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[232]  (
	.Q(r_reg[232]),
	.CLK(CTS_161),
	.D(N237),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[231]  (
	.Q(r_reg[231]),
	.CLK(CTS_147),
	.D(N236),
	.RESETB(FE_OFN73_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[230]  (
	.Q(r_reg[230]),
	.CLK(CTS_155),
	.D(N235),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[229]  (
	.Q(r_reg[229]),
	.CLK(CTS_161),
	.D(N234),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[228]  (
	.Q(r_reg[228]),
	.CLK(CTS_150),
	.D(N233),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[227]  (
	.Q(r_reg[227]),
	.CLK(CTS_150),
	.D(N232),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[226]  (
	.Q(r_reg[226]),
	.CLK(CTS_161),
	.D(N231),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[225]  (
	.Q(r_reg[225]),
	.CLK(CTS_159),
	.D(N230),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[224]  (
	.Q(r_reg[224]),
	.CLK(CTS_161),
	.D(N229),
	.RESETB(FE_OFN75_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[223]  (
	.Q(r_reg[223]),
	.CLK(CTS_161),
	.D(N228),
	.RESETB(FE_OFN73_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[222]  (
	.Q(r_reg[222]),
	.CLK(CTS_161),
	.D(N227),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[221]  (
	.Q(r_reg[221]),
	.CLK(clk_in_clone5),
	.D(N226),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[220]  (
	.Q(r_reg[220]),
	.CLK(clk_in_clone9),
	.D(N225),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[219]  (
	.Q(r_reg[219]),
	.CLK(clk_in_clone9),
	.D(N224),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[218]  (
	.Q(r_reg[218]),
	.CLK(clk_in_clone9),
	.D(N223),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[217]  (
	.Q(r_reg[217]),
	.CLK(clk_in_clone9),
	.D(N222),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[216]  (
	.Q(r_reg[216]),
	.CLK(clk_in_clone8),
	.D(N221),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[215]  (
	.Q(r_reg[215]),
	.CLK(clk_in_clone8),
	.D(N220),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[214]  (
	.Q(r_reg[214]),
	.CLK(CTS_165),
	.D(N219),
	.RESETB(FE_OFN75_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[213]  (
	.Q(r_reg[213]),
	.CLK(CTS_165),
	.D(N218),
	.RESETB(FE_OFN75_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[212]  (
	.Q(r_reg[212]),
	.CLK(CTS_165),
	.D(N217),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[211]  (
	.Q(r_reg[211]),
	.CLK(CTS_162),
	.D(N216),
	.RESETB(n1),
	.SETB(FE_OFN120_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[210]  (
	.Q(r_reg[210]),
	.CLK(CTS_162),
	.D(N215),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[209]  (
	.Q(r_reg[209]),
	.CLK(CTS_162),
	.D(N214),
	.RESETB(n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[208]  (
	.Q(r_reg[208]),
	.CLK(CTS_159),
	.D(N213),
	.RESETB(FE_OFN76_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[207]  (
	.Q(r_reg[207]),
	.CLK(CTS_165),
	.D(N212),
	.RESETB(FE_OFN76_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[206]  (
	.Q(r_reg[206]),
	.CLK(CTS_159),
	.D(N211),
	.RESETB(FE_OFN76_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[205]  (
	.Q(r_reg[205]),
	.CLK(CTS_166),
	.D(N210),
	.RESETB(FE_OFN83_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[204]  (
	.Q(r_reg[204]),
	.CLK(CTS_198),
	.D(N209),
	.RESETB(FE_OFN76_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[203]  (
	.Q(r_reg[203]),
	.CLK(CTS_198),
	.D(N208),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[202]  (
	.Q(r_reg[202]),
	.CLK(CTS_166),
	.D(N207),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[201]  (
	.Q(r_reg[201]),
	.CLK(CTS_166),
	.D(N206),
	.RESETB(n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[200]  (
	.Q(r_reg[200]),
	.CLK(CTS_187),
	.D(N205),
	.RESETB(n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[199]  (
	.Q(r_reg[199]),
	.CLK(CTS_162),
	.D(N204),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[198]  (
	.Q(r_reg[198]),
	.CLK(CTS_187),
	.D(N203),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[197]  (
	.Q(r_reg[197]),
	.CLK(CTS_187),
	.D(N202),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[196]  (
	.Q(r_reg[196]),
	.CLK(CTS_187),
	.D(N201),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[195]  (
	.Q(r_reg[195]),
	.CLK(CTS_164),
	.D(N200),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[194]  (
	.Q(r_reg[194]),
	.CLK(CTS_177),
	.D(N199),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[193]  (
	.Q(r_reg[193]),
	.CLK(CTS_164),
	.D(N198),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[192]  (
	.Q(r_reg[192]),
	.CLK(CTS_177),
	.D(N197),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[191]  (
	.Q(r_reg[191]),
	.CLK(CTS_164),
	.D(N196),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[190]  (
	.Q(r_reg[190]),
	.CLK(CTS_164),
	.D(N195),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[189]  (
	.Q(r_reg[189]),
	.CLK(CTS_162),
	.D(N194),
	.RESETB(FE_OFN72_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[188]  (
	.Q(r_reg[188]),
	.CLK(CTS_162),
	.D(N193),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[187]  (
	.Q(r_reg[187]),
	.CLK(CTS_162),
	.D(N192),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[186]  (
	.Q(r_reg[186]),
	.CLK(CTS_163),
	.D(N191),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[185]  (
	.Q(r_reg[185]),
	.CLK(CTS_163),
	.D(N190),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[184]  (
	.Q(r_reg[184]),
	.CLK(CTS_163),
	.D(N189),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[183]  (
	.Q(r_reg[183]),
	.CLK(CTS_163),
	.D(N188),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[182]  (
	.Q(r_reg[182]),
	.CLK(CTS_163),
	.D(N187),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[181]  (
	.Q(r_reg[181]),
	.CLK(CTS_163),
	.D(N186),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[180]  (
	.Q(r_reg[180]),
	.CLK(CTS_165),
	.D(N185),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[179]  (
	.Q(r_reg[179]),
	.CLK(CTS_165),
	.D(N184),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[178]  (
	.Q(r_reg[178]),
	.CLK(clk_in_clone11),
	.D(N183),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[177]  (
	.Q(r_reg[177]),
	.CLK(clk_in_clone8),
	.D(N182),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[176]  (
	.Q(r_reg[176]),
	.CLK(clk_in_clone8),
	.D(N181),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[175]  (
	.Q(r_reg[175]),
	.CLK(clk_in_clone8),
	.D(N180),
	.RESETB(FE_OFN69_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[174]  (
	.Q(r_reg[174]),
	.CLK(clk_in_clone7),
	.D(N179),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[173]  (
	.Q(r_reg[173]),
	.CLK(clk_in_clone7),
	.D(N178),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[172]  (
	.Q(r_reg[172]),
	.CLK(clk_in_clone7),
	.D(N177),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[171]  (
	.Q(r_reg[171]),
	.CLK(CTS_160),
	.D(N176),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[170]  (
	.Q(r_reg[170]),
	.CLK(CTS_160),
	.D(N175),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[169]  (
	.Q(r_reg[169]),
	.CLK(CTS_160),
	.D(N174),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[168]  (
	.Q(r_reg[168]),
	.CLK(CTS_160),
	.D(N173),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[167]  (
	.Q(r_reg[167]),
	.CLK(CTS_160),
	.D(N172),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[166]  (
	.Q(r_reg[166]),
	.CLK(CTS_160),
	.D(N171),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[165]  (
	.Q(r_reg[165]),
	.CLK(CTS_160),
	.D(N170),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[164]  (
	.Q(r_reg[164]),
	.CLK(CTS_173),
	.D(N169),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[163]  (
	.Q(r_reg[163]),
	.CLK(CTS_173),
	.D(N168),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[162]  (
	.Q(r_reg[162]),
	.CLK(CTS_173),
	.D(N167),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[161]  (
	.Q(r_reg[161]),
	.CLK(CTS_173),
	.D(N166),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[160]  (
	.Q(r_reg[160]),
	.CLK(CTS_160),
	.D(N165),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[159]  (
	.Q(r_reg[159]),
	.CLK(CTS_164),
	.D(N164),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[158]  (
	.Q(r_reg[158]),
	.CLK(CTS_173),
	.D(N163),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[157]  (
	.Q(r_reg[157]),
	.CLK(CTS_173),
	.D(N162),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[156]  (
	.Q(r_reg[156]),
	.CLK(CTS_164),
	.D(N161),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[155]  (
	.Q(r_reg[155]),
	.CLK(CTS_173),
	.D(N160),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[154]  (
	.Q(r_reg[154]),
	.CLK(CTS_164),
	.D(N159),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[153]  (
	.Q(r_reg[153]),
	.CLK(CTS_178),
	.D(N158),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[152]  (
	.Q(r_reg[152]),
	.CLK(CTS_174),
	.D(N157),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[151]  (
	.Q(r_reg[151]),
	.CLK(CTS_174),
	.D(N156),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[150]  (
	.Q(r_reg[150]),
	.CLK(CTS_174),
	.D(N155),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[149]  (
	.Q(r_reg[149]),
	.CLK(CTS_178),
	.D(N154),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[148]  (
	.Q(r_reg[148]),
	.CLK(CTS_174),
	.D(N153),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[147]  (
	.Q(r_reg[147]),
	.CLK(CTS_174),
	.D(N152),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[146]  (
	.Q(r_reg[146]),
	.CLK(CTS_173),
	.D(N151),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[145]  (
	.Q(r_reg[145]),
	.CLK(CTS_174),
	.D(N150),
	.RESETB(n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[144]  (
	.Q(r_reg[144]),
	.CLK(clk_in_clone1),
	.D(N149),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[143]  (
	.Q(r_reg[143]),
	.CLK(CTS_174),
	.D(N148),
	.RESETB(n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[142]  (
	.Q(r_reg[142]),
	.CLK(clk_in_clone2),
	.D(N147),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[141]  (
	.Q(r_reg[141]),
	.CLK(CTS_174),
	.D(N146),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[140]  (
	.Q(r_reg[140]),
	.CLK(clk_in_clone2),
	.D(N145),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[139]  (
	.Q(r_reg[139]),
	.CLK(CTS_175),
	.D(N144),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[138]  (
	.Q(r_reg[138]),
	.CLK(CTS_175),
	.D(N143),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[137]  (
	.Q(r_reg[137]),
	.CLK(CTS_190),
	.D(N142),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[136]  (
	.Q(r_reg[136]),
	.CLK(CTS_178),
	.D(N141),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN119_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[135]  (
	.Q(r_reg[135]),
	.CLK(CTS_190),
	.D(N140),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[134]  (
	.Q(r_reg[134]),
	.CLK(CTS_177),
	.D(N139),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[133]  (
	.Q(r_reg[133]),
	.CLK(CTS_192),
	.D(N138),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[132]  (
	.Q(r_reg[132]),
	.CLK(CTS_189),
	.D(N137),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[131]  (
	.Q(r_reg[131]),
	.CLK(CTS_190),
	.D(N136),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[130]  (
	.Q(r_reg[130]),
	.CLK(CTS_190),
	.D(N135),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[129]  (
	.Q(r_reg[129]),
	.CLK(CTS_190),
	.D(N134),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[128]  (
	.Q(r_reg[128]),
	.CLK(CTS_175),
	.D(N133),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[127]  (
	.Q(r_reg[127]),
	.CLK(CTS_175),
	.D(N132),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[126]  (
	.Q(r_reg[126]),
	.CLK(CTS_190),
	.D(N131),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[125]  (
	.Q(r_reg[125]),
	.CLK(CTS_175),
	.D(N130),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[124]  (
	.Q(r_reg[124]),
	.CLK(CTS_175),
	.D(N129),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[123]  (
	.Q(r_reg[123]),
	.CLK(CTS_176),
	.D(N128),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[122]  (
	.Q(r_reg[122]),
	.CLK(CTS_176),
	.D(N127),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[121]  (
	.Q(r_reg[121]),
	.CLK(CTS_176),
	.D(N126),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[120]  (
	.Q(r_reg[120]),
	.CLK(CTS_189),
	.D(N125),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[119]  (
	.Q(r_reg[119]),
	.CLK(CTS_176),
	.D(N124),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[118]  (
	.Q(r_reg[118]),
	.CLK(CTS_189),
	.D(N123),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[117]  (
	.Q(r_reg[117]),
	.CLK(CTS_189),
	.D(N122),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[116]  (
	.Q(r_reg[116]),
	.CLK(CTS_176),
	.D(N121),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[115]  (
	.Q(r_reg[115]),
	.CLK(CTS_176),
	.D(N120),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[114]  (
	.Q(r_reg[114]),
	.CLK(CTS_189),
	.D(N119),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[113]  (
	.Q(r_reg[113]),
	.CLK(CTS_191),
	.D(N118),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[112]  (
	.Q(r_reg[112]),
	.CLK(CTS_189),
	.D(N117),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[111]  (
	.Q(r_reg[111]),
	.CLK(CTS_191),
	.D(N116),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[110]  (
	.Q(r_reg[110]),
	.CLK(CTS_192),
	.D(N115),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[109]  (
	.Q(r_reg[109]),
	.CLK(CTS_192),
	.D(N114),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[108]  (
	.Q(r_reg[108]),
	.CLK(CTS_192),
	.D(N113),
	.RESETB(FE_OFN77_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[107]  (
	.Q(r_reg[107]),
	.CLK(CTS_192),
	.D(N112),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[106]  (
	.Q(r_reg[106]),
	.CLK(CTS_192),
	.D(N111),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[105]  (
	.Q(r_reg[105]),
	.CLK(CTS_192),
	.D(N110),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[30]  (
	.Q(r_reg[30]),
	.CLK(CTS_150),
	.D(N35),
	.RESETB(FE_OFN84_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[29]  (
	.Q(r_reg[29]),
	.CLK(CTS_197),
	.D(N34),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN114_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[28]  (
	.Q(r_reg[28]),
	.CLK(CTS_151),
	.D(N33),
	.RESETB(FE_OFN84_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[27]  (
	.Q(r_reg[27]),
	.CLK(CTS_150),
	.D(N32),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[26]  (
	.Q(r_reg[26]),
	.CLK(CTS_150),
	.D(N31),
	.RESETB(FE_OFN84_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[25]  (
	.Q(r_reg[25]),
	.CLK(CTS_157),
	.D(N30),
	.RESETB(FE_OFN84_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[24]  (
	.Q(r_reg[24]),
	.CLK(CTS_155),
	.D(N29),
	.RESETB(FE_OFN76_n1),
	.SETB(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[23]  (
	.Q(r_reg[23]),
	.CLK(CTS_155),
	.D(N28),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[22]  (
	.Q(r_reg[22]),
	.CLK(CTS_159),
	.D(N27),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[21]  (
	.Q(r_reg[21]),
	.CLK(CTS_159),
	.D(N26),
	.RESETB(FE_OFN76_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[20]  (
	.Q(r_reg[20]),
	.CLK(CTS_166),
	.D(N25),
	.RESETB(n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[19]  (
	.Q(r_reg[19]),
	.CLK(CTS_166),
	.D(N24),
	.RESETB(n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[18]  (
	.Q(r_reg[18]),
	.CLK(CTS_162),
	.D(N23),
	.RESETB(n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[17]  (
	.Q(r_reg[17]),
	.CLK(CTS_165),
	.D(N22),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[16]  (
	.Q(r_reg[16]),
	.CLK(CTS_163),
	.D(N21),
	.RESETB(FE_OFN70_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[15]  (
	.Q(r_reg[15]),
	.CLK(CTS_164),
	.D(N20),
	.RESETB(FE_OFN70_n1),
	.SETB(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[14]  (
	.Q(r_reg[14]),
	.CLK(CTS_177),
	.D(N19),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[13]  (
	.Q(r_reg[13]),
	.CLK(CTS_177),
	.D(N18),
	.RESETB(FE_OFN74_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[12]  (
	.Q(r_reg[12]),
	.CLK(CTS_190),
	.D(N17),
	.RESETB(FE_OFN87_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[11]  (
	.Q(r_reg[11]),
	.CLK(CTS_189),
	.D(N16),
	.RESETB(FE_OFN86_n1),
	.SETB(FE_OFN115_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[10]  (
	.Q(r_reg[10]),
	.CLK(CTS_191),
	.D(N15),
	.RESETB(FE_OFN81_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[9]  (
	.Q(r_reg[9]),
	.CLK(CTS_188),
	.D(N14),
	.RESETB(FE_OFN76_n1),
	.SETB(FE_OFN121_n6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[8]  (
	.Q(r_reg[8]),
	.CLK(CTS_182),
	.D(N13),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \r_reg_reg[7]  (
	.Q(r_reg[7]),
	.CLK(CTS_185),
	.D(N12),
	.RESETB(FE_OFN88_n1),
	.SETB(FE_OFN116_n5), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U4 (
	.Z(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U5 (
	.Z(n4),
	.A(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U267 (
	.Z(n3),
	.A(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U268 (
	.Z(n2),
	.A(N2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U269 (
	.Z(n230),
	.A(r_nxt[100]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U270 (
	.Z(n5),
	.A(FE_OFN12_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U271 (
	.Z(n6),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U272 (
	.Z(n11),
	.A(r_nxt[165]),
	.B(r_nxt[164]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U273 (
	.Z(n10),
	.A(r_nxt[167]),
	.B(r_nxt[166]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U274 (
	.Z(n8),
	.A(r_nxt[169]),
	.B(r_nxt[168]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U275 (
	.Z(n7),
	.A(r_nxt[170]),
	.B(r_nxt[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U276 (
	.Z(n9),
	.A(n8),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U277 (
	.Z(n18),
	.A(n11),
	.B(n10),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U278 (
	.Z(n16),
	.A(r_nxt[158]),
	.B(r_nxt[157]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U279 (
	.Z(n15),
	.A(r_nxt[15]),
	.B(r_nxt[159]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U280 (
	.Z(n13),
	.A(r_nxt[161]),
	.B(r_nxt[160]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U281 (
	.Z(n12),
	.A(r_nxt[163]),
	.B(r_nxt[162]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U282 (
	.Z(n14),
	.A(n13),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U283 (
	.Z(n17),
	.A(n16),
	.B(n15),
	.C(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U284 (
	.Z(n60),
	.A(n18),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U285 (
	.Z(n23),
	.A(r_nxt[17]),
	.B(r_nxt[179]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U286 (
	.Z(n22),
	.A(r_nxt[181]),
	.B(r_nxt[180]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U287 (
	.Z(n20),
	.A(r_nxt[183]),
	.B(r_nxt[182]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U288 (
	.Z(n19),
	.A(r_nxt[185]),
	.B(r_nxt[184]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U289 (
	.Z(n21),
	.A(n20),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U290 (
	.Z(n30),
	.A(n23),
	.B(n22),
	.C(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U291 (
	.Z(n28),
	.A(r_nxt[172]),
	.B(r_nxt[171]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U292 (
	.Z(n27),
	.A(r_nxt[174]),
	.B(r_nxt[173]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U293 (
	.Z(n25),
	.A(r_nxt[176]),
	.B(r_nxt[175]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U294 (
	.Z(n24),
	.A(r_nxt[178]),
	.B(r_nxt[177]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U295 (
	.Z(n26),
	.A(n25),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U296 (
	.Z(n29),
	.A(n28),
	.B(n27),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U297 (
	.Z(n59),
	.A(n30),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U298 (
	.Z(n35),
	.A(r_nxt[194]),
	.B(r_nxt[193]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U299 (
	.Z(n34),
	.A(r_nxt[196]),
	.B(r_nxt[195]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U300 (
	.Z(n32),
	.A(r_nxt[198]),
	.B(r_nxt[197]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U301 (
	.Z(n31),
	.A(r_nxt[19]),
	.B(r_nxt[199]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U302 (
	.Z(n33),
	.A(n32),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U303 (
	.Z(n42),
	.A(n35),
	.B(n34),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U304 (
	.Z(n40),
	.A(r_nxt[187]),
	.B(r_nxt[186]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U305 (
	.Z(n39),
	.A(r_nxt[189]),
	.B(r_nxt[188]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U306 (
	.Z(n37),
	.A(r_nxt[190]),
	.B(r_nxt[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U307 (
	.Z(n36),
	.A(r_nxt[192]),
	.B(r_nxt[191]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U308 (
	.Z(n38),
	.A(n37),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U309 (
	.Z(n41),
	.A(n40),
	.B(n39),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U310 (
	.Z(n57),
	.A(n42),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U311 (
	.Z(n48),
	.A(r_nxt[211]),
	.B(r_nxt[210]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U312 (
	.Z(n43),
	.A(r_nxt[214]),
	.B(r_nxt[213]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U313 (
	.Z(n47),
	.A(r_nxt[212]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U314 (
	.Z(n45),
	.A(r_nxt[208]),
	.B(r_nxt[207]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U315 (
	.Z(n44),
	.A(r_nxt[20]),
	.B(r_nxt[209]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U316 (
	.Z(n46),
	.A(n45),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U317 (
	.Z(n55),
	.A(n48),
	.B(n47),
	.C(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U318 (
	.Z(n53),
	.A(r_nxt[200]),
	.B(r_nxt[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U319 (
	.Z(n52),
	.A(r_nxt[202]),
	.B(r_nxt[201]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U320 (
	.Z(n50),
	.A(r_nxt[204]),
	.B(r_nxt[203]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U321 (
	.Z(n49),
	.A(r_nxt[206]),
	.B(r_nxt[205]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U322 (
	.Z(n51),
	.A(n50),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U323 (
	.Z(n54),
	.A(n53),
	.B(n52),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U324 (
	.Z(n56),
	.A(n55),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U325 (
	.Z(n58),
	.A(n57),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U326 (
	.Z(n116),
	.A(n60),
	.B(n59),
	.C(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U327 (
	.Z(n65),
	.A(r_nxt[106]),
	.B(r_nxt[105]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U328 (
	.Z(n64),
	.A(r_nxt[108]),
	.B(r_nxt[107]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U329 (
	.Z(n62),
	.A(r_nxt[10]),
	.B(r_nxt[109]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U330 (
	.Z(n61),
	.A(r_nxt[111]),
	.B(r_nxt[110]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U331 (
	.Z(n63),
	.A(n62),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U332 (
	.Z(n72),
	.A(n65),
	.B(n64),
	.C(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U333 (
	.Z(n70),
	.A(r_nxt[102]),
	.B(r_nxt[101]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U334 (
	.Z(n69),
	.A(r_nxt[104]),
	.B(r_nxt[103]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U335 (
	.Z(n67),
	.A(r_nxt[0]),
	.B(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U336 (
	.Z(n66),
	.A(r_nxt[9]),
	.B(r_nxt[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U337 (
	.Z(n68),
	.A(n67),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U338 (
	.Z(n71),
	.A(n70),
	.B(n69),
	.C(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U339 (
	.Z(n114),
	.A(n72),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U340 (
	.Z(n77),
	.A(r_nxt[120]),
	.B(r_nxt[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U341 (
	.Z(n76),
	.A(r_nxt[122]),
	.B(r_nxt[121]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U342 (
	.Z(n74),
	.A(r_nxt[124]),
	.B(r_nxt[123]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U343 (
	.Z(n73),
	.A(r_nxt[126]),
	.B(r_nxt[125]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U344 (
	.Z(n75),
	.A(n74),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U345 (
	.Z(n84),
	.A(n77),
	.B(n76),
	.C(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U346 (
	.Z(n82),
	.A(r_nxt[113]),
	.B(r_nxt[112]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U347 (
	.Z(n81),
	.A(r_nxt[115]),
	.B(r_nxt[114]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U348 (
	.Z(n79),
	.A(r_nxt[117]),
	.B(r_nxt[116]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U349 (
	.Z(n78),
	.A(r_nxt[119]),
	.B(r_nxt[118]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U350 (
	.Z(n80),
	.A(n79),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U351 (
	.Z(n83),
	.A(n82),
	.B(n81),
	.C(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U352 (
	.Z(n113),
	.A(n84),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U353 (
	.Z(n89),
	.A(r_nxt[135]),
	.B(r_nxt[134]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U354 (
	.Z(n88),
	.A(r_nxt[137]),
	.B(r_nxt[136]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U355 (
	.Z(n86),
	.A(r_nxt[139]),
	.B(r_nxt[138]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U356 (
	.Z(n85),
	.A(r_nxt[140]),
	.B(r_nxt[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U357 (
	.Z(n87),
	.A(n86),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U358 (
	.Z(n96),
	.A(n89),
	.B(n88),
	.C(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U359 (
	.Z(n94),
	.A(r_nxt[128]),
	.B(r_nxt[127]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U360 (
	.Z(n93),
	.A(r_nxt[12]),
	.B(r_nxt[129]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U361 (
	.Z(n91),
	.A(r_nxt[131]),
	.B(r_nxt[130]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U362 (
	.Z(n90),
	.A(r_nxt[133]),
	.B(r_nxt[132]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U363 (
	.Z(n92),
	.A(n91),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U364 (
	.Z(n95),
	.A(n94),
	.B(n93),
	.C(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U365 (
	.Z(n111),
	.A(n96),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U366 (
	.Z(n102),
	.A(r_nxt[153]),
	.B(r_nxt[152]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U367 (
	.Z(n97),
	.A(r_nxt[156]),
	.B(r_nxt[155]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U368 (
	.Z(n101),
	.A(r_nxt[154]),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U369 (
	.Z(n99),
	.A(r_nxt[14]),
	.B(r_nxt[149]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U370 (
	.Z(n98),
	.A(r_nxt[151]),
	.B(r_nxt[150]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U371 (
	.Z(n100),
	.A(n99),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U372 (
	.Z(n109),
	.A(n102),
	.B(n101),
	.C(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U373 (
	.Z(n107),
	.A(r_nxt[142]),
	.B(r_nxt[141]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U374 (
	.Z(n106),
	.A(r_nxt[144]),
	.B(r_nxt[143]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U375 (
	.Z(n104),
	.A(r_nxt[146]),
	.B(r_nxt[145]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U376 (
	.Z(n103),
	.A(r_nxt[148]),
	.B(r_nxt[147]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U377 (
	.Z(n105),
	.A(n104),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U378 (
	.Z(n108),
	.A(n107),
	.B(n106),
	.C(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U379 (
	.Z(n110),
	.A(n109),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U380 (
	.Z(n112),
	.A(n111),
	.B(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U381 (
	.Z(n115),
	.A(n114),
	.B(n113),
	.C(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U382 (
	.Z(n229),
	.A(n116),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U383 (
	.Z(n121),
	.A(r_nxt[48]),
	.B(r_nxt[47]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U384 (
	.Z(n120),
	.A(r_nxt[4]),
	.B(r_nxt[49]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U385 (
	.Z(n118),
	.A(r_nxt[51]),
	.B(r_nxt[50]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U386 (
	.Z(n117),
	.A(r_nxt[53]),
	.B(r_nxt[52]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U387 (
	.Z(n119),
	.A(n118),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U388 (
	.Z(n128),
	.A(n121),
	.B(n120),
	.C(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U389 (
	.Z(n126),
	.A(r_nxt[40]),
	.B(r_nxt[39]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U390 (
	.Z(n125),
	.A(r_nxt[42]),
	.B(r_nxt[41]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U391 (
	.Z(n123),
	.A(r_nxt[44]),
	.B(r_nxt[43]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U392 (
	.Z(n122),
	.A(r_nxt[46]),
	.B(r_nxt[45]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U393 (
	.Z(n124),
	.A(n123),
	.B(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U394 (
	.Z(n127),
	.A(n126),
	.B(n125),
	.C(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U395 (
	.Z(n171),
	.A(n128),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U396 (
	.Z(n134),
	.A(r_nxt[66]),
	.B(r_nxt[65]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U397 (
	.Z(n129),
	.A(r_nxt[69]),
	.B(r_nxt[68]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U398 (
	.Z(n133),
	.A(r_nxt[67]),
	.B(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U399 (
	.Z(n131),
	.A(r_nxt[62]),
	.B(r_nxt[61]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U400 (
	.Z(n130),
	.A(r_nxt[64]),
	.B(r_nxt[63]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U401 (
	.Z(n132),
	.A(n131),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U402 (
	.Z(n141),
	.A(n134),
	.B(n133),
	.C(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U403 (
	.Z(n139),
	.A(r_nxt[55]),
	.B(r_nxt[54]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U404 (
	.Z(n138),
	.A(r_nxt[57]),
	.B(r_nxt[56]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U405 (
	.Z(n136),
	.A(r_nxt[59]),
	.B(r_nxt[58]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U406 (
	.Z(n135),
	.A(r_nxt[60]),
	.B(r_nxt[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U407 (
	.Z(n137),
	.A(n136),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U408 (
	.Z(n140),
	.A(n139),
	.B(n138),
	.C(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U409 (
	.Z(n170),
	.A(n141),
	.B(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U410 (
	.Z(n146),
	.A(r_nxt[78]),
	.B(r_nxt[77]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U411 (
	.Z(n145),
	.A(r_nxt[7]),
	.B(r_nxt[79]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U412 (
	.Z(n143),
	.A(r_nxt[81]),
	.B(r_nxt[80]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U413 (
	.Z(n142),
	.A(r_nxt[83]),
	.B(r_nxt[82]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U414 (
	.Z(n144),
	.A(n143),
	.B(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U415 (
	.Z(n153),
	.A(n146),
	.B(n145),
	.C(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U416 (
	.Z(n151),
	.A(r_nxt[70]),
	.B(r_nxt[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U417 (
	.Z(n150),
	.A(r_nxt[72]),
	.B(r_nxt[71]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U418 (
	.Z(n148),
	.A(r_nxt[74]),
	.B(r_nxt[73]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U419 (
	.Z(n147),
	.A(r_nxt[76]),
	.B(r_nxt[75]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U420 (
	.Z(n149),
	.A(n148),
	.B(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U421 (
	.Z(n152),
	.A(n151),
	.B(n150),
	.C(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U422 (
	.Z(n168),
	.A(n153),
	.B(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U423 (
	.Z(n159),
	.A(r_nxt[96]),
	.B(r_nxt[95]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U424 (
	.Z(n154),
	.A(r_nxt[99]),
	.B(r_nxt[98]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U425 (
	.Z(n158),
	.A(r_nxt[97]),
	.B(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U426 (
	.Z(n156),
	.A(r_nxt[92]),
	.B(r_nxt[91]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U427 (
	.Z(n155),
	.A(r_nxt[94]),
	.B(r_nxt[93]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U428 (
	.Z(n157),
	.A(n156),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U429 (
	.Z(n166),
	.A(n159),
	.B(n158),
	.C(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U430 (
	.Z(n164),
	.A(r_nxt[85]),
	.B(r_nxt[84]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U431 (
	.Z(n163),
	.A(r_nxt[87]),
	.B(r_nxt[86]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U432 (
	.Z(n161),
	.A(r_nxt[89]),
	.B(r_nxt[88]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U433 (
	.Z(n160),
	.A(r_nxt[90]),
	.B(r_nxt[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U434 (
	.Z(n162),
	.A(n161),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U435 (
	.Z(n165),
	.A(n164),
	.B(n163),
	.C(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U436 (
	.Z(n167),
	.A(n166),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U437 (
	.Z(n169),
	.A(n168),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U438 (
	.Z(n227),
	.A(n171),
	.B(n170),
	.C(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U439 (
	.Z(n176),
	.A(r_nxt[223]),
	.B(r_nxt[222]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U440 (
	.Z(n175),
	.A(r_nxt[225]),
	.B(r_nxt[224]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U441 (
	.Z(n173),
	.A(r_nxt[227]),
	.B(r_nxt[226]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U442 (
	.Z(n172),
	.A(r_nxt[229]),
	.B(r_nxt[228]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U443 (
	.Z(n174),
	.A(n173),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U444 (
	.Z(n183),
	.A(n176),
	.B(n175),
	.C(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U445 (
	.Z(n181),
	.A(r_nxt[216]),
	.B(r_nxt[215]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U446 (
	.Z(n180),
	.A(r_nxt[218]),
	.B(r_nxt[217]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U447 (
	.Z(n178),
	.A(r_nxt[21]),
	.B(r_nxt[219]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U448 (
	.Z(n177),
	.A(r_nxt[221]),
	.B(r_nxt[220]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U449 (
	.Z(n179),
	.A(n178),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U450 (
	.Z(n182),
	.A(n181),
	.B(n180),
	.C(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U451 (
	.Z(n225),
	.A(n183),
	.B(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U452 (
	.Z(n188),
	.A(r_nxt[238]),
	.B(r_nxt[237]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U453 (
	.Z(n187),
	.A(r_nxt[23]),
	.B(r_nxt[239]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U454 (
	.Z(n185),
	.A(r_nxt[241]),
	.B(r_nxt[240]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U455 (
	.Z(n184),
	.A(r_nxt[243]),
	.B(r_nxt[242]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U456 (
	.Z(n186),
	.A(n185),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U457 (
	.Z(n195),
	.A(n188),
	.B(n187),
	.C(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U458 (
	.Z(n193),
	.A(r_nxt[230]),
	.B(r_nxt[22]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U459 (
	.Z(n192),
	.A(r_nxt[232]),
	.B(r_nxt[231]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U460 (
	.Z(n190),
	.A(r_nxt[234]),
	.B(r_nxt[233]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U461 (
	.Z(n189),
	.A(r_nxt[236]),
	.B(r_nxt[235]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U462 (
	.Z(n191),
	.A(n190),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U463 (
	.Z(n194),
	.A(n193),
	.B(n192),
	.C(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U464 (
	.Z(n224),
	.A(n195),
	.B(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U465 (
	.Z(n200),
	.A(r_nxt[252]),
	.B(r_nxt[251]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U466 (
	.Z(n199),
	.A(r_nxt[254]),
	.B(r_nxt[253]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U467 (
	.Z(n197),
	.A(r_nxt[256]),
	.B(r_nxt[255]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U468 (
	.Z(n196),
	.A(r_nxt[258]),
	.B(r_nxt[257]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U469 (
	.Z(n198),
	.A(n197),
	.B(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U470 (
	.Z(n207),
	.A(n200),
	.B(n199),
	.C(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U471 (
	.Z(n205),
	.A(r_nxt[245]),
	.B(r_nxt[244]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U472 (
	.Z(n204),
	.A(r_nxt[247]),
	.B(r_nxt[246]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U473 (
	.Z(n202),
	.A(r_nxt[249]),
	.B(r_nxt[248]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U474 (
	.Z(n201),
	.A(r_nxt[250]),
	.B(r_nxt[24]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U475 (
	.Z(n203),
	.A(n202),
	.B(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U476 (
	.Z(n206),
	.A(n205),
	.B(n204),
	.C(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U477 (
	.Z(n222),
	.A(n207),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U478 (
	.Z(n213),
	.A(r_nxt[35]),
	.B(r_nxt[34]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U479 (
	.Z(n208),
	.A(r_nxt[38]),
	.B(r_nxt[37]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U480 (
	.Z(n212),
	.A(r_nxt[36]),
	.B(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U481 (
	.Z(n210),
	.A(r_nxt[31]),
	.B(r_nxt[30]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U482 (
	.Z(n209),
	.A(r_nxt[33]),
	.B(r_nxt[32]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U483 (
	.Z(n211),
	.A(n210),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U484 (
	.Z(n220),
	.A(n213),
	.B(n212),
	.C(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U485 (
	.Z(n218),
	.A(r_nxt[25]),
	.B(r_nxt[259]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U486 (
	.Z(n217),
	.A(r_nxt[26]),
	.B(r_nxt[260]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U487 (
	.Z(n215),
	.A(r_nxt[28]),
	.B(r_nxt[27]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U488 (
	.Z(n214),
	.A(r_nxt[2]),
	.B(r_nxt[29]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U489 (
	.Z(n216),
	.A(n215),
	.B(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U490 (
	.Z(n219),
	.A(n218),
	.B(n217),
	.C(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U491 (
	.Z(n221),
	.A(n220),
	.B(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U492 (
	.Z(n223),
	.A(n222),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U493 (
	.Z(n226),
	.A(n225),
	.B(n224),
	.C(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U494 (
	.Z(n228),
	.A(n227),
	.B(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U495 (
	.Z(N2),
	.A(n229),
	.B(n228), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_DW01_sub_0 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n5),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n5),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n4),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n5),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_DW01_sub_1 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n5),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n5),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n4),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n5),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_DW01_sub_2 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n5),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n5),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n4),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n5),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_DW01_sub_3 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n5),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n5),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n4),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n5),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_DW01_sub_4 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;

   // Module instantiations
   INVX2 U1 (
	.Z(n1),
	.A(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n5),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n2),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U6 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U7 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U8 (
	.Z(n8),
	.A(B[0]),
	.B(n5),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U9 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U10 (
	.Z(n7),
	.A(n4),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U11 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(DIFF[6]),
	.A(n2),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U13 (
	.Z(n11),
	.A(n1),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(DIFF[4]),
	.A(n1),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n13),
	.A(A[4]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U17 (
	.Z(n12),
	.A(n14),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(DIFF[3]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n15),
	.A(A[3]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U20 (
	.Z(n14),
	.A(n16),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(DIFF[2]),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n17),
	.A(A[2]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U23 (
	.Z(n16),
	.A(n18),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(DIFF[1]),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n19),
	.A(A[1]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U26 (
	.Z(n18),
	.A(n20),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(DIFF[0]),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U28 (
	.Z(n21),
	.A(n5),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n20),
	.A(B[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c (
	data, 
	addr, 
	clk, 
	rst, 
	start, 
	two_bytes, 
	rw, 
	sda_in, 
	scl_in, 
	sda_out, 
	scl_out, 
	read_data, 
	ready, 
	got_acknowledge, 
	FE_OFN21_fractional_9, 
	FE_OFN22_fractional_10, 
	sda_en, 
	VDD, 
	VSS);
   input [15:0] data;
   input [6:0] addr;
   input clk;
   input rst;
   input start;
   input two_bytes;
   input rw;
   input sda_in;
   input scl_in;
   output sda_out;
   output scl_out;
   output [15:0] read_data;
   output ready;
   output got_acknowledge;
   output FE_OFN21_fractional_9;
   output FE_OFN22_fractional_10;
   input sda_en;
   inout VDD;
   inout VSS;

   // Internal wires
   wire scl_enable;
   wire initialized;
   wire N386;
   wire N387;
   wire N388;
   wire N389;
   wire N390;
   wire N391;
   wire N392;
   wire N393;
   wire N450;
   wire N451;
   wire N452;
   wire N453;
   wire N454;
   wire N455;
   wire N456;
   wire N457;
   wire N503;
   wire N504;
   wire N505;
   wire N506;
   wire N507;
   wire N508;
   wire N509;
   wire N510;
   wire N523;
   wire N524;
   wire N525;
   wire N526;
   wire N527;
   wire N528;
   wire N529;
   wire N530;
   wire N541;
   wire N542;
   wire N543;
   wire N544;
   wire N545;
   wire N546;
   wire N547;
   wire N548;
   wire n5;
   wire n424;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n70;
   wire n71;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n79;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n124;
   wire n125;
   wire n127;
   wire n128;
   wire n129;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n147;
   wire n148;
   wire n149;
   wire n152;
   wire n153;
   wire n154;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n425;
   wire n426;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire n435;
   wire n436;
   wire n437;
   wire n438;
   wire n439;
   wire n440;
   wire n441;
   wire n442;
   wire n443;
   wire n444;
   wire n445;
   wire n446;
   wire n447;
   wire n448;
   wire n449;
   wire n450;
   wire n451;
   wire n452;
   wire n453;
   wire n454;
   wire n455;
   wire n456;
   wire n457;
   wire n458;
   wire n459;
   wire n460;
   wire n461;
   wire n462;
   wire n463;
   wire n464;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n22;
   wire n48;
   wire n49;
   wire n57;
   wire n63;
   wire n69;
   wire n72;
   wire n73;
   wire n78;
   wire n80;
   wire n87;
   wire n93;
   wire n99;
   wire n106;
   wire n112;
   wire n117;
   wire n123;
   wire n126;
   wire n130;
   wire n136;
   wire n141;
   wire n146;
   wire n150;
   wire n151;
   wire n155;
   wire n161;
   wire n166;
   wire n173;
   wire n174;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n230;
   wire n239;
   wire n269;
   wire n303;
   wire n320;
   wire n328;
   wire n329;
   wire n335;
   wire n427;
   wire n428;
   wire n465;
   wire n466;
   wire n473;
   wire [7:0] state;
   wire [15:0] latched_data;
   wire [7:0] count;
   wire [6:0] latched_addr;

   assign read_data[14] = latched_data[14] ;
   assign read_data[13] = latched_data[13] ;
   assign read_data[10] = latched_data[10] ;
   assign read_data[9] = latched_data[9] ;
   assign read_data[6] = latched_data[6] ;
   assign read_data[5] = latched_data[5] ;
   assign read_data[2] = latched_data[2] ;
   assign read_data[1] = latched_data[1] ;

   // Module instantiations
   BUFX1 FE_OFC142_FE_OFN133_fractional_10 (
	.Z(FE_OFN22_fractional_10),
	.A(read_data[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC101_fractional_9 (
	.Z(FE_OFN21_fractional_9),
	.A(read_data[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(n4),
	.D(n424),
	.RESETB(n424),
	.SETB(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 sda_enable_reg (
	.QB(sda_out),
	.CLK(n4),
	.D(n464), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(n3),
	.D(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(n3),
	.D(n445), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(n3),
	.D(n446), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[5]  (
	.QB(n422),
	.CLK(n3),
	.D(n447), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[4]  (
	.QB(n421),
	.CLK(n4),
	.D(n448), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[3]  (
	.QB(n420),
	.CLK(n4),
	.D(n449), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(n3),
	.D(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[2]  (
	.Q(state[2]),
	.CLK(n3),
	.D(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 latched_rw_reg (
	.QB(n417),
	.CLK(n3),
	.D(n454), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[3]  (
	.Q(state[3]),
	.CLK(n3),
	.D(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 latched_two_bytes_reg (
	.QB(n415),
	.CLK(n3),
	.D(n453), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 slave_acknowledged_reg (
	.Q(got_acknowledge),
	.CLK(n3),
	.D(n462), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[8]  (
	.QB(n414),
	.CLK(n3),
	.D(n436), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[0]  (
	.QB(n413),
	.CLK(n3),
	.D(n444), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[6]  (
	.Q(latched_addr[6]),
	.CLK(n4),
	.D(n455), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[5]  (
	.Q(latched_addr[5]),
	.CLK(n4),
	.D(n456), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[4]  (
	.Q(latched_addr[4]),
	.CLK(n4),
	.D(n457), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[3]  (
	.Q(latched_addr[3]),
	.CLK(n4),
	.D(n458), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[2]  (
	.Q(latched_addr[2]),
	.CLK(n4),
	.D(n459), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[1]  (
	.Q(latched_addr[1]),
	.CLK(n4),
	.D(n460), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_addr_reg[0]  (
	.Q(latched_addr[0]),
	.CLK(n4),
	.D(n461), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 scl_enable_reg (
	.Q(scl_enable),
	.CLK(n4),
	.D(n463), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[2]  (
	.QB(n412),
	.CLK(n3),
	.D(n450), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[0]  (
	.QB(n411),
	.CLK(n3),
	.D(n452), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \count_reg[1]  (
	.QB(n410),
	.CLK(n3),
	.D(n451), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[15]  (
	.QB(n409),
	.CLK(n3),
	.D(n429), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[14]  (
	.Q(latched_data[14]),
	.CLK(n4),
	.D(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[13]  (
	.Q(latched_data[13]),
	.CLK(n4),
	.D(n431), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[12]  (
	.QB(n408),
	.CLK(n4),
	.D(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[7]  (
	.QB(n407),
	.CLK(n3),
	.D(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[6]  (
	.Q(latched_data[6]),
	.CLK(n4),
	.D(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[5]  (
	.Q(latched_data[5]),
	.CLK(n4),
	.D(n439), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[4]  (
	.QB(n406),
	.CLK(n4),
	.D(n440), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[11]  (
	.QB(n405),
	.CLK(n3),
	.D(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[10]  (
	.Q(latched_data[10]),
	.CLK(n3),
	.D(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[9]  (
	.Q(latched_data[9]),
	.CLK(n4),
	.D(n435), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[3]  (
	.QB(n404),
	.CLK(n4),
	.D(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[2]  (
	.Q(latched_data[2]),
	.CLK(n4),
	.D(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[1]  (
	.Q(latched_data[1]),
	.CLK(n3),
	.D(n443), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n416),
	.A(n12),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n13),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U10 (
	.Z(n15),
	.A(n16),
	.B(n17),
	.C(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U11 (
	.Z(n18),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n17),
	.A(n21),
	.B(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n16),
	.A(n174),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n12),
	.A(state[3]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n418),
	.A(n26),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n27),
	.A(n14),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U17 (
	.Z(n28),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U18 (
	.Z(n30),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n32),
	.A(n417),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n31),
	.A(n174),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n29),
	.A(n35),
	.B(n36),
	.C(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n26),
	.A(state[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n419),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n39),
	.A(state[1]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n40),
	.A(n41),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n42),
	.A(initialized),
	.B(n426),
	.C(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n38),
	.A(n14),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U28 (
	.Z(n43),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n45),
	.A(n46),
	.B(n47),
	.C(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n47),
	.A(n141),
	.B(n328),
	.C(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n46),
	.A(n417),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n44),
	.A(n50),
	.B(n51),
	.C(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n423),
	.A(n53),
	.B(n54),
	.C(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n55),
	.A(state[0]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n25),
	.A(n41),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U36 (
	.Z(n56),
	.A(n22),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U37 (
	.Z(n41),
	.A(n7),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n59),
	.A(initialized),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U39 (
	.Z(n54),
	.A(ready),
	.B(initialized),
	.C(start), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n61),
	.A(n62),
	.B(n7),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n53),
	.A(n14),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n64),
	.A(n33),
	.B(n65),
	.C(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U44 (
	.Z(n66),
	.A(n67),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n65),
	.A(n166),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U46 (
	.Z(n33),
	.A(n70),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n71),
	.A(n34),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n70),
	.A(n173),
	.B(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n429),
	.A(n74),
	.B(n75),
	.C(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n76),
	.A(n77),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U53 (
	.Z(n75),
	.A(n79),
	.B(read_data[15]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n79),
	.A(n81),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n74),
	.A(data[15]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U56 (
	.Z(n430),
	.A(n84),
	.B(n85),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n86),
	.A(n117),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U59 (
	.Z(n85),
	.A(n11),
	.B(n88),
	.C(latched_data[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n88),
	.A(n89),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n84),
	.A(data[14]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U62 (
	.Z(n431),
	.A(n90),
	.B(n91),
	.C(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n92),
	.A(n112),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U65 (
	.Z(n91),
	.A(n11),
	.B(n94),
	.C(latched_data[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n94),
	.A(n95),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n90),
	.A(data[13]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n432),
	.A(n96),
	.B(n97),
	.C(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n98),
	.A(n106),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U71 (
	.Z(n97),
	.A(n100),
	.B(read_data[12]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n100),
	.A(n82),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U73 (
	.Z(n82),
	.A(n102),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n96),
	.A(data[12]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U75 (
	.Z(n433),
	.A(n103),
	.B(n104),
	.C(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n105),
	.A(n78),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U78 (
	.Z(n104),
	.A(n107),
	.B(read_data[11]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n107),
	.A(n108),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n103),
	.A(data[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U81 (
	.Z(n434),
	.A(n109),
	.B(n110),
	.C(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n111),
	.A(n73),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U84 (
	.Z(n110),
	.A(n11),
	.B(n113),
	.C(FE_OFN22_fractional_10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n113),
	.A(n108),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n109),
	.A(data[10]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U87 (
	.Z(n435),
	.A(n114),
	.B(n115),
	.C(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n116),
	.A(n72),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U90 (
	.Z(n115),
	.A(n11),
	.B(n118),
	.C(FE_OFN21_fractional_9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n118),
	.A(n108),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U92 (
	.Z(n108),
	.A(n119),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n114),
	.A(data[9]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U94 (
	.Z(n436),
	.A(n120),
	.B(n121),
	.C(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n122),
	.A(n126),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U97 (
	.Z(n121),
	.A(n124),
	.B(read_data[8]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n124),
	.A(n125),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n120),
	.A(data[8]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U100 (
	.Z(n437),
	.A(n127),
	.B(n128),
	.C(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n129),
	.A(n99),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n128),
	.A(n131),
	.B(read_data[7]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n131),
	.A(n132),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n127),
	.A(data[7]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U106 (
	.Z(n438),
	.A(n133),
	.B(n134),
	.C(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n135),
	.A(n93),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U109 (
	.Z(n134),
	.A(n11),
	.B(n137),
	.C(latched_data[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n137),
	.A(n132),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U111 (
	.Z(n133),
	.A(data[6]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U112 (
	.Z(n439),
	.A(n138),
	.B(n139),
	.C(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n140),
	.A(n87),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U115 (
	.Z(n139),
	.A(n11),
	.B(n142),
	.C(latched_data[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n142),
	.A(n132),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n138),
	.A(data[5]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U118 (
	.Z(n440),
	.A(n143),
	.B(n144),
	.C(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n145),
	.A(n80),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U121 (
	.Z(n144),
	.A(n147),
	.B(read_data[4]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n147),
	.A(n132),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U123 (
	.Z(n132),
	.A(n102),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U124 (
	.Z(n102),
	.A(n148),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U125 (
	.Z(n149),
	.A(n421),
	.B(n422),
	.C(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U126 (
	.Z(n148),
	.A(n189),
	.B(n427),
	.C(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U127 (
	.Z(n143),
	.A(data[4]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U128 (
	.Z(n441),
	.A(n152),
	.B(n153),
	.C(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n154),
	.A(n69),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U131 (
	.Z(n153),
	.A(n156),
	.B(read_data[3]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n156),
	.A(n157),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(n152),
	.A(data[3]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U134 (
	.Z(n442),
	.A(n158),
	.B(n159),
	.C(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U135 (
	.Z(n160),
	.A(n63),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U137 (
	.Z(n159),
	.A(n11),
	.B(n162),
	.C(latched_data[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n162),
	.A(n157),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U139 (
	.Z(n158),
	.A(data[2]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U140 (
	.Z(n443),
	.A(n163),
	.B(n164),
	.C(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U141 (
	.Z(n165),
	.A(n57),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U143 (
	.Z(n164),
	.A(n11),
	.B(n167),
	.C(latched_data[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U144 (
	.Z(n167),
	.A(n157),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U145 (
	.Z(n157),
	.A(n119),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U146 (
	.Z(n119),
	.A(n168),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U147 (
	.Z(n169),
	.A(n412),
	.B(n421),
	.C(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n163),
	.A(data[1]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U149 (
	.Z(n444),
	.A(n170),
	.B(n171),
	.C(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n172),
	.A(n49),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U151 (
	.Z(n77),
	.A(n473),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U153 (
	.Z(n171),
	.A(n175),
	.B(read_data[0]),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n175),
	.A(n125),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U155 (
	.Z(n125),
	.A(rst),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(n170),
	.A(data[0]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n445),
	.A(n176),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U158 (
	.Z(n177),
	.A(n178),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U159 (
	.Z(n178),
	.A(n180),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n181),
	.A(n182),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n183),
	.A(N393),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n182),
	.A(N548),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U163 (
	.Z(n180),
	.A(n184),
	.B(n185),
	.C(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n186),
	.A(N457),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n185),
	.A(N530),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n184),
	.A(N510),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n176),
	.A(count[7]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n446),
	.A(n191),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U169 (
	.Z(n192),
	.A(n193),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U170 (
	.Z(n193),
	.A(n194),
	.B(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n195),
	.A(n196),
	.B(n197), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n197),
	.A(N392),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n196),
	.A(N547),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U174 (
	.Z(n194),
	.A(n198),
	.B(n199),
	.C(n200), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U175 (
	.Z(n200),
	.A(N456),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n199),
	.A(N529),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n198),
	.A(N509),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n191),
	.A(count[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n447),
	.A(n201),
	.B(n202), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U180 (
	.Z(n202),
	.A(n203),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U181 (
	.Z(n203),
	.A(n204),
	.B(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U182 (
	.Z(n205),
	.A(n206),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U183 (
	.Z(n207),
	.A(N391),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n206),
	.A(N546),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U185 (
	.Z(n204),
	.A(n208),
	.B(n209),
	.C(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n210),
	.A(N455),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n209),
	.A(N528),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n208),
	.A(N508),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U189 (
	.Z(n201),
	.A(n8),
	.B(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U190 (
	.Z(n448),
	.A(n211),
	.B(n212), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U191 (
	.Z(n212),
	.A(n213),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U192 (
	.Z(n213),
	.A(n214),
	.B(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U193 (
	.Z(n215),
	.A(n216),
	.B(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n217),
	.A(N390),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U195 (
	.Z(n216),
	.A(N545),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U196 (
	.Z(n214),
	.A(n218),
	.B(n219),
	.C(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U197 (
	.Z(n220),
	.A(N454),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U198 (
	.Z(n219),
	.A(N527),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U199 (
	.Z(n218),
	.A(N507),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U200 (
	.Z(n211),
	.A(n8),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U201 (
	.Z(n449),
	.A(n221),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U202 (
	.Z(n222),
	.A(n223),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U203 (
	.Z(n223),
	.A(n224),
	.B(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U204 (
	.Z(n225),
	.A(n226),
	.B(n227),
	.C(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U205 (
	.Z(n228),
	.A(N544),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n227),
	.A(N453),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U207 (
	.Z(n226),
	.A(N389),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U208 (
	.Z(n224),
	.A(n229),
	.B(n146),
	.C(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U209 (
	.Z(n231),
	.A(N506),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U211 (
	.Z(n229),
	.A(N526),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U212 (
	.Z(n221),
	.A(n8),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U213 (
	.Z(n450),
	.A(n232),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U214 (
	.Z(n233),
	.A(n234),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U215 (
	.Z(n234),
	.A(n235),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U216 (
	.Z(n236),
	.A(n237),
	.B(n238),
	.C(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U217 (
	.Z(n238),
	.A(N388),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U218 (
	.Z(n237),
	.A(N543),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U219 (
	.Z(n235),
	.A(n240),
	.B(n241),
	.C(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n242),
	.A(N452),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(n241),
	.A(N525),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U222 (
	.Z(n240),
	.A(N505),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U223 (
	.Z(n232),
	.A(n8),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U224 (
	.Z(n451),
	.A(n243),
	.B(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U225 (
	.Z(n244),
	.A(n245),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U226 (
	.Z(n245),
	.A(n246),
	.B(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U227 (
	.Z(n247),
	.A(n248),
	.B(n249),
	.C(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U229 (
	.Z(n250),
	.A(n52),
	.B(n50),
	.C(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U230 (
	.Z(n249),
	.A(N387),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U231 (
	.Z(n248),
	.A(N542),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U232 (
	.Z(n246),
	.A(n252),
	.B(n253),
	.C(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U233 (
	.Z(n254),
	.A(N451),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U234 (
	.Z(n253),
	.A(N524),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U235 (
	.Z(n252),
	.A(N504),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U236 (
	.Z(n243),
	.A(n8),
	.B(n466), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U237 (
	.Z(n452),
	.A(n255),
	.B(n256), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U238 (
	.Z(n256),
	.A(n257),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U239 (
	.Z(n179),
	.A(initialized),
	.B(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U240 (
	.Z(n257),
	.A(n259),
	.B(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U241 (
	.Z(n260),
	.A(n261),
	.B(n262),
	.C(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U242 (
	.Z(n263),
	.A(N541),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U243 (
	.Z(n262),
	.A(N450),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U244 (
	.Z(n261),
	.A(N386),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U245 (
	.Z(n259),
	.A(n264),
	.B(n265),
	.C(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U246 (
	.Z(n266),
	.A(n173),
	.B(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U248 (
	.Z(n265),
	.A(N523),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U249 (
	.Z(n264),
	.A(N503),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U250 (
	.Z(n255),
	.A(n8),
	.B(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U252 (
	.Z(n258),
	.A(n267),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U253 (
	.Z(n268),
	.A(n10),
	.B(n136),
	.C(n270), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U254 (
	.Z(n270),
	.A(n19),
	.B(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U255 (
	.Z(n271),
	.A(n272),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U256 (
	.Z(n19),
	.A(n52),
	.B(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U257 (
	.Z(n453),
	.A(n273),
	.B(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U258 (
	.Z(n274),
	.A(n275),
	.B(n335),
	.C(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U260 (
	.Z(n275),
	.A(n7),
	.B(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U261 (
	.Z(n276),
	.A(n35),
	.B(n36),
	.C(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U262 (
	.Z(n273),
	.A(initialized),
	.B(n277),
	.C(two_bytes), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U263 (
	.Z(n454),
	.A(n278),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U264 (
	.Z(n279),
	.A(rw),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U265 (
	.Z(n278),
	.A(n11),
	.B(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U266 (
	.Z(n455),
	.A(n280),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U267 (
	.Z(n281),
	.A(addr[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U268 (
	.Z(n280),
	.A(latched_addr[6]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U269 (
	.Z(n456),
	.A(n282),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U270 (
	.Z(n283),
	.A(addr[5]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U271 (
	.Z(n282),
	.A(latched_addr[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U272 (
	.Z(n457),
	.A(n284),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U273 (
	.Z(n285),
	.A(addr[4]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U274 (
	.Z(n284),
	.A(latched_addr[4]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U275 (
	.Z(n458),
	.A(n286),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U276 (
	.Z(n287),
	.A(addr[3]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U277 (
	.Z(n286),
	.A(latched_addr[3]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U278 (
	.Z(n459),
	.A(n288),
	.B(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U279 (
	.Z(n289),
	.A(addr[2]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U280 (
	.Z(n288),
	.A(latched_addr[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U281 (
	.Z(n460),
	.A(n290),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U282 (
	.Z(n291),
	.A(addr[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U283 (
	.Z(n290),
	.A(latched_addr[1]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U284 (
	.Z(n461),
	.A(n292),
	.B(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U285 (
	.Z(n293),
	.A(addr[0]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U286 (
	.Z(n83),
	.A(n22),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U287 (
	.Z(n292),
	.A(latched_addr[0]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U289 (
	.Z(n277),
	.A(n294),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U290 (
	.Z(n294),
	.A(n48),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U291 (
	.Z(n462),
	.A(n295),
	.B(n296), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U292 (
	.Z(n296),
	.A(n14),
	.B(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U293 (
	.Z(n297),
	.A(n35),
	.B(n36),
	.C(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U294 (
	.Z(n58),
	.A(n174),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U296 (
	.Z(n295),
	.A(got_acknowledge),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U297 (
	.Z(n299),
	.A(n7),
	.B(n300), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U298 (
	.Z(n300),
	.A(initialized),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U299 (
	.Z(n463),
	.A(n301),
	.B(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U300 (
	.Z(n302),
	.A(n9),
	.B(scl_enable), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U302 (
	.Z(n301),
	.A(initialized),
	.B(n304), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U303 (
	.Z(n304),
	.A(n267),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U304 (
	.Z(n305),
	.A(n68),
	.B(n272),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U306 (
	.Z(n464),
	.A(n307),
	.B(n308), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U307 (
	.Z(n308),
	.A(n309),
	.B(n310),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U308 (
	.Z(n310),
	.A(n311),
	.B(n312), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U309 (
	.Z(n312),
	.A(n313),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U310 (
	.Z(n314),
	.A(n315),
	.B(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U311 (
	.Z(n316),
	.A(n141),
	.B(n407),
	.C(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U312 (
	.Z(n315),
	.A(n21),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U313 (
	.Z(n21),
	.A(n251),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U314 (
	.Z(n313),
	.A(n52),
	.B(n67),
	.C(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U315 (
	.Z(n317),
	.A(n48),
	.B(n62),
	.C(start), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U316 (
	.Z(n62),
	.A(n318),
	.B(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U317 (
	.Z(n319),
	.A(scl_in),
	.B(scl_out), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U318 (
	.Z(scl_out),
	.A(scl_enable),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U319 (
	.Z(n318),
	.A(sda_en),
	.B(n473), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U321 (
	.Z(n67),
	.A(n130),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U322 (
	.Z(n311),
	.A(n321),
	.B(n322), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U323 (
	.Z(n322),
	.A(n136),
	.B(n323), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U324 (
	.Z(n323),
	.A(n324),
	.B(sda_en), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U326 (
	.Z(n324),
	.A(n325),
	.B(n326),
	.C(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U327 (
	.Z(n327),
	.A(n130),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U329 (
	.Z(n272),
	.A(n151),
	.B(n303),
	.C(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U331 (
	.Z(n331),
	.A(state[3]),
	.B(n151),
	.C(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U332 (
	.Z(n326),
	.A(n155),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U333 (
	.Z(n325),
	.A(n161),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U336 (
	.Z(n20),
	.A(n68),
	.B(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U337 (
	.Z(n333),
	.A(sda_in),
	.B(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U339 (
	.Z(n68),
	.A(n334),
	.B(n320),
	.C(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U340 (
	.Z(n321),
	.A(n336),
	.B(n337),
	.C(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U341 (
	.Z(n338),
	.A(n50),
	.B(latched_addr[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U342 (
	.Z(n50),
	.A(n330),
	.B(n303),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U343 (
	.Z(n337),
	.A(n166),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U344 (
	.Z(n339),
	.A(n340),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U345 (
	.Z(n341),
	.A(n342),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U346 (
	.Z(n342),
	.A(n343),
	.B(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U347 (
	.Z(n344),
	.A(n345),
	.B(n346),
	.C(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U348 (
	.Z(n347),
	.A(n348),
	.B(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U349 (
	.Z(n349),
	.A(n350),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U350 (
	.Z(n350),
	.A(latched_addr[6]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U351 (
	.Z(n348),
	.A(n95),
	.B(latched_addr[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U352 (
	.Z(n346),
	.A(latched_addr[5]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U353 (
	.Z(n345),
	.A(latched_addr[3]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U354 (
	.Z(n343),
	.A(n351),
	.B(n352),
	.C(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U355 (
	.Z(n353),
	.A(n427),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U356 (
	.Z(n354),
	.A(n81),
	.B(latched_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U357 (
	.Z(n352),
	.A(latched_addr[0]),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U358 (
	.Z(n351),
	.A(latched_addr[1]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U359 (
	.Z(n340),
	.A(n417),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U362 (
	.Z(n51),
	.A(n334),
	.B(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U363 (
	.Z(n336),
	.A(n355),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U364 (
	.Z(n60),
	.A(n356),
	.B(n357), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U365 (
	.Z(n357),
	.A(n155),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U366 (
	.Z(n426),
	.A(n358),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U368 (
	.Z(n35),
	.A(state[0]),
	.B(state[2]),
	.C(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U369 (
	.Z(n356),
	.A(n161),
	.B(n425), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U370 (
	.Z(n425),
	.A(n358),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U371 (
	.Z(n358),
	.A(n168),
	.B(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U372 (
	.Z(n360),
	.A(n412),
	.B(n421),
	.C(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U373 (
	.Z(n168),
	.A(n190),
	.B(n189),
	.C(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U377 (
	.Z(n36),
	.A(state[2]),
	.B(n329),
	.C(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U378 (
	.Z(n334),
	.A(n303),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U381 (
	.Z(n355),
	.A(n362),
	.B(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U382 (
	.Z(n363),
	.A(n364),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U383 (
	.Z(n364),
	.A(n365),
	.B(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U384 (
	.Z(n366),
	.A(n367),
	.B(n368),
	.C(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U385 (
	.Z(n369),
	.A(n370),
	.B(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U386 (
	.Z(n371),
	.A(n372),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U387 (
	.Z(n372),
	.A(latched_data[6]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U388 (
	.Z(n370),
	.A(n406),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U389 (
	.Z(n368),
	.A(latched_data[5]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U390 (
	.Z(n367),
	.A(n101),
	.B(read_data[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U391 (
	.Z(n365),
	.A(n374),
	.B(n375),
	.C(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U392 (
	.Z(n376),
	.A(n377),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U393 (
	.Z(n378),
	.A(n379),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U394 (
	.Z(n379),
	.A(latched_data[14]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U395 (
	.Z(n377),
	.A(n408),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U396 (
	.Z(n375),
	.A(latched_data[13]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U397 (
	.Z(n374),
	.A(n101),
	.B(read_data[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U398 (
	.Z(n362),
	.A(n380),
	.B(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U399 (
	.Z(n380),
	.A(n381),
	.B(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U400 (
	.Z(n382),
	.A(n383),
	.B(n384),
	.C(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U401 (
	.Z(n385),
	.A(n386),
	.B(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U402 (
	.Z(n387),
	.A(n388),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U403 (
	.Z(n388),
	.A(latched_data[2]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U404 (
	.Z(n386),
	.A(n413),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U405 (
	.Z(n384),
	.A(latched_data[1]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U406 (
	.Z(n383),
	.A(n101),
	.B(read_data[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U407 (
	.Z(n381),
	.A(n389),
	.B(n390),
	.C(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U408 (
	.Z(n391),
	.A(n392),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U409 (
	.Z(n393),
	.A(n394),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U410 (
	.Z(n394),
	.A(FE_OFN22_fractional_10),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U411 (
	.Z(n81),
	.A(n411),
	.B(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U412 (
	.Z(n392),
	.A(n414),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U414 (
	.Z(n95),
	.A(n466),
	.B(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U415 (
	.Z(n390),
	.A(FE_OFN21_fractional_9),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U416 (
	.Z(n89),
	.A(n428),
	.B(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U417 (
	.Z(n389),
	.A(n101),
	.B(read_data[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U418 (
	.Z(n101),
	.A(n428),
	.B(n466), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U419 (
	.Z(n307),
	.A(n309),
	.B(sda_out), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U420 (
	.Z(n309),
	.A(n267),
	.B(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U421 (
	.Z(n395),
	.A(n396),
	.B(n397),
	.C(n398), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U422 (
	.Z(n398),
	.A(n399),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U423 (
	.Z(n306),
	.A(n14),
	.B(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U424 (
	.Z(n400),
	.A(state[3]),
	.B(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U425 (
	.Z(n401),
	.A(n320),
	.B(n402), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U426 (
	.Z(n402),
	.A(state[0]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U427 (
	.Z(n14),
	.A(n22),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U428 (
	.Z(n399),
	.A(n415),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U429 (
	.Z(n52),
	.A(state[0]),
	.B(state[3]),
	.C(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U430 (
	.Z(n332),
	.A(state[2]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U431 (
	.Z(n397),
	.A(n34),
	.B(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U433 (
	.Z(n34),
	.A(n251),
	.B(sda_in), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U434 (
	.Z(n251),
	.A(state[2]),
	.B(n151),
	.C(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U435 (
	.Z(n359),
	.A(state[3]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U437 (
	.Z(n396),
	.A(n37),
	.B(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U438 (
	.Z(n298),
	.A(state[0]),
	.B(state[1]),
	.C(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U439 (
	.Z(n403),
	.A(state[3]),
	.B(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U441 (
	.Z(n37),
	.A(state[1]),
	.B(n330),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U442 (
	.Z(n330),
	.A(state[2]),
	.B(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U443 (
	.Z(n267),
	.A(n7),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   i2c_DW01_sub_0 sub_224_aco (
	.A({ count[7],
		count[6],
		n230,
		n239,
		n269,
		n427,
		n466,
		n428 }),
	.B({ n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n426 }),
	.CI(n5),
	.DIFF({ N548,
		N547,
		N546,
		N545,
		N544,
		N543,
		N542,
		N541 }), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_DW01_sub_1 sub_217_aco (
	.A({ count[7],
		count[6],
		n230,
		n239,
		n269,
		n427,
		n466,
		n428 }),
	.B({ n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n425 }),
	.CI(n5),
	.DIFF({ N530,
		N529,
		N528,
		N527,
		N526,
		N525,
		N524,
		N523 }), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_DW01_sub_2 sub_204_aco (
	.A({ count[7],
		count[6],
		n230,
		n239,
		n269,
		n427,
		n466,
		n428 }),
	.B({ n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n426 }),
	.CI(n5),
	.DIFF({ N510,
		N509,
		N508,
		N507,
		N506,
		N505,
		N504,
		N503 }), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_DW01_sub_3 sub_190_aco (
	.A({ count[7],
		count[6],
		n230,
		n239,
		n269,
		n427,
		n466,
		n428 }),
	.B({ n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n425 }),
	.CI(n5),
	.DIFF({ N457,
		N456,
		N455,
		N454,
		N453,
		N452,
		N451,
		N450 }), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_DW01_sub_4 sub_128_aco (
	.A({ count[7],
		count[6],
		n230,
		n239,
		n269,
		n427,
		n466,
		n428 }),
	.B({ n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n5,
		n426 }),
	.CI(n5),
	.DIFF({ N393,
		N392,
		N391,
		N390,
		N389,
		N388,
		N387,
		N386 }), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U4 (
	.Z(n126),
	.A(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n4),
	.A(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n11),
	.A(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n106),
	.A(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n49),
	.A(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U49 (
	.Z(n6),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U52 (
	.Z(n7),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U58 (
	.Z(n166),
	.A(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U64 (
	.Z(n187),
	.A(n425), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U70 (
	.Z(n8),
	.A(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U77 (
	.Z(n48),
	.A(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U83 (
	.Z(n57),
	.A(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U89 (
	.Z(n72),
	.A(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U96 (
	.Z(n87),
	.A(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U102 (
	.Z(n69),
	.A(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U108 (
	.Z(n78),
	.A(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U114 (
	.Z(n99),
	.A(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U120 (
	.Z(n63),
	.A(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U130 (
	.Z(n73),
	.A(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U136 (
	.Z(n93),
	.A(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U142 (
	.Z(n80),
	.A(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U152 (
	.Z(n112),
	.A(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U210 (
	.Z(n117),
	.A(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U228 (
	.Z(n123),
	.A(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U247 (
	.Z(n146),
	.A(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U251 (
	.Z(n188),
	.A(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U259 (
	.Z(n155),
	.A(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U288 (
	.Z(n161),
	.A(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U295 (
	.Z(n174),
	.A(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U301 (
	.Z(ready),
	.A(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U305 (
	.Z(n465),
	.A(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U320 (
	.Z(n141),
	.A(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U325 (
	.Z(n173),
	.A(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U328 (
	.Z(n136),
	.A(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U330 (
	.Z(n150),
	.A(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U334 (
	.Z(n10),
	.A(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U335 (
	.Z(n329),
	.A(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U338 (
	.Z(read_data[15]),
	.A(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U360 (
	.Z(n269),
	.A(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U361 (
	.Z(n239),
	.A(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U367 (
	.Z(n428),
	.A(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U374 (
	.Z(n9),
	.A(n304), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U375 (
	.Z(n190),
	.A(count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U376 (
	.Z(n427),
	.A(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U379 (
	.Z(n230),
	.A(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U380 (
	.Z(n466),
	.A(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U413 (
	.Z(read_data[12]),
	.A(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U432 (
	.Z(n22),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U436 (
	.Z(read_data[8]),
	.A(n414), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U440 (
	.Z(n130),
	.A(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U444 (
	.Z(read_data[7]),
	.A(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U445 (
	.Z(read_data[4]),
	.A(n406), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U446 (
	.Z(n151),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U447 (
	.Z(read_data[3]),
	.A(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U448 (
	.Z(read_data[0]),
	.A(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U449 (
	.Z(n189),
	.A(count[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U450 (
	.Z(read_data[11]),
	.A(n405), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U451 (
	.Z(n303),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U452 (
	.Z(n320),
	.A(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U453 (
	.Z(n335),
	.A(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U454 (
	.Z(n328),
	.A(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U456 (
	.Z(n473),
	.A(sda_in), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U458 (
	.Z(n424), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U459 (
	.Z(n1),
	.A(n22),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U460 (
	.Z(n2),
	.A(n22),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_control_DW_div_uns_0 (
	a, 
	b, 
	quotient, 
	remainder, 
	divide_by_0, 
	VDD, 
	VSS);
   input [15:0] a;
   input [6:0] b;
   output [15:0] quotient;
   output [6:0] remainder;
   output divide_by_0;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;

   // Module instantiations
   INVX2 U1 (
	.Z(n29),
	.A(a[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n9),
	.A(quotient[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n6),
	.A(quotient[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n4),
	.A(quotient[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n12),
	.A(quotient[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n15),
	.A(quotient[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n7),
	.A(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n10),
	.A(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n14),
	.A(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n17),
	.A(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n19),
	.A(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n11),
	.A(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n13),
	.A(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n16),
	.A(n121), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n21),
	.A(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n8),
	.A(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n5),
	.A(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n18),
	.A(quotient[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n20),
	.A(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(n26),
	.A(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n3),
	.A(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n2),
	.A(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n24),
	.A(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n1),
	.A(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(quotient[9]),
	.A(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n22),
	.A(quotient[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n25),
	.A(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(n23),
	.A(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n28),
	.A(a[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U30 (
	.Z(n33),
	.A(a[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U31 (
	.Z(n32),
	.A(a[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U32 (
	.Z(n31),
	.A(a[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(n30),
	.A(a[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n37),
	.A(a[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n39),
	.A(a[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n36),
	.A(a[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U37 (
	.Z(n38),
	.A(a[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U38 (
	.Z(n35),
	.A(a[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n34),
	.A(a[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(quotient[0]),
	.A(n40),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n41),
	.A(n2),
	.B(n42),
	.C(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 U42 (
	.Z(n40),
	.A(n44),
	.B(n45),
	.S(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n45),
	.A(quotient[1]),
	.B(n47),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U44 (
	.Z(n48),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U45 (
	.Z(n43),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n50),
	.A(n51),
	.B(n34),
	.C(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U47 (
	.Z(n51),
	.A(n35),
	.B(quotient[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n49),
	.A(n53),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n54),
	.A(n3),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n55),
	.A(quotient[1]),
	.B(n35),
	.C(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n53),
	.A(n1),
	.B(quotient[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U52 (
	.Z(n44),
	.A(n42),
	.B(quotient[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(quotient[1]),
	.A(n57),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U54 (
	.Z(n58),
	.A(n47),
	.B(n42),
	.C(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(n46),
	.A(n59),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U56 (
	.Z(n47),
	.A(n56),
	.B(n35),
	.C(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U57 (
	.Z(n52),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U58 (
	.Z(n62),
	.A(n36),
	.B(quotient[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U59 (
	.Z(n56),
	.A(n61),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n57),
	.A(n64),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n64),
	.A(n60),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U62 (
	.Z(n59),
	.A(quotient[2]),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n42),
	.A(n67),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n68),
	.A(n5),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n69),
	.A(n61),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U66 (
	.Z(n61),
	.A(a[4]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U67 (
	.Z(n67),
	.A(n66),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(quotient[2]),
	.A(n71),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n72),
	.A(n66),
	.B(n60),
	.C(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U70 (
	.Z(n65),
	.A(n73),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n60),
	.A(n74),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n75),
	.A(n8),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n76),
	.A(n77),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U74 (
	.Z(n74),
	.A(n80),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U75 (
	.Z(n71),
	.A(n81),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U76 (
	.Z(n81),
	.A(n7),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n73),
	.A(quotient[3]),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U78 (
	.Z(n66),
	.A(n70),
	.B(n36),
	.C(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U79 (
	.Z(n63),
	.A(n77),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U80 (
	.Z(n84),
	.A(n37),
	.B(quotient[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U81 (
	.Z(n70),
	.A(n77),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U82 (
	.Z(n77),
	.A(a[5]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(quotient[3]),
	.A(n85),
	.B(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U84 (
	.Z(n86),
	.A(n83),
	.B(n80),
	.C(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U85 (
	.Z(n82),
	.A(n87),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U86 (
	.Z(n80),
	.A(n79),
	.B(n37),
	.C(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U87 (
	.Z(n78),
	.A(n88),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U88 (
	.Z(n89),
	.A(n38),
	.B(quotient[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U89 (
	.Z(n79),
	.A(n88),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n83),
	.A(n91),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n92),
	.A(n11),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n93),
	.A(n88),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U93 (
	.Z(n88),
	.A(a[6]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U94 (
	.Z(n91),
	.A(n95),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U95 (
	.Z(n85),
	.A(n96),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U96 (
	.Z(n96),
	.A(n10),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n87),
	.A(quotient[4]),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(quotient[4]),
	.A(n98),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U99 (
	.Z(n99),
	.A(n95),
	.B(n100),
	.C(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U100 (
	.Z(n97),
	.A(n101),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U101 (
	.Z(n95),
	.A(n94),
	.B(n38),
	.C(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U102 (
	.Z(n90),
	.A(n102),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U103 (
	.Z(n103),
	.A(n39),
	.B(quotient[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U104 (
	.Z(n94),
	.A(n102),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U105 (
	.Z(n98),
	.A(n105),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U106 (
	.Z(n105),
	.A(n14),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n101),
	.A(quotient[5]),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n100),
	.A(n109),
	.B(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n110),
	.A(n13),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n111),
	.A(n102),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U111 (
	.Z(n102),
	.A(a[7]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n109),
	.A(n107),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(quotient[5]),
	.A(n113),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U114 (
	.Z(n114),
	.A(n107),
	.B(n108),
	.C(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U115 (
	.Z(n106),
	.A(n115),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n108),
	.A(n116),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n117),
	.A(n16),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n118),
	.A(n119),
	.B(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U119 (
	.Z(n116),
	.A(n122),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U120 (
	.Z(n113),
	.A(n123),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U121 (
	.Z(n123),
	.A(n17),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n115),
	.A(quotient[6]),
	.B(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U123 (
	.Z(n107),
	.A(n112),
	.B(n39),
	.C(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U124 (
	.Z(n104),
	.A(n119),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U125 (
	.Z(n126),
	.A(n33),
	.B(quotient[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U126 (
	.Z(n112),
	.A(n119),
	.B(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U127 (
	.Z(n119),
	.A(a[8]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U128 (
	.Z(quotient[6]),
	.A(n19),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U129 (
	.Z(n127),
	.A(n122),
	.B(n125),
	.C(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U130 (
	.Z(n124),
	.A(n128),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n125),
	.A(n129),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n130),
	.A(n21),
	.B(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(n131),
	.A(n132),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U134 (
	.Z(n129),
	.A(n135),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U135 (
	.Z(n122),
	.A(n121),
	.B(n33),
	.C(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U136 (
	.Z(n120),
	.A(n132),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U137 (
	.Z(n136),
	.A(n32),
	.B(quotient[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U138 (
	.Z(n121),
	.A(n132),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U139 (
	.Z(n132),
	.A(a[9]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U140 (
	.Z(n137),
	.A(n138),
	.B(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U141 (
	.Z(n139),
	.A(n20),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U142 (
	.Z(n128),
	.A(quotient[7]),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(quotient[7]),
	.A(n140),
	.B(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U144 (
	.Z(n141),
	.A(n135),
	.B(n142),
	.C(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U145 (
	.Z(n135),
	.A(n134),
	.B(n32),
	.C(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U146 (
	.Z(n133),
	.A(n143),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U147 (
	.Z(n144),
	.A(n31),
	.B(quotient[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U148 (
	.Z(n134),
	.A(n143),
	.B(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U149 (
	.Z(n140),
	.A(n146),
	.B(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U150 (
	.Z(n147),
	.A(n148),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U151 (
	.Z(n142),
	.A(n150),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n151),
	.A(n24),
	.B(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n152),
	.A(n143),
	.B(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U154 (
	.Z(n143),
	.A(a[10]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U155 (
	.Z(n150),
	.A(n154),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U156 (
	.Z(n138),
	.A(n149),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n149),
	.A(quotient[8]),
	.B(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U158 (
	.Z(quotient[8]),
	.A(n155),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U159 (
	.Z(n156),
	.A(n23),
	.B(n154),
	.C(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n148),
	.A(a[13]),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n157),
	.A(n26),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U162 (
	.Z(n154),
	.A(n153),
	.B(n31),
	.C(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U163 (
	.Z(n145),
	.A(n158),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n159),
	.A(a[11]),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U165 (
	.Z(n153),
	.A(n29),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n158),
	.A(quotient[9]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n146),
	.A(a[14]),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n155),
	.A(a[15]),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U169 (
	.Z(n160),
	.A(a[14]),
	.B(n161),
	.C(a[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U170 (
	.Z(n161),
	.A(n29),
	.B(n28),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_control_DW02_mult_0 (
	A, 
	B, 
	TC, 
	PRODUCT, 
	VDD, 
	VSS);
   input [15:0] A;
   input [11:0] B;
   input TC;
   output [27:0] PRODUCT;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n425;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire n435;
   wire n436;
   wire n437;
   wire n438;
   wire n439;
   wire n440;
   wire n441;
   wire n442;
   wire n443;
   wire n444;
   wire n445;
   wire n446;
   wire n447;
   wire n448;
   wire n449;
   wire n450;
   wire n451;
   wire n452;
   wire n453;
   wire n454;
   wire n455;
   wire n456;
   wire n457;
   wire n458;
   wire n459;
   wire n460;
   wire n461;
   wire n462;
   wire n463;
   wire n464;
   wire n465;
   wire n466;
   wire n467;
   wire n468;
   wire n469;
   wire n470;
   wire n471;
   wire n472;
   wire n473;
   wire n474;
   wire n475;
   wire n476;
   wire n477;
   wire n478;
   wire n479;
   wire n480;
   wire n481;
   wire n482;
   wire n483;
   wire n484;
   wire n485;
   wire n486;
   wire n487;
   wire n488;
   wire n489;
   wire n490;
   wire n491;
   wire n492;
   wire n493;
   wire n494;
   wire n495;
   wire n496;
   wire n497;
   wire n498;
   wire n499;
   wire n500;
   wire n501;
   wire n502;
   wire n503;
   wire n504;
   wire n505;
   wire n506;
   wire n507;
   wire n508;
   wire n509;
   wire n510;
   wire n511;
   wire n512;
   wire n513;
   wire n514;
   wire n515;
   wire n516;
   wire n517;
   wire n518;
   wire n519;
   wire n520;
   wire n521;
   wire n522;
   wire n523;
   wire n524;
   wire n525;
   wire n526;
   wire n527;
   wire n528;
   wire n529;
   wire n530;
   wire n531;
   wire n532;
   wire n533;
   wire n534;
   wire n535;
   wire n536;
   wire n537;
   wire n538;
   wire n539;
   wire n540;
   wire n541;
   wire n542;
   wire n543;
   wire n544;
   wire n545;
   wire n546;
   wire n547;
   wire n548;
   wire n549;
   wire n550;
   wire n551;
   wire n552;
   wire n553;
   wire n554;
   wire n555;
   wire n556;
   wire n557;
   wire n558;
   wire n559;
   wire n560;
   wire n561;
   wire n562;
   wire n563;
   wire n564;
   wire n565;
   wire n566;
   wire n567;
   wire n568;
   wire n569;
   wire n570;
   wire n571;
   wire n572;
   wire n573;
   wire n574;
   wire n575;
   wire n576;
   wire n577;
   wire n578;
   wire n579;
   wire n580;
   wire n581;
   wire n582;
   wire n583;
   wire n584;
   wire n585;
   wire n586;
   wire n587;
   wire n588;
   wire n589;
   wire n590;
   wire n591;
   wire n592;
   wire n593;
   wire n594;
   wire n595;
   wire n596;
   wire n597;
   wire n598;
   wire n599;
   wire n600;
   wire n601;
   wire n602;
   wire n603;
   wire n604;
   wire n605;
   wire n606;
   wire n607;
   wire n608;
   wire n609;
   wire n610;
   wire n611;
   wire n612;
   wire n613;
   wire n614;
   wire n615;

   // Module instantiations
   AND2X1 U2 (
	.Z(n3),
	.A(n138),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U3 (
	.Z(n4),
	.A(n136),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U4 (
	.Z(n5),
	.A(n134),
	.B(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U5 (
	.Z(n6),
	.A(n191),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U6 (
	.Z(n7),
	.A(n137),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U7 (
	.Z(n8),
	.A(n190),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U8 (
	.Z(n9),
	.A(n248),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U9 (
	.Z(n10),
	.A(n40),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(n11),
	.A(n247),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(n12),
	.A(n189),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U12 (
	.Z(n13),
	.A(n188),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U13 (
	.Z(n14),
	.A(n135),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U14 (
	.Z(n15),
	.A(n41),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U15 (
	.Z(n16),
	.A(n366),
	.B(n308), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(n17),
	.A(n246),
	.B(n309), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n27),
	.A(n398), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n28),
	.A(n494), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n29),
	.A(n563), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(n22),
	.A(n588), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n19),
	.A(n529), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n18),
	.A(n443), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n26),
	.A(n329), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n25),
	.A(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n37),
	.A(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n30),
	.A(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n23),
	.A(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(n32),
	.A(n557), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n35),
	.A(n613), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U30 (
	.Z(n21),
	.A(n581), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U31 (
	.Z(n36),
	.A(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U32 (
	.Z(n24),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(n33),
	.A(n598), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n34),
	.A(n608), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n20),
	.A(n522), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n31),
	.A(n436), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(PRODUCT[1]),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n39),
	.A(B[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U39 (
	.Z(PRODUCT[0]),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U40 (
	.Z(PRODUCT[11]),
	.A(n15),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U41 (
	.Z(PRODUCT[10]),
	.A(n41),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(PRODUCT[9]),
	.A(n43),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U43 (
	.Z(n43),
	.A(n45),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(PRODUCT[8]),
	.A(n47),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U45 (
	.Z(n48),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U46 (
	.Z(PRODUCT[7]),
	.A(n51),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U47 (
	.Z(n51),
	.A(n53),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(PRODUCT[6]),
	.A(n55),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U49 (
	.Z(n56),
	.A(n57),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(PRODUCT[5]),
	.A(n59),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U51 (
	.Z(n59),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U52 (
	.Z(PRODUCT[4]),
	.A(n63),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U53 (
	.Z(n64),
	.A(n65),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U54 (
	.Z(PRODUCT[3]),
	.A(n67),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(n67),
	.A(n69),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U56 (
	.Z(PRODUCT[15]),
	.A(n3),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U57 (
	.Z(n71),
	.A(n7),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U58 (
	.Z(n91),
	.A(n4),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U59 (
	.Z(n90),
	.A(n14),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n89),
	.A(n5),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U61 (
	.Z(n88),
	.A(n92),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n87),
	.A(n93),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U63 (
	.Z(n85),
	.A(n94),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(n82),
	.A(n95),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U65 (
	.Z(n79),
	.A(n96),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U66 (
	.Z(n76),
	.A(n72),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U67 (
	.Z(n97),
	.A(n73),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n74),
	.A(A[4]),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n73),
	.A(A[5]),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n72),
	.A(n98),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n99),
	.A(n100),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n100),
	.A(n102),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U73 (
	.Z(n98),
	.A(n102),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U74 (
	.Z(n96),
	.A(n75),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U75 (
	.Z(n77),
	.A(B[9]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n75),
	.A(n104),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n105),
	.A(n106),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U78 (
	.Z(n106),
	.A(n108),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n104),
	.A(n109),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U80 (
	.Z(n95),
	.A(n78),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U81 (
	.Z(n80),
	.A(B[8]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n78),
	.A(n110),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n111),
	.A(n112),
	.B(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U84 (
	.Z(n112),
	.A(n114),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n110),
	.A(n115),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U86 (
	.Z(n94),
	.A(n81),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U87 (
	.Z(n83),
	.A(B[7]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n81),
	.A(n116),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n117),
	.A(n118),
	.B(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U90 (
	.Z(n118),
	.A(n120),
	.B(n121), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n116),
	.A(n121),
	.B(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U92 (
	.Z(n93),
	.A(n84),
	.B(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U93 (
	.Z(n86),
	.A(B[6]),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n84),
	.A(n122),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n123),
	.A(n124),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U96 (
	.Z(n124),
	.A(n126),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n122),
	.A(n127),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n92),
	.A(n128),
	.B(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n129),
	.A(n130),
	.B(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U100 (
	.Z(n130),
	.A(n132),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n128),
	.A(n133),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U102 (
	.Z(PRODUCT[14]),
	.A(n6),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U103 (
	.Z(n138),
	.A(n8),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U104 (
	.Z(n137),
	.A(n12),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U105 (
	.Z(n136),
	.A(n13),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U106 (
	.Z(n135),
	.A(n139),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U107 (
	.Z(n134),
	.A(n140),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U108 (
	.Z(n132),
	.A(n141),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U109 (
	.Z(n126),
	.A(n142),
	.B(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U110 (
	.Z(n120),
	.A(n143),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U111 (
	.Z(n114),
	.A(n144),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U112 (
	.Z(n108),
	.A(n101),
	.B(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U113 (
	.Z(n145),
	.A(n102),
	.B(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n103),
	.A(A[3]),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n102),
	.A(A[4]),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n101),
	.A(n146),
	.B(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n147),
	.A(n148),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n148),
	.A(n150),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U119 (
	.Z(n146),
	.A(n150),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U120 (
	.Z(n144),
	.A(n107),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U121 (
	.Z(n109),
	.A(B[9]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n107),
	.A(n152),
	.B(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n153),
	.A(n154),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U124 (
	.Z(n154),
	.A(n156),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U125 (
	.Z(n152),
	.A(n157),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U126 (
	.Z(n143),
	.A(n113),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(n115),
	.A(B[8]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U128 (
	.Z(n113),
	.A(n158),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n159),
	.A(n160),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U130 (
	.Z(n160),
	.A(n162),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n158),
	.A(n163),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U132 (
	.Z(n142),
	.A(n119),
	.B(n121), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U133 (
	.Z(n121),
	.A(B[7]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U134 (
	.Z(n119),
	.A(n164),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U135 (
	.Z(n165),
	.A(n166),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U136 (
	.Z(n166),
	.A(n168),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U137 (
	.Z(n164),
	.A(n169),
	.B(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U138 (
	.Z(n141),
	.A(n125),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U139 (
	.Z(n127),
	.A(B[6]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U140 (
	.Z(n125),
	.A(n170),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U141 (
	.Z(n171),
	.A(n172),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U142 (
	.Z(n172),
	.A(n174),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n170),
	.A(n175),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U144 (
	.Z(n140),
	.A(n131),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U145 (
	.Z(n133),
	.A(B[5]),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U146 (
	.Z(n131),
	.A(n176),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n177),
	.A(n178),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U148 (
	.Z(n178),
	.A(n180),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U149 (
	.Z(n176),
	.A(n181),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n139),
	.A(n182),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U151 (
	.Z(n183),
	.A(n184),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U152 (
	.Z(n184),
	.A(n186),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n182),
	.A(n187),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U154 (
	.Z(PRODUCT[13]),
	.A(n9),
	.B(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U155 (
	.Z(n191),
	.A(n11),
	.B(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U156 (
	.Z(n190),
	.A(n17),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U157 (
	.Z(n189),
	.A(n192),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U158 (
	.Z(n188),
	.A(n193),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U159 (
	.Z(n186),
	.A(n194),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U160 (
	.Z(n180),
	.A(n195),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U161 (
	.Z(n174),
	.A(n196),
	.B(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U162 (
	.Z(n168),
	.A(n197),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U163 (
	.Z(n162),
	.A(n198),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U164 (
	.Z(n156),
	.A(n149),
	.B(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U165 (
	.Z(n199),
	.A(n150),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n151),
	.A(A[2]),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n150),
	.A(A[3]),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n149),
	.A(n200),
	.B(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U169 (
	.Z(n200),
	.A(n202),
	.B(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U170 (
	.Z(n198),
	.A(n155),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U171 (
	.Z(n157),
	.A(B[9]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n155),
	.A(n204),
	.B(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n205),
	.A(n206),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U174 (
	.Z(n206),
	.A(n208),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U175 (
	.Z(n204),
	.A(n209),
	.B(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U176 (
	.Z(n197),
	.A(n161),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U177 (
	.Z(n163),
	.A(B[8]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n161),
	.A(n210),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n211),
	.A(n212),
	.B(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U180 (
	.Z(n212),
	.A(n214),
	.B(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U181 (
	.Z(n210),
	.A(n215),
	.B(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U182 (
	.Z(n196),
	.A(n167),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U183 (
	.Z(n169),
	.A(B[7]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n167),
	.A(n216),
	.B(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U185 (
	.Z(n217),
	.A(n218),
	.B(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U186 (
	.Z(n218),
	.A(n220),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n216),
	.A(n221),
	.B(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U188 (
	.Z(n195),
	.A(n173),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U189 (
	.Z(n175),
	.A(B[6]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U190 (
	.Z(n173),
	.A(n222),
	.B(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U191 (
	.Z(n223),
	.A(n224),
	.B(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U192 (
	.Z(n224),
	.A(n226),
	.B(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U193 (
	.Z(n222),
	.A(n227),
	.B(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U194 (
	.Z(n194),
	.A(n179),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U195 (
	.Z(n181),
	.A(B[5]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U196 (
	.Z(n179),
	.A(n228),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U197 (
	.Z(n229),
	.A(n230),
	.B(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U198 (
	.Z(n230),
	.A(n232),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U199 (
	.Z(n228),
	.A(n233),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U200 (
	.Z(n193),
	.A(n185),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U201 (
	.Z(n187),
	.A(B[4]),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U202 (
	.Z(n185),
	.A(n234),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U203 (
	.Z(n235),
	.A(n236),
	.B(n237), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U204 (
	.Z(n236),
	.A(n238),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U205 (
	.Z(n234),
	.A(n239),
	.B(n238), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n192),
	.A(n240),
	.B(n241), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U207 (
	.Z(n241),
	.A(n242),
	.B(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U208 (
	.Z(n242),
	.A(n244),
	.B(n245), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U209 (
	.Z(n240),
	.A(n245),
	.B(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U210 (
	.Z(PRODUCT[12]),
	.A(n248),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U211 (
	.Z(n42),
	.A(n249),
	.B(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U212 (
	.Z(n250),
	.A(n46),
	.B(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U213 (
	.Z(n251),
	.A(n45),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U214 (
	.Z(n46),
	.A(A[9]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U215 (
	.Z(n249),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U216 (
	.Z(n45),
	.A(n252),
	.B(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U217 (
	.Z(n253),
	.A(n50),
	.B(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U218 (
	.Z(n254),
	.A(n49),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U219 (
	.Z(n50),
	.A(A[8]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n252),
	.A(n47),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(n49),
	.A(n255),
	.B(n256), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U222 (
	.Z(n256),
	.A(n54),
	.B(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U223 (
	.Z(n257),
	.A(n53),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U224 (
	.Z(n54),
	.A(A[7]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U225 (
	.Z(n255),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U226 (
	.Z(n53),
	.A(n258),
	.B(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U227 (
	.Z(n259),
	.A(n58),
	.B(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U228 (
	.Z(n260),
	.A(n57),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U229 (
	.Z(n58),
	.A(A[6]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U230 (
	.Z(n258),
	.A(n55),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U231 (
	.Z(n57),
	.A(n261),
	.B(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U232 (
	.Z(n262),
	.A(n62),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U233 (
	.Z(n263),
	.A(n61),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U234 (
	.Z(n62),
	.A(A[5]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U235 (
	.Z(n261),
	.A(n60),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U236 (
	.Z(n61),
	.A(n264),
	.B(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U237 (
	.Z(n265),
	.A(n66),
	.B(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U238 (
	.Z(n266),
	.A(n65),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U239 (
	.Z(n66),
	.A(A[4]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U240 (
	.Z(n264),
	.A(n63),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U241 (
	.Z(n65),
	.A(n267),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U242 (
	.Z(n268),
	.A(n269),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U243 (
	.Z(n70),
	.A(n270),
	.B(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U244 (
	.Z(n271),
	.A(n272),
	.B(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U245 (
	.Z(n273),
	.A(n274),
	.B(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U246 (
	.Z(n270),
	.A(n23),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U247 (
	.Z(n269),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U248 (
	.Z(n267),
	.A(n69),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U249 (
	.Z(n68),
	.A(n276),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U250 (
	.Z(n276),
	.A(n278),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U251 (
	.Z(n69),
	.A(A[3]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U252 (
	.Z(n63),
	.A(n280),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U253 (
	.Z(n281),
	.A(n282),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U254 (
	.Z(n60),
	.A(n284),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U255 (
	.Z(n284),
	.A(n286),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U256 (
	.Z(n55),
	.A(n288),
	.B(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U257 (
	.Z(n288),
	.A(n290),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U258 (
	.Z(n52),
	.A(n292),
	.B(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U259 (
	.Z(n292),
	.A(n294),
	.B(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U260 (
	.Z(n47),
	.A(n296),
	.B(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U261 (
	.Z(n296),
	.A(n298),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U262 (
	.Z(n44),
	.A(n300),
	.B(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U263 (
	.Z(n300),
	.A(n302),
	.B(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U264 (
	.Z(n41),
	.A(n304),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U265 (
	.Z(n304),
	.A(n306),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U266 (
	.Z(n40),
	.A(n308),
	.B(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U267 (
	.Z(n248),
	.A(n16),
	.B(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U268 (
	.Z(n247),
	.A(n309),
	.B(n246), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U269 (
	.Z(n246),
	.A(n310),
	.B(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U270 (
	.Z(n244),
	.A(n311),
	.B(n238), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U271 (
	.Z(n238),
	.A(n312),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U272 (
	.Z(n232),
	.A(n313),
	.B(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U273 (
	.Z(n226),
	.A(n314),
	.B(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U274 (
	.Z(n220),
	.A(n315),
	.B(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U275 (
	.Z(n214),
	.A(n25),
	.B(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U276 (
	.Z(n316),
	.A(n209),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U277 (
	.Z(n207),
	.A(n317),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U278 (
	.Z(n318),
	.A(n31),
	.B(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U279 (
	.Z(n319),
	.A(n320),
	.B(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U280 (
	.Z(n317),
	.A(n321),
	.B(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U281 (
	.Z(n209),
	.A(B[9]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U282 (
	.Z(n208),
	.A(n203),
	.B(n322), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U283 (
	.Z(n322),
	.A(n201),
	.B(n202), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U284 (
	.Z(n202),
	.A(A[2]),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U285 (
	.Z(n201),
	.A(n323),
	.B(A[0]),
	.C(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U286 (
	.Z(n203),
	.A(B[11]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U287 (
	.Z(n315),
	.A(n215),
	.B(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U288 (
	.Z(n213),
	.A(n324),
	.B(n325), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U289 (
	.Z(n325),
	.A(n326),
	.B(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U290 (
	.Z(n326),
	.A(n26),
	.B(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U291 (
	.Z(n324),
	.A(n328),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U292 (
	.Z(n215),
	.A(B[8]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U293 (
	.Z(n314),
	.A(n219),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U294 (
	.Z(n221),
	.A(B[7]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U295 (
	.Z(n219),
	.A(n330),
	.B(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U296 (
	.Z(n331),
	.A(n332),
	.B(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U297 (
	.Z(n332),
	.A(n334),
	.B(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U298 (
	.Z(n330),
	.A(n335),
	.B(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U299 (
	.Z(n313),
	.A(n225),
	.B(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U300 (
	.Z(n227),
	.A(B[6]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U301 (
	.Z(n225),
	.A(n336),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U302 (
	.Z(n337),
	.A(n338),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U303 (
	.Z(n338),
	.A(n340),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U304 (
	.Z(n336),
	.A(n341),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U305 (
	.Z(n312),
	.A(n231),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U306 (
	.Z(n233),
	.A(B[5]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U307 (
	.Z(n231),
	.A(n342),
	.B(n343), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U308 (
	.Z(n343),
	.A(n344),
	.B(n345), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U309 (
	.Z(n344),
	.A(n346),
	.B(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U310 (
	.Z(n342),
	.A(n347),
	.B(n346), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U311 (
	.Z(n311),
	.A(n237),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U312 (
	.Z(n239),
	.A(B[4]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U313 (
	.Z(n237),
	.A(n348),
	.B(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U314 (
	.Z(n349),
	.A(n350),
	.B(n351), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U315 (
	.Z(n350),
	.A(n352),
	.B(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U316 (
	.Z(n348),
	.A(n353),
	.B(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U317 (
	.Z(n310),
	.A(n243),
	.B(n245), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U318 (
	.Z(n245),
	.A(B[3]),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U319 (
	.Z(n243),
	.A(n354),
	.B(n355), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U320 (
	.Z(n355),
	.A(n356),
	.B(n357), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U321 (
	.Z(n356),
	.A(n358),
	.B(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U322 (
	.Z(n354),
	.A(n359),
	.B(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U323 (
	.Z(n309),
	.A(n360),
	.B(n361), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U324 (
	.Z(n361),
	.A(n362),
	.B(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U325 (
	.Z(n362),
	.A(n364),
	.B(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U326 (
	.Z(n360),
	.A(n365),
	.B(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U327 (
	.Z(n308),
	.A(n367),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U328 (
	.Z(n368),
	.A(n369),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U329 (
	.Z(n306),
	.A(n370),
	.B(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U330 (
	.Z(n371),
	.A(n372),
	.B(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U331 (
	.Z(n302),
	.A(n373),
	.B(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U332 (
	.Z(n374),
	.A(n375),
	.B(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U333 (
	.Z(n298),
	.A(n376),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U334 (
	.Z(n377),
	.A(n378),
	.B(n294), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U335 (
	.Z(n294),
	.A(n379),
	.B(n380), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U336 (
	.Z(n380),
	.A(n381),
	.B(n290), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U337 (
	.Z(n290),
	.A(n382),
	.B(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U338 (
	.Z(n383),
	.A(n384),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U339 (
	.Z(n287),
	.A(n385),
	.B(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U340 (
	.Z(n386),
	.A(n387),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U341 (
	.Z(n283),
	.A(n388),
	.B(n389), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U342 (
	.Z(n389),
	.A(n37),
	.B(n390), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U343 (
	.Z(n390),
	.A(n277),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U344 (
	.Z(n279),
	.A(B[2]),
	.B(A[0]),
	.C(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U345 (
	.Z(n388),
	.A(n278),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U346 (
	.Z(n277),
	.A(n392),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U347 (
	.Z(n392),
	.A(B[3]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U348 (
	.Z(n278),
	.A(A[2]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U349 (
	.Z(n387),
	.A(n280),
	.B(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U350 (
	.Z(n385),
	.A(n282),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U351 (
	.Z(n280),
	.A(n394),
	.B(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U352 (
	.Z(n394),
	.A(n396),
	.B(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U353 (
	.Z(n282),
	.A(A[3]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U354 (
	.Z(n384),
	.A(n285),
	.B(n286), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U355 (
	.Z(n382),
	.A(n286),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U356 (
	.Z(n285),
	.A(n398),
	.B(n399), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U357 (
	.Z(n399),
	.A(n400),
	.B(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U358 (
	.Z(n286),
	.A(A[4]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U359 (
	.Z(n381),
	.A(n289),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U360 (
	.Z(n379),
	.A(n291),
	.B(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U361 (
	.Z(n289),
	.A(n402),
	.B(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U362 (
	.Z(n402),
	.A(n404),
	.B(n405), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U363 (
	.Z(n291),
	.A(A[5]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U364 (
	.Z(n378),
	.A(n293),
	.B(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U365 (
	.Z(n376),
	.A(n295),
	.B(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U366 (
	.Z(n293),
	.A(n406),
	.B(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U367 (
	.Z(n406),
	.A(n408),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U368 (
	.Z(n295),
	.A(A[6]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U369 (
	.Z(n375),
	.A(n297),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U370 (
	.Z(n373),
	.A(n299),
	.B(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U371 (
	.Z(n297),
	.A(n410),
	.B(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U372 (
	.Z(n410),
	.A(n412),
	.B(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U373 (
	.Z(n299),
	.A(A[7]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U374 (
	.Z(n372),
	.A(n301),
	.B(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U375 (
	.Z(n370),
	.A(n303),
	.B(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U376 (
	.Z(n301),
	.A(n414),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U377 (
	.Z(n414),
	.A(n416),
	.B(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U378 (
	.Z(n303),
	.A(A[8]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U379 (
	.Z(n369),
	.A(n305),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U380 (
	.Z(n367),
	.A(n307),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U381 (
	.Z(n305),
	.A(n418),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U382 (
	.Z(n418),
	.A(n420),
	.B(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U383 (
	.Z(n307),
	.A(A[9]),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U384 (
	.Z(n366),
	.A(n422),
	.B(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U385 (
	.Z(n364),
	.A(n423),
	.B(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U386 (
	.Z(n358),
	.A(n424),
	.B(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U387 (
	.Z(n352),
	.A(n425),
	.B(n346), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U388 (
	.Z(n346),
	.A(n426),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U389 (
	.Z(n340),
	.A(n427),
	.B(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U390 (
	.Z(n334),
	.A(n329),
	.B(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U391 (
	.Z(n428),
	.A(n328),
	.B(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U392 (
	.Z(n327),
	.A(n429),
	.B(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U393 (
	.Z(n430),
	.A(n20),
	.B(n431), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U394 (
	.Z(n431),
	.A(n432),
	.B(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U395 (
	.Z(n429),
	.A(n433),
	.B(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U396 (
	.Z(n328),
	.A(B[8]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U397 (
	.Z(n329),
	.A(n434),
	.B(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U398 (
	.Z(n320),
	.A(n435),
	.B(n323), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U399 (
	.Z(n323),
	.A(B[10]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U400 (
	.Z(n435),
	.A(B[11]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U401 (
	.Z(n434),
	.A(n321),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U402 (
	.Z(n436),
	.A(B[10]),
	.B(A[0]),
	.C(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U403 (
	.Z(n321),
	.A(B[9]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U404 (
	.Z(n427),
	.A(n335),
	.B(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U405 (
	.Z(n333),
	.A(n438),
	.B(n439), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U406 (
	.Z(n439),
	.A(n440),
	.B(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U407 (
	.Z(n440),
	.A(n18),
	.B(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U408 (
	.Z(n438),
	.A(n442),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U409 (
	.Z(n335),
	.A(B[7]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U410 (
	.Z(n426),
	.A(n339),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U411 (
	.Z(n341),
	.A(B[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U412 (
	.Z(n339),
	.A(n444),
	.B(n445), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U413 (
	.Z(n445),
	.A(n446),
	.B(n447), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U414 (
	.Z(n446),
	.A(n448),
	.B(n449), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U415 (
	.Z(n444),
	.A(n449),
	.B(n448), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U416 (
	.Z(n425),
	.A(n345),
	.B(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U417 (
	.Z(n347),
	.A(B[5]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U418 (
	.Z(n345),
	.A(n450),
	.B(n451), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U419 (
	.Z(n451),
	.A(n452),
	.B(n453), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U420 (
	.Z(n452),
	.A(n454),
	.B(n455), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U421 (
	.Z(n450),
	.A(n455),
	.B(n454), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U422 (
	.Z(n424),
	.A(n351),
	.B(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U423 (
	.Z(n353),
	.A(B[4]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U424 (
	.Z(n351),
	.A(n456),
	.B(n457), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U425 (
	.Z(n457),
	.A(n458),
	.B(n459), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U426 (
	.Z(n458),
	.A(n460),
	.B(n461), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U427 (
	.Z(n456),
	.A(n461),
	.B(n460), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U428 (
	.Z(n423),
	.A(n357),
	.B(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U429 (
	.Z(n359),
	.A(B[3]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U430 (
	.Z(n357),
	.A(n462),
	.B(n463), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U431 (
	.Z(n463),
	.A(n464),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U432 (
	.Z(n464),
	.A(n466),
	.B(n467), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U433 (
	.Z(n462),
	.A(n467),
	.B(n466), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U434 (
	.Z(n422),
	.A(n363),
	.B(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U435 (
	.Z(n365),
	.A(B[2]),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U436 (
	.Z(n363),
	.A(n468),
	.B(n469), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U437 (
	.Z(n469),
	.A(n470),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U438 (
	.Z(n420),
	.A(n471),
	.B(n472), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U439 (
	.Z(n472),
	.A(n473),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U440 (
	.Z(n416),
	.A(n474),
	.B(n475), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U441 (
	.Z(n475),
	.A(n476),
	.B(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U442 (
	.Z(n412),
	.A(n477),
	.B(n478), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U443 (
	.Z(n478),
	.A(n479),
	.B(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U444 (
	.Z(n408),
	.A(n480),
	.B(n481), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U445 (
	.Z(n481),
	.A(n482),
	.B(n405), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U446 (
	.Z(n405),
	.A(n483),
	.B(n484), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U447 (
	.Z(n484),
	.A(n485),
	.B(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U448 (
	.Z(n401),
	.A(n486),
	.B(n487), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U449 (
	.Z(n487),
	.A(n30),
	.B(n488), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U450 (
	.Z(n488),
	.A(n395),
	.B(n396), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U451 (
	.Z(n397),
	.A(B[3]),
	.B(A[0]),
	.C(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U452 (
	.Z(n393),
	.A(B[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U453 (
	.Z(n486),
	.A(n396),
	.B(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U454 (
	.Z(n395),
	.A(n489),
	.B(n490), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U455 (
	.Z(n489),
	.A(B[4]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U456 (
	.Z(n396),
	.A(B[2]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U457 (
	.Z(n485),
	.A(n27),
	.B(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U458 (
	.Z(n483),
	.A(n400),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U459 (
	.Z(n398),
	.A(n491),
	.B(n492), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U460 (
	.Z(n491),
	.A(n493),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U461 (
	.Z(n400),
	.A(B[2]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U462 (
	.Z(n482),
	.A(n403),
	.B(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U463 (
	.Z(n480),
	.A(n404),
	.B(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U464 (
	.Z(n403),
	.A(n494),
	.B(n495), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U465 (
	.Z(n495),
	.A(n496),
	.B(n497), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U466 (
	.Z(n404),
	.A(B[2]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U467 (
	.Z(n479),
	.A(n407),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U468 (
	.Z(n477),
	.A(n409),
	.B(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U469 (
	.Z(n407),
	.A(n498),
	.B(n499), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U470 (
	.Z(n498),
	.A(n500),
	.B(n501), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U471 (
	.Z(n409),
	.A(B[2]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U472 (
	.Z(n476),
	.A(n411),
	.B(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U473 (
	.Z(n474),
	.A(n413),
	.B(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U474 (
	.Z(n411),
	.A(n502),
	.B(n503), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U475 (
	.Z(n502),
	.A(n504),
	.B(n505), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U476 (
	.Z(n413),
	.A(B[2]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U477 (
	.Z(n473),
	.A(n415),
	.B(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U478 (
	.Z(n471),
	.A(n417),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U479 (
	.Z(n415),
	.A(n506),
	.B(n507), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U480 (
	.Z(n506),
	.A(n508),
	.B(n509), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U481 (
	.Z(n417),
	.A(B[2]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U482 (
	.Z(n470),
	.A(n419),
	.B(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U483 (
	.Z(n468),
	.A(n421),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U484 (
	.Z(n419),
	.A(n510),
	.B(n466), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U485 (
	.Z(n466),
	.A(n511),
	.B(n460), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U486 (
	.Z(n460),
	.A(n512),
	.B(n454), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U487 (
	.Z(n454),
	.A(n513),
	.B(n448), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U488 (
	.Z(n448),
	.A(n443),
	.B(n514), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U489 (
	.Z(n514),
	.A(n442),
	.B(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U490 (
	.Z(n441),
	.A(n515),
	.B(n516), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U491 (
	.Z(n516),
	.A(n21),
	.B(n517), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U492 (
	.Z(n517),
	.A(n518),
	.B(n519), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U493 (
	.Z(n515),
	.A(n519),
	.B(n518), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U494 (
	.Z(n442),
	.A(B[7]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U495 (
	.Z(n443),
	.A(n520),
	.B(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U496 (
	.Z(n432),
	.A(n521),
	.B(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U497 (
	.Z(n437),
	.A(B[9]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U498 (
	.Z(n521),
	.A(B[10]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U499 (
	.Z(n520),
	.A(n433),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U500 (
	.Z(n522),
	.A(B[9]),
	.B(A[0]),
	.C(n523), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U501 (
	.Z(n433),
	.A(B[8]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U502 (
	.Z(n513),
	.A(n449),
	.B(n447), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U503 (
	.Z(n447),
	.A(n524),
	.B(n525), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U504 (
	.Z(n525),
	.A(n526),
	.B(n527), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U505 (
	.Z(n526),
	.A(n19),
	.B(n528), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U506 (
	.Z(n524),
	.A(n528),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U507 (
	.Z(n449),
	.A(B[6]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U508 (
	.Z(n512),
	.A(n453),
	.B(n455), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U509 (
	.Z(n455),
	.A(B[5]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U510 (
	.Z(n453),
	.A(n530),
	.B(n531), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U511 (
	.Z(n531),
	.A(n532),
	.B(n533), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U512 (
	.Z(n532),
	.A(n534),
	.B(n535), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U513 (
	.Z(n530),
	.A(n535),
	.B(n534), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U514 (
	.Z(n511),
	.A(n459),
	.B(n461), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U515 (
	.Z(n461),
	.A(B[4]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U516 (
	.Z(n459),
	.A(n536),
	.B(n537), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U517 (
	.Z(n537),
	.A(n538),
	.B(n539), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U518 (
	.Z(n538),
	.A(n540),
	.B(n541), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U519 (
	.Z(n536),
	.A(n541),
	.B(n540), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U520 (
	.Z(n510),
	.A(n465),
	.B(n467), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U521 (
	.Z(n467),
	.A(B[3]),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U522 (
	.Z(n465),
	.A(n542),
	.B(n543), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U523 (
	.Z(n543),
	.A(n544),
	.B(n508), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U524 (
	.Z(n508),
	.A(n545),
	.B(n546), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U525 (
	.Z(n546),
	.A(n547),
	.B(n504), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U526 (
	.Z(n504),
	.A(n548),
	.B(n549), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U527 (
	.Z(n549),
	.A(n550),
	.B(n501), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U528 (
	.Z(n501),
	.A(n551),
	.B(n552), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U529 (
	.Z(n552),
	.A(n553),
	.B(n497), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U530 (
	.Z(n497),
	.A(n554),
	.B(n555), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U531 (
	.Z(n555),
	.A(n32),
	.B(n556), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U532 (
	.Z(n556),
	.A(n492),
	.B(n493), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U533 (
	.Z(n557),
	.A(B[4]),
	.B(A[0]),
	.C(n490), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U534 (
	.Z(n490),
	.A(B[3]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U535 (
	.Z(n554),
	.A(n493),
	.B(n492), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U536 (
	.Z(n492),
	.A(n558),
	.B(n559), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U537 (
	.Z(n558),
	.A(B[5]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U538 (
	.Z(n493),
	.A(B[3]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U539 (
	.Z(n553),
	.A(n28),
	.B(n496), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U540 (
	.Z(n551),
	.A(n496),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U541 (
	.Z(n494),
	.A(n560),
	.B(n561), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U542 (
	.Z(n560),
	.A(n562),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U543 (
	.Z(n496),
	.A(B[3]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U544 (
	.Z(n550),
	.A(n499),
	.B(n500), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U545 (
	.Z(n548),
	.A(n500),
	.B(n499), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U546 (
	.Z(n499),
	.A(n563),
	.B(n564), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U547 (
	.Z(n564),
	.A(n565),
	.B(n566), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U548 (
	.Z(n500),
	.A(B[3]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U549 (
	.Z(n547),
	.A(n503),
	.B(n505), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U550 (
	.Z(n545),
	.A(n505),
	.B(n503), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U551 (
	.Z(n503),
	.A(n567),
	.B(n568), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U552 (
	.Z(n567),
	.A(n569),
	.B(n570), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U553 (
	.Z(n505),
	.A(B[3]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U554 (
	.Z(n544),
	.A(n507),
	.B(n509), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U555 (
	.Z(n542),
	.A(n509),
	.B(n507), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U556 (
	.Z(n507),
	.A(n571),
	.B(n540), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U557 (
	.Z(n540),
	.A(n572),
	.B(n534), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U558 (
	.Z(n534),
	.A(n529),
	.B(n573), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U559 (
	.Z(n573),
	.A(n528),
	.B(n527), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U560 (
	.Z(n527),
	.A(n574),
	.B(n575), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U561 (
	.Z(n575),
	.A(n35),
	.B(n576), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U562 (
	.Z(n576),
	.A(n577),
	.B(n578), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U563 (
	.Z(n574),
	.A(n578),
	.B(n577), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U564 (
	.Z(n528),
	.A(B[6]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U565 (
	.Z(n529),
	.A(n579),
	.B(n518), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U566 (
	.Z(n518),
	.A(n580),
	.B(n523), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U567 (
	.Z(n523),
	.A(B[8]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U568 (
	.Z(n580),
	.A(B[9]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U569 (
	.Z(n579),
	.A(n519),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U570 (
	.Z(n581),
	.A(B[8]),
	.B(A[0]),
	.C(n582), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U571 (
	.Z(n519),
	.A(B[7]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U572 (
	.Z(n572),
	.A(n535),
	.B(n533), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U573 (
	.Z(n533),
	.A(n583),
	.B(n584), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U574 (
	.Z(n584),
	.A(n585),
	.B(n586), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U575 (
	.Z(n585),
	.A(n22),
	.B(n587), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U576 (
	.Z(n583),
	.A(n587),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U577 (
	.Z(n535),
	.A(B[5]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U578 (
	.Z(n571),
	.A(n539),
	.B(n541), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U579 (
	.Z(n541),
	.A(B[4]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U580 (
	.Z(n539),
	.A(n589),
	.B(n590), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U581 (
	.Z(n590),
	.A(n591),
	.B(n570), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U582 (
	.Z(n570),
	.A(n592),
	.B(n593), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U583 (
	.Z(n593),
	.A(n594),
	.B(n566), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U584 (
	.Z(n566),
	.A(n595),
	.B(n596), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U585 (
	.Z(n596),
	.A(n33),
	.B(n597), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U586 (
	.Z(n597),
	.A(n561),
	.B(n562), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U587 (
	.Z(n598),
	.A(B[5]),
	.B(A[0]),
	.C(n559), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U588 (
	.Z(n559),
	.A(B[4]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U589 (
	.Z(n595),
	.A(n562),
	.B(n561), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U590 (
	.Z(n561),
	.A(n599),
	.B(n600), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U591 (
	.Z(n599),
	.A(B[6]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U592 (
	.Z(n562),
	.A(B[4]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U593 (
	.Z(n594),
	.A(n29),
	.B(n565), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U594 (
	.Z(n592),
	.A(n565),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U595 (
	.Z(n563),
	.A(n601),
	.B(n602), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U596 (
	.Z(n601),
	.A(n603),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U597 (
	.Z(n565),
	.A(B[4]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U598 (
	.Z(n591),
	.A(n568),
	.B(n569), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U599 (
	.Z(n589),
	.A(n569),
	.B(n568), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U600 (
	.Z(n568),
	.A(n588),
	.B(n604), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U601 (
	.Z(n604),
	.A(n587),
	.B(n586), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U602 (
	.Z(n586),
	.A(n605),
	.B(n606), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U603 (
	.Z(n606),
	.A(n34),
	.B(n607), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U604 (
	.Z(n607),
	.A(n602),
	.B(n603), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U605 (
	.Z(n608),
	.A(B[6]),
	.B(A[0]),
	.C(n600), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U606 (
	.Z(n600),
	.A(B[5]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U607 (
	.Z(n605),
	.A(n603),
	.B(n602), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U608 (
	.Z(n602),
	.A(n609),
	.B(n610), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U609 (
	.Z(n609),
	.A(B[7]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U610 (
	.Z(n603),
	.A(B[5]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U611 (
	.Z(n587),
	.A(B[5]),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U612 (
	.Z(n588),
	.A(n611),
	.B(n577), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U613 (
	.Z(n577),
	.A(n612),
	.B(n582), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U614 (
	.Z(n582),
	.A(B[7]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U615 (
	.Z(n612),
	.A(B[8]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U616 (
	.Z(n611),
	.A(n578),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U617 (
	.Z(n613),
	.A(B[7]),
	.B(A[0]),
	.C(n610), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U618 (
	.Z(n610),
	.A(B[6]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U619 (
	.Z(n578),
	.A(B[6]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U620 (
	.Z(n569),
	.A(B[4]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U621 (
	.Z(n509),
	.A(B[3]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U622 (
	.Z(n421),
	.A(B[2]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U623 (
	.Z(PRODUCT[2]),
	.A(n36),
	.B(n614), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U624 (
	.Z(n614),
	.A(n272),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U625 (
	.Z(n275),
	.A(B[1]),
	.B(A[0]),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U626 (
	.Z(n38),
	.A(B[0]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U627 (
	.Z(n272),
	.A(A[2]),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U628 (
	.Z(n274),
	.A(n615),
	.B(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U629 (
	.Z(n391),
	.A(B[1]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U630 (
	.Z(n615),
	.A(B[2]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module i2c_control (
	clk, 
	rst, 
	sda_in, 
	scl_in, 
	sda_out, 
	scl_out, 
	solar_celcius, 
	greenhouse_celcius, 
	ambient_celcius, 
	geothermal_celcius, 
	n_lux, 
	e_lux, 
	s_lux, 
	w_lux, 
	sda_en, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input sda_in;
   input scl_in;
   output sda_out;
   output scl_out;
   output [7:0] solar_celcius;
   output [7:0] greenhouse_celcius;
   output [7:0] ambient_celcius;
   output [7:0] geothermal_celcius;
   output [15:0] n_lux;
   output [15:0] e_lux;
   output [15:0] s_lux;
   output [15:0] w_lux;
   input sda_en;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN133_fractional_10;
   wire FE_OFN132_n257;
   wire FE_OFN126_n1;
   wire FE_OFN124_n1;
   wire FE_OFN123_n1;
   wire FE_OFN122_n1;
   wire FE_OFN101_fractional_9;
   wire FE_OFN100_n293;
   wire FE_OFN99_n222;
   wire FE_OFN98_n185;
   wire FE_OFN41_i2c_clk;
   wire FE_OFN40_i2c_clk;
   wire FE_OFN39_i2c_clk;
   wire n340;
   wire net27324;
   wire start;
   wire two_bytes;
   wire rw;
   wire ready;
   wire slave_acknowledged;
   wire initialized;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n60;
   wire n61;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n425;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire n435;
   wire n436;
   wire n437;
   wire \sll_62/ML_int[4][2] ;
   wire \sll_62/ML_int[4][3] ;
   wire \sll_62/ML_int[4][4] ;
   wire \sll_62/ML_int[4][5] ;
   wire \sll_62/ML_int[4][6] ;
   wire \sll_62/ML_int[4][7] ;
   wire \sll_62/ML_int[4][8] ;
   wire \sll_62/ML_int[4][9] ;
   wire \sll_62/ML_int[4][10] ;
   wire \sll_62/ML_int[4][11] ;
   wire \sll_62/ML_int[4][12] ;
   wire \sll_62/ML_int[4][13] ;
   wire \sll_62/ML_int[4][14] ;
   wire \sll_62/ML_int[4][15] ;
   wire \sll_62/ML_int[3][0] ;
   wire \sll_62/ML_int[3][1] ;
   wire \sll_62/ML_int[3][4] ;
   wire \sll_62/ML_int[3][5] ;
   wire \sll_62/ML_int[3][6] ;
   wire \sll_62/ML_int[3][7] ;
   wire \sll_62/ML_int[2][0] ;
   wire \sll_62/ML_int[2][1] ;
   wire \sll_62/ML_int[2][2] ;
   wire \sll_62/ML_int[2][3] ;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n18;
   wire n30;
   wire n36;
   wire n37;
   wire n51;
   wire n59;
   wire n62;
   wire n63;
   wire n64;
   wire n83;
   wire n89;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n119;
   wire n161;
   wire n181;
   wire n217;
   wire n341;
   wire n438;
   wire n439;
   wire n440;
   wire n441;
   wire n442;
   wire [3:0] exponent;
   wire [11:0] fractional;
   wire [15:0] lsb_size;
   wire [15:0] calulated_lux;
   wire [6:0] slave_addr;
   wire [7:0] state;
   wire SYNOPSYS_UNCONNECTED__0;
   wire SYNOPSYS_UNCONNECTED__1;
   wire SYNOPSYS_UNCONNECTED__2;
   wire SYNOPSYS_UNCONNECTED__3;
   wire SYNOPSYS_UNCONNECTED__4;
   wire SYNOPSYS_UNCONNECTED__5;
   wire SYNOPSYS_UNCONNECTED__6;
   wire SYNOPSYS_UNCONNECTED__7;
   wire SYNOPSYS_UNCONNECTED__8;
   wire SYNOPSYS_UNCONNECTED__9;
   wire SYNOPSYS_UNCONNECTED__10;
   wire SYNOPSYS_UNCONNECTED__11;
   wire SYNOPSYS_UNCONNECTED__12;
   wire SYNOPSYS_UNCONNECTED__13;
   wire SYNOPSYS_UNCONNECTED__14;
   wire SYNOPSYS_UNCONNECTED__15;
   wire SYNOPSYS_UNCONNECTED__16;
   wire SYNOPSYS_UNCONNECTED__17;

   // Module instantiations
   BUFX1 FE_OFC132_n257 (
	.Z(FE_OFN132_n257),
	.A(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC126_n1 (
	.Z(FE_OFN126_n1),
	.A(FE_OFN122_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC124_n1 (
	.Z(FE_OFN124_n1),
	.A(FE_OFN122_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC123_n1 (
	.Z(FE_OFN123_n1),
	.A(FE_OFN122_n1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC122_n1 (
	.Z(FE_OFN122_n1),
	.A(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC100_n293 (
	.Z(FE_OFN100_n293),
	.A(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC99_n222 (
	.Z(FE_OFN99_n222),
	.A(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC98_n185 (
	.Z(FE_OFN98_n185),
	.A(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC41_i2c_clk (
	.Z(FE_OFN41_i2c_clk),
	.A(FE_OFN39_i2c_clk), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC40_i2c_clk (
	.Z(FE_OFN40_i2c_clk),
	.A(FE_OFN39_i2c_clk), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC39_i2c_clk (
	.Z(FE_OFN39_i2c_clk),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(FE_OFN40_i2c_clk),
	.D(n340),
	.RESETB(n340),
	.SETB(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 two_bytes_reg (
	.Q(two_bytes),
	.CLK(FE_OFN126_n1),
	.D(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(n1),
	.D(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(FE_OFN126_n1),
	.D(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[2]  (
	.Q(state[2]),
	.CLK(FE_OFN126_n1),
	.D(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[3]  (
	.Q(state[3]),
	.CLK(n1),
	.D(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[4]  (
	.Q(state[4]),
	.CLK(FE_OFN126_n1),
	.D(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 rw_reg (
	.Q(rw),
	.CLK(FE_OFN126_n1),
	.D(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 start_reg (
	.Q(start),
	.CLK(FE_OFN126_n1),
	.D(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[15]  (
	.Q(w_lux[15]),
	.CLK(clk),
	.D(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[14]  (
	.Q(w_lux[14]),
	.CLK(clk),
	.D(n375), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[13]  (
	.Q(w_lux[13]),
	.CLK(clk),
	.D(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[12]  (
	.Q(w_lux[12]),
	.CLK(FE_OFN123_n1),
	.D(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[11]  (
	.Q(w_lux[11]),
	.CLK(FE_OFN123_n1),
	.D(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[10]  (
	.Q(w_lux[10]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n379), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[9]  (
	.Q(w_lux[9]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n380), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[8]  (
	.Q(w_lux[8]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n381), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[7]  (
	.Q(w_lux[7]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[6]  (
	.Q(w_lux[6]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[5]  (
	.Q(w_lux[5]),
	.CLK(FE_OFN41_i2c_clk),
	.D(n384), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[4]  (
	.Q(w_lux[4]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[3]  (
	.Q(w_lux[3]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[2]  (
	.Q(w_lux[2]),
	.CLK(FE_OFN123_n1),
	.D(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[1]  (
	.Q(w_lux[1]),
	.CLK(FE_OFN123_n1),
	.D(n388), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_w_lux_reg[0]  (
	.Q(w_lux[0]),
	.CLK(FE_OFN123_n1),
	.D(n389), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[15]  (
	.Q(s_lux[15]),
	.CLK(clk),
	.D(n390), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[14]  (
	.Q(s_lux[14]),
	.CLK(FE_OFN123_n1),
	.D(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[13]  (
	.Q(s_lux[13]),
	.CLK(clk),
	.D(n392), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[12]  (
	.Q(s_lux[12]),
	.CLK(clk),
	.D(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[11]  (
	.Q(s_lux[11]),
	.CLK(FE_OFN123_n1),
	.D(n394), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[10]  (
	.Q(s_lux[10]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[9]  (
	.Q(s_lux[9]),
	.CLK(clk),
	.D(n396), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[8]  (
	.Q(s_lux[8]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[7]  (
	.Q(s_lux[7]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n398), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[6]  (
	.Q(s_lux[6]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n399), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[5]  (
	.Q(s_lux[5]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[4]  (
	.Q(s_lux[4]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[3]  (
	.Q(s_lux[3]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n402), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[2]  (
	.Q(s_lux[2]),
	.CLK(FE_OFN123_n1),
	.D(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[1]  (
	.Q(s_lux[1]),
	.CLK(FE_OFN123_n1),
	.D(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_s_lux_reg[0]  (
	.Q(s_lux[0]),
	.CLK(FE_OFN123_n1),
	.D(n405), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[15]  (
	.Q(n_lux[15]),
	.CLK(clk),
	.D(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[14]  (
	.Q(n_lux[14]),
	.CLK(clk),
	.D(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[13]  (
	.Q(n_lux[13]),
	.CLK(clk),
	.D(n424), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[12]  (
	.Q(n_lux[12]),
	.CLK(clk),
	.D(n425), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[11]  (
	.Q(n_lux[11]),
	.CLK(FE_OFN123_n1),
	.D(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[10]  (
	.Q(n_lux[10]),
	.CLK(FE_OFN123_n1),
	.D(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[9]  (
	.Q(n_lux[9]),
	.CLK(FE_OFN124_n1),
	.D(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[8]  (
	.Q(n_lux[8]),
	.CLK(FE_OFN124_n1),
	.D(n429), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[7]  (
	.Q(n_lux[7]),
	.CLK(FE_OFN124_n1),
	.D(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[6]  (
	.Q(n_lux[6]),
	.CLK(FE_OFN124_n1),
	.D(n431), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[5]  (
	.Q(n_lux[5]),
	.CLK(FE_OFN124_n1),
	.D(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[4]  (
	.Q(n_lux[4]),
	.CLK(FE_OFN124_n1),
	.D(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[3]  (
	.Q(n_lux[3]),
	.CLK(FE_OFN124_n1),
	.D(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[2]  (
	.Q(n_lux[2]),
	.CLK(FE_OFN124_n1),
	.D(n435), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[1]  (
	.Q(n_lux[1]),
	.CLK(FE_OFN124_n1),
	.D(n436), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_n_lux_reg[0]  (
	.Q(n_lux[0]),
	.CLK(FE_OFN124_n1),
	.D(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[15]  (
	.Q(e_lux[15]),
	.CLK(FE_OFN123_n1),
	.D(n406), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[14]  (
	.Q(e_lux[14]),
	.CLK(FE_OFN123_n1),
	.D(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[13]  (
	.Q(e_lux[13]),
	.CLK(FE_OFN123_n1),
	.D(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[12]  (
	.Q(e_lux[12]),
	.CLK(FE_OFN123_n1),
	.D(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[11]  (
	.Q(e_lux[11]),
	.CLK(FE_OFN123_n1),
	.D(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[10]  (
	.Q(e_lux[10]),
	.CLK(FE_OFN123_n1),
	.D(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[9]  (
	.Q(e_lux[9]),
	.CLK(FE_OFN123_n1),
	.D(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[8]  (
	.Q(e_lux[8]),
	.CLK(FE_OFN123_n1),
	.D(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[7]  (
	.Q(e_lux[7]),
	.CLK(FE_OFN123_n1),
	.D(n414), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[6]  (
	.Q(e_lux[6]),
	.CLK(FE_OFN123_n1),
	.D(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[5]  (
	.Q(e_lux[5]),
	.CLK(FE_OFN123_n1),
	.D(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[4]  (
	.Q(e_lux[4]),
	.CLK(FE_OFN123_n1),
	.D(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[3]  (
	.Q(e_lux[3]),
	.CLK(FE_OFN123_n1),
	.D(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[2]  (
	.Q(e_lux[2]),
	.CLK(FE_OFN123_n1),
	.D(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[1]  (
	.Q(e_lux[1]),
	.CLK(FE_OFN123_n1),
	.D(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_e_lux_reg[0]  (
	.Q(e_lux[0]),
	.CLK(FE_OFN123_n1),
	.D(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \slave_addr_reg[6]  (
	.Q(slave_addr[6]),
	.CLK(n1),
	.D(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \slave_addr_reg[2]  (
	.Q(slave_addr[2]),
	.CLK(n1),
	.D(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \slave_addr_reg[0]  (
	.Q(slave_addr[0]),
	.CLK(FE_OFN126_n1),
	.D(n329), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \slave_addr_reg[3]  (
	.Q(slave_addr[3]),
	.CLK(n1),
	.D(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \slave_addr_reg[1]  (
	.Q(slave_addr[1]),
	.CLK(FE_OFN126_n1),
	.D(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[1]  (
	.Q(solar_celcius[0]),
	.CLK(n1),
	.D(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[1]  (
	.Q(greenhouse_celcius[0]),
	.CLK(n1),
	.D(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[1]  (
	.Q(ambient_celcius[0]),
	.CLK(n1),
	.D(n357), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[1]  (
	.Q(geothermal_celcius[0]),
	.CLK(n1),
	.D(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[2]  (
	.Q(solar_celcius[1]),
	.CLK(n1),
	.D(n372), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[2]  (
	.Q(greenhouse_celcius[1]),
	.CLK(n1),
	.D(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[2]  (
	.Q(ambient_celcius[1]),
	.CLK(n1),
	.D(n356), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[2]  (
	.Q(geothermal_celcius[1]),
	.CLK(n1),
	.D(n348), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[3]  (
	.Q(solar_celcius[2]),
	.CLK(n1),
	.D(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[3]  (
	.Q(greenhouse_celcius[2]),
	.CLK(n1),
	.D(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[3]  (
	.Q(ambient_celcius[2]),
	.CLK(n1),
	.D(n355), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[3]  (
	.Q(geothermal_celcius[2]),
	.CLK(n1),
	.D(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[4]  (
	.Q(solar_celcius[3]),
	.CLK(n1),
	.D(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[4]  (
	.Q(greenhouse_celcius[3]),
	.CLK(n1),
	.D(n362), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[4]  (
	.Q(ambient_celcius[3]),
	.CLK(n1),
	.D(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[4]  (
	.Q(geothermal_celcius[3]),
	.CLK(n1),
	.D(n346), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[5]  (
	.Q(solar_celcius[4]),
	.CLK(n1),
	.D(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[5]  (
	.Q(greenhouse_celcius[4]),
	.CLK(n1),
	.D(n361), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[5]  (
	.Q(ambient_celcius[4]),
	.CLK(n1),
	.D(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[5]  (
	.Q(geothermal_celcius[4]),
	.CLK(n1),
	.D(n345), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[6]  (
	.Q(solar_celcius[5]),
	.CLK(n1),
	.D(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[6]  (
	.Q(greenhouse_celcius[5]),
	.CLK(n1),
	.D(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[6]  (
	.Q(ambient_celcius[5]),
	.CLK(n1),
	.D(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[6]  (
	.Q(geothermal_celcius[5]),
	.CLK(n1),
	.D(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[7]  (
	.Q(solar_celcius[6]),
	.CLK(n1),
	.D(n367), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[7]  (
	.Q(greenhouse_celcius[6]),
	.CLK(n1),
	.D(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[7]  (
	.Q(ambient_celcius[6]),
	.CLK(n1),
	.D(n351), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[7]  (
	.Q(geothermal_celcius[6]),
	.CLK(n1),
	.D(n343), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_solar_celcius_reg[8]  (
	.Q(solar_celcius[7]),
	.CLK(n1),
	.D(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_greenhouse_celcius_reg[8]  (
	.Q(greenhouse_celcius[7]),
	.CLK(n1),
	.D(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_ambient_celcius_reg[8]  (
	.Q(ambient_celcius[7]),
	.CLK(n1),
	.D(n350), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_geothermal_celcius_reg[8]  (
	.Q(geothermal_celcius[7]),
	.CLK(FE_OFN40_i2c_clk),
	.D(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U3 (
	.Z(n327),
	.A(n5),
	.B(n6),
	.C(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U4 (
	.Z(n7),
	.A(n8),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U5 (
	.Z(n9),
	.A(n10),
	.B(n11),
	.C(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n8),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n6),
	.A(slave_addr[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n328),
	.A(n15),
	.B(n16),
	.C(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n17),
	.A(n4),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n19),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n16),
	.A(n12),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n15),
	.A(slave_addr[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U15 (
	.Z(n329),
	.A(n24),
	.B(n25),
	.C(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U17 (
	.Z(n26),
	.A(n22),
	.B(n27),
	.C(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n28),
	.A(n29),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U19 (
	.Z(n22),
	.A(n12),
	.B(n18),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n25),
	.A(n12),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n32),
	.A(n33),
	.B(n34),
	.C(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n35),
	.A(n89),
	.B(ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n33),
	.A(n13),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U24 (
	.Z(n13),
	.A(n119),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n11),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n24),
	.A(slave_addr[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U27 (
	.Z(n330),
	.A(n40),
	.B(n41),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U28 (
	.Z(n42),
	.A(n43),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n44),
	.A(n45),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U30 (
	.Z(n43),
	.A(n31),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n41),
	.A(n12),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n40),
	.A(slave_addr[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n331),
	.A(n47),
	.B(n48),
	.C(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U34 (
	.Z(n49),
	.A(n27),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U35 (
	.Z(n21),
	.A(n119),
	.B(n50),
	.C(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n27),
	.A(n98),
	.B(n18),
	.C(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n48),
	.A(n12),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n47),
	.A(slave_addr[6]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n332),
	.A(n53),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n54),
	.A(start),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n333),
	.A(n55),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n55),
	.A(rw),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U44 (
	.Z(n334),
	.A(n57),
	.B(n45),
	.C(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n58),
	.A(state[4]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U46 (
	.Z(n45),
	.A(n341),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n57),
	.A(n98),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n335),
	.A(n60),
	.B(n20),
	.C(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n61),
	.A(state[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n20),
	.A(n181),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U51 (
	.Z(n29),
	.A(n96),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n60),
	.A(n12),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n336),
	.A(n66),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n67),
	.A(n12),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n68),
	.A(n69),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n66),
	.A(state[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U58 (
	.Z(n337),
	.A(n71),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n72),
	.A(n73),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U60 (
	.Z(n73),
	.A(n75),
	.B(n3),
	.C(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U61 (
	.Z(n71),
	.A(state[1]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U62 (
	.Z(n338),
	.A(n77),
	.B(n53),
	.C(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n78),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n53),
	.A(n14),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n79),
	.A(n80),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n77),
	.A(n14),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U67 (
	.Z(n14),
	.A(ready),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n339),
	.A(n81),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n56),
	.A(n12),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U70 (
	.Z(n82),
	.A(n52),
	.B(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U71 (
	.Z(n52),
	.A(n65),
	.B(n34),
	.C(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U73 (
	.Z(n23),
	.A(n84),
	.B(n85),
	.C(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U74 (
	.Z(n70),
	.A(n86),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n87),
	.A(n181),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n86),
	.A(n96),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n85),
	.A(n89),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n84),
	.A(n97),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U79 (
	.Z(n65),
	.A(n46),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U80 (
	.Z(n46),
	.A(n90),
	.B(n91),
	.C(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U81 (
	.Z(n69),
	.A(n92),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n93),
	.A(n341),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n88),
	.A(n10),
	.B(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n10),
	.A(n75),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n92),
	.A(n96),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U88 (
	.Z(n34),
	.A(state[0]),
	.B(n440),
	.C(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n91),
	.A(n89),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U91 (
	.Z(n75),
	.A(n95),
	.B(n440),
	.C(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n90),
	.A(n97),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U94 (
	.Z(n76),
	.A(n161),
	.B(n440),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U95 (
	.Z(n12),
	.A(n63),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n81),
	.A(two_bytes),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n342),
	.A(n99),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n100),
	.A(exponent[3]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n99),
	.A(geothermal_celcius[7]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n343),
	.A(n103),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n104),
	.A(exponent[2]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n103),
	.A(geothermal_celcius[6]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n344),
	.A(n105),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n106),
	.A(exponent[1]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n105),
	.A(geothermal_celcius[5]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n345),
	.A(n107),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n108),
	.A(exponent[0]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n107),
	.A(geothermal_celcius[4]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n346),
	.A(n109),
	.B(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U111 (
	.Z(n110),
	.A(fractional[11]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U112 (
	.Z(n109),
	.A(geothermal_celcius[3]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n347),
	.A(n111),
	.B(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n112),
	.A(fractional[10]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n111),
	.A(geothermal_celcius[2]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n348),
	.A(n113),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n114),
	.A(fractional[9]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n113),
	.A(geothermal_celcius[1]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n349),
	.A(n115),
	.B(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U120 (
	.Z(n116),
	.A(fractional[8]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U121 (
	.Z(n101),
	.A(n102),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n115),
	.A(geothermal_celcius[0]),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n102),
	.A(n3),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n117),
	.A(initialized),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U125 (
	.Z(n118),
	.A(ready),
	.B(n31),
	.C(slave_acknowledged), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U126 (
	.Z(n31),
	.A(n438),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U127 (
	.Z(n80),
	.A(n120),
	.B(n440), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U128 (
	.Z(n350),
	.A(n121),
	.B(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n122),
	.A(n123),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n121),
	.A(ambient_celcius[7]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n351),
	.A(n125),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n126),
	.A(n123),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(n125),
	.A(ambient_celcius[6]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U134 (
	.Z(n352),
	.A(n127),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U135 (
	.Z(n128),
	.A(n123),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U136 (
	.Z(n127),
	.A(ambient_celcius[5]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U137 (
	.Z(n353),
	.A(n129),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n130),
	.A(n123),
	.B(exponent[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U139 (
	.Z(n129),
	.A(ambient_celcius[4]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U140 (
	.Z(n354),
	.A(n131),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U141 (
	.Z(n132),
	.A(n123),
	.B(fractional[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U142 (
	.Z(n131),
	.A(ambient_celcius[3]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n355),
	.A(n133),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U144 (
	.Z(n134),
	.A(n123),
	.B(fractional[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U145 (
	.Z(n133),
	.A(ambient_celcius[2]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U146 (
	.Z(n356),
	.A(n135),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n136),
	.A(n123),
	.B(fractional[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n135),
	.A(ambient_celcius[1]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U149 (
	.Z(n357),
	.A(n137),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n138),
	.A(n123),
	.B(fractional[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U151 (
	.Z(n123),
	.A(n124),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n137),
	.A(ambient_celcius[0]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n124),
	.A(n139),
	.B(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n140),
	.A(n74),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n358),
	.A(n141),
	.B(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(n142),
	.A(n143),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n141),
	.A(greenhouse_celcius[7]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U158 (
	.Z(n359),
	.A(n145),
	.B(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U159 (
	.Z(n146),
	.A(n143),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n145),
	.A(greenhouse_celcius[6]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n360),
	.A(n147),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n148),
	.A(n143),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U163 (
	.Z(n147),
	.A(greenhouse_celcius[5]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n361),
	.A(n149),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n150),
	.A(n143),
	.B(exponent[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n149),
	.A(greenhouse_celcius[4]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n362),
	.A(n151),
	.B(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n152),
	.A(n143),
	.B(fractional[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U169 (
	.Z(n151),
	.A(greenhouse_celcius[3]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n363),
	.A(n153),
	.B(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n154),
	.A(n143),
	.B(fractional[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n153),
	.A(greenhouse_celcius[2]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n364),
	.A(n155),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U174 (
	.Z(n156),
	.A(n143),
	.B(fractional[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U175 (
	.Z(n155),
	.A(greenhouse_celcius[1]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n365),
	.A(n157),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n158),
	.A(n143),
	.B(fractional[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U178 (
	.Z(n143),
	.A(n63),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n157),
	.A(greenhouse_celcius[0]),
	.B(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U180 (
	.Z(n144),
	.A(n159),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U181 (
	.Z(n159),
	.A(n160),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U183 (
	.Z(n39),
	.A(state[2]),
	.B(n439), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n366),
	.A(n162),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U185 (
	.Z(n163),
	.A(n164),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n162),
	.A(solar_celcius[7]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n367),
	.A(n166),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n167),
	.A(n164),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U189 (
	.Z(n166),
	.A(solar_celcius[6]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U190 (
	.Z(n368),
	.A(n168),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U191 (
	.Z(n169),
	.A(n164),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U192 (
	.Z(n168),
	.A(solar_celcius[5]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U193 (
	.Z(n369),
	.A(n170),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n171),
	.A(n164),
	.B(exponent[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U195 (
	.Z(n170),
	.A(solar_celcius[4]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U196 (
	.Z(n370),
	.A(n172),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U197 (
	.Z(n173),
	.A(n164),
	.B(fractional[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U198 (
	.Z(n172),
	.A(solar_celcius[3]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U199 (
	.Z(n371),
	.A(n174),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U200 (
	.Z(n175),
	.A(n164),
	.B(fractional[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U201 (
	.Z(n174),
	.A(solar_celcius[2]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U202 (
	.Z(n372),
	.A(n176),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U203 (
	.Z(n177),
	.A(n164),
	.B(fractional[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U204 (
	.Z(n176),
	.A(solar_celcius[1]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U205 (
	.Z(n373),
	.A(n178),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n179),
	.A(n164),
	.B(fractional[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U207 (
	.Z(n164),
	.A(n165),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U208 (
	.Z(n178),
	.A(solar_celcius[0]),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U209 (
	.Z(n165),
	.A(n139),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U210 (
	.Z(n180),
	.A(n74),
	.B(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U212 (
	.Z(n374),
	.A(n182),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U213 (
	.Z(n183),
	.A(calulated_lux[15]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U214 (
	.Z(n182),
	.A(w_lux[15]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U215 (
	.Z(n375),
	.A(n186),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U216 (
	.Z(n187),
	.A(calulated_lux[14]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U217 (
	.Z(n186),
	.A(w_lux[14]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U218 (
	.Z(n376),
	.A(n188),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U219 (
	.Z(n189),
	.A(calulated_lux[13]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n188),
	.A(w_lux[13]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(n377),
	.A(n190),
	.B(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U222 (
	.Z(n191),
	.A(calulated_lux[12]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U223 (
	.Z(n190),
	.A(w_lux[12]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U224 (
	.Z(n378),
	.A(n192),
	.B(n193), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U225 (
	.Z(n193),
	.A(calulated_lux[11]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U226 (
	.Z(n192),
	.A(w_lux[11]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U227 (
	.Z(n379),
	.A(n194),
	.B(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U228 (
	.Z(n195),
	.A(calulated_lux[10]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U229 (
	.Z(n194),
	.A(w_lux[10]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U230 (
	.Z(n380),
	.A(n196),
	.B(n197), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U231 (
	.Z(n197),
	.A(calulated_lux[9]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U232 (
	.Z(n196),
	.A(w_lux[9]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U233 (
	.Z(n381),
	.A(n198),
	.B(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U234 (
	.Z(n199),
	.A(calulated_lux[8]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U235 (
	.Z(n198),
	.A(w_lux[8]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U236 (
	.Z(n382),
	.A(n200),
	.B(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U237 (
	.Z(n201),
	.A(calulated_lux[7]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U238 (
	.Z(n200),
	.A(w_lux[7]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U239 (
	.Z(n383),
	.A(n202),
	.B(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U240 (
	.Z(n203),
	.A(calulated_lux[6]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U241 (
	.Z(n202),
	.A(w_lux[6]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U242 (
	.Z(n384),
	.A(n204),
	.B(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U243 (
	.Z(n205),
	.A(calulated_lux[5]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U244 (
	.Z(n204),
	.A(w_lux[5]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U245 (
	.Z(n385),
	.A(n206),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U246 (
	.Z(n207),
	.A(calulated_lux[4]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U247 (
	.Z(n206),
	.A(w_lux[4]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U248 (
	.Z(n386),
	.A(n208),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U249 (
	.Z(n209),
	.A(calulated_lux[3]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U250 (
	.Z(n208),
	.A(w_lux[3]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U251 (
	.Z(n387),
	.A(n210),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U252 (
	.Z(n211),
	.A(calulated_lux[2]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U253 (
	.Z(n210),
	.A(w_lux[2]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U254 (
	.Z(n388),
	.A(n212),
	.B(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U255 (
	.Z(n213),
	.A(calulated_lux[1]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U256 (
	.Z(n212),
	.A(w_lux[1]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U257 (
	.Z(n389),
	.A(n214),
	.B(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U258 (
	.Z(n215),
	.A(calulated_lux[0]),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U259 (
	.Z(n184),
	.A(n63),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U260 (
	.Z(n214),
	.A(w_lux[0]),
	.B(FE_OFN98_n185), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U261 (
	.Z(n185),
	.A(n216),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U262 (
	.Z(n216),
	.A(n30),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U264 (
	.Z(n218),
	.A(n50),
	.B(n120),
	.C(state[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U265 (
	.Z(n120),
	.A(state[0]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U266 (
	.Z(n50),
	.A(state[2]),
	.B(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U267 (
	.Z(n390),
	.A(n219),
	.B(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U268 (
	.Z(n220),
	.A(n221),
	.B(calulated_lux[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U269 (
	.Z(n219),
	.A(s_lux[15]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U270 (
	.Z(n391),
	.A(n223),
	.B(n224), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U271 (
	.Z(n224),
	.A(n221),
	.B(calulated_lux[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U272 (
	.Z(n223),
	.A(s_lux[14]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U273 (
	.Z(n392),
	.A(n225),
	.B(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U274 (
	.Z(n226),
	.A(n221),
	.B(calulated_lux[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U275 (
	.Z(n225),
	.A(s_lux[13]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U276 (
	.Z(n393),
	.A(n227),
	.B(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U277 (
	.Z(n228),
	.A(n221),
	.B(calulated_lux[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U278 (
	.Z(n227),
	.A(s_lux[12]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U279 (
	.Z(n394),
	.A(n229),
	.B(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U280 (
	.Z(n230),
	.A(n221),
	.B(calulated_lux[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U281 (
	.Z(n229),
	.A(s_lux[11]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U282 (
	.Z(n395),
	.A(n231),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U283 (
	.Z(n232),
	.A(n221),
	.B(calulated_lux[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U284 (
	.Z(n231),
	.A(s_lux[10]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U285 (
	.Z(n396),
	.A(n233),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U286 (
	.Z(n234),
	.A(n221),
	.B(calulated_lux[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U287 (
	.Z(n233),
	.A(s_lux[9]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U288 (
	.Z(n397),
	.A(n235),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U289 (
	.Z(n236),
	.A(n221),
	.B(calulated_lux[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U290 (
	.Z(n235),
	.A(s_lux[8]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U291 (
	.Z(n398),
	.A(n237),
	.B(n238), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U292 (
	.Z(n238),
	.A(n221),
	.B(calulated_lux[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U293 (
	.Z(n237),
	.A(s_lux[7]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U294 (
	.Z(n399),
	.A(n239),
	.B(n240), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U295 (
	.Z(n240),
	.A(n221),
	.B(calulated_lux[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U296 (
	.Z(n239),
	.A(s_lux[6]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U297 (
	.Z(n400),
	.A(n241),
	.B(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U298 (
	.Z(n242),
	.A(n221),
	.B(calulated_lux[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U299 (
	.Z(n241),
	.A(s_lux[5]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U300 (
	.Z(n401),
	.A(n243),
	.B(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U301 (
	.Z(n244),
	.A(n221),
	.B(calulated_lux[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U302 (
	.Z(n243),
	.A(s_lux[4]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U303 (
	.Z(n402),
	.A(n245),
	.B(n246), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U304 (
	.Z(n246),
	.A(n221),
	.B(calulated_lux[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U305 (
	.Z(n245),
	.A(s_lux[3]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U306 (
	.Z(n403),
	.A(n247),
	.B(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U307 (
	.Z(n248),
	.A(n221),
	.B(calulated_lux[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U308 (
	.Z(n247),
	.A(s_lux[2]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U309 (
	.Z(n404),
	.A(n249),
	.B(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U310 (
	.Z(n250),
	.A(n221),
	.B(calulated_lux[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U311 (
	.Z(n249),
	.A(s_lux[1]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U312 (
	.Z(n405),
	.A(n251),
	.B(n252), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U313 (
	.Z(n252),
	.A(n221),
	.B(calulated_lux[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U314 (
	.Z(n221),
	.A(FE_OFN99_n222),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U315 (
	.Z(n251),
	.A(s_lux[0]),
	.B(FE_OFN99_n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U316 (
	.Z(n222),
	.A(n139),
	.B(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U317 (
	.Z(n253),
	.A(n74),
	.B(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U318 (
	.Z(n406),
	.A(n254),
	.B(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U319 (
	.Z(n255),
	.A(n256),
	.B(calulated_lux[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U320 (
	.Z(n254),
	.A(e_lux[15]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U321 (
	.Z(n407),
	.A(n258),
	.B(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U322 (
	.Z(n259),
	.A(n256),
	.B(calulated_lux[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U323 (
	.Z(n258),
	.A(e_lux[14]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U324 (
	.Z(n408),
	.A(n260),
	.B(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U325 (
	.Z(n261),
	.A(n256),
	.B(calulated_lux[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U326 (
	.Z(n260),
	.A(e_lux[13]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U327 (
	.Z(n409),
	.A(n262),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U328 (
	.Z(n263),
	.A(n256),
	.B(calulated_lux[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U329 (
	.Z(n262),
	.A(e_lux[12]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U330 (
	.Z(n410),
	.A(n264),
	.B(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U331 (
	.Z(n265),
	.A(n256),
	.B(calulated_lux[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U332 (
	.Z(n264),
	.A(e_lux[11]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U333 (
	.Z(n411),
	.A(n266),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U334 (
	.Z(n267),
	.A(n256),
	.B(calulated_lux[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U335 (
	.Z(n266),
	.A(e_lux[10]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U336 (
	.Z(n412),
	.A(n268),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U337 (
	.Z(n269),
	.A(n256),
	.B(calulated_lux[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U338 (
	.Z(n268),
	.A(e_lux[9]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U339 (
	.Z(n413),
	.A(n270),
	.B(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U340 (
	.Z(n271),
	.A(n256),
	.B(calulated_lux[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U341 (
	.Z(n270),
	.A(e_lux[8]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U342 (
	.Z(n414),
	.A(n272),
	.B(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U343 (
	.Z(n273),
	.A(n256),
	.B(calulated_lux[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U344 (
	.Z(n272),
	.A(e_lux[7]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U345 (
	.Z(n415),
	.A(n274),
	.B(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U346 (
	.Z(n275),
	.A(n256),
	.B(calulated_lux[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U347 (
	.Z(n274),
	.A(e_lux[6]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U348 (
	.Z(n416),
	.A(n276),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U349 (
	.Z(n277),
	.A(n256),
	.B(calulated_lux[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U350 (
	.Z(n276),
	.A(e_lux[5]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U351 (
	.Z(n417),
	.A(n278),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U352 (
	.Z(n279),
	.A(n256),
	.B(calulated_lux[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U353 (
	.Z(n278),
	.A(e_lux[4]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U354 (
	.Z(n418),
	.A(n280),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U355 (
	.Z(n281),
	.A(n256),
	.B(calulated_lux[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U356 (
	.Z(n280),
	.A(e_lux[3]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U357 (
	.Z(n419),
	.A(n282),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U358 (
	.Z(n283),
	.A(n256),
	.B(calulated_lux[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U359 (
	.Z(n282),
	.A(e_lux[2]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U360 (
	.Z(n420),
	.A(n284),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U361 (
	.Z(n285),
	.A(n256),
	.B(calulated_lux[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U362 (
	.Z(n284),
	.A(e_lux[1]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U363 (
	.Z(n421),
	.A(n286),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U364 (
	.Z(n287),
	.A(n256),
	.B(calulated_lux[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U365 (
	.Z(n256),
	.A(n63),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U366 (
	.Z(n286),
	.A(e_lux[0]),
	.B(FE_OFN132_n257), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U367 (
	.Z(n257),
	.A(n288),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U368 (
	.Z(n288),
	.A(n160),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U370 (
	.Z(n38),
	.A(state[2]),
	.B(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U371 (
	.Z(n160),
	.A(n289),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U372 (
	.Z(n422),
	.A(n290),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U373 (
	.Z(n291),
	.A(n292),
	.B(calulated_lux[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U374 (
	.Z(n290),
	.A(n_lux[15]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U375 (
	.Z(n423),
	.A(n294),
	.B(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U376 (
	.Z(n295),
	.A(n292),
	.B(calulated_lux[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U377 (
	.Z(n294),
	.A(n_lux[14]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U378 (
	.Z(n424),
	.A(n296),
	.B(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U379 (
	.Z(n297),
	.A(n292),
	.B(calulated_lux[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U380 (
	.Z(n296),
	.A(n_lux[13]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U381 (
	.Z(n425),
	.A(n298),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U382 (
	.Z(n299),
	.A(n292),
	.B(calulated_lux[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U383 (
	.Z(n298),
	.A(n_lux[12]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U384 (
	.Z(n426),
	.A(n300),
	.B(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U385 (
	.Z(n301),
	.A(n292),
	.B(calulated_lux[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U386 (
	.Z(n300),
	.A(n_lux[11]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U387 (
	.Z(n427),
	.A(n302),
	.B(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U388 (
	.Z(n303),
	.A(n292),
	.B(calulated_lux[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U389 (
	.Z(n302),
	.A(n_lux[10]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U390 (
	.Z(n428),
	.A(n304),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U391 (
	.Z(n305),
	.A(n292),
	.B(calulated_lux[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U392 (
	.Z(n304),
	.A(n_lux[9]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U393 (
	.Z(n429),
	.A(n306),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U394 (
	.Z(n307),
	.A(n292),
	.B(calulated_lux[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U395 (
	.Z(n306),
	.A(n_lux[8]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U396 (
	.Z(n430),
	.A(n308),
	.B(n309), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U397 (
	.Z(n309),
	.A(n292),
	.B(calulated_lux[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U398 (
	.Z(n308),
	.A(n_lux[7]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U399 (
	.Z(n431),
	.A(n310),
	.B(n311), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U400 (
	.Z(n311),
	.A(n292),
	.B(calulated_lux[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U401 (
	.Z(n310),
	.A(n_lux[6]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U402 (
	.Z(n432),
	.A(n312),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U403 (
	.Z(n313),
	.A(n292),
	.B(calulated_lux[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U404 (
	.Z(n312),
	.A(n_lux[5]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U405 (
	.Z(n433),
	.A(n314),
	.B(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U406 (
	.Z(n315),
	.A(n292),
	.B(calulated_lux[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U407 (
	.Z(n314),
	.A(n_lux[4]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U408 (
	.Z(n434),
	.A(n316),
	.B(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U409 (
	.Z(n317),
	.A(n292),
	.B(calulated_lux[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U410 (
	.Z(n316),
	.A(n_lux[3]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U411 (
	.Z(n435),
	.A(n318),
	.B(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U412 (
	.Z(n319),
	.A(n292),
	.B(calulated_lux[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U413 (
	.Z(n318),
	.A(n_lux[2]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U414 (
	.Z(n436),
	.A(n320),
	.B(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U415 (
	.Z(n321),
	.A(n292),
	.B(calulated_lux[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U416 (
	.Z(n320),
	.A(n_lux[1]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U417 (
	.Z(n437),
	.A(n322),
	.B(n323), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U418 (
	.Z(n323),
	.A(n292),
	.B(calulated_lux[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U419 (
	.Z(n292),
	.A(n293),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U420 (
	.Z(n322),
	.A(n_lux[0]),
	.B(FE_OFN100_n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U421 (
	.Z(n293),
	.A(n139),
	.B(n324), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U422 (
	.Z(n324),
	.A(n74),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U424 (
	.Z(n94),
	.A(n439),
	.B(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U426 (
	.Z(n139),
	.A(n325),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U427 (
	.Z(n74),
	.A(n3),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U429 (
	.Z(n325),
	.A(n289),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U431 (
	.Z(n289),
	.A(n95),
	.B(n440),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U433 (
	.Z(n326),
	.A(ready),
	.B(n3),
	.C(slave_acknowledged), 
	.VSS(VSS), 
	.VDD(VDD));
   i2c i2c_module (
	.data({ net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324 }),
	.addr({ slave_addr[6],
		net27324,
		net27324,
		slave_addr[3],
		slave_addr[2],
		slave_addr[1],
		slave_addr[0] }),
	.clk(FE_OFN40_i2c_clk),
	.rst(rst),
	.start(start),
	.two_bytes(two_bytes),
	.rw(rw),
	.sda_in(sda_in),
	.scl_in(scl_in),
	.sda_out(sda_out),
	.scl_out(scl_out),
	.read_data({ exponent,
		fractional }),
	.ready(ready),
	.got_acknowledge(slave_acknowledged),
	.FE_OFN21_fractional_9(FE_OFN101_fractional_9),
	.FE_OFN22_fractional_10(FE_OFN133_fractional_10),
	.sda_en(sda_en), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_control_DW_div_uns_0 div_62 (
	.a({ \sll_62/ML_int[4][15] ,
		\sll_62/ML_int[4][14] ,
		\sll_62/ML_int[4][13] ,
		\sll_62/ML_int[4][12] ,
		\sll_62/ML_int[4][11] ,
		\sll_62/ML_int[4][10] ,
		\sll_62/ML_int[4][9] ,
		\sll_62/ML_int[4][8] ,
		\sll_62/ML_int[4][7] ,
		\sll_62/ML_int[4][6] ,
		\sll_62/ML_int[4][5] ,
		\sll_62/ML_int[4][4] ,
		\sll_62/ML_int[4][3] ,
		\sll_62/ML_int[4][2] ,
		net27324,
		net27324 }),
	.b({ n340,
		n340,
		net27324,
		net27324,
		n340,
		net27324,
		net27324 }),
	.quotient({ SYNOPSYS_UNCONNECTED__0,
		SYNOPSYS_UNCONNECTED__1,
		SYNOPSYS_UNCONNECTED__2,
		SYNOPSYS_UNCONNECTED__3,
		SYNOPSYS_UNCONNECTED__4,
		SYNOPSYS_UNCONNECTED__5,
		lsb_size[9],
		lsb_size[8],
		lsb_size[7],
		lsb_size[6],
		lsb_size[5],
		lsb_size[4],
		lsb_size[3],
		lsb_size[2],
		lsb_size[1],
		lsb_size[0] }), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_control_DW02_mult_0 mult_63 (
	.A({ net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		net27324,
		lsb_size[9],
		lsb_size[8],
		lsb_size[7],
		lsb_size[6],
		lsb_size[5],
		lsb_size[4],
		lsb_size[3],
		lsb_size[2],
		lsb_size[1],
		lsb_size[0] }),
	.B({ fractional[11],
		FE_OFN133_fractional_10,
		FE_OFN101_fractional_9,
		fractional[8],
		fractional[7],
		fractional[6],
		fractional[5],
		fractional[4],
		fractional[3],
		fractional[2],
		fractional[1],
		fractional[0] }),
	.TC(net27324),
	.PRODUCT({ SYNOPSYS_UNCONNECTED__6,
		SYNOPSYS_UNCONNECTED__7,
		SYNOPSYS_UNCONNECTED__8,
		SYNOPSYS_UNCONNECTED__9,
		SYNOPSYS_UNCONNECTED__10,
		SYNOPSYS_UNCONNECTED__11,
		SYNOPSYS_UNCONNECTED__12,
		SYNOPSYS_UNCONNECTED__13,
		SYNOPSYS_UNCONNECTED__14,
		SYNOPSYS_UNCONNECTED__15,
		SYNOPSYS_UNCONNECTED__16,
		SYNOPSYS_UNCONNECTED__17,
		calulated_lux }), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U8 (
	.Z(n4),
	.A(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n119),
	.A(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n5),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U37 (
	.Z(n18),
	.A(ready), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U53 (
	.Z(n217),
	.A(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U72 (
	.Z(\sll_62/ML_int[4][8] ),
	.A(\sll_62/ML_int[3][0] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U84 (
	.Z(\sll_62/ML_int[4][9] ),
	.A(\sll_62/ML_int[3][1] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U87 (
	.Z(\sll_62/ML_int[4][10] ),
	.A(n51),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U90 (
	.Z(n51),
	.A(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U93 (
	.Z(\sll_62/ML_int[4][13] ),
	.A(\sll_62/ML_int[3][5] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U97 (
	.Z(\sll_62/ML_int[4][11] ),
	.A(n37),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U182 (
	.Z(n37),
	.A(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U211 (
	.Z(n64),
	.A(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U263 (
	.Z(n1),
	.A(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U369 (
	.Z(\sll_62/ML_int[4][14] ),
	.A(\sll_62/ML_int[3][6] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U423 (
	.Z(\sll_62/ML_int[4][15] ),
	.A(\sll_62/ML_int[3][7] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U425 (
	.Z(n89),
	.A(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U428 (
	.Z(n96),
	.A(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U430 (
	.Z(n36),
	.A(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U432 (
	.Z(n97),
	.A(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U434 (
	.Z(n341),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U435 (
	.Z(n181),
	.A(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U436 (
	.Z(n438),
	.A(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U437 (
	.Z(\sll_62/ML_int[4][12] ),
	.A(\sll_62/ML_int[3][4] ),
	.B(exponent[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U438 (
	.Z(n62),
	.A(exponent[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U439 (
	.Z(\sll_62/ML_int[3][6] ),
	.A(\sll_62/ML_int[2][2] ),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U440 (
	.Z(\sll_62/ML_int[3][5] ),
	.A(\sll_62/ML_int[2][1] ),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U441 (
	.Z(\sll_62/ML_int[3][7] ),
	.A(\sll_62/ML_int[2][3] ),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U442 (
	.Z(\sll_62/ML_int[3][4] ),
	.A(\sll_62/ML_int[2][0] ),
	.B(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U443 (
	.Z(\sll_62/ML_int[2][3] ),
	.A(exponent[0]),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U444 (
	.Z(\sll_62/ML_int[2][2] ),
	.A(n62),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U445 (
	.Z(n83),
	.A(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U446 (
	.Z(n2),
	.A(FE_OFN40_i2c_clk), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U447 (
	.Z(n59),
	.A(exponent[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U448 (
	.Z(n63),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U449 (
	.Z(n440),
	.A(state[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U450 (
	.Z(n161),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U451 (
	.Z(n95),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U452 (
	.Z(n98),
	.A(n218), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U453 (
	.Z(n439),
	.A(state[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U454 (
	.Z(n30),
	.A(n326), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U455 (
	.Z(n3),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U456 (
	.Z(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE0 U457 (
	.Z(net27324), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U458 (
	.Z(\sll_62/ML_int[2][0] ),
	.A(exponent[0]),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U459 (
	.Z(\sll_62/ML_int[2][1] ),
	.A(n62),
	.B(exponent[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U460 (
	.Z(\sll_62/ML_int[3][0] ),
	.A(n59),
	.B(\sll_62/ML_int[2][0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U461 (
	.Z(\sll_62/ML_int[3][1] ),
	.A(n59),
	.B(\sll_62/ML_int[2][1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U462 (
	.Z(n441),
	.A(\sll_62/ML_int[2][2] ),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U463 (
	.Z(n442),
	.A(\sll_62/ML_int[2][3] ),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U464 (
	.Z(\sll_62/ML_int[4][2] ),
	.A(exponent[3]),
	.B(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U465 (
	.Z(\sll_62/ML_int[4][3] ),
	.A(exponent[3]),
	.B(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U466 (
	.Z(\sll_62/ML_int[4][4] ),
	.A(\sll_62/ML_int[3][4] ),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U467 (
	.Z(\sll_62/ML_int[4][5] ),
	.A(\sll_62/ML_int[3][5] ),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U468 (
	.Z(\sll_62/ML_int[4][6] ),
	.A(\sll_62/ML_int[3][6] ),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U469 (
	.Z(\sll_62/ML_int[4][7] ),
	.A(\sll_62/ML_int[3][7] ),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp2_0 (
	A, 
	B, 
	LEQ, 
	TC, 
	LT_LE, 
	GE_GT, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input LEQ;
   input TC;
   output LT_LE;
   output GE_GT;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;

   // Module instantiations
   INVX2 U1 (
	.Z(n13),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n15),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n14),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n12),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n10),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n8),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n6),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n1),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n3),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n5),
	.A(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n11),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n9),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n7),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n2),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n4),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(LT_LE),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n17),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n19),
	.A(A[15]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n18),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n21),
	.A(B[14]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n20),
	.A(n22),
	.B(n23),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n24),
	.A(n5),
	.B(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n23),
	.A(n25),
	.B(n26),
	.C(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n27),
	.A(B[13]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n26),
	.A(B[12]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n25),
	.A(n28),
	.B(n29),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n30),
	.A(n3),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n29),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n33),
	.A(B[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n32),
	.A(B[10]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n31),
	.A(n34),
	.B(n35),
	.C(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n36),
	.A(A[9]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n35),
	.A(n37),
	.B(n38),
	.C(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U34 (
	.Z(n39),
	.A(n15),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n38),
	.A(B[8]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n37),
	.A(n40),
	.B(n41),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n42),
	.A(n6),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n41),
	.A(n43),
	.B(n44),
	.C(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n45),
	.A(B[7]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n44),
	.A(B[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n43),
	.A(n46),
	.B(n47),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U42 (
	.Z(n48),
	.A(n8),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n47),
	.A(n49),
	.B(n50),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n51),
	.A(B[5]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n50),
	.A(B[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n49),
	.A(n52),
	.B(n53),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U47 (
	.Z(n54),
	.A(n10),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n53),
	.A(n55),
	.B(n56),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n57),
	.A(B[3]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n56),
	.A(B[2]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n55),
	.A(n58),
	.B(n59),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U52 (
	.Z(n60),
	.A(n12),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n59),
	.A(B[1]),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U54 (
	.Z(n61),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n58),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n62),
	.A(B[0]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n52),
	.A(n11),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n46),
	.A(n9),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n40),
	.A(n7),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U60 (
	.Z(n34),
	.A(n1),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n28),
	.A(n2),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n22),
	.A(n4),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U63 (
	.Z(n16),
	.A(n14),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp2_1 (
	A, 
	B, 
	LEQ, 
	TC, 
	LT_LE, 
	GE_GT, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input LEQ;
   input TC;
   output LT_LE;
   output GE_GT;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;

   // Module instantiations
   INVX2 U1 (
	.Z(n13),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n15),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n14),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n12),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n10),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n8),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n6),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n1),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n3),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n5),
	.A(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n11),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n9),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n7),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n2),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n4),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(LT_LE),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n17),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n19),
	.A(A[15]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n18),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n21),
	.A(B[14]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n20),
	.A(n22),
	.B(n23),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n24),
	.A(n5),
	.B(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n23),
	.A(n25),
	.B(n26),
	.C(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n27),
	.A(B[13]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n26),
	.A(B[12]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n25),
	.A(n28),
	.B(n29),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n30),
	.A(n3),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n29),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n33),
	.A(B[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n32),
	.A(B[10]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n31),
	.A(n34),
	.B(n35),
	.C(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n36),
	.A(A[9]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n35),
	.A(n37),
	.B(n38),
	.C(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U34 (
	.Z(n39),
	.A(n15),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n38),
	.A(B[8]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n37),
	.A(n40),
	.B(n41),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n42),
	.A(n6),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n41),
	.A(n43),
	.B(n44),
	.C(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n45),
	.A(B[7]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n44),
	.A(B[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n43),
	.A(n46),
	.B(n47),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U42 (
	.Z(n48),
	.A(n8),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n47),
	.A(n49),
	.B(n50),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n51),
	.A(B[5]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n50),
	.A(B[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n49),
	.A(n52),
	.B(n53),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U47 (
	.Z(n54),
	.A(n10),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n53),
	.A(n55),
	.B(n56),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n57),
	.A(B[3]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n56),
	.A(B[2]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n55),
	.A(n58),
	.B(n59),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U52 (
	.Z(n60),
	.A(n12),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n59),
	.A(B[1]),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U54 (
	.Z(n61),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n58),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n62),
	.A(B[0]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n52),
	.A(n11),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n46),
	.A(n9),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n40),
	.A(n7),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U60 (
	.Z(n34),
	.A(n1),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n28),
	.A(n2),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n22),
	.A(n4),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U63 (
	.Z(n16),
	.A(n14),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp2_2 (
	A, 
	B, 
	LEQ, 
	TC, 
	LT_LE, 
	GE_GT, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input LEQ;
   input TC;
   output LT_LE;
   output GE_GT;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;

   // Module instantiations
   INVX2 U1 (
	.Z(n13),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n15),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n14),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n12),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n10),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n8),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n6),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n1),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n3),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n11),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n9),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n7),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n2),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n4),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(LT_LE),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n17),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n19),
	.A(A[15]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n18),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n21),
	.A(B[14]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n20),
	.A(n22),
	.B(n23),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n24),
	.A(n5),
	.B(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n23),
	.A(n25),
	.B(n26),
	.C(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n27),
	.A(B[13]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n26),
	.A(B[12]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n25),
	.A(n28),
	.B(n29),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n30),
	.A(n3),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n29),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n33),
	.A(B[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n32),
	.A(B[10]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n31),
	.A(n34),
	.B(n35),
	.C(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n36),
	.A(A[9]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n35),
	.A(n37),
	.B(n38),
	.C(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U34 (
	.Z(n39),
	.A(n15),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n38),
	.A(B[8]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n37),
	.A(n40),
	.B(n41),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n42),
	.A(n6),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n41),
	.A(n43),
	.B(n44),
	.C(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n45),
	.A(B[7]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n44),
	.A(B[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n43),
	.A(n46),
	.B(n47),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U42 (
	.Z(n48),
	.A(n8),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n47),
	.A(n49),
	.B(n50),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n51),
	.A(B[5]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n50),
	.A(B[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n49),
	.A(n52),
	.B(n53),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U47 (
	.Z(n54),
	.A(n10),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n53),
	.A(n55),
	.B(n56),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n57),
	.A(B[3]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n56),
	.A(B[2]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n55),
	.A(n58),
	.B(n59),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U52 (
	.Z(n60),
	.A(n12),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n59),
	.A(B[1]),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U54 (
	.Z(n61),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n58),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n62),
	.A(B[0]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n52),
	.A(n11),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n46),
	.A(n9),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n40),
	.A(n7),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U60 (
	.Z(n34),
	.A(n1),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n28),
	.A(n2),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n22),
	.A(n4),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U63 (
	.Z(n16),
	.A(n14),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp2_3 (
	A, 
	B, 
	LEQ, 
	TC, 
	LT_LE, 
	GE_GT, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input LEQ;
   input TC;
   output LT_LE;
   output GE_GT;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;

   // Module instantiations
   INVX2 U1 (
	.Z(n13),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n15),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n14),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n12),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n10),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n8),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n6),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n1),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n3),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n11),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n9),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n7),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n2),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n4),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(LT_LE),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n17),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n19),
	.A(A[15]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n18),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n21),
	.A(B[14]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U21 (
	.Z(n20),
	.A(n22),
	.B(n23),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n24),
	.A(n5),
	.B(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n23),
	.A(n25),
	.B(n26),
	.C(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n27),
	.A(B[13]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n26),
	.A(B[12]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n25),
	.A(n28),
	.B(n29),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n30),
	.A(n3),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n29),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n33),
	.A(B[11]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n32),
	.A(B[10]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n31),
	.A(n34),
	.B(n35),
	.C(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n36),
	.A(A[9]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n35),
	.A(n37),
	.B(n38),
	.C(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U34 (
	.Z(n39),
	.A(n15),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n38),
	.A(B[8]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n37),
	.A(n40),
	.B(n41),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n42),
	.A(n6),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n41),
	.A(n43),
	.B(n44),
	.C(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n45),
	.A(B[7]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n44),
	.A(B[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n43),
	.A(n46),
	.B(n47),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U42 (
	.Z(n48),
	.A(n8),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n47),
	.A(n49),
	.B(n50),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n51),
	.A(B[5]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n50),
	.A(B[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n49),
	.A(n52),
	.B(n53),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U47 (
	.Z(n54),
	.A(n10),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n53),
	.A(n55),
	.B(n56),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n57),
	.A(B[3]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n56),
	.A(B[2]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n55),
	.A(n58),
	.B(n59),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U52 (
	.Z(n60),
	.A(n12),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n59),
	.A(B[1]),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U54 (
	.Z(n61),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n58),
	.A(A[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n62),
	.A(B[0]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n52),
	.A(n11),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n46),
	.A(n9),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n40),
	.A(n7),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U60 (
	.Z(n34),
	.A(n1),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n28),
	.A(n2),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n22),
	.A(n4),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U63 (
	.Z(n16),
	.A(n14),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_add_0 (
	A, 
	B, 
	CI, 
	SUM, 
	CO, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] SUM;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;

   // Module instantiations
   INVX2 U1 (
	.Z(n5),
	.A(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n6),
	.A(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n4),
	.A(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n12),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n11),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n10),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n8),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n7),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(SUM[9]),
	.A(n13),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(n13),
	.A(n9),
	.B(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[8]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n15),
	.A(B[8]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[7]),
	.A(n16),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(n16),
	.A(n10),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(SUM[6]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(n18),
	.A(B[6]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[5]),
	.A(n19),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n19),
	.A(n11),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[4]),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n21),
	.A(B[4]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U25 (
	.Z(SUM[3]),
	.A(n22),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(n22),
	.A(n12),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U27 (
	.Z(SUM[2]),
	.A(n23),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n24),
	.A(B[2]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U29 (
	.Z(SUM[1]),
	.A(n25),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(n26),
	.A(B[1]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U31 (
	.Z(SUM[15]),
	.A(n27),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(n28),
	.A(B[15]),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n27),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n30),
	.A(B[14]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U35 (
	.Z(n31),
	.A(n32),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n29),
	.A(A[14]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(SUM[14]),
	.A(n32),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(n33),
	.A(B[14]),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n32),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n35),
	.A(B[13]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n36),
	.A(n1),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n34),
	.A(A[13]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U43 (
	.Z(SUM[13]),
	.A(n38),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n37),
	.A(n39),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n40),
	.A(B[12]),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n41),
	.A(n42),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n39),
	.A(A[12]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n38),
	.A(n7),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U49 (
	.Z(SUM[12]),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n43),
	.A(B[12]),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n42),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n45),
	.A(B[11]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n46),
	.A(n2),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n44),
	.A(A[11]),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(SUM[11]),
	.A(n48),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n47),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n50),
	.A(B[10]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n51),
	.A(n52),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n49),
	.A(A[10]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n48),
	.A(n8),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U61 (
	.Z(SUM[10]),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n53),
	.A(B[10]),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n52),
	.A(n54),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n55),
	.A(B[9]),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n56),
	.A(n3),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n54),
	.A(A[9]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n57),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n59),
	.A(B[8]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U69 (
	.Z(n60),
	.A(n14),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n58),
	.A(A[8]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n14),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n62),
	.A(B[7]),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n63),
	.A(n4),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n61),
	.A(A[7]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n64),
	.A(n65),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n66),
	.A(B[6]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n67),
	.A(n17),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n65),
	.A(A[6]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n17),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n69),
	.A(B[5]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n70),
	.A(n5),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n68),
	.A(A[5]),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n71),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n73),
	.A(B[4]),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n74),
	.A(n20),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n72),
	.A(A[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n20),
	.A(n75),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n76),
	.A(B[3]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n77),
	.A(n6),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n75),
	.A(A[3]),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n78),
	.A(n79),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n80),
	.A(B[2]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n81),
	.A(n23),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n79),
	.A(A[2]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n23),
	.A(n82),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n83),
	.A(B[1]),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n84),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n82),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U99 (
	.Z(n25),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U100 (
	.Z(SUM[0]),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_add_1 (
	A, 
	B, 
	CI, 
	SUM, 
	CO, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] SUM;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;

   // Module instantiations
   INVX2 U1 (
	.Z(n5),
	.A(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n6),
	.A(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n4),
	.A(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n12),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n11),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n10),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n8),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n7),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(SUM[9]),
	.A(n13),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(n13),
	.A(n9),
	.B(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[8]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n15),
	.A(B[8]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[7]),
	.A(n16),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(n16),
	.A(n10),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(SUM[6]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(n18),
	.A(B[6]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[5]),
	.A(n19),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n19),
	.A(n11),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[4]),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n21),
	.A(B[4]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U25 (
	.Z(SUM[3]),
	.A(n22),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(n22),
	.A(n12),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U27 (
	.Z(SUM[2]),
	.A(n23),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n24),
	.A(B[2]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U29 (
	.Z(SUM[1]),
	.A(n25),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(n26),
	.A(B[1]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U31 (
	.Z(SUM[15]),
	.A(n27),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(n28),
	.A(B[15]),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n27),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n30),
	.A(B[14]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U35 (
	.Z(n31),
	.A(n32),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n29),
	.A(A[14]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(SUM[14]),
	.A(n32),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(n33),
	.A(B[14]),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n32),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n35),
	.A(B[13]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n36),
	.A(n1),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n34),
	.A(A[13]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U43 (
	.Z(SUM[13]),
	.A(n38),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n37),
	.A(n39),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n40),
	.A(B[12]),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n41),
	.A(n42),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n39),
	.A(A[12]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n38),
	.A(n7),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U49 (
	.Z(SUM[12]),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n43),
	.A(B[12]),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n42),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n45),
	.A(B[11]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n46),
	.A(n2),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n44),
	.A(A[11]),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(SUM[11]),
	.A(n48),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n47),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n50),
	.A(B[10]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n51),
	.A(n52),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n49),
	.A(A[10]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n48),
	.A(n8),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U61 (
	.Z(SUM[10]),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n53),
	.A(B[10]),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n52),
	.A(n54),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n55),
	.A(B[9]),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n56),
	.A(n3),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n54),
	.A(A[9]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n57),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n59),
	.A(B[8]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U69 (
	.Z(n60),
	.A(n14),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n58),
	.A(A[8]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n14),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n62),
	.A(B[7]),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n63),
	.A(n4),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n61),
	.A(A[7]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n64),
	.A(n65),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n66),
	.A(B[6]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n67),
	.A(n17),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n65),
	.A(A[6]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n17),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n69),
	.A(B[5]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n70),
	.A(n5),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n68),
	.A(A[5]),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n71),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n73),
	.A(B[4]),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n74),
	.A(n20),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n72),
	.A(A[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n20),
	.A(n75),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n76),
	.A(B[3]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n77),
	.A(n6),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n75),
	.A(A[3]),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n78),
	.A(n79),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n80),
	.A(B[2]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n81),
	.A(n23),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n79),
	.A(A[2]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n23),
	.A(n82),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n83),
	.A(B[1]),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n84),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n82),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U99 (
	.Z(n25),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U100 (
	.Z(SUM[0]),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_add_2 (
	A, 
	B, 
	CI, 
	SUM, 
	CO, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] SUM;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;

   // Module instantiations
   INVX2 U1 (
	.Z(n5),
	.A(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n6),
	.A(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n4),
	.A(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n12),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n11),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n10),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n8),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n7),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(SUM[9]),
	.A(n13),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(n13),
	.A(n9),
	.B(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[8]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n15),
	.A(B[8]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[7]),
	.A(n16),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(n16),
	.A(n10),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(SUM[6]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(n18),
	.A(B[6]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[5]),
	.A(n19),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n19),
	.A(n11),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[4]),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n21),
	.A(B[4]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U25 (
	.Z(SUM[3]),
	.A(n22),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(n22),
	.A(n12),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U27 (
	.Z(SUM[2]),
	.A(n23),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n24),
	.A(B[2]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U29 (
	.Z(SUM[1]),
	.A(n25),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(n26),
	.A(B[1]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U31 (
	.Z(SUM[15]),
	.A(n27),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(n28),
	.A(B[15]),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n27),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n30),
	.A(B[14]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U35 (
	.Z(n31),
	.A(n32),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n29),
	.A(A[14]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(SUM[14]),
	.A(n32),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(n33),
	.A(B[14]),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n32),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n35),
	.A(B[13]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n36),
	.A(n1),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n34),
	.A(A[13]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U43 (
	.Z(SUM[13]),
	.A(n38),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n37),
	.A(n39),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n40),
	.A(B[12]),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n41),
	.A(n42),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n39),
	.A(A[12]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n38),
	.A(n7),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U49 (
	.Z(SUM[12]),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n43),
	.A(B[12]),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n42),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n45),
	.A(B[11]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n46),
	.A(n2),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n44),
	.A(A[11]),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(SUM[11]),
	.A(n48),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n47),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n50),
	.A(B[10]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n51),
	.A(n52),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n49),
	.A(A[10]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n48),
	.A(n8),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U61 (
	.Z(SUM[10]),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n53),
	.A(B[10]),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n52),
	.A(n54),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n55),
	.A(B[9]),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n56),
	.A(n3),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n54),
	.A(A[9]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n57),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n59),
	.A(B[8]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U69 (
	.Z(n60),
	.A(n14),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n58),
	.A(A[8]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n14),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n62),
	.A(B[7]),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n63),
	.A(n4),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n61),
	.A(A[7]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n64),
	.A(n65),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n66),
	.A(B[6]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n67),
	.A(n17),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n65),
	.A(A[6]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n17),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n69),
	.A(B[5]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n70),
	.A(n5),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n68),
	.A(A[5]),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n71),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n73),
	.A(B[4]),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n74),
	.A(n20),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n72),
	.A(A[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n20),
	.A(n75),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n76),
	.A(B[3]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n77),
	.A(n6),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n75),
	.A(A[3]),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n78),
	.A(n79),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n80),
	.A(B[2]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n81),
	.A(n23),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n79),
	.A(A[2]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n23),
	.A(n82),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n83),
	.A(B[1]),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n84),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n82),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U99 (
	.Z(n25),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U100 (
	.Z(SUM[0]),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_add_3 (
	A, 
	B, 
	CI, 
	SUM, 
	CO, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] SUM;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;

   // Module instantiations
   INVX2 U1 (
	.Z(n5),
	.A(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n6),
	.A(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n4),
	.A(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n12),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n11),
	.A(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n10),
	.A(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n8),
	.A(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n7),
	.A(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(SUM[9]),
	.A(n13),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(n13),
	.A(n9),
	.B(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[8]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n15),
	.A(B[8]),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[7]),
	.A(n16),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(n16),
	.A(n10),
	.B(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(SUM[6]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(n18),
	.A(B[6]),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[5]),
	.A(n19),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n19),
	.A(n11),
	.B(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[4]),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n21),
	.A(B[4]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U25 (
	.Z(SUM[3]),
	.A(n22),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(n22),
	.A(n12),
	.B(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U27 (
	.Z(SUM[2]),
	.A(n23),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n24),
	.A(B[2]),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U29 (
	.Z(SUM[1]),
	.A(n25),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(n26),
	.A(B[1]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U31 (
	.Z(SUM[15]),
	.A(n27),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(n28),
	.A(B[15]),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n27),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n30),
	.A(B[14]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U35 (
	.Z(n31),
	.A(n32),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n29),
	.A(A[14]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(SUM[14]),
	.A(n32),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(n33),
	.A(B[14]),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n32),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n35),
	.A(B[13]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n36),
	.A(n1),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n34),
	.A(A[13]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U43 (
	.Z(SUM[13]),
	.A(n38),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n37),
	.A(n39),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n40),
	.A(B[12]),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n41),
	.A(n42),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n39),
	.A(A[12]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n38),
	.A(n7),
	.B(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U49 (
	.Z(SUM[12]),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n43),
	.A(B[12]),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n42),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n45),
	.A(B[11]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n46),
	.A(n2),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n44),
	.A(A[11]),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U55 (
	.Z(SUM[11]),
	.A(n48),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n47),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n50),
	.A(B[10]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n51),
	.A(n52),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n49),
	.A(A[10]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n48),
	.A(n8),
	.B(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U61 (
	.Z(SUM[10]),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n53),
	.A(B[10]),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n52),
	.A(n54),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n55),
	.A(B[9]),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n56),
	.A(n3),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n54),
	.A(A[9]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n57),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n59),
	.A(B[8]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U69 (
	.Z(n60),
	.A(n14),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n58),
	.A(A[8]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n14),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n62),
	.A(B[7]),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n63),
	.A(n4),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n61),
	.A(A[7]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n64),
	.A(n65),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n66),
	.A(B[6]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n67),
	.A(n17),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n65),
	.A(A[6]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n17),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n69),
	.A(B[5]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n70),
	.A(n5),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n68),
	.A(A[5]),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n71),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n73),
	.A(B[4]),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n74),
	.A(n20),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n72),
	.A(A[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n20),
	.A(n75),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n76),
	.A(B[3]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n77),
	.A(n6),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n75),
	.A(A[3]),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n78),
	.A(n79),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n80),
	.A(B[2]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n81),
	.A(n23),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n79),
	.A(A[2]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n23),
	.A(n82),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n83),
	.A(B[1]),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n84),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n82),
	.A(A[1]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U99 (
	.Z(n25),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U100 (
	.Z(SUM[0]),
	.A(B[0]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp6_0 (
	A, 
	B, 
	TC, 
	LT, 
	GT, 
	EQ, 
	LE, 
	GE, 
	NE, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input TC;
   output LT;
   output GT;
   output EQ;
   output LE;
   output GE;
   output NE;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;

   // Module instantiations
   INVX2 U1 (
	.Z(n3),
	.A(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U2 (
	.Z(n61),
	.A(n1),
	.B(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U3 (
	.Z(n1),
	.A(n63),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n17),
	.A(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n6),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n8),
	.A(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n7),
	.A(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n5),
	.A(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n4),
	.A(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n16),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n15),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n14),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n13),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n12),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n11),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n10),
	.A(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(LT),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n19),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n20),
	.A(n22),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n23),
	.A(n3),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n22),
	.A(n24),
	.B(n25),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n24),
	.A(n27),
	.B(n28),
	.C(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U25 (
	.Z(n27),
	.A(n30),
	.B(n31),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n30),
	.A(n33),
	.B(n34),
	.C(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U27 (
	.Z(n33),
	.A(n36),
	.B(n37),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n36),
	.A(n39),
	.B(n40),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n39),
	.A(n42),
	.B(n43),
	.C(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n42),
	.A(n45),
	.B(n46),
	.C(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n45),
	.A(n48),
	.B(n49),
	.C(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n48),
	.A(n51),
	.B(n52),
	.C(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n51),
	.A(n54),
	.B(n55),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U34 (
	.Z(n54),
	.A(n57),
	.B(n58),
	.C(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U35 (
	.Z(n57),
	.A(n60),
	.B(n61),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U36 (
	.Z(n60),
	.A(n17),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U37 (
	.Z(n63),
	.A(n10),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(GT),
	.A(n21),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n64),
	.A(n65),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U40 (
	.Z(n18),
	.A(n2),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n65),
	.A(n66),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n67),
	.A(A[14]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U43 (
	.Z(n66),
	.A(n68),
	.B(n29),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(n26),
	.A(A[14]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U45 (
	.Z(n29),
	.A(n4),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n68),
	.A(n25),
	.B(n69),
	.C(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n70),
	.A(n71),
	.B(n35),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U48 (
	.Z(n32),
	.A(n69),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n28),
	.A(B[12]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U50 (
	.Z(n35),
	.A(n5),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n71),
	.A(n31),
	.B(n72),
	.C(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U52 (
	.Z(n73),
	.A(n74),
	.B(n41),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U53 (
	.Z(n38),
	.A(n72),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n34),
	.A(B[10]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U55 (
	.Z(n41),
	.A(n6),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U56 (
	.Z(n74),
	.A(n37),
	.B(n75),
	.C(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U57 (
	.Z(n76),
	.A(n77),
	.B(n47),
	.C(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U58 (
	.Z(n44),
	.A(n75),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n40),
	.A(B[8]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U60 (
	.Z(n47),
	.A(n7),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U61 (
	.Z(n77),
	.A(n43),
	.B(n78),
	.C(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U62 (
	.Z(n79),
	.A(n80),
	.B(n53),
	.C(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U63 (
	.Z(n50),
	.A(n78),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n46),
	.A(B[6]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U65 (
	.Z(n53),
	.A(n8),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n80),
	.A(n49),
	.B(n81),
	.C(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U67 (
	.Z(n82),
	.A(n83),
	.B(n59),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U68 (
	.Z(n56),
	.A(n81),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n52),
	.A(B[4]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U70 (
	.Z(n59),
	.A(n9),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U71 (
	.Z(n83),
	.A(n55),
	.B(n84),
	.C(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U72 (
	.Z(n85),
	.A(n86),
	.B(n87),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U73 (
	.Z(n62),
	.A(n84),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n58),
	.A(B[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n87),
	.A(B[1]),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U76 (
	.Z(n88),
	.A(n89),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n86),
	.A(n89),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n89),
	.A(A[0]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U79 (
	.Z(n84),
	.A(n16),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n55),
	.A(A[3]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U81 (
	.Z(n81),
	.A(n15),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n49),
	.A(A[5]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n78),
	.A(n14),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n43),
	.A(A[7]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n75),
	.A(n13),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n37),
	.A(A[9]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U87 (
	.Z(n72),
	.A(n12),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n31),
	.A(A[11]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U89 (
	.Z(n69),
	.A(n11),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n25),
	.A(A[13]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n21),
	.A(A[15]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar_DW01_cmp6_1 (
	A, 
	B, 
	TC, 
	LT, 
	GT, 
	EQ, 
	LE, 
	GE, 
	NE, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input TC;
   output LT;
   output GT;
   output EQ;
   output LE;
   output GE;
   output NE;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;

   // Module instantiations
   INVX2 U1 (
	.Z(n9),
	.A(B[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n2),
	.A(B[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n17),
	.A(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(B[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n1),
	.A(B[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n8),
	.A(B[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n7),
	.A(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n6),
	.A(B[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n4),
	.A(B[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n3),
	.A(B[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n16),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n15),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n14),
	.A(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n13),
	.A(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n12),
	.A(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n11),
	.A(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n10),
	.A(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(LT),
	.A(n18),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n19),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n20),
	.A(n22),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U21 (
	.Z(n23),
	.A(n2),
	.B(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U22 (
	.Z(n22),
	.A(n24),
	.B(n25),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n24),
	.A(n27),
	.B(n28),
	.C(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n27),
	.A(n30),
	.B(n31),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U25 (
	.Z(n30),
	.A(n33),
	.B(n34),
	.C(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n33),
	.A(n36),
	.B(n37),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U27 (
	.Z(n36),
	.A(n39),
	.B(n40),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n39),
	.A(n42),
	.B(n43),
	.C(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n42),
	.A(n45),
	.B(n46),
	.C(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n45),
	.A(n48),
	.B(n49),
	.C(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n48),
	.A(n51),
	.B(n52),
	.C(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n51),
	.A(n54),
	.B(n55),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n54),
	.A(n57),
	.B(n58),
	.C(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U34 (
	.Z(n57),
	.A(n60),
	.B(n61),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n61),
	.A(n63),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n63),
	.A(n64),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n60),
	.A(n17),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U38 (
	.Z(n64),
	.A(n10),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(GT),
	.A(n21),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n65),
	.A(n66),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U41 (
	.Z(n18),
	.A(n1),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n66),
	.A(n67),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n68),
	.A(A[14]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U44 (
	.Z(n67),
	.A(n69),
	.B(n29),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U45 (
	.Z(n26),
	.A(A[14]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n29),
	.A(n3),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n69),
	.A(n25),
	.B(n70),
	.C(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U48 (
	.Z(n71),
	.A(n72),
	.B(n35),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(n32),
	.A(n70),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n28),
	.A(B[12]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n35),
	.A(n4),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U52 (
	.Z(n72),
	.A(n31),
	.B(n73),
	.C(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U53 (
	.Z(n74),
	.A(n75),
	.B(n41),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U54 (
	.Z(n38),
	.A(n73),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n34),
	.A(B[10]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U56 (
	.Z(n41),
	.A(n5),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U57 (
	.Z(n75),
	.A(n37),
	.B(n76),
	.C(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U58 (
	.Z(n77),
	.A(n78),
	.B(n47),
	.C(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U59 (
	.Z(n44),
	.A(n76),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n40),
	.A(B[8]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n47),
	.A(n6),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U62 (
	.Z(n78),
	.A(n43),
	.B(n79),
	.C(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U63 (
	.Z(n80),
	.A(n81),
	.B(n53),
	.C(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U64 (
	.Z(n50),
	.A(n79),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n46),
	.A(B[6]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U66 (
	.Z(n53),
	.A(n7),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U67 (
	.Z(n81),
	.A(n49),
	.B(n82),
	.C(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n83),
	.A(n84),
	.B(n59),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U69 (
	.Z(n56),
	.A(n82),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n52),
	.A(B[4]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U71 (
	.Z(n59),
	.A(n8),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U72 (
	.Z(n84),
	.A(n55),
	.B(n85),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U73 (
	.Z(n86),
	.A(n87),
	.B(n88),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U74 (
	.Z(n62),
	.A(n85),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n58),
	.A(B[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n88),
	.A(B[1]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n89),
	.A(n90),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n87),
	.A(n90),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n90),
	.A(A[0]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U80 (
	.Z(n85),
	.A(n16),
	.B(B[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n55),
	.A(A[3]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U82 (
	.Z(n82),
	.A(n15),
	.B(B[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n49),
	.A(A[5]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U84 (
	.Z(n79),
	.A(n14),
	.B(B[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n43),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U86 (
	.Z(n76),
	.A(n13),
	.B(B[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n37),
	.A(A[9]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n73),
	.A(n12),
	.B(B[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n31),
	.A(A[11]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U90 (
	.Z(n70),
	.A(n11),
	.B(B[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n25),
	.A(A[13]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n21),
	.A(A[15]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module solar (
	th, 
	rst, 
	lsn, 
	lse, 
	lss, 
	lsw, 
	mn, 
	me, 
	ms, 
	mw, 
	clk, 
	VDD, 
	VSS);
   input [15:0] th;
   input rst;
   input [15:0] lsn;
   input [15:0] lse;
   input [15:0] lss;
   input [15:0] lsw;
   output mn;
   output me;
   output ms;
   output mw;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN138_solar_th_11;
   wire FE_OFN134_solar_th_13;
   wire FE_OFN61_solar_th_9;
   wire FE_OFN60_solar_th_10;
   wire initialized;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N46;
   wire N51;
   wire N56;
   wire N61;
   wire n10;
   wire n61;
   wire n24;
   wire n25;
   wire n26;
   wire n28;
   wire n29;
   wire n30;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n38;
   wire n39;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n52;
   wire n53;
   wire n54;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n8;
   wire n12;
   wire n13;
   wire [15:0] lsn_th;
   wire [15:0] lse_th;
   wire [15:0] lss_th;
   wire [15:0] lsw_th;
   wire [2:0] state;

   // Module instantiations
   BUFX1 FE_OFC138_solar_th_11 (
	.Z(FE_OFN138_solar_th_11),
	.A(th[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC134_solar_th_13 (
	.Z(FE_OFN134_solar_th_13),
	.A(th[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC61_solar_th_9 (
	.Z(FE_OFN61_solar_th_9),
	.A(th[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC60_solar_th_10 (
	.Z(FE_OFN60_solar_th_10),
	.A(th[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n61),
	.RESETB(n61),
	.SETB(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk),
	.D(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk),
	.D(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[2]  (
	.Q(state[2]),
	.CLK(clk),
	.D(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U3 (
	.Z(n58),
	.A(n24),
	.B(n25),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n26),
	.A(state[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U15 (
	.Z(n25),
	.A(N38),
	.B(n4),
	.C(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n28),
	.A(N35),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n24),
	.A(n30),
	.B(mw), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U18 (
	.Z(n30),
	.A(N61),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U19 (
	.Z(n59),
	.A(n32),
	.B(n33),
	.C(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U20 (
	.Z(n34),
	.A(n35),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U21 (
	.Z(n36),
	.A(n1),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U22 (
	.Z(n35),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U23 (
	.Z(n39),
	.A(N51),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n32),
	.A(n29),
	.B(n3),
	.C(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n29),
	.A(N37),
	.B(N36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U28 (
	.Z(n60),
	.A(n42),
	.B(n33),
	.C(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U29 (
	.Z(n43),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U30 (
	.Z(n45),
	.A(n1),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U31 (
	.Z(n44),
	.A(n47),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n41),
	.A(n48),
	.B(n8),
	.C(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U33 (
	.Z(n49),
	.A(rst),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U34 (
	.Z(n48),
	.A(state[2]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U35 (
	.Z(n47),
	.A(n50),
	.B(N35), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U36 (
	.Z(n50),
	.A(N36),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n33),
	.A(n52),
	.B(ms), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U39 (
	.Z(n52),
	.A(N56),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n42),
	.A(n53),
	.B(mn), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U41 (
	.Z(n53),
	.A(N46),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U45 (
	.Z(n54),
	.A(n12),
	.B(n13),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n38),
	.A(n8),
	.B(n13),
	.C(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n56),
	.A(n8),
	.B(n12),
	.C(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U54 (
	.Z(n57),
	.A(state[0]),
	.B(n13),
	.C(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   solar_DW01_cmp2_0 gt_52 (
	.A(lse_th),
	.B(lsw),
	.LEQ(n10),
	.TC(n10),
	.LT_LE(N38), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_cmp2_1 gt_51 (
	.A(lsn_th),
	.B(lss),
	.LEQ(n10),
	.TC(n10),
	.LT_LE(N37), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_cmp2_2 gt_50 (
	.A(lsw_th),
	.B(lse),
	.LEQ(n10),
	.TC(n10),
	.LT_LE(N36), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_cmp2_3 gt_49 (
	.A(lss_th),
	.B(lsn),
	.LEQ(n10),
	.TC(n10),
	.LT_LE(N35), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_add_0 add_21 (
	.A(lsw),
	.B({ th[15],
		th[14],
		FE_OFN134_solar_th_13,
		th[12],
		FE_OFN138_solar_th_11,
		FE_OFN60_solar_th_10,
		FE_OFN61_solar_th_9,
		th[8],
		th[7],
		th[6],
		th[5],
		th[4],
		th[3],
		th[2],
		th[1],
		th[0] }),
	.CI(n10),
	.SUM(lsw_th), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_add_1 add_20 (
	.A(lss),
	.B({ th[15],
		th[14],
		FE_OFN134_solar_th_13,
		th[12],
		FE_OFN138_solar_th_11,
		FE_OFN60_solar_th_10,
		FE_OFN61_solar_th_9,
		th[8],
		th[7],
		th[6],
		th[5],
		th[4],
		th[3],
		th[2],
		th[1],
		th[0] }),
	.CI(n10),
	.SUM(lss_th), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_add_2 add_19 (
	.A(lse),
	.B({ th[15],
		th[14],
		FE_OFN134_solar_th_13,
		th[12],
		FE_OFN138_solar_th_11,
		th[10],
		FE_OFN61_solar_th_9,
		th[8],
		th[7],
		th[6],
		th[5],
		th[4],
		th[3],
		th[2],
		th[1],
		th[0] }),
	.CI(n10),
	.SUM(lse_th), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_add_3 add_18 (
	.A(lsn),
	.B({ th[15],
		th[14],
		FE_OFN134_solar_th_13,
		th[12],
		FE_OFN138_solar_th_11,
		FE_OFN60_solar_th_10,
		FE_OFN61_solar_th_9,
		th[8],
		th[7],
		th[6],
		th[5],
		th[4],
		th[3],
		th[2],
		th[1],
		th[0] }),
	.CI(n10),
	.SUM(lsn_th), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_cmp6_0 r89 (
	.A(lse),
	.B(lsw),
	.TC(n10),
	.LT(N51),
	.GT(N61), 
	.VDD(VDD), 
	.VSS(VSS));
   solar_DW01_cmp6_1 r88 (
	.A(lsn),
	.B(lss),
	.TC(n10),
	.LT(N46),
	.GT(N56), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U4 (
	.Z(n3),
	.A(N35), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n2),
	.A(N37), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n4),
	.A(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(me),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n8),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n12),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n13),
	.A(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n5),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(ms),
	.A(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(mw),
	.A(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(mn),
	.A(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n1),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U42 (
	.Z(n61), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_rx (
	clk, 
	rst, 
	rx, 
	data, 
	data_ready, 
	FE_OFN2_rst_pad, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input rx;
   output [7:0] data;
   output data_ready;
   input FE_OFN2_rst_pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN5_rst_pad;
   wire initialized;
   wire N92;
   wire N93;
   wire N94;
   wire N95;
   wire N96;
   wire N97;
   wire N98;
   wire N99;
   wire n87;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n26;
   wire n27;
   wire n29;
   wire n31;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n1;
   wire n25;
   wire n28;
   wire n30;
   wire n32;
   wire n33;
   wire n75;
   wire n88;
   wire n89;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire [3:0] state;
   wire [7:0] count;

   // Module instantiations
   INVX1 FE_OFC5_rst_pad (
	.Z(FE_OFN5_rst_pad),
	.A(FE_OFN2_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n87),
	.RESETB(n87),
	.SETB(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk),
	.D(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk),
	.D(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(clk),
	.D(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[0]  (
	.Q(count[0]),
	.CLK(clk),
	.D(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[1]  (
	.Q(count[1]),
	.CLK(clk),
	.D(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[2]  (
	.Q(count[2]),
	.CLK(clk),
	.D(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(clk),
	.D(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(clk),
	.D(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[5]  (
	.Q(count[5]),
	.CLK(clk),
	.D(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(clk),
	.D(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[6]  (
	.Q(data[6]),
	.CLK(clk),
	.D(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[5]  (
	.Q(data[5]),
	.CLK(clk),
	.D(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[4]  (
	.Q(data[4]),
	.CLK(clk),
	.D(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[3]  (
	.Q(data[3]),
	.CLK(clk),
	.D(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[2]  (
	.Q(data[2]),
	.CLK(clk),
	.D(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[1]  (
	.Q(data[1]),
	.CLK(clk),
	.D(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[0]  (
	.Q(data[0]),
	.CLK(clk),
	.D(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[7]  (
	.Q(data[7]),
	.CLK(clk),
	.D(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n77),
	.A(n2),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n3),
	.A(N98),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n2),
	.A(count[6]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n78),
	.A(n5),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n6),
	.A(N97),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n5),
	.A(count[5]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n79),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n8),
	.A(N96),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n7),
	.A(count[4]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n80),
	.A(n9),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n10),
	.A(N95),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n9),
	.A(count[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n81),
	.A(n11),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n12),
	.A(N94),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n11),
	.A(count[2]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n82),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n14),
	.A(N93),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n13),
	.A(count[1]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n83),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n16),
	.A(N92),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n15),
	.A(count[0]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n84),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n18),
	.A(N99),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U26 (
	.Z(n4),
	.A(n19),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n17),
	.A(count[7]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n85),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n21),
	.A(n22),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n22),
	.A(n19),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n23),
	.A(initialized),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n24),
	.A(n98),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U33 (
	.Z(n26),
	.A(rx),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U34 (
	.Z(n19),
	.A(n27),
	.B(n99),
	.C(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(n29),
	.A(initialized),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U36 (
	.Z(n27),
	.A(count[0]),
	.B(n100),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U37 (
	.Z(n31),
	.A(n101),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n20),
	.A(state[0]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n86),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n35),
	.A(initialized),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n36),
	.A(n98),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n34),
	.A(state[1]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U45 (
	.Z(data_ready),
	.A(n99),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n90),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n39),
	.A(data[7]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U49 (
	.Z(n38),
	.A(n41),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U50 (
	.Z(n40),
	.A(n42),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U51 (
	.Z(n37),
	.A(count[1]),
	.B(count[0]),
	.C(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n91),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U53 (
	.Z(n45),
	.A(n46),
	.B(n42),
	.C(data[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U54 (
	.Z(n44),
	.A(n46),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n46),
	.A(n47),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n92),
	.A(n48),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U57 (
	.Z(n49),
	.A(n50),
	.B(n42),
	.C(data[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U58 (
	.Z(n48),
	.A(n50),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n50),
	.A(n51),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n93),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U61 (
	.Z(n53),
	.A(n54),
	.B(n42),
	.C(data[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n52),
	.A(n54),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n54),
	.A(n55),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U64 (
	.Z(n43),
	.A(n56),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n94),
	.A(n57),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U67 (
	.Z(n58),
	.A(n59),
	.B(n42),
	.C(data[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U68 (
	.Z(n57),
	.A(n59),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n59),
	.A(count[1]),
	.B(count[0]),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n95),
	.A(n61),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U71 (
	.Z(n62),
	.A(n63),
	.B(n42),
	.C(data[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n61),
	.A(n63),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n63),
	.A(n60),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U74 (
	.Z(n47),
	.A(n101),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n96),
	.A(n64),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U76 (
	.Z(n65),
	.A(n66),
	.B(n42),
	.C(data[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n64),
	.A(n66),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n66),
	.A(n60),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U79 (
	.Z(n51),
	.A(count[0]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n97),
	.A(n67),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n68),
	.A(n69),
	.B(n42),
	.C(data[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n42),
	.A(n1),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n70),
	.A(initialized),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U86 (
	.Z(n67),
	.A(n69),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U87 (
	.Z(n41),
	.A(initialized),
	.B(n71),
	.C(rx), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n71),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n69),
	.A(n60),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U90 (
	.Z(n55),
	.A(count[1]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U91 (
	.Z(n60),
	.A(n56),
	.B(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U92 (
	.Z(n56),
	.A(state[0]),
	.B(n100),
	.C(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U93 (
	.Z(n72),
	.A(state[1]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U95 (
	.Z(n73),
	.A(n74),
	.B(n88),
	.C(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U96 (
	.Z(n76),
	.A(count[4]),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U98 (
	.Z(n74),
	.A(count[7]),
	.B(count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U42 (
	.Z(n1),
	.A(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n98),
	.A(data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(N92),
	.A(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U65 (
	.Z(n101),
	.A(count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U80 (
	.Z(n102),
	.A(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U85 (
	.Z(n89),
	.A(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U94 (
	.Z(n88),
	.A(count[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U97 (
	.Z(n99),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U99 (
	.Z(n100),
	.A(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U100 (
	.Z(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U101 (
	.Z(N93),
	.A(count[1]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n25),
	.A(count[1]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U103 (
	.Z(N94),
	.A(n102),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n28),
	.A(count[1]),
	.B(count[0]),
	.C(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U105 (
	.Z(N95),
	.A(count[3]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U106 (
	.Z(n30),
	.A(n89),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U107 (
	.Z(N96),
	.A(count[4]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U108 (
	.Z(n32),
	.A(count[3]),
	.B(n89),
	.C(count[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U109 (
	.Z(N97),
	.A(n88),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U110 (
	.Z(n33),
	.A(n88),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U111 (
	.Z(N98),
	.A(count[6]),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U112 (
	.Z(n75),
	.A(n33),
	.B(count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U113 (
	.Z(N99),
	.A(count[7]),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_tx (
	clk, 
	rst, 
	start, 
	data, 
	tx, 
	idle_ready, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input start;
   input [7:0] data;
   output tx;
   output idle_ready;
   inout VDD;
   inout VSS;

   // Internal wires
   wire initialized;
   wire N50;
   wire N66;
   wire N67;
   wire N68;
   wire N69;
   wire N70;
   wire N71;
   wire N72;
   wire n104;
   wire n2;
   wire n3;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n53;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n74;
   wire n75;
   wire n77;
   wire n78;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n86;
   wire n88;
   wire n89;
   wire n90;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n1;
   wire n4;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n52;
   wire n54;
   wire n73;
   wire n76;
   wire n79;
   wire n85;
   wire n91;
   wire n92;
   wire n105;
   wire n106;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire [2:0] state;
   wire [7:0] latched_data;
   wire [7:0] count;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n104),
	.RESETB(n104),
	.SETB(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk),
	.D(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk),
	.D(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[1]  (
	.Q(latched_data[1]),
	.CLK(clk),
	.D(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[2]  (
	.Q(latched_data[2]),
	.CLK(clk),
	.D(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[3]  (
	.Q(latched_data[3]),
	.CLK(clk),
	.D(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[4]  (
	.Q(latched_data[4]),
	.CLK(clk),
	.D(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[5]  (
	.Q(latched_data[5]),
	.CLK(clk),
	.D(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[6]  (
	.Q(latched_data[6]),
	.CLK(clk),
	.D(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_reg[7]  (
	.Q(latched_data[7]),
	.CLK(clk),
	.D(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \latched_data_reg[0]  (
	.QB(n101),
	.CLK(clk),
	.D(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(clk),
	.D(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[0]  (
	.Q(count[0]),
	.CLK(clk),
	.D(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[1]  (
	.Q(count[1]),
	.CLK(clk),
	.D(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[2]  (
	.Q(count[2]),
	.CLK(clk),
	.D(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(clk),
	.D(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(clk),
	.D(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[5]  (
	.Q(count[5]),
	.CLK(clk),
	.D(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(clk),
	.D(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 bit_reg (
	.Q(tx),
	.CLK(clk),
	.D(N50),
	.RESETB(n1),
	.SETB(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n93),
	.A(n2),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n3),
	.A(N71),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n2),
	.A(count[6]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n94),
	.A(n5),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n6),
	.A(N70),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n5),
	.A(count[5]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n95),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n8),
	.A(N69),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n7),
	.A(count[4]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n96),
	.A(n9),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n10),
	.A(N68),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n9),
	.A(count[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n97),
	.A(n11),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n12),
	.A(N67),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n11),
	.A(count[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n98),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n14),
	.A(N66),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n13),
	.A(count[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n99),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n16),
	.A(n116),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n15),
	.A(count[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n100),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n18),
	.A(N72),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n17),
	.A(count[7]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n102),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n21),
	.A(idle_ready),
	.B(initialized),
	.C(start), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n20),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n103),
	.A(n22),
	.B(n19),
	.C(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n23),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n19),
	.A(n24),
	.B(n25),
	.C(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U34 (
	.Z(n26),
	.A(n85),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U35 (
	.Z(n25),
	.A(n115),
	.B(n117),
	.C(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U37 (
	.Z(n24),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n22),
	.A(state[0]),
	.B(initialized),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U39 (
	.Z(n32),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n107),
	.A(n34),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n35),
	.A(data[1]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U44 (
	.Z(n34),
	.A(latched_data[1]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n108),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U46 (
	.Z(n39),
	.A(data[2]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n38),
	.A(latched_data[2]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n109),
	.A(n40),
	.B(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n41),
	.A(data[3]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n40),
	.A(latched_data[3]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n110),
	.A(n42),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n43),
	.A(data[4]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n42),
	.A(latched_data[4]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n111),
	.A(n44),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n45),
	.A(data[5]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n44),
	.A(latched_data[5]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n112),
	.A(n46),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n47),
	.A(data[6]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n46),
	.A(latched_data[6]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n113),
	.A(n48),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n49),
	.A(data[7]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n48),
	.A(latched_data[7]),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n114),
	.A(n50),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n51),
	.A(data[0]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n36),
	.A(n85),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n50),
	.A(n37),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U67 (
	.Z(n37),
	.A(n53),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n33),
	.A(n92),
	.B(n91),
	.C(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n53),
	.A(n1),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U71 (
	.Z(N50),
	.A(n55),
	.B(n56),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U72 (
	.Z(n57),
	.A(n58),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U74 (
	.Z(n58),
	.A(n59),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U75 (
	.Z(n59),
	.A(state[1]),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U77 (
	.Z(n56),
	.A(n60),
	.B(n61),
	.C(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U78 (
	.Z(n61),
	.A(n62),
	.B(n63),
	.C(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n64),
	.A(n115),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n65),
	.A(count[2]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U81 (
	.Z(n63),
	.A(n66),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n67),
	.A(count[3]),
	.B(count[4]),
	.C(count[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U83 (
	.Z(n66),
	.A(count[5]),
	.B(count[6]),
	.C(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U84 (
	.Z(n68),
	.A(n101),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n62),
	.A(n115),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n69),
	.A(n70),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n71),
	.A(n72),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n72),
	.A(n74),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n75),
	.A(latched_data[5]),
	.B(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n74),
	.A(latched_data[6]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n70),
	.A(latched_data[7]),
	.B(count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n60),
	.A(n78),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U95 (
	.Z(n78),
	.A(n80),
	.B(n81),
	.C(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U96 (
	.Z(n82),
	.A(n83),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U97 (
	.Z(n77),
	.A(n84),
	.B(n54),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U98 (
	.Z(n86),
	.A(count[4]),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U100 (
	.Z(n84),
	.A(count[7]),
	.B(count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U101 (
	.Z(n83),
	.A(latched_data[4]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n81),
	.A(n116),
	.B(n105),
	.C(count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n80),
	.A(n88),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n88),
	.A(n89),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U108 (
	.Z(n90),
	.A(count[0]),
	.B(latched_data[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U109 (
	.Z(n89),
	.A(n116),
	.B(latched_data[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n55),
	.A(n92),
	.B(n91),
	.C(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n1),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(idle_ready),
	.A(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n79),
	.A(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U41 (
	.Z(n115),
	.A(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U70 (
	.Z(n117),
	.A(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U73 (
	.Z(n105),
	.A(latched_data[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U76 (
	.Z(n116),
	.A(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U92 (
	.Z(n54),
	.A(count[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U94 (
	.Z(n73),
	.A(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U99 (
	.Z(n76),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U104 (
	.Z(n118),
	.A(count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U106 (
	.Z(n91),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U110 (
	.Z(n92),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U112 (
	.Z(n85),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U113 (
	.Z(n119),
	.A(start), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U114 (
	.Z(n106),
	.A(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U115 (
	.Z(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U116 (
	.Z(N66),
	.A(count[1]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n4),
	.A(count[1]),
	.B(count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U118 (
	.Z(N67),
	.A(n73),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U119 (
	.Z(n27),
	.A(count[1]),
	.B(count[0]),
	.C(count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U120 (
	.Z(N68),
	.A(count[3]),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U121 (
	.Z(n28),
	.A(n76),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U122 (
	.Z(N69),
	.A(count[4]),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U123 (
	.Z(n29),
	.A(count[3]),
	.B(n76),
	.C(count[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U124 (
	.Z(N70),
	.A(n54),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U125 (
	.Z(n30),
	.A(n54),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U126 (
	.Z(N71),
	.A(count[6]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(n52),
	.A(n30),
	.B(count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U128 (
	.Z(N72),
	.A(count[7]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart (
	data_tx, 
	clk, 
	rst, 
	rx, 
	start_tx, 
	data_rx, 
	tx, 
	idle_ready_tx, 
	data_ready_rx, 
	FE_OFN6_rst_pad, 
	FE_OFN1_rst_pad, 
	VDD, 
	VSS);
   input [7:0] data_tx;
   input clk;
   input rst;
   input rx;
   input start_tx;
   output [7:0] data_rx;
   output tx;
   output idle_ready_tx;
   output data_ready_rx;
   input FE_OFN6_rst_pad;
   input FE_OFN1_rst_pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;

   // Module instantiations
   uart_rx rx_module (
	.clk(n1),
	.rst(rst),
	.rx(rx),
	.data(data_rx),
	.data_ready(data_ready_rx),
	.FE_OFN2_rst_pad(FE_OFN1_rst_pad), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_tx tx_module (
	.clk(n1),
	.rst(FE_OFN6_rst_pad),
	.start(start_tx),
	.data(data_tx),
	.tx(tx),
	.idle_ready(idle_ready_tx), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX4 U1 (
	.Z(n1),
	.A(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n2),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_0 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	n433, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   input n433;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n433),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n5),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n433),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n433), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_1 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	n537, 
	n82, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   input n537;
   input n82;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n3),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n537),
	.B(n82),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n3),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_2 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n4),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n4),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n5),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n4),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_3 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	n810, 
	n60, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   input n810;
   input n60;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n3),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n810),
	.B(n60),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n3),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_4 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n4),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n5),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n4),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n5),
	.B(n3),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n4),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_5 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	n37, 
	n822, 
	VDD, 
	VSS);
   input [7:0] A;
   input [7:0] B;
   input CI;
   output [7:0] DIFF;
   output CO;
   input n37;
   input n822;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;

   // Module instantiations
   INVX2 U1 (
	.Z(n2),
	.A(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n3),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U5 (
	.Z(DIFF[6]),
	.A(A[6]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U6 (
	.Z(n1),
	.A(n2),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U7 (
	.Z(DIFF[7]),
	.A(A[7]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U8 (
	.Z(n6),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n8),
	.A(B[0]),
	.B(n3),
	.C(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U10 (
	.Z(n9),
	.A(A[2]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n7),
	.A(n822),
	.B(n37),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U12 (
	.Z(n10),
	.A(A[6]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[5]),
	.A(A[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(DIFF[4]),
	.A(n2),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n12),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U16 (
	.Z(n11),
	.A(n13),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[3]),
	.A(n13),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n14),
	.A(A[3]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U19 (
	.Z(n13),
	.A(n15),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(DIFF[2]),
	.A(n15),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n16),
	.A(A[2]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U22 (
	.Z(n15),
	.A(n17),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(DIFF[1]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n18),
	.A(A[1]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U25 (
	.Z(n17),
	.A(n19),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(DIFF[0]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U27 (
	.Z(n20),
	.A(n3),
	.B(B[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n19),
	.A(B[0]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_sub_6 (
	A, 
	B, 
	CI, 
	DIFF, 
	CO, 
	n785, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] DIFF;
   output CO;
   input n785;
   inout VDD;
   inout VSS;

   // Internal wires
   wire \A[0] ;
   wire n1;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;

   assign DIFF[0] = \A[0]  ;
   assign \A[0]  = A[0] ;

   // Module instantiations
   INVX2 U1 (
	.Z(n1),
	.A(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(DIFF[9]),
	.A(n3),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n4),
	.A(A[9]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(DIFF[8]),
	.A(n5),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n6),
	.A(A[8]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(DIFF[7]),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n8),
	.A(A[7]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(DIFF[6]),
	.A(n9),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n10),
	.A(A[6]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U11 (
	.Z(DIFF[5]),
	.A(n12),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(n13),
	.A(A[5]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(DIFF[4]),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(n15),
	.A(A[4]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(DIFF[3]),
	.A(n14),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n16),
	.A(A[3]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(DIFF[2]),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n18),
	.A(A[2]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(DIFF[1]),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n20),
	.A(A[1]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(DIFF[15]),
	.A(A[15]),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U22 (
	.Z(n21),
	.A(A[14]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(DIFF[14]),
	.A(n785),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(DIFF[13]),
	.A(n22),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n23),
	.A(A[13]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U26 (
	.Z(n22),
	.A(n24),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(DIFF[12]),
	.A(n24),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n25),
	.A(A[12]),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U29 (
	.Z(n24),
	.A(n26),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(DIFF[11]),
	.A(n26),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n27),
	.A(A[11]),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U32 (
	.Z(n26),
	.A(n28),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(DIFF[10]),
	.A(n28),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n29),
	.A(A[10]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U35 (
	.Z(n28),
	.A(n3),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U36 (
	.Z(n3),
	.A(n5),
	.B(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n5),
	.A(n7),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U38 (
	.Z(n7),
	.A(n9),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U39 (
	.Z(n9),
	.A(n11),
	.B(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n11),
	.A(B[5]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n30),
	.A(A[5]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n12),
	.A(B[5]),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n31),
	.A(A[4]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U44 (
	.Z(n14),
	.A(n17),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U45 (
	.Z(n17),
	.A(n19),
	.B(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U46 (
	.Z(n19),
	.A(n1),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller_DW01_add_6 (
	A, 
	B, 
	CI, 
	SUM, 
	CO, 
	FE_OFN20_solar_th_11, 
	VDD, 
	VSS);
   input [15:0] A;
   input [15:0] B;
   input CI;
   output [15:0] SUM;
   output CO;
   input FE_OFN20_solar_th_11;
   inout VDD;
   inout VSS;

   // Internal wires
   wire \A[0] ;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;

   assign SUM[0] = \A[0]  ;
   assign \A[0]  = A[0] ;

   // Module instantiations
   INVX2 U1 (
	.Z(n6),
	.A(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n7),
	.A(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n5),
	.A(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n3),
	.A(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n4),
	.A(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U6 (
	.Z(SUM[7]),
	.A(A[7]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U7 (
	.Z(n1),
	.A(A[6]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U8 (
	.Z(SUM[2]),
	.A(A[2]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U9 (
	.Z(n2),
	.A(B[5]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U10 (
	.Z(SUM[9]),
	.A(A[9]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(n8),
	.A(n5),
	.B(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(SUM[8]),
	.A(A[8]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U13 (
	.Z(SUM[6]),
	.A(A[6]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(SUM[5]),
	.A(n10),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(n11),
	.A(B[5]),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(SUM[4]),
	.A(n12),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(n13),
	.A(B[5]),
	.B(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(SUM[3]),
	.A(n6),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U19 (
	.Z(SUM[1]),
	.A(B[5]),
	.B(A[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(SUM[15]),
	.A(A[15]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U21 (
	.Z(n15),
	.A(n16),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(SUM[14]),
	.A(n7),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n16),
	.A(A[12]),
	.B(n3),
	.C(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(SUM[13]),
	.A(A[13]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U25 (
	.Z(n17),
	.A(n3),
	.B(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(SUM[12]),
	.A(A[12]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U27 (
	.Z(n18),
	.A(A[10]),
	.B(n4),
	.C(FE_OFN20_solar_th_11), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(SUM[11]),
	.A(A[11]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U29 (
	.Z(n19),
	.A(n4),
	.B(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(SUM[10]),
	.A(A[10]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U31 (
	.Z(n20),
	.A(A[8]),
	.B(n5),
	.C(A[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n21),
	.A(A[6]),
	.B(n9),
	.C(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U33 (
	.Z(n9),
	.A(B[5]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U34 (
	.Z(n22),
	.A(n10),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(n10),
	.A(B[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U36 (
	.Z(n23),
	.A(A[4]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U37 (
	.Z(n12),
	.A(n6),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U38 (
	.Z(n14),
	.A(A[2]),
	.B(A[1]),
	.C(B[5]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module uart_controller (
	clk, 
	rst, 
	rx, 
	solar_th, 
	solar_cooldown_th, 
	solar_heatup_th, 
	ambient_cooldown_th, 
	ambient_heatup_th, 
	geothermal_cooldown_th, 
	geothermal_heatup_th, 
	tx, 
	FE_OFN5_rst_pad, 
	FE_OFN0_rst_pad, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input rx;
   output [15:0] solar_th;
   output [7:0] solar_cooldown_th;
   output [7:0] solar_heatup_th;
   output [7:0] ambient_cooldown_th;
   output [7:0] ambient_heatup_th;
   output [7:0] geothermal_cooldown_th;
   output [7:0] geothermal_heatup_th;
   output tx;
   input FE_OFN5_rst_pad;
   input FE_OFN0_rst_pad;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN137_solar_th_2;
   wire FE_OFN127_n26;
   wire FE_OFN104_n25;
   wire FE_OFN102_n25;
   wire FE_OFN68_solar_th_1;
   wire FE_OFN67_solar_th_3;
   wire FE_OFN66_solar_th_4;
   wire FE_OFN65_solar_th_5;
   wire FE_OFN64_solar_th_6;
   wire FE_OFN63_solar_th_7;
   wire FE_OFN62_solar_th_8;
   wire FE_OFN58_solar_th_12;
   wire FE_OFN56_solar_th_14;
   wire n39;
   wire start_tx;
   wire idle_ready_tx;
   wire data_ready_rx;
   wire initialized;
   wire N289;
   wire N290;
   wire N291;
   wire N292;
   wire N293;
   wire N294;
   wire N295;
   wire N296;
   wire N297;
   wire N298;
   wire N299;
   wire N300;
   wire N301;
   wire N302;
   wire N303;
   wire N304;
   wire N305;
   wire N306;
   wire N307;
   wire N309;
   wire N310;
   wire N312;
   wire N313;
   wire N314;
   wire N315;
   wire N317;
   wire N318;
   wire N320;
   wire N321;
   wire N322;
   wire N323;
   wire N325;
   wire N326;
   wire N328;
   wire N329;
   wire N330;
   wire N331;
   wire N333;
   wire N334;
   wire N336;
   wire N337;
   wire N338;
   wire N339;
   wire N341;
   wire N342;
   wire N344;
   wire N345;
   wire N346;
   wire N347;
   wire N349;
   wire N350;
   wire N352;
   wire N411;
   wire N412;
   wire N413;
   wire N414;
   wire N415;
   wire N416;
   wire N417;
   wire N418;
   wire N419;
   wire N420;
   wire N421;
   wire N422;
   wire N423;
   wire N424;
   wire N425;
   wire N426;
   wire N427;
   wire N428;
   wire N429;
   wire N430;
   wire N431;
   wire N432;
   wire N433;
   wire N434;
   wire N435;
   wire N436;
   wire N437;
   wire N438;
   wire N439;
   wire N440;
   wire N441;
   wire N442;
   wire N443;
   wire N444;
   wire N445;
   wire N446;
   wire N447;
   wire N448;
   wire N449;
   wire N450;
   wire N451;
   wire N452;
   wire N453;
   wire N454;
   wire N455;
   wire N456;
   wire N457;
   wire N458;
   wire N459;
   wire N460;
   wire N461;
   wire N462;
   wire N463;
   wire N464;
   wire N465;
   wire N466;
   wire N467;
   wire N468;
   wire N469;
   wire N470;
   wire N471;
   wire N472;
   wire N473;
   wire N474;
   wire N1823;
   wire N1825;
   wire N1827;
   wire N1829;
   wire N1831;
   wire N1833;
   wire N1835;
   wire N1837;
   wire N1839;
   wire N1841;
   wire N1843;
   wire N1845;
   wire N1847;
   wire N1849;
   wire n634;
   wire n615;
   wire n616;
   wire n617;
   wire n618;
   wire n619;
   wire n620;
   wire n621;
   wire n622;
   wire n623;
   wire n624;
   wire n625;
   wire n626;
   wire n627;
   wire n628;
   wire n629;
   wire n630;
   wire n631;
   wire n632;
   wire n633;
   wire n635;
   wire n637;
   wire n638;
   wire n639;
   wire n640;
   wire n641;
   wire n642;
   wire n643;
   wire n644;
   wire n645;
   wire n646;
   wire n647;
   wire n648;
   wire n649;
   wire n650;
   wire n651;
   wire n652;
   wire n653;
   wire n654;
   wire n655;
   wire n656;
   wire n657;
   wire n658;
   wire n659;
   wire n660;
   wire n661;
   wire n662;
   wire n663;
   wire n664;
   wire n665;
   wire n666;
   wire n667;
   wire n668;
   wire n669;
   wire n670;
   wire n671;
   wire n672;
   wire n673;
   wire n674;
   wire n675;
   wire n676;
   wire n677;
   wire n678;
   wire n679;
   wire n680;
   wire n681;
   wire n682;
   wire n683;
   wire n684;
   wire n685;
   wire n686;
   wire n687;
   wire n688;
   wire n689;
   wire n690;
   wire n691;
   wire n692;
   wire n693;
   wire n694;
   wire n695;
   wire n696;
   wire n697;
   wire n698;
   wire n699;
   wire n700;
   wire n701;
   wire n702;
   wire n703;
   wire n704;
   wire n705;
   wire n706;
   wire n707;
   wire n708;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n425;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire n435;
   wire n436;
   wire n437;
   wire n438;
   wire n439;
   wire n440;
   wire n441;
   wire n442;
   wire n443;
   wire n444;
   wire n445;
   wire n446;
   wire n447;
   wire n448;
   wire n449;
   wire n450;
   wire n451;
   wire n452;
   wire n453;
   wire n454;
   wire n455;
   wire n456;
   wire n457;
   wire n458;
   wire n459;
   wire n460;
   wire n461;
   wire n462;
   wire n463;
   wire n464;
   wire n465;
   wire n466;
   wire n467;
   wire n468;
   wire n469;
   wire n470;
   wire n471;
   wire n472;
   wire n473;
   wire n474;
   wire n475;
   wire n476;
   wire n477;
   wire n478;
   wire n479;
   wire n480;
   wire n481;
   wire n482;
   wire n483;
   wire n484;
   wire n485;
   wire n486;
   wire n487;
   wire n488;
   wire n489;
   wire n490;
   wire n491;
   wire n492;
   wire n493;
   wire n494;
   wire n495;
   wire n496;
   wire n497;
   wire n498;
   wire n499;
   wire n500;
   wire n501;
   wire n502;
   wire n503;
   wire n504;
   wire n505;
   wire n506;
   wire n507;
   wire n508;
   wire n509;
   wire n510;
   wire n511;
   wire n512;
   wire n513;
   wire n514;
   wire n515;
   wire n516;
   wire n517;
   wire n518;
   wire n519;
   wire n520;
   wire n521;
   wire n522;
   wire n523;
   wire n524;
   wire n525;
   wire n526;
   wire n527;
   wire n528;
   wire n529;
   wire n530;
   wire n531;
   wire n532;
   wire n533;
   wire n534;
   wire n535;
   wire n536;
   wire n537;
   wire n538;
   wire n539;
   wire n540;
   wire n541;
   wire n542;
   wire n543;
   wire n544;
   wire n545;
   wire n546;
   wire n547;
   wire n548;
   wire n549;
   wire n550;
   wire n551;
   wire n552;
   wire n553;
   wire n554;
   wire n555;
   wire n556;
   wire n557;
   wire n558;
   wire n559;
   wire n560;
   wire n561;
   wire n562;
   wire n563;
   wire n564;
   wire n565;
   wire n566;
   wire n567;
   wire n568;
   wire n569;
   wire n570;
   wire n571;
   wire n572;
   wire n573;
   wire n574;
   wire n575;
   wire n576;
   wire n577;
   wire n578;
   wire n579;
   wire n580;
   wire n581;
   wire n582;
   wire n583;
   wire n584;
   wire n585;
   wire n586;
   wire n587;
   wire n588;
   wire n589;
   wire n590;
   wire n591;
   wire n592;
   wire n593;
   wire n594;
   wire n595;
   wire n596;
   wire n597;
   wire n598;
   wire n599;
   wire n600;
   wire n601;
   wire n602;
   wire n603;
   wire n604;
   wire n605;
   wire n606;
   wire n607;
   wire n608;
   wire n609;
   wire n610;
   wire n611;
   wire n612;
   wire n613;
   wire n614;
   wire n636;
   wire n709;
   wire n710;
   wire n711;
   wire n712;
   wire n713;
   wire n714;
   wire n715;
   wire n716;
   wire n717;
   wire n718;
   wire n719;
   wire n720;
   wire n721;
   wire n722;
   wire n723;
   wire n724;
   wire n725;
   wire n726;
   wire n727;
   wire n728;
   wire n729;
   wire n730;
   wire n731;
   wire n732;
   wire n733;
   wire n734;
   wire n735;
   wire n736;
   wire n737;
   wire n738;
   wire n739;
   wire n740;
   wire n741;
   wire n742;
   wire n743;
   wire n744;
   wire n745;
   wire n746;
   wire n747;
   wire n748;
   wire n749;
   wire n750;
   wire n751;
   wire n752;
   wire n753;
   wire n754;
   wire n755;
   wire n756;
   wire n757;
   wire n758;
   wire n759;
   wire n760;
   wire n761;
   wire n762;
   wire n763;
   wire n764;
   wire n765;
   wire n766;
   wire n767;
   wire n768;
   wire n769;
   wire n770;
   wire n771;
   wire n772;
   wire n773;
   wire n774;
   wire n775;
   wire n776;
   wire n777;
   wire n778;
   wire n779;
   wire n780;
   wire n781;
   wire n782;
   wire n783;
   wire n784;
   wire n785;
   wire n786;
   wire n787;
   wire n788;
   wire n789;
   wire n790;
   wire n791;
   wire n792;
   wire n793;
   wire n794;
   wire n795;
   wire n796;
   wire n797;
   wire n798;
   wire n799;
   wire n800;
   wire n801;
   wire n802;
   wire n803;
   wire n804;
   wire n805;
   wire n806;
   wire n807;
   wire n808;
   wire n809;
   wire n810;
   wire n811;
   wire n812;
   wire n813;
   wire n814;
   wire n815;
   wire n816;
   wire n817;
   wire n818;
   wire n819;
   wire n820;
   wire n821;
   wire n822;
   wire n823;
   wire n824;
   wire n825;
   wire n826;
   wire n827;
   wire n828;
   wire n829;
   wire n830;
   wire n831;
   wire n832;
   wire n833;
   wire [7:0] data_tx;
   wire [7:0] data_rx;
   wire [7:0] state;
   wire [7:0] mode;

   // Module instantiations
   BUFX1 FE_OFC137_solar_th_2 (
	.Z(solar_th[2]),
	.A(FE_OFN137_solar_th_2), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC127_n26 (
	.Z(FE_OFN127_n26),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC104_n25 (
	.Z(FE_OFN104_n25),
	.A(FE_OFN102_n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC102_n25 (
	.Z(FE_OFN102_n25),
	.A(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC68_solar_th_1 (
	.Z(solar_th[1]),
	.A(FE_OFN68_solar_th_1), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC67_solar_th_3 (
	.Z(solar_th[3]),
	.A(FE_OFN67_solar_th_3), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC66_solar_th_4 (
	.Z(solar_th[4]),
	.A(FE_OFN66_solar_th_4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC65_solar_th_5 (
	.Z(solar_th[5]),
	.A(FE_OFN65_solar_th_5), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC64_solar_th_6 (
	.Z(solar_th[6]),
	.A(FE_OFN64_solar_th_6), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC63_solar_th_7 (
	.Z(solar_th[7]),
	.A(FE_OFN63_solar_th_7), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC62_solar_th_8 (
	.Z(solar_th[8]),
	.A(FE_OFN62_solar_th_8), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC58_solar_th_12 (
	.Z(solar_th[12]),
	.A(FE_OFN58_solar_th_12), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC56_solar_th_14 (
	.Z(solar_th[14]),
	.A(FE_OFN56_solar_th_14), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(n25),
	.D(n634),
	.RESETB(n634),
	.SETB(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[0]  (
	.Q(ambient_cooldown_th[0]),
	.CLK(n25),
	.D(n708), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[0]  (
	.Q(data_tx[0]),
	.CLK(n25),
	.D(n633), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \mode_reg[5]  (
	.Q(mode[5]),
	.CLK(n25),
	.D(n701), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \mode_reg[4]  (
	.QB(n632),
	.CLK(n25),
	.D(n702), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \mode_reg[3]  (
	.Q(mode[3]),
	.CLK(n25),
	.D(n703), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \mode_reg[7]  (
	.Q(mode[7]),
	.CLK(n25),
	.D(n707), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \mode_reg[6]  (
	.QB(n635),
	.CLK(n25),
	.D(n700), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \mode_reg[0]  (
	.QB(n631),
	.CLK(n25),
	.D(n706), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(n25),
	.D(n630), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \mode_reg[1]  (
	.QB(n629),
	.CLK(n25),
	.D(n705), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQBX1 \mode_reg[2]  (
	.QB(n628),
	.CLK(n25),
	.D(n704), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[6]  (
	.Q(state[6]),
	.CLK(n25),
	.D(n627), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[4]  (
	.Q(state[4]),
	.CLK(n25),
	.D(n626), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[5]  (
	.Q(state[5]),
	.CLK(n25),
	.D(n625), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[2]  (
	.Q(state[2]),
	.CLK(n25),
	.D(n624), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(n25),
	.D(n623), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[1]  (
	.Q(ambient_cooldown_th[1]),
	.CLK(n25),
	.D(n683), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[7]  (
	.Q(ambient_cooldown_th[7]),
	.CLK(FE_OFN104_n25),
	.D(n677), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[2]  (
	.Q(ambient_cooldown_th[2]),
	.CLK(FE_OFN104_n25),
	.D(n682), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[3]  (
	.Q(ambient_cooldown_th[3]),
	.CLK(FE_OFN104_n25),
	.D(n681), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[4]  (
	.Q(ambient_cooldown_th[4]),
	.CLK(FE_OFN104_n25),
	.D(n680), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[5]  (
	.Q(ambient_cooldown_th[5]),
	.CLK(FE_OFN104_n25),
	.D(n679), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_cooldown_th_reg[6]  (
	.Q(ambient_cooldown_th[6]),
	.CLK(FE_OFN104_n25),
	.D(n678), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[0]  (
	.Q(solar_cooldown_th[0]),
	.CLK(n25),
	.D(n699), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[7]  (
	.Q(solar_cooldown_th[7]),
	.CLK(FE_OFN104_n25),
	.D(n692), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[1]  (
	.Q(solar_cooldown_th[1]),
	.CLK(n25),
	.D(n698), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[2]  (
	.Q(solar_cooldown_th[2]),
	.CLK(FE_OFN104_n25),
	.D(n697), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[3]  (
	.Q(solar_cooldown_th[3]),
	.CLK(FE_OFN104_n25),
	.D(n696), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[4]  (
	.Q(solar_cooldown_th[4]),
	.CLK(n25),
	.D(n695), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[5]  (
	.Q(solar_cooldown_th[5]),
	.CLK(n25),
	.D(n694), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_cooldown_th_reg[6]  (
	.Q(solar_cooldown_th[6]),
	.CLK(FE_OFN104_n25),
	.D(n693), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[4]  (
	.Q(solar_heatup_th[4]),
	.CLK(n25),
	.D(n687), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[7]  (
	.Q(solar_heatup_th[7]),
	.CLK(n25),
	.D(n684), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[0]  (
	.Q(solar_heatup_th[0]),
	.CLK(n25),
	.D(n691), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[1]  (
	.Q(solar_heatup_th[1]),
	.CLK(n25),
	.D(n690), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[2]  (
	.Q(solar_heatup_th[2]),
	.CLK(n25),
	.D(n689), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[3]  (
	.Q(solar_heatup_th[3]),
	.CLK(n25),
	.D(n688), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[5]  (
	.Q(solar_heatup_th[5]),
	.CLK(n25),
	.D(n686), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_heatup_th_reg[6]  (
	.Q(solar_heatup_th[6]),
	.CLK(n25),
	.D(n685), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[4]  (
	.Q(ambient_heatup_th[4]),
	.CLK(n25),
	.D(n672), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[7]  (
	.Q(ambient_heatup_th[7]),
	.CLK(n25),
	.D(n669), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[0]  (
	.Q(ambient_heatup_th[0]),
	.CLK(n25),
	.D(n676), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[1]  (
	.Q(ambient_heatup_th[1]),
	.CLK(n25),
	.D(n675), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[2]  (
	.Q(ambient_heatup_th[2]),
	.CLK(n25),
	.D(n674), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[3]  (
	.Q(ambient_heatup_th[3]),
	.CLK(n26),
	.D(n673), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[5]  (
	.Q(ambient_heatup_th[5]),
	.CLK(n26),
	.D(n671), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_ambient_heatup_th_reg[6]  (
	.Q(ambient_heatup_th[6]),
	.CLK(n26),
	.D(n670), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[1]  (
	.Q(FE_OFN68_solar_th_1),
	.CLK(n26),
	.D(n666), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[15]  (
	.Q(solar_th[15]),
	.CLK(n26),
	.D(n668), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[0]  (
	.Q(solar_th[0]),
	.CLK(n26),
	.D(n667), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[2]  (
	.Q(FE_OFN137_solar_th_2),
	.CLK(n26),
	.D(n665), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[3]  (
	.Q(FE_OFN67_solar_th_3),
	.CLK(n26),
	.D(n664), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[4]  (
	.Q(FE_OFN66_solar_th_4),
	.CLK(n26),
	.D(n663), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[5]  (
	.Q(FE_OFN65_solar_th_5),
	.CLK(n26),
	.D(n662), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[6]  (
	.Q(FE_OFN64_solar_th_6),
	.CLK(n26),
	.D(n661), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[7]  (
	.Q(FE_OFN63_solar_th_7),
	.CLK(n26),
	.D(n660), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[8]  (
	.Q(FE_OFN62_solar_th_8),
	.CLK(n26),
	.D(n659), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[9]  (
	.Q(solar_th[9]),
	.CLK(n26),
	.D(n658), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[10]  (
	.Q(solar_th[10]),
	.CLK(n26),
	.D(n657), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[11]  (
	.Q(solar_th[11]),
	.CLK(n26),
	.D(n656), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[12]  (
	.Q(FE_OFN58_solar_th_12),
	.CLK(n26),
	.D(n655), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[13]  (
	.Q(solar_th[13]),
	.CLK(n26),
	.D(n654), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_solar_th_reg[14]  (
	.Q(FE_OFN56_solar_th_14),
	.CLK(n26),
	.D(n653), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[4]  (
	.Q(geothermal_heatup_th[4]),
	.CLK(n26),
	.D(n647), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[7]  (
	.Q(geothermal_heatup_th[7]),
	.CLK(FE_OFN127_n26),
	.D(n652), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[0]  (
	.Q(geothermal_heatup_th[0]),
	.CLK(FE_OFN104_n25),
	.D(n651), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[1]  (
	.Q(geothermal_heatup_th[1]),
	.CLK(FE_OFN127_n26),
	.D(n650), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[2]  (
	.Q(geothermal_heatup_th[2]),
	.CLK(FE_OFN127_n26),
	.D(n649), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[3]  (
	.Q(geothermal_heatup_th[3]),
	.CLK(FE_OFN127_n26),
	.D(n648), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[5]  (
	.Q(geothermal_heatup_th[5]),
	.CLK(FE_OFN127_n26),
	.D(n646), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_heatup_th_reg[6]  (
	.Q(geothermal_heatup_th[6]),
	.CLK(FE_OFN127_n26),
	.D(n645), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_start_tx_reg (
	.Q(start_tx),
	.CLK(n26),
	.D(n622), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[7]  (
	.Q(geothermal_cooldown_th[7]),
	.CLK(FE_OFN127_n26),
	.D(n637), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[0]  (
	.Q(geothermal_cooldown_th[0]),
	.CLK(n26),
	.D(n643), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[1]  (
	.Q(geothermal_cooldown_th[1]),
	.CLK(n26),
	.D(n642), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[2]  (
	.Q(geothermal_cooldown_th[2]),
	.CLK(FE_OFN127_n26),
	.D(n641), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[3]  (
	.Q(geothermal_cooldown_th[3]),
	.CLK(FE_OFN127_n26),
	.D(n644), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[4]  (
	.Q(geothermal_cooldown_th[4]),
	.CLK(FE_OFN127_n26),
	.D(n640), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[5]  (
	.Q(geothermal_cooldown_th[5]),
	.CLK(n26),
	.D(n639), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \actual_geothermal_cooldown_th_reg[6]  (
	.Q(geothermal_cooldown_th[6]),
	.CLK(FE_OFN127_n26),
	.D(n638), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[1]  (
	.Q(data_tx[1]),
	.CLK(n26),
	.D(n621), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[2]  (
	.Q(data_tx[2]),
	.CLK(n26),
	.D(n620), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[3]  (
	.Q(data_tx[3]),
	.CLK(n26),
	.D(n619), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[4]  (
	.Q(data_tx[4]),
	.CLK(n26),
	.D(n618), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[5]  (
	.Q(data_tx[5]),
	.CLK(n26),
	.D(n617), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[6]  (
	.Q(data_tx[6]),
	.CLK(n26),
	.D(n616), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_data_tx_reg[7]  (
	.Q(data_tx[7]),
	.CLK(n25),
	.D(n615), 
	.VSS(VSS), 
	.VDD(VDD));
   uart uart_module (
	.data_tx(data_tx),
	.clk(n25),
	.rst(rst),
	.rx(rx),
	.start_tx(start_tx),
	.data_rx(data_rx),
	.tx(tx),
	.idle_ready_tx(idle_ready_tx),
	.data_ready_rx(data_ready_rx),
	.FE_OFN6_rst_pad(FE_OFN5_rst_pad),
	.FE_OFN1_rst_pad(FE_OFN0_rst_pad), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_0 sub_163_S2_aco (
	.A(geothermal_heatup_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1849 }),
	.CI(n39),
	.DIFF({ N474,
		N473,
		N472,
		N471,
		N470,
		N469,
		N468,
		N467 }),
	.n433(n433), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_1 sub_162_S2_aco (
	.A(geothermal_cooldown_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1847 }),
	.CI(n39),
	.DIFF({ N466,
		N465,
		N464,
		N463,
		N462,
		N461,
		N460,
		N459 }),
	.n537(n537),
	.n82(n82), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_2 sub_161_S2_aco (
	.A(ambient_heatup_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1845 }),
	.CI(n39),
	.DIFF({ N458,
		N457,
		N456,
		N455,
		N454,
		N453,
		N452,
		N451 }), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_3 sub_160_S2_aco (
	.A(ambient_cooldown_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1843 }),
	.CI(n39),
	.DIFF({ N450,
		N449,
		N448,
		N447,
		N446,
		N445,
		N444,
		N443 }),
	.n810(n810),
	.n60(n60), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_4 sub_159_S2_aco (
	.A(solar_heatup_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1841 }),
	.CI(n39),
	.DIFF({ N442,
		N441,
		N440,
		N439,
		N438,
		N437,
		N436,
		N435 }), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_5 sub_158_S2_aco (
	.A(solar_cooldown_th),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1839 }),
	.CI(n39),
	.DIFF({ N434,
		N433,
		N432,
		N431,
		N430,
		N429,
		N428,
		N427 }),
	.n37(n37),
	.n822(n822), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_sub_6 sub_157_S2_aco (
	.A({ solar_th[15],
		FE_OFN56_solar_th_14,
		solar_th[13],
		FE_OFN58_solar_th_12,
		solar_th[11],
		solar_th[10],
		solar_th[9],
		FE_OFN62_solar_th_8,
		FE_OFN63_solar_th_7,
		FE_OFN64_solar_th_6,
		FE_OFN65_solar_th_5,
		solar_th[4],
		FE_OFN67_solar_th_3,
		solar_th[2],
		solar_th[1],
		solar_th[0] }),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1837,
		N1837,
		n39,
		n39,
		N1837,
		n39 }),
	.CI(n39),
	.DIFF({ N426,
		N425,
		N424,
		N423,
		N422,
		N421,
		N420,
		N419,
		N418,
		N417,
		N416,
		N415,
		N414,
		N413,
		N412,
		N411 }),
	.n785(n785), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller_DW01_add_6 add_144_S2_aco (
	.A({ solar_th[15],
		solar_th[14],
		solar_th[13],
		solar_th[12],
		solar_th[11],
		solar_th[10],
		solar_th[9],
		solar_th[8],
		solar_th[7],
		solar_th[6],
		FE_OFN65_solar_th_5,
		FE_OFN66_solar_th_4,
		FE_OFN67_solar_th_3,
		solar_th[2],
		solar_th[1],
		solar_th[0] }),
	.B({ n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		n39,
		N1823,
		N1823,
		n39,
		n39,
		N1823,
		n39 }),
	.CI(n39),
	.SUM({ N304,
		N303,
		N302,
		N301,
		N300,
		N299,
		N298,
		N297,
		N296,
		N295,
		N294,
		N293,
		N292,
		N291,
		N290,
		N289 }),
	.FE_OFN20_solar_th_11(solar_th[11]), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U3 (
	.Z(n416),
	.A(n491), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n601),
	.A(n598), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n200),
	.A(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n405),
	.A(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n163),
	.A(n406), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n329),
	.A(n484), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n719),
	.A(n718), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n561),
	.A(data_rx[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n466),
	.A(n714), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U12 (
	.Z(n475),
	.A(n594), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n597),
	.A(data_rx[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U14 (
	.Z(n118),
	.A(mode[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n117),
	.A(mode[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U16 (
	.Z(n25),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n425),
	.A(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U18 (
	.Z(n436),
	.A(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n426),
	.A(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(n435),
	.A(n402), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n427),
	.A(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 U22 (
	.Z(n26),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n73),
	.A(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n51),
	.A(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n93),
	.A(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n83),
	.A(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n62),
	.A(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(n40),
	.A(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n27),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U30 (
	.Z(n82),
	.A(geothermal_cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U31 (
	.Z(n37),
	.A(solar_cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U32 (
	.Z(n60),
	.A(ambient_cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(n92),
	.A(geothermal_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n72),
	.A(ambient_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n50),
	.A(solar_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n38),
	.A(solar_cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U37 (
	.Z(n61),
	.A(ambient_cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U38 (
	.Z(n71),
	.A(ambient_heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n49),
	.A(solar_heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U40 (
	.Z(n1),
	.A(geothermal_cooldown_th[6]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U41 (
	.Z(n2),
	.A(n77),
	.B(geothermal_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n3),
	.A(solar_cooldown_th[6]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U43 (
	.Z(n4),
	.A(n32),
	.B(solar_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(n5),
	.A(ambient_cooldown_th[6]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U45 (
	.Z(n6),
	.A(n55),
	.B(ambient_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U46 (
	.Z(n7),
	.A(ambient_heatup_th[6]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U47 (
	.Z(n8),
	.A(n66),
	.B(ambient_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n9),
	.A(solar_heatup_th[6]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(n10),
	.A(n44),
	.B(solar_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n11),
	.A(solar_cooldown_th[3]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U51 (
	.Z(n12),
	.A(n30),
	.B(solar_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U52 (
	.Z(n13),
	.A(ambient_cooldown_th[3]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U53 (
	.Z(n14),
	.A(n53),
	.B(ambient_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U54 (
	.Z(n15),
	.A(geothermal_heatup_th[6]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U55 (
	.Z(n16),
	.A(n87),
	.B(geothermal_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U56 (
	.Z(n17),
	.A(geothermal_cooldown_th[3]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U57 (
	.Z(n18),
	.A(n75),
	.B(geothermal_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U58 (
	.Z(n19),
	.A(ambient_heatup_th[3]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U59 (
	.Z(n20),
	.A(n64),
	.B(ambient_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U60 (
	.Z(n21),
	.A(solar_heatup_th[3]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U61 (
	.Z(n22),
	.A(n42),
	.B(solar_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n23),
	.A(geothermal_heatup_th[3]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U63 (
	.Z(n24),
	.A(n85),
	.B(geothermal_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U64 (
	.Z(n28),
	.A(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U66 (
	.Z(n634), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U67 (
	.Z(N305),
	.A(N1825),
	.B(solar_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n29),
	.A(N1825),
	.B(solar_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U69 (
	.Z(N306),
	.A(solar_cooldown_th[1]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U70 (
	.Z(n30),
	.A(n29),
	.B(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U71 (
	.Z(N307),
	.A(solar_cooldown_th[2]),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U72 (
	.Z(n31),
	.A(solar_cooldown_th[3]),
	.B(solar_cooldown_th[2]),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U73 (
	.Z(N309),
	.A(n37),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U74 (
	.Z(n32),
	.A(n31),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U75 (
	.Z(N310),
	.A(solar_cooldown_th[5]),
	.B(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U76 (
	.Z(n33),
	.A(n38),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U77 (
	.Z(n35),
	.A(solar_cooldown_th[5]),
	.B(n40),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U78 (
	.Z(n34),
	.A(solar_cooldown_th[2]),
	.B(solar_cooldown_th[6]),
	.C(solar_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U79 (
	.Z(n36),
	.A(n35),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U80 (
	.Z(N312),
	.A(solar_cooldown_th[7]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U81 (
	.Z(N313),
	.A(N1827),
	.B(solar_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n41),
	.A(N1827),
	.B(solar_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U83 (
	.Z(N314),
	.A(solar_heatup_th[1]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U84 (
	.Z(n42),
	.A(n41),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U85 (
	.Z(N315),
	.A(solar_heatup_th[2]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U86 (
	.Z(n43),
	.A(solar_heatup_th[3]),
	.B(solar_heatup_th[2]),
	.C(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U87 (
	.Z(N317),
	.A(n50),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U88 (
	.Z(n44),
	.A(n43),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U89 (
	.Z(N318),
	.A(solar_heatup_th[5]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U90 (
	.Z(n45),
	.A(n49),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U91 (
	.Z(n47),
	.A(solar_heatup_th[5]),
	.B(n51),
	.C(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U92 (
	.Z(n46),
	.A(solar_heatup_th[2]),
	.B(solar_heatup_th[6]),
	.C(solar_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U93 (
	.Z(n48),
	.A(n47),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U94 (
	.Z(N320),
	.A(solar_heatup_th[7]),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U95 (
	.Z(N321),
	.A(N1829),
	.B(ambient_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n52),
	.A(N1829),
	.B(ambient_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U97 (
	.Z(N322),
	.A(ambient_cooldown_th[1]),
	.B(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U98 (
	.Z(n53),
	.A(n52),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U99 (
	.Z(N323),
	.A(ambient_cooldown_th[2]),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U100 (
	.Z(n54),
	.A(ambient_cooldown_th[3]),
	.B(ambient_cooldown_th[2]),
	.C(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U101 (
	.Z(N325),
	.A(n60),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U102 (
	.Z(n55),
	.A(n54),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U103 (
	.Z(N326),
	.A(ambient_cooldown_th[5]),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U104 (
	.Z(n56),
	.A(n61),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U105 (
	.Z(n58),
	.A(ambient_cooldown_th[5]),
	.B(n62),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U106 (
	.Z(n57),
	.A(ambient_cooldown_th[2]),
	.B(ambient_cooldown_th[6]),
	.C(ambient_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U107 (
	.Z(n59),
	.A(n58),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U108 (
	.Z(N328),
	.A(ambient_cooldown_th[7]),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U109 (
	.Z(N329),
	.A(N1831),
	.B(ambient_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n63),
	.A(N1831),
	.B(ambient_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U111 (
	.Z(N330),
	.A(ambient_heatup_th[1]),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U112 (
	.Z(n64),
	.A(n63),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U113 (
	.Z(N331),
	.A(ambient_heatup_th[2]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U114 (
	.Z(n65),
	.A(ambient_heatup_th[3]),
	.B(ambient_heatup_th[2]),
	.C(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U115 (
	.Z(N333),
	.A(n72),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U116 (
	.Z(n66),
	.A(n65),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U117 (
	.Z(N334),
	.A(ambient_heatup_th[5]),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U118 (
	.Z(n67),
	.A(n71),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U119 (
	.Z(n69),
	.A(ambient_heatup_th[5]),
	.B(n73),
	.C(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U120 (
	.Z(n68),
	.A(ambient_heatup_th[2]),
	.B(ambient_heatup_th[6]),
	.C(ambient_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U121 (
	.Z(n70),
	.A(n69),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U122 (
	.Z(N336),
	.A(ambient_heatup_th[7]),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U123 (
	.Z(N337),
	.A(N1833),
	.B(geothermal_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n74),
	.A(N1833),
	.B(geothermal_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U125 (
	.Z(N338),
	.A(geothermal_cooldown_th[1]),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U126 (
	.Z(n75),
	.A(n74),
	.B(n503), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U127 (
	.Z(N339),
	.A(geothermal_cooldown_th[2]),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U128 (
	.Z(n76),
	.A(geothermal_cooldown_th[3]),
	.B(geothermal_cooldown_th[2]),
	.C(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U129 (
	.Z(N341),
	.A(n82),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U130 (
	.Z(n77),
	.A(n76),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U131 (
	.Z(N342),
	.A(geothermal_cooldown_th[5]),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U132 (
	.Z(n78),
	.A(n503),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U133 (
	.Z(n80),
	.A(geothermal_cooldown_th[5]),
	.B(n83),
	.C(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U134 (
	.Z(n79),
	.A(geothermal_cooldown_th[2]),
	.B(geothermal_cooldown_th[6]),
	.C(geothermal_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U135 (
	.Z(n81),
	.A(n80),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U136 (
	.Z(N344),
	.A(geothermal_cooldown_th[7]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U137 (
	.Z(N345),
	.A(N1835),
	.B(geothermal_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n84),
	.A(N1835),
	.B(geothermal_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U139 (
	.Z(N346),
	.A(geothermal_heatup_th[1]),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U140 (
	.Z(n85),
	.A(n84),
	.B(n504), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U141 (
	.Z(N347),
	.A(geothermal_heatup_th[2]),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U142 (
	.Z(n86),
	.A(geothermal_heatup_th[3]),
	.B(geothermal_heatup_th[2]),
	.C(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U143 (
	.Z(N349),
	.A(n92),
	.B(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U144 (
	.Z(n87),
	.A(n86),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U145 (
	.Z(N350),
	.A(geothermal_heatup_th[5]),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U146 (
	.Z(n88),
	.A(n504),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U147 (
	.Z(n90),
	.A(geothermal_heatup_th[5]),
	.B(n93),
	.C(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U148 (
	.Z(n89),
	.A(geothermal_heatup_th[2]),
	.B(geothermal_heatup_th[6]),
	.C(geothermal_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U149 (
	.Z(n91),
	.A(n90),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U150 (
	.Z(N352),
	.A(geothermal_heatup_th[7]),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U151 (
	.Z(n708),
	.A(n94),
	.B(n95),
	.C(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U152 (
	.Z(n96),
	.A(n97),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U153 (
	.Z(n98),
	.A(N321),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n95),
	.A(N443),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n94),
	.A(ambient_cooldown_th[0]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U156 (
	.Z(n707),
	.A(n102),
	.B(mode[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n706),
	.A(n103),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 U158 (
	.Z(n103),
	.A(n631),
	.B(n105),
	.S(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U159 (
	.Z(n106),
	.A(FE_OFN5_rst_pad),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n705),
	.A(n108),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U161 (
	.Z(n109),
	.A(n110),
	.B(n111),
	.C(data_rx[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n108),
	.A(n102),
	.B(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U163 (
	.Z(n704),
	.A(n113),
	.B(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U164 (
	.Z(n114),
	.A(n110),
	.B(n111),
	.C(data_rx[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n113),
	.A(n102),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U166 (
	.Z(n703),
	.A(n116),
	.B(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U167 (
	.Z(n702),
	.A(n632),
	.B(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U168 (
	.Z(n701),
	.A(n116),
	.B(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U169 (
	.Z(n116),
	.A(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n700),
	.A(n635),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n102),
	.A(n28),
	.B(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n119),
	.A(initialized),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U173 (
	.Z(n699),
	.A(n120),
	.B(n121),
	.C(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U174 (
	.Z(n122),
	.A(n123),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U175 (
	.Z(n124),
	.A(N305),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n121),
	.A(N427),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n120),
	.A(solar_cooldown_th[0]),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U178 (
	.Z(n698),
	.A(n128),
	.B(n129),
	.C(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U179 (
	.Z(n130),
	.A(n123),
	.B(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U180 (
	.Z(n131),
	.A(N306),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U181 (
	.Z(n129),
	.A(N428),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U182 (
	.Z(n128),
	.A(solar_cooldown_th[1]),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U183 (
	.Z(n697),
	.A(n132),
	.B(n133),
	.C(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n134),
	.A(N307),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U185 (
	.Z(n133),
	.A(N429),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n132),
	.A(solar_cooldown_th[2]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U187 (
	.Z(n696),
	.A(n138),
	.B(n139),
	.C(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n140),
	.A(n11),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U189 (
	.Z(n139),
	.A(N430),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U190 (
	.Z(n138),
	.A(solar_cooldown_th[3]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U191 (
	.Z(n695),
	.A(n141),
	.B(n142),
	.C(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U192 (
	.Z(n143),
	.A(N309),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U193 (
	.Z(n142),
	.A(N431),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n141),
	.A(solar_cooldown_th[4]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U195 (
	.Z(n694),
	.A(n144),
	.B(n145),
	.C(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U196 (
	.Z(n146),
	.A(n123),
	.B(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U197 (
	.Z(n147),
	.A(N310),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U198 (
	.Z(n125),
	.A(n148),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U199 (
	.Z(n123),
	.A(n149),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U200 (
	.Z(n145),
	.A(N432),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U201 (
	.Z(n126),
	.A(n151),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U202 (
	.Z(n144),
	.A(solar_cooldown_th[5]),
	.B(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U203 (
	.Z(n127),
	.A(n152),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U204 (
	.Z(n693),
	.A(n153),
	.B(n154),
	.C(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U205 (
	.Z(n155),
	.A(n3),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n154),
	.A(N433),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U207 (
	.Z(n153),
	.A(solar_cooldown_th[6]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U208 (
	.Z(n692),
	.A(n156),
	.B(n157),
	.C(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U209 (
	.Z(n158),
	.A(N312),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U210 (
	.Z(n135),
	.A(n159),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U211 (
	.Z(n157),
	.A(N434),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U212 (
	.Z(n136),
	.A(n160),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U213 (
	.Z(n156),
	.A(solar_cooldown_th[7]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U214 (
	.Z(n137),
	.A(n161),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U215 (
	.Z(n149),
	.A(n104),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U216 (
	.Z(n162),
	.A(n163),
	.B(n164),
	.C(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U217 (
	.Z(n165),
	.A(n166),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U218 (
	.Z(n691),
	.A(n168),
	.B(n169),
	.C(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U219 (
	.Z(n170),
	.A(N313),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n169),
	.A(N435),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(n168),
	.A(solar_heatup_th[0]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U222 (
	.Z(n690),
	.A(n174),
	.B(n175),
	.C(n176), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U223 (
	.Z(n176),
	.A(N314),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U224 (
	.Z(n175),
	.A(N436),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U225 (
	.Z(n174),
	.A(solar_heatup_th[1]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U226 (
	.Z(n689),
	.A(n177),
	.B(n178),
	.C(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U227 (
	.Z(n179),
	.A(N315),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U228 (
	.Z(n178),
	.A(N437),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U229 (
	.Z(n177),
	.A(solar_heatup_th[2]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U230 (
	.Z(n688),
	.A(n180),
	.B(n181),
	.C(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U231 (
	.Z(n182),
	.A(n21),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U232 (
	.Z(n181),
	.A(N438),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U233 (
	.Z(n180),
	.A(solar_heatup_th[3]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U234 (
	.Z(n687),
	.A(n183),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U235 (
	.Z(n184),
	.A(solar_heatup_th[4]),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U236 (
	.Z(n185),
	.A(n152),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U237 (
	.Z(n183),
	.A(n187),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U238 (
	.Z(n187),
	.A(n188),
	.B(n189),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U239 (
	.Z(n189),
	.A(N317),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U240 (
	.Z(n188),
	.A(N439),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U241 (
	.Z(n686),
	.A(n190),
	.B(n191),
	.C(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U242 (
	.Z(n192),
	.A(N318),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U243 (
	.Z(n191),
	.A(N440),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U244 (
	.Z(n190),
	.A(solar_heatup_th[5]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U245 (
	.Z(n685),
	.A(n193),
	.B(n194),
	.C(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U246 (
	.Z(n195),
	.A(n9),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U247 (
	.Z(n194),
	.A(N441),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U248 (
	.Z(n193),
	.A(solar_heatup_th[6]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U249 (
	.Z(n684),
	.A(n196),
	.B(n197),
	.C(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U250 (
	.Z(n198),
	.A(N320),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U251 (
	.Z(n171),
	.A(n159),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U252 (
	.Z(n197),
	.A(N442),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U253 (
	.Z(n172),
	.A(n160),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U254 (
	.Z(n196),
	.A(solar_heatup_th[7]),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U255 (
	.Z(n173),
	.A(n161),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U256 (
	.Z(n186),
	.A(n104),
	.B(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U257 (
	.Z(n199),
	.A(n200),
	.B(n201),
	.C(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U258 (
	.Z(n683),
	.A(n202),
	.B(n203),
	.C(n204), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U259 (
	.Z(n204),
	.A(n97),
	.B(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U260 (
	.Z(n205),
	.A(N322),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U261 (
	.Z(n203),
	.A(N444),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U262 (
	.Z(n202),
	.A(ambient_cooldown_th[1]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U263 (
	.Z(n682),
	.A(n206),
	.B(n207),
	.C(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U264 (
	.Z(n208),
	.A(N323),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U265 (
	.Z(n207),
	.A(N445),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U266 (
	.Z(n206),
	.A(ambient_cooldown_th[2]),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U267 (
	.Z(n681),
	.A(n212),
	.B(n213),
	.C(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U268 (
	.Z(n214),
	.A(n13),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U269 (
	.Z(n213),
	.A(N446),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U270 (
	.Z(n212),
	.A(ambient_cooldown_th[3]),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U271 (
	.Z(n680),
	.A(n215),
	.B(n216),
	.C(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U272 (
	.Z(n217),
	.A(N325),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U273 (
	.Z(n216),
	.A(N447),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U274 (
	.Z(n215),
	.A(ambient_cooldown_th[4]),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U275 (
	.Z(n679),
	.A(n218),
	.B(n219),
	.C(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U276 (
	.Z(n220),
	.A(n97),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U277 (
	.Z(n221),
	.A(N326),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U278 (
	.Z(n99),
	.A(n148),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U279 (
	.Z(n97),
	.A(n222),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U280 (
	.Z(n219),
	.A(N448),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U281 (
	.Z(n100),
	.A(n151),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U282 (
	.Z(n218),
	.A(ambient_cooldown_th[5]),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U283 (
	.Z(n101),
	.A(n152),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U284 (
	.Z(n678),
	.A(n223),
	.B(n224),
	.C(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U285 (
	.Z(n225),
	.A(n5),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U286 (
	.Z(n224),
	.A(N449),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U287 (
	.Z(n223),
	.A(ambient_cooldown_th[6]),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U288 (
	.Z(n677),
	.A(n226),
	.B(n227),
	.C(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U289 (
	.Z(n228),
	.A(N328),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U290 (
	.Z(n209),
	.A(n159),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U291 (
	.Z(n227),
	.A(N450),
	.B(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U292 (
	.Z(n210),
	.A(n160),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U293 (
	.Z(n226),
	.A(ambient_cooldown_th[7]),
	.B(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U294 (
	.Z(n211),
	.A(n161),
	.B(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U295 (
	.Z(n222),
	.A(n104),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U296 (
	.Z(n229),
	.A(n200),
	.B(n230),
	.C(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U297 (
	.Z(n676),
	.A(n231),
	.B(n232),
	.C(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U298 (
	.Z(n233),
	.A(N329),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U299 (
	.Z(n232),
	.A(N451),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U300 (
	.Z(n231),
	.A(ambient_heatup_th[0]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U301 (
	.Z(n675),
	.A(n237),
	.B(n238),
	.C(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U302 (
	.Z(n239),
	.A(N330),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U303 (
	.Z(n238),
	.A(N452),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U304 (
	.Z(n237),
	.A(ambient_heatup_th[1]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U305 (
	.Z(n674),
	.A(n240),
	.B(n241),
	.C(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U306 (
	.Z(n242),
	.A(N331),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U307 (
	.Z(n241),
	.A(N453),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U308 (
	.Z(n240),
	.A(ambient_heatup_th[2]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U309 (
	.Z(n673),
	.A(n243),
	.B(n244),
	.C(n245), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U310 (
	.Z(n245),
	.A(n19),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U311 (
	.Z(n244),
	.A(N454),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U312 (
	.Z(n243),
	.A(ambient_heatup_th[3]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U313 (
	.Z(n672),
	.A(n246),
	.B(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U314 (
	.Z(n247),
	.A(ambient_heatup_th[4]),
	.B(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U315 (
	.Z(n248),
	.A(n152),
	.B(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U316 (
	.Z(n246),
	.A(n250),
	.B(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U317 (
	.Z(n250),
	.A(n251),
	.B(n252),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U318 (
	.Z(n252),
	.A(N333),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U319 (
	.Z(n251),
	.A(N455),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U320 (
	.Z(n671),
	.A(n253),
	.B(n254),
	.C(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U321 (
	.Z(n255),
	.A(N334),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U322 (
	.Z(n254),
	.A(N456),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U323 (
	.Z(n253),
	.A(ambient_heatup_th[5]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U324 (
	.Z(n670),
	.A(n256),
	.B(n257),
	.C(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U325 (
	.Z(n258),
	.A(n7),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U326 (
	.Z(n257),
	.A(N457),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U327 (
	.Z(n256),
	.A(ambient_heatup_th[6]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U328 (
	.Z(n669),
	.A(n259),
	.B(n260),
	.C(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U329 (
	.Z(n261),
	.A(N336),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U330 (
	.Z(n234),
	.A(n159),
	.B(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U331 (
	.Z(n260),
	.A(N458),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U332 (
	.Z(n235),
	.A(n160),
	.B(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U333 (
	.Z(n259),
	.A(ambient_heatup_th[7]),
	.B(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U334 (
	.Z(n236),
	.A(n161),
	.B(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U335 (
	.Z(n249),
	.A(n104),
	.B(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U336 (
	.Z(n262),
	.A(n200),
	.B(n263),
	.C(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U337 (
	.Z(n668),
	.A(n264),
	.B(n265),
	.C(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U338 (
	.Z(n266),
	.A(N304),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U339 (
	.Z(n265),
	.A(N426),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U340 (
	.Z(n264),
	.A(solar_th[15]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U341 (
	.Z(n667),
	.A(n270),
	.B(n271),
	.C(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U342 (
	.Z(n272),
	.A(N289),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U343 (
	.Z(n271),
	.A(N411),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U344 (
	.Z(n270),
	.A(solar_th[0]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U345 (
	.Z(n666),
	.A(n273),
	.B(n274),
	.C(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U346 (
	.Z(n275),
	.A(n276),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U347 (
	.Z(n277),
	.A(N290),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U348 (
	.Z(n274),
	.A(N412),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U349 (
	.Z(n273),
	.A(FE_OFN68_solar_th_1),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U350 (
	.Z(n665),
	.A(n281),
	.B(n282),
	.C(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U351 (
	.Z(n283),
	.A(n276),
	.B(n284), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U352 (
	.Z(n284),
	.A(N291),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U353 (
	.Z(n282),
	.A(N413),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U354 (
	.Z(n281),
	.A(FE_OFN137_solar_th_2),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U355 (
	.Z(n664),
	.A(n285),
	.B(n286),
	.C(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U356 (
	.Z(n287),
	.A(N292),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U357 (
	.Z(n286),
	.A(N414),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U358 (
	.Z(n285),
	.A(solar_th[3]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U359 (
	.Z(n663),
	.A(n288),
	.B(n289),
	.C(n290), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U360 (
	.Z(n290),
	.A(n276),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U361 (
	.Z(n291),
	.A(N293),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U362 (
	.Z(n289),
	.A(N415),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U363 (
	.Z(n288),
	.A(solar_th[4]),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U364 (
	.Z(n662),
	.A(n292),
	.B(n293),
	.C(n294), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U365 (
	.Z(n294),
	.A(n276),
	.B(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U366 (
	.Z(n295),
	.A(N294),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U367 (
	.Z(n293),
	.A(N416),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U368 (
	.Z(n292),
	.A(FE_OFN65_solar_th_5),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U369 (
	.Z(n661),
	.A(n296),
	.B(n297),
	.C(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U370 (
	.Z(n298),
	.A(n276),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U371 (
	.Z(n299),
	.A(N295),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U372 (
	.Z(n297),
	.A(N417),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U373 (
	.Z(n296),
	.A(FE_OFN64_solar_th_6),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U374 (
	.Z(n660),
	.A(n300),
	.B(n301),
	.C(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U375 (
	.Z(n302),
	.A(n276),
	.B(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U376 (
	.Z(n303),
	.A(N296),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U377 (
	.Z(n301),
	.A(N418),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U378 (
	.Z(n300),
	.A(FE_OFN63_solar_th_7),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U379 (
	.Z(n659),
	.A(n304),
	.B(n305),
	.C(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U380 (
	.Z(n306),
	.A(n276),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U381 (
	.Z(n307),
	.A(N297),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U382 (
	.Z(n305),
	.A(N419),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U383 (
	.Z(n304),
	.A(FE_OFN62_solar_th_8),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U384 (
	.Z(n658),
	.A(n308),
	.B(n309),
	.C(n310), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U385 (
	.Z(n310),
	.A(N298),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U386 (
	.Z(n309),
	.A(N420),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U387 (
	.Z(n308),
	.A(solar_th[9]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U388 (
	.Z(n657),
	.A(n311),
	.B(n312),
	.C(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U389 (
	.Z(n313),
	.A(N299),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U390 (
	.Z(n312),
	.A(N421),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U391 (
	.Z(n311),
	.A(solar_th[10]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U392 (
	.Z(n656),
	.A(n314),
	.B(n315),
	.C(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U393 (
	.Z(n316),
	.A(n276),
	.B(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U394 (
	.Z(n317),
	.A(N300),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U395 (
	.Z(n278),
	.A(n148),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U396 (
	.Z(n276),
	.A(n318),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U397 (
	.Z(n315),
	.A(N422),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U398 (
	.Z(n279),
	.A(n151),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U399 (
	.Z(n314),
	.A(solar_th[11]),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U400 (
	.Z(n280),
	.A(n152),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U401 (
	.Z(n655),
	.A(n319),
	.B(n320),
	.C(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U402 (
	.Z(n321),
	.A(N301),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U403 (
	.Z(n320),
	.A(N423),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U404 (
	.Z(n319),
	.A(FE_OFN58_solar_th_12),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U405 (
	.Z(n654),
	.A(n322),
	.B(n323),
	.C(n324), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U406 (
	.Z(n324),
	.A(N302),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U407 (
	.Z(n323),
	.A(N424),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U408 (
	.Z(n322),
	.A(solar_th[13]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U409 (
	.Z(n653),
	.A(n325),
	.B(n326),
	.C(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U410 (
	.Z(n327),
	.A(N303),
	.B(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U411 (
	.Z(n267),
	.A(n159),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U412 (
	.Z(n326),
	.A(N425),
	.B(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U413 (
	.Z(n268),
	.A(n160),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U414 (
	.Z(n325),
	.A(solar_th[14]),
	.B(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U415 (
	.Z(n269),
	.A(n161),
	.B(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U416 (
	.Z(n318),
	.A(n104),
	.B(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U417 (
	.Z(n328),
	.A(n329),
	.B(n330),
	.C(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U418 (
	.Z(n331),
	.A(FE_OFN5_rst_pad),
	.B(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U419 (
	.Z(n652),
	.A(n333),
	.B(n334),
	.C(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U420 (
	.Z(n335),
	.A(N352),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U421 (
	.Z(n334),
	.A(N474),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U422 (
	.Z(n333),
	.A(geothermal_heatup_th[7]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U423 (
	.Z(n651),
	.A(n339),
	.B(n340),
	.C(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U424 (
	.Z(n341),
	.A(N345),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U425 (
	.Z(n340),
	.A(N467),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U426 (
	.Z(n339),
	.A(geothermal_heatup_th[0]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U427 (
	.Z(n650),
	.A(n342),
	.B(n343),
	.C(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U428 (
	.Z(n344),
	.A(N346),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U429 (
	.Z(n343),
	.A(N468),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U430 (
	.Z(n342),
	.A(geothermal_heatup_th[1]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U431 (
	.Z(n649),
	.A(n345),
	.B(n346),
	.C(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U432 (
	.Z(n347),
	.A(N347),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U433 (
	.Z(n346),
	.A(N469),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U434 (
	.Z(n345),
	.A(geothermal_heatup_th[2]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U435 (
	.Z(n648),
	.A(n348),
	.B(n349),
	.C(n350), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U436 (
	.Z(n350),
	.A(n23),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U437 (
	.Z(n349),
	.A(N470),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U438 (
	.Z(n348),
	.A(geothermal_heatup_th[3]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U439 (
	.Z(n647),
	.A(n351),
	.B(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U440 (
	.Z(n352),
	.A(geothermal_heatup_th[4]),
	.B(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U441 (
	.Z(n353),
	.A(n152),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U442 (
	.Z(n351),
	.A(n355),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U443 (
	.Z(n355),
	.A(n356),
	.B(n357),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U444 (
	.Z(n357),
	.A(N349),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U445 (
	.Z(n356),
	.A(N471),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U446 (
	.Z(n646),
	.A(n358),
	.B(n359),
	.C(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U447 (
	.Z(n360),
	.A(N350),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U448 (
	.Z(n359),
	.A(N472),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U449 (
	.Z(n358),
	.A(geothermal_heatup_th[5]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U450 (
	.Z(n645),
	.A(n361),
	.B(n362),
	.C(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U451 (
	.Z(n363),
	.A(n15),
	.B(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U452 (
	.Z(n336),
	.A(n159),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U453 (
	.Z(n362),
	.A(N473),
	.B(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U454 (
	.Z(n337),
	.A(n160),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U455 (
	.Z(n361),
	.A(geothermal_heatup_th[6]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U456 (
	.Z(n338),
	.A(n161),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U457 (
	.Z(n354),
	.A(n104),
	.B(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U458 (
	.Z(n364),
	.A(n329),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U459 (
	.Z(n644),
	.A(n365),
	.B(n366),
	.C(n367), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U460 (
	.Z(n367),
	.A(n17),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U461 (
	.Z(n366),
	.A(N462),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U462 (
	.Z(n365),
	.A(geothermal_cooldown_th[3]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U463 (
	.Z(n643),
	.A(n371),
	.B(n372),
	.C(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U464 (
	.Z(n373),
	.A(n374),
	.B(n375), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U465 (
	.Z(n375),
	.A(N337),
	.B(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U466 (
	.Z(n372),
	.A(N459),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U467 (
	.Z(n371),
	.A(geothermal_cooldown_th[0]),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U468 (
	.Z(n642),
	.A(n379),
	.B(n380),
	.C(n381), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U469 (
	.Z(n381),
	.A(n374),
	.B(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U470 (
	.Z(n382),
	.A(N338),
	.B(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U471 (
	.Z(n380),
	.A(N460),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U472 (
	.Z(n379),
	.A(geothermal_cooldown_th[1]),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U473 (
	.Z(n641),
	.A(n383),
	.B(n384),
	.C(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U474 (
	.Z(n385),
	.A(N339),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U475 (
	.Z(n384),
	.A(N461),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U476 (
	.Z(n383),
	.A(geothermal_cooldown_th[2]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U477 (
	.Z(n640),
	.A(n386),
	.B(n387),
	.C(n388), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U478 (
	.Z(n388),
	.A(N341),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U479 (
	.Z(n387),
	.A(N463),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U480 (
	.Z(n386),
	.A(geothermal_cooldown_th[4]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U481 (
	.Z(n639),
	.A(n389),
	.B(n390),
	.C(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U482 (
	.Z(n391),
	.A(n374),
	.B(n392), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U483 (
	.Z(n392),
	.A(N342),
	.B(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U484 (
	.Z(n376),
	.A(n148),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U485 (
	.Z(n374),
	.A(n393),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U486 (
	.Z(n390),
	.A(N464),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U487 (
	.Z(n377),
	.A(n151),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U488 (
	.Z(n389),
	.A(geothermal_cooldown_th[5]),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U489 (
	.Z(n378),
	.A(n152),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U490 (
	.Z(n152),
	.A(n394), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U491 (
	.Z(n638),
	.A(n395),
	.B(n396),
	.C(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U492 (
	.Z(n397),
	.A(n1),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U493 (
	.Z(n396),
	.A(N465),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U494 (
	.Z(n395),
	.A(geothermal_cooldown_th[6]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U495 (
	.Z(n637),
	.A(n398),
	.B(n399),
	.C(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U496 (
	.Z(n400),
	.A(N344),
	.B(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U497 (
	.Z(n368),
	.A(n159),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U498 (
	.Z(n159),
	.A(initialized),
	.B(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U499 (
	.Z(n399),
	.A(N466),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U500 (
	.Z(n369),
	.A(n160),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U501 (
	.Z(n160),
	.A(initialized),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U502 (
	.Z(n398),
	.A(geothermal_cooldown_th[7]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U503 (
	.Z(n370),
	.A(n393),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U504 (
	.Z(n161),
	.A(n394),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U505 (
	.Z(n393),
	.A(n104),
	.B(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U506 (
	.Z(n401),
	.A(n200),
	.B(n402),
	.C(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U507 (
	.Z(n403),
	.A(n404),
	.B(n405),
	.C(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U508 (
	.Z(n406),
	.A(n407),
	.B(n28),
	.C(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U509 (
	.Z(n330),
	.A(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U510 (
	.Z(n332),
	.A(n164),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U511 (
	.Z(n104),
	.A(n28),
	.B(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U512 (
	.Z(n150),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U513 (
	.Z(n633),
	.A(n410),
	.B(n411),
	.C(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U514 (
	.Z(n412),
	.A(n413),
	.B(n414), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U515 (
	.Z(n414),
	.A(n415),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U516 (
	.Z(n415),
	.A(data_rx[0]),
	.B(n111),
	.C(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U517 (
	.Z(n413),
	.A(n418),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U518 (
	.Z(n418),
	.A(n420),
	.B(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U519 (
	.Z(n421),
	.A(n422),
	.B(n423),
	.C(n424), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U520 (
	.Z(n424),
	.A(n425),
	.B(solar_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U521 (
	.Z(n423),
	.A(n426),
	.B(solar_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U522 (
	.Z(n422),
	.A(n427),
	.B(solar_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U523 (
	.Z(n420),
	.A(n428),
	.B(n429),
	.C(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U524 (
	.Z(n430),
	.A(n431),
	.B(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U525 (
	.Z(n432),
	.A(geothermal_cooldown_th[0]),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U526 (
	.Z(n431),
	.A(n433),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U527 (
	.Z(n429),
	.A(n435),
	.B(ambient_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U528 (
	.Z(n428),
	.A(n436),
	.B(ambient_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U529 (
	.Z(n411),
	.A(n437),
	.B(FE_OFN62_solar_th_8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U530 (
	.Z(n410),
	.A(data_tx[0]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U531 (
	.Z(n630),
	.A(n439),
	.B(n440),
	.C(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U532 (
	.Z(n441),
	.A(n442),
	.B(n443), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U533 (
	.Z(n443),
	.A(n394),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U534 (
	.Z(n394),
	.A(n148),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U535 (
	.Z(n151),
	.A(n444),
	.B(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U536 (
	.Z(n148),
	.A(n445),
	.B(n444), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U537 (
	.Z(n444),
	.A(state[6]),
	.B(state[5]),
	.C(n446), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U538 (
	.Z(n446),
	.A(n447),
	.B(n448), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U539 (
	.Z(n448),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U540 (
	.Z(n445),
	.A(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U541 (
	.Z(n440),
	.A(state[0]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U542 (
	.Z(n627),
	.A(n449),
	.B(n450), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U543 (
	.Z(n450),
	.A(state[6]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U544 (
	.Z(n626),
	.A(n449),
	.B(n451), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U545 (
	.Z(n451),
	.A(state[4]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U546 (
	.Z(n625),
	.A(n449),
	.B(n452), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U547 (
	.Z(n452),
	.A(state[5]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U548 (
	.Z(n449),
	.A(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U549 (
	.Z(n442),
	.A(n453),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U550 (
	.Z(n624),
	.A(n454),
	.B(n455),
	.C(n456), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U551 (
	.Z(n456),
	.A(state[2]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U552 (
	.Z(n455),
	.A(n110),
	.B(n457), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U553 (
	.Z(n457),
	.A(n458),
	.B(n459),
	.C(n460), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U554 (
	.Z(n460),
	.A(n453),
	.B(n461), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U555 (
	.Z(n459),
	.A(state[1]),
	.B(state[0]),
	.C(n462), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U556 (
	.Z(n458),
	.A(state[2]),
	.B(n463), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U557 (
	.Z(n454),
	.A(n417),
	.B(n463), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U558 (
	.Z(n463),
	.A(n464),
	.B(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U559 (
	.Z(n465),
	.A(n466),
	.B(n467), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U560 (
	.Z(n623),
	.A(n468),
	.B(n469), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U561 (
	.Z(n469),
	.A(n110),
	.B(n470), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U562 (
	.Z(n470),
	.A(n471),
	.B(n472), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U563 (
	.Z(n472),
	.A(n473),
	.B(n474),
	.C(n462), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U564 (
	.Z(n474),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U565 (
	.Z(n473),
	.A(state[0]),
	.B(n475), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U566 (
	.Z(n471),
	.A(n466),
	.B(n476), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U567 (
	.Z(n476),
	.A(n407),
	.B(n477), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U568 (
	.Z(n477),
	.A(n467),
	.B(n478), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U569 (
	.Z(n478),
	.A(idle_ready_tx), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U570 (
	.Z(n468),
	.A(state[1]),
	.B(FE_OFN5_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U571 (
	.Z(n622),
	.A(n479),
	.B(n480),
	.C(n439), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U572 (
	.Z(n439),
	.A(n481),
	.B(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U573 (
	.Z(n481),
	.A(n482),
	.B(n483), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U574 (
	.Z(n483),
	.A(n467),
	.B(n425), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U575 (
	.Z(n467),
	.A(n329),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U576 (
	.Z(n484),
	.A(n166),
	.B(n404),
	.C(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U577 (
	.Z(n167),
	.A(n436),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U578 (
	.Z(n166),
	.A(n435),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U579 (
	.Z(n479),
	.A(start_tx),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U580 (
	.Z(n621),
	.A(n485),
	.B(n486),
	.C(n487), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U581 (
	.Z(n487),
	.A(n488),
	.B(n489), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U582 (
	.Z(n489),
	.A(n490),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U583 (
	.Z(n490),
	.A(data_rx[1]),
	.B(n111),
	.C(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U584 (
	.Z(n488),
	.A(n492),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U585 (
	.Z(n492),
	.A(n493),
	.B(n494), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U586 (
	.Z(n494),
	.A(n495),
	.B(n496),
	.C(n497), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U587 (
	.Z(n497),
	.A(n425),
	.B(FE_OFN68_solar_th_1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U588 (
	.Z(n496),
	.A(n426),
	.B(solar_heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U589 (
	.Z(n495),
	.A(n427),
	.B(solar_cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U590 (
	.Z(n493),
	.A(n498),
	.B(n499),
	.C(n500), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U591 (
	.Z(n500),
	.A(n501),
	.B(n502), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U592 (
	.Z(n502),
	.A(n503),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U593 (
	.Z(n501),
	.A(n504),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U594 (
	.Z(n499),
	.A(n435),
	.B(ambient_heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U595 (
	.Z(n498),
	.A(n436),
	.B(ambient_cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U596 (
	.Z(n486),
	.A(n437),
	.B(solar_th[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U597 (
	.Z(n485),
	.A(data_tx[1]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U598 (
	.Z(n620),
	.A(n505),
	.B(n506),
	.C(n507), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U599 (
	.Z(n507),
	.A(n508),
	.B(n509), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U600 (
	.Z(n509),
	.A(n461),
	.B(n480), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U601 (
	.Z(n508),
	.A(n510),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U602 (
	.Z(n510),
	.A(n511),
	.B(n512), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U603 (
	.Z(n512),
	.A(n513),
	.B(n514),
	.C(n515), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U604 (
	.Z(n515),
	.A(n425),
	.B(solar_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U605 (
	.Z(n514),
	.A(n426),
	.B(solar_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U606 (
	.Z(n513),
	.A(n427),
	.B(solar_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U607 (
	.Z(n511),
	.A(n516),
	.B(n517),
	.C(n518), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U608 (
	.Z(n518),
	.A(n519),
	.B(n520), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U609 (
	.Z(n520),
	.A(n521),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U610 (
	.Z(n519),
	.A(n522),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U611 (
	.Z(n517),
	.A(n435),
	.B(ambient_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U612 (
	.Z(n516),
	.A(n436),
	.B(ambient_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U613 (
	.Z(n506),
	.A(n437),
	.B(solar_th[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U614 (
	.Z(n505),
	.A(data_tx[2]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U615 (
	.Z(n619),
	.A(n523),
	.B(n524),
	.C(n525), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U616 (
	.Z(n525),
	.A(data_tx[3]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U617 (
	.Z(n524),
	.A(n482),
	.B(n526), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U618 (
	.Z(n526),
	.A(n527),
	.B(n528), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U619 (
	.Z(n528),
	.A(n529),
	.B(n530),
	.C(n531), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U620 (
	.Z(n531),
	.A(n425),
	.B(FE_OFN67_solar_th_3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U621 (
	.Z(n530),
	.A(n426),
	.B(solar_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U622 (
	.Z(n529),
	.A(n427),
	.B(solar_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U623 (
	.Z(n527),
	.A(n532),
	.B(n533),
	.C(n534), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U624 (
	.Z(n534),
	.A(n535),
	.B(n536), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U625 (
	.Z(n536),
	.A(n537),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U626 (
	.Z(n535),
	.A(n538),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U627 (
	.Z(n533),
	.A(n435),
	.B(ambient_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U628 (
	.Z(n532),
	.A(n436),
	.B(ambient_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U629 (
	.Z(n523),
	.A(n437),
	.B(solar_th[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U630 (
	.Z(n618),
	.A(n539),
	.B(n540),
	.C(n541), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U631 (
	.Z(n541),
	.A(n491),
	.B(n542), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U632 (
	.Z(n542),
	.A(n543),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U633 (
	.Z(n543),
	.A(n544),
	.B(n545), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U634 (
	.Z(n545),
	.A(n546),
	.B(n547),
	.C(n548), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U635 (
	.Z(n548),
	.A(n425),
	.B(FE_OFN66_solar_th_4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U636 (
	.Z(n547),
	.A(n426),
	.B(solar_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U637 (
	.Z(n546),
	.A(n427),
	.B(solar_cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U638 (
	.Z(n544),
	.A(n549),
	.B(n550),
	.C(n551), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U639 (
	.Z(n551),
	.A(n552),
	.B(n553), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U640 (
	.Z(n553),
	.A(geothermal_cooldown_th[4]),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U641 (
	.Z(n552),
	.A(geothermal_heatup_th[4]),
	.B(n554), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U642 (
	.Z(n550),
	.A(n435),
	.B(ambient_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U643 (
	.Z(n549),
	.A(n436),
	.B(ambient_cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U644 (
	.Z(n491),
	.A(n555),
	.B(n453), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U645 (
	.Z(n540),
	.A(n437),
	.B(FE_OFN58_solar_th_12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U646 (
	.Z(n539),
	.A(data_tx[4]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U647 (
	.Z(n617),
	.A(n556),
	.B(n557),
	.C(n558), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U648 (
	.Z(n558),
	.A(n559),
	.B(n560), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U649 (
	.Z(n560),
	.A(n561),
	.B(n480), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U650 (
	.Z(n559),
	.A(n562),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U651 (
	.Z(n562),
	.A(n563),
	.B(n564), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U652 (
	.Z(n564),
	.A(n565),
	.B(n566),
	.C(n567), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U653 (
	.Z(n567),
	.A(n425),
	.B(FE_OFN65_solar_th_5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U654 (
	.Z(n566),
	.A(n426),
	.B(solar_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U655 (
	.Z(n565),
	.A(n427),
	.B(solar_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U656 (
	.Z(n563),
	.A(n568),
	.B(n569),
	.C(n570), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U657 (
	.Z(n570),
	.A(n571),
	.B(n572), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U658 (
	.Z(n572),
	.A(geothermal_cooldown_th[5]),
	.B(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U659 (
	.Z(n571),
	.A(n573),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U660 (
	.Z(n569),
	.A(n435),
	.B(ambient_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U661 (
	.Z(n568),
	.A(n436),
	.B(ambient_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U662 (
	.Z(n557),
	.A(n437),
	.B(solar_th[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U663 (
	.Z(n556),
	.A(data_tx[5]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U664 (
	.Z(n616),
	.A(n574),
	.B(n575),
	.C(n576), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U665 (
	.Z(n576),
	.A(n577),
	.B(n578), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U666 (
	.Z(n578),
	.A(n579),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U667 (
	.Z(n579),
	.A(n580),
	.B(n581), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U668 (
	.Z(n581),
	.A(n582),
	.B(n583),
	.C(n584), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U669 (
	.Z(n584),
	.A(n425),
	.B(FE_OFN64_solar_th_6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U670 (
	.Z(n583),
	.A(n426),
	.B(solar_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U671 (
	.Z(n582),
	.A(n427),
	.B(solar_cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U672 (
	.Z(n580),
	.A(n585),
	.B(n586),
	.C(n587), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U673 (
	.Z(n587),
	.A(n588),
	.B(n589), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U674 (
	.Z(n589),
	.A(n590),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U675 (
	.Z(n588),
	.A(n591),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U676 (
	.Z(n586),
	.A(n435),
	.B(ambient_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U677 (
	.Z(n585),
	.A(n436),
	.B(ambient_cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U678 (
	.Z(n577),
	.A(n480), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U679 (
	.Z(n480),
	.A(n417),
	.B(n592), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U680 (
	.Z(n592),
	.A(n107),
	.B(n453), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U681 (
	.Z(n453),
	.A(n475),
	.B(n462),
	.C(n593), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U682 (
	.Z(n594),
	.A(n595),
	.B(data_rx[1]),
	.C(n596), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U683 (
	.Z(n596),
	.A(n597),
	.B(n561), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U684 (
	.Z(n595),
	.A(n598),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U685 (
	.Z(n107),
	.A(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U686 (
	.Z(n111),
	.A(n599),
	.B(n600), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U687 (
	.Z(n600),
	.A(n601),
	.B(n602),
	.C(n462), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U688 (
	.Z(n602),
	.A(n603),
	.B(n461),
	.C(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U689 (
	.Z(n105),
	.A(data_rx[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U690 (
	.Z(n461),
	.A(data_rx[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U691 (
	.Z(n603),
	.A(data_rx[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U692 (
	.Z(n598),
	.A(data_rx[6]),
	.B(data_ready_rx),
	.C(n604), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U693 (
	.Z(n604),
	.A(data_rx[7]),
	.B(data_rx[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U694 (
	.Z(n599),
	.A(n597),
	.B(n561),
	.C(n593), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U695 (
	.Z(n575),
	.A(n437),
	.B(FE_OFN56_solar_th_14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U696 (
	.Z(n574),
	.A(data_tx[6]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U697 (
	.Z(n615),
	.A(n605),
	.B(n606),
	.C(n607), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U698 (
	.Z(n607),
	.A(data_tx[7]),
	.B(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U699 (
	.Z(n606),
	.A(n482),
	.B(n608), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U700 (
	.Z(n608),
	.A(n609),
	.B(n610), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U701 (
	.Z(n610),
	.A(n611),
	.B(n612),
	.C(n613), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U702 (
	.Z(n613),
	.A(n425),
	.B(FE_OFN63_solar_th_7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U703 (
	.Z(n612),
	.A(n426),
	.B(solar_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U704 (
	.Z(n611),
	.A(n427),
	.B(solar_cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U705 (
	.Z(n609),
	.A(n614),
	.B(n636),
	.C(n709), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U706 (
	.Z(n709),
	.A(n710),
	.B(n711), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U707 (
	.Z(n711),
	.A(n712),
	.B(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U708 (
	.Z(n710),
	.A(n713),
	.B(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U709 (
	.Z(n434),
	.A(n554), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U710 (
	.Z(n636),
	.A(n435),
	.B(ambient_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U711 (
	.Z(n614),
	.A(n436),
	.B(ambient_cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U712 (
	.Z(n482),
	.A(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U713 (
	.Z(n419),
	.A(n466),
	.B(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U714 (
	.Z(n417),
	.A(n555), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U715 (
	.Z(n714),
	.A(n462),
	.B(state[1]),
	.C(n715), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U716 (
	.Z(n715),
	.A(state[0]),
	.B(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U717 (
	.Z(n408),
	.A(n716),
	.B(n118),
	.C(n717), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U718 (
	.Z(n717),
	.A(n117),
	.B(n632), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U719 (
	.Z(n716),
	.A(n635),
	.B(mode[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U720 (
	.Z(n462),
	.A(n718),
	.B(state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U721 (
	.Z(n605),
	.A(n437),
	.B(solar_th[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U722 (
	.Z(n437),
	.A(n464),
	.B(n555), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U723 (
	.Z(n555),
	.A(idle_ready_tx),
	.B(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U724 (
	.Z(n110),
	.A(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U725 (
	.Z(n438),
	.A(initialized),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U726 (
	.Z(n464),
	.A(n719),
	.B(state[2]),
	.C(n593), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U727 (
	.Z(n593),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U728 (
	.Z(n718),
	.A(n720),
	.B(n721),
	.C(n447), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U729 (
	.Z(n447),
	.A(state[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U730 (
	.Z(n721),
	.A(state[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U731 (
	.Z(n720),
	.A(state[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U732 (
	.Z(N1849),
	.A(n554),
	.B(n722), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U733 (
	.Z(n722),
	.A(geothermal_heatup_th[7]),
	.B(n723), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U734 (
	.Z(n723),
	.A(geothermal_heatup_th[4]),
	.B(n724),
	.C(n725), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U735 (
	.Z(n725),
	.A(n573),
	.B(n591), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U736 (
	.Z(n724),
	.A(n538),
	.B(n726), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U737 (
	.Z(n726),
	.A(geothermal_heatup_th[2]),
	.B(n727), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U738 (
	.Z(n727),
	.A(n504),
	.B(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U739 (
	.Z(n433),
	.A(geothermal_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U740 (
	.Z(n504),
	.A(geothermal_heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U741 (
	.Z(n538),
	.A(geothermal_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U742 (
	.Z(N1847),
	.A(n263),
	.B(n728), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U743 (
	.Z(n728),
	.A(n729),
	.B(n712), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U744 (
	.Z(n729),
	.A(n730),
	.B(n590), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U745 (
	.Z(n730),
	.A(geothermal_cooldown_th[5]),
	.B(n731), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U746 (
	.Z(n731),
	.A(n732),
	.B(n521),
	.C(n733), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U747 (
	.Z(n733),
	.A(geothermal_cooldown_th[1]),
	.B(geothermal_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U748 (
	.Z(n732),
	.A(geothermal_cooldown_th[4]),
	.B(geothermal_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U749 (
	.Z(n263),
	.A(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U750 (
	.Z(N1845),
	.A(n435),
	.B(n734), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U751 (
	.Z(n734),
	.A(ambient_heatup_th[7]),
	.B(n735), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U752 (
	.Z(n735),
	.A(ambient_heatup_th[4]),
	.B(n736),
	.C(n737), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U753 (
	.Z(n737),
	.A(n738),
	.B(n739), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U754 (
	.Z(n736),
	.A(n740),
	.B(n741), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U755 (
	.Z(n741),
	.A(ambient_heatup_th[2]),
	.B(n742), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U756 (
	.Z(n742),
	.A(ambient_heatup_th[1]),
	.B(ambient_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U757 (
	.Z(n740),
	.A(ambient_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U758 (
	.Z(N1843),
	.A(n201),
	.B(n743), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U759 (
	.Z(n743),
	.A(n744),
	.B(n745), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U760 (
	.Z(n744),
	.A(n746),
	.B(n747), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U761 (
	.Z(n746),
	.A(ambient_cooldown_th[5]),
	.B(n748), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U762 (
	.Z(n748),
	.A(n749),
	.B(n750),
	.C(n751), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U763 (
	.Z(n751),
	.A(ambient_cooldown_th[1]),
	.B(ambient_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U764 (
	.Z(n749),
	.A(ambient_cooldown_th[4]),
	.B(ambient_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U765 (
	.Z(N1841),
	.A(n426),
	.B(n752), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U766 (
	.Z(n752),
	.A(solar_heatup_th[7]),
	.B(n753), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U767 (
	.Z(n753),
	.A(solar_heatup_th[4]),
	.B(n754),
	.C(n755), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U768 (
	.Z(n755),
	.A(n756),
	.B(n757), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U769 (
	.Z(n754),
	.A(n758),
	.B(n759), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U770 (
	.Z(n759),
	.A(solar_heatup_th[2]),
	.B(n760), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U771 (
	.Z(n760),
	.A(solar_heatup_th[1]),
	.B(solar_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U772 (
	.Z(n758),
	.A(solar_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U773 (
	.Z(N1839),
	.A(n404),
	.B(n761), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U774 (
	.Z(n761),
	.A(n762),
	.B(n763), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U775 (
	.Z(n762),
	.A(n764),
	.B(n765), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U776 (
	.Z(n764),
	.A(solar_cooldown_th[5]),
	.B(n766), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U777 (
	.Z(n766),
	.A(n767),
	.B(n768),
	.C(n769), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U778 (
	.Z(n769),
	.A(solar_cooldown_th[1]),
	.B(solar_cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U779 (
	.Z(n767),
	.A(solar_cooldown_th[4]),
	.B(solar_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U780 (
	.Z(N1837),
	.A(n770),
	.B(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U781 (
	.Z(n770),
	.A(n771),
	.B(n772), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U782 (
	.Z(n772),
	.A(n773),
	.B(n774),
	.C(n775), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U783 (
	.Z(n775),
	.A(solar_th[11]),
	.B(n776), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U784 (
	.Z(n776),
	.A(FE_OFN58_solar_th_12),
	.B(solar_th[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U785 (
	.Z(n773),
	.A(solar_th[4]),
	.B(n777),
	.C(solar_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U786 (
	.Z(n777),
	.A(n778),
	.B(n779),
	.C(n780), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U787 (
	.Z(n780),
	.A(solar_th[1]),
	.B(solar_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U788 (
	.Z(n778),
	.A(solar_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U789 (
	.Z(n771),
	.A(n781),
	.B(n782), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U790 (
	.Z(n782),
	.A(n783),
	.B(n784),
	.C(n785), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U791 (
	.Z(n784),
	.A(FE_OFN64_solar_th_6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U792 (
	.Z(n781),
	.A(n786),
	.B(n787),
	.C(n788), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U793 (
	.Z(n788),
	.A(FE_OFN63_solar_th_7), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U794 (
	.Z(N1835),
	.A(n554),
	.B(n789), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U795 (
	.Z(n789),
	.A(n713),
	.B(n790), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U796 (
	.Z(n790),
	.A(n573),
	.B(n591),
	.C(n791), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U797 (
	.Z(n791),
	.A(geothermal_heatup_th[3]),
	.B(n792),
	.C(geothermal_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U798 (
	.Z(n792),
	.A(n793),
	.B(n522), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U799 (
	.Z(n522),
	.A(geothermal_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U800 (
	.Z(n793),
	.A(geothermal_heatup_th[1]),
	.B(geothermal_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U801 (
	.Z(n591),
	.A(geothermal_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U802 (
	.Z(n573),
	.A(geothermal_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U803 (
	.Z(n713),
	.A(geothermal_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U804 (
	.Z(n554),
	.A(n164),
	.B(n631), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U805 (
	.Z(N1833),
	.A(n409),
	.B(n794), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U806 (
	.Z(n794),
	.A(n712),
	.B(n795), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U807 (
	.Z(n795),
	.A(n796),
	.B(n590), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U808 (
	.Z(n590),
	.A(geothermal_cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U809 (
	.Z(n796),
	.A(geothermal_cooldown_th[4]),
	.B(n797),
	.C(geothermal_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U810 (
	.Z(n797),
	.A(n521),
	.B(n537),
	.C(n503), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U811 (
	.Z(n503),
	.A(geothermal_cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U812 (
	.Z(n537),
	.A(geothermal_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U813 (
	.Z(n521),
	.A(geothermal_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U814 (
	.Z(n712),
	.A(geothermal_cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U815 (
	.Z(n409),
	.A(n798),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U816 (
	.Z(n164),
	.A(n112),
	.B(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U817 (
	.Z(N1831),
	.A(n435),
	.B(n799), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U818 (
	.Z(n799),
	.A(n800),
	.B(n801), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U819 (
	.Z(n801),
	.A(n738),
	.B(n739),
	.C(n802), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U820 (
	.Z(n802),
	.A(ambient_heatup_th[3]),
	.B(n803),
	.C(ambient_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U821 (
	.Z(n803),
	.A(n804),
	.B(n805), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U822 (
	.Z(n805),
	.A(ambient_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U823 (
	.Z(n804),
	.A(ambient_heatup_th[1]),
	.B(ambient_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U824 (
	.Z(n739),
	.A(ambient_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U825 (
	.Z(n738),
	.A(ambient_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U826 (
	.Z(n800),
	.A(ambient_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U827 (
	.Z(n402),
	.A(n115),
	.B(n798),
	.C(n629), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U828 (
	.Z(N1829),
	.A(n436),
	.B(n806), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U829 (
	.Z(n806),
	.A(n745),
	.B(n807), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U830 (
	.Z(n807),
	.A(n808),
	.B(n747), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U831 (
	.Z(n747),
	.A(ambient_cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U832 (
	.Z(n808),
	.A(ambient_cooldown_th[4]),
	.B(n809),
	.C(ambient_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U833 (
	.Z(n809),
	.A(n750),
	.B(n810),
	.C(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U834 (
	.Z(n810),
	.A(ambient_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U835 (
	.Z(n750),
	.A(ambient_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U836 (
	.Z(n745),
	.A(ambient_cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U837 (
	.Z(n201),
	.A(n631),
	.B(n115),
	.C(n629), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U838 (
	.Z(n115),
	.A(n628), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U839 (
	.Z(N1827),
	.A(n426),
	.B(n811), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U840 (
	.Z(n811),
	.A(n812),
	.B(n813), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U841 (
	.Z(n813),
	.A(n756),
	.B(n757),
	.C(n814), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U842 (
	.Z(n814),
	.A(solar_heatup_th[3]),
	.B(n815),
	.C(solar_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U843 (
	.Z(n815),
	.A(n816),
	.B(n817), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U844 (
	.Z(n817),
	.A(solar_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U845 (
	.Z(n816),
	.A(solar_heatup_th[1]),
	.B(solar_heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U846 (
	.Z(n757),
	.A(solar_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U847 (
	.Z(n756),
	.A(solar_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U848 (
	.Z(n812),
	.A(solar_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U849 (
	.Z(n230),
	.A(n112),
	.B(n798),
	.C(n628), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U850 (
	.Z(N1825),
	.A(n427),
	.B(n818), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U851 (
	.Z(n818),
	.A(n763),
	.B(n819), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U852 (
	.Z(n819),
	.A(n820),
	.B(n765), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U853 (
	.Z(n765),
	.A(solar_cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U854 (
	.Z(n820),
	.A(solar_cooldown_th[4]),
	.B(n821),
	.C(solar_cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U855 (
	.Z(n821),
	.A(n768),
	.B(n822),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U856 (
	.Z(n822),
	.A(solar_cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U857 (
	.Z(n768),
	.A(solar_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U858 (
	.Z(n763),
	.A(solar_cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U859 (
	.Z(n404),
	.A(n631),
	.B(n112),
	.C(n628), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U860 (
	.Z(n112),
	.A(n629), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U861 (
	.Z(N1823),
	.A(n823),
	.B(n824), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U862 (
	.Z(n824),
	.A(n425),
	.B(n825), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U863 (
	.Z(n825),
	.A(FE_OFN58_solar_th_12),
	.B(n826), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U864 (
	.Z(n826),
	.A(n774),
	.B(n827),
	.C(n828), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U865 (
	.Z(n828),
	.A(FE_OFN63_solar_th_7),
	.B(n829),
	.C(n830), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U866 (
	.Z(n830),
	.A(n786),
	.B(n787), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U867 (
	.Z(n787),
	.A(solar_th[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U868 (
	.Z(n786),
	.A(FE_OFN62_solar_th_8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U869 (
	.Z(n829),
	.A(n779),
	.B(n831),
	.C(n832), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U870 (
	.Z(n832),
	.A(FE_OFN64_solar_th_6),
	.B(solar_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U871 (
	.Z(n831),
	.A(solar_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U872 (
	.Z(n779),
	.A(solar_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U873 (
	.Z(n827),
	.A(solar_th[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U874 (
	.Z(n774),
	.A(solar_th[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U875 (
	.Z(n407),
	.A(n629),
	.B(n798),
	.C(n628), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U876 (
	.Z(n798),
	.A(n631), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U877 (
	.Z(n823),
	.A(n785),
	.B(n783),
	.C(n833), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U878 (
	.Z(n833),
	.A(solar_th[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U879 (
	.Z(n783),
	.A(solar_th[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U880 (
	.Z(n785),
	.A(FE_OFN56_solar_th_14), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module hc_0 (
	rst, 
	ts1, 
	ts2, 
	out, 
	clk, 
	VDD, 
	VSS);
   input rst;
   input [7:0] ts1;
   input [7:0] ts2;
   output out;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire \state[0] ;
   wire initialized;
   wire N11;
   wire N12;
   wire N13;
   wire N14;
   wire N15;
   wire N16;
   wire N17;
   wire N18;
   wire N19;
   wire N21;
   wire N22;
   wire N23;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire n21;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n20;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n19;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;

   assign out = \state[0]  ;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n21),
	.RESETB(n21),
	.SETB(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(\state[0] ),
	.CLK(clk),
	.D(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n20),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n15),
	.A(initialized),
	.B(N19),
	.C(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U11 (
	.Z(n16),
	.A(\state[0] ),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n14),
	.A(\state[0] ),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n17),
	.A(n9),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n18),
	.A(n1),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(N25),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n47),
	.A(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n4),
	.A(ts2[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n6),
	.A(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n7),
	.A(ts2[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n3),
	.A(ts2[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n5),
	.A(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n8),
	.A(ts2[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U18 (
	.Z(n1),
	.A(n94),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 U19 (
	.Z(n71),
	.A(ts2[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(N11),
	.A(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n31),
	.A(ts1[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n98),
	.A(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n95),
	.A(ts1[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n97),
	.A(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n96),
	.A(ts1[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n99),
	.A(ts1[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n32),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(N16),
	.A(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n9),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U30 (
	.Z(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U31 (
	.Z(n11),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n10),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(N12),
	.A(n11),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(N13),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n28),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n13),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n12),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(N14),
	.A(n13),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U39 (
	.Z(n23),
	.A(n13),
	.B(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n19),
	.A(ts1[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(N15),
	.A(n23),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n22),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U43 (
	.Z(n24),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(N17),
	.A(ts1[6]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U45 (
	.Z(n25),
	.A(ts1[6]),
	.B(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n26),
	.A(n31),
	.B(n98),
	.C(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n27),
	.A(n32),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n30),
	.A(ts1[7]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U49 (
	.Z(n29),
	.A(n28),
	.B(n95),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(N18),
	.A(n30),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n34),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n33),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(N21),
	.A(n34),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U54 (
	.Z(N22),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n44),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n36),
	.A(n71),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n35),
	.A(n71),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(N23),
	.A(n36),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n39),
	.A(n36),
	.B(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n37),
	.A(ts2[4]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(N24),
	.A(n39),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n38),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U63 (
	.Z(n40),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(N26),
	.A(ts2[6]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n41),
	.A(ts2[6]),
	.B(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n42),
	.A(n71),
	.B(n5),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n43),
	.A(n47),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n46),
	.A(ts2[7]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n45),
	.A(n44),
	.B(n8),
	.C(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(N27),
	.A(n46),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U71 (
	.Z(n70),
	.A(n8),
	.B(N18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n64),
	.A(n6),
	.B(N16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U73 (
	.Z(n58),
	.A(n71),
	.B(N14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n48),
	.A(N11),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n52),
	.A(ts2[1]),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U76 (
	.Z(n49),
	.A(ts2[1]),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n51),
	.A(N12),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U78 (
	.Z(n50),
	.A(n4),
	.B(N13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U79 (
	.Z(n55),
	.A(n52),
	.B(n51),
	.C(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n54),
	.A(N13),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n53),
	.A(N14),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n57),
	.A(n55),
	.B(n54),
	.C(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n56),
	.A(n5),
	.B(N15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U84 (
	.Z(n61),
	.A(n58),
	.B(n57),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n60),
	.A(N15),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n59),
	.A(N16),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U87 (
	.Z(n63),
	.A(n61),
	.B(n60),
	.C(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n62),
	.A(n7),
	.B(N17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U89 (
	.Z(n66),
	.A(n64),
	.B(n63),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n65),
	.A(N17),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n68),
	.A(n66),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n67),
	.A(N18),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n69),
	.A(n68),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(N19),
	.A(n70),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U95 (
	.Z(n94),
	.A(n95),
	.B(N27), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U96 (
	.Z(n88),
	.A(n97),
	.B(N25), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n82),
	.A(n31),
	.B(N23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n72),
	.A(n3),
	.B(N11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n76),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U100 (
	.Z(n73),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U101 (
	.Z(n75),
	.A(N21),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U102 (
	.Z(n74),
	.A(n99),
	.B(N22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n79),
	.A(n76),
	.B(n75),
	.C(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n78),
	.A(N22),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n77),
	.A(N23),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U106 (
	.Z(n81),
	.A(n79),
	.B(n78),
	.C(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U107 (
	.Z(n80),
	.A(n98),
	.B(N24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U108 (
	.Z(n85),
	.A(n82),
	.B(n81),
	.C(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n84),
	.A(N24),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n83),
	.A(N25),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n87),
	.A(n85),
	.B(n84),
	.C(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n86),
	.A(n96),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U113 (
	.Z(n90),
	.A(n88),
	.B(n87),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n89),
	.A(N26),
	.B(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n92),
	.A(n90),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n91),
	.A(N27),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n93),
	.A(n92),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module temp_control_0 (
	cooldown_th, 
	heatup_th, 
	greenhouse_temp, 
	rst, 
	temp_g_greenhouse_temp, 
	out, 
	FE_OFN15_greenhouse_celcius_7, 
	FE_OFN16_greenhouse_celcius_6, 
	FE_OFN17_greenhouse_celcius_5, 
	FE_OFN18_greenhouse_celcius_2, 
	FE_OFN19_greenhouse_celcius_1, 
	clk_clone1, 
	clk, 
	VDD, 
	VSS);
   input [7:0] cooldown_th;
   input [7:0] heatup_th;
   input [7:0] greenhouse_temp;
   input rst;
   input temp_g_greenhouse_temp;
   output out;
   input FE_OFN15_greenhouse_celcius_7;
   input FE_OFN16_greenhouse_celcius_6;
   input FE_OFN17_greenhouse_celcius_5;
   input FE_OFN18_greenhouse_celcius_2;
   input FE_OFN19_greenhouse_celcius_1;
   input clk_clone1;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire N8;
   wire N9;
   wire initialized;
   wire N20;
   wire N21;
   wire N26;
   wire N30;
   wire n42;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n44;
   wire n45;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n24;
   wire n25;
   wire n31;
   wire n43;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire [7:0] stop_cooldown_th;
   wire [7:0] stop_heatup_th;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n42),
	.RESETB(n42),
	.SETB(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U3 (
	.Z(out),
	.A(n20),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n21),
	.A(n22),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U13 (
	.Z(n23),
	.A(N8),
	.B(n164),
	.C(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U14 (
	.Z(n22),
	.A(N9),
	.B(n165),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(n20),
	.A(temp_g_greenhouse_temp),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n44),
	.A(n26),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U18 (
	.Z(n27),
	.A(n40),
	.B(n28),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n28),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U20 (
	.Z(n30),
	.A(n163),
	.B(n41),
	.C(N20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U21 (
	.Z(n29),
	.A(n41),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n26),
	.A(n32),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n45),
	.A(n33),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n34),
	.A(n41),
	.B(n35),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n35),
	.A(n36),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n37),
	.A(N21),
	.B(n163),
	.C(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n38),
	.A(N20),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U29 (
	.Z(n36),
	.A(n40),
	.B(N30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n33),
	.A(n32),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n32),
	.A(n14),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n39),
	.A(n164),
	.B(n165),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[0]  (
	.Q(n164),
	.QB(n41),
	.CLK(clk_clone1),
	.D(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[1]  (
	.Q(n165),
	.QB(n40),
	.CLK(clk),
	.D(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n163),
	.A(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n10),
	.A(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n13),
	.A(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n11),
	.A(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n12),
	.A(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n7),
	.A(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(n1),
	.A(n18),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n8),
	.A(greenhouse_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(N30),
	.A(N9), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(N26),
	.A(N8), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n111),
	.A(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n136),
	.A(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n50),
	.A(cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(stop_heatup_th[4]),
	.A(heatup_th[4]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U38 (
	.Z(n2),
	.A(heatup_th[3]),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n162),
	.A(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n139),
	.A(cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U41 (
	.Z(n135),
	.A(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U42 (
	.Z(n62),
	.A(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U43 (
	.Z(n134),
	.A(cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n137),
	.A(cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U45 (
	.Z(n138),
	.A(cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n63),
	.A(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U47 (
	.Z(n51),
	.A(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U48 (
	.Z(n3),
	.A(n25),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(n4),
	.A(n49),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n5),
	.A(cooldown_th[6]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n6),
	.A(cooldown_th[5]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U52 (
	.Z(n87),
	.A(stop_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U53 (
	.Z(n14),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U54 (
	.Z(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U55 (
	.Z(n16),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n15),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(stop_cooldown_th[1]),
	.A(n16),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U58 (
	.Z(stop_cooldown_th[2]),
	.A(cooldown_th[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n47),
	.A(cooldown_th[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n18),
	.A(n50),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n17),
	.A(n50),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n25),
	.A(n18),
	.B(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n19),
	.A(cooldown_th[4]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(n24),
	.A(cooldown_th[5]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n31),
	.A(cooldown_th[6]),
	.B(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n43),
	.A(n50),
	.B(n136),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n46),
	.A(n51),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n49),
	.A(cooldown_th[7]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n48),
	.A(n47),
	.B(n138),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U70 (
	.Z(stop_heatup_th[1]),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U71 (
	.Z(n52),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n58),
	.A(heatup_th[2]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U73 (
	.Z(n53),
	.A(heatup_th[1]),
	.B(heatup_th[0]),
	.C(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(stop_heatup_th[2]),
	.A(n58),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U75 (
	.Z(stop_heatup_th[3]),
	.A(n58),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U76 (
	.Z(n54),
	.A(heatup_th[3]),
	.B(n58),
	.C(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U77 (
	.Z(stop_heatup_th[5]),
	.A(n62),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U78 (
	.Z(n55),
	.A(n62),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U79 (
	.Z(stop_heatup_th[6]),
	.A(heatup_th[6]),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U80 (
	.Z(n56),
	.A(heatup_th[5]),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U81 (
	.Z(n57),
	.A(heatup_th[4]),
	.B(heatup_th[3]),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n61),
	.A(heatup_th[7]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n59),
	.A(n57),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 U84 (
	.Z(n60),
	.A(n63),
	.B(n59),
	.S(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(stop_heatup_th[7]),
	.A(n61),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U86 (
	.Z(n86),
	.A(n4),
	.B(FE_OFN15_greenhouse_celcius_7), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U87 (
	.Z(n80),
	.A(n24),
	.B(FE_OFN17_greenhouse_celcius_5), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n74),
	.A(n1),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n64),
	.A(greenhouse_temp[0]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n68),
	.A(stop_cooldown_th[1]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U91 (
	.Z(n65),
	.A(stop_cooldown_th[1]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U92 (
	.Z(n67),
	.A(FE_OFN19_greenhouse_celcius_1),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n66),
	.A(n87),
	.B(FE_OFN18_greenhouse_celcius_2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U94 (
	.Z(n71),
	.A(n68),
	.B(n67),
	.C(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n70),
	.A(FE_OFN18_greenhouse_celcius_2),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n69),
	.A(greenhouse_temp[3]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U97 (
	.Z(n73),
	.A(n71),
	.B(n70),
	.C(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U98 (
	.Z(n72),
	.A(n3),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U99 (
	.Z(n77),
	.A(n74),
	.B(n73),
	.C(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n76),
	.A(greenhouse_temp[4]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n75),
	.A(FE_OFN17_greenhouse_celcius_5),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U102 (
	.Z(n79),
	.A(n77),
	.B(n76),
	.C(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U103 (
	.Z(n78),
	.A(n5),
	.B(FE_OFN16_greenhouse_celcius_6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n82),
	.A(n80),
	.B(n79),
	.C(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n81),
	.A(FE_OFN16_greenhouse_celcius_6),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n84),
	.A(n82),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n83),
	.A(FE_OFN15_greenhouse_celcius_7),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n85),
	.A(n84),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(N8),
	.A(n86),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U110 (
	.Z(n110),
	.A(n13),
	.B(stop_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U111 (
	.Z(n104),
	.A(n11),
	.B(stop_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n98),
	.A(n111),
	.B(stop_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n88),
	.A(n162),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n92),
	.A(FE_OFN19_greenhouse_celcius_1),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U115 (
	.Z(n89),
	.A(FE_OFN19_greenhouse_celcius_1),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U116 (
	.Z(n91),
	.A(stop_heatup_th[1]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U117 (
	.Z(n90),
	.A(n9),
	.B(stop_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U118 (
	.Z(n95),
	.A(n92),
	.B(n91),
	.C(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n94),
	.A(stop_heatup_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U120 (
	.Z(n93),
	.A(stop_heatup_th[3]),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U121 (
	.Z(n97),
	.A(n95),
	.B(n94),
	.C(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U122 (
	.Z(n96),
	.A(n10),
	.B(stop_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U123 (
	.Z(n101),
	.A(n98),
	.B(n97),
	.C(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n100),
	.A(stop_heatup_th[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U125 (
	.Z(n99),
	.A(stop_heatup_th[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U126 (
	.Z(n103),
	.A(n101),
	.B(n100),
	.C(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U127 (
	.Z(n102),
	.A(n12),
	.B(stop_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U128 (
	.Z(n106),
	.A(n104),
	.B(n103),
	.C(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n105),
	.A(stop_heatup_th[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n108),
	.A(n106),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n107),
	.A(stop_heatup_th[7]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n109),
	.A(n108),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(N9),
	.A(n110),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U134 (
	.Z(n133),
	.A(n138),
	.B(FE_OFN15_greenhouse_celcius_7), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U135 (
	.Z(n127),
	.A(n135),
	.B(FE_OFN17_greenhouse_celcius_5), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U136 (
	.Z(n121),
	.A(n50),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U137 (
	.Z(n115),
	.A(n139),
	.B(FE_OFN19_greenhouse_celcius_1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n112),
	.A(FE_OFN19_greenhouse_celcius_1),
	.B(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U139 (
	.Z(n114),
	.A(n112),
	.B(n7),
	.C(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U140 (
	.Z(n113),
	.A(n137),
	.B(FE_OFN18_greenhouse_celcius_2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U141 (
	.Z(n118),
	.A(n115),
	.B(n114),
	.C(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U142 (
	.Z(n117),
	.A(FE_OFN18_greenhouse_celcius_2),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n116),
	.A(greenhouse_temp[3]),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U144 (
	.Z(n120),
	.A(n118),
	.B(n117),
	.C(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U145 (
	.Z(n119),
	.A(n136),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U146 (
	.Z(n124),
	.A(n121),
	.B(n120),
	.C(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n123),
	.A(greenhouse_temp[4]),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n122),
	.A(FE_OFN17_greenhouse_celcius_5),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U149 (
	.Z(n126),
	.A(n124),
	.B(n123),
	.C(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U150 (
	.Z(n125),
	.A(n134),
	.B(FE_OFN16_greenhouse_celcius_6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U151 (
	.Z(n129),
	.A(n127),
	.B(n126),
	.C(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n128),
	.A(FE_OFN16_greenhouse_celcius_6),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n131),
	.A(n129),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n130),
	.A(FE_OFN15_greenhouse_celcius_7),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n132),
	.A(n131),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(N20),
	.A(n133),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U157 (
	.Z(n161),
	.A(n13),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U158 (
	.Z(n155),
	.A(n11),
	.B(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U159 (
	.Z(n149),
	.A(n111),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U160 (
	.Z(n143),
	.A(n8),
	.B(heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n140),
	.A(heatup_th[1]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U162 (
	.Z(n142),
	.A(n140),
	.B(n162),
	.C(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U163 (
	.Z(n141),
	.A(n9),
	.B(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U164 (
	.Z(n146),
	.A(n143),
	.B(n142),
	.C(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n145),
	.A(heatup_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n144),
	.A(heatup_th[3]),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U167 (
	.Z(n148),
	.A(n146),
	.B(n145),
	.C(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U168 (
	.Z(n147),
	.A(n10),
	.B(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U169 (
	.Z(n152),
	.A(n149),
	.B(n148),
	.C(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n151),
	.A(heatup_th[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n150),
	.A(heatup_th[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U172 (
	.Z(n154),
	.A(n152),
	.B(n151),
	.C(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U173 (
	.Z(n153),
	.A(n12),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U174 (
	.Z(n157),
	.A(n155),
	.B(n154),
	.C(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U175 (
	.Z(n156),
	.A(heatup_th[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n159),
	.A(n157),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n158),
	.A(heatup_th[7]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n160),
	.A(n159),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(N21),
	.A(n161),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module hc_2 (
	clk, 
	rst, 
	ts1, 
	ts2, 
	out, 
	FE_OFN3_rst_pad, 
	clk_clone1, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input [7:0] ts1;
   input [7:0] ts2;
   output out;
   input FE_OFN3_rst_pad;
   input clk_clone1;
   inout VDD;
   inout VSS;

   // Internal wires
   wire \state[0] ;
   wire initialized;
   wire N11;
   wire N12;
   wire N13;
   wire N14;
   wire N15;
   wire N16;
   wire N17;
   wire N18;
   wire N19;
   wire N21;
   wire N22;
   wire N23;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n19;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;

   assign out = \state[0]  ;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n106),
	.RESETB(n106),
	.SETB(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(\state[0] ),
	.CLK(clk_clone1),
	.D(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n100),
	.A(n105),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n104),
	.A(initialized),
	.B(N19),
	.C(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U11 (
	.Z(n103),
	.A(\state[0] ),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n105),
	.A(\state[0] ),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n102),
	.A(n9),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n101),
	.A(n1),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(N25),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n48),
	.A(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n4),
	.A(ts2[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n6),
	.A(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n7),
	.A(ts2[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n3),
	.A(ts2[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n5),
	.A(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n8),
	.A(ts2[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U18 (
	.Z(n1),
	.A(n94),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n47),
	.A(ts2[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(N11),
	.A(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n31),
	.A(ts1[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n98),
	.A(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(n95),
	.A(ts1[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n97),
	.A(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n96),
	.A(ts1[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n99),
	.A(ts1[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n32),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(N16),
	.A(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n9),
	.A(FE_OFN3_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U30 (
	.Z(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U31 (
	.Z(n11),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n10),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(N12),
	.A(n11),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(N13),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n28),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n13),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n12),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(N14),
	.A(n13),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U39 (
	.Z(n23),
	.A(n13),
	.B(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n19),
	.A(ts1[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(N15),
	.A(n23),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n22),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U43 (
	.Z(n24),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(N17),
	.A(ts1[6]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U45 (
	.Z(n25),
	.A(ts1[6]),
	.B(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n26),
	.A(n31),
	.B(n98),
	.C(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n27),
	.A(n32),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n30),
	.A(ts1[7]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U49 (
	.Z(n29),
	.A(n28),
	.B(n95),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(N18),
	.A(n30),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n34),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n33),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(N21),
	.A(n34),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U54 (
	.Z(N22),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n44),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n36),
	.A(n47),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n35),
	.A(n47),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(N23),
	.A(n36),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n39),
	.A(n36),
	.B(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n37),
	.A(ts2[4]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(N24),
	.A(n39),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n38),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U63 (
	.Z(n40),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(N26),
	.A(ts2[6]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n41),
	.A(ts2[6]),
	.B(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n42),
	.A(n47),
	.B(n5),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n43),
	.A(n48),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n46),
	.A(ts2[7]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n45),
	.A(n44),
	.B(n8),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(N27),
	.A(n46),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U71 (
	.Z(n71),
	.A(n8),
	.B(N18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n65),
	.A(n6),
	.B(N16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U73 (
	.Z(n59),
	.A(n47),
	.B(N14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n49),
	.A(N11),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n53),
	.A(ts2[1]),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U76 (
	.Z(n50),
	.A(ts2[1]),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n52),
	.A(N12),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U78 (
	.Z(n51),
	.A(n4),
	.B(N13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U79 (
	.Z(n56),
	.A(n53),
	.B(n52),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n55),
	.A(N13),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n54),
	.A(N14),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n58),
	.A(n56),
	.B(n55),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n57),
	.A(n5),
	.B(N15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U84 (
	.Z(n62),
	.A(n59),
	.B(n58),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n61),
	.A(N15),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n60),
	.A(N16),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U87 (
	.Z(n64),
	.A(n62),
	.B(n61),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n63),
	.A(n7),
	.B(N17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U89 (
	.Z(n67),
	.A(n65),
	.B(n64),
	.C(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n66),
	.A(N17),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n69),
	.A(n67),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n68),
	.A(N18),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n70),
	.A(n69),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(N19),
	.A(n71),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U95 (
	.Z(n94),
	.A(n95),
	.B(N27), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U96 (
	.Z(n88),
	.A(n97),
	.B(N25), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n82),
	.A(n31),
	.B(N23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n72),
	.A(n3),
	.B(N11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n76),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U100 (
	.Z(n73),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U101 (
	.Z(n75),
	.A(N21),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U102 (
	.Z(n74),
	.A(n99),
	.B(N22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n79),
	.A(n76),
	.B(n75),
	.C(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n78),
	.A(N22),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n77),
	.A(N23),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U106 (
	.Z(n81),
	.A(n79),
	.B(n78),
	.C(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U107 (
	.Z(n80),
	.A(n98),
	.B(N24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U108 (
	.Z(n85),
	.A(n82),
	.B(n81),
	.C(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n84),
	.A(N24),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n83),
	.A(N25),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n87),
	.A(n85),
	.B(n84),
	.C(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n86),
	.A(n96),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U113 (
	.Z(n90),
	.A(n88),
	.B(n87),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n89),
	.A(N26),
	.B(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n92),
	.A(n90),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n91),
	.A(N27),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n93),
	.A(n92),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module temp_control_2 (
	cooldown_th, 
	heatup_th, 
	greenhouse_temp, 
	rst, 
	temp_g_greenhouse_temp, 
	out, 
	clk, 
	VDD, 
	VSS);
   input [7:0] cooldown_th;
   input [7:0] heatup_th;
   input [7:0] greenhouse_temp;
   input rst;
   input temp_g_greenhouse_temp;
   output out;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire N8;
   wire N9;
   wire initialized;
   wire N20;
   wire N21;
   wire N26;
   wire N30;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n24;
   wire n25;
   wire n31;
   wire n43;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire [7:0] stop_cooldown_th;
   wire [7:0] stop_heatup_th;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n187),
	.RESETB(n187),
	.SETB(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U3 (
	.Z(out),
	.A(n186),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n185),
	.A(n184),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U13 (
	.Z(n183),
	.A(N8),
	.B(n164),
	.C(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U14 (
	.Z(n184),
	.A(N9),
	.B(n165),
	.C(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(n186),
	.A(temp_g_greenhouse_temp),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n167),
	.A(n182),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U18 (
	.Z(n181),
	.A(n169),
	.B(n180),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n180),
	.A(n179),
	.B(n178), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U20 (
	.Z(n178),
	.A(n163),
	.B(n168),
	.C(N20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U21 (
	.Z(n179),
	.A(n168),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n182),
	.A(n177),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n166),
	.A(n176),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n175),
	.A(n168),
	.B(n174),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n174),
	.A(n173),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n172),
	.A(N21),
	.B(n163),
	.C(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n171),
	.A(N20),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U29 (
	.Z(n173),
	.A(n169),
	.B(N30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n176),
	.A(n177),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n177),
	.A(n14),
	.B(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n170),
	.A(n164),
	.B(n165),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[0]  (
	.Q(n164),
	.QB(n168),
	.CLK(clk),
	.D(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[1]  (
	.Q(n165),
	.QB(n169),
	.CLK(clk),
	.D(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n163),
	.A(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n10),
	.A(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n13),
	.A(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n9),
	.A(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n11),
	.A(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n12),
	.A(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n7),
	.A(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U11 (
	.Z(n1),
	.A(n18),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n8),
	.A(greenhouse_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(N30),
	.A(N9), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U33 (
	.Z(N26),
	.A(N8), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U34 (
	.Z(n111),
	.A(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n136),
	.A(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n50),
	.A(cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U37 (
	.Z(stop_heatup_th[4]),
	.A(heatup_th[4]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U38 (
	.Z(n2),
	.A(heatup_th[3]),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n162),
	.A(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n135),
	.A(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U41 (
	.Z(n138),
	.A(cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U42 (
	.Z(n62),
	.A(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U43 (
	.Z(n134),
	.A(cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n137),
	.A(cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U45 (
	.Z(n139),
	.A(cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n63),
	.A(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U47 (
	.Z(n51),
	.A(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U48 (
	.Z(n3),
	.A(n25),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(n4),
	.A(n49),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U50 (
	.Z(n5),
	.A(cooldown_th[6]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n6),
	.A(cooldown_th[5]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U52 (
	.Z(n87),
	.A(stop_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U53 (
	.Z(n14),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U54 (
	.Z(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U55 (
	.Z(n16),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n15),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(stop_cooldown_th[1]),
	.A(n16),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U58 (
	.Z(stop_cooldown_th[2]),
	.A(cooldown_th[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n47),
	.A(cooldown_th[2]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n18),
	.A(n50),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U61 (
	.Z(n17),
	.A(n50),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n25),
	.A(n18),
	.B(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n19),
	.A(cooldown_th[4]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(n24),
	.A(cooldown_th[5]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n31),
	.A(cooldown_th[6]),
	.B(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n43),
	.A(n50),
	.B(n136),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n46),
	.A(n51),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n49),
	.A(cooldown_th[7]),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n48),
	.A(n47),
	.B(n139),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U70 (
	.Z(stop_heatup_th[1]),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U71 (
	.Z(n52),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n58),
	.A(heatup_th[2]),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U73 (
	.Z(n53),
	.A(heatup_th[1]),
	.B(heatup_th[0]),
	.C(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(stop_heatup_th[2]),
	.A(n58),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U75 (
	.Z(stop_heatup_th[3]),
	.A(n58),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U76 (
	.Z(n54),
	.A(heatup_th[3]),
	.B(n58),
	.C(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U77 (
	.Z(stop_heatup_th[5]),
	.A(n62),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U78 (
	.Z(n55),
	.A(n62),
	.B(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U79 (
	.Z(stop_heatup_th[6]),
	.A(heatup_th[6]),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U80 (
	.Z(n56),
	.A(heatup_th[5]),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U81 (
	.Z(n57),
	.A(heatup_th[4]),
	.B(heatup_th[3]),
	.C(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n61),
	.A(heatup_th[7]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n59),
	.A(n57),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 U84 (
	.Z(n60),
	.A(n63),
	.B(n59),
	.S(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(stop_heatup_th[7]),
	.A(n61),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U86 (
	.Z(n86),
	.A(n4),
	.B(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U87 (
	.Z(n80),
	.A(n24),
	.B(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n74),
	.A(n1),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n64),
	.A(greenhouse_temp[0]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n68),
	.A(stop_cooldown_th[1]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U91 (
	.Z(n65),
	.A(stop_cooldown_th[1]),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U92 (
	.Z(n67),
	.A(greenhouse_temp[1]),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n66),
	.A(n87),
	.B(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U94 (
	.Z(n71),
	.A(n68),
	.B(n67),
	.C(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n70),
	.A(greenhouse_temp[2]),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n69),
	.A(greenhouse_temp[3]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U97 (
	.Z(n73),
	.A(n71),
	.B(n70),
	.C(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U98 (
	.Z(n72),
	.A(n3),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U99 (
	.Z(n77),
	.A(n74),
	.B(n73),
	.C(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n76),
	.A(greenhouse_temp[4]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n75),
	.A(greenhouse_temp[5]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U102 (
	.Z(n79),
	.A(n77),
	.B(n76),
	.C(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U103 (
	.Z(n78),
	.A(n5),
	.B(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n82),
	.A(n80),
	.B(n79),
	.C(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n81),
	.A(greenhouse_temp[6]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n84),
	.A(n82),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n83),
	.A(greenhouse_temp[7]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n85),
	.A(n84),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(N8),
	.A(n86),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U110 (
	.Z(n110),
	.A(n13),
	.B(stop_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U111 (
	.Z(n104),
	.A(n11),
	.B(stop_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n98),
	.A(n111),
	.B(stop_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n88),
	.A(n162),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n92),
	.A(greenhouse_temp[1]),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U115 (
	.Z(n89),
	.A(greenhouse_temp[1]),
	.B(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U116 (
	.Z(n91),
	.A(stop_heatup_th[1]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U117 (
	.Z(n90),
	.A(n9),
	.B(stop_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U118 (
	.Z(n95),
	.A(n92),
	.B(n91),
	.C(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n94),
	.A(stop_heatup_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U120 (
	.Z(n93),
	.A(stop_heatup_th[3]),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U121 (
	.Z(n97),
	.A(n95),
	.B(n94),
	.C(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U122 (
	.Z(n96),
	.A(n10),
	.B(stop_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U123 (
	.Z(n101),
	.A(n98),
	.B(n97),
	.C(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n100),
	.A(stop_heatup_th[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U125 (
	.Z(n99),
	.A(stop_heatup_th[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U126 (
	.Z(n103),
	.A(n101),
	.B(n100),
	.C(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U127 (
	.Z(n102),
	.A(n12),
	.B(stop_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U128 (
	.Z(n106),
	.A(n104),
	.B(n103),
	.C(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n105),
	.A(stop_heatup_th[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n108),
	.A(n106),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n107),
	.A(stop_heatup_th[7]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n109),
	.A(n108),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(N9),
	.A(n110),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U134 (
	.Z(n133),
	.A(n139),
	.B(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U135 (
	.Z(n127),
	.A(n135),
	.B(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U136 (
	.Z(n121),
	.A(n50),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U137 (
	.Z(n115),
	.A(n138),
	.B(greenhouse_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n112),
	.A(greenhouse_temp[1]),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U139 (
	.Z(n114),
	.A(n112),
	.B(n7),
	.C(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U140 (
	.Z(n113),
	.A(n137),
	.B(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U141 (
	.Z(n118),
	.A(n115),
	.B(n114),
	.C(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U142 (
	.Z(n117),
	.A(greenhouse_temp[2]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n116),
	.A(greenhouse_temp[3]),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U144 (
	.Z(n120),
	.A(n118),
	.B(n117),
	.C(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U145 (
	.Z(n119),
	.A(n136),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U146 (
	.Z(n124),
	.A(n121),
	.B(n120),
	.C(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n123),
	.A(greenhouse_temp[4]),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n122),
	.A(greenhouse_temp[5]),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U149 (
	.Z(n126),
	.A(n124),
	.B(n123),
	.C(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U150 (
	.Z(n125),
	.A(n134),
	.B(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U151 (
	.Z(n129),
	.A(n127),
	.B(n126),
	.C(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n128),
	.A(greenhouse_temp[6]),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n131),
	.A(n129),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n130),
	.A(greenhouse_temp[7]),
	.B(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n132),
	.A(n131),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(N20),
	.A(n133),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U157 (
	.Z(n161),
	.A(n13),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U158 (
	.Z(n155),
	.A(n11),
	.B(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U159 (
	.Z(n149),
	.A(n111),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U160 (
	.Z(n143),
	.A(n8),
	.B(heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n140),
	.A(heatup_th[1]),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U162 (
	.Z(n142),
	.A(n140),
	.B(n162),
	.C(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U163 (
	.Z(n141),
	.A(n9),
	.B(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U164 (
	.Z(n146),
	.A(n143),
	.B(n142),
	.C(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n145),
	.A(heatup_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n144),
	.A(heatup_th[3]),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U167 (
	.Z(n148),
	.A(n146),
	.B(n145),
	.C(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U168 (
	.Z(n147),
	.A(n10),
	.B(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U169 (
	.Z(n152),
	.A(n149),
	.B(n148),
	.C(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n151),
	.A(heatup_th[4]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n150),
	.A(heatup_th[5]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U172 (
	.Z(n154),
	.A(n152),
	.B(n151),
	.C(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U173 (
	.Z(n153),
	.A(n12),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U174 (
	.Z(n157),
	.A(n155),
	.B(n154),
	.C(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U175 (
	.Z(n156),
	.A(heatup_th[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n159),
	.A(n157),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n158),
	.A(heatup_th[7]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n160),
	.A(n159),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(N21),
	.A(n161),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module hc_1 (
	rst, 
	ts1, 
	ts2, 
	out, 
	clk, 
	VDD, 
	VSS);
   input rst;
   input [7:0] ts1;
   input [7:0] ts2;
   output out;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire \state[0] ;
   wire initialized;
   wire N11;
   wire N12;
   wire N13;
   wire N14;
   wire N15;
   wire N16;
   wire N17;
   wire N18;
   wire N19;
   wire N21;
   wire N22;
   wire N23;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n19;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n42;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;

   assign out = \state[0]  ;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk),
	.D(n106),
	.RESETB(n106),
	.SETB(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(\state[0] ),
	.CLK(clk),
	.D(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n100),
	.A(n105),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n104),
	.A(initialized),
	.B(N19),
	.C(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U11 (
	.Z(n103),
	.A(\state[0] ),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n105),
	.A(\state[0] ),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n102),
	.A(n9),
	.B(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n101),
	.A(n1),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(N25),
	.A(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n2),
	.A(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n48),
	.A(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n4),
	.A(ts2[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n6),
	.A(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n7),
	.A(ts2[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U15 (
	.Z(n3),
	.A(ts2[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n5),
	.A(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n8),
	.A(ts2[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U18 (
	.Z(n1),
	.A(n94),
	.B(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U19 (
	.Z(n47),
	.A(ts2[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U20 (
	.Z(n31),
	.A(ts1[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U21 (
	.Z(n98),
	.A(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U22 (
	.Z(n95),
	.A(ts1[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U23 (
	.Z(N11),
	.A(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U24 (
	.Z(n97),
	.A(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U25 (
	.Z(n96),
	.A(ts1[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U26 (
	.Z(n99),
	.A(ts1[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U27 (
	.Z(n32),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(N16),
	.A(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n9),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U30 (
	.Z(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U31 (
	.Z(n11),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n10),
	.A(ts1[1]),
	.B(ts1[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(N12),
	.A(n11),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(N13),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n28),
	.A(ts1[2]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n13),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U37 (
	.Z(n12),
	.A(n31),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(N14),
	.A(n13),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U39 (
	.Z(n23),
	.A(n13),
	.B(ts1[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n19),
	.A(ts1[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(N15),
	.A(n23),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n22),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U43 (
	.Z(n24),
	.A(ts1[5]),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U44 (
	.Z(N17),
	.A(ts1[6]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U45 (
	.Z(n25),
	.A(ts1[6]),
	.B(ts1[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n26),
	.A(n31),
	.B(n98),
	.C(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n27),
	.A(n32),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n30),
	.A(ts1[7]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U49 (
	.Z(n29),
	.A(n28),
	.B(n95),
	.C(n32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(N18),
	.A(n30),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U51 (
	.Z(n34),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n33),
	.A(ts2[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(N21),
	.A(n34),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U54 (
	.Z(N22),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n44),
	.A(ts2[2]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n36),
	.A(n47),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U57 (
	.Z(n35),
	.A(n47),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(N23),
	.A(n36),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U59 (
	.Z(n39),
	.A(n36),
	.B(ts2[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n37),
	.A(ts2[4]),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(N24),
	.A(n39),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U62 (
	.Z(n38),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U63 (
	.Z(n40),
	.A(ts2[5]),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U64 (
	.Z(N26),
	.A(ts2[6]),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n41),
	.A(ts2[6]),
	.B(ts2[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U66 (
	.Z(n42),
	.A(n47),
	.B(n5),
	.C(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n43),
	.A(n48),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n46),
	.A(ts2[7]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U69 (
	.Z(n45),
	.A(n44),
	.B(n8),
	.C(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(N27),
	.A(n46),
	.B(n45), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U71 (
	.Z(n71),
	.A(n8),
	.B(N18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U72 (
	.Z(n65),
	.A(n6),
	.B(N16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U73 (
	.Z(n59),
	.A(n47),
	.B(N14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n49),
	.A(N11),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n53),
	.A(ts2[1]),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U76 (
	.Z(n50),
	.A(ts2[1]),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U77 (
	.Z(n52),
	.A(N12),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U78 (
	.Z(n51),
	.A(n4),
	.B(N13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U79 (
	.Z(n56),
	.A(n53),
	.B(n52),
	.C(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n55),
	.A(N13),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n54),
	.A(N14),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n58),
	.A(n56),
	.B(n55),
	.C(n54), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U83 (
	.Z(n57),
	.A(n5),
	.B(N15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U84 (
	.Z(n62),
	.A(n59),
	.B(n58),
	.C(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n61),
	.A(N15),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n60),
	.A(N16),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U87 (
	.Z(n64),
	.A(n62),
	.B(n61),
	.C(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n63),
	.A(n7),
	.B(N17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U89 (
	.Z(n67),
	.A(n65),
	.B(n64),
	.C(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n66),
	.A(N17),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n69),
	.A(n67),
	.B(n66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n68),
	.A(N18),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n70),
	.A(n69),
	.B(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(N19),
	.A(n71),
	.B(n70), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U95 (
	.Z(n94),
	.A(n95),
	.B(N27), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U96 (
	.Z(n88),
	.A(n97),
	.B(N25), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U97 (
	.Z(n82),
	.A(n31),
	.B(N23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n72),
	.A(n3),
	.B(N11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n76),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U100 (
	.Z(n73),
	.A(ts1[1]),
	.B(n72), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U101 (
	.Z(n75),
	.A(N21),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U102 (
	.Z(n74),
	.A(n99),
	.B(N22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n79),
	.A(n76),
	.B(n75),
	.C(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n78),
	.A(N22),
	.B(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n77),
	.A(N23),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U106 (
	.Z(n81),
	.A(n79),
	.B(n78),
	.C(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U107 (
	.Z(n80),
	.A(n98),
	.B(N24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U108 (
	.Z(n85),
	.A(n82),
	.B(n81),
	.C(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n84),
	.A(N24),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n83),
	.A(N25),
	.B(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n87),
	.A(n85),
	.B(n84),
	.C(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n86),
	.A(n96),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U113 (
	.Z(n90),
	.A(n88),
	.B(n87),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n89),
	.A(N26),
	.B(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n92),
	.A(n90),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n91),
	.A(N27),
	.B(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n93),
	.A(n92),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module temp_control_1 (
	cooldown_th, 
	heatup_th, 
	greenhouse_temp, 
	rst, 
	temp_g_greenhouse_temp, 
	out, 
	clk_clone1, 
	clk, 
	VDD, 
	VSS);
   input [7:0] cooldown_th;
   input [7:0] heatup_th;
   input [7:0] greenhouse_temp;
   input rst;
   input temp_g_greenhouse_temp;
   output out;
   input clk_clone1;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire N8;
   wire N9;
   wire initialized;
   wire N20;
   wire N21;
   wire N26;
   wire N30;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n24;
   wire n25;
   wire n31;
   wire n43;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n92;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire [7:0] stop_cooldown_th;
   wire [7:0] stop_heatup_th;

   // Module instantiations
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk_clone1),
	.D(n187),
	.RESETB(n187),
	.SETB(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U3 (
	.Z(out),
	.A(n186),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n185),
	.A(n184),
	.B(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U13 (
	.Z(n183),
	.A(N8),
	.B(n164),
	.C(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U14 (
	.Z(n184),
	.A(N9),
	.B(n165),
	.C(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(n186),
	.A(temp_g_greenhouse_temp),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n167),
	.A(n182),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U18 (
	.Z(n181),
	.A(n169),
	.B(n180),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n180),
	.A(n179),
	.B(n178), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U20 (
	.Z(n178),
	.A(n163),
	.B(n168),
	.C(N20), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U21 (
	.Z(n179),
	.A(n168),
	.B(N26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n182),
	.A(n177),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U23 (
	.Z(n166),
	.A(n176),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U24 (
	.Z(n175),
	.A(n168),
	.B(n174),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n174),
	.A(n173),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U26 (
	.Z(n172),
	.A(N21),
	.B(n163),
	.C(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n171),
	.A(N20),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U29 (
	.Z(n173),
	.A(n169),
	.B(N30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U30 (
	.Z(n176),
	.A(n177),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n177),
	.A(n7),
	.B(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U32 (
	.Z(n170),
	.A(n164),
	.B(n165),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[0]  (
	.Q(n164),
	.QB(n168),
	.CLK(clk),
	.D(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \state_reg[1]  (
	.Q(n165),
	.QB(n169),
	.CLK(clk),
	.D(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n163),
	.A(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U5 (
	.Z(n1),
	.A(n11),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(N30),
	.A(N9), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(N26),
	.A(N8), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(n107),
	.A(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U9 (
	.Z(n81),
	.A(heatup_th[0]),
	.B(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n104),
	.A(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U11 (
	.Z(n135),
	.A(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U16 (
	.Z(n25),
	.A(cooldown_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U28 (
	.Z(n108),
	.A(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U33 (
	.Z(stop_heatup_th[4]),
	.A(heatup_th[4]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U34 (
	.Z(n2),
	.A(heatup_th[3]),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U35 (
	.Z(n162),
	.A(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U36 (
	.Z(n106),
	.A(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U37 (
	.Z(n105),
	.A(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U38 (
	.Z(n109),
	.A(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U39 (
	.Z(n132),
	.A(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U40 (
	.Z(n161),
	.A(greenhouse_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U41 (
	.Z(n137),
	.A(cooldown_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U42 (
	.Z(n134),
	.A(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U43 (
	.Z(n55),
	.A(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n133),
	.A(cooldown_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U45 (
	.Z(n136),
	.A(cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n138),
	.A(cooldown_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U47 (
	.Z(n56),
	.A(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U48 (
	.Z(n31),
	.A(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U49 (
	.Z(n3),
	.A(n14),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U50 (
	.Z(n4),
	.A(n24),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U51 (
	.Z(n5),
	.A(cooldown_th[6]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U52 (
	.Z(n6),
	.A(cooldown_th[5]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U53 (
	.Z(n80),
	.A(stop_cooldown_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U54 (
	.Z(n7),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U55 (
	.Z(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U56 (
	.Z(n9),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n8),
	.A(cooldown_th[1]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(stop_cooldown_th[1]),
	.A(n9),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U59 (
	.Z(stop_cooldown_th[2]),
	.A(cooldown_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n18),
	.A(cooldown_th[2]),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n11),
	.A(n25),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U62 (
	.Z(n10),
	.A(n25),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U63 (
	.Z(n14),
	.A(n11),
	.B(cooldown_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n12),
	.A(cooldown_th[4]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U65 (
	.Z(n13),
	.A(cooldown_th[5]),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U66 (
	.Z(n15),
	.A(cooldown_th[6]),
	.B(cooldown_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U67 (
	.Z(n16),
	.A(n25),
	.B(n135),
	.C(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n17),
	.A(n31),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n24),
	.A(cooldown_th[7]),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U70 (
	.Z(n19),
	.A(n18),
	.B(n138),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U71 (
	.Z(stop_heatup_th[1]),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U72 (
	.Z(n43),
	.A(heatup_th[1]),
	.B(heatup_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U73 (
	.Z(n51),
	.A(heatup_th[2]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U74 (
	.Z(n46),
	.A(heatup_th[1]),
	.B(heatup_th[0]),
	.C(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(stop_heatup_th[2]),
	.A(n51),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U76 (
	.Z(stop_heatup_th[3]),
	.A(n51),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U77 (
	.Z(n47),
	.A(heatup_th[3]),
	.B(n51),
	.C(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U78 (
	.Z(stop_heatup_th[5]),
	.A(n55),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U79 (
	.Z(n48),
	.A(n55),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U80 (
	.Z(stop_heatup_th[6]),
	.A(heatup_th[6]),
	.B(n48), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U81 (
	.Z(n49),
	.A(heatup_th[5]),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U82 (
	.Z(n50),
	.A(heatup_th[4]),
	.B(heatup_th[3]),
	.C(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n54),
	.A(heatup_th[7]),
	.B(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U84 (
	.Z(n52),
	.A(n50),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 U85 (
	.Z(n53),
	.A(n56),
	.B(n52),
	.S(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(stop_heatup_th[7]),
	.A(n54),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U87 (
	.Z(n79),
	.A(n4),
	.B(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U88 (
	.Z(n73),
	.A(n13),
	.B(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U89 (
	.Z(n67),
	.A(n1),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n57),
	.A(greenhouse_temp[0]),
	.B(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n61),
	.A(stop_cooldown_th[1]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U92 (
	.Z(n58),
	.A(stop_cooldown_th[1]),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U93 (
	.Z(n60),
	.A(greenhouse_temp[1]),
	.B(n58), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U94 (
	.Z(n59),
	.A(n80),
	.B(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U95 (
	.Z(n64),
	.A(n61),
	.B(n60),
	.C(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n63),
	.A(greenhouse_temp[2]),
	.B(n80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n62),
	.A(greenhouse_temp[3]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U98 (
	.Z(n66),
	.A(n64),
	.B(n63),
	.C(n62), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U99 (
	.Z(n65),
	.A(n3),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U100 (
	.Z(n70),
	.A(n67),
	.B(n66),
	.C(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n69),
	.A(greenhouse_temp[4]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n68),
	.A(greenhouse_temp[5]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U103 (
	.Z(n72),
	.A(n70),
	.B(n69),
	.C(n68), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U104 (
	.Z(n71),
	.A(n5),
	.B(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U105 (
	.Z(n75),
	.A(n73),
	.B(n72),
	.C(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n74),
	.A(greenhouse_temp[6]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n77),
	.A(n75),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n76),
	.A(greenhouse_temp[7]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n78),
	.A(n77),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(N8),
	.A(n79),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U111 (
	.Z(n103),
	.A(n104),
	.B(stop_heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U112 (
	.Z(n97),
	.A(n106),
	.B(stop_heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U113 (
	.Z(n91),
	.A(n108),
	.B(stop_heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n85),
	.A(greenhouse_temp[1]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U115 (
	.Z(n82),
	.A(greenhouse_temp[1]),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U116 (
	.Z(n84),
	.A(stop_heatup_th[1]),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U117 (
	.Z(n83),
	.A(n109),
	.B(stop_heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U118 (
	.Z(n88),
	.A(n85),
	.B(n84),
	.C(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n87),
	.A(stop_heatup_th[2]),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U120 (
	.Z(n86),
	.A(stop_heatup_th[3]),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U121 (
	.Z(n90),
	.A(n88),
	.B(n87),
	.C(n86), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U122 (
	.Z(n89),
	.A(n107),
	.B(stop_heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U123 (
	.Z(n94),
	.A(n91),
	.B(n90),
	.C(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n93),
	.A(stop_heatup_th[4]),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U125 (
	.Z(n92),
	.A(stop_heatup_th[5]),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U126 (
	.Z(n96),
	.A(n94),
	.B(n93),
	.C(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U127 (
	.Z(n95),
	.A(n105),
	.B(stop_heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U128 (
	.Z(n99),
	.A(n97),
	.B(n96),
	.C(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U129 (
	.Z(n98),
	.A(stop_heatup_th[6]),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n101),
	.A(n99),
	.B(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U131 (
	.Z(n100),
	.A(stop_heatup_th[7]),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n102),
	.A(n101),
	.B(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U133 (
	.Z(N9),
	.A(n103),
	.B(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U134 (
	.Z(n131),
	.A(n138),
	.B(greenhouse_temp[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U135 (
	.Z(n125),
	.A(n134),
	.B(greenhouse_temp[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U136 (
	.Z(n119),
	.A(n25),
	.B(greenhouse_temp[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U137 (
	.Z(n113),
	.A(n137),
	.B(greenhouse_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U138 (
	.Z(n110),
	.A(greenhouse_temp[1]),
	.B(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U139 (
	.Z(n112),
	.A(n110),
	.B(n132),
	.C(cooldown_th[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U140 (
	.Z(n111),
	.A(n136),
	.B(greenhouse_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U141 (
	.Z(n116),
	.A(n113),
	.B(n112),
	.C(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U142 (
	.Z(n115),
	.A(greenhouse_temp[2]),
	.B(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n114),
	.A(greenhouse_temp[3]),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U144 (
	.Z(n118),
	.A(n116),
	.B(n115),
	.C(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U145 (
	.Z(n117),
	.A(n135),
	.B(greenhouse_temp[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U146 (
	.Z(n122),
	.A(n119),
	.B(n118),
	.C(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n121),
	.A(greenhouse_temp[4]),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n120),
	.A(greenhouse_temp[5]),
	.B(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U149 (
	.Z(n124),
	.A(n122),
	.B(n121),
	.C(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U150 (
	.Z(n123),
	.A(n133),
	.B(greenhouse_temp[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U151 (
	.Z(n127),
	.A(n125),
	.B(n124),
	.C(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n126),
	.A(greenhouse_temp[6]),
	.B(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n129),
	.A(n127),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n128),
	.A(greenhouse_temp[7]),
	.B(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n130),
	.A(n129),
	.B(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(N20),
	.A(n131),
	.B(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U157 (
	.Z(n160),
	.A(n104),
	.B(heatup_th[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U158 (
	.Z(n154),
	.A(n106),
	.B(heatup_th[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U159 (
	.Z(n148),
	.A(n108),
	.B(heatup_th[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U160 (
	.Z(n142),
	.A(n161),
	.B(heatup_th[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n139),
	.A(heatup_th[1]),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U162 (
	.Z(n141),
	.A(n139),
	.B(n162),
	.C(greenhouse_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U163 (
	.Z(n140),
	.A(n109),
	.B(heatup_th[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U164 (
	.Z(n145),
	.A(n142),
	.B(n141),
	.C(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n144),
	.A(heatup_th[2]),
	.B(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n143),
	.A(heatup_th[3]),
	.B(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U167 (
	.Z(n147),
	.A(n145),
	.B(n144),
	.C(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U168 (
	.Z(n146),
	.A(n107),
	.B(heatup_th[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U169 (
	.Z(n151),
	.A(n148),
	.B(n147),
	.C(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n150),
	.A(heatup_th[4]),
	.B(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U171 (
	.Z(n149),
	.A(heatup_th[5]),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U172 (
	.Z(n153),
	.A(n151),
	.B(n150),
	.C(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U173 (
	.Z(n152),
	.A(n105),
	.B(heatup_th[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U174 (
	.Z(n156),
	.A(n154),
	.B(n153),
	.C(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U175 (
	.Z(n155),
	.A(heatup_th[6]),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n158),
	.A(n156),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n157),
	.A(heatup_th[7]),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n159),
	.A(n158),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(N21),
	.A(n160),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module bcd_N8_0 (
	rst, 
	binary, 
	sign, 
	hundreds, 
	tens, 
	ones, 
	data_ready, 
	clk_clone5, 
	clk_clone7, 
	clk_clone6, 
	clk_clone4, 
	clk_clone3, 
	clk_clone2, 
	clk_clone1, 
	clk, 
	VDD, 
	VSS);
   input rst;
   input [7:0] binary;
   output sign;
   output [3:0] hundreds;
   output [3:0] tens;
   output [3:0] ones;
   output data_ready;
   input clk_clone5;
   input clk_clone7;
   input clk_clone6;
   input clk_clone4;
   input clk_clone3;
   input clk_clone2;
   input clk_clone1;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_7;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire initialized;
   wire N86;
   wire N87;
   wire N88;
   wire N89;
   wire N131;
   wire n196;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n123;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n175;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire \ne_102/A[7] ;
   wire \sub_84/A[0] ;
   wire \sub_84/A[1] ;
   wire \sub_84/A[2] ;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n34;
   wire n35;
   wire n42;
   wire n65;
   wire n76;
   wire n85;
   wire n92;
   wire n106;
   wire n174;
   wire n176;
   wire n177;
   wire n197;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n236;
   wire n238;
   wire n239;
   wire n242;
   wire n243;
   wire [6:0] latched_binary;
   wire [3:0] state;
   wire [4:0] count;

   assign sign = \ne_102/A[7]  ;

   // Module instantiations
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_29 (
	.Z(CTS_7),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk_clone2),
	.D(n196),
	.RESETB(n196),
	.SETB(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk_clone6),
	.D(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk_clone6),
	.D(n193), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(clk_clone6),
	.D(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(clk_clone7),
	.D(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[1]  (
	.Q(latched_binary[1]),
	.CLK(clk_clone2),
	.D(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[2]  (
	.Q(latched_binary[2]),
	.CLK(clk_clone4),
	.D(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[3]  (
	.Q(latched_binary[3]),
	.CLK(clk_clone4),
	.D(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[4]  (
	.Q(latched_binary[4]),
	.CLK(clk_clone4),
	.D(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[5]  (
	.Q(latched_binary[5]),
	.CLK(clk_clone3),
	.D(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[6]  (
	.Q(latched_binary[6]),
	.CLK(clk_clone3),
	.D(n218), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[0]  (
	.Q(N32),
	.CLK(clk_clone2),
	.D(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[2]  (
	.Q(ones[2]),
	.CLK(clk_clone6),
	.D(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[2]  (
	.Q(tens[2]),
	.CLK(clk_clone6),
	.D(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[3]  (
	.Q(tens[3]),
	.CLK(CTS_7),
	.D(n202), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[3]  (
	.Q(ones[3]),
	.CLK(CTS_7),
	.D(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[1]  (
	.Q(hundreds[1]),
	.CLK(clk_clone1),
	.D(n200), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[3]  (
	.Q(hundreds[3]),
	.CLK(clk_clone5),
	.D(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n193),
	.A(n24),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n25),
	.A(n26),
	.B(n1),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n26),
	.A(n27),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n28),
	.A(n29),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n24),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n194),
	.A(n31),
	.B(n32),
	.C(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n33),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n32),
	.A(n232),
	.B(n1),
	.C(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U12 (
	.Z(n31),
	.A(N131),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n198),
	.A(n37),
	.B(n38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n38),
	.A(n39),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n39),
	.A(n41),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n41),
	.A(n243),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n37),
	.A(hundreds[3]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n199),
	.A(n45),
	.B(n46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n46),
	.A(n47),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n47),
	.A(n48),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U23 (
	.Z(n49),
	.A(n50),
	.B(n185), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n48),
	.A(n243),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n45),
	.A(n44),
	.B(hundreds[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n200),
	.A(n51),
	.B(n52), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n52),
	.A(n40),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n53),
	.A(hundreds[0]),
	.B(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U30 (
	.Z(n50),
	.A(n54),
	.B(hundreds[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n54),
	.A(hundreds[2]),
	.B(n43), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U32 (
	.Z(n43),
	.A(hundreds[0]),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n51),
	.A(hundreds[1]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n201),
	.A(n55),
	.B(n56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n56),
	.A(n40),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n57),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U37 (
	.Z(n59),
	.A(tens[3]),
	.B(n60), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U38 (
	.Z(n58),
	.A(n61),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n55),
	.A(n44),
	.B(hundreds[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n202),
	.A(n62),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n63),
	.A(n40),
	.B(n64), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n64),
	.A(n238),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n61),
	.A(n66),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n62),
	.A(tens[3]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U46 (
	.Z(n203),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n69),
	.A(n70),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n70),
	.A(n71),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n68),
	.A(tens[2]),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n204),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n73),
	.A(n40),
	.B(n74), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n74),
	.A(n71),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n75),
	.A(n66),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n71),
	.A(n66),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n66),
	.A(n60),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n60),
	.A(tens[2]),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n67),
	.A(n188),
	.B(n187), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n72),
	.A(n44),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n205),
	.A(n77),
	.B(n78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n78),
	.A(n40),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n79),
	.A(n80),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n81),
	.A(ones[3]),
	.B(n82), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U64 (
	.Z(n80),
	.A(n83),
	.B(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n40),
	.A(n44),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n77),
	.A(n44),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n44),
	.A(n230),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n206),
	.A(n86),
	.B(n87),
	.C(n88), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n88),
	.A(ones[3]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n87),
	.A(n90),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U71 (
	.Z(n91),
	.A(n236),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n83),
	.A(n93),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n86),
	.A(n95),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U75 (
	.Z(n207),
	.A(n96),
	.B(n97),
	.C(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n98),
	.A(ones[2]),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n97),
	.A(n99),
	.B(n90), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U78 (
	.Z(n99),
	.A(n100),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n96),
	.A(n95),
	.B(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U80 (
	.Z(n208),
	.A(n101),
	.B(n102),
	.C(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n103),
	.A(n89),
	.B(ones[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n102),
	.A(n90),
	.B(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n104),
	.A(n100),
	.B(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n105),
	.A(n93),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n100),
	.A(n93),
	.B(n189), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n93),
	.A(n82),
	.B(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n82),
	.A(ones[2]),
	.B(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n94),
	.A(n189),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n101),
	.A(n95),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U93 (
	.Z(n209),
	.A(n107),
	.B(n108),
	.C(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n109),
	.A(n89),
	.B(ones[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n108),
	.A(n95),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U98 (
	.Z(n95),
	.A(n110),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n107),
	.A(n90),
	.B(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n111),
	.A(n112),
	.B(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n113),
	.A(n114),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n114),
	.A(n115),
	.B(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n116),
	.A(n117),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n117),
	.A(n118),
	.B(n119),
	.C(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U105 (
	.Z(n120),
	.A(n121),
	.B(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n122),
	.A(N37),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n121),
	.A(N36),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n119),
	.A(N35),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n118),
	.A(N38),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n115),
	.A(n127),
	.B(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n127),
	.A(n128),
	.B(n129),
	.C(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U112 (
	.Z(n130),
	.A(n139),
	.B(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n132),
	.A(N33),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n129),
	.A(N39),
	.B(n125), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n128),
	.A(N34),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n112),
	.A(n133),
	.B(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n133),
	.A(n134),
	.B(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n135),
	.A(n136),
	.B(n191), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U120 (
	.Z(n136),
	.A(n137),
	.B(n138),
	.C(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U121 (
	.Z(n139),
	.A(N32),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n138),
	.A(latched_binary[2]),
	.B(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n137),
	.A(latched_binary[1]),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n134),
	.A(n140),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U125 (
	.Z(n140),
	.A(n141),
	.B(n142),
	.C(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U126 (
	.Z(n143),
	.A(n144),
	.B(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(n145),
	.A(n126),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U128 (
	.Z(n126),
	.A(n195),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(n144),
	.A(n125),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n142),
	.A(latched_binary[5]),
	.B(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U131 (
	.Z(n123),
	.A(\sub_84/A[0] ),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n141),
	.A(latched_binary[4]),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U133 (
	.Z(n124),
	.A(\sub_84/A[1] ),
	.B(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n90),
	.A(n110),
	.B(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U135 (
	.Z(n110),
	.A(n89),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U136 (
	.Z(n89),
	.A(n1),
	.B(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U137 (
	.Z(n36),
	.A(data_ready),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U138 (
	.Z(n210),
	.A(n146),
	.B(n147),
	.C(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U139 (
	.Z(n148),
	.A(count[3]),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U140 (
	.Z(n147),
	.A(n230),
	.B(initialized),
	.C(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U141 (
	.Z(n150),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n146),
	.A(N88),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U144 (
	.Z(n211),
	.A(n152),
	.B(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U145 (
	.Z(n153),
	.A(N87),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U146 (
	.Z(n152),
	.A(n149),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n212),
	.A(n154),
	.B(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n155),
	.A(N86),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U149 (
	.Z(n154),
	.A(n149),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n213),
	.A(n156),
	.B(n157), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U151 (
	.Z(n157),
	.A(binary[1]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n156),
	.A(latched_binary[1]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n214),
	.A(n160),
	.B(n161), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n161),
	.A(binary[2]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n160),
	.A(latched_binary[2]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(n215),
	.A(n162),
	.B(n163), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n163),
	.A(binary[3]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U158 (
	.Z(n162),
	.A(latched_binary[3]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U159 (
	.Z(n216),
	.A(n164),
	.B(n165), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n165),
	.A(binary[4]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n164),
	.A(latched_binary[4]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n217),
	.A(n166),
	.B(n167), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U163 (
	.Z(n167),
	.A(binary[5]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n166),
	.A(latched_binary[5]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n218),
	.A(n168),
	.B(n169), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n169),
	.A(binary[6]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n168),
	.A(latched_binary[6]),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n219),
	.A(n170),
	.B(n171), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U169 (
	.Z(n171),
	.A(binary[7]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n170),
	.A(n159),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n220),
	.A(n172),
	.B(n173), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n173),
	.A(binary[0]),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U174 (
	.Z(n158),
	.A(n159),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n172),
	.A(N32),
	.B(n159), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n159),
	.A(n1),
	.B(n175), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n175),
	.A(initialized),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n27),
	.A(n233),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U180 (
	.Z(n221),
	.A(n178),
	.B(n179), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U181 (
	.Z(n179),
	.A(N89),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U182 (
	.Z(n178),
	.A(count[4]),
	.B(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U183 (
	.Z(n222),
	.A(n180),
	.B(n181), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n181),
	.A(n195),
	.B(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U185 (
	.Z(n151),
	.A(n149),
	.B(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n180),
	.A(n149),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n149),
	.A(n1),
	.B(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n182),
	.A(n231),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U190 (
	.Z(n30),
	.A(n125),
	.B(n191),
	.C(n183), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U191 (
	.Z(n183),
	.A(count[4]),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U192 (
	.Z(n125),
	.A(\sub_84/A[0] ),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n84),
	.A(initialized),
	.B(n29), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U195 (
	.Z(n29),
	.A(n234),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U198 (
	.Z(data_ready),
	.A(n233),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[1]  (
	.Q(ones[1]),
	.QB(n186),
	.CLK(CTS_7),
	.D(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \latched_binary_reg[7]  (
	.Q(\ne_102/A[7] ),
	.QB(n190),
	.CLK(clk_clone2),
	.D(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[2]  (
	.Q(\sub_84/A[2] ),
	.QB(n191),
	.CLK(clk_clone7),
	.D(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[1]  (
	.Q(\sub_84/A[1] ),
	.QB(n192),
	.CLK(clk_clone7),
	.D(n212), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[0]  (
	.Q(\sub_84/A[0] ),
	.QB(n195),
	.CLK(clk_clone7),
	.D(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[1]  (
	.Q(tens[1]),
	.QB(n187),
	.CLK(CTS_7),
	.D(n204), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[0]  (
	.Q(tens[0]),
	.QB(n188),
	.CLK(CTS_7),
	.D(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[0]  (
	.Q(hundreds[0]),
	.QB(n185),
	.CLK(clk_clone1),
	.D(n201), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[2]  (
	.Q(hundreds[2]),
	.QB(n184),
	.CLK(CTS_7),
	.D(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[0]  (
	.Q(ones[0]),
	.QB(n189),
	.CLK(CTS_7),
	.D(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n230),
	.A(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n15),
	.A(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n1),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n243),
	.A(n50), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n232),
	.A(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U56 (
	.Z(n231),
	.A(n84), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U73 (
	.Z(n10),
	.A(N32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U82 (
	.Z(n12),
	.A(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U88 (
	.Z(n14),
	.A(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U92 (
	.Z(n11),
	.A(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U95 (
	.Z(n13),
	.A(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U97 (
	.Z(n234),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U142 (
	.Z(n229),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U171 (
	.Z(n239),
	.A(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U175 (
	.Z(n242),
	.A(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U189 (
	.Z(n21),
	.A(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U193 (
	.Z(n236),
	.A(ones[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U196 (
	.Z(n238),
	.A(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U197 (
	.Z(n233),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U199 (
	.Z(n228),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U200 (
	.Z(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U201 (
	.Z(N33),
	.A(n14),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U202 (
	.Z(n2),
	.A(N32),
	.B(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U203 (
	.Z(N34),
	.A(n13),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U204 (
	.Z(n7),
	.A(n14),
	.B(n13),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U205 (
	.Z(N35),
	.A(n15),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n3),
	.A(n15),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U207 (
	.Z(N36),
	.A(n3),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U208 (
	.Z(n4),
	.A(n12),
	.B(n11),
	.C(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U209 (
	.Z(N37),
	.A(latched_binary[5]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U210 (
	.Z(n5),
	.A(n4),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U211 (
	.Z(N38),
	.A(n5),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U212 (
	.Z(n6),
	.A(latched_binary[6]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U213 (
	.Z(n8),
	.A(n12),
	.B(n11),
	.C(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U214 (
	.Z(n9),
	.A(n8),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U215 (
	.Z(N39),
	.A(n9),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U216 (
	.Z(n17),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U217 (
	.Z(n16),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U218 (
	.Z(N86),
	.A(n17),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U219 (
	.Z(n19),
	.A(n17),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n18),
	.A(\sub_84/A[2] ),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(N87),
	.A(n19),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U222 (
	.Z(N88),
	.A(n21),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U223 (
	.Z(n20),
	.A(count[3]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U224 (
	.Z(N89),
	.A(count[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U225 (
	.Z(n23),
	.A(binary[2]),
	.B(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U226 (
	.Z(n22),
	.A(binary[3]),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U227 (
	.Z(n227),
	.A(n23),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U228 (
	.Z(n34),
	.A(n10),
	.B(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U229 (
	.Z(n42),
	.A(n34),
	.B(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U230 (
	.Z(n35),
	.A(latched_binary[1]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U231 (
	.Z(n106),
	.A(n42),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U232 (
	.Z(n65),
	.A(binary[0]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U233 (
	.Z(n85),
	.A(binary[1]),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U234 (
	.Z(n76),
	.A(n65),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U235 (
	.Z(n92),
	.A(n85),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U236 (
	.Z(n226),
	.A(n106),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U237 (
	.Z(n176),
	.A(binary[6]),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U238 (
	.Z(n174),
	.A(binary[7]),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U239 (
	.Z(n224),
	.A(n176),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U240 (
	.Z(n197),
	.A(binary[4]),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U241 (
	.Z(n177),
	.A(binary[5]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U242 (
	.Z(n223),
	.A(n197),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U243 (
	.Z(n225),
	.A(n224),
	.B(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U244 (
	.Z(N131),
	.A(n227),
	.B(n226),
	.C(n225), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_0 (
	binary, 
	a, 
	b, 
	c, 
	d, 
	e, 
	f, 
	g, 
	VDD, 
	VSS);
   input [3:0] binary;
   output a;
   output b;
   output c;
   output d;
   output e;
   output f;
   output g;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN107_bcd_to_display_0;
   wire FE_OFN106_bcd_to_display_1;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n1;
   wire n2;
   wire n3;
   wire n4;

   // Module instantiations
   BUFX1 FE_OFC107_bcd_to_display_0 (
	.Z(FE_OFN107_bcd_to_display_0),
	.A(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC106_bcd_to_display_1 (
	.Z(FE_OFN106_bcd_to_display_1),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U5 (
	.Z(g),
	.A(n5),
	.B(n1),
	.C(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U6 (
	.Z(n6),
	.A(FE_OFN106_bcd_to_display_1),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(f),
	.A(n7),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n7),
	.A(n8),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n9),
	.A(FE_OFN107_bcd_to_display_0),
	.B(FE_OFN106_bcd_to_display_1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n8),
	.A(n10),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(e),
	.A(n5),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n11),
	.A(n4),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(d),
	.A(n12),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n13),
	.A(n14),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n15),
	.A(FE_OFN106_bcd_to_display_1),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n12),
	.A(n16),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U17 (
	.Z(c),
	.A(FE_OFN106_bcd_to_display_1),
	.B(n17),
	.C(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n17),
	.A(FE_OFN107_bcd_to_display_0),
	.B(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(b),
	.A(binary[2]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n10),
	.A(n5),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n18),
	.A(FE_OFN107_bcd_to_display_0),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n5),
	.A(FE_OFN106_bcd_to_display_1),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U23 (
	.Z(a),
	.A(n16),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n14),
	.A(FE_OFN107_bcd_to_display_0),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n16),
	.A(n1),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U1 (
	.Z(n2),
	.A(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n3),
	.A(FE_OFN106_bcd_to_display_1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(FE_OFN107_bcd_to_display_0), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n1),
	.A(binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_0_DW01_inc_0 (
	A, 
	SUM, 
	VDD, 
	VSS);
   input [19:0] A;
   output [19:0] SUM;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;

   // Module instantiations
   INVX2 U1 (
	.Z(n7),
	.A(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n4),
	.A(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n2),
	.A(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n5),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n6),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(SUM[0]),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n10),
	.A(A[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n9),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U11 (
	.Z(SUM[9]),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(SUM[8]),
	.A(A[8]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U13 (
	.Z(n11),
	.A(n5),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(SUM[7]),
	.A(A[7]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[6]),
	.A(A[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(n12),
	.A(n6),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[5]),
	.A(A[5]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(SUM[4]),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U19 (
	.Z(n13),
	.A(n7),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(SUM[3]),
	.A(A[3]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[2]),
	.A(n9),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n14),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[1]),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(SUM[19]),
	.A(A[19]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U25 (
	.Z(n15),
	.A(n16),
	.B(A[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(SUM[18]),
	.A(A[18]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n16),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(SUM[17]),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n17),
	.A(A[15]),
	.B(n1),
	.C(A[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(SUM[16]),
	.A(A[16]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n18),
	.A(n1),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(SUM[15]),
	.A(A[15]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n19),
	.A(A[13]),
	.B(n2),
	.C(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(SUM[14]),
	.A(A[14]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(n20),
	.A(n2),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U36 (
	.Z(SUM[13]),
	.A(A[13]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n21),
	.A(A[11]),
	.B(n3),
	.C(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(SUM[12]),
	.A(A[12]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U39 (
	.Z(n22),
	.A(n3),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U40 (
	.Z(SUM[11]),
	.A(A[11]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n23),
	.A(n4),
	.B(A[9]),
	.C(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(SUM[10]),
	.A(A[10]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U43 (
	.Z(n24),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U44 (
	.Z(n25),
	.A(A[7]),
	.B(n5),
	.C(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U45 (
	.Z(n26),
	.A(A[5]),
	.B(n6),
	.C(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n27),
	.A(A[3]),
	.B(n7),
	.C(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n28),
	.A(A[1]),
	.B(A[0]),
	.C(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_0 (
	rst, 
	binary, 
	anode0_en, 
	anode1_en, 
	anode2_en, 
	anode3_en, 
	a_out, 
	b_out, 
	c_out, 
	d_out, 
	e_out, 
	f_out, 
	g_out, 
	FE_OFN13_rst_pad, 
	FE_OFN11_rst_pad, 
	clk_clone11, 
	clk_clone10, 
	clk_clone8, 
	clk_clone7, 
	clk_clone6, 
	clk_clone5, 
	clk_clone4, 
	clk_clone3, 
	clk, 
	clk_clone9, 
	clk_clone2, 
	clk_clone1, 
	VDD, 
	VSS);
   input rst;
   input [7:0] binary;
   output anode0_en;
   output anode1_en;
   output anode2_en;
   output anode3_en;
   output a_out;
   output b_out;
   output c_out;
   output d_out;
   output e_out;
   output f_out;
   output g_out;
   input FE_OFN13_rst_pad;
   input FE_OFN11_rst_pad;
   input clk_clone11;
   input clk_clone10;
   input clk_clone8;
   input clk_clone7;
   input clk_clone6;
   input clk_clone5;
   input clk_clone4;
   input clk_clone3;
   input clk;
   input clk_clone9;
   input clk_clone2;
   input clk_clone1;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_15;
   wire CTS_14;
   wire CTS_13;
   wire FE_OFN10_rst_pad;
   wire a;
   wire b;
   wire c;
   wire d;
   wire e;
   wire f;
   wire sign;
   wire g;
   wire initialized;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire N28;
   wire N29;
   wire N30;
   wire N31;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire N40;
   wire N41;
   wire N42;
   wire N43;
   wire n123;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;
   wire n33;
   wire n34;
   wire n35;
   wire n36;
   wire n37;
   wire n38;
   wire n39;
   wire n40;
   wire n41;
   wire n43;
   wire n44;
   wire n45;
   wire n46;
   wire n47;
   wire n48;
   wire n49;
   wire n50;
   wire n51;
   wire n52;
   wire n53;
   wire n54;
   wire n55;
   wire n56;
   wire n57;
   wire n58;
   wire n59;
   wire n60;
   wire n61;
   wire n62;
   wire n63;
   wire n64;
   wire n65;
   wire n66;
   wire n67;
   wire n68;
   wire n69;
   wire n70;
   wire n71;
   wire n72;
   wire n73;
   wire n74;
   wire n75;
   wire n76;
   wire n77;
   wire n78;
   wire n79;
   wire n80;
   wire n81;
   wire n82;
   wire n83;
   wire n84;
   wire n85;
   wire n86;
   wire n87;
   wire n88;
   wire n89;
   wire n90;
   wire n91;
   wire n93;
   wire n94;
   wire n95;
   wire n96;
   wire n97;
   wire n98;
   wire n99;
   wire n100;
   wire n101;
   wire n102;
   wire n103;
   wire n104;
   wire n105;
   wire n106;
   wire n107;
   wire n108;
   wire n109;
   wire n110;
   wire n111;
   wire n112;
   wire n113;
   wire n114;
   wire n115;
   wire n116;
   wire n117;
   wire n118;
   wire n119;
   wire n120;
   wire n121;
   wire n122;
   wire n6;
   wire n21;
   wire n42;
   wire n92;
   wire n124;
   wire n125;
   wire [3:0] bcd_to_display;
   wire [1:0] state;
   wire [3:0] hundreds;
   wire [3:0] tens;
   wire [3:0] ones;
   wire [19:0] count;

   // Module instantiations
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_28 (
	.Z(CTS_15),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_16 (
	.Z(CTS_14),
	.A(clk_clone9), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_15 (
	.Z(CTS_13),
	.A(clk_clone9), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC10_rst_pad (
	.Z(FE_OFN10_rst_pad),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk_clone5),
	.D(n123),
	.RESETB(n123),
	.SETB(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[0]  (
	.Q(count[0]),
	.CLK(clk_clone2),
	.D(n122), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[1]  (
	.Q(count[1]),
	.CLK(clk_clone2),
	.D(n121), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[2]  (
	.Q(count[2]),
	.CLK(CTS_15),
	.D(n120), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(CTS_15),
	.D(n119), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(CTS_13),
	.D(n118), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[5]  (
	.Q(count[5]),
	.CLK(CTS_13),
	.D(n117), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(CTS_15),
	.D(n116), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(clk_clone3),
	.D(n115), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[8]  (
	.Q(count[8]),
	.CLK(clk_clone3),
	.D(n114), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[9]  (
	.Q(count[9]),
	.CLK(CTS_15),
	.D(n113), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[10]  (
	.Q(count[10]),
	.CLK(clk_clone3),
	.D(n112), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[11]  (
	.Q(count[11]),
	.CLK(CTS_15),
	.D(n111), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[12]  (
	.Q(count[12]),
	.CLK(CTS_15),
	.D(n110), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[13]  (
	.Q(count[13]),
	.CLK(CTS_13),
	.D(n109), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[14]  (
	.Q(count[14]),
	.CLK(clk_clone2),
	.D(n108), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[15]  (
	.Q(count[15]),
	.CLK(clk_clone1),
	.D(n107), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[16]  (
	.Q(count[16]),
	.CLK(clk_clone1),
	.D(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[17]  (
	.Q(count[17]),
	.CLK(CTS_14),
	.D(n105), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[18]  (
	.Q(count[18]),
	.CLK(clk_clone1),
	.D(n104), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk_clone5),
	.D(n103), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[19]  (
	.Q(count[19]),
	.CLK(CTS_14),
	.D(n102), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk_clone5),
	.D(n101), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode2_en_reg (
	.Q(anode2_en),
	.CLK(clk_clone6),
	.D(n100), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[3]  (
	.Q(bcd_to_display[3]),
	.CLK(CTS_13),
	.D(n99), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[2]  (
	.Q(bcd_to_display[2]),
	.CLK(CTS_14),
	.D(n98), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[1]  (
	.Q(bcd_to_display[1]),
	.CLK(CTS_13),
	.D(n97), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[0]  (
	.Q(bcd_to_display[0]),
	.CLK(CTS_14),
	.D(n96), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode3_en_reg (
	.Q(anode3_en),
	.CLK(clk_clone6),
	.D(n95), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode0_en_reg (
	.Q(anode0_en),
	.CLK(clk_clone6),
	.D(n94), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode1_en_reg (
	.Q(anode1_en),
	.CLK(clk_clone6),
	.D(n93), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n93),
	.A(n2),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n3),
	.A(n4),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n4),
	.A(n5),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n2),
	.A(anode1_en),
	.B(FE_OFN11_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n94),
	.A(n7),
	.B(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n8),
	.A(n9),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n9),
	.A(state[0]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(n5),
	.A(state[1]),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n7),
	.A(anode0_en),
	.B(FE_OFN11_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n95),
	.A(n10),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n11),
	.A(n12),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n12),
	.A(n13),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n10),
	.A(anode3_en),
	.B(FE_OFN11_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U16 (
	.Z(n96),
	.A(n14),
	.B(n15),
	.C(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n16),
	.A(bcd_to_display[0]),
	.B(FE_OFN13_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n15),
	.A(n17),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n18),
	.A(n19),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n20),
	.A(ones[0]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n19),
	.A(tens[0]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n14),
	.A(hundreds[0]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n97),
	.A(n22),
	.B(n23),
	.C(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n24),
	.A(bcd_to_display[1]),
	.B(FE_OFN13_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n23),
	.A(n17),
	.B(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n25),
	.A(n26),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n27),
	.A(ones[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n26),
	.A(tens[1]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n22),
	.A(hundreds[1]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n98),
	.A(n28),
	.B(n29),
	.C(n30), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n30),
	.A(bcd_to_display[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n29),
	.A(n17),
	.B(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n31),
	.A(n32),
	.B(n33), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n33),
	.A(ones[2]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n32),
	.A(tens[2]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n28),
	.A(hundreds[2]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n99),
	.A(n34),
	.B(n35),
	.C(n36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n36),
	.A(bcd_to_display[3]),
	.B(FE_OFN13_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n35),
	.A(n17),
	.B(n37), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n37),
	.A(n38),
	.B(n39), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n39),
	.A(ones[3]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n38),
	.A(tens[3]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U44 (
	.Z(n17),
	.A(n6),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n34),
	.A(hundreds[3]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n41),
	.A(state[0]),
	.B(n125),
	.C(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n100),
	.A(n43),
	.B(n44), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n44),
	.A(n45),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n45),
	.A(initialized),
	.B(n125),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n43),
	.A(anode2_en),
	.B(FE_OFN11_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n101),
	.A(n46),
	.B(n47), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n47),
	.A(count[19]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n46),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n102),
	.A(n48),
	.B(n49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n49),
	.A(N43),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n48),
	.A(count[19]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n103),
	.A(n50),
	.B(n51), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n51),
	.A(count[18]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n50),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n104),
	.A(n52),
	.B(n53), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n53),
	.A(N42),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n52),
	.A(count[18]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n105),
	.A(n54),
	.B(n55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n55),
	.A(N41),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n54),
	.A(count[17]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n106),
	.A(n56),
	.B(n57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n57),
	.A(N40),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n56),
	.A(count[16]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n107),
	.A(n58),
	.B(n59), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n59),
	.A(N39),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n58),
	.A(count[15]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n108),
	.A(n60),
	.B(n61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n61),
	.A(N38),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n60),
	.A(count[14]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n109),
	.A(n62),
	.B(n63), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n63),
	.A(N37),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n62),
	.A(count[13]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n110),
	.A(n64),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n65),
	.A(N36),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n64),
	.A(count[12]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n111),
	.A(n66),
	.B(n67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n67),
	.A(N35),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n66),
	.A(count[11]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n112),
	.A(n68),
	.B(n69), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n69),
	.A(N34),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n68),
	.A(count[10]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n113),
	.A(n70),
	.B(n71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n71),
	.A(N33),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n70),
	.A(count[9]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n114),
	.A(n72),
	.B(n73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n73),
	.A(N32),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n72),
	.A(count[8]),
	.B(FE_OFN13_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n115),
	.A(n74),
	.B(n75), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n75),
	.A(N31),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n74),
	.A(count[7]),
	.B(FE_OFN13_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n116),
	.A(n76),
	.B(n77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n77),
	.A(N30),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n76),
	.A(count[6]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n117),
	.A(n78),
	.B(n79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n79),
	.A(N29),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n78),
	.A(count[5]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n118),
	.A(n80),
	.B(n81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n81),
	.A(N28),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n80),
	.A(count[4]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n119),
	.A(n82),
	.B(n83), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n83),
	.A(N27),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n82),
	.A(count[3]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n120),
	.A(n84),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U111 (
	.Z(n85),
	.A(N26),
	.B(n40), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U112 (
	.Z(n84),
	.A(count[2]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n121),
	.A(n86),
	.B(n87), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n87),
	.A(N25),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n86),
	.A(count[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n122),
	.A(n88),
	.B(n89), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n89),
	.A(N24),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U118 (
	.Z(n40),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n88),
	.A(count[0]),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(g_out),
	.A(n90),
	.B(n91), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n91),
	.A(g),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n90),
	.A(sign),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U125 (
	.Z(f_out),
	.A(f),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U126 (
	.Z(e_out),
	.A(e),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(d_out),
	.A(d),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U128 (
	.Z(c_out),
	.A(c),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(b_out),
	.A(b),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U130 (
	.Z(a_out),
	.A(a),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U132 (
	.Z(n13),
	.A(state[0]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   bcd_N8_0 bcd_module (
	.rst(rst),
	.binary(binary),
	.sign(sign),
	.hundreds(hundreds),
	.tens(tens),
	.ones(ones),
	.clk_clone5(CTS_14),
	.clk_clone7(clk_clone11),
	.clk_clone6(clk_clone10),
	.clk_clone4(clk_clone8),
	.clk_clone3(clk_clone7),
	.clk_clone2(clk_clone4),
	.clk_clone1(clk_clone3),
	.clk(clk), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_0 sev_seg (
	.binary(bcd_to_display),
	.a(a),
	.b(b),
	.c(c),
	.d(d),
	.e(e),
	.f(f),
	.g(g), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_0_DW01_inc_0 add_83 (
	.A(count),
	.SUM({ N43,
		N42,
		N41,
		N40,
		N39,
		N38,
		N37,
		N36,
		N35,
		N34,
		N33,
		N32,
		N31,
		N30,
		N29,
		N28,
		N27,
		N26,
		N25,
		N24 }), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U43 (
	.Z(n124),
	.A(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n42),
	.A(n41), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U51 (
	.Z(n92),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U120 (
	.Z(n125),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U121 (
	.Z(n21),
	.A(FE_OFN11_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U131 (
	.Z(n123), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n6),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module bcd_N8_2 (
	rst, 
	binary, 
	sign, 
	hundreds, 
	tens, 
	ones, 
	data_ready, 
	clk_clone1, 
	clk_clone3, 
	clk_clone2, 
	clk_clone4, 
	clk, 
	VDD, 
	VSS);
   input rst;
   input [7:0] binary;
   output sign;
   output [3:0] hundreds;
   output [3:0] tens;
   output [3:0] ones;
   output data_ready;
   input clk_clone1;
   input clk_clone3;
   input clk_clone2;
   input clk_clone4;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_15;
   wire CTS_14;
   wire CTS_13;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire initialized;
   wire N86;
   wire N87;
   wire N88;
   wire N89;
   wire N131;
   wire \ne_102/A[7] ;
   wire \sub_84/A[0] ;
   wire \sub_84/A[1] ;
   wire \sub_84/A[2] ;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n34;
   wire n35;
   wire n42;
   wire n65;
   wire n76;
   wire n85;
   wire n92;
   wire n106;
   wire n174;
   wire n176;
   wire n177;
   wire n197;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n237;
   wire n239;
   wire n240;
   wire n243;
   wire n244;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n425;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire [6:0] latched_binary;
   wire [3:0] state;
   wire [4:0] count;

   assign sign = \ne_102/A[7]  ;

   // Module instantiations
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_5 (
	.Z(CTS_15),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_2 (
	.Z(CTS_14),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_1 (
	.Z(CTS_13),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(CTS_14),
	.D(n434),
	.RESETB(n434),
	.SETB(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(CTS_15),
	.D(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(CTS_14),
	.D(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(CTS_14),
	.D(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(clk_clone2),
	.D(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[1]  (
	.Q(latched_binary[1]),
	.CLK(CTS_13),
	.D(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[2]  (
	.Q(latched_binary[2]),
	.CLK(CTS_13),
	.D(n256), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[3]  (
	.Q(latched_binary[3]),
	.CLK(CTS_13),
	.D(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[4]  (
	.Q(latched_binary[4]),
	.CLK(CTS_13),
	.D(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[5]  (
	.Q(latched_binary[5]),
	.CLK(CTS_13),
	.D(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[6]  (
	.Q(latched_binary[6]),
	.CLK(clk),
	.D(n252), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[0]  (
	.Q(N32),
	.CLK(CTS_13),
	.D(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[2]  (
	.Q(ones[2]),
	.CLK(CTS_15),
	.D(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[2]  (
	.Q(tens[2]),
	.CLK(CTS_14),
	.D(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[3]  (
	.Q(tens[3]),
	.CLK(CTS_14),
	.D(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[3]  (
	.Q(ones[3]),
	.CLK(CTS_15),
	.D(n264), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[1]  (
	.Q(hundreds[1]),
	.CLK(clk_clone3),
	.D(n270), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[3]  (
	.Q(hundreds[3]),
	.CLK(clk_clone1),
	.D(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n275),
	.A(n433),
	.B(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n432),
	.A(n431),
	.B(n3),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n431),
	.A(n430),
	.B(n429), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n429),
	.A(n428),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n433),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n274),
	.A(n426),
	.B(n425),
	.C(n424), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n424),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n425),
	.A(n233),
	.B(n3),
	.C(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U12 (
	.Z(n426),
	.A(N131),
	.B(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n272),
	.A(n422),
	.B(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n421),
	.A(n420),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n420),
	.A(n418),
	.B(n284), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n418),
	.A(n244),
	.B(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n422),
	.A(hundreds[3]),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n271),
	.A(n415),
	.B(n414), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n414),
	.A(n413),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n413),
	.A(n412),
	.B(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U23 (
	.Z(n411),
	.A(n410),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n412),
	.A(n244),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n415),
	.A(n416),
	.B(hundreds[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n270),
	.A(n409),
	.B(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n408),
	.A(n419),
	.B(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n407),
	.A(hundreds[0]),
	.B(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U30 (
	.Z(n410),
	.A(n406),
	.B(hundreds[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n406),
	.A(hundreds[2]),
	.B(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U32 (
	.Z(n417),
	.A(hundreds[0]),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n409),
	.A(hundreds[1]),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n269),
	.A(n405),
	.B(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n404),
	.A(n419),
	.B(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n403),
	.A(n402),
	.B(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U37 (
	.Z(n401),
	.A(tens[3]),
	.B(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U38 (
	.Z(n402),
	.A(n399),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n405),
	.A(n416),
	.B(hundreds[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n268),
	.A(n398),
	.B(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n397),
	.A(n419),
	.B(n396), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n396),
	.A(n239),
	.B(n399), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n399),
	.A(n395),
	.B(n394), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n398),
	.A(tens[3]),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U46 (
	.Z(n267),
	.A(n393),
	.B(n392), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n392),
	.A(n391),
	.B(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n391),
	.A(n390),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n393),
	.A(tens[2]),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n266),
	.A(n389),
	.B(n388), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n388),
	.A(n419),
	.B(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n387),
	.A(n390),
	.B(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n386),
	.A(n395),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n390),
	.A(n395),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n395),
	.A(n400),
	.B(n240), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n400),
	.A(tens[2]),
	.B(n394), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n394),
	.A(n280),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n389),
	.A(n416),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n265),
	.A(n385),
	.B(n384), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n384),
	.A(n419),
	.B(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n383),
	.A(n382),
	.B(n381), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n381),
	.A(ones[3]),
	.B(n380), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U64 (
	.Z(n382),
	.A(n379),
	.B(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n419),
	.A(n416),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n385),
	.A(n416),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n416),
	.A(n231),
	.B(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n264),
	.A(n377),
	.B(n376),
	.C(n375), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n375),
	.A(ones[3]),
	.B(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n376),
	.A(n373),
	.B(n372), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U71 (
	.Z(n372),
	.A(n237),
	.B(n379), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n379),
	.A(n371),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n377),
	.A(n369),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U75 (
	.Z(n263),
	.A(n368),
	.B(n367),
	.C(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n366),
	.A(ones[2]),
	.B(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n367),
	.A(n365),
	.B(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U78 (
	.Z(n365),
	.A(n364),
	.B(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n368),
	.A(n369),
	.B(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U80 (
	.Z(n262),
	.A(n363),
	.B(n362),
	.C(n361), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n361),
	.A(n374),
	.B(ones[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n362),
	.A(n373),
	.B(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n360),
	.A(n364),
	.B(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n359),
	.A(n371),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n364),
	.A(n371),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n371),
	.A(n380),
	.B(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n380),
	.A(ones[2]),
	.B(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n370),
	.A(n279),
	.B(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n363),
	.A(n369),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U93 (
	.Z(n261),
	.A(n358),
	.B(n357),
	.C(n356), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n356),
	.A(n374),
	.B(ones[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n357),
	.A(n369),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U98 (
	.Z(n369),
	.A(n355),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n358),
	.A(n373),
	.B(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n354),
	.A(n353),
	.B(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n352),
	.A(n351),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n351),
	.A(n350),
	.B(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n349),
	.A(n348),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n348),
	.A(n347),
	.B(n346),
	.C(n345), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U105 (
	.Z(n345),
	.A(n344),
	.B(n343), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n343),
	.A(N37),
	.B(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n344),
	.A(N36),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n346),
	.A(N35),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n347),
	.A(N38),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n350),
	.A(n338),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n338),
	.A(n337),
	.B(n336),
	.C(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U112 (
	.Z(n335),
	.A(n326),
	.B(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n333),
	.A(N33),
	.B(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n336),
	.A(N39),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n337),
	.A(N34),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n353),
	.A(n332),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n332),
	.A(n331),
	.B(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n330),
	.A(n329),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U120 (
	.Z(n329),
	.A(n328),
	.B(n327),
	.C(n326), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U121 (
	.Z(n326),
	.A(N32),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n327),
	.A(latched_binary[2]),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n328),
	.A(latched_binary[1]),
	.B(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n331),
	.A(n325),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U125 (
	.Z(n325),
	.A(n324),
	.B(n323),
	.C(n322), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U126 (
	.Z(n322),
	.A(n321),
	.B(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(n320),
	.A(n339),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U128 (
	.Z(n339),
	.A(n273),
	.B(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(n321),
	.A(n340),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n323),
	.A(latched_binary[5]),
	.B(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U131 (
	.Z(n342),
	.A(\sub_84/A[0] ),
	.B(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n324),
	.A(latched_binary[4]),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U133 (
	.Z(n341),
	.A(\sub_84/A[1] ),
	.B(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n373),
	.A(n355),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U135 (
	.Z(n355),
	.A(n374),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U136 (
	.Z(n374),
	.A(n3),
	.B(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U137 (
	.Z(n423),
	.A(data_ready),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U138 (
	.Z(n260),
	.A(n319),
	.B(n318),
	.C(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U139 (
	.Z(n317),
	.A(count[3]),
	.B(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U140 (
	.Z(n318),
	.A(n231),
	.B(initialized),
	.C(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U141 (
	.Z(n315),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n319),
	.A(N88),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U144 (
	.Z(n259),
	.A(n313),
	.B(n312), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U145 (
	.Z(n312),
	.A(N87),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U146 (
	.Z(n313),
	.A(n316),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n258),
	.A(n311),
	.B(n310), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n310),
	.A(N86),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U149 (
	.Z(n311),
	.A(n316),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n257),
	.A(n309),
	.B(n308), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U151 (
	.Z(n308),
	.A(n1),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n309),
	.A(latched_binary[1]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n256),
	.A(n305),
	.B(n304), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n304),
	.A(binary[2]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n305),
	.A(latched_binary[2]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(n255),
	.A(n303),
	.B(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n302),
	.A(binary[3]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U158 (
	.Z(n303),
	.A(latched_binary[3]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U159 (
	.Z(n254),
	.A(n301),
	.B(n300), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n300),
	.A(binary[4]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n301),
	.A(latched_binary[4]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n253),
	.A(n299),
	.B(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U163 (
	.Z(n298),
	.A(binary[5]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n299),
	.A(latched_binary[5]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n252),
	.A(n297),
	.B(n296), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n296),
	.A(binary[6]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n297),
	.A(latched_binary[6]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n251),
	.A(n295),
	.B(n294), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U169 (
	.Z(n294),
	.A(binary[7]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n295),
	.A(n306),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n250),
	.A(n293),
	.B(n292), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n292),
	.A(binary[0]),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U174 (
	.Z(n307),
	.A(n306),
	.B(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n293),
	.A(N32),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n306),
	.A(n3),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n291),
	.A(initialized),
	.B(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n430),
	.A(n234),
	.B(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U180 (
	.Z(n249),
	.A(n290),
	.B(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U181 (
	.Z(n289),
	.A(N89),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U182 (
	.Z(n290),
	.A(count[4]),
	.B(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U183 (
	.Z(n248),
	.A(n288),
	.B(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n287),
	.A(n273),
	.B(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U185 (
	.Z(n314),
	.A(n316),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n288),
	.A(n316),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n316),
	.A(n3),
	.B(n286), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n286),
	.A(n232),
	.B(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U190 (
	.Z(n427),
	.A(n340),
	.B(n277),
	.C(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U191 (
	.Z(n285),
	.A(count[4]),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U192 (
	.Z(n340),
	.A(\sub_84/A[0] ),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n378),
	.A(initialized),
	.B(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U195 (
	.Z(n428),
	.A(n235),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U198 (
	.Z(data_ready),
	.A(n234),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[1]  (
	.Q(ones[1]),
	.QB(n282),
	.CLK(CTS_15),
	.D(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \latched_binary_reg[7]  (
	.Q(\ne_102/A[7] ),
	.QB(n278),
	.CLK(clk),
	.D(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[2]  (
	.Q(\sub_84/A[2] ),
	.QB(n277),
	.CLK(clk_clone2),
	.D(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[1]  (
	.Q(\sub_84/A[1] ),
	.QB(n276),
	.CLK(clk_clone2),
	.D(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[0]  (
	.Q(\sub_84/A[0] ),
	.QB(n273),
	.CLK(clk_clone2),
	.D(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[1]  (
	.Q(tens[1]),
	.QB(n281),
	.CLK(CTS_14),
	.D(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[0]  (
	.Q(tens[0]),
	.QB(n280),
	.CLK(CTS_15),
	.D(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[0]  (
	.Q(hundreds[0]),
	.QB(n283),
	.CLK(clk_clone3),
	.D(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[2]  (
	.Q(hundreds[2]),
	.QB(n284),
	.CLK(clk_clone3),
	.D(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[0]  (
	.Q(ones[0]),
	.QB(n279),
	.CLK(CTS_15),
	.D(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n231),
	.A(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n16),
	.A(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n3),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n1),
	.A(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n244),
	.A(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U56 (
	.Z(n233),
	.A(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U73 (
	.Z(n232),
	.A(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U82 (
	.Z(n2),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U88 (
	.Z(n13),
	.A(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U92 (
	.Z(n15),
	.A(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U95 (
	.Z(n12),
	.A(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U97 (
	.Z(n14),
	.A(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U142 (
	.Z(n235),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U171 (
	.Z(n230),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U175 (
	.Z(n240),
	.A(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U189 (
	.Z(n243),
	.A(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U193 (
	.Z(n229),
	.A(N32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U196 (
	.Z(n22),
	.A(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U197 (
	.Z(n237),
	.A(ones[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U199 (
	.Z(n239),
	.A(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U200 (
	.Z(n234),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U201 (
	.Z(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U202 (
	.Z(N33),
	.A(n15),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U203 (
	.Z(n4),
	.A(N32),
	.B(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U204 (
	.Z(N34),
	.A(n14),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U205 (
	.Z(n9),
	.A(n15),
	.B(n14),
	.C(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U206 (
	.Z(N35),
	.A(n16),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U207 (
	.Z(n5),
	.A(n16),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U208 (
	.Z(N36),
	.A(n5),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U209 (
	.Z(n6),
	.A(n13),
	.B(n12),
	.C(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U210 (
	.Z(N37),
	.A(latched_binary[5]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U211 (
	.Z(n7),
	.A(n6),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U212 (
	.Z(N38),
	.A(n7),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U213 (
	.Z(n8),
	.A(latched_binary[6]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U214 (
	.Z(n10),
	.A(n13),
	.B(n12),
	.C(n8), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U215 (
	.Z(n11),
	.A(n10),
	.B(n9), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U216 (
	.Z(N39),
	.A(n11),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U217 (
	.Z(n18),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U218 (
	.Z(n17),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U219 (
	.Z(N86),
	.A(n18),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U220 (
	.Z(n20),
	.A(n18),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(n19),
	.A(\sub_84/A[2] ),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U222 (
	.Z(N87),
	.A(n20),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U223 (
	.Z(N88),
	.A(n22),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U224 (
	.Z(n21),
	.A(count[3]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U225 (
	.Z(N89),
	.A(count[4]),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U226 (
	.Z(n34),
	.A(binary[2]),
	.B(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U227 (
	.Z(n23),
	.A(binary[3]),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U228 (
	.Z(n228),
	.A(n34),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U229 (
	.Z(n35),
	.A(n229),
	.B(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U230 (
	.Z(n65),
	.A(n35),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U231 (
	.Z(n42),
	.A(latched_binary[1]),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U232 (
	.Z(n174),
	.A(n65),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U233 (
	.Z(n76),
	.A(binary[0]),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U234 (
	.Z(n92),
	.A(n1),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U235 (
	.Z(n85),
	.A(n76),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U236 (
	.Z(n106),
	.A(n92),
	.B(n85), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U237 (
	.Z(n227),
	.A(n174),
	.B(n106), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U238 (
	.Z(n177),
	.A(binary[6]),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U239 (
	.Z(n176),
	.A(binary[7]),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U240 (
	.Z(n225),
	.A(n177),
	.B(n176), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U241 (
	.Z(n223),
	.A(binary[4]),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U242 (
	.Z(n197),
	.A(binary[5]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U243 (
	.Z(n224),
	.A(n223),
	.B(n197), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U244 (
	.Z(n226),
	.A(n225),
	.B(n224), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U245 (
	.Z(N131),
	.A(n228),
	.B(n227),
	.C(n226), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_2 (
	binary, 
	a, 
	b, 
	c, 
	d, 
	e, 
	f, 
	g, 
	VDD, 
	VSS);
   input [3:0] binary;
   output a;
   output b;
   output c;
   output d;
   output e;
   output f;
   output g;
   inout VDD;
   inout VSS;

   // Internal wires
   wire FE_OFN143_bcd_to_display_1;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;

   // Module instantiations
   BUFX1 FE_OFC143_bcd_to_display_1 (
	.Z(FE_OFN143_bcd_to_display_1),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U5 (
	.Z(g),
	.A(n32),
	.B(n1),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U6 (
	.Z(n31),
	.A(FE_OFN143_bcd_to_display_1),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(f),
	.A(n30),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n30),
	.A(n29),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n28),
	.A(binary[0]),
	.B(FE_OFN143_bcd_to_display_1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n29),
	.A(n27),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(e),
	.A(n32),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n26),
	.A(n4),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(d),
	.A(n25),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n24),
	.A(n23),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n22),
	.A(FE_OFN143_bcd_to_display_1),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n25),
	.A(n21),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U17 (
	.Z(c),
	.A(FE_OFN143_bcd_to_display_1),
	.B(n20),
	.C(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n20),
	.A(binary[0]),
	.B(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(b),
	.A(binary[2]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n27),
	.A(n32),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n19),
	.A(binary[0]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n32),
	.A(FE_OFN143_bcd_to_display_1),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U23 (
	.Z(a),
	.A(n21),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n23),
	.A(binary[0]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n21),
	.A(n1),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U1 (
	.Z(n2),
	.A(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n3),
	.A(FE_OFN143_bcd_to_display_1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n1),
	.A(binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_2_DW01_inc_0 (
	A, 
	SUM, 
	VDD, 
	VSS);
   input [19:0] A;
   output [19:0] SUM;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;

   // Module instantiations
   INVX2 U1 (
	.Z(n7),
	.A(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n4),
	.A(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n2),
	.A(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n5),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n6),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(SUM[0]),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n10),
	.A(A[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n9),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U11 (
	.Z(SUM[9]),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(SUM[8]),
	.A(A[8]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U13 (
	.Z(n11),
	.A(n5),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(SUM[7]),
	.A(A[7]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[6]),
	.A(A[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(n12),
	.A(n6),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[5]),
	.A(A[5]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(SUM[4]),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U19 (
	.Z(n13),
	.A(n7),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(SUM[3]),
	.A(A[3]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[2]),
	.A(n9),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n14),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[1]),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(SUM[19]),
	.A(A[19]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U25 (
	.Z(n15),
	.A(n16),
	.B(A[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(SUM[18]),
	.A(A[18]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n16),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(SUM[17]),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n17),
	.A(A[15]),
	.B(n1),
	.C(A[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(SUM[16]),
	.A(A[16]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n18),
	.A(n1),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(SUM[15]),
	.A(A[15]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n19),
	.A(A[13]),
	.B(n2),
	.C(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(SUM[14]),
	.A(A[14]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(n20),
	.A(n2),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U36 (
	.Z(SUM[13]),
	.A(A[13]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n21),
	.A(A[11]),
	.B(n3),
	.C(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(SUM[12]),
	.A(A[12]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U39 (
	.Z(n22),
	.A(n3),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U40 (
	.Z(SUM[11]),
	.A(A[11]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n23),
	.A(n4),
	.B(A[9]),
	.C(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(SUM[10]),
	.A(A[10]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U43 (
	.Z(n24),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U44 (
	.Z(n25),
	.A(A[7]),
	.B(n5),
	.C(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U45 (
	.Z(n26),
	.A(A[5]),
	.B(n6),
	.C(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n27),
	.A(A[3]),
	.B(n7),
	.C(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n28),
	.A(A[1]),
	.B(A[0]),
	.C(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_2 (
	clk, 
	rst, 
	binary, 
	anode0_en, 
	anode1_en, 
	anode2_en, 
	anode3_en, 
	a_out, 
	b_out, 
	c_out, 
	d_out, 
	e_out, 
	f_out, 
	g_out, 
	FE_OFN9_rst_pad, 
	FE_OFN8_rst_pad, 
	FE_OFN7_rst_pad, 
	clk_clone3, 
	clk_clone4, 
	clk_clone2, 
	clk_clone1, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input [7:0] binary;
   output anode0_en;
   output anode1_en;
   output anode2_en;
   output anode3_en;
   output a_out;
   output b_out;
   output c_out;
   output d_out;
   output e_out;
   output f_out;
   output g_out;
   input FE_OFN9_rst_pad;
   input FE_OFN8_rst_pad;
   input FE_OFN7_rst_pad;
   input clk_clone3;
   input clk_clone4;
   input clk_clone2;
   input clk_clone1;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_28;
   wire CTS_27;
   wire CTS_26;
   wire CTS_25;
   wire CTS_24;
   wire CTS_23;
   wire CTS_22;
   wire a;
   wire b;
   wire c;
   wire d;
   wire e;
   wire f;
   wire sign;
   wire g;
   wire initialized;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire N28;
   wire N29;
   wire N30;
   wire N31;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire N40;
   wire N41;
   wire N42;
   wire N43;
   wire n6;
   wire n21;
   wire n42;
   wire n92;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire [3:0] bcd_to_display;
   wire [1:0] state;
   wire [3:0] hundreds;
   wire [3:0] tens;
   wire [3:0] ones;
   wire [19:0] count;

   // Module instantiations
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L6_2 (
	.Z(CTS_28),
	.A(CTS_25), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L6_1 (
	.Z(CTS_27),
	.A(CTS_25), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_7 (
	.Z(CTS_26),
	.A(clk_clone2), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_6 (
	.Z(CTS_25),
	.A(clk_clone2), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_5 (
	.Z(CTS_24),
	.A(clk_clone2), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_3 (
	.Z(CTS_23),
	.A(clk_clone2), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_3 (
	.Z(CTS_22),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(CTS_28),
	.D(n243),
	.RESETB(n243),
	.SETB(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[0]  (
	.Q(count[0]),
	.CLK(CTS_26),
	.D(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[1]  (
	.Q(count[1]),
	.CLK(CTS_26),
	.D(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[2]  (
	.Q(count[2]),
	.CLK(CTS_24),
	.D(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(CTS_28),
	.D(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(CTS_28),
	.D(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[5]  (
	.Q(count[5]),
	.CLK(CTS_24),
	.D(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(CTS_28),
	.D(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(CTS_26),
	.D(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[8]  (
	.Q(count[8]),
	.CLK(CTS_24),
	.D(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[9]  (
	.Q(count[9]),
	.CLK(CTS_26),
	.D(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[10]  (
	.Q(count[10]),
	.CLK(CTS_26),
	.D(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[11]  (
	.Q(count[11]),
	.CLK(CTS_26),
	.D(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[12]  (
	.Q(count[12]),
	.CLK(CTS_26),
	.D(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[13]  (
	.Q(count[13]),
	.CLK(CTS_24),
	.D(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[14]  (
	.Q(count[14]),
	.CLK(CTS_23),
	.D(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[15]  (
	.Q(count[15]),
	.CLK(CTS_23),
	.D(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[16]  (
	.Q(count[16]),
	.CLK(CTS_23),
	.D(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[17]  (
	.Q(count[17]),
	.CLK(CTS_23),
	.D(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[18]  (
	.Q(count[18]),
	.CLK(CTS_24),
	.D(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(CTS_27),
	.D(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[19]  (
	.Q(count[19]),
	.CLK(CTS_24),
	.D(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(CTS_24),
	.D(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode2_en_reg (
	.Q(anode2_en),
	.CLK(clk_clone1),
	.D(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[3]  (
	.Q(bcd_to_display[3]),
	.CLK(CTS_22),
	.D(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[2]  (
	.Q(bcd_to_display[2]),
	.CLK(CTS_23),
	.D(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[1]  (
	.Q(bcd_to_display[1]),
	.CLK(CTS_22),
	.D(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[0]  (
	.Q(bcd_to_display[0]),
	.CLK(CTS_22),
	.D(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode3_en_reg (
	.Q(anode3_en),
	.CLK(clk_clone1),
	.D(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode0_en_reg (
	.Q(anode0_en),
	.CLK(clk),
	.D(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode1_en_reg (
	.Q(anode1_en),
	.CLK(clk_clone1),
	.D(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n155),
	.A(n242),
	.B(n241), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n241),
	.A(n240),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n240),
	.A(n239),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n242),
	.A(anode1_en),
	.B(FE_OFN9_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n154),
	.A(n238),
	.B(n237), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n237),
	.A(n236),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n236),
	.A(state[0]),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(n239),
	.A(state[1]),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n238),
	.A(anode0_en),
	.B(FE_OFN7_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n153),
	.A(n235),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n234),
	.A(n233),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n233),
	.A(n232),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n235),
	.A(anode3_en),
	.B(FE_OFN9_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U16 (
	.Z(n152),
	.A(n231),
	.B(n230),
	.C(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n229),
	.A(bcd_to_display[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n230),
	.A(n228),
	.B(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n227),
	.A(n226),
	.B(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n225),
	.A(ones[0]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n226),
	.A(tens[0]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n231),
	.A(hundreds[0]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n151),
	.A(n224),
	.B(n223),
	.C(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n222),
	.A(bcd_to_display[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n223),
	.A(n228),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n221),
	.A(n220),
	.B(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n219),
	.A(ones[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n220),
	.A(tens[1]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n224),
	.A(hundreds[1]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n150),
	.A(n218),
	.B(n217),
	.C(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n216),
	.A(bcd_to_display[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n217),
	.A(n228),
	.B(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n215),
	.A(n214),
	.B(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n213),
	.A(ones[2]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n214),
	.A(tens[2]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n218),
	.A(hundreds[2]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n149),
	.A(n212),
	.B(n211),
	.C(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n210),
	.A(bcd_to_display[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n211),
	.A(n228),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n209),
	.A(n208),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n207),
	.A(ones[3]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n208),
	.A(tens[3]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U44 (
	.Z(n228),
	.A(n6),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n212),
	.A(hundreds[3]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n205),
	.A(state[0]),
	.B(n125),
	.C(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n148),
	.A(n204),
	.B(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n203),
	.A(n202),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n202),
	.A(initialized),
	.B(n125),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n204),
	.A(anode2_en),
	.B(FE_OFN9_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n147),
	.A(n201),
	.B(n200), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n200),
	.A(count[19]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n201),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n146),
	.A(n199),
	.B(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n198),
	.A(N43),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n199),
	.A(count[19]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n145),
	.A(n197),
	.B(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n196),
	.A(count[18]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n197),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n144),
	.A(n195),
	.B(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n194),
	.A(N42),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n195),
	.A(count[18]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n143),
	.A(n193),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n192),
	.A(N41),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n193),
	.A(count[17]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n142),
	.A(n191),
	.B(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n190),
	.A(N40),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n191),
	.A(count[16]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n141),
	.A(n189),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n188),
	.A(N39),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n189),
	.A(count[15]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n140),
	.A(n187),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n186),
	.A(N38),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n187),
	.A(count[14]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n139),
	.A(n185),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n184),
	.A(N37),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n185),
	.A(count[13]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n138),
	.A(n183),
	.B(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n182),
	.A(N36),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n183),
	.A(count[12]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n137),
	.A(n181),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n180),
	.A(N35),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n181),
	.A(count[11]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n136),
	.A(n179),
	.B(n178), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n178),
	.A(N34),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n179),
	.A(count[10]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n135),
	.A(n177),
	.B(n176), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n176),
	.A(N33),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n177),
	.A(count[9]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n134),
	.A(n175),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n174),
	.A(N32),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n175),
	.A(count[8]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n133),
	.A(n173),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n172),
	.A(N31),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n173),
	.A(count[7]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n132),
	.A(n171),
	.B(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n170),
	.A(N30),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n171),
	.A(count[6]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n131),
	.A(n169),
	.B(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n168),
	.A(N29),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n169),
	.A(count[5]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n130),
	.A(n167),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n166),
	.A(N28),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n167),
	.A(count[4]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n129),
	.A(n165),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n164),
	.A(N27),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n165),
	.A(count[3]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n128),
	.A(n163),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U111 (
	.Z(n162),
	.A(N26),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U112 (
	.Z(n163),
	.A(count[2]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n127),
	.A(n161),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n160),
	.A(N25),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n161),
	.A(count[1]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n126),
	.A(n159),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n158),
	.A(N24),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U118 (
	.Z(n206),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n159),
	.A(count[0]),
	.B(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(g_out),
	.A(n157),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n156),
	.A(g),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n157),
	.A(sign),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U125 (
	.Z(f_out),
	.A(f),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U126 (
	.Z(e_out),
	.A(e),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(d_out),
	.A(d),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U128 (
	.Z(c_out),
	.A(c),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(b_out),
	.A(b),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U130 (
	.Z(a_out),
	.A(a),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U132 (
	.Z(n232),
	.A(state[0]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   bcd_N8_2 bcd_module (
	.rst(rst),
	.binary(binary),
	.sign(sign),
	.hundreds(hundreds),
	.tens(tens),
	.ones(ones),
	.clk_clone1(CTS_23),
	.clk_clone3(CTS_22),
	.clk_clone2(clk_clone3),
	.clk_clone4(clk_clone4),
	.clk(CTS_28), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_2 sev_seg (
	.binary(bcd_to_display),
	.a(a),
	.b(b),
	.c(c),
	.d(d),
	.e(e),
	.f(f),
	.g(g), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_2_DW01_inc_0 add_83 (
	.A(count),
	.SUM({ N43,
		N42,
		N41,
		N40,
		N39,
		N38,
		N37,
		N36,
		N35,
		N34,
		N33,
		N32,
		N31,
		N30,
		N29,
		N28,
		N27,
		N26,
		N25,
		N24 }), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U43 (
	.Z(n124),
	.A(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n42),
	.A(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U51 (
	.Z(n92),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U120 (
	.Z(n125),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U121 (
	.Z(n21),
	.A(FE_OFN8_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U131 (
	.Z(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n6),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module bcd_N8_1 (
	clk, 
	rst, 
	binary, 
	sign, 
	hundreds, 
	tens, 
	ones, 
	data_ready, 
	clk_clone4, 
	clk_clone5, 
	clk_clone2, 
	clk_clone1, 
	clk_clone3, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input [7:0] binary;
   output sign;
   output [3:0] hundreds;
   output [3:0] tens;
   output [3:0] ones;
   output data_ready;
   input clk_clone4;
   input clk_clone5;
   input clk_clone2;
   input clk_clone1;
   input clk_clone3;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_17;
   wire CTS_16;
   wire CTS_15;
   wire CTS_14;
   wire CTS_13;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire initialized;
   wire N86;
   wire N87;
   wire N88;
   wire N89;
   wire N131;
   wire \ne_102/A[7] ;
   wire \sub_84/A[0] ;
   wire \sub_84/A[1] ;
   wire \sub_84/A[2] ;
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n8;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n34;
   wire n35;
   wire n42;
   wire n65;
   wire n76;
   wire n85;
   wire n92;
   wire n106;
   wire n174;
   wire n176;
   wire n177;
   wire n197;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n236;
   wire n238;
   wire n239;
   wire n242;
   wire n243;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n256;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n285;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n324;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n380;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n425;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire [6:0] latched_binary;
   wire [3:0] state;
   wire [4:0] count;

   assign sign = \ne_102/A[7]  ;

   // Module instantiations
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_2 (
	.Z(CTS_17),
	.A(CTS_14), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_1 (
	.Z(CTS_16),
	.A(CTS_14), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_11 (
	.Z(CTS_15),
	.A(clk_clone3), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_10 (
	.Z(CTS_14),
	.A(clk_clone5), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_6 (
	.Z(CTS_13),
	.A(clk_clone5), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(CTS_13),
	.D(n433),
	.RESETB(n433),
	.SETB(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk),
	.D(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(clk_clone1),
	.D(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(CTS_15),
	.D(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(CTS_15),
	.D(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[1]  (
	.Q(latched_binary[1]),
	.CLK(CTS_17),
	.D(n256), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[2]  (
	.Q(latched_binary[2]),
	.CLK(CTS_17),
	.D(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[3]  (
	.Q(latched_binary[3]),
	.CLK(CTS_17),
	.D(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[4]  (
	.Q(latched_binary[4]),
	.CLK(CTS_17),
	.D(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[5]  (
	.Q(latched_binary[5]),
	.CLK(CTS_17),
	.D(n252), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[6]  (
	.Q(latched_binary[6]),
	.CLK(CTS_16),
	.D(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_binary_reg[0]  (
	.Q(N32),
	.CLK(CTS_17),
	.D(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[2]  (
	.Q(ones[2]),
	.CLK(clk_clone4),
	.D(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[2]  (
	.Q(tens[2]),
	.CLK(CTS_13),
	.D(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \t_reg[3]  (
	.Q(tens[3]),
	.CLK(CTS_15),
	.D(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \o_reg[3]  (
	.Q(ones[3]),
	.CLK(clk_clone4),
	.D(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[1]  (
	.Q(hundreds[1]),
	.CLK(clk_clone2),
	.D(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \h_reg[3]  (
	.Q(hundreds[3]),
	.CLK(clk_clone4),
	.D(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n274),
	.A(n432),
	.B(n431), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U4 (
	.Z(n431),
	.A(n430),
	.B(n1),
	.C(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n430),
	.A(n429),
	.B(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n428),
	.A(n427),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n432),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U9 (
	.Z(n273),
	.A(n425),
	.B(n424),
	.C(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n423),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U11 (
	.Z(n424),
	.A(n232),
	.B(n1),
	.C(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U12 (
	.Z(n425),
	.A(N131),
	.B(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n271),
	.A(n421),
	.B(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n420),
	.A(n419),
	.B(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U16 (
	.Z(n419),
	.A(n417),
	.B(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n417),
	.A(n243),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n421),
	.A(hundreds[3]),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n270),
	.A(n414),
	.B(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n413),
	.A(n412),
	.B(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U22 (
	.Z(n412),
	.A(n411),
	.B(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U23 (
	.Z(n410),
	.A(n409),
	.B(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n411),
	.A(n243),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n414),
	.A(n415),
	.B(hundreds[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n269),
	.A(n408),
	.B(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n407),
	.A(n418),
	.B(n406), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(n406),
	.A(hundreds[0]),
	.B(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U30 (
	.Z(n409),
	.A(n405),
	.B(hundreds[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n405),
	.A(hundreds[2]),
	.B(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U32 (
	.Z(n416),
	.A(hundreds[0]),
	.B(hundreds[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n408),
	.A(hundreds[1]),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n268),
	.A(n404),
	.B(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n403),
	.A(n418),
	.B(n402), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n402),
	.A(n401),
	.B(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U37 (
	.Z(n400),
	.A(tens[3]),
	.B(n399), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U38 (
	.Z(n401),
	.A(n398),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n404),
	.A(n415),
	.B(hundreds[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n267),
	.A(n397),
	.B(n396), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n396),
	.A(n418),
	.B(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(n395),
	.A(n238),
	.B(n398), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U43 (
	.Z(n398),
	.A(n394),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n397),
	.A(tens[3]),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U46 (
	.Z(n266),
	.A(n392),
	.B(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U47 (
	.Z(n391),
	.A(n390),
	.B(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U48 (
	.Z(n390),
	.A(n389),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n392),
	.A(tens[2]),
	.B(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U50 (
	.Z(n265),
	.A(n388),
	.B(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U51 (
	.Z(n387),
	.A(n418),
	.B(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n386),
	.A(n389),
	.B(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U53 (
	.Z(n385),
	.A(n394),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n389),
	.A(n394),
	.B(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n394),
	.A(n399),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n399),
	.A(tens[2]),
	.B(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n393),
	.A(n279),
	.B(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n388),
	.A(n415),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n264),
	.A(n384),
	.B(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n383),
	.A(n418),
	.B(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n382),
	.A(n381),
	.B(n380), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n380),
	.A(ones[3]),
	.B(n379), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U64 (
	.Z(n381),
	.A(n378),
	.B(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U65 (
	.Z(n418),
	.A(n415),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n384),
	.A(n415),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n415),
	.A(n230),
	.B(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U68 (
	.Z(n263),
	.A(n376),
	.B(n375),
	.C(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n374),
	.A(ones[3]),
	.B(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n375),
	.A(n372),
	.B(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U71 (
	.Z(n371),
	.A(n236),
	.B(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n378),
	.A(n370),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n376),
	.A(n368),
	.B(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U75 (
	.Z(n262),
	.A(n367),
	.B(n366),
	.C(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n365),
	.A(ones[2]),
	.B(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n366),
	.A(n364),
	.B(n372), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U78 (
	.Z(n364),
	.A(n363),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n367),
	.A(n368),
	.B(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U80 (
	.Z(n261),
	.A(n362),
	.B(n361),
	.C(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n360),
	.A(n373),
	.B(ones[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n361),
	.A(n372),
	.B(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n359),
	.A(n363),
	.B(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U85 (
	.Z(n358),
	.A(n370),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n363),
	.A(n370),
	.B(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n370),
	.A(n379),
	.B(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n379),
	.A(ones[2]),
	.B(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n369),
	.A(n278),
	.B(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n362),
	.A(n368),
	.B(tens[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U93 (
	.Z(n260),
	.A(n357),
	.B(n356),
	.C(n355), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n355),
	.A(n373),
	.B(ones[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n356),
	.A(n368),
	.B(tens[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U98 (
	.Z(n368),
	.A(n354),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n357),
	.A(n372),
	.B(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n353),
	.A(n352),
	.B(n351), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n351),
	.A(n350),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n350),
	.A(n349),
	.B(n348), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n348),
	.A(n347),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U104 (
	.Z(n347),
	.A(n346),
	.B(n345),
	.C(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U105 (
	.Z(n344),
	.A(n343),
	.B(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n342),
	.A(N37),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n343),
	.A(N36),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n345),
	.A(N35),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n346),
	.A(N38),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n349),
	.A(n337),
	.B(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U111 (
	.Z(n337),
	.A(n336),
	.B(n335),
	.C(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U112 (
	.Z(n334),
	.A(n325),
	.B(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n332),
	.A(N33),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n335),
	.A(N39),
	.B(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n336),
	.A(N34),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n352),
	.A(n331),
	.B(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U118 (
	.Z(n331),
	.A(n330),
	.B(n329), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n329),
	.A(n328),
	.B(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U120 (
	.Z(n328),
	.A(n327),
	.B(n326),
	.C(n325), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U121 (
	.Z(n325),
	.A(N32),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(n326),
	.A(latched_binary[2]),
	.B(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n327),
	.A(latched_binary[1]),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n330),
	.A(n324),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U125 (
	.Z(n324),
	.A(n323),
	.B(n322),
	.C(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U126 (
	.Z(n321),
	.A(n320),
	.B(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(n319),
	.A(n338),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U128 (
	.Z(n338),
	.A(n272),
	.B(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(n320),
	.A(n339),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U130 (
	.Z(n322),
	.A(latched_binary[5]),
	.B(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U131 (
	.Z(n341),
	.A(\sub_84/A[0] ),
	.B(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U132 (
	.Z(n323),
	.A(latched_binary[4]),
	.B(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U133 (
	.Z(n340),
	.A(\sub_84/A[1] ),
	.B(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n372),
	.A(n354),
	.B(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U135 (
	.Z(n354),
	.A(n373),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U136 (
	.Z(n373),
	.A(n1),
	.B(n422), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U137 (
	.Z(n422),
	.A(data_ready),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U138 (
	.Z(n259),
	.A(n318),
	.B(n317),
	.C(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U139 (
	.Z(n316),
	.A(count[3]),
	.B(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U140 (
	.Z(n317),
	.A(n230),
	.B(initialized),
	.C(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U141 (
	.Z(n314),
	.A(state[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U143 (
	.Z(n318),
	.A(N88),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U144 (
	.Z(n258),
	.A(n312),
	.B(n311), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U145 (
	.Z(n311),
	.A(N87),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U146 (
	.Z(n312),
	.A(n315),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U147 (
	.Z(n257),
	.A(n310),
	.B(n309), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U148 (
	.Z(n309),
	.A(N86),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U149 (
	.Z(n310),
	.A(n315),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U150 (
	.Z(n256),
	.A(n308),
	.B(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U151 (
	.Z(n307),
	.A(binary[1]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U152 (
	.Z(n308),
	.A(latched_binary[1]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U153 (
	.Z(n255),
	.A(n304),
	.B(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U154 (
	.Z(n303),
	.A(binary[2]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U155 (
	.Z(n304),
	.A(latched_binary[2]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U156 (
	.Z(n254),
	.A(n302),
	.B(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U157 (
	.Z(n301),
	.A(binary[3]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U158 (
	.Z(n302),
	.A(latched_binary[3]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U159 (
	.Z(n253),
	.A(n300),
	.B(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U160 (
	.Z(n299),
	.A(binary[4]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U161 (
	.Z(n300),
	.A(latched_binary[4]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U162 (
	.Z(n252),
	.A(n298),
	.B(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U163 (
	.Z(n297),
	.A(binary[5]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U164 (
	.Z(n298),
	.A(latched_binary[5]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U165 (
	.Z(n251),
	.A(n296),
	.B(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U166 (
	.Z(n295),
	.A(binary[6]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U167 (
	.Z(n296),
	.A(latched_binary[6]),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U168 (
	.Z(n250),
	.A(n294),
	.B(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U169 (
	.Z(n293),
	.A(binary[7]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U170 (
	.Z(n294),
	.A(n305),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U172 (
	.Z(n249),
	.A(n292),
	.B(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U173 (
	.Z(n291),
	.A(binary[0]),
	.B(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U174 (
	.Z(n306),
	.A(n305),
	.B(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U176 (
	.Z(n292),
	.A(N32),
	.B(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U177 (
	.Z(n305),
	.A(n1),
	.B(n290), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U178 (
	.Z(n290),
	.A(initialized),
	.B(n429), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U179 (
	.Z(n429),
	.A(n233),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U180 (
	.Z(n248),
	.A(n289),
	.B(n288), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U181 (
	.Z(n288),
	.A(N89),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U182 (
	.Z(n289),
	.A(count[4]),
	.B(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U183 (
	.Z(n247),
	.A(n287),
	.B(n286), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U184 (
	.Z(n286),
	.A(n272),
	.B(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U185 (
	.Z(n313),
	.A(n315),
	.B(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U186 (
	.Z(n287),
	.A(n315),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U187 (
	.Z(n315),
	.A(n1),
	.B(n285), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U188 (
	.Z(n285),
	.A(n231),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U190 (
	.Z(n426),
	.A(n339),
	.B(n276),
	.C(n284), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U191 (
	.Z(n284),
	.A(count[4]),
	.B(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U192 (
	.Z(n339),
	.A(\sub_84/A[0] ),
	.B(\sub_84/A[1] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U194 (
	.Z(n377),
	.A(initialized),
	.B(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U195 (
	.Z(n427),
	.A(n234),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U198 (
	.Z(data_ready),
	.A(n233),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[1]  (
	.Q(ones[1]),
	.QB(n281),
	.CLK(clk_clone1),
	.D(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \latched_binary_reg[7]  (
	.Q(\ne_102/A[7] ),
	.QB(n277),
	.CLK(CTS_13),
	.D(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[2]  (
	.Q(\sub_84/A[2] ),
	.QB(n276),
	.CLK(CTS_13),
	.D(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[1]  (
	.Q(\sub_84/A[1] ),
	.QB(n275),
	.CLK(CTS_15),
	.D(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \count_reg[0]  (
	.Q(\sub_84/A[0] ),
	.QB(n272),
	.CLK(CTS_15),
	.D(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[1]  (
	.Q(tens[1]),
	.QB(n280),
	.CLK(CTS_13),
	.D(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \t_reg[0]  (
	.Q(tens[0]),
	.QB(n279),
	.CLK(CTS_13),
	.D(n264), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[0]  (
	.Q(hundreds[0]),
	.QB(n282),
	.CLK(clk_clone2),
	.D(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \h_reg[2]  (
	.Q(hundreds[2]),
	.QB(n283),
	.CLK(clk_clone2),
	.D(n270), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQQBX1 \o_reg[0]  (
	.Q(ones[0]),
	.QB(n278),
	.CLK(CTS_13),
	.D(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n230),
	.A(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U13 (
	.Z(n15),
	.A(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U17 (
	.Z(n1),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U29 (
	.Z(n243),
	.A(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U44 (
	.Z(n232),
	.A(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U56 (
	.Z(n231),
	.A(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U73 (
	.Z(n10),
	.A(N32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U82 (
	.Z(n12),
	.A(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U88 (
	.Z(n14),
	.A(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U92 (
	.Z(n11),
	.A(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U95 (
	.Z(n13),
	.A(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U97 (
	.Z(n234),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U142 (
	.Z(n229),
	.A(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U171 (
	.Z(n239),
	.A(tens[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U175 (
	.Z(n242),
	.A(ones[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U189 (
	.Z(n21),
	.A(count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U193 (
	.Z(n236),
	.A(ones[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U196 (
	.Z(n238),
	.A(tens[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U197 (
	.Z(n233),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U199 (
	.Z(n228),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U200 (
	.Z(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U201 (
	.Z(N33),
	.A(n14),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U202 (
	.Z(n2),
	.A(N32),
	.B(latched_binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U203 (
	.Z(N34),
	.A(n13),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U204 (
	.Z(n7),
	.A(n14),
	.B(n13),
	.C(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U205 (
	.Z(N35),
	.A(n15),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U206 (
	.Z(n3),
	.A(n15),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U207 (
	.Z(N36),
	.A(n3),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U208 (
	.Z(n4),
	.A(n12),
	.B(n11),
	.C(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U209 (
	.Z(N37),
	.A(latched_binary[5]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U210 (
	.Z(n5),
	.A(n4),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U211 (
	.Z(N38),
	.A(n5),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U212 (
	.Z(n6),
	.A(latched_binary[6]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U213 (
	.Z(n8),
	.A(n12),
	.B(n11),
	.C(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U214 (
	.Z(n9),
	.A(n8),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U215 (
	.Z(N39),
	.A(n9),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U216 (
	.Z(n17),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U217 (
	.Z(n16),
	.A(\sub_84/A[1] ),
	.B(\sub_84/A[0] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U218 (
	.Z(N86),
	.A(n17),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U219 (
	.Z(n19),
	.A(n17),
	.B(\sub_84/A[2] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U220 (
	.Z(n18),
	.A(\sub_84/A[2] ),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U221 (
	.Z(N87),
	.A(n19),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U222 (
	.Z(N88),
	.A(n21),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U223 (
	.Z(n20),
	.A(count[3]),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U224 (
	.Z(N89),
	.A(count[4]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U225 (
	.Z(n23),
	.A(binary[2]),
	.B(latched_binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U226 (
	.Z(n22),
	.A(binary[3]),
	.B(latched_binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U227 (
	.Z(n227),
	.A(n23),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U228 (
	.Z(n34),
	.A(n10),
	.B(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U229 (
	.Z(n42),
	.A(n34),
	.B(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U230 (
	.Z(n35),
	.A(latched_binary[1]),
	.B(n34), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U231 (
	.Z(n106),
	.A(n42),
	.B(n35), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U232 (
	.Z(n65),
	.A(binary[0]),
	.B(n10), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U233 (
	.Z(n85),
	.A(binary[1]),
	.B(n65), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U234 (
	.Z(n76),
	.A(n65),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U235 (
	.Z(n92),
	.A(n85),
	.B(n76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U236 (
	.Z(n226),
	.A(n106),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U237 (
	.Z(n176),
	.A(binary[6]),
	.B(latched_binary[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U238 (
	.Z(n174),
	.A(binary[7]),
	.B(\ne_102/A[7] ), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U239 (
	.Z(n224),
	.A(n176),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U240 (
	.Z(n197),
	.A(binary[4]),
	.B(latched_binary[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U241 (
	.Z(n177),
	.A(binary[5]),
	.B(latched_binary[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U242 (
	.Z(n223),
	.A(n197),
	.B(n177), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U243 (
	.Z(n225),
	.A(n224),
	.B(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U244 (
	.Z(N131),
	.A(n227),
	.B(n226),
	.C(n225), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_1 (
	binary, 
	a, 
	b, 
	c, 
	d, 
	e, 
	f, 
	g, 
	VDD, 
	VSS);
   input [3:0] binary;
   output a;
   output b;
   output c;
   output d;
   output e;
   output f;
   output g;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;
   wire n29;
   wire n30;
   wire n31;
   wire n32;

   // Module instantiations
   NAND3X1 U5 (
	.Z(g),
	.A(n32),
	.B(n1),
	.C(n31), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U6 (
	.Z(n31),
	.A(binary[1]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(f),
	.A(n30),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n30),
	.A(n29),
	.B(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n28),
	.A(binary[0]),
	.B(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U10 (
	.Z(n29),
	.A(n27),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(e),
	.A(n32),
	.B(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n26),
	.A(n4),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(d),
	.A(n25),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n24),
	.A(n23),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n22),
	.A(binary[1]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U16 (
	.Z(n25),
	.A(n21),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U17 (
	.Z(c),
	.A(binary[1]),
	.B(n20),
	.C(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n20),
	.A(binary[0]),
	.B(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(b),
	.A(binary[2]),
	.B(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n27),
	.A(n32),
	.B(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n19),
	.A(binary[0]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n32),
	.A(binary[1]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 U23 (
	.Z(a),
	.A(n21),
	.B(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(n23),
	.A(binary[0]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n21),
	.A(n1),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U1 (
	.Z(n2),
	.A(binary[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n3),
	.A(binary[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n4),
	.A(binary[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n1),
	.A(binary[3]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_1_DW01_inc_0 (
	A, 
	SUM, 
	VDD, 
	VSS);
   input [19:0] A;
   output [19:0] SUM;
   inout VDD;
   inout VSS;

   // Internal wires
   wire n1;
   wire n2;
   wire n3;
   wire n4;
   wire n5;
   wire n6;
   wire n7;
   wire n9;
   wire n10;
   wire n11;
   wire n12;
   wire n13;
   wire n14;
   wire n15;
   wire n16;
   wire n17;
   wire n18;
   wire n19;
   wire n20;
   wire n21;
   wire n22;
   wire n23;
   wire n24;
   wire n25;
   wire n26;
   wire n27;
   wire n28;

   // Module instantiations
   INVX2 U1 (
	.Z(n7),
	.A(n28), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U2 (
	.Z(n4),
	.A(n25), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U3 (
	.Z(n1),
	.A(n19), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U4 (
	.Z(n2),
	.A(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U5 (
	.Z(n3),
	.A(n23), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U6 (
	.Z(n5),
	.A(n26), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U7 (
	.Z(n6),
	.A(n27), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U8 (
	.Z(SUM[0]),
	.A(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U9 (
	.Z(n10),
	.A(A[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U10 (
	.Z(n9),
	.A(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U11 (
	.Z(SUM[9]),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U12 (
	.Z(SUM[8]),
	.A(A[8]),
	.B(n11), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U13 (
	.Z(n11),
	.A(n5),
	.B(A[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U14 (
	.Z(SUM[7]),
	.A(A[7]),
	.B(n5), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U15 (
	.Z(SUM[6]),
	.A(A[6]),
	.B(n12), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U16 (
	.Z(n12),
	.A(n6),
	.B(A[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U17 (
	.Z(SUM[5]),
	.A(A[5]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U18 (
	.Z(SUM[4]),
	.A(A[4]),
	.B(n13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U19 (
	.Z(n13),
	.A(n7),
	.B(A[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U20 (
	.Z(SUM[3]),
	.A(A[3]),
	.B(n7), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U21 (
	.Z(SUM[2]),
	.A(n9),
	.B(n14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n14),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U23 (
	.Z(SUM[1]),
	.A(A[1]),
	.B(A[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U24 (
	.Z(SUM[19]),
	.A(A[19]),
	.B(n15), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U25 (
	.Z(n15),
	.A(n16),
	.B(A[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U26 (
	.Z(SUM[18]),
	.A(A[18]),
	.B(n16), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U27 (
	.Z(n16),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U28 (
	.Z(SUM[17]),
	.A(n10),
	.B(n17), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U29 (
	.Z(n17),
	.A(A[15]),
	.B(n1),
	.C(A[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U30 (
	.Z(SUM[16]),
	.A(A[16]),
	.B(n18), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U31 (
	.Z(n18),
	.A(n1),
	.B(A[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U32 (
	.Z(SUM[15]),
	.A(A[15]),
	.B(n1), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U33 (
	.Z(n19),
	.A(A[13]),
	.B(n2),
	.C(A[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U34 (
	.Z(SUM[14]),
	.A(A[14]),
	.B(n20), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U35 (
	.Z(n20),
	.A(n2),
	.B(A[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U36 (
	.Z(SUM[13]),
	.A(A[13]),
	.B(n2), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n21),
	.A(A[11]),
	.B(n3),
	.C(A[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U38 (
	.Z(SUM[12]),
	.A(A[12]),
	.B(n22), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U39 (
	.Z(n22),
	.A(n3),
	.B(A[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U40 (
	.Z(SUM[11]),
	.A(A[11]),
	.B(n3), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U41 (
	.Z(n23),
	.A(n4),
	.B(A[9]),
	.C(A[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 U42 (
	.Z(SUM[10]),
	.A(A[10]),
	.B(n24), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U43 (
	.Z(n24),
	.A(A[9]),
	.B(n4), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U44 (
	.Z(n25),
	.A(A[7]),
	.B(n5),
	.C(A[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U45 (
	.Z(n26),
	.A(A[5]),
	.B(n6),
	.C(A[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U46 (
	.Z(n27),
	.A(A[3]),
	.B(n7),
	.C(A[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n28),
	.A(A[1]),
	.B(A[0]),
	.C(A[2]), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module seven_segment_controller_1 (
	rst, 
	binary, 
	anode0_en, 
	anode1_en, 
	anode2_en, 
	anode3_en, 
	a_out, 
	b_out, 
	c_out, 
	d_out, 
	e_out, 
	f_out, 
	g_out, 
	FE_OFN14_rst_pad, 
	FE_OFN10_rst_pad, 
	FE_OFN4_rst_pad, 
	clk_clone2, 
	clk_clone7, 
	clk_clone5, 
	clk_clone6, 
	clk_clone3, 
	clk_clone4, 
	clk_clone1, 
	clk, 
	VDD, 
	VSS);
   input rst;
   input [7:0] binary;
   output anode0_en;
   output anode1_en;
   output anode2_en;
   output anode3_en;
   output a_out;
   output b_out;
   output c_out;
   output d_out;
   output e_out;
   output f_out;
   output g_out;
   input FE_OFN14_rst_pad;
   input FE_OFN10_rst_pad;
   input FE_OFN4_rst_pad;
   input clk_clone2;
   input clk_clone7;
   input clk_clone5;
   input clk_clone6;
   input clk_clone3;
   input clk_clone4;
   input clk_clone1;
   input clk;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_19;
   wire CTS_18;
   wire CTS_17;
   wire CTS_16;
   wire a;
   wire b;
   wire c;
   wire d;
   wire e;
   wire f;
   wire sign;
   wire g;
   wire initialized;
   wire N24;
   wire N25;
   wire N26;
   wire N27;
   wire N28;
   wire N29;
   wire N30;
   wire N31;
   wire N32;
   wire N33;
   wire N34;
   wire N35;
   wire N36;
   wire N37;
   wire N38;
   wire N39;
   wire N40;
   wire N41;
   wire N42;
   wire N43;
   wire n6;
   wire n21;
   wire n42;
   wire n92;
   wire n124;
   wire n125;
   wire n126;
   wire n127;
   wire n128;
   wire n129;
   wire n130;
   wire n131;
   wire n132;
   wire n133;
   wire n134;
   wire n135;
   wire n136;
   wire n137;
   wire n138;
   wire n139;
   wire n140;
   wire n141;
   wire n142;
   wire n143;
   wire n144;
   wire n145;
   wire n146;
   wire n147;
   wire n148;
   wire n149;
   wire n150;
   wire n151;
   wire n152;
   wire n153;
   wire n154;
   wire n155;
   wire n156;
   wire n157;
   wire n158;
   wire n159;
   wire n160;
   wire n161;
   wire n162;
   wire n163;
   wire n164;
   wire n165;
   wire n166;
   wire n167;
   wire n168;
   wire n169;
   wire n170;
   wire n171;
   wire n172;
   wire n173;
   wire n174;
   wire n175;
   wire n176;
   wire n177;
   wire n178;
   wire n179;
   wire n180;
   wire n181;
   wire n182;
   wire n183;
   wire n184;
   wire n185;
   wire n186;
   wire n187;
   wire n188;
   wire n189;
   wire n190;
   wire n191;
   wire n192;
   wire n193;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n198;
   wire n199;
   wire n200;
   wire n201;
   wire n202;
   wire n203;
   wire n204;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire [3:0] bcd_to_display;
   wire [1:0] state;
   wire [3:0] hundreds;
   wire [3:0] tens;
   wire [3:0] ones;
   wire [19:0] count;

   // Module instantiations
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_13 (
	.Z(CTS_19),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_12 (
	.Z(CTS_18),
	.A(clk_clone4), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_9 (
	.Z(CTS_17),
	.A(clk_clone6), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_8 (
	.Z(CTS_16),
	.A(clk_clone6), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 initialized_reg (
	.Q(initialized),
	.CLK(clk_clone5),
	.D(n243),
	.RESETB(n243),
	.SETB(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[0]  (
	.Q(count[0]),
	.CLK(clk_clone5),
	.D(n126), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[1]  (
	.Q(count[1]),
	.CLK(clk_clone5),
	.D(n127), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[2]  (
	.Q(count[2]),
	.CLK(CTS_17),
	.D(n128), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[3]  (
	.Q(count[3]),
	.CLK(clk_clone7),
	.D(n129), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[4]  (
	.Q(count[4]),
	.CLK(clk_clone7),
	.D(n130), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[5]  (
	.Q(count[5]),
	.CLK(CTS_17),
	.D(n131), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[6]  (
	.Q(count[6]),
	.CLK(clk_clone7),
	.D(n132), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[7]  (
	.Q(count[7]),
	.CLK(CTS_17),
	.D(n133), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[8]  (
	.Q(count[8]),
	.CLK(CTS_18),
	.D(n134), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[9]  (
	.Q(count[9]),
	.CLK(CTS_18),
	.D(n135), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[10]  (
	.Q(count[10]),
	.CLK(CTS_18),
	.D(n136), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[11]  (
	.Q(count[11]),
	.CLK(CTS_18),
	.D(n137), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[12]  (
	.Q(count[12]),
	.CLK(CTS_17),
	.D(n138), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[13]  (
	.Q(count[13]),
	.CLK(CTS_19),
	.D(n139), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[14]  (
	.Q(count[14]),
	.CLK(CTS_18),
	.D(n140), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[15]  (
	.Q(count[15]),
	.CLK(CTS_17),
	.D(n141), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[16]  (
	.Q(count[16]),
	.CLK(CTS_16),
	.D(n142), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[17]  (
	.Q(count[17]),
	.CLK(CTS_17),
	.D(n143), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[18]  (
	.Q(count[18]),
	.CLK(CTS_16),
	.D(n144), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[0]  (
	.Q(state[0]),
	.CLK(CTS_16),
	.D(n145), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \count_reg[19]  (
	.Q(count[19]),
	.CLK(CTS_17),
	.D(n146), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \state_reg[1]  (
	.Q(state[1]),
	.CLK(clk_clone5),
	.D(n147), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode2_en_reg (
	.Q(anode2_en),
	.CLK(clk_clone1),
	.D(n148), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[3]  (
	.Q(bcd_to_display[3]),
	.CLK(CTS_16),
	.D(n149), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[2]  (
	.Q(bcd_to_display[2]),
	.CLK(CTS_16),
	.D(n150), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[1]  (
	.Q(bcd_to_display[1]),
	.CLK(CTS_19),
	.D(n151), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 \latched_bcd_reg[0]  (
	.Q(bcd_to_display[0]),
	.CLK(CTS_19),
	.D(n152), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode3_en_reg (
	.Q(anode3_en),
	.CLK(clk_clone1),
	.D(n153), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode0_en_reg (
	.Q(anode0_en),
	.CLK(clk),
	.D(n154), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1 latched_anode1_en_reg (
	.Q(anode1_en),
	.CLK(clk),
	.D(n155), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U3 (
	.Z(n155),
	.A(n242),
	.B(n241), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U4 (
	.Z(n241),
	.A(n240),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U5 (
	.Z(n240),
	.A(n239),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U6 (
	.Z(n242),
	.A(anode1_en),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U7 (
	.Z(n154),
	.A(n238),
	.B(n237), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U8 (
	.Z(n237),
	.A(n236),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U9 (
	.Z(n236),
	.A(state[0]),
	.B(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U10 (
	.Z(n239),
	.A(state[1]),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U11 (
	.Z(n238),
	.A(anode0_en),
	.B(FE_OFN10_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U12 (
	.Z(n153),
	.A(n235),
	.B(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U13 (
	.Z(n234),
	.A(n233),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U14 (
	.Z(n233),
	.A(n232),
	.B(initialized), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U15 (
	.Z(n235),
	.A(anode3_en),
	.B(FE_OFN14_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U16 (
	.Z(n152),
	.A(n231),
	.B(n230),
	.C(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U17 (
	.Z(n229),
	.A(bcd_to_display[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U18 (
	.Z(n230),
	.A(n228),
	.B(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U19 (
	.Z(n227),
	.A(n226),
	.B(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U20 (
	.Z(n225),
	.A(ones[0]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U21 (
	.Z(n226),
	.A(tens[0]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U22 (
	.Z(n231),
	.A(hundreds[0]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U23 (
	.Z(n151),
	.A(n224),
	.B(n223),
	.C(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U24 (
	.Z(n222),
	.A(bcd_to_display[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U25 (
	.Z(n223),
	.A(n228),
	.B(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U26 (
	.Z(n221),
	.A(n220),
	.B(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U27 (
	.Z(n219),
	.A(ones[1]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U28 (
	.Z(n220),
	.A(tens[1]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U29 (
	.Z(n224),
	.A(hundreds[1]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U30 (
	.Z(n150),
	.A(n218),
	.B(n217),
	.C(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U31 (
	.Z(n216),
	.A(bcd_to_display[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U32 (
	.Z(n217),
	.A(n228),
	.B(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U33 (
	.Z(n215),
	.A(n214),
	.B(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U34 (
	.Z(n213),
	.A(ones[2]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U35 (
	.Z(n214),
	.A(tens[2]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U36 (
	.Z(n218),
	.A(hundreds[2]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U37 (
	.Z(n149),
	.A(n212),
	.B(n211),
	.C(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U38 (
	.Z(n210),
	.A(bcd_to_display[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U39 (
	.Z(n211),
	.A(n228),
	.B(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U40 (
	.Z(n209),
	.A(n208),
	.B(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U41 (
	.Z(n207),
	.A(ones[3]),
	.B(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U42 (
	.Z(n208),
	.A(tens[3]),
	.B(n92), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U44 (
	.Z(n228),
	.A(n6),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U45 (
	.Z(n212),
	.A(hundreds[3]),
	.B(n42), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U47 (
	.Z(n205),
	.A(state[0]),
	.B(n125),
	.C(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U48 (
	.Z(n148),
	.A(n204),
	.B(n203), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U49 (
	.Z(n203),
	.A(n202),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 U50 (
	.Z(n202),
	.A(initialized),
	.B(n125),
	.C(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U52 (
	.Z(n204),
	.A(anode2_en),
	.B(FE_OFN14_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U53 (
	.Z(n147),
	.A(n201),
	.B(n200), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U54 (
	.Z(n200),
	.A(count[19]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U55 (
	.Z(n201),
	.A(state[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U56 (
	.Z(n146),
	.A(n199),
	.B(n198), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U57 (
	.Z(n198),
	.A(N43),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U58 (
	.Z(n199),
	.A(count[19]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U59 (
	.Z(n145),
	.A(n197),
	.B(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U60 (
	.Z(n196),
	.A(count[18]),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U61 (
	.Z(n197),
	.A(state[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U62 (
	.Z(n144),
	.A(n195),
	.B(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U63 (
	.Z(n194),
	.A(N42),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U64 (
	.Z(n195),
	.A(count[18]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U65 (
	.Z(n143),
	.A(n193),
	.B(n192), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U66 (
	.Z(n192),
	.A(N41),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U67 (
	.Z(n193),
	.A(count[17]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U68 (
	.Z(n142),
	.A(n191),
	.B(n190), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U69 (
	.Z(n190),
	.A(N40),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U70 (
	.Z(n191),
	.A(count[16]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U71 (
	.Z(n141),
	.A(n189),
	.B(n188), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U72 (
	.Z(n188),
	.A(N39),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U73 (
	.Z(n189),
	.A(count[15]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U74 (
	.Z(n140),
	.A(n187),
	.B(n186), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U75 (
	.Z(n186),
	.A(N38),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U76 (
	.Z(n187),
	.A(count[14]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U77 (
	.Z(n139),
	.A(n185),
	.B(n184), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U78 (
	.Z(n184),
	.A(N37),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U79 (
	.Z(n185),
	.A(count[13]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U80 (
	.Z(n138),
	.A(n183),
	.B(n182), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U81 (
	.Z(n182),
	.A(N36),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U82 (
	.Z(n183),
	.A(count[12]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U83 (
	.Z(n137),
	.A(n181),
	.B(n180), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U84 (
	.Z(n180),
	.A(N35),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U85 (
	.Z(n181),
	.A(count[11]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U86 (
	.Z(n136),
	.A(n179),
	.B(n178), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U87 (
	.Z(n178),
	.A(N34),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U88 (
	.Z(n179),
	.A(count[10]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U89 (
	.Z(n135),
	.A(n177),
	.B(n176), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U90 (
	.Z(n176),
	.A(N33),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U91 (
	.Z(n177),
	.A(count[9]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U92 (
	.Z(n134),
	.A(n175),
	.B(n174), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U93 (
	.Z(n174),
	.A(N32),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U94 (
	.Z(n175),
	.A(count[8]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U95 (
	.Z(n133),
	.A(n173),
	.B(n172), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U96 (
	.Z(n172),
	.A(N31),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U97 (
	.Z(n173),
	.A(count[7]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U98 (
	.Z(n132),
	.A(n171),
	.B(n170), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U99 (
	.Z(n170),
	.A(N30),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U100 (
	.Z(n171),
	.A(count[6]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U101 (
	.Z(n131),
	.A(n169),
	.B(n168), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U102 (
	.Z(n168),
	.A(N29),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U103 (
	.Z(n169),
	.A(count[5]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U104 (
	.Z(n130),
	.A(n167),
	.B(n166), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U105 (
	.Z(n166),
	.A(N28),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U106 (
	.Z(n167),
	.A(count[4]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U107 (
	.Z(n129),
	.A(n165),
	.B(n164), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U108 (
	.Z(n164),
	.A(N27),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U109 (
	.Z(n165),
	.A(count[3]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U110 (
	.Z(n128),
	.A(n163),
	.B(n162), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U111 (
	.Z(n162),
	.A(N26),
	.B(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U112 (
	.Z(n163),
	.A(count[2]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U113 (
	.Z(n127),
	.A(n161),
	.B(n160), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U114 (
	.Z(n160),
	.A(N25),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U115 (
	.Z(n161),
	.A(count[1]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U116 (
	.Z(n126),
	.A(n159),
	.B(n158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U117 (
	.Z(n158),
	.A(N24),
	.B(n6), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U118 (
	.Z(n206),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U119 (
	.Z(n159),
	.A(count[0]),
	.B(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U122 (
	.Z(g_out),
	.A(n157),
	.B(n156), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U123 (
	.Z(n156),
	.A(g),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 U124 (
	.Z(n157),
	.A(sign),
	.B(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U125 (
	.Z(f_out),
	.A(f),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U126 (
	.Z(e_out),
	.A(e),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U127 (
	.Z(d_out),
	.A(d),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U128 (
	.Z(c_out),
	.A(c),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U129 (
	.Z(b_out),
	.A(b),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U130 (
	.Z(a_out),
	.A(a),
	.B(n124), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 U132 (
	.Z(n232),
	.A(state[0]),
	.B(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   bcd_N8_1 bcd_module (
	.clk(clk_clone2),
	.rst(FE_OFN4_rst_pad),
	.binary(binary),
	.sign(sign),
	.hundreds(hundreds),
	.tens(tens),
	.ones(ones),
	.clk_clone4(CTS_16),
	.clk_clone5(clk_clone6),
	.clk_clone2(CTS_19),
	.clk_clone1(clk_clone3),
	.clk_clone3(clk_clone4), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_1 sev_seg (
	.binary(bcd_to_display),
	.a(a),
	.b(b),
	.c(c),
	.d(d),
	.e(e),
	.f(f),
	.g(g), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_1_DW01_inc_0 add_83 (
	.A(count),
	.SUM({ N43,
		N42,
		N41,
		N40,
		N39,
		N38,
		N37,
		N36,
		N35,
		N34,
		N33,
		N32,
		N31,
		N30,
		N29,
		N28,
		N27,
		N26,
		N25,
		N24 }), 
	.VDD(VDD), 
	.VSS(VSS));
   INVX2 U43 (
	.Z(n124),
	.A(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U46 (
	.Z(n42),
	.A(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U51 (
	.Z(n92),
	.A(state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U120 (
	.Z(n125),
	.A(state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 U121 (
	.Z(n21),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   TIE1 U131 (
	.Z(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 U134 (
	.Z(n6),
	.A(initialized),
	.B(n21), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

module main (
	clk, 
	rst, 
	rx, 
	sda_in, 
	scl_in, 
	sda_out, 
	scl_out, 
	tx, 
	window_open, 
	fan_on, 
	geothermal_on, 
	solarheater_on, 
	move_north, 
	move_east, 
	move_south, 
	move_west, 
	solar_anode0_en, 
	solar_anode1_en, 
	solar_anode2_en, 
	solar_anode3_en, 
	greenhouse_anode0_en, 
	greenhouse_anode1_en, 
	greenhouse_anode2_en, 
	greenhouse_anode3_en, 
	geothermal_anode0_en, 
	geothermal_anode1_en, 
	geothermal_anode2_en, 
	geothermal_anode3_en, 
	solar_a_out, 
	solar_b_out, 
	solar_c_out, 
	solar_d_out, 
	solar_e_out, 
	solar_f_out, 
	solar_g_out, 
	greehouse_a_out, 
	greehouse_b_out, 
	greehouse_c_out, 
	greehouse_d_out, 
	greehouse_e_out, 
	greehouse_f_out, 
	greehouse_g_out, 
	geothermal_a_out, 
	geothermal_b_out, 
	geothermal_c_out, 
	geothermal_d_out, 
	geothermal_e_out, 
	geothermal_f_out, 
	geothermal_g_out, 
	sda_en, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input rx;
   input sda_in;
   input scl_in;
   output sda_out;
   output scl_out;
   output tx;
   output window_open;
   output fan_on;
   output geothermal_on;
   output solarheater_on;
   output move_north;
   output move_east;
   output move_south;
   output move_west;
   output solar_anode0_en;
   output solar_anode1_en;
   output solar_anode2_en;
   output solar_anode3_en;
   output greenhouse_anode0_en;
   output greenhouse_anode1_en;
   output greenhouse_anode2_en;
   output greenhouse_anode3_en;
   output geothermal_anode0_en;
   output geothermal_anode1_en;
   output geothermal_anode2_en;
   output geothermal_anode3_en;
   output solar_a_out;
   output solar_b_out;
   output solar_c_out;
   output solar_d_out;
   output solar_e_out;
   output solar_f_out;
   output solar_g_out;
   output greehouse_a_out;
   output greehouse_b_out;
   output greehouse_c_out;
   output greehouse_d_out;
   output greehouse_e_out;
   output greehouse_f_out;
   output greehouse_g_out;
   output geothermal_a_out;
   output geothermal_b_out;
   output geothermal_c_out;
   output geothermal_d_out;
   output geothermal_e_out;
   output geothermal_f_out;
   output geothermal_g_out;
   input sda_en;
   inout VDD;
   inout VSS;

   // Internal wires
   wire CTS_130;
   wire CTS_129;
   wire CTS_128;
   wire CTS_127;
   wire CTS_126;
   wire CTS_125;
   wire CTS_124;
   wire CTS_123;
   wire CTS_122;
   wire CTS_121;
   wire CTS_120;
   wire CTS_119;
   wire CTS_118;
   wire CTS_117;
   wire CTS_116;
   wire CTS_115;
   wire CTS_114;
   wire CTS_113;
   wire CTS_112;
   wire CTS_111;
   wire CTS_110;
   wire CTS_109;
   wire CTS_108;
   wire CTS_107;
   wire CTS_106;
   wire CTS_105;
   wire CTS_104;
   wire CTS_103;
   wire CTS_102;
   wire CTS_101;
   wire CTS_100;
   wire CTS_99;
   wire CTS_98;
   wire CTS_97;
   wire CTS_96;
   wire CTS_95;
   wire FE_OFN136_FE_OFN55_greenhouse_celcius_0;
   wire FE_OFN54_greenhouse_celcius_1;
   wire FE_OFN53_greenhouse_celcius_2;
   wire FE_OFN52_greenhouse_celcius_3;
   wire FE_OFN51_greenhouse_celcius_4;
   wire FE_OFN50_greenhouse_celcius_5;
   wire FE_OFN49_greenhouse_celcius_6;
   wire FE_OFN48_greenhouse_celcius_7;
   wire FE_OFN47_solar_celcius_0;
   wire FE_OFN46_solar_celcius_1;
   wire FE_OFN45_solar_celcius_2;
   wire FE_OFN44_solar_celcius_5;
   wire FE_OFN43_solar_celcius_6;
   wire FE_OFN42_solar_celcius_7;
   wire FE_OFN9_rst_pad;
   wire FE_OFN8_rst_pad;
   wire FE_OFN7_rst_pad;
   wire FE_OFN6_rst_pad;
   wire FE_OFN4_rst_pad;
   wire FE_OFN3_rst_pad;
   wire FE_OFN2_rst_pad;
   wire FE_OFN1_rst_pad;
   wire FE_OFN0_rst_pad;
   wire i2c_clk;
   wire uart_clk;
   wire ambient_g_greenhouse_temp;
   wire geothermal_g_greenhouse_temp;
   wire solar_g_greenhouse_temp;
   wire [15:0] n_lux;
   wire [15:0] e_lux;
   wire [15:0] s_lux;
   wire [15:0] w_lux;
   wire [7:0] solar_celcius;
   wire [7:0] greenhouse_celcius;
   wire [7:0] ambient_celcius;
   wire [7:0] geothermal_celcius;
   wire [15:0] solar_th;
   wire [7:0] solar_cooldown_th;
   wire [7:0] solar_heatup_th;
   wire [7:0] ambient_cooldown_th;
   wire [7:0] ambient_heatup_th;
   wire [7:0] geothermal_cooldown_th;
   wire [7:0] geothermal_heatup_th;

   assign fan_on = window_open ;

   // Module instantiations
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L5_33 (
	.Z(CTS_130),
	.A(CTS_122), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L6_7 (
	.Z(CTS_129),
	.A(CTS_117), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L6_6 (
	.Z(CTS_128),
	.A(CTS_117), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cpc_drv_BUF_clk_G0_L4_19 (
	.Z(CTS_127),
	.A(CTS_111), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cfo_BUF_clk_G0_L3_14 (
	.Z(CTS_125),
	.A(CTS_126), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_37 (
	.Z(CTS_123),
	.A(CTS_124), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_36 (
	.Z(CTS_122),
	.A(CTS_124), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_34 (
	.Z(CTS_121),
	.A(CTS_124), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_12 (
	.Z(CTS_124),
	.A(CTS_126), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L2_3 (
	.Z(CTS_126),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_27 (
	.Z(CTS_117),
	.A(CTS_118), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_26 (
	.Z(CTS_116),
	.A(CTS_118), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_31 (
	.Z(CTS_118),
	.A(CTS_119), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_10 (
	.Z(CTS_119),
	.A(CTS_120), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_29 (
	.Z(CTS_114),
	.A(CTS_115), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_27 (
	.Z(CTS_113),
	.A(CTS_115), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_26 (
	.Z(CTS_112),
	.A(CTS_115), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_8 (
	.Z(CTS_115),
	.A(CTS_120), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L6_5 (
	.Z(CTS_109),
	.A(CTS_110), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L5_18 (
	.Z(CTS_110),
	.A(CTS_127), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L6_4 (
	.Z(CTS_107),
	.A(CTS_108), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_17 (
	.Z(CTS_108),
	.A(CTS_127), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_14 (
	.Z(CTS_106),
	.A(CTS_127), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_6 (
	.Z(CTS_111),
	.A(CTS_120), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_BUF_clk_G0_L2_2 (
	.Z(CTS_120),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L5_4 (
	.Z(CTS_102),
	.A(CTS_103), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_16 (
	.Z(CTS_103),
	.A(CTS_104), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_cdb_BUF_clk_G0_L3_4 (
	.Z(CTS_104),
	.A(CTS_105), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_15 (
	.Z(CTS_100),
	.A(CTS_101), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_14 (
	.Z(CTS_99),
	.A(CTS_101), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_3 (
	.Z(CTS_101),
	.A(CTS_105), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_7 (
	.Z(CTS_97),
	.A(CTS_98), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_2 (
	.Z(CTS_98),
	.A(CTS_105), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L4_4 (
	.Z(CTS_95),
	.A(CTS_96), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_a_BUF_clk_G0_L3_1 (
	.Z(CTS_96),
	.A(CTS_105), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 CTS_ccl_BUF_clk_G0_L2_1 (
	.Z(CTS_105),
	.A(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC136_FE_OFN55_greenhouse_celcius_0 (
	.Z(FE_OFN136_FE_OFN55_greenhouse_celcius_0),
	.A(greenhouse_celcius[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC54_greenhouse_celcius_1 (
	.Z(FE_OFN54_greenhouse_celcius_1),
	.A(greenhouse_celcius[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC53_greenhouse_celcius_2 (
	.Z(FE_OFN53_greenhouse_celcius_2),
	.A(greenhouse_celcius[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC52_greenhouse_celcius_3 (
	.Z(FE_OFN52_greenhouse_celcius_3),
	.A(greenhouse_celcius[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC51_greenhouse_celcius_4 (
	.Z(FE_OFN51_greenhouse_celcius_4),
	.A(greenhouse_celcius[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC50_greenhouse_celcius_5 (
	.Z(FE_OFN50_greenhouse_celcius_5),
	.A(greenhouse_celcius[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC49_greenhouse_celcius_6 (
	.Z(FE_OFN49_greenhouse_celcius_6),
	.A(greenhouse_celcius[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC48_greenhouse_celcius_7 (
	.Z(FE_OFN48_greenhouse_celcius_7),
	.A(greenhouse_celcius[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC47_solar_celcius_0 (
	.Z(FE_OFN47_solar_celcius_0),
	.A(solar_celcius[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC46_solar_celcius_1 (
	.Z(FE_OFN46_solar_celcius_1),
	.A(solar_celcius[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC45_solar_celcius_2 (
	.Z(FE_OFN45_solar_celcius_2),
	.A(solar_celcius[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC44_solar_celcius_5 (
	.Z(FE_OFN44_solar_celcius_5),
	.A(solar_celcius[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC43_solar_celcius_6 (
	.Z(FE_OFN43_solar_celcius_6),
	.A(solar_celcius[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC42_solar_celcius_7 (
	.Z(FE_OFN42_solar_celcius_7),
	.A(solar_celcius[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC9_rst_pad (
	.Z(FE_OFN9_rst_pad),
	.A(FE_OFN4_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC8_rst_pad (
	.Z(FE_OFN8_rst_pad),
	.A(FE_OFN4_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC7_rst_pad (
	.Z(FE_OFN7_rst_pad),
	.A(FE_OFN4_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   BUFX1 FE_OFC6_rst_pad (
	.Z(FE_OFN6_rst_pad),
	.A(FE_OFN2_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC4_rst_pad (
	.Z(FE_OFN4_rst_pad),
	.A(FE_OFN1_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 FE_OFC3_rst_pad (
	.Z(FE_OFN3_rst_pad),
	.A(FE_OFN0_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 FE_OFC2_rst_pad (
	.Z(FE_OFN2_rst_pad),
	.A(FE_OFN0_rst_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC1_rst_pad (
	.Z(FE_OFN1_rst_pad),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 FE_OFC0_rst_pad (
	.Z(FE_OFN0_rst_pad),
	.A(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   i2c_clock_divider i2c_clock_divider_module (
	.rst(FE_OFN7_rst_pad),
	.clk_out(i2c_clk),
	.clk_in_clone2(CTS_121),
	.clk_in_clone1(CTS_130),
	.clk_in(CTS_122), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_clock_divider uart_clock_divider_module (
	.rst(FE_OFN4_rst_pad),
	.clk_out(uart_clk),
	.FE_OFN12_rst_pad(FE_OFN8_rst_pad),
	.clk_in_clone1(CTS_123),
	.clk_in_clone11(CTS_106),
	.clk_in_clone9(CTS_112),
	.clk_in_clone8(CTS_113),
	.clk_in_clone7(CTS_114),
	.clk_in_clone10(CTS_115),
	.clk_in_clone5(CTS_129),
	.clk_in_clone12(CTS_120),
	.clk_in_clone2(CTS_121),
	.clk_in_clone3(CTS_124),
	.clk_in(CTS_125),
	.clk_in_clone4(CTS_126),
	.clk_in_clone6(CTS_128), 
	.VDD(VDD), 
	.VSS(VSS));
   i2c_control i2c_control_module (
	.clk(i2c_clk),
	.rst(rst),
	.sda_in(sda_in),
	.scl_in(scl_in),
	.sda_out(sda_out),
	.scl_out(scl_out),
	.solar_celcius(solar_celcius),
	.greenhouse_celcius(greenhouse_celcius),
	.ambient_celcius(ambient_celcius),
	.geothermal_celcius(geothermal_celcius),
	.n_lux(n_lux),
	.e_lux(e_lux),
	.s_lux(s_lux),
	.w_lux(w_lux),
	.sda_en(sda_en), 
	.VDD(VDD), 
	.VSS(VSS));
   solar solar_module (
	.th(solar_th),
	.rst(FE_OFN7_rst_pad),
	.lsn(n_lux),
	.lse(e_lux),
	.lss(s_lux),
	.lsw(w_lux),
	.mn(move_north),
	.me(move_east),
	.ms(move_south),
	.mw(move_west),
	.clk(CTS_130), 
	.VDD(VDD), 
	.VSS(VSS));
   uart_controller uart_module (
	.clk(uart_clk),
	.rst(rst),
	.rx(rx),
	.solar_th(solar_th),
	.solar_cooldown_th(solar_cooldown_th),
	.solar_heatup_th(solar_heatup_th),
	.ambient_cooldown_th(ambient_cooldown_th),
	.ambient_heatup_th(ambient_heatup_th),
	.geothermal_cooldown_th(geothermal_cooldown_th),
	.geothermal_heatup_th(geothermal_heatup_th),
	.tx(tx),
	.FE_OFN5_rst_pad(FE_OFN4_rst_pad),
	.FE_OFN0_rst_pad(FE_OFN1_rst_pad), 
	.VDD(VDD), 
	.VSS(VSS));
   hc_0 hc_window (
	.rst(rst),
	.ts1(ambient_celcius),
	.ts2(greenhouse_celcius),
	.out(ambient_g_greenhouse_temp),
	.clk(CTS_100), 
	.VDD(VDD), 
	.VSS(VSS));
   temp_control_0 temp_control_window (
	.cooldown_th(ambient_cooldown_th),
	.heatup_th(ambient_heatup_th),
	.greenhouse_temp({ greenhouse_celcius[7],
		greenhouse_celcius[6],
		greenhouse_celcius[5],
		FE_OFN51_greenhouse_celcius_4,
		FE_OFN52_greenhouse_celcius_3,
		greenhouse_celcius[2],
		greenhouse_celcius[1],
		FE_OFN136_FE_OFN55_greenhouse_celcius_0 }),
	.rst(rst),
	.temp_g_greenhouse_temp(ambient_g_greenhouse_temp),
	.out(window_open),
	.FE_OFN15_greenhouse_celcius_7(FE_OFN48_greenhouse_celcius_7),
	.FE_OFN16_greenhouse_celcius_6(FE_OFN49_greenhouse_celcius_6),
	.FE_OFN17_greenhouse_celcius_5(FE_OFN50_greenhouse_celcius_5),
	.FE_OFN18_greenhouse_celcius_2(FE_OFN53_greenhouse_celcius_2),
	.FE_OFN19_greenhouse_celcius_1(FE_OFN54_greenhouse_celcius_1),
	.clk_clone1(CTS_97),
	.clk(CTS_99), 
	.VDD(VDD), 
	.VSS(VSS));
   hc_2 hc_geothermal (
	.clk(CTS_100),
	.rst(FE_OFN2_rst_pad),
	.ts1(geothermal_celcius),
	.ts2(greenhouse_celcius),
	.out(geothermal_g_greenhouse_temp),
	.FE_OFN3_rst_pad(FE_OFN3_rst_pad),
	.clk_clone1(CTS_99), 
	.VDD(VDD), 
	.VSS(VSS));
   temp_control_2 temp_control_geothermal (
	.cooldown_th(geothermal_cooldown_th),
	.heatup_th(geothermal_heatup_th),
	.greenhouse_temp({ FE_OFN48_greenhouse_celcius_7,
		FE_OFN49_greenhouse_celcius_6,
		FE_OFN50_greenhouse_celcius_5,
		FE_OFN51_greenhouse_celcius_4,
		FE_OFN52_greenhouse_celcius_3,
		FE_OFN53_greenhouse_celcius_2,
		FE_OFN54_greenhouse_celcius_1,
		FE_OFN136_FE_OFN55_greenhouse_celcius_0 }),
	.rst(FE_OFN2_rst_pad),
	.temp_g_greenhouse_temp(geothermal_g_greenhouse_temp),
	.out(geothermal_on),
	.clk(CTS_97), 
	.VDD(VDD), 
	.VSS(VSS));
   hc_1 hc_solarheater (
	.rst(FE_OFN6_rst_pad),
	.ts1({ FE_OFN42_solar_celcius_7,
		FE_OFN43_solar_celcius_6,
		FE_OFN44_solar_celcius_5,
		solar_celcius[4],
		solar_celcius[3],
		FE_OFN45_solar_celcius_2,
		FE_OFN46_solar_celcius_1,
		FE_OFN47_solar_celcius_0 }),
	.ts2({ FE_OFN48_greenhouse_celcius_7,
		FE_OFN49_greenhouse_celcius_6,
		FE_OFN50_greenhouse_celcius_5,
		FE_OFN51_greenhouse_celcius_4,
		FE_OFN52_greenhouse_celcius_3,
		FE_OFN53_greenhouse_celcius_2,
		FE_OFN54_greenhouse_celcius_1,
		FE_OFN136_FE_OFN55_greenhouse_celcius_0 }),
	.out(solar_g_greenhouse_temp),
	.clk(CTS_102), 
	.VDD(VDD), 
	.VSS(VSS));
   temp_control_1 temp_control_solarheater (
	.cooldown_th(solar_cooldown_th),
	.heatup_th(solar_heatup_th),
	.greenhouse_temp({ FE_OFN42_solar_celcius_7,
		FE_OFN43_solar_celcius_6,
		FE_OFN44_solar_celcius_5,
		solar_celcius[4],
		solar_celcius[3],
		FE_OFN45_solar_celcius_2,
		FE_OFN46_solar_celcius_1,
		FE_OFN47_solar_celcius_0 }),
	.rst(FE_OFN6_rst_pad),
	.temp_g_greenhouse_temp(solar_g_greenhouse_temp),
	.out(solarheater_on),
	.clk_clone1(CTS_102),
	.clk(CTS_109), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_0 solar_sev_seg (
	.rst(FE_OFN4_rst_pad),
	.binary({ FE_OFN42_solar_celcius_7,
		FE_OFN43_solar_celcius_6,
		FE_OFN44_solar_celcius_5,
		solar_celcius[4],
		solar_celcius[3],
		FE_OFN45_solar_celcius_2,
		FE_OFN46_solar_celcius_1,
		FE_OFN47_solar_celcius_0 }),
	.anode0_en(solar_anode0_en),
	.anode1_en(solar_anode1_en),
	.anode2_en(solar_anode2_en),
	.anode3_en(solar_anode3_en),
	.a_out(solar_a_out),
	.b_out(solar_b_out),
	.c_out(solar_c_out),
	.d_out(solar_d_out),
	.e_out(solar_e_out),
	.f_out(solar_f_out),
	.g_out(solar_g_out),
	.FE_OFN13_rst_pad(FE_OFN9_rst_pad),
	.FE_OFN11_rst_pad(FE_OFN8_rst_pad),
	.clk_clone11(CTS_102),
	.clk_clone10(CTS_106),
	.clk_clone8(CTS_107),
	.clk_clone7(CTS_109),
	.clk_clone6(CTS_112),
	.clk_clone5(CTS_113),
	.clk_clone4(CTS_114),
	.clk_clone3(CTS_116),
	.clk(CTS_118),
	.clk_clone9(CTS_127),
	.clk_clone2(CTS_128),
	.clk_clone1(CTS_129), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_2 greenhouse_sev_seg (
	.clk(CTS_107),
	.rst(FE_OFN2_rst_pad),
	.binary({ FE_OFN48_greenhouse_celcius_7,
		FE_OFN49_greenhouse_celcius_6,
		FE_OFN50_greenhouse_celcius_5,
		FE_OFN51_greenhouse_celcius_4,
		FE_OFN52_greenhouse_celcius_3,
		FE_OFN53_greenhouse_celcius_2,
		FE_OFN54_greenhouse_celcius_1,
		FE_OFN136_FE_OFN55_greenhouse_celcius_0 }),
	.anode0_en(greenhouse_anode0_en),
	.anode1_en(greenhouse_anode1_en),
	.anode2_en(greenhouse_anode2_en),
	.anode3_en(greenhouse_anode3_en),
	.a_out(greehouse_a_out),
	.b_out(greehouse_b_out),
	.c_out(greehouse_c_out),
	.d_out(greehouse_d_out),
	.e_out(greehouse_e_out),
	.f_out(greehouse_f_out),
	.g_out(greehouse_g_out),
	.FE_OFN9_rst_pad(FE_OFN7_rst_pad),
	.FE_OFN8_rst_pad(FE_OFN6_rst_pad),
	.FE_OFN7_rst_pad(FE_OFN4_rst_pad),
	.clk_clone3(CTS_95),
	.clk_clone4(CTS_96),
	.clk_clone2(CTS_103),
	.clk_clone1(CTS_123), 
	.VDD(VDD), 
	.VSS(VSS));
   seven_segment_controller_1 geothermal_sev_seg (
	.rst(FE_OFN2_rst_pad),
	.binary(geothermal_celcius),
	.anode0_en(geothermal_anode0_en),
	.anode1_en(geothermal_anode1_en),
	.anode2_en(geothermal_anode2_en),
	.anode3_en(geothermal_anode3_en),
	.a_out(geothermal_a_out),
	.b_out(geothermal_b_out),
	.c_out(geothermal_c_out),
	.d_out(geothermal_d_out),
	.e_out(geothermal_e_out),
	.f_out(geothermal_f_out),
	.g_out(geothermal_g_out),
	.FE_OFN14_rst_pad(FE_OFN9_rst_pad),
	.FE_OFN10_rst_pad(FE_OFN7_rst_pad),
	.FE_OFN4_rst_pad(FE_OFN3_rst_pad),
	.clk_clone2(CTS_100),
	.clk_clone7(CTS_95),
	.clk_clone5(CTS_97),
	.clk_clone6(CTS_98),
	.clk_clone3(CTS_99),
	.clk_clone4(CTS_101),
	.clk_clone1(CTS_116),
	.clk(CTS_123), 
	.VDD(VDD), 
	.VSS(VSS));
endmodule

module main_mapped_pads (
	clk, 
	rst, 
	rx, 
	scl, 
	sda, 
	tx, 
	window_open, 
	fan_on, 
	geothermal_on, 
	solarheater_on, 
	move_north, 
	move_east, 
	move_south, 
	move_west, 
	solar_anode0_en, 
	solar_anode1_en, 
	solar_anode2_en, 
	solar_anode3_en, 
	greenhouse_anode0_en, 
	greenhouse_anode1_en, 
	greenhouse_anode2_en, 
	greenhouse_anode3_en, 
	geothermal_anode0_en, 
	geothermal_anode1_en, 
	geothermal_anode2_en, 
	geothermal_anode3_en, 
	solar_a_out, 
	solar_b_out, 
	solar_c_out, 
	solar_d_out, 
	solar_e_out, 
	solar_f_out, 
	solar_g_out, 
	greehouse_a_out, 
	greehouse_b_out, 
	greehouse_c_out, 
	greehouse_d_out, 
	greehouse_e_out, 
	greehouse_f_out, 
	greehouse_g_out, 
	geothermal_a_out, 
	geothermal_b_out, 
	geothermal_c_out, 
	geothermal_d_out, 
	geothermal_e_out, 
	geothermal_f_out, 
	geothermal_g_out, 
	VDD, 
	VSS);
   input clk;
   input rst;
   input rx;
   inout scl;
   inout sda;
   output tx;
   output window_open;
   output fan_on;
   output geothermal_on;
   output solarheater_on;
   output move_north;
   output move_east;
   output move_south;
   output move_west;
   output solar_anode0_en;
   output solar_anode1_en;
   output solar_anode2_en;
   output solar_anode3_en;
   output greenhouse_anode0_en;
   output greenhouse_anode1_en;
   output greenhouse_anode2_en;
   output greenhouse_anode3_en;
   output geothermal_anode0_en;
   output geothermal_anode1_en;
   output geothermal_anode2_en;
   output geothermal_anode3_en;
   output solar_a_out;
   output solar_b_out;
   output solar_c_out;
   output solar_d_out;
   output solar_e_out;
   output solar_f_out;
   output solar_g_out;
   output greehouse_a_out;
   output greehouse_b_out;
   output greehouse_c_out;
   output greehouse_d_out;
   output greehouse_e_out;
   output greehouse_f_out;
   output greehouse_g_out;
   output geothermal_a_out;
   output geothermal_b_out;
   output geothermal_c_out;
   output geothermal_d_out;
   output geothermal_e_out;
   output geothermal_f_out;
   output geothermal_g_out;
   inout VDD;
   inout VSS;

   // Internal wires
   wire clk_pad;
   wire rst_pad;
   wire rx_pad;
   wire sda_in_pad;
   wire scl_in_pad;
   wire sda_out_pad;
   wire scl_out_pad;
   wire tx_pad;
   wire window_open_pad;
   wire fan_on_pad;
   wire geothermal_on_pad;
   wire solarheater_on_pad;
   wire move_north_pad;
   wire move_east_pad;
   wire move_south_pad;
   wire move_west_pad;
   wire solar_anode0_en_pad;
   wire solar_anode1_en_pad;
   wire solar_anode2_en_pad;
   wire solar_anode3_en_pad;
   wire greenhouse_anode0_en_pad;
   wire greenhouse_anode1_en_pad;
   wire greenhouse_anode2_en_pad;
   wire greenhouse_anode3_en_pad;
   wire geothermal_anode0_en_pad;
   wire geothermal_anode1_en_pad;
   wire geothermal_anode2_en_pad;
   wire geothermal_anode3_en_pad;
   wire solar_a_out_pad;
   wire solar_b_out_pad;
   wire solar_c_out_pad;
   wire solar_d_out_pad;
   wire solar_e_out_pad;
   wire solar_f_out_pad;
   wire solar_g_out_pad;
   wire greehouse_a_out_pad;
   wire greehouse_b_out_pad;
   wire greehouse_c_out_pad;
   wire greehouse_d_out_pad;
   wire greehouse_e_out_pad;
   wire greehouse_f_out_pad;
   wire greehouse_g_out_pad;
   wire geothermal_a_out_pad;
   wire geothermal_b_out_pad;
   wire geothermal_c_out_pad;
   wire geothermal_d_out_pad;
   wire geothermal_e_out_pad;
   wire geothermal_f_out_pad;
   wire geothermal_g_out_pad;
   wire sda_en;

   // Module instantiations
   INVX8 invsda (
	.Z(sda_en),
	.A(sda_out_pad), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_vdd pad_vdd0 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_gnd pad_gnd0 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_vdd pad_vdd_i2c_pullup (
	.VSS(VSS), 
	.VDD(VDD));
   pad_in pad_in0 (
	.DataIn(clk_pad),
	.pad(clk), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in pad_in1 (
	.DataIn(rst_pad),
	.pad(rst), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in pad_in2 (
	.DataIn(rx_pad),
	.pad(rx), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_bidirhe_buffered pad_inout0 (
	.out(sda_out_pad),
	.pad(sda),
	.en(sda_en),
	.in(sda_in_pad), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_bidirhe_buffered_SPC_1 pad_inout1 (
	.out(scl_out_pad),
	.pad(scl),
	.en(sda_en),
	.in(scl_in_pad), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered pad_out0 (
	.out(tx_pad),
	.pad(tx), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_1 pad_out1 (
	.out(window_open_pad),
	.pad(window_open), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_2 pad_out2 (
	.out(fan_on_pad),
	.pad(fan_on), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_3 pad_out3 (
	.out(geothermal_on_pad),
	.pad(geothermal_on), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_4 pad_out4 (
	.out(solarheater_on_pad),
	.pad(solarheater_on), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_5 pad_out5 (
	.out(move_north_pad),
	.pad(move_north), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_6 pad_out6 (
	.out(move_east_pad),
	.pad(move_east), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_7 pad_out7 (
	.out(move_south_pad),
	.pad(move_south), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_8 pad_out8 (
	.out(move_west_pad),
	.pad(move_west), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_9 pad_out9 (
	.out(solar_anode0_en_pad),
	.pad(solar_anode0_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_10 pad_out10 (
	.out(solar_anode1_en_pad),
	.pad(solar_anode1_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_11 pad_out11 (
	.out(solar_anode2_en_pad),
	.pad(solar_anode2_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_12 pad_out12 (
	.out(solar_anode3_en_pad),
	.pad(solar_anode3_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_13 pad_out13 (
	.out(greenhouse_anode0_en_pad),
	.pad(greenhouse_anode0_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_14 pad_out14 (
	.out(greenhouse_anode1_en_pad),
	.pad(greenhouse_anode1_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_15 pad_out15 (
	.out(greenhouse_anode2_en_pad),
	.pad(greenhouse_anode2_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_16 pad_out16 (
	.out(greenhouse_anode3_en_pad),
	.pad(greenhouse_anode3_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_17 pad_out21 (
	.out(geothermal_anode0_en_pad),
	.pad(geothermal_anode0_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_18 pad_out22 (
	.out(geothermal_anode1_en_pad),
	.pad(geothermal_anode1_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_19 pad_out23 (
	.out(geothermal_anode2_en_pad),
	.pad(geothermal_anode2_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_20 pad_out24 (
	.out(geothermal_anode3_en_pad),
	.pad(geothermal_anode3_en), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_21 pad_out25 (
	.out(solar_a_out_pad),
	.pad(solar_a_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_22 pad_out26 (
	.out(solar_b_out_pad),
	.pad(solar_b_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_23 pad_out27 (
	.out(solar_c_out_pad),
	.pad(solar_c_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_24 pad_out28 (
	.out(solar_d_out_pad),
	.pad(solar_d_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_25 pad_out29 (
	.out(solar_e_out_pad),
	.pad(solar_e_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_26 pad_out30 (
	.out(solar_f_out_pad),
	.pad(solar_f_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_27 pad_out31 (
	.out(solar_g_out_pad),
	.pad(solar_g_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_28 pad_out32 (
	.out(greehouse_a_out_pad),
	.pad(greehouse_a_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_29 pad_out33 (
	.out(greehouse_b_out_pad),
	.pad(greehouse_b_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_30 pad_out34 (
	.out(greehouse_c_out_pad),
	.pad(greehouse_c_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_31 pad_out35 (
	.out(greehouse_d_out_pad),
	.pad(greehouse_d_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_32 pad_out36 (
	.out(greehouse_e_out_pad),
	.pad(greehouse_e_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_33 pad_out37 (
	.out(greehouse_f_out_pad),
	.pad(greehouse_f_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_34 pad_out38 (
	.out(greehouse_g_out_pad),
	.pad(greehouse_g_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_35 pad_out46 (
	.out(geothermal_a_out_pad),
	.pad(geothermal_a_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_36 pad_out47 (
	.out(geothermal_b_out_pad),
	.pad(geothermal_b_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_37 pad_out48 (
	.out(geothermal_c_out_pad),
	.pad(geothermal_c_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_38 pad_out49 (
	.out(geothermal_d_out_pad),
	.pad(geothermal_d_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_39 pad_out50 (
	.out(geothermal_e_out_pad),
	.pad(geothermal_e_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_40 pad_out51 (
	.out(geothermal_f_out_pad),
	.pad(geothermal_f_out), 
	.VDD(VDD), 
	.VSS(VSS));
   pad_out_buffered_SPC_41 pad_out52 (
	.out(geothermal_g_out_pad),
	.pad(geothermal_g_out), 
	.VDD(VDD), 
	.VSS(VSS));

   main main_dut (
	.clk(clk_pad),
	.rst(rst_pad),
	.rx(rx_pad),
	.sda_in(sda_in_pad),
	.scl_in(scl_in_pad),
	.sda_out(sda_out_pad),
	.scl_out(scl_out_pad),
	.tx(tx_pad),
	.window_open(window_open_pad),
	.fan_on(fan_on_pad),
	.geothermal_on(geothermal_on_pad),
	.solarheater_on(solarheater_on_pad),
	.move_north(move_north_pad),
	.move_east(move_east_pad),
	.move_south(move_south_pad),
	.move_west(move_west_pad),
	.solar_anode0_en(solar_anode0_en_pad),
	.solar_anode1_en(solar_anode1_en_pad),
	.solar_anode2_en(solar_anode2_en_pad),
	.solar_anode3_en(solar_anode3_en_pad),
	.greenhouse_anode0_en(greenhouse_anode0_en_pad),
	.greenhouse_anode1_en(greenhouse_anode1_en_pad),
	.greenhouse_anode2_en(greenhouse_anode2_en_pad),
	.greenhouse_anode3_en(greenhouse_anode3_en_pad),
	.geothermal_anode0_en(geothermal_anode0_en_pad),
	.geothermal_anode1_en(geothermal_anode1_en_pad),
	.geothermal_anode2_en(geothermal_anode2_en_pad),
	.geothermal_anode3_en(geothermal_anode3_en_pad),
	.solar_a_out(solar_a_out_pad),
	.solar_b_out(solar_b_out_pad),
	.solar_c_out(solar_c_out_pad),
	.solar_d_out(solar_d_out_pad),
	.solar_e_out(solar_e_out_pad),
	.solar_f_out(solar_f_out_pad),
	.solar_g_out(solar_g_out_pad),
	.greehouse_a_out(greehouse_a_out_pad),
	.greehouse_b_out(greehouse_b_out_pad),
	.greehouse_c_out(greehouse_c_out_pad),
	.greehouse_d_out(greehouse_d_out_pad),
	.greehouse_e_out(greehouse_e_out_pad),
	.greehouse_f_out(greehouse_f_out_pad),
	.greehouse_g_out(greehouse_g_out_pad),
	.geothermal_a_out(geothermal_a_out_pad),
	.geothermal_b_out(geothermal_b_out_pad),
	.geothermal_c_out(geothermal_c_out_pad),
	.geothermal_d_out(geothermal_d_out_pad),
	.geothermal_e_out(geothermal_e_out_pad),
	.geothermal_f_out(geothermal_f_out_pad),
	.geothermal_g_out(geothermal_g_out_pad),
	.sda_en(sda_en), 
	.VDD(VDD), 
	.VSS(VSS));
endmodule

