<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:10.3610</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0033202</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인-메모리 컴퓨팅을 위한 범용 메모리</inventionTitle><inventionTitleEng>UNIVERSAL MEMORIES FOR IN-MEMORY COMPUTING</inventionTitleEng><openDate>2025.03.19</openDate><openNumber>10-2025-0038131</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/404</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/4096</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 범용 메모리 장치는 범용 메모리 셀 어레이를 포함한다. 각 범용 메모리 셀은 쓰기 트랜지스터와 읽기 트랜지스터를 포함한다. 쓰기 트랜지스터는 쓰기 트랜지스터를 턴 온하거나 턴 오프 하기 위해 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 및 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 갖는다. 읽기 트랜지스터는 읽기 트랜지스터의 게이트 단자에 전하 트랩 레이어를 포함한다. 전하 트랩 레이어는, 제1 쓰기 전압이 쓰기 트랜지스터의 제1 단자에 인가될 때는 변경 불가능하고, 제2 쓰기 전압이 쓰기 트랜지스터의 제1 단자에 인가될 때는 변경 가능하여 읽기 트랜지스터의 문턱 전압을 변경하도록 구성된다. 제2 쓰기 전압은 제1 쓰기 전압보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 트랜지스터; 및제2 트랜지스터를 구비하고,상기 제1 트랜지스터는 상기 제1 트랜지스터를 턴 온하거나 턴 오프하기 위한 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 그리고 상기 제2 트랜지스터의 게이트 단자에 결합된 제2 단자를 가지며,상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 구비하고,  상기 전하 트랩 레이어는,  제1 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가될 때에는 변경이 불가능하고, 상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 때에는 변경이 가능하여 상기 제2 트랜지스터의 문턱 전압을 변경하도록 구성되는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 반도체 회로는 제1 모드 및 제2 모드로 동작하도록 구성되며, 상기 제1 모드에서는, 상기 제1 트랜지스터의 상기 제2 단자와 상기 제2 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위가, 상기 제1 트랜지스터가 턴 온 되어 있는 동안, 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제1 쓰기 전압에 기초하여 결정되고, 상기 제2 트랜지스터의 문턱 전압은 변경되지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경가능하며, 그리고상기 제2 모드에서는, 상기 제1 트랜지스터가 켜져 있는 동안, 상기 제2 트랜지스터는 프로그래밍되거나 지워져서 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상기 제2 쓰기전압에 기초하여 조정 가능한(tunable) 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 제1 모드는 인공지능(AI) 모델의 훈련 모드 또는 동적 랜덤 액세스 메모리(DRAM)-유사 모드를 포함하고, 상기 제2 모드는 상기 인공지능(AI) 모델의 추론 모드 또는 비휘발성 메모리(NVM)-유사 모드를 포함하는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서, 상기 저장 노드의 상기 저장 전위는 상기 제 1 모드에서 조정 가능한 가중치에 대응하고, 상기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 고정된 가중치에 대응하는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>5. 제 2 항에 있어서, 상기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 이진 가중치 &quot;1&quot; 또는 &quot;0&quot;에 대응하는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>6. 제 2 항에 있어서, 상기 제2 트랜지스터의 상기 특정 문턱 전압은 상기 제2 모드에서 아날로그 가중치에 대응하고, 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능한 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서, 상기 제2 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기 저장 노드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 크고, 그리고상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 제1 단자에서 이진 입력 신호를 수신하도록 구성되며, 상기 이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압 간의 차이보다 큰 전압을 갖는 경우 상기 이진 입력 신호는 &quot;1&quot;을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 &quot;0&quot;을 나타내는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서, 상기 제2 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기 저장 노드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 작고, 그리고상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 제1 단자에서 아날로그 입력 신호를 수신하도록 구성되고, 상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 상기 최대 문턱 전압 간의 전압 차와 0V 사이의 범위의 전압을 갖는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서, 상기 제2 트랜지스터는 실리콘-산화물-질화물-산화물-실리콘(silicon-oxide-nitride-oxide-silicon: SONOS) 트랜지스터를 포함하고, 상기 제1 트랜지스터는 금속-산화물-반도체(metal-oxide-semiconductor: MOS) 트랜지스터 또는 SONOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 회로.</claim></claimInfo><claimInfo><claim>10. 메모리 셀들의 어레이;하나 이상의 쓰기 워드 라인(WWLs);하나 이상의 쓰기 비트 라인(WBLs);하나 이상의 읽기 워드 라인(RWLs); 그리고하나 이상의 읽기 비트 라인(RBLs)을 구비하고,여기서 상기 메모리 셀들의 어레이의 각 메모리 셀은: 쓰기 트랜지스터; 그리고 읽기 트랜지스터를 구비하며, 상기 쓰기 트랜지스터는 대응하는 쓰기 워드 라인에 결합된 게이트 단자, 대응하는 쓰기 비트 라인에 결합된 제1 단자, 그리고 상기 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 구비하고, 상기 읽기 트랜지스터는 대응하는 읽기 비트 라인에 결합된 제1 단자, 그리고 대응하는 읽기 워드 라인에 결합된 제2 단자를 구비하며, 그리고 상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 구비하며, 상기 전하 트랩 레이어는:  제1 쓰기 전압이 상기 대응하는 쓰기 비트 라인을 통해 상기 쓰기 트랜지스터의 상기 제1 단자에 인가될 때는 변경할 수 없고(unalterable),  상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 대응하는 쓰기 비트 라인을 통해 상기 쓰기 트랜지스터의 상기 제1 단자에 인가되는 때는 변경할 수 있어(alterable) 상기 읽기 트랜지스터의 문턱 전압을 변경하도록 구성되는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 메모리 셀들의 어레이는 제1 방향 및 상기 제1 방향에 수직인 제2 방향에 의해 정의된 영역에 배열되고, 상기 하나 이상의 쓰기 워드 라인 각각은 상기 제1 방향을 따라 제1 메모리 셀들의 쓰기 트랜지스터들의 게이트 단자들에 결합되고, 상기 하나 이상의 쓰기 비트 라인 각각은 상기 제2 방향을 따라 제2 메모리 셀들의 쓰기 트랜지스터들의 제1 단자들에 결합되고, 상기 하나 이상의 읽기 비트 라인 각각은 상기 제 1 방향을 따라 제 3 메모리 셀들의 읽기 트랜지스터들의 제 1 단자들에 결합되고, 그리고 상기 하나 이상의 읽기 워드 라인 각각은 상기 제2 방향을 따라 제4 메모리 셀들의 읽기 트랜지스터들의 제2 단자들에 결합되는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서, 상기 메모리 셀은 제1 모드와 제2 모드로 동작하도록 구성되고, 상기 제1 모드에서는, 상기 쓰기 트랜지스터의 상기 제 2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터가 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는 게이트 전압에 의해 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제 1 단자에 인가되는 상기 제 1 쓰기 전압에 기초하여 결정되고, 상기 읽기 트랜지스터의 상기 문턱 전압은 변경되지 않은 상태로 유지되며, 그리고 상기 저장 노드의 상기 저장 전위는 상기 제 1 쓰기 전압에 기초하여 반복적으로 변경 가능하고; 그리고 상기 제2 모드에서는, 상기 쓰기 트랜지스터가 켜져 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나 지워져서 상기 쓰기 트랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능한 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 제1 모드는 인공지능(AI) 모델의 훈련 모드 또는 동적 랜덤 액세스 메모리(DRAM)-유사 모드를 포함하고, 상기 제2 모드는 상기 인공 지능(AI) 모델의 추론 모드 또는 비휘발성 메모리(NVM)-유사 모드를 포함하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서, 상기 저장 노드의 상기 저장 전위는 상기 훈련 모드에서 조정 가능한 가중치에 대응하고, 그리고 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 고정 가중치에 대응하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 이진 가중치 &quot;1&quot; 또는 &quot;0&quot;에 대응하는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 아날로그 가중치에 대응하고, 그리고 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능한 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 읽기 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 추론 모드에서의 상기 저장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 크고, 그리고상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 이진 입력 신호를 수신하도록 구성되며, 상기 이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압 간의 차이보다 더 큰 전압을 갖는 경우 상기 이진 입력 신호는 &quot;1&quot;을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 상기 이진 입력 신호는 &quot;0&quot;을 나타내는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 16 항에 있어서, 상기 읽기 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 추론 모드에서 상기 저장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 작고, 그리고상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 아날로그 입력 신호를 수신하도록 구성되며, 상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 최대 문턱 전압 간의 전압 차와 0V 사이의 범위의 전압을 갖는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제 12 항에 있어서, 상기 반도체 장치는 상기 메모리 셀들의 어레이를 사용하여 곱셈-누산(MAC) 동작을 수행하도록 구성되고, 상기 반도체 장치는 대응하는 메모리 셀들의 읽기 트랜지스터들의 제2 단자들에 결합되는 대응하는 읽기 워드 라인에 결합된 감지 증폭기를 더 포함하고, 상기 감지 증폭기는 상기 대응하는 읽기 워드 라인으로부터 합 전류 I를 수신하도록 구성되고,상기 합 전류 I는 다음과 같고여기서, xi 는 상기 대응 메모리 셀들의 메모리 셀 i 에서 수신된 입력 신호를 나타내고, wi 는 상기 메모리 셀 i 의 가중치를 나타내고, Gi 는 상기 메모리 셀 i 의 상기 읽기 트랜지스터의 컨덕턴스를 나타내고, Vi 는 상기 메모리 셀 i 의 상기 읽기 트랜지스터의 상기 제1 단자에서 대응 읽기 비트 라인을 통한 입력 전압을 나타내는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 인-메모리 컴퓨팅(In-Memory Computing: IMC)을 위한 범용 메모리의 동작 방법(operation method)으로서,상기 범용 메모리에서 인공지능(AI) 모델의 훈련 모드를 수행하는 단계,  여기서 상기 범용 메모리는 쓰기 트랜지스터와 읽기 트랜지스터를 갖는 적어도 하나의 메모리 셀을 구비하고,  상기 쓰기 트랜지스터는 상기 쓰기 트랜지스터를 턴 온 하거나 턴 오프 하기 위한 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 및 상기 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 가지며, 그리고 상기 훈련 모드 동안, 상기 쓰기 트랜지스터의 상기 제2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는 게이트 전압에 의해 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제1 단자에 인가되는 제1 쓰기 전압에 기초하여 결정되고, 상기 읽기 트랜지스터의 문턱 전압은 변하지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경 가능함; 그리고상기 범용 메모리에서 상기 AI 모델의 추론 모드를 수행하는 단계를 구비하며, 상기 추론 모드에서, 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나 지워져서 상기 쓰기 트랜지스터의 제1 단자에 인가되는 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능한 것을 특징으로 하는 인-메모리 컴퓨팅(IMC)을 위한 범용 메모리의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>대만,신츄,사이언스 베이스 인더스티리얼 파크, 리신 로드 **호</address><code>519990485791</code><country>대만</country><engName>MACRONIX INTERNATIONAL CO.,LTD.</engName><name>매크로닉스 인터내셔널 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대만 신츄 사이언스 베이스...</address><code> </code><country> </country><engName>LEE, Feng-Min</engName><name>리, 펭-민</name></inventorInfo><inventorInfo><address>대만 신츄 사이언스 베이스...</address><code> </code><country> </country><engName>TSENG, Po-Hao</engName><name>쳉, 포-하오</name></inventorInfo><inventorInfo><address>대만 신츄 사이언스 베이스...</address><code> </code><country> </country><engName>LIN, Yu-Yu</engName><name>린, 유-유</name></inventorInfo><inventorInfo><address>대만 신츄 사이언스 베이스...</address><code> </code><country> </country><engName>LEE, Ming-Hsiu</engName><name>리, 밍-시우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.09.11</priorityApplicationDate><priorityApplicationNumber>18/464,718</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.08</receiptDate><receiptNumber>1-1-2024-0265082-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.03.12</receiptDate><receiptNumber>9-1-2024-9002788-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>9-5-2025-0452162-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.01</receiptDate><receiptNumber>1-1-2025-0739610-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.01</receiptDate><receiptNumber>1-1-2025-0739617-48</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240033202.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93bbff5c51e85ff65af1342bea3661bf148a1478ff207434142f7f9481a9b3af9aa77f3cba69ba33b4274d6fd6af6e488d18080d4d9b263eb0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5142e2078a0170c65ebb7623e4da7f953bafe944827f50df113b799faa9d0601e3257e534fb8a54ad72c67ad1ec672d4d98cae4928a5765c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>