Se necesita dise√±ar un circuito **restador parcial de un bit** . Para esto se debe tener en cuenta la siguiente caja negra: 

![Restador](https://github.com/Orga-UNQ/mumuki-guia-bajo-nivel-logica-digital/blob/master/assets/restador.png?raw=true "caja negra del restador de un bit")

Y como este circuito es primo hermano del [*half adder*](http://orga-unq.mumuki.io/exercises/2178-bajo-nivel-logica-digital-circuitos-aritmeticos-half-adder), deberas considerar el analisis por caso que hicimos entonces para completar una tabla como la que sigue:

|a| b | s | c |
|:---:|:---:|:---:|:---:|
|0 | 0 | ? | ? |
|0 | 1 | ? | ? |
|0 | 1 | ? | ? |
|1 | 1 | ? | ? |

Luego, escribi la formula de verdad (mediante SOP) **de la salida s**
