> Before you implement the IDT, make sure you have a working GDT.

开启中断(设置 if 位): sti 指令



**The IRET instruction is similar to the RET instruction except that it restores the saved flags into the EFLAGS register.**



中断与异常:

中断来源:

- 中断请求(IRQ)或硬件中断: 外部芯片产生
- 软中断 int 指令触发,中断向量号范围为 0-255



异常(CPU 内部产生)

异常来源:

- Software-Generated Exceptions
- Program-Error Exceptions
- Machine-Check Exceptions



Interrupts generated in software with the INT n instruction cannot be masked by the IF flag in the EFLAGS register.

中断与异常的分类并没有明确的界限...

比如:

The INTO, INT 3, and BOUND instructions permit exceptions to be generated in software.





使用 NMI 与 INTR , APIC 接收外部中断信号

NMI: 不可屏蔽

INTR , APIC: 可屏蔽



NMI 固定中断号 2,为 不可屏蔽外部中断,

注意,异常都是不可屏蔽的,因此,讨论可屏蔽与不可屏蔽都是指外部中断

Any external interrupt that is delivered to the processor by means of the INTR pin or through the local APIC is called a maskable hardware interrupt



The IF flag in the EFLAGS register permits all maskable hardware interrupts to be masked as a grou . Note that when interrupts 0 through 15 are delivered through the local APIC, the APIC indicates the receipt of an illegal vector.



不要弄混了,这里的 Trap 与后面的 Trap Gate 无关.



![2021-01-24 11-01-28 的屏幕截图](image/2021-01-24%2011-01-28%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



![2021-01-24 11-01-53 的屏幕截图](image/2021-01-24%2011-01-53%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



有 error code 的都是异常, 异常需要在 ISR 返回前弹出错误码(32)位

错误码结构:

![2021-01-24 22-07-40 的屏幕截图](image/2021-01-24%2022-07-40%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



EXT :External event (bit 0) — When set, indicates that the exception occurred during delivery of an event external to the program, such as an interrupt or an earlier exception.



 IDT: Descriptor location (bit 1) — When set, indicates that the index portion of the error code refers to a gate descriptor in the IDT; when clear, indicates that the index refers to a descriptor in the GDT or the current LDT.

TI GDT/LDT (bit 2) — Only used when the IDT flag is clear. When set, the TI flag indicates that the index portion of the error code refers to a segment or gate descriptor in the LDT; when clear, it indicates that the index refers to a descriptor in the current GDT.





The processor generates one or more exceptions when it detects program errors during the execution in an application program or the operating system or executive. Intel 64 and IA-32 architectures define a vector number for each processor-detectable exception. Exceptions are classified as **faults, traps, and aborts **



异常分类:

- Faults — A fault is an exception that can generally be corrected and that, once corrected, allows the program to be restarted with no loss of continuity.  **When a fault is reported, the processor restores the machine state to the state prior to the beginning of execution of the faulting instruction. **  The return address (saved contents of the CS and EIP registers) for the fault handler points to the faulting instruction, rather than to the instruction following the faulting instruction.

  即 **从异常返回后,重新执行出现 faults 的指令**

- Traps — A trap is an exception that is reported immediately following the execution of the trapping instruction.Traps allow execution of a program or task to be continued without loss of program continuity. **The return address for the trap handler points to the instruction to be executed after the trapping instruction.**, 

  即 **从异常返回后,执行除法 Traps 的下一条指令**

- Aborts — An abort is an exception that does not always report the precise location of the instruction causing the exception and does not allow a restart of the program or task that caused the exception. Aborts are used to report severe errors, such as hardware errors and inconsistent or illegal values in system tables.



// 32 位模式中断

IVT 中断向量表: x86 实模式使用

IDT (The **Interrupt Descriptor Table**) 中断描述符表 x86 保护模式使用

The IDT entries are called gates. It can contain Interrupt Gates, Task Gates and Trap Gates.





IDT 的首地址存储在 IDTR 中

IDTR:

| bits  | label | description             |
| ----- | ----- | ----------------------- |
| 0-15  | limit | (size of IDT) - 1       |
| 16-47 | base  | starting address of IDT |

The base addresses of the IDT should be aligned on an 8-byte boundary to maximize performance of cache line fills

Stores the segment selector of the [IDT](https://wiki.osdev.org/IDT).

base 为 idt 开始的地址

IDT 第一个条目是被使用的(与 GDT 不同),

一共有 256 个中断,所以 GDT 应当有 256个条目

当除法异常但响应的 IDT 条目不存在是,除法 GPF 异常

eflag 9 比特设置中断开启, 19 设置 virtual interrupt flag



注意 IDT 内的叫 gate descriptors,而不是 gate(中断处理程序入口地址)

The IDT may contain any of three kinds of gate descriptors:

- Task-gate descriptor

- Interrupt-gate descriptor
- Trap-gate descriptor



手册 P197



![2021-01-23 21-34-38 的屏幕截图](image/2021-01-23%2021-34-38%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



区别:

There are basically two kinds of code execution interruption: 

- when it is caused by a faulty instruction:  must save the address of the CURRENT faulting instruction so that we can retry. These are called "traps".with traps new interrupts might occur
- caused by an unrelated event: could be caused by an IRQ, or by using an "int" instruction, and here we must return to the NEXT instruction.  when the CPU is serving an IRQ, further interrupts must be masked. 
- How a certain interrupt is served depends on which kind of gate you put in the IDT entry.



The allowable range for vector numbers is 0 to 255. Vector numbers in the **range 0 through 31 ** are reserved by the Intel 64 and IA-32 architectures for **architecture-defined exceptions and interrupts**. Not all of the vector numbers in this range have a currently defined function. The unassigned vector numbers in this range are reserved. Do not use the reserved vector numbers.



指令:

- LIDT: The LIDT instruction loads the IDTR register with the base address and limit held in a
  memory operand.

- SIDT: The SIDT instruction copies the base and limit value stored in IDTR to memory.

![2021-01-24 16-36-51 的屏幕截图](image/2021-01-24%2016-36-51%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



![2021-01-24 16-37-05 的屏幕截图](image/2021-01-24%2016-37-05%20%E7%9A%84%E5%B1%8F%E5%B9%95%E6%88%AA%E5%9B%BE.png)



interrupt gate 与 trap gate 区别:

The only difference between an interrupt gate and a trap gate is the way the processor handles the IF flag in the EFLAGS register. When accessing an exception- or interrupt-handling procedure through an interrupt gate, the processor clears the IF flag to prevent other interrupts from interfering with the current interrupt handler

(interrupt gate 清除 if 位 来屏蔽其他中断,返回后重新设置 if 位)



// 16 位模式中断:

### 1.3 中断

CPU 可以在执行完当前正在执行的指令之后，检测到从 CPU 外部发送过来的或内部产生的一种特殊信息，并且可以立即对所接收到的信息进行处理，这种特殊信息称为中断

中断信息可以来自 CPU 的外部和内部，称为外中断与内中断，CPU 使用中断码来区分中断来源



#### 1.31 内中断(异常)



##### 内中断的产生

内中断来源有一下四种：

- 除法错误

  - 中断码为 0

  - 比如 div 指令产生的除法溢出

- 单步执行

  - 中断码为 1

- 执行 into 指令

  - 中断码为 4

- 执行 int 指令

  - int 指令用于调用指定中断，格式为 int n，因此中断码为 n，n为立即数



##### 中断处理

CPU 接受到中断信息后，需要调用中断处理程序进行中断处理，中断处理程序可以由编程提供，也可以为 BIOS 内置的中断处理程序。我们知道 CS:IP 指向的地址即为 CPU 即将执行的指令，中断程序也不例外，CPU 接收到中断后，根据中断码，将 CS:IP 指针执行相应的中断处理程序入口（即中断处理程序第一条指令地址）。这个过程由硬件执行，硬件完成这个工作的过程称为中断过程

显然，为了直到中断码与中断处理程序入口映射关系，我们需要一个数据结构来存储这种映射，这个结构叫中断向量表。对于 8086 CPU，中断向量表放在内存地址 0 处，从 0000:0000 到 0000:03FF 的 1024 个单元存放中断向量表。所谓中断向量，就是中断处理程序的入口地址。

中断向量表中，一个表项存放一个中断向量，也就是一个程序的入口地址，对于 8086 CPU，入口地址包含段地址和偏移地址，所以一个表项占**两个字**，高**字**单元放段地址，低**字**单元放偏移地址，因此 8086 可以有 256 个中断处理程序。

CPU 执行完中断后，应该返回原程序继续执行，运行在跳转至中断处理程序时，硬件会将 CS:IP 压栈。

因此，8086 接收到中断信息后，所引发的中断过程如下：

1. 获取到中断码
2. 标志寄存器值入栈（因为接下来会改变标志寄存器的值）。
3. 将标志寄存器 TF 位与 IF 位值设为 0 ，设置 IF 为 0 来屏蔽可屏蔽中断，设置 TF 为 0 来屏蔽其他单步中断
4. CS 、IP 内容入栈
5. 查找中断向量表：中断码 × 4， 中断码 × 4 + 2 两个 **字** 单元获取中断向量（因为一个中断向量大小为 4 字节）

中断处理程序执行完成之后，使用 **iret** 指令返回



##### 单步中断

CPU 执行完一条指令后，如果检测到标志寄存器的 TF 位为 1，则产生单步中断，引发中断过程。

这个功能可以用于单步调试，比如调试程序将 TF 位设置为 1，进行单步中断。但问题是，如果 TF 为一直保持为 1，那么 CPU 中断处理程序第一条指令后，检测到 TF 为 1，那么会重新找到单步中断入口，重复执行，陷入死循环。因此，在中断过程中将 TF 为设置为 0。这也可以看出，中断是可以被其他中断给中断的，解决方法是设置中断优先级，优先级高的中断无法被优先级低的中断影响。



##### 中断响应的特殊情况

在一些特殊情况下，即便 CPU 执行完当前指令，也不会处理中断。

比如，当执行完向 ss 寄存器传送数据的指令后，即便发生中断，CPU 也不会响应，如果进行响应，ss:sp 将指向错误的栈顶，因为 sp 寄存器还没有改变



##### int 指令中断

`int n` 可以调用任何一个中断处理程序， 比如 int 0、int 1 



##### BIOS 提供的中断

在系统版的 ROM 中存放着一套程序,称为 BIOS，BIOS 主要包含下面几部分内容：

- 硬件系统的检测和初始化程序
- 外部中断和内部中断例程
- 用于对硬件设备进行 I/O 操作的中断例程
- 其他和硬件系统相关的中断例程



一个中断例程往往包含多个子程序，调用者需要向 al 传递需要调用的子程序编号。

BIOS 提供的中断例程示例：

- int 10h 包含和多个屏幕相关的中断例程
  - 2 号子程序用于设置光标位置
  - 9 号子程序用于在光标位置显示字符
- int 9 中断用于从 60h 端口读取扫描码，并将其转换，存储到指定内存缓冲区
- int 16h 中断用于从键盘缓冲区读取一个键盘输入
- int 13h 中断读写磁盘

找到一份中断向量表：https://www.jianshu.com/p/b987ffcf55d4





#### 1.32 外中断

CPU 不仅可以执行指令进行运算，还可以通过外中断对外设进行控制，比如对键盘的响应。

CPU 需要对外设控制时，对外设芯片寄存器进行读写，而芯片根据寄存器内命令对外设进行控制。外设也可以通过引发外中断来向 CPU 传递信息。

外中断源共分为两类：

- 可屏蔽中断
  - 可屏蔽中断是 CPU 可以不响应的外中断，CPU 根据标志寄存器 IF 位的值判断是否响应中断
    - 如果 IF = 1，则 执行完当前指令后，引发中断过程
    - 如果 IF = 0，则不响应可屏蔽中断
    - 几乎所有由外设引起的中断都是可屏蔽中断
- 不可屏蔽中断
  - 不可屏蔽中断是 CPU 必须响应的中断，CPU 执行完当前指令后，立即响应不可屏蔽中断
  - 对于 8086 CPU，不可屏蔽中断中断类型码固定为 2

值得注意的是， 内中断不能被屏蔽



##### 键盘处理

当按下一个键时，芯片产生一个扫描码，扫描码说明了按下的键在键盘上的位置，扫描码被送入主板上相关接口芯片的寄存器中，该寄存器端口地址为 60h。

按下一个键产生的扫描码称为通码，松开一个键产生的扫描码称为断码，扫描码长度为一个字节，通码的第 7 位为 0，断码第 7 位为 1（从第 0 位开始），即：

断码 = 通码 + 80h

[扫描码参考](https://wiki.osdev.org/PS/2_Keyboard)



int 9 中断用于处理键盘输入,主要工作如下:

- 读出 60h 端口号中的扫描码
- 如果是字符键的扫描码，将该扫描码**和**它对应的字符码（ASCII 码）送入内存中的 BIOS 缓冲区
- 如果是控制键（比如 Ctrl）和切换键（比如 CapsLock）的扫描码，则将其转变为状态字节（用二进制位）写入内存中存储状态字节的单元（地址为 0040:17），0040：17 单元状态字节各**位**记录信息如下：
  - 0：右 Shift 状态，置 1 表示按下右 Shift 键
  - 1：左 Shift 状态，置 1 表示按下左 Shift 键
  - 2：Ctrl 状态，置 1 表示按下 Ctrl 键
  - 3：Alt 状态，置 1 表示按下 Alt 键
  - 4：ScrollLock 状态，置 1 表示 Scroll 指示灯亮
  - 5：NumLock 状态，置 1 表示小键盘输入的是数字
  - 6：CapsLock 状态，置 1 表示输入大写字母
  - 7：Insert 状态，置 1 表示删除状态(应该叫改写状态，即输入后改写当前光标指向的字符，而不是新增)
- 键盘缓冲区有 16 个 **字单元**，可以存放 15 个按键扫描码和对应的 ASCII 码（一个字单元存储扫描码和它对应的字符码，所以占用 2 字节，缓冲区采用环形队列，以浪费一个字节的方式判断队满，当然也可以使用其他算法判断），高字节存储扫描码，低字节存储 ASCII 码。



16 号中断的 0 号子程序用于从键盘缓冲区读取一个输入并将其删除。

```assembly
mov ah,0
int 16h
; 结果为 ax=扫描码，al=ASCII码
```



16h 中断进行如下工作：

1. 检测键盘缓冲区中是否有数据
2. 没有则继续第一步（循环等待）
3. 读取缓冲区一个字单元中的键盘输入
4. 将读取的扫描码送入 ah， ASCII 码送入 al
5. 将已读取的键盘输入从缓冲区有中删除

