TimeQuest Timing Analyzer report for FSM_RX
Mon Dec 07 12:50:05 2020
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'RX_EN'
 13. Slow Model Hold: 'RX_EN'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Recovery: 'CLK'
 16. Slow Model Removal: 'CLK'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'RX_EN'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Setup: 'RX_EN'
 30. Fast Model Hold: 'RX_EN'
 31. Fast Model Hold: 'CLK'
 32. Fast Model Recovery: 'CLK'
 33. Fast Model Removal: 'CLK'
 34. Fast Model Minimum Pulse Width: 'CLK'
 35. Fast Model Minimum Pulse Width: 'RX_EN'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FSM_RX                                                          ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35U484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }   ;
; RX_EN      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RX_EN } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 271.08 MHz ; 271.08 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.726 ; -124.766      ;
; RX_EN ; -0.621 ; -0.719        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; RX_EN ; -2.153 ; -33.597       ;
; CLK   ; 0.391  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.034 ; -31.457       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.367 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -62.380               ;
; RX_EN ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                              ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.726 ; FSM_RX:CU|NS.SH_X_1118     ; FSM_RX:CU|PS.SH_X        ; RX_EN        ; CLK         ; 0.500        ; -3.630     ; 0.632      ;
; -3.293 ; FSM_RX:CU|NS.SH_C2_985     ; FSM_RX:CU|PS.SH_C2       ; RX_EN        ; CLK         ; 0.500        ; -3.745     ; 0.084      ;
; -3.275 ; FSM_RX:CU|NS.REG_A_776     ; FSM_RX:CU|PS.REG_A       ; RX_EN        ; CLK         ; 0.500        ; -3.727     ; 0.084      ;
; -3.226 ; FSM_RX:CU|NS.SH_C7_795     ; FSM_RX:CU|PS.SH_C7       ; RX_EN        ; CLK         ; 0.500        ; -3.678     ; 0.084      ;
; -3.224 ; FSM_RX:CU|NS.LP_738        ; FSM_RX:CU|PS.LP          ; RX_EN        ; CLK         ; 0.500        ; -3.676     ; 0.084      ;
; -3.224 ; FSM_RX:CU|NS.SH_C4_909     ; FSM_RX:CU|PS.SH_C4       ; RX_EN        ; CLK         ; 0.500        ; -3.676     ; 0.084      ;
; -3.221 ; FSM_RX:CU|NS.VOTE_757      ; FSM_RX:CU|PS.VOTE        ; RX_EN        ; CLK         ; 0.500        ; -3.673     ; 0.084      ;
; -3.170 ; FSM_RX:CU|NS.SH_C6_833     ; FSM_RX:CU|PS.SH_C6       ; RX_EN        ; CLK         ; 0.500        ; -3.622     ; 0.084      ;
; -3.167 ; FSM_RX:CU|NS.SH_C5_871     ; FSM_RX:CU|PS.SH_C5       ; RX_EN        ; CLK         ; 0.500        ; -3.619     ; 0.084      ;
; -3.166 ; FSM_RX:CU|NS.SH_C3_947     ; FSM_RX:CU|PS.SH_C3       ; RX_EN        ; CLK         ; 0.500        ; -3.618     ; 0.084      ;
; -3.166 ; FSM_RX:CU|NS.SH_C1_1023    ; FSM_RX:CU|PS.SH_C1       ; RX_EN        ; CLK         ; 0.500        ; -3.618     ; 0.084      ;
; -3.154 ; FSM_RX:CU|NS.SH_C0_1061    ; FSM_RX:CU|PS.SH_C0       ; RX_EN        ; CLK         ; 0.500        ; -3.606     ; 0.084      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.689 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.975      ;
; -2.541 ; FSM_RX:CU|NS.C1_1004       ; FSM_RX:CU|PS.C1          ; RX_EN        ; CLK         ; 0.500        ; -2.993     ; 0.084      ;
; -2.538 ; FSM_RX:CU|NS.START_ST_1080 ; FSM_RX:CU|PS.START_ST    ; RX_EN        ; CLK         ; 0.500        ; -2.990     ; 0.084      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.489 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.499      ;
; -2.476 ; FSM_RX:CU|NS.C4_890        ; FSM_RX:CU|PS.C4          ; RX_EN        ; CLK         ; 0.500        ; -2.928     ; 0.084      ;
; -2.474 ; FSM_RX:CU|NS.C6_814        ; FSM_RX:CU|PS.C6          ; RX_EN        ; CLK         ; 0.500        ; -2.926     ; 0.084      ;
; -2.473 ; FSM_RX:CU|NS.C5_852        ; FSM_RX:CU|PS.C5          ; RX_EN        ; CLK         ; 0.500        ; -2.925     ; 0.084      ;
; -2.472 ; FSM_RX:CU|NS.C3_928        ; FSM_RX:CU|PS.C3          ; RX_EN        ; CLK         ; 0.500        ; -2.924     ; 0.084      ;
; -2.472 ; FSM_RX:CU|NS.C2_966        ; FSM_RX:CU|PS.C2          ; RX_EN        ; CLK         ; 0.500        ; -2.924     ; 0.084      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.425 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.711      ;
; -2.419 ; FSM_RX:CU|NS.WAIT_ST_719   ; FSM_RX:CU|PS.WAIT_ST     ; RX_EN        ; CLK         ; 0.500        ; -2.871     ; 0.084      ;
; -2.405 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.451      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.398 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.435      ;
; -2.393 ; FSM_RX:CU|NS.C0_1042       ; FSM_RX:CU|PS.C0          ; RX_EN        ; CLK         ; 0.500        ; -2.845     ; 0.084      ;
; -2.303 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC1      ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.349      ;
; -2.303 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC3      ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.349      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.291 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.577      ;
; -2.282 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[0]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.568      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.215 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.491      ;
; -2.205 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; -0.266     ; 2.975      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.197 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.483      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.167 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.443      ;
; -2.143 ; FSM_RX:CU|NS.NC_1099       ; FSM_RX:CU|PS.NC          ; RX_EN        ; CLK         ; 0.500        ; -2.595     ; 0.084      ;
; -2.143 ; FSM_RX:CU|NS.DONE_ST_700   ; FSM_RX:CU|PS.DONE_ST     ; RX_EN        ; CLK         ; 0.500        ; -2.595     ; 0.084      ;
; -2.141 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.187      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.129 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.166      ;
; -2.103 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC1      ; CLK          ; CLK         ; 1.000        ; -0.266     ; 2.873      ;
; -2.103 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC3      ; CLK          ; CLK         ; 1.000        ; -0.266     ; 2.873      ;
; -2.082 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[0]     ; CLK          ; CLK         ; 1.000        ; -1.026     ; 2.092      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.076 ; FSM_RX:CU|PS.START_ST      ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.760     ; 2.352      ;
; -2.067 ; FSM_RX:CU|PS.C2            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.353      ;
; -2.067 ; FSM_RX:CU|PS.C2            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.353      ;
; -2.067 ; FSM_RX:CU|PS.C2            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.353      ;
; -2.067 ; FSM_RX:CU|PS.C2            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.750     ; 2.353      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RX_EN'                                                                                                            ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.621 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 3.052      ;
; -0.586 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 3.017      ;
; -0.496 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.927      ;
; -0.454 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.885      ;
; -0.366 ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.797      ;
; -0.343 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.774      ;
; -0.229 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.660      ;
; -0.195 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.749      ; 2.626      ;
; -0.098 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.867      ;
; -0.056 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.825      ;
; -0.023 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 3.760      ; 2.465      ;
; 0.032  ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.737      ;
; 0.169  ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.600      ;
; 0.195  ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.574      ;
; 0.230  ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.539      ;
; 0.473  ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.296      ;
; 0.621  ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.620      ; 2.148      ;
; 0.729  ; FSM_RX:CU|PS.WAIT_ST     ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; 0.500        ; 2.855      ; 1.947      ;
; 0.729  ; FSM_RX:CU|PS.NC          ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; 0.500        ; 2.594      ; 1.537      ;
; 0.847  ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 3.631      ; 1.933      ;
; 0.849  ; FSM_RX:CU|PS.DONE_ST     ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; 0.500        ; 2.594      ; 1.417      ;
; 0.860  ; FSM_RX:CU|PS.C0          ; FSM_RX:CU|NS.SH_C1_1023    ; CLK          ; RX_EN       ; 0.500        ; 2.858      ; 1.169      ;
; 1.080  ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; 0.500        ; 3.621      ; 2.365      ;
; 1.159  ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; 0.500        ; 3.621      ; 2.286      ;
; 1.178  ; FSM_RX:CU|PS.C1          ; FSM_RX:CU|NS.SH_C2_985     ; CLK          ; RX_EN       ; 0.500        ; 2.985      ; 1.210      ;
; 1.276  ; FSM_RX:CU|PS.START_ST    ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; 0.500        ; 2.845      ; 1.390      ;
; 1.279  ; FSM_RX:CU|PS.C5          ; FSM_RX:CU|NS.SH_C6_833     ; CLK          ; RX_EN       ; 0.500        ; 2.872      ; 1.414      ;
; 1.490  ; FSM_RX:CU|PS.C2          ; FSM_RX:CU|NS.SH_C3_947     ; CLK          ; RX_EN       ; 0.500        ; 2.868      ; 1.024      ;
; 1.523  ; FSM_RX:CU|PS.C4          ; FSM_RX:CU|NS.SH_C5_871     ; CLK          ; RX_EN       ; 0.500        ; 2.869      ; 1.167      ;
; 1.546  ; FSM_RX:CU|PS.C3          ; FSM_RX:CU|NS.SH_C4_909     ; CLK          ; RX_EN       ; 0.500        ; 2.926      ; 1.201      ;
; 1.559  ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; 0.500        ; 3.621      ; 1.883      ;
; 1.586  ; FSM_RX:CU|PS.C6          ; FSM_RX:CU|NS.SH_C7_795     ; CLK          ; RX_EN       ; 0.500        ; 2.928      ; 1.026      ;
; 1.747  ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; 0.500        ; 3.621      ; 1.695      ;
; 1.755  ; FSM_RX:CU|PS.SH_C7       ; FSM_RX:CU|NS.REG_A_776     ; CLK          ; RX_EN       ; 0.500        ; 3.727      ; 1.801      ;
; 1.937  ; FSM_RX:CU|PS.REG_A       ; FSM_RX:CU|NS.VOTE_757      ; CLK          ; RX_EN       ; 0.500        ; 3.673      ; 1.414      ;
; 2.075  ; FSM_RX:CU|PS.SH_C6       ; FSM_RX:CU|NS.C6_814        ; CLK          ; RX_EN       ; 0.500        ; 3.676      ; 1.247      ;
; 2.109  ; FSM_RX:CU|PS.SH_C5       ; FSM_RX:CU|NS.C5_852        ; CLK          ; RX_EN       ; 0.500        ; 3.675      ; 1.387      ;
; 2.163  ; FSM_RX:CU|PS.SH_C4       ; FSM_RX:CU|NS.C4_890        ; CLK          ; RX_EN       ; 0.500        ; 3.678      ; 1.199      ;
; 2.192  ; FSM_RX:CU|PS.SH_C1       ; FSM_RX:CU|NS.C1_1004       ; CLK          ; RX_EN       ; 0.500        ; 3.753      ; 1.390      ;
; 2.216  ; FSM_RX:CU|PS.SH_C0       ; FSM_RX:CU|NS.C0_1042       ; CLK          ; RX_EN       ; 0.500        ; 3.606      ; 1.037      ;
; 2.323  ; FSM_RX:CU|PS.VOTE        ; FSM_RX:CU|NS.LP_738        ; CLK          ; RX_EN       ; 0.500        ; 3.676      ; 1.174      ;
; 2.326  ; FSM_RX:CU|PS.SH_C2       ; FSM_RX:CU|NS.C2_966        ; CLK          ; RX_EN       ; 0.500        ; 3.674      ; 1.026      ;
; 2.331  ; FSM_RX:CU|PS.SH_C3       ; FSM_RX:CU|NS.C3_928        ; CLK          ; RX_EN       ; 0.500        ; 3.674      ; 1.021      ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RX_EN'                                                                                                             ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.153 ; FSM_RX:CU|PS.SH_C3       ; FSM_RX:CU|NS.C3_928        ; CLK          ; RX_EN       ; -0.500       ; 3.674      ; 1.021      ;
; -2.148 ; FSM_RX:CU|PS.SH_C2       ; FSM_RX:CU|NS.C2_966        ; CLK          ; RX_EN       ; -0.500       ; 3.674      ; 1.026      ;
; -2.069 ; FSM_RX:CU|PS.SH_C0       ; FSM_RX:CU|NS.C0_1042       ; CLK          ; RX_EN       ; -0.500       ; 3.606      ; 1.037      ;
; -2.002 ; FSM_RX:CU|PS.VOTE        ; FSM_RX:CU|NS.LP_738        ; CLK          ; RX_EN       ; -0.500       ; 3.676      ; 1.174      ;
; -1.979 ; FSM_RX:CU|PS.SH_C4       ; FSM_RX:CU|NS.C4_890        ; CLK          ; RX_EN       ; -0.500       ; 3.678      ; 1.199      ;
; -1.929 ; FSM_RX:CU|PS.SH_C6       ; FSM_RX:CU|NS.C6_814        ; CLK          ; RX_EN       ; -0.500       ; 3.676      ; 1.247      ;
; -1.863 ; FSM_RX:CU|PS.SH_C1       ; FSM_RX:CU|NS.C1_1004       ; CLK          ; RX_EN       ; -0.500       ; 3.753      ; 1.390      ;
; -1.788 ; FSM_RX:CU|PS.SH_C5       ; FSM_RX:CU|NS.C5_852        ; CLK          ; RX_EN       ; -0.500       ; 3.675      ; 1.387      ;
; -1.759 ; FSM_RX:CU|PS.REG_A       ; FSM_RX:CU|NS.VOTE_757      ; CLK          ; RX_EN       ; -0.500       ; 3.673      ; 1.414      ;
; -1.426 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; -0.500       ; 3.621      ; 1.695      ;
; -1.426 ; FSM_RX:CU|PS.SH_C7       ; FSM_RX:CU|NS.REG_A_776     ; CLK          ; RX_EN       ; -0.500       ; 3.727      ; 1.801      ;
; -1.402 ; FSM_RX:CU|PS.C6          ; FSM_RX:CU|NS.SH_C7_795     ; CLK          ; RX_EN       ; -0.500       ; 2.928      ; 1.026      ;
; -1.344 ; FSM_RX:CU|PS.C2          ; FSM_RX:CU|NS.SH_C3_947     ; CLK          ; RX_EN       ; -0.500       ; 2.868      ; 1.024      ;
; -1.275 ; FSM_RX:CU|PS.C1          ; FSM_RX:CU|NS.SH_C2_985     ; CLK          ; RX_EN       ; -0.500       ; 2.985      ; 1.210      ;
; -1.238 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; -0.500       ; 3.621      ; 1.883      ;
; -1.225 ; FSM_RX:CU|PS.C3          ; FSM_RX:CU|NS.SH_C4_909     ; CLK          ; RX_EN       ; -0.500       ; 2.926      ; 1.201      ;
; -1.202 ; FSM_RX:CU|PS.C4          ; FSM_RX:CU|NS.SH_C5_871     ; CLK          ; RX_EN       ; -0.500       ; 2.869      ; 1.167      ;
; -1.198 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.631      ; 1.933      ;
; -1.189 ; FSM_RX:CU|PS.C0          ; FSM_RX:CU|NS.SH_C1_1023    ; CLK          ; RX_EN       ; -0.500       ; 2.858      ; 1.169      ;
; -0.972 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.148      ;
; -0.958 ; FSM_RX:CU|PS.C5          ; FSM_RX:CU|NS.SH_C6_833     ; CLK          ; RX_EN       ; -0.500       ; 2.872      ; 1.414      ;
; -0.955 ; FSM_RX:CU|PS.START_ST    ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; -0.500       ; 2.845      ; 1.390      ;
; -0.835 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; -0.500       ; 3.621      ; 2.286      ;
; -0.824 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.296      ;
; -0.795 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.760      ; 2.465      ;
; -0.756 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; -0.500       ; 3.621      ; 2.365      ;
; -0.677 ; FSM_RX:CU|PS.DONE_ST     ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; -0.500       ; 2.594      ; 1.417      ;
; -0.623 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.626      ;
; -0.589 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.660      ;
; -0.581 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.539      ;
; -0.557 ; FSM_RX:CU|PS.NC          ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; -0.500       ; 2.594      ; 1.537      ;
; -0.546 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.574      ;
; -0.520 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.600      ;
; -0.475 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.774      ;
; -0.452 ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.797      ;
; -0.408 ; FSM_RX:CU|PS.WAIT_ST     ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; -0.500       ; 2.855      ; 1.947      ;
; -0.383 ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.737      ;
; -0.364 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.885      ;
; -0.322 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 2.927      ;
; -0.295 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.825      ;
; -0.253 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 3.620      ; 2.867      ;
; -0.232 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 3.017      ;
; -0.197 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 3.749      ; 3.052      ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cnt_0:counter_0|TC0        ; Cnt_0:counter_0|TC0        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; REG:regVot|Q               ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cnt_c:counter_c|TC1        ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cnt_c:counter_c|TC2        ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Cnt_c:counter_c|TC3        ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.537      ;
; 0.523 ; shift_register:SHPIN|SD[4] ; shift_register:SHPIN|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; Cnt_0:counter_0|K[6]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; shift_register:SHPIN|SD[3] ; shift_register:SHPIN|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; shift_register:SHPIN|SD[5] ; shift_register:SHPIN|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; shift_register:SHC|SD[6]   ; shift_register:SHC|SD[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; shift_register:SHPIN|SD[1] ; shift_register:SHPIN|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; shift_register:SHPIN|SD[6] ; shift_register:SHPIN|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; shift_register:SHPIN|SD[7] ; shift_register:SHPIN|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.534 ; shift_register:SHC|SD[3]   ; shift_register:SHC|SD[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; shift_register:SHC|SD[5]   ; shift_register:SHC|SD[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; shift_register:SHC|SD[2]   ; shift_register:SHC|SD[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; shift_register:SHC|SD[2]   ; REG:regA0|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.658 ; REG:regVot|Q               ; shift_register:SHPIN|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.663 ; shift_register:SHPIN|SD[2] ; shift_register:SHPIN|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.678 ; shift_register:SHC|SD[7]   ; shift_register:SHC|SD[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.944      ;
; 0.679 ; shift_register:SHC|SD[4]   ; shift_register:SHC|SD[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.945      ;
; 0.682 ; shift_register:SHC|SD[4]   ; REG:regA1|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.948      ;
; 0.745 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.771      ;
; 0.751 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.777      ;
; 0.795 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.825      ;
; 0.799 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.825      ;
; 0.813 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.086      ;
; 0.828 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.843 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; shift_register:SHC|SD[6]   ; REG:regA2|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; shift_register:SHC|SD[1]   ; shift_register:SHC|SD[0]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Cnt_0:counter_0|K[5]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.112      ;
; 0.877 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.903      ;
; 0.882 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.908      ;
; 0.936 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.962      ;
; 0.936 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 1.962      ;
; 0.989 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.255      ;
; 0.991 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 0.991 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 0.994 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.260      ;
; 1.014 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.280      ;
; 1.139 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.165      ;
; 1.148 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.174      ;
; 1.178 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.196 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.203 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.230 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Cnt_0:counter_0|K[5]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.498      ;
; 1.246 ; REG:regA2|Q                ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.519      ;
; 1.259 ; FSM_RX:CU|PS.VOTE          ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.533      ;
; 1.267 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.294      ;
; 1.268 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.294      ;
; 1.268 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.273 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.299      ;
; 1.274 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.301 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.568      ;
; 1.304 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.330      ;
; 1.304 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.330      ;
; 1.338 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.604      ;
; 1.345 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.611      ;
; 1.371 ; REG:regA0|Q                ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.644      ;
; 1.372 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.390 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.416      ;
; 1.400 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.666      ;
; 1.403 ; FSM_RX:CU|PS.REG_A         ; REG:regA1|Q                ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.670      ;
; 1.403 ; FSM_RX:CU|PS.REG_A         ; REG:regA2|Q                ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.670      ;
; 1.403 ; FSM_RX:CU|PS.REG_A         ; REG:regA0|Q                ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.670      ;
; 1.409 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.675      ;
; 1.416 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.425 ; FSM_RX:CU|PS.LP            ; shift_register:SHPIN|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.699      ;
; 1.436 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.462      ;
; 1.442 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.468      ;
; 1.443 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.709      ;
; 1.445 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.711      ;
; 1.445 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.711      ;
; 1.452 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.478      ;
; 1.456 ; FSM_RX:CU|PS.LP            ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.713      ;
; 1.456 ; FSM_RX:CU|PS.LP            ; Cnt_0:counter_0|K[1]       ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.713      ;
; 1.456 ; FSM_RX:CU|PS.LP            ; Cnt_0:counter_0|K[0]       ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.713      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLK'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.034 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -1.767 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|TC0  ; CLK          ; CLK         ; 1.000        ; -1.026     ; 1.777      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.765 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.801      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.671 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.707      ;
; -1.667 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.463      ;
; -1.667 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.463      ;
; -1.667 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.463      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.580      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[2] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[1] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[0] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[5] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[4] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[3] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.493 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[6] ; CLK          ; CLK         ; 1.000        ; -1.035     ; 1.494      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.473 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.510      ;
; -1.398 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.194      ;
; -1.398 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.194      ;
; -1.398 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.194      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.377 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.423      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.333 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.369      ;
; -1.304 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.100      ;
; -1.304 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.100      ;
; -1.304 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 3.100      ;
; -1.177 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.973      ;
; -1.177 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.973      ;
; -1.177 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.973      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.173 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.209      ;
; -1.106 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.761      ; 2.903      ;
; -1.106 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.761      ; 2.903      ;
; -1.106 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.761      ; 2.903      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.102      ;
; -1.010 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.770      ; 2.816      ;
; -1.010 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.770      ; 2.816      ;
; -1.010 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.770      ; 2.816      ;
; -0.966 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.762      ;
; -0.966 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.762      ;
; -0.966 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.762      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.000      ;
; -0.806 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.760      ; 2.602      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLK'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.367 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.393      ;
; 1.367 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.393      ;
; 1.367 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.393      ;
; 1.469 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.495      ;
; 1.469 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.495      ;
; 1.469 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.495      ;
; 1.576 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.602      ;
; 1.576 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.602      ;
; 1.576 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.602      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.734 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.000      ;
; 1.736 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.762      ;
; 1.736 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.762      ;
; 1.736 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.762      ;
; 1.780 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.770      ; 2.816      ;
; 1.780 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.770      ; 2.816      ;
; 1.780 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.770      ; 2.816      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.102      ;
; 1.876 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.761      ; 2.903      ;
; 1.876 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.761      ; 2.903      ;
; 1.876 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.761      ; 2.903      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.943 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.209      ;
; 1.947 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.973      ;
; 1.947 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.973      ;
; 1.947 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 2.973      ;
; 2.074 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.100      ;
; 2.074 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.100      ;
; 2.074 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.100      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.103 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.369      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.147 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.423      ;
; 2.168 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.194      ;
; 2.168 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.194      ;
; 2.168 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.194      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.243 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.510      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[2] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[1] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[0] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[5] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[4] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[3] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.263 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[6] ; CLK          ; CLK         ; 0.000        ; -1.035     ; 1.494      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.314 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.580      ;
; 2.437 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.463      ;
; 2.437 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.463      ;
; 2.437 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.760      ; 3.463      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.441 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.707      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.801      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|TC0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|TC0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.DONE_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.DONE_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.LP          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.LP          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.NC          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.NC          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.REG_A       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.REG_A       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_X        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_X        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.START_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.START_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.VOTE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.VOTE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.WAIT_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.WAIT_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA0|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA0|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA1|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA1|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA2|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA2|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regVot|Q             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regVot|Q             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[4] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RX_EN'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; RX_EN ; Rise       ; RX_EN                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C0_1042|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C0_1042|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C1_1004|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C1_1004|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C2_966|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C2_966|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C3_928|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C3_928|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C4_890|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C4_890|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C5_852|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C5_852|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C6_814|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C6_814|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.DONE_ST_700|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.DONE_ST_700|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.LP_738|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.LP_738|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.NC_1099|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.NC_1099|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.REG_A_776|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.REG_A_776|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C0_1061|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C0_1061|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C1_1023|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C1_1023|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C2_985|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C2_985|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C3_947|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C3_947|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C4_909|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C4_909|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C5_871|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C5_871|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C6_833|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C6_833|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C7_795|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C7_795|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_X_1118|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_X_1118|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.START_ST_1080|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.START_ST_1080|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.VOTE_757|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.VOTE_757|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.WAIT_ST_719|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.WAIT_ST_719|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C0_1042           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C0_1042           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C1_1004           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C1_1004           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C2_966            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C2_966            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C3_928            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C3_928            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C4_890            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C4_890            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C5_852            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C5_852            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C6_814            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C6_814            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.DONE_ST_700       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.DONE_ST_700       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.LP_738            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.LP_738            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.NC_1099           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.NC_1099           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.REG_A_776         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.REG_A_776         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C0_1061        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C0_1061        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C1_1023        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C1_1023        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C2_985         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C2_985         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C3_947         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C3_947         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C4_909         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C4_909         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C5_871         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C5_871         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C6_833         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C6_833         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C7_795         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C7_795         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_X_1118         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_X_1118         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.START_ST_1080     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.START_ST_1080     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.VOTE_757          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.VOTE_757          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.WAIT_ST_719       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 4.130 ; 4.130 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -3.900 ; -3.900 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 9.194 ; 9.194 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 8.467 ; 8.467 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 9.194 ; 9.194 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 6.670 ; 6.670 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 6.717 ; 6.717 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 8.482 ; 8.482 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 8.453 ; 8.453 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 8.092 ; 8.092 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 8.767 ; 8.767 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 6.670 ; 6.670 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 8.467 ; 8.467 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 9.194 ; 9.194 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 6.670 ; 6.670 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 6.717 ; 6.717 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 8.482 ; 8.482 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 8.453 ; 8.453 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 8.092 ; 8.092 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 8.767 ; 8.767 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.470 ; -36.485       ;
; RX_EN ; 0.067  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; RX_EN ; -0.738 ; -10.817       ;
; CLK   ; 0.215  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.482 ; -5.934        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.856 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -62.380               ;
; RX_EN ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                              ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.470 ; FSM_RX:CU|NS.SH_X_1118     ; FSM_RX:CU|PS.SH_X        ; RX_EN        ; CLK         ; 0.500        ; -1.703     ; 0.299      ;
; -1.247 ; FSM_RX:CU|NS.SH_C2_985     ; FSM_RX:CU|PS.SH_C2       ; RX_EN        ; CLK         ; 0.500        ; -1.737     ; 0.042      ;
; -1.238 ; FSM_RX:CU|NS.SH_C7_795     ; FSM_RX:CU|PS.SH_C7       ; RX_EN        ; CLK         ; 0.500        ; -1.728     ; 0.042      ;
; -1.237 ; FSM_RX:CU|NS.SH_C4_909     ; FSM_RX:CU|PS.SH_C4       ; RX_EN        ; CLK         ; 0.500        ; -1.727     ; 0.042      ;
; -1.236 ; FSM_RX:CU|NS.LP_738        ; FSM_RX:CU|PS.LP          ; RX_EN        ; CLK         ; 0.500        ; -1.726     ; 0.042      ;
; -1.235 ; FSM_RX:CU|NS.REG_A_776     ; FSM_RX:CU|PS.REG_A       ; RX_EN        ; CLK         ; 0.500        ; -1.725     ; 0.042      ;
; -1.233 ; FSM_RX:CU|NS.VOTE_757      ; FSM_RX:CU|PS.VOTE        ; RX_EN        ; CLK         ; 0.500        ; -1.723     ; 0.042      ;
; -1.202 ; FSM_RX:CU|NS.SH_C6_833     ; FSM_RX:CU|PS.SH_C6       ; RX_EN        ; CLK         ; 0.500        ; -1.692     ; 0.042      ;
; -1.200 ; FSM_RX:CU|NS.SH_C5_871     ; FSM_RX:CU|PS.SH_C5       ; RX_EN        ; CLK         ; 0.500        ; -1.690     ; 0.042      ;
; -1.199 ; FSM_RX:CU|NS.SH_C3_947     ; FSM_RX:CU|PS.SH_C3       ; RX_EN        ; CLK         ; 0.500        ; -1.689     ; 0.042      ;
; -1.199 ; FSM_RX:CU|NS.SH_C1_1023    ; FSM_RX:CU|PS.SH_C1       ; RX_EN        ; CLK         ; 0.500        ; -1.689     ; 0.042      ;
; -1.193 ; FSM_RX:CU|NS.SH_C0_1061    ; FSM_RX:CU|PS.SH_C0       ; RX_EN        ; CLK         ; 0.500        ; -1.683     ; 0.042      ;
; -1.034 ; FSM_RX:CU|NS.START_ST_1080 ; FSM_RX:CU|PS.START_ST    ; RX_EN        ; CLK         ; 0.500        ; -1.524     ; 0.042      ;
; -1.033 ; FSM_RX:CU|NS.C1_1004       ; FSM_RX:CU|PS.C1          ; RX_EN        ; CLK         ; 0.500        ; -1.523     ; 0.042      ;
; -1.028 ; FSM_RX:CU|NS.C4_890        ; FSM_RX:CU|PS.C4          ; RX_EN        ; CLK         ; 0.500        ; -1.518     ; 0.042      ;
; -1.027 ; FSM_RX:CU|NS.C6_814        ; FSM_RX:CU|PS.C6          ; RX_EN        ; CLK         ; 0.500        ; -1.517     ; 0.042      ;
; -1.025 ; FSM_RX:CU|NS.C3_928        ; FSM_RX:CU|PS.C3          ; RX_EN        ; CLK         ; 0.500        ; -1.515     ; 0.042      ;
; -1.025 ; FSM_RX:CU|NS.C5_852        ; FSM_RX:CU|PS.C5          ; RX_EN        ; CLK         ; 0.500        ; -1.515     ; 0.042      ;
; -1.025 ; FSM_RX:CU|NS.C2_966        ; FSM_RX:CU|PS.C2          ; RX_EN        ; CLK         ; 0.500        ; -1.515     ; 0.042      ;
; -0.992 ; FSM_RX:CU|NS.WAIT_ST_719   ; FSM_RX:CU|PS.WAIT_ST     ; RX_EN        ; CLK         ; 0.500        ; -1.482     ; 0.042      ;
; -0.973 ; FSM_RX:CU|NS.C0_1042       ; FSM_RX:CU|PS.C0          ; RX_EN        ; CLK         ; 0.500        ; -1.463     ; 0.042      ;
; -0.872 ; FSM_RX:CU|NS.NC_1099       ; FSM_RX:CU|PS.NC          ; RX_EN        ; CLK         ; 0.500        ; -1.362     ; 0.042      ;
; -0.872 ; FSM_RX:CU|NS.DONE_ST_700   ; FSM_RX:CU|PS.DONE_ST     ; RX_EN        ; CLK         ; 0.500        ; -1.362     ; 0.042      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.618 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.439      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; FSM_RX:CU|PS.SH_C3         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.649      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.540 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.334     ; 1.238      ;
; -0.522 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.562      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.509 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.330      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; FSM_RX:CU|PS.SH_C6         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.537      ;
; -0.477 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC1      ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.517      ;
; -0.477 ; FSM_RX:CU|PS.C6            ; Cnt_c:counter_c|TC3      ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.517      ;
; -0.444 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; -0.115     ; 1.361      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.441 ; FSM_RX:CU|PS.C1            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.254      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.438 ; FSM_RX:CU|PS.SH_C4         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.428 ; FSM_RX:CU|PS.C5            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.249      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[2]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[1]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[5]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.424 ; FSM_RX:CU|PS.C0            ; Cnt_c:counter_c|K[6]     ; CLK          ; CLK         ; 1.000        ; -0.219     ; 1.237      ;
; -0.413 ; FSM_RX:CU|PS.C3            ; Cnt_c:counter_c|TC2      ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.453      ;
; -0.399 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC1      ; CLK          ; CLK         ; 1.000        ; -0.115     ; 1.316      ;
; -0.399 ; FSM_RX:CU|PS.NC            ; Cnt_c:counter_c|TC3      ; CLK          ; CLK         ; 1.000        ; -0.115     ; 1.316      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[1] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[0] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.392 ; FSM_RX:CU|PS.SH_C0         ; shift_register:SHC|SD[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.426      ;
; -0.386 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[4]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.207      ;
; -0.386 ; FSM_RX:CU|PS.C4            ; Cnt_c:counter_c|K[3]     ; CLK          ; CLK         ; 1.000        ; -0.211     ; 1.207      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RX_EN'                                                                                                           ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.067 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.404      ;
; 0.079 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.392      ;
; 0.143 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.328      ;
; 0.157 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.314      ;
; 0.199 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.272      ;
; 0.222 ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.249      ;
; 0.235 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.236      ;
; 0.277 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 1.194      ;
; 0.321 ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.288      ;
; 0.335 ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.274      ;
; 0.352 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; 0.500        ; 1.751      ; 1.128      ;
; 0.400 ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.209      ;
; 0.449 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.160      ;
; 0.455 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.154      ;
; 0.461 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.148      ;
; 0.581 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.028      ;
; 0.617 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 0.992      ;
; 0.738 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; 0.500        ; 1.704      ; 0.880      ;
; 0.815 ; FSM_RX:CU|PS.WAIT_ST     ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; 0.500        ; 1.471      ; 0.883      ;
; 0.822 ; FSM_RX:CU|PS.NC          ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; 0.500        ; 1.361      ; 0.695      ;
; 0.833 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.091      ;
; 0.839 ; FSM_RX:CU|PS.C0          ; FSM_RX:CU|NS.SH_C1_1023    ; CLK          ; RX_EN       ; 0.500        ; 1.470      ; 0.559      ;
; 0.853 ; FSM_RX:CU|PS.DONE_ST     ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; 0.500        ; 1.361      ; 0.664      ;
; 0.878 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; 0.500        ; 1.695      ; 1.046      ;
; 0.988 ; FSM_RX:CU|PS.C1          ; FSM_RX:CU|NS.SH_C2_985     ; CLK          ; RX_EN       ; 0.500        ; 1.518      ; 0.569      ;
; 1.041 ; FSM_RX:CU|PS.C5          ; FSM_RX:CU|NS.SH_C6_833     ; CLK          ; RX_EN       ; 0.500        ; 1.482      ; 0.667      ;
; 1.049 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; 0.500        ; 1.692      ; 0.869      ;
; 1.050 ; FSM_RX:CU|PS.START_ST    ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; 0.500        ; 1.463      ; 0.640      ;
; 1.105 ; FSM_RX:CU|PS.SH_C7       ; FSM_RX:CU|NS.REG_A_776     ; CLK          ; RX_EN       ; 0.500        ; 1.725      ; 0.849      ;
; 1.134 ; FSM_RX:CU|PS.C2          ; FSM_RX:CU|NS.SH_C3_947     ; CLK          ; RX_EN       ; 0.500        ; 1.479      ; 0.492      ;
; 1.147 ; FSM_RX:CU|PS.C4          ; FSM_RX:CU|NS.SH_C5_871     ; CLK          ; RX_EN       ; 0.500        ; 1.480      ; 0.560      ;
; 1.147 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; 0.500        ; 1.692      ; 0.771      ;
; 1.173 ; FSM_RX:CU|PS.C3          ; FSM_RX:CU|NS.SH_C4_909     ; CLK          ; RX_EN       ; 0.500        ; 1.517      ; 0.570      ;
; 1.190 ; FSM_RX:CU|PS.C6          ; FSM_RX:CU|NS.SH_C7_795     ; CLK          ; RX_EN       ; 0.500        ; 1.518      ; 0.490      ;
; 1.216 ; FSM_RX:CU|PS.REG_A       ; FSM_RX:CU|NS.VOTE_757      ; CLK          ; RX_EN       ; 0.500        ; 1.723      ; 0.662      ;
; 1.288 ; FSM_RX:CU|PS.SH_C6       ; FSM_RX:CU|NS.C6_814        ; CLK          ; RX_EN       ; 0.500        ; 1.727      ; 0.586      ;
; 1.299 ; FSM_RX:CU|PS.SH_C5       ; FSM_RX:CU|NS.C5_852        ; CLK          ; RX_EN       ; 0.500        ; 1.725      ; 0.652      ;
; 1.318 ; FSM_RX:CU|PS.SH_C4       ; FSM_RX:CU|NS.C4_890        ; CLK          ; RX_EN       ; 0.500        ; 1.728      ; 0.569      ;
; 1.322 ; FSM_RX:CU|PS.SH_C1       ; FSM_RX:CU|NS.C1_1004       ; CLK          ; RX_EN       ; 0.500        ; 1.742      ; 0.648      ;
; 1.335 ; FSM_RX:CU|PS.SH_C0       ; FSM_RX:CU|NS.C0_1042       ; CLK          ; RX_EN       ; 0.500        ; 1.683      ; 0.496      ;
; 1.385 ; FSM_RX:CU|PS.VOTE        ; FSM_RX:CU|NS.LP_738        ; CLK          ; RX_EN       ; 0.500        ; 1.726      ; 0.568      ;
; 1.394 ; FSM_RX:CU|PS.SH_C2       ; FSM_RX:CU|NS.C2_966        ; CLK          ; RX_EN       ; 0.500        ; 1.726      ; 0.490      ;
; 1.396 ; FSM_RX:CU|PS.SH_C3       ; FSM_RX:CU|NS.C3_928        ; CLK          ; RX_EN       ; 0.500        ; 1.725      ; 0.487      ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RX_EN'                                                                                                             ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.738 ; FSM_RX:CU|PS.SH_C3       ; FSM_RX:CU|NS.C3_928        ; CLK          ; RX_EN       ; -0.500       ; 1.725      ; 0.487      ;
; -0.736 ; FSM_RX:CU|PS.SH_C2       ; FSM_RX:CU|NS.C2_966        ; CLK          ; RX_EN       ; -0.500       ; 1.726      ; 0.490      ;
; -0.687 ; FSM_RX:CU|PS.SH_C0       ; FSM_RX:CU|NS.C0_1042       ; CLK          ; RX_EN       ; -0.500       ; 1.683      ; 0.496      ;
; -0.659 ; FSM_RX:CU|PS.SH_C4       ; FSM_RX:CU|NS.C4_890        ; CLK          ; RX_EN       ; -0.500       ; 1.728      ; 0.569      ;
; -0.658 ; FSM_RX:CU|PS.VOTE        ; FSM_RX:CU|NS.LP_738        ; CLK          ; RX_EN       ; -0.500       ; 1.726      ; 0.568      ;
; -0.641 ; FSM_RX:CU|PS.SH_C6       ; FSM_RX:CU|NS.C6_814        ; CLK          ; RX_EN       ; -0.500       ; 1.727      ; 0.586      ;
; -0.594 ; FSM_RX:CU|PS.SH_C1       ; FSM_RX:CU|NS.C1_1004       ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 0.648      ;
; -0.573 ; FSM_RX:CU|PS.SH_C5       ; FSM_RX:CU|NS.C5_852        ; CLK          ; RX_EN       ; -0.500       ; 1.725      ; 0.652      ;
; -0.561 ; FSM_RX:CU|PS.REG_A       ; FSM_RX:CU|NS.VOTE_757      ; CLK          ; RX_EN       ; -0.500       ; 1.723      ; 0.662      ;
; -0.528 ; FSM_RX:CU|PS.C6          ; FSM_RX:CU|NS.SH_C7_795     ; CLK          ; RX_EN       ; -0.500       ; 1.518      ; 0.490      ;
; -0.487 ; FSM_RX:CU|PS.C2          ; FSM_RX:CU|NS.SH_C3_947     ; CLK          ; RX_EN       ; -0.500       ; 1.479      ; 0.492      ;
; -0.449 ; FSM_RX:CU|PS.C1          ; FSM_RX:CU|NS.SH_C2_985     ; CLK          ; RX_EN       ; -0.500       ; 1.518      ; 0.569      ;
; -0.447 ; FSM_RX:CU|PS.C3          ; FSM_RX:CU|NS.SH_C4_909     ; CLK          ; RX_EN       ; -0.500       ; 1.517      ; 0.570      ;
; -0.421 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; -0.500       ; 1.692      ; 0.771      ;
; -0.420 ; FSM_RX:CU|PS.C4          ; FSM_RX:CU|NS.SH_C5_871     ; CLK          ; RX_EN       ; -0.500       ; 1.480      ; 0.560      ;
; -0.411 ; FSM_RX:CU|PS.C0          ; FSM_RX:CU|NS.SH_C1_1023    ; CLK          ; RX_EN       ; -0.500       ; 1.470      ; 0.559      ;
; -0.376 ; FSM_RX:CU|PS.SH_C7       ; FSM_RX:CU|NS.REG_A_776     ; CLK          ; RX_EN       ; -0.500       ; 1.725      ; 0.849      ;
; -0.324 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.704      ; 0.880      ;
; -0.323 ; FSM_RX:CU|PS.START_ST    ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; -0.500       ; 1.463      ; 0.640      ;
; -0.323 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.WAIT_ST_719   ; CLK          ; RX_EN       ; -0.500       ; 1.692      ; 0.869      ;
; -0.315 ; FSM_RX:CU|PS.C5          ; FSM_RX:CU|NS.SH_C6_833     ; CLK          ; RX_EN       ; -0.500       ; 1.482      ; 0.667      ;
; -0.203 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 0.992      ;
; -0.197 ; FSM_RX:CU|PS.DONE_ST     ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; -0.500       ; 1.361      ; 0.664      ;
; -0.167 ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.028      ;
; -0.166 ; FSM_RX:CU|PS.NC          ; FSM_RX:CU|NS.SH_X_1118     ; CLK          ; RX_EN       ; -0.500       ; 1.361      ; 0.695      ;
; -0.149 ; FSM_RX:CU|PS.LP          ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.046      ;
; -0.123 ; FSM_RX:CU|PS.SH_X        ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.751      ; 1.128      ;
; -0.104 ; Cnt_0:counter_0|TC0      ; FSM_RX:CU|NS.DONE_ST_700   ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.091      ;
; -0.088 ; FSM_RX:CU|PS.WAIT_ST     ; FSM_RX:CU|NS.SH_C0_1061    ; CLK          ; RX_EN       ; -0.500       ; 1.471      ; 0.883      ;
; -0.048 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.194      ;
; -0.047 ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.148      ;
; -0.041 ; shift_register:SHC|SD[5] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.154      ;
; -0.035 ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.160      ;
; -0.006 ; shift_register:SHC|SD[0] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.236      ;
; 0.007  ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.249      ;
; 0.014  ; shift_register:SHC|SD[4] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.209      ;
; 0.030  ; shift_register:SHC|SD[2] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.272      ;
; 0.072  ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.314      ;
; 0.079  ; shift_register:SHC|SD[6] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.274      ;
; 0.086  ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.328      ;
; 0.093  ; shift_register:SHC|SD[7] ; FSM_RX:CU|NS.NC_1099       ; CLK          ; RX_EN       ; -0.500       ; 1.695      ; 1.288      ;
; 0.150  ; shift_register:SHC|SD[3] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.392      ;
; 0.162  ; shift_register:SHC|SD[1] ; FSM_RX:CU|NS.START_ST_1080 ; CLK          ; RX_EN       ; -0.500       ; 1.742      ; 1.404      ;
+--------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cnt_0:counter_0|TC0        ; Cnt_0:counter_0|TC0        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; REG:regVot|Q               ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cnt_c:counter_c|TC1        ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cnt_c:counter_c|TC2        ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Cnt_c:counter_c|TC3        ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; shift_register:SHPIN|SD[4] ; shift_register:SHPIN|SD[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; shift_register:SHC|SD[6]   ; shift_register:SHC|SD[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; shift_register:SHPIN|SD[1] ; shift_register:SHPIN|SD[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; shift_register:SHPIN|SD[3] ; shift_register:SHPIN|SD[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Cnt_0:counter_0|K[6]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; shift_register:SHPIN|SD[5] ; shift_register:SHPIN|SD[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; shift_register:SHPIN|SD[6] ; shift_register:SHPIN|SD[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; shift_register:SHPIN|SD[7] ; shift_register:SHPIN|SD[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; shift_register:SHC|SD[3]   ; shift_register:SHC|SD[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; shift_register:SHC|SD[2]   ; shift_register:SHC|SD[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; shift_register:SHC|SD[5]   ; shift_register:SHC|SD[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; shift_register:SHC|SD[2]   ; REG:regA0|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.324 ; shift_register:SHPIN|SD[2] ; shift_register:SHPIN|SD[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; REG:regVot|Q               ; shift_register:SHPIN|SD[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.337 ; shift_register:SHC|SD[7]   ; shift_register:SHC|SD[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; shift_register:SHC|SD[4]   ; shift_register:SHC|SD[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.491      ;
; 0.342 ; shift_register:SHC|SD[4]   ; REG:regA1|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.494      ;
; 0.348 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.719      ;
; 0.356 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.366 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Cnt_0:counter_0|K[5]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.405 ; shift_register:SHC|SD[6]   ; REG:regA2|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; shift_register:SHC|SD[1]   ; shift_register:SHC|SD[0]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.559      ;
; 0.444 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.597      ;
; 0.450 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|K[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.823      ;
; 0.474 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.845      ;
; 0.475 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.846      ;
; 0.480 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.851      ;
; 0.494 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.504 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.877      ;
; 0.511 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.516 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.887      ;
; 0.517 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Cnt_0:counter_0|K[5]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.539 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; Cnt_0:counter_0|K[4]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.552 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.923      ;
; 0.552 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.924      ;
; 0.553 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.574 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.726      ;
; 0.578 ; REG:regA2|Q                ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.737      ;
; 0.581 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; Cnt_0:counter_0|K[3]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.744      ;
; 0.597 ; FSM_RX:CU|PS.VOTE          ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.756      ;
; 0.599 ; REG:regA0|Q                ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.758      ;
; 0.609 ; Cnt_0:counter_0|K[2]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.616 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.770      ;
; 0.622 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.774      ;
; 0.627 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.779      ;
; 0.637 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.008      ;
; 0.637 ; Cnt_c:counter_c|K[5]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.008      ;
; 0.640 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|K[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.651 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[5]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; Cnt_0:counter_0|K[1]       ; Cnt_0:counter_0|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.809      ;
; 0.662 ; Cnt_c:counter_c|K[3]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.814      ;
; 0.675 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.827      ;
; 0.680 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|K[3]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.687 ; Cnt_c:counter_c|K[2]       ; Cnt_c:counter_c|K[6]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.695 ; Cnt_0:counter_0|K[6]       ; Cnt_0:counter_0|TC0        ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.856      ;
; 0.703 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.074      ;
; 0.704 ; Cnt_c:counter_c|K[4]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.075      ;
; 0.706 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC3        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.077      ;
; 0.707 ; Cnt_c:counter_c|K[6]       ; Cnt_c:counter_c|TC1        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.078      ;
; 0.710 ; Cnt_c:counter_c|K[0]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.862      ;
; 0.714 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|TC2        ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.085      ;
; 0.715 ; Cnt_c:counter_c|K[1]       ; Cnt_c:counter_c|K[4]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.725 ; FSM_RX:CU|PS.REG_A         ; REG:regA1|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.725 ; FSM_RX:CU|PS.REG_A         ; REG:regA2|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.725 ; FSM_RX:CU|PS.REG_A         ; REG:regA0|Q                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.729 ; Cnt_0:counter_0|K[0]       ; Cnt_0:counter_0|TC0        ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.890      ;
; 0.734 ; REG:regA1|Q                ; REG:regVot|Q               ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.893      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLK'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.513      ;
; -0.446 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.696      ;
; -0.446 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.696      ;
; -0.446 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.696      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.370 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.401      ;
; -0.334 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.584      ;
; -0.334 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.584      ;
; -0.334 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.584      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.303 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.334      ;
; -0.267 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.517      ;
; -0.267 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.517      ;
; -0.267 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.517      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.293      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.251 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.282      ;
; -0.249 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|TC0  ; CLK          ; CLK         ; 1.000        ; -0.333     ; 0.948      ;
; -0.224 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.220      ; 1.476      ;
; -0.224 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.220      ; 1.476      ;
; -0.224 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.220      ; 1.476      ;
; -0.215 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.465      ;
; -0.215 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.465      ;
; -0.215 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.465      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.211 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.251      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.175 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.227      ; 1.434      ;
; -0.175 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.227      ; 1.434      ;
; -0.175 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.227      ; 1.434      ;
; -0.156 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.407      ;
; -0.156 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.407      ;
; -0.156 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.407      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[2] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[1] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[0] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[5] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[4] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[3] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.139 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[6] ; CLK          ; CLK         ; 1.000        ; -0.342     ; 0.829      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.092 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.058 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.090      ;
; -0.056 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.306      ;
; -0.056 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.306      ;
; -0.056 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.218      ; 1.306      ;
; -0.022 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.273      ;
; -0.022 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.273      ;
; -0.022 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 1.000        ; 0.219      ; 1.273      ;
; -0.012 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.043      ;
; -0.012 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.043      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLK'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.856 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.226      ;
; 0.856 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.226      ;
; 0.856 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.226      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.892 ; FSM_RX:CU|PS.SH_C7   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.043      ;
; 0.902 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.273      ;
; 0.902 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.273      ;
; 0.902 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.273      ;
; 0.936 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.306      ;
; 0.936 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.306      ;
; 0.936 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.306      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; FSM_RX:CU|PS.SH_C1   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 0.972 ; FSM_RX:CU|PS.LP      ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.123      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[2] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[1] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[0] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[5] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[4] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[3] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.019 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|K[6] ; CLK          ; CLK         ; 0.000        ; -0.342     ; 0.829      ;
; 1.036 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.407      ;
; 1.036 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.407      ;
; 1.036 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.407      ;
; 1.055 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.434      ;
; 1.055 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.434      ;
; 1.055 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.434      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; FSM_RX:CU|PS.SH_C2   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.091 ; FSM_RX:CU|PS.SH_X    ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.251      ;
; 1.095 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.465      ;
; 1.095 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.465      ;
; 1.095 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.465      ;
; 1.104 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.476      ;
; 1.104 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.476      ;
; 1.104 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.476      ;
; 1.129 ; FSM_RX:CU|PS.DONE_ST ; Cnt_0:counter_0|TC0  ; CLK          ; CLK         ; 0.000        ; -0.333     ; 0.948      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.131 ; FSM_RX:CU|PS.SH_C5   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.282      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.140 ; FSM_RX:CU|PS.SH_C0   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.293      ;
; 1.147 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.517      ;
; 1.147 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.517      ;
; 1.147 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.517      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.183 ; FSM_RX:CU|PS.SH_C4   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.214 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.584      ;
; 1.214 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.584      ;
; 1.214 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|TC3  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.584      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[4] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[5] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.250 ; FSM_RX:CU|PS.SH_C6   ; Cnt_c:counter_c|K[6] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.401      ;
; 1.326 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC1  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.696      ;
; 1.326 ; FSM_RX:CU|PS.SH_C3   ; Cnt_c:counter_c|TC2  ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.696      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_0:counter_0|TC0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_0:counter_0|TC0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|K[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Cnt_c:counter_c|TC3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Cnt_c:counter_c|TC3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.C6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.C6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.DONE_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.DONE_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.LP          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.LP          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.NC          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.NC          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.REG_A       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.REG_A       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_C7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_X        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.SH_X        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.START_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.START_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.VOTE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.VOTE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; FSM_RX:CU|PS.WAIT_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; FSM_RX:CU|PS.WAIT_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA0|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA0|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA1|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA1|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regA2|Q              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regA2|Q              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; REG:regVot|Q             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; REG:regVot|Q             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift_register:SHC|SD[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shift_register:SHC|SD[4] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RX_EN'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; RX_EN ; Rise       ; RX_EN                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C0_1042|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C0_1042|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C1_1004|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C1_1004|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C2_966|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C2_966|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C3_928|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C3_928|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C4_890|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C4_890|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C5_852|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C5_852|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.C6_814|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.C6_814|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.DONE_ST_700|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.DONE_ST_700|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.LP_738|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.LP_738|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.NC_1099|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.NC_1099|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.REG_A_776|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.REG_A_776|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C0_1061|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C0_1061|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C1_1023|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C1_1023|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C2_985|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C2_985|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C3_947|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C3_947|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C4_909|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C4_909|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C5_871|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C5_871|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C6_833|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C6_833|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_C7_795|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_C7_795|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.SH_X_1118|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.SH_X_1118|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.START_ST_1080|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.START_ST_1080|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.VOTE_757|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.VOTE_757|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|NS.WAIT_ST_719|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|NS.WAIT_ST_719|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Rise       ; CU|Selector5~4|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Rise       ; CU|Selector5~4|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C0_1042           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C0_1042           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C1_1004           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C1_1004           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C2_966            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C2_966            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C3_928            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C3_928            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C4_890            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C4_890            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C5_852            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C5_852            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.C6_814            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.C6_814            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.DONE_ST_700       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.DONE_ST_700       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.LP_738            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.LP_738            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.NC_1099           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.NC_1099           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.REG_A_776         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.REG_A_776         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C0_1061        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C0_1061        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C1_1023        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C1_1023        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C2_985         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C2_985         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C3_947         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C3_947         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C4_909         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C4_909         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C5_871         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C5_871         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C6_833         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C6_833         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C7_795         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_C7_795         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_X_1118         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.SH_X_1118         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.START_ST_1080     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.START_ST_1080     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.VOTE_757          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RX_EN ; Fall       ; FSM_RX:CU|NS.VOTE_757          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RX_EN ; Fall       ; FSM_RX:CU|NS.WAIT_ST_719       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 2.278 ; 2.278 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -2.158 ; -2.158 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 4.999 ; 4.999 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 4.627 ; 4.627 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 4.999 ; 4.999 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 4.624 ; 4.624 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 4.609 ; 4.609 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 4.387 ; 4.387 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 4.769 ; 4.769 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 4.627 ; 4.627 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 4.999 ; 4.999 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 4.624 ; 4.624 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 4.609 ; 4.609 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 4.387 ; 4.387 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 4.769 ; 4.769 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.726   ; -2.153  ; -2.034   ; 0.856   ; -1.380              ;
;  CLK             ; -3.726   ; 0.215   ; -2.034   ; 0.856   ; -1.380              ;
;  RX_EN           ; -0.621   ; -2.153  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -125.485 ; -33.597 ; -31.457  ; 0.0     ; -63.602             ;
;  CLK             ; -124.766 ; 0.000   ; -31.457  ; 0.000   ; -62.380             ;
;  RX_EN           ; -0.719   ; -33.597 ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 4.130 ; 4.130 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -2.158 ; -2.158 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 9.194 ; 9.194 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 8.467 ; 8.467 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 9.194 ; 9.194 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 6.670 ; 6.670 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 6.717 ; 6.717 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 8.482 ; 8.482 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 8.453 ; 8.453 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 8.092 ; 8.092 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 8.767 ; 8.767 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PIN_8[*]  ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  PIN_8[0] ; CLK        ; 4.627 ; 4.627 ; Rise       ; CLK             ;
;  PIN_8[1] ; CLK        ; 4.999 ; 4.999 ; Rise       ; CLK             ;
;  PIN_8[2] ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  PIN_8[3] ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  PIN_8[4] ; CLK        ; 4.624 ; 4.624 ; Rise       ; CLK             ;
;  PIN_8[5] ; CLK        ; 4.609 ; 4.609 ; Rise       ; CLK             ;
;  PIN_8[6] ; CLK        ; 4.387 ; 4.387 ; Rise       ; CLK             ;
;  PIN_8[7] ; CLK        ; 4.769 ; 4.769 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 302      ; 0        ; 0        ; 0        ;
; RX_EN      ; CLK      ; 0        ; 23       ; 0        ; 0        ;
; CLK        ; RX_EN    ; 0        ; 0        ; 43       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 302      ; 0        ; 0        ; 0        ;
; RX_EN      ; CLK      ; 0        ; 23       ; 0        ; 0        ;
; CLK        ; RX_EN    ; 0        ; 0        ; 43       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 108      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 108      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 07 12:49:58 2020
Info: Command: quartus_sta FSM_RX -c FSM_RX
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "CU|NS.LP_738|combout" is a latch
    Warning: Node "CU|NS.SH_C7_795|combout" is a latch
    Warning: Node "CU|NS.WAIT_ST_719|combout" is a latch
    Warning: Node "CU|NS.START_ST_1080|combout" is a latch
    Warning: Node "CU|NS.SH_C3_947|combout" is a latch
    Warning: Node "CU|NS.SH_C6_833|combout" is a latch
    Warning: Node "CU|NS.SH_C4_909|combout" is a latch
    Warning: Node "CU|NS.SH_C5_871|combout" is a latch
    Warning: Node "CU|NS.SH_C2_985|combout" is a latch
    Warning: Node "CU|NS.SH_C0_1061|combout" is a latch
    Warning: Node "CU|NS.SH_C1_1023|combout" is a latch
    Warning: Node "CU|NS.C6_814|combout" is a latch
    Warning: Node "CU|NS.C3_928|combout" is a latch
    Warning: Node "CU|NS.C5_852|combout" is a latch
    Warning: Node "CU|NS.C4_890|combout" is a latch
    Warning: Node "CU|NS.C1_1004|combout" is a latch
    Warning: Node "CU|NS.C0_1042|combout" is a latch
    Warning: Node "CU|NS.C2_966|combout" is a latch
    Warning: Node "CU|NS.NC_1099|combout" is a latch
    Warning: Node "CU|NS.VOTE_757|combout" is a latch
    Warning: Node "CU|NS.SH_X_1118|combout" is a latch
    Warning: Node "CU|NS.REG_A_776|combout" is a latch
    Warning: Node "CU|NS.DONE_ST_700|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'FSM_RX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
    Info: create_clock -period 1.000 -name RX_EN RX_EN
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.726
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.726      -124.766 CLK 
    Info:    -0.621        -0.719 RX_EN 
Info: Worst-case hold slack is -2.153
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.153       -33.597 RX_EN 
    Info:     0.391         0.000 CLK 
Info: Worst-case recovery slack is -2.034
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.034       -31.457 CLK 
Info: Worst-case removal slack is 1.367
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.367         0.000 CLK 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -62.380 CLK 
    Info:    -1.222        -1.222 RX_EN 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 9 output pins without output pin load capacitance assignment
    Info: Pin "DONE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIN_8[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.470
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.470       -36.485 CLK 
    Info:     0.067         0.000 RX_EN 
Info: Worst-case hold slack is -0.738
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.738       -10.817 RX_EN 
    Info:     0.215         0.000 CLK 
Info: Worst-case recovery slack is -0.482
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.482        -5.934 CLK 
Info: Worst-case removal slack is 0.856
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.856         0.000 CLK 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -62.380 CLK 
    Info:    -1.222        -1.222 RX_EN 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 280 megabytes
    Info: Processing ended: Mon Dec 07 12:50:05 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


