[38;2;150;203;89mHDUART>[0m&nbsp;G
[38;2;191;165;48mGenerate&nbsp;frequency[0m
[38;2;191;165;48mChoose&nbsp;available&nbsp;pin:[0m
&nbsp;1.&nbsp;IO[38;2;83;166;230m1[0m
&nbsp;2.&nbsp;IO[38;2;83;166;230m2[0m
&nbsp;3.&nbsp;IO[38;2;83;166;230m3[0m
&nbsp;4.&nbsp;IO[38;2;83;166;230m4[0m
&nbsp;5.&nbsp;IO[38;2;83;166;230m5[0m
&nbsp;6.&nbsp;IO[38;2;83;166;230m6[0m
&nbsp;7.&nbsp;IO[38;2;83;166;230m7[0m
&nbsp;x.&nbsp;[38;2;191;165;48mExit[0m
[38;2;150;203;89m&nbsp;>[0m&nbsp;1
[38;2;150;203;89mPeriod&nbsp;or&nbsp;frequency&nbsp;(ns,&nbsp;us,&nbsp;ms,&nbsp;Hz,&nbsp;kHz&nbsp;or&nbsp;Mhz)&nbsp;>[0m&nbsp;3.5712mhz
[38;2;191;165;48mFrequency:[0m&nbsp;[38;2;83;166;230m3.571[0mMHz&nbsp;=&nbsp;[38;2;83;166;230m3571200[0mHz&nbsp;([38;2;83;166;230m3.57[0mMHz)
[38;2;191;165;48mPeriod:[0m&nbsp;[38;2;83;166;230m280[0mns&nbsp;([38;2;83;166;230m280.02[0mns)

[38;2;191;165;48mActual&nbsp;frequency:[0m&nbsp;[38;2;83;166;230m3571428[0mHz&nbsp;([38;2;83;166;230m3.57[0mMHz)
[38;2;191;165;48mActual&nbsp;period:[0m&nbsp;[38;2;83;166;230m280[0mns&nbsp;([38;2;83;166;230m280.00[0mns)

[38;2;150;203;89mDuty&nbsp;cycle&nbsp;(%)&nbsp;>[0m&nbsp;50%
[38;2;191;165;48mDuty&nbsp;cycle:[0m&nbsp;[38;2;83;166;230m50.00[0m%&nbsp;=&nbsp;[38;2;83;166;230m140[0mns&nbsp;([38;2;83;166;230m140.00[0mns)
[38;2;191;165;48mActual&nbsp;duty&nbsp;cycle:[0m&nbsp;[38;2;83;166;230m148[0mns&nbsp;([38;2;83;166;230m148.24[0mns)
Divider:&nbsp;16,&nbsp;Period:&nbsp;34,&nbsp;Duty:&nbsp;18

[38;2;191;165;48mGenerate&nbsp;frequency:[0m&nbsp;Enabled&nbsp;on&nbsp;IO[38;2;83;166;230m1[0m
[0m
[38;2;150;203;89mHDUART>[0m&nbsp;