# 邏輯設計 CH6 - CH8

## CH6: Combinational-Circuit Building Blocks
組合電路區塊

### Muiltiplayer（多工器）
#### 簡介
##### 圖例
* [Figure 6.1. A 2-to-1 multiplexer][1]
* [Figure 6.2. A 4-to-1 multiplexer][2]
* [Using 2-to-1 multiplexers to build a 4-to-1 multiplexer.][3]
##### 特色
* 將多種輸入，經由選擇輸入的控制，挑選某一輸入進行輸出。
* `n input -> log2(n) Select Input -> 1 ouput`
* 有 n 個輸入的多工器，需要 Log2(n) 的選擇輸入（Select Input）。
* 大型多工器可以由小型多工器組成。
* 根據選擇輸入給予的值，從上至下做輸入的的輸出。
##### 範例：縱橫制交換器（Crossbar Switch）
* 某電路擁有n個輸入、k個輸出，它的功能就是提供一個能連接到「任何輸入」連接到「任何輸出」的電路，其通常被稱作一個n*Ķ縱橫制交換機。
* [Figure 6.5. A practical application of multiplexers.][4]

##### 範例：可程式交換器（Programmable Switch）
* [implementation using multiplexers][5]

#### 使用多工器的綜合邏輯功能（Synthesis of Logic Function Using Multiplexers）
* [Figure 6.7. Synthesis of a logic function using multiplexers.][6]
* [Figure 6.8. Three-input majority function.][7]
* [Figure 6.9. Three-input XOR function implemented with 2-to-1 multiplexers.][8] 
* [Figure 6.10. Three-input XOR function implemented with a 4-to-1 multiplexer.][9]
* [Figure 6.11. Three-input majority function implemented using a 2-to-1 multiplexer.][10]

#### 使用香濃表達式的綜合多工器（Multiplexer Synthesis Using Shannon’s Expansion）
* 多工器組成的邏輯功能需要一個Function，該Function是被做為選擇輸入的變數鎖分解的。因此我們可以使用香濃表達式。
* 香濃表達式可以被一個以上的變數組成。
* [Shannon’s Expansion Theorem][11]
##### 範例
* `f = w1'w3' + w1w2 + w1w3 = w1'(w3') + w1(w2+w3)`
    * [Using multiplexer][12]
* `f = w1w2 +  w1w3 + w2w3 = w1'(w2'*0+w2w3) + w1(w2'w3 + w2*1)`
    * [Implement three-input majority function using only 2-to-1 multiplexers.][13]
* `f = w2'w3+w1'w2w3'+w2w3'w4'+w1w2'w4' = w2(w1'w3+w3'w4) + w2'(w3+w1w4')`
    * [any 4-variable function can be realized with at most three 3-LUTs.][14]


### Decoder（解碼器）
#### Decoder
 * 經有多個輸入所得的結果，控制某結果的單一輸出。
 * 解碼器電路是用來解碼被編碼的資訊。一個二進位的解碼器有如Fig. 6.15，是一個擁有n個輸入2n個輸出的邏輯電路。一個時間只會有一個輸出，且每個輸出對應到一種輸入的值。
 * [Figure 6.15. An n-to-2 binary decoder.][15]
 * [Figure 6.16. A 2-to-4 decoder.][16]
 * [A 3-to-8 decoder using two 2-to-4 decoders.][17]
 * [multiplexer built using a decoder.][18]
 * [Figure 6.21. A 2m x n read-only memory (ROM) block.][19]
#### Demultiplexers（多工解碼器）
 * 定義：多工器電路的目的就是將多種 n 轉換成一種被選擇輸入所控制的輸出，而相反的，將單一輸入的資料轉換成多種輸出資料，就是多工解碼器。
 * 多工解碼器可以被解碼器組成。像是Fig 6.16的電路，即可作為一個多工解碼器。
 * 正常來說，一個 n-to-2n的解碼器電路可以做為一個 1-to-2n的多工解碼器。然後，在實踐中，解碼器電路通常是作為一個解碼器多於多工解碼器。

### Encoder（編碼器）
#### 簡介
* 編碼器的功能和編碼器相反。他將被給予的資訊進行編碼，轉換成為緊湊的格式。
* 一個二進位的編碼器，會將2^n個輸入轉換成n-bit的代碼。
* [Figure 6.23. A 4-to-2 binary encoder.][20]
#### Priority Encoders（優先編碼器）
* 在一個優先編碼器中，每個輸入都會有一個優先級別與之關聯。編碼器的輸出會選擇被觸發且擁有較高級別的輸入。當一個輸入擁有比較高的優先節別時，其他的輸入都會被忽視。

### Code Converters（代碼轉換器）
#### BCD-to-7-segment decoder（BCD轉七段顯示器解碼器）
* 它將一個BCD（二進制編碼的十進制）的數位資料轉換成可以驅動七段顯示器的資訊
* [Figure 6.25. A BCD-to-7-segment display code converter.][21]

### Arithmetic Comparison Circuits（算術比較電路）

* 考慮比較電路的設計，有兩個n-bit的未指定二進制數字輸入A和B，這個比較電路會產生三種輸出：AeqB, AgtB, AltB

##### Example:
* A = a3a2a1a0, B = b3b2b1b0
* 定義一個中間信號：i3,i2,i1,i0，ik = (ak XOR bk)'
* AeqB = i3i2i1i0
* AgtB = a3b3' + i3a2b2' + i3i2a1b1' + i3i2i1a0b0'
* AltB = (AeqB+AgtB)'
* [Example][22]
* [Figure 6.26. A four-bit comparator circuit.][23]

### ￼￼￼Assignment
* 6.1
* 6.3
* 6.5
* 6.6
* 6.9
* 6.11 (expansion in terms of w2) o 6.12
* 6.13 (expansion in terms of w2) o 6.16
* 6.29

## CH7: Flip-Flops, Registers, Counters, and A Simple Processor（正反器、暫存器、計數器、簡單處理器）
* 循序邏輯（Sequential Logic）
#### 警報器電路原理
* 良好的操作是當傳感器（Sensor）產生一個正向訊號Set，警報器（alarm）會被打開，以響應一些不良的事件。一旦警報器被觸發，就算傳感器已被歸零，他仍需保持被觸發的狀態。因此，該電路就需要一個記憶單元去記憶警報既被觸發的狀態，直到Reset的信號被觸發
* [Alarm示意圖][24]

#### Memory Element（記憶單元）
* 在本章節，我們會介紹各種可以作為記憶單元、儲存元件的電路。
* [A simple memory element][25]
* [A controlled memory element.][26]

### Basic SR Latch（基本鎖閂）
#### 定義
* 當S、R輸入都轉為0時，他會記憶原本的狀態。
* 當`S = 0，R=0`時，輸出(Qa)與返回(Qb）皆保留上一時間單位的狀態。
* 當`S = 0，R=1`時，輸出(Qa)為0，返回(Qb）為1。
* 當`S = 1，R=0`時，輸出(Qa)為1，返回(Qb）為0。
* 當`S = 1，R=1`時，輸出(Qa)為0，返回(Qb）為0。
* [Basic SR Latch][27]
#### Uncertain (Undefined) State（不確定、未定義狀態）
* 當S與R皆從為1的輸入轉換成為0的輸入時，照理說Qa與Qb應該會轉為1的狀態，但當它們都為1時，會立即強制Qa=Qb=0。如此，這裡將會在Qa=Qb=0和Qa=Qb=1之間產生震盪，如過他們通過兩個NOR Gate的延遲是相同時，這個震盪將會無限期的繼續下去。

### Gated SR Latch（SR閘鎖閂）
* 在Basic SR Latch中，我們無法控制狀態改變的時間。相反的，Gated SR Latch將只有在`clk = 1`時，會響應輸入。不然（`clk = 0`），他將會保持他的狀態。
* 為了確保對Gated SR Latch的操作是有意義的，當`Clk`從1轉換為0時，我們必須避免產生S和R接等於1的狀態。
* 因此，為了避免在實踐中產生未定義模式（`S = R = 1`），在需要Latch室友輸出時，我們必須使輸入成為互補的狀態。
* [Fig. 7.6 Gated SR latch][28]
#### Gated SR Latch with NAND Gates（使用NAND Gates組成的Gated SR Latch）
* 因為NAND Gate和AND Gate相比，可使用更少的傳輸閘組成，所以比較建議使用NAND Gates組成Gated SR Latch。
* 當然，這兩種組成的Latch的真值表是相同的。
* [Figure 7.7. Gated SR latch with NAND gates.][29]

### Gated D Latch（D閘鎖閂）
* Gated D Latch在實踐上是更加實用的。他是建立在Gated ST Latch上，但是他把輸入分別使用S、R的部分取代只有一個輸入值D。
* 這個改變是很重要的，他讓Gated D Latch不可能會有`S=R=1`的問題與麻煩。
* [Figure 7.8. Gated D Latch][30]
* 因為gated D latch的輸出是被level of the clock input 入所控制，所以他是level sensitive
的。（之後我們會在另外介紹其它被稱為邊緣觸發的Latch）。
* [level sensitive][31]
#### Effects of Propagation Delays（傳播延遲的影響）
* 在前面的討論我們忽略的傳播延遲的影響。在實踐電路中，必須把這些延遲考慮在內。
* 設計師必須確保當Clk信號臨界變化發生時，D信號是穩定的。
* Setup Time (tsu):
    * D信號在Clk信號下降邊緣前必須穩定的最小時間。
* Hold Time (th):
    * D信號在Clk信號下降邊緣後，必須保持穩定的最小時間
* [示意圖][32]

### Master-Slave D Flip-Flop（主僕式邊緣觸發D型正反器）
 * 在level-sensitive的Latch中，當時clk信號啓動時，Latch的狀態會根據輸入信號的值不斷的改變。現在我們需要怡個儲存單元可以使他們改變狀態的次數在一個時間週期中不超過一次。
#### Master-Slave D Flip-Flop（主僕式D型正反器）
* 術語「正反器」表示有一個儲存單元，在clk控制信號在邊緣時，改變正反器的輸出狀態。
* 我們使用「> 」記號去表示正反器響應clk的「啟動邊緣」。啟動上昇或下降邊緣取決於inv的位置。
* [7.4.1 Master-Slave D Flip-Flop][33]

#### Edge-Triggered D Flip-Flop
* 有一種不同的電路但是也能完成如主僕式D型正反器的功能，它叫做邊緣觸發D型正反器。他只需要六個NAND Gate即可組成上昇邊緣觸發正反器。。
* 類似的電路遊NOR Gate組成，就是下降邊緣觸發正反器。
* [Edge-triggered D flip-flop][34]

#### Level-Sensitive vs. Edge-Triggered Storage Elements
* [Level-Sensitive vs. Edge-Triggered Storage Elements][35]

#### D Flip-Flops with Clear and Preset（D型正反器與清除和前置）
* 強制D型正反器擁有一個可知可行的初始狀態是非常重要的。
* Clear： 將D型正反器轉為0
* Preset：將D型正反器轉為1
* 提示：我們不能在同時間強制D型正反器Clear和Preset
* [D Flip-Flops with Clear and Preset][36]

#### Asynchronous Clear vs. Synchronous Clear（非同步清除與同步清除）
* 異步清除：不論時鐘訊號輸入的值，直接清除觸發器。
* 同步清除：會考慮在時鐘的有效邊緣去清除觸發器。如圖。
* [Synchronous Clear][37]

### T Flip-Flop（T型正反器）
* D型正反器是一個多種用途的儲存單元。它可以是一種不種不同用途的儲存單元。
* T型正反器：回饋連接使輸入信號D同等於在T控制下的Q或Q'
* T型正反器從當他為1時會有的切換的電路行為而名。
* [7.5 T Flip-Flop][38]

### JK Flip-Flop （JK正反器）
* 取代T型正反器單一的輸入T，我們使用輸入J、K，使得輸入`D = JQ' + K'Q`
* 他擁有SR正反器和T型正反器有用的功能與行為。他像是SR正反器，即J=S、K=R。但是當`J = K = 1`時，他就表現得如同T型正反器一般。
* [JK Flip-Flop][39]

### Summary of Terminology（術語總匯）
* Latch（鎖閂）：可以儲存1-bit的資訊。被設定為1時使用S輸入、被設定0時使用Ｒ輸入。
    * Basic Latch（基本鎖閂）：
    * Gated Latch（閘鎖閂）
        * Gated SR Latch（SR閘鎖閂）
        * Gated D Latch（D型閘鎖閂）
* Flip-flop（正反器）：有一個基於閘鎖閂的儲存單元，可使他輸出狀態只有在時鐘邊緣時被改變。
    * Edge-triggered flip-flop（邊緣處發正反器）
    * Master-slave flip-flop（主僕式正反器）

#### Summary
* [flip-flip true table][40]

### Registers（暫存器）
* 暫存器
    * 1個正反器可以儲存1 bit的資料，n個正反器則可以儲存n bit的資料，也可以作為n-bit number。我們會稱為這些正反器為暫存器。
* 移位暫存器
    * 暫存器提供他的資料進行移位的功能，即被稱為移位暫存器。
    * 資料bit在移位暫存器中是以串行的方式讀取。每個正反器的內容會在每個時鐘上昇邊緣傳遞給下一個正反器。
* [Right shift register][41]
* [shift register time table][42]

#### 7.8.2 Parallel-Access Shift Register
* Serial Transfer（串行傳輸）: 在單一時間使用一條線路傳輸1 bit。
* Parallel Transfer（平行傳輸）: 在單一時間使用多條線路傳輸所有bit。
* [Fig. 7.19 shows a 4-bit shift register that allows the parallel access.][43]

### Counters（計數器）
* 計數計電路在數位系統中有許多用途，像是：
    * 計算某事件出現的次數
    * 在一個系統中產生時間間隔控制各項任務。
    * 跟蹤特定事件之間經過的時間
    * 以此類推。
* 計數計可以使用加法器和減法器組成，但是我們可以使用更簡單的電路，使它的成本更低。我們將展示如何使用T型正反器和D型正反器設計計數器。

#### 7.9.1 Asynchronous Counters（異步計數器）
* 以T型正反器製作的向上計數器
    * 只有第一個正反器直接響應時鐘信號，我們會說該正反器是同步時鐘的。但是其他的正反器是有額外的延遲的。
    * 當計數等於3時，夏怡個時鐘暫停會造成計數成為4。這種行為類似RCA漣漪波進位，我們會稱這個計數器為異步計數器，或是漣波計數器。
    * [Figure 7.20. A three-bit up-counter.][44]
* 以T型正反器製作的向下計數器
    * [Figure 7.21. A three-bit down-counter.][45]

#### 7.9.2 Synchronous Counters（同步計數器）
* 異步計數器是簡單的，但是他的速度不快。我們可以透過同時傳遞時鐘訊號給所有正反器以建立更快的計數器，也就是同步計數器。
* 觀察這個特徵，他會：
    * Q0 再每個時鐘週期改變
    * Q1 只有在`Q0=1`時會改變。
    * Q2 只有在`Q0=Q1=1`時會改變。
* 因此，如果我們使用T型正反器去實作計數器，輸入T就會被定義為：
    * T0 = 1
    * T1 = Q0
    * T2 = Q0Q1
    * T3 = Q0Q1Q2
    * Tn = =Q0Q1...Qn-1
* [Table 7.1. Derivation of the synchronous up-counter.][46]
* [4-bit synchronous up-counter with T flip-flopslops][47]
* [4-bit synchronous up-counter with Enable and Clear Capability][48]
* [A four-bit counter with D flip-flop][49]
* [A counter with parallel-load capability][50]

### Reset Synchronization（重置同步）
#### Synchronous reset（同步重置）
* 我們對於在計數過程中將計數歸零是有興趣的。
* 例如，假設我們要去設計一個六進制的計數器，那我們就必須辨識當計數到達5時，去重設計數器（歸零）。
* 計數器的平行讀取功能可以用在當計數到達5時，去重設他的內容。因為計數器在啟動時鐘邊緣時被重設，我們可以說這類型計數器為同步重置。
* [A modulo-6 counter with synchronous reset.][51]

#### Asynchronous Reset（異步重置）
* 考量到使用單獨正反器的清除功能而不是平行讀取的方式的可能性。
* 有一個困難會在當技術等於5時產生。正反器會在NAND Gate被偵測為5時，在很短的時間被清除為0。時間相依在電路裡Gate的延遲，但不是在時鐘上。我們稱這個為異步重置。
* [A modulo-6 counter with asynchronous reset.][52]

### Other Type of Counters（其他類型計數器）
* [BCD Counter][53]
* [Ring Counter Start][54]
* [Johnson Counter][55]

### Assignment
* 7.5 (using T-FF)
* 7.6
* 7.7
* 7.8
* 7.9
* 7.15
* 7.16
* 7.17
* 7.18
* 7.34

## CH8: Synchronous Sequential Circuits（同步時序電路）
### Introduction
#### Combinational Circuit（組合邏輯電路）
* 輸出只相依當時的輸入

#### Sequential Circuit（時序電路）
* 輸出不止相依當時的輸入，也相依過去電路的行為。
* Sequential Circuit
    * Synchronous Sequential Circuit（同步時序電路）
        * 有時鐘訊號去控制時序電路的操作
    * Asynchronous Sequential Circuit（異步時序電路）
        * 沒有時鐘訊號。第九章範圍，本章不介紹
* Sequential Circuit Type
    * Moore Type：下圖無紅線的電路，以Edward Moore為名。
    * Mealy Type：下圖有紅線的電路，以George Mealy為名。
    * [The general form of a sequential circuit][56]

### Basic Design（基本設計）
* 「時序電路」又稱為「有限狀態機（finite state machines，FSMs）」，作為在技術文件中較正式的名稱。

#### Circuit Specification（電路規格）
* 有一個輸入 w 和一個輸出 z 。
* 電路的所有改變都發生在時鐘信號的上昇邊緣
* 如果連續兩個時鐘週期輸入w都為1，則輸出z為1，反之則為0。
* [Sequences of input and output signals.][57]

#### State Diagram（狀態圖）
* 設計FSMs的第一步，就是確認需要多少狀態以及哪種轉換是可從某狀態轉移到另外一個狀態的。
* 這個任務是沒有固定程序的。設計者必須謹慎的思考如何完成狀態機。
* 一個比較好的開始方式，是選擇一個特別的狀態作為初始狀態，這個狀態通常是電源被打開或是重置信號比啟動後，電路第一個進入的狀態。
* [FSMs State Diagram][58]

#### State Table（狀態表）
* 雖然狀態圖已經算是簡單明白的，但為了繼續組成電路，我們會將它轉換為有狀態圖資訊且更方便的表格形式。
* [State Table][59]

#### State Assignment（狀態分配）
* 當在實現一個邏輯電路的時候，每個狀態會用特定的變數（值的組合）來表示。
* 每個狀態變數都能以正反器的形式實現。
* 因為有三個狀態必須被實現，所以會有兩個狀態變數，並使這些變數為y1、y2。
* 從這個狀態圖的規格，輸出只有被電路當前的狀態決定，因此這是個Moore Type的電路。
* [Moore Type Circuit][60]

#### State-Assigned Table（狀態分配表）
* Y1, Y2 被稱為next-state variables（下次狀態變數）
* y1, y2 被稱為present-state variables（當前狀態變數）
* 為了產生需要的真值表，我們指定 y1, y2 變數的具體估值給每個狀態。
* 一個可能的方式就是，使狀態A, B, C以 `y2y1 = 00, 01, 10` 來表示。第四個估值`y2y1 = 11`在這個案例下是不被需要的。
* 這種表個我們就稱為state-assigned table（狀態分配表）。
* [state-assigned table][61]

#### Choice of FF and Derivation of Next-State and Output Expressions（正反器的選擇與下次狀態和輸出的推演）
* 首先我們必須選擇一種將在電路中使用的正反器。由於在這個案例中，Y1和Y2的值是透過簡單的時鐘進入正反器，成為新的值y1和y2，所以最直接的選擇就是D型正反器。

##### Derivation of next-state and output expressions
* [Derivation of next-state and output expressions][62]

##### Final implementation
* [Final implementation][63]

#### Timing Diagram
* [Timing Diagram][64]

#### Summary of Design Steps
1. 取得所需電路的規格
2. 建立狀態圖。好壞與否取決於設計者的經驗。
3. 透過狀態圖建立狀態表。
4. 將狀態的數量最小化。（我們會在稍後討論）
5. 決定狀態變數的數量，進行狀態分配。
6. 選擇正反器的類型，以及下次狀態和輸出邏輯表達式的推演。
7. 實現電路。

#### Example
* [specification of the desired circuit][65]
* [State Diagram and State Table][66]
* [State Assigned Table & Next-State Expression][67]
* [Final implementation][68]

### State-Assignment Problem（狀態分配問題）
* [State-Assignment Problem][69]
* 我們很長去尋找巨型路徑最好的狀態分配，嘗試所有狀態分配的可能性是不實用的，因為狀態分配的可能數量是非常巨大的。

#### 8.2.1 One-Hot Encoding（單熱編碼）
* 另一種狀態分配的方式
* 另一種有趣的可能性是用與狀態一樣多的變數。在這個方法，每個狀態的狀態變數只有會一個1其他都為0。這個值為1的變數就是所謂的「Hot」，這個方法被稱為One-Hot Encoding。
* [Example-1][70]
* 這個表達式並沒有比Fig.8.16的狀態分配還要簡單。雖然在這個案子裡，One-Hot 分配並不是有利的，但是在許多案子中，這個方式是優雅的。
* [Example-2][71]
* 這個表達式比之前導出的要簡單了，但是比之前只需要兩個正反器，這個卻要四個。
* 有個對於one-hot狀態分配來說很重要的特徵，就是常用來簡化輸出表達式，然後再用最小的狀態變數做分配。簡單的輸出可以導出更快的電路。

### Mealy State Model（Mealy狀態模型）
* 如同早期定義的，Mealy-type狀態機的輸出值是產生在電路狀態和當前輸入得值。這在設計時續電路時，提供額外的靈活性。
* 例如：
    * 假設現有個輸出z應該在時鐘週期於第二個w=1被偵測時等於1。
    * [時間狀態表][72]
    * [狀態圖][73]
    * [狀態圖轉狀態表與狀態分配表][74]
    * [實作電路與時間表][75]
* Mealy-type狀態機更強大的靈活型常用來實現更簡單的電路。
* 要怎麼將Mealy-type狀態機轉換成Moore-type狀態機？
    * [示範][76]：再接一個D型正反器
    * [Exmaple][77]
### Serial Adder Example（串行加法器範例）
* 平行增加兩個n-bit數字
    * RCA：簡單但緩慢
    * CLA：快速但昂貴
* 如果速度不是非常重要，一個經濟有效的選項是使用一次可以增加一對bits的串行加法器
* [Serial Adder][78]
    * 串行加法器是一個電路將使用可以在一個時間週期處理一對bit的串行加法。處理器會在開始時把bits a0 和 b0加起來。在下一個時間週期，bits a1 和 b1將會被加起來，包括從bit位置0的進位的可能，以此類推。
    
#### Mealy-Type FSM for Serial Adder
* [State Diagram][79]
    * 這裡需要兩個狀態：讓G和H1分別表示進位（carry-in）是0和1的值。
* [State Table and State Assigned Table][80]
* [Logic Expression and Final Implementation][81]
    * 分配將引導下次狀態與輸出的方程式：[equations][82]
    * 比較這些表達式和那些使用全加器的表答式（Section 5.2, pp255），很明顯的y是carry-in，T是carry-out，s是全加器的總和。

#### Moore-Type FSM for Serial Adder
* [State Diagram][83]
    * 在Moore-type狀態機，輸出紙相依當前的狀態。因此狀態G和H都有可能產生兩種不同的輸出，所以我們分割將G和H都分割成兩種狀態。
    * 使用G0與G1取代G去表示carry-in為0，總和分別是0或1。H亦同。
* [State Table and State Assigned Table][84]
* [Logic Expression and Final Implementation][85]
    
### State Minimization（最小化狀態）
* 當設計者在設計更複雜的狀態機時，在最初的嘗試時都很有可能都會設計比實際所需要的狀態還要多。
* 如果狀態機狀態的數量可以減少，在最初設計裡的某些狀態必須相等於其他有相同行為的狀態。

####  Partitioning Minimization Procedure
##### Definition 8.1
如果在每個可能輸入的序列，有兩個狀態名為Si和Sj都被說是相等的，無論Si或Sj誰是初始狀態，相同的輸出序列都將會被產生。

* 通常去定義哪些狀態是不一樣的會比定義哪些狀態是一樣的要簡單得多。
* 將狀態機的狀態分為一個集合，然後將絕對不可能是等價的狀態從原本的組別分開獨立成為一個子集。

##### Definition 8.2
一個由一或多個區塊組成的分區，裏面每個區塊裡的狀態的子集是可能相等的
，但一個已經給定區塊的狀態，是絕對不可能與其他區塊的狀態相等的。

##### Basic Terms（基本術語）
假設狀態機有單一輸入w：

* 0-successor：如果`w = 0`，狀態轉換就是`Si -> Su`，我們稱呼Su為Si的0-successor。
* 1-successor：如果`w = 1`，狀態轉換就是`Si -> Sv`，我們稱呼Sv為Si的1-successor。
* k-successor： 如果狀態機有多重輸入，k代表所有可能的輸入組合。

#### Partitioning Procedure
* 將所有狀態假設是相等的。這將會形成一個初始分區P1，裡面的所有狀態都在同一個區塊。
* 劃分一個分區P2，裡面輸出相同的狀態劃分在同一個區塊。
* 在劃分一個新的分區，去測試每個區塊裡的狀態的k-successors是否被包含在同一區塊。 那些k-successors不一樣的狀態是不能在同一個區塊的。
* 這個程序機會在新的分區和前一個分區相同的時候結束。這樣所有在同一個區塊的狀態都是相等的。
* Example
    * [Example 8.5][86]
    * [Example 8.6][87]

#### 8.6.2 Incompletely Specified FSMs
* 當在狀態表中的所有條目都被指定時，這個類型的有限狀態機被說是完成指定的 (Fig. 8.51)。
* 如果為指定的狀態表中有一個或多個條目，對應於don’t-care的條件，那有限狀態機被說是未完全指定的。
* 一般來說，當涉及不完全指定的有限狀態機，如Example 8.7 的分區方案是用處不大。
* Example 8.7 [\[0\]][88] [\[1\]][89] [\[2\]][90]

* 最後，一件很重要的事：去減少狀態機裡狀態的數量將不一定會導致一個簡單的實現。
* 有趣的是，Section 8.2所討論的狀態分配的效果，在實作上可能比狀態最小化在簡易性上有更好的影響。

### Design of a Counter Using the Sequential Circuit Approach（使用時序電路設計計數器）
* 計數器的規格是：
    * 計算數列是0, 1, 2, ..., 6, 7, 0, 1, ....
    * 有一個輸入信號w。信號的值在每個時鐘週期時都是需要被考慮的。如果`w = 0`，當前計數保持相同的數字；若是`w = 1`，計數將會增加。
* 我們會先展示一個經典手工的方法來設計計數器，以說明設計過程的基本概念。

#### 8.7.1 State Diagram and State Table
* [State Diagram and State Table][91]

#### 8.7.2 State Assignment
* 在設計的最後步驟裡，我們將選擇正反器的型號以及導出控制正反器輸入的表達式。最直接的選擇就是使用D型正反器。我們追求優先推行這種方式。然後再展示使用JK正反器的變體。
* [State Assignment][92]

#### ￼8.7.3 Implementation Using D-Type Flip-Flops
* [展示圖一][93]
* [展示圖二][94]

#### 8.7.4 Implementation Using JK-Type Flip-Flops
* JK正反器擁有SR正反器以及T型正反器的行為，是非常好用的方式。
* [展示圖一][95]
* [展示圖二][96]
* [展示圖三][97]

#### 8.7.5 Example--A Different Counter
* [展示圖][98]

### FSM as an Arbiter Circuit（用FSM作為仲裁者電路）
* 仲裁器的目的是通過各種裝置控制一個給定系統中共享資源的存取。一次只有一個裝置可以存取資源。
* 每個裝置提供一個輸入給狀態機，稱為request，狀態機產生一個另一個輸出給每個裝置，稱為grant。
* 裝置需要透過判斷它的request信號去使用資源。每當共享資源還沒準備好被使用時，仲裁者狀態機 會考慮所有活動中的requests。
* 基於優先權格式，它會選擇其中一個requesting的裝置，並判斷他的grant信號。當裝置已經完成資源的使用，他會取消他的request信號。
* [示意圖一][99]
* [示意圖二][100]

### Analysis of Synchronous Sequential Circuit（同步時序電路分析）
* 除了知道如何設計一個同步時序電路，設計者也必須能夠分析已經存在電路的行為。
* 分析任務比合成任務要簡單得多。
* [Example 8.8 (D-type FF)][101]
* [Example 8.9 (JK-type FF)][102]
* [Example 8.10 (Mixed FF)][103]

### Assignment
* 8.1*
* 8.2
* 8.3
* 8.5
* 8.6
* 8.9 (Hint: k=w1w2., and using D-FF)
* 8.15* (you have to illustrate the process)
* 8.7
* 8.8
* 8.17
* 8.18
* 8.19
* 8.20 
* 8.21 
* 8.22
* 8.25
* 8.26


----------


  [1]: https://lh6.googleusercontent.com/-IpEkAfk-PFY/UtDZZdbI7lI/AAAAAAAAJC4/2GU6Aj3xd7Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.38.19.png "Figure 6.1. A 2-to-1 multiplexer"
  [2]: https://lh6.googleusercontent.com/-2Q4CmOdzZWA/UtDZo3aaZPI/AAAAAAAAJDI/gYx9BXPBKLU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.41.34.png "Figure 6.2. A 4-to-1 multiplexer."
  [3]: https://lh5.googleusercontent.com/-UbKSlpGZ2eo/UtDeYjyqQQI/AAAAAAAAJEA/uhXR2ubsy_Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.01.42.png "Using 2-to-1 multiplexers to build a 4-to-1 multiplexer."
  [4]: https://lh5.googleusercontent.com/-X9zhp36E1jk/UtDepRSHwvI/AAAAAAAAJEU/C0TBbry6mFc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.02.43.png "Figure 6.5. A practical application of multiplexers."
  [5]: https://lh5.googleusercontent.com/-AsMxfvikMwU/UtDe57RNv_I/AAAAAAAAJEo/BBseSlYB9Ik/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.03.53.png "mplementation using multiplexers"
  [6]: https://lh4.googleusercontent.com/-dWxkUB9DUic/UtDdq46o_1I/AAAAAAAAJDk/kbZmldeSJMA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.58.29.png "Figure 6.7. Synthesis of a logic function using multiplexers."
  [7]: https://lh4.googleusercontent.com/-0rPbFJ_jZuo/UtDfOz_w6RI/AAAAAAAAJFE/vtqFQxLHQPc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.05.20.png "Figure 6.8. Three-input majority function."
  [8]: https://lh6.googleusercontent.com/-RNsLSKKRMos/UtDfbw-K7yI/AAAAAAAAJFQ/NA5aCVQP_z4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.06.16.png "Figure 6.9. Three-input XOR function implemented with 2-to-1 multiplexers."
  [9]: https://lh4.googleusercontent.com/-shDSMJZLnPQ/UtDf6WUGvWI/AAAAAAAAJFk/YqlvVo5iNiY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.08.17.png "Figure 6.10. Three-input XOR function implemented with a 4-to-1 multiplexer."
  [10]: https://lh6.googleusercontent.com/-nAgxwUYPy4A/UtDhwpnHzyI/AAAAAAAAJGI/VLDInjsS3LU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.14.16.png "Figure 6.11. Three-input majority function implemented using a 2-to-1 multiplexer."
  [11]: https://lh5.googleusercontent.com/-21cl0JJKmJw/UtDih4mlCwI/AAAAAAAAJGc/Bt3SNkycwFQ/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.19.24.png "Shannon’s Expansion Theorem"
  [12]: https://lh6.googleusercontent.com/-9Cfx6YZ3MQU/UtDmtGSp5EI/AAAAAAAAJHg/_O6wZzmUhUc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.37.13.png "Using multiplexer"
  [13]: https://lh6.googleusercontent.com/-UrVBpI6V8_g/UtDmjX3wCUI/AAAAAAAAJHM/7xfMQHimhE0/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.36.36.png "Implement three-input majority function using only 2-to-1 multiplexers."
  [14]: https://lh5.googleusercontent.com/-t_zkVXdX8Ow/UtDmY9qNAAI/AAAAAAAAJG0/DX3cweTGzds/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.35.34.png "any 4-variable function can be realized with at most three 3-LUTs."
  [15]: https://lh6.googleusercontent.com/-d-3gMB-h0Cw/UtDo41MS9OI/AAAAAAAAJIM/2KxMdQdXQMs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.46.17.png "each output corresponds to one valuation of the inputs."
  [16]: https://lh5.googleusercontent.com/-ZTnjRql6DmU/UtDpDYlzPHI/AAAAAAAAJIk/vtkujoJtntk/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.47.19.png "Figure 6.16. A 2-to-4 decoder"
  [17]: https://lh6.googleusercontent.com/-EJygAY6pvJ8/UtDrq8_yniI/AAAAAAAAJI4/6VxpWESzrrc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.58.08.png "A 3-to-8 decoder using two 2-to-4 decoders."
  [18]: https://lh4.googleusercontent.com/--6ZEtuFpPY8/UtD0hYr2sMI/AAAAAAAAJJQ/kSSuRCdtp5c/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.34.16.png "multiplexer built using a decoder."
  [19]: https://lh6.googleusercontent.com/-5dkRnPX35Oo/UtD1QqHbBfI/AAAAAAAAJJk/nQTOcVe38hs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.39.04.png "Figure 6.21. A 2m x n read-only memory &#40;ROM&#41; block."
  [20]: https://lh5.googleusercontent.com/-A80RmtJv2lA/UtD4-88lI5I/AAAAAAAAJJ8/LhclxmUBHJ0/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.55.03.png "Figure 6.23. A 4-to-2 binary encoder."
  [21]: https://lh5.googleusercontent.com/-F5hBrqN2e_s/UtD69lfyWMI/AAAAAAAAJKU/ZB2FfAqZtaY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.03.20.png "Figure 6.25. A BCD-to-7-segment display code converter."
  [22]: https://lh4.googleusercontent.com/-HMrsrAH5arY/UtD8rAgnF6I/AAAAAAAAJKw/F25ePnL8Z_c/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.10.48.png "Example"
  [23]: https://lh5.googleusercontent.com/-7QbM0NgpdO0/UtD819h1IaI/AAAAAAAAJLA/_eZQLFiK9-Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.11.44.png "Figure 6.26. A four-bit comparator circuit."
  [24]: https://lh5.googleusercontent.com/-yOUUB4ZVMR0/UtEAuzm4ihI/AAAAAAAAJLY/KQRG-gjdG0o/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.28.16.png "Alarm"
  [25]: https://lh6.googleusercontent.com/-H4D1mNdgSxI/UtEB59VpavI/AAAAAAAAJLw/WHv1zcoEY1Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.33.21.png "A simple memory element"
  [26]: https://lh3.googleusercontent.com/-K5VIgVAeoYI/UtECvjMPGaI/AAAAAAAAJME/W4iUTlBS2Xw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.36.55.png "A controlled memory element."
  [27]: https://lh6.googleusercontent.com/-QNcLSnkwT-0/UtEDnLikzUI/AAAAAAAAJMY/1zC2Bbe8gdE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.40.27.png "Basic SR Latch"
  [28]: https://lh4.googleusercontent.com/-6Ttt8Ospb7c/UtEJNHjSf-I/AAAAAAAAJMw/MwFaVSOU0Vs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25885.04.12.png "Fig. 7.6 Gated SR latch"
  [29]: https://lh6.googleusercontent.com/-R2UevFdf7BY/UtELnHi0tJI/AAAAAAAAJNI/3qgnBD5490s/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25885.14.47.png "Figure 7.7. Gated SR latch with NAND gates."
  [30]: https://lh4.googleusercontent.com/-JfS8FklD1uY/UtE14o5EC_I/AAAAAAAAJN8/SXTWh3UBuGA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.14.15.png "Figure 7.8. Gated D Latch"
  [31]: https://lh3.googleusercontent.com/-9CJ2SCPHFwY/UtE28WdEtKI/AAAAAAAAJOI/cX1K6TDzoXw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.19.34.png "level sensitive"
  [32]: https://lh4.googleusercontent.com/-VhQTK8_K0hw/UtE5CGUuW8I/AAAAAAAAJOg/gT71l_yjTrs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.27.27.png "tsu and th"
  [33]: https://lh6.googleusercontent.com/-0yQ6Kas7llM/UtE83a4j89I/AAAAAAAAJO4/6uUVuZs3hyo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.44.44.png "7.4.1 Master-Slave D Flip-Flop"
  [34]: https://lh3.googleusercontent.com/-P7Khed3sOFA/UtE_fG757bI/AAAAAAAAJPQ/bPm3wNfKkjc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.55.58.png "edge-triggered D flip-flop"
  [35]: https://lh5.googleusercontent.com/-LFpl4YfdD9M/UtFAw5PQ1sI/AAAAAAAAJPo/EIu9-11M1bo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.01.38.png "Level-Sensitive vs. Edge-Triggered Storage Elements"
  [36]: https://lh4.googleusercontent.com/-sYG62x_3GVQ/UtFDAdCZSmI/AAAAAAAAJQA/80-q4URqtoI/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.05.39.png "D Flip-Flops with Clear and Preset"
  [37]: https://lh6.googleusercontent.com/-iy8vsR7up5U/UtFFMhu-YeI/AAAAAAAAJQY/ZpOyl8_3Unc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.20.26.png "Synchronous Clear"
  [38]: https://lh4.googleusercontent.com/-gT3oMzn_2iw/UtFISeTxeUI/AAAAAAAAJQw/NL7yfqhqjok/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.29.47.png "7.5 T Flip-Flop"
  [39]: https://lh6.googleusercontent.com/-BHEipil-ujg/UtFJtjnuW_I/AAAAAAAAJRU/60QvJ-sjimM/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.39.37.png "JK Flip-Flop"
  [40]: https://lh4.googleusercontent.com/-ruKqXVDA6A0/UtFLXj_w7BI/AAAAAAAAJRs/a29X9xqSuPY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.46.34.png "flip-flip true table"
  [41]: https://lh6.googleusercontent.com/-MK1oJQUsAAo/UtFNXLuk7-I/AAAAAAAAJSE/F4qW7D3xCFQ/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.55.15.png "Right shift register"
  [42]: https://lh3.googleusercontent.com/-8F4Y6kLvk-M/UtFN1jhLuoI/AAAAAAAAJS0/qQmNuhbc_-Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.56.03.png "shift register time table"
  [43]: https://lh4.googleusercontent.com/-zKt2KqDaT_k/UtFOiq7sChI/AAAAAAAAJTM/JJf135lO0eU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.00.14.png "Fig. 7.19 shows a 4-bit shift register that allows the parallel access."
  [44]: https://lh3.googleusercontent.com/-QJinAIujmoU/UtFTgHcFhnI/AAAAAAAAJTk/q2TIjGTFf5s/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.21.29.png "Figure 7.20. A three-bit up-counter."
  [45]: https://lh3.googleusercontent.com/-YcNbAwc5l4E/UtFTtMaB34I/AAAAAAAAJT4/OoQlc65MRuo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.22.25.png "Figure 7.21. A three-bit down-counter."
  [46]: https://lh5.googleusercontent.com/-Q4vvqvxoies/UtFU78S0BrI/AAAAAAAAJUQ/9rIXpVHDsjg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.27.28.png "Table 7.1. Derivation of the synchronous up-counter."
  [47]: https://lh4.googleusercontent.com/-AdfLh46aF1k/UtFVTq9QMyI/AAAAAAAAJUw/KankQLWffhs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.19.png "􏰀 4-bit synchronous up-counter with T flip-flops"
  [48]: https://lh6.googleusercontent.com/-QgWM6NuM3ps/UtFVhx0N8NI/AAAAAAAAJVM/I3HU0HipgO8/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.27.png "4-bit synchronous up-counter with Enable and Clear Capability"
  [49]: https://lh3.googleusercontent.com/-hfymxxsh0Gg/UtFVp5NuAlI/AAAAAAAAJVg/O2egKfR8f8w/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.40.png "A four-bit counter with D flip-flop"
  [50]: https://lh5.googleusercontent.com/-5SvGeqULiFM/UtFV0BgHXcI/AAAAAAAAJV0/us64p4eBQDg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.40.png "A counter with parallel-load capability"
  [51]: https://lh6.googleusercontent.com/-tROcyOaJq88/UtFYXTfTQMI/AAAAAAAAJWU/mQ5ZZHyk6JA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.42.17.png "A modulo-6 counter with synchronous reset."
  [52]: https://lh4.googleusercontent.com/-r1VH7E6GsBg/UtFaM_XHYnI/AAAAAAAAJWk/CKup9cWKV_k/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.49.59.png "A modulo-6 counter with asynchronous reset."
  [53]: https://lh6.googleusercontent.com/-9leVMqqoFlU/UtFadc5DWqI/AAAAAAAAJW4/_kVFwFcNfzc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "BCD Counter"
  [54]: https://lh6.googleusercontent.com/-2T6Ewrx1HmE/UtFajZDf-hI/AAAAAAAAJXM/mnaOd5tbSjM/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "Ring Counter Start"
  [55]: https://lh6.googleusercontent.com/-NN0xWEDomeU/UtFaqDv4SFI/AAAAAAAAJXg/dn21mB4UxJc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "Johnson Counter"
  [56]: https://lh3.googleusercontent.com/-kIBk8jqzhdQ/UtJXNAcwwiI/AAAAAAAAJYw/bFoRGo1bmSA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25884.48.40.png "The general form of a sequential circuit"
  [57]: https://lh4.googleusercontent.com/-36zDNVSsbow/UtJY_BRdiuI/AAAAAAAAJZI/DHfQJvJ8N_4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25884.57.13.png "Sequences of input and output signals."
  [58]: https://lh5.googleusercontent.com/-5mXrdIrpMeg/UtJagBu2jiI/AAAAAAAAJZg/HjQ4a19Q7yU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.03.32.png "FSMs State Diagram"
  [59]: https://lh5.googleusercontent.com/-Rw4tjU13d6k/UtJbKF6iCVI/AAAAAAAAJZ0/0XudHVGv6LE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.06.29.png "State Table"
  [60]: https://lh5.googleusercontent.com/--V9KA1hL0L0/UtJc1isQHDI/AAAAAAAAJaM/1kdZMptReuE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.13.10.png "Moore Type Circuit"
  [61]: https://lh3.googleusercontent.com/-e2OxLN7TkZg/UtJfIO6wwNI/AAAAAAAAJak/Y8zq9H0ED-g/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.23.20.png "state-assigned table"
  [62]: https://lh4.googleusercontent.com/-g1ckc1wZlnI/UtJhh_sGa0I/AAAAAAAAJa8/yxfHIoEvO88/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.33.35.png "Derivation of next-state and output expressions"
  [63]: https://lh3.googleusercontent.com/-aZKhy7wUKOo/UtJhrC-Uc1I/AAAAAAAAJbQ/w67VoJWjlNc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.33.35.png "Final implementation"
  [64]: https://lh4.googleusercontent.com/-e_ojDrK7zbE/UtJjLm1rNVI/AAAAAAAAJbo/J75N01Vprzw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.40.34.png "Timing Diagram"
  [65]: https://lh4.googleusercontent.com/-iOQ7_oPUncI/UtJkb7wKnHI/AAAAAAAAJcA/E2rGpRAPlwI/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.45.35.png "specification of the desired circuit"
  [66]: https://lh4.googleusercontent.com/-avvBSxbbuBQ/UtJkpaWsJfI/AAAAAAAAJco/wGgkXsNh1N8/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.45.39.png "State Diagram and State Table"
  [67]: https://lh6.googleusercontent.com/-C-B1pB6PxRs/UtJkjs3NNpI/AAAAAAAAJcU/7kal98gtzSY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-12+%25E4%25B8%258B%25E5%258D%25885.45.46.png "State Assigned Table & Next-State Expression"
  [68]: https://lh3.googleusercontent.com/-bkxmOvdJspM/UtURT4-65OI/AAAAAAAAJf0/GUECt93f7Uk/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25886.27.18.png "Final implementation"
  [69]: https://lh3.googleusercontent.com/-YIWiIGMRGpE/UtUaiRgkliI/AAAAAAAAJgQ/5QJgWEYHjcU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.07.30.png "State-Assignment Problem"
  [70]: https://lh4.googleusercontent.com/-L3rI9E3WFEE/UtUfGC1SxeI/AAAAAAAAJgo/2nu-aVh1K-M/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.27.06.png "example"
  [71]: https://lh5.googleusercontent.com/-p2L3XWAHirs/UtUgApe9GZI/AAAAAAAAJg8/egqcBB-7kvA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.30.59.png "Example-2"
  [72]: https://lh4.googleusercontent.com/-YJSTDMluZZ0/UtUhvGNKAMI/AAAAAAAAJhU/19AsL-EE-n4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.37.46.png "time t able"
  [73]: https://lh4.googleusercontent.com/-dR1_IMPmGOU/UtUh88xXf7I/AAAAAAAAJho/dFt2sJGGPvc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.38.47.png "state Diagram"
  [74]: https://lh4.googleusercontent.com/-X0cVValrK6c/UtUiMO6Ky8I/AAAAAAAAJh8/ic1AVIBiE7s/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.39.56.png "狀態圖轉狀態表與狀態分配表"
  [75]: https://lh3.googleusercontent.com/-aHyN-MfhtJs/UtUiWlLnItI/AAAAAAAAJiQ/ZJ0RYhcFuUw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.40.44.png "實作電路與時間表"
  [76]: https://lh6.googleusercontent.com/-z703-s8vXog/UtUlJRHvXMI/AAAAAAAAJio/1XoLsNM4cfE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.51.44.png "示範"
  [77]: https://lh6.googleusercontent.com/-jMcwFjVLNmI/UtUllsI2-6I/AAAAAAAAJi8/CpFGI58NRmg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.54.47.png "Example"
  [78]: https://lh3.googleusercontent.com/-iuRItHf5y44/UtUmhA5JJ2I/AAAAAAAAJjU/eNbWiBByW-U/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25887.58.35.png "Serial Adder"
  [79]: https://lh4.googleusercontent.com/-3TbAGVXy6w0/UtUn7tFUavI/AAAAAAAAJjs/3tJnaab4H-Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.04.39.png "State Diagram"
  [80]: https://lh4.googleusercontent.com/-Ue-9lfJsFGk/UtUojFT6YxI/AAAAAAAAJkA/SAV3RZ2or0Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.07.22.png "State Table and State Assigned Table"
  [81]: https://lh6.googleusercontent.com/-WsBp_R1glfI/UtUop3gdlTI/AAAAAAAAJkU/j_GtR6JdrgY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.07.54.png "Logic Expression and Final Implementation"
  [82]: https://lh6.googleusercontent.com/-phL2uV53m6c/UtUo9wf5VqI/AAAAAAAAJko/E8RBDVFhd00/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.09.09.png "equations"
  [83]: https://lh3.googleusercontent.com/-xTfmWRugfHA/UtUp7vBvkXI/AAAAAAAAJk8/3oK6tYs6eLs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.13.19.png "State Diagram"
  [84]: https://lh4.googleusercontent.com/-uPuLgBjvoEs/UtUqwgAQKTI/AAAAAAAAJlQ/FfM7o47Z3CA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.16.44.png "State Table and State Assigned Table"
  [85]: https://lh5.googleusercontent.com/-5DHJjYWij-c/UtUq3_dkUJI/AAAAAAAAJlk/DAWr4TVlG5w/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25888.17.16.png "Logic Expression and Final Implementation"
  [86]: https://lh6.googleusercontent.com/-3V1SxJYAOMs/UtU9DnxSnFI/AAAAAAAAJrM/V8ZdFZkKLb4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.33.25.png "Example 8.5"
  [87]: https://lh3.googleusercontent.com/-bB7ixqP6fvo/UtU9L0vSpvI/AAAAAAAAJrg/5zfecM9rNUM/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.35.23.png "Example 8.6"
  [88]: https://lh3.googleusercontent.com/-Gwxq2mycjEo/UtU_sImdWII/AAAAAAAAJr8/hpapdpLBZnc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.45.56.png "Example 8.7"
  [89]: https://lh4.googleusercontent.com/-DoesaQtLq3k/UtU_6Hf-ocI/AAAAAAAAJsQ/MngmBkAgA8c/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.46.58.png "Example 8.7"
  [90]: https://lh4.googleusercontent.com/-p9PhJZfMg10/UtVAArQAVWI/AAAAAAAAJsk/JMqMtpdd8OE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.47.32.png "Example 8.7"
  [91]: https://lh3.googleusercontent.com/-ywZXR5FG7q8/UtU1uSkw5oI/AAAAAAAAJmE/3gplUqIm17M/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.03.25.png "State Diagram and State Table"
  [92]: https://lh6.googleusercontent.com/-QgPcqnq0W6Q/UtU14Hp8-II/AAAAAAAAJmQ/Ay769_IYDv0/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.04.08.png "State Assignment"
  [93]: https://lh5.googleusercontent.com/--bOGv4bqUO0/UtU2k1rctjI/AAAAAAAAJmk/vaWsyBY-2XU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.07.05.png "展示圖一"
  [94]: https://lh5.googleusercontent.com/-OBA11mq2BZg/UtU23_mUyyI/AAAAAAAAJm4/Xbhqv40Q-1k/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.08.27.png "展示圖二"
  [95]: https://lh5.googleusercontent.com/-D873JZdinrs/UtU31KX_k2I/AAAAAAAAJn0/5cYKyRFhil8/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.11.00.png "展示圖一"
  [96]: https://lh5.googleusercontent.com/-nYFK-MyypXA/UtU3_rR5Y-I/AAAAAAAAJoU/yQ4IbGsIK0Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.11.05.png "展示圖二"
  [97]: https://lh6.googleusercontent.com/-yhjv2dFrDx8/UtU3qn3CEXI/AAAAAAAAJng/bMA9CVpovtc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.11.10.png "展示圖三"
  [98]: https://lh6.googleusercontent.com/-p-eZcRvtFNg/UtU4QQT7DFI/AAAAAAAAJoo/Svnl30lhP3g/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.14.07.png "展示圖"
  [99]: https://lh3.googleusercontent.com/-duvfdSk89Z0/UtU7nDNRVMI/AAAAAAAAJpI/zm1hvZQYIz4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.28.36.png "示意圖"
  [100]: https://lh4.googleusercontent.com/-wSolzsjcZis/UtU7vLcK4FI/AAAAAAAAJpc/fHCDpzYMn54/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.29.14.png "示意圖二"
  [101]: https://lh6.googleusercontent.com/-lSHg-kZzl3o/UtU8O1AVirI/AAAAAAAAJpw/6xdp5JnRolo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.31.21.png "Example 8.8 &#40;D-type FF&#41;"
  [102]: https://lh5.googleusercontent.com/--pZJZRYAwYk/UtU8XogJNOI/AAAAAAAAJqE/MykuhipQDL8/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.31.57.png "Example 8.9 &#40;JK-type FF&#41;"
  [103]: https://lh6.googleusercontent.com/-o45znOZ0xs0/UtU8eP_4ROI/AAAAAAAAJqY/RN75evGKUfg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-14+%25E4%25B8%258B%25E5%258D%25889.32.26.png "Example 8.10 &#40;Mixed FF&#41;"