{"path":"DHBW Heidenheim/2025 WiSe/Technische Informatik II/Skript/3b Historie ff.pdf","text":"Studiengang Informatik Historie Teil 2 Entwicklung moderner Computer, ausgehend vom Von-Neumann-Rechner S. Berninger DHBW Heidenheim 1Studiengang Informatik Der von-Neumann-Rechner S. Berninger DHBW Heidenheim 2 Erste Implementierungen: • EDVAC (fiktiv, JvN, Veröffentlichung 1945) • EDVAC (1951-1960) amerik. • EDSAC (1949) auf Basis EDVAC brit. Studiengang Informatik Die Zeit der Minicomputer- PDP 1 (1959…) S. Berninger DHBW Heidenheim 3 • Die DEC PDP-1 hatte 4K 18(6x3)-Bit-Worte. Bytes waren zu dieser Zeit noch nicht so verbreitet. • Die PDP-1 hatte den ersten Bildschirm und eine Schreibmaschine als Eingabeeinheit. • Auf ihr wurden die ersten Videospiele und die ersten Textverarbeitungsprogramme entwickelt. • Die PDP 1 war auch der erste Computer, mit dem Musik erzeugt wurde. • Die Entwicklung dauerte 4 Jahre, da die Investoren der Meinung waren, es gäbe keinen Markt für Computer. Frühere Computer (bis in die 70-er Jahre) hatten meist eine durch 3 teilbare Wortbreite (3 Bit = 0...7), z.B. 12 Bit (PDP-8, MU0), 18 Bit (PDP-1), 36 Bit (PDP-4) oder 60 Bit (CDC6600). Da war es ganz natürlich, das Oktalsystem zu verwenden, wie heute das Hexadezimalsystem (4 Bit). Studiengang Informatik PDP-8: Die Erfindung des Bussystems (1965-79) S. Berninger DHBW Heidenheim 4 Die PDP-8 war der erste Niedrigpreis-Computer („Mini-Computer“) der Welt Er kostete nur 18.000 Dollar und war damit um Größenordnungen günstiger als alle anderen Computer. Die Firma DEC verkaufte 50.000 Exemplare der PDP 8. Der Computer fand plötzlich Zugang zu ganz neuen Anwendungen, z.B. der Steuerung von Industrieprozessen (Kraftwerksleitstellen!). Studiengang Informatik CDC 6600: Erster Superskalarer Rechner (1964) S. Berninger DHBW Heidenheim 6 • Die CDC 6600 (Cyber 6600) wurde von Seymour Cray und einem Entwickler-Team von nur 34 Ingenieuren entwickelt und erschien 1964 auf dem Markt. • Gilt als erster erfolgreicher Supercomputer (Kernwaffenlabore) • Verwendet wurden Silizium-Transistoren von Fairchild Semiconductor (bis dahin üblich: Germanium) • Unabhängig operierende Peripherieprozessoren für höchste E/A-Leistung: • Die PPUs können direkt, also ohne Mitwirkung des Hauptprozessors, auf den Hauptspeicher zugreifen (DirectMemoryAccess, DMA) • Die Funktionseinheiten können gleichzeitig arbeiten (superskalar). • Einsatz von Pipelining zur Erhöhung des Durchsatzes. • All diese Eigenschaften wurden später bei den Mikroprozessoren noch einmal neu erfunden. Superskalar: Parallele Einheiten können parallel an mehreren Befehlen der Sequenz arbeiten Studiengang Informatik Die Zeit der Mikroprozessoren Intel i4004 S. Berninger DHBW Heidenheim 7 • Intel entwickelt 1969-71 den ersten (single chip-) Mikroprozessor, den 4-Bit-Prozessor i4004. • Der Prozessor besaß 2.300 Transistoren, heutige Prozessoren besitzen 291 Millionen Transistoren (Core 2 Duo). • Die Rechenleistung entspricht ungefähr dem des ENIAC. • Die Strukturbreite betrug 10.000 nm, heutige Prozessoren werden mit einer Strukturbreite von 5 nm gefertigt. 2 x 4 Bit Studiengang Informatik Weiterentwicklung i4004 zum i8080 S. Berninger DHBW Heidenheim 8 2 x 4 Bit 2 x 8 Bit i8080 data sheet 16 Bit Studiengang Informatik Intel 8080 S. Berninger DHBW Heidenheim 9 • Erster kommerziell erfolgreicher Mikroprozessor (8 Bit), eingeführt 1974 (50 Jahre!). • Besitzt einen Adressbus mit 16 Leitungen (40 pins) und kann damit 64 KByte adressieren. • Besitzt einen bidirektionalen Datenbus mit 8 Bit Wortbreite. • Hat einen 8 Bit breiten Akkumulator, ein 8 Bit Flagregister und drei 8 Bit Registerpaare, die sich einzeln oder in Kombination (16 Bit) benutzen lassen. • Besitzt einen 16 Bit Stackpointer und einen 16 Bit Program counter. • Betriebssystem CP/M wurde für den 8080 entwickelt • Eingesetzt wurde der 8080 in Steuergeräten (zum Beispiel für Marschflugkörper) und den ersten Personal Computern (unter anderen IMSAI und Altair 8800) • Entwickler: Federico Faggin https://youtu.be/yaOjzrIddNw Studiengang Informatik Zilog Z80 S. Berninger DHBW Heidenheim 10 8-Bit-Mikroprozessor, der bis heute lieferbar ist. Verbreitetste 8-Bit-CPU aller Zeiten. Federico Faggin war Teil des Intel8080-Designteams (Release: 1974) und gründet danach Zilog Inc. ->1976 kommt der Z80 auf den Markt. War abwärtskompatibel zum Intel 8080, Programme liefen daher ohne Änderung (auch CP/M!). Wurde u.a. verwendet in Heimcomputern (80er), Texas Instruments Taschenrechner, Nintendo Game Boy, u.v.m. Studiengang Informatik Motorola 68000 S. Berninger DHBW Heidenheim 12 • 1979 eingeführt • CISC-Prozessor mit 32-Bit-Datenregister, 24-Bit-Adressbus und 16-Bit-Datenbus, 2-Adress-Maschine • interne Harvard-Architektur, Barrel-Shifter, Pipelining, Big Endian • Orthogonaler Befehlssatz mit großer Anzahl Register (8x32 Bit + 7 Adressregister) BEFEHL.s <ea1>, <ea2> .s = {B,W,L} 8/16/32 bit • Verbaut in Apple Macintosh, Atari ST und in Unix-Workstations von SUN, HP, DEC, SGI • Später Co-Prozessoren für FPU und MMU Studiengang Informatik MOS Technology 6502 S. Berninger DHBW Heidenheim 14 MOS Technology veröffentlicht 1979 den 8-Bit-Mikroprozessor 6502 . Unkomplizierter Prozessor, vor allem im Vergleich zu etablierten Intel- und Motorola-Prozessoren. Wurde in Commodore VC-20, Atari 800, Apple I, Apple IIe verbaut. Nachfolger 6507 u.a. in Commodore 64 Weitere Informationen: http://6502.org http://visual6502.org https://youtu.be/fWqBmmPQP40 Video 51‘ Studiengang Informatik Intel 8086 – entwickelt 1978 S. Berninger DHBW Heidenheim 15 • 20 Adressleitungen für die Adressierung von 1 MB Speicher (i8080: 16) • Erweiterung des Adressraums um 4 Segmentregister (jeweils 16 Bit), die die Adressbreite um 4 Bit auf 20 Bit erweitern: Segment:Offset = Segment*16 + Offset • Erweiterung der 8080-Architektur auf 16 Bit. Die Spezialbedeutung der Register bleibt bestehen. • Die Segmente sind für Code (CS), Daten (DS) und Stack (SS) bestimmt. Das Extrasegment (ES) steht frei zu Verfügung. • Die Einschränkungen durch die Segmentierung bei größeren Programmen führt rasch zu Problemen bei der Programmierung (CISC). Studiengang Informatik IBM Personal Computer S. Berninger DHBW Heidenheim 17 • Der IBM PC kam erst 1981 auf den Markt. Er wurde in kürzester Zeit mit commercial-off-the-shelf Produkten entwickelt, um mit der Vielzahl von günstigen Mikrocomputern, besonders dem Apple II, mithalten zu können. • Der Rechner konnte über Steckkarten erweitert werden, zudem konnte er ohne Lizenzierung relativ günstig nachgebaut werden („IBM kompatibel“). Dadurch wurde er zum inoffiziellen Industriestandard. • Generation 1: keine Festplatte – 2 Disk-Laufwerke (XT: mit Festplatte, AT: i80286) • Intel 8088 mit DOS 1.0 Studiengang Informatik Intel 80386 – ab 1986 S. Berninger DHBW Heidenheim 18 • Erster Intelprozessor mit 32-Bit-Architektur. • Die Register können nun in den meisten Befehlen identisch benutzt werden. • Die Segmentregister werden zu Registern für die Speicherverwaltung (MMU) und den Speicherschutz. • Drei Modi: Real Mode emuliert einen 8086, Protected Mode emuliert einen 80286, virtual Mode der neue Mode für alle Prozessoren der ia32-Familie. • Im Virtual Mode war es möglich, mehr als eine Anwendung gleichzeitig laufen zu lassen. Studiengang Informatik Acorn Computer Ltd. • Acorn Computer Ltd. baut in den 80ern Computer auf Basis des MOS Technology 6502. Besonderheit: 6502 mit einer „Tube“ zur Anbindung eines zweiten, teureren Prozessors. („Acorn“: im Telefonbuch vor „Apple“) • Ein erfolgreiches Produkt war der BBC Master, der 1986 als Lehr-Computer für Schulen und Universitäten auf den Markt gebracht wurde. • Entwicklung des ARM-Designs ab 1983 als Nachfolger für den 6502. Erster ARM-Prozessor in Serienfertigung: ARM2, 1986 • RISC • 8 MHz Taktung, 32 Bit • Rechner damit waren 8mal so schnell wie Konkurrenz (Amiga, Motorola 68000) S. Berninger DHBW Heidenheim 20Studiengang Informatik Ausgründung der ARM Limited S. Berninger DHBW Heidenheim 21 • Apple Newton (ARM7), später iPod, iPhone • Besondere Anforderungen an Stromverbrauch, Kosten, Leistung • Der ARM-Prozessor hatte die besten Voraussetzungen, war aber als Prozessor nicht komplett. • Apple & Acorn gründen die ARM Limited, VLSI als Investor, VLSI ist auch erster Lizenznehmer. ARM ist Entwickler und Anbieter von IP-Cores. • Lizenznehmer sind u.a. AMD, Apple, IBM, 3Com, Infineon, Freescale, Intel, Samsung, Qualcomm, Atmel, Toshiba, Renesas, NXP, Nvidia oder Texas Instruments Studiengang Informatik Moores Gesetz S. Berninger DHBW Heidenheim 22 • Im Jahre 1965 prophezeit Gordon E. Moore, dass sich die Anzahl der Transistoren in Bauteilen exponentiell verhält. • Er besitzt zur damaligen Zeit noch sehr wenige Daten (4 Punkte). • Er sagt 1965 voraus, dass 1975 bis zu 65.000 (2^16) Komponenten auf einem Chip integriert werden können. • Seine Aussagen sind eingetroffen Studiengang Informatik Die Bestätigung des Moorschen Gesetzes S. Berninger DHBW Heidenheim 24 • Wenn wir die Prozessorentwicklung über die letzten 35 Jahre analysieren (bis 2020), stellen wir fest, dass das Mooresche Gesetz die Entwicklung gut beschreibt. • Alle 18 Monate verdoppelt sich die Anzahl der Transistoren bei Mikroprozessoren. • Dies bedeutet nicht, dass die Rechenleistung auch so schnell anwächst. • Moore sagt, dass ~2020 physikalische Gesetzmäßigkeiten die Entwicklung verlangsamen oder stoppen. Studiengang Informatik Moores Gesetz S. Berninger DHBW Heidenheim 25Studiengang Informatik Die Grenzen des Mooreschen Gesetzes: Die Feldstärkegrenze (1) S. Berninger DHBW Heidenheim 27 • Bis in die 90er Jahre war die Spannung (U) auf Computerchips erst 5 Volt, dann 3,3 Volt, unabhängig von der Strukturbreite des jeweiligen Prozessors. • Das ermöglichte eine einfache Kommunikation mit der Peripherie (gleiche Spannung). • Mit jeder neuen Prozessorgeneration wuchsen aber durch Miniaturisierung (d kleiner) die inneren Feldstärken (E) gemäß der Formel E = U / d (Feldstärke=Spannung/ Plattenabstand) • Der Vorteil waren schnellere Prozessoren und höhere Miniaturisierung, der Nachteil war eine höhere Verlustwärme. Studiengang Informatik Die Grenzen des Mooreschen Gesetzes: Die Feldstärkegrenze (2) S. Berninger DHBW Heidenheim 28 E = U / d (Feldstärke=Spannung/ Plattenabstand) • Mitte der 90er Jahre wurde die Durchbruchfeldstärke E für Silizium erreicht, so dass mit jeder Verringerung der Strukturbreite d die Versorgungsspannung U auf dem Chip gesenkt werden musste (<3,3V). • Mit niedrigeren Versorgungsspannungen sinkt die Verlustleistung aber quadratisch (P=U2/R), so dass Chips möglich wurden, die nur noch sehr wenig Energie verbrauchen (Taktrate sinkt ). • Moderne Prozessoren können Ihre Taktrate und Versorgungsspannung gezielt absenken (https://www.vdi-nachrichten.com/technik/neue-sicherheitsluecke-in-intel-prozessoren-entdeckt/ ). Studiengang Informatik Die Grenzen des Mooreschen Gesetzes: Die Frequenzgrenze S. Berninger DHBW Heidenheim 30 • Die Schaltgeschwindigkeit für Silizium-Transistoren ist durch das Material begrenzt. • Durch die Verringerung der Strukturbreite konnte man immer höhere Frequenzen erreichen, aber diese Entwicklung wurde bei ungefähr 4 GHz gestoppt. Von jetzt an war eine Erhöhung der Taktfrequenz nicht mehr möglich, so dass eine Erhöhung der Rechenleistung durch Parallelverarbeitung erreicht werden musste. • Ebenfalls wurde der Cache integriert, der einen schnellen Zugriff auf einen kleinen Speicher ermöglicht. Der Geschwindigkeitsunterschied zwischen dem Prozessor und dem Hauptspeicher war inzwischen auf den Faktor 100 angewachsen. • Auf der Hardwareseite waren dies • superskalare Strukturen im Mikroprozessor (wie bei der CDC6600), die es erlaubten, mehrere Befehle gleichzeitig auszuführen, • SIMD Einheiten, die einen Befehl mit mehreren Daten gleichzeitig ausführen können und • Multicoresysteme, die mehrere CPUs besitzen. Studiengang Informatik Die Grenzen des Mooreschen Gesetzes: Die Grenze der Signalausbreitung S. Berninger DHBW Heidenheim 32 • Anfang der 2000er Jahre entdeckte man eine zweite Größe, die von der Skalierung betroffen war: die Signalausbreitung. • Mit zunehmend schnelleren Taktraten wurde die innerhalb eines Taktes erreichbare Fläche auch immer kleiner. • Damit wurde der Fläche einer einzelnen Einheit auf dem Chip eine Grenze gesetzt. • Es war der Start der Entwicklung von Multicore Systemen. Studiengang Informatik Multi Core Systeme S. Berninger DHBW Heidenheim 33 An dem Bild kann man schön erkennen, wie die einzelnen Prozessoren und ihr Speicher angeordnet sind. Diese Architektur ist die Mikroarchitektur mit der Nummer K10 und stammt aus dem Jahre 2007. 512 K L2 Cache Core mit 128 K L1 Cache 2 MB L3 Cache Studiengang Informatik Multi Core Systeme S. Berninger DHBW Heidenheim 35 • Die weitere Entwicklung der Mikrocores führt dort zu einer Aufteilung in unabhängige Module, die parallel die einzelnen Aufgaben ausführen. • Ein Modul enthält dabei für das Betriebssystem logisch 2 Kerne. • Es ist deutlich die Pipelineverarbeitung zu erkennen. Befehle werden nacheinander von den Verarbeitungseinheiten (Fetch, Decode, Dispatch, Execute, Write Back) ausgeführt. • Dies ist die Architekturversion aus dem Jahr 2011 des AMD K15 Bulldozer Multicore. Studiengang InformatikS. Berninger DHBW Heidenheim 36Studiengang Informatik Multi Core Systeme S. Berninger DHBW Heidenheim 37 • Bis zu 8 dieser Module werden auf einem Chip integriert (AMD Opteron Venus). • Das Bild zeigt eine Version mit 4 Modulen, das entspricht 8 logischen Kernen. • Die Kommunikation mit der Peripherie und anderen Prozessoren wird über die Hypertransport Interfaces ermöglicht. Studiengang Informatik Multi Core Systeme S. Berninger DHBW Heidenheim 38 • Das Bild zeigt einen Opteron Prozessor mit 8 Modulen (16 logischen Kernen). • Man kann dabei deutlich die Lokalisierung der Strukturen erkennen. Studiengang Informatik General Purpose Graphic Prozessoren S. Berninger DHBW Heidenheim 39 • Bis zu 2.880 Rechenkerne (SIMD) • 7,1 Milliarden Transistoren • Rund 4 Teraflop Rechenleistung • Programmierbar in C/ C++ • 15 SMX Cluster mit jeweils 192 Rechenkernen Studiengang Informatik System On a Chip (SoC) S. Berninger DHBW Heidenheim 40 • Ein anderer Weg wird im Bereich der Embedded Systeme eingeschlagen. • Dort integriert man alle Peripherie, die für den Betrieb eines Systems nötig ist, auf dem Chip. • Das Beispiel zeigt das Block-Diagramm des Prozessors STM32F407G. • Cortex -M4 core (with floating point unit) Studiengang Informatik SoC Aufbau S. Berninger DHBW Heidenheim 41 Ein System-on-a-Chip besteht meist aus: • Bus • Taktgeber • Prozessor (z.B. als IP-Kern) • Weitere Prozessoren (z.B. DSPs. ebenfalls IP-Kerne) • Speicher • PeripherieGrafik, Audio, Schnittstellen Um mit dem SoC zu entwickeln, wird zusätzlich ein Entwicklungsboard und ggf. zusätzliche Komponenten für Peripherie benötigt (Hier: STM32F407G-DISC1, STM32F4DISCOVERY ST STM32F407 MCU Discovery ARM Cortex-M4 Development Board embedded ST-LINK/V2- A debugger @CW) Studiengang Informatik Verteilte Systeme S. Berninger DHBW Heidenheim 42 Beispiel: Auto • Boardcomputer, ABS, ESP, Einparkhilfen, Kombiinstrument, Infotainment, etc. • Vernetzt z.B. über CAN-Bus Beispiel: Industrie-Steuerung für Spezialanwendung • NXP i.MX7 (Cortex ARM7) • Mikroprozessor für Steuerung (Echtzeit) • ARM Cortex-A mit Linux und Bediensoftware Studiengang Informatik Aktuelle Marktsituation Embedded S. Berninger DHBW Heidenheim 43 • Der Markt für PC-Prozessoren wird dominiert von Intel • Der Markt für Embedded-Prozessoren wird dominiert von ARM • Neue Entwicklung: RISC V ISA Studiengang Informatik Der ARM-Prozessor… S. Berninger DHBW Heidenheim 44","libVersion":"0.3.2","langs":""}