# Biblioteca de Comunica√ß√£o HPS‚ÄìFPGA para Coprocessador Matricial

## Sum√°rio

*Inserir Sum√°rio aqui*

## Introdu√ß√£o

Este projeto implementa uma biblioteca em Assembly para estabelecer a comunica√ß√£o entre o processador HPS (Hard Processor System) e um coprocessador matricial desenvolvido em Verilog e implementado no FPGA da placa DE1-SoC.

O objetivo √© permitir que o HPS delegue opera√ß√µes com matrizes (como soma, subtra√ß√£o, multiplica√ß√£o escalar, transposi√ß√£o, entre outras) para um hardware dedicado, otimizando o desempenho e reduzindo o tempo de execu√ß√£o dessas tarefas. A comunica√ß√£o entre os dois lados √© feita por meio de registradores mapeados em mem√≥ria, acess√≠veis via instru√ß√µes Assembly diretamente pelo HPS.

## üë• Equipe

- **[Cleidson Ramos de Carvalho](https://github.com/cleidson21)**  
- **[Pedro Arthur Nery da Rocha Costa](https://github.com/pedroarthur2002)**  
- **[Uemerson Jesus](https://github.com/Uemersonjesus)**

## Requisitos do Problema

- O c√≥digo da biblioteca deve ser escrito em linguagem Assembly
- A biblioteca deve conter as fun√ß√µes essenciais para que seja poss√≠vel utilizar as opera√ß√µes matriciais implementadas no coprocessador
- A biblioteca deve seguir as recomenda√ß√µes descritas em: [https://github.com/MaJerle/c-code-style](https://github.com/MaJerle/c-code-style)

## Recursos Utilizados

### Quartus Prime

O **Quartus Prime** foi a principal ferramenta de desenvolvimento utilizada para s√≠ntese, compila√ß√£o e implementa√ß√£o do projeto em Verilog HDL. As fun√ß√µes desempenhadas pelo software incluem:

- **S√≠ntese e An√°lise de Recursos**: Tradu√ß√£o do c√≥digo Verilog para circuitos l√≥gicos, permitindo a avalia√ß√£o de recursos da FPGA, como **LUTs** e **DSPs**.
- **Compila√ß√£o e Gera√ß√£o de Bitstream**: Compila√ß√£o do projeto e gera√ß√£o do arquivo necess√°rio para programar a FPGA.
- **Grava√ß√£o na FPGA**: Programa√ß√£o da FPGA utilizando a ferramenta **Programmer** e o cabo **USB-Blaster**.
- **Pinagem com Pin Planner**: Ferramenta para mapear sinais de entrada e sa√≠da do projeto aos pinos f√≠sicos da FPGA, como **LEDs**, **switches**, **bot√µes** e **displays**.

### FPGA DE1-SoC

A **FPGA DE1-SoC** foi a plataforma utilizada para a implementa√ß√£o e testes do coprocessador. Essa placa combina um FPGA da Intel com diversos perif√©ricos integrados, oferecendo uma solu√ß√£o robusta para sistemas embarcados e aplica√ß√µes de hardware reconfigur√°vel.

- **Dispositivo FPGA**: Cyclone¬Æ V SE 5CSEMA5F31C6N.
- **Mem√≥ria Embarcada**: 4.450 Kbits e 6 blocos DSP de 18x18 bits.
- **Entradas e Sa√≠das**: Utiliza√ß√£o de 4 bot√µes de press√£o, 10 chaves deslizantes e 10 LEDs vermelhos de usu√°rio.

Para mais informa√ß√µes t√©cnicas, consulte o [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view).

## Desenvolvimento

*Explicar o projeto de maneira detalhada nessa se√ß√£o*

## Refer√™ncias

- [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view)
- [Manual do ARMv7-A](https://developer.arm.com/documentation/ddi0406/latest/)
- [Quartus Prime - Documenta√ß√£o Oficial](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
