#!/bin/bash

# full64: 指定使用 64 位 VCS
# src/*.v: 所有源代码文件
# -o sim/simv: 输出文件路径
# -fsdb: 输出 fsdb 波形文件需要指定此选项
# -kdb: 生成源代码数据库文件，供 Verdi 显示源代码使用
# -q: 减少日志数量（安静模式）
# -sverilog: 支持 SystemVerilog 语法
# +incdir+src: 在 src 里面寻找 include 文件
# -override_timescale=1ns/1ps: 强制将 timescale 设为 1ns/1ps
vcs -full64 src/*.{v,sv} -o sim/simv -fsdb -kdb -q +incdir+src -sverilog -override_timescale=1ns/1ps
