# memoria FIFO ciclica

## Integrantes del equipo de trabajo:

### FERNEY ALBERTO BELTRAN MOLINA  fabeltranm@unal.edu.co

## Descripción general del sistema: 


![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen1.png)


## Descripción de la caja Funcional  (in/out)


![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen2.png)


## Descripción funcional:

![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen3.png)


## Descripción Estructural:

![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen4.png)

## Diagrama de Estados:

![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen4_1.png)


## Arquitectura del periférico:


![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen5.png)

## Diagrama de bloques del periférico:

![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/00MULTIPLICADOR%20(ejemplo)/Version_01/03%20document/img/imagen6.png)


## referencias:

Doc de la asignatura
