TimeQuest Timing Analyzer report for FPGA_EP2C
Wed Apr 08 11:14:38 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'NWE'
 13. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'NWE'
 15. Slow Model Minimum Pulse Width: 'NWE'
 16. Slow Model Minimum Pulse Width: 'NADV'
 17. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 29. Fast Model Setup: 'NWE'
 30. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 31. Fast Model Hold: 'NWE'
 32. Fast Model Minimum Pulse Width: 'NWE'
 33. Fast Model Minimum Pulse Width: 'NADV'
 34. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA_EP2C                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; clk                               ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { clk }                               ;
; inst2|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; clk    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; NADV                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { NADV }                              ;
; NWE                               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { NWE }                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; 185.53 MHz ; 163.03 MHz      ; inst2|altpll_component|pll|clk[0] ; limit due to high minimum pulse width violation (tch) ;
; 307.13 MHz ; 163.03 MHz      ; NWE                               ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0] ; -6.747 ; -168.120      ;
; NWE                               ; -3.767 ; -137.447      ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 1.147 ; 0.000         ;
; NWE                               ; 1.367 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; NWE                               ; -2.567 ; -177.779      ;
; NADV                              ; -1.941 ; -30.137       ;
; inst2|altpll_component|pll|clk[0] ; 9.433  ; 0.000         ;
; clk                               ; 20.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -6.747 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.127      ;
; -6.661 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.041      ;
; -6.635 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.015      ;
; -6.575 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.955      ;
; -6.575 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.955      ;
; -6.549 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.929      ;
; -6.489 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.869      ;
; -6.489 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.869      ;
; -6.477 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.860      ;
; -6.463 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.843      ;
; -6.445 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.828      ;
; -6.403 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.783      ;
; -6.403 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.783      ;
; -6.391 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.774      ;
; -6.377 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.757      ;
; -6.359 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.742      ;
; -6.328 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.708      ;
; -6.317 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.697      ;
; -6.317 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.697      ;
; -6.305 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.688      ;
; -6.291 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.671      ;
; -6.273 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.656      ;
; -6.242 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.622      ;
; -6.231 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.611      ;
; -6.231 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.611      ;
; -6.223 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.606      ;
; -6.219 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.602      ;
; -6.205 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.585      ;
; -6.204 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.587      ;
; -6.187 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.570      ;
; -6.156 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.536      ;
; -6.145 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.525      ;
; -6.145 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.525      ;
; -6.137 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.520      ;
; -6.133 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.516      ;
; -6.119 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.499      ;
; -6.118 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.501      ;
; -6.101 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.484      ;
; -6.070 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.450      ;
; -6.059 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.439      ;
; -6.051 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.434      ;
; -6.047 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.430      ;
; -6.033 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.413      ;
; -6.032 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.415      ;
; -6.015 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.398      ;
; -5.984 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.364      ;
; -5.973 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.353      ;
; -5.965 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.348      ;
; -5.961 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.344      ;
; -5.955 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.335      ;
; -5.948 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.328      ;
; -5.946 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.329      ;
; -5.929 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.312      ;
; -5.926 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.306      ;
; -5.898 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.278      ;
; -5.879 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.262      ;
; -5.875 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.258      ;
; -5.869 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.249      ;
; -5.862 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.242      ;
; -5.860 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.243      ;
; -5.859 ; BUFF:inst6|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.236      ;
; -5.843 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.226      ;
; -5.843 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.223      ;
; -5.840 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.220      ;
; -5.812 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.192      ;
; -5.793 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.176      ;
; -5.789 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.169      ;
; -5.783 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.163      ;
; -5.783 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.163      ;
; -5.779 ; BUFF:inst6|DATA_OUT[2]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.156      ;
; -5.776 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.156      ;
; -5.774 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.157      ;
; -5.773 ; BUFF:inst6|DATA_OUT[1]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.150      ;
; -5.761 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.141      ;
; -5.757 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.137      ;
; -5.754 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.134      ;
; -5.726 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.106      ;
; -5.707 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.090      ;
; -5.703 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.083      ;
; -5.698 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.078      ;
; -5.697 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.077      ;
; -5.697 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.077      ;
; -5.693 ; BUFF:inst6|DATA_OUT[2]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.070      ;
; -5.690 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.070      ;
; -5.688 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.071      ;
; -5.687 ; BUFF:inst6|DATA_OUT[1]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.064      ;
; -5.685 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.068      ;
; -5.675 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.055      ;
; -5.671 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.051      ;
; -5.668 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.048      ;
; -5.653 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.036      ;
; -5.626 ; BUFF:inst6|DATA_OUT[3]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 4.003      ;
; -5.622 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.002      ;
; -5.621 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.004      ;
; -5.617 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 3.997      ;
; -5.612 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 3.992      ;
; -5.611 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[19] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 3.991      ;
; -5.611 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 3.991      ;
; -5.607 ; BUFF:inst6|DATA_OUT[2]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.663     ; 3.984      ;
; -5.604 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 3.984      ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'NWE'                                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.767 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.800      ;
; -3.767 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.800      ;
; -3.767 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.800      ;
; -3.767 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.800      ;
; -3.700 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.731      ;
; -3.700 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.731      ;
; -3.700 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.731      ;
; -3.700 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.731      ;
; -3.673 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.704      ;
; -3.673 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.704      ;
; -3.673 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.704      ;
; -3.673 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.704      ;
; -3.636 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.667      ;
; -3.636 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.667      ;
; -3.636 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.667      ;
; -3.636 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.667      ;
; -3.601 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.632      ;
; -3.601 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.632      ;
; -3.601 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.632      ;
; -3.601 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.632      ;
; -3.496 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.527      ;
; -3.496 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.527      ;
; -3.496 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.527      ;
; -3.496 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.527      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[9]  ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.004     ; 4.462      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[7]  ; BUFF:inst6|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.001     ; 4.463      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.457      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.457      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.457      ;
; -3.424 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.457      ;
; -3.365 ; SAVE_ADDR:inst|ADDR[0]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.396      ;
; -3.365 ; SAVE_ADDR:inst|ADDR[0]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.396      ;
; -3.365 ; SAVE_ADDR:inst|ADDR[0]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.396      ;
; -3.365 ; SAVE_ADDR:inst|ADDR[0]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.396      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[9]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.359 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.393      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.357 ; SAVE_ADDR:inst|ADDR[4]  ; BUFF:inst6|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.003     ; 4.394      ;
; -3.334 ; SAVE_ADDR:inst|ADDR[2]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.365      ;
; -3.334 ; SAVE_ADDR:inst|ADDR[2]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.365      ;
; -3.334 ; SAVE_ADDR:inst|ADDR[2]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.365      ;
; -3.334 ; SAVE_ADDR:inst|ADDR[2]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.009     ; 4.365      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[9]  ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
; -3.332 ; SAVE_ADDR:inst|ADDR[1]  ; BUFF:inst5|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.006     ; 4.366      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                       ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 1.147 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.155 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.159 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.161 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.161 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.164 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.169 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.177 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.217 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.228 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.511 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.817      ;
; 1.523 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.634 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.940      ;
; 1.637 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.642 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.948      ;
; 1.647 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.647 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.651 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.697 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.705 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.012      ;
; 1.720 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.026      ;
; 1.723 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.029      ;
; 1.728 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.733 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.733 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.737 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.742 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.048      ;
; 1.756 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.063      ;
; 1.758 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.758 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[24] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.783 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.784 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.791 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[26] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.098      ;
; 1.806 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.112      ;
; 1.809 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.814 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.120      ;
; 1.819 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.819 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.820 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.820 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.822 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.129      ;
; 1.823 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.129      ;
; 1.842 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.149      ;
; 1.844 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.150      ;
; 1.844 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.150      ;
; 1.854 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.160      ;
; 1.861 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.167      ;
; 1.869 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.870 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.176      ;
; 1.877 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.184      ;
; 1.888 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[8]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.194      ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'NWE'                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.367 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.140      ; 1.774      ;
; 1.367 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.772      ;
; 1.369 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.774      ;
; 1.374 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.140      ; 1.781      ;
; 1.381 ; SAVE_ADDR:inst|ADDR[2]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.786      ;
; 1.403 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 1.808      ;
; 1.583 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.885      ;
; 1.703 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.108      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.877 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 2.177      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.878 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.181      ;
; 1.898 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.303      ;
; 2.109 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.140      ; 2.516      ;
; 2.134 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 2.436      ;
; 2.218 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 2.515      ;
; 2.218 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 2.515      ;
; 2.218 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 2.515      ;
; 2.218 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 2.515      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.429 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.732      ;
; 2.630 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 3.035      ;
; 2.805 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 3.210      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.821 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.006     ; 3.121      ;
; 2.840 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.138      ; 3.245      ;
; 2.908 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 3.210      ;
; 2.937 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.238      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.944 ; SAVE_ADDR:inst|ADDR[8]                                                                                                                    ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 3.248      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.115 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.414      ;
; 3.123 ; SAVE_ADDR:inst|ADDR[13]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 3.425      ;
; 3.162 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 3.459      ;
; 3.162 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 3.459      ;
; 3.162 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 3.459      ;
; 3.162 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.009     ; 3.459      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.541 ; 4.541 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.719 ; 4.719 ; Rise       ; NADV            ;
; A18        ; NADV       ; 5.116 ; 5.116 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.350 ; 5.350 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 4.825 ; 4.825 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.641 ; 4.641 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.601 ; 4.601 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.756 ; 4.756 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 4.878 ; 4.878 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 5.073 ; 5.073 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.350 ; 5.350 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 4.558 ; 4.558 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 4.722 ; 4.722 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 4.550 ; 4.550 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 4.736 ; 4.736 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 4.700 ; 4.700 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 4.192 ; 4.192 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 4.368 ; 4.368 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 4.192 ; 4.192 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.315 ; 4.315 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 5.424 ; 5.424 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.180 ; 5.180 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 4.797 ; 4.797 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.595 ; 4.595 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 4.591 ; 4.591 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 5.200 ; 5.200 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.257 ; 5.257 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.424 ; 5.424 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 5.101 ; 5.101 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.897 ; 4.897 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.694 ; 4.694 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.505 ; 4.505 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.703 ; 4.703 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.185 ; 4.185 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.209 ; 4.209 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.683 ; 4.683 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.610 ; 4.610 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -4.275 ; -4.275 ; Rise       ; NADV            ;
; A17        ; NADV       ; -4.453 ; -4.453 ; Rise       ; NADV            ;
; A18        ; NADV       ; -4.850 ; -4.850 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -3.926 ; -3.926 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -4.559 ; -4.559 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -4.375 ; -4.375 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -4.335 ; -4.335 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -4.490 ; -4.490 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -4.612 ; -4.612 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -4.807 ; -4.807 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -5.084 ; -5.084 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -4.292 ; -4.292 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -4.456 ; -4.456 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -4.284 ; -4.284 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -4.470 ; -4.470 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -4.434 ; -4.434 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -3.926 ; -3.926 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -4.102 ; -4.102 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -3.926 ; -3.926 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -4.049 ; -4.049 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -3.894 ; -3.894 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -4.295 ; -4.295 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -4.328 ; -4.328 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -4.244 ; -4.244 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -4.223 ; -4.223 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -4.254 ; -4.254 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -4.640 ; -4.640 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -4.901 ; -4.901 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -4.284 ; -4.284 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -4.459 ; -4.459 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -4.288 ; -4.288 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -4.237 ; -4.237 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -4.262 ; -4.262 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -3.915 ; -3.915 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -3.931 ; -3.931 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -4.071 ; -4.071 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -3.894 ; -3.894 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.761 ; 5.761 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.113 ; 6.113 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.126 ; 6.126 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.481 ; 6.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.465 ; 6.465 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.398 ; 6.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.372 ; 6.372 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 5.761 ; 5.761 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.761 ; 5.761 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.113 ; 6.113 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.126 ; 6.126 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.481 ; 6.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.465 ; 6.465 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.398 ; 6.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.372 ; 6.372 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0] ; -2.483 ; -59.292       ;
; NWE                               ; -1.457 ; -28.164       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 0.353 ; 0.000         ;
; NWE                               ; 0.405 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; NWE                               ; -1.880 ; -127.380      ;
; NADV                              ; -1.380 ; -20.380       ;
; inst2|altpll_component|pll|clk[0] ; 10.373 ; 0.000         ;
; clk                               ; 20.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.483 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.948      ;
; -2.448 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.913      ;
; -2.438 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.903      ;
; -2.434 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.899      ;
; -2.413 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.878      ;
; -2.403 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.868      ;
; -2.399 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.864      ;
; -2.378 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.843      ;
; -2.372 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.839      ;
; -2.368 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.833      ;
; -2.364 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.829      ;
; -2.353 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.820      ;
; -2.343 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.808      ;
; -2.337 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.804      ;
; -2.333 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.798      ;
; -2.329 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.794      ;
; -2.318 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.785      ;
; -2.314 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.779      ;
; -2.308 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.773      ;
; -2.302 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.769      ;
; -2.298 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.763      ;
; -2.294 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.759      ;
; -2.283 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.750      ;
; -2.279 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.744      ;
; -2.273 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.738      ;
; -2.269 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.736      ;
; -2.267 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.734      ;
; -2.263 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.728      ;
; -2.259 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.724      ;
; -2.248 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.715      ;
; -2.245 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.712      ;
; -2.244 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.709      ;
; -2.238 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.703      ;
; -2.234 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.701      ;
; -2.232 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.699      ;
; -2.228 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.693      ;
; -2.224 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.689      ;
; -2.213 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.680      ;
; -2.210 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.677      ;
; -2.209 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.674      ;
; -2.199 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.666      ;
; -2.197 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.664      ;
; -2.193 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.658      ;
; -2.189 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.654      ;
; -2.178 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.645      ;
; -2.175 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.642      ;
; -2.174 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.639      ;
; -2.164 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.631      ;
; -2.162 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.629      ;
; -2.144 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.609      ;
; -2.143 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.610      ;
; -2.142 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.607      ;
; -2.140 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.607      ;
; -2.139 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.604      ;
; -2.129 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.596      ;
; -2.127 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.594      ;
; -2.125 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.590      ;
; -2.109 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.574      ;
; -2.108 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.575      ;
; -2.107 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.572      ;
; -2.105 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.572      ;
; -2.104 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.569      ;
; -2.099 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.564      ;
; -2.095 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.560      ;
; -2.094 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.561      ;
; -2.090 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.555      ;
; -2.077 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.542      ;
; -2.074 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.539      ;
; -2.072 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.537      ;
; -2.070 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.537      ;
; -2.069 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.534      ;
; -2.064 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.529      ;
; -2.060 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.525      ;
; -2.059 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.526      ;
; -2.055 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.520      ;
; -2.042 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.507      ;
; -2.040 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.505      ;
; -2.039 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.504      ;
; -2.037 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.502      ;
; -2.035 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.502      ;
; -2.033 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.500      ;
; -2.029 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.494      ;
; -2.025 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.490      ;
; -2.024 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.491      ;
; -2.020 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.485      ;
; -2.014 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.481      ;
; -2.010 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.475      ;
; -2.007 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.472      ;
; -2.005 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.470      ;
; -2.004 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[19] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.469      ;
; -2.003 ; BUFF:inst6|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.569     ; 1.466      ;
; -2.002 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.467      ;
; -2.002 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.467      ;
; -2.000 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.467      ;
; -1.998 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.465      ;
; -1.994 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.459      ;
; -1.990 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.455      ;
; -1.985 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.450      ;
; -1.985 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.450      ;
; -1.979 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.565     ; 1.446      ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'NWE'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -0.608 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.637      ;
; -0.608 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.637      ;
; -0.608 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.637      ;
; -0.608 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.637      ;
; -0.597 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.625      ;
; -0.597 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.625      ;
; -0.597 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.625      ;
; -0.597 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.625      ;
; -0.584 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.612      ;
; -0.584 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.612      ;
; -0.584 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.612      ;
; -0.584 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.612      ;
; -0.579 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.607      ;
; -0.579 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.607      ;
; -0.579 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.607      ;
; -0.579 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.607      ;
; -0.564 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.592      ;
; -0.564 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.592      ;
; -0.564 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.592      ;
; -0.564 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.592      ;
; -0.532 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.560      ;
; -0.532 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.560      ;
; -0.532 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.560      ;
; -0.532 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.560      ;
; -0.517 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.545      ;
; -0.517 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.545      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[9]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[12]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[13]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[14]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.001     ; 1.541      ;
; -0.505 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.534      ;
; -0.505 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.534      ;
; -0.505 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.534      ;
; -0.505 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.534      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[12]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[13]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[14]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; BUFF:inst6|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.001      ; 1.535      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[9]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[12]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[13]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[14]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.499 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.529      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[12]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[13]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[14]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.491 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; BUFF:inst6|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; 0.000      ; 1.523      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
; -0.486 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; BUFF:inst5|DATA_OUT[9]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.002     ; 1.516      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                       ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.353 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.448 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.452 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.491 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.492 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.526 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[18] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.543 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[10] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[26] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[28] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[24] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[19] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[5]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[30] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[7]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[23] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.578 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[17] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[13] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[11] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[6]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[22] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[15] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[27] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[29] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[31] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[16] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.736      ;
; 0.587 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[9]  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[25] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
+-------+-------------------------+-------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'NWE'                                                                                                                                                                                                                             ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; SAVE_ADDR:inst|ADDR[0]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.608      ;
; 0.406 ; SAVE_ADDR:inst|ADDR[4]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.609      ;
; 0.407 ; SAVE_ADDR:inst|ADDR[6]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.066      ; 0.611      ;
; 0.410 ; SAVE_ADDR:inst|ADDR[5]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.066      ; 0.614      ;
; 0.413 ; SAVE_ADDR:inst|ADDR[2]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.616      ;
; 0.426 ; SAVE_ADDR:inst|ADDR[1]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.629      ;
; 0.502 ; SAVE_ADDR:inst|ADDR[3]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.705      ;
; 0.620 ; SAVE_ADDR:inst|ADDR[18] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.823      ;
; 0.631 ; SAVE_ADDR:inst|ADDR[7]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.066      ; 0.835      ;
; 0.654 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.805      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 0.882      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 0.885      ;
; 0.787 ; SAVE_ADDR:inst|ADDR[16] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.065      ; 0.990      ;
; 0.803 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.954      ;
; 0.833 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 0.981      ;
; 0.833 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 0.981      ;
; 0.833 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 0.981      ;
; 0.833 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 0.981      ;
; 0.852 ; SAVE_ADDR:inst|ADDR[17] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.065      ; 1.055      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[15] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.065      ; 1.062      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.031      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 0.975 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.125      ;
; 1.035 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.002     ; 1.185      ;
; 1.056 ; SAVE_ADDR:inst|ADDR[8]  ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.208      ;
; 1.065 ; SAVE_ADDR:inst|ADDR[17] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.216      ;
; 1.073 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.221      ;
; 1.073 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.221      ;
; 1.073 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.221      ;
; 1.073 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.221      ;
; 1.080 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; 0.000      ; 1.232      ;
; 1.095 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.246      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.110 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.259      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
; 1.111 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.262      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 2.042 ; 2.042 ; Rise       ; NADV            ;
; A17        ; NADV       ; 2.179 ; 2.179 ; Rise       ; NADV            ;
; A18        ; NADV       ; 2.273 ; 2.273 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 2.366 ; 2.366 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 2.224 ; 2.224 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 2.125 ; 2.125 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 2.097 ; 2.097 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 2.181 ; 2.181 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 2.137 ; 2.137 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 2.253 ; 2.253 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 2.366 ; 2.366 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 2.059 ; 2.059 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 2.154 ; 2.154 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 2.054 ; 2.054 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 2.157 ; 2.157 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 2.134 ; 2.134 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 1.943 ; 1.943 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 2.044 ; 2.044 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 1.943 ; 1.943 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 2.005 ; 2.005 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 2.424 ; 2.424 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 2.328 ; 2.328 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 2.205 ; 2.205 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 2.092 ; 2.092 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 2.090 ; 2.090 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 2.208 ; 2.208 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 2.249 ; 2.249 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 2.424 ; 2.424 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 2.264 ; 2.264 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 2.155 ; 2.155 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 2.135 ; 2.135 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 2.059 ; 2.059 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 2.134 ; 2.134 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 1.938 ; 1.938 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 1.953 ; 1.953 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 2.122 ; 2.122 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 2.105 ; 2.105 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.922 ; -1.922 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.059 ; -2.059 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.153 ; -2.153 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.104 ; -2.104 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -2.005 ; -2.005 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -1.977 ; -1.977 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.061 ; -2.061 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.017 ; -2.017 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.133 ; -2.133 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.246 ; -2.246 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -1.939 ; -1.939 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -2.034 ; -2.034 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -1.934 ; -1.934 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -2.037 ; -2.037 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -2.014 ; -2.014 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -1.924 ; -1.924 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.885 ; -1.885 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.798 ; -1.798 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -1.950 ; -1.950 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -1.973 ; -1.973 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.917 ; -1.917 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.906 ; -1.906 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -1.913 ; -1.913 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.040 ; -2.040 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.150 ; -2.150 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.933 ; -1.933 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.035 ; -2.035 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.936 ; -1.936 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.939 ; -1.939 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.917 ; -1.917 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.818 ; -1.818 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.827 ; -1.827 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.902 ; -1.902 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.798 ; -1.798 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.516 ; 2.516 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.270 ; 2.270 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.371 ; 2.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.383 ; 2.383 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.516 ; 2.516 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.482 ; 2.482 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.390 ; 2.390 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.270 ; 2.270 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.270 ; 2.270 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.371 ; 2.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.383 ; 2.383 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.516 ; 2.516 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.482 ; 2.482 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.390 ; 2.390 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.747   ; 0.353 ; N/A      ; N/A     ; -2.567              ;
;  NADV                              ; N/A      ; N/A   ; N/A      ; N/A     ; -1.941              ;
;  NWE                               ; -3.767   ; 0.405 ; N/A      ; N/A     ; -2.567              ;
;  clk                               ; N/A      ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inst2|altpll_component|pll|clk[0] ; -6.747   ; 0.353 ; N/A      ; N/A     ; 9.433               ;
; Design-wide TNS                    ; -305.567 ; 0.0   ; 0.0      ; 0.0     ; -207.916            ;
;  NADV                              ; N/A      ; N/A   ; N/A      ; N/A     ; -30.137             ;
;  NWE                               ; -137.447 ; 0.000 ; N/A      ; N/A     ; -177.779            ;
;  clk                               ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0] ; -168.120 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.541 ; 4.541 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.719 ; 4.719 ; Rise       ; NADV            ;
; A18        ; NADV       ; 5.116 ; 5.116 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.350 ; 5.350 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 4.825 ; 4.825 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.641 ; 4.641 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.601 ; 4.601 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.756 ; 4.756 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 4.878 ; 4.878 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 5.073 ; 5.073 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.350 ; 5.350 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 4.558 ; 4.558 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 4.722 ; 4.722 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 4.550 ; 4.550 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 4.736 ; 4.736 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 4.700 ; 4.700 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 4.192 ; 4.192 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 4.368 ; 4.368 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 4.192 ; 4.192 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.315 ; 4.315 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 5.424 ; 5.424 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.180 ; 5.180 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 4.797 ; 4.797 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.595 ; 4.595 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 4.591 ; 4.591 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 5.200 ; 5.200 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.257 ; 5.257 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.424 ; 5.424 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 5.101 ; 5.101 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.897 ; 4.897 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.694 ; 4.694 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.505 ; 4.505 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.703 ; 4.703 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.185 ; 4.185 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.209 ; 4.209 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.683 ; 4.683 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.610 ; 4.610 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.922 ; -1.922 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.059 ; -2.059 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.153 ; -2.153 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.104 ; -2.104 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -2.005 ; -2.005 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -1.977 ; -1.977 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.061 ; -2.061 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.017 ; -2.017 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.133 ; -2.133 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.246 ; -2.246 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -1.939 ; -1.939 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -2.034 ; -2.034 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -1.934 ; -1.934 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -2.037 ; -2.037 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -2.014 ; -2.014 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -1.924 ; -1.924 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -1.823 ; -1.823 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.885 ; -1.885 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.798 ; -1.798 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -1.950 ; -1.950 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -1.973 ; -1.973 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.917 ; -1.917 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.906 ; -1.906 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -1.913 ; -1.913 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.040 ; -2.040 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.150 ; -2.150 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.933 ; -1.933 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.035 ; -2.035 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.936 ; -1.936 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.939 ; -1.939 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.917 ; -1.917 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.818 ; -1.818 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.827 ; -1.827 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.902 ; -1.902 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.798 ; -1.798 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.761 ; 5.761 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.113 ; 6.113 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.126 ; 6.126 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.481 ; 6.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.465 ; 6.465 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.398 ; 6.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.372 ; 6.372 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.270 ; 2.270 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.270 ; 2.270 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.371 ; 2.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.383 ; 2.383 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.516 ; 2.516 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.482 ; 2.482 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.390 ; 2.390 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 600      ; 0        ; 0        ; 0        ;
; NWE                               ; inst2|altpll_component|pll|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; NADV                              ; NWE                               ; 620      ; 0        ; 0        ; 0        ;
; NWE                               ; NWE                               ; 8        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 600      ; 0        ; 0        ; 0        ;
; NWE                               ; inst2|altpll_component|pll|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; NADV                              ; NWE                               ; 620      ; 0        ; 0        ; 0        ;
; NWE                               ; NWE                               ; 8        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 08 11:14:35 2015
Info: Command: quartus_sta FPGA_EP2C -c FPGA_EP2C
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk clk
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name NWE NWE
    Info (332105): create_clock -period 1.000 -name NADV NADV
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.747      -168.120 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -3.767      -137.447 NWE 
Info (332146): Worst-case hold slack is 1.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.147         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     1.367         0.000 NWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -177.779 NWE 
    Info (332119):    -1.941       -30.137 NADV 
    Info (332119):     9.433         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.483
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.483       -59.292 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.457       -28.164 NWE 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.405         0.000 NWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -127.380 NWE 
    Info (332119):    -1.380       -20.380 NADV 
    Info (332119):    10.373         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 435 megabytes
    Info: Processing ended: Wed Apr 08 11:14:38 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


