# Lab5 流水线CPU设计

***

梁峻滔	PB19051175

2021 年 6 月 1 日

***

## 一、数据通路

* 顶层模块

![image-20210601183049670](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210601183049670.png)

* CPU 内部

    ![image-20210601203517592](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210601203517592.png)

    ![image-20210601183619448](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210601183619448.png)

## 二、核心代码

寄存器堆、ALU、CPU 和顶层模块的设计文件以及 CPU 和 fib 的仿真文件见附件。

## 三、仿真和下载测试结果分析

* hazard test simulation

    汇编程序

    ```assembly
    start:
    sw x0, 0x408(x0)    #out1=0
    
    #test data hazards
    addi x1, x0, 1  #x1=1
    addi x2, x1, 1  #x2=2
    add x3, x1, x2  #x3=3
    add x4, x1, x3  #x4=4
    add x5, x1, x4  #x5=5
    sw x5, 0x408(x0)    #out1=5
    
    add x6, x1, x2  #x6=3
    add x6, x6, x3  #x6=6
    add x6, x6, x4  #x6=10
    add x6, x6, x5  #x6=15
    sw x6, 0x408(x0)    #out1=15
    
    #test load-use hazard
    lw x7, 0x40C(x0) #x7=in
    addi x8, x7, 1   #x8=in+1
    addi x9, x8, -1  #x9=in
    sw x9, 0x408(x0)    #out1=in
    
    #test control hazard
    beq x9, x0, start  #if (in==0) start
    add x10, x9, x5    #x10 = in + 5
    add x10, x10, x6   #x10 = in + 20
    sw x10, 0x408(x0)  #out1=in+20
    stop: jal x0, stop
    
    #do not execute
    add x11, x9, x10
    add x12, x10, x11
    add x13, x11, x12
    ```

    ![image-20210601201032724](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210601201032724.png)

    ​		仿真结果显示，程序执行后，各个寄存器正确写入了对应的数值，例如，x6最终写入的值是15，输入值为5，x10最终写入的值为0x19 = (25)d，即输入值加20，与汇编程序的要求一致，说明该 CPU 能正确处理数据冒险和控制冒险并正确执行各条指令。

* fib simulation

    汇编程序

    ```assembly
    .text
        lw      x9, 0(x0)       #get io base address，初始化数据存储器0x0000_0000地址的内容是0x0000_0400 3000
    ready1:
        lw      x6, 16(x9)      #read valid，将0x0000_0410的内容载入x6                   
        beq     x6, x0, ready1  #if valid==1 then read data1                           
        lw      x1, 12(x9)      #read data_in，将0x0000_040c的内容载入x1                 
        sw      x1, 8(x9)       #display f1，将x1的内容存到0x0000_0408，即数码管显示       
    wating1:    
        lw      x6, 16(x9)      #read valid                                           
        beq     x6, x0, ready2  #if valid==0 then data1 read done                     
        jal     x8, wating1                                                           
    ready2: 
        lw      x6, 16(x9)      #read valid                                           
        beq     x6, x0, ready2                                                      
        lw      x2, 12(x9)      #read data_in                                      
        sw      x2, 8(x9)       #display f2                                           
    wating2:    
        lw      x6, 16(x9)      #read valid
        beq     x6, x0, fib	    #if valid==0 then data2 read done
        jal     x8, wating2
    fib:
        add     x7, x1,x2
        add     x1, x2,x0
        add     x2, x7,x0
    ready3:
        lw      x6, 16(x9)      #read valid
        beq     x6, x0, ready3
        sw      x7, 8(x9)       #display fn
    wating3:
        lw      x6, 16(x9)
        beq     x6, x0, fib
        jal     x8, wating3
    .data
        0x400
    ```

    ![image-20210601202646756](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210601202646756.png)

    ​		仿真结果显示，计算斐波那契数列的程序执行后，各个寄存器写入了正确的数据，例如，x9写入了0x400，x1、x2正确写入了首两项并正常迭代，x7依次写入了从第三项开始的各项，与程序的要求一致，说明该 CPU 能正确运行该应用程序。

* 下载至 FPGAOL 上的测试结果已通过助教检查。

## 四、实验总结

### 本次实验所踩的坑

1. Fowarding Unit 和 Hazard Detection Unit 中的组合逻辑应一个寄存器一个寄存器地判断，不应两个寄存器一起判断一起赋值。
2. Load-Use 数据相关的判断应是用 Rd 和 IR[24:20]/IR[19:15]；MemRead 应来自 Ctrl，而不是 CtrlM。
3. 记得不需要停顿的时候要恢复信号！
4. afwd = 2时AFWD是从Y接收数据，但afwd = 1时AFWD不是从YW，而是从RegMUX接收！
5. io_addr用的是Y，而不是ALUresult！
6. 应用MDR取代iodin_Mread_MUX。
7. 

![image-20210520202719427](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210520202719427.png)

​	你看看！对两个操作数做减法那你把ALUOp置1呀！你设置RegSrc干嘛！！！

8. io_dout接的是BM，而不是ReadData2。

9. 组合逻辑always里面不要写 <= ！！！

10. PC+4也需要一级一级往下传，jal在WB阶段会用到。

11. 注意同一个reg变量不要在多个always语句块中赋值，这在仿真中检测不到！

12. 注意复制粘贴后需不需要修改的问题：

    ![image-20210521133608173](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210521133608173.png)

    例如，这里是直接复制单周期里面的立即数生成器，但是在单周期里用的是组合逻辑，到流水线(自己这里采用时序逻辑)，就需要修改"="为"<="，而这很容易忽略，而且在仿真中检测不到！

    ![image-20210521134709844](C:\Users\Snowball\AppData\Roaming\Typora\typora-user-images\image-20210521134709844.png)

    看！Imm又在另一个always语句块里赋值了。

    13. BM不是来自B，而是来自BMUX，哦，也不是来自BMUX，而是来自BFWD。。。