# Localização dos Recursos do Quartus Prime Lite (v.16.0.0):

#### Criar um novo arquivo:

-   Menu File > Design Files > VHDL File;
-   Com esse novo arquivo selecionado:
    -   Menu File > Save As;
    -   Nomeie o arquivo e salve.

#### Adicionar um arquivo ao projeto:

-   Com esse arquivo selecionado:
    -   Menu Project > Add Current File to Project.

#### Configurar a Top Level Entity:

-   Selecione o arquivo que possui a entidade desejada e:
    -   Vá ao Menu Project > Set as Top Level Entity.

-   Ou, vá em:
    -   Menu Assignments > Settings > General > Top-Level Entity;
    -   E escolha a Top-Level Entity desejada.

#### Acessar a biblioteca de modelos (Templates):

-   Clique com o botão esquerdo do mouse no editor de texto e escolha:
    -   Insert Template.

-   Ou, vá em Menu Edit:
    -   Insert Template.

#### Escolher os templates de interesse:

-   Em *Insert Template > VHDL > Constructs > Design Units*, veja a sintaxe para:

    -   Library Clause;
    -   Use Clause;
    -   Entity;
    -   Architecture.

<a name="declaracao"></a>

-   Em *Insert Template > VHDL > Constructs > Declarations*, veja a sintaxe para:

    -   Signal Declaration;
    -   Variable Declaration;
    -   Constant Declaration;
    -   Component Declaration.

<a name="concurrentStatements"></a>

-   Em *Insert Template > VHDL > Constructs > Concurrent Statements*, veja a sintaxe para:

    -   Combinational Process;
    -   Sequencial Process.

<a name="instanciacao"></a>

-   Em *Insert Template > VHDL > Constructs > Concurrent Statements > Instances*, veja a sintaxe para:

    -   Component Instantiation;
    -   Direct Entity Instantiation;
    -   Direct Entity Instantiation w/ Architecture.

<a name="comandoIF"></a>

-   Em *Insert Template > VHDL > Constructs > Sequential Statements*, veja a sintaxe para:

    -   If Statement.

<a name="expressoes"></a>

-   Em *Insert Template > VHDL > Constructs > Expressions*, veja a sintaxe para:

    -   Unary Operators;
    -   Binary Operators.

<a name="registradores"></a>

-   Em *Insert Template > VHDL > Logic > Registers*, veja a sintaxe para:

    -   Basic Positive Edge Register;
    -   Basic Positive Edge Register with Asynchronous Reset and Clock Enable;
    -   Full-Featured Positive Edge Register with All Secondary Signals.

#### Inserir o template escolhido:

-   Com o cursor na posição do arquivo onde deseja inserir o *template*:
    -   Escolha o *template* desejado e no canto direito inferior da tela de templates, pressione o Insert.

-   Ou, escolha o *template* desejado e copie a parte de interesse e cole no arquivo.
