<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(210,270)" to="(240,270)"/>
    <wire from="(70,330)" to="(150,330)"/>
    <wire from="(150,200)" to="(170,200)"/>
    <wire from="(150,100)" to="(150,200)"/>
    <wire from="(70,140)" to="(130,140)"/>
    <wire from="(130,340)" to="(170,340)"/>
    <wire from="(210,160)" to="(250,160)"/>
    <wire from="(70,120)" to="(140,120)"/>
    <wire from="(140,120)" to="(140,260)"/>
    <wire from="(320,240)" to="(340,240)"/>
    <wire from="(240,210)" to="(240,230)"/>
    <wire from="(160,150)" to="(170,150)"/>
    <wire from="(70,370)" to="(130,370)"/>
    <wire from="(150,220)" to="(150,330)"/>
    <wire from="(240,250)" to="(270,250)"/>
    <wire from="(130,140)" to="(130,320)"/>
    <wire from="(140,280)" to="(170,280)"/>
    <wire from="(70,350)" to="(140,350)"/>
    <wire from="(130,340)" to="(130,370)"/>
    <wire from="(210,330)" to="(250,330)"/>
    <wire from="(160,80)" to="(160,150)"/>
    <wire from="(140,260)" to="(170,260)"/>
    <wire from="(250,260)" to="(250,330)"/>
    <wire from="(250,160)" to="(250,220)"/>
    <wire from="(250,220)" to="(270,220)"/>
    <wire from="(210,210)" to="(240,210)"/>
    <wire from="(130,320)" to="(170,320)"/>
    <wire from="(160,170)" to="(160,310)"/>
    <wire from="(240,250)" to="(240,270)"/>
    <wire from="(250,260)" to="(270,260)"/>
    <wire from="(70,310)" to="(160,310)"/>
    <wire from="(150,220)" to="(170,220)"/>
    <wire from="(70,100)" to="(150,100)"/>
    <wire from="(70,80)" to="(160,80)"/>
    <wire from="(240,230)" to="(270,230)"/>
    <wire from="(160,170)" to="(170,170)"/>
    <wire from="(140,280)" to="(140,350)"/>
    <comp lib="1" loc="(210,210)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(70,370)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,80)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(210,330)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(70,120)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(210,270)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(70,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(340,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(210,160)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(320,240)" name="AND Gate">
      <a name="inputs" val="4"/>
    </comp>
  </circuit>
</project>
