network gen_range_stmt_3 {
  in bool p_i;

  out bool p_o4;
  out bool p_o7;

  fsm inner {
    param uint P;

    out bool p_o;

    void main() {
      bool b = p_i;
      gen for (u3 N <= P) {
        b = ~b;
      }
      p_o.write(b);
      fence;
    }
  }

  i_4 = new inner(P=4);
  i_7 = new inner(P=7);

  i_4.p_o -> p_o4;
  i_7.p_o -> p_o7;
}
// @fec/golden {{{
//  module gen_range_stmt_3(
//    input wire rst,
//    input wire clk,
//    input wire p_i,
//    output reg p_o4,
//    output reg p_o7
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      p_o4 <= 1'd0;
//      p_o7 <= 1'd0;
//    end else begin
//      p_o4 <= ~p_i;
//      p_o7 <= p_i;
//    end
//  end
//
//  endmodule
// }}}
