ModuleName stageOn
LanguageType Veirlog
GridInterval 8
MillimetersIn100RealScaledUnit 25
ZoomOutScale 64
NumberOfHorzPapaers 8
NumberOfVertPapaers 4
Parameters
End
Wires
Wire Name: w0
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 448 ,Y1: 128 ,X2: 456 ,Y2: 128
Edge X1: 456 ,Y1: 128 ,X2: 456 ,Y2: 264
Edge X1: 456 ,Y1: 128 ,X2: 544 ,Y2: 128
Edge X1: 456 ,Y1: 264 ,X2: 456 ,Y2: 400
Edge X1: 456 ,Y1: 264 ,X2: 544 ,Y2: 264
Edge X1: 456 ,Y1: 400 ,X2: 456 ,Y2: 536
Edge X1: 456 ,Y1: 400 ,X2: 544 ,Y2: 400
Edge X1: 456 ,Y1: 536 ,X2: 456 ,Y2: 664
Edge X1: 456 ,Y1: 536 ,X2: 544 ,Y2: 536
Edge X1: 456 ,Y1: 664 ,X2: 456 ,Y2: 696
Edge X1: 456 ,Y1: 664 ,X2: 544 ,Y2: 664
End
Branches
End
Wire Name: b7
LV: 4
RV: 0
Width: 5
Edges
Edge X1: 680 ,Y1: 16 ,X2: 720 ,Y2: 16
Edge X1: 680 ,Y1: 16 ,X2: 680 ,Y2: 616
End
Branches
Branch Left: 680 ,Top: 568
BranchStrList
4
End
Branch Left: 680 ,Top: 440
BranchStrList
3
End
Branch Left: 680 ,Top: 304
BranchStrList
2
End
Branch Left: 680 ,Top: 168
BranchStrList
1
End
Branch Left: 680 ,Top: 32
BranchStrList
0
End
End
Wire Name: w8
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 600 ,Y1: 568 ,X2: 680 ,Y2: 568
End
Branches
End
Wire Name: w7
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 600 ,Y1: 32 ,X2: 608 ,Y2: 32
Edge X1: 608 ,Y1: 32 ,X2: 680 ,Y2: 32
Edge X1: 608 ,Y1: 32 ,X2: 608 ,Y2: 144
Edge X1: 464 ,Y1: 144 ,X2: 608 ,Y2: 144
Edge X1: 464 ,Y1: 144 ,X2: 464 ,Y2: 168
Edge X1: 464 ,Y1: 168 ,X2: 488 ,Y2: 168
End
Branches
End
Wire Name: w11
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 600 ,Y1: 168 ,X2: 608 ,Y2: 168
Edge X1: 608 ,Y1: 168 ,X2: 608 ,Y2: 288
Edge X1: 608 ,Y1: 168 ,X2: 680 ,Y2: 168
Edge X1: 472 ,Y1: 288 ,X2: 608 ,Y2: 288
Edge X1: 472 ,Y1: 288 ,X2: 472 ,Y2: 304
Edge X1: 472 ,Y1: 304 ,X2: 488 ,Y2: 304
End
Branches
End
Wire Name: w10
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 600 ,Y1: 304 ,X2: 608 ,Y2: 304
Edge X1: 608 ,Y1: 304 ,X2: 680 ,Y2: 304
Edge X1: 608 ,Y1: 304 ,X2: 608 ,Y2: 416
Edge X1: 472 ,Y1: 416 ,X2: 608 ,Y2: 416
Edge X1: 472 ,Y1: 416 ,X2: 472 ,Y2: 440
Edge X1: 472 ,Y1: 440 ,X2: 488 ,Y2: 440
End
Branches
End
Wire Name: w15
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 600 ,Y1: 440 ,X2: 608 ,Y2: 440
Edge X1: 608 ,Y1: 440 ,X2: 680 ,Y2: 440
Edge X1: 608 ,Y1: 440 ,X2: 608 ,Y2: 544
Edge X1: 480 ,Y1: 544 ,X2: 608 ,Y2: 544
Edge X1: 480 ,Y1: 544 ,X2: 480 ,Y2: 568
Edge X1: 480 ,Y1: 568 ,X2: 488 ,Y2: 568
End
Branches
End
Wire Name: w9
LV: 0
RV: 0
Width: 1
Edges
Edge X1: 424 ,Y1: 216 ,X2: 488 ,Y2: 216
Edge X1: 424 ,Y1: 32 ,X2: 424 ,Y2: 216
Edge X1: 424 ,Y1: 216 ,X2: 424 ,Y2: 352
Edge X1: 424 ,Y1: 32 ,X2: 464 ,Y2: 32
Edge X1: 400 ,Y1: 32 ,X2: 424 ,Y2: 32
Edge X1: 464 ,Y1: 32 ,X2: 464 ,Y2: 80
Edge X1: 464 ,Y1: 32 ,X2: 488 ,Y2: 32
Edge X1: 464 ,Y1: 80 ,X2: 488 ,Y2: 80
Edge X1: 424 ,Y1: 352 ,X2: 488 ,Y2: 352
Edge X1: 424 ,Y1: 352 ,X2: 424 ,Y2: 488
Edge X1: 424 ,Y1: 488 ,X2: 488 ,Y2: 488
Edge X1: 424 ,Y1: 488 ,X2: 424 ,Y2: 616
Edge X1: 424 ,Y1: 616 ,X2: 488 ,Y2: 616
Edge X1: 424 ,Y1: 616 ,X2: 424 ,Y2: 632
End
Branches
End
End
Ports
Port Left: 448 Top: 128 ,Orientation: 0
Portname: reset ,PortType: singlebit ,LanguageType: Veriilog ,PortDirection: 0 ,LV:
0
,Width:
1
,RV:
0
Port Left: 400 Top: 32 ,Orientation: 0
Portname: nextStage ,PortType: singlebit ,LanguageType: Veriilog ,PortDirection: 0 ,LV:
0
,Width:
1
,RV:
0
Port Left: 720 Top: 16 ,Orientation: 0
Portname: stageOut ,PortType: multibit ,LanguageType: Veriilog ,PortDirection: 2 ,LV:
4
,Width:
5
,RV:
0
End
Symbols
Symbol Left: 512 Top: 24
Name: s0
LibraryName: PNULib
IpName: PNU_DFF
SymbolParameters
End
Symbol Left: 512 Top: 160
Name: s1
LibraryName: PNULib
IpName: PNU_DFF
SymbolParameters
End
Symbol Left: 512 Top: 296
Name: s2
LibraryName: PNULib
IpName: PNU_DFF
SymbolParameters
End
Symbol Left: 512 Top: 432
Name: s3
LibraryName: PNULib
IpName: PNU_DFF
SymbolParameters
End
Symbol Left: 512 Top: 560
Name: s4
LibraryName: PNULib
IpName: PNU_DFF
SymbolParameters
End
End
Texts
End
Links
End
