TimeQuest Timing Analyzer report for full_alu
Thu Apr 05 23:14:17 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 12. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 13. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 14. Slow Model Setup: 'clk_proc'
 15. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 16. Slow Model Setup: 'CLOCK_50'
 17. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 18. Slow Model Hold: 'CLOCK_50'
 19. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 20. Slow Model Hold: 'clk_proc'
 21. Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 22. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'clk_proc'
 25. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 26. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 27. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 28. Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 43. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 44. Fast Model Setup: 'clk_proc'
 45. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 46. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 47. Fast Model Setup: 'CLOCK_50'
 48. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 49. Fast Model Hold: 'CLOCK_50'
 50. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 51. Fast Model Hold: 'clk_proc'
 52. Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 53. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'clk_proc'
 56. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 57. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 58. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 59. Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_alu                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk_proc                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_proc }                                                              ;
; CLOCK_50                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                              ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST } ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST }   ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST }    ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] }  ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                         ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; 219.83 MHz ; 219.83 MHz      ; clk_proc                                                           ;                                                               ;
; 227.79 MHz ; 227.79 MHz      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;                                                               ;
; 595.59 MHz ; 380.08 MHz      ; CLOCK_50                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; -8.265 ; -89.353       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -5.575 ; -77.117       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.624 ; -6.727        ;
; clk_proc                                                              ; -3.549 ; -416.986      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -3.390 ; -34.633       ;
; CLOCK_50                                                              ; -0.679 ; -1.774        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -3.276 ; -17.525       ;
; CLOCK_50                                                              ; -2.695 ; -11.525       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -2.130 ; -5.498        ;
; clk_proc                                                              ; -1.456 ; -4.128        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 2.532  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.950  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                              ; -1.631 ; -12.629       ;
; clk_proc                                                              ; -0.611 ; -190.632      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                                                                                       ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                      ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -8.265 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.298     ; 4.090      ;
; -7.999 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.297     ; 3.825      ;
; -7.963 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.298     ; 3.788      ;
; -7.865 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.296     ; 3.692      ;
; -7.442 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.297     ; 3.268      ;
; -7.396 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.296     ; 3.223      ;
; -7.378 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.655     ; 4.156      ;
; -7.286 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.655     ; 4.064      ;
; -7.234 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.288     ; 4.247      ;
; -7.128 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.653     ; 3.908      ;
; -7.111 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.297     ; 2.937      ;
; -6.987 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.653     ; 3.767      ;
; -6.838 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.296     ; 2.665      ;
; -6.828 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.288     ; 3.841      ;
; -6.826 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.286     ; 3.841      ;
; -6.822 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.286     ; 3.837      ;
; -6.616 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.653     ; 3.396      ;
; -6.411 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.296     ; 2.238      ;
; -6.352 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.298     ; 2.177      ;
; -6.333 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.287     ; 3.347      ;
; -6.310 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.654     ; 3.089      ;
; -6.196 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.653     ; 2.976      ;
; -6.177 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.287     ; 3.191      ;
; -6.080 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.287     ; 3.094      ;
; -6.032 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.286     ; 3.047      ;
; -5.841 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.654     ; 2.620      ;
; -5.776 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.300     ; 1.599      ;
; -5.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.288     ; 2.756      ;
; -5.739 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.655     ; 2.517      ;
; -5.707 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.657     ; 2.483      ;
; -5.446 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.814      ;
; -5.431 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.286     ; 2.446      ;
; -5.412 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 4.758      ;
; -5.350 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.753      ;
; -5.291 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.659      ;
; -5.228 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 4.636      ;
; -5.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.072     ; 4.585      ;
; -5.206 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.578      ;
; -5.172 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.657     ; 1.948      ;
; -5.160 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 4.508      ;
; -5.149 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.087     ; 4.555      ;
; -5.142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 4.492      ;
; -5.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 4.470      ;
; -5.105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.087     ; 4.511      ;
; -5.093 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.071     ; 4.482      ;
; -5.083 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.467      ;
; -5.024 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.446      ;
; -5.024 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.446      ;
; -5.020 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.099     ; 4.372      ;
; -5.020 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.423      ;
; -4.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.071     ; 4.376      ;
; -4.972 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -2.290     ; 1.983      ;
; -4.965 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 4.330      ;
; -4.963 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.068     ; 4.387      ;
; -4.946 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 4.296      ;
; -4.943 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 4.351      ;
; -4.937 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.072     ; 4.307      ;
; -4.933 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 4.333      ;
; -4.932 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 4.280      ;
; -4.919 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.322      ;
; -4.910 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.090     ; 4.274      ;
; -4.816 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.188      ;
; -4.781 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.165      ;
; -4.780 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 4.183      ;
; -4.771 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.069     ; 4.162      ;
; -4.692 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.104     ; 4.039      ;
; -4.688 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.099     ; 4.040      ;
; -4.658 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.107     ; 4.062      ;
; -4.657 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 4.041      ;
; -4.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.068     ; 4.053      ;
; -4.623 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.073     ; 4.010      ;
; -4.592 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.068     ; 3.978      ;
; -4.589 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.099     ; 3.939      ;
; -4.587 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.105     ; 3.933      ;
; -4.560 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.090     ; 3.963      ;
; -4.555 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.102     ; 3.904      ;
; -4.517 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.091     ; 3.919      ;
; -4.434 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 3.842      ;
; -4.400 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 3.748      ;
; -4.397 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 3.747      ;
; -4.396 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 3.742      ;
; -4.395 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 3.977      ;
; -4.377 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.070     ; 3.749      ;
; -4.343 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.102     ; 3.690      ;
; -4.328 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 3.696      ;
; -4.327 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.084     ; 3.732      ;
; -4.326 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 3.730      ;
; -4.309 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.069     ; 3.700      ;
; -4.297 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.086     ; 3.700      ;
; -4.283 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.100     ; 3.632      ;
; -4.278 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.087     ; 3.645      ;
; -4.209 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 3.613      ;
; -4.209 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.084     ; 3.614      ;
; -4.206 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.103     ; 3.788      ;
; -4.203 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.101     ; 3.553      ;
; -4.195 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 3.560      ;
; -4.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.087     ; 3.575      ;
; -4.171 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.085     ; 3.575      ;
; -4.150 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.089     ; 3.550      ;
; -4.096 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.072     ; 3.466      ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -5.575 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 3.925      ;
; -5.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 3.729      ;
; -5.125 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.267      ; 3.472      ;
; -5.020 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.266      ; 3.366      ;
; -4.878 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.057      ; 4.290      ;
; -4.752 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.062      ; 4.122      ;
; -4.686 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.086      ; 4.096      ;
; -4.664 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.072      ; 4.086      ;
; -4.636 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 2.986      ;
; -4.610 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 4.244      ;
; -4.593 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.057      ; 4.005      ;
; -4.550 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.058     ; 3.987      ;
; -4.541 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.097      ; 3.993      ;
; -4.523 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.090      ; 3.928      ;
; -4.514 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.085      ; 3.953      ;
; -4.514 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.092      ; 3.921      ;
; -4.498 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.056     ; 3.942      ;
; -4.498 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.056     ; 3.942      ;
; -4.483 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.098      ; 3.936      ;
; -4.471 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 2.821      ;
; -4.466 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.091      ; 3.873      ;
; -4.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.062      ; 3.820      ;
; -4.437 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.054     ; 3.883      ;
; -4.398 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 3.821      ;
; -4.377 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.267      ; 2.724      ;
; -4.375 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.085      ; 3.814      ;
; -4.374 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.071      ; 3.808      ;
; -4.368 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 3.786      ;
; -4.362 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.072      ; 3.784      ;
; -4.360 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.091      ; 3.767      ;
; -4.356 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.086      ; 3.766      ;
; -4.328 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.098      ; 3.781      ;
; -4.326 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.062      ; 3.696      ;
; -4.324 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 3.742      ;
; -4.308 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.053      ; 3.716      ;
; -4.298 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.056     ; 3.737      ;
; -4.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.071      ; 3.716      ;
; -4.269 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.083      ; 3.676      ;
; -4.264 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.074      ; 3.688      ;
; -4.262 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.058     ; 3.699      ;
; -4.261 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.064      ; 3.633      ;
; -4.245 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.090      ; 3.650      ;
; -4.228 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.266      ; 2.574      ;
; -4.209 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.097      ; 3.661      ;
; -4.204 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 3.838      ;
; -4.202 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.272      ; 3.838      ;
; -4.198 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.272      ; 3.834      ;
; -4.186 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.270      ; 2.536      ;
; -4.144 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.093      ; 3.553      ;
; -4.124 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.092      ; 3.531      ;
; -4.124 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 3.560      ;
; -4.103 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.054     ; 3.549      ;
; -4.084 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.057      ; 3.496      ;
; -4.076 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.094      ; 3.525      ;
; -4.070 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.056     ; 3.509      ;
; -4.002 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.095      ; 3.452      ;
; -3.996 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.089      ; 3.401      ;
; -3.992 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.281      ; 3.629      ;
; -3.983 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 3.419      ;
; -3.947 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.094      ; 3.396      ;
; -3.921 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.093      ; 3.369      ;
; -3.918 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.095      ; 3.368      ;
; -3.892 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.085      ; 3.331      ;
; -3.841 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 3.264      ;
; -3.804 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.087      ; 3.245      ;
; -3.803 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.281      ; 3.440      ;
; -3.795 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.074      ; 3.219      ;
; -3.779 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.076     ; 3.194      ;
; -3.739 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.053      ; 3.147      ;
; -3.736 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.077     ; 3.150      ;
; -3.727 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.054     ; 3.168      ;
; -3.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.054      ; 3.123      ;
; -3.709 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.271      ; 3.344      ;
; -3.685 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.092      ; 3.092      ;
; -3.682 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.093      ; 3.091      ;
; -3.663 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.088      ; 3.075      ;
; -3.644 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.086      ; 3.084      ;
; -3.619 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.086      ; 3.059      ;
; -3.612 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 3.048      ;
; -3.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.063      ; 2.945      ;
; -3.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.271      ; 3.188      ;
; -3.550 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.064      ; 2.922      ;
; -3.545 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.075     ; 2.961      ;
; -3.534 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.058     ; 2.971      ;
; -3.510 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.073      ; 2.933      ;
; -3.509 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.085      ; 2.918      ;
; -3.507 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.087      ; 2.918      ;
; -3.504 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.063      ; 2.875      ;
; -3.488 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.056     ; 2.932      ;
; -3.486 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.083      ; 2.893      ;
; -3.481 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.057     ; 2.919      ;
; -3.468 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.277      ; 3.101      ;
; -3.456 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.271      ; 3.091      ;
; -3.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.075     ; 2.844      ;
; -3.421 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.055     ; 2.861      ;
; -3.408 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.272      ; 3.044      ;
; -3.408 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.091      ; 2.815      ;
; -3.407 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.096      ; 2.858      ;
; -3.404 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.090      ; 2.809      ;
; -3.393 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.269      ; 1.742      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -3.624 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.131     ; 0.825      ;
; -3.103 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.131     ; 0.819      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_proc'                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                           ; Launch Clock                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.549 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.585      ;
; -3.536 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; clk_proc                                                           ; clk_proc    ; 1.000        ; -2.684     ; 1.890      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 4.552      ;
; -3.503 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.545     ; 2.496      ;
; -3.500 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.544     ; 2.494      ;
; -3.497 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.579     ; 2.456      ;
; -3.496 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.579     ; 2.455      ;
; -3.495 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.545     ; 2.488      ;
; -3.371 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.746     ; 1.163      ;
; -3.364 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.544     ; 2.358      ;
; -3.285 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.629     ; 1.194      ;
; -3.266 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -2.627     ; 1.177      ;
; -3.246 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.284      ;
; -3.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.545     ; 2.231      ;
; -3.238 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.545     ; 2.231      ;
; -3.223 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.546     ; 2.215      ;
; -3.213 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.251      ;
; -3.209 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.575     ; 2.172      ;
; -3.172 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.564     ; 2.146      ;
; -3.171 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.566     ; 2.143      ;
; -3.166 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.561     ; 2.143      ;
; -3.153 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.578     ; 2.113      ;
; -3.153 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.567     ; 2.124      ;
; -3.152 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.567     ; 2.123      ;
; -3.144 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.579     ; 2.103      ;
; -3.143 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -2.116     ; 2.065      ;
; -3.143 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -2.116     ; 2.065      ;
; -3.143 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -2.116     ; 2.065      ;
; -3.143 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -2.116     ; 2.065      ;
; -3.106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.144      ;
; -3.106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.144      ;
; -3.099 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.512     ; 3.125      ;
; -3.098 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.512     ; 3.124      ;
; -3.079 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.568     ; 2.049      ;
; -3.073 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.111      ;
; -3.073 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 4.111      ;
; -3.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 4.111      ;
; -3.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 4.111      ;
; -3.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 4.111      ;
; -3.072 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 4.111      ;
; -3.070 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.566     ; 2.042      ;
; -3.069 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.567     ; 2.040      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.106      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.106      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.106      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.106      ;
; -3.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.106      ;
; -3.052 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.561     ; 2.029      ;
; -3.041 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.082      ;
; -3.041 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.082      ;
; -3.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.073      ;
; -3.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.073      ;
; -3.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.073      ;
; -3.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.073      ;
; -3.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.073      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.072      ;
; -3.028 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 4.065      ;
; -3.028 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 4.065      ;
; -3.024 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.564     ; 1.998      ;
; -3.009 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.579     ; 1.968      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.003      ; 4.039      ;
; -2.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.003     ; 4.015      ;
; -2.979 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.019      ;
; -2.979 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.019      ;
; -2.979 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 4.019      ;
; -2.961 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.636     ; 2.863      ;
; -2.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 3.998      ;
; -2.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 3.997      ;
; -2.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 3.997      ;
; -2.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 3.997      ;
; -2.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 3.997      ;
; -2.944 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.631     ; 2.851      ;
; -2.943 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.631     ; 2.850      ;
; -2.942 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.632     ; 2.848      ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -3.390 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.054     ; 2.290      ;
; -3.387 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.747     ; 2.269      ;
; -3.308 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.914     ; 2.206      ;
; -3.105 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.037     ; 2.004      ;
; -3.082 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.885     ; 2.040      ;
; -3.063 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.885     ; 2.042      ;
; -2.933 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.918     ; 1.861      ;
; -2.824 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.610      ; 4.888      ;
; -2.821 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.917      ; 4.867      ;
; -2.742 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.750      ; 4.804      ;
; -2.654 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -1.035     ; 1.614      ;
; -2.628 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.610      ; 4.692      ;
; -2.625 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.917      ; 4.671      ;
; -2.566 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.610      ; 4.630      ;
; -2.563 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.917      ; 4.609      ;
; -2.550 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.610      ; 4.614      ;
; -2.547 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.917      ; 4.593      ;
; -2.546 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.750      ; 4.608      ;
; -2.539 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.627      ; 4.602      ;
; -2.516 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.638      ;
; -2.497 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.640      ;
; -2.484 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.750      ; 4.546      ;
; -2.468 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.750      ; 4.530      ;
; -2.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.746      ; 4.459      ;
; -2.343 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.627      ; 4.406      ;
; -2.320 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.442      ;
; -2.301 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.444      ;
; -2.281 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.627      ; 4.344      ;
; -2.265 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.627      ; 4.328      ;
; -2.258 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.380      ;
; -2.242 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.364      ;
; -2.239 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.382      ;
; -2.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.629      ; 4.347      ;
; -2.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.779      ; 4.366      ;
; -2.171 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.746      ; 4.263      ;
; -2.109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.746      ; 4.201      ;
; -2.093 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.746      ; 4.185      ;
; -2.027 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.629      ; 4.151      ;
; -1.965 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.629      ; 4.089      ;
; -1.949 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.629      ; 4.073      ;
; -1.547 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.694      ;
; -1.517 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.647      ;
; -1.501 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.687      ; 4.685      ;
; -1.423 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.178      ; 4.055      ;
; -1.351 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.498      ;
; -1.321 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.451      ;
; -1.305 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.687      ; 4.489      ;
; -1.289 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.436      ;
; -1.273 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.420      ;
; -1.259 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.389      ;
; -1.243 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.684      ; 4.373      ;
; -1.243 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.687      ; 4.427      ;
; -1.233 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.485      ; 3.847      ;
; -1.227 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.687      ; 4.411      ;
; -1.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.693      ; 4.362      ;
; -1.154 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.318      ; 3.784      ;
; -1.059 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.664      ; 4.211      ;
; -1.026 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.403      ;
; -1.019 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.693      ; 4.166      ;
; -0.957 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.693      ; 4.104      ;
; -0.951 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.195      ; 3.582      ;
; -0.941 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.693      ; 4.088      ;
; -0.928 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.347      ; 3.618      ;
; -0.924 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.836      ; 4.460      ;
; -0.922 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.302      ;
; -0.909 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.347      ; 3.620      ;
; -0.900 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.197      ; 3.592      ;
; -0.863 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.664      ; 4.015      ;
; -0.830 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.207      ;
; -0.801 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.664      ; 3.953      ;
; -0.785 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.664      ; 3.937      ;
; -0.779 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.314      ; 3.439      ;
; -0.768 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.145      ;
; -0.752 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.129      ;
; -0.728 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.836      ; 4.264      ;
; -0.726 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.106      ;
; -0.666 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.836      ; 4.202      ;
; -0.664 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.044      ;
; -0.650 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.836      ; 4.186      ;
; -0.648 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.681      ; 4.028      ;
; -0.327 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.782      ; 3.063      ;
; -0.324 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 3.089      ; 3.042      ;
; -0.245 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.922      ; 2.979      ;
; -0.224 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.252      ; 3.939      ;
; -0.194 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.252      ; 3.892      ;
; -0.178 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.255      ; 3.930      ;
; -0.042 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.799      ; 2.777      ;
; -0.019 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.951      ; 2.813      ;
; -0.018 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.801      ; 2.814      ;
; 0.000  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.951      ; 2.815      ;
; 0.108  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.261      ; 3.607      ;
; 0.130  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 2.918      ; 2.634      ;
; 0.248  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 3.322      ; 2.691      ;
; 0.264  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.232      ; 3.456      ;
; 0.297  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.249      ; 3.648      ;
; 0.399  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.404      ; 3.705      ;
; 0.401  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 4.249      ; 3.547      ;
; 0.444  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 3.322      ; 2.495      ;
; 0.451  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 3.322      ; 2.684      ;
; 0.506  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 3.322      ; 2.433      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.679 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; -0.446     ; 1.271      ;
; -0.495 ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.533      ;
; -0.493 ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.531      ;
; -0.323 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; -0.446     ; 0.915      ;
; -0.251 ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.289      ;
; -0.250 ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.288      ;
; -0.107 ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 1.145      ;
; 0.119  ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.919      ;
; 0.164  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.980      ; 2.354      ;
; 0.195  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.980      ; 2.323      ;
; 0.307  ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.345  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.491      ;
; 0.348  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.488      ;
; 0.417  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.419      ;
; 0.420  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.416      ;
; 0.593  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.243      ;
; 0.596  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.240      ;
; 0.685  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.151      ;
; 0.688  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.798      ; 2.148      ;
; 0.850  ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 2.337      ; 2.025      ;
; 0.881  ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 2.337      ; 1.994      ;
; 1.832  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.500        ; 2.864      ; 1.847      ;
; 1.947  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.366      ; 1.457      ;
; 1.948  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.366      ; 1.456      ;
; 2.332  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 1.000        ; 2.864      ; 1.847      ;
; 2.612  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 3.310      ; 1.513      ;
; 2.644  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 3.310      ; 1.481      ;
; 2.750  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.500        ; 2.864      ; 0.929      ;
; 2.947  ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.500        ; 2.863      ; 0.731      ;
; 3.112  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 3.310      ; 1.513      ;
; 3.144  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 3.310      ; 1.481      ;
; 3.250  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 1.000        ; 2.864      ; 0.929      ;
; 3.447  ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 2.863      ; 0.731      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                            ; Launch Clock                                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -3.276 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.834      ; 1.835      ;
; -3.262 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.834      ; 1.849      ;
; -2.776 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.834      ; 1.835      ;
; -2.762 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.834      ; 1.849      ;
; -1.934 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.890      ; 1.956      ;
; -1.930 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.890      ; 1.960      ;
; -1.845 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.494      ; 1.149      ;
; -1.838 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.494      ; 1.156      ;
; -1.158 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.836      ; 2.678      ;
; -1.084 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.853      ; 2.769      ;
; -1.081 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.008      ; 2.927      ;
; -1.036 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.865      ; 2.829      ;
; -0.983 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.853      ; 2.870      ;
; -0.912 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.410      ;
; -0.905 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.417      ;
; -0.896 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.426      ;
; -0.889 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.433      ;
; -0.834 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.488      ;
; -0.827 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.495      ;
; -0.742 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.856      ; 3.114      ;
; -0.707 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.859      ; 3.152      ;
; -0.695 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.856      ; 3.161      ;
; -0.680 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.922      ; 2.242      ;
; -0.638 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.684      ;
; -0.632 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.918      ; 2.286      ;
; -0.631 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.322      ; 2.691      ;
; -0.487 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.799      ; 2.312      ;
; -0.445 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.782      ; 2.337      ;
; -0.414 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.801      ; 2.387      ;
; -0.290 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.951      ; 2.661      ;
; -0.288 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.951      ; 2.663      ;
; -0.276 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.232      ; 3.456      ;
; -0.265 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.089      ; 2.824      ;
; -0.202 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.249      ; 3.547      ;
; -0.199 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.404      ; 3.705      ;
; -0.154 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.261      ; 3.607      ;
; -0.101 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.249      ; 3.648      ;
; 0.114  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.314      ; 2.928      ;
; 0.140  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.252      ; 3.892      ;
; 0.175  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.255      ; 3.930      ;
; 0.187  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.252      ; 3.939      ;
; 0.202  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.318      ; 3.020      ;
; 0.230  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.195      ; 2.925      ;
; 0.374  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.197      ; 3.071      ;
; 0.592  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.347      ; 3.439      ;
; 0.594  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.347      ; 3.441      ;
; 0.617  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.485      ; 3.602      ;
; 0.773  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.664      ; 3.937      ;
; 0.789  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.664      ; 3.953      ;
; 0.834  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.178      ; 3.512      ;
; 0.847  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.028      ;
; 0.850  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.836      ; 4.186      ;
; 0.851  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.664      ; 4.015      ;
; 0.863  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.044      ;
; 0.866  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.836      ; 4.202      ;
; 0.895  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.693      ; 4.088      ;
; 0.911  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.693      ; 4.104      ;
; 0.925  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.106      ;
; 0.928  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.836      ; 4.264      ;
; 0.948  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.129      ;
; 0.964  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.145      ;
; 0.973  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.693      ; 4.166      ;
; 1.026  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.207      ;
; 1.047  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.664      ; 4.211      ;
; 1.121  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.302      ;
; 1.124  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.836      ; 4.460      ;
; 1.169  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.693      ; 4.362      ;
; 1.189  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.373      ;
; 1.205  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.389      ;
; 1.222  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.681      ; 4.403      ;
; 1.224  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.687      ; 4.411      ;
; 1.236  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.420      ;
; 1.240  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.687      ; 4.427      ;
; 1.251  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.750      ; 3.501      ;
; 1.252  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.436      ;
; 1.267  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.451      ;
; 1.267  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.750      ; 3.517      ;
; 1.299  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.746      ; 3.545      ;
; 1.302  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.687      ; 4.489      ;
; 1.314  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.498      ;
; 1.315  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.746      ; 3.561      ;
; 1.329  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.750      ; 3.579      ;
; 1.377  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.746      ; 3.623      ;
; 1.463  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.647      ;
; 1.484  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.610      ; 3.594      ;
; 1.498  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.687      ; 4.685      ;
; 1.500  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.610      ; 3.610      ;
; 1.507  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.627      ; 3.634      ;
; 1.510  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.684      ; 4.694      ;
; 1.523  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.627      ; 3.650      ;
; 1.525  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.750      ; 3.775      ;
; 1.562  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.610      ; 3.672      ;
; 1.573  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.746      ; 3.819      ;
; 1.585  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.627      ; 3.712      ;
; 1.641  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.779      ; 3.920      ;
; 1.643  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.779      ; 3.922      ;
; 1.657  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.779      ; 3.936      ;
; 1.658  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.629      ; 3.787      ;
; 1.659  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.779      ; 3.938      ;
; 1.666  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.917      ; 4.083      ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.695 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.498 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 2.864      ; 0.929      ;
; -2.392 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.310      ; 1.481      ;
; -2.360 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.310      ; 1.513      ;
; -2.195 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; -1.998 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 2.864      ; 0.929      ;
; -1.892 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.310      ; 1.481      ;
; -1.860 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.310      ; 1.513      ;
; -1.580 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 2.864      ; 1.847      ;
; -1.196 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.366      ; 1.456      ;
; -1.195 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.366      ; 1.457      ;
; -1.080 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 2.864      ; 1.847      ;
; -0.129 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 2.337      ; 1.994      ;
; -0.098 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 2.337      ; 2.025      ;
; 0.064  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.148      ;
; 0.067  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.151      ;
; 0.156  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.240      ;
; 0.159  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.243      ;
; 0.332  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.416      ;
; 0.335  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.419      ;
; 0.404  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.488      ;
; 0.407  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.798      ; 2.491      ;
; 0.445  ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.557  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.980      ; 2.323      ;
; 0.588  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.980      ; 2.354      ;
; 0.633  ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.859  ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.145      ;
; 1.002  ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.003  ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.289      ;
; 1.075  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.446     ; 0.915      ;
; 1.245  ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.247  ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.431  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.446     ; 1.271      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                 ; Launch Clock                                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -2.130 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.688      ; 1.835      ;
; -2.116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.688      ; 1.849      ;
; -1.630 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.688      ; 1.835      ;
; -1.616 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.688      ; 1.849      ;
; -1.252 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.721      ; 1.469      ;
; -0.788 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.744      ; 1.956      ;
; -0.784 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.744      ; 1.960      ;
; -0.733 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.364      ; 1.631      ;
; -0.699 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.348      ; 1.149      ;
; -0.692 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.348      ; 1.156      ;
; -0.023 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.750      ; 2.227      ;
; 0.234  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.410      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.417      ;
; 0.250  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.426      ;
; 0.257  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.433      ;
; 0.312  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.488      ;
; 0.319  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.495      ;
; 0.508  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.684      ;
; 0.515  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 2.176      ; 2.691      ;
; 1.047  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.182      ; 2.729      ;
; 1.139  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.182      ; 2.821      ;
; 1.315  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.182      ; 2.997      ;
; 1.387  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.182      ; 3.069      ;
; 1.813  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.278      ; 1.591      ;
; 1.820  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.269      ; 1.589      ;
; 1.973  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.269      ; 1.742      ;
; 1.986  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.097      ; 1.583      ;
; 2.025  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.070      ; 1.595      ;
; 2.026  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.057      ; 1.583      ;
; 2.031  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.069      ; 1.600      ;
; 2.139  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.096      ; 1.735      ;
; 2.142  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.086      ; 1.728      ;
; 2.212  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.268      ; 1.980      ;
; 2.219  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.087      ; 1.806      ;
; 2.226  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.093      ; 1.819      ;
; 2.231  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.092      ; 1.823      ;
; 2.231  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.095      ; 1.826      ;
; 2.273  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.065      ; 1.838      ;
; 2.286  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.053     ; 1.733      ;
; 2.292  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.055     ; 1.737      ;
; 2.322  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.076     ; 1.746      ;
; 2.333  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.087      ; 1.920      ;
; 2.372  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.096      ; 1.968      ;
; 2.405  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.064      ; 1.969      ;
; 2.438  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.055     ; 1.883      ;
; 2.467  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.076     ; 1.891      ;
; 2.497  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.281      ; 2.278      ;
; 2.509  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.277      ; 2.286      ;
; 2.566  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.069      ; 2.135      ;
; 2.598  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.071      ; 2.169      ;
; 2.601  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.072      ; 2.173      ;
; 2.604  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.056      ; 2.160      ;
; 2.648  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.278      ; 2.426      ;
; 2.660  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.074      ; 2.234      ;
; 2.669  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.054     ; 2.115      ;
; 2.671  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.272      ; 2.443      ;
; 2.687  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.092      ; 2.279      ;
; 2.695  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.091      ; 2.286      ;
; 2.700  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.072      ; 2.272      ;
; 2.739  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.278      ; 2.517      ;
; 2.746  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.093      ; 2.339      ;
; 2.755  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.092      ; 2.347      ;
; 2.766  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.270      ; 2.536      ;
; 2.774  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.084      ; 2.358      ;
; 2.789  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.096      ; 2.385      ;
; 2.797  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.087      ; 2.384      ;
; 2.808  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.266      ; 2.574      ;
; 2.834  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.056      ; 2.390      ;
; 2.875  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.279      ; 2.654      ;
; 2.935  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.093      ; 2.528      ;
; 2.936  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.092      ; 2.528      ;
; 2.936  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.054     ; 2.382      ;
; 2.957  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.267      ; 2.724      ;
; 2.962  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.086      ; 2.548      ;
; 2.962  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.086      ; 2.548      ;
; 2.965  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.064      ; 2.529      ;
; 2.966  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.062      ; 2.528      ;
; 2.967  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.085      ; 2.552      ;
; 2.970  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.279      ; 2.749      ;
; 2.973  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.073     ; 2.400      ;
; 2.983  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.270      ; 2.753      ;
; 2.984  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.094      ; 2.578      ;
; 3.012  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.054      ; 2.566      ;
; 3.012  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.086      ; 2.598      ;
; 3.022  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.085      ; 2.607      ;
; 3.030  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.076     ; 2.454      ;
; 3.043  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.084      ; 2.627      ;
; 3.051  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.270      ; 2.821      ;
; 3.052  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.054     ; 2.498      ;
; 3.055  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.073      ; 2.628      ;
; 3.068  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.057      ; 2.625      ;
; 3.087  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.074      ; 2.661      ;
; 3.087  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.095      ; 2.682      ;
; 3.136  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.094      ; 2.730      ;
; 3.150  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.092      ; 2.742      ;
; 3.160  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.077     ; 2.583      ;
; 3.169  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.072      ; 2.741      ;
; 3.170  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.097      ; 2.767      ;
; 3.180  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.091      ; 2.771      ;
; 3.187  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.085      ; 2.772      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_proc'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.456 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.657      ; 0.987      ;
; -0.922 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.297      ; 1.161      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.684      ; 2.319      ;
; -0.310 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.657      ; 2.133      ;
; -0.236 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.653      ; 2.203      ;
; -0.236 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.653      ; 2.203      ;
; -0.103 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.653      ; 2.336      ;
; -0.102 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.653      ; 2.337      ;
; -0.033 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.297      ; 2.050      ;
; -0.031 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.297      ; 2.052      ;
; -0.025 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.287      ; 2.048      ;
; -0.023 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.287      ; 2.050      ;
; 0.056  ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.654      ; 2.496      ;
; 0.057  ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.654      ; 2.497      ;
; 0.060  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.118      ; 2.464      ;
; 0.112  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.286      ; 2.184      ;
; 0.159  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.296      ; 2.241      ;
; 0.239  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.296      ; 2.321      ;
; 0.240  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.296      ; 2.322      ;
; 0.247  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.286      ; 2.319      ;
; 0.256  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.287      ; 2.329      ;
; 0.269  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.670      ;
; 0.301  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.270      ;
; 0.301  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.270      ;
; 0.312  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.290      ; 2.388      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.685      ; 3.317      ;
; 0.378  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.118      ; 2.782      ;
; 0.399  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.800      ;
; 0.399  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.800      ;
; 0.419  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.388      ;
; 0.419  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.388      ;
; 0.419  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.388      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.389      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.442  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.411      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.456  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.682      ; 3.424      ;
; 0.463  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.432      ;
; 0.463  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.432      ;
; 0.463  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.432      ;
; 0.463  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.432      ;
; 0.463  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.683      ; 3.432      ;
; 0.509  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.118      ; 2.913      ;
; 0.525  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.118      ; 2.929      ;
; 0.558  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.959      ;
; 0.558  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.959      ;
; 0.587  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 2.988      ;
; 0.599  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.286      ; 2.671      ;
; 0.600  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 2.286      ; 2.672      ;
; 0.603  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 3.004      ;
; 0.605  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.115      ; 3.006      ;
; 0.617  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.IDLE ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.903      ;
; 0.629  ; proc:proc0|unidad_control:unidad_control0|new_pc[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 0.000      ; 0.915      ;
; 0.683  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.680      ; 3.649      ;
; 0.685  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.680      ; 3.651      ;
; 0.691  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.684      ; 3.661      ;
; 0.716  ; proc:proc0|datapath:datapath0|alu:alu0|w[10]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 0.085      ; 0.587      ;
; 0.722  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 0.068      ; 0.576      ;
; 0.734  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 0.070      ; 0.590      ;
; 0.736  ; proc:proc0|datapath:datapath0|alu:alu0|w[12]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 0.069      ; 0.591      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.761      ;
; 0.789  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.763      ;
; 0.789  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.763      ;
; 0.789  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 2.688      ; 3.763      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                      ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 2.532 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 1.929      ;
; 2.545 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 1.939      ;
; 2.682 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 2.097      ;
; 2.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.100     ; 2.114      ;
; 2.750 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.067     ; 2.183      ;
; 2.758 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.102     ; 2.156      ;
; 2.804 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.067     ; 2.237      ;
; 2.806 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.101     ; 2.205      ;
; 2.882 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 2.314      ;
; 2.911 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.102     ; 2.309      ;
; 2.997 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 2.428      ;
; 3.048 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 2.461      ;
; 3.048 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 2.463      ;
; 3.050 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 2.480      ;
; 3.105 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.090     ; 2.515      ;
; 3.108 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.100     ; 2.508      ;
; 3.110 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.104     ; 2.506      ;
; 3.162 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 2.577      ;
; 3.187 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 2.619      ;
; 3.229 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 2.626      ;
; 3.241 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.107     ; 2.634      ;
; 3.250 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.090     ; 2.660      ;
; 3.254 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.100     ; 2.654      ;
; 3.314 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 2.727      ;
; 3.340 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.104     ; 2.736      ;
; 3.380 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 2.774      ;
; 3.434 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.088     ; 2.846      ;
; 3.442 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 2.874      ;
; 3.443 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 2.873      ;
; 3.458 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 2.888      ;
; 3.471 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 2.865      ;
; 3.502 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 2.917      ;
; 3.507 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 2.921      ;
; 3.514 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.071     ; 2.943      ;
; 3.517 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 2.948      ;
; 3.518 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 2.912      ;
; 3.562 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 2.976      ;
; 3.570 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 3.002      ;
; 3.574 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 2.971      ;
; 3.574 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 3.004      ;
; 3.583 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 2.996      ;
; 3.607 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.105     ; 3.002      ;
; 3.626 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 3.041      ;
; 3.702 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.105     ; 3.097      ;
; 3.704 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.101     ; 3.103      ;
; 3.706 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 3.137      ;
; 3.709 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 3.141      ;
; 3.711 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.102     ; 3.109      ;
; 3.727 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 3.141      ;
; 3.746 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.105     ; 3.141      ;
; 3.752 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.099     ; 3.153      ;
; 3.755 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 3.185      ;
; 3.756 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 3.169      ;
; 3.785 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 3.182      ;
; 3.787 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.099     ; 3.188      ;
; 3.789 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 3.220      ;
; 3.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 3.205      ;
; 3.813 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.090     ; 3.223      ;
; 3.835 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 3.267      ;
; 3.837 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.100     ; 3.237      ;
; 3.841 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 3.255      ;
; 3.851 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.088     ; 3.263      ;
; 3.859 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 3.290      ;
; 3.859 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 3.290      ;
; 3.893 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.068     ; 3.325      ;
; 3.895 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.104     ; 3.291      ;
; 3.921 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 3.351      ;
; 3.939 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 3.333      ;
; 3.943 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.091     ; 3.352      ;
; 3.969 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 3.366      ;
; 3.989 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.101     ; 3.388      ;
; 3.995 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.071     ; 3.424      ;
; 3.999 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.071     ; 3.428      ;
; 4.006 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 3.436      ;
; 4.013 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 3.428      ;
; 4.038 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.072     ; 3.466      ;
; 4.038 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 3.453      ;
; 4.046 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.090     ; 3.456      ;
; 4.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.107     ; 3.449      ;
; 4.075 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.106     ; 3.469      ;
; 4.100 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.107     ; 3.493      ;
; 4.110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 3.507      ;
; 4.139 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.089     ; 3.550      ;
; 4.149 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.089     ; 3.560      ;
; 4.150 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.103     ; 3.547      ;
; 4.154 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.101     ; 3.553      ;
; 4.160 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.085     ; 3.575      ;
; 4.162 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 3.575      ;
; 4.198 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.084     ; 3.614      ;
; 4.202 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.089     ; 3.613      ;
; 4.232 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.100     ; 3.632      ;
; 4.232 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 3.645      ;
; 4.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.087     ; 3.670      ;
; 4.269 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.069     ; 3.700      ;
; 4.282 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 3.696      ;
; 4.286 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.086     ; 3.700      ;
; 4.292 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.102     ; 3.690      ;
; 4.316 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.084     ; 3.732      ;
; 4.319 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.089     ; 3.730      ;
; 4.319 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.070     ; 3.749      ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 2.950 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.131     ; 0.819      ;
; 2.956 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.131     ; 0.825      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[14]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[14]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|unidad_control0|control_l0|op[0]|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|unidad_control0|control_l0|op[0]|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[10]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[10]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[11]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[11]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[12]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[12]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[13]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[13]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[14]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[14]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[15]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[15]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[8]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[8]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[9]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[9]    ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.739 ; 5.739 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.865 ; 3.865 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.336 ; 4.336 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.274 ; 4.274 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.266 ; 3.266 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.913 ; 3.913 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.777 ; 3.777 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.525 ; 3.525 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.796 ; 3.796 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.280 ; 5.280 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.648 ; 5.648 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.411 ; 5.411 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.739 ; 5.739 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.471 ; 5.471 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.268 ; 5.268 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.711 ; 5.711 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.085 ; 5.085 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.104 ; 3.104 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.104 ; 3.104 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.466 ; -2.466 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.819 ; -2.819 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.333 ; -3.333 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.220 ; -3.220 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.466 ; -2.466 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.876 ; -2.876 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.976 ; -2.976 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.721 ; -2.721 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.784 ; -2.784 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.028 ; -3.028 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.076 ; -3.076 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.074 ; -3.074 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.598 ; -2.598 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.089 ; -3.089 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.008 ; -3.008 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.102 ; -3.102 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.828 ; -2.828 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.816  ; 0.816  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.816  ; 0.816  ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.503  ; 8.503  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.797  ; 8.797  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.817  ; 8.817  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.694  ; 8.694  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.760  ; 8.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.755  ; 8.755  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.690  ; 8.690  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.708  ; 8.708  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.123  ; 8.123  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.716  ; 8.716  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.358  ; 8.358  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.169  ; 8.169  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.418  ; 8.418  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.242  ; 8.242  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.791  ; 8.791  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.200  ; 8.200  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.323  ; 8.323  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.817  ; 8.817  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.488  ; 8.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.234  ; 6.234  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.296  ; 6.296  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.649  ; 9.649  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.943  ; 9.943  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 11.136 ; 11.136 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 11.136 ; 11.136 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 11.029 ; 11.029 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 10.335 ; 10.335 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 10.484 ; 10.484 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 9.762  ; 9.762  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 10.684 ; 10.684 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 9.652  ; 9.652  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 10.165 ; 10.165 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 10.840 ; 10.840 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 10.134 ; 10.134 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 10.169 ; 10.169 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 9.749  ; 9.749  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 9.852  ; 9.852  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 9.648  ; 9.648  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 10.162 ; 10.162 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.625 ; 10.625 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.019 ; 10.019 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.625 ; 10.625 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.854  ; 9.854  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.196  ; 9.196  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.138 ; 10.138 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.287 ; 10.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.263  ; 8.263  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.290  ; 9.290  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.673  ; 9.673  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.367  ; 9.367  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.899  ; 9.899  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.337  ; 9.337  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.850  ; 8.850  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.165  ; 8.165  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 7.764  ; 7.764  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                 ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.503  ; 8.503  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.797  ; 8.797  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.123  ; 8.123  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.694  ; 8.694  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.760  ; 8.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.755  ; 8.755  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.690  ; 8.690  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.708  ; 8.708  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.123  ; 8.123  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.716  ; 8.716  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.358  ; 8.358  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.169  ; 8.169  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.418  ; 8.418  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.242  ; 8.242  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.791  ; 8.791  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.200  ; 8.200  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.323  ; 8.323  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.817  ; 8.817  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.488  ; 8.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.234  ; 6.234  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.296  ; 6.296  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.649  ; 9.649  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.943  ; 9.943  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 7.166  ; 7.166  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 7.768  ; 7.768  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 8.096  ; 8.096  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 7.982  ; 7.982  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 7.801  ; 7.801  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 8.118  ; 8.118  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 8.646  ; 8.646  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 7.229  ; 7.229  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 7.474  ; 7.474  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 8.085  ; 8.085  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 7.494  ; 7.494  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 7.786  ; 7.786  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 7.882  ; 7.882  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 7.823  ; 7.823  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 7.166  ; 7.166  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 7.687  ; 7.687  ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 7.764  ; 7.764  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.019 ; 10.019 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.625 ; 10.625 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.854  ; 9.854  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.196  ; 9.196  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.138 ; 10.138 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.287 ; 10.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.263  ; 8.263  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.290  ; 9.290  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.673  ; 9.673  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.367  ; 9.367  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.899  ; 9.899  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.337  ; 9.337  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.850  ; 8.850  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.165  ; 8.165  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 7.764  ; 7.764  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.122 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.440 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.163 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.470 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.099 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.401 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.411 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.109 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.112 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.122 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.440 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.163 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.470 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.099 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.401 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.411 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.109 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.112 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.122     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.440     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.163     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.470     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.099     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.401     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.411     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.109     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.112     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.122     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.440     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.163     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.470     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.099     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.904     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.401     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.371     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.411     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.840     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.109     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.471     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.112     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                       ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; -3.452 ; -31.446       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.856 ; -23.832       ;
; clk_proc                                                              ; -1.351 ; -87.267       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -1.084 ; -1.972        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -0.569 ; -3.683        ;
; CLOCK_50                                                              ; 0.422  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1.756 ; -17.123       ;
; CLOCK_50                                                              ; -1.725 ; -7.304        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.358 ; -3.775        ;
; clk_proc                                                              ; -0.974 ; -22.624       ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 1.422  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.489  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                              ; -1.380 ; -10.380       ;
; clk_proc                                                              ; -0.500 ; -156.000      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                                                                                       ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                      ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -3.452 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.530      ;
; -3.362 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.440      ;
; -3.344 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.542     ; 1.423      ;
; -3.288 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.541     ; 1.368      ;
; -3.149 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.227      ;
; -3.133 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.541     ; 1.213      ;
; -3.122 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.670     ; 1.581      ;
; -3.094 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.670     ; 1.553      ;
; -3.078 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.545     ; 1.612      ;
; -3.059 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.542     ; 1.138      ;
; -3.002 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.668     ; 1.463      ;
; -2.982 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.541     ; 1.062      ;
; -2.958 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.668     ; 1.419      ;
; -2.928 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.545     ; 1.462      ;
; -2.907 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.443      ;
; -2.897 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.433      ;
; -2.825 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.668     ; 1.286      ;
; -2.813 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.541     ; 0.893      ;
; -2.763 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 0.841      ;
; -2.752 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.669     ; 1.212      ;
; -2.723 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.668     ; 1.184      ;
; -2.721 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.545     ; 1.255      ;
; -2.684 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.544     ; 1.219      ;
; -2.667 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.544     ; 1.202      ;
; -2.660 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 1.196      ;
; -2.592 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66  ; proc:proc0|datapath:datapath0|alu:alu0|w[14] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.544     ; 0.669      ;
; -2.587 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.669     ; 1.047      ;
; -2.531 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.545     ; 1.065      ;
; -2.498 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.670     ; 0.957      ;
; -2.485 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.671     ; 0.943      ;
; -2.444 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.543     ; 0.980      ;
; -2.334 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; proc:proc0|datapath:datapath0|alu:alu0|w[15] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.671     ; 0.792      ;
; -2.270 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -1.546     ; 0.803      ;
; -1.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.812      ;
; -1.796 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.820      ;
; -1.783 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.141     ; 1.785      ;
; -1.744 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.760      ;
; -1.737 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.142     ; 1.744      ;
; -1.705 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.700      ;
; -1.699 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.124     ; 1.714      ;
; -1.690 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.131     ; 1.709      ;
; -1.687 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.131     ; 1.706      ;
; -1.677 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.694      ;
; -1.673 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.141     ; 1.675      ;
; -1.669 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.693      ;
; -1.660 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.139     ; 1.664      ;
; -1.657 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.123     ; 1.675      ;
; -1.645 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.138     ; 1.651      ;
; -1.644 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.660      ;
; -1.641 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.670      ;
; -1.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.628      ;
; -1.631 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.142     ; 1.638      ;
; -1.626 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.655      ;
; -1.613 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.123     ; 1.631      ;
; -1.594 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.608      ;
; -1.592 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.124     ; 1.607      ;
; -1.590 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.612      ;
; -1.587 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.139     ; 1.591      ;
; -1.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.120     ; 1.611      ;
; -1.573 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.133     ; 1.586      ;
; -1.566 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.590      ;
; -1.552 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.568      ;
; -1.534 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.551      ;
; -1.531 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.555      ;
; -1.523 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.138     ; 1.529      ;
; -1.513 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.121     ; 1.533      ;
; -1.500 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.142     ; 1.493      ;
; -1.489 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.145     ; 1.493      ;
; -1.488 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.124     ; 1.505      ;
; -1.477 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.120     ; 1.508      ;
; -1.476 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.121     ; 1.493      ;
; -1.469 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.120     ; 1.487      ;
; -1.457 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.143     ; 1.449      ;
; -1.456 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.136     ; 1.463      ;
; -1.450 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.133     ; 1.467      ;
; -1.448 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.452      ;
; -1.435 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.516      ;
; -1.425 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.134     ; 1.441      ;
; -1.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.141     ; 1.423      ;
; -1.412 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.415      ;
; -1.401 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.141     ; 1.409      ;
; -1.387 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.139     ; 1.392      ;
; -1.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.400      ;
; -1.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.141     ; 1.382      ;
; -1.372 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.129     ; 1.397      ;
; -1.367 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.122     ; 1.384      ;
; -1.365 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.383      ;
; -1.363 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.128     ; 1.389      ;
; -1.363 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.140     ; 1.444      ;
; -1.358 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.380      ;
; -1.356 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.370      ;
; -1.350 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.138     ; 1.355      ;
; -1.348 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.121     ; 1.368      ;
; -1.340 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.130     ; 1.356      ;
; -1.332 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.132     ; 1.350      ;
; -1.331 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.145     ; 1.335      ;
; -1.327 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.139     ; 1.323      ;
; -1.323 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.133     ; 1.336      ;
; -1.318 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.129     ; 1.343      ;
; -1.308 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; 0.500        ; -0.128     ; 1.334      ;
+--------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                 ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.856 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.008      ; 1.500      ;
; -1.784 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.008      ; 1.428      ;
; -1.651 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.006      ; 1.293      ;
; -1.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.005      ; 1.249      ;
; -1.607 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.092     ; 1.623      ;
; -1.550 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 1.579      ;
; -1.534 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.088     ; 1.540      ;
; -1.510 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.008     ; 1.609      ;
; -1.501 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.081     ; 1.526      ;
; -1.501 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.092     ; 1.517      ;
; -1.478 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.009      ; 1.123      ;
; -1.474 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.066     ; 1.516      ;
; -1.468 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.122     ; 1.503      ;
; -1.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.478      ;
; -1.449 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.120     ; 1.488      ;
; -1.446 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.065     ; 1.490      ;
; -1.442 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.088     ; 1.448      ;
; -1.436 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.008      ; 1.080      ;
; -1.434 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.120     ; 1.473      ;
; -1.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.458      ;
; -1.426 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.074     ; 1.460      ;
; -1.426 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.082     ; 1.457      ;
; -1.424 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.453      ;
; -1.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 1.452      ;
; -1.420 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.006      ; 1.062      ;
; -1.411 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.081     ; 1.436      ;
; -1.408 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.131     ; 1.431      ;
; -1.405 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.131     ; 1.428      ;
; -1.398 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.082     ; 1.429      ;
; -1.394 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.065     ; 1.438      ;
; -1.393 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.080     ; 1.419      ;
; -1.391 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.074     ; 1.425      ;
; -1.388 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.118     ; 1.429      ;
; -1.380 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.409      ;
; -1.372 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.005      ; 1.013      ;
; -1.366 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.087     ; 1.373      ;
; -1.360 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.008     ; 1.459      ;
; -1.359 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.095     ; 1.372      ;
; -1.359 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.086     ; 1.367      ;
; -1.358 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.122     ; 1.393      ;
; -1.352 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.066     ; 1.394      ;
; -1.345 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.120     ; 1.382      ;
; -1.344 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.075     ; 1.371      ;
; -1.343 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.371      ;
; -1.339 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.006     ; 1.440      ;
; -1.337 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.079     ; 1.364      ;
; -1.329 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.006     ; 1.430      ;
; -1.306 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.080     ; 1.339      ;
; -1.305 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.009      ; 0.950      ;
; -1.296 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.004     ; 1.393      ;
; -1.285 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.315      ;
; -1.285 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.118     ; 1.326      ;
; -1.280 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.311      ;
; -1.277 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.068     ; 1.317      ;
; -1.272 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.120     ; 1.309      ;
; -1.271 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.091     ; 1.288      ;
; -1.262 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.080     ; 1.295      ;
; -1.255 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.070     ; 1.283      ;
; -1.244 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.286      ;
; -1.232 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 1.267      ;
; -1.224 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.004     ; 1.321      ;
; -1.223 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.068     ; 1.264      ;
; -1.216 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.257      ;
; -1.208 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.247      ;
; -1.201 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.095     ; 1.214      ;
; -1.198 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.081     ; 1.223      ;
; -1.182 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.079     ; 1.209      ;
; -1.168 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.072     ; 1.204      ;
; -1.168 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.133     ; 1.189      ;
; -1.153 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.008     ; 1.252      ;
; -1.148 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.094     ; 1.162      ;
; -1.143 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.134     ; 1.163      ;
; -1.141 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.117     ; 1.181      ;
; -1.138 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.087     ; 1.145      ;
; -1.133 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 1.168      ;
; -1.129 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.080     ; 1.162      ;
; -1.121 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.087     ; 1.128      ;
; -1.118 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.148      ;
; -1.117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.071     ; 1.148      ;
; -1.116 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.007     ; 1.216      ;
; -1.115 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.067     ; 1.146      ;
; -1.112 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.075     ; 1.139      ;
; -1.108 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.080     ; 1.134      ;
; -1.106 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.122     ; 1.141      ;
; -1.099 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.007     ; 1.199      ;
; -1.099 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.073     ; 1.134      ;
; -1.097 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.121     ; 1.133      ;
; -1.096 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.086     ; 1.104      ;
; -1.096 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.120     ; 1.135      ;
; -1.092 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.006     ; 1.193      ;
; -1.083 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.132     ; 1.105      ;
; -1.072 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.072     ; 1.102      ;
; -1.068 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.008      ; 0.712      ;
; -1.061 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.007     ; 1.155      ;
; -1.057 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.074     ; 1.085      ;
; -1.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.081     ; 1.088      ;
; -1.055 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.118     ; 1.096      ;
; -1.053 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.092      ;
; -1.053 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.068     ; 1.082      ;
; -1.053 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; -0.069     ; 1.082      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_proc'                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                           ; Launch Clock                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.351 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.452     ; 0.431      ;
; -1.337 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.420     ; 0.449      ;
; -1.326 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.418     ; 0.440      ;
; -1.293 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; clk_proc                                                           ; clk_proc    ; 1.000        ; -1.541     ; 0.784      ;
; -1.206 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -1.331     ; 0.907      ;
; -1.206 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -1.331     ; 0.907      ;
; -1.206 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -1.331     ; 0.907      ;
; -1.206 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; clk_proc                                                           ; clk_proc    ; 1.000        ; -1.331     ; 0.907      ;
; -1.140 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -1.458     ; 0.214      ;
; -0.889 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.463     ; 0.958      ;
; -0.888 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.462     ; 0.958      ;
; -0.887 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.463     ; 0.956      ;
; -0.875 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.486     ; 0.921      ;
; -0.871 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.486     ; 0.917      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.849      ;
; -0.807 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.462     ; 0.877      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.800 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.002     ; 1.830      ;
; -0.794 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.463     ; 0.863      ;
; -0.794 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.463     ; 0.863      ;
; -0.787 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.464     ; 0.855      ;
; -0.770 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.476     ; 0.826      ;
; -0.762 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.483     ; 0.811      ;
; -0.760 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.477     ; 0.815      ;
; -0.759 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.477     ; 0.814      ;
; -0.751 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.474     ; 0.809      ;
; -0.750 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.088     ; 1.194      ;
; -0.748 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.088     ; 1.192      ;
; -0.743 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.471     ; 0.804      ;
; -0.739 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.484     ; 0.787      ;
; -0.736 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.486     ; 0.782      ;
; -0.729 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.479     ; 0.782      ;
; -0.724 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.129     ; 1.127      ;
; -0.724 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.476     ; 0.780      ;
; -0.723 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.478     ; 0.777      ;
; -0.698 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.729      ;
; -0.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.723      ;
; -0.691 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.723      ;
; -0.685 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.126     ; 1.091      ;
; -0.679 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.710      ;
; -0.678 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.120     ; 1.090      ;
; -0.674 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.471     ; 0.735      ;
; -0.673 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.122     ; 1.083      ;
; -0.672 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.122     ; 1.082      ;
; -0.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.699      ;
; -0.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.699      ;
; -0.662 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.474     ; 0.720      ;
; -0.660 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.529     ; 0.663      ;
; -0.658 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.692      ;
; -0.658 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.692      ;
; -0.656 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.687      ;
; -0.656 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.687      ;
; -0.656 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.475     ; 0.713      ;
; -0.654 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.486     ; 0.700      ;
; -0.654 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.529     ; 0.657      ;
; -0.653 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.089     ; 1.096      ;
; -0.653 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.123     ; 1.062      ;
; -0.653 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.475     ; 0.710      ;
; -0.652 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.089     ; 1.095      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.684      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.684      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.684      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.684      ;
; -0.651 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.684      ;
; -0.649 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.680      ;
; -0.649 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138           ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.001     ; 1.680      ;
; -0.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.089     ; 1.088      ;
; -0.645 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.089     ; 1.088      ;
; -0.641 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.472     ; 0.701      ;
; -0.640 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100           ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.485     ; 0.687      ;
; -0.640 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.123     ; 1.049      ;
; -0.640 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.123     ; 1.049      ;
; -0.639 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63            ; clk_proc                                                           ; clk_proc    ; 1.000        ; -0.004     ; 1.667      ;
; -0.639 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.527     ; 0.644      ;
; -0.638 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; clk_proc    ; 0.500        ; -0.485     ; 0.685      ;
; -0.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.000      ; 1.669      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.670      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.670      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.670      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67            ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]               ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124           ; clk_proc                                                           ; clk_proc    ; 1.000        ; 0.002      ; 1.670      ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.084 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.132     ; 0.360      ;
; -0.888 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.133     ; 0.356      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.569 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.384     ; 0.831      ;
; -0.562 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.270     ; 0.812      ;
; -0.539 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.338     ; 0.795      ;
; -0.450 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.322     ; 0.729      ;
; -0.443 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.378     ; 0.703      ;
; -0.440 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.322     ; 0.729      ;
; -0.389 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.344     ; 0.651      ;
; -0.308 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.412      ; 1.866      ;
; -0.301 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.526      ; 1.847      ;
; -0.291 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7] ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; -0.376     ; 0.573      ;
; -0.278 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.458      ; 1.830      ;
; -0.237 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.412      ; 1.795      ;
; -0.230 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.526      ; 1.776      ;
; -0.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.458      ; 1.759      ;
; -0.205 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.412      ; 1.763      ;
; -0.198 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.526      ; 1.744      ;
; -0.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.412      ; 1.752      ;
; -0.189 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.764      ;
; -0.187 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.526      ; 1.733      ;
; -0.182 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.418      ; 1.738      ;
; -0.179 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.764      ;
; -0.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.458      ; 1.727      ;
; -0.164 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.458      ; 1.716      ;
; -0.128 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.452      ; 1.686      ;
; -0.118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.693      ;
; -0.111 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.418      ; 1.667      ;
; -0.108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.693      ;
; -0.086 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.661      ;
; -0.079 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.418      ; 1.635      ;
; -0.076 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.661      ;
; -0.075 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.650      ;
; -0.071 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.420      ; 1.649      ;
; -0.068 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.418      ; 1.624      ;
; -0.065 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 1.650      ;
; -0.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.452      ; 1.615      ;
; -0.025 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.452      ; 1.583      ;
; -0.014 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.452      ; 1.572      ;
; 0.000  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.420      ; 1.578      ;
; 0.032  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.420      ; 1.546      ;
; 0.043  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.420      ; 1.535      ;
; 0.189  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.808      ; 1.768      ;
; 0.198  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.809      ; 1.753      ;
; 0.200  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.622      ; 1.568      ;
; 0.203  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.811      ; 1.763      ;
; 0.260  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.808      ; 1.697      ;
; 0.269  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.809      ; 1.682      ;
; 0.274  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.811      ; 1.692      ;
; 0.277  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.736      ; 1.479      ;
; 0.292  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.808      ; 1.665      ;
; 0.300  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.668      ; 1.462      ;
; 0.301  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.809      ; 1.650      ;
; 0.303  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.808      ; 1.654      ;
; 0.306  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.811      ; 1.660      ;
; 0.312  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.809      ; 1.639      ;
; 0.314  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.815      ; 1.647      ;
; 0.317  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.811      ; 1.649      ;
; 0.338  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.796      ; 1.608      ;
; 0.366  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.805      ; 1.663      ;
; 0.385  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.815      ; 1.576      ;
; 0.389  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.684      ; 1.396      ;
; 0.396  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.628      ; 1.370      ;
; 0.398  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.806      ; 1.637      ;
; 0.399  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.684      ; 1.396      ;
; 0.408  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.630      ; 1.380      ;
; 0.409  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.796      ; 1.537      ;
; 0.410  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.861      ; 1.675      ;
; 0.417  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.815      ; 1.544      ;
; 0.428  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.815      ; 1.533      ;
; 0.437  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.805      ; 1.592      ;
; 0.441  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.796      ; 1.505      ;
; 0.450  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.662      ; 1.318      ;
; 0.452  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.796      ; 1.494      ;
; 0.469  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.805      ; 1.560      ;
; 0.469  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.806      ; 1.566      ;
; 0.480  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.805      ; 1.549      ;
; 0.481  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.861      ; 1.604      ;
; 0.501  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.806      ; 1.534      ;
; 0.512  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.806      ; 1.523      ;
; 0.513  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.861      ; 1.572      ;
; 0.524  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.861      ; 1.561      ;
; 0.668  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.018      ; 1.499      ;
; 0.677  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.019      ; 1.484      ;
; 0.682  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.021      ; 1.494      ;
; 0.793  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.025      ; 1.378      ;
; 0.817  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.006      ; 1.339      ;
; 0.845  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.015      ; 1.394      ;
; 0.877  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.016      ; 1.368      ;
; 0.889  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.071      ; 1.406      ;
; 1.131  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.651      ; 1.043      ;
; 1.145  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.626      ; 1.127      ;
; 1.152  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.740      ; 1.108      ;
; 1.175  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.672      ; 1.091      ;
; 1.202  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.651      ; 0.972      ;
; 1.214  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.651      ; 1.037      ;
; 1.234  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.651      ; 0.940      ;
; 1.244  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.634      ; 1.048      ;
; 1.245  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.651      ; 0.929      ;
; 1.264  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.688      ; 1.025      ;
; 1.271  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.632      ; 0.999      ;
; 1.274  ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.000        ; 1.688      ; 1.025      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.422 ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.610      ;
; 0.425 ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.607      ;
; 0.503 ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.529      ;
; 0.503 ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.529      ;
; 0.553 ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.479      ;
; 0.631 ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.722 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.211      ; 0.521      ;
; 0.803 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.116      ; 0.845      ;
; 0.809 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.116      ; 0.839      ;
; 0.846 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 1.000        ; 0.211      ; 0.397      ;
; 0.940 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.996      ;
; 0.963 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.973      ;
; 0.984 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.952      ;
; 1.003 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.933      ;
; 1.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.929      ;
; 1.020 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.243      ; 0.755      ;
; 1.026 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.910      ;
; 1.026 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; 0.500        ; 1.243      ; 0.749      ;
; 1.071 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.865      ;
; 1.094 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 0.904      ; 0.842      ;
; 1.546 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.114      ; 0.600      ;
; 1.548 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.114      ; 0.598      ;
; 1.652 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 1.589      ; 0.610      ;
; 1.654 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.500        ; 1.589      ; 0.608      ;
; 1.743 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.500        ; 1.800      ; 0.730      ;
; 2.050 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.500        ; 1.800      ; 0.423      ;
; 2.105 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.500        ; 1.799      ; 0.367      ;
; 2.152 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 1.589      ; 0.610      ;
; 2.154 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 1.000        ; 1.589      ; 0.608      ;
; 2.243 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 1.000        ; 1.800      ; 0.730      ;
; 2.550 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 1.000        ; 1.800      ; 0.423      ;
; 2.605 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 1.000        ; 1.799      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                            ; Launch Clock                                                         ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -1.756 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.336      ; 0.721      ;
; -1.750 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.336      ; 0.727      ;
; -1.256 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.336      ; 0.721      ;
; -1.250 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.336      ; 0.727      ;
; -1.103 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.861      ; 0.758      ;
; -1.099 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.861      ; 0.762      ;
; -1.003 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.010      ; 1.007      ;
; -1.001 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.075      ; 1.074      ;
; -0.984 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.020      ; 1.036      ;
; -0.983 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.029      ; 1.046      ;
; -0.957 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.865      ; 0.408      ;
; -0.957 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.019      ; 1.062      ;
; -0.951 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.865      ; 0.414      ;
; -0.871 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.023      ; 1.152      ;
; -0.863 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.025      ; 1.162      ;
; -0.855 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.022      ; 1.167      ;
; -0.839 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.672      ; 0.833      ;
; -0.813 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.666      ; 0.853      ;
; -0.775 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.632      ; 0.857      ;
; -0.770 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.626      ; 0.856      ;
; -0.765 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.634      ; 0.869      ;
; -0.728 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.923      ;
; -0.726 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.688      ; 0.962      ;
; -0.724 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.688      ; 0.964      ;
; -0.722 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.929      ;
; -0.717 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.934      ;
; -0.711 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.940      ;
; -0.688 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.740      ; 1.052      ;
; -0.685 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.966      ;
; -0.679 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 0.972      ;
; -0.614 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 1.037      ;
; -0.608 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.651      ; 1.043      ;
; -0.167 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.006      ; 1.339      ;
; -0.165 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.071      ; 1.406      ;
; -0.148 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.016      ; 1.368      ;
; -0.147 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.025      ; 1.378      ;
; -0.121 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.015      ; 1.394      ;
; -0.035 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.019      ; 1.484      ;
; -0.030 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.662      ; 1.132      ;
; -0.027 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.021      ; 1.494      ;
; -0.019 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.018      ; 1.499      ;
; -0.003 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.668      ; 1.165      ;
; 0.004  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.628      ; 1.132      ;
; 0.050  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.630      ; 1.180      ;
; 0.121  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.684      ; 1.305      ;
; 0.127  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.684      ; 1.311      ;
; 0.148  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.736      ; 1.384      ;
; 0.198  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.796      ; 1.494      ;
; 0.200  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.861      ; 1.561      ;
; 0.203  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.622      ; 1.325      ;
; 0.209  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.796      ; 1.505      ;
; 0.211  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.861      ; 1.572      ;
; 0.217  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.806      ; 1.523      ;
; 0.218  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.815      ; 1.533      ;
; 0.228  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.806      ; 1.534      ;
; 0.229  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.815      ; 1.544      ;
; 0.241  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.796      ; 1.537      ;
; 0.243  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.861      ; 1.604      ;
; 0.244  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.805      ; 1.549      ;
; 0.255  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.805      ; 1.560      ;
; 0.260  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.806      ; 1.566      ;
; 0.261  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.815      ; 1.576      ;
; 0.287  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.805      ; 1.592      ;
; 0.312  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.796      ; 1.608      ;
; 0.314  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.861      ; 1.675      ;
; 0.330  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.809      ; 1.639      ;
; 0.331  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.806      ; 1.637      ;
; 0.332  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.815      ; 1.647      ;
; 0.338  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.811      ; 1.649      ;
; 0.341  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.809      ; 1.650      ;
; 0.346  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.654      ;
; 0.349  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.811      ; 1.660      ;
; 0.357  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.665      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.805      ; 1.663      ;
; 0.362  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.458      ; 1.320      ;
; 0.373  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.809      ; 1.682      ;
; 0.373  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.458      ; 1.331      ;
; 0.381  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.811      ; 1.692      ;
; 0.389  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.697      ;
; 0.402  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.452      ; 1.354      ;
; 0.405  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.458      ; 1.363      ;
; 0.413  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.452      ; 1.365      ;
; 0.444  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.809      ; 1.753      ;
; 0.445  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.452      ; 1.397      ;
; 0.452  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.811      ; 1.763      ;
; 0.455  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.412      ; 1.367      ;
; 0.460  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.808      ; 1.768      ;
; 0.466  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.412      ; 1.378      ;
; 0.476  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.458      ; 1.434      ;
; 0.479  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.418      ; 1.397      ;
; 0.490  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.418      ; 1.408      ;
; 0.498  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.412      ; 1.410      ;
; 0.505  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.474      ; 1.479      ;
; 0.506  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.474      ; 1.480      ;
; 0.508  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.420      ; 1.428      ;
; 0.513  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.526      ; 1.539      ;
; 0.516  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.452      ; 1.468      ;
; 0.516  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.474      ; 1.490      ;
; 0.517  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.474      ; 1.491      ;
; 0.519  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.420      ; 1.439      ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.725 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.670 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 1.800      ; 0.423      ;
; -1.363 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 1.800      ; 0.730      ;
; -1.274 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.589      ; 0.608      ;
; -1.272 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.589      ; 0.610      ;
; -1.225 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -1.170 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 1.800      ; 0.423      ;
; -0.863 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 1.800      ; 0.730      ;
; -0.774 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.589      ; 0.608      ;
; -0.772 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.589      ; 0.610      ;
; -0.668 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.114      ; 0.598      ;
; -0.666 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.114      ; 0.600      ;
; -0.214 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.842      ;
; -0.191 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.865      ;
; -0.146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.910      ;
; -0.146 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.243      ; 0.749      ;
; -0.140 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.243      ; 0.755      ;
; -0.127 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.929      ;
; -0.123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.933      ;
; -0.104 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.952      ;
; -0.083 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.973      ;
; -0.060 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 0.996      ;
; 0.034  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.211      ; 0.397      ;
; 0.071  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.116      ; 0.839      ;
; 0.077  ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                          ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50    ; -0.500       ; 1.116      ; 0.845      ;
; 0.158  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.211      ; 0.521      ;
; 0.215  ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.327  ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.377  ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.455  ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.458  ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.610      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                 ; Launch Clock                                                         ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.358 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.938      ; 0.721      ;
; -1.352 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.938      ; 0.727      ;
; -1.065 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.585      ; 0.520      ;
; -0.879 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                        ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.458      ; 0.579      ;
; -0.858 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.938      ; 0.721      ;
; -0.852 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.938      ; 0.727      ;
; -0.705 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.463      ; 0.758      ;
; -0.701 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.463      ; 0.762      ;
; -0.559 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.467      ; 0.408      ;
; -0.553 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                         ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.467      ; 0.414      ;
; -0.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.923      ;
; -0.324 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.929      ;
; -0.319 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.934      ;
; -0.313 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.940      ;
; -0.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.966      ;
; -0.281 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 0.972      ;
; -0.216 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 1.037      ;
; -0.210 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.253      ; 1.043      ;
; -0.094 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.456      ; 0.862      ;
; 0.295  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.246      ; 1.041      ;
; 0.363  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.246      ; 1.109      ;
; 0.382  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.246      ; 1.128      ;
; 0.426  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.246      ; 1.172      ;
; 1.151  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.008      ; 0.659      ;
; 1.169  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.006     ; 0.663      ;
; 1.204  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.008      ; 0.712      ;
; 1.221  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.065     ; 0.656      ;
; 1.247  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.082     ; 0.665      ;
; 1.251  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.083     ; 0.668      ;
; 1.251  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.091     ; 0.660      ;
; 1.275  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.709      ;
; 1.277  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.073     ; 0.704      ;
; 1.303  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.072     ; 0.731      ;
; 1.308  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.742      ;
; 1.309  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.009     ; 0.800      ;
; 1.310  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.744      ;
; 1.312  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.067     ; 0.745      ;
; 1.327  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.116     ; 0.711      ;
; 1.331  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.118     ; 0.713      ;
; 1.339  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.084     ; 0.755      ;
; 1.345  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.072     ; 0.773      ;
; 1.351  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.133     ; 0.718      ;
; 1.359  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.793      ;
; 1.380  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.118     ; 0.762      ;
; 1.383  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.085     ; 0.798      ;
; 1.398  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.004     ; 0.894      ;
; 1.399  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.133     ; 0.766      ;
; 1.402  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.083     ; 0.819      ;
; 1.414  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.007     ; 0.907      ;
; 1.415  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.082     ; 0.833      ;
; 1.418  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.081     ; 0.837      ;
; 1.441  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.009      ; 0.950      ;
; 1.450  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.884      ;
; 1.451  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.092     ; 0.859      ;
; 1.454  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.006     ; 0.948      ;
; 1.454  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.888      ;
; 1.459  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.006     ; 0.953      ;
; 1.464  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 0.898      ;
; 1.464  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.117     ; 0.847      ;
; 1.468  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.079     ; 0.889      ;
; 1.472  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.075     ; 0.897      ;
; 1.473  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.068     ; 0.905      ;
; 1.477  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.068     ; 0.909      ;
; 1.483  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.006     ; 0.977      ;
; 1.495  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.092     ; 0.903      ;
; 1.503  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.005     ; 0.998      ;
; 1.504  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.081     ; 0.923      ;
; 1.507  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.072     ; 0.935      ;
; 1.508  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.005      ; 1.013      ;
; 1.529  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.005     ; 1.024      ;
; 1.536  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.085     ; 0.951      ;
; 1.548  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.073     ; 0.975      ;
; 1.556  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.006      ; 1.062      ;
; 1.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.067     ; 0.993      ;
; 1.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.067     ; 0.993      ;
; 1.560  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.118     ; 0.942      ;
; 1.561  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.073     ; 0.988      ;
; 1.564  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.073     ; 0.991      ;
; 1.566  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.117     ; 0.949      ;
; 1.568  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.074     ; 0.994      ;
; 1.569  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.088     ; 0.981      ;
; 1.570  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.008     ; 1.062      ;
; 1.572  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.008      ; 1.080      ;
; 1.577  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.131     ; 0.946      ;
; 1.582  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.068     ; 1.014      ;
; 1.584  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.074     ; 1.010      ;
; 1.599  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.133     ; 0.966      ;
; 1.599  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.065     ; 1.034      ;
; 1.606  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.094     ; 1.012      ;
; 1.608  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.117     ; 0.991      ;
; 1.609  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.075     ; 1.034      ;
; 1.611  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.006     ; 1.105      ;
; 1.614  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.009      ; 1.123      ;
; 1.615  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.092     ; 1.023      ;
; 1.615  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.067     ; 1.048      ;
; 1.626  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.074     ; 1.052      ;
; 1.634  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.068     ; 1.066      ;
; 1.635  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.068     ; 1.067      ;
; 1.637  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.079     ; 1.058      ;
; 1.638  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ; clk_proc                                                             ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; -0.066     ; 1.072      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_proc'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.974 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.671      ; 0.349      ;
; -0.770 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.543      ; 0.425      ;
; -0.737 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 0.956      ;
; -0.527 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.671      ; 0.796      ;
; -0.511 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.332      ; 0.973      ;
; -0.488 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.668      ; 0.832      ;
; -0.488 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.668      ; 0.832      ;
; -0.481 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.668      ; 0.839      ;
; -0.480 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.668      ; 0.840      ;
; -0.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.046      ;
; -0.422 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.332      ; 1.062      ;
; -0.411 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.544      ; 0.785      ;
; -0.410 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.542      ; 0.784      ;
; -0.409 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.544      ; 0.787      ;
; -0.408 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.542      ; 0.786      ;
; -0.395 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.543      ; 0.800      ;
; -0.385 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.669      ; 0.936      ;
; -0.383 ; proc:proc0|datapath:datapath0|alu:alu0|w[15]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.669      ; 0.938      ;
; -0.370 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.541      ; 0.823      ;
; -0.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.332      ; 1.117      ;
; -0.348 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.135      ;
; -0.334 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.332      ; 1.150      ;
; -0.313 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.543      ; 0.882      ;
; -0.310 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.541      ; 0.883      ;
; -0.310 ; proc:proc0|datapath:datapath0|alu:alu0|w[14]                      ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146            ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.541      ; 0.883      ;
; -0.310 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.545      ; 0.887      ;
; -0.293 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.190      ;
; -0.287 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.546      ; 0.911      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.285 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.408      ;
; -0.276 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.417      ;
; -0.276 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.541      ; 1.417      ;
; -0.272 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.211      ;
; -0.272 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.211      ;
; -0.267 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.425      ;
; -0.267 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.425      ;
; -0.267 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.266 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.425      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~95             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~98             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.252 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.440      ;
; -0.248 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.444      ;
; -0.248 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.444      ;
; -0.248 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.444      ;
; -0.248 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.444      ;
; -0.248 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.444      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~49             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.243 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.539      ; 1.448      ;
; -0.229 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.254      ;
; -0.214 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.269      ;
; -0.207 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.331      ; 1.276      ;
; -0.178 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.543      ; 1.017      ;
; -0.174 ; proc:proc0|datapath:datapath0|alu:alu0|w[0]                       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20             ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; clk_proc    ; -0.500       ; 1.543      ; 1.021      ;
; -0.167 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.536      ; 1.521      ;
; -0.166 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.540      ; 1.526      ;
; -0.163 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.536      ; 1.525      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.113 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42             ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.544      ; 1.583      ;
; -0.090 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.329      ; 1.391      ;
; -0.088 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.542      ; 1.606      ;
; -0.088 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140            ; clk_proc                                                             ; clk_proc    ; 0.000        ; 1.542      ; 1.606      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                      ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.422 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.141     ; 0.781      ;
; 1.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 0.786      ;
; 1.463 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 0.834      ;
; 1.482 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.138     ; 0.844      ;
; 1.493 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.118     ; 0.875      ;
; 1.499 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 0.859      ;
; 1.511 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.118     ; 0.893      ;
; 1.519 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.139     ; 0.880      ;
; 1.537 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.119     ; 0.918      ;
; 1.552 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 0.912      ;
; 1.584 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.120     ; 0.964      ;
; 1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~61  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 0.980      ;
; 1.601 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 0.972      ;
; 1.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 0.978      ;
; 1.622 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 0.980      ;
; 1.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.133     ; 0.996      ;
; 1.632 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~63  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.137     ; 0.995      ;
; 1.643 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.014      ;
; 1.648 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.119     ; 1.029      ;
; 1.657 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 1.017      ;
; 1.658 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.027      ;
; 1.666 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.024      ;
; 1.673 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.143     ; 1.030      ;
; 1.677 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.133     ; 1.044      ;
; 1.681 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.137     ; 1.044      ;
; 1.690 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.119     ; 1.071      ;
; 1.713 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.071      ;
; 1.718 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.076      ;
; 1.723 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.101      ;
; 1.726 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~80  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.120     ; 1.106      ;
; 1.744 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.120     ; 1.124      ;
; 1.745 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~77  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.124      ;
; 1.746 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.115      ;
; 1.747 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.118      ;
; 1.749 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.127      ;
; 1.754 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.124      ;
; 1.762 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.141     ; 1.121      ;
; 1.768 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.123     ; 1.145      ;
; 1.770 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.140      ;
; 1.777 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.144     ; 1.133      ;
; 1.786 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.144      ;
; 1.788 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.141     ; 1.147      ;
; 1.789 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.139     ; 1.150      ;
; 1.792 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~81  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.119     ; 1.173      ;
; 1.795 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.164      ;
; 1.805 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.176      ;
; 1.812 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.182      ;
; 1.836 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~32  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.215      ;
; 1.842 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 1.202      ;
; 1.844 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.120     ; 1.224      ;
; 1.845 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.138     ; 1.207      ;
; 1.846 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.216      ;
; 1.847 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.138     ; 1.209      ;
; 1.851 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~29  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.229      ;
; 1.851 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.220      ;
; 1.855 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.224      ;
; 1.856 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.143     ; 1.213      ;
; 1.862 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.232      ;
; 1.867 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~31  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.136     ; 1.231      ;
; 1.868 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.141     ; 1.227      ;
; 1.869 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.248      ;
; 1.870 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.228      ;
; 1.877 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.133     ; 1.244      ;
; 1.886 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; proc:proc0|datapath:datapath0|alu:alu0|w[5]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.265      ;
; 1.893 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.264      ;
; 1.895 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~97  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.274      ;
; 1.898 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~33  ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.120     ; 1.278      ;
; 1.904 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.262      ;
; 1.910 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~96  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.288      ;
; 1.920 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 1.280      ;
; 1.920 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.134     ; 1.286      ;
; 1.921 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.143     ; 1.278      ;
; 1.923 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.142     ; 1.281      ;
; 1.927 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.123     ; 1.304      ;
; 1.927 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.298      ;
; 1.927 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.144     ; 1.283      ;
; 1.938 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.124     ; 1.314      ;
; 1.939 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[13] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.317      ;
; 1.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.123     ; 1.318      ;
; 1.957 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.326      ;
; 1.962 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; proc:proc0|datapath:datapath0|alu:alu0|w[4]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.139     ; 1.323      ;
; 1.962 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46  ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.128     ; 1.334      ;
; 1.969 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.133     ; 1.336      ;
; 1.972 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.343      ;
; 1.980 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26  ; proc:proc0|datapath:datapath0|alu:alu0|w[6]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.145     ; 1.335      ;
; 1.982 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.132     ; 1.350      ;
; 1.986 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.356      ;
; 1.989 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~48  ; proc:proc0|datapath:datapath0|alu:alu0|w[12] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.121     ; 1.368      ;
; 1.993 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79  ; proc:proc0|datapath:datapath0|alu:alu0|w[11] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.138     ; 1.355      ;
; 1.994 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 1.354      ;
; 2.002 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.132     ; 1.370      ;
; 2.006 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; proc:proc0|datapath:datapath0|alu:alu0|w[9]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.122     ; 1.384      ;
; 2.012 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.132     ; 1.380      ;
; 2.015 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75  ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.132     ; 1.383      ;
; 2.017 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; proc:proc0|datapath:datapath0|alu:alu0|w[8]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.128     ; 1.389      ;
; 2.021 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|alu:alu0|w[7]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.131     ; 1.390      ;
; 2.023 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|datapath:datapath0|alu:alu0|w[2]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.141     ; 1.382      ;
; 2.025 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|alu:alu0|w[3]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.140     ; 1.385      ;
; 2.026 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; proc:proc0|datapath:datapath0|alu:alu0|w[10] ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.129     ; 1.397      ;
; 2.030 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; proc:proc0|datapath:datapath0|alu:alu0|w[1]  ; clk_proc     ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; -0.500       ; -0.130     ; 1.400      ;
+-------+---------------------------------------------------------+----------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.489 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.133     ; 0.356      ;
; 1.492 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.132     ; 0.360      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~0|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~3|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~27|datab                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]'                                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|Equal0~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[14]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[14]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|datapath0|alu0|w[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|unidad_control0|control_l0|op[0]|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Rise       ; proc0|unidad_control0|control_l0|op[0]|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[10]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[10]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[11]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[11]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[12]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[12]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[13]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[13]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[14]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[14]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[15]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[15]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[8]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[8]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[9]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] ; Fall       ; proc:proc0|datapath:datapath0|alu:alu0|w[9]    ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.618 ; 2.618 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.893 ; 1.893 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.040 ; 2.040 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.020 ; 2.020 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.705 ; 1.705 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.922 ; 1.922 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.837 ; 1.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.782 ; 1.782 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.897 ; 1.897 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.395 ; 2.395 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.534 ; 2.534 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.504 ; 2.504 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.618 ; 2.618 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.492 ; 2.492 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.383 ; 2.383 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.583 ; 2.583 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.350 ; 2.350 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.347 ; 1.347 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.347 ; 1.347 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.429 ; -1.429 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.539 ; -1.539 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.695 ; -1.695 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.662 ; -1.662 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.429 ; -1.429 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.571 ; -1.571 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.566 ; -1.566 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.506 ; -1.506 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.547 ; -1.547 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.602 ; -1.602 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.644 ; -1.644 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.662 ; -1.662 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.484 ; -1.484 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.649 ; -1.649 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.605 ; -1.605 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.659 ; -1.659 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.543 ; -1.543 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.753  ; 0.753  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.753  ; 0.753  ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.197 ; 4.197 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.223 ; 4.223 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.346 ; 4.346 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.261 ; 4.261 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.266 ; 4.266 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.265 ; 4.265 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.254 ; 4.254 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.289 ; 4.289 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.016 ; 4.016 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.253 ; 4.253 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.143 ; 4.143 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.048 ; 4.048 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.132 ; 4.132 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.107 ; 4.107 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.346 ; 4.346 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.080 ; 4.080 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120 ; 4.120 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.321 ; 4.321 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ; 4.180 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.714 ; 2.714 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.749 ; 2.749 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.595 ; 4.595 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.621 ; 4.621 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 5.318 ; 5.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 5.318 ; 5.318 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 5.269 ; 5.269 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 4.884 ; 4.884 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 5.070 ; 5.070 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 4.809 ; 4.809 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 5.045 ; 5.045 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 4.761 ; 4.761 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.859 ; 4.859 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 5.203 ; 5.203 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 4.941 ; 4.941 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 4.951 ; 4.951 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 4.711 ; 4.711 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.813 ; 4.813 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.764 ; 4.764 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.953 ; 4.953 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.982 ; 4.982 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.759 ; 4.759 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.982 ; 4.982 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.569 ; 4.569 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.442 ; 4.442 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.798 ; 4.798 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.713 ; 4.713 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.102 ; 4.102 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.369 ; 4.369 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.606 ; 4.606 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.480 ; 4.480 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.692 ; 4.692 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.380 ; 4.380 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.287 ; 4.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.462 ; 3.462 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.353 ; 3.353 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.197 ; 4.197 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.223 ; 4.223 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.016 ; 4.016 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.261 ; 4.261 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.266 ; 4.266 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.265 ; 4.265 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.254 ; 4.254 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.289 ; 4.289 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.016 ; 4.016 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.253 ; 4.253 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.143 ; 4.143 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.048 ; 4.048 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.132 ; 4.132 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.107 ; 4.107 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.346 ; 4.346 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.080 ; 4.080 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120 ; 4.120 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.321 ; 4.321 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ; 4.180 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.714 ; 2.714 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.749 ; 2.749 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.595 ; 4.595 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.621 ; 4.621 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.282 ; 3.282 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.540 ; 3.540 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.686 ; 3.686 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.517 ; 3.517 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.554 ; 3.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.676 ; 3.676 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.744 ; 3.744 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.351 ; 3.351 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.349 ; 3.349 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.668 ; 3.668 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.444 ; 3.444 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.566 ; 3.566 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.486 ; 3.486 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.554 ; 3.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.282 ; 3.282 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.503 ; 3.503 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.353 ; 3.353 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.759 ; 4.759 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.982 ; 4.982 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.569 ; 4.569 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.442 ; 4.442 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.798 ; 4.798 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.713 ; 4.713 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.102 ; 4.102 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.369 ; 4.369 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.606 ; 4.606 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.480 ; 4.480 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.692 ; 4.692 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.380 ; 4.380 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.287 ; 4.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.462 ; 3.462 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.353 ; 3.353 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.430 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.552 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.448 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.582 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.407 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.537 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.547 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.417 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.420 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.430 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.552 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.448 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.582 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.407 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.537 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.547 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.417 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.420 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.430     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.552     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.448     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.582     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.407     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.537     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.547     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.417     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.420     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.430     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.552     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.448     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.582     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.407     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.374     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.537     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.507     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.547     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.329     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.417     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.584     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.420     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                    ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                  ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -8.265   ; -3.276  ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50                                                              ; -0.679   ; -2.695  ; N/A      ; N/A     ; -1.631              ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -5.575   ; -2.130  ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.624   ; 1.489   ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -3.390   ; -3.276  ; N/A      ; N/A     ; 0.500               ;
;  clk_proc                                                              ; -3.549   ; -1.456  ; N/A      ; N/A     ; -0.611              ;
;  proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; -8.265   ; 1.422   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                                        ; -626.59  ; -50.826 ; 0.0      ; 0.0     ; -203.261            ;
;  CLOCK_50                                                              ; -1.774   ; -11.525 ; N/A      ; N/A     ; -12.629             ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -77.117  ; -5.498  ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -6.727   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -34.633  ; -17.525 ; N/A      ; N/A     ; 0.000               ;
;  clk_proc                                                              ; -416.986 ; -22.624 ; N/A      ; N/A     ; -190.632            ;
;  proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; -89.353  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.739 ; 5.739 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.865 ; 3.865 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.336 ; 4.336 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.274 ; 4.274 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.266 ; 3.266 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.913 ; 3.913 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.777 ; 3.777 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.525 ; 3.525 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.796 ; 3.796 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.280 ; 5.280 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.648 ; 5.648 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.411 ; 5.411 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.739 ; 5.739 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.471 ; 5.471 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.268 ; 5.268 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.711 ; 5.711 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.085 ; 5.085 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.104 ; 3.104 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.104 ; 3.104 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.429 ; -1.429 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.539 ; -1.539 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.695 ; -1.695 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.662 ; -1.662 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.429 ; -1.429 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.571 ; -1.571 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.566 ; -1.566 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.506 ; -1.506 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.547 ; -1.547 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.602 ; -1.602 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.644 ; -1.644 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.662 ; -1.662 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.484 ; -1.484 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.649 ; -1.649 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.605 ; -1.605 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.659 ; -1.659 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.543 ; -1.543 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 0.816  ; 0.816  ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 0.816  ; 0.816  ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.503  ; 8.503  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.797  ; 8.797  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.817  ; 8.817  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.694  ; 8.694  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.760  ; 8.760  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.755  ; 8.755  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.690  ; 8.690  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.708  ; 8.708  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.123  ; 8.123  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.716  ; 8.716  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.358  ; 8.358  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.169  ; 8.169  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.418  ; 8.418  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.242  ; 8.242  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.791  ; 8.791  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.200  ; 8.200  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.323  ; 8.323  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.817  ; 8.817  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.488  ; 8.488  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.234  ; 6.234  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.296  ; 6.296  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.649  ; 9.649  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.943  ; 9.943  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 11.136 ; 11.136 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 11.136 ; 11.136 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 11.029 ; 11.029 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 10.335 ; 10.335 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 10.484 ; 10.484 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 9.762  ; 9.762  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 10.684 ; 10.684 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 9.652  ; 9.652  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 10.165 ; 10.165 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 10.840 ; 10.840 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 10.134 ; 10.134 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 10.169 ; 10.169 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 9.749  ; 9.749  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 9.852  ; 9.852  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 9.648  ; 9.648  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 10.162 ; 10.162 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.625 ; 10.625 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.019 ; 10.019 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.625 ; 10.625 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.854  ; 9.854  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.196  ; 9.196  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.138 ; 10.138 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 10.287 ; 10.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.263  ; 8.263  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.290  ; 9.290  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.673  ; 9.673  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.367  ; 9.367  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.899  ; 9.899  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 9.337  ; 9.337  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.850  ; 8.850  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 8.165  ; 8.165  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 7.764  ; 7.764  ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.197 ; 4.197 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.223 ; 4.223 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.016 ; 4.016 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.261 ; 4.261 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.266 ; 4.266 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.265 ; 4.265 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.254 ; 4.254 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.289 ; 4.289 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.016 ; 4.016 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.253 ; 4.253 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.143 ; 4.143 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.048 ; 4.048 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.132 ; 4.132 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.107 ; 4.107 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.346 ; 4.346 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.080 ; 4.080 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.120 ; 4.120 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.321 ; 4.321 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.180 ; 4.180 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.714 ; 2.714 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.749 ; 2.749 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.595 ; 4.595 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.621 ; 4.621 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 3.282 ; 3.282 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 3.540 ; 3.540 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 3.686 ; 3.686 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 3.517 ; 3.517 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 3.554 ; 3.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 3.676 ; 3.676 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 3.744 ; 3.744 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 3.351 ; 3.351 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 3.349 ; 3.349 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 3.668 ; 3.668 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 3.444 ; 3.444 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 3.566 ; 3.566 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 3.486 ; 3.486 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 3.554 ; 3.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 3.282 ; 3.282 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 3.503 ; 3.503 ; Rise       ; clk_proc                                                              ;
; SRAM_ADDR[*]   ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.353 ; 3.353 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[0]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.759 ; 4.759 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[1]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.982 ; 4.982 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[2]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.569 ; 4.569 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[3]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.442 ; 4.442 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[4]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.798 ; 4.798 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[5]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.713 ; 4.713 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[6]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.102 ; 4.102 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[7]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.369 ; 4.369 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[8]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.606 ; 4.606 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[9]  ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.480 ; 4.480 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[10] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.692 ; 4.692 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[11] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.380 ; 4.380 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[12] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 4.287 ; 4.287 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[13] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.462 ; 3.462 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
;  SRAM_ADDR[14] ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 3.353 ; 3.353 ; Fall       ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                           ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 1744     ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 138      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; clk_proc                                                              ; 0        ; 128      ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 11       ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50                                                              ; 0        ; 4        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 10       ; 0        ; 245      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0        ; 2        ; 0        ; 2        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10       ; 0        ; 155      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 2        ; 0        ; 31       ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 0        ; 0        ; 240      ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                            ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; clk_proc                                                              ; clk_proc                                                              ; 1744     ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0        ; 138      ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; clk_proc                                                              ; 0        ; 128      ; 0        ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; 11       ; 1        ; 0        ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11       ; 0        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1        ; 1        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; CLOCK_50                                                              ; 0        ; 4        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 10       ; 0        ; 245      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2        ; 2        ; 0        ; 0        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0        ; 2        ; 0        ; 2        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2        ; 0        ; 0        ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10       ; 0        ; 155      ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2        ; 2        ; 0        ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 0        ; 0        ; 8        ;
; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0        ; 2        ; 0        ; 31       ;
; clk_proc                                                              ; proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]  ; 0        ; 0        ; 240      ; 0        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 81    ; 81   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 05 23:14:15 2018
Info: Command: quartus_sta full_alu -c full_alu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 55 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_proc clk_proc
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST
    Info (332105): create_clock -period 1.000 -name proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0]
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.265       -89.353 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
    Info (332119):    -5.575       -77.117 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -3.624        -6.727 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):    -3.549      -416.986 clk_proc 
    Info (332119):    -3.390       -34.633 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -0.679        -1.774 CLOCK_50 
Info (332146): Worst-case hold slack is -3.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.276       -17.525 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -2.695       -11.525 CLOCK_50 
    Info (332119):    -2.130        -5.498 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.456        -4.128 clk_proc 
    Info (332119):     2.532         0.000 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
    Info (332119):     2.950         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -12.629 CLOCK_50 
    Info (332119):    -0.611      -190.632 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):     0.500         0.000 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.452       -31.446 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
    Info (332119):    -1.856       -23.832 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -1.351       -87.267 clk_proc 
    Info (332119):    -1.084        -1.972 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):    -0.569        -3.683 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):     0.422         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.756       -17.123 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -1.725        -7.304 CLOCK_50 
    Info (332119):    -1.358        -3.775 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):    -0.974       -22.624 clk_proc 
    Info (332119):     1.422         0.000 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
    Info (332119):     1.489         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -10.380 CLOCK_50 
    Info (332119):    -0.500      -156.000 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):     0.500         0.000 proc:proc0|unidad_control:unidad_control0|control_l:control_l0|op[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Thu Apr 05 23:14:17 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


