

<!DOCTYPE html>
<html lang="zh-CN" data-default-color-scheme=auto>



<head>
  <meta charset="UTF-8">
  <link href="https://fonts.googleapis.com/css2?family=Noto+Serif+SC&display=swap" rel="stylesheet">
  <link rel="apple-touch-icon" sizes="76x76" href="/img/fluid.png">
  <link rel="icon" href="/img/fluid.png">
  <meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=5.0, shrink-to-fit=no">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  
  <meta name="theme-color" content="#37625B">
  <meta name="author" content="qianbinbin">
  <meta name="keywords" content="">
  
    <meta name="description" content="参考  https:&#x2F;&#x2F;www.cnblogs.com&#x2F;Alfred-HOO&#x2F;articles&#x2F;17436702.html https:&#x2F;&#x2F;blog.csdn.net&#x2F;weixin_41969690&#x2F;article&#x2F;details&#x2F;108006834    1. 增强的 文本值赋值  在Verilog中，可以很轻松的为变量赋值0、X、Z，但是很难实现直接为每1bit赋值为1.">
<meta property="og:type" content="article">
<meta property="og:title" content="SystemVerilog_数据类型">
<meta property="og:url" content="http://binbinqian.cn/2024/05/05/SystemVerilog_%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/index.html">
<meta property="og:site_name" content="可达达鸭">
<meta property="og:description" content="参考  https:&#x2F;&#x2F;www.cnblogs.com&#x2F;Alfred-HOO&#x2F;articles&#x2F;17436702.html https:&#x2F;&#x2F;blog.csdn.net&#x2F;weixin_41969690&#x2F;article&#x2F;details&#x2F;108006834    1. 增强的 文本值赋值  在Verilog中，可以很轻松的为变量赋值0、X、Z，但是很难实现直接为每1bit赋值为1.">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="http://binbinqian.cn/2024/05/05/SystemVerilog_%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/image-20240507160551866.png">
<meta property="og:image" content="http://binbinqian.cn/2024/05/05/SystemVerilog_%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/image-20240507165819628.png">
<meta property="article:published_time" content="2024-05-05T02:35:38.000Z">
<meta property="article:modified_time" content="2024-05-08T02:24:04.250Z">
<meta property="article:author" content="qianbinbin">
<meta name="twitter:card" content="summary_large_image">
<meta name="twitter:image" content="http://binbinqian.cn/2024/05/05/SystemVerilog_%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/image-20240507160551866.png">
  
  
    <meta name="referrer" content="no-referrer-when-downgrade">
  
  
  <title>SystemVerilog_数据类型 - 可达达鸭</title>

  <link  rel="stylesheet" href="https://lib.baomitu.com/twitter-bootstrap/4.6.1/css/bootstrap.min.css" />



  <link  rel="stylesheet" href="https://lib.baomitu.com/github-markdown-css/4.0.0/github-markdown.min.css" />

  <link  rel="stylesheet" href="https://lib.baomitu.com/hint.css/2.7.0/hint.min.css" />

  <link  rel="stylesheet" href="https://lib.baomitu.com/fancybox/3.5.7/jquery.fancybox.min.css" />



<!-- 主题依赖的图标库，不要自行修改 -->
<!-- Do not modify the link that theme dependent icons -->

<link rel="stylesheet" href="//at.alicdn.com/t/font_1749284_hj8rtnfg7um.css">



<link rel="stylesheet" href="//at.alicdn.com/t/font_1736178_lbnruvf0jn.css">


<link  rel="stylesheet" href="/css/main.css" />


  <link id="highlight-css" rel="stylesheet" href="/css/highlight.css" />
  
    <link id="highlight-css-dark" rel="stylesheet" href="/css/highlight-dark.css" />
  




  <script id="fluid-configs">
    var Fluid = window.Fluid || {};
    Fluid.ctx = Object.assign({}, Fluid.ctx)
    var CONFIG = {"hostname":"binbinqian.cn","root":"/","version":"1.9.5","typing":{"enable":true,"typeSpeed":60,"cursorChar":"_","loop":false,"scope":[]},"anchorjs":{"enable":true,"element":"h1,h2,h3,h4,h5,h6","placement":"left","visible":"hover","icon":""},"progressbar":{"enable":true,"height_px":3,"color":"#29d","options":{"showSpinner":false,"trickleSpeed":100}},"code_language":{"enable":true,"default":"TEXT"},"copy_btn":true,"image_caption":{"enable":true},"image_zoom":{"enable":true,"img_url_replace":["",""]},"toc":{"enable":true,"placement":"right","headingSelector":"h1,h2,h3,h4,h5,h6","collapseDepth":0},"lazyload":{"enable":false,"loading_img":"/img/loading.gif","onlypost":false,"offset_factor":2},"web_analytics":{"enable":true,"follow_dnt":true,"baidu":null,"google":{"measurement_id":null},"tencent":{"sid":null,"cid":null},"woyaola":null,"cnzz":null,"leancloud":{"app_id":null,"app_key":null,"server_url":null,"path":"window.location.pathname","ignore_local":false}},"search_path":"/local-search.xml","include_content_in_search":true};

    if (CONFIG.web_analytics.follow_dnt) {
      var dntVal = navigator.doNotTrack || window.doNotTrack || navigator.msDoNotTrack;
      Fluid.ctx.dnt = dntVal && (dntVal.startsWith('1') || dntVal.startsWith('yes') || dntVal.startsWith('on'));
    }
  </script>
  <script  src="/js/utils.js" ></script>
  <script  src="/js/color-schema.js" ></script>
  

  

  
    <!-- Google tag (gtag.js) -->
    <script async>
      if (!Fluid.ctx.dnt) {
        Fluid.utils.createScript("https://www.googletagmanager.com/gtag/js?id=", function() {
          window.dataLayer = window.dataLayer || [];
          function gtag() {
            dataLayer.push(arguments);
          }
          gtag('js', new Date());
          gtag('config', '');
        });
      }
    </script>
  

  

  

  

  



  
<meta name="generator" content="Hexo 6.3.0"></head>


<body>
  

  <header>
    

<div class="header-inner" style="height: 70vh;">
  <nav id="navbar" class="navbar fixed-top  navbar-expand-lg navbar-dark scrolling-navbar">
  <div class="container">
    <a class="navbar-brand" href="/">
      <strong>可达达鸭</strong>
    </a>

    <button id="navbar-toggler-btn" class="navbar-toggler" type="button" data-toggle="collapse"
            data-target="#navbarSupportedContent"
            aria-controls="navbarSupportedContent" aria-expanded="false" aria-label="Toggle navigation">
      <div class="animated-icon"><span></span><span></span><span></span></div>
    </button>

    <!-- Collapsible content -->
    <div class="collapse navbar-collapse" id="navbarSupportedContent">
      <ul class="navbar-nav ml-auto text-center">
        
          
          
          
          
            <li class="nav-item">
              <a class="nav-link" href="/" target="_self">
                <i class="iconfont icon-home-fill"></i>
                <span>首页</span>
              </a>
            </li>
          
        
          
          
          
          
            <li class="nav-item">
              <a class="nav-link" href="/archives/" target="_self">
                <i class="iconfont icon-archive-fill"></i>
                <span>归档</span>
              </a>
            </li>
          
        
          
          
          
          
            <li class="nav-item">
              <a class="nav-link" href="/categories/" target="_self">
                <i class="iconfont icon-category-fill"></i>
                <span>分类</span>
              </a>
            </li>
          
        
          
          
          
          
            <li class="nav-item">
              <a class="nav-link" href="/tags/" target="_self">
                <i class="iconfont icon-tags-fill"></i>
                <span>标签</span>
              </a>
            </li>
          
        
          
          
          
          
            <li class="nav-item">
              <a class="nav-link" href="/about/" target="_self">
                <i class="iconfont icon-user-fill"></i>
                <span>关于</span>
              </a>
            </li>
          
        
        
          <li class="nav-item" id="search-btn">
            <a class="nav-link" target="_self" href="javascript:;" data-toggle="modal" data-target="#modalSearch" aria-label="Search">
              <i class="iconfont icon-search"></i>
            </a>
          </li>
          
        
        
          <li class="nav-item" id="color-toggle-btn">
            <a class="nav-link" target="_self" href="javascript:;" aria-label="Color Toggle">
              <i class="iconfont icon-dark" id="color-toggle-icon"></i>
            </a>
          </li>
        
      </ul>
    </div>
  </div>
</nav>

  

<div id="banner" class="banner" parallax=true
     style="background: url('/img/default.png') no-repeat center center; background-size: cover;">
  <div class="full-bg-img">
    <div class="mask flex-center" style="background-color: rgba(0, 0, 0, 0.3)">
      <div class="banner-text text-center fade-in-up">
        <div class="h2">
          
            <span id="subtitle" data-typed-text="SystemVerilog_数据类型"></span>
          
        </div>

        
          
  <div class="mt-3">
    
    
      <span class="post-meta">
        <i class="iconfont icon-date-fill" aria-hidden="true"></i>
        <time datetime="2024-05-05 10:35" pubdate>
          2024年5月5日 上午
        </time>
      </span>
    
  </div>

  <div class="mt-1">
    
      <span class="post-meta mr-2">
        <i class="iconfont icon-chart"></i>
        
          8k 字
        
      </span>
    

    
      <span class="post-meta mr-2">
        <i class="iconfont icon-clock-fill"></i>
        
        
        
          67 分钟
        
      </span>
    

    
    
      
        <span id="busuanzi_container_page_pv" style="display: none">
          <i class="iconfont icon-eye" aria-hidden="true"></i>
          <span id="busuanzi_value_page_pv"></span> 次
        </span>
        
      
    
  </div>


        
      </div>

      
    </div>
  </div>
</div>

</div>

  </header>

  <main>
    
      

<div class="container-fluid nopadding-x">
  <div class="row nomargin-x">
    <div class="side-col d-none d-lg-block col-lg-2">
      
  <aside class="sidebar category-bar" style="margin-right: -1rem">
    





<div class="category-list">
  
  
    
    
    
    <div class="category row nomargin-x">
      <a class="category-item 
          list-group-item category-item-action col-10 col-md-11 col-xm-11" title="System Verilog"
        id="heading-d75ac5e73fe975a0b0989f95fd373c75" role="tab" data-toggle="collapse" href="#collapse-d75ac5e73fe975a0b0989f95fd373c75"
        aria-expanded="true"
      >
        System Verilog
        <span class="list-group-count">(5)</span>
        <i class="iconfont icon-arrowright"></i>
      </a>
      
      <div class="category-collapse collapse show" id="collapse-d75ac5e73fe975a0b0989f95fd373c75"
           role="tabpanel" aria-labelledby="heading-d75ac5e73fe975a0b0989f95fd373c75">
        
        
          
  <div class="category-post-list">
    
    
      
      
        <a href="/2024/05/05/SystemVerilog_%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/" title="SystemVerilog_数据类型"
           class="list-group-item list-group-item-action
           active">
          <span class="category-post">SystemVerilog_数据类型</span>
        </a>
      
    
      
      
        <a href="/2024/05/10/SystemVerilog_%E6%95%B0%E7%BB%84/" title="SystemVerilog_数组"
           class="list-group-item list-group-item-action
           ">
          <span class="category-post">SystemVerilog_数组</span>
        </a>
      
    
      
      
        <a href="/2024/05/08/SystemVerilog_%E7%94%A8%E6%88%B7%E8%87%AA%E5%AE%9A%E4%B9%89%E5%92%8C%E6%9E%9A%E4%B8%BE%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/" title="SystemVerilog_用户自定义和枚举数据类型"
           class="list-group-item list-group-item-action
           ">
          <span class="category-post">SystemVerilog_用户自定义和枚举数据类型</span>
        </a>
      
    
      
      
        <a href="/2024/01/05/%E5%8C%85/" title="包"
           class="list-group-item list-group-item-action
           ">
          <span class="category-post">包</span>
        </a>
      
    
      
      
        <a href="/2024/01/06/%E5%91%BD%E5%90%8D&amp;%E6%9C%AA%E5%91%BD%E5%90%8D%E8%AF%AD%E5%8F%A5%E5%9D%97/" title="命名 - 未命名语句块"
           class="list-group-item list-group-item-action
           ">
          <span class="category-post">命名 - 未命名语句块</span>
        </a>
      
    
  </div>

        
      </div>
    </div>
  
</div>


  </aside>


    </div>

    <div class="col-lg-8 nopadding-x-md">
      <div class="container nopadding-x-md" id="board-ctn">
        <div id="board">
          <article class="post-content mx-auto">
            <h1 id="seo-header">SystemVerilog_数据类型</h1>
            
              <p class="note note-info">
                
                  
                    本文最后更新于：2024年5月8日 上午
                  
                
              </p>
            
            
              <div class="markdown-body">
                
                <ul>
<li>参考
<ul>
<li><a target="_blank" rel="noopener" href="https://www.cnblogs.com/Alfred-HOO/articles/17436702.html"
class="uri">https://www.cnblogs.com/Alfred-HOO/articles/17436702.html</a></li>
<li><a
target="_blank" rel="noopener" href="https://blog.csdn.net/weixin_41969690/article/details/108006834"
class="uri">https://blog.csdn.net/weixin_41969690/article/details/108006834</a></li>
</ul></li>
</ul>
<hr />
<h2 id="增强的-文本值赋值">1. 增强的 文本值赋值</h2>
<ul>
<li><p>在Verilog中，可以很轻松的为变量赋值0、X、Z，但是很难实现直接为每1bit赋值为1.</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-comment">//例如在verilog 中，可以通过以下三种方式，为每1bit赋值为1.</span><br><span class="hljs-keyword">wire</span> [<span class="hljs-number">63</span>:<span class="hljs-number">0</span>] data;<br><span class="hljs-keyword">assign</span> data = <span class="hljs-number">64&#x27;hFFFF_FFFF_FFFF_FFFF</span>;<br><span class="hljs-keyword">assign</span> data = ~<span class="hljs-number">0</span>;<br><span class="hljs-keyword">assign</span> data = -<span class="hljs-number">1</span>;<br></code></pre></td></tr></table></figure></li>
<li><p>SystemVerilog 增强了文本值赋值功能，举例如下。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">assign</span> data = <span class="hljs-number">&#x27;b1</span>;  <span class="hljs-comment">//将data所有的bit位都设置为1</span><br><span class="hljs-comment">// 与此相同的有</span><br><span class="hljs-number">&#x27;b0</span>/<span class="hljs-number">&#x27;bx</span>/<span class="hljs-number">&#x27;bz</span><br></code></pre></td></tr></table></figure></li>
</ul>
<h2 id="define-增强">2. `define 增强</h2>
<h3 id="字符串内的宏变量替换">2.1 字符串内的宏变量替换</h3>
<ul>
<li><p>在Verilog中，`define 宏中可以使用双引号 ”
“，但是双引号内的文本就变成了字符串，没有意义。</p>
<ul>
<li><p>举例如下，其中%h并不会被换成data的值，%h仅作为一个字符串。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-meta">`<span class="hljs-keyword">define</span> print(v)\</span><br><span class="hljs-built_in">$display</span>(<span class="hljs-string">&quot;variable v=%h&quot;</span>,v);<br><br>`print(data);<br></code></pre></td></tr></table></figure>
<ul>
<li>注意，对于多行宏，需要在行后添加，如果没有该，则认为该行为宏中最后一行</li>
</ul></li>
</ul></li>
<li><p>SystemVerilog
可以进行宏文本字符串中的变量替换，需要在双引号前添加 `
，这样字符串内的%h会被正确解释为格式变量。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-meta">`<span class="hljs-keyword">define</span> print(v)\</span><br><span class="hljs-built_in">$display</span>(`<span class="hljs-string">&quot;variable v=%h`&quot;</span>,v)<br><br>`print(data);<br></code></pre></td></tr></table></figure>
<ul>
<li><p>如果字符串中有需要加”“的，Verilog中会使用转义符：，如下。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-built_in">$display</span>(<span class="hljs-string">&quot;variable \&quot;v\&quot;=%h&quot;</span>,v);  <span class="hljs-comment">//打印出：variable &quot;v&quot; = 5</span><br></code></pre></td></tr></table></figure>
<ul>
<li><p>那么在System Verilog 的宏文本字符串变量替换中，需要更改如下。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-meta">`<span class="hljs-keyword">define</span> print(v)\</span><br><span class="hljs-built_in">$display</span>(`<span class="hljs-string">&quot;variable `\`&quot;</span>v`\`<span class="hljs-string">&quot;=%h`&quot;</span>,v)<br><br>`print(data);<br></code></pre></td></tr></table></figure></li>
</ul></li>
</ul></li>
</ul>
<h3 id="通过宏建立标识符名">2.2 通过宏建立标识符名</h3>
<ul>
<li><p>在Verilog中，不可能通过连接两个或多个文本宏来建立一个新的标识符。</p></li>
<li><p>System Verilog
中可以使用两个连续的`来将多个文本宏连接在一起，形成一个新的名字。</p></li>
<li><p>举例如下。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br><span class="line">18</span><br><span class="line">19</span><br><span class="line">20</span><br><span class="line">21</span><br><span class="line">22</span><br><span class="line">23</span><br><span class="line">24</span><br><span class="line">25</span><br><span class="line">26</span><br><span class="line">27</span><br><span class="line">28</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-comment">//(1)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_front_2a(MOD) `&quot;MOD.master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_front_2a(clock2a));<br><span class="hljs-comment">//clock2a.master</span><br><span class="hljs-comment">//(2)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_front_2b(MOD) `&quot;MOD master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_front_2b(clock2b));<br><span class="hljs-comment">//clock2b master</span><br><span class="hljs-comment">//(3)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_front_2c_bad(MOD) `&quot;MOD_master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_front_2c_bad(clock2c));<br><span class="hljs-comment">//MOD_master</span><br><span class="hljs-comment">//(4)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_front_2c_good(MOD) `&quot;MOD``_master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_front_2c_good(clock2c));<br><span class="hljs-comment">//clock2c_master</span><br><span class="hljs-comment">//(5)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_front_3(MOD) `&quot;MOD``.master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_front_3(clock3));<br><span class="hljs-comment">//clock3.master</span><br><span class="hljs-comment">//(6)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_middle(MOD) `&quot;top_``MOD``_master`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_middle(clock4));<br><span class="hljs-comment">//top_clock4_master</span><br><span class="hljs-comment">//(7)</span><br><span class="hljs-meta">`<span class="hljs-keyword">define</span> append_end(MOD) `&quot;top_``MOD`&quot;</span><br><span class="hljs-built_in">$display</span>(`append_end(clock5));<br><span class="hljs-comment">//top_clock5</span><br></code></pre></td></tr></table></figure></li>
</ul>
<h2 id="systemverilog-变量">3. SystemVerilog 变量</h2>
<h3 id="systemverilog-数据类型">3.1 SystemVerilog 数据类型</h3>
<ul>
<li>Verilog 数据类型主要有变量类型和线网类型。
<ul>
<li>变量类型：reg、integer、time
变量，每一位都有四种逻辑：0、1、x、z.</li>
<li>线网类型：wire、wor、wand等。</li>
</ul></li>
<li>SystemVerilog 数据类型
<ul>
<li>变量类型，其使用所有Verilog变量类型，同时还增加了一些其它变量类型，如：<strong>byte和int</strong>。</li>
<li>线网类型：相较于Verilog的线网类型，没有任何扩展。</li>
</ul></li>
<li>SystemVerilog-2005
标准中，变量类型可以是两态的，也可以是四态的。而<strong>线网只能是四态的。</strong></li>
</ul>
<h3 id="systemverilog-四态变量">3.2 SystemVerilog 四态变量</h3>
<ul>
<li><p>logic 与 reg/wire</p>
<ul>
<li><p>logic除了作为一个变量以外，还可以被连续赋值、门单元和模块所驱动。</p></li>
<li><p>logic类型只能有一个驱动，在单驱动情况下，可以替换掉reg/wire。对于多驱动，如双向端口，需要使用wire来定义。</p></li>
<li><p>另外，在wire定义时赋值是连续赋值；而在logic定义时赋值是赋初值，且赋初值是不能综合的。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">wire</span> mysignal0 = A &amp; B;     <span class="hljs-comment">// continuous assignment, AND gate</span><br><span class="hljs-keyword">logic</span> mysignal1 = A &amp; B;    <span class="hljs-comment">// not synthesizable, initializes mysignal1 to the value of A &amp; B at time 0 and then makes no further changes to it.</span><br><span class="hljs-keyword">logic</span> mysignal2;<br><span class="hljs-keyword">assign</span> mysignal2 = A &amp; B;   <span class="hljs-comment">// Continuous assignment, AND gate</span><br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>关键字logic
并不是变量类型，其是一种数据类型，表示信号具有四态值。</p>
<ul>
<li><p>Verilog
线网类型缺省为四态logic数据类型，也可以用logic关键字来显示声明。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">wire</span> <span class="hljs-keyword">logic</span> [<span class="hljs-number">63</span>:<span class="hljs-number">0</span>] addr;<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>当logic关键字单独使用时，则暗示这是一个变量，相当于：</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">var</span> <span class="hljs-keyword">logic</span> [<span class="hljs-number">63</span>:<span class="hljs-number">0</span>] addr;<br></code></pre></td></tr></table></figure></li>
</ul>
<h3 id="systemverilog-两态变量">3.3 SystemVerilog 两态变量</h3>
<ul>
<li><p>SystemVerilog 新增了几个<strong>两态变量</strong>，包括：</p>
<ul>
<li>bit：1bit整数。</li>
<li>byte：8bit整数。</li>
<li>shortint：16bit整数。</li>
<li>int：32bit整数。</li>
<li>longint：64bit整数。</li>
</ul></li>
<li><p>在可综合的RTL硬件模型中，更愿意用四态类型。</p>
<ul>
<li>Z态用于表示未连接或三态逻辑。</li>
<li>X态用于检测设计错误。</li>
<li>而在更高级的建模中，几乎用不到X和Z态，因此可用两态变量。</li>
</ul></li>
<li><p>SystemVerilog中允许变量声明为bit数据类型。</p>
<ul>
<li><p>关键字bit与logic一样，并不是变量类型，是一种数据类型，区别在于其是两态值。</p></li>
<li><p>当bit关键字单独使用时，则暗示这是一个变量，相当于：</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">var</span> <span class="hljs-keyword">bit</span> [<span class="hljs-number">63</span>:<span class="hljs-number">0</span>] addr;<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>使用类似C语言的变量类型</p>
<ul>
<li><p>如 int 和
byte，在使用DPI（直接编程接口）：Verilog模型到C/C++接口，使用两种语言表示方法相同的数据类型，便于数据交互。</p></li>
<li><p>int 还可用作for循环中的控制变量。</p>
<ul>
<li>在可综合的RTL模型中，循环控制变量只是一个临时变量，不需要四态值，因此无论是抽象模型还是可综合的RTL模型中，都可以使用int作为for循环的控制变量。</li>
</ul></li>
</ul></li>
<li><p>仿真初始值</p>
<ul>
<li>四态变量
<ul>
<li>仿真器认为变量所有bit均为逻辑X，直到赋值给变量（如复位逻辑），数据才会有值。</li>
<li>四态变量也可以通过<strong>内嵌初始化定义</strong>开始仿真的值，但这是<strong>不可综合</strong>的。</li>
</ul></li>
<li>两态变量
<ul>
<li>仿真器认为数据是从逻辑0开始的。</li>
<li>由于两态变量不存储X态，因此他们不能描述未初始化状态。</li>
</ul></li>
</ul></li>
<li><p>给一个两态变量赋值四态变量是合法的，X态和Z态都会转化成逻辑0.</p></li>
<li><p>其它抽象类型</p>
<ul>
<li>System
Verilog增加了void类型表示无存储，可用于标签联合体以及用于定义无返回值的函数。</li>
<li>System
Verilog还定义了与Verilog中real类似的shortreal，其中real是64bit的双精度浮点数，而shortreal是32bit的单精度浮点数。</li>
</ul></li>
</ul>
<h3 id="显示及隐式-变量和线网类型">3.4 显示及隐式 变量和线网类型</h3>
<ul>
<li><p>当四态或两态数据类型没有显式指定数据类型是变量还是线网类型时，会推断其为隐式变量。</p></li>
<li><p>System
Verilog允许在任何数据前使用var关键字，显式表示对象是一个变量。</p>
<ul>
<li><p>var关键字并不影响变量的仿真和综合行为。</p></li>
<li><p>该显示描述方式可以用在用户自定义类型的变量上。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">typedef</span> <span class="hljs-keyword">enum</span> <span class="hljs-keyword">bit</span> &#123;FALSE, TRUE&#125; bool_t;<br><span class="hljs-keyword">var</span> bool_t c;<br></code></pre></td></tr></table></figure></li>
<li><p>还可以直接使用var关键字声明变量，不指定数据类型，此时默认变量为logic数据类型。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">var</span> [<span class="hljs-number">7</span>:<span class="hljs-number">0</span>] d;<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>所有的Verilog线网类型都是四态逻辑数据类型。</p>
<ul>
<li><p>线网可以使用线网类型和logic数据类型进行声明。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">wire</span> <span class="hljs-keyword">logic</span> [<span class="hljs-number">31</span>:<span class="hljs-number">0</span>] busB;<br></code></pre></td></tr></table></figure></li>
</ul></li>
</ul>
<h3 id="有符号和无符号修饰符">3.5 有符号和无符号修饰符</h3>
<ul>
<li><p>IEEE Verilog-2001
中允许将任何数据类型声明为有符号数，缺省数据类型为无符号数。</p></li>
<li><p>System Verilog增加了缺省为有符号数的数据类型。</p>
<ul>
<li><p>包括<strong>byte、shortint、int、longint</strong>。</p></li>
<li><p>需要使用关键字unsigned来将这些数据定义为无符号。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">int</span> s_int;  <span class="hljs-comment">//有符号32位变量</span><br><span class="hljs-keyword">int</span> <span class="hljs-keyword">unsigned</span> u_int;  <span class="hljs-comment">//无符号32位变量</span><br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>System Verilog 中的符号声明与C语言不同。</p>
<ul>
<li><p>C语言中，signed/unsigned关键字可以在数据类型关键字前面/后面指定。</p></li>
<li><p>Verilog中，signed关键字只能在数据类型后面声明（没有unsigned关键字）。</p></li>
<li><p>System Verilog中，只允许在数据类型后面声明关键字
signed或unsigned。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-comment">//合法的C语言声明</span><br><span class="hljs-keyword">unsigned</span> <span class="hljs-keyword">int</span> u1;<br><span class="hljs-keyword">int</span> <span class="hljs-keyword">unsigned</span> u2;<br>/Verilog 声明<br><span class="hljs-keyword">reg</span> <span class="hljs-keyword">signed</span> [<span class="hljs-number">31</span>:<span class="hljs-number">0</span>] s;<br></code></pre></td></tr></table></figure></li>
</ul></li>
</ul>
<h2 id="静态和自动变量">4. 静态和自动变量</h2>
<h3 id="动态变量">4.1 动态变量</h3>
<ul>
<li><p>可以定义一个任务或函数中的变量是动态的，即变量的存储区在需要时由软件工具动态地分配，在不需要的时候被释放。</p></li>
<li><p>其主要用作测试程序、抽象系统级、总线功能模型中的验证程序。举例如下：</p>
<ul>
<li><p>测试函数被设置为动态函数，这样可以在任务上一个调用还在运行时，再调用该任务。</p></li>
<li><p>其中用于统计错误次数的变量error_count被设置为静态函数。</p>
<ul>
<li>如果error_count设置为动态变量，那么每次调用都会被重新创建，无法保存之前统计的值。</li>
</ul>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">typedef</span> <span class="hljs-keyword">struct</span> <span class="hljs-keyword">packed</span> &#123;...&#125; packet_t;<br><span class="hljs-keyword">task</span> <span class="hljs-keyword">automatic</span> check_results<br>    (<span class="hljs-keyword">input</span> packet_t sent,recieved);<br>    <span class="hljs-keyword">output</span> <span class="hljs-keyword">int</span> total_errors);<br>    <span class="hljs-keyword">static</span> <span class="hljs-keyword">int</span> error_count;<br>    ...<br>    <span class="hljs-keyword">if</span>(sent!==recieved)error_count++;<br>    total errors=error_count;<br><span class="hljs-keyword">endtask</span><br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>自动变量也允许编写递归函数（函数调用其自身）。</p>
<ul>
<li><p>含有自动变量的任务或函数，每次调用，都会建立新的变量存储空间，当访问结束后，空间会被释放掉。</p></li>
<li><p>举例如下，其中变量lo和hi，以及函数内部变量mid都是动态变量，因此每次递归调用都会分配新的变量。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">function</span> <span class="hljs-keyword">automatic</span> <span class="hljs-keyword">int</span> b_add(<span class="hljs-keyword">int</span> lo,hi);<br>    <span class="hljs-keyword">int</span> mid = (lo+hi+<span class="hljs-number">1</span>)&gt;&gt;<span class="hljs-number">1</span>;<br>    <span class="hljs-keyword">if</span>(lo+<span class="hljs-number">1</span>!=hi)<br>        <span class="hljs-keyword">return</span> (b_add(lo,(mid-<span class="hljs-number">1</span>))+b_add(mid,hi));<br>    <span class="hljs-keyword">else</span> <br>        <span class="hljs-keyword">return</span> (array[lo] + array[hi]);<br><span class="hljs-keyword">endfunction</span><br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>在Verilog中，通过声明整个任务/函数是动态的，来表明内部变量是动态的。</p></li>
<li><p>在System Verilog中，增加了声明静态变量和动态变量的能力。</p>
<ul>
<li>可以通过static和automatic分别声明变量为静态和动态。</li>
<li>注意静态/动态显式声明需要在任务/函数/begin...end块/fork...join块中。</li>
<li>不能出现在module的一级声明中，在模块级，所有的变量都是静态的。</li>
</ul></li>
<li><p>在System Verilog中，在未显式声明动态 函数/任务
情况下，所有的存储方式都缺省为静态的。</p>
<ul>
<li>如果在显式声明动态
函数/任务下，所有变量默认为动态的，除非使用关键字static显示声明。</li>
</ul></li>
</ul>
<h3 id="静态变量和自动变量的初始化">4.2 静态变量和自动变量的初始化</h3>
<ul>
<li>Verilog 只允许在模块module级，对变量进行初始化。
<ul>
<li>不允许在任务/函数/begin...end/fork...join中声明变量不可以进行初始化。</li>
</ul></li>
<li>可重入函数 &amp; 不可重入函数
<ul>
<li>可重入函数是指能够被多个线程“同时”调用的函数，并且能保证函数结果正确不必担心数据错误的函数.</li>
<li>不可重入函数是指不能运行在多任务环境下，除非能保证互斥的函数。</li>
</ul></li>
</ul>
<h4 id="system-verilog初始化">4.2.1 System Verilog初始化</h4>
<ul>
<li><p>对Verilog进行扩展，在任务、函数中也可以内嵌初始值。</p></li>
<li><p>在非动态任务和函数中声明的变量默认是静态的。</p>
<ul>
<li>初始值会在仿真开始时进行一次赋值，之后对任务/函数的再次调用不会重新初始化变量。</li>
<li><strong>在任务/函数中初始化静态变量是不可综合的</strong>。</li>
</ul></li>
<li><p>静态变量初始化规则：举例如下</p>
<ul>
<li><p>当函数第一次被调用时，变量count的初始值为0，在下次调用时，不会再进行初始化。</p></li>
<li><p>变量temp在函数第一次调用时，初始值被设置为0，而不是data的值。</p>
<ul>
<li>因为初始化是发生在仿真开始前，而不是函数调用时。</li>
</ul>
<figure>
<img src="image-20240507160551866.png" alt="image-20240507160551866" />
<figcaption aria-hidden="true">image-20240507160551866</figcaption>
</figure></li>
</ul></li>
<li><p>动态变量初始化规则</p>
<ul>
<li>任务和函数中的动态变量，每次任务和函数调用时都会被动态创建，调用完毕会被动态的释放。</li>
<li>如果将上面代码中的count和temp声明为动态变量，那么在每次函数被调用时，都会进行一次初始化。</li>
</ul></li>
<li><p>动态变量<strong>是可以综合</strong>的，但需要动态变量只用于暂时存储，<strong>不会传送到任务/函数/过程块的外部</strong>。</p></li>
</ul>
<h4 id="静态和动态变量的使用原则">4.2.2 静态和动态变量的使用原则</h4>
<ul>
<li>在always和initial块中，如果没有需要初始化的可以使用静态变量；如果需要初始化，则可以使用动态变量。</li>
<li>如果一个任务/函数是用来描述独立的硬件电路，并且是<strong>不可重入</strong>的，那么应该将它声明为静态的，其内部变量也应该是静态的。</li>
<li>如果一个任务/函数是可重入的，那么应该设置为动态的，其内部变量也应该是动态的。
<ul>
<li>除非有特殊需求，需要在两次调用之间保持变量的值。</li>
</ul></li>
</ul>
<h3 id="变量初始化的确定性">4.3 变量初始化的确定性</h3>
<h4 id="初始化确定机制">4.3.1 初始化确定机制</h4>
<ul>
<li><p>在Verilog-2001标准中，允许在变量声明时直接对其进行初始化。</p>
<ul>
<li><p>但在标准中指出，变量的初始化与在仿真0时刻执行的initial块和always块中的初始化顺序一样，都是不确定的。</p></li>
<li><p>举例如下：i和j谁先被赋值是不确定的，因此j可能是X态。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">integer</span> i=<span class="hljs-number">5</span>;<br><span class="hljs-keyword">integer</span> j;<br><span class="hljs-keyword">initial</span> j=i;<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>在System
Verilog中，规定了所有变量初始化优先于仿真时刻0执行的事件。</p>
<ul>
<li><p>举例如下</p>
<figure>
<img src="image-20240507165819628.png" alt="image-20240507165819628" />
<figcaption aria-hidden="true">image-20240507165819628</figcaption>
</figure>
<ul>
<li>对于Verilog，可能发送两种情况：
<ul>
<li>（1）在初始化resetN之前，先激活了always块，仍然在仿真0时刻，初始化resetN，因此resetN存在一个X到0的跳变。always块采样到该跳变，于是执行了count的初始化。</li>
<li>（2）在激活了always块之前，首先对resetN进行初始化，仍在仿真0时刻，激活always块，但无法采样到negedge
resetN，需要等待下一个clk的上升沿或下一个resetN的negedge。</li>
</ul></li>
<li>对于System Verilog，消除了不确定性，保证只有上面的（2）会发生。</li>
</ul></li>
</ul></li>
</ul>
<h4 id="时序逻辑的异步输入初始化">4.3.2 时序逻辑的异步输入初始化</h4>
<ul>
<li><p>在tb编写测试激励时，可能出现下面情况：</p>
<p><figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">bit</span> resetN = <span class="hljs-number">1</span>;  <span class="hljs-comment">//resetN是异步复位检测 negedge resetN</span><br><span class="hljs-keyword">initial</span> <span class="hljs-keyword">begin</span><br>    resetN = <span class="hljs-number">0</span>;<br>    #<span class="hljs-number">2</span> resetN = <span class="hljs-number">1</span>; <br><span class="hljs-keyword">end</span>    <br></code></pre></td></tr></table></figure></p>
<ul>
<li>由于resetN为bit数据类型，因此若没有初始化为1，其在仿真开始时会被初始化为0.</li>
<li>对于Verilog，可能出现以下两种情况
<ul>
<li>（1）initial块先于变量初始化，即resetN 先0后1，不符合测试要求。</li>
<li>（2）变量初始化先于initial块，即resetN 先1后0，符合测试要求。</li>
</ul></li>
<li>对于System Verilog，必定是情况（2）。</li>
</ul></li>
</ul>
<h3 id="强制类型转换">4.4 强制类型转换</h3>
<ul>
<li>System
Verilog加入了强制数据类型转换，其主要包括静态转换和动态转换。</li>
</ul>
<h4 id="静态转换编译时转换">4.4.1 静态转换（编译时转换）</h4>
<ul>
<li>其格式为：<code>&lt;type&gt;'(&lt;expression&gt;)</code>，将一个值强制转换为任何数据类型，包括用户自定义类型。
<ul>
<li><p>举例如下:</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-number">7</span>+<span class="hljs-keyword">int</span>&#x27;(<span class="hljs-number">2</span><span class="hljs-variable">.0</span>*<span class="hljs-number">3</span><span class="hljs-variable">.0</span>)<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li>可以将值强制转换为任意向量长度，格式为：<code>&lt;size&gt;'(&lt;expression&gt;)</code>
<ul>
<li><p>举例如下，将文本值2转为16bit位宽。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog">y=a+b**<span class="hljs-number">16</span>&#x27;(<span class="hljs-number">2</span>)<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li>可以将值强制转换为有符号/无符号数，其格式为：<code>&lt;signed/unsigned&gt;'(&lt;expression&gt;)</code>
<ul>
<li><p>举例如下：</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog">y=y-<span class="hljs-keyword">signed</span>&#x27;(&#123;a,b&#125;);<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li>因为静态转换是在编译时进行的转换，总是会进行的。但<strong>不会检查</strong>要转换的表达式是否在转换后是合法的，因此在转换前需要确定。</li>
</ul>
<h4 id="动态强制类型转换">4.4.2 动态强制类型转换</h4>
<ul>
<li><p>System
Verilog提供一个新的系统函数<code>$cast</code>，是动态的，在运行时会检查转换值的正确性。</p></li>
<li><p>$cast
包含两个<strong>变量</strong>，目标<strong>变量</strong>和源<strong>变量</strong>。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-built_in">$cast</span>(dest_var,source_exp);<br></code></pre></td></tr></table></figure></li>
<li><p>$cast
将源变量转化为目标变量数据类型，如果赋值是无效的（非法的），将会报告出错误，并且源变量保持不变。</p>
<ul>
<li><p>以下几种情况都会导致无效的强制类型转换。</p>
<ul>
<li>real 转 int。</li>
<li>将数值转为枚举类型，但转化后不在枚举合法值列表中。</li>
</ul></li>
<li><p>如果转换成功，$cast会返回1，如果转换不成功，会返回0.举例如下。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><code class="hljs verilog">status=<span class="hljs-built_in">$cast</span>(next_state,state+<span class="hljs-number">1</span>);<br><span class="hljs-keyword">if</span>(status == <span class="hljs-number">0</span>) next_state = s1;<br></code></pre></td></tr></table></figure></li>
</ul></li>
<li><p>$cast不可以和直接修改源表达式的操作符一起使用。如：++/+=。</p></li>
<li><p>静态转换是可综合的，但动态$cast系统函数是不可综合的。</p>
<ul>
<li>一般来说，系统任务和系统函数不是一种可综合的结构。</li>
</ul></li>
</ul>
<h2 id="常数">5. 常数</h2>
<ul>
<li><p>在Verilog中，提供三种类型的常数：</p>
<ul>
<li>parameter：可以使用defparam以及例化参数传递进行重定义。</li>
<li>specparam：不可以赋值给parameter，不能通过参数传递进行修改；唯一的修改方式是通过SDF反标修改。</li>
<li>localparam：不可以重定义，但是他可以基于其它常数，进行修改。</li>
</ul></li>
<li><p>Verilog限制三个常数只能在模块、静态任务和静态函数中声明，在动态函数/任务以及always块、initial块中声明是违法的。</p></li>
<li><p>System
Verilog新增了将任何变量声明为常数的能力，使用const关键字。</p>
<ul>
<li><p>const常数声明必须包含数据类型。</p></li>
<li><p>const主要为了保证值不被错误的代码改变。</p></li>
<li><p>const可以在动态任务和函数中声明。也可以在模块级、静态任务和函数中声明。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><code class="hljs verilog"><span class="hljs-keyword">const</span> <span class="hljs-keyword">real</span> C1 = <span class="hljs-number">3</span><span class="hljs-variable">.14</span>;<br></code></pre></td></tr></table></figure></li>
</ul></li>
</ul>

                
              </div>
            
            <hr/>
            <div>
              <div class="post-metas my-3">
  
    <div class="post-meta mr-3 d-flex align-items-center">
      <i class="iconfont icon-category"></i>
      

<span class="category-chains">
  
  
    
      <span class="category-chain">
        
  <a href="/categories/System-Verilog/" class="category-chain-item">System Verilog</a>
  
  

      </span>
    
  
</span>

    </div>
  
  
</div>


              
  

  <div class="license-box my-3">
    <div class="license-title">
      <div>SystemVerilog_数据类型</div>
      <div>http://binbinqian.cn/2024/05/05/SystemVerilog_数据类型/</div>
    </div>
    <div class="license-meta">
      
        <div class="license-meta-item">
          <div>作者</div>
          <div>qianbinbin</div>
        </div>
      
      
        <div class="license-meta-item license-meta-date">
          <div>发布于</div>
          <div>2024年5月5日</div>
        </div>
      
      
      
        <div class="license-meta-item">
          <div>许可协议</div>
          <div>
            
              
              
                <a class="print-no-link" target="_blank" href="https://creativecommons.org/licenses/by/4.0/">
                  <span class="hint--top hint--rounded" aria-label="BY - 署名">
                    <i class="iconfont icon-by"></i>
                  </span>
                </a>
              
            
          </div>
        </div>
      
    </div>
    <div class="license-icon iconfont"></div>
  </div>



              
                <div class="post-prevnext my-3">
                  <article class="post-prev col-6">
                    
                    
                      <a href="/2024/05/08/SystemVerilog_%E7%94%A8%E6%88%B7%E8%87%AA%E5%AE%9A%E4%B9%89%E5%92%8C%E6%9E%9A%E4%B8%BE%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B/" title="SystemVerilog_用户自定义和枚举数据类型">
                        <i class="iconfont icon-arrowleft"></i>
                        <span class="hidden-mobile">SystemVerilog_用户自定义和枚举数据类型</span>
                        <span class="visible-mobile">上一篇</span>
                      </a>
                    
                  </article>
                  <article class="post-next col-6">
                    
                    
                      <a href="/2024/05/04/MIPI-CSI-5/" title="MIPI-CSI-5">
                        <span class="hidden-mobile">MIPI-CSI-5</span>
                        <span class="visible-mobile">下一篇</span>
                        <i class="iconfont icon-arrowright"></i>
                      </a>
                    
                  </article>
                </div>
              
            </div>

            
  
  
    <article id="comments">
      
  <div id="valine"></div>
  <script type="text/javascript">
    Fluid.utils.loadComments('#valine', function() {
      Fluid.utils.createScript('https://lib.baomitu.com/valine/1.5.1/Valine.min.js', function() {
        var options = Object.assign(
          {"appId":"he0NhIf0IUn5fiZgzHQvxTMv-gzGzoHsz","appKey":"YOBsdTwafnru1yx9sCrfNIbw","path":"window.location.pathname","placeholder":"快来留言！","avatar":"retro","meta":["nick","mail","link"],"requiredFields":[],"pageSize":10,"lang":"zh-CN","highlight":false,"recordIP":true,"serverURLs":"https://he0nhif0.lc-cn-n1-shared.com","emojiCDN":null,"emojiMaps":null,"enableQQ":true},
          {
            el: "#valine",
            path: window.location.pathname
          }
        )
        new Valine(options);
        Fluid.utils.waitElementVisible('#valine .vcontent', () => {
          var imgSelector = '#valine .vcontent img:not(.vemoji)';
          Fluid.plugins.imageCaption(imgSelector);
          Fluid.plugins.fancyBox(imgSelector);
        })
      });
    });
  </script>
  <noscript>Please enable JavaScript to view the comments</noscript>


    </article>
  


          </article>
        </div>
      </div>
    </div>

    <div class="side-col d-none d-lg-block col-lg-2">
      
  <aside class="sidebar" style="margin-left: -1rem">
    <div id="toc">
  <p class="toc-header">
    <i class="iconfont icon-list"></i>
    <span>目录</span>
  </p>
  <div class="toc-body" id="toc-body"></div>
</div>



  </aside>


    </div>
  </div>
</div>





  



  



  



  



  


  
  





  <script>
  Fluid.utils.createScript('https://lib.baomitu.com/mermaid/8.14.0/mermaid.min.js', function() {
    mermaid.initialize({"theme":"default"});

    Fluid.utils.listenDOMLoaded(function() {
      Fluid.events.registerRefreshCallback(function() {
        if ('mermaid' in window) {
          mermaid.init();
        }
      });
    });
  });
</script>






    

    
      <a id="scroll-top-button" aria-label="TOP" href="#" role="button">
        <i class="iconfont icon-arrowup" aria-hidden="true"></i>
      </a>
    

    
      <div class="modal fade" id="modalSearch" tabindex="-1" role="dialog" aria-labelledby="ModalLabel"
     aria-hidden="true">
  <div class="modal-dialog modal-dialog-scrollable modal-lg" role="document">
    <div class="modal-content">
      <div class="modal-header text-center">
        <h4 class="modal-title w-100 font-weight-bold">搜索</h4>
        <button type="button" id="local-search-close" class="close" data-dismiss="modal" aria-label="Close">
          <span aria-hidden="true">&times;</span>
        </button>
      </div>
      <div class="modal-body mx-3">
        <div class="md-form mb-5">
          <input type="text" id="local-search-input" class="form-control validate">
          <label data-error="x" data-success="v" for="local-search-input">关键词</label>
        </div>
        <div class="list-group" id="local-search-result"></div>
      </div>
    </div>
  </div>
</div>

    

    
  </main>

  <footer>
    <div class="footer-inner">
  
  
    <div class="statistics">
  
  

  
    
      <span id="busuanzi_container_site_pv" style="display: none">
        总访问量 
        <span id="busuanzi_value_site_pv"></span>
         次
      </span>
    
    
      <span id="busuanzi_container_site_uv" style="display: none">
        总访客数 
        <span id="busuanzi_value_site_uv"></span>
         人
      </span>
    
    
  
</div>

  
  
  
</div>

  </footer>

  <!-- Scripts -->
  
  <script  src="https://lib.baomitu.com/nprogress/0.2.0/nprogress.min.js" ></script>
  <link  rel="stylesheet" href="https://lib.baomitu.com/nprogress/0.2.0/nprogress.min.css" />

  <script>
    NProgress.configure({"showSpinner":false,"trickleSpeed":100})
    NProgress.start()
    window.addEventListener('load', function() {
      NProgress.done();
    })
  </script>


<script  src="https://lib.baomitu.com/jquery/3.6.4/jquery.min.js" ></script>
<script  src="https://lib.baomitu.com/twitter-bootstrap/4.6.1/js/bootstrap.min.js" ></script>
<script  src="/js/events.js" ></script>
<script  src="/js/plugins.js" ></script>


  <script  src="https://lib.baomitu.com/typed.js/2.0.12/typed.min.js" ></script>
  <script>
    (function (window, document) {
      var typing = Fluid.plugins.typing;
      var subtitle = document.getElementById('subtitle');
      if (!subtitle || !typing) {
        return;
      }
      var text = subtitle.getAttribute('data-typed-text');
      
        typing(text);
      
    })(window, document);
  </script>







  
<script>
  Fluid.utils.createScript('https://lib.baomitu.com/tocbot/4.20.1/tocbot.min.js', function() {
    var toc = jQuery('#toc');
    if (toc.length === 0 || !window.tocbot) { return; }
    var boardCtn = jQuery('#board-ctn');
    var boardTop = boardCtn.offset().top;

    window.tocbot.init(Object.assign({
      tocSelector     : '#toc-body',
      contentSelector : '.markdown-body',
      linkClass       : 'tocbot-link',
      activeLinkClass : 'tocbot-active-link',
      listClass       : 'tocbot-list',
      isCollapsedClass: 'tocbot-is-collapsed',
      collapsibleClass: 'tocbot-is-collapsible',
      scrollSmooth    : true,
      includeTitleTags: true,
      headingsOffset  : -boardTop,
    }, CONFIG.toc));
    if (toc.find('.toc-list-item').length > 0) {
      toc.css('visibility', 'visible');
    }

    Fluid.events.registerRefreshCallback(function() {
      if ('tocbot' in window) {
        tocbot.refresh();
        var toc = jQuery('#toc');
        if (toc.length === 0 || !tocbot) {
          return;
        }
        if (toc.find('.toc-list-item').length > 0) {
          toc.css('visibility', 'visible');
        }
      }
    });
  });
</script>


  <script src=https://lib.baomitu.com/clipboard.js/2.0.11/clipboard.min.js></script>

  <script>Fluid.plugins.codeWidget();</script>


  
<script>
  Fluid.utils.createScript('https://lib.baomitu.com/anchor-js/4.3.1/anchor.min.js', function() {
    window.anchors.options = {
      placement: CONFIG.anchorjs.placement,
      visible  : CONFIG.anchorjs.visible
    };
    if (CONFIG.anchorjs.icon) {
      window.anchors.options.icon = CONFIG.anchorjs.icon;
    }
    var el = (CONFIG.anchorjs.element || 'h1,h2,h3,h4,h5,h6').split(',');
    var res = [];
    for (var item of el) {
      res.push('.markdown-body > ' + item.trim());
    }
    if (CONFIG.anchorjs.placement === 'left') {
      window.anchors.options.class = 'anchorjs-link-left';
    }
    window.anchors.add(res.join(', '));

    Fluid.events.registerRefreshCallback(function() {
      if ('anchors' in window) {
        anchors.removeAll();
        var el = (CONFIG.anchorjs.element || 'h1,h2,h3,h4,h5,h6').split(',');
        var res = [];
        for (var item of el) {
          res.push('.markdown-body > ' + item.trim());
        }
        if (CONFIG.anchorjs.placement === 'left') {
          anchors.options.class = 'anchorjs-link-left';
        }
        anchors.add(res.join(', '));
      }
    });
  });
</script>


  
<script>
  Fluid.utils.createScript('https://lib.baomitu.com/fancybox/3.5.7/jquery.fancybox.min.js', function() {
    Fluid.plugins.fancyBox();
  });
</script>


  <script>Fluid.plugins.imageCaption();</script>

  
      <script>
        if (!window.MathJax) {
          window.MathJax = {
            tex    : {
              inlineMath: { '[+]': [['$', '$']] }
            },
            loader : {
              
            },
            options: {
              renderActions: {
                insertedScript: [200, () => {
                  document.querySelectorAll('mjx-container').forEach(node => {
                    let target = node.parentNode;
                    if (target.nodeName.toLowerCase() === 'li') {
                      target.parentNode.classList.add('has-jax');
                    }
                  });
                }, '', false]
              }
            }
          };
        } else {
          MathJax.startup.document.state(0);
          MathJax.texReset();
          MathJax.typeset();
          MathJax.typesetPromise();
        }

        Fluid.events.registerRefreshCallback(function() {
          if ('MathJax' in window && MathJax.startup.document && typeof MathJax.startup.document.state === 'function') {
            MathJax.startup.document.state(0);
            MathJax.texReset();
            MathJax.typeset();
            MathJax.typesetPromise();
          }
        });
      </script>
    

  <script  src="https://lib.baomitu.com/mathjax/3.2.2/es5/tex-mml-chtml.js" ></script>

  <script  src="/js/local-search.js" ></script>

  <script defer src="https://busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js" ></script>





<!-- 主题的启动项，将它保持在最底部 -->
<!-- the boot of the theme, keep it at the bottom -->
<script  src="/js/boot.js" ></script>


  

  <noscript>
    <div class="noscript-warning">博客在允许 JavaScript 运行的环境下浏览效果更佳</div>
  </noscript>
</body>
</html>
