• 가장 중요한 메모리 요소는 플립플롭(FF)입니다. 논리 게이트의 조합으로 구성되어 있습니다. 
![[Pasted image 20241017091324.png|500]]
플립플롭은 래치 및 쌍안정 멀티바이브레이터 등으로도 알려져 있습니다.
# 5-1 NAND 게이트 래치
![[Pasted image 20241017091353.png|400]]
• NAND 게이트 래치 또는 단순히 래치는 기본적인 플립플롭입니다.
	• 입력은 SET와 CLEAR(RESET)입니다.
• 입력은 active LOW입니다. 입력이 LOW로 펄스되면 출력이 변경됩니다.
![[Pasted image 20241017091427.png|400]]
## 5-1 NAND 게이트 래치 – 래치(FF) 설정
• SET 입력을 0 상태로 펄스할 때…
• (a) SET 펄스 이전에 Q = 0
• (b) SET 펄스 이전에 Q = 1
![[Pasted image 20241017100011.png|500]]
• 두 경우 모두 Q는 HIGH가 됩니다.
## 5-1 NAND 게이트 래치 – 래치(FF) 재설정
• RESET을 LOW로 펄스할 때…
• (a) RESET 펄스 이전에 Q = 0
• (b) RESET 펄스 이전에 Q = 1
![[Pasted image 20241017100035.png|500]]
• 두 경우 모두 Q는 LOW가 됩니다.
## 5-1 NAND 게이트 래치 – 대체 표현
![[Pasted image 20241017100052.png|500]]
• NAND 래치의 등가 표현 및 단순화된 블록 다이어그램.
## 5-1 NAND 게이트 래치 – 요약
![[Pasted image 20241017224241.png|200]]
• NAND 래치의 요약:
• SET = 1, RESET = 1 — 정상적인 휴식 상태, 출력은 입력 이전 상태를 유지합니다.
• SET = 0, RESET = 1 — 출력은 Q = 1로 변경되며, SET가 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 설정이라고 합니다.
• SET = 1, RESET = 0 — 출력은 Q = 0 LOW가 되며, RESET이 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 재설정 또는 초기화라고 합니다.
• SET = 0, RESET = 0 — 래치를 동시에 설정하고 초기화하려고 시도합니다.
• ![[Pasted image 20241017092440.png|50]]
• 이 입력 조건은 사용해서는 안 됩니다.
## 5-2 NOR 게이트 래치
• 두 개의 교차 결합된 NOR 게이트를 사용하여 NOR 게이트 래치를 만들 수 있습니다. 이는 NAND 래치와 유사합니다.
• Q와 Q 출력은 반대로 됩니다. 
![[Pasted image 20241017100137.png|500]]
SET 및 RESET 입력은 활성 HIGH입니다. 입력이 HIGH로 펄스되면 출력이 변경됩니다.
## 5-2 NOR 게이트 래치 – 요약
![[Pasted image 20241017224024.png|200]]
• NOR 래치의 요약:
• SET = 0, RESET = 0—정상적인 휴식 상태, 출력 상태에 영향을 주지 않습니다.
• SET = 1, RESET = 0—항상 Q = 1을 설정하며, SET가 0으로 돌아간 후에도 그대로 유지됩니다
• SET = 0, RESET = 1—항상 Q = 0을 초기화하며, RESET이 0으로 돌아간 후에도 그대로 유지됩니다.
• SET = 1, RESET = 1—래치를 동시에 설정하고 초기화하려고 시도합니다.
• Q = Q = 0
• 이 입력 조건은 사용해서는 안 됩니다
## 5-2 전원 켜짐 시 상태
• 전원이 공급될 때, 플립플롭의 출력 시작 상태를 예측할 수 없습니다. SET 및 RESET 입력이 비활성 상태에 있을 경우.
• 래치 또는 플립플롭을 특정 상태에서 시작하려면, 초기 동작 시 SET 또는 RESET 입력을 일시적으로 활성화하여 해당 상태로 설정해야 합니다.
• 일반적으로 적절한 입력에 펄스를 적용하여 달성합니다.
## 5-3 문제 해결 사례 연구
![[Pasted image 20241017094722.png|500]]
• 회로 문제 해결:
• 여러 가지 가능성이 있습니다:
	• Z1-1의 내부 개방 연결로 인해 Q가 입력에 반응하지 못합니다.
	• NAND 게이트 Z1의 내부 부품 고장으로 인해 제대로 반응하지 못합니다.

![[Pasted image 20241017094751.png|500]]
	• Q 출력이 LOW에 고정됨. 이는 다음과 같은 원인일 수 있습니다:
		• Z1-3이 내부적으로 접지에 단락됨
		• Z1-4가 내부적으로 접지에 단락됨
		• Z2-2가 내부적으로 접지에 단락됨
		• Q 노드가 외부적으로 접지에 단락됨
## 5-4 디지털 펄스
![[Pasted image 20241015135642.png|400]]
양의 펄스는 활성 HIGH 수준을 가지고 있습니다. 

![[Pasted image 20241015135709.png|400]]
활성 및 비활성 상태 사이를 전환하는 신호는 펄스 파형이라고 합니다. 
음의 펄스는 활성 LOW 수준을 가지고 있습니다. 

실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
	• 양의 펄스에서 LOW에서 HIGH로의 전환을 상승 시간(tr)이라고 합니다. 

![[Pasted image 20241015135859.png|400]]
전압 파형의 전면에서 10%와 90% 지점 사이에서 측정됩니다. 

실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
	• 양의 펄스에서 HIGH에서 LOW로의 전환을 하강 시간(tf)이라고 합니다. 

![[Pasted image 20241015140002.png|400]]
전압 파형의 후면에서 90%와 10% 지점 사이에서 측정됩니다. 

실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
	• 펄스는 또한 지속 시간—폭—(tw)을 가집니다. 전압의 HIGH 수준의 50% 지점에서 전면과 후면 사이의 시간을 의미합니다.
## 5-5 클럭 신호 및 클럭 플립플롭
디지털 시스템은 비동기식 또는 동기식으로 작동할 수 있습니다.
	• 비동기식 시스템—입력의 변화가 있을 때 언제든지 출력이 상태를 변경할 수 있습니다.
	• 동기식 시스템—출력은 클럭 주기 내에서 특정 시간에만 상태를 변경할 수 있습니다. 

클럭 신호는 직사각형 펄스 열 또는 정사각형 파형입니다.
	• 양의 전이(PGT)—클럭 펄스가 0에서 1로 변합니다.
	• 음의 전이(NGT)—클럭 펄스가 1에서 0으로 변합니다. 
![[Pasted image 20241015140624.png|300]]
전이도 에지라고 합니다. 

클럭된 플립플롭은 한쪽 클럭 전이에서 상태를 변경합니다.
• 클럭 입력은 CLK, CK, 또는 CP로 표시됩니다. 

![[Pasted image 20241015141037.png|400]]
CLK 입력에 작은 삼각형이 있으면 입력이 PGT로 활성화됨을 나타냅니다. 
![[Pasted image 20241015141050.png|400]]
버블과 삼각형은 CLK 입력이 NGT로 활성화됨을 나타냅니다.

제어 입력은 활성 클럭 전이(NGT 또는 PGT)에서만 출력에 영향을 미칩니다—이를 동기 제어 입력이라고도 합니다.
	• 제어 입력은 출력을 변경할 준비를 하지만, 변화는 CLK 에지가 발생할 때까지 트리거되지 않습니다. 
![[Pasted image 20241015141117.png|300]]
설정 시간(tS)은 활성 CLK 전이 전 최소 시간 간격으로, 제어 입력이 적절한 수준에서 유지되어야 합니다. 

![[Pasted image 20241017094910.png|300]]
유지 시간(tH)은 CLK의 활성 전이 후 시간으로, 제어 입력이 적절한 수준에서 유지되어야 합니다.
## 5-6 클럭된 S-R 플립플롭
S와 R 입력은 동기 제어 입력으로, 클럭 펄스가 발생할 때 플립플롭이 갈 상태를 제어합니다.
	• CLK 입력은 S와 R 입력에 따라 플립플롭이 상태를 변경하게 하는 트리거 입력입니다.
SET-RESET(또는 SET-CLEAR) 플립플롭은 양 또는 음의 클럭 에지에서 상태를 변경합니다. 

양의 에지에 의해 트리거된 클럭된 S-R 플립플롭입니다. 
![[Pasted image 20241017095027.png]]
S와 R 입력은 이전에 NOR 게이트 래치에 대해 설명한 것과 동일한 방식으로 플립플롭의 상태를 제어하지만, 플립플롭은 클럭 신호의 PGT가 발생할 때까지 이러한 입력에 응답하지 않습니다.

![[Pasted image 20241017095046.png|400]]
• 클럭 펄스의 양의 에지에 의해 트리거된 클럭된 S-R 플립플롭의 동작 파형입니다.

![[Pasted image 20241017095110.png|500]]
• 클럭 신호의 음의 에지에 의해 트리거된 클럭된 S-R 플립플롭입니다.
• 양의 에지 및 음의 에지 트리거 플립플롭 모두 디지털 시스템에서 사용됩니다.

--- 여기부터 기말 ---
## 5-6 Clocked S-R Flip-Flop – Internal Circuitry
![[Pasted image 20241106191247.png|450]]
- 에지 트리거 S-R 플립플롭 회로의 특징:
	- NAND-3과 NAND-4로 구성된 기본 NAND 게이트 래치.
	- NAND-1과 NAND-2로 구성된 펄스 스티어링 회로.
	- 에지 검출 회로.

- 에지 트리거 플립플롭에서 사용되는 에지 검출 회로의 구현:
- (a) PGT; (b) NGT.
![[Pasted image 20241106191330.png|450]]
- CLK* 펄스의 지속 시간은 일반적으로 2–5ns입니다.
## 5-7 클럭된 J-K 플립플롭
• S-R 플립플롭처럼 동작합니다. J는 SET, K는 CLEAR입니다.
• J와 K가 둘 다 HIGH일 때, 출력은 반대 상태로 토글됩니다. 양의 에지 또는 음의 에지 클럭 트리거일 수 있습니다.
• S-R 플립플롭보다 훨씬 더 유연하며, 모호한 상태가 없습니다.
	• S-R 플립플롭이 할 수 있는 모든 일을 할 수 있으며, 토글 모드로 동작할 수 있습니다.

• 클럭의 양의 에지에만 반응하는 클럭된 J-K 플립플롭.
![[Pasted image 20241106191603.png|450]]

• 클럭의 음의 에지에만 반응하는 클럭된 J-K 플립플롭.
![[Pasted image 20241106191628.png]]

##  5-7 Clocked J-K Flip-Flop – Internal Circuitry
• 에지 트리거 J-K 플립플롭의 내부 회로는 에지 트리거 S-R 플립플롭과 동일한 세 가지 섹션을 포함합니다.
![[Pasted image 20241106191800.png|400]]
## 5-8 클럭된 D 플립플롭
• 하나의 데이터 입력—출력은 양의 에지 또는 음의 에지 클럭 트리거에서 입력 값으로 변경됩니다
• J-K 플립플롭의 J 입력을 인버터를 통해 K 입력에 연결하여 구현할 수 있습니다.
• 병렬 데이터 전송에 유용합니다.

• 양의 에지 트리거에만 반응하는 D 플립플롭.
![[Pasted image 20241106193137.png|300]]

- 에지 트리거 J-K 플립플롭에 단일 인버터를 추가하여 에지 트리거 D 플립플롭을 구현합니다.
	- 동일한 방식으로 S-R 플립플롭을 D 플립플롭으로 변환할 수 있습니다.
![[Pasted image 20241106193214.png|300]]
• J-K 플립플롭으로부터 에지 트리거 D 플립플롭 구현.
## 5-9 D 래치 (투명 래치)
• 에지 트리거 D 플립플롭은 클럭의 활성 전환에서만 D 입력에 반응하도록 보장하는 에지 검출 회로를 사용합니다.
	• 이 에지 검출기를 사용하지 않으면 결과 회로는 D 래치로 동작합니다.

• D 래치 구조, 기능 표, 논리 기호.
![[Pasted image 20241106193912.png|600]]

• 회로는 에지 검출 회로 없이 NAND 래치와 스티어링 NAND 게이트 1 및 2를 포함합니다.
• 스티어링 게이트의 공통 입력은 클럭 입력이 아닌 활성화 입력(EN)으로 불립니다.
	• Q와 Q 출력에 대한 영향은 전환 시에만 발생하지 않습니다.
## 5-10 비동기 입력
• 클럭에 의존하는 입력은 동기 입력입니다.
• 대부분의 클럭된 플립플롭은 클럭에 의존하지 않는 비동기 입력을 가지고 있습니다.
	• 비동기 입력에 대해 PRE 및 CLR 레이블이 사용됩니다.
• 활성 LOW 비동기 입력은 레이블 위에 바가 있고 인버전 버블이 있습니다.

• 비동기 입력이 있는 클럭된 J-K 플립플롭.
![[Pasted image 20241106194043.png|400]]
## 5-10 비동기 입력
• IC 제조업체는 비동기 입력에 대한 명명법에 동의하지 않습니다.
	• 가장 일반적인 명칭은 PRE(프리셋) 및 CLR(클리어)입니다.
		• 동기 SET 및 RESET과 명확히 구분됩니다.
• S-D(직접 SET) 및 R-D(직접 RESET)와 같은 레이블도 사용됩니다.

• 클럭 입력에 NGT에 반응하고 활성 LOW 비동기 입력을 가진 J-K 플립플롭.
![[Pasted image 20241106194240.png|500]]
## 5-11 플립플롭 타이밍 고려사항 - 파라미터
• 중요한 타이밍 파라미터:
	• 설정 및 홀드 시간
	• 전파 지연—입력에서 출력으로 신호가 나타나는 시간(tPLH 및 tPHL)
	• 최대 클럭 주파수—신뢰할 수 있는 출력을 제공하는 최고 클럭 주파수(fMAX)
	• 클럭 펄스의 HIGH 및 LOW 시간—HIGH/LOW 변화 사이의 최소 클럭 시간(tW(L); tW(H))
	• 비동기 활성 펄스 폭—클럭이 LOW로 가기 전에 HIGH이어야 하는 시간과 HIGH로 가기 전에 LOW이어야 하는 시간
	• 클럭 전환 시간—클럭 전환에 필요한 최대 시간, TTL은 50ns 미만; CMOS는 200ns
## 5-11 플립플롭 타이밍 고려사항 - 파라미터
• 플립플롭 전파 지연
![[Pasted image 20241106194552.png|300]]

• 클럭 펄스의 HIGH 및 LOW와 비동기 펄스 폭
![[Pasted image 20241106194605.png|500]]
## 5-12 플립플롭 회로의 잠재적인 타이밍 문제
• 하나의 플립플롭의 출력이 다른 플립플롭의 입력에 연결되고 둘 다 동일한 클럭에 의해 트리거될 때 잠재적인 타이밍 문제가 발생할 수 있습니다.
	• 전파 지연으로 인해 예측할 수 없는 출력이 발생할 수 있습니다.
• 에지 트리거 플립플롭은 5ns 이하의 홀드 시간 요구사항을 가지고 있습니다—대부분은 tH = 0입니다.
	• 홀드 시간 요구사항이 없습니다.
• 플립플롭의 홀드 시간 요구사항이 짧아져서 다음 규칙에 따라 신뢰할 수 있게 반응한다고 가정합니다:
	• 플립플롭 출력은 활성 클럭 전환 직전에 동기 제어 입력에 존재하는 논리 레벨에 의해 결정된 상태로 이동합니다.
	
• Q2는 클럭의 NGT 전에 Q1에 존재하는 레벨에 적절히 반응할 것입니다—Q2의 홀드 시간 요구사항 tH가 Q1의 전파 지연보다 작다면.
![[Pasted image 20241106194635.png|400]]
## 5-13 플립플롭 응용
• 응용 예:
	• 카운팅; 이진 데이터 저장
	• 이진 데이터를 위치 간 전송
• 많은 플립플롭 응용은 순차적으로 분류됩니다.
	• 출력은 사전에 결정된 상태의 순서를 따릅니다.
## 5-14 플립플롭 동기화
• 대부분의 시스템은 주로 동기식으로 동작합니다—변경 사항은 클럭에 의존합니다.
• 비동기 및 동기 동작은 종종 결합됩니다—주로 사람의 입력을 통해.
	• 비동기 입력의 무작위성은 예측할 수 없는 결과를 초래할 수 있습니다.
	
• 비동기 신호 A는 X에서 부분 펄스를 생성할 수 있습니다.
![[Pasted image 20241106195812.png|500]]

• 에지 트리거 D 플립플롭은 AND 게이트의 활성화를 클럭의 NGT에 맞추어 동기화합니다.
![[Pasted image 20241106195857.png|350]]
## 5-17 데이터 저장 및 전송 – 동기
• 다양한 클럭된 플립플롭에 의한 동기 데이터 전송 동작.
![[Pasted image 20241106200732.png|500]]
• 전송을 수행하기 위해 CLK 입력이 사용됩니다.
## 5-17 데이터 저장 및 전송 – 비동기
• 비동기 데이터 전송 동작.
![[Pasted image 20241106201029.png|500]]
• PRE 및 CLR 입력이 전송을 수행하기 위해 사용됩니다.

## 5-18 Serial Data Transfer - Shift Register
•	시프트 레지스터는 플립플롭(FFs)을 그룹으로 구성하여 FFs에 저장된 이진수가 매 클럭 펄스마다 한 FF에서 다음 FF로 이동하도록 하는 것이다.
![[Pasted image 20241106201601.png|500]]
J-K 플립플롭으로 구성된 4비트 시프트 레지스터.

•	입력 데이터는 시프트 펄스가 적용될 때 FF에서 FF로 왼쪽에서 오른쪽으로 이동된다.
![[Pasted image 20241106201931.png|300]]
이 시프트 레지스터 배열에서는 매우 짧은 유지 시간이 필요한 FF가 필요하다.
J와 K 입력이 CLK 전이와 거의 동시에 변경되는 경우가 있다.

•	두 개의 연결된 3비트 시프트 레지스터.
![[Pasted image 20241106201959.png|500]]
X 레지스터의 내용은 직렬로 전송되어 Y 레지스터로 이동된다.
각 시프트 레지스터의 D 플립플롭은 J-K 플립플롭보다 연결이 적게 필요하다.

두 개의 연결된 3비트 시프트 레지스터.
세 비트의 데이터를 완전히 전송하려면 세 번의 시프트 펄스가 필요하다.
![[Pasted image 20241106202029.png|500]]
![[Pasted image 20241106202239.png|500]]
![[Pasted image 20241106202253.png|500]]

•	X 레지스터에 저장된 101은 이제 Y 레지스터로 이동되었다.
•	X 레지스터는 원래 데이터를 잃고 000 상태가 되었다.

두 개의 연결된 3비트 시프트 레지스터.
	세 번의 펄스 후:
	처음에 X2에 있던 1은 Y2에 있다. 
	처음에 X1에 있던 0은 Y1에 있다 
	처음에 X0에 있던 1은 Y0에 있다.

## 5-18 Serial Data Transfer vs. 5-18 Serial Data Transfer vs. Parallel
•	FFs는 오른쪽에서 왼쪽으로 정보를 전송하도록 쉽게 연결할 수 있다.
	•	어느 방향이든 일반적인 이점은 없다
		•	방향은 종종 응용 프로그램의 특성에 따라 결정된다.
•	병렬 전송은 직렬 전송보다 송신 및 수신 레지스터 간에 더 많은 연결이 필요하다.
	•	특히 더 많은 비트를 전송할 때 중요하다.
•	종종 두 가지 유형의 조합을 사용한다.
	•	병렬 전송의 속도와 직렬 전송의 경제성과 단순함을 활용하기 위함이다.
## 5-19 Frequency Division and Counting / 주파수 분할 및 카운팅
•	각 FF는 입력 주파수를 2로 나눈다.
![[Pasted image 20241106202530.png|400]]
=> J-K 플립플롭을 3비트 이진 카운터(MOD-8)로 연결함.

•	이 회로는 이진 카운터로도 작동한다.
•	출력은 000<sub>2</sub>에서 111<sub>2</sub> 또는 0<sub>10</sub>에서 7<sub>10</sub>까지 카운트된다.
•	카운터에서 가능한 상태 수를 모듈러스 또는 MOD 번호라고 한다.

- A MOD-8 counter
다른 FF를 추가하면 MOD-16 (2<sub>4</sub>) 카운터가 된다.
![[Pasted image 20241106202758.png|500]]
## 5-23 One-Shot (Monostable Multivibrator) / 원숏 (단안정 멀티바이브레이터)
•	원숏(one shot)은 단안정 멀티바이브레이터(monostable multivibrator)라고 불리는데, 오직 하나의 안정 상태만을 갖기 때문이다.
•	안정 상태에서 준안정 상태로 일정 시간 동안(tp) 변화한다.
	– 보통 외부 구성 요소의 RC 시정수에 의해 결정된다.
•	리트리거 불가능(nonretriggerable) 장치는 트리거가 발생한 후 안정 상태로 돌아간다.
•	리트리거 가능(retriggerable) 장치는 준안정 상태에 있는 동안 트리거되어 새로운 펄스를 시작할 수 있다.

•	리트리거 불가능 동작에 대한 OS 심볼과 일반적인 파형.
![[Pasted image 20241106203017.png|500]]
지점 a, b, c 및 e에서 PGT는 OS를 일정 시간 tp 동안 준안정 상태로 트리거한다.
그 후 자동으로 안정 상태로 돌아간다.

• 리트리거 불가능 동작에 대한 OS 심볼과 일반적인 파형.
![[Pasted image 20241106203038.png|500]]
지점 d 및 f에서 PGT는 OS에 아무런 영향을 미치지 않는다. OS는 이미 준안정 상태로 트리거된 상태이기 때문이다.
OS는 다시 트리거되기 전에 안정 상태로 돌아가야 한다.

• 리트리거 불가능 동작에 대한 OS 심볼과 일반적인 파형
![[Pasted image 20241106203058.png|500]]
OS 출력 펄스의 지속 시간은 입력 펄스의 지속 시간에 관계없이 항상 동일하다.
시간 t<sub>p</sub>는 오직 R<sub>T</sub>, C<sub>T</sub> 및 내부 OS 회로에 의해서만 결정된다.

리트리거 불가능 및 리트리거 가능 OS 응답 비교 (tp = 2ms).
![[Pasted image 20241106203141.png|500]]

리트리거 가능 OS는 트리거 펄스를 받을 때마다 새로운 tp 간격을 시작한다
![[Pasted image 20241106203155.png|500]]

내부 논리 게이트를 포함하여 입력 A1, A2 및 B가 OS를 트리거할 수 있도록 한다.
입력 B는 슈미트 트리거(Schmitt trigger)로, 느린 전이 시간도 허용되어 신뢰할 수 있게 OS를 트리거한다.
핀 RINT, REXT/CINT, CEXT는 외부 저항 및 커패시터에 연결되어 원하는 출력 펄스 지속 시간을 달성한다
![[Pasted image 20241106203210.png|300]]
## 5-24 Clock Generator Circuits / 클럭 생성 회로
•	세 번째 유형의 멀티바이브레이터는 안정 상태가 없는 비안정(자유 동작) 멀티바이브레이터이다.
	•	비안정 또는 자유 동작 멀티바이브레이터는 두 개의 불안정 상태 사이를 번갈아가며 전환된다
	•	동기식 회로의 클럭 신호를 생성하는 데 유용하다.
•	7414 인버터를 사용하는 슈미트 트리거 발진기(Schmitt-trigger oscillator). 7413 슈미트 트리거 NAND도 사용할 수 있다.
![[Pasted image 20241106203248.png|500]]

•	555 타이머 IC는 TTL 호환 장치로 여러 가지 모드에서 작동할 수 있다
	•	출력은 두 개의 논리 레벨 사이를 전환하는 반복적인 직사각형 파형이다.
	•	각 논리 레벨에서의 시간 간격은 R과 C 값에 의해 결정된다.
•	555 타이머의 핵심은 두 개의 전압 비교기와 S-R 래치(latch)이다.
	•	비교기는 (+) 입력의 전압이 (-) 입력보다 클 때 HIGH 출력을 생성한다.
•	555 타이머 IC는 비안정 멀티바이브레이터로 사용된다.
![[Pasted image 20241106203313.png|400]]
•	매우 안정적인 클럭이 필요하다면 크리스탈 제어를 사용할 수 있다. 정확한 시간 간격이 중요한 마이크로프로세서 시스템 및 마이크로컴퓨터에서 사용된다.
## 5-25 Clock Generator Circuits / 클럭 생성 회로
•	플립플롭(FF)은 조합 논리 회로에서 발생하는 동일한 오류에 노출될 수 있다.
	•	타이밍 문제로 인해 조합 논리 회로에서는 볼 수 없는 일부 오류와 증상이 발생할 수 있다.
•	연결되지 않거나 부동 상태인 입력은 잡음에 특히 취약하다.
•	충분한 잡음의 진폭과 지속 시간이 주어지면 논리 회로의 출력이 이에 반응하여 상태를 변경할 수 있다.
	•	논리 게이트에서는 잡음 신호가 사라지면 출력이 원래 상태로 돌아온다.
	•	플립플롭에서는 메모리 특성 때문에 출력이 새로운 상태에 머물게 된다
•	클럭 스큐(clock skew)는 클럭 신호가 각 플립플롭에 다른 시간에 도착할 때 발생한다.
	•	이 오류는 간헐적으로만 나타나거나 테스트 중에는 사라질 수 있다.
	
•	추가적인 게이팅 회로는 클럭 스큐를 유발할 수 있다.
![[Pasted image 20241106203407.png|500]]
•	추가적인 게이팅 회로는 클럭 스큐를 유발할 수 있다
![[Pasted image 20241106203419.png|500]]