TimeQuest Timing Analyzer report for Part3
Sun Feb 22 19:36:19 2015
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk27'
 12. Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'clk27'
 14. Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'clk27'
 16. Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk27'
 27. Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'clk27'
 29. Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'clk27'
 31. Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Part3                                            ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                       ; Targets                                        ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; clk27                                      ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                              ; { clk27 }                                      ;
; inst22|divider|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk27  ; inst22|divider|altpll_component|pll|inclk[0] ; { inst22|divider|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+-----------+-----------------+--------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                 ; Note ;
+-----------+-----------------+--------------------------------------------+------+
; 6.47 MHz  ; 6.47 MHz        ; clk27                                      ;      ;
; 39.46 MHz ; 39.46 MHz       ; inst22|divider|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+--------------------------------------------+----------+---------------+
; Clock                                      ; Slack    ; End Point TNS ;
+--------------------------------------------+----------+---------------+
; clk27                                      ; -117.513 ; -5656.208     ;
; inst22|divider|altpll_component|pll|clk[0] ; -7.347   ; -1485.381     ;
+--------------------------------------------+----------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.445 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.783 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 15.954 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.527 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk27'                                                                                                                      ;
+----------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -117.513 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 154.584    ;
; -117.513 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 154.584    ;
; -117.370 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 154.435    ;
; -117.370 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 154.435    ;
; -117.303 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.001     ; 154.377    ;
; -117.303 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.001     ; 154.377    ;
; -117.160 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 154.228    ;
; -117.160 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 154.228    ;
; -117.105 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 154.165    ;
; -117.105 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 154.165    ;
; -117.048 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 154.241    ;
; -117.023 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.010     ; 154.088    ;
; -117.023 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.010     ; 154.088    ;
; -116.989 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 154.060    ;
; -116.989 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 154.060    ;
; -116.981 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.067      ; 154.123    ;
; -116.895 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.012     ; 153.958    ;
; -116.895 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.012     ; 153.958    ;
; -116.846 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.911    ;
; -116.846 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.911    ;
; -116.838 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.121      ; 154.034    ;
; -116.813 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 153.881    ;
; -116.813 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.007     ; 153.881    ;
; -116.771 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.070      ; 153.916    ;
; -116.685 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.756    ;
; -116.600 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.671    ;
; -116.600 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.671    ;
; -116.589 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.660    ;
; -116.589 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.660    ;
; -116.581 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.641    ;
; -116.581 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.641    ;
; -116.548 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.619    ;
; -116.548 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.619    ;
; -116.524 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.717    ;
; -116.522 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.593    ;
; -116.522 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.593    ;
; -116.514 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.005      ; 153.594    ;
; -116.499 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.564    ;
; -116.499 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.564    ;
; -116.494 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; 0.389      ; 153.958    ;
; -116.489 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.560    ;
; -116.489 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.560    ;
; -116.475 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; -0.001     ; 153.549    ;
; -116.457 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.522    ;
; -116.457 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.522    ;
; -116.457 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.067      ; 153.599    ;
; -116.447 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.518    ;
; -116.447 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.518    ;
; -116.446 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.511    ;
; -116.446 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.511    ;
; -116.405 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.470    ;
; -116.405 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.470    ;
; -116.391 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 153.471    ;
; -116.379 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.444    ;
; -116.379 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.444    ;
; -116.346 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.411    ;
; -116.346 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.411    ;
; -116.304 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.369    ;
; -116.304 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.369    ;
; -116.304 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 153.387    ;
; -116.284 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; 0.392      ; 153.751    ;
; -116.266 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.337    ;
; -116.266 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.337    ;
; -116.253 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.005      ; 153.333    ;
; -116.252 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.005      ; 153.332    ;
; -116.250 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.005      ; 153.330    ;
; -116.192 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.252    ;
; -116.192 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.252    ;
; -116.188 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.259    ;
; -116.188 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.259    ;
; -116.181 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.241    ;
; -116.181 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.241    ;
; -116.181 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 153.264    ;
; -116.161 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.232    ;
; -116.155 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.226    ;
; -116.155 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.226    ;
; -116.140 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.333    ;
; -116.140 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.200    ;
; -116.140 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.200    ;
; -116.135 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.328    ;
; -116.124 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.317    ;
; -116.123 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.188    ;
; -116.123 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.188    ;
; -116.114 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.174    ;
; -116.114 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.174    ;
; -116.110 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.175    ;
; -116.110 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.175    ;
; -116.099 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.164    ;
; -116.099 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.164    ;
; -116.083 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.276    ;
; -116.081 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.141    ;
; -116.081 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.015     ; 153.141    ;
; -116.068 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.067      ; 153.210    ;
; -116.058 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.123    ;
; -116.058 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.123    ;
; -116.057 ; controlUnit2:inst2|stage[11] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.128    ;
; -116.057 ; controlUnit2:inst2|stage[11] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.004     ; 153.128    ;
; -116.057 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; 0.118      ; 153.250    ;
; -116.057 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; 0.067      ; 153.199    ;
; -116.045 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.010     ; 153.110    ;
+----------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.347 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.249     ; 3.700      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.704      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.257     ; 3.668      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.318 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.243     ; 3.677      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.123 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.236     ; 3.489      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.096 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.239     ; 3.459      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.052 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.235     ; 3.419      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -7.038 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.238     ; 3.402      ;
; -6.992 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.248     ; 3.346      ;
; -6.992 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.248     ; 3.346      ;
; -6.992 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.248     ; 3.346      ;
; -6.992 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -6.248     ; 3.346      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.731      ;
; 0.623 ; buffReg16:RB|output[14]                                                          ; buffReg16:RM|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.909      ;
; 0.627 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.913      ;
; 0.629 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.915      ;
; 0.638 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.924      ;
; 0.729 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.015      ;
; 0.729 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.015      ;
; 0.750 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; -0.121     ; 0.915      ;
; 0.761 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.047      ;
; 0.806 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.091      ;
; 0.849 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.136      ;
; 0.859 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; -0.121     ; 1.024      ;
; 0.861 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; -0.121     ; 1.026      ;
; 0.941 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.227      ;
; 0.964 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.252      ;
; 1.008 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.295      ;
; 1.012 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.298      ;
; 1.066 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.352      ;
; 1.079 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.458     ; 0.907      ;
; 1.150 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.004     ; 1.432      ;
; 1.168 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.411      ; 1.865      ;
; 1.176 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.461      ; 1.923      ;
; 1.209 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.494      ;
; 1.209 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.494      ;
; 1.214 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.411      ; 1.911      ;
; 1.219 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.467      ; 1.972      ;
; 1.226 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.672      ; 2.184      ;
; 1.244 ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.013     ; 1.517      ;
; 1.256 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.542      ;
; 1.263 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.549      ;
; 1.287 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.213      ; 1.786      ;
; 1.290 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.213      ; 1.789      ;
; 1.290 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.213      ; 1.789      ;
; 1.291 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.213      ; 1.790      ;
; 1.302 ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.004     ; 1.584      ;
; 1.318 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.006     ; 1.598      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.327 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.613      ;
; 1.333 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.672      ; 2.291      ;
; 1.352 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.637      ;
; 1.368 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.653      ;
; 1.382 ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.003     ; 1.665      ;
; 1.389 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.237      ; 1.912      ;
; 1.389 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.237      ; 1.912      ;
; 1.389 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.237      ; 1.912      ;
; 1.389 ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.237      ; 1.912      ;
; 1.391 ; IR:inst18|output[22]                                                             ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.384      ; 2.061      ;
; 1.396 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.681      ;
; 1.396 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.681      ;
; 1.413 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.697      ;
; 1.428 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.001      ; 1.715      ;
; 1.430 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.715      ;
; 1.430 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.715      ;
; 1.478 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.762      ;
; 1.488 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.772      ;
; 1.494 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.778      ;
; 1.498 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.004      ; 1.788      ;
; 1.511 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.461      ; 2.258      ;
; 1.514 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clk27        ; clk27       ; 0.000        ; 0.116      ; 1.916      ;
; 1.514 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk27        ; clk27       ; 0.000        ; 0.116      ; 1.916      ;
; 1.514 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk27        ; clk27       ; 0.000        ; 0.116      ; 1.916      ;
; 1.515 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.467      ; 2.268      ;
; 1.515 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; -0.008     ; 1.793      ;
; 1.518 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk27        ; clk27       ; 0.000        ; -0.010     ; 1.794      ;
; 1.530 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.814      ;
; 1.543 ; IR:inst18|output[1]                                                              ; buffReg16:RB|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.467      ; 2.296      ;
; 1.568 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.852      ;
; 1.577 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.861      ;
; 1.582 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 1.814      ;
; 1.585 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 1.817      ;
; 1.588 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 1.820      ;
; 1.588 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.013      ; 1.887      ;
; 1.588 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.013      ; 1.887      ;
; 1.590 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.013      ; 1.889      ;
; 1.594 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk27        ; clk27       ; 0.000        ; -0.008     ; 1.872      ;
; 1.599 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.008     ; 1.877      ;
; 1.600 ; buffReg16:RB|output[6]                                                           ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.886      ;
; 1.604 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; -0.008     ; 1.882      ;
; 1.610 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.004      ; 1.900      ;
; 1.617 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 1.896      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.783 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.812 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.882 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.168      ;
; 0.968 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 1.005 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.015 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.023 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.025 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.031 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.157 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.182 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.474      ;
; 1.186 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.478      ;
; 1.188 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.480      ;
; 1.189 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.481      ;
; 1.201 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.223 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.276 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.281 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.323 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.615      ;
; 1.327 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.619      ;
; 1.400 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.408 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.444 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.446 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.448 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.480 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.488 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.560 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.581 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.867      ;
; 1.593 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.879      ;
; 1.632 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.909      ;
; 1.633 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.919      ;
; 1.638 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.924      ;
; 1.640 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.657 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.949      ;
; 1.703 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.713 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.748 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.748 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.770 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.047      ;
; 1.793 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.079      ;
; 1.822 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.108      ;
; 1.835 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.862 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.148      ;
; 1.960 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.246      ;
; 1.960 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.252      ;
; 1.972 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.258      ;
; 1.974 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.260      ;
; 2.025 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.311      ;
; 2.044 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.330      ;
; 2.080 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.366      ;
; 2.082 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.368      ;
; 2.084 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.364      ;
; 2.120 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.406      ;
; 2.126 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.412      ;
; 2.129 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.415      ;
; 2.131 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.417      ;
; 2.187 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.473      ;
; 2.199 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.485      ;
; 2.224 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.510      ;
; 2.230 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.516      ;
; 2.230 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.516      ;
; 2.272 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.558      ;
; 2.289 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.581      ;
; 2.307 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.593      ;
; 2.309 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.595      ;
; 2.332 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.618      ;
; 2.347 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.633      ;
; 2.350 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.636      ;
; 2.356 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.642      ;
; 2.361 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.647      ;
; 2.397 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.683      ;
; 2.410 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.696      ;
; 2.425 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.711      ;
; 2.432 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.724      ;
; 2.436 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.722      ;
; 2.454 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.740      ;
; 2.470 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.756      ;
; 2.478 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.764      ;
; 2.481 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.767      ;
; 2.483 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.769      ;
; 2.486 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.772      ;
; 2.499 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.785      ;
; 2.502 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.788      ;
; 2.508 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.794      ;
; 2.508 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.794      ;
; 2.516 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.802      ;
; 2.521 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.807      ;
; 2.527 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.813      ;
; 2.564 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.850      ;
; 2.575 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.867      ;
; 2.580 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.866      ;
; 2.589 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.875      ;
; 2.598 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.884      ;
; 2.599 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.885      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 15.954 ; 18.518       ; 2.564          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.527 ; 19.841       ; 2.314          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.527 ; 19.841       ; 2.314          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 157.721 ; 157.721 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.919   ; 0.919   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.857   ; 0.857   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.897   ; 0.897   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.919   ; 0.919   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.252   ; 0.252   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.432   ; 0.432   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.342   ; 0.342   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.624   ; 0.624   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.197   ; 0.197   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.254   ; 0.254   ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.464   ; 0.464   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.648   ; 4.648   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 4.569   ; 4.569   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.648   ; 4.648   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.550   ; 4.550   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.604   ; 4.604   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -6.903 ; -6.903 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.051  ; 0.051  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -0.609 ; -0.609 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -0.649 ; -0.649 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -0.671 ; -0.671 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.004 ; -0.004 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -0.184 ; -0.184 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.094 ; -0.094 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.376 ; -0.376 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.051  ; 0.051  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.006 ; -0.006 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.216 ; -0.216 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -4.302 ; -4.302 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -4.321 ; -4.321 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -4.400 ; -4.400 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -4.302 ; -4.302 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -4.356 ; -4.356 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.785  ; 8.785  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.857  ; 7.857  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.589  ; 7.589  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.302  ; 7.302  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.288  ; 7.288  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 7.610  ; 7.610  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.849  ; 7.849  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.876  ; 7.876  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 8.375  ; 8.375  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 8.516  ; 8.516  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.498  ; 8.498  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.351  ; 7.351  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 8.665  ; 8.665  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 8.560  ; 8.560  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 8.785  ; 8.785  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 8.285  ; 8.285  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.334  ; 8.334  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.323  ; 8.323  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 11.099 ; 11.099 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 11.099 ; 11.099 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.908  ; 9.908  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.738  ; 9.738  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 10.011 ; 10.011 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.879  ; 9.879  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 9.256  ; 9.256  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.141  ; 9.141  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.942  ; 8.942  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.882  ; 8.882  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 9.110  ; 9.110  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 8.794  ; 8.794  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 8.314  ; 8.314  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.098  ; 8.098  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.496  ; 8.496  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.031  ; 8.031  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.856  ; 8.856  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 9.036  ; 9.036  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 8.871  ; 8.871  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 8.105  ; 8.105  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 9.036  ; 9.036  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.881  ; 7.881  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.609  ; 7.609  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.935  ; 7.935  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 8.321  ; 8.321  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.552  ; 7.552  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 8.389  ; 8.389  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 8.363  ; 8.363  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 8.914  ; 8.914  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 8.269  ; 8.269  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 8.336  ; 8.336  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 8.312  ; 8.312  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 8.492  ; 8.492  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 17.235 ; 17.235 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 13.461 ; 13.461 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 14.026 ; 14.026 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 15.951 ; 15.951 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 15.005 ; 15.005 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 14.553 ; 14.553 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 15.558 ; 15.558 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 15.816 ; 15.816 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 14.838 ; 14.838 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 17.235 ; 17.235 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 15.476 ; 15.476 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 15.866 ; 15.866 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 15.241 ; 15.241 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 14.415 ; 14.415 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 15.666 ; 15.666 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 15.097 ; 15.097 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 16.054 ; 16.054 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 8.697  ; 8.697  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 8.392  ; 8.392  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 8.703  ; 8.703  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 17.746 ; 17.746 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 15.681 ; 15.681 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 14.471 ; 14.471 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 15.627 ; 15.627 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 14.756 ; 14.756 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 14.786 ; 14.786 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 16.579 ; 16.579 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 15.890 ; 15.890 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.482 ; 14.482 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 17.746 ; 17.746 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 15.952 ; 15.952 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 16.686 ; 16.686 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 16.385 ; 16.385 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 15.521 ; 15.521 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 16.874 ; 16.874 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 16.532 ; 16.532 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 16.043 ; 16.043 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.561 ; 16.561 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 16.269 ; 16.269 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.299 ; 16.299 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.561 ; 16.561 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 17.295 ; 17.295 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 17.295 ; 17.295 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 16.689 ; 16.689 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 16.699 ; 16.699 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 17.029 ; 17.029 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.644 ; 16.644 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 16.875 ; 16.875 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 17.029 ; 17.029 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.907 ; 16.907 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.672 ; 16.672 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 17.006 ; 17.006 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 17.021 ; 17.021 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 17.383 ; 17.383 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 17.288 ; 17.288 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 17.039 ; 17.039 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 17.273 ; 17.273 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 17.056 ; 17.056 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 17.383 ; 17.383 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 19.199 ; 19.199 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 19.199 ; 19.199 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 17.763 ; 17.763 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 16.686 ; 16.686 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 18.406 ; 18.406 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 18.961 ; 18.961 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 18.372 ; 18.372 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 16.927 ; 16.927 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 19.292 ; 19.292 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 18.885 ; 18.885 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.642 ; 16.642 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 18.495 ; 18.495 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 17.004 ; 17.004 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 18.209 ; 18.209 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 19.292 ; 19.292 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 18.683 ; 18.683 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 17.447 ; 17.447 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 18.546 ; 18.546 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.233 ; 17.233 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 11.805 ; 11.805 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.166 ; 11.166 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 11.167 ; 11.167 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 10.912 ; 10.912 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.154 ; 11.154 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 11.389 ; 11.389 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.851 ; 10.851 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.866 ; 10.866 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.300 ; 11.300 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 11.683 ; 11.683 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.921 ; 10.921 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 11.184 ; 11.184 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 11.297 ; 11.297 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 11.204 ; 11.204 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 11.170 ; 11.170 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 11.161 ; 11.161 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 11.330 ; 11.330 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 11.078 ; 11.078 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 11.393 ; 11.393 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 11.324 ; 11.324 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.805 ; 11.805 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 11.088 ; 11.088 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 11.318 ; 11.318 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 11.143 ; 11.143 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 11.129 ; 11.129 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 12.840 ; 12.840 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 12.840 ; 12.840 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 12.232 ; 12.232 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 12.529 ; 12.529 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 12.489 ; 12.489 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 12.496 ; 12.496 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 12.822 ; 12.822 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 13.131 ; 13.131 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 12.869 ; 12.869 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 13.116 ; 13.116 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 13.131 ; 13.131 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 13.101 ; 13.101 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 14.598 ; 14.598 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 14.598 ; 14.598 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 13.990 ; 13.990 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 14.287 ; 14.287 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 14.247 ; 14.247 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 13.927 ; 13.927 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 14.253 ; 14.253 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.286  ; 7.286  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 14.790 ; 14.790 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 14.528 ; 14.528 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 14.775 ; 14.775 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 14.790 ; 14.790 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 14.760 ; 14.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 7.436  ; 7.436  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 7.288  ; 7.288  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.857  ; 7.857  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.589  ; 7.589  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.302  ; 7.302  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.288  ; 7.288  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 7.610  ; 7.610  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.849  ; 7.849  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.876  ; 7.876  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 8.375  ; 8.375  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 8.516  ; 8.516  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.498  ; 8.498  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.351  ; 7.351  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 8.665  ; 8.665  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 8.560  ; 8.560  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 8.785  ; 8.785  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 8.285  ; 8.285  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.334  ; 8.334  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.323  ; 8.323  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 8.031  ; 8.031  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 11.099 ; 11.099 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.908  ; 9.908  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.738  ; 9.738  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 10.011 ; 10.011 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.879  ; 9.879  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 9.256  ; 9.256  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.141  ; 9.141  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.942  ; 8.942  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.882  ; 8.882  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 9.110  ; 9.110  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 8.794  ; 8.794  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 8.314  ; 8.314  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.098  ; 8.098  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.496  ; 8.496  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.031  ; 8.031  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.856  ; 8.856  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.552  ; 7.552  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 8.871  ; 8.871  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 8.105  ; 8.105  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 9.036  ; 9.036  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.881  ; 7.881  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.609  ; 7.609  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.935  ; 7.935  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 8.321  ; 8.321  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.552  ; 7.552  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 8.389  ; 8.389  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 8.363  ; 8.363  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 8.914  ; 8.914  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 8.269  ; 8.269  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 8.336  ; 8.336  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 8.312  ; 8.312  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 8.492  ; 8.492  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 8.329  ; 8.329  ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 8.329  ; 8.329  ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 10.116 ; 10.116 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 9.477  ; 9.477  ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 9.610  ; 9.610  ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 10.046 ; 10.046 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 10.381 ; 10.381 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 9.199  ; 9.199  ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 9.725  ; 9.725  ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 10.620 ; 10.620 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 11.192 ; 11.192 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 11.160 ; 11.160 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 10.752 ; 10.752 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 8.715  ; 8.715  ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 9.431  ; 9.431  ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 9.044  ; 9.044  ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 9.835  ; 9.835  ; Rise       ; clk27                                      ;
; V               ; clk27      ; 8.697  ; 8.697  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 8.392  ; 8.392  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 8.703  ; 8.703  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 8.502  ; 8.502  ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 9.944  ; 9.944  ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 9.296  ; 9.296  ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 8.731  ; 8.731  ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 8.658  ; 8.658  ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 9.032  ; 9.032  ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 10.349 ; 10.349 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 8.667  ; 8.667  ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 8.502  ; 8.502  ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 8.900  ; 8.900  ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 8.914  ; 8.914  ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 9.496  ; 9.496  ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 8.603  ; 8.603  ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 9.320  ; 9.320  ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 9.703  ; 9.703  ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 9.980  ; 9.980  ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 8.996  ; 8.996  ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.269 ; 16.269 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 16.269 ; 16.269 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.299 ; 16.299 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.561 ; 16.561 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 17.295 ; 17.295 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 16.689 ; 16.689 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 16.699 ; 16.699 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 16.644 ; 16.644 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.644 ; 16.644 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 16.875 ; 16.875 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 17.029 ; 17.029 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.907 ; 16.907 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.672 ; 16.672 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 17.006 ; 17.006 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 17.021 ; 17.021 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 17.288 ; 17.288 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 17.039 ; 17.039 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 17.273 ; 17.273 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 17.056 ; 17.056 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 17.383 ; 17.383 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 19.199 ; 19.199 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 17.763 ; 17.763 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 16.686 ; 16.686 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 18.406 ; 18.406 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 18.961 ; 18.961 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 18.372 ; 18.372 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 16.927 ; 16.927 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 16.642 ; 16.642 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 18.885 ; 18.885 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.642 ; 16.642 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 18.495 ; 18.495 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 17.004 ; 17.004 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 18.209 ; 18.209 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 19.292 ; 19.292 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 18.683 ; 18.683 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 17.447 ; 17.447 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 18.546 ; 18.546 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.233 ; 17.233 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 10.851 ; 10.851 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.166 ; 11.166 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 11.167 ; 11.167 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 10.912 ; 10.912 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.154 ; 11.154 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 11.389 ; 11.389 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.851 ; 10.851 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.866 ; 10.866 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.300 ; 11.300 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 11.683 ; 11.683 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.921 ; 10.921 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 11.184 ; 11.184 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 11.297 ; 11.297 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 11.204 ; 11.204 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 11.170 ; 11.170 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 11.161 ; 11.161 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 11.330 ; 11.330 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 11.078 ; 11.078 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 11.393 ; 11.393 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 11.324 ; 11.324 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.805 ; 11.805 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 11.088 ; 11.088 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 11.318 ; 11.318 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 11.143 ; 11.143 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 11.129 ; 11.129 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 12.232 ; 12.232 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 12.840 ; 12.840 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 12.232 ; 12.232 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 12.529 ; 12.529 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 12.489 ; 12.489 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 12.496 ; 12.496 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 12.496 ; 12.496 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 12.822 ; 12.822 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 12.869 ; 12.869 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 12.869 ; 12.869 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 13.116 ; 13.116 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 13.131 ; 13.131 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 13.101 ; 13.101 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 8.322  ; 8.322  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 8.930  ; 8.930  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 8.322  ; 8.322  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 8.619  ; 8.619  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 8.579  ; 8.579  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 8.951  ; 8.951  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 9.554  ; 9.554  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 8.951  ; 8.951  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 9.277  ; 9.277  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 9.554  ; 9.554  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 5.091  ; 5.091  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 9.322  ; 9.322  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 9.322  ; 9.322  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 9.569  ; 9.569  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 9.584  ; 9.584  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 9.554  ; 9.554  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 5.284  ; 5.284  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -23.526 ; -1085.538     ;
; inst22|divider|altpll_component|pll|clk[0] ; -2.520  ; -500.199      ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; -0.067 ; -0.067        ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.319  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -23.526 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 60.286     ;
; -23.490 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.307     ; 60.252     ;
; -23.485 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 60.210     ;
; -23.477 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.544     ;
; -23.477 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.544     ;
; -23.449 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.342     ; 60.176     ;
; -23.441 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.000      ; 60.510     ;
; -23.441 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.000      ; 60.510     ;
; -23.403 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.465     ;
; -23.403 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.465     ;
; -23.367 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.005     ; 60.431     ;
; -23.367 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.005     ; 60.431     ;
; -23.337 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.392     ;
; -23.337 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.392     ;
; -23.301 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.012     ; 60.358     ;
; -23.301 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.012     ; 60.358     ;
; -23.298 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.217     ; 60.150     ;
; -23.279 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 60.039     ;
; -23.262 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.215     ; 60.116     ;
; -23.261 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.323     ;
; -23.261 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.323     ;
; -23.238 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.963     ;
; -23.230 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.297     ;
; -23.230 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.297     ;
; -23.225 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.005     ; 60.289     ;
; -23.225 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.005     ; 60.289     ;
; -23.200 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.960     ;
; -23.171 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.931     ;
; -23.164 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.307     ; 59.926     ;
; -23.156 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.218     ;
; -23.156 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.218     ;
; -23.146 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.906     ;
; -23.133 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.893     ;
; -23.132 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.892     ;
; -23.130 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.890     ;
; -23.130 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.855     ;
; -23.122 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.189     ;
; -23.122 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.189     ;
; -23.105 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.830     ;
; -23.097 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.164     ;
; -23.097 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.164     ;
; -23.092 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.817     ;
; -23.091 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.816     ;
; -23.090 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.145     ;
; -23.090 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.145     ;
; -23.089 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.814     ;
; -23.084 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.151     ;
; -23.084 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.151     ;
; -23.083 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.150     ;
; -23.083 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.150     ;
; -23.081 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.148     ;
; -23.081 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.148     ;
; -23.076 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.836     ;
; -23.051 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.217     ; 59.903     ;
; -23.050 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.117     ;
; -23.048 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.110     ;
; -23.048 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.110     ;
; -23.035 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.760     ;
; -23.027 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.094     ;
; -23.027 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.094     ;
; -23.023 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.085     ;
; -23.023 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.085     ;
; -23.020 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.780     ;
; -23.014 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.076     ;
; -23.014 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.076     ;
; -23.014 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.000      ; 60.083     ;
; -23.010 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.072     ;
; -23.010 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.072     ;
; -23.009 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.071     ;
; -23.009 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.071     ;
; -23.007 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.069     ;
; -23.007 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.069     ;
; -22.991 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.006      ; 60.066     ;
; -22.982 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.037     ;
; -22.982 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.037     ;
; -22.979 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.704     ;
; -22.971 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.038     ;
; -22.971 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 60.038     ;
; -22.960 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.720     ;
; -22.957 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.012     ;
; -22.957 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 60.012     ;
; -22.955 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.032     ;
; -22.953 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.015     ;
; -22.953 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.015     ;
; -22.953 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.713     ;
; -22.944 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.999     ;
; -22.944 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.999     ;
; -22.943 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.998     ;
; -22.943 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.998     ;
; -22.943 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.217     ; 59.795     ;
; -22.941 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.996     ;
; -22.941 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.014     ; 59.996     ;
; -22.939 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.309     ; 59.699     ;
; -22.919 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.344     ; 59.644     ;
; -22.918 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.217     ; 59.770     ;
; -22.911 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 59.978     ;
; -22.911 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; -0.002     ; 59.978     ;
; -22.910 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.006      ; 59.985     ;
; -22.906 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 59.968     ;
; -22.906 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; -0.007     ; 59.968     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.555     ; 1.606      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.560     ; 1.601      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.509 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.566     ; 1.584      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.502 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.554     ; 1.589      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.440 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.548     ; 1.533      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.439 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.551     ; 1.529      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.406 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.547     ; 1.500      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.550     ; 1.488      ;
; -2.380 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.559     ; 1.462      ;
; -2.380 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.559     ; 1.462      ;
; -2.380 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.559     ; 1.462      ;
; -2.380 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -3.559     ; 1.462      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk27'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.067 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.309      ; 0.394      ;
; 0.008  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.309      ; 0.469      ;
; 0.011  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.309      ; 0.472      ;
; 0.067  ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.172      ; 0.391      ;
; 0.215  ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; buffReg16:RB|output[14]                                                          ; buffReg16:RM|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.397      ;
; 0.252  ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.404      ;
; 0.315  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.467      ;
; 0.315  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.467      ;
; 0.317  ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.468      ;
; 0.322  ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.475      ;
; 0.323  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.475      ;
; 0.353  ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.178      ; 0.683      ;
; 0.360  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.512      ;
; 0.368  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.522      ;
; 0.398  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.550      ;
; 0.408  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.313      ; 0.873      ;
; 0.409  ; IR:inst18|output[11]                                                             ; buffReg16:RZ|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.178      ; 0.739      ;
; 0.430  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.582      ;
; 0.437  ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.211      ; 0.800      ;
; 0.451  ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.003     ; 0.600      ;
; 0.470  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.621      ;
; 0.470  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.621      ;
; 0.492  ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.011     ; 0.633      ;
; 0.495  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.647      ;
; 0.501  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.005     ; 0.650      ;
; 0.511  ; IR:inst18|output[13]                                                             ; controlUnit2:inst2|alu_op[1]                                                     ; clk27        ; clk27       ; 0.000        ; 0.184      ; 0.847      ;
; 0.523  ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.112      ; 0.787      ;
; 0.523  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.675      ;
; 0.530  ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.003     ; 0.679      ;
; 0.531  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.681      ;
; 0.532  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.036      ; 0.720      ;
; 0.535  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.036      ; 0.723      ;
; 0.536  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.036      ; 0.724      ;
; 0.537  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.036      ; 0.725      ;
; 0.538  ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.002      ; 0.692      ;
; 0.547  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.698      ;
; 0.547  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.698      ;
; 0.550  ; IR:inst18|output[19]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.259      ; 0.961      ;
; 0.551  ; IR:inst18|output[19]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.259      ; 0.962      ;
; 0.558  ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.253      ; 0.963      ;
; 0.566  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.717      ;
; 0.567  ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; -0.003     ; 0.716      ;
; 0.568  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.719      ;
; 0.569  ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.719      ;
; 0.573  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.723      ;
; 0.576  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.726      ;
; 0.578  ; buffReg16:RB|output[6]                                                           ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk27        ; clk27       ; 0.000        ; -0.007     ; 0.724      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.734      ;
; 0.594  ; controlUnit2:inst2|j_sel                                                         ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.306      ; 1.052      ;
; 0.595  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; -0.007     ; 0.740      ;
; 0.595  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.004      ; 0.751      ;
; 0.595  ; controlUnit2:inst2|j_sel                                                         ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.306      ; 1.053      ;
; 0.598  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.748      ;
; 0.609  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 0.754      ;
; 0.609  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.004      ; 0.765      ;
; 0.614  ; IR:inst18|output[14]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.179      ; 0.945      ;
; 0.619  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.782      ;
; 0.619  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.782      ;
; 0.619  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.782      ;
; 0.620  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.783      ;
; 0.621  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.784      ;
; 0.625  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.775      ;
; 0.630  ; IR:inst18|output[11]                                                             ; buffReg16:RZ|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.178      ; 0.960      ;
; 0.634  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 0.732      ;
; 0.634  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.784      ;
; 0.635  ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 0.780      ;
; 0.636  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 0.734      ;
; 0.637  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; -0.054     ; 0.735      ;
; 0.638  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.784      ;
; 0.640  ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.051      ; 0.843      ;
; 0.640  ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.051      ; 0.843      ;
; 0.640  ; IR:inst18|output[7]                                                              ; buffReg16:RA|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.051      ; 0.843      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.319 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.472      ;
; 0.333 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.489      ;
; 0.355 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.412 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.565      ;
; 0.420 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.572      ;
; 0.423 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.576      ;
; 0.425 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.578      ;
; 0.428 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.580      ;
; 0.439 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.592      ;
; 0.443 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.454 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.612      ;
; 0.455 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.613      ;
; 0.456 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.614      ;
; 0.457 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.615      ;
; 0.493 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.511 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.664      ;
; 0.511 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.666      ;
; 0.526 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.696      ;
; 0.545 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.703      ;
; 0.563 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.581 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.592 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.612 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.779      ;
; 0.640 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.651 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.797      ;
; 0.651 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.664 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.810      ;
; 0.671 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.697 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.852      ;
; 0.714 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.719 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.871      ;
; 0.743 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.747 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.750 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.754 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.912      ;
; 0.769 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.784 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.930      ;
; 0.784 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.794 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.811 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.963      ;
; 0.814 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.966      ;
; 0.821 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.973      ;
; 0.830 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.982      ;
; 0.831 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.983      ;
; 0.833 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.834 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.986      ;
; 0.842 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.994      ;
; 0.860 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.012      ;
; 0.864 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.016      ;
; 0.866 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.024      ;
; 0.868 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.020      ;
; 0.868 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.020      ;
; 0.872 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.024      ;
; 0.877 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.029      ;
; 0.880 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.032      ;
; 0.887 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.888 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.890 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.895 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.904 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.911 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.912 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.912 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.919 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.077      ;
; 0.928 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.931 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.933 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.937 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.089      ;
; 0.944 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.946 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.947 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.951 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.955 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.959 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.960 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.963 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.973 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.975 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.981 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; 62.144 ; 62.144 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; -0.015 ; -0.015 ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -0.075 ; -0.075 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -0.048 ; -0.048 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -0.015 ; -0.015 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.371 ; -0.371 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -0.271 ; -0.271 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.298 ; -0.298 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.256 ; -0.256 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -0.385 ; -0.385 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.348 ; -0.348 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.289 ; -0.289 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 2.188  ; 2.188  ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 2.096  ; 2.096  ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 2.188  ; 2.188  ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 2.128  ; 2.128  ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 2.167  ; 2.167  ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -2.941 ; -2.941 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.505  ; 0.505  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.195  ; 0.195  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.168  ; 0.168  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.135  ; 0.135  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.491  ; 0.491  ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.391  ; 0.391  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.418  ; 0.418  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.376  ; 0.376  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.505  ; 0.505  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.468  ; 0.468  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.409  ; 0.409  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.976 ; -1.976 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.976 ; -1.976 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.068 ; -2.068 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.008 ; -2.008 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.047 ; -2.047 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 4.476 ; 4.476 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.144 ; 4.144 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.159 ; 4.159 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 3.944 ; 3.944 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.016 ; 4.016 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.091 ; 4.091 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.156 ; 4.156 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.319 ; 4.319 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.476 ; 4.476 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.400 ; 4.400 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.926 ; 3.926 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 4.115 ; 4.115 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 4.036 ; 4.036 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 4.194 ; 4.194 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.970 ; 3.970 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.347 ; 4.347 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 5.597 ; 5.597 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.597 ; 5.597 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 5.039 ; 5.039 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.915 ; 4.915 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.993 ; 4.993 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.967 ; 4.967 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.625 ; 4.625 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.704 ; 4.704 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.540 ; 4.540 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.536 ; 4.536 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.512 ; 4.512 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.285 ; 4.285 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.403 ; 4.403 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.215 ; 4.215 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 4.656 ; 4.656 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 4.524 ; 4.524 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 4.656 ; 4.656 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.968 ; 3.968 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.075 ; 4.075 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.242 ; 4.242 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.019 ; 4.019 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.955 ; 3.955 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 4.291 ; 4.291 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.468 ; 4.468 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.217 ; 4.217 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.269 ; 4.269 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.253 ; 4.253 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.374 ; 4.374 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 7.276 ; 7.276 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 5.885 ; 5.885 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 6.117 ; 6.117 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 6.759 ; 6.759 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 6.449 ; 6.449 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 6.281 ; 6.281 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 6.599 ; 6.599 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 6.717 ; 6.717 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 6.356 ; 6.356 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 7.276 ; 7.276 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 6.535 ; 6.535 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 6.708 ; 6.708 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 6.510 ; 6.510 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 6.135 ; 6.135 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 6.599 ; 6.599 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 6.452 ; 6.452 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 6.830 ; 6.830 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.454 ; 4.454 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.396 ; 4.396 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.132 ; 4.132 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 7.447 ; 7.447 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 6.740 ; 6.740 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 6.210 ; 6.210 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 6.629 ; 6.629 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 6.332 ; 6.332 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 6.323 ; 6.323 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 6.989 ; 6.989 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 6.744 ; 6.744 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 6.166 ; 6.166 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 7.447 ; 7.447 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 6.779 ; 6.779 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 7.002 ; 7.002 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 6.886 ; 6.886 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 6.535 ; 6.535 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 7.128 ; 7.128 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 7.010 ; 7.010 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 6.788 ; 6.788 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 7.627 ; 7.627 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 7.495 ; 7.495 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 7.525 ; 7.525 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 7.627 ; 7.627 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.911 ; 7.911 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 7.911 ; 7.911 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.674 ; 7.674 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.684 ; 7.684 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 7.858 ; 7.858 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 7.687 ; 7.687 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.769 ; 7.769 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.858 ; 7.858 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.802 ; 7.802 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.714 ; 7.714 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.835 ; 7.835 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.942 ; 7.942 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.892 ; 7.892 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.800 ; 7.800 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.871 ; 7.871 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.814 ; 7.814 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.942 ; 7.942 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.613 ; 8.613 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.613 ; 8.613 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 7.669 ; 7.669 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.118 ; 8.118 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.675 ; 7.675 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.372 ; 8.372 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.532 ; 8.532 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.354 ; 8.354 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 7.765 ; 7.765 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.651 ; 8.651 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.483 ; 8.483 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 7.633 ; 7.633 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.417 ; 8.417 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 7.793 ; 7.793 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.337 ; 8.337 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.651 ; 8.651 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.464 ; 8.464 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.008 ; 8.008 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.335 ; 8.335 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 7.847 ; 7.847 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 6.350 ; 6.350 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.046 ; 6.046 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 6.057 ; 6.057 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.962 ; 5.962 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.041 ; 6.041 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.929 ; 5.929 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.036 ; 6.036 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.203 ; 6.203 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.905 ; 5.905 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 6.012 ; 6.012 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.038 ; 6.038 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.021 ; 6.021 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.966 ; 5.966 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.958 ; 5.958 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 6.060 ; 6.060 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.993 ; 5.993 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.130 ; 6.130 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.050 ; 6.050 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.350 ; 6.350 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 6.048 ; 6.048 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.971 ; 5.971 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.940 ; 5.940 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.267 ; 6.267 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 6.267 ; 6.267 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 6.142 ; 6.142 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 6.259 ; 6.259 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 6.379 ; 6.379 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 6.280 ; 6.280 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 6.363 ; 6.363 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 6.379 ; 6.379 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 6.349 ; 6.349 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.281 ; 6.281 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 6.281 ; 6.281 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 6.033 ; 6.033 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 6.156 ; 6.156 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 6.116 ; 6.116 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 6.248 ; 6.248 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 6.248 ; 6.248 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 6.007 ; 6.007 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 6.145 ; 6.145 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 6.248 ; 6.248 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.825 ; 2.825 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 6.341 ; 6.341 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 6.242 ; 6.242 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 6.325 ; 6.325 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 6.341 ; 6.341 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 6.311 ; 6.311 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.886 ; 2.886 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.926 ; 3.926 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.144 ; 4.144 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.159 ; 4.159 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 3.944 ; 3.944 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.016 ; 4.016 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.091 ; 4.091 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.156 ; 4.156 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.319 ; 4.319 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.476 ; 4.476 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.400 ; 4.400 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.926 ; 3.926 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 4.115 ; 4.115 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 4.036 ; 4.036 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 4.194 ; 4.194 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.970 ; 3.970 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.347 ; 4.347 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 4.215 ; 4.215 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.597 ; 5.597 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 5.039 ; 5.039 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.915 ; 4.915 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.993 ; 4.993 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.967 ; 4.967 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.625 ; 4.625 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.704 ; 4.704 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.540 ; 4.540 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.536 ; 4.536 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.512 ; 4.512 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.285 ; 4.285 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.403 ; 4.403 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.215 ; 4.215 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.955 ; 3.955 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 4.524 ; 4.524 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 4.656 ; 4.656 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.968 ; 3.968 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.075 ; 4.075 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.242 ; 4.242 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.019 ; 4.019 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.955 ; 3.955 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 4.291 ; 4.291 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.468 ; 4.468 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.217 ; 4.217 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.269 ; 4.269 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.253 ; 4.253 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.374 ; 4.374 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 4.193 ; 4.193 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.295 ; 4.295 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.871 ; 4.871 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.713 ; 4.713 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.801 ; 4.801 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.985 ; 4.985 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 5.073 ; 5.073 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.838 ; 4.838 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 5.179 ; 5.179 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.250 ; 5.250 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 5.296 ; 5.296 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.899 ; 4.899 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 4.193 ; 4.193 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.409 ; 4.409 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 4.386 ; 4.386 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.661 ; 4.661 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.454 ; 4.454 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.396 ; 4.396 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.132 ; 4.132 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.951 ; 4.951 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.650 ; 4.650 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.458 ; 4.458 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.384 ; 4.384 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.565 ; 4.565 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.978 ; 4.978 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 4.462 ; 4.462 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 4.337 ; 4.337 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 4.535 ; 4.535 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.733 ; 4.733 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.419 ; 4.419 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.326 ; 4.326 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.524 ; 4.524 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.698 ; 4.698 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 7.495 ; 7.495 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 7.495 ; 7.495 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 7.525 ; 7.525 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 7.627 ; 7.627 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 7.911 ; 7.911 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.674 ; 7.674 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.684 ; 7.684 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 7.687 ; 7.687 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 7.687 ; 7.687 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.769 ; 7.769 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.858 ; 7.858 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.802 ; 7.802 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.714 ; 7.714 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.835 ; 7.835 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.800 ; 7.800 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.892 ; 7.892 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.800 ; 7.800 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.871 ; 7.871 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.814 ; 7.814 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.942 ; 7.942 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.669 ; 7.669 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.613 ; 8.613 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 7.669 ; 7.669 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.118 ; 8.118 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.675 ; 7.675 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.372 ; 8.372 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.532 ; 8.532 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.354 ; 8.354 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 7.765 ; 7.765 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 7.633 ; 7.633 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.483 ; 8.483 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 7.633 ; 7.633 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.417 ; 8.417 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 7.793 ; 7.793 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.337 ; 8.337 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.651 ; 8.651 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.464 ; 8.464 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.008 ; 8.008 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.335 ; 8.335 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 7.847 ; 7.847 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.905 ; 5.905 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.046 ; 6.046 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 6.057 ; 6.057 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.962 ; 5.962 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.041 ; 6.041 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.929 ; 5.929 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.036 ; 6.036 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.203 ; 6.203 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.905 ; 5.905 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 6.012 ; 6.012 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.038 ; 6.038 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.021 ; 6.021 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.966 ; 5.966 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.958 ; 5.958 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 6.060 ; 6.060 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.993 ; 5.993 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.130 ; 6.130 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.050 ; 6.050 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.350 ; 6.350 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 6.048 ; 6.048 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.971 ; 5.971 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.940 ; 5.940 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 6.267 ; 6.267 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 6.142 ; 6.142 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 6.259 ; 6.259 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 6.280 ; 6.280 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 6.280 ; 6.280 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 6.363 ; 6.363 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 6.379 ; 6.379 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 6.349 ; 6.349 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.279 ; 3.279 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.527 ; 3.527 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.279 ; 3.279 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.402 ; 3.402 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.362 ; 3.362 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.519 ; 3.519 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.760 ; 3.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.519 ; 3.519 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.657 ; 3.657 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.760 ; 3.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.106 ; 2.106 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.656 ; 3.656 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.656 ; 3.656 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.739 ; 3.739 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.755 ; 3.755 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.725 ; 3.725 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.140 ; 2.140 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                            ; -117.513  ; -0.067 ; N/A      ; N/A     ; 15.954              ;
;  clk27                                      ; -117.513  ; -0.067 ; N/A      ; N/A     ; 15.954              ;
;  inst22|divider|altpll_component|pll|clk[0] ; -7.347    ; 0.319  ; N/A      ; N/A     ; 17.527              ;
; Design-wide TNS                             ; -7141.589 ; -0.067 ; 0.0      ; 0.0     ; 0.0                 ;
;  clk27                                      ; -5656.208 ; -0.067 ; N/A      ; N/A     ; 0.000               ;
;  inst22|divider|altpll_component|pll|clk[0] ; -1485.381 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 157.721 ; 157.721 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.919   ; 0.919   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.857   ; 0.857   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.897   ; 0.897   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.919   ; 0.919   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.252   ; 0.252   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.432   ; 0.432   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.342   ; 0.342   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.624   ; 0.624   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.197   ; 0.197   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.254   ; 0.254   ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.464   ; 0.464   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.648   ; 4.648   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 4.569   ; 4.569   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.648   ; 4.648   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.550   ; 4.550   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.604   ; 4.604   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -2.941 ; -2.941 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.505  ; 0.505  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.195  ; 0.195  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.168  ; 0.168  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.135  ; 0.135  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.491  ; 0.491  ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.391  ; 0.391  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.418  ; 0.418  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.376  ; 0.376  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.505  ; 0.505  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.468  ; 0.468  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.409  ; 0.409  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.976 ; -1.976 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.976 ; -1.976 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.068 ; -2.068 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.008 ; -2.008 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.047 ; -2.047 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.785  ; 8.785  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 7.857  ; 7.857  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.872  ; 7.872  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.589  ; 7.589  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.302  ; 7.302  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.288  ; 7.288  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 7.610  ; 7.610  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.849  ; 7.849  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.876  ; 7.876  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 8.375  ; 8.375  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 8.516  ; 8.516  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.498  ; 8.498  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 7.351  ; 7.351  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 8.665  ; 8.665  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 8.560  ; 8.560  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 8.785  ; 8.785  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 8.285  ; 8.285  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.334  ; 8.334  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.323  ; 8.323  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 11.099 ; 11.099 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 11.099 ; 11.099 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.908  ; 9.908  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.738  ; 9.738  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 10.011 ; 10.011 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.879  ; 9.879  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 9.256  ; 9.256  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 9.141  ; 9.141  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.942  ; 8.942  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.882  ; 8.882  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 9.110  ; 9.110  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 8.794  ; 8.794  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 8.314  ; 8.314  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.098  ; 8.098  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.496  ; 8.496  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.031  ; 8.031  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.856  ; 8.856  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 9.036  ; 9.036  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 8.871  ; 8.871  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 8.105  ; 8.105  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 9.036  ; 9.036  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.881  ; 7.881  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.609  ; 7.609  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.935  ; 7.935  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 8.321  ; 8.321  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.552  ; 7.552  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 8.389  ; 8.389  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 8.363  ; 8.363  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 8.914  ; 8.914  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 8.269  ; 8.269  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 8.336  ; 8.336  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 8.312  ; 8.312  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 8.492  ; 8.492  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 17.235 ; 17.235 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 13.461 ; 13.461 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 14.026 ; 14.026 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 15.951 ; 15.951 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 15.005 ; 15.005 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 14.553 ; 14.553 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 15.558 ; 15.558 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 15.816 ; 15.816 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 14.838 ; 14.838 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 17.235 ; 17.235 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 15.476 ; 15.476 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 15.866 ; 15.866 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 15.241 ; 15.241 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 14.415 ; 14.415 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 15.666 ; 15.666 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 15.097 ; 15.097 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 16.054 ; 16.054 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 8.697  ; 8.697  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 8.392  ; 8.392  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 8.703  ; 8.703  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 17.746 ; 17.746 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 15.681 ; 15.681 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 14.471 ; 14.471 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 15.627 ; 15.627 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 14.756 ; 14.756 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 14.786 ; 14.786 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 16.579 ; 16.579 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 15.890 ; 15.890 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.482 ; 14.482 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 17.746 ; 17.746 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 15.952 ; 15.952 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 16.686 ; 16.686 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 16.385 ; 16.385 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 15.521 ; 15.521 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 16.874 ; 16.874 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 16.532 ; 16.532 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 16.043 ; 16.043 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.561 ; 16.561 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 16.269 ; 16.269 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.299 ; 16.299 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 16.291 ; 16.291 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.561 ; 16.561 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.311 ; 16.311 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 17.295 ; 17.295 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 17.295 ; 17.295 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 16.689 ; 16.689 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 16.699 ; 16.699 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 16.725 ; 16.725 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 17.029 ; 17.029 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.644 ; 16.644 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 16.875 ; 16.875 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 17.029 ; 17.029 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.907 ; 16.907 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.672 ; 16.672 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 17.006 ; 17.006 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 17.021 ; 17.021 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 17.383 ; 17.383 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 17.288 ; 17.288 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.900 ; 16.900 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 17.039 ; 17.039 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 17.273 ; 17.273 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 17.056 ; 17.056 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 17.383 ; 17.383 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 19.199 ; 19.199 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 19.199 ; 19.199 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.679 ; 16.679 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 17.763 ; 17.763 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 16.686 ; 16.686 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 18.406 ; 18.406 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 18.961 ; 18.961 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 18.372 ; 18.372 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 16.927 ; 16.927 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 19.292 ; 19.292 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 18.885 ; 18.885 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.642 ; 16.642 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 18.495 ; 18.495 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 17.004 ; 17.004 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 18.209 ; 18.209 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 19.292 ; 19.292 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 18.683 ; 18.683 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 17.447 ; 17.447 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 18.546 ; 18.546 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.233 ; 17.233 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 11.805 ; 11.805 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.166 ; 11.166 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 11.167 ; 11.167 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 10.912 ; 10.912 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.154 ; 11.154 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 11.389 ; 11.389 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 10.851 ; 10.851 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.866 ; 10.866 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.300 ; 11.300 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 11.683 ; 11.683 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 10.921 ; 10.921 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 11.184 ; 11.184 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 11.297 ; 11.297 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 11.204 ; 11.204 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 11.170 ; 11.170 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 11.161 ; 11.161 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 11.330 ; 11.330 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 11.078 ; 11.078 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 11.393 ; 11.393 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 11.324 ; 11.324 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.805 ; 11.805 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 11.088 ; 11.088 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 11.318 ; 11.318 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 11.143 ; 11.143 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 11.129 ; 11.129 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 12.840 ; 12.840 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 12.840 ; 12.840 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 12.232 ; 12.232 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 12.529 ; 12.529 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 12.489 ; 12.489 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 12.496 ; 12.496 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 12.822 ; 12.822 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 13.099 ; 13.099 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 13.131 ; 13.131 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 12.869 ; 12.869 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 13.116 ; 13.116 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 13.131 ; 13.131 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 13.101 ; 13.101 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 14.598 ; 14.598 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 14.598 ; 14.598 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 13.990 ; 13.990 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 14.287 ; 14.287 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 14.247 ; 14.247 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 13.927 ; 13.927 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 14.253 ; 14.253 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 14.530 ; 14.530 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.286  ; 7.286  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 14.790 ; 14.790 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 14.528 ; 14.528 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 14.775 ; 14.775 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 14.790 ; 14.790 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 14.760 ; 14.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 7.436  ; 7.436  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.926 ; 3.926 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.144 ; 4.144 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.159 ; 4.159 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 3.944 ; 3.944 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.935 ; 3.935 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.016 ; 4.016 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.091 ; 4.091 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.156 ; 4.156 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.319 ; 4.319 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.476 ; 4.476 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.400 ; 4.400 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.926 ; 3.926 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 4.115 ; 4.115 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 4.036 ; 4.036 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 4.194 ; 4.194 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.970 ; 3.970 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.347 ; 4.347 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 4.215 ; 4.215 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 5.597 ; 5.597 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 5.039 ; 5.039 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 4.915 ; 4.915 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.993 ; 4.993 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.967 ; 4.967 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.625 ; 4.625 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.704 ; 4.704 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.540 ; 4.540 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.536 ; 4.536 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.512 ; 4.512 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.356 ; 4.356 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.285 ; 4.285 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.403 ; 4.403 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.215 ; 4.215 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.955 ; 3.955 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 4.524 ; 4.524 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 4.656 ; 4.656 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 4.059 ; 4.059 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.968 ; 3.968 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 4.075 ; 4.075 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.242 ; 4.242 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.019 ; 4.019 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.955 ; 3.955 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 4.291 ; 4.291 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.468 ; 4.468 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.217 ; 4.217 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.269 ; 4.269 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.253 ; 4.253 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.374 ; 4.374 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 4.193 ; 4.193 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.295 ; 4.295 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.871 ; 4.871 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.713 ; 4.713 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.801 ; 4.801 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.985 ; 4.985 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 5.073 ; 5.073 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.838 ; 4.838 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 5.179 ; 5.179 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.250 ; 5.250 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 5.296 ; 5.296 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.899 ; 4.899 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 4.193 ; 4.193 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.409 ; 4.409 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 4.386 ; 4.386 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.661 ; 4.661 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.454 ; 4.454 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.396 ; 4.396 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.132 ; 4.132 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.951 ; 4.951 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.650 ; 4.650 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.458 ; 4.458 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.384 ; 4.384 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.565 ; 4.565 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.978 ; 4.978 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 4.462 ; 4.462 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 4.337 ; 4.337 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 4.535 ; 4.535 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.733 ; 4.733 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.419 ; 4.419 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.326 ; 4.326 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.524 ; 4.524 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.698 ; 4.698 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 7.495 ; 7.495 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 7.495 ; 7.495 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 7.525 ; 7.525 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 7.520 ; 7.520 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 7.627 ; 7.627 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 7.538 ; 7.538 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 7.911 ; 7.911 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 7.664 ; 7.664 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 7.674 ; 7.674 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.684 ; 7.684 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.709 ; 7.709 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 7.687 ; 7.687 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 7.687 ; 7.687 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 7.769 ; 7.769 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 7.858 ; 7.858 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 7.802 ; 7.802 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 7.714 ; 7.714 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 7.835 ; 7.835 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 7.851 ; 7.851 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.800 ; 7.800 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 7.892 ; 7.892 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 7.826 ; 7.826 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 7.800 ; 7.800 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 7.871 ; 7.871 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.814 ; 7.814 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.942 ; 7.942 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.669 ; 7.669 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.613 ; 8.613 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 7.669 ; 7.669 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.118 ; 8.118 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.675 ; 7.675 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.372 ; 8.372 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.532 ; 8.532 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.354 ; 8.354 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 7.765 ; 7.765 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 7.633 ; 7.633 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.483 ; 8.483 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 7.633 ; 7.633 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.417 ; 8.417 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 7.793 ; 7.793 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.337 ; 8.337 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.651 ; 8.651 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.464 ; 8.464 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.008 ; 8.008 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.335 ; 8.335 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 7.847 ; 7.847 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.905 ; 5.905 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.046 ; 6.046 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 6.057 ; 6.057 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.962 ; 5.962 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.041 ; 6.041 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.921 ; 5.921 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.929 ; 5.929 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.036 ; 6.036 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 6.203 ; 6.203 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.905 ; 5.905 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 6.012 ; 6.012 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.038 ; 6.038 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 6.021 ; 6.021 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.966 ; 5.966 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.958 ; 5.958 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 6.060 ; 6.060 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.993 ; 5.993 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.130 ; 6.130 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.050 ; 6.050 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.350 ; 6.350 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 6.048 ; 6.048 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.971 ; 5.971 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.940 ; 5.940 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 6.267 ; 6.267 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 6.019 ; 6.019 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 6.142 ; 6.142 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 6.121 ; 6.121 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 6.259 ; 6.259 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 6.362 ; 6.362 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 6.280 ; 6.280 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 6.280 ; 6.280 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 6.363 ; 6.363 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 6.379 ; 6.379 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 6.349 ; 6.349 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.279 ; 3.279 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.527 ; 3.527 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.279 ; 3.279 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.402 ; 3.402 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.362 ; 3.362 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.519 ; 3.519 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.760 ; 3.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.519 ; 3.519 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.657 ; 3.657 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.760 ; 3.760 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.106 ; 2.106 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.656 ; 3.656 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.656 ; 3.656 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.739 ; 3.739 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.755 ; 3.755 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.725 ; 3.725 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.140 ; 2.140 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 968      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 968      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 484   ; 484  ;
; Unconstrained Output Ports      ; 169   ; 169  ;
; Unconstrained Output Port Paths ; 2191  ; 2191 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Feb 22 19:36:11 2015
Info: Command: quartus_sta project -c Part3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Part3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk27 clk27
    Info (332110): create_generated_clock -source {inst22|divider|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {inst22|divider|altpll_component|pll|clk[0]} {inst22|divider|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -117.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -117.513     -5656.208 clk27 
    Info (332119):    -7.347     -1485.381 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk27 
    Info (332119):     0.783         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.954         0.000 clk27 
    Info (332119):    17.527         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.526     -1085.538 clk27 
    Info (332119):    -2.520      -500.199 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.067        -0.067 clk27 
    Info (332119):     0.319         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 407 megabytes
    Info: Processing ended: Sun Feb 22 19:36:19 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


