---
language: "he"
title: "מה זה STA - Static Timing Analysis - ואיך מוודאים שהשבב יעבוד בתדר הנכון?"
categories:
  - "עיצוב שבבים"
tags:
  - "STA"
  - "Timing"
series: "מסע לעולם עיצוב השבבים"
previousPost: "chip-design-journey/9-place-and-route"
nextPost: "chip-design-journey/11-simulation-fpga-emulation"
slug: "10-sta-static-timing-analysis"
---

# מה זה STA - Static Timing Analysis - ואיך מוודאים שהשבב יעבוד בתדר הנכון?

עד עכשיו עברנו על:

- Synthesis
- Place & Route
- יצירת ה-Layout

אבל יש בעיה אחת קריטית שעדיין לא פתרנו:

**איך מוודאים שכל האותות מגיעים בזמן?**

אם שער אחד קיבל אות מאוחר מדי - כל החומרה עלולה לא לפעול.
אם התזמונים לא נכונים - השבב יכשל.

זה בדיוק תפקידו של:

**STA - Static Timing Analysis**
או בעברית: ניתוח תזמון סטטי.

**זהו השלב שבו מוודאים שהשבב יוכל לפעול בתדר השעון שתכננו.**

## למה תזמון הוא כל כך קריטי?

שבבים מודרניים עובדים במהירויות מטורפות:

- 1GHz = אלף מיליון פעולות לשנייה
- 5GHz = חמשת אלפים מיליון פעולות לשנייה

בכל מחזור שעון:

1. אות צריך לצאת ממקום אחד
2. לעבור דרך שערים
3. לעבור דרך חוטים
4. להגיע ליעד
5. להיקלט בפליפ-פלופ

**כל זה צריך להתרחש בזמן קצר מאוד - לפעמים פחות מננו-שנייה.**

אם משהו לוקח יותר זמן - השבב לא יעבוד.

## מהי הבעיה שבזמן?

כל רכיב בשבב לוקח זמן:

- שער AND - לוקח זמן לחשב
- חוט - לוקח זמן לאות לעבור בו
- פליפ-פלופ - לוקח זמן לקלוט ערך חדש

**זמן זה נקרא: Delay (עיכוב).**

אם סכום כל ה-Delays גדול מדי - השבב לא יעמוד בתדר השעון.

## מה זה Setup Time ו-Hold Time?

כדי שפליפ-פלופ יקלוט ערך נכון, האות חייב להגיע:

### Setup Time
האות חייב להגיע **לפני** קצה השעון בזמן מסוים.

אם הוא מגיע מאוחר מדי - הערך לא ייקלט.

### Hold Time
האות חייב להישאר יציב **אחרי** קצה השעון בזמן מסוים.

אם הוא משתנה מהר מדי - הערך עלול להיות שגוי.

**STA בודק את שני התנאים האלה על כל נתיב בשבב.**

## איך STA עובד?

STA לוקח:

- את ה-Netlist
- את ה-Layout
- את המגבלות על תדר השעון
- את המפרט של כל שער (כמה זמן הוא לוקח)

ומריץ ניתוח:

1. בוחר כל נתיב בשבב
2. סוכם את כל ה-Delays בנתיב
3. בודק האם הוא עומד ב-Setup ו-Hold
4. מחשב את המרווח (Slack) - האם הגענו בזמן או לא

אם Slack חיובי → נתיב תקין.
אם Slack שלילי → **בעיה! האות לא יגיע בזמן.**

## מה קורה אם יש Timing Violation?

אם STA מגלה נתיב שלא עומד בזמן:

1. צריך לשנות את העיצוב
2. לעשות מחדש Placement או Routing
3. להוסיף Buffers (מגברים) בדרך
4. להזיז בלוקים קרוב יותר
5. לשנות את האילוצים

**זהו תהליך איטרטיבי.**

לפעמים עושים מספר סיבובים של:

- Synthesis
- Place & Route
- STA
- תיקונים

עד שמגיעים לעיצוב שעובד בתדר הנדרש.

## למה קוראים לזה "סטטי"?

**Static = ללא הרצה דינמית.**

STA לא מריץ סימולציה.
הוא לא מפעיל את השבב.

הוא רק:

- מודד את הנתיבים
- מחשב את הזמנים
- בודק האם יש מספיק זמן לכל אות

**זה מהיר מאוד - אבל גם מלא.**

STA בודק **את כל הנתיבים**, לא רק חלק מהם.

## משל שיעשה סדר

חשבו על מסילת רכבת:

**Setup Time:**
הרכבת חייבת להגיע לתחנה לפני ששוחררים את הנוסעים.

**Hold Time:**
הדלתות צריכות להישאר פתוחות מספיק זמן כדי שהנוסעים יוכלו לרדת.

**STA:**
בודק שכל רכבת בכל הקווים תגיע בזמן - בלי לבדוק נסיעה אמיתית.

## למה STA הוא כל כך חשוב?

כי:

- בלעדיו, לא ניתן לדעת אם השבב יעבוד בתדר הנדרש
- הוא מגלה בעיות לפני ייצור
- הוא מבטיח שהעיצוב מוכן לשלב הבא
- הוא מונע כשלים יקרים

**STA הוא "חותמת האישור" שהתזמונים תקינים.**

## מה התוצאה של STA?

בסוף התהליך מקבלים דוח שמכיל:

- רשימת כל הנתיבים
- נתיבים קריטיים (הכי איטיים)
- הפרות תזמון (אם יש)
- המלצות לשיפור
- אישור שהשבב יעבוד בתדר הנדרש

**רק אחרי שה-STA עובר בהצלחה - אפשר להתקדם לשלב הבא.**

## לאן ממשיכים מכאן?

לאחר שה-STA עבר:

1. מריצים סימולציות נוספות
2. בודקים את העיצוב ב-FPGA
3. מבצעים אמולציה של השבב
4. ומתקדמים לקראת Tapeout

במילים אחרות:

**STA הוא השלב שמבטיח שהשבב לא רק נכון לוגית - אלא גם יעבוד במהירות הנדרשת.**

## סיכום

STA - Static Timing Analysis הוא:

- ניתוח תזמון של כל הנתיבים בשבב
- בדיקה שכל האותות מגיעים בזמן
- מניעת הפרות Setup ו-Hold
- אישור שהשבב יעבוד בתדר השעון הנדרש
- תהליך קריטי לפני מעבר לייצור

**זהו השלב שמבטיח שהשבב יהיה מהיר מספיק.**

---

**בפוסט הבא נלמד על Simulation, FPGA ו-Emulation - כלים שמאפשרים לבדוק את השבב לפני הייצור, ולראות אותו "רץ" בעולם אמיתי.**
