CLK_GATE_SET_TO_DISABLE,VAR_0
aspeed_g6_clk_is_enabled,FUNC_0
get_bit,FUNC_1
get_clock_reg,FUNC_2
get_reset_reg,FUNC_3
mdelay,FUNC_4
regmap_write,FUNC_5
spin_lock_irqsave,FUNC_6
spin_unlock_irqrestore,FUNC_7
to_aspeed_clk_gate,FUNC_8
udelay,FUNC_9
aspeed_g6_clk_enable,FUNC_10
hw,VAR_1
gate,VAR_2
flags,VAR_3
clk,VAR_4
rst,VAR_5
