Timing Analyzer report for Histograma
Sat Nov  2 10:31:18 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Histograma                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 200.08 MHz ; 200.08 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.998 ; -1550.677          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -738.020                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.998 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.928      ;
; -3.998 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.928      ;
; -3.966 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.895      ;
; -3.966 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.895      ;
; -3.966 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.895      ;
; -3.906 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.836      ;
; -3.906 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.836      ;
; -3.874 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.803      ;
; -3.874 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.803      ;
; -3.874 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.803      ;
; -3.849 ; Histograma_2:inst|histogram[32][10] ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.135     ; 4.712      ;
; -3.838 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.768      ;
; -3.838 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.768      ;
; -3.822 ; Histograma_2:inst|histogram[32][12] ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.132     ; 4.688      ;
; -3.815 ; Histograma_2:inst|histogram[6][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.133     ; 4.680      ;
; -3.806 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.735      ;
; -3.806 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.735      ;
; -3.806 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.069     ; 4.735      ;
; -3.759 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.328      ; 5.085      ;
; -3.757 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.337      ; 5.092      ;
; -3.722 ; Histograma_2:inst|histogram[3][2]   ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.618      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.717 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.708 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.624      ;
; -3.705 ; Histograma_2:inst|histogram[3][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.099     ; 4.604      ;
; -3.697 ; Histograma_2:inst|histogram[7][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.100     ; 4.595      ;
; -3.676 ; Histograma_2:inst|histogram[3][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.099     ; 4.575      ;
; -3.669 ; Histograma_2:inst|indice_hist[2]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.328      ; 4.995      ;
; -3.662 ; Histograma_2:inst|histogram[32][2]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.135     ; 4.525      ;
; -3.658 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.581      ;
; -3.658 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.581      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.650 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.333      ; 4.978      ;
; -3.630 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.553      ;
; -3.630 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.553      ;
; -3.628 ; Histograma_2:inst|histogram[3][10]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.524      ;
; -3.620 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.543      ;
; -3.620 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.543      ;
; -3.617 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.540      ;
; -3.617 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.540      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.612 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.608 ; Histograma_2:inst|histogram[32][13] ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; -0.135     ; 4.471      ;
; -3.597 ; Histograma_2:inst|state.envio_4     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.337      ; 4.932      ;
; -3.581 ; Histograma_2:inst|indice_hist[1]    ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; 0.327      ; 4.906      ;
; -3.580 ; Histograma_2:inst|histogram[16][13] ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.322      ; 4.900      ;
; -3.580 ; Histograma_2:inst|histogram[5][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.094     ; 4.484      ;
; -3.579 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; 0.331      ; 4.908      ;
; -3.556 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.480      ;
; -3.556 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.480      ;
; -3.547 ; Histograma_2:inst|dato_ant[6]       ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.477      ;
; -3.547 ; Histograma_2:inst|dato_ant[6]       ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.477      ;
; -3.539 ; Histograma_2:inst|dato_ant[5]       ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.469      ;
; -3.539 ; Histograma_2:inst|dato_ant[5]       ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.068     ; 4.469      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; uart_tx:inst2|data_to_send[7]          ; uart_tx:inst2|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Histograma_2:inst|histogram[1][0]      ; Histograma_2:inst|histogram[1][0]      ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; Histograma_2:inst|histogram[4][0]      ; Histograma_2:inst|histogram[4][0]      ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[29][0]     ; Histograma_2:inst|histogram[29][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[13][0]     ; Histograma_2:inst|histogram[13][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[7][0]      ; Histograma_2:inst|histogram[7][0]      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[11][0]     ; Histograma_2:inst|histogram[11][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[18][0]     ; Histograma_2:inst|histogram[18][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[2][0]      ; Histograma_2:inst|histogram[2][0]      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[26][0]     ; Histograma_2:inst|histogram[26][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[8][0]      ; Histograma_2:inst|histogram[8][0]      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[6][0]      ; Histograma_2:inst|histogram[6][0]      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Histograma_2:inst|histogram[28][0]     ; Histograma_2:inst|histogram[28][0]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; Histograma_2:inst|histogram[21][0]     ; Histograma_2:inst|histogram[21][0]     ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Histograma_2:inst|histogram[25][0]     ; Histograma_2:inst|histogram[25][0]     ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Histograma_2:inst|histogram[30][0]     ; Histograma_2:inst|histogram[30][0]     ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Histograma_2:inst|histogram[14][0]     ; Histograma_2:inst|histogram[14][0]     ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[15][0]     ; Histograma_2:inst|histogram[15][0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[23][0]     ; Histograma_2:inst|histogram[23][0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[5][0]      ; Histograma_2:inst|histogram[5][0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[3][0]      ; Histograma_2:inst|histogram[3][0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[16][0]     ; Histograma_2:inst|histogram[16][0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|histogram[32][0]     ; Histograma_2:inst|histogram[32][0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_STOP       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[0]           ; uart_tx:inst2|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[1]           ; uart_tx:inst2|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[2]           ; uart_tx:inst2|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[3]           ; uart_tx:inst2|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_START      ; uart_tx:inst2|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|indice_hist[0]       ; Histograma_2:inst|indice_hist[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|state.envio_4        ; Histograma_2:inst|state.envio_4        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Histograma_2:inst|state.envio_2        ; Histograma_2:inst|state.envio_2        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[31][0]     ; Histograma_2:inst|histogram[31][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[19][0]     ; Histograma_2:inst|histogram[19][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[27][0]     ; Histograma_2:inst|histogram[27][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[9][0]      ; Histograma_2:inst|histogram[9][0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[17][0]     ; Histograma_2:inst|histogram[17][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[10][0]     ; Histograma_2:inst|histogram[10][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[24][0]     ; Histograma_2:inst|histogram[24][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[22][0]     ; Histograma_2:inst|histogram[22][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[20][0]     ; Histograma_2:inst|histogram[20][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|histogram[12][0]     ; Histograma_2:inst|histogram[12][0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|state.idle           ; Histograma_2:inst|state.idle           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Histograma_2:inst|state.envio_ok_2     ; Histograma_2:inst|state.envio_ok_2     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[7]             ; UART_RX:inst3|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[6]             ; UART_RX:inst3|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[1]             ; UART_RX:inst3|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[0]             ; UART_RX:inst3|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[2]             ; UART_RX:inst3|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[5]             ; UART_RX:inst3|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[4]             ; UART_RX:inst3|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_Byte[3]             ; UART_RX:inst3|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_algo:inst1|state.recv_first_byte  ; uart_algo:inst1|state.recv_first_byte  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_algo:inst1|state.idle             ; uart_algo:inst1|state.idle             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_RX_DV                  ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_SM_Main.s_Idle         ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_Bit_Index[0]           ; UART_RX:inst3|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_Bit_Index[1]           ; UART_RX:inst3|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_Bit_Index[2]           ; UART_RX:inst3|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; Histograma_2:inst|histogram[32][13]    ; Histograma_2:inst|histogram[32][13]    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.693      ;
; 0.423 ; Histograma_2:inst|histogram[6][13]     ; Histograma_2:inst|histogram[6][13]     ; clk          ; clk         ; 0.000        ; 0.099      ; 0.708      ;
; 0.424 ; Histograma_2:inst|histogram[3][13]     ; Histograma_2:inst|histogram[3][13]     ; clk          ; clk         ; 0.000        ; 0.098      ; 0.708      ;
; 0.425 ; Histograma_2:inst|histogram[5][13]     ; Histograma_2:inst|histogram[5][13]     ; clk          ; clk         ; 0.000        ; 0.097      ; 0.708      ;
; 0.426 ; Histograma_2:inst|histogram[15][13]    ; Histograma_2:inst|histogram[15][13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.692      ;
; 0.441 ; Histograma_2:inst|histogram[8][13]     ; Histograma_2:inst|histogram[8][13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; Histograma_2:inst|histogram[17][13]    ; Histograma_2:inst|histogram[17][13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; Histograma_2:inst|histogram[16][13]    ; Histograma_2:inst|histogram[16][13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; Histograma_2:inst|histogram[2][13]     ; Histograma_2:inst|histogram[2][13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; Histograma_2:inst|histogram[18][13]    ; Histograma_2:inst|histogram[18][13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.708      ;
; 0.442 ; Histograma_2:inst|histogram[12][13]    ; Histograma_2:inst|histogram[12][13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.442 ; Histograma_2:inst|histogram[9][13]     ; Histograma_2:inst|histogram[9][13]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.442 ; Histograma_2:inst|histogram[31][13]    ; Histograma_2:inst|histogram[31][13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.442 ; Histograma_2:inst|histogram[10][13]    ; Histograma_2:inst|histogram[10][13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.442 ; Histograma_2:inst|histogram[21][13]    ; Histograma_2:inst|histogram[21][13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.445 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.711      ;
; 0.451 ; uart_algo:inst1|pix_count_int[10]      ; uart_algo:inst1|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.457 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.723      ;
; 0.458 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.464 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.731      ;
; 0.514 ; Histograma_2:inst|histogram[23][8]     ; Histograma_2:inst|histogram[23][9]     ; clk          ; clk         ; 0.000        ; 0.542      ; 1.242      ;
; 0.523 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][6]     ; clk          ; clk         ; 0.000        ; 0.542      ; 1.251      ;
; 0.528 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][7]     ; clk          ; clk         ; 0.000        ; 0.542      ; 1.256      ;
; 0.541 ; Histograma_2:inst|histogram[20][2]     ; Histograma_2:inst|histogram[20][3]     ; clk          ; clk         ; 0.000        ; 0.514      ; 1.241      ;
; 0.542 ; Histograma_2:inst|histogram[29][12]    ; Histograma_2:inst|histogram[29][13]    ; clk          ; clk         ; 0.000        ; 0.514      ; 1.242      ;
; 0.542 ; Histograma_2:inst|histogram[29][4]     ; Histograma_2:inst|histogram[29][5]     ; clk          ; clk         ; 0.000        ; 0.514      ; 1.242      ;
; 0.543 ; Histograma_2:inst|histogram[22][4]     ; Histograma_2:inst|histogram[22][5]     ; clk          ; clk         ; 0.000        ; 0.511      ; 1.240      ;
; 0.544 ; Histograma_2:inst|histogram[24][4]     ; Histograma_2:inst|histogram[24][5]     ; clk          ; clk         ; 0.000        ; 0.510      ; 1.240      ;
; 0.545 ; Histograma_2:inst|histogram[24][2]     ; Histograma_2:inst|histogram[24][3]     ; clk          ; clk         ; 0.000        ; 0.510      ; 1.241      ;
; 0.554 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][12]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.251      ;
; 0.555 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][6]     ; clk          ; clk         ; 0.000        ; 0.514      ; 1.255      ;
; 0.559 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][13]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.256      ;
; 0.559 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.825      ;
; 0.560 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][7]     ; clk          ; clk         ; 0.000        ; 0.514      ; 1.260      ;
; 0.595 ; uart_algo:inst1|state.idle             ; uart_algo:inst1|state.recv_first_byte  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.861      ;
; 0.601 ; uart_algo:inst1|pix_count_int[9]       ; Histograma_2:inst|dato_ant[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; uart_algo:inst1|first_byte[0]          ; uart_algo:inst1|reg_data[8]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.01 MHz ; 217.01 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.608 ; -1372.395         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -738.020                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.608 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.545      ;
; -3.608 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.545      ;
; -3.576 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.513      ;
; -3.576 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.513      ;
; -3.576 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.513      ;
; -3.522 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.459      ;
; -3.522 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.459      ;
; -3.490 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.427      ;
; -3.490 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.427      ;
; -3.490 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.427      ;
; -3.467 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.404      ;
; -3.467 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.404      ;
; -3.460 ; Histograma_2:inst|histogram[32][10] ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.123     ; 4.336      ;
; -3.435 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.435 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.435 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.398 ; Histograma_2:inst|histogram[32][12] ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.120     ; 4.277      ;
; -3.384 ; Histograma_2:inst|histogram[6][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.121     ; 4.262      ;
; -3.361 ; Histograma_2:inst|histogram[3][2]   ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.094     ; 4.266      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.336 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.263      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.335 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.262      ;
; -3.325 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.312      ; 4.636      ;
; -3.322 ; Histograma_2:inst|histogram[3][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.091     ; 4.230      ;
; -3.314 ; Histograma_2:inst|histogram[7][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.091     ; 4.222      ;
; -3.302 ; Histograma_2:inst|histogram[32][2]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.123     ; 4.178      ;
; -3.298 ; Histograma_2:inst|histogram[3][10]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.094     ; 4.203      ;
; -3.286 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.305      ; 4.590      ;
; -3.284 ; Histograma_2:inst|indice_hist[2]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.305      ; 4.588      ;
; -3.283 ; Histograma_2:inst|histogram[3][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.091     ; 4.191      ;
; -3.225 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.159      ;
; -3.225 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.159      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.154      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.154      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.220 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.147      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.208 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.143      ;
; -3.208 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.143      ;
; -3.204 ; Histograma_2:inst|state.envio_4     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.312      ; 4.515      ;
; -3.193 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.127      ;
; -3.193 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.127      ;
; -3.192 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.126      ;
; -3.192 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.126      ;
; -3.190 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; 0.307      ; 4.496      ;
; -3.185 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.308      ; 4.492      ;
; -3.167 ; Histograma_2:inst|dato_ant[6]       ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.104      ;
; -3.167 ; Histograma_2:inst|dato_ant[6]       ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.104      ;
; -3.162 ; Histograma_2:inst|histogram[32][13] ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; -0.122     ; 4.039      ;
; -3.159 ; Histograma_2:inst|dato_ant[5]       ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.096      ;
; -3.159 ; Histograma_2:inst|dato_ant[5]       ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.096      ;
; -3.156 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; 0.308      ; 4.463      ;
; -3.155 ; Histograma_2:inst|indice_hist[1]    ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.307      ; 4.461      ;
; -3.153 ; uart_algo:inst1|pix_count_int[2]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 4.090      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; uart_tx:inst2|data_to_send[7]          ; uart_tx:inst2|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Histograma_2:inst|histogram[29][0]     ; Histograma_2:inst|histogram[29][0]     ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Histograma_2:inst|histogram[13][0]     ; Histograma_2:inst|histogram[13][0]     ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Histograma_2:inst|histogram[7][0]      ; Histograma_2:inst|histogram[7][0]      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Histograma_2:inst|histogram[1][0]      ; Histograma_2:inst|histogram[1][0]      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; Histograma_2:inst|histogram[4][0]      ; Histograma_2:inst|histogram[4][0]      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[21][0]     ; Histograma_2:inst|histogram[21][0]     ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[11][0]     ; Histograma_2:inst|histogram[11][0]     ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[18][0]     ; Histograma_2:inst|histogram[18][0]     ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[2][0]      ; Histograma_2:inst|histogram[2][0]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[26][0]     ; Histograma_2:inst|histogram[26][0]     ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[8][0]      ; Histograma_2:inst|histogram[8][0]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Histograma_2:inst|histogram[6][0]      ; Histograma_2:inst|histogram[6][0]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; Histograma_2:inst|histogram[28][0]     ; Histograma_2:inst|histogram[28][0]     ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; Histograma_2:inst|histogram[30][0]     ; Histograma_2:inst|histogram[30][0]     ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; Histograma_2:inst|histogram[14][0]     ; Histograma_2:inst|histogram[14][0]     ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; Histograma_2:inst|histogram[25][0]     ; Histograma_2:inst|histogram[25][0]     ; clk          ; clk         ; 0.000        ; 0.085      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[31][0]     ; Histograma_2:inst|histogram[31][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[15][0]     ; Histograma_2:inst|histogram[15][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[23][0]     ; Histograma_2:inst|histogram[23][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[27][0]     ; Histograma_2:inst|histogram[27][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[17][0]     ; Histograma_2:inst|histogram[17][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[10][0]     ; Histograma_2:inst|histogram[10][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[16][0]     ; Histograma_2:inst|histogram[16][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[22][0]     ; Histograma_2:inst|histogram[22][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|histogram[20][0]     ; Histograma_2:inst|histogram[20][0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|state.idle           ; Histograma_2:inst|state.idle           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|state.envio_ok_2     ; Histograma_2:inst|state.envio_ok_2     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|indice_hist[0]       ; Histograma_2:inst|indice_hist[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|state.envio_4        ; Histograma_2:inst|state.envio_4        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Histograma_2:inst|state.envio_2        ; Histograma_2:inst|state.envio_2        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[7]             ; UART_RX:inst3|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[6]             ; UART_RX:inst3|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[1]             ; UART_RX:inst3|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[0]             ; UART_RX:inst3|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[2]             ; UART_RX:inst3|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[5]             ; UART_RX:inst3|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[4]             ; UART_RX:inst3|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_Byte[3]             ; UART_RX:inst3|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_algo:inst1|state.recv_first_byte  ; uart_algo:inst1|state.recv_first_byte  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_algo:inst1|state.idle             ; uart_algo:inst1|state.idle             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_RX_DV                  ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_SM_Main.s_Idle         ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[5][0]      ; Histograma_2:inst|histogram[5][0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[19][0]     ; Histograma_2:inst|histogram[19][0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[9][0]      ; Histograma_2:inst|histogram[9][0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[3][0]      ; Histograma_2:inst|histogram[3][0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[32][0]     ; Histograma_2:inst|histogram[32][0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[24][0]     ; Histograma_2:inst|histogram[24][0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Histograma_2:inst|histogram[12][0]     ; Histograma_2:inst|histogram[12][0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|fsm_state.FSM_STOP       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|bit_counter[0]           ; uart_tx:inst2|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|bit_counter[1]           ; uart_tx:inst2|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|bit_counter[2]           ; uart_tx:inst2|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|bit_counter[3]           ; uart_tx:inst2|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:inst2|fsm_state.FSM_START      ; uart_tx:inst2|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst3|r_Bit_Index[0]           ; UART_RX:inst3|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst3|r_Bit_Index[1]           ; UART_RX:inst3|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst3|r_Bit_Index[2]           ; UART_RX:inst3|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.369 ; Histograma_2:inst|histogram[32][13]    ; Histograma_2:inst|histogram[32][13]    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.629      ;
; 0.383 ; Histograma_2:inst|histogram[5][13]     ; Histograma_2:inst|histogram[5][13]     ; clk          ; clk         ; 0.000        ; 0.088      ; 0.642      ;
; 0.383 ; Histograma_2:inst|histogram[6][13]     ; Histograma_2:inst|histogram[6][13]     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.643      ;
; 0.384 ; Histograma_2:inst|histogram[3][13]     ; Histograma_2:inst|histogram[3][13]     ; clk          ; clk         ; 0.000        ; 0.088      ; 0.643      ;
; 0.385 ; Histograma_2:inst|histogram[15][13]    ; Histograma_2:inst|histogram[15][13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.627      ;
; 0.399 ; Histograma_2:inst|histogram[8][13]     ; Histograma_2:inst|histogram[8][13]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; Histograma_2:inst|histogram[10][13]    ; Histograma_2:inst|histogram[10][13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; Histograma_2:inst|histogram[17][13]    ; Histograma_2:inst|histogram[17][13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; Histograma_2:inst|histogram[21][13]    ; Histograma_2:inst|histogram[21][13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; Histograma_2:inst|histogram[2][13]     ; Histograma_2:inst|histogram[2][13]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; Histograma_2:inst|histogram[18][13]    ; Histograma_2:inst|histogram[18][13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.400 ; Histograma_2:inst|histogram[9][13]     ; Histograma_2:inst|histogram[9][13]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.642      ;
; 0.400 ; Histograma_2:inst|histogram[16][13]    ; Histograma_2:inst|histogram[16][13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; Histograma_2:inst|histogram[12][13]    ; Histograma_2:inst|histogram[12][13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.401 ; Histograma_2:inst|histogram[31][13]    ; Histograma_2:inst|histogram[31][13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.407 ; uart_algo:inst1|pix_count_int[10]      ; uart_algo:inst1|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.650      ;
; 0.410 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.653      ;
; 0.414 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.657      ;
; 0.415 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.658      ;
; 0.429 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.671      ;
; 0.463 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][6]     ; clk          ; clk         ; 0.000        ; 0.498      ; 1.132      ;
; 0.465 ; Histograma_2:inst|histogram[23][8]     ; Histograma_2:inst|histogram[23][9]     ; clk          ; clk         ; 0.000        ; 0.498      ; 1.134      ;
; 0.474 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][7]     ; clk          ; clk         ; 0.000        ; 0.498      ; 1.143      ;
; 0.489 ; Histograma_2:inst|histogram[20][2]     ; Histograma_2:inst|histogram[20][3]     ; clk          ; clk         ; 0.000        ; 0.472      ; 1.132      ;
; 0.490 ; Histograma_2:inst|histogram[24][4]     ; Histograma_2:inst|histogram[24][5]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.129      ;
; 0.490 ; Histograma_2:inst|histogram[22][4]     ; Histograma_2:inst|histogram[22][5]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.129      ;
; 0.491 ; Histograma_2:inst|histogram[29][12]    ; Histograma_2:inst|histogram[29][13]    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.133      ;
; 0.491 ; Histograma_2:inst|histogram[29][4]     ; Histograma_2:inst|histogram[29][5]     ; clk          ; clk         ; 0.000        ; 0.471      ; 1.133      ;
; 0.492 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][12]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.131      ;
; 0.493 ; Histograma_2:inst|histogram[24][2]     ; Histograma_2:inst|histogram[24][3]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.132      ;
; 0.493 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][6]     ; clk          ; clk         ; 0.000        ; 0.472      ; 1.136      ;
; 0.503 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][13]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.142      ;
; 0.504 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][7]     ; clk          ; clk         ; 0.000        ; 0.472      ; 1.147      ;
; 0.513 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.755      ;
; 0.547 ; uart_tx:inst2|fsm_state.FSM_IDLE       ; Histograma_2:inst|state.envio_3        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; uart_algo:inst1|state.idle             ; uart_algo:inst1|state.recv_first_byte  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; UART_RX:inst3|r_RX_Data_R              ; UART_RX:inst3|r_RX_Data                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.792      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.434 ; -472.298          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -614.330                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.434 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.576      ;
; -1.407 ; Histograma_2:inst|histogram[32][10] ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.067     ; 2.327      ;
; -1.403 ; Histograma_2:inst|histogram[6][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.066     ; 2.324      ;
; -1.403 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.359      ;
; -1.403 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.359      ;
; -1.391 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 2.538      ;
; -1.391 ; Histograma_2:inst|histogram[32][12] ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.065     ; 2.313      ;
; -1.382 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.337      ;
; -1.382 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.337      ;
; -1.382 ; uart_algo:inst1|pix_count_int[7]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.337      ;
; -1.382 ; Histograma_2:inst|histogram[3][2]   ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.059     ; 2.310      ;
; -1.377 ; Histograma_2:inst|indice_hist[2]    ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.519      ;
; -1.377 ; Histograma_2:inst|histogram[3][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.365 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.321      ;
; -1.365 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.321      ;
; -1.362 ; Histograma_2:inst|histogram[3][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.292      ;
; -1.354 ; Histograma_2:inst|histogram[7][3]   ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; -0.052     ; 2.289      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.353 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.305      ;
; -1.349 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.153      ; 2.489      ;
; -1.344 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.299      ;
; -1.344 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.299      ;
; -1.344 ; uart_algo:inst1|pix_count_int[4]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.299      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.343 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.295      ;
; -1.339 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[1]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.295      ;
; -1.339 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[3]    ; clk          ; clk         ; 1.000        ; -0.031     ; 2.295      ;
; -1.327 ; Histograma_2:inst|histogram[32][2]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.067     ; 2.247      ;
; -1.322 ; Histograma_2:inst|histogram[3][10]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; -0.059     ; 2.250      ;
; -1.320 ; Histograma_2:inst|state.envio_4     ; uart_tx:inst2|data_to_send[0]       ; clk          ; clk         ; 1.000        ; 0.160      ; 2.467      ;
; -1.319 ; Histograma_2:inst|histogram[16][13] ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.150      ; 2.456      ;
; -1.318 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.275      ;
; -1.318 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 2.275      ;
; -1.318 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[4]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.273      ;
; -1.318 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[2]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.273      ;
; -1.318 ; uart_algo:inst1|pix_count_int[3]    ; Histograma_2:inst|indice_hist[5]    ; clk          ; clk         ; 1.000        ; -0.032     ; 2.273      ;
; -1.317 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.274      ;
; -1.317 ; Histograma_2:inst|reg_energia[9]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 2.274      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.314 ; Histograma_2:inst|reg_energia[11]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.266      ;
; -1.308 ; Histograma_2:inst|indice_hist[1]    ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; 0.148      ; 2.443      ;
; -1.307 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.264      ;
; -1.307 ; Histograma_2:inst|reg_energia[10]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 2.264      ;
; -1.301 ; Histograma_2:inst|indice_hist[1]    ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.150      ; 2.438      ;
; -1.298 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.029     ; 2.256      ;
; -1.298 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][11] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.255      ;
; -1.298 ; Histograma_2:inst|reg_energia[8]    ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 2.256      ;
; -1.298 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[22][4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 2.255      ;
; -1.296 ; Histograma_2:inst|histogram[21][13] ; uart_tx:inst2|data_to_send[5]       ; clk          ; clk         ; 1.000        ; 0.155      ; 2.438      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.294 ; Histograma_2:inst|reg_energia[13]   ; Histograma_2:inst|histogram[21][1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.246      ;
; -1.288 ; Histograma_2:inst|indice_hist[0]    ; uart_tx:inst2|data_to_send[3]       ; clk          ; clk         ; 1.000        ; 0.151      ; 2.426      ;
; -1.285 ; Histograma_2:inst|histogram[5][4]   ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; -0.051     ; 2.221      ;
; -1.278 ; Histograma_2:inst|state.envio_4     ; uart_tx:inst2|data_to_send[4]       ; clk          ; clk         ; 1.000        ; 0.153      ; 2.418      ;
; -1.277 ; Histograma_2:inst|histogram[16][2]  ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; 0.144      ; 2.408      ;
; -1.275 ; Histograma_2:inst|state.envio_3     ; uart_tx:inst2|data_to_send[2]       ; clk          ; clk         ; 1.000        ; 0.151      ; 2.413      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; Histograma_2:inst|histogram[29][0]     ; Histograma_2:inst|histogram[29][0]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Histograma_2:inst|histogram[13][0]     ; Histograma_2:inst|histogram[13][0]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Histograma_2:inst|histogram[7][0]      ; Histograma_2:inst|histogram[7][0]      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Histograma_2:inst|histogram[11][0]     ; Histograma_2:inst|histogram[11][0]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Histograma_2:inst|histogram[18][0]     ; Histograma_2:inst|histogram[18][0]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Histograma_2:inst|histogram[4][0]      ; Histograma_2:inst|histogram[4][0]      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; uart_tx:inst2|data_to_send[7]          ; uart_tx:inst2|data_to_send[7]          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[21][0]     ; Histograma_2:inst|histogram[21][0]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[1][0]      ; Histograma_2:inst|histogram[1][0]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[2][0]      ; Histograma_2:inst|histogram[2][0]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[26][0]     ; Histograma_2:inst|histogram[26][0]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[8][0]      ; Histograma_2:inst|histogram[8][0]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[6][0]      ; Histograma_2:inst|histogram[6][0]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[28][0]     ; Histograma_2:inst|histogram[28][0]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[30][0]     ; Histograma_2:inst|histogram[30][0]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; Histograma_2:inst|histogram[14][0]     ; Histograma_2:inst|histogram[14][0]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; Histograma_2:inst|histogram[25][0]     ; Histograma_2:inst|histogram[25][0]     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.181 ; Histograma_2:inst|histogram[5][0]      ; Histograma_2:inst|histogram[5][0]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Histograma_2:inst|histogram[3][0]      ; Histograma_2:inst|histogram[3][0]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Histograma_2:inst|histogram[32][0]     ; Histograma_2:inst|histogram[32][0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[31][0]     ; Histograma_2:inst|histogram[31][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[15][0]     ; Histograma_2:inst|histogram[15][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[23][0]     ; Histograma_2:inst|histogram[23][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[19][0]     ; Histograma_2:inst|histogram[19][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[27][0]     ; Histograma_2:inst|histogram[27][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[9][0]      ; Histograma_2:inst|histogram[9][0]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[17][0]     ; Histograma_2:inst|histogram[17][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[16][0]     ; Histograma_2:inst|histogram[16][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[24][0]     ; Histograma_2:inst|histogram[24][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[22][0]     ; Histograma_2:inst|histogram[22][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[20][0]     ; Histograma_2:inst|histogram[20][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|histogram[12][0]     ; Histograma_2:inst|histogram[12][0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_SEND       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|fsm_state.FSM_STOP       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|bit_counter[0]           ; uart_tx:inst2|bit_counter[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|bit_counter[1]           ; uart_tx:inst2|bit_counter[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|bit_counter[2]           ; uart_tx:inst2|bit_counter[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|bit_counter[3]           ; uart_tx:inst2|bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst2|fsm_state.FSM_START      ; uart_tx:inst2|fsm_state.FSM_START      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|state.idle           ; Histograma_2:inst|state.idle           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|state.envio_ok_2     ; Histograma_2:inst|state.envio_ok_2     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|indice_hist[0]       ; Histograma_2:inst|indice_hist[0]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|state.envio_4        ; Histograma_2:inst|state.envio_4        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Histograma_2:inst|state.envio_2        ; Histograma_2:inst|state.envio_2        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[7]             ; UART_RX:inst3|r_RX_Byte[7]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[6]             ; UART_RX:inst3|r_RX_Byte[6]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[1]             ; UART_RX:inst3|r_RX_Byte[1]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[0]             ; UART_RX:inst3|r_RX_Byte[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[2]             ; UART_RX:inst3|r_RX_Byte[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[5]             ; UART_RX:inst3|r_RX_Byte[5]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[4]             ; UART_RX:inst3|r_RX_Byte[4]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_Byte[3]             ; UART_RX:inst3|r_RX_Byte[3]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_algo:inst1|state.recv_first_byte  ; uart_algo:inst1|state.recv_first_byte  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_algo:inst1|state.idle             ; uart_algo:inst1|state.idle             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_RX_DV                  ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_SM_Main.s_Idle         ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; UART_RX:inst3|r_SM_Main.s_RX_Data_Bits ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_Bit_Index[0]           ; UART_RX:inst3|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_Bit_Index[1]           ; UART_RX:inst3|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_Bit_Index[2]           ; UART_RX:inst3|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; Histograma_2:inst|histogram[32][13]    ; Histograma_2:inst|histogram[32][13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.317      ;
; 0.183 ; Histograma_2:inst|histogram[10][0]     ; Histograma_2:inst|histogram[10][0]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.191 ; Histograma_2:inst|histogram[15][13]    ; Histograma_2:inst|histogram[15][13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.191 ; Histograma_2:inst|histogram[5][13]     ; Histograma_2:inst|histogram[5][13]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.324      ;
; 0.191 ; Histograma_2:inst|histogram[6][13]     ; Histograma_2:inst|histogram[6][13]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.325      ;
; 0.192 ; Histograma_2:inst|histogram[3][13]     ; Histograma_2:inst|histogram[3][13]     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.325      ;
; 0.198 ; Histograma_2:inst|histogram[17][13]    ; Histograma_2:inst|histogram[17][13]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; Histograma_2:inst|histogram[2][13]     ; Histograma_2:inst|histogram[2][13]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; Histograma_2:inst|histogram[12][13]    ; Histograma_2:inst|histogram[12][13]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; Histograma_2:inst|histogram[9][13]     ; Histograma_2:inst|histogram[9][13]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; Histograma_2:inst|histogram[8][13]     ; Histograma_2:inst|histogram[8][13]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; Histograma_2:inst|histogram[10][13]    ; Histograma_2:inst|histogram[10][13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; Histograma_2:inst|histogram[16][13]    ; Histograma_2:inst|histogram[16][13]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; Histograma_2:inst|histogram[21][13]    ; Histograma_2:inst|histogram[21][13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; Histograma_2:inst|histogram[18][13]    ; Histograma_2:inst|histogram[18][13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; UART_RX:inst3|r_RX_DV                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; Histograma_2:inst|histogram[31][13]    ; Histograma_2:inst|histogram[31][13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.205 ; uart_algo:inst1|pix_count_int[10]      ; uart_algo:inst1|pix_count_int[10]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.207 ; uart_tx:inst2|fsm_state.FSM_SEND       ; uart_tx:inst2|fsm_state.FSM_STOP       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.332      ;
; 0.213 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_Idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.213 ; UART_RX:inst3|r_RX_Data                ; UART_RX:inst3|r_SM_Main.s_RX_Start_Bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.235 ; Histograma_2:inst|histogram[23][8]     ; Histograma_2:inst|histogram[23][9]     ; clk          ; clk         ; 0.000        ; 0.256      ; 0.575      ;
; 0.244 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][6]     ; clk          ; clk         ; 0.000        ; 0.256      ; 0.584      ;
; 0.245 ; Histograma_2:inst|histogram[29][4]     ; Histograma_2:inst|histogram[29][5]     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.575      ;
; 0.245 ; Histograma_2:inst|histogram[22][4]     ; Histograma_2:inst|histogram[22][5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.574      ;
; 0.245 ; Histograma_2:inst|histogram[20][2]     ; Histograma_2:inst|histogram[20][3]     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.575      ;
; 0.246 ; Histograma_2:inst|histogram[29][12]    ; Histograma_2:inst|histogram[29][13]    ; clk          ; clk         ; 0.000        ; 0.246      ; 0.576      ;
; 0.246 ; Histograma_2:inst|histogram[24][4]     ; Histograma_2:inst|histogram[24][5]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.574      ;
; 0.247 ; Histograma_2:inst|histogram[23][5]     ; Histograma_2:inst|histogram[23][7]     ; clk          ; clk         ; 0.000        ; 0.256      ; 0.587      ;
; 0.247 ; Histograma_2:inst|histogram[24][2]     ; Histograma_2:inst|histogram[24][3]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.575      ;
; 0.253 ; UART_RX:inst3|r_SM_Main.s_RX_Stop_Bit  ; UART_RX:inst3|r_SM_Main.s_Cleanup      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.378      ;
; 0.255 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.584      ;
; 0.255 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][6]     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.585      ;
; 0.258 ; Histograma_2:inst|histogram[22][11]    ; Histograma_2:inst|histogram[22][13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.587      ;
; 0.258 ; Histograma_2:inst|histogram[20][5]     ; Histograma_2:inst|histogram[20][7]     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.588      ;
; 0.259 ; uart_algo:inst1|pix_count_int[9]       ; Histograma_2:inst|dato_ant[9]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.386      ;
; 0.260 ; uart_algo:inst1|first_byte[0]          ; uart_algo:inst1|reg_data[8]            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.387      ;
; 0.263 ; UART_RX:inst3|r_RX_Data_R              ; UART_RX:inst3|r_RX_Data                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.588 ns




+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.998    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.998    ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1550.677 ; 0.0   ; 0.0      ; 0.0     ; -738.02             ;
;  clk             ; -1550.677 ; 0.000 ; N/A      ; N/A     ; -738.020            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12411    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12411    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 547   ; 547  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sat Nov  2 10:31:13 2024
Info: Command: quartus_sta Histograma -c Histograma
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Histograma.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.998
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.998           -1550.677 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -738.020 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.608
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.608           -1372.395 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -738.020 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.434            -472.298 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -614.330 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.588 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4837 megabytes
    Info: Processing ended: Sat Nov  2 10:31:18 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


