# Лабораторная работа №2 &laquo;Функциональная схемотехника&raquo;

Выполнили: Прикота В.А Суркис А.И.

Преподаватель: Тищук Б.Ю.

Санкт-Петербург, 2021

Задание
=======

-   Разработайте и опишите на Verilog HDL схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания.
-   Определите область допустимых значений функции.
-   Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
- Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.


Вариант
=======

-   ![](https://i.imgur.com/6XIMEni.png)
-   2 сумматора и 1 умножитель

Конечный автомат для алгоритма вычисления функции
===================

![](https://i.imgur.com/bT2JWh3.png)

Описание работы алгоритма
===================

Описание модуля на языке Verilog HDL
====================================
`accelerator.v`

Тестовое окружение
==================
`test.v`


Описание окружения и результаты тестирования
--------------------------------------------
Тестировать будем так - каждый такт нашего &laquo;генератора&raquo; будем проверять не освободился ли вычислительный модуль, если нет, то ждем дальше, если он свободен, то подаем на вход новые значения. Результаты тестирования представлены ниже.
![](https://i.imgur.com/bk1GtV9.png)
![](https://i.imgur.com/o8FIqbI.png)

Временная диаграмма
===================
Ниже представлены временные диаграммы для первого и второго тестов. Из первой диагрммы видно, что на вычисление одного значения (при тактовой частоте 100 МГц) уходит 1240 нс.

![](https://i.imgur.com/4w6cK8K.png)
![](https://i.imgur.com/69gtbr2.png)

Потребление ресурсов на FPGA
============================

Замеры потребления ресурсов FPGA были сделаны в симуляторе Vivaldo.

![](https://i.imgur.com/jrdBOHM.png)

Вывод
=====

В ходе выполнения работы была создана комбинационная схема ускоретиля математических вычислений.
