<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:00.240</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0004070</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.07.17</openDate><openNumber>10-2025-0109372</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 비아랜드; 상기 제1 비아랜드와 상기 제1 절연층의 하면 사이에 배치된 제1 비아전극; 상기 제1 비아랜드와 상기 제2 절연층의 상면 사이에 배치된 제2 비아전극; 및 상기 제1 절연층의 하면과 상기 제2 절연층의 상면 사이에 배치된 제3 비아전극을 포함하고, 상기 제3 비아전극의 수직 방향의 길이는 상기 제1 비아전극의 수직 방향의 길이와 상기 제2 비아전극의 수직 방향의 길이의 합보다 큰 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층;상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 비아랜드;상기 제1 비아랜드와 상기 제1 절연층의 하면 사이에 배치된 제1 비아전극;상기 제1 비아랜드와 상기 제2 절연층의 상면 사이에 배치된 제2 비아전극; 및상기 제1 절연층의 하면과 상기 제2 절연층의 상면 사이에 배치된 제3 비아전극을 포함하고,상기 제3 비아전극의 수직 방향의 길이는 상기 제1 비아전극의 수직 방향의 길이와 상기 제2 비아전극의 수직 방향의 길이의 합보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제3 비아전극은 상기 제1 비아전극 및 상기 제2 비아전극과 수평 방향으로 중첩된 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 절연층은 상기 제1 절연층의 상면에서 하면을 향하여 상기 제1 절연층의 적어도 일부 영역을 관통하는 돌출부;를 포함하고,상기 제3 비아전극은 상기 돌출부 내에 배치된 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 비아전극은 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향할수록 폭이 점진적으로 증가하고,상기 제2 비아전극은 상기 제2 절연층의 상면에서 상기 제2 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제3 비아전극은 상기 제2 절연층의 상면에서 상기 제1 절연층의 하면을 향할수록 폭이 점진적으로 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 비아전극은 상기 제1 절연층의 상면에서 폭이 가장 작은 제1 폭을 포함하고,상기 제2 비아전극은 상기 제2 절연층의 하면에서 폭이 가장 작은 제2 폭을 포함하고,상기 제3 비아전극은 상기 제1 절연층의 하면에 인접한 영역에서 폭이 가장 작은 제3 폭을 포함하고,상기 제3 폭은 상기 제1 폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 절연층 상에 순차로 적층된 상기 제1 비아랜드, 유전층 및 제2 비아랜드를 포함하는 커패시터 구조물;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제2 비아전극은 상기 커패시터 구조물 상에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 커패시터 구조물은 이격된 제1 커패시터 구조물과 제2 커패시터 구조물을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제3 비아전극은 상기 제1 커패시터 구조물과 상기 제2 커패시터 구조물 사이에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,상기 제3 비아전극은 상기 커패시터 구조물을 관통하는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제7항에 있어서,상기 제2 비아전극은 상기 커패시터 구조물과 상기 수직 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제7항에 있어서,상기 커패시터 구조물은 적어도 일부가 상기 제1 절연층에 매립된 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제3항에 있어서,상기 돌출부는 상기 제3 비아전극과 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제3항에 있어서,상기 돌출부는 상기 제2 비아전극 하부에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제3 비아전극의 높이와 상기 제2 비아전극의 높이 간의 차이는 상기 제2 절연층의 두께보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제3항에 있어서,상기 제3 비아전극의 각도는 상기 돌출부의 내측벽의 각도와 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제3항에 있어서,상기 제1 절연층 상에 배치되는 제3 절연층;을 포함하고,상기 제2 절연층은 상기 제3 절연층을 덮고,상기 돌출부는 상기 제1 절연층과 상기 제3 절연층의 경계면과 접하는 회로 기판.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제3 비아전극 및 상기 제2 비아전극은 상기 제3 절연층을 관통하는 회로 기판.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 돌출부는 상기 제3 비아전극에 인접한 제1 돌출부; 및 상기 제2 비아전극에 인접한 제2 돌출부;를 포함하고,상기 제1 돌출부는 상기 제3 절연층 및 상기 제1 절연층을 향해 돌출되고,상기 제2 돌출부는 상기 제3 절연층을 향해 돌출된 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SONG, Jin Ho</engName><name>송진호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NA, Se Woong</engName><name>라세웅</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, Kee Han</engName><name>이기한</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.10</receiptDate><receiptNumber>1-1-2024-0034810-28</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240004070.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938893e0b98fe368dbc85986d62e91528704b6c6e58b46bc2728c3e25d00be16903e38d24aa752ff8aa33930c5f445b1df4e3ac0f3699b8685</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf439acc8cc649fc747be86b5a2cb923745e842c6a7911f86304a5d39040e08dcb66d6f44cf12bd9aa575ed097c1976d4f34efc1dcf3a32f41</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>