# CPU高速缓存

随着现代处理器速度与主存访问速度的差距逐渐加大，硬件设计者不得不在CPU的核与主存之间添加新的高速存储器作为缓存，来提高CPU的处理速度。

加入高速缓存后，那么就在多核CPU上，如何保证不同核的高速缓存的缓存一致性？如果一个内存地址的值在高速缓存中与主存，或者其他高速缓存中不同，那么势必引起可见性问题

先来看一下高速缓存的读写策略

![测试图片](../images/timg.jpg "区块链")