# 1.说明计算机系统的层次结构。

- **P7**

- 常见的五级计算机系统的层次结构
- 其中软硬件交接界面为操作系统机器和机器语言机器之间
  - 硬件：传统机器M1，微程序机器M0
  - 软件：操作系统级及以上各级虚拟机

- 翻译器（编译器）将高级语言程序**翻译**为机器语言程序，而机器语言由操作系统和微程序**解释**后由硬件执行

![image-20240917201537712](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917201537712.png)

![img](D:\Internt of Thing\e_book\计算机组成原理\note\assets\2288178-20211210000028631-1061521216.png)



# 2.说明冯诺依曼体系结构的特点。

- **P8**

- 五大部件：运算器，存储器，控制器，输入设备和输出设备
- 指令和数据用**二进制**表示，并以同等地位存放于存储器，按地址寻访
- 指令由**操作码**和**地址吗**组成，**顺序存放**所以通常顺序执行
  - 操作码：操作性质
  - 地址码：位置

- 运算器为中心，但现代计算机以存储器为中心

- 冯·诺依曼机的基本工作方式是：控制流驱动方式


![image-20240917203954322](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917203954322.png)

![image-20240917204702152](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917204702152.png)





# 3.什么是机器字长、指令字长、存储字长?

- **P17**
- 机器字长为CPU一次能处理**数据的位数**，与寄存器位数有关
- 指令字长为计算机**指令所占用的位数**，指令字长取决于从操作码的长度、操作码地址的长度和操作码地址的个数。
  - 指令流通常是（主存流向控制器）
- 存储字长通常指一个存储单元存储二进制代码的位数，**MDR（Memory Data Registe)** 的位数，指数据寄存器中的位数，

![image-20240917205527047](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917205527047.png)







# 4.系统总线包括哪三类？起到什么作用？

- **P43**
- 总线是连接多个部件的**信息传输线**，是各部件共享的**传输介质**
- 系统总线为总线的一种，根据传输信息的不同分为三种
  - **数据总线**：传输各功能部件之间的数据信息，双向传输，位数与机器字长，存储字长有关，同时位数成为宽度
  - **地址总线**：数据地址或设备地址，指明CPU访问的地址，由CPU输出，单向传输，位数与存储单元个数有关
  - **控制总线**：控制信号，单向或者双向，对于CPU有输入和输出

![image-20240917210403098](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917210403098.png)





# 5.总线判优控制是解决什么问题的？总的来说可以分为哪两种方式？

- **P57**
- 若多个主设备同时要使用总线时，由总线判优控制按一定优先级顺序确定哪个主设备能使用总线
- 总线判优控制解决多个部件同时申请总线时的总线使用权分配问题
- **集中式**和**分布式**

![image-20240917211422643](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917211422643.png)







# 6.集中式总线控制优先权仲裁方式有哪三种？各有什么特点？

- **P57**

- **链式查询方式**

  - 线路结构简单，容易扩充设备
  - 对电路故障敏感，优先级固定，优先级别低的设备难获得请求

  ![image-20240917211648377](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917211648377.png)



![image-20240917211759468](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917211759468.png)

- **计数器定时查询**
  - 优先级设置灵活，对电路故障不那么敏感
  - 增加了控制线，n个设备大约需要⌈ log_2⁡n ⌉+2条控制线，控制较复杂

  ![image-20240917212406940](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917212406940.png)

![image-20240917212440315](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917212440315.png)





- **独立请求方式**
  - 响应速度快，优先次序控制灵活
  - 控制线多，设备 n 个，则需要 2n+1 条控制线，其中的 1 是指反馈线，控制逻辑复杂

![image-20240917212713390](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917212713390.png)

![image-20240917212737748](C:\Users\12894\AppData\Roaming\Typora\typora-user-images\image-20240917212737748.png)









# 7.简述总线周期的4个阶段。

- **P59**

- 总线周期：**完成一次总线操作的时间**

- **申请分配**：主模板申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者。

- **寻址**：取得了使用权的主模块通过总线发出本次要访问的从模块（或从设备）的地址及有关命令，启动参与本次传输的从模块。

- **传数**：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块。

- **结束**：撤除主模板信息，让出总线使用权

  ![image-20240917213410169](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917213410169.png)







# 8.总线通信控制是解决什么问题的？总的来说有哪几种控制方式？各自的特点是什么？

- **P59**

- 主要解决通信双方如何获知传输开始和结束，如何协调如何配合

- **总线传输周期**：连接在总线上的两个部件完成一次完整且可靠的信息传输时间

- **同步通信**：

  - 统一时标（通常由CPU的总线控制部件发出）

  - 规定明确统一，模块间的配合简单一致

  - 强制性同步，影响效率，设计局限性，不灵活

  - 用于总线长度短，各部件存取时间比较一致

  - 数据传输率与传输周期和数据位数有关

    ![image-20240917214302692](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917214302692.png)

![image-20240917214327954](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917214327954.png)

![image-20240917214352105](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917214352105.png)

* **异步通信**：

  * 允许各模板速度不一致，采用应答方式（握手方式）

  * 分为**不互锁**，**半互锁**，**全互锁**

    ![image-20240917214749051](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917214749051.png)

- **半同步通信**：

  - 地址，命令，数据信号发出时间参照系统时钟某个前沿，接收方采用系统时钟后沿时刻判断识别

  - 允许不同速度各模板工作，并通过（WAIT)响应信号线或采用插入时钟（等待）周期协调

  - 用于系统工作速度不高但又包含速度差异较大的各类设备组成的简单系统

  - 控制比异步简单，可靠性较高，同步结构较简单

  - 系统时钟频率低，速度较慢

    ![image-20240917220003446](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917220003446.png)

- **分离式通信**：
  - 各模板需要申请
  - 限定时间传送信息，采用同步方式，不等待回答
  - 准备数据不占用总线
  - 控制复杂

![image-20240917220554490](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240917220554490.png)









# 9.串行传输和并行传输有何区别？各适用于什么场合？

- *P??*
- **串行传输**：
  - 一条数据线，一位一位依次传输，数据的各个比特（bit）是按照时间序列逐个发送和接收的
  - 传输效率低
  - 适用于长距离，减少衰减
  - 通常用于计算机与外部设备（如打印机、鼠标、键盘）的通信，以及远距离通信（如网络连接、无线通信）。

* **并行传输**：
  - 数据线多条，成组传输
  - 传输效率高
  - 适用于短距离通信，因为随着线路长度的增加，信号同步和干扰问题会变得更严重。
  - 并行传输适用于需要快速传输大量数据的场合，如内存模块、主板内部的总线、打印机的打印头与控制电路之间的数据传输。













# 10.试比较RAM和ROM。

* **P69**
* **RAM（随机存取存储器）**:
  - 随机访存，存储时间与物理位置无关，可读可写
  - 主存采用，主要用于存储临时数据和程序，是CPU执行程序时的工作空间。它允许快速访问和频繁的数据更新。
  - 速度快于ROM,但成本较高且有易失性

- **ROM（只读存储器）**：
  - 存储固件或系统软件，一般不允许用户修改
  - 用于存储不需要频繁更改的系统级软件，如BIOS或固件，这些软件在系统启动时加载到RAM中。
  - 速度较慢，但成本相对较低

![image-20240918105939112](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918105939112.png)







# 11.从实现技术的角度，试比较SRAM和DRAM。

- **P76**
- **静态 RAM (Static RAM, SRAM)**：
  - 用触发器工作原理存储信息，断电易失去信息，但不需要刷新
  - 由 MOS 管组成基本单元电路
  - 速度快，但成本较高

- **动态 RAM (Dynamic RAM, DRAM)**：
  - 电容存储电荷的原理寄存信息，需要刷新
  - 基本单元电路有三管式和单管式两种
  - 集成度高，相同价格容量大于SRAM，但是速度较慢，且功耗较高

![image-20240918111422428](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918111422428-1726629264641-2.png)



# 12.存储芯片内的地址译码方式有几种？各自特点及应用场合？

- **P75**
- **线选法**：
  - 一根字选择线直接选中一个存储单元的各位（如一个字节）
  - 结构简单，用于容量不大的存储芯片
  - 当容量变大时，需要的地址线指数级增多

- **重合法**：
  - 又称为二维地址译码
  - 通常由行地址译码器（X译码器）和列地址译码器（Y译码器）组成
  - 行和列的交汇处共同锁定一个单元，适用于大容量存储芯片
  - 重合法可以提高存储器的集成度和存储密度
  - 结构较复杂

![image-20240918220650584](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918220650584-1726668411993-1-1726668415931-3.png)





# 13.什么是动态RAM的刷新？刷新有几种方式？简要说明之。

- **P85**
- 刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程
- 通常有三种方式刷新：集中刷新、分散刷新和异步刷新。
- **集中刷新**：
  - 规定刷新周期，集中刷新全部存储单元
  - 存在“死区”，无法进行读写操作

![image-20240918220959452](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918220959452-1726668603033-5.png)

- **分散刷新**：
  - 指对每行存储单元的刷新分散到每个存取周期内完成
  - 不存在停止读写操作的死时间，但存取周期长，系统速度降低

![image-20240918221117838](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221117838-1726668679571-7.png)

![image-20240918221148731](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221148731-1726668710273-9.png)



- **异步刷新**：
  - 结合上述两种方法
  - 缩短了‘死区’时间，又充分利用最大刷新间隔为2ms



![image-20240918221523498](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221523498-1726668924562-11.png)

![image-20240918221539720](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221539720.png)

- **如果将动态 RAM 的刷新安排在 CPU 对指令的译码阶段，由于这个阶段 CPU 不访问存储器，所以这种方案既克服了分散刷新需独占 0.5 µs 用于刷新，使存取周期加长且降低系统速度 的缺点，又不会出现集中刷新的访存“死区”问题，从根本上提高了整机的工作效率。**











# 14.存储容量扩展有哪几种方法？

- **P91**
- 通常有位扩展和字扩展，字位扩展
- **位扩展**：
  - 增加存储字长

![image-20240918221747658](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221747658-1726669068778-13.png)

![image-20240918221812847](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221812847.png)

- **字扩展**：
  - 增加存储器字的数量

![image-20240918221936146](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221936146-1726669177381-15.png)

![image-20240918221951649](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918221951649.png)

![image-20240918222015974](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918222015974-1726669217081-17.png)

- **字、位扩展**：
  - 指既增加存储字的数量，又增加存储字长

![image-20240918222106764](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918222106764-1726669268085-19.png)

![image-20240918222120492](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918222120492.png)

![image-20240918222131802](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240918222131802-1726669292848-21.png)

















































# 15.使用汉明码进行校验时，需要增加k位检测位，且k位的检测位和n位的待检测二进制代码位之间要满足什么关系？为什么？

- **P100**
- **2^k ≥ n+k+1**

![image-20240926124946223](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926124946223-1727326189579-1.png)







# 16.已知收到的海明码为0100111（按配偶原则配置），试问欲传送的信息是什么？

- P1 = 1⊕3⊕5⊕7 = 0 
- P2 = 2⊕3⊕6⊕7 = 1 
- P4 = 4⊕5⊕6⊕7 = 1 
- P4P2P1 = 110
- (110)2=6->第六位出错，纠正为 0100101，故要求传送的信息为 0101



# 17.什么是多体并行存储器？有哪两种存储体编址方式，各自有什么特点？

- **P104**

- 多体模块组成的**存储器**

- 每个模块有相同**容量**和**存取速度**

- 各模块有独立的的**地址寄存器 (MAR)** 、**数据寄存器 (MDR)** 、**地址译码**、**驱动电路和读／写电路**

- 并行工作，交叉工作

- 两种存储体编址方式：**高位交叉编址**和**地位交叉编址**

  ![image-20240926130354012](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926130354012-1727327035786-9.png)

- 高位交叉：

  - 高位地址表示**体位**，低位地址为**体内地址**
  - **顺序存储**

![image-20240926125940132](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926125940132-1727326781667-3.png)

- 低位交叉：
  - 低位地址表示**体位**，高位地址为**体内地址**
  - **模M编址**

![image-20240926130059939](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926130059939-1727326861082-5.png)

![image-20240926130114985](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926130114985-1727326876254-7.png)

- 例题：

  ![image-20240926130623094](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926130623094-1727327184401-11.png)

  ![image-20240926130636491](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926130636491-1727327197462-13.png)



















# 18.Cache、主存和辅存构成的三级存储系统分别的目的是什么？设计依据是？

- **P109**
- **Cache-主存层次**：
  - 解决 CPU 和主存**速度不匹配**的问题
  - 程序访问的局部性原理
  - 缓存的速度比主存的速度高

![image-20240926131617489](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926131617489-1727327779191-15.png)

![image-20240926131629228](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926131629228-1727327790401-17.png)

- 主存-辅存层次：
  - 解决存储系统的容量问题
  - 辅存的速度比主存的速度低，而且不能和 CPU 直接交换信息，但它的容量比主存大得多，可以存放大量暂时未使用得信息。
  - 当 CPU 需要用到这些信息时，再将辅存的内容调入主存，供 CPU 直接访问。
  - 主存和辅存之间的数据调用是由硬件和操作系统共同完成的。



























# 19.请简述Cache的基本工作原理。

- **P110**

- 任何时刻都有一些主存块处在缓存块中

- 需要的字已经在缓存中，即可直接访问 Cache（**命中**）

- 需的字不在 Cache 内，此时需将该字所在的主存整个字块一次调入 Cache 中（**未命中**)

- 每个缓存块需设一个标记 ，表示当前存放的是哪一个主存块，该标记的内容相当于主存块的编号。

  ![image-20240926132015970](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926132015970.png)

- 关于命中率：
  - 命中率h=Nc/(Nc+Nm)
  - Nc 为访问 Cache 的总命中次数，Nm为访问主存的总次数

![image-20240926180530694](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926180530694-1727345134035-1.png)

- 例题：

![image-20240926180558561](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926180558561-1727345159532-3.png)

- 关于Cache容量：

![image-20240926180617921](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926180617921-1727345178849-5.png)

![image-20240926180631640](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926180631640-1727345192913-7.png)













# 20.试比较主存-Cache管理中三种地址映射的方法，并分别给出在三种地址映射下，主存地址划分。

- **P117**
- 由**主存地址映射到 Cache 地址**称为地址映射。
- **直接映射**（固定的映射 关系）、**全相联映射**（灵活性大的映射关系）、**组相联映射**（上述两种映射的折中）。

- **直接映射**：
  - 每个主存块只与一个缓存块相对应
  - 实现简单，利用主存地址某些位直接判断
  - 但不够灵活，如果重复访问对应同一缓存位置的不同主存块，就要不停替换，从而降低了命中率

![image-20240926181029424](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181029424-1727345430345-9.png)

![image-20240926181046917](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181046917-1727345448362-11.png)

- **全相联映射**：
  - 允许主存中每一字块映射到 Cache 中的**任何一块位置**上。
  - 方式灵活，命中率较高，并缩小了块冲突率
  - 逻辑电路多，成本高

![image-20240926181502687](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181502687-1727345703898-13.png)

- **组相联映射**：
  - 直接映射和全相联映射的一种折中。把 Cache 分成 Q 组，每组 R 块
  - 组相联映射的性能及其复杂性介于直接映射和全相联映射两者之间

![image-20240926181636464](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181636464-1727345797738-15.png)

- 例题：
- 直接映射

![image-20240926181828103](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181828103-1727345909512-17.png)

- 各个映射

  ![image-20240926181902638](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181902638-1727345943545-19.png)

![image-20240926181917563](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926181917563-1727345958683-21.png)













# 21.Cache-主存间的替换策略有哪些，请简述。

- **P122**
- 当新的主存块需要调入 Cache 并且它的可用空间位置又被占满时，需要替换掉 Cache 的数据，这就产生了替换策略（算法）问题
- 常用的替换算法有先进先出算法、近期最少使用算法和随机法。

- **先进先出 (First-In-First-Out, FIFO) 算法**
  - 选择最早调入的Cache的字块进行替换
  - 容易实现，开销小
  - 但没有根据访存的局部性原理，故不能提高 Cache 的命中率

![image-20240926182338176](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926182338176-1727346219372-23.png)

- **近期最少使用 (Least Recently Used, LRU) 算法**
  - 比较好地利用访存局部性原理，替换出近期用得最少的字块
  - 需要记录Cache中各字块使用情况
  - 比较复杂，一般采用简化的方法，只记录每个块最近一次使用的时间
  - LRU 算法的平均命中率比 FIFO 的高

![image-20240926182532166](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926182532166-1727346333230-25.png)

- **随机法**
  - 随机确定被替换的块
  - 采用一个随机数产生器

![image-20240926182632870](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926182632870-1727346394038-27.png)

































# 22.发生主存写请求时，如何保证Cache和主存的一致性？

- **P113**
- 对于写操作，对 Cache 块内写入的信息，必须与被映射的主存块内的信息完全一 致
- **写直达法 (Write-through) ，又称为存直达法（ Store-through)**
  - 写操作时数据既写入 Cache 又写入主存
  - 随时保证主存和 Cache 的数据始终一致，但增加了访存次数
  - 写操作时间就是访问主存的时间，读操作时不涉及对主存的写操作，更新策略比较容易实现

![image-20240926195929940](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926195929940.png)

- **写回法 (Write-back) ，又称为拷回法 (Copy-back)**
  - 写操作时只把数据写入 Cache 而不 写入主存，但当 **Cache 数据被替换出去时才写回主存**
  - 为了识别 Cache 中的数据是否与主存一致， Cache 中的每一块要增设一个标志位
  - 写操作时间就是访问 Cache 的时间，读操作 Cache 失效发生数据替换时，被替换的块需写回主存，增加了 Cache 的复杂性

![image-20240926200125950](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926200125950-1727352089407-1.png)

- 关于两者的对比

![image-20240926200159951](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926200159951-1727352121390-3.png)























# 23.影响Cache-主存层平均访问时间的因素有哪些？如果降低平均访存时间，可以怎么办？

- **P??**

- **缓存命中率**
- **缓存未命中的访问时间**
- **缓存结构**
- **缓存替换策略**
- **缓存块大小**
- **写策略**
- 降低平均访存时间：
  - **增加缓存容量**
  - **提高缓存的相联度**
  - **优化缓存替换策略**
  - **调整缓存块大小**
  - **使用预取技术**
  - **多级缓存设计**
  - **缓存行（Cacheline）对齐**
  - **合理利用写策略**

![image-20240926200755419](D:\Internt of Thing\e_book\计算机组成原理\note\assets\image-20240926200755419-1727352476566-5.png)



















































1. I/O地址码的编制方式有哪两种？
2. I/O与主机交换信息有哪几种控制方式？各有何特点？
3. I/O接口有什么作用。
4. 程序查询方式和程序中断方式都由程序实现外围设备的输入输出，它们有何不同？
5. 以I/O设备的中断处理过程为例，说明一次程序中断的全过程。
6. 在DMA方式中有没有中断请求，为什么？DMA接口电路中应设置哪些硬件。
7. DMA方式中的中断请求和程序中断中的中断请求有何区别？
8. DMA和主存交换数据时有哪三种方法？分别简述。
9. 简述DMA的工作过程。 
10. DMA接口的类型有哪几种？
11. 说明浮点加/减法运算步骤。
12. 说明浮点乘/除法运算的基本步骤。
13. 试比较基址寻址和变址寻址，并举例说明其适用的场合。
14. 任意写出五种寻址方式，令EA为有效地址，A为形式地址，写出这五种寻址方式计算有效地址的表达式。
15. 指令中有哪些字段？各有何作用？如何确定各字段的位数？
16. RISC和CISC指令系统各自的特点。
17. 请简述MIPS指令系统的R型、I型和J型指令格式，并举出指令实例。
18. 在MIPS指令子集实现的时候，如何从单周期数据通路构造流水线？
19. 流水线中有哪三种冒险？请简述，并至少举出一种解决冒险的方法。
20. 请简述Flynn分类法将计算机系统结构分成哪四类。
21. 请简述程序局部性原理。
22. 请简述Amdahl定律。
23. 影响CPU时间的因素包括什么？（提示：从CPU公式入手，考虑3个参数的影响因素）
24. 请简要说明提高计算机系统并行性的3种技术途径，并分别从单机和多机系统的角度举例。
25. 请说明什么是静态调度？什么是动态调度？动态调度的优点是什么？
26. 请简述Tomasulo算法的基本思想，并分析其局限性。
27. 请说明什么是动态分支预测？有何优点？
28. 请简述分支历史表BHT的基本思想。
29. 请简述分支目标缓冲器BTB的基本思想。
30. 请简述基于硬件的前瞻算法基本思想。
31. 请在PVP、SMP、MPP、DSM和COW中任选一种，简要描述其特点。
32. 什么是多处理机Cache一致性问题？
33. 请简述监听式协议的原理。
34. 请简述目录式协议的原理。（自学）
35. 请比较说明写作废协议和写更新协议性能上的差别。（自学）
36. 请解释，在目录式协议中，什么是本地节点、宿主节点、远程节点和共享集合？（自学）
37. 请简述目录式协议中，目录的三种结构。（自学）

