TimeQuest Timing Analyzer report for Pipeline
Tue Dec 12 15:29:00 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.17 MHz ; 106.17 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -8.419 ; -1987.818     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.059 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1584.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.419 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.417      ;
; -8.419 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.417      ;
; -8.419 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.417      ;
; -8.419 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.417      ;
; -8.419 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.417      ;
; -8.415 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.413      ;
; -8.415 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.413      ;
; -8.415 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.413      ;
; -8.415 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.413      ;
; -8.415 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.413      ;
; -8.412 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.410      ;
; -8.412 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.410      ;
; -8.412 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.410      ;
; -8.412 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.410      ;
; -8.412 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.410      ;
; -8.411 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.409      ;
; -8.411 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.409      ;
; -8.411 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.409      ;
; -8.411 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.409      ;
; -8.411 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.409      ;
; -8.404 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.321      ;
; -8.404 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.321      ;
; -8.404 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.321      ;
; -8.404 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.321      ;
; -8.404 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.321      ;
; -8.403 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.320      ;
; -8.403 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.320      ;
; -8.403 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.320      ;
; -8.403 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.320      ;
; -8.403 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.119     ; 9.320      ;
; -8.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.396      ;
; -8.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.396      ;
; -8.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.396      ;
; -8.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.396      ;
; -8.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.396      ;
; -8.394 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.081     ; 9.349      ;
; -8.394 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.081     ; 9.349      ;
; -8.394 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.081     ; 9.349      ;
; -8.394 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.081     ; 9.349      ;
; -8.394 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.081     ; 9.349      ;
; -8.334 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.369      ;
; -8.334 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.369      ;
; -8.334 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.369      ;
; -8.334 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.369      ;
; -8.334 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.369      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.331      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.331      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.331      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.331      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.331      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.333 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.037      ; 9.406      ;
; -8.331 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.329      ;
; -8.331 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.329      ;
; -8.331 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.329      ;
; -8.331 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.329      ;
; -8.331 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.329      ;
; -8.327 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.362      ;
; -8.327 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.362      ;
; -8.327 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.362      ;
; -8.327 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.362      ;
; -8.327 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.001     ; 9.362      ;
; -8.325 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.323      ;
; -8.325 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.323      ;
; -8.325 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.323      ;
; -8.325 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.323      ;
; -8.325 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.038     ; 9.323      ;
; -8.319 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.314      ;
; -8.319 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.314      ;
; -8.319 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.314      ;
; -8.319 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.314      ;
; -8.319 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.314      ;
; -8.314 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.012     ; 9.338      ;
; -8.314 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.012     ; 9.338      ;
; -8.314 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.012     ; 9.338      ;
; -8.314 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.012     ; 9.338      ;
; -8.314 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.012     ; 9.338      ;
; -8.308 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.303      ;
; -8.308 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.303      ;
; -8.308 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.303      ;
; -8.308 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.303      ;
; -8.308 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.303      ;
; -8.307 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.302      ;
; -8.307 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.302      ;
; -8.307 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.302      ;
; -8.307 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.302      ;
; -8.307 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.302      ;
; -8.304 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.299      ;
; -8.304 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[10] ; clock        ; clock       ; 1.000        ; -0.041     ; 9.299      ;
; -8.304 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[30] ; clock        ; clock       ; 1.000        ; -0.041     ; 9.299      ;
; -8.304 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.299      ;
; -8.304 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[6]  ; clock        ; clock       ; 1.000        ; -0.041     ; 9.299      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.059 ; id_ex:reg_idex|idex_mem_write_out                                                                                      ; ex_mem:reg_exmem|exmem_memwrite_out                                                                                                              ; clock        ; clock       ; 0.000        ; 0.643      ; 0.968      ;
; 0.303 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[2]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.662      ; 1.231      ;
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; ex_mem:reg_exmem|exmem_aluresult_out[27]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[27]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.519 ; id_ex:reg_idex|idex_out_rt[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; id_ex:reg_idex|idex_out_rt[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.531 ; id_ex:reg_idex|idex_out_reg2[14]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[14]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.549 ; bregmips:breg_id|regs_rtl_0_bypass[47]                                                                                 ; id_ex:reg_idex|idex_out_reg2[18]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.300      ; 1.115      ;
; 0.606 ; id_ex:reg_idex|idex_out_reg2[2]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.110      ; 0.982      ;
; 0.620 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.886      ;
; 0.661 ; ex_mem:reg_exmem|exmem_aluresult_out[0]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.663 ; ex_mem:reg_exmem|exmem_aluresult_out[23]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[23]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.667 ; id_ex:reg_idex|idex_out_reg2[7]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[7]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.673 ; id_ex:reg_idex|idex_out_reg2[11]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.939      ;
; 0.685 ; bregmips:breg_id|regs_rtl_1_bypass[4]                                                                                  ; id_ex:reg_idex|idex_out_rt[1]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.033      ; 0.984      ;
; 0.702 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.279      ; 1.215      ;
; 0.708 ; id_ex:reg_idex|idex_out_rd[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.723 ; bregmips:breg_id|regs_rtl_0_bypass[47]                                                                                 ; id_ex:reg_idex|idex_out_reg1[18]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.300      ; 1.289      ;
; 0.727 ; ex_mem:reg_exmem|exmem_reg2_out[13]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13                                      ; clock        ; clock       ; 0.000        ; 0.224      ; 1.185      ;
; 0.747 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.251      ; 1.232      ;
; 0.778 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.249      ; 1.261      ;
; 0.779 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.249      ; 1.262      ;
; 0.786 ; bregmips:breg_id|regs_rtl_1_bypass[6]                                                                                  ; id_ex:reg_idex|idex_out_rt[2]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.033      ; 1.085      ;
; 0.799 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.251      ; 1.284      ;
; 0.803 ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6                                       ; clock        ; clock       ; 0.000        ; 0.652      ; 1.689      ;
; 0.807 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.249      ; 1.290      ;
; 0.808 ; ex_mem:reg_exmem|exmem_aluresult_out[30]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[30]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.112      ; 1.186      ;
; 0.812 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.217      ; 1.263      ;
; 0.821 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[1]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; id_ex:reg_idex|idex_out_rt[4]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; id_ex:reg_idex|idex_out_rd[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; id_ex:reg_idex|idex_out_rt[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.839 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.217      ; 1.291      ;
; 0.852 ; if_id:reg_ifid|out_pc4[30]                                                                                             ; pc:pc_reg|out_pc[30]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.274      ; 1.392      ;
; 0.856 ; ex_mem:reg_exmem|exmem_aluresult_out[4]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.122      ;
; 0.864 ; pc:pc_reg|out_pc[1]                                                                                                    ; if_id:reg_ifid|out_pc4[1]                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 1.132      ;
; 0.864 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.130      ;
; 0.868 ; ex_mem:reg_exmem|exmem_aluresult_out[7]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.134      ;
; 0.874 ; id_ex:reg_idex|idex_out_reg1[24]                                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.643      ; 1.783      ;
; 0.877 ; ex_mem:reg_exmem|exmem_aluresult_out[14]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[14]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.026      ; 1.169      ;
; 0.914 ; id_ex:reg_idex|idex_out_reg2[15]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[15]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.253      ; 1.433      ;
; 0.922 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.028      ; 1.184      ;
; 0.928 ; if_id:reg_ifid|out_instruction[0]                                                                                      ; id_ex:reg_idex|idex_out_immediate[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.304      ; 1.498      ;
; 0.930 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; id_ex:reg_idex|idex_out_rt[0]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.033      ; 1.229      ;
; 0.941 ; bregmips:breg_id|regs_rtl_0_bypass[4]                                                                                  ; id_ex:reg_idex|idex_out_rd[1]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.033      ; 1.240      ;
; 0.945 ; bregmips:breg_id|regs_rtl_1_bypass[10]                                                                                 ; id_ex:reg_idex|idex_out_rt[4]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.033      ; 1.244      ;
; 0.947 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.321      ; 1.502      ;
; 0.952 ; if_id:reg_ifid|out_pc4[3]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.412      ;
; 0.963 ; if_id:reg_ifid|out_instruction[29]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.965 ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11                                      ; clock        ; clock       ; 0.000        ; -0.012     ; 1.187      ;
; 0.968 ; if_id:reg_ifid|out_pc4[2]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.428      ;
; 0.970 ; if_id:reg_ifid|out_pc4[13]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.430      ;
; 0.972 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1                                     ; clock        ; clock       ; 0.000        ; 0.029      ; 1.235      ;
; 0.972 ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2                                       ; clock        ; clock       ; 0.000        ; -0.012     ; 1.194      ;
; 0.972 ; if_id:reg_ifid|out_pc4[4]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.432      ;
; 0.974 ; if_id:reg_ifid|out_instruction[4]                                                                                      ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.228     ; 1.012      ;
; 0.976 ; if_id:reg_ifid|out_pc4[9]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.436      ;
; 0.977 ; if_id:reg_ifid|out_pc4[12]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.437      ;
; 0.978 ; if_id:reg_ifid|out_pc4[6]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.438      ;
; 0.979 ; if_id:reg_ifid|out_pc4[11]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.439      ;
; 0.980 ; if_id:reg_ifid|out_pc4[10]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.440      ;
; 0.980 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[9]                                                                                                            ; clock        ; clock       ; 0.000        ; -0.037     ; 1.209      ;
; 0.983 ; if_id:reg_ifid|out_pc4[14]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.443      ;
; 0.983 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[15]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.249      ;
; 0.992 ; if_id:reg_ifid|out_pc4[22]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg23 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.452      ;
; 0.996 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 1.000 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; pc:pc_reg|out_pc[18]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.277      ; 1.543      ;
; 1.001 ; if_id:reg_ifid|out_instruction[8]                                                                                      ; id_ex:reg_idex|idex_out_immediate[8]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.029     ; 1.238      ;
; 1.002 ; if_id:reg_ifid|out_pc4[5]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.462      ;
; 1.007 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 1.011 ; ex_mem:reg_exmem|exmem_aluresult_out[9]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7                                     ; clock        ; clock       ; 0.000        ; 0.290      ; 1.535      ;
; 1.014 ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10                                      ; clock        ; clock       ; 0.000        ; 0.724      ; 1.972      ;
; 1.016 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg3                                            ; clock        ; clock       ; 0.000        ; 0.282      ; 1.532      ;
; 1.020 ; ex_mem:reg_exmem|exmem_reg2_out[24]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg6                                      ; clock        ; clock       ; 0.000        ; 0.692      ; 1.946      ;
; 1.028 ; ex_mem:reg_exmem|exmem_reg2_out[14]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14                                      ; clock        ; clock       ; 0.000        ; 0.415      ; 1.677      ;
; 1.037 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.023     ; 1.280      ;
; 1.046 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.217      ; 1.497      ;
; 1.050 ; bregmips:breg_id|regs_rtl_1_bypass[6]                                                                                  ; pc:pc_reg|out_pc[20]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.159      ; 1.475      ;
; 1.051 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.317      ;
; 1.052 ; if_id:reg_ifid|out_pc4[15]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clock        ; clock       ; 0.000        ; 0.226      ; 1.512      ;
; 1.053 ; ex_mem:reg_exmem|exmem_aluresult_out[11]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[11]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.319      ;
; 1.056 ; if_id:reg_ifid|out_instruction[10]                                                                                     ; id_ex:reg_idex|idex_out_immediate[10]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.022      ; 1.344      ;
; 1.060 ; bregmips:breg_id|regs_rtl_0_bypass[53]                                                                                 ; id_ex:reg_idex|idex_out_reg2[21]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.075     ; 1.251      ;
; 1.077 ; ex_mem:reg_exmem|exmem_aluresult_out[29]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[29]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.101      ; 1.444      ;
; 1.078 ; id_ex:reg_idex|idex_out_reg2[27]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.261      ; 1.605      ;
; 1.086 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg3                                            ; clock        ; clock       ; 0.000        ; 0.250      ; 1.570      ;
; 1.086 ; ex_mem:reg_exmem|exmem_aluresult_out[12]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[12]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.228     ; 1.124      ;
; 1.089 ; if_id:reg_ifid|out_pc4[8]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.226      ; 1.549      ;
; 1.092 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg4                                            ; clock        ; clock       ; 0.000        ; 0.217      ; 1.543      ;
; 1.106 ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.033     ; 1.339      ;
; 1.107 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[1]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg1 ; clock        ; clock       ; 0.000        ; 0.279      ; 1.620      ;
; 1.108 ; if_id:reg_ifid|out_instruction[7]                                                                                      ; id_ex:reg_idex|idex_out_immediate[7]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.029     ; 1.345      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.378 ; 11.378 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.166 ; 11.166 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.248 ; 10.248 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.591 ; 10.591 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.984 ; 10.984 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.360 ; 11.360 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.432 ; 10.432 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.223 ; 10.223 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.487 ; 10.487 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.599 ; 10.599 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.256 ; 10.256 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.265 ; 10.265 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.539 ; 10.539 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.477 ; 10.477 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.529 ; 10.529 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 11.378 ; 11.378 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.236 ; 10.236 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.496 ; 10.496 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.540 ; 10.540 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.509 ; 10.509 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.790 ; 10.790 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.707 ; 10.707 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.271 ; 10.271 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.325 ; 10.325 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.441 ; 10.441 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.678 ; 10.678 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.211 ; 11.211 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.286 ; 11.286 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.118 ; 11.118 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.999 ; 10.999 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.574 ; 10.574 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 11.189 ; 11.189 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.465 ; 11.465 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 11.012 ; 11.012 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.114  ; 8.114  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.777  ; 7.777  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.501  ; 7.501  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.576  ; 7.576  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.787  ; 7.787  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.200  ; 7.200  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.572  ; 7.572  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.492  ; 7.492  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.723  ; 7.723  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.073  ; 8.073  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.387  ; 8.387  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.952  ; 7.952  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.140  ; 7.140  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.851  ; 7.851  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.283  ; 7.283  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.454  ; 7.454  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 7.498  ; 7.498  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.243  ; 7.243  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.207  ; 7.207  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.775  ; 7.775  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 15.198 ; 15.198 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 15.198 ; 15.198 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 10.412 ; 10.412 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.240 ; 14.240 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 14.135 ; 14.135 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 14.081 ; 14.081 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 14.363 ; 14.363 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 13.866 ; 13.866 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 13.481 ; 13.481 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.966 ; 12.966 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 12.853 ; 12.853 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.988 ; 12.988 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 13.705 ; 13.705 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 13.317 ; 13.317 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.090 ; 13.090 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 13.433 ; 13.433 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.837 ; 13.837 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 12.988 ; 12.988 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 13.539 ; 13.539 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 13.240 ; 13.240 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 13.450 ; 13.450 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.148 ; 13.148 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.261 ; 13.261 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 14.248 ; 14.248 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.935 ; 13.935 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 14.143 ; 14.143 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.684 ; 14.684 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.159 ; 14.159 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.542 ; 14.542 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.162 ; 14.162 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 13.967 ; 13.967 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.583 ; 14.583 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.498 ; 14.498 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.669 ; 19.669 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 18.786 ; 18.786 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.837 ; 17.837 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 19.179 ; 19.179 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 19.669 ; 19.669 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 18.857 ; 18.857 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.764 ; 18.764 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 19.437 ; 19.437 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.740 ; 16.740 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.740 ; 16.740 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 16.738 ; 16.738 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.316 ; 16.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 16.302 ; 16.302 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 16.357 ; 16.357 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.589 ; 16.589 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.548 ; 16.548 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.851 ; 16.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.800 ; 16.800 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.803 ; 16.803 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.851 ; 16.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.812 ; 16.812 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.556 ; 16.556 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.514 ; 16.514 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.537 ; 16.537 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.895 ; 16.895 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 16.861 ; 16.861 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 16.604 ; 16.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 16.645 ; 16.645 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.604 ; 16.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 16.648 ; 16.648 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 16.853 ; 16.853 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 16.895 ; 16.895 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 18.236 ; 18.236 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.715 ; 17.715 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.580 ; 17.580 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 17.680 ; 17.680 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.677 ; 17.677 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 18.049 ; 18.049 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 18.236 ; 18.236 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.160 ; 18.160 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 21.350 ; 21.350 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 18.872 ; 18.872 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.533 ; 19.533 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.529 ; 18.529 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 21.350 ; 21.350 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 19.958 ; 19.958 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 19.544 ; 19.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 19.171 ; 19.171 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 18.711 ; 18.711 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 19.855 ; 19.855 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.228 ; 18.228 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 19.463 ; 19.463 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 17.918 ; 17.918 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.834 ; 18.834 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.417 ; 19.417 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 18.627 ; 18.627 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.641 ; 18.641 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.797 ; 18.797 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 19.014 ; 19.014 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 19.288 ; 19.288 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.417 ; 19.417 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.614 ; 18.614 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.166 ; 11.166 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.248 ; 10.248 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.591 ; 10.591 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.984 ; 10.984 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.360 ; 11.360 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.432 ; 10.432 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.223 ; 10.223 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.487 ; 10.487 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.599 ; 10.599 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.256 ; 10.256 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.265 ; 10.265 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.539 ; 10.539 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.477 ; 10.477 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.529 ; 10.529 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 11.378 ; 11.378 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.236 ; 10.236 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.496 ; 10.496 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.540 ; 10.540 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.509 ; 10.509 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.790 ; 10.790 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.707 ; 10.707 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.271 ; 10.271 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.325 ; 10.325 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.441 ; 10.441 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.678 ; 10.678 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.211 ; 11.211 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.286 ; 11.286 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.118 ; 11.118 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.999 ; 10.999 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.574 ; 10.574 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 11.189 ; 11.189 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.465 ; 11.465 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 11.012 ; 11.012 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.114  ; 8.114  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.777  ; 7.777  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.501  ; 7.501  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.576  ; 7.576  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.787  ; 7.787  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.200  ; 7.200  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.572  ; 7.572  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.492  ; 7.492  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.723  ; 7.723  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.073  ; 8.073  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.387  ; 8.387  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.952  ; 7.952  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.140  ; 7.140  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.851  ; 7.851  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.283  ; 7.283  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.454  ; 7.454  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 7.498  ; 7.498  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.243  ; 7.243  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.207  ; 7.207  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.775  ; 7.775  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 7.395  ; 7.395  ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 9.149  ; 9.149  ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 7.395  ; 7.395  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 8.196  ; 8.196  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 9.037  ; 9.037  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 10.194 ; 10.194 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 9.660  ; 9.660  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 9.133  ; 9.133  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 9.700  ; 9.700  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 8.462  ; 8.462  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 9.131  ; 9.131  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 9.044  ; 9.044  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 9.321  ; 9.321  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 8.785  ; 8.785  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 9.397  ; 9.397  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 8.461  ; 8.461  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 8.932  ; 8.932  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 9.159  ; 9.159  ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 8.983  ; 8.983  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 8.744  ; 8.744  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 9.560  ; 9.560  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 8.594  ; 8.594  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 8.796  ; 8.796  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 8.592  ; 8.592  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 8.735  ; 8.735  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 9.892  ; 9.892  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 9.281  ; 9.281  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 10.326 ; 10.326 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 8.915  ; 8.915  ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 9.895  ; 9.895  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 8.196  ; 8.196  ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 12.600 ; 12.600 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 12.993 ; 12.993 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 13.483 ; 13.483 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 12.671 ; 12.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 12.578 ; 12.578 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 13.251 ; 13.251 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 9.764  ; 9.764  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 10.201 ; 10.201 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 10.199 ; 10.199 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 9.806  ; 9.806  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 9.764  ; 9.764  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 9.817  ; 9.817  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 10.009 ; 10.009 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 10.582 ; 10.582 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 10.878 ; 10.878 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 10.881 ; 10.881 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 10.924 ; 10.924 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 10.885 ; 10.885 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 10.624 ; 10.624 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 10.582 ; 10.582 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 10.620 ; 10.620 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 10.649 ; 10.649 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 10.912 ; 10.912 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 10.655 ; 10.655 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 10.686 ; 10.686 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 10.649 ; 10.649 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 10.691 ; 10.691 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 10.893 ; 10.893 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 10.947 ; 10.947 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 11.418 ; 11.418 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 11.389 ; 11.389 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 11.380 ; 11.380 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 11.758 ; 11.758 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 11.942 ; 11.942 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 11.869 ; 11.869 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 11.466 ; 11.466 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 12.115 ; 12.115 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 13.924 ; 13.924 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 12.566 ; 12.566 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 12.145 ; 12.145 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 11.740 ; 11.740 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 11.012 ; 11.012 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 13.770 ; 13.770 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 11.792 ; 11.792 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 12.914 ; 12.914 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 12.545 ; 12.545 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 11.012 ; 11.012 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 11.924 ; 11.924 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 11.507 ; 11.507 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 11.548 ; 11.548 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 11.661 ; 11.661 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 11.916 ; 11.916 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 12.195 ; 12.195 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 12.310 ; 12.310 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 11.507 ; 11.507 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Propagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.903 ; 10.903 ; 10.903 ; 10.903 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 9.954  ; 9.954  ; 9.954  ; 9.954  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.554 ; 11.554 ; 11.554 ; 11.554 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.863 ; 10.863 ; 10.863 ; 10.863 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 10.702 ; 10.702 ; 10.702 ; 10.702 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 10.660 ; 10.660 ; 10.660 ; 10.660 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 10.352 ; 10.352 ; 10.352 ; 10.352 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 10.395 ; 10.395 ; 10.395 ; 10.395 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 10.356 ; 10.356 ; 10.356 ; 10.356 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 9.666  ; 9.666  ; 9.666  ; 9.666  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.746  ; 9.746  ; 9.746  ; 9.746  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.613  ; 9.613  ; 9.613  ; 9.613  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.712  ; 9.712  ; 9.712  ; 9.712  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 10.077 ; 10.077 ; 10.077 ; 10.077 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.194 ; 10.194 ; 10.194 ; 10.194 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 12.307 ; 12.307 ; 12.307 ; 12.307 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 12.732 ; 12.732 ; 12.732 ; 12.732 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 12.318 ; 12.318 ; 12.318 ; 12.318 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.945 ; 11.945 ; 11.945 ; 11.945 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 11.138 ; 11.138 ; 11.138 ; 11.138 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 10.769 ; 10.769 ; 10.769 ; 10.769 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 10.943 ; 10.943 ; 10.943 ; 10.943 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 11.434 ; 11.434 ; 11.434 ; 11.434 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 11.563 ; 11.563 ; 11.563 ; 11.563 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.887 ; 10.887 ; 10.887 ; 10.887 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 11.770 ; 11.770 ; 11.770 ; 11.770 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.958 ; 10.958 ; 10.958 ; 10.958 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.360  ; 9.360  ; 9.360  ; 9.360  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.644  ; 9.644  ; 9.644  ; 9.644  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 10.417 ; 10.417 ; 10.417 ; 10.417 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 10.421 ; 10.421 ; 10.421 ; 10.421 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 10.118 ; 10.118 ; 10.118 ; 10.118 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 10.156 ; 10.156 ; 10.156 ; 10.156 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.320 ; 10.320 ; 10.320 ; 10.320 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.094 ; 10.094 ; 10.094 ; 10.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.057 ; 10.057 ; 10.057 ; 10.057 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.301 ; 10.301 ; 10.301 ; 10.301 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.832  ; 9.832  ; 9.832  ; 9.832  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 11.906 ; 11.906 ; 11.906 ; 11.906 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 12.567 ; 12.567 ; 12.567 ; 12.567 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.563 ; 11.563 ; 11.563 ; 11.563 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 14.384 ; 14.384 ; 14.384 ; 14.384 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 12.992 ; 12.992 ; 12.992 ; 12.992 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 12.578 ; 12.578 ; 12.578 ; 12.578 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 12.205 ; 12.205 ; 12.205 ; 12.205 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 11.536 ; 11.536 ; 11.536 ; 11.536 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 9.560  ; 9.560  ; 9.560  ; 9.560  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.848 ; 10.848 ; 10.848 ; 10.848 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 11.004 ; 11.004 ; 11.004 ; 11.004 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 11.221 ; 11.221 ; 11.221 ; 11.221 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.495 ; 11.495 ; 11.495 ; 11.495 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 11.624 ; 11.624 ; 11.624 ; 11.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
+-------------------+----------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                    ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 9.626  ; 9.626  ; 9.626  ; 9.626  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 9.211  ; 9.211  ; 9.211  ; 9.211  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 9.884  ; 9.884  ; 9.884  ; 9.884  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 7.424  ; 7.424  ; 7.424  ; 7.424  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 7.382  ; 7.382  ; 7.382  ; 7.382  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 7.669  ; 7.669  ; 7.669  ; 7.669  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 8.044  ; 8.044  ; 8.044  ; 8.044  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 8.005  ; 8.005  ; 8.005  ; 8.005  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 7.749  ; 7.749  ; 7.749  ; 7.749  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 7.707  ; 7.707  ; 7.707  ; 7.707  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 7.730  ; 7.730  ; 7.730  ; 7.730  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 8.828  ; 8.828  ; 8.828  ; 8.828  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 8.575  ; 8.575  ; 8.575  ; 8.575  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.608  ; 8.608  ; 8.608  ; 8.608  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.608  ; 8.608  ; 8.608  ; 8.608  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 8.402  ; 8.402  ; 8.402  ; 8.402  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 8.469  ; 8.469  ; 8.469  ; 8.469  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 9.123  ; 9.123  ; 9.123  ; 9.123  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 10.933 ; 10.933 ; 10.933 ; 10.933 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 8.744  ; 8.744  ; 8.744  ; 8.744  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 10.736 ; 10.736 ; 10.736 ; 10.736 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 8.776  ; 8.776  ; 8.776  ; 8.776  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 9.920  ; 9.920  ; 9.920  ; 9.920  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 8.293  ; 8.293  ; 8.293  ; 8.293  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 7.983  ; 7.983  ; 7.983  ; 7.983  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 8.712  ; 8.712  ; 8.712  ; 8.712  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 8.844  ; 8.844  ; 8.844  ; 8.844  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.378  ; 9.378  ; 9.378  ; 9.378  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.493  ; 9.493  ; 9.493  ; 9.493  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 8.690  ; 8.690  ; 8.690  ; 8.690  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 9.638  ; 9.638  ; 9.638  ; 9.638  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 10.521 ; 10.521 ; 10.521 ; 10.521 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 9.620  ; 9.620  ; 9.620  ; 9.620  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 8.378  ; 8.378  ; 8.378  ; 8.378  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 7.985  ; 7.985  ; 7.985  ; 7.985  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.311  ; 8.311  ; 8.311  ; 8.311  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.293  ; 8.293  ; 8.293  ; 8.293  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.218  ; 8.218  ; 8.218  ; 8.218  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 7.992  ; 7.992  ; 7.992  ; 7.992  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 7.955  ; 7.955  ; 7.955  ; 7.955  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 7.997  ; 7.997  ; 7.997  ; 7.997  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.199  ; 8.199  ; 8.199  ; 8.199  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 8.253  ; 8.253  ; 8.253  ; 8.253  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 8.509  ; 8.509  ; 8.509  ; 8.509  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 8.608  ; 8.608  ; 8.608  ; 8.608  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.161  ; 9.161  ; 9.161  ; 9.161  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 8.686  ; 8.686  ; 8.686  ; 8.686  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 9.335  ; 9.335  ; 9.335  ; 9.335  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 11.144 ; 11.144 ; 11.144 ; 11.144 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 9.786  ; 9.786  ; 9.786  ; 9.786  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 8.960  ; 8.960  ; 8.960  ; 8.960  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 8.747  ; 8.747  ; 8.747  ; 8.747  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 8.497  ; 8.497  ; 8.497  ; 8.497  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.144  ; 9.144  ; 9.144  ; 9.144  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.867 ; -836.148      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.034 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1584.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.867 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 4.910      ;
; -3.852 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.812      ;
; -3.852 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.812      ;
; -3.852 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.812      ;
; -3.852 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.812      ;
; -3.852 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 4.812      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[16] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.848 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.092     ; 4.788      ;
; -3.838 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.828      ;
; -3.838 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.828      ;
; -3.838 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.828      ;
; -3.838 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.828      ;
; -3.838 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.828      ;
; -3.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.826      ;
; -3.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.826      ;
; -3.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.826      ;
; -3.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.826      ;
; -3.836 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[24] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.826      ;
; -3.832 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.822      ;
; -3.832 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.822      ;
; -3.832 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.822      ;
; -3.832 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.822      ;
; -3.832 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.822      ;
; -3.830 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.820      ;
; -3.830 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.820      ;
; -3.830 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.820      ;
; -3.830 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.820      ;
; -3.830 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.820      ;
; -3.825 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.815      ;
; -3.825 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.815      ;
; -3.825 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.815      ;
; -3.825 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.815      ;
; -3.825 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 4.815      ;
; -3.809 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.802      ;
; -3.807 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.821      ;
; -3.807 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.821      ;
; -3.807 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.821      ;
; -3.807 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.821      ;
; -3.807 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[18] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.821      ;
; -3.806 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.799      ;
; -3.806 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.799      ;
; -3.806 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.799      ;
; -3.806 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.799      ;
; -3.806 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.799      ;
; -3.804 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.797      ;
; -3.804 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.797      ;
; -3.804 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.797      ;
; -3.804 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.797      ;
; -3.804 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[23] ; clock        ; clock       ; 1.000        ; -0.039     ; 4.797      ;
; -3.803 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.792      ;
; -3.803 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.792      ;
; -3.803 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.792      ;
; -3.803 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.792      ;
; -3.803 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[7]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.792      ;
; -3.802 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.816      ;
; -3.802 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.816      ;
; -3.802 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.816      ;
; -3.802 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.816      ;
; -3.802 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[19] ; clock        ; clock       ; 1.000        ; -0.018     ; 4.816      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.787      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.787      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.787      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.787      ;
; -3.798 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.787      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.786      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[22] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.786      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.786      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.786      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[4]  ; clock        ; clock       ; 1.000        ; -0.043     ; 4.786      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[22] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[22] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[22] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[22] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
; -3.797 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[25] ; clock        ; clock       ; 1.000        ; -0.050     ; 4.779      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.034 ; id_ex:reg_idex|idex_mem_write_out                                                                                      ; ex_mem:reg_exmem|exmem_memwrite_out                                                                                                              ; clock        ; clock       ; 0.000        ; 0.288      ; 0.474      ;
; 0.138 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[2]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.302      ; 0.592      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.230 ; bregmips:breg_id|regs_rtl_0_bypass[47]                                                                                 ; id_ex:reg_idex|idex_out_reg2[18]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.148      ; 0.530      ;
; 0.237 ; ex_mem:reg_exmem|exmem_aluresult_out[27]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[27]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; id_ex:reg_idex|idex_out_rt[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_out_rt[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.247 ; id_ex:reg_idex|idex_out_reg2[14]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[14]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.254 ; id_ex:reg_idex|idex_out_reg2[2]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.478      ;
; 0.304 ; ex_mem:reg_exmem|exmem_reg2_out[13]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13                                      ; clock        ; clock       ; 0.000        ; 0.135      ; 0.577      ;
; 0.304 ; bregmips:breg_id|regs_rtl_1_bypass[4]                                                                                  ; id_ex:reg_idex|idex_out_rt[1]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.023      ; 0.479      ;
; 0.308 ; bregmips:breg_id|regs_rtl_0_bypass[47]                                                                                 ; id_ex:reg_idex|idex_out_reg1[18]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.148      ; 0.608      ;
; 0.312 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.151      ; 0.601      ;
; 0.313 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6                                       ; clock        ; clock       ; 0.000        ; 0.350      ; 0.807      ;
; 0.322 ; id_ex:reg_idex|idex_out_rd[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.147      ; 0.609      ;
; 0.326 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.151      ; 0.615      ;
; 0.326 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.151      ; 0.615      ;
; 0.326 ; ex_mem:reg_exmem|exmem_aluresult_out[0]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; id_ex:reg_idex|idex_out_reg2[7]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[7]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ex_mem:reg_exmem|exmem_aluresult_out[23]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[23]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.331 ; id_ex:reg_idex|idex_out_reg2[11]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.340 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.151      ; 0.629      ;
; 0.353 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg0                                            ; clock        ; clock       ; 0.000        ; 0.125      ; 0.616      ;
; 0.354 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.147      ; 0.639      ;
; 0.364 ; ex_mem:reg_exmem|exmem_aluresult_out[30]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[30]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.053      ; 0.569      ;
; 0.367 ; id_ex:reg_idex|idex_out_rt[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg2                                            ; clock        ; clock       ; 0.000        ; 0.125      ; 0.631      ;
; 0.368 ; id_ex:reg_idex|idex_out_rt[4]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; id_ex:reg_idex|idex_out_rd[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[1]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.377 ; if_id:reg_ifid|out_pc4[30]                                                                                             ; pc:pc_reg|out_pc[30]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.141      ; 0.670      ;
; 0.378 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.202      ; 0.718      ;
; 0.379 ; id_ex:reg_idex|idex_out_reg1[24]                                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.288      ; 0.819      ;
; 0.381 ; bregmips:breg_id|regs_rtl_1_bypass[6]                                                                                  ; id_ex:reg_idex|idex_out_rt[2]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.023      ; 0.556      ;
; 0.390 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.575      ;
; 0.395 ; ex_mem:reg_exmem|exmem_aluresult_out[14]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[14]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.011      ; 0.558      ;
; 0.401 ; if_id:reg_ifid|out_pc4[3]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.675      ;
; 0.406 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.412 ; ex_mem:reg_exmem|exmem_reg2_out[11]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11                                      ; clock        ; clock       ; 0.000        ; 0.026      ; 0.576      ;
; 0.412 ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10                                      ; clock        ; clock       ; 0.000        ; 0.392      ; 0.942      ;
; 0.413 ; if_id:reg_ifid|out_pc4[2]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.687      ;
; 0.414 ; if_id:reg_ifid|out_pc4[13]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.688      ;
; 0.414 ; if_id:reg_ifid|out_pc4[4]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.688      ;
; 0.415 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; id_ex:reg_idex|idex_out_rt[0]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.023      ; 0.590      ;
; 0.417 ; if_id:reg_ifid|out_pc4[12]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.691      ;
; 0.417 ; if_id:reg_ifid|out_pc4[9]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.691      ;
; 0.417 ; if_id:reg_ifid|out_pc4[6]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.691      ;
; 0.417 ; ex_mem:reg_exmem|exmem_aluresult_out[4]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; ex_mem:reg_exmem|exmem_reg2_out[14]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14                                      ; clock        ; clock       ; 0.000        ; 0.246      ; 0.802      ;
; 0.418 ; ex_mem:reg_exmem|exmem_reg2_out[2]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2                                       ; clock        ; clock       ; 0.000        ; 0.026      ; 0.582      ;
; 0.418 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; if_id:reg_ifid|out_pc4[11]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.693      ;
; 0.420 ; ex_mem:reg_exmem|exmem_reg2_out[24]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg6                                      ; clock        ; clock       ; 0.000        ; 0.361      ; 0.919      ;
; 0.420 ; if_id:reg_ifid|out_pc4[10]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.694      ;
; 0.420 ; pc:pc_reg|out_pc[1]                                                                                                    ; if_id:reg_ifid|out_pc4[1]                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.573      ;
; 0.421 ; if_id:reg_ifid|out_instruction[0]                                                                                      ; id_ex:reg_idex|idex_out_immediate[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.139      ; 0.712      ;
; 0.421 ; bregmips:breg_id|regs_rtl_0_bypass[4]                                                                                  ; id_ex:reg_idex|idex_out_rd[1]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.023      ; 0.596      ;
; 0.422 ; if_id:reg_ifid|out_pc4[14]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.696      ;
; 0.422 ; id_ex:reg_idex|idex_out_reg2[15]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[15]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.103      ; 0.677      ;
; 0.423 ; ex_mem:reg_exmem|exmem_aluresult_out[7]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.575      ;
; 0.424 ; bregmips:breg_id|regs_rtl_1_bypass[10]                                                                                 ; id_ex:reg_idex|idex_out_rt[4]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.023      ; 0.599      ;
; 0.427 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1                                     ; clock        ; clock       ; 0.000        ; 0.048      ; 0.613      ;
; 0.428 ; if_id:reg_ifid|out_pc4[22]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg23 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.702      ;
; 0.433 ; if_id:reg_ifid|out_pc4[5]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.707      ;
; 0.435 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg3                                            ; clock        ; clock       ; 0.000        ; 0.174      ; 0.747      ;
; 0.435 ; ex_mem:reg_exmem|exmem_aluresult_out[9]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7                                     ; clock        ; clock       ; 0.000        ; 0.172      ; 0.745      ;
; 0.439 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[15]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; pc:pc_reg|out_pc[18]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.134      ; 0.726      ;
; 0.441 ; if_id:reg_ifid|out_instruction[4]                                                                                      ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.097     ; 0.496      ;
; 0.453 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[9]                                                                                                            ; clock        ; clock       ; 0.000        ; -0.024     ; 0.581      ;
; 0.455 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.125      ; 0.718      ;
; 0.456 ; if_id:reg_ifid|out_instruction[29]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; if_id:reg_ifid|out_instruction[8]                                                                                      ; id_ex:reg_idex|idex_out_immediate[8]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.015     ; 0.594      ;
; 0.459 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; if_id:reg_ifid|out_pc4[15]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clock        ; clock       ; 0.000        ; 0.136      ; 0.740      ;
; 0.470 ; if_id:reg_ifid|out_instruction[31]                                                                                     ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.208      ; 0.816      ;
; 0.474 ; if_id:reg_ifid|out_pc4[17]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg18 ; clock        ; clock       ; 0.000        ; 0.067      ; 0.679      ;
; 0.481 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.017     ; 0.616      ;
; 0.482 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg3                                            ; clock        ; clock       ; 0.000        ; 0.148      ; 0.768      ;
; 0.484 ; bregmips:breg_id|regs_rtl_1_bypass[6]                                                                                  ; pc:pc_reg|out_pc[20]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.060      ; 0.696      ;
; 0.485 ; if_id:reg_ifid|out_pc4[8]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.759      ;
; 0.486 ; ex_mem:reg_exmem|exmem_aluresult_out[29]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[29]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.053      ; 0.691      ;
; 0.491 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg4                                            ; clock        ; clock       ; 0.000        ; 0.125      ; 0.754      ;
; 0.497 ; ex_mem:reg_exmem|exmem_aluresult_out[11]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[11]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; id_ex:reg_idex|idex_out_reg2[27]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.124      ; 0.774      ;
; 0.502 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[1]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg1 ; clock        ; clock       ; 0.000        ; 0.151      ; 0.791      ;
; 0.509 ; if_id:reg_ifid|out_pc4[7]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clock        ; clock       ; 0.000        ; 0.136      ; 0.783      ;
; 0.509 ; if_id:reg_ifid|out_instruction[10]                                                                                     ; id_ex:reg_idex|idex_out_immediate[10]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.004      ; 0.665      ;
; 0.513 ; bregmips:breg_id|regs_rtl_0_bypass[53]                                                                                 ; id_ex:reg_idex|idex_out_reg2[21]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.043     ; 0.622      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 6.255  ; 6.255  ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.184  ; 6.184  ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.895  ; 5.895  ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.812  ; 5.812  ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 5.817  ; 5.817  ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.921  ; 5.921  ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.187  ; 6.187  ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.228  ; 6.228  ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.135  ; 6.135  ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 5.903  ; 5.903  ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.799  ; 5.799  ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.255  ; 6.255  ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 5.859  ; 5.859  ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.806  ; 5.806  ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.023  ; 6.023  ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 5.845  ; 5.845  ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.995  ; 5.995  ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.861  ; 5.861  ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.825  ; 5.825  ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.829  ; 5.829  ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.830  ; 5.830  ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.878  ; 5.878  ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.063  ; 6.063  ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.844  ; 5.844  ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.960  ; 5.960  ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.255  ; 6.255  ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.743  ; 5.743  ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.855  ; 5.855  ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.900  ; 5.900  ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.017  ; 6.017  ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946  ; 5.946  ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.881  ; 5.881  ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.928  ; 5.928  ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.124  ; 6.124  ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.311  ; 6.311  ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.107  ; 6.107  ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.086  ; 6.086  ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.237  ; 6.237  ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.992  ; 5.992  ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.887  ; 5.887  ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.100  ; 6.100  ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.777  ; 5.777  ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.157  ; 6.157  ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.862  ; 5.862  ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.376  ; 6.376  ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.986  ; 5.986  ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.234  ; 6.234  ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.302  ; 6.302  ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.027  ; 6.027  ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.163  ; 6.163  ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.816  ; 5.816  ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.774  ; 5.774  ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.132  ; 6.132  ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.047  ; 6.047  ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 5.909  ; 5.909  ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.058  ; 6.058  ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.197  ; 6.197  ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.959  ; 5.959  ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.182  ; 6.182  ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.179  ; 6.179  ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.363  ; 6.363  ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.162  ; 6.162  ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 4.495  ; 4.495  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.243  ; 4.243  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 4.495  ; 4.495  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 4.336  ; 4.336  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.980  ; 3.980  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 4.068  ; 4.068  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.940  ; 3.940  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.988  ; 3.988  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.994  ; 3.994  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.992  ; 3.992  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.135  ; 4.135  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.794  ; 3.794  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.637  ; 3.637  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.979  ; 3.979  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.670  ; 3.670  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.943  ; 3.943  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.070  ; 4.070  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.245  ; 4.245  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.400  ; 4.400  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.206  ; 4.206  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.122  ; 4.122  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.757  ; 3.757  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.098  ; 4.098  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.080  ; 4.080  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.311  ; 4.311  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.117  ; 4.117  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.952  ; 3.952  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.838  ; 3.838  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 3.912  ; 3.912  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.945  ; 3.945  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.825  ; 3.825  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.786  ; 3.786  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.061  ; 4.061  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 8.023  ; 8.023  ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 8.023  ; 8.023  ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 5.195  ; 5.195  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.667  ; 7.667  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 7.025  ; 7.025  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 6.871  ; 6.871  ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 6.970  ; 6.970  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 6.724  ; 6.724  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 6.285  ; 6.285  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 6.239  ; 6.239  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 6.269  ; 6.269  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 6.638  ; 6.638  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 6.452  ; 6.452  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 6.389  ; 6.389  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 6.708  ; 6.708  ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 6.312  ; 6.312  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 6.635  ; 6.635  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 6.455  ; 6.455  ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 6.532  ; 6.532  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 6.515  ; 6.515  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 6.988  ; 6.988  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 6.974  ; 6.974  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 6.984  ; 6.984  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 7.220  ; 7.220  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 6.967  ; 6.967  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 7.137  ; 7.137  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 6.981  ; 6.981  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 7.667  ; 7.667  ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 6.854  ; 6.854  ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 7.175  ; 7.175  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 7.077  ; 7.077  ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 9.717  ; 9.717  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 9.259  ; 9.259  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 8.788  ; 8.788  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 9.380  ; 9.380  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 9.717  ; 9.717  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 9.543  ; 9.543  ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 7.892  ; 7.892  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 7.868  ; 7.868  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 7.914  ; 7.914  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 7.993  ; 7.993  ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.106  ; 8.106  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.074  ; 8.074  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 8.057  ; 8.057  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 8.106  ; 8.106  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 8.077  ; 8.077  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 7.936  ; 7.936  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 7.951  ; 7.951  ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 8.107  ; 8.107  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 8.088  ; 8.088  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 7.987  ; 7.987  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 8.107  ; 8.107  ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 8.850  ; 8.850  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 8.530  ; 8.530  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 8.551  ; 8.551  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 8.727  ; 8.727  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 8.850  ; 8.850  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 8.779  ; 8.779  ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 10.441 ; 10.441 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 9.126  ; 9.126  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 9.504  ; 9.504  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 8.986  ; 8.986  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 10.441 ; 10.441 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 9.726  ; 9.726  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 9.288  ; 9.288  ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 10.096 ; 10.096 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 10.096 ; 10.096 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 9.085  ; 9.085  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 9.725  ; 9.725  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 8.844  ; 8.844  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 9.503  ; 9.503  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 8.710  ; 8.710  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.468  ; 9.468  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 8.964  ; 8.964  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 9.021  ; 9.021  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.108  ; 9.108  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 9.468  ; 9.468  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 8.984  ; 8.984  ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.743 ; 5.743 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.895 ; 5.895 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.812 ; 5.812 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 5.817 ; 5.817 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.187 ; 6.187 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.228 ; 6.228 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 5.845 ; 5.845 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.825 ; 5.825 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.829 ; 5.829 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.960 ; 5.960 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.743 ; 5.743 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.017 ; 6.017 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946 ; 5.946 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.881 ; 5.881 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.928 ; 5.928 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.124 ; 6.124 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.237 ; 6.237 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.242 ; 6.242 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.887 ; 5.887 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.777 ; 5.777 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.813 ; 5.813 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.157 ; 6.157 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.862 ; 5.862 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.376 ; 6.376 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.986 ; 5.986 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.163 ; 6.163 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.047 ; 6.047 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.058 ; 6.058 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.197 ; 6.197 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.179 ; 6.179 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.363 ; 6.363 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.637 ; 3.637 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 4.336 ; 4.336 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.135 ; 4.135 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.637 ; 3.637 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.670 ; 3.670 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.070 ; 4.070 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.400 ; 4.400 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.206 ; 4.206 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.098 ; 4.098 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.825 ; 3.825 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.786 ; 3.786 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.982 ; 4.982 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 5.207 ; 5.207 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.898 ; 4.898 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.879 ; 4.879 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.550 ; 4.550 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 5.118 ; 5.118 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.384 ; 4.384 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.703 ; 4.703 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.446 ; 6.446 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 6.567 ; 6.567 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 6.904 ; 6.904 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 6.541 ; 6.541 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.359 ; 6.359 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 6.730 ; 6.730 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.098 ; 5.098 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.458 ; 5.458 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.338 ; 5.338 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.335 ; 5.335 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.336 ; 5.336 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.404 ; 5.404 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.445 ; 5.445 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.734 ; 5.734 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.734 ; 5.734 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.748 ; 5.748 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.930 ; 5.930 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 6.050 ; 6.050 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.625 ; 5.625 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.159 ; 6.159 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.625 ; 5.625 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 7.090 ; 7.090 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 6.034 ; 6.034 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 6.944 ; 6.944 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 6.561 ; 6.561 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.673 ; 5.673 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 6.333 ; 6.333 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.926 ; 5.926 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.796 ; 5.796 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 6.003 ; 6.003 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.481 ; 5.481 ; 5.481 ; 5.481 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 5.010 ; 5.010 ; 5.010 ; 5.010 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 5.609 ; 5.609 ; 5.609 ; 5.609 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.576 ; 5.576 ; 5.576 ; 5.576 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.765 ; 5.765 ; 5.765 ; 5.765 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 5.342 ; 5.342 ; 5.342 ; 5.342 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 5.342 ; 5.342 ; 5.342 ; 5.342 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 5.110 ; 5.110 ; 5.110 ; 5.110 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 5.086 ; 5.086 ; 5.086 ; 5.086 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 5.216 ; 5.216 ; 5.216 ; 5.216 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 5.117 ; 5.117 ; 5.117 ; 5.117 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 5.101 ; 5.101 ; 5.101 ; 5.101 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.996 ; 4.996 ; 4.996 ; 4.996 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.829 ; 4.829 ; 4.829 ; 4.829 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 6.093 ; 6.093 ; 6.093 ; 6.093 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 6.315 ; 6.315 ; 6.315 ; 6.315 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 5.877 ; 5.877 ; 5.877 ; 5.877 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.609 ; 5.609 ; 5.609 ; 5.609 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 5.282 ; 5.282 ; 5.282 ; 5.282 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 5.292 ; 5.292 ; 5.292 ; 5.292 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 5.339 ; 5.339 ; 5.339 ; 5.339 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 5.527 ; 5.527 ; 5.527 ; 5.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.302 ; 5.302 ; 5.302 ; 5.302 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.988 ; 4.988 ; 4.988 ; 4.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.554 ; 5.554 ; 5.554 ; 5.554 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.743 ; 5.743 ; 5.743 ; 5.743 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.738 ; 4.738 ; 4.738 ; 4.738 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 5.116 ; 5.116 ; 5.116 ; 5.116 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 5.161 ; 5.161 ; 5.161 ; 5.161 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 5.020 ; 5.020 ; 5.020 ; 5.020 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.969 ; 4.969 ; 4.969 ; 4.969 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.946 ; 4.946 ; 4.946 ; 4.946 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 5.038 ; 5.038 ; 5.038 ; 5.038 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.745 ; 4.745 ; 4.745 ; 4.745 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 5.029 ; 5.029 ; 5.029 ; 5.029 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.957 ; 4.957 ; 4.957 ; 4.957 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 5.846 ; 5.846 ; 5.846 ; 5.846 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 6.446 ; 6.446 ; 6.446 ; 6.446 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.739 ; 4.739 ; 4.739 ; 4.739 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.497 ; 4.497 ; 4.497 ; 4.497 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 5.157 ; 5.157 ; 5.157 ; 5.157 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 5.305 ; 5.305 ; 5.305 ; 5.305 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 5.352 ; 5.352 ; 5.352 ; 5.352 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 5.439 ; 5.439 ; 5.439 ; 5.439 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 5.540 ; 5.540 ; 5.540 ; 5.540 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 5.799 ; 5.799 ; 5.799 ; 5.799 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 5.315 ; 5.315 ; 5.315 ; 5.315 ;
+-------------------+----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 4.682 ; 4.682 ; 4.682 ; 4.682 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.362 ; 4.362 ; 4.362 ; 4.362 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.275 ; 4.275 ; 4.275 ; 4.275 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.670 ; 4.670 ; 4.670 ; 4.670 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.129 ; 4.129 ; 4.129 ; 4.129 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.891 ; 4.891 ; 4.891 ; 4.891 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.438 ; 4.438 ; 4.438 ; 4.438 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.433 ; 4.433 ; 4.433 ; 4.433 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.364 ; 4.364 ; 4.364 ; 4.364 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.018 ; 5.018 ; 5.018 ; 5.018 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.105 ; 4.105 ; 4.105 ; 4.105 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.996 ; 3.996 ; 3.996 ; 3.996 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.641 ; 4.641 ; 4.641 ; 4.641 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.037 ; 4.037 ; 4.037 ; 4.037 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.380 ; 4.380 ; 4.380 ; 4.380 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
+-------------------+----------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.419    ; 0.034 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -8.419    ; 0.034 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1987.818 ; 0.0   ; 0.0      ; 0.0     ; -1584.782           ;
;  clock           ; -1987.818 ; 0.000 ; N/A      ; N/A     ; -1584.782           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.378 ; 11.378 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.166 ; 11.166 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.449 ; 10.449 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.248 ; 10.248 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.251 ; 10.251 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.591 ; 10.591 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.984 ; 10.984 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.221 ; 10.221 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.360 ; 11.360 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.432 ; 10.432 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.223 ; 10.223 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 10.487 ; 10.487 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.599 ; 10.599 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.256 ; 10.256 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.265 ; 10.265 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.539 ; 10.539 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.477 ; 10.477 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.529 ; 10.529 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 11.378 ; 11.378 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.236 ; 10.236 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.496 ; 10.496 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.540 ; 10.540 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.509 ; 10.509 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.790 ; 10.790 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.808 ; 10.808 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.707 ; 10.707 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.096 ; 11.096 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.271 ; 10.271 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.325 ; 10.325 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.441 ; 10.441 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.678 ; 10.678 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.211 ; 11.211 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.286 ; 11.286 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.118 ; 11.118 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.999 ; 10.999 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.574 ; 10.574 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 11.189 ; 11.189 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.465 ; 11.465 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 11.012 ; 11.012 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.114  ; 8.114  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 7.777  ; 7.777  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.501  ; 7.501  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.576  ; 7.576  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.570  ; 7.570  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.787  ; 7.787  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.200  ; 7.200  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.887  ; 6.887  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.572  ; 7.572  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.492  ; 7.492  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.723  ; 7.723  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.073  ; 8.073  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.387  ; 8.387  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.952  ; 7.952  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.140  ; 7.140  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.851  ; 7.851  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.283  ; 7.283  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.454  ; 7.454  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 7.498  ; 7.498  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 7.243  ; 7.243  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.207  ; 7.207  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.775  ; 7.775  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 15.198 ; 15.198 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 15.198 ; 15.198 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 10.412 ; 10.412 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.240 ; 14.240 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 14.135 ; 14.135 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 14.081 ; 14.081 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 14.363 ; 14.363 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 13.866 ; 13.866 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 13.481 ; 13.481 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.966 ; 12.966 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 12.853 ; 12.853 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.988 ; 12.988 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 13.705 ; 13.705 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 13.317 ; 13.317 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.090 ; 13.090 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 13.433 ; 13.433 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.837 ; 13.837 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 12.988 ; 12.988 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 13.539 ; 13.539 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 13.240 ; 13.240 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 13.450 ; 13.450 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.148 ; 13.148 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.261 ; 13.261 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 14.248 ; 14.248 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.935 ; 13.935 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 14.143 ; 14.143 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.684 ; 14.684 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.159 ; 14.159 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.542 ; 14.542 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.162 ; 14.162 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 13.967 ; 13.967 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.583 ; 14.583 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.498 ; 14.498 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.669 ; 19.669 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 18.786 ; 18.786 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.837 ; 17.837 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 19.179 ; 19.179 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 19.669 ; 19.669 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 18.857 ; 18.857 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.764 ; 18.764 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 19.437 ; 19.437 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.740 ; 16.740 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.740 ; 16.740 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 16.738 ; 16.738 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.316 ; 16.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 16.302 ; 16.302 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 16.357 ; 16.357 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.589 ; 16.589 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.548 ; 16.548 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.851 ; 16.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.800 ; 16.800 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.803 ; 16.803 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.851 ; 16.851 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.812 ; 16.812 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.556 ; 16.556 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.514 ; 16.514 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.537 ; 16.537 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.895 ; 16.895 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 16.861 ; 16.861 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 16.604 ; 16.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 16.645 ; 16.645 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.604 ; 16.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 16.648 ; 16.648 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 16.853 ; 16.853 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 16.895 ; 16.895 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 18.236 ; 18.236 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.715 ; 17.715 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.580 ; 17.580 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 17.680 ; 17.680 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.677 ; 17.677 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 18.049 ; 18.049 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 18.236 ; 18.236 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.160 ; 18.160 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 21.350 ; 21.350 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 18.872 ; 18.872 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.533 ; 19.533 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.529 ; 18.529 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 21.350 ; 21.350 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 19.958 ; 19.958 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 19.544 ; 19.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 19.171 ; 19.171 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 20.671 ; 20.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 18.711 ; 18.711 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 19.855 ; 19.855 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.228 ; 18.228 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 19.463 ; 19.463 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 17.918 ; 17.918 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.834 ; 18.834 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.417 ; 19.417 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 18.627 ; 18.627 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.641 ; 18.641 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.797 ; 18.797 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 19.014 ; 19.014 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 19.288 ; 19.288 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.417 ; 19.417 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 18.614 ; 18.614 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.743 ; 5.743 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 5.895 ; 5.895 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 5.812 ; 5.812 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 5.817 ; 5.817 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 6.187 ; 6.187 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.228 ; 6.228 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.135 ; 6.135 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 5.845 ; 5.845 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.825 ; 5.825 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.829 ; 5.829 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.844 ; 5.844 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.960 ; 5.960 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 5.743 ; 5.743 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.017 ; 6.017 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.946 ; 5.946 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.881 ; 5.881 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.928 ; 5.928 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.124 ; 6.124 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.237 ; 6.237 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.382 ; 6.382 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.242 ; 6.242 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.887 ; 5.887 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.777 ; 5.777 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.813 ; 5.813 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.157 ; 6.157 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.862 ; 5.862 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.376 ; 6.376 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.986 ; 5.986 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.163 ; 6.163 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.047 ; 6.047 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.058 ; 6.058 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.197 ; 6.197 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.179 ; 6.179 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.363 ; 6.363 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.637 ; 3.637 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.243 ; 4.243 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 4.336 ; 4.336 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.988 ; 3.988 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.994 ; 3.994 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.135 ; 4.135 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.637 ; 3.637 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.670 ; 3.670 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.943 ; 3.943 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 4.070 ; 4.070 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.400 ; 4.400 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.206 ; 4.206 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.098 ; 4.098 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.952 ; 3.952 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.825 ; 3.825 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.786 ; 3.786 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.982 ; 4.982 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 5.207 ; 5.207 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.898 ; 4.898 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.879 ; 4.879 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.550 ; 4.550 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 5.118 ; 5.118 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.384 ; 4.384 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.703 ; 4.703 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.186 ; 4.186 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.446 ; 6.446 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.975 ; 5.975 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 6.567 ; 6.567 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 6.904 ; 6.904 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 6.541 ; 6.541 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.359 ; 6.359 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 6.730 ; 6.730 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 4.963 ; 4.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 4.999 ; 4.999 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.098 ; 5.098 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.458 ; 5.458 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.338 ; 5.338 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.335 ; 5.335 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.336 ; 5.336 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.404 ; 5.404 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.445 ; 5.445 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.734 ; 5.734 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.734 ; 5.734 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.748 ; 5.748 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 5.930 ; 5.930 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 6.050 ; 6.050 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.625 ; 5.625 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 5.769 ; 5.769 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.159 ; 6.159 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.625 ; 5.625 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 7.090 ; 7.090 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 6.034 ; 6.034 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 6.944 ; 6.944 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 6.561 ; 6.561 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.673 ; 5.673 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 6.333 ; 6.333 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.926 ; 5.926 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.796 ; 5.796 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 6.003 ; 6.003 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Progagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.903 ; 10.903 ; 10.903 ; 10.903 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 9.954  ; 9.954  ; 9.954  ; 9.954  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.554 ; 11.554 ; 11.554 ; 11.554 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.864 ; 10.864 ; 10.864 ; 10.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.863 ; 10.863 ; 10.863 ; 10.863 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 10.418 ; 10.418 ; 10.418 ; 10.418 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 10.702 ; 10.702 ; 10.702 ; 10.702 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 10.660 ; 10.660 ; 10.660 ; 10.660 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 10.352 ; 10.352 ; 10.352 ; 10.352 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 10.395 ; 10.395 ; 10.395 ; 10.395 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 10.356 ; 10.356 ; 10.356 ; 10.356 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 10.091 ; 10.091 ; 10.091 ; 10.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 9.666  ; 9.666  ; 9.666  ; 9.666  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.746  ; 9.746  ; 9.746  ; 9.746  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.613  ; 9.613  ; 9.613  ; 9.613  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.712  ; 9.712  ; 9.712  ; 9.712  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 10.077 ; 10.077 ; 10.077 ; 10.077 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.194 ; 10.194 ; 10.194 ; 10.194 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 12.307 ; 12.307 ; 12.307 ; 12.307 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 12.732 ; 12.732 ; 12.732 ; 12.732 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 12.318 ; 12.318 ; 12.318 ; 12.318 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.945 ; 11.945 ; 11.945 ; 11.945 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 11.138 ; 11.138 ; 11.138 ; 11.138 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 10.769 ; 10.769 ; 10.769 ; 10.769 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 10.943 ; 10.943 ; 10.943 ; 10.943 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 11.434 ; 11.434 ; 11.434 ; 11.434 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 11.563 ; 11.563 ; 11.563 ; 11.563 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.887 ; 10.887 ; 10.887 ; 10.887 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 11.770 ; 11.770 ; 11.770 ; 11.770 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.958 ; 10.958 ; 10.958 ; 10.958 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.360  ; 9.360  ; 9.360  ; 9.360  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.644  ; 9.644  ; 9.644  ; 9.644  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 10.417 ; 10.417 ; 10.417 ; 10.417 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 10.421 ; 10.421 ; 10.421 ; 10.421 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 10.118 ; 10.118 ; 10.118 ; 10.118 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 10.156 ; 10.156 ; 10.156 ; 10.156 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.320 ; 10.320 ; 10.320 ; 10.320 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.094 ; 10.094 ; 10.094 ; 10.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.057 ; 10.057 ; 10.057 ; 10.057 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.301 ; 10.301 ; 10.301 ; 10.301 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.464  ; 9.464  ; 9.464  ; 9.464  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.832  ; 9.832  ; 9.832  ; 9.832  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 11.906 ; 11.906 ; 11.906 ; 11.906 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 12.567 ; 12.567 ; 12.567 ; 12.567 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.563 ; 11.563 ; 11.563 ; 11.563 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 14.384 ; 14.384 ; 14.384 ; 14.384 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 12.992 ; 12.992 ; 12.992 ; 12.992 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 12.578 ; 12.578 ; 12.578 ; 12.578 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 12.205 ; 12.205 ; 12.205 ; 12.205 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 11.536 ; 11.536 ; 11.536 ; 11.536 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 9.560  ; 9.560  ; 9.560  ; 9.560  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.691  ; 9.691  ; 9.691  ; 9.691  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.848 ; 10.848 ; 10.848 ; 10.848 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 11.004 ; 11.004 ; 11.004 ; 11.004 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 11.221 ; 11.221 ; 11.221 ; 11.221 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.495 ; 11.495 ; 11.495 ; 11.495 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 11.624 ; 11.624 ; 11.624 ; 11.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 4.682 ; 4.682 ; 4.682 ; 4.682 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.735 ; 3.735 ; 3.735 ; 3.735 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.865 ; 3.865 ; 3.865 ; 3.865 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.990 ; 3.990 ; 3.990 ; 3.990 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.362 ; 4.362 ; 4.362 ; 4.362 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.275 ; 4.275 ; 4.275 ; 4.275 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.670 ; 4.670 ; 4.670 ; 4.670 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.129 ; 4.129 ; 4.129 ; 4.129 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.601 ; 5.601 ; 5.601 ; 5.601 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 4.891 ; 4.891 ; 4.891 ; 4.891 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.438 ; 4.438 ; 4.438 ; 4.438 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.433 ; 4.433 ; 4.433 ; 4.433 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 4.364 ; 4.364 ; 4.364 ; 4.364 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.018 ; 5.018 ; 5.018 ; 5.018 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.105 ; 4.105 ; 4.105 ; 4.105 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 3.996 ; 3.996 ; 3.996 ; 3.996 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.641 ; 4.641 ; 4.641 ; 4.641 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.037 ; 4.037 ; 4.037 ; 4.037 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.380 ; 4.380 ; 4.380 ; 4.380 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
+-------------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 91933    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 91933    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 186   ; 186  ;
; Unconstrained Output Port Paths ; 7172  ; 7172 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 12 15:28:57 2017
Info: Command: quartus_sta pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.419     -1987.818 clock 
Info (332146): Worst-case hold slack is 0.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.059         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1584.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.867
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.867      -836.148 clock 
Info (332146): Worst-case hold slack is 0.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.034         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1584.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 455 megabytes
    Info: Processing ended: Tue Dec 12 15:29:00 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


