{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "async_fifo": [
        "async_fifo",
        "h4Pec",
        "module",
        3
    ],
    "uart_tb": [
        "uart_tb",
        "srKcx",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}