# Microprocessador - Projeto de Arquitetura de Computadores

Este reposit√≥rio cont√©m o desenvolvimento completo de um **microprocessador em VHDL**, realizado como projeto final para a disciplina de Arquitetura de Computadores (UTFPR). O projeto evoluiu atrav√©s de diversos laborat√≥rios pr√°ticos at√© culminar na valida√ß√£o em hardware real utilizando uma FPGA.

## üéØ Objetivo do Projeto
O objetivo central √© a valida√ß√£o da arquitetura atrav√©s da implementa√ß√£o de um algoritmo para resolver um problema matem√°tico espec√≠fico: **Calcular quantos n√∫meros primos h√° em um intervalo de n√∫meros inteiros**.

A valida√ß√£o utiliza os recursos da ISA (Instruction Set Architecture) desenvolvida, aplicando la√ßos de repeti√ß√£o e saltos condicionais para processar os n√∫meros de maneira incremental.

## üèóÔ∏è Especifica√ß√µes T√©cnicas
A arquitetura do processador baseia-se nos seguintes pilares:

* **Unidade L√≥gica e Aritm√©tica (ULA):** Implementa√ß√£o combinacional com suporte a Adi√ß√£o, Subtra√ß√£o e Divis√£o.
* **L√≥gica de Primalidade:** O resto da divis√£o √© calculado via la√ßos de subtra√ß√µes sucessivas com uso de flags de compara√ß√£o ("maior que").
* **Controle de Fluxo:** Suporte a saltos condicionais e uso de registradores para sub-rotinas para otimiza√ß√£o do software.
* **Registradores de Status:**
    * **R6:** Armazena a contagem total de n√∫meros primos encontrados.
    * **R7:** Armazena o valor do √∫ltimo n√∫mero primo identificado.
      

## üìÇ Organiza√ß√£o do Reposit√≥rio
Para facilitar a navega√ß√£o, o reposit√≥rio est√° dividido da seguinte forma:

* **`/laboratorio-final`**: Cont√©m os arquivos fonte (VHDL, ROM, .qsf) do processador completo e validado.
* **`/laboratorios-preparatorios`**: Pasta contendo todos os projetos alternativos e etapas intermedi√°rias que serviram de base para o processador final. 

## üíª Implementa√ß√£o e Valida√ß√£o
O fluxo de desenvolvimento seguiu os seguintes crit√©rios:

1. **Simula√ß√£o:** Testado via arquivos `.ghw` para verificar a l√≥gica funcional (m√≠nimo de 30 n√∫meros primos identificados).
2. **Desenvolvimento de Software:** Algoritmo validado previamente no simulador MARS com instru√ß√µes similares.
3. **Hardware (FPGA):** Implementa√ß√£o na placa **DE10-Lite**, utilizando decodifica√ß√£o de 16 bits para exibir os resultados em 5 displays de 7 segmentos.
4. **Debug em Tempo Real:** O banco de registradores foi instrumentado para permitir que o usu√°rio selecione, via chaves de hardware (switches), qual registrador interno ser√° visualizado no display.

## üõ†Ô∏è Ferramentas Utilizadas
* **Linguagem:** VHDL.
* **Ambiente de S√≠ntese:** Intel Quartus Prime (Projeto exemplo para DE10-Lite).
* **Simula√ß√£o:** GHDL e GTKWave.
* **Assembly:** Defini√ß√£o customizada da ISA.

---
*Este projeto faz parte dos requisitos da disciplina ministrada pelos professores Juliano e Rafael (DAELN - UTFPR)*.
