1.1.	PrincÃ­py a zÃ¡kladnÃ© koncepcie poÄÃ­taÄovÃ½ch systÃ©mov. DefinÃ­cia ÄÃ­slicovÃ©ho poÄÃ­taÄa. Koncepcia programovÃ©ho riadenia ÄÃ­slicovÃ©ho poÄÃ­taÄa: von Neumannova architektÃºra ÄÃ­slicovÃ©ho poÄÃ­taÄa. VÃ½poÄtovÃ© modely (CF,DF,DD). Flynnova klasifikÃ¡cia (+ obr.)

ÄŒÃ­slicovÃ½ poÄÃ­taÄ (ÄŒP) je zloÅ¾itÃ½ univerzÃ¡lny ÄÃ­slicovÃ½ systÃ©m (automat) urÄenÃ½ na samoÄinnÃ© vykonÃ¡vanie postupnosti operÃ¡ciÃ­ (vÃ½poÄtov) nad Ãºdajmi zobrazenÃ½mi ÄÃ­slicovÃ½m kÃ³dom, na zÃ¡klade vopred pripravenÃ©ho a v pamÃ¤ti uloÅ¾enÃ©ho programu (algoritmu).
VN:
1.	PamÃ¤Å¥ je pouÅ¾itÃ¡ na uloÅ¾enie inÅ¡trukciÃ­ aj Ãºdajov.
2.	Riadiaca jednotka j e pouÅ¾itÃ¡ na vÃ½ber inÅ¡trukciÃ­ z pamÃ¤te.
3.	AritmetickÃ¡ jednotka je pouÅ¾itÃ¡ na vykonÃ¡vanie Å¡pecifikovanÃ½ch operÃ¡ciÃ­ nad Ãºdajmi.
4.	VstupnÃ¡ jednotka je pouÅ¾itÃ¡ na vstup Ãºdajov, vÃ½stupnÃ¡ jednotka na vÃ½stup Ãºdajov.
VÃ½poÄtovÃ© modely vo vÅ¡eobecnosti slÃºÅ¾ia pre popÃ­sanie systÃ©mu respektÃ­ve problÃ©mu. ï‚¤ SpÃ´sob akÃ½m sÃº prevÃ¡dzkovanÃ© celÃ© aplikÃ¡cie a ich Äasti. ï‚¤ SpÃ´sob akÃ½m s nimi komunikujÃº uÅ¾Ã­vatelia respektÃ­ve inÃ© aplikÃ¡cie. ï‚¤ spÃ´sob akÃ½m sa ukladajÃº, posielajÃº a vyuÅ¾Ã­vajÃº dÃ¡ta
â€¢	CF (Control Flow), pri ktorom sa riadenie vÃ½poÄtovÃ©ho procesu uskutoÄÅˆuje prostrednÃ­ctvom interpretÃ¡cie sÃ©riovÃ©ho prÃºdu inÅ¡trukciÃ­ programu. 
â€¢	DF (Data Flow), pri ktorom sa riadenie vÃ½poÄtovÃ©ho procesu uskutoÄÅˆuje prostrednÃ­ctvom prÃºdu operandov (Ãºdajov), definujÃºcich pripravenosÅ¥ inÅ¡trukciÃ­ na vykonanie. 
â€¢	DD (Demand Driven), pri ktorom sa riadenie vÃ½poÄtovÃ©ho procesu uskutoÄÅˆuje na zÃ¡klade poÅ¾iadaviek inÅ¡trukciÃ­ programu na vyslanie operandov. VÃ½poÄtovÃ© modely zaloÅ¾enÃ© na bÃ¡ze organizÃ¡cie vÃ½poÄtu typu DD sa nazÃ½vajÃº redukÄnÃ© modely.
Flynn-ova klasifikÃ¡cia 
â€¢	SISD ï® Single Instruction Single Data:
o	 Jedna riadiaca jednotka (RJ) 
o	Jedna vykonÃ¡vacia jednotka (VJ) 
o	 ÄŒÃ­tanie/zÃ¡pis do pamÃ¤te len jednej hodnoty 
o	Von Neumann architektÃºra
â€¢	MISD ï® Multiple Instruction Single Data 
o	Jedna RJ, jedna inÅ¡trukÄnÃ¡ cache pamÃ¤Å¥ ï‚¤ Viac (identickÃ½ch) synchronizovanÃ½ch VJ ï‚¤ RovnakÃ© operÃ¡cie nad rÃ´znymi dÃ¡tami ï‚¤ â€Von Neumann front-end computer + processor arrayâ€œ ï‚¤ VektorovÃ© procesory
â€¢	 SIMD ï® Single Instruction Multiple Data 
o	RÃ´zne operÃ¡cie nad rovnakÃ½mi dÃ¡tami ï® Single data flow ï® Micro-pipeline
o	Napr. Carnagie-Mellon, systolickÃ© polia, data flow architektÃºry
â€¢	MIMD ï® Multiple Instruction Multiple Data
o	Procesory mÃ´Å¾u pracovaÅ¥ asynchrÃ³nne (na rozdiel od MISD) ï‚¤ ZdieÄ¾anÃ¡ pamÃ¤Å¥ na vÃ½menu dÃ¡t ï‚¤ Napr. multiprocessory (SM-MIMD) a multipoÄÃ­taÄe (DM-MIMD)
o	

1.2.	PrincÃ­py a zÃ¡kladnÃ© koncepcie poÄÃ­taÄovÃ½ch systÃ©mov. DefinÃ­cia ÄÃ­slicovÃ©ho poÄÃ­taÄa. KlasifikÃ¡cia ÄÃ­slicovÃ½ch poÄÃ­taÄov (vÅ¡eobecne). Kuck-ova klasifikÃ¡cia. Shore-ova klasifikÃ¡cia (+ obr.). Fengova klasifikÃ¡cia.  Erlangenova klasifikÃ¡cia (+obr.).
ÄŒÃ­slicovÃ½ poÄÃ­taÄ (ÄŒP) je zloÅ¾itÃ½ univerzÃ¡lny ÄÃ­slicovÃ½ systÃ©m (automat) urÄenÃ½ na samoÄinnÃ© vykonÃ¡vanie postupnosti operÃ¡ciÃ­ (vÃ½poÄtov) nad Ãºdajmi zobrazenÃ½mi ÄÃ­slicovÃ½m kÃ³dom, na zÃ¡klade vopred pripravenÃ©ho a v pamÃ¤ti uloÅ¾enÃ©ho programu (algoritmu).
KlasifikÃ¡cia ÄÃ­slicovÃ½ch poÄÃ­taÄov 
â€¢	Flynnova klasifikÃ¡cia (1966) 
â€¢	PouÅ¾Ã­vateÄ¾sko-aplikaÄnÃ¡ klasifikÃ¡cia 
â€¢	 KlasifikÃ¡cia podÄ¾a pouÅ¾itÃ©ho vÃ½poÄtovÃ©ho modelu ï® ProgramovÃ© riadenie (CF â€“ control flow) ï® Riadenie tokom dÃ¡t (DF â€“ data flow) ï® PodÄ¾a poÅ¾iadavky (DD â€“ data demand)
Kuck-ova klasifikÃ¡cia 
â€¢	SISSES ï® Single Instruction Scalar, Single Execution Scalar 
â€¢	SISSEA ï® Single Instruction Scalar, Single Execution Array
â€¢	 SIASEA ï® Single Instruction Array, Single Execution Array 
â€¢	MISMES ï® Multiple Instruction Scalar, Multiple Execution Scalar 
â€¢	MISMEA ï® Multiple Instruction Scalar, Multiple Execution Array
Fengova klasifikÃ¡cia 
â€¢	SystÃ©my popisuje pomocou dvojice ÄÃ­sel. PrvÃ© ÄÃ­slo reprezentuje veÄ¾kosÅ¥ slova a druhÃ© poÄet slov, ktorÃ© je moÅ¾nÃ© spracovaÅ¥ v jednom Äase. 
â€¢	 WSBS â€“ word-serial, bit-serial ( bit-serial ) ï‚¤ WSBP â€“ word-serial, bit-parallel (word-slice ) ï‚¤ WPBS â€“ word-parallel, bit-serial ( bit-slice ) ï‚¤ WPBP â€“ word-parallel, bit-parallel ( fully paralel )
 Erlangen-ova klasifikÃ¡cia SystÃ©m je popÃ­sanÃ½ trojicou ( k*kâ€™, d*dâ€™, w*wâ€™ ) kde k â€“ poÄet riadiacich jednotiek d â€“ poÄet vÃ½poÄtovÃ½ch jednotiek na jednu riadiacu jednotku w â€“ veÄ¾kosÅ¥ jednÃ©ho dÃ¡tovÃ©ho slova kâ€™ - poÄet Å¡pecializovanÃ½ch riadiacich jednotiek dâ€™ - poÄet Å¡pecializovanÃ½ch vÃ½poÄtovÃ½ch jednotiek wâ€™ - poÄet zreÅ¥azenÃ½ch stupÅˆov























2.1 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. NÃ¡vrh PS a jeho komponentov. Å pecifikÃ¡cia ISA. Å pecifikÃ¡cia IA. Å pecifikÃ¡cia fyzickej realizÃ¡cie. DefinÃ­cia ÄÃ­slicovÃ©ho systÃ©mu na abstraktnej Ãºrovni. DekompozÃ­cia ÄŒS na operaÄnÃº a riadiacu ÄasÅ¥ (+obr.). PrÃ­klad zobrazenia IA na systÃ©movej Ãºrovni (+obr.). PrÃ­klad zobrazenia IA na Ãºrovni prenosov medzi registrami (+obr.). 
NÃ¡vrh PS a jeho komponentov 
â€¢	SystÃ©movÃ¡ ÃºroveÅˆ (SÃš) 
â€¢	 ÃšroveÅˆ prenosov informÃ¡ciÃ­ medzi registrami (PÃš) 
â€¢	 ÃšroveÅˆ logickÃ½ch obvodov (LÃš) 
â€¢	 ÃšroveÅˆ technologickej realizÃ¡cie (TÃš)
Å pecifikÃ¡cia inÅ¡trukÄno orientovanej architektÃºry (oblasÅ¥ sprÃ¡vania sa) 
â€¢	SÃš: inÅ¡trukcie, Ãºdaje, programy, algoritmy, operaÄnÃ½ systÃ©m, jazyky HLL,  PÃš: operÃ¡cie, ÃºdajovÃ© typy, aplikaÄnÃ© programy, pouÅ¾Ã­vateÄ¾skÃ© programy,  LÃš: boolovskÃ© vÃ½razy, koneÄnÃ© automaty,  TÃš: funkcie spojitÃ½ch obvodov, prenosovÃ© funkcie
Å pecifikÃ¡cia implementaÄne orientovanej architektÃºry (oblasÅ¥ Å¡truktÃºry) 
â€¢	SÃš: procesory, pamÃ¤te, V/V jednotky, zbernice, PÃš: operaÄnÃ©, komunikaÄnÃ© a riadiace funkÄnÃ© jednotky, zbernice, funkÄnÃ© moduly, LÃš: sekvenÄnÃ© a kombinaÄnÃ© logickÃ© obvody (Äleny), TÃš: tranzistory, rezistory, prepojenia, kontakty
Å pecifikÃ¡cia fyzickej realizÃ¡cie (oblasÅ¥ realizÃ¡cie, konÅ¡trukcie, vÃ½roby) 
â€¢	SÃš: fyzickÃ© rozÄlenenie systÃ©mu na makromoduly, plÃ¡novanie technologicky odliÅ¡nÃ½ch modulov, PÃš: plÃ¡novanie rozdelenia plochy Äipu pre jednotlivÃ© moduly,  LÃš: bunky a plÃ¡ny ich umiestnenia v moduloch,  TÃš: rozmiestnenie a prepojenie prvkov v Äipe, nÃ¡vrh masiek (geometria Äipu, technolÃ³gia vÃ½roby Äipu), konÅ¡trukÄnÃ¡ ÃºroveÅˆ: zdroje, mechanickÃ© Äasti, kabelÃ¡Å¾, dizajn
 ÄŒÃ­slicovÃ½ (digitÃ¡lny) systÃ©m na abstraktnej Ãºrovni 
â€¢	definovanÃ½ sedmicou ÄŒS = (U, V, P, F, G, f, g) kde
o	 U, V, F, G sÃº premennÃ© definovanÃ© vo vonkajÅ¡Ã­ch kanÃ¡loch ÄŒS, urÄenÃ½ch na jeho styk s okolÃ­m, ktorÃ© mÃ´Å¾u byÅ¥: ÃºdajovÃ© (zobrazujÃº spracÃºvanÃ© informÃ¡cie),  komunikaÄnÃ© (zobrazujÃº informÃ¡cie o spracÃºvanÃ½ch Ãºdajoch), prezentovanÃ© ako riadiace, informaÄnÃ© a stavovÃ© premennÃ©,
o	 P â€“ premennÃ¡, vyjadrujÃºca stav ÄŒS,
o	 f, g â€“ funkÄnÃ© vzÅ¥ahy, ktorÃ© vyjadrujÃº reakciu ÄŒS na podnety definovanÃ© hodnotami nasledujÃºcich premennÃ½ch, pÃ´sobiacich v prÃ­sluÅ¡nÃ½ch kanÃ¡loch: 
o	V = f( U, F), G = g(P)









2.2 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. Boolova algebra, elementÃ¡rne a odvodenÃ© logickÃ© funkcie. SymbolickÃ© oznaÄenie logickÃ½ch Älenov a ich pravdivostnÃ¡ tabuÄ¾ka. KlasifikÃ¡cia zÃ¡kladnÃ½ch stavebnÃ½ch prvkov ÄŒS (charakteristika). 
ElementÃ¡rne logickÃ© funkcie  LogickÃ½ sÃºÄin - AND  LogickÃ½ sÃºÄet - OR  NegÃ¡cia - NOT â€¢ OdvodenÃ© (vektorovÃ©) logickÃ© funkcie NegÃ¡cia logickÃ©ho sÃºÄinu - NAND NegÃ¡cia logickÃ©ho sÃºÄtu â€“ NOR  NerovnosÅ¥ - XOR  RovnosÅ¥ â€“ NXOR











KlasifikÃ¡cia zÃ¡kladnÃ½ch prvkov 
â€¢	Obvody na riadenie prenosu Ãºdajov a vnÃºtornÃ½ch komunikÃ¡ciÃ­ 
o	Hradlovacie obvody a budiÄe, PrevodnÃ­ky kÃ³dov, KÃ³dery a dekÃ³dery, Multiplexory a demultiplexory.
â€¢	 Obvody na realizÃ¡ciu predikÃ¡tov
o	Pre riadenie Ä¾ubovolnÃ©ho procesu v ÄŒP je potrebnÃ© priebeÅ¾ne zÃ­skavaÅ¥ rad informÃ¡ciÃ­ o stave, priebehu, korektnosti, poÅ¾iadavkÃ¡ch a vÃ½sledkoch kontroly vykonÃ¡vania tohto procesu. ï‚¤ Tieto informÃ¡cie sÃº spravidla definovanÃ© ako predikÃ¡ty nad obsahmi prvkov a komponentov (funkÄnÃ© jednotky, registre, zbernice a pod.) ÄŒP. ï‚¤ NosiÄom informÃ¡ciÃ­ je v tomto prÃ­pade stavovo-informaÄnÃ¡ premennÃ¡ ğ¿, ktorÃ¡ nadobÃºda jedniÄkovÃº hodnotu v prÃ­pade, ak predikÃ¡t (naprÃ­klad, vÃ½rok nad obsahom registra) je splnenÃ½ a nulovÃº hodnotu, ak splnenÃ½ nie je.
â€¢	 Obvody na realizÃ¡ciu operÃ¡ciÃ­ (vÃ½poÄtov) 
o	SÄÃ­taÄky a akumulÃ¡tory, ï‚¤ Inkrementory a poÄÃ­tadlÃ¡, ï‚¤ PosÃºvacie obvody, ï‚¤ Obvody logickÃ½ch a Å¡peciÃ¡lnych operÃ¡ciÃ­ (napr. invertor priameho kÃ³du).
â€¢	 Obvody na pamÃ¤tanie Ãºdajov
o	sÃº urÄenÃ© na ukladanie (pamÃ¤tanie) Ãºdajov v tvare jedno a viacbitovÃ½ch slov ï® preklÃ¡pacie obvody, ï® registre, ï® pamÃ¤te

â€ƒ

2.3 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. Hradlovacie obvody a budiÄe.  PrevodnÃ­ky kÃ³dov. KodÃ©ry a dekodÃ©ry. Multiplexor. Demultiplexor. 
â€¢	Hradlovacie obvody a budiÄe  Hradlo je zÃ¡kladnÃ½ logickÃ½ Älen mikroarchitektÃºry ÄŒP, ktorÃ©ho priechodnosÅ¥ medzi vstupnÃ½m (ğ‘‹) a vÃ½stupnÃ½m (ğ‘Œ) kanÃ¡lom oznaÄenÃ½m rovnakopomenovanou vstupnou a vÃ½stupnou premennou ğ‘‹ a ğ‘Œ je definovanÃ¡ vzÅ¥ahom: 



kde ğ‘‹ â€“ je vstupnÃ¡ premennÃ¡ v kanÃ¡le ğ‘‹, ğ‘Œ â€“ vÃ½stupnÃ¡ premennÃ¡ v kanÃ¡le ğ‘Œ, ğ‘… â€“ riadiaci signÃ¡l
â€¢	VÃ½znamnou aplikÃ¡ciou hradla pri riadenÃ­ komunikaÄnÃ½ch operÃ¡ciÃ­ je riadenie prenosu Ãºdajov z viacerÃ½ch zdrojov do jednÃ©ho cieÄ¾ovÃ©ho zdroja, ktorÃ½m je zbernica. 
â€¢	V sÃºÄasnostÃ­ sa pri obvodovom rieÅ¡enÃ­ pouÅ¾Ã­vajÃº trojstavovÃ© hradlÃ¡, ktorÃ© poskytujÃº ÃºspornejÅ¡ie rieÅ¡enie v porovnanÃ­ s klasickÃ½mi hradlami a vyÅ¡Å¡ie spÃ­nacie rÃ½chlosti v porovnanÃ­ s hradlami s otvorenÃ½m kolektorom. 
â€¢	Ak trojstavovÃ© hradlÃ¡ nie sÃº sÃºÄasÅ¥ou prÃ­sluÅ¡nÃ½ch vÃ½stupnÃ½ch zdrojov informÃ¡ciÃ­ pripÃ¡janÃ½ch ku zbernici, ale tvoria samostatnÃ© prvky, nazÃ½vajÃº sa budiÄe. Obvody, ktorÃ© sÃº urÄenÃ© na obojsmernÃº komunikÃ¡ciu so zbernicou sa nazÃ½vajÃº budiÄe/prijÃ­maÄe 
â€¢ PrevodnÃ­ky kÃ³dov, 
FunkÄnÃ¡ schÃ©ma prevodnÃ­ka Ä¾ubovoÄ¾nÃ©ho typu predstavuje kombinaÄnÃ½ obvod, ktorÃ½ sa v ÄŒS aktivuje spravidla vÃ½berovÃ½m signÃ¡lom CS pÃ´sobiacim na riadiacom vstupe prevodnÃ­ka.
â€¢	KÃ³dery a dekÃ³dery, 
o	 DekodÃ©r s ğ‘› vstupnÃ½mi a ğ‘š vÃ½stupnÃ½mi premennÃ½mi (ğ·ğ¾ (ğ‘› Ã— ğ‘š)) definovanÃ½ vyÅ¡Å¡ie uvedenÃ½mi vzÅ¥ahmi sa nazÃ½va ÃºplnÃ½ dekodÃ©r. 
o	DekodÃ©r, v ktorom medzi poÄtom ğ‘› vstupnÃ½ch a ğ‘š vÃ½stupnÃ½ch premennÃ½ch platÃ­ ğ‘š < 2 ğ‘› â€“ 1, sa oznaÄuje ako dekodÃ©r neÃºplnÃ½.
â€¢	Multiplexor (MX) 
o	Je to kombinaÄnÃ½ logickÃ½ obvod, ktorÃ½ pracuje ako riadenÃ½ elektronickÃ½ prepÃ­naÄ. PodÄ¾a kombinÃ¡cie bitov na adresovÃ½ch vstupoch (na obr. sÃº to vstupy ğ¶1 a ğ¶2) prepÃ­na jeden z ğ‘ ÃºdajovÃ½ch vstupov (na obr. sÃº to vstupy ğ‘†1 aÅ¾ ğ‘†4 na jeden ÃºdajovÃ½ vÃ½stup (ğ·).




â€¢	 Demultiplexor (DX) 
o	Je opakom multiplexoru. MÃ¡ jeden vstupnÃ½ kanÃ¡l a niekoÄ¾ko vÃ½stupnÃ½ch kanÃ¡lov. Podobne, ako v prÃ­pade MX, sa distribÃºcia jednobitovÃ©ho vstupnÃ©ho slova ğ‘‹ na jeden z jeho vÃ½stupnÃ½ch kanÃ¡lov uskutoÄÅˆuje prostrednÃ­ctvom riadiacich vstupov ğ¶1, ğ¶2, ..., ğ¶ğ‘Ÿ , kde ğ‘Ÿ = log2 n



3.1 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. PreklÃ¡pacie obvody: typy, charakteristika. AsynchrÃ³nne preklÃ¡pacie obvody : RS (+zapojenie na bÃ¡ze NOR aj NAND + pravd. tabuÄ¾ka), T (+pravd. tabuÄ¾ka). SynchrÃ³nny preklÃ¡pacÃ­ obvody D (+pravd. tabuÄ¾ka). 
PreklÃ¡pacie obvody (PO) 
o	sÃº urÄenÃ© na pamÃ¤tanie jednobitovÃ½ch slov ï‚¤ jeden alebo viac vstupov I1 , I2 , ..., In (vstupnÃ© kanÃ¡ly) ï‚¤ dva navzÃ¡jom komplementÃ¡rne vÃ½stupy Q a Q (vÃ½stupnÃ© kanÃ¡ly). ï‚¤ pamÃ¤Å¥ovÃ© sprÃ¡vanie rÃ´znych typov PO je interpretovanÃ© spravidla MooreovÃ½m automatom. ï‚¤ astabilnÃ©, monostabilnÃ©, bistabilnÃ© ï‚¤ synchrÃ³nne vs. AsynchrÃ³nne
AsynchrÃ³nne preklÃ¡pacie obvody 
o	NajjednoduchÅ¡ie sekvenÄnÃ© sÃºÄiasty ï‚¤ ReagujÃº na zmenu vstupnÃ½ch signÃ¡lov okamÅ¾ite ï‚¤ PreklÃ¡pacÃ­ obvod vznikne spojenÃ­m dvoch negujÃºcich log. Älenov do okruhu. Takto je vytvorenÃ¡ spÃ¤tnovÃ¤zobnÃ¡ sluÄka s celkovÃ½m fÃ¡zovÃ½m posunom 360Â° , t.j. ide o kladnÃº spÃ¤tnÃº vÃ¤zbu
.











 













3.2 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. ZÃ¡kladnÃ© vlastnosti hranou riadenÃ©ho PO. Nulovanie a nastavenie PO. Blokovanie preklÃ¡pacieho obvodu. SynchrÃ³nny preklÃ¡pacÃ­ obvody T a JK (+pravd. tabuÄ¾ky). Registre: charakteristika a zÃ¡kladnÃ© operÃ¡cie. PamÃ¤te, funkcia pamÃ¤te v riadiacej Äasti ÄŒS. 
ZÃ¡kladnÃ© vlastnosti hranou riadenÃ©ho PO 
o	RozhodujÃºci je stav na vstupoch v tesnom okolÃ­ nÃ¡beÅ¾nej hrany hodinovÃ©ho impulzu. ï® V inÃ½ch okamÅ¾ikoch sÃº zmeny na vstupoch bezvÃ½znamnÃ©. ï® NevhodnÃ© Äasovanie hodinovÃ½ch impulzov a vstupnÃ½ch signÃ¡lov mÃ´Å¾e vyvolaÅ¥ metastabilnÃ½ stav. ï® MetastabilnÃ½ stav mÃ¡ za nÃ¡sledok nespoÄ¾ahlivÃº funkciu preklÃ¡pacieho obvodu. PO sa mÃ´Å¾e rozkmitaÅ¥, alebo sa mÃ´Å¾e preklopiÅ¥ do nesprÃ¡vneho stavu, alebo sa mÃ´Å¾e preklopiÅ¥ do sprÃ¡vneho stavu s veÄ¾kÃ½m oneskorenÃ­m. Dobu oneskorenia nie je moÅ¾nÃ© predvÃ­daÅ¥.
Nulovanie a nastavenie PO 
o	NiektorÃ© PO D, T a JK majÃº okrem vstupov CLK, D, T, J a K aj asynchrÃ³nne vstupy nulovania a nastavenia vÃ½stupu. ï‚¤ SÃº ÃºÄinnÃ© vÅ¾dy bez ohÄ¾adu na ostatnÃ© vstupy. ï‚¤ Vstup nulovania, ktorÃ½m je vynÃºtenÃ½ stav ğ‘„ = 0, je oznaÄovanÃ½ ako ğ‘… (reset) alebo ğ¶ğ¿ğ¾ (clear) aktÃ­vny v stave 0. ï‚¤ Vstup nastavenia, ktorÃ½m je vynÃºtenÃ½ stav Q = 1, je oznaÄovanÃ½ ako ğ‘† (set) alebo ğ‘ƒğ‘…ğ¸ (preset) aktÃ­vny v stave 0. ï‚¤ SÃºÄasnÃ© vyvolanie nulovania a nastavenia mÃ´Å¾e viesÅ¥ na nedefinovanÃ½ stav PO.
Blokovanie preklÃ¡pacieho obvodu
o	Pre spoÄ¾ahlivÃº ÄinnosÅ¥ PO je bezpodmieneÄne nutnÃ© dodrÅ¾aÅ¥ podmienky sprÃ¡vneho Äasovania vstupnÃ½ch signÃ¡lov vzhÄ¾adom na hodinovÃ© impulzy. ï‚¤ ÄŒasto je potrebnÃ© hodinovÃ© impulzy prepÃºÅ¡Å¥aÅ¥ alebo blokovaÅ¥. ï‚¤ SynchrÃ³nny spÃ­naÄ impulzov
Registre 
o	je usporiadanÃ½ sÃºbor preklÃ¡pacÃ­ch obvodov (PO) ï‚¤ je urÄenÃ½ na zÃ¡pis a pamÃ¤tanie slov binÃ¡rnych informÃ¡ciÃ­ ï‚¤ pamÃ¤Å¥ovÃ½ register vs. registrov vÅ¡eobecnÃ©ho pouÅ¾itia
PamÃ¤te 
o	na zapamÃ¤tanie polÃ­ binÃ¡rnych reÅ¥azcov 
o	 funkcia pamÃ¤te v riadiacej Äasti ÄŒS ï® statickÃ¡ pamÃ¤Å¥ typu ROM (Read Only Memory) ï® jednorÃ¡zovo programovateÄ¾nÃ¡ pamÃ¤Å¥ typu PROM (Programmable ROM), ï® preprogramovateÄ¾nÃ¡ pamÃ¤Å¥ typu EPROM (Erasable PROM), ï® RWM (Read Write Memory)








3.3 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov. Obvody na generovanie predikÃ¡tov: komparÃ¡tor, generÃ¡tor parity, generÃ¡tor priority. 
Obvody na generovanie predikÃ¡tov 
o	Pre riadenie Ä¾ubovolnÃ©ho procesu v ÄŒP je potrebnÃ© priebeÅ¾ne zÃ­skavaÅ¥ rad informÃ¡ciÃ­ o stave, priebehu, korektnosti, poÅ¾iadavkÃ¡ch a vÃ½sledkoch kontroly vykonÃ¡vania tohto procesu. ï‚¤ Tieto informÃ¡cie sÃº spravidla definovanÃ© ako predikÃ¡ty nad obsahmi prvkov a komponentov (funkÄnÃ© jednotky, registre, zbernice a pod.) ÄŒP. ï‚¤ NosiÄom informÃ¡ciÃ­ je v tomto prÃ­pade stavovo-informaÄnÃ¡ premennÃ¡ ğ¿, ktorÃ¡ nadobÃºda jedniÄkovÃº hodnotu v prÃ­pade, ak predikÃ¡t (naprÃ­klad, vÃ½rok nad obsahom registra) je splnenÃ½ a nulovÃº hodnotu, ak splnenÃ½ nie je.
KomparÃ¡tor  
o	je funkÄnÃ½ prvok ÄŒP urÄenÃ½ na vyhodnocovanie relÃ¡ciÃ­ â€ = , â‰ , , â‰¤ , â‰¥â€œ medzi dvoma hodnotami binÃ¡rnych slov ğ‘‹ = ğ‘¥ğ‘›ğ‘¥ğ‘›âˆ’1 â€¦ ğ‘¥1ğ‘¥0 a ğ‘Œ = ğ‘¦ğ‘›ğ‘¦ğ‘›âˆ’1 â€¦ ğ‘¦1ğ‘¦0.
GenerÃ¡tor parity 
o	je funkÄnÃ½ prvok komunikaÄnÃ½ch obvodov ÄŒP urÄenÃ½ na zabezpeÄenie korektnÃ©ho prenosu informÃ¡cii po prenosovej ceste, resp. na indikÃ¡ciu nekorektnÃ©ho prenosu. ï‚¤ ObvodovÃ© rieÅ¡enie GP je zaloÅ¾enÃ© na kontrole pÃ¡rneho alebo nepÃ¡rneho poÄtu jedniÄiek v binÃ¡rnom zobrazenÃ­ slova prenÃ¡Å¡anÃ©ho medzi jeho vysielaÄom a prijÃ­maÄom. ï‚¤ Na zÃ¡klade uvedenÃ©ho generÃ¡tor parity generuje predikÃ¡t â€danÃ© n-bitovÃ© slovo obsahuje pÃ¡rny, resp. nepÃ¡rny poÄet jedniÄiekâ€œ.
GenerÃ¡tor priority 
o	GenerÃ¡tor priority je obvod na urÄenie priority signÃ¡lov reprezentovanÃ½ch hodnotami binÃ¡rnych premennÃ½ch danÃ©ho slova podÄ¾a vopred zadanÃ½ch kritÃ©riÃ­. NaprÃ­klad, umoÅ¾Åˆuje v danom slove identifikovaÅ¥ rÃ¡d s najvyÅ¡Å¡ou prioritou.
â€ƒ

3.4 StavebnÃ© prvky ÄÃ­slicovÃ½ch poÄÃ­taÄov - FPGA. ÄŒo je FPGA. Funkcia a Å¡truktÃºra FPGA. Jazyky HDL. Vznik konfigurÃ¡cie FPGA z HDL opisu. 
ÄŒo je FPGA? Field Programmable Gate Array. ProgramovateÄ¾nÃ© hradlovÃ© pole umoÅ¾Åˆuje vytvoriÅ¥ â€Ä¾ubovoÄ¾nÃ½â€œ digitÃ¡lny obvod. SÃ¡m o sebe nedokÃ¡Å¾e vykonÃ¡vaÅ¥ Å¾iadnu funkciu na rozdiel od mikrokontrolÃ©ra, ktorÃ½ disponuje rÃ´znymi integrovanÃ½mi modulmi
Funkciu definuje â€programovateÄ¾nÃ¡ logikaâ€œ ïµ SÃº vÃ¤ÄÅ¡inou volatilnÃ© zariadenia ïµ FLASH pamÃ¤Å¥ ïµ po pripojenÃ­ na zdroj stiahne sa konfigurÃ¡cia do FPGA ïµFPGA nie je okamÅ¾ite po zapnutÃ­ funkÄnÃ© a trvÃ¡ niekoÄ¾ko ms (~10-100) kÃ½m â€nabehneâ€œ
Å truktÃºra
o	FPGA disponujÃº vysokÃ½m poÄtom vÃ½vodov (~100-1000), preto sÃº beÅ¾ne FPGA najÄastejÅ¡ie v BGA (Ball grid array) pÃºzdrach, Äo prÃ¡ve zniÅ¾uje moÅ¾nosti amatÃ©rskeho pouÅ¾itia
o	ZÃ¡kladnÃ¡ Å¡truktÃºra LogickÃ© bloky (Logical Block) ïµ ProgramovateÄ¾nÃ¡ prepojovacia matica (Switch Matrix, Switch Boxes) ïµ ProgramovateÄ¾nÃ© I/O (Input Output Block)
HDL (Hardware Description Language) ïµNa rozdiel od konvenÄnÃ½ch jazykov sa tu kÃ³d nevykonÃ¡va (vÃ½nimkou je simulÃ¡cia), ale je z neho odvodenÃ¡ konfigurÃ¡cia FPGA. ïµÄalÅ¡Ã­m rozdielom je masÃ­vne paralelnÃ½ priebeh. K tomuto ÃºÄelu sa vyuÅ¾Ã­va konceptu tzv. procesova signÃ¡lov	
HDL â€“ Low level
o	VHDL - EurÃ³pa 
o	Verilog â€“ USA 
o	 SystemVerilog
HDL â€“ High level 
o	SystemC (C++) 
o	 Catapult C (ANSI C, C++) 
o	 Vivado HDL (ANSI C, C++) 
o	 Visual HDL (C++) 
o	 MyHDL (Python)
Vznik konfigurÃ¡cie FPGA z HDL opisu
o	KROK 1 : SyntÃ©za: TÃ¡to ÄasÅ¥ analyzuje HDL opis a hÄ¾adÃ¡ zodpovedajÃºce hardvÃ©rovÃ© Å¡truktÃºry v podobe kombinaÄnÃ½ch a sekvenÄnÃ½ch logickÃ½ch obvodov.
o	KROK 2 : Mapovanie na cieÄ¾ovÃº technolÃ³giu  Na zÃ¡klade vybranÃ©ho typu FPGA â€mapperâ€œ sa snaÅ¾Ã­ nÃ¡jsÅ¥ najÃºspornejÅ¡ie/najrÃ½chlejÅ¡ie ekvivalenty v syntÃ©ze nÃ¡jdenÃ½ch komponentov. ïµ ZisÅ¥uje sa, Äi je nÃ¡vrh realizovateÄ¾nÃ½ na zvolenom FPGA (poÄet dostupnÃ½ch komponentov, ÄasovÃ© charakteristiky)
o	KROK 3 : Rozmiestnenie a prepojenie  HÄ¾adÃ¡ sa vhodnÃ© usporiadanie a prepojenie jednotlivÃ½ch komponentov FPGA v prepojovacej matici. ïµ RieÅ¡i sa hlavne Äasovanie tzv. static timing analysis, ktorÃ¡ urÄÃ­ Äi nÃ¡vrh bude fungovaÅ¥ na zvolenej frekvencii (a inÃ½ch ÄasovacÃ­ch obmedzeniach napr. hold/setup time).
â€ƒ
4.1 PoÄÃ­taÄovÃ¡ aritmetika a algoritmy. ReprezentÃ¡cie Ãºdajov. ZÃ¡kladnÃ© pojmy. Priamy, inverznÃ½, doplnkovÃ½ kÃ³d. KÃ³d s posunutou nulou. VeÄ¾kÃ½ a malÃ½ endiÃ¡n. SprÃ­stupÅˆovanie slov v pamÃ¤ti. 
ReprezentÃ¡cia Ãºdajov 
o	Znaky ï‚¤ CelÃ© ÄÃ­sla ï‚¤ BinarizovanÃ© dekadickÃ© ÄÃ­sla (Binary Coded Digit - BCD) ï‚¤ ÄŒÃ­sla v pohyblivej rÃ¡dovej Äiarke 
ZÃ¡kladnÃ© pojmy 
o	Ä½ubovoÄ¾nÃº diskrÃ©tnu informÃ¡ciu v ÄÃ­slicovom poÄÃ­taÄi zobrazujeme prostrednÃ­ctvom sÃºstavy symbolov, ktorÃ½m mÃ´Å¾eme priradiÅ¥ rÃ´zne ÄÃ­selnÃ© hodnoty. ï‚¤ ReprezentÃ¡cia ÄÃ­selnÃ½ch hodnÃ´t vopred definovanou sÃºstavou ÄÃ­slic sa nazÃ½va ÄÃ­selnÃ¡ sÃºstava(PoziÄnÃ© ï‚¤ NepoziÄnÃ© ï‚¤ SymetrickÃ© ï‚¤ NesymetrickÃ©)
SprÃ­stupÅˆovanie slov 
o	ZarovnanÃ© sprÃ­stupÅˆovanie bajtov ï® JednoduchosÅ¥ nÃ¡vrhu HW ï® JednoduchÃ© sprÃ­stupÅˆovanie ï® VyuÅ¾itie v RISC ï‚¤ NezarovnanÃ½ vÃ½ber bajtov ï® ZloÅ¾itÃ½ nÃ¡vrh HW ï® ZloÅ¾itÃ© sprÃ­stupÅˆovanie ï® VyuÅ¾itie v CISC
























4.2 PoÄÃ­taÄovÃ¡ aritmetika a algoritmy. ReprezentÃ¡cie Ãºdajov. OperÃ¡cie s celÃ½mi ÄÃ­slami bez znamienka: nÃ¡sobenie a delenie (algoritmy + prÃ­klady). 
ReprezentÃ¡cia Ãºdajov 
o	Znaky ï‚¤ CelÃ© ÄÃ­sla ï‚¤ BinarizovanÃ© dekadickÃ© ÄÃ­sla (Binary Coded Digit - BCD) ï‚¤ ÄŒÃ­sla v pohyblivej rÃ¡dovej Äiarke 

























4.3 PoÄÃ­taÄovÃ¡ aritmetika a algoritmy. ReprezentÃ¡cie Ãºdajov. OperÃ¡cie s celÃ½mi ÄÃ­slami bez znamienka: sÄÃ­tanie a odÄÃ­tanie v PK a DK (algoritmy), Boothov algoritmus nÃ¡sobenia (algoritmus + prÃ­klad). 
ReprezentÃ¡cia Ãºdajov 
o	Znaky ï‚¤ CelÃ© ÄÃ­sla ï‚¤ BinarizovanÃ© dekadickÃ© ÄÃ­sla (Binary Coded Digit - BCD) ï‚¤ ÄŒÃ­sla v pohyblivej rÃ¡dovej Äiarke 































4.4 PoÄÃ­taÄovÃ¡ aritmetika a algoritmy. PohyblivÃ¡ rÃ¡dovÃ¡ Äiarka, IEEE-754. NÃ¡sobenie v PHRÄ† (algoritmus + prÃ­klad). ÄŒasovÃ© charakteristika algoritmov. 
ÄŒasovÃ© charakteristiky algoritmov 
 ÄŒas vykonania operÃ¡cie zÃ¡visÃ­ od operaÄnej rÃ½chlosti procesora 
ÄŒas potrebnÃ½ na vykonanie danÃ©ho algoritmu sa urÄÃ­ z jeho ÄasovÃ©ho diagramu, v ktorom: 
OperaÄnÃ½m a rozhodovacÃ­m vrcholom sÃº postupne priradenÃ© vrcholy grafu s poradovÃ½mi ÄÃ­slami 0, 1, 2, . . . , 
HranÃ¡m (i, j) sÃº priradenÃ© pravdepodobnosti p prechodu z jednÃ©ho vrcholu do druhÃ©ho, priÄom platÃ­: 
 
kde Di je mnoÅ¾ina vÅ¡etkÃ½ch hrÃ¡n vychÃ¡dzajÃºcich z vrcholu (i).
















5.1. InÅ¡trukÄne orientovanÃ¡ architektÃºra. InÅ¡trukÄno-orientovanÃ© architektÃºry CISC, RISC (+obrÃ¡zky CISC a RISC). InÅ¡trukcie a ich funkcie. SÃºbor inÅ¡trukciÃ­. FormÃ¡t inÅ¡trukciÃ­. Adresovacie mÃ³dy. 
CISC (Complex Instruction Set Computer) 
o	veÄ¾kÃ½ poÄet zloÅ¾itÃ½ch inÅ¡trukciÃ­, ï® veÄ¾kÃ½ poÄet formÃ¡tov inÅ¡trukciÃ­ a adresovacÃ­ch mÃ³dov, ï® Å¡peciÃ¡lne inÅ¡trukcie.
RISC (Reduced Instruction Set Computer) 
o	malÃ½ poÄet jednoduchÃ½ch inÅ¡trukciÃ­, ï® jednoduchÃ½ formÃ¡t inÅ¡trukciÃ­, ï® malÃ½ poÄet adresovacÃ­ch mÃ³dov, ï® LOAD/STORE.
      InÅ¡trukcie a ich funkcia 
o	sÃºbor inÅ¡trukciÃ­,  formÃ¡t inÅ¡trukcie,  vnÃºtornÃ© registre,  adresovacie mÃ³dy,  riadenie inÅ¡trukÄnÃ©ho toku.
SÃºbor inÅ¡trukciÃ­ â€“ kÄ¾ÃºÄovÃ½ komponent ISA 
o	prenos (â€movâ€œ), logickÃ© operÃ¡cie (â€andâ€œ) ,PRÄŒ aritmetika (â€addâ€œ), PHRÄŒ aritmetika (â€fmulâ€œ), BitovÃ© manipulÃ¡cie (â€testâ€œ), multimediÃ¡lne inÅ¡trukcie (â€paddâ€œ), riadenie prenosu (â€leaâ€œ), riadenie systÃ©mu (â€hltâ€œ), Å¡peciÃ¡lne inÅ¡trukcie (â€œrdtscâ€)
FormÃ¡t inÅ¡trukcie â€“ informÃ¡cie potrebnÃ© k vykonaniu inÅ¡trukcie
<FI>::=<KO><PKO>{<PAO>[,AO]}
o	FI â€“ formÃ¡t inÅ¡trukcie KO â€“ kÃ³d operÃ¡cie PKO â€“ prÃ­znak kÃ³du operÃ¡cie PAO â€“ prÃ­znak adresy operandov AO â€“ adresa operandov

o	VÃ¤ÄÅ¡ina RISC ISA pouÅ¾Ã­vajÃº 3-adresovÃ½ FI , v ktorom vÅ¡etky inÅ¡trukcie majÃº jednotnÃº dÄºÅ¾ku 32-bitov. ï‚¤ TÃ¡to hodnota sa posÃºva do vÃ½Å¡ky 64 -128 bitov. 
o	CISC ISA vychÃ¡dzajÃº z architektÃºr typu register-pamÃ¤Å¥ s premenlivou dÄºÅ¾kou inÅ¡trukciÃ­. 
o	PremenlivÃº dÄºÅ¾ku inÅ¡trukciÃ­ pouÅ¾Ã­vajÃº i zÃ¡sobnÃ­kovÃ© architektÃºry, ktorÃ½ch predstaviteÄ¾mi sÃº napr. procesory Java (PicoJava, MicroJava). 
o	AkumulÃ¡torovÃ© typy architektÃºr nachÃ¡dzajÃº najvÃ¤ÄÅ¡ie uplatnenie v riadiacich jednotkÃ¡ch (mikrokontroleroch) mikroriadenia v systÃ©moch diskrÃ©tnej automatiky.









5.2. VÃ½konnostnÃ© parametre ÄŒP. ZÃ¡kladnÃ© charakteristiky ÄŒP: vÃ½konnosÅ¥, systÃ©movÃ© vlastnosti. Hodnotenie vÃ½konnosti (TCPU, ACPI). Jednotky vÃ½konnosti.
ZÃ¡kladnÃ© charakteristiky ÄŒP 
o	VÃ½konnosÅ¥ ÄŒP â€“ kvantitatÃ­vne hodnotenie ï® Äas odozvy (Response Time), ï® priepustnosÅ¥ (Throughput), ï® koeficient vyÅ¥aÅ¾iteÄ¾nosti (Efficiency). 
o	SystÃ©movÃ© vlastnosti â€“ kvalitatÃ­vne hodnotenie ï® sÃºbor inÅ¡trukciÃ­, ï® kompilaÄnÃ¡ technolÃ³gia, ï® implementÃ¡cia a riadenie CPU, ï® technolÃ³gia a hierarchia pamÃ¤Å¥ovÃ©ho podsystÃ©mu. 
Hodnotenie vÃ½konnosti poÄÃ­taÄovÃ½ch architektÃºr
o	popis vÅ¡eobecnÃ½ch poznatkoch ï‚¤ metriky a pracovnÃ¡ zÃ¡Å¥aÅ¾
Jednotky vÃ½konnosti 
o	MIPS ï® 106 inÅ¡trukciÃ­ za sekundu (Milion Instruction Per Second, odvodenÃ© jednotky: GIPS) 
o	 FLOPS ï® poÄet operÃ¡ciÃ­ za sekundu vykonanÃ½ch v pohyblivej rÃ¡dovej Äiarke (odvodenÃ© jednotky: MFLOPS, GFLOPS, TFLOPS), 
o	KLIPS ï® 103 logickÃ½ch vÃ½vodov za sekundu (Logic Inference Per Second, urÄenÃ© na definovanie vÃ½konnosti poÄÃ­taÄovÃ©ho prostredia na rieÅ¡enie Ãºloh umelej inteligencie (UI), jeden vÃ½vod zahrÅˆuje pribliÅ¾ne 1000 inÅ¡trukciÃ­)
o	ÃºÄelovo vytvorenÃ© â€benchmarkyâ€œ
o	Dhrystone ï® urÄenÃ© na meranie vÃ½konnosti ÄŒP pre vykonÃ¡vanie programov, v ktorÃ½ch sa nevyskytujÃº operÃ¡cie FP, vytvorenÃ½ch na zÃ¡klade benchmarkov, ktorÃ© pouÅ¾Ã­vajÃº inÅ¡trukÄnÃ© mixy (urÄenie: systÃ©movÃ© programovanie, testovanie CPU a kompilÃ¡torov),Whestone ï® urÄenÃ© na meranie vÃ½konnosti ÄŒP pre vykonÃ¡vanie "fortranovskÃ½ch" programov s operÃ¡ciami FP, vytvorenÃ½ch na zÃ¡klade benchmarkov, ktorÃ© pouÅ¾Ã­vajÃº celoÄÃ­selnÃ© a FP operÃ¡cie, vrÃ¡tane indexovania polÃ­, volanie procedÃºr, podmienenÃ© skoky a trigonometrickÃ© a transcedentÃ¡lne funkcie.LINPACK ï® urÄenÃ© na testovanie aplikaÄnÃ½ch programov (rieÅ¡enie lineÃ¡rnych rovnÃ­c: 100 x 100, 1000 x 1000, N x N), SPEC urÄenÃ© na porovnÃ¡vanie vÃ½konnosti voÄi etalÃ³nu najmÃ¤ sÃ©rie poÄÃ­taÄov pri rieÅ¡enÃ­ vedeckÃ½ch a inÅ¾inierskych aplikÃ¡ciÃ­
























6.1. CentrÃ¡lna procesorovÃ¡ jednotka. DefinÃ­cia procesora. FunkÄnÃ© jednotky vykonÃ¡vacej Äasti + nakreslite VÄŒ z obr. 6.1. Komponenty vykonÃ¡vecaj Äasti: operaÄnÃ© jednotky, poloviÄnÃ¡ sÄÃ­taÄka (+obr.), ÃºplnÃ¡ sÄÃ­taÄka (+obr.), sÄÃ­taÄka so zrÃ½chlenÃ½m prenosom. Typy sÄÃ­taÄiek (vymenovaÅ¥, viÄ. tÃ©ma 3). Riadenie vykonÃ¡vacej Äasti..  
Procesor je multifunkÄnÃ¡ jednotka ÄÃ­slicovÃ©ho poÄÃ­taÄa (ÄŒP) alebo poÄÃ­taÄovÃ©ho systÃ©mu (PS), ktorÃ¡ riadi vykonÃ¡vanie inÅ¡trukciÃ­ programu, uloÅ¾enÃ©ho v pamÃ¤ti, v procese spracovania informÃ¡ciÃ­.

VykonÃ¡vacia ÄasÅ¥ CPU
o	je urÄenÃ¡ na vykonÃ¡vanie operÃ¡ciÃ­ definovanÃ½ch kÃ³dom operÃ¡cie inÅ¡trukcie. 
o	 PozostÃ¡va z  
o	pola vnÃºtornÃ½ch registrov, konÅ¡trukÄne rieÅ¡enÃ½ch spravidla ako zÃ¡pisnÃ­kovÃ¡ pamÃ¤Å¥, 
o	rÃ´zneho poÄtu operaÄnÃ½ch jednotiek (OJ), 
ï‚§	 aritmeticko-logickÃ¡ jednotka ALJ,sÄÃ­taÄka,  nÃ¡sobiÄka,  deliÄka a pod./posÃºvacÃ­ obvod, koprocesor(y) (napr. FPU â€“ Fixed Point Unit).
SpontÃ¡nne riadenie OJ je realizovanÃ¡ ako KLO (kombinaÄnÃ½ logickÃ½ obvod) ï® OJ nepotrebuje osobitnÃ© riadenie ï® VÃ½poÄet je zÃ¡vislÃ½ na rÃ½chlosti Å¡Ã­renia signÃ¡lu(/-ov) kombinaÄnÃ½m log. obvodom 
AlgoritmickÃ© riedenie  OsobitnÃ© riadenie â†’ Riadiaca jednotka (RJ) ï® RJ generuje riadiace prÃ­kazy (signÃ¡ly) pre univerzÃ¡lnu funkÄnÃº jednotku (FJ)

PoloviÄnÃ¡ sÄÃ­taÄka realizuje sÄÃ­tanie dvoch jednomiestnych binÃ¡rnych ÄÃ­sel 
o	vstup: dva jednobitovÃ© sÄÃ­tance A, B, vÃ½stup: jednobitovÃ½ sÃºÄet a jednobitovÃ½ prÃ­znak prenosu do vyÅ¡Å¡ieho rÃ¡du (Carry flag) 
o	odovzdÃ¡va Äalej prÃ­znak prenosu, ale sama ho nedokÃ¡Å¾e spracovaÅ¥ 
o	 S = A ïƒ… B; C = AB

ÃšplnÃ¡ sÄÃ­taÄka realizuje sÄÃ­tanie dvoch jednomiestnych binÃ¡rnych ÄÃ­sel, pripoÄÃ­tava prenos z predchÃ¡dzajÃºceho rÃ¡du 
o	vstup: tri jednobitovÃ© sÄÃ­tance Ai , Bi , Ci (Carry-in) vÃ½stup: jednobitovÃ½ sÃºÄet a jednobitovÃ½ prÃ­znak prenosu do vyÅ¡Å¡ieho rÃ¡du Ci+1 (Carry-out)




??sÄÃ­taÄka so zrÃ½chlenÃ½m prenosom??
Typy sÄÃ­taÄiek ï‚¤ PoloviÄnÃ¡, ÃºplnÃ¡ sÄÃ­taÄka a sÄÃ­taÄka so sÃ©riovÃ½m prenosom (Ripple carry-adder) ï‚¤ SÄÃ­taÄka so zrÃ½chlenÃ½m prenosom (Carry-look-ahead adder; CLA) ï‚¤ SÄÃ­taÄky s blokovÃ½m prenosom: Block carry look-ahead adder (BCLA), Ripple block carry look-ahead adder (RCLA) ï‚¤ ParalelnÃ© prefixovÃ© sÄÃ­taÄky (Parallel prefix adders: Ladner-Fisher adder, Kogge-Stone adder, Brent-Kung adder, Han-Carlson adder) ï‚¤ SÄÃ­taÄka s vÃ½berovÃ½m prenosom (Carry-select adder; CSA), SÄÃ­taÄka s tranzitÃ­vnym prenosom (Carry-skip adders) ï‚¤ SÄÃ­taÄka s podmienenÃ½m prenosom (Conditional sum adder), sÄÃ­taÄka s uchovanÃ½m prenosom (Carry-save adder), ï‚¤ PoloviÄnÃ¡ odÄÃ­tavaÄka (Half subtractor), ÃšplnÃ¡ odÄÃ­tavaÄka (Full subtractor) BCD sÄÃ­taÄka, BCD odÄÃ­tavaÄka
6.2. CentrÃ¡lna procesorovÃ¡ jednotka. DefinÃ­cia procesora. FunkÄnÃ© jednotky riadiacej Äasti + nakreslite RÄŒ z obr. 6.1. KlasifikÃ¡cia riadiacej jednotky, komponenty riad. jednotky a ich funkcia. InÅ¡trukÄnÃ½ cyklus. 
Procesor je multifunkÄnÃ¡ jednotka ÄÃ­slicovÃ©ho poÄÃ­taÄa (ÄŒP) alebo poÄÃ­taÄovÃ©ho systÃ©mu (PS), ktorÃ¡ riadi vykonÃ¡vanie inÅ¡trukciÃ­ programu, uloÅ¾enÃ©ho v pamÃ¤ti, v procese spracovania informÃ¡ciÃ­.
Riadiaca ÄasÅ¥ CPU 
o	je urÄenÃ¡ na Äasovanie a riadenie postupnosti prÃ­kazov, vykonÃ¡vanÃ½ch jednotlivÃ½mi prvkami procesora pri vykonÃ¡vanÃ­ inÅ¡trukciÃ­. 
o	PozostÃ¡va z 
o	inÅ¡trukÄnej jednotky (IJ), urÄenej na zreÅ¥azenÃ½ predvÃ½ber inÅ¡trukciÃ­ (jednotka predvÃ½beru - JP) a organizÃ¡ciu postupnosti ich vykonÃ¡vania v sÃºÄinnosti s programovÃ½m poÄÃ­tadlom (PC - Program Counter), jednotkou vetvenia (BU - Branch Unit), registrom inÅ¡trukciÃ­ RI a dekodÃ©rom inÅ¡trukciÃ­ (DKI), 
o	 synchronizaÄnej (SRJ) a funkÄnej (FRJ) riadiacej jednotky, urÄenej na generovanie internÃ½ch a externÃ½ch signÃ¡lov IT, ET, IR, ER.









KlasifikÃ¡cia RJ 
o	RJ s pevnou logikou - spontÃ¡nne riadenie, RJ s programovateÄ¾nou logikou - algoritmickÃ© riadenie
Komponenty RJ 
o	Jednotka predvÃ½beru inÅ¡trukciÃ­ (JPI) - vÃ½ber ï® dekÃ³dovanie 
o	 InÅ¡trukÄnÃ¡ jednotka (IJ) - rozklad na mikrooperÃ¡cie , vykonanie mikrooperÃ¡cie 
o	Jednotka adries skokov (JAS) - riadenie a plÃ¡novanie vykonÃ¡vania mikrooperÃ¡cie
Jednotka predvÃ½beru inÅ¡trukciÃ­  vÃ½ber postupnosti inÅ¡trukciÃ­ programu z pamÃ¤te cache ï‚¤ ich ukladanie do vyrovnÃ¡vacej pamÃ¤te FIFO vo funkcii frontu vykonateÄ¾nÃ½ch inÅ¡trukciÃ­ ï‚¤ dekÃ³dovanie v dekodÃ©ri inÅ¡trukciÃ­ (DKI)
InÅ¡trukÄnÃ¡ jednotka Riadi a organizuje vykonanie inÅ¡trukcie ï‚¤ Generuje mikrooperÃ¡cie ï® Riadiace slovÃ¡ / signÃ¡ly ï® DÄºÅ¾ka vykonania mikrooperÃ¡cie je danÃ¡ mikrotaktom ï‚¤ SuperskalÃ¡rne architektÃºry ï® Preusporiadanie inÅ¡trukciÃ­
Jednotka adries skokov (JAS) riadi a organizuje poradie vykonÃ¡vania inÅ¡trukciÃ­ po vÃ½skyte podmienenÃ©ho skoku v lineÃ¡rnej postupnosti inÅ¡trukciÃ­ programu. ï‚¤ pri prÃºdovom spracovanÃ­ inÅ¡trukciÃ­ sÃº â€skokovÃ©â€œ inÅ¡trukcie, v procese ich predvÃ½beru vo vopred definovanom poÄte, umiestnenÃ© v pamÃ¤ti FIFO jednotky predvÃ½beru inÅ¡trukciÃ­.
InÅ¡trukÄnÃ½ cyklus 
o	je postupnosÅ¥ elementÃ¡rnych krokov (strojovÃ½ch cyklov - SC), v priebehu ktorÃ½ch procesor vykonÃ¡ operÃ¡ciu definovanÃº inÅ¡trukciou programu. 
o	ÄŒas TSC vykonania SC je TSC = n X TC
o	TC â€“ periÃ³da taktovacej (hodinovej) frekvencie procesora, n â€“ poÄet periÃ³d TC .
o	InÅ¡trukÄnÃ½ cyklus CPI pozostÃ¡va z m fÃ¡z Fm z ktorÃ½ch kaÅ¾dÃ¡ trvÃ¡ ni  SC, kde i = 1, 2, ... , m. 
CPI = F1+F2+...+Fn
o	JednotlivÃ© fÃ¡zy vykonania inÅ¡trukcie sa realizujÃº prostrednÃ­ctvom postupnosti (elementÃ¡rnych) operÃ¡ciÃ­, ktorÃ© sa nazÃ½vajÃº mikrooperÃ¡cie.
6.3. CentrÃ¡lna procesorovÃ¡ jednotka. DefinÃ­cia procesora. FunkÄnÃ© jednotky stykovej Äasti + nakreslite SÄŒ z obr. 6.1. Komponenty stykovej Äasti a ich funkcia.  
Procesor je multifunkÄnÃ¡ jednotka ÄÃ­slicovÃ©ho poÄÃ­taÄa (ÄŒP) alebo poÄÃ­taÄovÃ©ho systÃ©mu (PS), ktorÃ¡ riadi vykonÃ¡vanie inÅ¡trukciÃ­ programu, uloÅ¾enÃ©ho v pamÃ¤ti, v procese spracovania informÃ¡ciÃ­.

StykovÃ¡ (komunikaÄnÃ¡) ÄasÅ¥ CPU je urÄenÃ¡ na organizÃ¡ciu styku procesora pri sprÃ­stupÅˆovanÃ­ komponentov pamÃ¤Å¥ovÃ©ho a V/V podsystÃ©mu ï® zabezpeÄuje styk s ostatnÃ½mi jednotkami ÄŒP pri prenose informÃ¡ciÃ­, ï® zabezpeÄuje prenos informÃ¡ciÃ­ medzi procesorom a hlavnou pamÃ¤Å¥ou resp. V/V podsystÃ©mom.
Komponenty stykovej Äasti
o	Jednotka sprÃ¡vy pamÃ¤te - adresovÃ¡ jednotka (ADJ), urÄenÃ¡ na vÃ½poÄet virtuÃ¡lnej adresy (VA), ï® jednotka riadenia pamÃ¤te (MMU - Memory Management Unit), urÄenÃ¡ na prevod virtuÃ¡lnej adresy (VA) na fyzickÃº adresu (FA) pamÃ¤Å¥ovÃ©ho priestoru v hlavnej pamÃ¤ti. 
o	 VyrovnÃ¡vacia pamÃ¤Å¥ typu cache, urÄenÃ¡ na rÃ½chlu komunikÃ¡ciu procesora s pamÃ¤Å¥ovÃ½m podsystÃ©mom. 
o	 ZbernicovÃ¡ jednotka


Jednotka sprÃ¡vy pamÃ¤te 
o	Prevod logickÃ½ch adries (LA) na fyzickÃ© adresy (FA) 
o	 LogickÃ½ adresovÃ½ priestor ï® strÃ¡nky ï® adresa slova = bÃ¡zovÃ¡ adresa strÃ¡nky + posuv 
o	 FyzickÃ½ adresovÃ½ priestor ï® strÃ¡nkovÃ© rÃ¡my ï® adresa slova = bÃ¡zovÃ¡ strÃ¡nkovÃ©ho rÃ¡mu + posuv
o	PrevodovÃº mapu reprezentuje pamÃ¤Å¥ preloÅ¾enÃ½ch adries (PPA), oznaÄovanÃ¡ tieÅ¾ ako TLB (Translation Look aside Buffer) a tabuÄ¾ka strÃ¡nok (TS).
PamÃ¤Å¥ preloÅ¾enÃ½ch adries  
o	Obsahuje adresy najviac pouÅ¾Ã­vanÃ½ch strÃ¡nok vo vopred definovanom Äasovom intervale prÃ¡ve prebiehajÃºcej Äasti programu. 
o	TabuÄ¾ka strÃ¡nok -pamÃ¤Å¥ zodpovedajÃºcich dvojÃ­c (LA, FA) 
o	Obe mÃ´Å¾u byÅ¥ uloÅ¾enÃ© v osobitnej asociatÃ­vnej pamÃ¤ti, v pamÃ¤ti cache alebo v hlavnej pamÃ¤ti ÄŒP. 
o	TLB a TS tvoria hlavnÃ© komponenty Å¡truktÃºrnej organizÃ¡cie JSP.
ZbernicovÃ¡ jednotka (ZJ)
o	ZabezpeÄuje rozhranie medzi procesorom a ostatnÃ½mi komponentmi ÄŒP pri vykonÃ¡vanÃ­ V/V a pamÃ¤Å¥ovÃ½ch inÅ¡trukciÃ­. 
o	Organizuje prenos informÃ¡ciÃ­ medzi procesorom V/V, resp. pamÃ¤Å¥ovÃ½m podsystÃ©mom ÄŒP. 
o	 Synchronizuje prenos informÃ¡ciÃ­ prostrednÃ­ctvom zbernicovÃ½ch cyklov (V/V-nÃ½ch, pamÃ¤Å¥ovÃ½ch, preruÅ¡ovacÃ­ch a pod.).





7.1. TeÃ³ria prÃºdovÃ©ho spracovania vÃ½poÄtovÃ©ho procesu. DefinÃ­cia zreÅ¥azenia. Podmienky zreÅ¥azenia, sekvenÄnÃ© a prÃºdovÃ© spracovanie. Stupne systÃ©mu zreÅ¥azenia. ZÃ¡kladnÃ© pojmy: inicializÃ¡cia zreÅ¥azenia, rezervaÄnÃ¡ tabuÄ¾ka. latentnosÅ¥, stavovÃ½ graf inicializÃ¡ciÃ­. 
ZreÅ¥azenie je vÅ¡eobecnÃ½ princÃ­p spracovania informÃ¡ciÃ­ zaloÅ¾enÃ½ na rozloÅ¾enÃ­ vÃ½poÄtovÃ©ho procesu Ä¾ubovoÄ¾nej funkcie (Ãºlohy, operÃ¡cie, postupu a pod.) na oddelenÃ© kroky, ktorÃ© sa prostrednÃ­ctvom samostatnÃ½ch funkÄnÃ½ch modulov, oznaÄovanÃ½ch ako stupne (segmenty) zreÅ¥azenia, realizujÃº na princÃ­pe sÃºÄasnÃ©ho prekrÃ½vania tÃ½chto krokov v priebehu vykonÃ¡vania za sebou nasledujÃºcich vÃ½poÄtovÃ½ch procesov.
Podmienky prÃºdovÃ©ho spracovania 
o	InÅ¡trukÄnÃ½ cyklus je rozloÅ¾enÃ½ na niekoÄ¾ko fÃ¡z, ktorÃ© sa mÃ´Å¾u konkurenÄne (prekrÃ½vane) vykonÃ¡vaÅ¥ s inÃ½mi fÃ¡zami predchÃ¡dzajÃºcich inÅ¡trukciÃ­. 
o	KaÅ¾dÃ¡ fÃ¡za sa vykonÃ¡va v priebehu jednÃ©ho alebo viacerÃ½ch strojovÃ½ch cyklov. 
o	 JednotlivÃ½m fÃ¡zam vykonÃ¡vania zodpovedajÃº na Ãºrovni obvodovÃ©ho rieÅ¡enia prÃ­sluÅ¡nÃ© stupne (segmenty) zreÅ¥azenia.





Stupne systÃ©mu zreÅ¥azenia 
o	StupeÅˆ F(etch) - naÄÃ­tava inÅ¡trukcie z pamÃ¤te 
o	 StupeÅˆ D(ecode) - dekÃ³duje inÅ¡trukcie 
o	 StupeÅˆ E(xecute) - vykonÃ¡va operÃ¡ciu definovanÃº v IF KO 
o	 StupeÅˆ S(tore), resp. WB (Write Back) - zapisuje vÃ½sledok operÃ¡cie do registra/pamÃ¤te

InicializÃ¡cia zreÅ¥azenia  ZaÄiatok procesu zreÅ¥azenÃ©ho spracovania vstupnÃ©ho prÃºdu Ãºdajov zobrazenÃ©ho v RTB. 

PostupnosÅ¥ aktivÃ¡cie jednotlivÃ½ch stupÅˆov v priebehu zreÅ¥azenÃ©ho spracovania danej funkcie v PFJ sa zobrazuje v jej rezervaÄnej tabuÄ¾ke (RTB).

LatentnosÅ¥ (L)  PoÄet synchronizaÄnÃ½ch intervalov (krokov) medzi zaÄiatkami dvoch za sebou nasledujÃºcich inicializÃ¡ciÃ­ zreÅ¥azenia.

StavovÃ½ graf inicializÃ¡ciÃ­  Vyjadruje prÃ­pustnÃ© stavy prechodov medzi postupnosÅ¥ou nÃ¡slednÃ½ch inicializÃ¡ciÃ­. UmoÅ¾Åˆuje vypoÄÃ­taÅ¥ Lmin .

7.2. TeÃ³ria prÃºdovÃ©ho spracovania vÃ½poÄtovÃ©ho procesu. Doba vykonania prÃºdu n inÅ¡trukciÃ­. EfektÃ­vnosÅ¥ prÃºdovÃ©ho spracovania. ZÃ¡kladnÃ© Ãºlohy syntÃ©zy prostriedkov na zreÅ¥azenÃ© spracovanie Ãºloh. ZÃ¡kladnÃ© typy zreÅ¥azenÃ½ch systÃ©mov. ZÃ¡kladnÃ© pojmy: inicializÃ¡cia zreÅ¥azenia, rezervaÄnÃ¡ tabuÄ¾ka. latentnosÅ¥, stavovÃ½ graf inicializÃ¡ciÃ­. 
Doba vykonania prÃºdu n inÅ¡trukciÃ­



TSC â€“ periÃ³da SC. n â€“ poÄet prÃºdovo spracÃºvanÃ½ch inÅ¡trukciÃ­. k â€“ poÄet fÃ¡z dekomponovanej inÅ¡trukcie. m â€“ poÄet sÃºÄasne spracÃºvanÃ½ch prÃºdov inÅ¡trukciÃ­. p â€“ poÄet inÅ¡trukciÃ­ v spracÃºvanom prÃºde Å¡Ã­rky m, vykonanie ktorÃ½ch zaÄÃ­na postupne, v priebehu jednÃ©ho SC.
EfektÃ­vnosÅ¥ prÃºdovÃ©ho spracovania je definovanÃ¡ vzÅ¥ahom




t.j. prÃºdovÃ© spracovanie je k nÃ¡sobne rÃ½chlejÅ¡ie ako sekvenÄnÃ© spracovanie, priÄom spracovanie jedinej Ãºlohy, rozloÅ¾enej na k vykonÃ¡vacÃ­ch fÃ¡z, mÃ´Å¾e pri prÃºdovom reÅ¾ime trvaÅ¥ dlhÅ¡iu dobu, ako pri sekvenÄnom reÅ¾ime (Ti ï‚£ kTk ).

ZÃ¡kladnÃ© Ãºlohy syntÃ©zy prostriedkov na zreÅ¥azenÃ© spracovanie Ãºloh -AnalÃ½za procesu zreÅ¥azenia , StratÃ©gia riadenia procesu zreÅ¥azenia , NÃ¡vrh technickÃ½ch prostriedkov

InicializÃ¡cia zreÅ¥azenia  ZaÄiatok procesu zreÅ¥azenÃ©ho spracovania vstupnÃ©ho prÃºdu Ãºdajov zobrazenÃ©ho v RTB. 

PostupnosÅ¥ aktivÃ¡cie jednotlivÃ½ch stupÅˆov v priebehu zreÅ¥azenÃ©ho spracovania danej funkcie v PFJ sa zobrazuje v jej rezervaÄnej tabuÄ¾ke (RTB).

LatentnosÅ¥ (L)  PoÄet synchronizaÄnÃ½ch intervalov (krokov) medzi zaÄiatkami dvoch za sebou nasledujÃºcich inicializÃ¡ciÃ­ zreÅ¥azenia.

StavovÃ½ graf inicializÃ¡ciÃ­  Vyjadruje prÃ­pustnÃ© stavy prechodov medzi postupnosÅ¥ou nÃ¡slednÃ½ch inicializÃ¡ciÃ­. UmoÅ¾Åˆuje vypoÄÃ­taÅ¥ Lmin .
â€ƒ
8.1 PrÃºdovÃ¡ koncepcia skalÃ¡rnych procesorov. SkalÃ¡rne procesory (vymenovaÅ¥). Hazardy prÃºdovÃ©ho spracovania, ÃºdajovÃ© hazardy a ich odstrÃ¡nenie. Podstata vzniku hazardu RAW a jeho odstrÃ¡nenie. Å trukturÃ¡lne hazardy a jeho odstrÃ¡nenie. Hazardy riadenia a jeho odstrÃ¡nenie. 
SkalÃ¡rne procesory 
â€¢	IBM 801 (1975), Berkley RISC I, II Stanford MIPS,Sun SPARC (1987, microSPARC-II), Intel i860 (1988),  MIPS R3000 (1988), Motorola M88000 (1988),  AMD 29000 (1988), PicoJava (1998, zÃ¡sobnÃ­kovÃ¡ architektÃºra, hardvÃ©rovÃ¡ podpora programov Java)
ZÃ¡kladnÃ½ problÃ©m prÃºdovÃ©ho spracovania inÅ¡trukciÃ­ je vyrieÅ¡enie konfliktov, pri poÅ¾iadavke sÃºbeÅ¾nÃ©ho vykonÃ¡vania ich rÃ´znych fÃ¡z, ak tomu brÃ¡nia objektÃ­vne dÃ´vody. 
 Tieto dÃ´vody sa nazÃ½vajÃº hazardy zreÅ¥azenia (prÃºdovÃ©ho spracovania), ktorÃ© mÃ´Å¾u byÅ¥ ï® ÃšdajovÃ©,Å trukturÃ¡lne,Riadenia
ÃšdajovÃ© hazardy vznikajÃº v dÃ´sledku nedostupnosti operandov pri vykonÃ¡vanÃ­ inÅ¡trukciÃ­. NedostupnosÅ¥ operandov vyplÃ½va z definovania vzÃ¡jomnej zÃ¡vislosti spoloÄnÃ½ch premennÃ½ch v dvoch za sebou nasledujÃºcich inÅ¡trukciÃ¡ch programu.  Vo vÅ¡eobecnosti existujÃº nasledujÃºce zÃ¡vislosti:  ÃºdajovÃ¡ zÃ¡vislosÅ¥, spÃ´sobuje hazard typu RAW (Read After Write),  ÃºdajovÃ¡ antizÃ¡vislosÅ¥, spÃ´sobuje hazard typu WAR (Write After Read), vÃ½stupnÃ¡ zÃ¡vislosÅ¥, spÃ´sobuje hazard typu WAW (Write After Write).

Pri jednoduchom prÃºdovom spracovanÃ­ inÅ¡trukciÃ­ mÃ´Å¾e vzniknÃºÅ¥ iba hazard RAW, ktorÃ½ spÃ´sobuje vyuÅ¾Ã­vanie spoloÄnÃ©ho registra v dvoch rÃ´znych fÃ¡zach nasledujÃºcich inÅ¡trukciÃ­.
OdstrÃ¡nenie:  softvÃ©rovÃ½mi prostriedkami- vloÅ¾enie prÃ¡zdnej inÅ¡trukcie po inÅ¡trukcii, ktorÃ¡ mÃ´Å¾e spÃ´sobovaÅ¥ hazard; preusporiadanie vykonÃ¡vania inÅ¡trukciÃ­.  hardvÃ©rovÃ½mi prostriedkami- blokovanie prÃºdovÃ©ho spracovania, v dÃ´sledku ktorÃ©ho sa generujÃº prÃ¡zdne cykly v prÃºdovom spracovanÃ­ inÅ¡trukciÃ­;  doprednÃ© generovanie vÃ½sledku predchÃ¡dzajÃºcej inÅ¡trukcie pre jeho pouÅ¾itie ako vstupnÃ©ho operandu nasledujÃºcej inÅ¡trukcie.

Å trukturÃ¡lne hazardy ï‚¤ Å trukturÃ¡lne hazardy vznikajÃº, ak dve za sebou nasledujÃºce inÅ¡trukcie vyuÅ¾Ã­vajÃº tie istÃ© zdroje technickÃ½ch prostriedkov zreÅ¥azenÃ©ho systÃ©mu. ï‚¤ Hazard sa mÃ´Å¾e rieÅ¡iÅ¥: ï® vloÅ¾enÃ­m prÃ¡zdneho SC (oneskorenie vykonania druhej inÅ¡trukcie) alebo ï® pouÅ¾itÃ­m viacnÃ¡sobnÃ½ch zdrojov (rÃ´znych registrov, ktorÃ© Äasovo oddeÄ¾ujÃº prÃ­stup do registrovej pamÃ¤te - RGM).











8.2. MultiprÃºdovÃ© architektÃºry superskalÃ¡rnych procesorov. DefinÃ­cia a delenie multiprÃºdovÃ½ch architektÃºr. SuperskalÃ¡rne procesory: charakteristika, ÄasovÃ½ diagram zreÅ¥azenÃ©ho spracovania inÅ¡trukciÃ­, doba vykonania prÃºdu n inÅ¡trukciÃ­, efektÃ­vnosÅ¥ spracovania. SuperprÃºdovÃ© procesory. PrÃºdovÃ© vektorovÃ© procesory.
Definicia: VÃ½znamnou Ärtou prÃºdovÃ½ch architektÃºr procesorov je, Å¾e vytvÃ¡rajÃº podmienky na sÃºbeÅ¾nÃ© (viacprÃºdovÃ©) vykonanie inÅ¡trukciÃ­. StupeÅˆ sÃºbeÅ¾nÃ©ho vykonÃ¡vania inÅ¡trukciÃ­ vyjadruje paralelizmus na inÅ¡trukÄnej Ãºrovni (prÃºdovÃ½ paralelizmus) definovanÃ½ ako maximÃ¡lny poÄet inÅ¡trukciÃ­, ktorÃ© sa mÃ´Å¾u sÃºbeÅ¾ne vykonÃ¡vaÅ¥ pri ich prÃºdovom spracovanÃ­.
Delenie: PodÄ¾a stupÅˆa sÃºbeÅ¾nÃ©ho vykonÃ¡vania inÅ¡trukciÃ­- superskalÃ¡rne, superprÃºdovÃ©, superprÃºdovo superskalÃ¡rne.

???diagram???

SuperskalÃ¡rne procesory Charakteristickou Ärtou superskalÃ¡rneho prÃ­stupu vykonania inÅ¡trukciÃ­ je sÃºbeÅ¾nÃ© spracovanie viacerÃ½ch prÃºdov inÅ¡trukciÃ­, v dÃ´sledku Äoho sa architektÃºra superskalÃ¡rneho procesora nazÃ½va multiprÃºdovÃ¡

â€¢	bez doprednÃ©ho prehÄ¾adÃ¡vania  nie je z ÄasovÃ©ho hÄ¾adiska ÃºspornÃ©, ï‚¤ pri prÃºdovom vykonÃ¡vanÃ­ inÅ¡trukciÃ­ sa mÃ´Å¾u vyskytovaÅ¥ prÃ¡zdne cykly, resp. blokovanie prÃºdovÃ©ho spracovania, v dÃ´sledku vzniku rÃ´znych typov hazardov.
â€¢	DoprednÃ© prehÄ¾adÃ¡vanie prÃºdu inÅ¡trukciÃ­ï‚¤ umoÅ¾Åˆuje odstrÃ¡niÅ¥ vkladanie prÃ¡zdnych cyklov a blokovanie prÃºdovÃ©ho spracovania.ï‚¤ ProstrednÃ­ctvom doprednÃ©ho prehÄ¾adania vstupnÃ©ho prÃºdu inÅ¡trukciÃ­ sa tieto preusporiadajÃº a vykonajÃº (ukonÄia) v takom poradÃ­, pri ktorom vznikÃ¡ minimÃ¡lny poÄet hazardov.


Doba vykonania prÃºdu n inÅ¡trukci
 
TSC â€“ periÃ³da SC. n â€“ poÄet prÃºdovo spracÃºvanÃ½ch inÅ¡trukciÃ­. k â€“ poÄet fÃ¡z dekomponovanej inÅ¡trukcie. m â€“ poÄet sÃºÄasne spracÃºvanÃ½ch prÃºdov inÅ¡trukciÃ­. p â€“ poÄet inÅ¡trukciÃ­ v spracÃºvanom prÃºde Å¡Ã­rky m, vykonanie ktorÃ½ch zaÄÃ­na postupne, v priebehu jednÃ©ho SC.
EfektÃ­vnosÅ¥ prÃºdovÃ©ho spracovania je definovanÃ¡ vzÅ¥ahom
 
t.j. prÃºdovÃ© spracovanie je k nÃ¡sobne rÃ½chlejÅ¡ie ako sekvenÄnÃ© spracovanie, priÄom spracovanie jedinej Ãºlohy, rozloÅ¾enej na k vykonÃ¡vacÃ­ch fÃ¡z, mÃ´Å¾e pri prÃºdovom reÅ¾ime trvaÅ¥ dlhÅ¡iu dobu, ako pri sekvenÄnom reÅ¾ime (Ti ï‚£ kTk ).

SuperprÃºdovÃ© procesory 
â€¢	ArchitektÃºra superprÃºdovÃ½ch procesorov predstavuje modifikÃ¡ciu prÃºdovÃ½ch procesorov.  VyuÅ¾Ã­vajÃº zrÃ½chlenÃ© zreÅ¥azenie pri spracovanÃ­ inÅ¡trukciÃ­.  Pre ÃºÄely zrÃ½chlenÃ©ho zreÅ¥azenia sa pouÅ¾Ã­vajÃº dva druhy frekvencie strojovÃ½ch cyklov zreÅ¥azenia (SCZ), taktujÃºcich prÃºdovÃ© vykonanie inÅ¡trukcie: ï® externÃ© (f e ), ï® internÃ© (f i ),
â€¢	f = p Ã— f ; p > 1
PrÃºdovÃ© vektorovÃ© procesory
â€¢	PrÃºdovÃ½ vektorovÃ½ procesor je Å¡pecializovanÃ½ procesor urÄenÃ½ na vykonÃ¡vanie vektorovÃ½ch operÃ¡ciÃ­. VektorovÃ¡ inÅ¡trukcia zahrÅˆuje veÄ¾kÃ½ poÄet operandov (prvky vektora), ktorÃ© sa spracÃºvajÃº v multiprÃºdovom prostredÃ­ vektorovÃ©ho procesora. PrÃºdovÃ© spracovanie vektorovÃ½ch inÅ¡trukciÃ­, pri ktorom sa uplatÅˆuje paralelizmus rozvinutÃ½ch operandov, mÃ´Å¾e byÅ¥ pouÅ¾itÃ© pri Ä¾ubovoÄ¾nom skalÃ¡rnom, superprÃºdovom alebo superprÃºdovom spracovanÃ­ inÅ¡trukciÃ­ programu, ktorÃ½ je vektorizovateÄ¾nÃ½.



8.3. MultiprÃºdovÃ© architektÃºry superskalÃ¡rnych procesorov. SuperprÃºdovÃ© a superprÃºdovo-superskalÃ¡rne procesory: charakteristika, ÄasovÃ½ diagram zreÅ¥azenÃ©ho spracovania inÅ¡trukciÃ­, doba vykonania prÃºdu n inÅ¡trukciÃ­, efektÃ­vnosÅ¥ spracovania. ArchitektÃºry VLIW a prÃºdovÃ© procesory a ich charakteristika. 
SuperprÃºdovÃ© procesory 
â€¢	ArchitektÃºra superprÃºdovÃ½ch procesorov predstavuje modifikÃ¡ciu prÃºdovÃ½ch procesorov.  VyuÅ¾Ã­vajÃº zrÃ½chlenÃ© zreÅ¥azenie pri spracovanÃ­ inÅ¡trukciÃ­.  Pre ÃºÄely zrÃ½chlenÃ©ho zreÅ¥azenia sa pouÅ¾Ã­vajÃº dva druhy frekvencie strojovÃ½ch cyklov zreÅ¥azenia (SCZ), taktujÃºcich prÃºdovÃ© vykonanie inÅ¡trukcie: ï® externÃ© (f e ), ï® internÃ© (f i ),
â€¢	f = p Ã— f ; p > 1
SuperprÃºdovo superskalÃ¡rna architektÃºra  KombinÃ¡cia prÃ­stupov superskalÃ¡rneho a superprÃºdovÃ©ho spracovania inÅ¡trukÄnÃ½ch. Pre zrÃ½chlenie superprÃºdovo superskalÃ¡rneho procesora S(m,p) platÃ­




Doba vykonania prÃºdu n inÅ¡trukci
 
TSC â€“ periÃ³da SC. n â€“ poÄet prÃºdovo spracÃºvanÃ½ch inÅ¡trukciÃ­. k â€“ poÄet fÃ¡z dekomponovanej inÅ¡trukcie. m â€“ poÄet sÃºÄasne spracÃºvanÃ½ch prÃºdov inÅ¡trukciÃ­. p â€“ poÄet inÅ¡trukciÃ­ v spracÃºvanom prÃºde Å¡Ã­rky m, vykonanie ktorÃ½ch zaÄÃ­na postupne, v priebehu jednÃ©ho SC.
EfektÃ­vnosÅ¥ prÃºdovÃ©ho spracovania je definovanÃ¡ vzÅ¥ahom
 
t.j. prÃºdovÃ© spracovanie je k nÃ¡sobne rÃ½chlejÅ¡ie ako sekvenÄnÃ© spracovanie, priÄom spracovanie jedinej Ãºlohy, rozloÅ¾enej na k vykonÃ¡vacÃ­ch fÃ¡z, mÃ´Å¾e pri prÃºdovom reÅ¾ime trvaÅ¥ dlhÅ¡iu dobu, ako pri sekvenÄnom reÅ¾ime (Ti ï‚£ kTk ).

Procesory VLIW (Very Long Instruction Word)  Predstavuje v sÃºÄasnosti kombinÃ¡ciu dvoch koncepciÃ­ spracovania inÅ¡trukciÃ­, ktorÃ½mi sÃº: ï® horizontÃ¡lne mikroprogramovanie (vÃ½chodisko pÃ´vodnej architektÃºry procesorov VLIW odvodenÃ© z architektÃºr CISC), ï® superskalÃ¡rne spracovanie inÅ¡trukciÃ­ (novÃ½ prÃ­stup uplatÅˆovanÃ½ v architektÃºrach procesorov VLIW). ï‚¤ Uplatnenie v signÃ¡lovÃ½ch procesoroch, multimediÃ¡lnych procesoroch a vo formÃ¡toch inÅ¡trukciÃ­ EPICS (Explicitly Parallel Instruction Computing) uplatÅˆovanÃ½ch firmami Intel a HP v architektÃºrach procesorov (Merced).

PrÃºdovÃ© vektorovÃ© procesory PrÃºdovÃ½ vektorovÃ½ procesor je Å¡pecializovanÃ½ procesor urÄenÃ½ na vykonÃ¡vanie vektorovÃ½ch operÃ¡ciÃ­. VektorovÃ¡ inÅ¡trukcia zahrÅˆuje veÄ¾kÃ½ poÄet operandov (prvky vektora), ktorÃ© sa spracÃºvajÃº v multiprÃºdovom prostredÃ­ vektorovÃ©ho procesora. PrÃºdovÃ© spracovanie vektorovÃ½ch inÅ¡trukciÃ­, pri ktorom sa uplatÅˆuje paralelizmus rozvinutÃ½ch operandov, mÃ´Å¾e byÅ¥ pouÅ¾itÃ© pri Ä¾ubovoÄ¾nom skalÃ¡rnom, superprÃºdovom alebo superprÃºdovom spracovanÃ­ inÅ¡trukciÃ­ programu, ktorÃ½ je vektorizovateÄ¾nÃ½.

9.1. PamÃ¤Å¥ovÃ½ podsystÃ©m. DefinÃ­cia, charakteristika a klasifikÃ¡cia pamÃ¤tÃ­. VÃ½konnosÅ¥ pamÃ¤Å¥ovÃ©ho podsystÃ©mu. Cena pamÃ¤Å¥ovÃ©ho podsystÃ©mu. ProcesorovÃ© pamÃ¤te: pamÃ¤te s nemeniteÄ¾nÃ½m obsahom, zÃ¡pisnÃ­kovÃ¡ pamÃ¤Å¥ a zÃ¡sobnÃ­kovÃ¡ pamÃ¤Å¥: VyrovnÃ¡vacia pamÃ¤Å¥. 
Definicia,CHAR- 
â€¢	VzhÄ¾adom na nevyhnutnosÅ¥ vyrieÅ¡enia konfliktu medzi poÅ¾iadavkami na hodnoty zÃ¡kladnÃ½ch parametrov pamÃ¤te, ktorÃ½mi sÃº kapacita, prÃ­stupovÃ¡ doba a cena, pouÅ¾Ã­va sa niekoÄ¾ko druhov pamÃ¤tÃ­ s rozliÄnÃ½mi hodnotami uvedenÃ½ch parametrov.  
â€¢	Zo systÃ©movÃ©ho hÄ¾adiska predstavujÃº tieto pamÃ¤te jedinÃ½ celok, vytvÃ¡rajÃºc pamÃ¤Å¥ovÃ½ podsystÃ©m ÄŒP.
KlasifikÃ¡cia pamÃ¤tÃ­ 
â€¢	PodÄ¾a spÃ´sobu sprÃ­stupÅˆovania informÃ¡ciÃ­ pri ich ÄÃ­tanÃ­/zÃ¡pise z/do pamÃ¤te (pri aktivÃ¡cii pamÃ¤te) 
o	 PamÃ¤te s postupnÃ½m prÃ­stupom (SAM - Sequential Access Memory). ï® PamÃ¤te s priamym prÃ­stupom (DAM - Direct Access Memory), s komerÄnÃ½m oznaÄenÃ­m: ï® RAM (Random Access Memory) ï® RWM (Read Write Memory) ï® ROM (Read Only Memory) ï® PROM (Programmable ROM) ï® REPROM (Reprogrammable PROM) ï® PamÃ¤te s asociatÃ­vnym prÃ­stupom (CAM - Content Access Memory), ktorÃ© sprÃ­stupÅˆujÃº ich obsah podÄ¾a vÃ½berovÃ©ho kÄ¾ÃºÄa.
â€¢	Na zÃ¡klade pamÃ¤tanej informÃ¡cie vo vzÅ¥ahu k pamÃ¤Å¥ovÃ©mu nosiÄu 
o	statickÃ© pamÃ¤te, na bÃ¡ze prvkov z dvoma stabilnÃ½mi stavmi (SRAM â€“ Static DRAM);  dynamickÃ© pamÃ¤te, na bÃ¡ze Äasovo ohraniÄenej reprezentÃ¡cie bitovÃ½ch hodnÃ´t, ktorÃ© je nutnÃ© v pravidelnÃ½ch intervaloch obnovovaÅ¥ (DRAM - Dynamic RAM).
VÃ½konnosÅ¥ pamÃ¤Å¥ovÃ©ho podsystÃ©mu VÃ½konnosÅ¥ hierarchicky usporiadanÃ©ho pamÃ¤Å¥ovÃ©ho podsystÃ©mu vyjadruje efektÃ­vny prÃ­stupovÃ½ Äas Te do jeho Ä¾ubovoÄ¾nej Ãºrovne.  Te zÃ¡visÃ­ na hodnote ï® koeficientu ÃºspeÅ¡nosti a frekvenciÃ­ prÃ­stupu k jednotlivÃ½m Ãºrovniam pamÃ¤Å¥ovÃ©ho podsystÃ©mu 
 Pre dvojÃºrovÅˆovÃ½ pamÃ¤Å¥ovÃ½ podsystÃ©m (VP + HP)
 kde TV a TH sÃº prÃ­sluÅ¡nÃ© prÃ­stupovÃ© Äasy VP a HP a N je poÄet prÃ­stupov do HP, resp. VP.
CelkovÃ¡ cena (C)
kde Ci a ci sÃº cena a kapacita i-tej Ãºrovne pamÃ¤Å¥ovÃ©ho podsystÃ©mu a platÃ­
C1>C2>â€¦>Cn
c1<c2<â€¦.<cn
ProcesorovÃ© pamÃ¤te predstavujÃº rÃ´zne typy registrovÃ½ch pamÃ¤tÃ­; ï‚¤ z funkÄnÃ©ho hÄ¾adiska majÃº rÃ´znu Å¡truktÃºrnu organizÃ¡ciu a technologickÃº realizÃ¡ciu. 
PamÃ¤te s nemeniteÄ¾nÃ½m obsahom  SÃº reprezentovanÃ© prostrednÃ­ctvom pamÃ¤tÃ­ typu ROM, PLA, GA a pod. vo funkcii ï® generÃ¡tora logickÃ½ch funkciÃ­ (pamÃ¤Å¥ pravdivostnej tabuÄ¾ky), ï® generÃ¡tora kÃ³du (prevodnÃ­k kÃ³du), ï® generÃ¡tora znakov (pamÃ¤Å¥ bodov matice rastra znakov), ï® generÃ¡tora funkciÃ­ (pamÃ¤Å¥ tabuliek hodnÃ´t funkcie), ï® Å¡pecializovanej ALJ (pamÃ¤Å¥ vÃ½sledkov operÃ¡ciÃ­), ï® riadiacej pamÃ¤te (pamÃ¤Å¥ riadiacich signÃ¡lov v riadiacich jednotkÃ¡ch a mikroprogramovÃ½ch automatoch).
ZÃ¡pisnÃ­kovÃ¡ pamÃ¤Å¥ (ZP)
Charakteristickou operÃ¡ciou je prenos Ãºdajov medzi jej registrami, urÄenÃ½mi adresou a inÅ¡trukciou definovanÃ½mi registrami ALJ, resp.procesora, Äo sa formÃ¡lne vyjadrÃ­ v tvare: R) A := ZP [ADR]pri ÄÃ­tanÃ­ Ãºdajov zo ZP a W) ZP [ADR] := A
pri zÃ¡pise Ãºdajov do ZP, kde R a W riadiace signÃ¡ly,
inicializujÃºce registrovÃº operÃ¡ciu ÄÃ­tania a zÃ¡pisu.
ZÃ¡sobnÃ­kovÃ¡ pamÃ¤Å¥ (ZS) ï‚¤ UskutoÄÅˆuje zÃ¡pis a ÄÃ­tanie v inverznom frontovom reÅ¾ime LIFO (Last In First Out). ï‚¤ TypickÃ© aplikÃ¡cie ZS vyplÃ½vajÃº z bezadresovÃ©ho sprÃ­stupÅˆovania jej poloÅ¾iek, ktorÃ© nachÃ¡dza vÃ½znamnÃ© uplatnenie najmÃ¤ pri: ï® vÃ½poÄte aritmetickÃ½ch vÃ½razov zobrazenÃ½ch v postfixnom bezzÃ¡tvorkovom tvare (pre ÃºÄely syntaktickej analÃ½zy a konÅ¡trukcie prekladaÄov); ï® organizovanie preruÅ¡enia a volanie podprogramov ï® odpamÃ¤tanie nÃ¡vratovÃ½ch adries a stavov preruÅ¡enÃ©ho programu pri prechode do prÃ­sluÅ¡nÃ©ho obsluÅ¾nÃ©ho programu resp. podprogramu, ï® ukladanie globÃ¡lnych a lokÃ¡lnych parametrov procedÃºr.
VyrovnÃ¡vacia pamÃ¤Å¥ (VP) ï‚¤ Komponenty VP ï® AdresÃ¡r VP (AVP), v ktorom sÃº uloÅ¾enÃ© adresy Ai kÃ³piÃ­ obsahov pamÃ¤Å¥ovÃ½ch buniek hlavnej pamÃ¤te (HP), ï® ÃšdajovÃ© pole VP (DVP), v ktorom sÃº uloÅ¾enÃ© kÃ³pie obsahov najÄastejÅ¡ie pouÅ¾Ã­vanÃ½ch pamÃ¤Å¥ovÃ½ch buniek hlavnej pamÃ¤te HP[Ai ], kde i = 0,1, ... ,n-1. ï‚¤ AktivÃ¡cia VP sa uskutoÄÅˆuje na zÃ¡klade asociatÃ­vneho prÃ­stupu, pri ktorom sa konfrontuje prÃ­tomnosÅ¥ adresovanÃ©ho slova porovnanÃ­m jeho adresy A s jej kÃ³piou Aï¡ v AVP: L | A {A }
9.2. PamÃ¤Å¥ovÃ½ podsystÃ©m. Mapovanie vyrovnÃ¡vacej pamÃ¤te. Modely adresovania vyrovnÃ¡vacej pamÃ¤te. VyrovnÃ¡vacia pamÃ¤Å¥ s priamym sprÃ­stupÅˆovanÃ­m fyzickej adresy. VyrovnÃ¡vacia pamÃ¤Å¥ s obmedzenÃ½m stupÅˆom asociativity. Skupinovo asociatÃ­vna pamÃ¤Å¥. VyrovnÃ¡vacia pamÃ¤Å¥ so sektorovou organizÃ¡ciou. 
Mapovanie vyrovnÃ¡vacej pamÃ¤te  SprÃ­stupÅˆovanie vyrovnÃ¡vacej pamÃ¤te sa uskutoÄÅˆuje prostrednÃ­ctvom 
â€¢	Fyzickej adresy-  VAX 8600,  Intel i486,  MIPS R3000. 
â€¢	 VirtuÃ¡lnej adresy Intel i 860.
VP s priamym sprÃ­stupÅˆovanÃ­m fyzickej adresy
Pre n >> m je mapovanie HP do VP definovanÃ© zobrazenÃ­m
n - poÄet pamÃ¤Å¥ovÃ½ch blokov B v HP m - poÄet strÃ¡nok S vo VP mapj - mapovacia funkcia Bj - j-ty pamÃ¤Å¥ovÃ½ blok s veÄ¾kosÅ¥ou k slov v HP Si - i-ty pamÃ¤Å¥ovÃ½ blok s veÄ¾kosÅ¥ou k slov vo VP

VP s obmedzenÃ½m stupÅˆom asociativityï‚¤ PrÃ­stup do asociatÃ­vnej VP prostrednÃ­ctvom VA je prÃ­liÅ¡ nÃ¡kladnÃ½, pretoÅ¾e VA >> FA, v dÃ´sledku Äoho prÃ­znakovÃ½ kÄ¾ÃºÄ asociatÃ­vneho vÃ½beru mÃ¡ veÄ¾kÃ½ rozmer.  EfektÃ­vne rieÅ¡enie poskytuje koncepcia VP s adresovo-asociatÃ­vnÃ½m prÃ­stupom, ktorÃ¡ umoÅ¾Åˆuje obmedziÅ¥ stupeÅˆ asociativity definovanÃ½ koeficientom k.
Skupinovo asociatÃ­vna VP (stupeÅˆ asociativity k â‰  1) 
Mapovanie HP do VP je definovanÃ© zobrazenÃ­m
k - stupeÅˆ asociativity m - poÄet strÃ¡nok S vo VP mapj - mapovacia funkcia Bj - j-ty pamÃ¤Å¥ovÃ½ blok s veÄ¾kosÅ¥ou k slov v HP Sik - ik-ta strÃ¡nka vo VP

VP so sektorovou organizÃ¡ciou 
â€¢	Umiestnenie blokov predstavuje zovÅ¡eobecnenie predchÃ¡dzajÃºcich schÃ©m sprÃ­stupÅˆovania VP. 
â€¢	VP a HP sÃº rozdelenÃ© na sektory s vopred definovanÃ½m rozmerom, ktorÃ© mÃ´Å¾u byÅ¥ umiestnenÃ© v Ä¾ubovolnom sektore vo VP. 
â€¢	 PoÅ¾iadavky na aktivÃ¡ciu pamÃ¤te sÃº formulovanÃ© na sprÃ­stupÅˆovanie blokov a nie sektorov. 
o	 Ak vyhÄ¾adanie rÃ¡mu sektora je ÃºspeÅ¡nÃ©, je ÃºspeÅ¡nÃ© i vyhÄ¾adanie bloku v rÃ¡me sektora. 
o	 Pri takejto organizÃ¡cii vyhÄ¾adÃ¡vania blokov je dÃ´leÅ¾itÃ© urÄiÅ¥, Äi blok v danom sektore je platnÃ½ alebo platnÃ½ nie je. Za tÃ½mto ÃºÄelom kaÅ¾dÃ½ rÃ¡m bloku mÃ¡ pridanÃ½ bit platnosti bloku v sprÃ­stupÅˆovanom rÃ¡me sektora, ktorÃ½ indikuje, Äi blok je platnÃ½ alebo neplatnÃ½.












9.3. PamÃ¤Å¥ovÃ½ podsystÃ©m. ModulÃ¡rna organizÃ¡cia hlavnej pamÃ¤te. Konzistencia Ãºdajov v pamÃ¤ti. PrÃ­stupy organizovania modulÃ¡rnej hlavnej pamÃ¤te. SystÃ©m virtuÃ¡lnej pamÃ¤te. StrÃ¡nkovÃ¡ organizÃ¡cia pamÃ¤te. TabuÄ¾ka strÃ¡nok. MetÃ³dy vyraÄovania strÃ¡nok. StratÃ©gie LRU vyraÄovania strÃ¡nkovÃ½ch rÃ¡mov. 
ModulÃ¡rna organizÃ¡cia hlavnej pamÃ¤te ï‚¤ Adresovanie pamÃ¤Å¥ovÃ½ch buniek sa uskutoÄÅˆuje prostrednÃ­ctvom adresy (ADR), ktorÃ¡ sa skladÃ¡ z dvoch segmentov M a D. ï‚¤ Pri sprÃ­stupÅˆovanÃ­ pamÃ¤te jej modulÃ¡rna organizÃ¡cia umoÅ¾Åˆuje prekrÃ½vaÅ¥ adresovanie nasledujÃºceho modulu s vlastnÃ½m procesom ÄÃ­tania/zÃ¡pisu z/do predchÃ¡dzajÃºceho modulu.
Konzistencia Ãºdajov 
 Zhoda Ãºdajov medzi dvoma pamÃ¤Å¥ovÃ½mi ÃºrovÅˆami M1 a M2 sa zabezpeÄuje prostrednÃ­ctvom prÃ­znaku platnosti Ãºdajov PP

â€¢	MetÃ³dy dosiahnutia zhody Ãºdajov ï® sÃºÄasnÃ½ zÃ¡pis Ãºdajov do M1 a M2 , ï® pri zÃ¡pise Ãºdaju do M1 na miesto urÄenÃ© k vyradeniu sa prÃ­sluÅ¡nÃ½ strÃ¡nkovÃ½ rÃ¡m vÅ¾dy vyradÃ­ do M2 , ï® pri zÃ¡pise Ãºdaju do M1 na miesto urÄenÃ© k vyradeniu sa prÃ­sluÅ¡nÃ½ strÃ¡nkovÃ½ rÃ¡m vyradÃ­ do M2 iba vtedy, keÄ PP indikuje nezhodu medzi originÃ¡lom v M2 a jeho kÃ³piou v M1 .
Tri prÃ­stupy organizovania modulÃ¡rnej HP 
â€¢	lineÃ¡rny prÃ­stup k sÃºvislej oblasti HP v rÃ¡mci modulov, ADR(n + m..1) = M (m..1) . D (n..1)
â€¢	prekrÃ½vanÃ½ prÃ­stup k sÃºvislej oblasti HP distribuovanej medzi jednotlivÃ½mi modulmi,  ADR(n + m..1) = D (n..1) . M (m..1)
â€¢	 prekrÃ½vanÃ½ prÃ­stup k sÃºvislej oblasti HP distribuovanej medzi jednotlivÃ½mi modulmi organizovanÃ½mi v skupinÃ¡ch ï® zvyÅ¡uje sa odolnosÅ¥ proti poruchÃ¡m v moduloch, v dÃ´sledku izolovanej Äinnosti jednotlivÃ½ch pamÃ¤Å¥ovÃ½ch bÃ¡nk. 
ADR(n + m..1) = M1 (m1..1) . D (n..1) . M2 (m1..1)
SystÃ©m virtuÃ¡lnej pamÃ¤te 
â€¢	FyzickÃ¡ pamÃ¤Å¥ (FP) ï® Je urÄenÃ¡ na umiestnenie vykonÃ¡vanÃ½ch programov ï® OznaÄuje sa ako hlavnÃ¡ pamÃ¤Å¥ ï® Je kapacitne obmedzenÃ¡ 
â€¢	VirtuÃ¡lna pamÃ¤Å¥ (VP) ï® RozÅ¡iruje adresovateÄ¾nÃ½ priestor ï® OznaÄuje sa ako sekundÃ¡rna pamÃ¤Å¥
StrÃ¡nkovÃ¡ organizÃ¡cia pamÃ¤te Mapovanie adries sa uskutoÄÅˆuje prostrednÃ­ctvom strÃ¡nkovej organizÃ¡cie pamÃ¤te ï® Skupiny susednÃ½ch 2k pamÃ¤Å¥ovÃ½ch buniek sa zluÄujÃº do pamÃ¤Å¥ovÃ©ho priestoru, ktorÃ½ sa nazÃ½va: ï® strÃ¡nka, v prÃ­pade VP, ï® strÃ¡nkovÃ½ rÃ¡m, v prÃ­pade FP.
TabuÄ¾ka strÃ¡nok  Jej funkcia vychÃ¡dza z potreby priebeÅ¾ne registrovaÅ¥ prÃ­tomnosÅ¥ kÃ³piÃ­ strÃ¡nok z priestoru VP ako strÃ¡nkovÃ½ch rÃ¡mov v priestore FP. ï‚¤ KaÅ¾dej strÃ¡nke S = 0,1, ... , M je v tabuÄ¾ke strÃ¡nok priradenÃ½ riadok, v ktorom: Ri - adresa prÃ­sluÅ¡nÃ©ho strÃ¡nkovÃ©ho rÃ¡mu, PDi - prÃ­znak dostupnosti strÃ¡nky, PAi - prÃ­znak aktivity strÃ¡nky, PZi - prÃ­znak zmeny (platnosti) strÃ¡nky.
MetÃ³dy vyraÄovania strÃ¡nok Ak vo FP (v HP) nie je umiestnenÃ¡ strÃ¡nka z adresovanÃ©ho priestoru VP
VP[TLB[ ].S] := HP[TLB[ ].R] - vyradenie strÃ¡nkovÃ©ho rÃ¡mu z HP 
HP[TLB[ ].R] := VP[VA] - zÃ¡pis kÃ³pie strÃ¡nky do HP
 TLB[ ].S := VA - Ãºprava TLB
kde ï§ je pozÃ­cia zÃ¡pisu v TLB, v ktorej je uloÅ¾enÃ¡ informÃ¡cia o strÃ¡nkovom rÃ¡me urÄenom na vyradenie z HP
StratÃ©gie LRU ï‚¤ VyradÃ­ sa najdlhÅ¡ie nepouÅ¾Ã­vanÃ½ strÃ¡nkovÃ½ rÃ¡m, k Äomu sa vyuÅ¾Ã­va poÄÃ­tadlo aktivÃ¡ciÃ­ PCi nastavovanÃ© prÃ­znakom aktivity Pi , kde i = 0,1, ... , m je ÄÃ­slo strÃ¡nkovÃ©ho rÃ¡mu. 

VyradÃ­ sa strÃ¡nkovÃ½ rÃ¡m, ktorÃ©ho PC je nastavenÃ© na najvyÅ¡Å¡iu hodnotu.
9.4. PamÃ¤Å¥ovÃ½ podsystÃ©m. ZÃ¡kladnÃ© mechanizmy riadenia logickÃ©ho adresnÃ©ho priestoru. Mapovanie virtuÃ¡lnej pamÃ¤te. Mapovanie prostrednÃ­ctvom tabuÄ¾ky strÃ¡nok (+obr.). Mapovanie prostrednÃ­ctvom pamÃ¤ti preloÅ¾enÃ½ch adries (+obr.). SegmentovÃ¡ organizÃ¡cia pamÃ¤te (+obr.). MetÃ³dy vyraÄovania strÃ¡nok. StratÃ©gia FIFO vyraÄovania strÃ¡nkovÃ½ch rÃ¡mov. 
ZÃ¡kladnÃ© mechanizmy riadenia logickÃ©ho adresnÃ©ho priestoru 
â€¢	mapovanie pamÃ¤te -prevod virtuÃ¡lnÃ½ch adries na fyzickÃ© adresy. 
â€¢	premiestÅˆovanie strÃ¡nok medzi FP a VP.
Mapovanie virtuÃ¡lnej pamÃ¤te ï‚¤ Mapovanie prostrednÃ­ctvom tabuÄ¾ky strÃ¡nok TS (PT - Page Tables) ï‚¤ Mapovanie prostrednÃ­ctvom pamÃ¤ti preloÅ¾enÃ½ch strÃ¡nok PPS (TLB - Translation Lookaside Buffer), ï‚¤ Mapovanie prostrednÃ­ctvom registrovej pamÃ¤te RP.


Mapovanie prostrednÃ­ctvom TS ï‚¤ Ak B je pevne definovanÃ¡ bÃ¡zovÃ¡ adresa TS uloÅ¾enej v HP, tak vÃ½slednÃ¡ adresa (R) strÃ¡nkovÃ©ho rÃ¡mu, zodpovedajÃºceho strÃ¡nke s virtuÃ¡lnou adresou (S) je ï‚¤ Nedostatok ï® pomalÃ© mapovanie v dÃ´sledku dvojnÃ¡sobnÃ©ho prÃ­stupu do HP pri kaÅ¾dom vÃ½poÄte FA.





Mapovanie prostrednÃ­ctvom TLB SÃº v nej uloÅ¾enÃ© adresy najÄastejÅ¡ie pouÅ¾Ã­vanÃ½ch strÃ¡nok v prÃ¡ve prebiehajÃºcom intervale spracovania programu. ï‚¤ PoloÅ¾ka v TLB (asociatÃ­vna pamÃ¤Å¥) mÃ¡ formÃ¡t TLB= <S><R> Pri asociatÃ­vnom prehÄ¾adÃ¡vanÃ­ TLB sÃº definovanÃ© nasledujÃºce situÃ¡cie ï® prÃ­tomnosÅ¥ strÃ¡nky v TLB (h - hit), ï® vÃ½padok strÃ¡nky v TLB (m - miss). h | S TLB, m | S TLB ïƒ ïƒ TLB = S R


SegmentovÃ¡ organizÃ¡cia pamÃ¤te ï‚¤ SegmentovÃ¡ organizÃ¡cia pamÃ¤te vyplÃ½va z poÅ¾iadavky vytvoriÅ¥ v pamÃ¤Å¥ovom podsystÃ©me priestor premenlivej dÄ¾Å¾ky. ï® MÃ´Å¾e byÅ¥ uloÅ¾enÃ½ od Ä¾ubovolnej adresy virtuÃ¡lneho priestoru. ï‚¤ Spravidla sa pouÅ¾Ã­va v kombinÃ¡cii so strÃ¡nkovou organizÃ¡ciou pamÃ¤te. ï® Segmentovo-strÃ¡nkovÃ¡ (viacÃºrovÅˆovÃ¡) organizÃ¡cia virtuÃ¡lnej pamÃ¤te

MetÃ³dy vyraÄovania strÃ¡nok Ak vo FP (v HP) nie je umiestnenÃ¡ strÃ¡nka z adresovanÃ©ho priestoru VP
VP[TLB[ ].S] := HP[TLB[ ].R] - vyradenie strÃ¡nkovÃ©ho rÃ¡mu z HP 
HP[TLB[ ].R] := VP[VA] - zÃ¡pis kÃ³pie strÃ¡nky do HP
 TLB[ ].S := VA - Ãºprava TLB
kde ï§ je pozÃ­cia zÃ¡pisu v TLB, v ktorej je uloÅ¾enÃ¡ informÃ¡cia o strÃ¡nkovom rÃ¡me urÄenom na vyradenie z HP

StratÃ©gie FIFO ï‚¤ VyradÃ­ sa strÃ¡nkovÃ½ rÃ¡m, ktorÃ½ bol najdlhÅ¡ie umiestnenÃ½ v HP (resp. v cache) ï‚¤ VyradÃ­ sa strÃ¡nkovÃ½ rÃ¡m, ktorÃ©ho PC je nastavenÃ© na najvyÅ¡Å¡iu hodnotu.


10.1. VonkajÅ¡ie komunikÃ¡cie procesora a riadenie vstupno/vÃ½stupnÃ½ch operÃ¡ciÃ­. Charakteristika prenosu informÃ¡ciÃ­. Parametre zbernice. SpÃ´sob obsluhy V/V zariadenÃ­. PrÃ­stupy riadenia V/V operÃ¡ciÃ­: priame riadenie programom, riadenie s preruÅ¡enÃ­m, priamy prÃ­stup do pamÃ¤te (samoÅ¡tÃºdium).  
Prenos informÃ¡ciÃ­ 
â€¢	KomunikÃ¡cia medzi zdrojom a prÃ­jemcom sprÃ¡v sa uskutoÄÅˆuje na zÃ¡klade vopred Å¡pecifikovanÃ½ch syntaktickÃ½ch a sÃ©mantickÃ½ch pravidiel a prostriedkov komunikÃ¡cie.
â€¢	 PodÄ¾a vzdialenosti- MalÃ© vzdialenosti -nevyÅ¾aduje osobitnÃ© prostriedky na realizÃ¡ciu komunikÃ¡cie StrednÃ© vzdialenosti ï® vyÅ¾aduje prostriedky na ochranu informÃ¡ciÃ­ pred ich znehodnotenÃ­m VeÄ¾kÃ© vzdialenosti ï® vyÅ¾aduje ÄalÅ¡ie komunikaÄnÃ© prostriedky na vysokej organizaÄnej a technickej Ãºrovni
Parametre zbernice 
â€¢	Å Ã­rka zbernice - PoÄet informaÄnÃ½ch jednotiek (bitov) Ãºdajovej zbernice prenÃ¡Å¡anÃ½ch sÃºÄasne 
â€¢	PrenosovÃ¡ rÃ½chlosÅ¥ PoÄet bitov prenesenÃ½ch za jednotku Äasu , Jednotka prenosovej rÃ½chlosti je 1 bit/s ,DvojstavovÃ½ prenos â€“ modulaÄnÃ¡ rÃ½chlosÅ¥ (1 Bd) 
â€¢	 PrenosovÃ½ vÃ½kon PoÄet bitov prenesenÃ½ch za jednotku Äasu ,Jednotka prenosovej rÃ½chlosti je 1 bit/s
SpÃ´sob obsluhy V/V zariadenÃ­ (VVZ)  ZabezpeÄuje ï® zbernicovÃ¡ jednotka (ZBJ) ï‚» riadiaca jednotka zbernice ï® V/V koprocesor ï® V/V procesor ï® arbiter zbernice (AZB) â€“ rieÅ¡i aj otÃ¡zku priorit
PrÃ­stupy riadenia V/V operÃ¡ciÃ­ ï‚¤Priame riadenie programom ï‚¤ Riadenie preruÅ¡enÃ­m ï‚¤ Priamy prÃ­stup do pamÃ¤te
Priame riadenie programom Prenos sa iniciuje samostatnou, v programe definovanou vstupnou, alebo vÃ½stupnou inÅ¡trukciou.  Riadenie vykonania inÅ¡trukcie uskutoÄÅˆuje procesor.
Riadenie s preruÅ¡enÃ­m  Po naÅ¡tartovanÃ­ V/V operÃ¡cie procesor zabezpeÄuje realizÃ¡ciu ÄalÅ¡Ã­ch inÅ¡trukciÃ­ programu aÅ¾ do okamihu, keÄ VVZ skonÄÃ­ zaÄatÃº operÃ¡ciu. ï‚¤ V zÃ¡vislostÃ­ od povahy a vÃ½skytu tÃ½chto situÃ¡ciÃ­ sa rozliÅ¡ujÃº ï® vonkajÅ¡ie preruÅ¡enia, ktorÃ½ch prÃ­Äiny nezÃ¡visia od prÃ¡ve prebiehajÃºceho programu (majÃº nÃ¡hodnÃ½ charakter), ï® vnÃºtornÃ© preruÅ¡enia, ktorÃ½ch prÃ­Äiny sÃº cieÄ¾avedome vyvolÃ¡vanÃ© prÃ¡ve prebiehajÃºcim programom (moÅ¾no ich predvÃ­daÅ¥).
Priamy prÃ­stup do pamÃ¤te (DMA) procesor len inicializuje informÃ¡cie o prenose (odkiaÄ¾, kam, koÄ¾ko, a robÃ­ inÃ© ) DMA radiÄ zabezpeÄuje prenos po zbernici priamo medzi V/V zariadenÃ­m a pamÃ¤Å¥ou bez ÃºÄasti procesora DMA radiÄ generuje preruÅ¡enie po ukonÄenÃ­ prenosu procesor preÄÃ­ta stavovÃº informÃ¡ciu

















10.2. VonkajÅ¡ie komunikÃ¡cie procesora a riadenie vstupno/vÃ½stupnÃ½ch operÃ¡ciÃ­. KomunikÃ¡cia CPU â€“ HlavnÃ¡ pamÃ¤Å¥. KomunikÃ¡cia CPU â€“ vstupno/vÃ½stupnÃ© zariadenie. PreruÅ¡ovacÃ­ systÃ©m. 
KomunikÃ¡cia procesor â†” HP 
â€¢	Riadiace Äinnosti ï® pridelenie komunikaÄnej linky, ï® adresovanie HP, ï® smer prenosu informÃ¡ciÃ­, ï® synchronizÃ¡cia prenosu informÃ¡ciÃ­. 
â€¢	 KomunikaÄnÃ© linky medzi procesorom a HP sÃº obyÄajne organizovanÃ© ako zbernicovÃ½ systÃ©m a preto ÄasovÃ¡ postupnosÅ¥ signÃ¡lov, ktorÃ© riadia uvedenÃ© Äinnosti sa nazÃ½va zbernicovÃ½ cyklus.
KomunikÃ¡cia procesor â†” V/V zariadenie 
â€¢	pri komunikÃ¡cii procesora s pomalÃ½mi VVZ sa jeho ÄinnosÅ¥ synchronizuje prostrednÃ­ctvom signÃ¡lu pripravenosti (READY) a procesor sa uvedie do stavu Äakania.
â€¢	ZbernicovÃ½ cyklus INTA (Interrupt Acknowledge) ï® PodobÃ¡ sa zbernicovÃ©mu cyklu ÄÃ­tania. ï® Potvrdenie poÅ¾iadavky preruÅ¡enia sa skladÃ¡ z dvoch cyklov ï® V prvom cykle si procesor rezervuje zbernicu blokovacÃ­m signÃ¡lom LOCK. ï® V druhom cykle procesor po Ãºdajovej zbernici prijÃ­ma z prÃ­sluÅ¡nÃ©ho VVZ informÃ¡ciu (vektor preruÅ¡enia) o type preruÅ¡enia.
PreruÅ¡ovacÃ­ systÃ©m
â€¢	Vo vÅ¡eobecnosti je proces preruÅ¡enia charakterizovanÃ½ vykonanÃ­m nasledujÃºcich ÄinnostÃ­ 
o	 generovanie signÃ¡lov preruÅ¡enia, ktorÃ© reprezentujÃº prÃ­sluÅ¡nÃ© poÅ¾iadavky na preruÅ¡enie (PP) Äinnosti procesora; ï® identifikÃ¡cia PP; ï® rieÅ¡enie konfliktnej situÃ¡cie pri vzniku niekoÄ¾kÃ½ch PP (prioritnÃ½ vÃ½ber); ï® zÃ­skanie adresy prÃ­sluÅ¡nÃ©ho obsluÅ¾nÃ©ho programu; ï® odpamÃ¤tanie obsahu PC registra (nÃ¡vratovej adresy) a registrov s Ãºdajmi, potrebnÃ½mi na pokraÄovanie hlavnÃ©ho programu po skonÄenÃ­ obsluÅ¾nÃ©ho programu; ï® vykonanie obsluÅ¾nÃ©ho programu; ï® nÃ¡vrat do preruÅ¡enÃ©ho programu.





















10.3. VonkajÅ¡ie komunikÃ¡cie procesora a riadenie vstupno/vÃ½stupnÃ½ch operÃ¡ciÃ­. SystÃ©movÃ© rozhrania (ISA, ATA, PCI). SÃ©riovÃ© rozhrania (SCI, SPI, RS-232, USB). ParalelnÃ© rozhrania (SCSI, CENTRONICS). 
ISA (Industry Standard Architecture) 
â€¢	je Å¡tandard pre zbernice pre IBM kompatibilnÃ© poÄÃ­taÄe. RozÅ¡irovala architektÃºru XT zbernice na 16 bitov. Zbernica ISA je rozÅ¡Ã­renÃ­m natÃ­vnej zbernice procesora 8086 (elektricky posilnenÃ¡ adresnÃ¡ a dÃ¡tovÃ¡ zbernica) o signÃ¡ly preruÅ¡ovacieho kontrolÃ©ra (PIC) a DMA kontrolÃ©ra. a je urÄenÃ¡ na pripÃ¡janie perifÃ©rnych kariet k zÃ¡kladnej doske.
PCI (Peripheral Component Interconnect) 
â€¢	Å¡tandard pre zbernicu poÄÃ­taÄa k pripojeniu perifÃ©rnych zariadenÃ­ k matiÄnej doske. Tieto zariadenia mÃ´Å¾u byÅ¥: integrovanÃ© obvody, prÃ­davnÃ© karty
ATA â€“ 
â€¢	zbernica navrhnutÃ¡ na prenos dÃ¡t z a na pevnÃ½ disk.(Advanced Technology Attachment)
???






























11.1. PrincÃ­py a zÃ¡kladnÃ© koncepcie paralelnÃ½ch poÄÃ­taÄovÃ½ch architektÃºr. Charakteristika architektonickÃ½ch rieÅ¡enie sÃºÄasnÃ½ch a perspektÃ­vnych mikroprocesorov. MultiprocesorovÃ© systÃ©my : UMA (+obr.). MultiprocesorovÃ© systÃ©my : NUMA (+obr.). TeoretickÃ© modely poÄÃ­taÄovÃ½ch architektÃºr (str. 19). 
Charakteristika architektonickÃ½ch rieÅ¡enie sÃºÄasnÃ½ch a perspektÃ­vnych mikroprocesorov ï‚¤
â€¢	ZvÃ½razÅˆovanie a odhaÄ¾ovanie paralelizmu v architektÃºrach von NeumannovÃ½ch mikroprocesorov (paralelizmus na Ãºrovni inÅ¡trukciÃ­). ï‚¤ ZavÃ¡dza sa prÃºdovÃ½ inÅ¡trukÄnÃ½ paralelizmus implementovanÃ½ vo viacerÃ½ch inÅ¡trukÄnÃ½ch prÃºdoch (vlÃ¡knach). Tento paralelizmus oznaÄovanÃ½ ako vlÃ¡knovÃ½ paralelizmus umoÅ¾Åˆuje paralelne spracÃºvaÅ¥ inÅ¡trukcie v menÅ¡Ã­ch vlÃ¡knach, ÄÃ­m sa vytvÃ¡ra modulÃ¡rne prostredie na paralelnÃ© vykonÃ¡vanie inÅ¡trukciÃ­ programu.
â€¢	Komprimovanie logickÃ½ch prvkov na ploche Äipu umoÅ¾Åˆuje zrÃ½chliÅ¥ medziÄipovÃ© komunikÃ¡cie. ï‚¤ VysokÃ¡ integrÃ¡cia prvkov na ploche Äipu vytvÃ¡ra predpoklady na integrovanie viac ako jednÃ©ho mikroprocesora na Äipe.
â€¢	Koncepcia rozmiestnenia komponentov na ploche Äipu zameranÃ½ch na: ï® modulÃ¡rny nÃ¡vrh Å¡truktÃºrnej organizÃ¡cie funkÄnÃ½ch prvkov univerzÃ¡lneho mikroprocesora na Äipe, ktorÃ½ spracÃºva jednoduchÃ© inÅ¡trukÄnÃ© prÃºdy so zloÅ¾itÃ½m inÅ¡trukÄnÃ½m sÃºborom, ï® nÃ¡vrh jednoduchÃ½ch mikroprocesorov integrovanÃ½ch do multiprocesorovÃ©ho Äipu, ï® integrovanie jednoduchÃ©ho mikroprocesora do pamÃ¤Å¥ovÃ©ho Äipu za ÃºÄelom vytvorenia tesnejÅ¡ej vÃ¤zby pre komunikÃ¡cie typu procesor-pamÃ¤Å¥.
MultiprocesorovÃ© systÃ©my ï‚¤ Skupina vzÃ¡jomne prepojenÃ½ch poÄÃ­taÄov, ktorÃ© rieÅ¡ia jednu zloÅ¾itÃº Ãºlohu alebo sa nezÃ¡visle podieÄ¾ajÃº na spracovanÃ­ viacerÃ½ch programov. ï® MS so zdieÄ¾anou (centralizovanou) pamÃ¤Å¥ou - multiprocesory, ï® MS s distribuovanou (lokÃ¡lnou) pamÃ¤Å¥ou - multipoÄÃ­taÄe.

Modely UMA FyzickÃ¡ pamÃ¤Å¥ je rovnomerne vyuÅ¾Ã­vanÃ¡ vÅ¡etkÃ½mi procesormi. ï‚¤ PrÃ­stupovÃ½ Äas k jednotlivÃ½m slovÃ¡m pamÃ¤ti je rovnakÃ½ (jednotlivÃ© procesory mÃ´Å¾u maÅ¥ k dispozÃ­cii privÃ¡tne vyrovnÃ¡vacie pamÃ¤te typu cache). ï‚¤ VyuÅ¾Ã­va sa na zrÃ½chlenie vykonania jedinÃ©ho rozsiahleho programu pre Äasovo nÃ¡roÄnÃ© aplikÃ¡cie (aplikÃ¡cie reÃ¡lneho Äasu) alebo na multiprogramovÃ½ reÅ¾im prÃ¡ce.
Na koordinÃ¡ciu paralelnÃ©ho spracovania Ãºloh (synchronizÃ¡cia a komunikÃ¡cia medzi procesormi) sa vyuÅ¾Ã­vajÃº zdieÄ¾anÃ© premennÃ© v spoloÄnej pamÃ¤ti. ï‚¤ V zÃ¡vislosti od vyuÅ¾Ã­vania pamÃ¤te vÅ¡etkÃ½mi procesormi alebo iba ich ÄasÅ¥ou sa rozliÅ¡ujÃº: ï® symetrickÃ© modely UMA, ï® nesymetrickÃ© modely UMA.

Modely NUMA ï‚¤ ZdieÄ¾anÃ¡ pamÃ¤Å¥ je fyzicky distribuovanÃ¡ procesorom prostrednÃ­ctvom lokÃ¡lnych pamÃ¤ti (LM). ï‚¤ PrÃ­stupovÃ½ Äas do lokÃ¡lnych pamÃ¤tÃ­ je rÃ´zny. ï‚¤ MnoÅ¾ina lokÃ¡lnych pamÃ¤tÃ­ tvorÃ­ globÃ¡lny adresovÃ½ priestor jednotlivÃ½ch procesorov. ï‚¤ DelÃ­me ich na ï® MS so zdieÄ¾anÃ­m lokÃ¡lnych pamÃ¤tÃ­, vyznaÄujÃºcich sa rÃ½chlym prÃ­stupom do vlastnej lokÃ¡lnej pamÃ¤te, ï® Hierarchicky Å¡truktÃºrovanÃ© MS so skupinovou (â€klastrovouâ€œ) organizÃ¡ciou, ktorÃ© vytvÃ¡rajÃº zÃ¡klad pre tvorbu kombinovanÃ½ch paralelnÃ½ch Å¡truktÃºr.

 TeoretickÃ© modely ï‚¤ Na zÃ¡klade modelov UMA, NUMA a COMA konkrÃ©tnych architektÃºr sa vytvÃ¡rajÃº teoretickÃ© modely paralelnÃ½ch poÄÃ­taÄovÃ½ch systÃ©mov, ktorÃ© sa pouÅ¾Ã­vajÃº pri nÃ¡vrhu algoritmov a obvodov VLSI: ï® modely PRAM (Parallel Random-Access Machine) na zÃ­skanie teoretickej hodnoty ohraniÄenia vÃ½konnosti, ï® modely VLSI (Very Large-Scale Integration) na ocenenie obvodovej zloÅ¾itosti na ploche Äipu. â€¢ NovÃ© trendy ï‚¤ BiopoÄÃ­taÄe ï‚¤ KvantovÃ© poÄÃ­taÄe
11.2. PrincÃ­py a zÃ¡kladnÃ© koncepcie paralelnÃ½ch poÄÃ­taÄovÃ½ch architektÃºr. Charakteristika architektonickÃ½ch rieÅ¡enie sÃºÄasnÃ½ch a perspektÃ­vnych mikroprocesorov. MultiprocesorovÃ© systÃ©my : COMA (+obr.). MultipoÄÃ­taÄe (+obr.). TeoretickÃ© modely poÄÃ­taÄovÃ½ch architektÃºr. 
Charakteristika architektonickÃ½ch rieÅ¡enie sÃºÄasnÃ½ch a perspektÃ­vnych mikroprocesorov ï‚¤
â€¢	ZvÃ½razÅˆovanie a odhaÄ¾ovanie paralelizmu v architektÃºrach von NeumannovÃ½ch mikroprocesorov (paralelizmus na Ãºrovni inÅ¡trukciÃ­). ï‚¤ ZavÃ¡dza sa prÃºdovÃ½ inÅ¡trukÄnÃ½ paralelizmus implementovanÃ½ vo viacerÃ½ch inÅ¡trukÄnÃ½ch prÃºdoch (vlÃ¡knach). Tento paralelizmus oznaÄovanÃ½ ako vlÃ¡knovÃ½ paralelizmus umoÅ¾Åˆuje paralelne spracÃºvaÅ¥ inÅ¡trukcie v menÅ¡Ã­ch vlÃ¡knach, ÄÃ­m sa vytvÃ¡ra modulÃ¡rne prostredie na paralelnÃ© vykonÃ¡vanie inÅ¡trukciÃ­ programu.
â€¢	Komprimovanie logickÃ½ch prvkov na ploche Äipu umoÅ¾Åˆuje zrÃ½chliÅ¥ medziÄipovÃ© komunikÃ¡cie. ï‚¤ VysokÃ¡ integrÃ¡cia prvkov na ploche Äipu vytvÃ¡ra predpoklady na integrovanie viac ako jednÃ©ho mikroprocesora na Äipe.
â€¢	Koncepcia rozmiestnenia komponentov na ploche Äipu zameranÃ½ch na: ï® modulÃ¡rny nÃ¡vrh Å¡truktÃºrnej organizÃ¡cie funkÄnÃ½ch prvkov univerzÃ¡lneho mikroprocesora na Äipe, ktorÃ½ spracÃºva jednoduchÃ© inÅ¡trukÄnÃ© prÃºdy so zloÅ¾itÃ½m inÅ¡trukÄnÃ½m sÃºborom, ï® nÃ¡vrh jednoduchÃ½ch mikroprocesorov integrovanÃ½ch do multiprocesorovÃ©ho Äipu, ï® integrovanie jednoduchÃ©ho mikroprocesora do pamÃ¤Å¥ovÃ©ho Äipu za ÃºÄelom vytvorenia tesnejÅ¡ej vÃ¤zby pre komunikÃ¡cie typu procesor-pamÃ¤Å¥.
Modely COMA ï‚¤ Predstavuje Å¡peciÃ¡lny prÃ­pad modelu NUMA, v ktorom distribuovanÃ¡ hlavnÃ¡ pamÃ¤Å¥ je konvertovanÃ¡ do modulov vyrovnÃ¡vacÃ­ch pamÃ¤tÃ­ typu "cacheâ€. ï® Moduly cache reprezentujÃº globÃ¡lny adresovÃ½ priestor; ï® PrÃ­stup do vzdialenÃ½ch cache sa uskutoÄÅˆuje prostrednÃ­ctvom adresÃ¡rov cache; ï‚¤ ProstrednÃ­ctvom vhodnÃ©ho typu prepojovacej siete sa sprÃ­stupÅˆujÃº ÃºdajovÃ© bloky prÃ­sluÅ¡nÃ©mu procesoru. ï‚¤ ProstrednÃ­ctvom smerovaÄov je moÅ¾nÃ© vytvÃ¡raÅ¥ hierarchickÃ© Å¡truktÃºry ï® MÃ¡ vÃ½znam kvÃ´li Å¡kÃ¡lovateÄ¾nosti (scalability).
 




 
MultipoÄÃ­taÄe DisponujÃº s distribuovanou pamÃ¤Å¥ou. ï‚¤ SÃº oznaÄovanÃ© aj ako voÄ¾ne viazanÃ© multiprocesory. ï‚¤ PozostÃ¡vajÃº z uzlovÃ½ch poÄÃ­taÄov prepojenÃ½ch pomocou statickej prepojovacej siete prenosu sprÃ¡v, ï‚¤ LokÃ¡lne pamÃ¤te sÃº privÃ¡tne, t.j. prÃ­stupnÃ© iba lokÃ¡lnym procesorom. ï‚¤ MedziprocesorovÃ© komunikÃ¡cie sa uskutoÄÅˆujÃº prenosom sprÃ¡v.






TeoretickÃ© modely ï‚¤ Na zÃ¡klade modelov UMA, NUMA a COMA konkrÃ©tnych architektÃºr sa vytvÃ¡rajÃº teoretickÃ© modely paralelnÃ½ch poÄÃ­taÄovÃ½ch systÃ©mov, ktorÃ© sa pouÅ¾Ã­vajÃº pri nÃ¡vrhu algoritmov a obvodov VLSI: ï® modely PRAM (Parallel Random-Access Machine) na zÃ­skanie teoretickej hodnoty ohraniÄenia vÃ½konnosti, ï® modely VLSI (Very Large-Scale Integration) na ocenenie obvodovej zloÅ¾itosti na ploche Äipu. â€¢ NovÃ© trendy ï‚¤ BiopoÄÃ­taÄe ï‚¤ KvantovÃ© poÄÃ­taÄe
