Fitter report for processor
Thu Nov 06 17:55:10 2014
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 06 17:55:10 2014          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; processor                                      ;
; Top-level Entity Name              ; processor                                      ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C20F484C7                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,299 / 18,752 ( 12 % )                        ;
;     Total combinational functions  ; 2,272 / 18,752 ( 12 % )                        ;
;     Dedicated logic registers      ; 359 / 18,752 ( 2 % )                           ;
; Total registers                    ; 359                                            ;
; Total pins                         ; 43 / 315 ( 14 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   8.3%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2680 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2680 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2677    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/Systems/processor/processor.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                          ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                    ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,299 / 18,752 ( 12 % )                                                                                                  ;
;     -- Combinational with no register       ; 1940                                                                                                                     ;
;     -- Register only                        ; 27                                                                                                                       ;
;     -- Combinational with a register        ; 332                                                                                                                      ;
;                                             ;                                                                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                                                                          ;
;     -- 4 input functions                    ; 876                                                                                                                      ;
;     -- 3 input functions                    ; 660                                                                                                                      ;
;     -- <=2 input functions                  ; 736                                                                                                                      ;
;     -- Register only                        ; 27                                                                                                                       ;
;                                             ;                                                                                                                          ;
; Logic elements by mode                      ;                                                                                                                          ;
;     -- normal mode                          ; 1593                                                                                                                     ;
;     -- arithmetic mode                      ; 679                                                                                                                      ;
;                                             ;                                                                                                                          ;
; Total registers*                            ; 359 / 19,649 ( 2 % )                                                                                                     ;
;     -- Dedicated logic registers            ; 359 / 18,752 ( 2 % )                                                                                                     ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                                                                                                          ;
;                                             ;                                                                                                                          ;
; Total LABs:  partially or completely used   ; 167 / 1,172 ( 14 % )                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                        ;
; Virtual pins                                ; 0                                                                                                                        ;
; I/O pins                                    ; 43 / 315 ( 14 % )                                                                                                        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                           ;
; Global signals                              ; 2                                                                                                                        ;
; M4Ks                                        ; 0 / 52 ( 0 % )                                                                                                           ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )                                                                                                      ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )                                                                                                      ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                                                                                           ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                            ;
; Global clocks                               ; 2 / 16 ( 13 % )                                                                                                          ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                            ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%                                                                                                             ;
; Peak interconnect usage (total/H/V)         ; 13% / 13% / 14%                                                                                                          ;
; Maximum fan-out node                        ; Clock~clkctrl                                                                                                            ;
; Maximum fan-out                             ; 359                                                                                                                      ;
; Highest non-global fan-out signal           ; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~62 ;
; Highest non-global fan-out                  ; 93                                                                                                                       ;
; Total fan-out                               ; 8358                                                                                                                     ;
; Average fan-out                             ; 3.10                                                                                                                     ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2299 / 18752 ( 12 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1940                  ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;     -- Combinational with a register        ; 332                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 876                   ; 0                              ;
;     -- 3 input functions                    ; 660                   ; 0                              ;
;     -- <=2 input functions                  ; 736                   ; 0                              ;
;     -- Register only                        ; 27                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1593                  ; 0                              ;
;     -- arithmetic mode                      ; 679                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 359                   ; 0                              ;
;     -- Dedicated logic registers            ; 359 / 18752 ( 1 % )   ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 167 / 1172 ( 14 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 43                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 8358                  ; 0                              ;
;     -- Registered Connections               ; 1391                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 27                    ; 0                              ;
;     -- Output Ports                         ; 16                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock           ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; enable          ; A13   ; 4        ; 26           ; 27           ; 1           ; 89                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[0]  ; L8    ; 2        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[10] ; H3    ; 2        ; 0            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[11] ; W11   ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[12] ; AB10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[13] ; AA10  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[14] ; B9    ; 3        ; 15           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[15] ; J1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[16] ; J4    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[17] ; H1    ; 2        ; 0            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[18] ; H10   ; 3        ; 15           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[19] ; G11   ; 3        ; 20           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[1]  ; A9    ; 3        ; 15           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[20] ; A16   ; 4        ; 33           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[21] ; M5    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[22] ; AB11  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[23] ; H18   ; 5        ; 50           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[2]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[3]  ; A14   ; 4        ; 29           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[4]  ; C13   ; 4        ; 31           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[5]  ; C2    ; 2        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[6]  ; Y6    ; 8        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[7]  ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[8]  ; E3    ; 2        ; 0            ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[9]  ; F10   ; 3        ; 18           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset           ; M2    ; 1        ; 0            ; 13           ; 3           ; 70                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Output[0]  ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[10] ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[11] ; G22   ; 5        ; 50           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[12] ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[13] ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[14] ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[15] ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[1]  ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[2]  ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[3]  ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[4]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[5]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[6]  ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[7]  ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[8]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[9]  ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 11 / 33 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 40 ( 18 % )  ; 3.3V          ; --           ;
; 5        ; 4 / 39 ( 10 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; instruction[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; Output[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; Output[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; enable                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; instruction[3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; instruction[20]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; Output[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; instruction[13]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; instruction[12]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; instruction[22]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; instruction[14]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; Output[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; Output[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; Output[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; instruction[7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; instruction[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; Output[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; instruction[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; Output[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; instruction[8]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; Output[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; instruction[9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; Output[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; Output[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; Output[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; Output[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; instruction[19]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; instruction[2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 222        ; 5        ; Output[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 24         ; 2        ; instruction[17]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; instruction[10]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; Output[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; instruction[18]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; Output[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; instruction[23]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; instruction[15]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; instruction[16]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; instruction[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; instruction[21]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; instruction[11]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; instruction[6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |processor                               ; 2299 (0)    ; 359 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 1940 (0)     ; 27 (0)            ; 332 (0)          ; |processor                                                                                                                  ;              ;
;    |Reg16:RA|                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |processor|Reg16:RA                                                                                                         ;              ;
;    |Reg16:RB|                            ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |processor|Reg16:RB                                                                                                         ;              ;
;    |Reg16:RY|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |processor|Reg16:RY                                                                                                         ;              ;
;    |Reg16:RZ|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|Reg16:RZ                                                                                                         ;              ;
;    |alu:myAlu|                           ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 16 (0)           ; |processor|alu:myAlu                                                                                                        ;              ;
;       |multiBitAdder:b2v_ADDER_16|       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16                                                                             ;              ;
;          |adder:add0|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add0                                                                  ;              ;
;          |adder:add10|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add10                                                                 ;              ;
;          |adder:add11|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add11                                                                 ;              ;
;          |adder:add12|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add12                                                                 ;              ;
;          |adder:add13|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add13                                                                 ;              ;
;          |adder:add1|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add1                                                                  ;              ;
;          |adder:add2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add2                                                                  ;              ;
;          |adder:add3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add3                                                                  ;              ;
;          |adder:add4|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add4                                                                  ;              ;
;          |adder:add5|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add5                                                                  ;              ;
;          |adder:add6|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add6                                                                  ;              ;
;          |adder:add7|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add7                                                                  ;              ;
;          |adder:add8|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add8                                                                  ;              ;
;          |adder:add9|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add9                                                                  ;              ;
;       |mux4:b2v_inst6|                   ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 16 (16)          ; |processor|alu:myAlu|mux4:b2v_inst6                                                                                         ;              ;
;    |controlUnit:control|                 ; 1898 (196)  ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1858 (156)   ; 2 (2)             ; 38 (38)          ; |processor|controlUnit:control                                                                                              ;              ;
;       |lpm_divide:Mod0|                  ; 1702 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (0)     ; 0 (0)             ; 0 (0)            ; |processor|controlUnit:control|lpm_divide:Mod0                                                                              ;              ;
;          |lpm_divide_qlo:auto_generated| ; 1702 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (0)     ; 0 (0)             ; 0 (0)            ; |processor|controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                ;              ;
;             |abs_divider_4dg:divider|    ; 1702 (64)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1702 (64)    ; 0 (0)             ; 0 (0)            ; |processor|controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                        ;              ;
;                |alt_u_div_k5f:divider|   ; 1605 (1605) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1605 (1605)  ; 0 (0)             ; 0 (0)            ; |processor|controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider  ;              ;
;                |lpm_abs_0s9:my_abs_num|  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |processor|controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num ;              ;
;    |ir:instrReg|                         ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 14 (14)          ; |processor|ir:instrReg                                                                                                      ;              ;
;    |register16x16:regFile|               ; 280 (0)     ; 240 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 244 (0)          ; |processor|register16x16:regFile                                                                                            ;              ;
;       |Reg16:r10|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r10                                                                                  ;              ;
;       |Reg16:r11|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r11                                                                                  ;              ;
;       |Reg16:r12|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r12                                                                                  ;              ;
;       |Reg16:r13|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r13                                                                                  ;              ;
;       |Reg16:r14|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r14                                                                                  ;              ;
;       |Reg16:r15|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r15                                                                                  ;              ;
;       |Reg16:r1|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r1                                                                                   ;              ;
;       |Reg16:r2|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r2                                                                                   ;              ;
;       |Reg16:r3|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r3                                                                                   ;              ;
;       |Reg16:r4|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r4                                                                                   ;              ;
;       |Reg16:r5|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |processor|register16x16:regFile|Reg16:r5                                                                                   ;              ;
;       |Reg16:r6|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |processor|register16x16:regFile|Reg16:r6                                                                                   ;              ;
;       |Reg16:r7|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r7                                                                                   ;              ;
;       |Reg16:r8|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r8                                                                                   ;              ;
;       |Reg16:r9|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |processor|register16x16:regFile|Reg16:r9                                                                                   ;              ;
;       |decoder16:decoder|                ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |processor|register16x16:regFile|decoder16:decoder                                                                          ;              ;
;       |mux16:m1|                         ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 117 (117)        ; |processor|register16x16:regFile|mux16:m1                                                                                   ;              ;
;       |mux16:m2|                         ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 123 (123)        ; |processor|register16x16:regFile|mux16:m2                                                                                   ;              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; instruction[4]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; instruction[5]  ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; instruction[6]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; instruction[7]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; instruction[8]  ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; Output[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; Output[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; Output[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; Output[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; Output[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; Output[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; Clock           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; reset           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; enable          ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[20] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[21] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[22] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[23] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[3]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[2]  ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[1]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[0]  ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[11] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[10] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[9]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[16] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[17] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[18] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[19] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[15] ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; instruction[14] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[12] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; instruction[13] ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; instruction[4]                                          ;                   ;         ;
; instruction[5]                                          ;                   ;         ;
; instruction[6]                                          ;                   ;         ;
; instruction[7]                                          ;                   ;         ;
; instruction[8]                                          ;                   ;         ;
; Clock                                                   ;                   ;         ;
; reset                                                   ;                   ;         ;
; enable                                                  ;                   ;         ;
;      - Reg16:RZ|output[0]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[15]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[14]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[13]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[12]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[11]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[10]                              ; 0                 ; 6       ;
;      - Reg16:RY|output[9]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[8]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[7]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[6]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[5]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[4]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[3]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[2]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[1]                               ; 0                 ; 6       ;
;      - Reg16:RY|output[0]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[0]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[0]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[1]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[1]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[2]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[2]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[3]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[3]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[4]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[4]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[5]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[5]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[6]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[6]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[7]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[7]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[8]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[8]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[9]                               ; 0                 ; 6       ;
;      - Reg16:RB|output[9]                               ; 0                 ; 6       ;
;      - Reg16:RA|output[10]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[10]                              ; 0                 ; 6       ;
;      - Reg16:RA|output[11]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[11]                              ; 0                 ; 6       ;
;      - Reg16:RA|output[12]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[12]                              ; 0                 ; 6       ;
;      - Reg16:RA|output[13]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[13]                              ; 0                 ; 6       ;
;      - Reg16:RA|output[14]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[14]                              ; 0                 ; 6       ;
;      - Reg16:RA|output[15]                              ; 0                 ; 6       ;
;      - Reg16:RB|output[15]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[1]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[2]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[3]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[4]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[5]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[6]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[7]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[8]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[9]                               ; 0                 ; 6       ;
;      - Reg16:RZ|output[10]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[11]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[12]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[13]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[14]                              ; 0                 ; 6       ;
;      - Reg16:RZ|output[15]                              ; 0                 ; 6       ;
;      - ir:instrReg|output[20]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[21]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[22]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[23]                           ; 0                 ; 6       ;
;      - controlUnit:control|process_0~0                  ; 0                 ; 6       ;
;      - ir:instrReg|output[3]                            ; 0                 ; 6       ;
;      - ir:instrReg|output[2]                            ; 0                 ; 6       ;
;      - ir:instrReg|output[1]                            ; 0                 ; 6       ;
;      - ir:instrReg|output[0]                            ; 0                 ; 6       ;
;      - ir:instrReg|output[11]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[10]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[9]                            ; 0                 ; 6       ;
;      - ir:instrReg|output[16]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[17]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[18]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[19]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[15]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[14]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[12]                           ; 0                 ; 6       ;
;      - ir:instrReg|output[13]                           ; 0                 ; 6       ;
;      - register16x16:regFile|decoder16:decoder|Mux14~13 ; 0                 ; 6       ;
;      - register16x16:regFile|decoder16:decoder|Mux14~14 ; 0                 ; 6       ;
;      - register16x16:regFile|decoder16:decoder|Mux14~15 ; 0                 ; 6       ;
;      - register16x16:regFile|decoder16:decoder|Mux14~16 ; 0                 ; 6       ;
;      - register16x16:regFile|decoder16:decoder|Mux14~19 ; 0                 ; 6       ;
; instruction[20]                                         ;                   ;         ;
;      - ir:instrReg|output[20]                           ; 1                 ; 6       ;
; instruction[21]                                         ;                   ;         ;
;      - ir:instrReg|output[21]                           ; 0                 ; 6       ;
; instruction[22]                                         ;                   ;         ;
;      - ir:instrReg|output[22]                           ; 1                 ; 6       ;
; instruction[23]                                         ;                   ;         ;
;      - ir:instrReg|output[23]~feeder                    ; 1                 ; 6       ;
; instruction[3]                                          ;                   ;         ;
;      - ir:instrReg|output[3]~feeder                     ; 0                 ; 6       ;
; instruction[2]                                          ;                   ;         ;
;      - ir:instrReg|output[2]~feeder                     ; 0                 ; 6       ;
; instruction[1]                                          ;                   ;         ;
;      - ir:instrReg|output[1]                            ; 0                 ; 6       ;
; instruction[0]                                          ;                   ;         ;
;      - ir:instrReg|output[0]~feeder                     ; 1                 ; 6       ;
; instruction[11]                                         ;                   ;         ;
;      - ir:instrReg|output[11]                           ; 1                 ; 6       ;
; instruction[10]                                         ;                   ;         ;
;      - ir:instrReg|output[10]                           ; 1                 ; 6       ;
; instruction[9]                                          ;                   ;         ;
;      - ir:instrReg|output[9]                            ; 0                 ; 6       ;
; instruction[16]                                         ;                   ;         ;
;      - ir:instrReg|output[16]                           ; 0                 ; 6       ;
; instruction[17]                                         ;                   ;         ;
;      - ir:instrReg|output[17]                           ; 1                 ; 6       ;
; instruction[18]                                         ;                   ;         ;
;      - ir:instrReg|output[18]                           ; 1                 ; 6       ;
; instruction[19]                                         ;                   ;         ;
;      - ir:instrReg|output[19]~feeder                    ; 0                 ; 6       ;
; instruction[15]                                         ;                   ;         ;
;      - ir:instrReg|output[15]                           ; 1                 ; 6       ;
; instruction[14]                                         ;                   ;         ;
;      - ir:instrReg|output[14]                           ; 0                 ; 6       ;
; instruction[12]                                         ;                   ;         ;
;      - ir:instrReg|output[12]                           ; 1                 ; 6       ;
; instruction[13]                                         ;                   ;         ;
;      - ir:instrReg|output[13]                           ; 0                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clock                                            ; PIN_M1             ; 359     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; controlUnit:control|alu_op[1]~3                  ; LCCOMB_X19_Y15_N8  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; enable                                           ; PIN_A13            ; 89      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ir:instrReg|output[19]                           ; LCFF_X20_Y20_N9    ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ir:instrReg|output[23]                           ; LCFF_X22_Y20_N23   ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~15 ; LCCOMB_X23_Y18_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~17 ; LCCOMB_X22_Y18_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~18 ; LCCOMB_X20_Y20_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~20 ; LCCOMB_X23_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~21 ; LCCOMB_X22_Y18_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~22 ; LCCOMB_X22_Y18_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~23 ; LCCOMB_X22_Y18_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~24 ; LCCOMB_X23_Y16_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~25 ; LCCOMB_X22_Y18_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~26 ; LCCOMB_X23_Y16_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~27 ; LCCOMB_X23_Y18_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~28 ; LCCOMB_X22_Y18_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~29 ; LCCOMB_X23_Y16_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~30 ; LCCOMB_X22_Y18_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register16x16:regFile|decoder16:decoder|Mux14~31 ; LCCOMB_X22_Y18_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                            ; PIN_M2             ; 323     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Clock ; PIN_M1   ; 359     ; Global Clock         ; GCLK3            ; --                        ;
; reset ; PIN_M2   ; 323     ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_23~62            ; 93      ;
; controlUnit:control|stage~2                                                                                                         ; 92      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_21~60            ; 90      ;
; enable                                                                                                                              ; 89      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_20~58            ; 87      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_19~56            ; 84      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_18~54            ; 81      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_17~52            ; 78      ;
; ir:instrReg|output[17]                                                                                                              ; 76      ;
; ir:instrReg|output[21]                                                                                                              ; 76      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_16~50            ; 75      ;
; ir:instrReg|output[16]                                                                                                              ; 73      ;
; ir:instrReg|output[20]                                                                                                              ; 73      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_15~48            ; 72      ;
; reset                                                                                                                               ; 69      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_14~46            ; 69      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_13~44            ; 66      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~64            ; 64      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_12~42            ; 63      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_10~40            ; 60      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_9~38             ; 57      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_8~36             ; 54      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_7~34             ; 51      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_6~32             ; 48      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_5~30             ; 45      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_4~28             ; 42      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_3~26             ; 39      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_2~24             ; 36      ;
; controlUnit:control|process_0~0                                                                                                     ; 34      ;
; controlUnit:control|b_inv                                                                                                           ; 33      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_1~22             ; 33      ;
; controlUnit:control|alu_op[1]                                                                                                       ; 32      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_30~20            ; 30      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_29~18            ; 27      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_28~16            ; 24      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_27~14            ; 21      ;
; ir:instrReg|output[18]                                                                                                              ; 19      ;
; ir:instrReg|output[22]                                                                                                              ; 19      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_26~12            ; 18      ;
; controlUnit:control|alu_op[0]                                                                                                       ; 17      ;
; register16x16:regFile|decoder16:decoder|Mux14~31                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~30                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~29                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~28                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~27                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~26                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~25                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~24                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~23                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~22                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~21                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~20                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~18                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~17                                                                                    ; 16      ;
; register16x16:regFile|decoder16:decoder|Mux14~15                                                                                    ; 16      ;
; ir:instrReg|output[19]                                                                                                              ; 16      ;
; Reg16:RA|output[11]~18                                                                                                              ; 16      ;
; Reg16:RA|output[11]~17                                                                                                              ; 16      ;
; Reg16:RA|output[11]~16                                                                                                              ; 16      ;
; ir:instrReg|output[23]                                                                                                              ; 16      ;
; Reg16:RB|output[11]~18                                                                                                              ; 16      ;
; Reg16:RB|output[11]~17                                                                                                              ; 16      ;
; Reg16:RB|output[11]~16                                                                                                              ; 16      ;
; Reg16:RY|output[15]                                                                                                                 ; 16      ;
; Reg16:RY|output[14]                                                                                                                 ; 16      ;
; Reg16:RY|output[13]                                                                                                                 ; 16      ;
; Reg16:RY|output[12]                                                                                                                 ; 16      ;
; Reg16:RY|output[11]                                                                                                                 ; 16      ;
; Reg16:RY|output[10]                                                                                                                 ; 16      ;
; Reg16:RY|output[9]                                                                                                                  ; 16      ;
; Reg16:RY|output[8]                                                                                                                  ; 16      ;
; Reg16:RY|output[7]                                                                                                                  ; 16      ;
; Reg16:RY|output[6]                                                                                                                  ; 16      ;
; Reg16:RY|output[5]                                                                                                                  ; 16      ;
; Reg16:RY|output[4]                                                                                                                  ; 16      ;
; Reg16:RY|output[3]                                                                                                                  ; 16      ;
; Reg16:RY|output[2]                                                                                                                  ; 16      ;
; Reg16:RY|output[1]                                                                                                                  ; 16      ;
; Reg16:RY|output[0]                                                                                                                  ; 16      ;
; ir:instrReg|output[15]                                                                                                              ; 15      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_25~10            ; 15      ;
; ir:instrReg|output[14]                                                                                                              ; 14      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_22~8             ; 12      ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_11~6             ; 9       ;
; controlUnit:control|Add2~217                                                                                                        ; 6       ;
; controlUnit:control|Add2~126                                                                                                        ; 6       ;
; controlUnit:control|stage[31]                                                                                                       ; 6       ;
; ir:instrReg|output[13]                                                                                                              ; 5       ;
; ir:instrReg|output[12]                                                                                                              ; 5       ;
; controlUnit:control|Equal1~10                                                                                                       ; 5       ;
; controlUnit:control|stage[0]                                                                                                        ; 5       ;
; register16x16:regFile|decoder16:decoder|Mux14~16                                                                                    ; 4       ;
; register16x16:regFile|decoder16:decoder|Mux14~14                                                                                    ; 4       ;
; register16x16:regFile|decoder16:decoder|Mux14~13                                                                                    ; 4       ;
; ir:instrReg|output[11]                                                                                                              ; 4       ;
; ir:instrReg|output[9]                                                                                                               ; 3       ;
; ir:instrReg|output[10]                                                                                                              ; 3       ;
; controlUnit:control|stage[1]                                                                                                        ; 3       ;
; controlUnit:control|stage~10                                                                                                        ; 3       ;
; controlUnit:control|stage~6                                                                                                         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~61         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~59         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~57         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~55         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~53         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~51         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~49         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~47         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~45         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~43         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~41         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~39         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~37         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~35         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~33         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~31         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~29         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~27         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~25         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~23         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~21         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~19         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~17         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~15         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~13         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~11         ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~9          ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~7          ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~5          ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~3          ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[1]~1          ; 3       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[98]~1989   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[99]~1988   ; 2       ;
; controlUnit:control|Add2~216                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~1987 ; 2       ;
; controlUnit:control|Add2~215                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~1986 ; 2       ;
; controlUnit:control|Add2~214                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~1985 ; 2       ;
; controlUnit:control|Add2~213                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~1984 ; 2       ;
; controlUnit:control|Add2~212                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~1983 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~1982 ; 2       ;
; controlUnit:control|Add2~211                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~1981 ; 2       ;
; controlUnit:control|Add2~210                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~1980 ; 2       ;
; controlUnit:control|Add2~209                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~1979 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~1978 ; 2       ;
; controlUnit:control|Add2~208                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~1977 ; 2       ;
; controlUnit:control|Add2~207                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~1976 ; 2       ;
; controlUnit:control|Add2~206                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~1975 ; 2       ;
; controlUnit:control|Add2~205                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~1974 ; 2       ;
; controlUnit:control|Add2~204                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~1973 ; 2       ;
; controlUnit:control|Add2~203                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~1972 ; 2       ;
; controlUnit:control|Add2~202                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~1971 ; 2       ;
; controlUnit:control|Add2~201                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~1970 ; 2       ;
; controlUnit:control|Add2~200                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~1969 ; 2       ;
; controlUnit:control|Add2~199                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~1968 ; 2       ;
; controlUnit:control|Add2~198                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~1967 ; 2       ;
; controlUnit:control|Add2~197                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~1966 ; 2       ;
; controlUnit:control|Add2~196                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~1965 ; 2       ;
; controlUnit:control|Add2~195                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~1964 ; 2       ;
; controlUnit:control|Add2~194                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~1963  ; 2       ;
; controlUnit:control|Add2~193                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~1962  ; 2       ;
; controlUnit:control|Add2~192                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~1961  ; 2       ;
; controlUnit:control|Add2~191                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~1960  ; 2       ;
; controlUnit:control|Add2~190                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~1959  ; 2       ;
; controlUnit:control|Add2~189                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~1958  ; 2       ;
; controlUnit:control|stage~34                                                                                                        ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~1957  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~1956  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~1955  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~1954  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~1953  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~1952  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~1951  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~1950  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~1949  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~1948  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~1947  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~1946  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~1945  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~1944  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~1943  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~1942  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~1941  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~1940  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~1939  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~1938  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~1937  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[983]~1936  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[984]~1935  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[985]~1934  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[986]~1933  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[987]~1932  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[988]~1931  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~1930  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[990]~1929  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~1928  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~1927  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~1926  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~1925  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~1924  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~1923  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~1922  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~1921  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~1920  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~1919  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~1918  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~1917  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~1916  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~1915  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~1914  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~1913  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~1912  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~1911  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~1910  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~1909  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[950]~1908  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[951]~1907  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[952]~1906  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[953]~1905  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[954]~1904  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[955]~1903  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[956]~1902  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[957]~1901  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~1900  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~1899  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~1898  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~1897  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~1896  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~1895  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~1894  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~1893  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~1892  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~1891  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~1890  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~1889  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~1888  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~1887  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~1886  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~1885  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~1884  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~1883  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[916]~1882  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[917]~1881  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[918]~1880  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[919]~1879  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[920]~1878  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[921]~1877  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[922]~1876  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[923]~1875  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[924]~1874  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~1873  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~1872  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~1871  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~1870  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~1869  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~1868  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~1867  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~1866  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~1865  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~1864  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~1863  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~1862  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~1861  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~1860  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~1859  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~1858  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[882]~1857  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[883]~1856  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[884]~1855  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[885]~1854  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[886]~1853  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[887]~1852  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[888]~1851  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[889]~1850  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[890]~1849  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[891]~1848  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~1847  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~1846  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~1845  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~1844  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~1843  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~1842  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~1841  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~1840  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~1839  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~1838  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~1837  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~1836  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~1835  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~1834  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[848]~1833  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[849]~1832  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[850]~1831  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[851]~1830  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[852]~1829  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[853]~1828  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[854]~1827  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[855]~1826  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[856]~1825  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[857]~1824  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[858]~1823  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~1822  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~1821  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~1820  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~1819  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~1818  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~1817  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~1816  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~1815  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~1814  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~1813  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~1812  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~1811  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[814]~1810  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[815]~1809  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[816]~1808  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[817]~1807  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[818]~1806  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[819]~1805  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[820]~1804  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[821]~1803  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[822]~1802  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[823]~1801  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[824]~1800  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[825]~1799  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~1798  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~1797  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~1796  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~1795  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~1794  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~1793  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~1792  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~1791  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~1790  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~1789  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[780]~1788  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[781]~1787  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[782]~1786  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[783]~1785  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[784]~1784  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[785]~1783  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[786]~1782  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[787]~1781  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[788]~1780  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[789]~1779  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[790]~1778  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[791]~1777  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[792]~1776  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~1775  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~1774  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~1773  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[741]~1772  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[742]~1771  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[743]~1770  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[744]~1769  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~1768  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[746]~1767  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[747]~1766  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[748]~1765  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[749]~1764  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[750]~1763  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[751]~1762  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[752]~1761  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[753]~1760  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[754]~1759  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[755]~1758  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[756]~1757  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[757]~1756  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[758]~1755  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[759]~1754  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[706]~1753  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[707]~1752  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[708]~1751  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[709]~1750  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[710]~1749  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[711]~1748  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[712]~1747  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[713]~1746  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[714]~1745  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[715]~1744  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[716]~1743  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[717]~1742  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[718]~1741  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[719]~1740  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[720]~1739  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[721]~1738  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[722]~1737  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[723]~1736  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[724]~1735  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[725]~1734  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[726]~1733  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[674]~1732  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[675]~1731  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[676]~1730  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[677]~1729  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[678]~1728  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[679]~1727  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[680]~1726  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[681]~1725  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[682]~1724  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[683]~1723  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[684]~1722  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[685]~1721  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[686]~1720  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[687]~1719  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[688]~1718  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[689]~1717  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[690]~1716  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[691]~1715  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[692]~1714  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[693]~1713  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[642]~1712  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[643]~1711  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[644]~1710  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[645]~1709  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[646]~1708  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[647]~1707  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[648]~1706  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[649]~1705  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[650]~1704  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[651]~1703  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[652]~1702  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[653]~1701  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[654]~1700  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[655]~1699  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[656]~1698  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[657]~1697  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[658]~1696  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[659]~1695  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[660]~1694  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[610]~1693  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[611]~1692  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[612]~1691  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[613]~1690  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[614]~1689  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[615]~1688  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[616]~1687  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[617]~1686  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[618]~1685  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[619]~1684  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[620]~1683  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[621]~1682  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[622]~1681  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[623]~1680  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[624]~1679  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[625]~1678  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[626]~1677  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[627]~1676  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[578]~1675  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[579]~1674  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[580]~1673  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[581]~1672  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[582]~1671  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[583]~1670  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[584]~1669  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[585]~1668  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[586]~1667  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[587]~1666  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[588]~1665  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[589]~1664  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[590]~1663  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[591]~1662  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[592]~1661  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[593]~1660  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[594]~1659  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[546]~1658  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[547]~1657  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[548]~1656  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[549]~1655  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[550]~1654  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[551]~1653  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[552]~1652  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[553]~1651  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[554]~1650  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[555]~1649  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[556]~1648  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[557]~1647  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[558]~1646  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[559]~1645  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[560]~1644  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[561]~1643  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[514]~1642  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[515]~1641  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[516]~1640  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[517]~1639  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[518]~1638  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[519]~1637  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[520]~1636  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[521]~1635  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[522]~1634  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[523]~1633  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[524]~1632  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[525]~1631  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[526]~1630  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[527]~1629  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[528]~1628  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[482]~1627  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[483]~1626  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[484]~1625  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[485]~1624  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[486]~1623  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[487]~1622  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[488]~1621  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[489]~1620  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[490]~1619  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[491]~1618  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[492]~1617  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[493]~1616  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[494]~1615  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[495]~1614  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[450]~1613  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[451]~1612  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[452]~1611  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[453]~1610  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[454]~1609  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[455]~1608  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[456]~1607  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[457]~1606  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[458]~1605  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[459]~1604  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[460]~1603  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[461]~1602  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[462]~1601  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[418]~1600  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[419]~1599  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[420]~1598  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[421]~1597  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[422]~1596  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[423]~1595  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[424]~1594  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[425]~1593  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[426]~1592  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[427]~1591  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[428]~1590  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[429]~1589  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[386]~1588  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[387]~1587  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[388]~1586  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[389]~1585  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[390]~1584  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[391]~1583  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[392]~1582  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[393]~1581  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[394]~1580  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[395]~1579  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[396]~1578  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[354]~1577  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[355]~1576  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[356]~1575  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[357]~1574  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[358]~1573  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[359]~1572  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[360]~1571  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[361]~1570  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[362]~1569  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[363]~1568  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[322]~1567  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[323]~1566  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[324]~1565  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[325]~1564  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[326]~1563  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[327]~1562  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[328]~1561  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[329]~1560  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[330]~1559  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[290]~1558  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[291]~1557  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[292]~1556  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[293]~1555  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[294]~1554  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[295]~1553  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[296]~1552  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[297]~1551  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[258]~1550  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[259]~1549  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[260]~1548  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[261]~1547  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[262]~1546  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[263]~1545  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[264]~1544  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[226]~1543  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[227]~1542  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[228]~1541  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[229]~1540  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[230]~1539  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[231]~1538  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[194]~1537  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[195]~1536  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[196]~1535  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[197]~1534  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[198]~1533  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[162]~1532  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[163]~1531  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[164]~1530  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[165]~1529  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[130]~1528  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[131]~1527  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[132]~1526  ; 2       ;
; register16x16:regFile|decoder16:decoder|Mux14~19                                                                                    ; 2       ;
; register16x16:regFile|Reg16:r7|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[15]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[15]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[14]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[14]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[13]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[13]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[12]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[12]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[11]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[11]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r4|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r6|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r5|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r1|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r3|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r2|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r15|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r12|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r13|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r14|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r11|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r8|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r10|output[10]                                                                                          ; 2       ;
; register16x16:regFile|Reg16:r9|output[10]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r7|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[9]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[9]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[8]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[8]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[7]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[7]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[6]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[6]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[5]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[5]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[4]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[4]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[3]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[3]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[2]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[2]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r7|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[1]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[1]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[1]                                                                                            ; 2       ;
; controlUnit:control|alu_op[1]~3                                                                                                     ; 2       ;
; controlUnit:control|b_inv~0                                                                                                         ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~1525 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~1524 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~1523 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~1522 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~1521 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~1520 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~1519 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~1518 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~1517 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~1516 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~1515 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~1514 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~1513 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~1512 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~1511 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~1510 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~1509 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~1508 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~1507 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~1506 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~1505 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~1504 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~1503 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~1502 ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~1501  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~1500  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~1499  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~1498  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~1497  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~1496  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[993]~1495  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~1494  ; 2       ;
; controlUnit:control|wmfc                                                                                                            ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~1493  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[992]~1492  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[961]~1488  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[929]~1455  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[897]~1423  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[865]~1392  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[833]~1362  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[801]~1333  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[769]~1305  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[737]~1278  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[705]~1252  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[673]~1227  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[641]~1203  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[609]~1180  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[577]~1158  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[545]~1137  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[513]~1117  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[481]~1098  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[449]~1080  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[417]~1063  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[385]~1047  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[353]~1032  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[321]~1018  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[289]~1005  ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[257]~993   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[225]~982   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[193]~972   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[161]~963   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[129]~955   ; 2       ;
; controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[97]~948    ; 2       ;
; controlUnit:control|stage~31                                                                                                        ; 2       ;
; controlUnit:control|stage[2]                                                                                                        ; 2       ;
; controlUnit:control|stage~30                                                                                                        ; 2       ;
; controlUnit:control|stage[3]                                                                                                        ; 2       ;
; controlUnit:control|stage~29                                                                                                        ; 2       ;
; controlUnit:control|stage[4]                                                                                                        ; 2       ;
; controlUnit:control|stage~28                                                                                                        ; 2       ;
; controlUnit:control|stage[5]                                                                                                        ; 2       ;
; controlUnit:control|stage~27                                                                                                        ; 2       ;
; controlUnit:control|stage[6]                                                                                                        ; 2       ;
; controlUnit:control|stage~26                                                                                                        ; 2       ;
; controlUnit:control|stage[7]                                                                                                        ; 2       ;
; controlUnit:control|stage~25                                                                                                        ; 2       ;
; controlUnit:control|stage[8]                                                                                                        ; 2       ;
; controlUnit:control|stage~24                                                                                                        ; 2       ;
; controlUnit:control|stage[9]                                                                                                        ; 2       ;
; controlUnit:control|stage~23                                                                                                        ; 2       ;
; controlUnit:control|stage[10]                                                                                                       ; 2       ;
; controlUnit:control|stage~22                                                                                                        ; 2       ;
; controlUnit:control|stage[11]                                                                                                       ; 2       ;
; controlUnit:control|stage~21                                                                                                        ; 2       ;
; controlUnit:control|stage[12]                                                                                                       ; 2       ;
; controlUnit:control|stage~20                                                                                                        ; 2       ;
; controlUnit:control|stage[13]                                                                                                       ; 2       ;
; controlUnit:control|stage~19                                                                                                        ; 2       ;
; controlUnit:control|stage[14]                                                                                                       ; 2       ;
; controlUnit:control|stage~18                                                                                                        ; 2       ;
; controlUnit:control|stage[15]                                                                                                       ; 2       ;
; controlUnit:control|stage~17                                                                                                        ; 2       ;
; controlUnit:control|stage[16]                                                                                                       ; 2       ;
; controlUnit:control|stage~16                                                                                                        ; 2       ;
; controlUnit:control|stage[17]                                                                                                       ; 2       ;
; controlUnit:control|stage~15                                                                                                        ; 2       ;
; controlUnit:control|stage[18]                                                                                                       ; 2       ;
; controlUnit:control|stage~14                                                                                                        ; 2       ;
; controlUnit:control|stage[19]                                                                                                       ; 2       ;
; controlUnit:control|stage~13                                                                                                        ; 2       ;
; controlUnit:control|stage[20]                                                                                                       ; 2       ;
; controlUnit:control|stage~12                                                                                                        ; 2       ;
; controlUnit:control|stage[21]                                                                                                       ; 2       ;
; controlUnit:control|stage~11                                                                                                        ; 2       ;
; controlUnit:control|stage[22]                                                                                                       ; 2       ;
; controlUnit:control|stage[23]                                                                                                       ; 2       ;
; controlUnit:control|stage~9                                                                                                         ; 2       ;
; controlUnit:control|stage[24]                                                                                                       ; 2       ;
; controlUnit:control|stage~8                                                                                                         ; 2       ;
; controlUnit:control|stage[25]                                                                                                       ; 2       ;
; controlUnit:control|stage~7                                                                                                         ; 2       ;
; controlUnit:control|stage[26]                                                                                                       ; 2       ;
; controlUnit:control|stage[27]                                                                                                       ; 2       ;
; controlUnit:control|stage~5                                                                                                         ; 2       ;
; controlUnit:control|stage[28]                                                                                                       ; 2       ;
; controlUnit:control|stage~4                                                                                                         ; 2       ;
; controlUnit:control|stage[29]                                                                                                       ; 2       ;
; controlUnit:control|stage~3                                                                                                         ; 2       ;
; controlUnit:control|stage[30]                                                                                                       ; 2       ;
; register16x16:regFile|Reg16:r7|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r4|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r5|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r6|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r1|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r3|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r2|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r15|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r12|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r13|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r14|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r11|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r8|output[0]                                                                                            ; 2       ;
; register16x16:regFile|Reg16:r10|output[0]                                                                                           ; 2       ;
; register16x16:regFile|Reg16:r9|output[0]                                                                                            ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add13|Cout~0                                                                             ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add12|Cout~0                                                                             ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add11|Cout~0                                                                             ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add10|Cout~0                                                                             ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add9|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add8|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add7|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add6|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add5|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add4|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add3|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add2|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add1|Cout~0                                                                              ; 2       ;
; alu:myAlu|multiBitAdder:b2v_ADDER_16|adder:add0|Cout~0                                                                              ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,855 / 54,004 ( 7 % ) ;
; C16 interconnects          ; 14 / 2,100 ( < 1 % )   ;
; C4 interconnects           ; 2,292 / 36,000 ( 6 % ) ;
; Direct links               ; 502 / 54,004 ( < 1 % ) ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 762 / 18,752 ( 4 % )   ;
; R24 interconnects          ; 29 / 1,900 ( 2 % )     ;
; R4 interconnects           ; 2,623 / 46,920 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.77) ; Number of LABs  (Total = 167) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 6                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 5                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 2                             ;
; 14                                          ; 1                             ;
; 15                                          ; 3                             ;
; 16                                          ; 126                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.61) ; Number of LABs  (Total = 167) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 31                            ;
; 1 Clock                            ; 37                            ;
; 1 Clock enable                     ; 9                             ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 19                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.87) ; Number of LABs  (Total = 167) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 6                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 107                           ;
; 17                                           ; 0                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 0                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 9                             ;
; 25                                           ; 1                             ;
; 26                                           ; 5                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.56) ; Number of LABs  (Total = 167) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 8                             ;
; 2                                                ; 5                             ;
; 3                                                ; 2                             ;
; 4                                                ; 3                             ;
; 5                                                ; 3                             ;
; 6                                                ; 5                             ;
; 7                                                ; 5                             ;
; 8                                                ; 1                             ;
; 9                                                ; 3                             ;
; 10                                               ; 2                             ;
; 11                                               ; 4                             ;
; 12                                               ; 4                             ;
; 13                                               ; 6                             ;
; 14                                               ; 7                             ;
; 15                                               ; 10                            ;
; 16                                               ; 85                            ;
; 17                                               ; 0                             ;
; 18                                               ; 0                             ;
; 19                                               ; 3                             ;
; 20                                               ; 2                             ;
; 21                                               ; 3                             ;
; 22                                               ; 0                             ;
; 23                                               ; 1                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 2                             ;
; 27                                               ; 0                             ;
; 28                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.80) ; Number of LABs  (Total = 167) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 3                             ;
; 17                                           ; 14                            ;
; 18                                           ; 6                             ;
; 19                                           ; 13                            ;
; 20                                           ; 4                             ;
; 21                                           ; 23                            ;
; 22                                           ; 7                             ;
; 23                                           ; 4                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 6                             ;
; 29                                           ; 4                             ;
; 30                                           ; 7                             ;
; 31                                           ; 10                            ;
; 32                                           ; 12                            ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 06 17:54:55 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off processor -c processor
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C20F484C7 for design "processor"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning: No exact pin location assignment(s) for 43 pins of 43 total pins
    Info: Pin instruction[4] not assigned to an exact location on the device
    Info: Pin instruction[5] not assigned to an exact location on the device
    Info: Pin instruction[6] not assigned to an exact location on the device
    Info: Pin instruction[7] not assigned to an exact location on the device
    Info: Pin instruction[8] not assigned to an exact location on the device
    Info: Pin Output[0] not assigned to an exact location on the device
    Info: Pin Output[1] not assigned to an exact location on the device
    Info: Pin Output[2] not assigned to an exact location on the device
    Info: Pin Output[3] not assigned to an exact location on the device
    Info: Pin Output[4] not assigned to an exact location on the device
    Info: Pin Output[5] not assigned to an exact location on the device
    Info: Pin Output[6] not assigned to an exact location on the device
    Info: Pin Output[7] not assigned to an exact location on the device
    Info: Pin Output[8] not assigned to an exact location on the device
    Info: Pin Output[9] not assigned to an exact location on the device
    Info: Pin Output[10] not assigned to an exact location on the device
    Info: Pin Output[11] not assigned to an exact location on the device
    Info: Pin Output[12] not assigned to an exact location on the device
    Info: Pin Output[13] not assigned to an exact location on the device
    Info: Pin Output[14] not assigned to an exact location on the device
    Info: Pin Output[15] not assigned to an exact location on the device
    Info: Pin Clock not assigned to an exact location on the device
    Info: Pin reset not assigned to an exact location on the device
    Info: Pin enable not assigned to an exact location on the device
    Info: Pin instruction[20] not assigned to an exact location on the device
    Info: Pin instruction[21] not assigned to an exact location on the device
    Info: Pin instruction[22] not assigned to an exact location on the device
    Info: Pin instruction[23] not assigned to an exact location on the device
    Info: Pin instruction[3] not assigned to an exact location on the device
    Info: Pin instruction[2] not assigned to an exact location on the device
    Info: Pin instruction[1] not assigned to an exact location on the device
    Info: Pin instruction[0] not assigned to an exact location on the device
    Info: Pin instruction[11] not assigned to an exact location on the device
    Info: Pin instruction[10] not assigned to an exact location on the device
    Info: Pin instruction[9] not assigned to an exact location on the device
    Info: Pin instruction[16] not assigned to an exact location on the device
    Info: Pin instruction[17] not assigned to an exact location on the device
    Info: Pin instruction[18] not assigned to an exact location on the device
    Info: Pin instruction[19] not assigned to an exact location on the device
    Info: Pin instruction[15] not assigned to an exact location on the device
    Info: Pin instruction[14] not assigned to an exact location on the device
    Info: Pin instruction[12] not assigned to an exact location on the device
    Info: Pin instruction[13] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node Clock (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node reset (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node controlUnit:control|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|op_24~0
        Info: Destination node controlUnit:control|stage~2
        Info: Destination node controlUnit:control|stage~3
        Info: Destination node controlUnit:control|stage~4
        Info: Destination node controlUnit:control|stage~5
        Info: Destination node controlUnit:control|stage~6
        Info: Destination node controlUnit:control|stage~7
        Info: Destination node controlUnit:control|stage~8
        Info: Destination node controlUnit:control|stage~9
        Info: Destination node controlUnit:control|stage~10
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 41 (unused VREF, 3.3V VCCIO, 25 input, 16 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 4% of the available device resources
    Info: Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file Z:/Systems/processor/processor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 472 megabytes
    Info: Processing ended: Thu Nov 06 17:55:15 2014
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/Systems/processor/processor.fit.smsg.


