a-Si TFT-LCD 閘極驅動電路應力效應改善之研究(I) 
“Improving the stress effect of on-panel gate drivers in a-Si TFT-LCD” 
計畫編號：NSC 99-2221-E-035 -096 - 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：劉堂傑 逢甲大學電子工程學系教授 
一、中文摘要 
隨著現代顯示器技術的進步，使得平面液晶
顯示器的需求迅速成長。近年來，為有效降低驅
動晶片與顯示面板之間匯流排硬體成本，已有研
究單位提倡將部份驅動電路(gate driver)與顯示面
板整合，又由於先進顯示技術均使用非晶矽薄膜
電晶體技術，因此與面板整合之驅動積體電路亦
須採用相同製程方能在玻璃基板上實現。然而非
晶矽薄膜電晶體技術相較於 CMOS 元件有其先
天上之缺失，薄膜電晶體驅動電路即存在下列幾
項已知的議題： 
(a.)薄膜電晶體 Vth 特性漂移。 
(b.)電流驅動能力薄弱。 
(c.)傳統電路輸出點浮接問題。 
在本計畫中，為了解決這些問題提出整合式
高可靠性閘極驅動電路；為了更進一步解決應力
效應，提出在電路中使用兩種不同驅動電壓來降
低電晶體的劣化速度；我們另外提出了低驅動電
壓閘極驅動電路，可以讓電路面積只有過去的
53.4%並且維持過去的電路特性。 
關鍵字：閘極驅動電路、驅動力薄弱、低驅動電
壓閘極驅動電路 
英文摘要 
According to the advancement of the flat-panel 
display technology, it is highly demanded in the 
market. Recently, it has been proposed to integrate 
gate drivers onto display panels in order to reduce 
the cost of bus interconnection. Since the fabrication 
technology can only be α- or poly-Si on glass 
substrates, as compared to those of CMOS 
technology, there are some well known issues about 
the performance of the thin-film transistors (TFTs):  
(a) Vth-shifting problem after long-term operation,  
(b) weaker driving capability, 
(c) possible floating in output. 
In this project, in order to solve these issues we 
propose the integrated on-panel TFT gate driver. In 
addition, we propose a low driving voltage gate 
driver, the original gate driver is using dual 
pull-down structure, the novel gate driver is using 
single pull-down structure but using lower driver 
voltage to driver transistor. In this way the circuit 
would become more compact. From the simulation 
results, the function of the gate driver is correct, the 
lifetime of two gate driver are the same, but the 
circuit area is only 53.4% of the originally. 
keyword: gate driver, weaker driving capability, low 
driving voltage gate driver 
二、前言 
由於近幾年製程技術的進步，利用非晶矽
(Amorphous Silicon)TFT-LCD 技術將系統作在大
型玻璃上的概念(SOG=System on Glass)已逐漸實
現，因為 SOG 可以將周邊驅動電路同時製作在
玻璃基板上(可省略驅動電路 IC、PCB、Connector 
等等)以節省空間及成本，並可大幅降低接線，因
此可大幅提高可靠度[1~3]。 
由於現今小尺寸的 TFT 電路整合於玻璃基
板上(SOG=system on glass)，但是製作於玻璃基板
上的 TFT 經過一段時間的 DC or AC Stress 會造成
TFT 的 Stress 效應。所以 TFT 經過長時間的使用
之後 △Vt 太大有可能使 TFT 無法正常的 turn on, 
稱為 Stress Effect。所以製作於玻璃基板上的驅動
電路可能會因為長時間於 DC or AC Stress 下，產
生Stress Effect使驅動電路無法使液晶正常驅動，
而降低 LCD Panel 的使用壽命[4~14]。要改進
1
的小。 
 
圖二、偏壓 20V 經過不同時間之 Id-Vg特性圖 
 
圖三、偏壓 40V 經過不同時間之 Id-Vg特性圖 
 
圖四、操作於不同偏壓之門限電壓飄移圖 
圖四是四種不同偏壓對 TFT 元件造成破壞後
其門限電壓飄移圖，從圖中可以發現偏壓時間的
增加其門限電壓的飄移量並不會很快的增加，反
而是逐漸的趨緩，由此可以證明時間對門限電壓
的影響比較小；相對的使用不同的偏壓在一開始
就對元件造成較為嚴重的影響，從圖中可以看到
使用 10V 的偏壓在偏壓一小時之後其門限電壓僅
飄移了 1V，而 40V 的偏壓在經過一小時之後其門
限電壓則是飄移了 16V。 
從實驗結果我們可以推斷，如果使用較高的
偏壓，在開始使用之後第一次其門限電壓的飄移
量會較劇烈；如果使用較低的偏壓，在剛開始使
用之後第一次的門限電壓飄移量會比較小，繼續
偏壓其門限電壓兩者都是隨著時間慢慢的增加，
不過到後來變化量也會逐漸的趨於穩定；因此我
們可以推斷使用較低的驅動電壓來設計閘極驅動
電路將可以有效的增加電路的操作壽命。 
不同閘極驅動電路比較 
從上一節的實驗結果可以發現，與其增加下
拉電晶體的數目來減少電晶體的工作時間，不如
降低其驅動電壓效果還要來的更顯著。在這節中
我們將比較各種不同策略的閘極驅動電路，來比
較各種電路中，其電路效能與電路面積的通盤比
較。 
 
圖五、傳統閘極驅動電路 
圖五是傳統型的閘極驅動電路，電路優點為
最簡單的電路架構，所使用的電晶體最少即可完
成電路所需的功能。電路的缺點為需要三組 clock
來驅動此電路，另外其下拉電晶體 T2 與 T6 需要長
時間的工作，因此電晶體所受到的應力效應是最
為嚴重。 
圖六是雙下拉架構閘極驅動電路，與傳統型
不同的地方在於，改良了需要三組 clock 來驅動的
問題，在這個電路只需兩組 clock 即可正常工作，
而原本長時間工作的下拉電晶體，都轉變成為下
拉電晶體組；與傳統電路比較原本將輸出點下拉
的電晶體 T6 在圖六中變成 T3 與 T4 兩顆電晶體，
3
受到 clock 切換而有雜訊產生，T9 電晶體的驅動
電壓由 T10 與 T12 的比例設定較低，讓 T9 不會遭
受過大的應力效應；T5、T15~T17 是低驅動電壓的
產生電路讓下拉電晶體的導通電壓是由我們所控
制。這個電路的優點是兼顧了閘極電路驅動電路
中的幾個問題：下拉電晶體的應力效應問題由雙
下拉架構與低驅動電壓來解決，雜訊問題有抗雜
訊架構來解決。不過這些優點也是這個電路最大
的缺點，為了解決這些問題讓這個電路的是所有
電路中最為複雜，電路面積也是所有電路中最大
的一個。 
 
圖九、改良型集總式閘極驅動電路 
 
圖十、傳統型閘極驅動電路方塊圖 
 
圖十一、閘極驅動電路方塊圖 
為了比較各種電路的特性我們將每個電路組
合起來，圖十是傳統型閘極驅動電路的方塊示意
圖，圖十一是其他四種電路的方塊示意圖。其中
的差別在於傳統型電路需要三組 clock 來驅動，而
其他四種電路僅需兩組 clock 來驅動；另外其他四
種電路中都會使用到下一級的輸出來控制當級的
電路，因此在最後一級的電路之後會再多放兩級
的緩衝級(dummy cell)其電路架構與每一級的電
路都是相同的，僅是沒有將其輸出取出來。 
在本計畫中閘極驅動電路的目標是QVGA解
析度的小面板，因此每一種閘極電路都是串接 240
級，後面接的負載是模擬小面板負載 5kΩ的電阻
與 10pF 的電容，我們必須確認每一種電路即使式
操作到 240 級之後其輸出電壓依然有達到我們所
設定電的電壓範圍。至於電晶體的劣化模型則是
使用我們先前所做的元件量測實驗，根據不同的
驅動電壓與模擬時間來預測電晶體的門限電壓將
會劣化到甚麼程度，由算出來的結果帶入電路的
模型檔數據中，藉此預測電路將可以操作多久的
壽命。 
5
 表一、各種閘極驅動電路特性比較表 
 圖五 圖六 圖七 圖八 圖九 
Rising Time 3.2 3.2 3.2 3.2 2.9 
Falling Time 1.7 1.7 2.0 2.1 2.0 
Turn on Ratio 98.7% 49.79% 99.1% 49.79% 49.79% 
Turn on Voltage 22V 25V 6V 8V 8V 
Life Time 4K 32K 64K 64K 64K 
Area 2500 3520 2720 3540 5070 
六、結果與討論 
從模擬的結果可以發現傳統型的閘極驅動電
路雖然擁有最小的電路面積，不過下拉電晶體因
為長時間的工作，也沒有降低其驅動電壓其電路
壽命是所有電路之中最短的。 
圖七與圖八都有使用低驅動電壓的技術，只
是圖八除了使用低驅動電壓之外還多使用了雙下
拉的架構。不過從結果上來看在同一個電路之中
同時使用兩種降低應力效應的技術，並沒有加乘
的效果；反而會因為多使用一種技術讓電路變得
更複雜並且消耗更多的電路面積。 
圖九與其他電路不同的地方在於多加了抗雜
訊架構，所以他是所有電路中面積最大的一個。
如果今天不考慮雜訊對電路的影響，這個電路不
但太複雜也耗費了過多的電路面積。 
從以上的結果我們可以推斷，如果只顧慮電
路的壽命，我們可以使用低驅動電壓的技術來設
計電路，如此可以利用較小的面積得到相對較長
的電路壽命；如果還要考慮其他的不理想效應勢
必要增加電路面積來換取較好的電路特性。 
參考文獻 
[1] Libsch, F.R.; Electron Devices Meeting, 1992. “Steady 
state and pulsed bias stress induced degradationin 
amorphous silicon thin film transistors for active-matrix 
liquid crystal displays” Technical Digest., 
International , 13-16 Dec. 1992 Pages:681 - 684 
[2] Shima, T.;Itakura, T.; Minamizaki, H.; Yagi, T.; 
Maruyama, T.; Solid-State Circuits Conference, 1997. 
“TFTLCD panel driver IC using dynamic function 
shuffling technique” Digest of Technical Papers. 44th 
ISSCC., 1997 IEEE International , 6-8 Feb. 1997 
Pages:192 - 193, 455 
[3] C.-S. Chiang; C. Y. Chen; Kanicki, J.; Electron Device 
Letters, “Schottky-contact gated-four-probe a-Si:H TFT 
structure: a new structure to investigate the electrical 
instability of a-Si:H TFT” IEEE , Volume: 19 , Issue: 10 , 
Oct. 1998 Pages:382–384 
[4] J. H. Wei; S. C. Lee; Solid-State and Integrated Circuit 
Technology, 1998. “The improved stability of deuterated 
amorphous silicon thin film transistor” Proceedings. 
1998 5th International Conference on , 21-23 Oct. 1998 
Pages:842–845 
[5] B. D. Choi; H. Jang; O. K. Kwon; H. G. Kim; M. J. Soh; 
Consumer Electronics, “Design of poly-Si TFT-LCD 
panel with integrated driver circuits for an HDTV/XGA 
projection system” IEEE Transactions on , Volume: 46 , 
Issue: 1 , Feb. 2000 Pages:95–104 
[6] Lemmi, F.; Street, R.A.; Electron Devices, “The leakage 
currents of amorphous silicon thin-film transistors: 
injection currents, back channel currents and stress 
effects” IEEE Transactions on, Volume: 47 , Issue: 12 , 
Dec. 2000 Pages:2404–2409 
[7] Nathan, A.; Servati, P.; Karim, K.S.; Microelectronics, 
2002. “TFT circuit integration in a-Si:H technology” 
MIEL 2002. 23rd International Conference on , Volume: 
1 , 12-15 May 2002 Pages:115 - 124 vol.1 
[8] Golo, N.T.; Kuper, F.G.; Mouthaan, T.J.; Electron 
Devices, “Analysis of the electrical breakdown in 
hydrogenated amorphous silicon thin-film transistors” 
IEEE Transactions on , Volume: 49 , Issue: 6 , June 2002 
Pages:1012 – 1018 
[9] Huang-Chung Cheng; Chun-Yao Huang; Jing-Wei Lin; 
Kung, J.J.-H.; Solid-State and Integrated Circuit 
Technology, 1998. “The reliability of amorphous silicon 
thin film transistors for LCD under DC and AC stresses” 
Proceedings. 1998 5th International Conference on , 
21-23 Oct. 1998 Pages:834–837 
[10] Uraoka, Y.; Hatayama, T.; Fuyuki, T.; Microelectronic 
Test Structures, 2000. “Reliability evaluation method of 
low temperature poly-silicon TFTs using dynamic stress” 
ICMTS 2000. Proceedings of the2000 International 
Conference on , 13-16 March 2000 Pages:158-162 
[11] Uraoka, Y.; Hirai, N.; Yano, H.; Hatayama, T.; Fuyuki, 
T.; Microelectronic Test Structures, 2003. “New 
evaluation method for reliability of poly-Si thin film 
transistors using pico-second time-resolved emission 
microscope” International Conference on , 17-20 March 
2003 Pages:173–177 
[12] Dora Plus, South Bound, N.J.“Shift Register Useful as a 
Select Line Scanner for Liquid Crystal Display” United 
States Patent 5,222,082，Jun.22,1993. 
[13] Sherman Weisbrod, Skillman;Ruquiya I.A. Huq, 
Plainsboro, both of N.J. “Shift Register Useful as a 
Select Line Scanner for Liquid Crystal Display” United 
7
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                   日期：2010年 10 月 28日 
                                 
計畫編號 NSC  － 99 － 2221 － E － 035 － 096 － 
計畫名稱 a-Si TFT-LCD 閘極驅動電路應力效應改善之研究(I) 
出國人員
姓名 
黃男雄 
服務機構
及職稱 
 
會議時間 
 年 月 日至 
 年 月 日 
會議地點 
韓國首爾 
會議名稱 
(中文)第 10屆亞洲顯示科技研討會 
(英文) 10th International Meeting on Information Display International Display 
Manufacturing Conference and Asia Display 2010 
發表論文
題目 
(中文)使用低驅動電壓整合式 TFT面板閘極驅動電路 
(英文) The Integrated On-panel TFT Gate Driver with Low Driving Voltage 
二、與會心得 
 
這次所投稿的主題在於為了要更進一步的延長電路的壽命，傳統使用雙下拉架構已經不敷使用，
因此在這篇論文中除了雙下拉架構我們提出在同一電路系統中使用雙電源的方式來操作電路，將雙下
拉架構的電晶體使用較低的驅動電壓，可以進一步的延長整體閘極電路的壽命。 
而在研討會上看到了別人提出不同的想法，不再是改善電路的壽命，而是去節省電路的成本，傳
統型的閘極驅動電路必須使用 3組 clock來驅動電路，我們所使用的是 2組 clock來推動我們的電路，
只要所使用的 clock組數降低將可以降低外部的接腳。我們的研究目標還在延長電路的壽命的時候別
人卻是利用不同的角度來看閘極驅動電路。這樣可以激發我們也可以去做不同的思考角度，來思考當
我們電路的壽命到達一定程度之後我們還該從甚麼方向去下手修改我們的電路。 
 
三、考察參觀活動(無是項活動者省略) 
無 
四、建議 
無 
五、攜回資料名稱及內容 
 
IMID2010 研討會會議論文光碟，今年是這個亞洲顯示科技研討會的第 10屆，因此今年特別收錄
了這 10 年來的所有會議論文。 
 
六、其他 
 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：劉堂傑 計畫編號：99-2221-E-035-096- 
計畫名稱：a-Si TFT-LCD 閘極驅動電路應力效應改善之研究(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
