# Rapport d'étonnement - Cache-cache avec la RAM
# Alban DUTILLEUL et Valentin HAUDIQUET

## Première itération - Bourgchevreuil (CM2)
Référence de l'activité : https://members.loria.fr/MDuflot/files/med/memoirecache.html

L'activité est expérimentale n'ayant été jamais réalisée dans le cadre du module de pédagogie à l'ENS Rennes.
## Consignes
Les consignes de l'activité sont relativement difficiles à comprendre sans un exemple au tableau (ce que nous n'avons pas fait).
Nous conseillons donc d'en faire un et de bien insister sur le fait que le décalage doit être réinitialisé à chaque ligne. 
## Matériel
Les roues proposées par la description de l'activité ne sont pas faciles à manipuler, elles ne tournent pas très bien. 
Il faut revoir ce point, cela ralentit l'activité et génère un peu de mécontentement.
## Intérêt 
Les élèves sont regroupées par des groupes de 3 avec les différents rôles (BUS, Processeur, RAM), toutefois l'intérêt n'est pas équitablement réparti.
En effet, le rôle du BUS n'est pas très intéressant, il faudrait ainsi le repenser, par exemple en l'obligeant à bouger à chaque fois.
Le problème est aussi présent pour la RAM, dans un nombre important de groupes, les rôles n'étaient alors plus vraiment respectés.

## Compréhension
Dans la première partie où on ne parallélise pas les processeurs, il est difficile de faire sentir aux élèves la notion de délai lors d'une première prise de représentation, la principale difficulté venant plutôt des calculs du processeur. 

## Conclusion
Il faudrait réadapter l'activité pour qu'elle soit plus facile à appréhender. 
