TimeQuest Timing Analyzer report for uk101_41kRAM
Wed Jul 15 15:55:25 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'serialClock'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'cpuClock'
 15. Slow Model Hold: 'serialClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Recovery: 'serialClock'
 18. Slow Model Recovery: 'clk'
 19. Slow Model Recovery: 'cpuClock'
 20. Slow Model Removal: 'cpuClock'
 21. Slow Model Removal: 'serialClock'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'serialClock'
 25. Slow Model Minimum Pulse Width: 'cpuClock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'cpuClock'
 42. Fast Model Setup: 'serialClock'
 43. Fast Model Setup: 'clk'
 44. Fast Model Hold: 'serialClock'
 45. Fast Model Hold: 'cpuClock'
 46. Fast Model Hold: 'clk'
 47. Fast Model Recovery: 'serialClock'
 48. Fast Model Recovery: 'clk'
 49. Fast Model Recovery: 'cpuClock'
 50. Fast Model Removal: 'serialClock'
 51. Fast Model Removal: 'cpuClock'
 52. Fast Model Removal: 'clk'
 53. Fast Model Minimum Pulse Width: 'clk'
 54. Fast Model Minimum Pulse Width: 'serialClock'
 55. Fast Model Minimum Pulse Width: 'cpuClock'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uk101_41kRAM                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; cpuClock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }    ;
; serialClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClock } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 37.47 MHz  ; 37.47 MHz       ; cpuClock    ;      ;
; 92.86 MHz  ; 92.86 MHz       ; clk         ;      ;
; 166.44 MHz ; 166.44 MHz      ; serialClock ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; cpuClock    ; -24.173 ; -2578.375     ;
; serialClock ; -12.361 ; -3288.184     ;
; clk         ; -11.184 ; -3319.364     ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -2.335 ; -39.602       ;
; serialClock ; -0.633 ; -5.667        ;
; clk         ; 0.499  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Recovery Summary           ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; serialClock ; -10.857 ; -285.964      ;
; clk         ; -1.653  ; -14.877       ;
; cpuClock    ; 2.628   ; 0.000         ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -2.085 ; -4.170        ;
; serialClock ; -0.473 ; -11.036       ;
; clk         ; 2.203  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.567 ; -1921.729       ;
; serialClock ; -0.742 ; -454.104        ;
; cpuClock    ; -0.742 ; -290.864        ;
+-------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                     ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -24.173 ; T65:u1|IR[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.084     ; 25.129     ;
; -24.058 ; T65:u1|IR[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 25.098     ;
; -24.051 ; T65:u1|IR[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 25.091     ;
; -23.976 ; T65:u1|IR[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.084     ; 24.932     ;
; -23.961 ; T65:u1|IR[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 25.001     ;
; -23.861 ; T65:u1|IR[3]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 24.901     ;
; -23.854 ; T65:u1|IR[3]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 24.894     ;
; -23.792 ; T65:u1|IR[0]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 24.817     ;
; -23.764 ; T65:u1|IR[3]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 24.804     ;
; -23.720 ; T65:u1|DL[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 25.079     ;
; -23.670 ; T65:u1|IR[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.084     ; 24.626     ;
; -23.651 ; T65:u1|MCycle[1] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 24.590     ;
; -23.609 ; T65:u1|DL[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.968     ;
; -23.605 ; T65:u1|DL[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 25.048     ;
; -23.599 ; T65:u1|MCycle[2] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 24.538     ;
; -23.598 ; T65:u1|DL[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.957     ;
; -23.598 ; T65:u1|DL[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 25.041     ;
; -23.595 ; T65:u1|IR[3]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 24.620     ;
; -23.557 ; T65:u1|DL[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.916     ;
; -23.536 ; T65:u1|MCycle[1] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.559     ;
; -23.529 ; T65:u1|MCycle[1] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.552     ;
; -23.518 ; T65:u1|DL[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.877     ;
; -23.508 ; T65:u1|DL[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.951     ;
; -23.487 ; T65:u1|DL[2]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.846     ;
; -23.484 ; T65:u1|MCycle[2] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.507     ;
; -23.483 ; T65:u1|DL[2]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.926     ;
; -23.477 ; T65:u1|MCycle[2] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.500     ;
; -23.476 ; T65:u1|DL[2]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.919     ;
; -23.473 ; T65:u1|IR[3]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.084     ; 24.429     ;
; -23.470 ; T65:u1|PC[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.659     ;
; -23.457 ; T65:u1|MCycle[0] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 24.396     ;
; -23.446 ; T65:u1|DL[1]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.805     ;
; -23.442 ; T65:u1|DL[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.885     ;
; -23.439 ; T65:u1|MCycle[1] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.462     ;
; -23.435 ; T65:u1|DL[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.878     ;
; -23.407 ; T65:u1|DL[3]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.766     ;
; -23.403 ; T65:u1|DL[3]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.846     ;
; -23.397 ; T65:u1|IR[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.103     ; 24.334     ;
; -23.396 ; T65:u1|DL[3]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.839     ;
; -23.387 ; T65:u1|MCycle[2] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.410     ;
; -23.386 ; T65:u1|DL[2]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.829     ;
; -23.359 ; T65:u1|PC[1]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.548     ;
; -23.355 ; T65:u1|PC[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.628     ;
; -23.348 ; T65:u1|PC[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.621     ;
; -23.345 ; T65:u1|DL[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.788     ;
; -23.342 ; T65:u1|MCycle[0] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.365     ;
; -23.339 ; T65:u1|DL[0]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.767     ;
; -23.335 ; T65:u1|MCycle[0] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.358     ;
; -23.322 ; T65:u1|DL[4]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.681     ;
; -23.306 ; T65:u1|DL[3]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.749     ;
; -23.305 ; T65:u1|IR[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.103     ; 24.242     ;
; -23.282 ; T65:u1|IR[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.303     ;
; -23.281 ; T65:u1|DL[5]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.640     ;
; -23.280 ; T65:u1|IR[4]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.103     ; 24.217     ;
; -23.275 ; T65:u1|IR[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.296     ;
; -23.270 ; T65:u1|MCycle[1] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 24.278     ;
; -23.258 ; T65:u1|PC[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.531     ;
; -23.245 ; T65:u1|MCycle[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 24.268     ;
; -23.232 ; T65:u1|PC[5]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.102     ; 24.170     ;
; -23.218 ; T65:u1|MCycle[2] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 24.226     ;
; -23.217 ; T65:u1|DL[2]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.645     ;
; -23.211 ; T65:u1|DL[4]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.570     ;
; -23.207 ; T65:u1|DL[4]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.650     ;
; -23.203 ; T65:u1|PC[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.392     ;
; -23.200 ; T65:u1|DL[4]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.643     ;
; -23.190 ; T65:u1|IR[2]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.211     ;
; -23.185 ; T65:u1|IR[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.206     ;
; -23.183 ; T65:u1|IR[2]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.204     ;
; -23.176 ; T65:u1|DL[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.604     ;
; -23.170 ; T65:u1|DL[5]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.319      ; 24.529     ;
; -23.166 ; T65:u1|DL[5]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.609     ;
; -23.165 ; T65:u1|IR[4]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.186     ;
; -23.159 ; T65:u1|DL[5]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.602     ;
; -23.158 ; T65:u1|IR[4]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.179     ;
; -23.148 ; T65:u1|MCycle[1] ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 24.087     ;
; -23.137 ; T65:u1|DL[3]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.565     ;
; -23.121 ; T65:u1|PC[5]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.102     ; 24.059     ;
; -23.117 ; T65:u1|PC[5]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 24.139     ;
; -23.110 ; T65:u1|PC[5]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 24.132     ;
; -23.110 ; T65:u1|DL[4]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.553     ;
; -23.096 ; T65:u1|MCycle[2] ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 24.035     ;
; -23.093 ; T65:u1|IR[2]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.114     ;
; -23.092 ; T65:u1|PC[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.281     ;
; -23.089 ; T65:u1|PC[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.218      ; 24.347     ;
; -23.088 ; T65:u1|PC[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.361     ;
; -23.081 ; T65:u1|PC[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.354     ;
; -23.076 ; T65:u1|MCycle[0] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 24.084     ;
; -23.069 ; T65:u1|DL[5]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 24.512     ;
; -23.068 ; T65:u1|IR[4]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 24.089     ;
; -23.020 ; T65:u1|PC[5]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 24.042     ;
; -23.016 ; T65:u1|IR[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 24.022     ;
; -22.991 ; T65:u1|PC[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.233      ; 24.264     ;
; -22.988 ; T65:u1|PC[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.177     ;
; -22.954 ; T65:u1|MCycle[0] ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 23.893     ;
; -22.949 ; T65:u1|IR[0]     ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.063      ; 24.052     ;
; -22.941 ; T65:u1|DL[4]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.369     ;
; -22.924 ; T65:u1|IR[2]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 23.930     ;
; -22.913 ; T65:u1|PC[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.149      ; 24.102     ;
; -22.900 ; T65:u1|DL[5]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.388      ; 24.328     ;
; -22.899 ; T65:u1|IR[4]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 23.905     ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClock'                                                                                                 ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -12.361 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.233     ;
; -12.361 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.233     ;
; -12.361 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.233     ;
; -12.181 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 14.057     ;
; -12.164 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.036     ;
; -12.164 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.036     ;
; -12.164 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.036     ;
; -12.156 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.028     ;
; -12.156 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 14.028     ;
; -12.120 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 14.004     ;
; -12.120 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 14.004     ;
; -12.100 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~220 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.976     ;
; -12.100 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~218 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.976     ;
; -12.074 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~52  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.945     ;
; -12.074 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~50  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.945     ;
; -12.074 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~53  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.945     ;
; -12.074 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~48  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.945     ;
; -12.059 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~18  ; cpuClock     ; serialClock ; 0.500        ; 1.337      ; 13.936     ;
; -11.984 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.860     ;
; -11.959 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.831     ;
; -11.959 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.831     ;
; -11.950 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.828     ;
; -11.938 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~234 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.809     ;
; -11.938 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~231 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.809     ;
; -11.938 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~230 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.809     ;
; -11.931 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~210 ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 13.800     ;
; -11.923 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.807     ;
; -11.923 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.807     ;
; -11.903 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~220 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.779     ;
; -11.903 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~218 ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.779     ;
; -11.877 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~52  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.748     ;
; -11.877 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~50  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.748     ;
; -11.877 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~53  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.748     ;
; -11.877 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~48  ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.748     ;
; -11.862 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~18  ; cpuClock     ; serialClock ; 0.500        ; 1.337      ; 13.739     ;
; -11.839 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.694     ;
; -11.839 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.694     ;
; -11.839 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.694     ;
; -11.816 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 14.091     ;
; -11.816 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 14.091     ;
; -11.816 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 14.091     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~196 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~195 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~194 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~191 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~197 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~192 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~193 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.811 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~190 ; cpuClock     ; serialClock ; 0.500        ; 1.342      ; 13.693     ;
; -11.797 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~34  ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.673     ;
; -11.789 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~219 ; cpuClock     ; serialClock ; 0.500        ; 1.319      ; 13.648     ;
; -11.789 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~215 ; cpuClock     ; serialClock ; 0.500        ; 1.319      ; 13.648     ;
; -11.789 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~221 ; cpuClock     ; serialClock ; 0.500        ; 1.319      ; 13.648     ;
; -11.787 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.642     ;
; -11.787 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.642     ;
; -11.787 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.315      ; 13.642     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~92  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~90  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~87  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~93  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~88  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~89  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.756 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~86  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.634     ;
; -11.753 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.631     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~260 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~259 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~258 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~255 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~261 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~256 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~257 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.752 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~254 ; cpuClock     ; serialClock ; 0.500        ; 1.344      ; 13.636     ;
; -11.746 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~31  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.618     ;
; -11.746 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~33  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.618     ;
; -11.741 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~234 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.612     ;
; -11.741 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~231 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.612     ;
; -11.741 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~230 ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 13.612     ;
; -11.739 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~28  ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.615     ;
; -11.739 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~26  ; cpuClock     ; serialClock ; 0.500        ; 1.336      ; 13.615     ;
; -11.734 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBuffer~210 ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 13.603     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.726 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.598     ;
; -11.723 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~100 ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.601     ;
; -11.723 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~99  ; cpuClock     ; serialClock ; 0.500        ; 1.338      ; 13.601     ;
; -11.720 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~216 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.592     ;
; -11.720 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~217 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.592     ;
; -11.720 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~214 ; cpuClock     ; serialClock ; 0.500        ; 1.332      ; 13.592     ;
; -11.694 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 13.969     ;
; -11.694 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 13.969     ;
; -11.694 ; T65:u1|DL[2]     ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 13.969     ;
; -11.684 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBuffer~61  ; cpuClock     ; serialClock ; 0.500        ; 1.323      ; 13.547     ;
; -11.659 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 1.319      ; 13.518     ;
; -11.653 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 1.735      ; 13.928     ;
+---------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                          ;
+---------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -11.184 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.450      ; 12.674     ;
; -11.184 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.450      ; 12.674     ;
; -10.987 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.450      ; 12.477     ;
; -10.987 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.450      ; 12.477     ;
; -10.662 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 12.135     ;
; -10.662 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 12.135     ;
; -10.610 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 12.083     ;
; -10.610 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 12.083     ;
; -10.468 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 11.941     ;
; -10.468 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.433      ; 11.941     ;
; -10.450 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.343     ;
; -10.450 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.343     ;
; -10.408 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.879     ;
; -10.408 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.879     ;
; -10.328 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.221     ;
; -10.328 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.221     ;
; -10.316 ; T65:u1|IR[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.787     ;
; -10.316 ; T65:u1|IR[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.787     ;
; -10.291 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.762     ;
; -10.291 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.431      ; 11.762     ;
; -10.287 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.180     ;
; -10.287 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.180     ;
; -10.248 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.141     ;
; -10.248 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 12.141     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.210 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.685     ;
; -10.200 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.923     ;
; -10.200 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.923     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.198 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.673     ;
; -10.052 ; T65:u1|DL[4]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.945     ;
; -10.052 ; T65:u1|DL[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.945     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.013 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.488     ;
; -10.011 ; T65:u1|DL[5]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.904     ;
; -10.011 ; T65:u1|DL[5]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.904     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -10.001 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.435      ; 11.476     ;
; -9.962  ; T65:u1|PC[5]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.432      ; 11.434     ;
; -9.962  ; T65:u1|PC[5]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.432      ; 11.434     ;
; -9.933  ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.656     ;
; -9.933  ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.656     ;
; -9.924  ; T65:u1|PC[6]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.432      ; 11.396     ;
; -9.924  ; T65:u1|PC[6]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.432      ; 11.396     ;
; -9.865  ; T65:u1|DL[6]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.758     ;
; -9.865  ; T65:u1|DL[6]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.853      ; 11.758     ;
; -9.834  ; T65:u1|IR[0]                                                                        ; OutLatch:latchLED|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.426      ; 11.300     ;
; -9.769  ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.068     ; 10.741     ;
; -9.718  ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.441     ;
; -9.718  ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.441     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.688  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.146     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.134     ;
; -9.676  ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.066     ; 10.650     ;
; -9.670  ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 10.707     ;
; -9.643  ; T65:u1|PC[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.366     ;
; -9.643  ; T65:u1|PC[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.683      ; 11.366     ;
; -9.637  ; T65:u1|IR[3]                                                                        ; OutLatch:latchLED|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.426      ; 11.103     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.636  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.094     ;
; -9.624  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.082     ;
; -9.624  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.082     ;
; -9.624  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.082     ;
; -9.624  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.082     ;
; -9.624  ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.418      ; 11.082     ;
+---------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                         ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.335 ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|host_write_flag ; clk          ; cpuClock    ; 0.000        ; 3.978      ; 1.949      ;
; -2.105 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[9]      ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.214      ;
; -2.104 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[10]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.215      ;
; -1.921 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[24]     ; clk          ; cpuClock    ; 0.000        ; 3.993      ; 2.378      ;
; -1.908 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[30]     ; clk          ; cpuClock    ; 0.000        ; 3.980      ; 2.378      ;
; -1.748 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[16]     ; clk          ; cpuClock    ; 0.000        ; 4.017      ; 2.575      ;
; -1.539 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[23]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.780      ;
; -1.534 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[11]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.785      ;
; -1.531 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[22]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.788      ;
; -1.390 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[8]      ; clk          ; cpuClock    ; 0.000        ; 3.991      ; 2.907      ;
; -1.379 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[21]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.940      ;
; -1.375 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[13]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 2.944      ;
; -1.244 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[17]     ; clk          ; cpuClock    ; 0.000        ; 4.015      ; 3.077      ;
; -1.220 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[20]     ; clk          ; cpuClock    ; 0.000        ; 4.015      ; 3.101      ;
; -1.170 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[19]     ; clk          ; cpuClock    ; 0.000        ; 4.015      ; 3.151      ;
; -1.088 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[18]     ; clk          ; cpuClock    ; 0.000        ; 4.015      ; 3.233      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[7]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[6]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[5]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[4]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[3]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[2]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.067 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[1]      ; clk          ; cpuClock    ; 0.000        ; 3.992      ; 3.231      ;
; -1.066 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[15]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 3.253      ;
; -1.058 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[12]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 3.261      ;
; -1.034 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[14]     ; clk          ; cpuClock    ; 0.000        ; 4.013      ; 3.285      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[31]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[29]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[28]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[27]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[26]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.493 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[25]     ; clk          ; cpuClock    ; 0.000        ; 4.012      ; 3.825      ;
; -0.426 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[0]      ; clk          ; cpuClock    ; 0.000        ; 3.991      ; 3.871      ;
; 0.032  ; sd_controller:sd1|sd_read_flag   ; sd_controller:sd1|host_read_flag  ; clk          ; cpuClock    ; -0.500       ; 2.110      ; 1.948      ;
; 0.334  ; bufferedUART:u5|txByteSent       ; bufferedUART:u5|txByteWritten     ; serialClock  ; cpuClock    ; -0.500       ; 1.230      ; 1.370      ;
; 0.499  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[0]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[2]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_write    ; sd_controller:sd1|block_write     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_read     ; sd_controller:sd1|block_read      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|address[24]    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|address[8]     ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|RstCycle                  ; T65:u1|RstCycle                   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[1]                 ; T65:u1|MCycle[1]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.688  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 4.854      ; 5.848      ;
; 0.711  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[1]  ; clk          ; cpuClock    ; 0.000        ; 3.975      ; 4.992      ;
; 0.734  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[0]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.026      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[2]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[3]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[4]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[5]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[6]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.742  ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|din_latched[7]  ; clk          ; cpuClock    ; 0.000        ; 3.986      ; 5.034      ;
; 0.743  ; bufferedUART:u5|txByteSent       ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 1.747      ; 2.796      ;
; 0.808  ; T65:u1|DL[6]                     ; sd_controller:sd1|address[31]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.841      ; 5.955      ;
; 0.954  ; bufferedUART:u5|rxBuffer~230     ; bufferedUART:u5|dataOut[0]        ; serialClock  ; cpuClock    ; 0.000        ; 1.741      ; 3.001      ;
; 0.992  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.833      ; 6.131      ;
; 1.012  ; bufferedUART:u5|rxBuffer~185     ; bufferedUART:u5|dataOut[3]        ; serialClock  ; cpuClock    ; 0.000        ; 1.734      ; 3.052      ;
; 1.015  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.165      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.023  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[7]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.844      ; 6.173      ;
; 1.024  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[30]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.389      ; 5.719      ;
; 1.046  ; T65:u1|DL[6]                     ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.832      ; 6.184      ;
; 1.047  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.834      ; 6.187      ;
; 1.047  ; bufferedUART:u5|rxReadPointer[5] ; bufferedUART:u5|rxReadPointer[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.353      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.061  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 4.422      ; 5.789      ;
; 1.090  ; bufferedUART:u5|rxBuffer~75      ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 1.731      ; 3.127      ;
; 1.114  ; T65:u1|MCycle[1]                 ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.728      ; 3.148      ;
; 1.148  ; bufferedUART:u5|rxBuffer~56      ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 1.738      ; 3.192      ;
; 1.176  ; bufferedUART:u5|rxReadPointer[4] ; bufferedUART:u5|rxReadPointer[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.183  ; T65:u1|MCycle[1]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.489      ;
; 1.203  ; bufferedUART:u5|rxBuffer~262     ; bufferedUART:u5|dataOut[0]        ; serialClock  ; cpuClock    ; 0.000        ; 1.741      ; 3.250      ;
; 1.226  ; bufferedUART:u5|rxReadPointer[3] ; bufferedUART:u5|rxReadPointer[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229  ; bufferedUART:u5|rxReadPointer[0] ; bufferedUART:u5|rxReadPointer[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.230  ; T65:u1|BAL[1]                    ; sd_controller:sd1|address[30]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.343      ; 5.879      ;
; 1.232  ; T65:u1|DL[1]                     ; T65:u1|PC[1]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.170      ; 1.708      ;
; 1.235  ; bufferedUART:u5|rxReadPointer[2] ; bufferedUART:u5|rxReadPointer[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.243  ; bufferedUART:u5|controlReg[7]    ; bufferedUART:u5|dataOut[7]        ; cpuClock     ; cpuClock    ; -0.500       ; 0.508      ; 1.557      ;
; 1.244  ; T65:u1|IR[4]                     ; T65:u1|Set_Addr_To_r[1]           ; cpuClock     ; cpuClock    ; 0.000        ; -0.002     ; 1.548      ;
; 1.247  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[1]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.553      ;
; 1.249  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.555      ;
; 1.263  ; T65:u1|BAL[7]                    ; T65:u1|BAL[8]                     ; cpuClock     ; cpuClock    ; 0.000        ; 1.726      ; 3.295      ;
; 1.280  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[1]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.724      ; 3.310      ;
; 1.280  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[2]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.724      ; 3.310      ;
; 1.308  ; T65:u1|DL[2]                     ; T65:u1|PC[2]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.170      ; 1.784      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClock'                                                                                                    ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.633 ; cpuClock  ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; 0.000        ; 3.607      ; 3.584      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[7] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[6] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[5] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[4] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[3] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[2] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.135 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[0] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 4.087      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.133 ; cpuClock  ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; -0.500       ; 3.607      ; 3.584      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[6]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[5]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[4]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[3]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[2]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[1]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; -0.132 ; cpuClock  ; bufferedUART:u5|txBuffer[0]            ; cpuClock     ; serialClock ; 0.000        ; 3.614      ; 4.092      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~180           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~179           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~178           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~175           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~181           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~176           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~177           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.039  ; cpuClock  ; bufferedUART:u5|rxBuffer~174           ; cpuClock     ; serialClock ; 0.000        ; 3.622      ; 4.271      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~44            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~43            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~42            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~39            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~45            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~40            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~41            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.055  ; cpuClock  ; bufferedUART:u5|rxBuffer~38            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.288      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~27            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~23            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~29            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~24            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~25            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.061  ; cpuClock  ; bufferedUART:u5|rxBuffer~22            ; cpuClock     ; serialClock ; 0.000        ; 3.623      ; 4.294      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~187           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~186           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~183           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~189           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~184           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~185           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.066  ; cpuClock  ; bufferedUART:u5|rxBuffer~182           ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 4.301      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~132           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~131           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~130           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~127           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~133           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~128           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~129           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.105  ; cpuClock  ; bufferedUART:u5|rxBuffer~126           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.324      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~124           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~123           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~122           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~119           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~120           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.111  ; cpuClock  ; bufferedUART:u5|rxBuffer~121           ; cpuClock     ; serialClock ; 0.000        ; 3.609      ; 4.330      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~252           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~251           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~250           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~247           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~253           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~248           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~249           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.138  ; cpuClock  ; bufferedUART:u5|rxBuffer~246           ; cpuClock     ; serialClock ; 0.000        ; 3.626      ; 4.374      ;
; 0.149  ; cpuClock  ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.369      ;
; 0.150  ; cpuClock  ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.370      ;
; 0.200  ; cpuClock  ; bufferedUART:u5|rxBuffer~148           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.445      ;
; 0.200  ; cpuClock  ; bufferedUART:u5|rxBuffer~147           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.445      ;
; 0.200  ; cpuClock  ; bufferedUART:u5|rxBuffer~146           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.445      ;
; 0.200  ; cpuClock  ; bufferedUART:u5|rxBuffer~143           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.445      ;
; 0.200  ; cpuClock  ; bufferedUART:u5|rxBuffer~149           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.445      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~164           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~163           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~162           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~159           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~165           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~160           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.212  ; cpuClock  ; bufferedUART:u5|rxBuffer~158           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.460      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~228           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~226           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~223           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~229           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~224           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~225           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.213  ; cpuClock  ; bufferedUART:u5|rxBuffer~222           ; cpuClock     ; serialClock ; 0.000        ; 3.638      ; 4.461      ;
; 0.216  ; cpuClock  ; bufferedUART:u5|rxBuffer~212           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.461      ;
; 0.216  ; cpuClock  ; bufferedUART:u5|rxBuffer~211           ; cpuClock     ; serialClock ; 0.000        ; 3.635      ; 4.461      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][2]                     ; UK101keyboard:u9|keys[2][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][2]                     ; UK101keyboard:u9|keys[1][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][7]                     ; UK101keyboard:u9|keys[4][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][7]                     ; UK101keyboard:u9|keys[5][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][4]                     ; UK101keyboard:u9|keys[3][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][4]                     ; UK101keyboard:u9|keys[2][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][4]                     ; UK101keyboard:u9|keys[6][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][4]                     ; UK101keyboard:u9|keys[7][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][6]                     ; UK101keyboard:u9|keys[4][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][6]                     ; UK101keyboard:u9|keys[5][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][6]                     ; UK101keyboard:u9|keys[1][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][6]                     ; UK101keyboard:u9|keys[0][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][6]                     ; UK101keyboard:u9|keys[3][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][6]                     ; UK101keyboard:u9|keys[2][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][6]                     ; UK101keyboard:u9|keys[7][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][6]                     ; UK101keyboard:u9|keys[6][6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[3]             ; UK101TextDisplay:u6|charScanLine[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelCount[2]               ; UK101TextDisplay:u6|pixelCount[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][4]                     ; UK101keyboard:u9|keys[5][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][4]                     ; UK101keyboard:u9|keys[4][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][4]                     ; UK101keyboard:u9|keys[1][4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][7]                     ; UK101keyboard:u9|keys[2][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][7]                     ; UK101keyboard:u9|keys[1][7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][2]                     ; UK101keyboard:u9|keys[6][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][2]                     ; UK101keyboard:u9|keys[7][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][2]                     ; UK101keyboard:u9|keys[0][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][2]                     ; UK101keyboard:u9|keys[4][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][2]                     ; UK101keyboard:u9|keys[3][2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][3]                     ; UK101keyboard:u9|keys[1][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][3]                     ; UK101keyboard:u9|keys[7][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][3]                     ; UK101keyboard:u9|keys[6][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][3]                     ; UK101keyboard:u9|keys[4][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][3]                     ; UK101keyboard:u9|keys[5][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][3]                     ; UK101keyboard:u9|keys[2][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][3]                     ; UK101keyboard:u9|keys[3][3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClock'                                                                                                 ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -10.857 ; T65:u1|IR[0]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.711     ;
; -10.857 ; T65:u1|IR[0]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.711     ;
; -10.857 ; T65:u1|IR[0]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.711     ;
; -10.857 ; T65:u1|IR[0]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.711     ;
; -10.660 ; T65:u1|IR[3]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.514     ;
; -10.660 ; T65:u1|IR[3]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.514     ;
; -10.660 ; T65:u1|IR[3]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.514     ;
; -10.660 ; T65:u1|IR[3]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 12.514     ;
; -10.575 ; T65:u1|IR[0]     ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 12.444     ;
; -10.575 ; T65:u1|IR[0]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 12.444     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.556 ; T65:u1|IR[0]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.427     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.527 ; T65:u1|IR[0]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.383     ;
; -10.378 ; T65:u1|IR[3]     ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 12.247     ;
; -10.378 ; T65:u1|IR[3]     ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.329      ; 12.247     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.359 ; T65:u1|IR[3]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.331      ; 12.230     ;
; -10.335 ; T65:u1|MCycle[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.172     ;
; -10.335 ; T65:u1|MCycle[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.172     ;
; -10.335 ; T65:u1|MCycle[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.172     ;
; -10.335 ; T65:u1|MCycle[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.172     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.330 ; T65:u1|IR[3]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.316      ; 12.186     ;
; -10.312 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.569     ;
; -10.312 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.569     ;
; -10.312 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.569     ;
; -10.312 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.569     ;
; -10.283 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.120     ;
; -10.283 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.120     ;
; -10.283 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.120     ;
; -10.283 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 12.120     ;
; -10.190 ; T65:u1|DL[2]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.447     ;
; -10.190 ; T65:u1|DL[2]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.447     ;
; -10.190 ; T65:u1|DL[2]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.447     ;
; -10.190 ; T65:u1|DL[2]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.447     ;
; -10.149 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.406     ;
; -10.149 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.406     ;
; -10.149 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.406     ;
; -10.149 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.406     ;
; -10.141 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 11.978     ;
; -10.141 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 11.978     ;
; -10.141 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 11.978     ;
; -10.141 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.297      ; 11.978     ;
; -10.110 ; T65:u1|DL[3]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.367     ;
; -10.110 ; T65:u1|DL[3]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.367     ;
; -10.110 ; T65:u1|DL[3]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.367     ;
; -10.110 ; T65:u1|DL[3]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.717      ; 12.367     ;
; -10.081 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.295      ; 11.916     ;
; -10.081 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.295      ; 11.916     ;
; -10.081 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.295      ; 11.916     ;
; -10.081 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.295      ; 11.916     ;
; -10.062 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.547      ; 12.149     ;
; -10.062 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.547      ; 12.149     ;
; -10.062 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.547      ; 12.149     ;
; -10.062 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.547      ; 12.149     ;
; -10.053 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 1.312      ; 11.905     ;
; -10.053 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.312      ; 11.905     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
; -10.034 ; T65:u1|MCycle[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.314      ; 11.888     ;
+---------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.653 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.693      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.628 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 3.981      ; 2.393      ;
; 2.628 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 3.981      ; 2.393      ;
; 2.819 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 3.981      ; 2.202      ;
; 2.819 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 3.981      ; 2.202      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.085 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 3.981      ; 2.202      ;
; -2.085 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 3.981      ; 2.202      ;
; -1.894 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 3.981      ; 2.393      ;
; -1.894 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 3.981      ; 2.393      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClock'                                                                                                        ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.473 ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 3.612      ; 3.749      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.444 ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 3.627      ; 3.793      ;
; -0.425 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 3.810      ;
; -0.425 ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 3.625      ; 3.810      ;
; -0.143 ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.077      ;
; -0.143 ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.077      ;
; -0.143 ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.077      ;
; -0.143 ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 3.610      ; 4.077      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.027  ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 3.612      ; 3.749      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.056  ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 3.627      ; 3.793      ;
; 0.075  ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 3.625      ; 3.810      ;
; 0.075  ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 3.625      ; 3.810      ;
; 0.357  ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 3.610      ; 4.077      ;
; 0.357  ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 3.610      ; 4.077      ;
; 0.357  ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 3.610      ; 4.077      ;
; 0.357  ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 3.610      ; 4.077      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.701  ; T65:u1|BAL[3]           ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.400      ; 6.907      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.730  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.415      ; 6.951      ;
; 5.749  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.413      ; 6.968      ;
; 5.749  ; T65:u1|BAL[3]           ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.413      ; 6.968      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.976  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.299      ; 7.081      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 5.987  ; T65:u1|BAL[4]           ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.316      ; 7.109      ;
; 6.005  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.314      ; 7.125      ;
; 6.005  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.314      ; 7.125      ;
; 6.005  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.314      ; 7.125      ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.203 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.509      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.387 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.693      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_address_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 8.714  ; 8.714  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 4.918  ; 4.918  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 5.145  ; 5.145  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 10.436 ; 10.436 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 14.805 ; 14.805 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 14.766 ; 14.766 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 14.443 ; 14.443 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.553 ; 14.553 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 14.805 ; 14.805 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 12.823 ; 12.823 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 13.254 ; 13.254 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.543 ; 12.543 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 11.800 ; 11.800 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 7.141  ; 7.141  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -5.068 ; -5.068 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -4.652 ; -4.652 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -4.879 ; -4.879 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -5.548 ; -5.548 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -7.385 ; -7.385 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -8.350 ; -8.350 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -8.789 ; -8.789 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -8.145 ; -8.145 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -9.426 ; -9.426 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -7.385 ; -7.385 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -7.713 ; -7.713 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -7.805 ; -7.805 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -7.496 ; -7.496 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -4.082 ; -4.082 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.759  ; 8.759  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.810  ; 8.810  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.453  ; 8.453  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.508  ; 8.508  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.283  ; 8.283  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.204  ; 7.204  ; Rise       ; clk             ;
; ledOut           ; clk         ; 8.418  ; 8.418  ; Rise       ; clk             ;
; sdCS             ; clk         ; 10.258 ; 10.258 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 10.782 ; 10.782 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 10.693 ; 10.693 ; Rise       ; clk             ;
; video            ; clk         ; 7.489  ; 7.489  ; Rise       ; clk             ;
; videoSync        ; clk         ; 10.689 ; 10.689 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 21.886 ; 21.886 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 10.011 ; 10.011 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 10.854 ; 10.854 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 14.565 ; 14.565 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 12.960 ; 12.960 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.202 ; 13.202 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 13.318 ; 13.318 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 14.565 ; 14.565 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 13.373 ; 13.373 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 13.895 ; 13.895 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 14.128 ; 14.128 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 14.334 ; 14.334 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 10.989 ; 10.989 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 10.588 ; 10.588 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 11.752 ; 11.752 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 13.109 ; 13.109 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 13.399 ; 13.399 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 11.630 ; 11.630 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 11.768 ; 11.768 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 12.162 ; 12.162 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.893 ; 15.893 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 15.203 ; 15.203 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.570 ; 13.570 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 15.851 ; 15.851 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 13.824 ; 13.824 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 15.893 ; 15.893 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 15.539 ; 15.539 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 12.797 ; 12.797 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 14.364 ; 14.364 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 7.546  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.474  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 17.835 ; 17.835 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 16.175 ; 16.175 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.623 ; 10.623 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.759  ; 8.759  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.810  ; 8.810  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.453  ; 8.453  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.508  ; 8.508  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.283  ; 8.283  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.204  ; 7.204  ; Rise       ; clk             ;
; ledOut           ; clk         ; 8.418  ; 8.418  ; Rise       ; clk             ;
; sdCS             ; clk         ; 10.258 ; 10.258 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 9.874  ; 9.874  ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 10.693 ; 10.693 ; Rise       ; clk             ;
; video            ; clk         ; 7.489  ; 7.489  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.983  ; 9.983  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 12.255 ; 12.255 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 7.546  ; 10.011 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 7.474  ; 10.854 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 8.714  ; 8.714  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 10.538 ; 10.538 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 8.714  ; 8.714  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 8.830  ; 8.830  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 9.091  ; 9.091  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 9.178  ; 9.178  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 9.536  ; 9.536  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 9.388  ; 9.388  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 9.616  ; 9.616  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 10.261 ; 10.261 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 9.232  ; 9.232  ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 10.180 ; 10.180 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 11.066 ; 11.066 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 11.176 ; 11.176 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 10.616 ; 10.616 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 10.670 ; 10.670 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 10.618 ; 10.618 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 9.776  ; 9.776  ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 12.408 ; 12.408 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 11.251 ; 11.251 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 13.128 ; 13.128 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 11.649 ; 11.649 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 12.461 ; 12.461 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 12.813 ; 12.813 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 9.776  ; 9.776  ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 11.438 ; 11.438 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 7.546  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.474  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 13.892 ; 13.892 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 13.309 ; 13.309 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.623 ; 10.623 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.801 ;    ;    ; 9.801 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.801 ;    ;    ; 9.801 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.337 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.024 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.475 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.781 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.781 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.480 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.014 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.337 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.016 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.337 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.024 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.475 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.781 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.781 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.480 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.014 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.337 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.016 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.337     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.024     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.475     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.781     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.781     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.480     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.014     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.337     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.016     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.337     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.024     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.475     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.781     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.781     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.480     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.014     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.337     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.016     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -6.766 ; -663.650      ;
; serialClock ; -3.348 ; -872.576      ;
; clk         ; -2.589 ; -605.280      ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -0.567 ; -66.777       ;
; cpuClock    ; -0.562 ; -4.342        ;
; clk         ; -0.399 ; -0.764        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -2.925 ; -77.016       ;
; clk         ; -0.007 ; -0.063        ;
; cpuClock    ; 1.144  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -0.453 ; -11.679       ;
; cpuClock    ; -0.326 ; -0.652        ;
; clk         ; 0.827  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.000 ; -1297.348       ;
; serialClock ; -0.500 ; -306.000        ;
; cpuClock    ; -0.500 ; -196.000        ;
+-------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                    ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.766 ; T65:u1|IR[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.048     ; 7.750      ;
; -6.755 ; T65:u1|IR[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.784      ;
; -6.736 ; T65:u1|IR[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.765      ;
; -6.716 ; T65:u1|IR[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.745      ;
; -6.684 ; T65:u1|IR[0]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 7.706      ;
; -6.676 ; T65:u1|IR[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.048     ; 7.660      ;
; -6.665 ; T65:u1|IR[3]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.694      ;
; -6.646 ; T65:u1|IR[3]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.675      ;
; -6.626 ; T65:u1|IR[3]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 7.655      ;
; -6.620 ; T65:u1|DL[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.726      ;
; -6.613 ; T65:u1|IR[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.048     ; 7.597      ;
; -6.609 ; T65:u1|DL[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.760      ;
; -6.594 ; T65:u1|IR[3]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 7.616      ;
; -6.594 ; T65:u1|PC[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.592      ;
; -6.590 ; T65:u1|DL[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.741      ;
; -6.583 ; T65:u1|PC[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.626      ;
; -6.580 ; T65:u1|DL[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.686      ;
; -6.574 ; T65:u1|MCycle[2] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.543      ;
; -6.570 ; T65:u1|DL[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.721      ;
; -6.570 ; T65:u1|DL[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.676      ;
; -6.569 ; T65:u1|DL[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.720      ;
; -6.566 ; T65:u1|MCycle[1] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.535      ;
; -6.564 ; T65:u1|DL[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.670      ;
; -6.564 ; T65:u1|PC[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.607      ;
; -6.563 ; T65:u1|MCycle[2] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.577      ;
; -6.555 ; T65:u1|MCycle[1] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.569      ;
; -6.553 ; T65:u1|DL[2]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.704      ;
; -6.550 ; T65:u1|DL[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.701      ;
; -6.544 ; T65:u1|MCycle[2] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.558      ;
; -6.544 ; T65:u1|PC[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.587      ;
; -6.544 ; T65:u1|PC[1]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.542      ;
; -6.538 ; T65:u1|DL[0]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.112      ; 7.682      ;
; -6.536 ; T65:u1|MCycle[1] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.550      ;
; -6.534 ; T65:u1|DL[2]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.685      ;
; -6.530 ; T65:u1|DL[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.681      ;
; -6.530 ; T65:u1|DL[1]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.636      ;
; -6.525 ; T65:u1|IR[1]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.494      ;
; -6.525 ; T65:u1|DL[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.631      ;
; -6.525 ; T65:u1|MCycle[0] ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.494      ;
; -6.524 ; T65:u1|MCycle[2] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.538      ;
; -6.523 ; T65:u1|IR[3]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.048     ; 7.507      ;
; -6.519 ; T65:u1|PC[0]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.517      ;
; -6.516 ; T65:u1|MCycle[1] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.530      ;
; -6.514 ; T65:u1|IR[1]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.528      ;
; -6.514 ; T65:u1|DL[3]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.665      ;
; -6.514 ; T65:u1|DL[2]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.665      ;
; -6.514 ; T65:u1|DL[2]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.620      ;
; -6.514 ; T65:u1|MCycle[0] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.528      ;
; -6.512 ; T65:u1|PC[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 7.548      ;
; -6.508 ; T65:u1|PC[0]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.551      ;
; -6.498 ; T65:u1|DL[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.112      ; 7.642      ;
; -6.495 ; T65:u1|IR[1]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.509      ;
; -6.495 ; T65:u1|DL[3]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.646      ;
; -6.495 ; T65:u1|MCycle[0] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.509      ;
; -6.492 ; T65:u1|MCycle[2] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 7.499      ;
; -6.489 ; T65:u1|PC[0]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.532      ;
; -6.488 ; T65:u1|IR[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.457      ;
; -6.484 ; T65:u1|MCycle[1] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 7.491      ;
; -6.482 ; T65:u1|DL[2]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.112      ; 7.626      ;
; -6.477 ; T65:u1|IR[2]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.491      ;
; -6.475 ; T65:u1|IR[1]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.489      ;
; -6.475 ; T65:u1|DL[3]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.626      ;
; -6.475 ; T65:u1|DL[3]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.581      ;
; -6.475 ; T65:u1|MCycle[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.489      ;
; -6.469 ; T65:u1|PC[0]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.512      ;
; -6.469 ; T65:u1|PC[0]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.467      ;
; -6.458 ; T65:u1|IR[2]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.472      ;
; -6.449 ; T65:u1|IR[4]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.418      ;
; -6.443 ; T65:u1|IR[1]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 7.450      ;
; -6.443 ; T65:u1|DL[3]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.112      ; 7.587      ;
; -6.443 ; T65:u1|MCycle[0] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 7.450      ;
; -6.439 ; T65:u1|PC[2]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.437      ;
; -6.438 ; T65:u1|IR[2]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.452      ;
; -6.438 ; T65:u1|IR[4]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.452      ;
; -6.437 ; T65:u1|PC[0]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 7.473      ;
; -6.436 ; T65:u1|DL[4]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.542      ;
; -6.428 ; T65:u1|PC[2]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.471      ;
; -6.425 ; T65:u1|DL[4]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.576      ;
; -6.423 ; T65:u1|DL[5]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.529      ;
; -6.421 ; T65:u1|MCycle[2] ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.390      ;
; -6.419 ; T65:u1|IR[4]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.433      ;
; -6.415 ; T65:u1|PC[5]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.384      ;
; -6.413 ; T65:u1|MCycle[1] ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.382      ;
; -6.412 ; T65:u1|DL[5]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.563      ;
; -6.409 ; T65:u1|PC[2]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.452      ;
; -6.406 ; T65:u1|IR[2]     ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 7.413      ;
; -6.406 ; T65:u1|DL[4]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.557      ;
; -6.404 ; T65:u1|PC[5]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.418      ;
; -6.403 ; T65:u1|PC[3]     ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.401      ;
; -6.399 ; T65:u1|IR[4]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.413      ;
; -6.393 ; T65:u1|DL[5]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.544      ;
; -6.392 ; T65:u1|PC[3]     ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.435      ;
; -6.389 ; T65:u1|PC[2]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.432      ;
; -6.389 ; T65:u1|PC[2]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.034     ; 7.387      ;
; -6.386 ; T65:u1|DL[4]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.537      ;
; -6.386 ; T65:u1|DL[4]     ; T65:u1|BAL[2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.074      ; 7.492      ;
; -6.385 ; T65:u1|PC[5]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 7.399      ;
; -6.384 ; T65:u1|BAL[0]    ; T65:u1|BAL[3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.884     ; 6.532      ;
; -6.373 ; T65:u1|PC[3]     ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 7.416      ;
; -6.373 ; T65:u1|DL[5]     ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.119      ; 7.524      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClock'                                                                                            ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.348 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.577      ;
; -3.348 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.577      ;
; -3.348 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.577      ;
; -3.314 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.553      ;
; -3.314 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.553      ;
; -3.302 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.534      ;
; -3.286 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.515      ;
; -3.286 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.515      ;
; -3.270 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~210 ; cpuClock     ; serialClock ; 0.500        ; 0.694      ; 4.496      ;
; -3.269 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 0.703      ; 4.504      ;
; -3.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.616      ;
; -3.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.616      ;
; -3.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.616      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~220 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.492      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~260 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~259 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~218 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.492      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~258 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~255 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~261 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~256 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~257 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.260 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~254 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.499      ;
; -3.258 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.487      ;
; -3.258 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.487      ;
; -3.258 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.487      ;
; -3.239 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.482      ;
; -3.239 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.482      ;
; -3.239 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.482      ;
; -3.231 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.592      ;
; -3.231 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.592      ;
; -3.227 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~18  ; cpuClock     ; serialClock ; 0.500        ; 0.701      ; 4.460      ;
; -3.225 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.576      ;
; -3.225 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.576      ;
; -3.225 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.576      ;
; -3.224 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.463      ;
; -3.224 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.463      ;
; -3.220 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~52  ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.447      ;
; -3.220 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~50  ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.447      ;
; -3.220 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~53  ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.447      ;
; -3.220 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~48  ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.447      ;
; -3.219 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.822      ; 4.573      ;
; -3.212 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.444      ;
; -3.209 ; T65:u1|DL[2] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.560      ;
; -3.209 ; T65:u1|DL[2] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.560      ;
; -3.209 ; T65:u1|DL[2] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.560      ;
; -3.207 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~234 ; cpuClock     ; serialClock ; 0.500        ; 0.694      ; 4.433      ;
; -3.207 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~231 ; cpuClock     ; serialClock ; 0.500        ; 0.694      ; 4.433      ;
; -3.207 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~230 ; cpuClock     ; serialClock ; 0.500        ; 0.694      ; 4.433      ;
; -3.205 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 4.458      ;
; -3.205 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 4.458      ;
; -3.203 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.554      ;
; -3.203 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.554      ;
; -3.196 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.425      ;
; -3.196 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 4.425      ;
; -3.193 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.439      ;
; -3.191 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.552      ;
; -3.191 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.552      ;
; -3.187 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~210 ; cpuClock     ; serialClock ; 0.500        ; 0.816      ; 4.535      ;
; -3.186 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 0.825      ; 4.543      ;
; -3.181 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~219 ; cpuClock     ; serialClock ; 0.500        ; 0.685      ; 4.398      ;
; -3.181 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~215 ; cpuClock     ; serialClock ; 0.500        ; 0.685      ; 4.398      ;
; -3.181 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~221 ; cpuClock     ; serialClock ; 0.500        ; 0.685      ; 4.398      ;
; -3.180 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~210 ; cpuClock     ; serialClock ; 0.500        ; 0.694      ; 4.406      ;
; -3.179 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 0.703      ; 4.414      ;
; -3.179 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~188 ; cpuClock     ; serialClock ; 0.500        ; 0.822      ; 4.533      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~220 ; cpuClock     ; serialClock ; 0.500        ; 0.822      ; 4.531      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~260 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~259 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~218 ; cpuClock     ; serialClock ; 0.500        ; 0.822      ; 4.531      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~258 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~255 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~261 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~256 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~257 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~254 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.538      ;
; -3.177 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~171 ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.420      ;
; -3.177 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~173 ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.420      ;
; -3.175 ; T65:u1|DL[2] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.536      ;
; -3.175 ; T65:u1|DL[2] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.829      ; 4.536      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~196 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~195 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~194 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~191 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~197 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~192 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~193 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.171 ; T65:u1|IR[0] ; bufferedUART:u5|rxBuffer~190 ; cpuClock     ; serialClock ; 0.500        ; 0.706      ; 4.409      ;
; -3.170 ; T65:u1|DL[3] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.521      ;
; -3.170 ; T65:u1|DL[3] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.521      ;
; -3.170 ; T65:u1|DL[3] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.819      ; 4.521      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~220 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.402      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~260 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~259 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~218 ; cpuClock     ; serialClock ; 0.500        ; 0.700      ; 4.402      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~258 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~255 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~261 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~256 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
; -3.170 ; T65:u1|IR[3] ; bufferedUART:u5|rxBuffer~257 ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.409      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.589 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.543      ; 4.164      ;
; -2.589 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.543      ; 4.164      ;
; -2.499 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.543      ; 4.074      ;
; -2.499 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.543      ; 4.074      ;
; -2.397 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.957      ;
; -2.397 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.957      ;
; -2.389 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.949      ;
; -2.389 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.949      ;
; -2.385 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.082      ;
; -2.385 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.082      ;
; -2.359 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.948      ;
; -2.359 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.948      ;
; -2.348 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.908      ;
; -2.348 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.908      ;
; -2.348 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.908      ;
; -2.348 ; T65:u1|MCycle[0]                                                                    ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.908      ;
; -2.345 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.042      ;
; -2.345 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.042      ;
; -2.329 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.026      ;
; -2.329 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 4.026      ;
; -2.316 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.026     ; 3.322      ;
; -2.312 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.025     ; 3.319      ;
; -2.311 ; T65:u1|IR[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.871      ;
; -2.311 ; T65:u1|IR[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.871      ;
; -2.306 ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.335      ;
; -2.290 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.987      ;
; -2.290 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.987      ;
; -2.284 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.873      ;
; -2.284 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.873      ;
; -2.276 ; UK101TextDisplay:u6|charScanLine[3]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.305      ;
; -2.272 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.832      ;
; -2.272 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.832      ;
; -2.258 ; UK101TextDisplay:u6|charScanLine[1]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.287      ;
; -2.255 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.025     ; 3.262      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.207 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.770      ;
; -2.204 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.793      ;
; -2.204 ; T65:u1|PC[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.793      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.203 ; T65:u1|IR[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.766      ;
; -2.201 ; T65:u1|DL[4]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.898      ;
; -2.201 ; T65:u1|DL[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.898      ;
; -2.188 ; T65:u1|DL[5]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.885      ;
; -2.188 ; T65:u1|DL[5]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.885      ;
; -2.188 ; UK101TextDisplay:u6|pixelCount[1]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.217      ;
; -2.180 ; T65:u1|PC[5]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.740      ;
; -2.180 ; T65:u1|PC[5]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.740      ;
; -2.168 ; T65:u1|PC[3]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.757      ;
; -2.168 ; T65:u1|PC[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.757      ;
; -2.160 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.025     ; 3.167      ;
; -2.158 ; T65:u1|PC[6]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.718      ;
; -2.158 ; T65:u1|PC[6]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.528      ; 3.718      ;
; -2.141 ; UK101TextDisplay:u6|pixelCount[0]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.170      ;
; -2.135 ; T65:u1|DL[6]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.832      ;
; -2.135 ; T65:u1|DL[6]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.665      ; 3.832      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.117 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.680      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.113 ; T65:u1|IR[3]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.531      ; 3.676      ;
; -2.104 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.025     ; 3.111      ;
; -2.075 ; T65:u1|PC[4]                                                                        ; OutLatch:latchIO1|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.664      ;
; -2.075 ; T65:u1|PC[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.557      ; 3.664      ;
; -2.042 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.026     ; 3.048      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.015 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.563      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.011 ; T65:u1|MCycle[2]                                                                    ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.559      ;
; -2.007 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.555      ;
; -2.007 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.555      ;
; -2.007 ; T65:u1|MCycle[1]                                                                    ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.516      ; 3.555      ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClock'                                                                                                    ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.567 ; cpuClock  ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; 0.000        ; 1.562      ; 1.288      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[7] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[6] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[5] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[4] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[3] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[2] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.438 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[0] ; cpuClock     ; serialClock ; 0.000        ; 1.566      ; 1.421      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[6]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[5]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[4]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[3]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[2]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[1]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.424 ; cpuClock  ; bufferedUART:u5|txBuffer[0]            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.437      ;
; -0.396 ; cpuClock  ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.461      ;
; -0.395 ; cpuClock  ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.462      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~124           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~123           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~122           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~119           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~120           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.361 ; cpuClock  ; bufferedUART:u5|rxBuffer~121           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.496      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~132           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~131           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~130           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~127           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~133           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~128           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~129           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock  ; bufferedUART:u5|rxBuffer~126           ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~180           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~179           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~178           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~175           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~181           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~176           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~177           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.347 ; cpuClock  ; bufferedUART:u5|rxBuffer~174           ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.522      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~44            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~27            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~43            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~42            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~23            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~39            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~29            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~45            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~24            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~40            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~25            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~41            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~38            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.341 ; cpuClock  ; bufferedUART:u5|rxBuffer~22            ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.530      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~187           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~186           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~183           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~189           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~184           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~185           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.333 ; cpuClock  ; bufferedUART:u5|rxBuffer~182           ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.538      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~252           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~251           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~250           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~247           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~253           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~248           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~249           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.296 ; cpuClock  ; bufferedUART:u5|rxBuffer~246           ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.578      ;
; -0.280 ; cpuClock  ; bufferedUART:u5|rxBuffer~51            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.589      ;
; -0.280 ; cpuClock  ; bufferedUART:u5|rxBuffer~47            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.589      ;
; -0.280 ; cpuClock  ; bufferedUART:u5|rxBuffer~49            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.589      ;
; -0.280 ; cpuClock  ; bufferedUART:u5|rxBuffer~46            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.589      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~116           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~115           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~114           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~111           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~117           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~112           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~113           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.275 ; cpuClock  ; bufferedUART:u5|rxBuffer~110           ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.583      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~60            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~59            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~58            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~55            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~56            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~57            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.270 ; cpuClock  ; bufferedUART:u5|rxBuffer~54            ; cpuClock     ; serialClock ; 0.000        ; 1.576      ; 1.599      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~244           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~243           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~242           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~239           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~245           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~240           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~241           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
; -0.260 ; cpuClock  ; bufferedUART:u5|rxBuffer~238           ; cpuClock     ; serialClock ; 0.000        ; 1.579      ; 1.612      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                         ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.562 ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|host_write_flag ; clk          ; cpuClock    ; 0.000        ; 1.068      ; 0.658      ;
; -0.446 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[24]     ; clk          ; cpuClock    ; 0.000        ; 1.083      ; 0.789      ;
; -0.365 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[10]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 0.888      ;
; -0.365 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[9]      ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 0.888      ;
; -0.306 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[30]     ; clk          ; cpuClock    ; 0.000        ; 1.070      ; 0.916      ;
; -0.303 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[16]     ; clk          ; cpuClock    ; 0.000        ; 1.102      ; 0.951      ;
; -0.276 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[8]      ; clk          ; cpuClock    ; 0.000        ; 1.081      ; 0.957      ;
; -0.203 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[23]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.050      ;
; -0.202 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[11]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.051      ;
; -0.199 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[22]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.054      ;
; -0.125 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[17]     ; clk          ; cpuClock    ; 0.000        ; 1.102      ; 1.129      ;
; -0.114 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[21]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.139      ;
; -0.113 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[20]     ; clk          ; cpuClock    ; 0.000        ; 1.102      ; 1.141      ;
; -0.111 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[13]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.142      ;
; -0.090 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[19]     ; clk          ; cpuClock    ; 0.000        ; 1.102      ; 1.164      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[7]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[6]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[5]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[4]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[3]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[2]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.073 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[1]      ; clk          ; cpuClock    ; 0.000        ; 1.082      ; 1.161      ;
; -0.029 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[15]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.224      ;
; -0.022 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[12]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.231      ;
; 0.006  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[18]     ; clk          ; cpuClock    ; 0.000        ; 1.102      ; 1.260      ;
; 0.062  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[14]     ; clk          ; cpuClock    ; 0.000        ; 1.101      ; 1.315      ;
; 0.100  ; T65:u1|BAL[7]                    ; T65:u1|BAL[8]                     ; cpuClock     ; cpuClock    ; 0.000        ; 0.811      ; 1.063      ;
; 0.103  ; T65:u1|DL[6]                     ; sd_controller:sd1|address[31]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.745      ; 2.000      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.760      ; 2.027      ;
; 0.115  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[1]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.816      ; 1.083      ;
; 0.115  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[2]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.816      ; 1.083      ;
; 0.141  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[0]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.816      ; 1.109      ;
; 0.148  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.742      ; 2.042      ;
; 0.148  ; T65:u1|MCycle[1]                 ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.820      ; 1.120      ;
; 0.189  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[0]      ; clk          ; cpuClock    ; 0.000        ; 1.079      ; 1.420      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[31]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[29]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[28]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[27]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[26]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.195  ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[25]     ; clk          ; cpuClock    ; 0.000        ; 1.100      ; 1.447      ;
; 0.196  ; T65:u1|DL[0]                     ; sd_controller:sd1|address[0]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.724      ; 2.072      ;
; 0.215  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[0]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[2]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_write    ; sd_controller:sd1|block_write     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_read     ; sd_controller:sd1|block_read      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|address[8]     ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|RstCycle                  ; T65:u1|RstCycle                   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[1]                 ; T65:u1|MCycle[1]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|address[24]    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.221  ; T65:u1|IR[0]                     ; T65:u1|ALU_Op_r[2]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.831      ; 1.204      ;
; 0.222  ; T65:u1|S[2]                      ; T65:u1|BusA_r[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.824      ; 1.198      ;
; 0.232  ; T65:u1|DL[6]                     ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.738      ; 2.122      ;
; 0.234  ; T65:u1|BAL[6]                    ; T65:u1|BAL[8]                     ; cpuClock     ; cpuClock    ; 0.000        ; 0.804      ; 1.190      ;
; 0.235  ; bufferedUART:u5|txByteSent       ; bufferedUART:u5|dataOut[1]        ; serialClock  ; cpuClock    ; 0.000        ; 0.558      ; 0.945      ;
; 0.241  ; T65:u1|PC[15]                    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.612      ; 2.005      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.249  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.609      ; 2.010      ;
; 0.255  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.740      ; 2.147      ;
; 0.256  ; T65:u1|MCycle[0]                 ; T65:u1|RstCycle                   ; cpuClock     ; cpuClock    ; 0.000        ; 0.825      ; 1.233      ;
; 0.264  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[30]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.578      ; 1.994      ;
; 0.267  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[0]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.171      ;
; 0.267  ; T65:u1|MCycle[0]                 ; T65:u1|ABC[1]                     ; cpuClock     ; cpuClock    ; 0.000        ; 0.813      ; 1.232      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.271  ; T65:u1|AD[2]                     ; sd_controller:sd1|din_latched[7]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.752      ; 2.175      ;
; 0.275  ; T65:u1|IR[3]                     ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.835      ; 1.262      ;
; 0.282  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.591      ; 2.025      ;
; 0.286  ; T65:u1|IR[0]                     ; T65:u1|ALU_Op_r[0]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.831      ; 1.269      ;
; 0.286  ; T65:u1|IR[0]                     ; T65:u1|ALU_Op_r[1]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.831      ; 1.269      ;
; 0.289  ; T65:u1|PC[15]                    ; sd_controller:sd1|address[7]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.611      ; 2.052      ;
; 0.299  ; bufferedUART:u5|rxBuffer~230     ; bufferedUART:u5|dataOut[0]        ; serialClock  ; cpuClock    ; 0.000        ; 0.553      ; 1.004      ;
; 0.309  ; T65:u1|DL[6]                     ; sd_controller:sd1|address[23]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.746      ; 2.207      ;
; 0.318  ; T65:u1|DL[6]                     ; sd_controller:sd1|address[22]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.746      ; 2.216      ;
; 0.320  ; T65:u1|DL[6]                     ; sd_controller:sd1|address[6]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.727      ; 2.199      ;
; 0.321  ; bufferedUART:u5|rxReadPointer[5] ; bufferedUART:u5|rxReadPointer[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.473      ;
; 0.327  ; bufferedUART:u5|rxBuffer~262     ; bufferedUART:u5|dataOut[0]        ; serialClock  ; cpuClock    ; 0.000        ; 0.553      ; 1.032      ;
; 0.328  ; T65:u1|BAL[1]                    ; sd_controller:sd1|address[30]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.556      ; 2.036      ;
; 0.335  ; T65:u1|IR[0]                     ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.835      ; 1.322      ;
; 0.337  ; T65:u1|DL[3]                     ; sd_controller:sd1|address[28]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.745      ; 2.234      ;
; 0.341  ; bufferedUART:u5|rxBuffer~75      ; bufferedUART:u5|dataOut[5]        ; serialClock  ; cpuClock    ; 0.000        ; 0.542      ; 1.035      ;
; 0.348  ; T65:u1|DL[1]                     ; T65:u1|PC[1]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.108      ; 0.608      ;
; 0.351  ; T65:u1|DL[2]                     ; T65:u1|PC[2]                      ; cpuClock     ; cpuClock    ; 0.000        ; 0.108      ; 0.611      ;
; 0.358  ; bufferedUART:u5|rxBuffer~56      ; bufferedUART:u5|dataOut[2]        ; serialClock  ; cpuClock    ; 0.000        ; 0.549      ; 1.059      ;
; 0.360  ; bufferedUART:u5|rxReadPointer[4] ; bufferedUART:u5|rxReadPointer[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.366  ; T65:u1|DL[1]                     ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.746      ; 2.264      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.399 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg     ; cpuClock     ; clk         ; 0.000        ; 1.477      ; 1.357      ;
; -0.365 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_we_reg     ; cpuClock     ; clk         ; 0.000        ; 1.478      ; 1.392      ;
; 0.101  ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg     ; cpuClock     ; clk         ; -0.500       ; 1.477      ; 1.357      ;
; 0.135  ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_we_reg     ; cpuClock     ; clk         ; -0.500       ; 1.478      ; 1.392      ;
; 0.196  ; T65:u1|BAL[4]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.588      ; 0.922      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][2]                     ; UK101keyboard:u9|keys[2][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][2]                     ; UK101keyboard:u9|keys[1][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][7]                     ; UK101keyboard:u9|keys[4][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][7]                     ; UK101keyboard:u9|keys[5][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][4]                     ; UK101keyboard:u9|keys[3][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][4]                     ; UK101keyboard:u9|keys[2][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][4]                     ; UK101keyboard:u9|keys[6][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][4]                     ; UK101keyboard:u9|keys[7][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][6]                     ; UK101keyboard:u9|keys[4][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][6]                     ; UK101keyboard:u9|keys[5][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][6]                     ; UK101keyboard:u9|keys[1][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][6]                     ; UK101keyboard:u9|keys[0][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][6]                     ; UK101keyboard:u9|keys[3][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][6]                     ; UK101keyboard:u9|keys[2][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][6]                     ; UK101keyboard:u9|keys[7][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][6]                     ; UK101keyboard:u9|keys[6][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[3]             ; UK101TextDisplay:u6|charScanLine[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelCount[2]               ; UK101TextDisplay:u6|pixelCount[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][4]                     ; UK101keyboard:u9|keys[5][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][4]                     ; UK101keyboard:u9|keys[4][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][4]                     ; UK101keyboard:u9|keys[1][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][7]                     ; UK101keyboard:u9|keys[2][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][7]                     ; UK101keyboard:u9|keys[1][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][2]                     ; UK101keyboard:u9|keys[6][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][2]                     ; UK101keyboard:u9|keys[7][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][2]                     ; UK101keyboard:u9|keys[0][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][2]                     ; UK101keyboard:u9|keys[4][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][2]                     ; UK101keyboard:u9|keys[3][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][3]                     ; UK101keyboard:u9|keys[1][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][3]                     ; UK101keyboard:u9|keys[7][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][3]                     ; UK101keyboard:u9|keys[6][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][3]                     ; UK101keyboard:u9|keys[4][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][3]                     ; UK101keyboard:u9|keys[5][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][3]                     ; UK101keyboard:u9|keys[2][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][3]                     ; UK101keyboard:u9|keys[3][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClock'                                                                                            ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.925 ; T65:u1|IR[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.136      ;
; -2.925 ; T65:u1|IR[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.136      ;
; -2.925 ; T65:u1|IR[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.136      ;
; -2.925 ; T65:u1|IR[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.136      ;
; -2.856 ; T65:u1|IR[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.081      ;
; -2.856 ; T65:u1|IR[0] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.081      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.844 ; T65:u1|IR[0] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 4.071      ;
; -2.842 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.175      ;
; -2.842 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.175      ;
; -2.842 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.175      ;
; -2.842 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.175      ;
; -2.835 ; T65:u1|IR[3] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.046      ;
; -2.835 ; T65:u1|IR[3] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.046      ;
; -2.835 ; T65:u1|IR[3] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.046      ;
; -2.835 ; T65:u1|IR[3] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.679      ; 4.046      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.832 ; T65:u1|IR[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 4.044      ;
; -2.816 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.041      ;
; -2.816 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.041      ;
; -2.816 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.041      ;
; -2.816 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 4.041      ;
; -2.802 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.135      ;
; -2.802 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.135      ;
; -2.802 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.135      ;
; -2.802 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.135      ;
; -2.786 ; T65:u1|DL[2] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.119      ;
; -2.786 ; T65:u1|DL[2] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.119      ;
; -2.786 ; T65:u1|DL[2] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.119      ;
; -2.786 ; T65:u1|DL[2] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.119      ;
; -2.773 ; T65:u1|DL[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.815      ; 4.120      ;
; -2.773 ; T65:u1|DL[0] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.815      ; 4.120      ;
; -2.766 ; T65:u1|IR[3] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 3.991      ;
; -2.766 ; T65:u1|IR[3] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 3.991      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.761 ; T65:u1|DL[0] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.817      ; 4.110      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.754 ; T65:u1|IR[3] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.695      ; 3.981      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.749 ; T65:u1|DL[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.802      ; 4.083      ;
; -2.747 ; T65:u1|DL[3] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.080      ;
; -2.747 ; T65:u1|DL[3] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.080      ;
; -2.747 ; T65:u1|DL[3] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.080      ;
; -2.747 ; T65:u1|DL[3] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.801      ; 4.080      ;
; -2.747 ; T65:u1|PC[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 3.986      ;
; -2.747 ; T65:u1|PC[1] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 3.986      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.742 ; T65:u1|IR[3] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.680      ; 3.954      ;
; -2.741 ; T65:u1|PC[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.693      ; 3.966      ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.039      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.144 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.071      ; 0.959      ;
; 1.144 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.071      ; 0.959      ;
; 1.206 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.071      ; 0.897      ;
; 1.206 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.071      ; 0.897      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClock'                                                                                              ;
+--------+---------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.453 ; cpuClock      ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 1.565      ; 1.405      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.441 ; cpuClock      ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.580      ; 1.432      ;
; -0.429 ; cpuClock      ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.442      ;
; -0.429 ; cpuClock      ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.578      ; 1.442      ;
; -0.360 ; cpuClock      ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock      ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock      ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; -0.360 ; cpuClock      ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.564      ; 1.497      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.047  ; cpuClock      ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.565      ; 1.405      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.059  ; cpuClock      ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.580      ; 1.432      ;
; 0.071  ; cpuClock      ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.578      ; 1.442      ;
; 0.071  ; cpuClock      ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.578      ; 1.442      ;
; 0.140  ; cpuClock      ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.564      ; 1.497      ;
; 0.140  ; cpuClock      ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.564      ; 1.497      ;
; 0.140  ; cpuClock      ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.564      ; 1.497      ;
; 0.140  ; cpuClock      ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.564      ; 1.497      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.967  ; T65:u1|BAL[3] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.728      ; 2.347      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.979  ; T65:u1|BAL[3] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.743      ; 2.374      ;
; 1.991  ; T65:u1|BAL[3] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.741      ; 2.384      ;
; 1.991  ; T65:u1|BAL[3] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.741      ; 2.384      ;
; 2.060  ; T65:u1|BAL[3] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.727      ; 2.439      ;
; 2.060  ; T65:u1|BAL[3] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.727      ; 2.439      ;
; 2.060  ; T65:u1|BAL[3] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.727      ; 2.439      ;
; 2.060  ; T65:u1|BAL[3] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 0.727      ; 2.439      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.076  ; T65:u1|BAL[4] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 0.683      ; 2.411      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
; 2.088  ; T65:u1|BAL[4] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 0.698      ; 2.438      ;
+--------+---------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.326 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.071      ; 0.897      ;
; -0.326 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.071      ; 0.897      ;
; -0.264 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.071      ; 0.959      ;
; -0.264 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.071      ; 0.959      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.887 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a2~porta_address_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; n_reset      ; clk         ; 3.570 ; 3.570 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 2.219 ; 2.219 ; Rise       ; clk             ;
; ps2Data      ; clk         ; 2.307 ; 2.307 ; Rise       ; clk             ;
; sdMISO       ; clk         ; 4.044 ; 4.044 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 5.794 ; 5.794 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 5.606 ; 5.606 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 5.598 ; 5.598 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 5.550 ; 5.550 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 5.794 ; 5.794 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 5.100 ; 5.100 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 5.134 ; 5.134 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 4.970 ; 4.970 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 4.749 ; 4.749 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 3.325 ; 3.325 ; Fall       ; serialClock     ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.244 ; -2.244 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.099 ; -2.099 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.187 ; -2.187 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.473 ; -2.473 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -3.103 ; -3.103 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.378 ; -3.378 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.518 ; -3.518 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.283 ; -3.283 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -3.799 ; -3.799 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -3.103 ; -3.103 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -3.166 ; -3.166 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -3.205 ; -3.205 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -3.113 ; -3.113 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.100 ; -2.100 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.839 ; 3.839 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.363 ; 3.363 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.808 ; 3.808 ; Rise       ; clk             ;
; sdCS             ; clk         ; 4.324 ; 4.324 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.508 ; 4.508 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.487 ; 4.487 ; Rise       ; clk             ;
; video            ; clk         ; 3.449 ; 3.449 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.656 ; 4.656 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 7.619 ; 7.619 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 3.931 ; 3.931 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 4.140 ; 4.140 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 5.365 ; 5.365 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.814 ; 4.814 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 4.874 ; 4.874 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 4.945 ; 4.945 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 5.365 ; 5.365 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 4.980 ; 4.980 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 5.119 ; 5.119 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 5.148 ; 5.148 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 5.253 ; 5.253 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 4.218 ; 4.218 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 4.111 ; 4.111 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.521 ; 4.521 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 4.953 ; 4.953 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 4.859 ; 4.859 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 4.323 ; 4.323 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 4.434 ; 4.434 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 4.474 ; 4.474 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 6.089 ; 6.089 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 5.883 ; 5.883 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 5.292 ; 5.292 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 6.027 ; 6.027 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 5.383 ; 5.383 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 6.089 ; 6.089 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 5.923 ; 5.923 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 5.041 ; 5.041 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 5.675 ; 5.675 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.968 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.857 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 6.567 ; 6.567 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 6.036 ; 6.036 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.379 ; 4.379 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.839 ; 3.839 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.363 ; 3.363 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.808 ; 3.808 ; Rise       ; clk             ;
; sdCS             ; clk         ; 4.324 ; 4.324 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.240 ; 4.240 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.487 ; 4.487 ; Rise       ; clk             ;
; video            ; clk         ; 3.449 ; 3.449 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.449 ; 4.449 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.675 ; 4.675 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.968 ; 3.931 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.857 ; 4.140 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.537 ; 3.537 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.141 ; 4.141 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.537 ; 3.537 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.580 ; 3.580 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.637 ; 3.637 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 3.676 ; 3.676 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.809 ; 3.809 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.734 ; 3.734 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.791 ; 3.791 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.979 ; 3.979 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.695 ; 3.695 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.056 ; 4.056 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 4.266 ; 4.266 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 4.229 ; 4.229 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 4.010 ; 4.010 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 4.131 ; 4.131 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 4.050 ; 4.050 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 3.815 ; 3.815 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.660 ; 4.660 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.278 ; 4.278 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.922 ; 4.922 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.395 ; 4.395 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.679 ; 4.679 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 5.059 ; 5.059 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 3.815 ; 3.815 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.485 ; 4.485 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.968 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.857 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.399 ; 5.399 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 5.205 ; 5.205 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.379 ; 4.379 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.156 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.348 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.500 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.586 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.586 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.506 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.338 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.156 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.344 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.156 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.348 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.500 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.586 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.586 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.506 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.338 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.156 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.344 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.156     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.348     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.500     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.586     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.586     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.506     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.338     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.156     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.344     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.156     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.348     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.500     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.586     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.586     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.506     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.338     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.156     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.344     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -24.173   ; -2.335  ; -10.857  ; -2.085  ; -2.567              ;
;  clk             ; -11.184   ; -0.399  ; -1.653   ; 0.827   ; -2.567              ;
;  cpuClock        ; -24.173   ; -2.335  ; 1.144    ; -2.085  ; -0.742              ;
;  serialClock     ; -12.361   ; -0.633  ; -10.857  ; -0.473  ; -0.742              ;
; Design-wide TNS  ; -9185.923 ; -71.883 ; -300.841 ; -15.206 ; -2666.697           ;
;  clk             ; -3319.364 ; -0.764  ; -14.877  ; 0.000   ; -1921.729           ;
;  cpuClock        ; -2578.375 ; -39.602 ; 0.000    ; -4.170  ; -290.864            ;
;  serialClock     ; -3288.184 ; -66.777 ; -285.964 ; -11.679 ; -454.104            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 8.714  ; 8.714  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 4.918  ; 4.918  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 5.145  ; 5.145  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 10.436 ; 10.436 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 14.805 ; 14.805 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 14.766 ; 14.766 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 14.443 ; 14.443 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.553 ; 14.553 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 14.805 ; 14.805 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 12.823 ; 12.823 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 13.254 ; 13.254 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.543 ; 12.543 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 11.800 ; 11.800 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 7.141  ; 7.141  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.244 ; -2.244 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.099 ; -2.099 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.187 ; -2.187 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.473 ; -2.473 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -3.103 ; -3.103 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.378 ; -3.378 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.518 ; -3.518 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.283 ; -3.283 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -3.799 ; -3.799 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -3.103 ; -3.103 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -3.166 ; -3.166 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -3.205 ; -3.205 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -3.113 ; -3.113 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.100 ; -2.100 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.759  ; 8.759  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.814  ; 8.814  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.810  ; 8.810  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 9.139  ; 9.139  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.453  ; 8.453  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 8.508  ; 8.508  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 8.042  ; 8.042  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.283  ; 8.283  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.204  ; 7.204  ; Rise       ; clk             ;
; ledOut           ; clk         ; 8.418  ; 8.418  ; Rise       ; clk             ;
; sdCS             ; clk         ; 10.258 ; 10.258 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 10.782 ; 10.782 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 10.693 ; 10.693 ; Rise       ; clk             ;
; video            ; clk         ; 7.489  ; 7.489  ; Rise       ; clk             ;
; videoSync        ; clk         ; 10.689 ; 10.689 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 21.886 ; 21.886 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 10.011 ; 10.011 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 10.854 ; 10.854 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 14.565 ; 14.565 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 12.960 ; 12.960 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.202 ; 13.202 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 13.318 ; 13.318 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 14.565 ; 14.565 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 13.373 ; 13.373 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 13.895 ; 13.895 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 14.128 ; 14.128 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 14.334 ; 14.334 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 10.989 ; 10.989 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 10.588 ; 10.588 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 11.752 ; 11.752 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 13.109 ; 13.109 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 13.399 ; 13.399 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 11.630 ; 11.630 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 11.768 ; 11.768 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 12.162 ; 12.162 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.893 ; 15.893 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 15.203 ; 15.203 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.570 ; 13.570 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 15.851 ; 15.851 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 13.824 ; 13.824 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 15.893 ; 15.893 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 15.539 ; 15.539 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 12.797 ; 12.797 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 14.364 ; 14.364 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 7.546  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 7.474  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 17.835 ; 17.835 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 16.175 ; 16.175 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.623 ; 10.623 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.839 ; 3.839 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.937 ; 3.937 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.849 ; 3.849 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.363 ; 3.363 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.808 ; 3.808 ; Rise       ; clk             ;
; sdCS             ; clk         ; 4.324 ; 4.324 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.240 ; 4.240 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 4.487 ; 4.487 ; Rise       ; clk             ;
; video            ; clk         ; 3.449 ; 3.449 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.449 ; 4.449 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.675 ; 4.675 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.968 ; 3.931 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.857 ; 4.140 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.537 ; 3.537 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.141 ; 4.141 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.537 ; 3.537 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.580 ; 3.580 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.637 ; 3.637 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 3.676 ; 3.676 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.809 ; 3.809 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.734 ; 3.734 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.791 ; 3.791 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.979 ; 3.979 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.695 ; 3.695 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.056 ; 4.056 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 4.266 ; 4.266 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 4.229 ; 4.229 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 4.010 ; 4.010 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 4.131 ; 4.131 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 4.050 ; 4.050 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 3.815 ; 3.815 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.660 ; 4.660 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.278 ; 4.278 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.922 ; 4.922 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.395 ; 4.395 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.679 ; 4.679 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 5.059 ; 5.059 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 3.815 ; 3.815 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.485 ; 4.485 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.968 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.857 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.399 ; 5.399 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 5.205 ; 5.205 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.379 ; 4.379 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.801 ;    ;    ; 9.801 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11480    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 9244     ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 1302     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 1715438  ; 133      ; 351      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4053     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11480    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 9244     ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 1302     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 1715438  ; 133      ; 351      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4053     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 544   ; 544  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 414   ; 414  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 15 15:55:22 2020
Info: Command: quartus_sta uk101_41kRAM -c uk101_41kRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uk101_41kRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClock serialClock
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.173     -2578.375 cpuClock 
    Info (332119):   -12.361     -3288.184 serialClock 
    Info (332119):   -11.184     -3319.364 clk 
Info (332146): Worst-case hold slack is -2.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.335       -39.602 cpuClock 
    Info (332119):    -0.633        -5.667 serialClock 
    Info (332119):     0.499         0.000 clk 
Info (332146): Worst-case recovery slack is -10.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.857      -285.964 serialClock 
    Info (332119):    -1.653       -14.877 clk 
    Info (332119):     2.628         0.000 cpuClock 
Info (332146): Worst-case removal slack is -2.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.085        -4.170 cpuClock 
    Info (332119):    -0.473       -11.036 serialClock 
    Info (332119):     2.203         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -1921.729 clk 
    Info (332119):    -0.742      -454.104 serialClock 
    Info (332119):    -0.742      -290.864 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.766      -663.650 cpuClock 
    Info (332119):    -3.348      -872.576 serialClock 
    Info (332119):    -2.589      -605.280 clk 
Info (332146): Worst-case hold slack is -0.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.567       -66.777 serialClock 
    Info (332119):    -0.562        -4.342 cpuClock 
    Info (332119):    -0.399        -0.764 clk 
Info (332146): Worst-case recovery slack is -2.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.925       -77.016 serialClock 
    Info (332119):    -0.007        -0.063 clk 
    Info (332119):     1.144         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.453       -11.679 serialClock 
    Info (332119):    -0.326        -0.652 cpuClock 
    Info (332119):     0.827         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1297.348 clk 
    Info (332119):    -0.500      -306.000 serialClock 
    Info (332119):    -0.500      -196.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Wed Jul 15 15:55:25 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


