T_1 F_1 ( char * V_1 , T_1 V_2 )\r\n{\r\nint V_3 ;\r\nF_2 ( L_1 , V_1 ) ;\r\nF_2 ( L_2 , ( unsigned ) ( V_2 . V_4 >> 32 ) ,\r\n( unsigned ) V_2 . V_4 ) ;\r\nF_2 ( L_3 ) ;\r\nswitch ( F_3 ( V_2 ) ) {\r\ncase V_5 :\r\ncase V_6 :\r\nF_2 ( L_4 , F_4 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_7 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_5 ( V_2 ) & F_6 ( V_3 ) ? '1' : '0' ) ;\r\nbreak;\r\ncase V_8 :\r\nF_2 ( L_6 , F_4 ( V_2 ) ? '-' : '+' ) ;\r\nbreak;\r\ncase V_9 :\r\nF_2 ( L_7 , F_4 ( V_2 ) ? '-' : '+' ) ;\r\nbreak;\r\ncase V_10 :\r\nF_2 ( L_8 , F_4 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_7 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_5 ( V_2 ) & F_6 ( V_3 ) ? '1' : '0' ) ;\r\nF_2 ( L_9 , F_7 ( V_2 ) - V_11 ) ;\r\nbreak;\r\ncase V_12 :\r\nF_2 ( L_10 , F_4 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_7 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_5 ( V_2 ) & F_6 ( V_3 ) ? '1' : '0' ) ;\r\nF_2 ( L_9 , F_7 ( V_2 ) - V_11 ) ;\r\nbreak;\r\ndefault:\r\nF_2 ( L_11 ) ;\r\n}\r\nF_2 ( L_12 ) ;\r\nreturn V_2 ;\r\n}\r\nT_2 F_8 ( char * V_1 , T_2 V_2 )\r\n{\r\nint V_3 ;\r\nF_2 ( L_13 , V_1 ) ;\r\nF_2 ( L_14 , ( unsigned ) V_2 . V_4 ) ;\r\nF_2 ( L_3 ) ;\r\nswitch ( F_9 ( V_2 ) ) {\r\ncase V_5 :\r\ncase V_6 :\r\nF_2 ( L_4 , F_10 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_13 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_11 ( V_2 ) & F_12 ( V_3 ) ? '1' : '0' ) ;\r\nbreak;\r\ncase V_8 :\r\nF_2 ( L_6 , F_10 ( V_2 ) ? '-' : '+' ) ;\r\nbreak;\r\ncase V_9 :\r\nF_2 ( L_7 , F_10 ( V_2 ) ? '-' : '+' ) ;\r\nbreak;\r\ncase V_10 :\r\nF_2 ( L_8 , F_10 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_13 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_11 ( V_2 ) & F_12 ( V_3 ) ? '1' : '0' ) ;\r\nF_2 ( L_9 , F_13 ( V_2 ) - V_14 ) ;\r\nbreak;\r\ncase V_12 :\r\nF_2 ( L_10 , F_10 ( V_2 ) ? '-' : '+' ) ;\r\nfor ( V_3 = V_13 - 1 ; V_3 >= 0 ; V_3 -- )\r\nF_2 ( L_5 , F_11 ( V_2 ) & F_12 ( V_3 ) ? '1' : '0' ) ;\r\nF_2 ( L_9 , F_13 ( V_2 ) - V_14 ) ;\r\nbreak;\r\ndefault:\r\nF_2 ( L_11 ) ;\r\n}\r\nF_2 ( L_12 ) ;\r\nreturn V_2 ;\r\n}
