20		CALL TEST1 
21		CALL WAIT_NEXT 
22		CALL TEST2 
23		CALL WAIT_NEXT 
24		CALL TEST3 
25		CALL WAIT_NEXT 
26		CALL TEST4 
27		CALL WAIT_NEXT 
29	IDLE: 
30		JP IDLE 
32	TEST1: 
33		LD V0     , 2 
34		LD V1 , 21 
35		ADD V0     , V1 
36		CALL DISPLAY_RESULT 
37		RET 
39	TEST2: 
40		LD V0     , 23 
41		LD V1 , 45 
42		SUB V0     , V1 
43		CALL DISPLAY_RESULT 
44		RET 
46	TEST3: 
47		LD V0     , 21 
48		LD V1 , 10 
49		SUB V0     , V1 
50		CALL DISPLAY_RESULT 
51		RET 
53	TEST4: 
54		SCR 
55		SCR 
56		LD V0     , 250 
57		CALL DELAY 
58		SCL 
59		SCL 
60		RET 
62	DISPLAY_RESULT: 
63		CLS 
64		LD VE , VF    
65		LD V4        , 0 
66		LD V5        , 0 
67		CALL DISPLAY_WREG 
68		ADD V4        , 4 
69		LD V0     , VE 
70		CALL DISPLAY_WREG 
71		RET 
74	DISPLAY_WREG: 
75		LD I , BCD 
76		LD B , V0     
77		LD V3 , 0 
78	DISP_LOOP: 
79		LD I , BCD 
80		ADD I , V3 
81		LD V0     , [ I ] 
82		LD F , V0     
83		DRW V4        , V5        , 5 
84		ADD V4        , 4 
85		ADD V3 , 1 
86		SE V3 , 3 
87		JP DISP_LOOP 
88		RET 
91	DELAY: 
92		LD DT , V0     
93	DLY_LOOP: 
94		LD V0     , DT 
95		SE V0     , 0 
96		JP DLY_LOOP 
97		RET 
100	WAIT_NEXT: 
101		LD V0     , 2 
102		SKP V0     
103		JP WAIT_NEXT 
104		LD V0     , 2 
105		CALL DELAY 
106		LD V0     , 2 
107	WAIT_NEXT1: 
108		SKNP V0     
109		JP WAIT_NEXT1 
110		RET 
117	BCD: 
