L2キャッシュインタフェース
==========================

MSRHコアはL2キャッシュインタフェースを持っており、コア内にデータが存在していない場合に
L2キャッシュインタフェースを通じてL2メモリにアクセスします。
また、コアからデータを出力する場合にもL2キャッシュインタフェースを通じてL2メモリにデータをストアします。

MSRHでは、以下の3種類のモジュールがL2キャッシュインタフェースを持っています。

1. 命令キャッシュ: 命令キャッシュはキャッシュアクセスミスが発生すると、
   インタフェースを通じてL2に命令をリクエストします。
2. データキャッシュ: データキャッシュはキャッシュアクセスミスが発生すると、
   インタフェースを通じてL2にデータをリクエストします。また、L2キャッシュの
   スピルアウトをする際にもインタフェースを通じてデータがL2キャッシュに渡されます。
3. ページテーブルウォーカー(PTW): TLBからのアクセスリクエストに応じてL2キャッシュに
   アクセスリクエストを送出します。

アドレス幅
----------

インタフェースのアドレス幅はRISC-Vの物理アドレス幅と同一です。

データサイズ
------------

インタフェースのデータ幅は変更可能ですが、L1D、L1Iキャッシュのサイズと同一です。
現在のMSRHでは、L1D、L1Iキャッシュサイズのデータ幅は同一でなければならない制約があります。

タグ幅
------

MRSHのL2キャッシュインタフェースには、5ビットのタグが用意されています。
5ビットの内上位2ビットは、以下のようにアクセスリクエスト元の識別に使用されます。
残りの3ビットを使用して各リクエスト元のリクエスト識別に使用されます。

1. L1Dからのリクエスト: `2'b00`
2. L1Dからのリクエスト: `2'b01`
3. PTWからのリクエスト: `2'b10`
