RISC-V是一种计算机体系结构（computer architecture），是一种基于精简指令集计算机（Reduced Instruction Set Computing，RISC）原则设计的开源指令集架构，这其中有许多的汇编指令

- `sd`（store doubleword）：存储双字，它用于将两个字（32位）的数据存储到内存中。在RISC-V架构中，`sd`指令的格式为：`sd rs2, offset(rs1)`，其中`rs2`是待存储的数据，`rs1`是内存地址的基址，`offset`是偏移量。

  作用：将 `rs2` 中的数据存储到以 `rs1` 中存储的地址加上 `offset` 所表示的地址偏移量所得到的内存地址中。

- `ld`（load doubleword）：加载双字，它用于从内存中加载两个字（32位）的数据。在RISC-V架构中，`ld`指令的格式为：`ld rd, offset(rs1)`，其中`rd`是目标寄存器，`rs1`是内存地址的基址，`offset`是偏移量。

- `csrr`（read CSR）：读取特权寄存器，它用于读取CPU中的特权寄存器的值。在RISC-V架构中，`csrr`指令的格式为：`csrr rd, csr`，其中`rd`是目标寄存器，`csr`是待读取的**特权寄存器**。

- `csrw`：写特权寄存器（write CSR），它用于将一个寄存器的值写入特权寄存器。在RISC-V架构中，`csrw`指令的格式为：`csrw csr, rs`，其中`csr`是待写入的特权寄存器，`rs`是源寄存器。

- `csrrw`（write CSR with immediate）：写特权寄存器，它用于将一个立即数写入特权寄存器。在RISC-V架构中，`csrrw`指令的格式为：`csrrw rd, csr, rs`，其中`rd`是目标寄存器，`csr`是待写入的特权寄存器，`rs`是立即数（指将一个固定的值编码到指令中，而不是通过寄存器或内存读取，即**"立即寻址"**）。

  例如：`csrrw a1, sscratch, a0`将寄存器`a0`的值写入`sscratch`寄存器，并将`sscratch`寄存器的原始值读入`a1`寄存器中。

- `jr`（jump register）：跳转寄存器，它用于将程序计数器（PC）设置为一个寄存器中的值，实现无条件跳转。在RISC-V架构中，`jr`指令的格式为：`jr rs1`，其中`rs1`是目标寄存器。

- `sfence.vma` ：用于刷新CPU的TLB缓存。在RISC-V架构中，`sfence.vma`指令的格式为：`sfence.vma rs1, rs2`，其中`rs1`和`rs2`是源寄存器，用于指定TLB缓存的刷新范围。

- `sret`：用于将控制权从特权模式返回到先前的用户模式。它是Supervisor Return（督导员返回）的缩写，用于在操作系统内核和用户空间之间切换。