Partition Merge report for givemeahand
Sun Jul 05 00:01:23 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun Jul 05 00:01:23 2015       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; givemeahand                                 ;
; Top-level Entity Name              ; givemeahand                                 ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,218                                       ;
;     Total combinational functions  ; 2,887                                       ;
;     Dedicated logic registers      ; 1,167                                       ;
; Total registers                    ; 1167                                        ;
; Total pins                         ; 189                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 768                                         ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                ;
+--------------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                 ; Type         ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection             ; Details                                                                                                ;
+--------------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+--------------------------------------------------------------------------------------------------------+
; Route:route|write_state.00000        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00000 ; N/A                                                                                                    ;
; Route:route|write_state.00000        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00000 ; N/A                                                                                                    ;
; Route:route|write_state.00000~feeder ; post-fitting ; missing   ; Top            ; post-synthesis    ; GND                           ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; Route:route|write_state.00000~feeder ; post-fitting ; missing   ; Top            ; post-synthesis    ; GND                           ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; Route:route|write_state.00001        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00001 ; N/A                                                                                                    ;
; Route:route|write_state.00001        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00001 ; N/A                                                                                                    ;
; Route:route|write_state.00010        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00010 ; N/A                                                                                                    ;
; Route:route|write_state.00010        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00010 ; N/A                                                                                                    ;
; Route:route|write_state.00011        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00011 ; N/A                                                                                                    ;
; Route:route|write_state.00011        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00011 ; N/A                                                                                                    ;
; Route:route|write_state.00100        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00100 ; N/A                                                                                                    ;
; Route:route|write_state.00100        ; post-fitting ; connected ; Top            ; post-synthesis    ; Route:route|write_state.00100 ; N/A                                                                                                    ;
; auto_stp_external_clock_0            ; dynamic pin  ; connected ; Top            ; post-synthesis    ; auto_stp_external_clock_0     ; N/A                                                                                                    ;
+--------------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2626  ; 148              ; 445                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2469  ; 122              ; 296                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1069  ; 49               ; 116                            ; 0                              ;
;     -- 3 input functions                    ; 490   ; 38               ; 86                             ; 0                              ;
;     -- <=2 input functions                  ; 910   ; 35               ; 94                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 1917  ; 114              ; 232                            ; 0                              ;
;     -- arithmetic mode                      ; 552   ; 8                ; 64                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 735   ; 90               ; 342                            ; 0                              ;
;     -- Dedicated logic registers            ; 735   ; 90               ; 342                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 189   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 0     ; 0                ; 768                            ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 449   ; 133              ; 507                            ; 1                              ;
;     -- Registered Input Connections         ; 431   ; 101              ; 373                            ; 0                              ;
;     -- Output Connections                   ; 512   ; 146              ; 1                              ; 431                            ;
;     -- Registered Output Connections        ; 10    ; 145              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 11027 ; 815              ; 2168                           ; 433                            ;
;     -- Registered Connections               ; 3726  ; 590              ; 1202                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 34    ; 123              ; 372                            ; 432                            ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 136                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 372   ; 136              ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 432   ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 33    ; 21               ; 71                             ; 1                              ;
;     -- Output Ports                         ; 143   ; 39               ; 24                             ; 1                              ;
;     -- Bidir Ports                          ; 17    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 17                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 28               ; 13                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 1                ; 2                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 1                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 1                ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 15               ; 13                             ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                               ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                          ; Partition                      ; Type          ; Location ; Status                                     ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; DOTS[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[10]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[10]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[10]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[11]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[11]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[11]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[12]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[12]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[12]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[13]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[13]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[13]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[14]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[14]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[14]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[15]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[15]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[15]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[16]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[16]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[16]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[17]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[17]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[17]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[18]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[18]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[18]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[19]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[19]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[19]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[20]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[20]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[20]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[21]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[21]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[21]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[22]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[22]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[22]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[23]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[23]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[23]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[8]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[8]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[8]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; DOTS[9]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DOTS[9]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DOTS[9]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; Echo1                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- Echo1                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Echo1~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; Echo2                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- Echo2                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Echo2~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; Flame                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- Flame                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Flame~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX0[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX1[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX2[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX3[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX4[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX5[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX6[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; HEX7[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; IRDA_RXD                                      ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[0]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[1]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[2]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; KEY[3]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDG[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[10]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[11]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[12]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[13]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[14]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[15]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[16]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[17]                                      ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                               ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output                        ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[5]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[6]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[7]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[8]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; LEDR[9]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; MISO                                          ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- MISO                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MISO~input                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; MOSI                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- MOSI                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MOSI~output                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; RST                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- RST                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RST~output                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SCK                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SCK                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SCK~output                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SDA                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SDA                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SDA~output                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[0]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[0]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[0]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[10]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[10]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[10]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[11]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[11]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[11]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[12]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[12]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[12]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[13]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[13]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[13]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[14]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[14]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[14]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[15]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[15]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[15]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[16]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[16]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[16]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[17]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[17]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[17]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[18]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[18]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[18]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[19]                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[19]                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[19]~output                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[1]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[1]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[1]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[2]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[2]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[2]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[3]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[3]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[3]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[4]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[4]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[4]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[5]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[5]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[5]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[6]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[6]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[6]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[7]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[7]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[7]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[8]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[8]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[8]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_ADDR[9]                                  ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[9]                           ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[9]~output                    ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_CE_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_CE_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_CE_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[0]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[0]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[0]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[10]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[10]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[10]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[11]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[11]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[11]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[12]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[12]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[12]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[13]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[13]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[13]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[14]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[14]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[14]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[15]                                   ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[15]                            ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[15]~output                     ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[1]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[1]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[1]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[2]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[2]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[2]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[3]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[3]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[3]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[4]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[4]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[4]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[5]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[5]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[5]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[6]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[6]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[6]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[7]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[7]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[7]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[8]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[8]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[8]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_DQ[9]                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[9]                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[9]~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_LB_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_LB_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_LB_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_OE_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_OE_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_OE_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_UB_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_UB_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_UB_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SRAM_WE_N                                     ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_WE_N                              ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_WE_N~output                       ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[0]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[10]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[11]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[12]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[13]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[14]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[15]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[16]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[17]                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[1]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[2]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[3]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[4]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[5]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[6]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[7]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[8]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; SW[9]                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; Trig1                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- Trig1                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Trig1~output                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; Trig2                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- Trig2                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Trig2~output                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tck                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; altera_reserved_tms                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; auto_stp_external_clock_0                     ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- auto_stp_external_clock_0              ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- auto_stp_external_clock_0~input        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                               ;                                ;               ;          ;                                            ;
; clk                                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- clk                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk~input                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; coil[0]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- coil[0]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- coil[0]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; coil[1]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- coil[1]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- coil[1]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; coil[2]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- coil[2]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- coil[2]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; coil[3]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- coil[3]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- coil[3]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; coil[4]                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- coil[4]                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- coil[4]~output                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; record                                        ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- record                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- record~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                               ;                                ;               ;          ;                                            ;
; temp_inout                                    ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- temp_inout                             ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- temp_inout~output                      ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                               ;                                ;               ;          ;                                            ;
+-----------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+------------------------------------------------------------+
; Partition Merge Resource Usage Summary                     ;
+---------------------------------------------+--------------+
; Resource                                    ; Usage        ;
+---------------------------------------------+--------------+
; Estimated Total logic elements              ; 3,218        ;
;                                             ;              ;
; Total combinational functions               ; 2887         ;
; Logic element usage by number of LUT inputs ;              ;
;     -- 4 input functions                    ; 1234         ;
;     -- 3 input functions                    ; 614          ;
;     -- <=2 input functions                  ; 1039         ;
;                                             ;              ;
; Logic elements by mode                      ;              ;
;     -- normal mode                          ; 2263         ;
;     -- arithmetic mode                      ; 624          ;
;                                             ;              ;
; Total registers                             ; 1167         ;
;     -- Dedicated logic registers            ; 1167         ;
;     -- I/O registers                        ; 0            ;
;                                             ;              ;
; I/O pins                                    ; 189          ;
; Total memory bits                           ; 768          ;
; Embedded Multiplier 9-bit elements          ; 6            ;
; Total PLLs                                  ; 1            ;
;     -- PLLs                                 ; 1            ;
;                                             ;              ;
; Maximum fan-out node                        ; KEY[0]~input ;
; Maximum fan-out                             ; 565          ;
; Total fan-out                               ; 13289        ;
; Average fan-out                             ; 2.97         ;
+---------------------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cr14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 6            ; 128          ; 6            ; 768  ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 2           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 4           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Jul 05 00:01:21 2015
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off givemeahand -c givemeahand --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 11 of its 13 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 2 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 13 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "record"
    Warning (15610): No output dependent on input pin "SW[5]"
    Warning (15610): No output dependent on input pin "SW[6]"
    Warning (15610): No output dependent on input pin "SW[7]"
    Warning (15610): No output dependent on input pin "SW[8]"
    Warning (15610): No output dependent on input pin "SW[9]"
    Warning (15610): No output dependent on input pin "SW[10]"
    Warning (15610): No output dependent on input pin "SW[11]"
    Warning (15610): No output dependent on input pin "SW[12]"
    Warning (15610): No output dependent on input pin "SW[13]"
    Warning (15610): No output dependent on input pin "SW[14]"
    Warning (15610): No output dependent on input pin "SW[15]"
    Warning (15610): No output dependent on input pin "SW[16]"
Info (21057): Implemented 3468 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 33 input pins
    Info (21059): Implemented 143 output pins
    Info (21060): Implemented 17 bidirectional pins
    Info (21061): Implemented 3261 logic cells
    Info (21064): Implemented 6 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 484 megabytes
    Info: Processing ended: Sun Jul 05 00:01:23 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


