                          INTEGRATED CIRCUITS
    SC28L198
    Octal UART for 3.3 V and 5 V supply
    voltage
 Product data sheet                           2006 Aug 10
 Supersedes data of 1999 Jan 14
 
    


Philips Semiconductors                                                                                                                                                                     Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                                                                                           SC28L198
Table of Contents                                                                                           Register Map Summary . . . . . . . . . . . . . . . . . . . . .                                            31
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                             2   Register Map Detail . . . . . . . . . . . . . . . . . . . . . . . .                                       32
  Uses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  3   Reset Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . .                                    41
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                          3        Device Configuration after Hardware Reset or CRa cmd=x1F 41
Pin Configurations . . . . . . . . . . . . . . . . . . . . . . . . .                                    4        Cleared registers: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
                                                                                                                 Clears Modes for: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                        4
                                                                                                                 Disables: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
  Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         6
                                                                                                                 Halts: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Absolute Maximum Ratings . . . . . . . . . . . . . . . . .                                              6        Limitations: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                 7   DC Electrical Specifications (5V) . . . . . . . . . . . .                                                 42
Functional Description . . . . . . . . . . . . . . . . . . . . .                                        7   AC Electrical Characteristic (5V) . . . . . . . . . . . .                                                 43
Conceptual Overview . . . . . . . . . . . . . . . . . . . . . . .                                       7   DC Electrical Specifications (3.3V) . . . . . . . . . .                                                   45
  Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        7   AC Electrical Characteristics (3.3V) . . . . . . . . . .                                                  46
      Asynchronous bus cycle . . . . . . . . . . . . . . . . . . . . . . . . . . .                      7
      Synchronous bus cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     7   INDEX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                           52
  Timing Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         7
      Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            8
      Sclk ‚Äì System Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 8
      Baud Rate Generator BRG . . . . . . . . . . . . . . . . . . . . . . . .                           8   DESCRIPTION
      BRG Counters (Used for random baud rate generation)                                               8   The Philips 28L198 Octal UART is a single chip CMOS‚ÄìLSI
  Channel Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          8   communications device that provides 8 full-duplex asynchronous
      Character Recognition . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   8   channels with significantly deeper 16 byte FIFOs, Automatic
  Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         9   in‚Äìband flow control using Xon/Xoff characters defined by the user
      Global Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              9   and address recognition in the wake up mode. Synchronous bus
      I/O Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       9   interface is used for all communication between host and OCTART.
Detailed Descriptions . . . . . . . . . . . . . . . . . . . . . . .                                     9   It is fabricated using Philips 1.0 micron CMOS technology that
Receiver and Transmitter . . . . . . . . . . . . . . . . . . .                                          9   combines the benefits of low cost, high density and low power
  Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       9   consumption.
       Status Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        9
      Transmission of ‚Äùbreak‚Äù . . . . . . . . . . . . . . . . . . . . . . . . . . . .                  10   The operating speed of each receiver and transmitter can be
      1x and 16x modes, Transmitter . . . . . . . . . . . . . . . . . . . . .                          10   selected independently from one of 22 fixed baud rates, a 16X clock
      Transmitter FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             10   derived from one of two programmable baud rate counters or one of
  Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     10   three external 16X clocks (1 available at 1x clock rate). The baud
      1x and 16x mode, Receiver . . . . . . . . . . . . . . . . . . . . . . . . .                      10   rate generator and counter can operate directly from a crystal or
      Receiver Status Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               10   from seven other external or internal clock inputs. The ability to
      Receiver FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            11   independently program the operating speed of the receiver and
      RxFIFO Status: Status reporting modes . . . . . . . . . . . . . .                                11   transmitter makes the Octal UART particularly attractive for dual
  I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12   speed full duplex channel applications such as clustered terminal
  General Purpose Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                9   systems. The receivers and transmitters are buffered with FIFOs of
  Global Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          8
                                                                                                            16 characters to minimize the potential for receiver overrun and to
  Character Recognition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               8
      Xon Xoff Characters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                12   reduce interrupt overhead. In addition, a handshaking capability and
      Multi-drop or Wake up or 9 bit mode . . . . . . . . . . . . . . . . .                            12   in‚Äìband flow control are provided to disable a remote UART
      Character Stripping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              12   transmitter when the receiver buffer is full or nearly so.
  Interrupt Arbitration and IRQN generation . . . . . . . . . . . . . . . .                            12
                                                                                                            To minimize interrupt overhead an interrupt arbitration system is
      IACKN Cycle, Update CIR . . . . . . . . . . . . . . . . . . . . . . . . . .                      13
      Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    13   included which reports the context of the interrupting UART via
      Enabling and Activating Interrupt sources . . . . . . . . . . . . .                              13   direct access or through the modification of the interrupt vector. The
      Setting Interrupt Priorities . . . . . . . . . . . . . . . . . . . . . . . . . .                 13   context of the interrupt is reported as channel number, type of
Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . .                                     14   device interrupting (receiver COS etc.) and, for transmitters or
  Major Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        14   receivers, the fill level of the FIFO.
  Minor Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        15
                                                                                                            The Octal UART provides a power down mode in which the
      Watch-dog Timer Time‚Äìout Mode . . . . . . . . . . . . . . . . . . .                              15
                                                                                                            oscillator is stopped but the register contents are maintained. This
      Wake Up Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               15
      Xon/Xoff Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               18   results in reduced power consumption of several orders of
                                                                                                            magnitudes. The Octal UART is fully TTL compatible when
REGISTER DEFINITIONS . . . . . . . . . . . . . . . . . . . .                                           18
                                                                                                            operating from a single +5V power supply. Operation at 3.3 volts is
  MR ‚Äì Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                18
  UCIR ‚Äì Update CIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              13   maintained with CMOS interface levels.
General Purpose Output Pin Control . . . . . . . .                                                     30   The device also offered in a version which maintains TTL input and
Register Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                31   output levels while operating with a 3.3 volt power supply.
 2006 Aug 10                                                                                              2


Philips Semiconductors                                                                                                       Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                            SC28L198
Uses                                                                      ‚Ä¢ Watch dog timer for each receiver (64 receive clock counts)
Statistical Multiplexers
Data Concentrators                                                        ‚Ä¢ Programmable Data Formats:
                      Packet‚Äìswitching networks                             ‚Äì 5 to 8 data bits plus parity
                      Process Control                                       ‚Äì Odd, even force or no parity
                      Building or Plant Control
                                                                            ‚Äì 1, 1.5 or 2 stop bits
                      Laboratory data gathering
                      ISDN front ends                                     ‚Ä¢ Flexible baud rate selection for receivers and transmitters:
                      Computer Networks
                                                                            ‚Äì 22 fixed rates; 50 ‚Äì 230.4K baud or 100 to 460.8K baud
                      Point‚Äìof‚ÄìSale terminals
Automotive, cab and engine controls                                         ‚Äì Additional non‚Äìstandard rates to 500K baud with internal
Entertainment systems                                                         generators
                      MIDDI keyboard control music systems                  ‚Äì Two reload‚Äìcounters provide additional programmable baud
                      Theater lighting control                                rate generation
 Terminal Servers                                                           ‚Äì External 1x or 16x clock inputs
                      Computer‚ÄìPrinter/Plotter links                        ‚Äì Simplified baud rate selection
                                                                          ‚Ä¢ 1 MHz 1x and 16x data rates full duplex all channels.
FEATURES                                                                  ‚Ä¢ Parity, framing and overrun error detection
‚Ä¢ Single 3.3V and 5V power supply
                                                                          ‚Ä¢ False start bit detection
‚Ä¢ Eight Philips industry standard full duplex UART channels
                                                                          ‚Ä¢ Line break detection and generation
‚Ä¢ Sixteen byte receiver FIFOs for each UART
                                                                          ‚Ä¢ Programmable channel mode
‚Ä¢ Sixteen byte transmit FIFOs for each UART                                 ‚Äì Normal(full duplex)
‚Ä¢ In band flow control using programmable Xon/Xoff characters               ‚Äì Diagnostic modes
‚Ä¢ Flow control using CTSN RTSN hardware handshaking                           automatic echo
‚Ä¢ Automatic address detection in multi-drop mode
                                                                              local loop back
                                                                              remote loop back
‚Ä¢ Three byte general purpose character recognition                        ‚Ä¢ Four I/O ports per UART for modem controls, clocks, RTSN, I/O
‚Ä¢ Fast data bus, 30 ns data bus release time, 125 ns bus cycle time         etc.
‚Ä¢ Programmable interrupt priorities                                         ‚Äì All I/O ports equipped with ‚ÄùChange of State Detectors‚Äù
‚Ä¢ Automatic identification of highest priority interrupt pending          ‚Ä¢ Two global inputs and two global outputs for general purpose I/O
‚Ä¢ Global interrupt and control registers ease setup and interrupt         ‚Ä¢ Power down mode
  handling                                                                ‚Ä¢ On chip crystal oscillator, 2‚Äì8 MHz
‚Ä¢ Vectored interrupts with programmable interrupt vector formats          ‚Ä¢ TTL input levels. Outputs switch between full VCC and VSS
                                                                          ‚Ä¢ High speed CMOS technology
  ‚Äì Interrupt vector modified with channel number
  ‚Äì Interrupt vector modified with channel number and channel type
  ‚Äì Interrupt vector not modified                                         ‚Ä¢ 84 pin PLCC
‚Ä¢ IACKN and DACKN signal pins                                             ‚Ä¢ 100 pin LQFP
ORDERING INFORMATION
                                                                    VCC = 3.3 V ¬± 10 %                     VCC = 5 V ¬± 10 %
                          PACKAGES                                      Industrial1                          Industrial1               DWG #
                                                                     ‚Äì40 ¬∞C to +85 ¬∞C                     ‚Äì40 ¬∞C to +85 ¬∞C
 84-Pin Plastic Leaded Chip Carrier (PLCC)                            SC28L198A1A                           SC28L198A1A               SOT189-2
 100-Pin Plastic Low‚ÄìProfile Quad Flat Pack (LQFP)                   SC28L198A1BE                          SC28L198A1BE              SOT407‚Äì1
NOTES:
1. For availability, please contact factory.
2006 Aug 10                                                           3


Philips Semiconductors                                                   Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                           SC28L198
PLCC84 PIN CONFIGURATION
                                       11       1   84  75
                                    12                     74
                                          84-PIN PLCC
                                           TOP VIEW
                                   32                      54
                                       33               53
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
PLCC84 PINOUT
                   √Å√Å√Å√Å√Å√Å√Å
                   √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å
                                √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å
                                                                √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
                                                                       √Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          Pin          Function    Pin                 Function    Pin     Function
           1              VSS      29                   I/O1d      57        I/O2g
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
           2
           3       √Å√Å√Å√Å√Å√Å√Å
                   √Å√Å√Å√Å√Å√Å√Å
                          VCC
                          CEN   √Å√Å√Å√Å√Å√Å
                                   30
                                √Å√Å√Å√Å√Å√Å
                                   31      √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å
                                                        I/O2d
                                                        I/O3d   √Å√Å√Å√Å√Å√Å
                                                                   58
                                                                √Å√Å√Å√Å√Å√Å
                                                                   59  √Å√Å√Å√Å√Å√Å√Å
                                                                             I/O1g
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                             I/O0g
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
           4            W_RN       32                   RxDd       60        RxDg
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
           5               A2      33                     Vss      61        TxDg
           6               A1      34                    TxDd      62          VSS
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
           7
           8       √Å√Å√Å√Å√Å√Å√Å
                   √Å√Å√Å√Å√Å√Å√Å
                           A0
                        DACKN   √Å√Å√Å√Å√Å√Å
                                   35
                                √Å√Å√Å√Å√Å√Å
                                   36      √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å
                                                       RESETN
                                                         Gin0   √Å√Å√Å√Å√Å√Å
                                                                   63
                                                                √Å√Å√Å√Å√Å√Å
                                                                   64  √Å√Å√Å√Å√Å√Å√Å
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                                X1
                                                                                X2
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
           9             I/O0a     37                   Gout0      65         TxDf
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          10             I/O1a     38                     D0       66         I/O3f
          11             RxDa      39                     D1       67         I/O2f
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
          12
          13       √Å√Å√Å√Å√Å√Å√Å
                         RxDb
                   √Å√Å√Å√Å√Å√Å√Å
                         I/O2a  √Å√Å√Å√Å√Å√Å
                                   40
                                √Å√Å√Å√Å√Å√Å
                                   41      √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å
                                                          D2
                                                          D3    √Å√Å√Å√Å√Å√Å
                                                                   68
                                                                √Å√Å√Å√Å√Å√Å
                                                                   69  √Å√Å√Å√Å√Å√Å√Å
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                              I/O1f
                                                                              I/O0f
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          14             I/O3a     42                     VSS      70        TxDe
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          15             TxDa      43                    VCC       71        I/O3e
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          16             I/O0b     44                     D4       72        I/O2e
          17             I/O1b     45                     D5       73        I/O1e
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
          18
          19       √Å√Å√Å√Å√Å√Å√Å
                         I/O2b
                   √Å√Å√Å√Å√Å√Å√Å
                         I/O3b  √Å√Å√Å√Å√Å√Å
                                   46
                                √Å√Å√Å√Å√Å√Å
                                   47      √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å
                                                          D6
                                                          D7    √Å√Å√Å√Å√Å√Å
                                                                   74
                                                                √Å√Å√Å√Å√Å√Å
                                                                   75  √Å√Å√Å√Å√Å√Å√Å
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                              RxDf
                                                                             RxDe
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          20             TxDb      48                    Gin1      76        I/O0e
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          21             I/O0c     49                   I/O3h      77        IRQN
          22              Vss      50                   I/O2h      78           A7
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å
          23
          24       √Å√Å√Å√Å√Å√Å√Å
                         I/O1c
                   √Å√Å√Å√Å√Å√Å√Å
                         I/O2c  √Å√Å√Å√Å√Å√Å
                                   51
                                √Å√Å√Å√Å√Å√Å
                                   52      √Å√Å√Å√Å√Å√Å√Å
                                           √Å√Å√Å√Å√Å√Å√Å
                                                        I/O1h
                                                        I/O0h   √Å√Å√Å√Å√Å√Å
                                                                   79
                                                                √Å√Å√Å√Å√Å√Å
                                                                   80  √Å√Å√Å√Å√Å√Å√Å
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                                A6
                                                                                A5
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          25             I/O3c     53                     Vss      81           A4
√Å√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å √Å√Å√Å√Å√Å√Å√Å
          26             TxDc      54                   RxDh       82           A3
          27             RxDc      55                    TxDh      83       IACKN
√Å√Å√Å√Å√Å√Å    28
                   √Å√Å√Å√Å√Å√Å√Å
                         I/O0d
                                √Å√Å√Å√Å√Å√Å
                                   56
                                           √Å√Å√Å√Å√Å√Å√Å      I/O3g
                                                                √Å√Å√Å√Å√Å√Å
                                                                   84
                                                                       √Å√Å√Å√Å√Å√Å√Å
                                                                             SCLK
2006 Aug 10                                    4


Philips Semiconductors                                                              Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                      SC28L198
LQFP100 PIN CONFIGURATION
                                          100                76
                                       1                        75
                                              100‚ÄìPIN LQFP
                                                TOP VIEW
                                       25                       51
                                           26                50
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
LQFP100 PINOUT
               √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å
                              √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å
                                    √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å
                                                                  √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å
                                                                             √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        Pin          Function   Pin   Function             Pin      Function   Pin      Function
         1              N/C     26       VSS               51          N/C     76          N/C
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
         2
         3     √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å
                       RxDb
                       I/02a  √Å√Å√Å√Å√Å
                                27
                              √Å√Å√Å√Å√Å
                                28  √Å√Å√Å√Å√Å
                                        TxDd
                                    √Å√Å√Å√Å√Å
                                      RESETN    √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å
                                                           52
                                                           53     √Å√Å√Å√Å√Å√Å
                                                                       N/C
                                                                  √Å√Å√Å√Å√Å√Å
                                                                     RxDh    √Å√Å√Å√Å√Å
                                                                               77
                                                                             √Å√Å√Å√Å√Å
                                                                               78   √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
                                                                                          RxDe
                                                                                          I/O0e
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
         4             I/03a    29       GIN0              54        TxDh      79         IRQN
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
         5             TxDa     30     GOUT0               55        I/O3g     80           A7
         6             I/O0b    31        D0               56        I/O2g     81           A6
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
         7
         8     √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å
                       I/O1b
                       I/O2b  √Å√Å√Å√Å√Å
                                32
                              √Å√Å√Å√Å√Å
                                33  √Å√Å√Å√Å√Å
                                    √Å√Å√Å√Å√Å
                                          D1
                                          D2    √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å
                                                           57
                                                           58     √Å√Å√Å√Å√Å√Å
                                                                     I/O1g
                                                                  √Å√Å√Å√Å√Å√Å
                                                                     I/O0g   √Å√Å√Å√Å√Å
                                                                               82
                                                                             √Å√Å√Å√Å√Å
                                                                               83   √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
                                                                                            A5
                                                                                            A4
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
         9             I/O3b    34        D3               59        RxDg      84           A3
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        10             TxDb     35       VSS               60        TxDg      85        IACKN
        11             I/O0c    36       VSS               61          VSS     86          Sclk
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
        12
        13     √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å
                        VSS
                        VSS   √Å√Å√Å√Å√Å
                                37
                              √Å√Å√Å√Å√Å
                                38  √Å√Å√Å√Å√Å
                                    √Å√Å√Å√Å√Å
                                         VCC
                                         VCC    √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å
                                                           62
                                                           63     √Å√Å√Å√Å√Å√Å
                                                                       VSS
                                                                  √Å√Å√Å√Å√Å√ÅX1   √Å√Å√Å√Å√Å
                                                                               87
                                                                             √Å√Å√Å√Å√Å
                                                                               88   √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
                                                                                           VSS
                                                                                           VSS
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        14             I/O1c    39        D4               64           X2     89          VCC
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        15             I/O2c    40        D5               65         TxDf     90          VCC
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        16             I/O3c    41        D6               66         I/O3f    91          CEN
        17             TxDc     42        D7               67         I/O2f    92        W_RN
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
        18
        19     √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å
                       RxDc
                       I/O0d  √Å√Å√Å√Å√Å
                                43
                              √Å√Å√Å√Å√Å
                                44  √Å√Å√Å√Å√Å
                                    √Å√Å√Å√Å√Å
                                         GIN1
                                       GOUT1    √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å
                                                           68
                                                           69     √Å√Å√Å√Å√Å√Å
                                                                      I/O1f
                                                                  √Å√Å√Å√Å√Å√Å
                                                                      I/O0f  √Å√Å√Å√Å√Å
                                                                               93
                                                                             √Å√Å√Å√Å√Å
                                                                               94   √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
                                                                                            A2
                                                                                            A1
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        20             I/O1d    45      I/O3h              70        TxDe      95          JA0
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        21             I/O2d    46      I/O2h              71        I/O3e     96        DACKN
        22             I/O3d    47      I/O1h              72        I/O2e     97         I/O0a
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
        23
        24     √Å√Å√Å√Å√Å
               √Å√Å√Å√Å√Å
                       RxDd
                        N/C   √Å√Å√Å√Å√Å
                                48
                              √Å√Å√Å√Å√Å
                                49  √Å√Å√Å√Å√Å
                                        I/O0h
                                    √Å√Å√Å√Å√Å
                                         VSS    √Å√Å√Å√Å√Å
                                                √Å√Å√Å√Å√Å
                                                           73
                                                           74     √Å√Å√Å√Å√Å√Å
                                                                     I/O1e
                                                                  √Å√Å√Å√Å√Å√Å
                                                                      RxDf   √Å√Å√Å√Å√Å
                                                                               98
                                                                             √Å√Å√Å√Å√Å
                                                                               99   √Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å
                                                                                          I/O1a
                                                                                          RxDa
√Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å          √Å√Å√Å√Å√Å √Å√Å√Å√Å√Å       √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å     √Å√Å√Å√Å√Å  √Å√Å√Å√Å√Å
        25              N/C     50       VSS               75          N/C     100         N/C
2006 Aug 10                                        5


Philips Semiconductors                                                                                                                 Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                     SC28L198
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
Pin Description
                      √Å√Å√Å
                      √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 MNEMONIC              TYPE        DESCRIPTION
 SClk                  I           Host system clock. Used to time operations in the Host Interface and clock internal logic. Must be greater
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   than twice the frequency of highest X1, Counter/Timer, TxC (1x) or RxC (1x) input frequency.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 CEN                   I           Chip select: Active low. When asserted, allows I/O access to OCTART registers by host CPU. W_RN signal
                                   indicates direction. (Must not be active in IACKN cycle)
√Å√Å√Å√Å√Å
 A(7:0)
√Å√Å√Å√Å√Å
 D(7:0)               √Å√Å√Å
                       I
                      √Å√Å√Å
                       I/O     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Address lines (A[6] is NOT used. See ‚ÄùHost Interface‚Äù )
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   8‚Äìbit bi‚Äìdirectional data bus. Carries command and status information between 28L198 and the host CPU.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Used to convey parallel data for serial I/O between the host CPU and the 28L198
 W_RN                  I           Write Read not control: When high indicates that the host CPU will write to a 28L198 register or transmit FIFO.
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å
 DACKN                √Å√Å√Å
                       O       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   When low, indicates a read cycle. 0 = Read; 1 = Write
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Data Acknowledge: Active low. When asserted, it signals that the last transfer of the D lines is complete.
                                   Open drain.
√Å√Å√Å√Å√Å
 IRQN
√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       O           Interrupt Request: Active low. When asserted, indicates that the 28L198 requires service for pending inter-
                      √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   rupt(s). Open drain.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 IACKN                 I           Interrupt Acknowledge: Active low. When asserted, indicates that the host CPU has initiated an interrupt ac-
                                   knowledge cycle. (Do not use CEN in an IACKN cycle)
√Å√Å√Å√Å√Å
 TD(a‚Äìh)
√Å√Å√Å√Å√Å
 RD(a‚Äìh)              √Å√Å√Å
                       O
                      √Å√Å√Å
                       I       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Transmit Data: Serial outputs from the 8 UARTs.
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Receive Data: Serial inputs to the 8 UARTs
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 I/O0(a‚Äìh)             I/O         Input/Output 0: Multi‚Äìuse input or output pin for the UART.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 I/O1(a‚Äìh)             I/O         Input/Output 1: Multi‚Äìuse input or output pin for the UART.
 I/O2(a‚Äìh)             I/O         Input/Output 2: Multi‚Äìuse input or output pin for the UART.
√Å√Å√Å√Å√Å
 I/O3(a‚Äìh)
√Å√Å√Å√Å√Å
 GIN(1:0)             √Å√Å√Å
                       I/O
                      √Å√Å√Å
                       I       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Input/Output 3: Multi‚Äìuse input or output pin for the UART.
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Global general purpose inputs, available to any/all channels.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 GOUT0                 O           Global general purpose outputs, available from any channel.
√Å√Å√Å√Å√Å                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 RESETN                I           Master reset: Active Low. Must be asserted at power up and may be asserted at other times to reset and re-
                                   start the system. See ‚ÄúReset Conditions‚Äù at end of register map. Minimum width 10 SCLK.
√Å√Å√Å√Å√Å√Å√Å√Å
 X1/CCLK               I
                      √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   Crystal 1 or Communication Clock: This pin may be connected to one side of a 2‚Äì8 MHz crystal. It may alter-
√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   natively be driven by an external clock in this frequency range. Standard frequency = 3.6864 MHz
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 X2                    O           Crystal 2: If a crystal is used, this is the connection to the second terminal. If a clock signal drives X1, this pin
                                   must be left unconnected.
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Power Supplies        I           8 pins total 6 pins for Vss, 2 pins for VCC
NOTE: Many output pins will have very fast edges, especially when lightly loaded (less than 20 pf.) These edges may move as fast as 1 to 3 ns
fall or rise time. The user must be aware of the possible generation of ringing and reflections on improperly terminated interconnections. See
previous note on Sclk noise under pin assignments.
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å
ABSOLUTE MAXIMUM RATINGS1
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å
       SYMBOL                                       PARAMETER                                               RATING                           UNIT
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å
  TA                   Operating ambient temperature range2                                                See Note 3                         ¬∫C
  TSTG                 Storage temperature range                                                           ‚Äì65 to +150                        ¬∫C
√Å√Å√Å√Å√Å√Å
  VCC
√Å√Å√Å√Å√Å√Å
  VSS                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Voltage from VCC to Vss4
                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Voltage from any pin to Vss                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                               √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                           ‚Äì0.5 to +7.0
                                                                                                        ‚Äì0.5 to Vcc + 0.5         √Å√Å√Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å√Å√Å
                                                                                                                                               V
                                                                                                                                               V
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å
  PD                   Package Power Dissipation (PLCC)                                                        3.78                           W
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å
  PD                   Package Power Dissipation (LQFP)                                                        2.08                           W
                       Derate above 25 ¬∞C (PLCC pkg.)                                                           30                          mW/¬∞C
√Å√Å√Å√Å√Å√Å
NOTES:                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Derate above 25 ¬∞C (LQFP pkg.)
                                                                                               √Å√Å√Å√Å√Å√Å√Å√Å√Å        17
                                                                                                                                  √Å√Å√Å√Å√Å√Å
1. Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and
                                                                                                                                            mW/¬∞C
     the functional operation of the device at these or any other conditions above those indicated in the Operation Section of this specification is
     not implied.
2. For operating at elevated temperatures, the device must be derated based on +150 ¬∞C maximum junction temperature.
3. Parameters are valid over specified temperature range. See ordering information table for applicable temperature range and operating
     supply range.
4. This product includes circuitry specifically designed for the protection of its internal devices from damaging effects of excessive static
     charge.
2006 Aug 10                                                                     6


Philips Semiconductors                                                                                                                                                                            Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                                                                                                    SC28L198
BLOCK DIAGRAM
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                                                                                              DATA DRIVERS AND MODEM INTERFACE
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                  INTERRUPT ARBITRATION
                                           TIMING AND BAUD RATE                           I/O PORT TIMING AND
                          HOST INTERFACE
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                               INTERFACE
                                                GENERATOR
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                                                                FULL DUPLEX UART CHANNEL
                                                                  INPUT BUFFERS AND OUTPUT DRIVERS
                                                                                             Block Diagram SC28C/28L198                                   SD00193
As shown in the block diagram, the Octal UART consists of: an                                                           occurs in the C4 time and occurs approximately 18 ns after the
interrupt arbiter, host interface, timing blocks and eight UART                                                         rising edge of C4.
channel blocks. The eight channels blocks operate independently,
                                                                                                                        Addressing of the various functions of the OCTART is through the
interacting only with the timing, host I/F and interrupt blocks.
                                                                                                                        address bus A(7:0). The 28L198 is compatible with the SC28L198
                                                                                                                        OCTAL UART in software and function. A[7], in a general sense, is
                                                                                                                        used to separate the data portion of the circuit from the control
FUNCTIONAL DESCRIPTION                                                                                                  portion.
The SC28L198 is composed of several functional blocks:
‚Ä¢ Synchronous host interface block                                                                                      Asynchronous bus cycle
                                                                                                                        The asynchronous mode requires one bus cycle of the chip select
‚Ä¢ A timing block consisting of a common baud rate generator                                                             (CEN) for each read or write to the chip. No more action will occur
  making 22 industry standard baud rates and 2 16‚Äìbit counters                                                          on the bus after the C4 time until CEN is returned high.
  used for non‚Äìstandard baud rate generation
                                                                                                                        Synchronous bus cycle
‚Ä¢ 4 identical independent full duplex UART channel blocks                                                               In the synchronous mode a read or write will be done every four
‚Ä¢ Interrupt arbitration system evaluating 24 contenders
                                                                                                                        cycles of the Sclk. CEN does not require cycling but must remain
                                                                                                                        low to keep the synchronous accesses active. This provides a burst
‚Ä¢ I/O port control section and change of state detectors.                                                               mode of access to the chip.
                                                                                                                        In both cases each read or write operation(s) will be completed in
                                                                                                                        four (4) Sclk cycles. The difference in the two modes is only that the
                                                                                                                        asynchronous mode will not begin another bus cycle if the CEN
CONCEPTUAL OVERVIEW
                                                                                                                        remains active after the four internal Sclk have completed. Internally
                                                                                                                        the asynchronous cycle will terminate after the four periods of Sclk
Host Interface
                                                                                                                        regardless of how long CEN is held active
The Host interface is comprised of the signal pins CEN, W/RN,
IACKN, DACKN, IRQN Sclk and provides all the control for data                                                           In all cases the internal action will terminate at the withdrawal of
transfer between the external and internal data buses of the host                                                       CEN. Synchronous CEN cycles shorter than multiples of four Sclk
and the OCTART. The host interface operates in a synchronous                                                            cycles minus 1 Sclk and asynchronous CEN cycles shorter than four
mode with the system (Sclk) which has been designed for a nominal                                                       Sclk cycles may cause short read or write cycles and produce
operating frequency of 33 MHz. The interface operates in either of                                                      corrupted data transfers.
two modes; synchronous or asynchronous to the Sclk However
the bus cycle within the OCTART always takes place in four Sclk                                                         Timing Circuits
cycles after CEN is recognized. These four cycles are the C1, C2,                                                       The timing block consists of a crystal oscillator, a fixed baud rate
C3, C4 periods shown in the timing diagrams. DACKN always                                                               generator (BRG), a pair of programmable 16 bit register based
2006 Aug 10                                                                                                         7


Philips Semiconductors                                                                                                           Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                SC28L198
counters. A buffer for the System Clock generates internal timing for     Note: ‚Äôn‚Äô may assume values of 0 and 1. In previous Philips data
processes not directly concerned with serial data flow.                   communications controllers these values were not allowed.
                                                                          The BRG timer input frequency is controlled by the BRG Timer
Crystal Oscillator                                                        control register (BRGTCR)
The crystal oscillator operates directly from a crystal, tuned between
1.0 and 8.0 MHz, connected across the X1/CCLK and X2 inputs with          The frequency generated from the above formula will be at a rate 16
a minimum of external components. BRG values listed for the clock         times faster than the desired baud rate. The transmitter and
select registers correspond to a 3.6864 MHz crystal frequency. Use        receiver state machines include divide by 16 circuits which provide
of a 7.3728 MHz crystal will double the Communication Clock               the final frequency and provide various timing edges used in the
frequencies.                                                              qualifying the serial data bit stream. Often this division will result in
                                                                          a non‚Äìinteger value; 26.3 for example. One may only program
An external clock in the 100 KHz to 10 MHz frequency range may            integer numbers to a digital divider. There for 26 would be chosen.
be connected to X1/CCLK. If an external clock is used instead of a        If 26.7 was the result of the division then 27 would be chosen. This
crystal, X1/CCLK must be driven and X2 left floating. The X1 clock        gives a baud rate error of 0.3/26.3 or 0.3/26.7. which yields a
serves as the basic timing reference for the baud rate generator          percentage error of 1.14% or 1.12% respectively; well within the
(BRG) and is available to the BRG timers . The X1 oscillator input        ability of the asynchronous mode of operation.
may be left unused if the internal BRG is not used and the X1 signal      One should be cautious about the assumed benign effects of small
is not selected for any counter input.                                    errors since the other receiver or transmitter with which one is
                                                                          communicating may also have a small error in the precise baud rate.
Sclk ‚Äì System Clock
                                                                          In a ‚Äùclean‚Äù communications environment using one start bit, eight
A clock frequency, within the limits specified in the electrical
                                                                          data bits and one stop bit the total difference allowed between the
specifications, must be supplied for the system clock Sclk. To
                                                                          transmitter and receiver frequency is approximately 4.6%. Less
ensure the proper operation of internal controllers, the Sclk
                                                                          than eight data bits will increase this percentage.
frequency provided, must be strictly greater than twice the frequency
of X1 crystal clock, or any external 1x data clock input. The system      Channel Blocks
clock serves as the basic timing reference for the host interface and     There are eight channel blocks, each containing an I/O port control,
other internal circuits.                                                  a data format control, and a single full duplex UART channel
                                                                          consisting of a receiver and a transmitter with their associated 16
Baud Rate Generator BRG                                                   byte FIFOs. Each block has its own status register, interrupt status
The baud rate generator operates from the oscillator or external          and interrupt mask registers and their interface to the interrupt
X1/CCLK clock input and is capable of generating 22 commonly              arbitration system.
used data communications baud rates ranging from 50 to 230.4K
                                                                          A highly programmable character recognition system is also
baud. These common rates may be doubled (up to 460.8 and 500K
                                                                          included in each block. This system is used for the Xon/Xoff flow
baud) when faster clocks are used on the X1/X2 clock inputs. (See
                                                                          control and the multi-drop (‚Äù9 bit mode‚Äù) address character
Receiver and Transmitter Clock Select Register descriptions.) All of
                                                                          recognition. It may also be used for general purpose character
these are available simultaneously for use by any receiver or
                                                                          recognition.
transmitter. The clock outputs from the BRG are at 16X the actual
baud rate.                                                                Four I/O pins are provided for each channel. These pins are
                                                                          configured individually to be inputs or outputs. As inputs they may
BRG Counters (Used for random baud rate generation)                       be used to bring external data to the bus, as clocks for internal
The two BRG Timers are programmable 16 bit dividers that are used         functions or external control signals. Each I/O pin has a ‚ÄùChange of
for generating miscellaneous clocks. These clocks may be used by          State‚Äù detector. The change detectors are used to signal a change
any or all of the receivers and transmitters in the Octart or output on   in the signal level at the pin (Either 0 to 1 or 1 to 0). The level
the general purpose output pin GPO.                                       change on these pins must be stable for 25 to 50 Us (two edges of
                                                                          the 38.4 KHz baud rate clock) before the detectors will signal a valid
Each timer unit has eight different clock sources available to it as      change. These are typically used for interface signals from modems
described in the BRG Timer Control Register. (BRGTCR). Note               to the OCTART and from there to the host. See the description of
that the timer run and stop controls are also contained in this           the ‚ÄùUART channel‚Äù under detailed descriptions below.
register. The BRG Timers generate a symmetrical square wave
whose half period is equal in time to the division of the selected        Character Recognition
BRG Timer clock source by the number loaded to the BRG Timer              Character recognition is specific to each of the eight UARTs. Three
Reload Registers ( BRGTRU and BRGTRL). Thus, the output                   programmable characters are provided for the character recognition
frequency will be the clock source frequency divided by twice the         for each channel. The three are general purpose in nature and may
value loaded to the BRGTRU and BRGTRL registers. This is the              be set to only cause an interrupt or to initiate some rather complex
result of counting down once for the high portion of the output wave      operations specific to ‚ÄùMulti-drop‚Äù address recognition or in‚Äìband
and once for the low portion.                                             Xon/Xoff flow control.
                                                                          Character recognition is accomplished via CAM memory. The
Whenever the these timers are selected via the receiver or                Content Addressable Memory continually examines the incoming
transmitter Clock Select register their output will be configured as a    data stream. Upon the recognition of a control character appropriate
16x clock for the respective receiver or transmitter. Therefore one       bits are set in the Xon/Xoff Interrupt Status Register (XISR) and
needs to program the timers to generate a clock 16 times faster than      Interrupt Status Register (ISR). The setting of these bit(s) will
the data rate. The formula for calculating ‚Äôn‚Äô, the number loaded to      initiate any of the automatic sequences or and/or an interrupt that
the BRGTRU and BRGTRL registers, is shown below.                          may have enabled via the MR0 register.
          n +   «íBRG     Timer Input frequency
                   2 @ 16 @ desired baud rate
                                               «ì‚Äì1                        The characters of the recognition system are not controlled by the
                                                                          software or hardware reset. They do not have a pre-defined ‚Äúreset
2006 Aug 10                                                             8


Philips Semiconductors                                                                                                              Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                  SC28L198
value‚Äù. They may, however, be loaded by a ‚ÄúGang White‚Äù or ‚ÄúGang             presently causing an interrupt. The principle purpose of these
Load‚Äù command as described in the ‚ÄúXon Xoff Characters‚Äù                     ‚Äùregisters‚Äù is improving the efficiency of the interrupt service.
paragraph.
                                                                            The global registers and the CIR update procedure are further
Note: Character recognition is further described in the Minor Modes         described in the Interrupt Arbitration system
of Operation.                                                               I/O Ports
                                                                            Each of the eight UART blocks contains an I/O section of four ports.
Interrupt Control                                                           These ports function as a general purpose post section which
The interrupt system determines when an interrupt should be                 services the particular UART they are associated with. External
asserted thorough an arbitration (or bidding) system. This                  clocks are input and internal clocks are output through these ports.
arbitration is exercised over the several systems within the OCTART         Each of the four pins has a change of state detector which will signal
that may generate an interrupt. These will be referred to as                a change (0 to 1 or 1 to 0) at the pin. The change of state detectors
‚Äùinterrupt sources‚Äù. There are 64 in all. In general the arbitration is     are individually enabled and may be set to cause and interrupt.
based on the fill level of the receiver FIFO or the empty level of the
transmitter FIFO. The FIFO levels are encoded into a four bit               These pins will normally be used for flow control hand‚Äìshaking and
number which is concatenated to the channel number and source               the interface to a modem. Their control is further described in I/O
identification code. All of this is compared (via the bidding or            Ports section and the I/OPCR register.
arbitration process) to a user defined ‚Äùthreshold‚Äù. When ever a
source exceeds the numerical value of the threshold the interrupt
will be generated.
                                                                            DETAILED DESCRIPTIONS
At the time of interrupt acknowledge (IACKN) the source which has
                                                                            RECEIVER AND TRANSMITTER
the highest bid (not necessarily the source that caused the interrupt       The Octal UART has eight full-duplex asynchronous
to be generated) will be captured in a ‚ÄùCurrent Interrupt Register‚Äù         receiver/transmitters. The operating frequency for the receiver and
(CIR). This register will contain the complete definition of the            transmitter can be selected independently from the baud rate
interrupting source: channel, type of interrupt (receiver, transmitter,     generator, the counter , or from an external input. Registers that are
change of state, etc.), and FIFO fill level. The value of the bits in the   central to basic full-duplex operation are the mode registers (MR0,
CIR are used to drive the interrupt vector and global registers such        MR1 and MR2), the clock select registers (RxCSR and TxCSR), the
that controlling processor may be steered directly to the proper            command register (CR), the status register (SR), the transmit
service routine. A single read operation to the CIR provides all the        holding register (TxFIFO), and the receive holding register
information needed to qualify and quantify the most common                  (RxFIFO).
interrupt sources.                                                          Transmitter
The interrupt sources for each channel are listed below.                    The transmitter accepts parallel data from the CPU and converts it
‚Ä¢ Transmit FIFO empty level for each channel                                to a serial bit stream on the TxD output pin. It automatically sends a
                                                                            start bit followed by the programmed number of data bits, an
‚Ä¢ Receive FIFO Fill level for each channel                                  optional parity bit, and the programmed number of stop bits. The
                                                                            least significant bit is sent first. Each character is always ‚Äùframed‚Äù
‚Ä¢ Change in break received status for each channel                          by a single start bit and a stop bit that is 9/16 bit time or longer. If a
‚Ä¢ Receiver with error for each channel                                      new character is not available in the TxFIFO, the TxD output
                                                                            remains high, the ‚Äùmarking‚Äù position, and the TxEMT bit in the SR is
‚Ä¢ Change of state on channel input pins                                     set to 1.
‚Ä¢ Receiver Watch-dog Time‚Äìout Event                                         Transmitter Status Bits
                                                                            The SR (Status Register, one per UART) contains two bits that show
‚Ä¢ Xon/Xoff character recognition                                            the condition of the transmitter FIFO. These bits are TxRDY and
‚Ä¢ Address character recognition                                             TxEMT. TxRDY means the TxFIFO has space available for one or
                                                                            more bytes; TxEMT means The TxFIFO is completely empty and
Associated with the interrupt system are the interrupt mask register        the last stop bit has been completed. TxEMT can not be active
(IMR) and the interrupt status register (ISR) resident in each UART.        without TxRDY also being active. These two bits will go active upon
Programming of the IMR selects which of the above sources may               initial enabling of the transmitter. They will extinguish on the disable
enter the arbitration process. Only the bidders in the ISR whose            or reset of the transmitter.
associated bit in the IMR is set to one (1) will be permitted to enter      Transmission resumes and the TxEMT bit is cleared when the CPU
the arbitration process. The ISR can be read by the host CPU to             loads at least one new character into the TxFIFO. The TxRDY will
determine all currently active interrupting conditions. For                 not extinguish until the TxFIFO is completely full. The TxRDY bit will
convenience the bits of the ISR may be masked by the bits of the            always be active when the transmitter is enabled and there is at
IMR. Whether the ISR is read unmasked or masked is controlled by            lease one open position in the TxFIFO.
the setting of bit 6 in MR1.
                                                                            The transmitter is disabled by reset or by a bit in the command
                                                                            register (CR). The transmitter must be explicitly enabled via the CR
Global Registers
                                                                            before transmission can begin. Note that characters cannot be
The ‚ÄúGlobal Registers‚Äù, 19 in all, are driven by the interrupt system.
                                                                            loaded into the TxFIFO while the transmitter is disabled, hence it is
These are not real hardware devices. They are defined by the
                                                                            necessary to enable the transmitter and then load the TxFIFO. It is
content of the CIR (Current Interrupt Register) as a result of an
                                                                            not possible to load the TxFIFO and then enable the transmission.
interrupt arbitration. In other words they are indirect registers
contained in the Current Interrupt Register (CIR) which the CIR uses        Note the difference between transmitter disable and transmitter
to point to the source and context of the OCTART sub circuit                reset. The transmitter may by reset by a hardware or software. The
2006 Aug 10                                                               9


Philips Semiconductors                                                                                                                Product data sheet
     Octal UART for 3.3 V and 5 V supply voltage                                                                                   SC28L198
software reset is issued through command 3x of the Command                     Receiver
register (CR). The disable is done by setting the transmitter disable          The receiver accepts serial data on the RxD pin, converts the serial
bit also in the command register. If the transmitter is disabled, it           input to parallel format, checks for start bit, stop bit, parity bit (if
continues operating until the character currently being transmitted, if        any),framing error or break condition, and presents the assembled
any, is completely sent, including the stop bit. When reset the                character and its status condition to the CPU via the RxFIFO. Three
transmitter stops immediately, drives the transmitter serial data out          status bits are FIFOed with each character received. The RxFIFO is
put to a high level and discards any data in the TxFIFO.                       really 11 bits wide; eight data and 3 status. Unused FIFO bits for
                                                                               character lengths less than 8 bits are set to zero. It is important to
Transmission of ‚Äúbreak‚Äùs                                                       note that receiver logic considers the entire message to be
Transmission of a break character is often needed as a                         contained within the start bit to the stop bit. It is not aware that a
synchronizing condition in a data stream. The ‚Äúbreak‚Äù is defined as a          message may contain many characters. The receiver returns to its
start bit followed by all zero data bits by a zero parity bit (if parity is    idle mode at the end of each stop bit! As described below it
enabled) and a zero in the stop bit position. The forgoing is the              immediately begins to search for another start bit which is normally,
minimum time to define a break. The transmitter can be forced to               of course, immediately forth coming.
send a break (continuous low condition) by issuing a start break
command via the CR. This command does not have any timing                      1x and 16x mode, Receiver
associated with it. Once issued the TxD output will be driven low              The receiver operates in one of two modes; 1x and 16x. Of the two,
(the spacing condition) and remain there until the host issues a               the 16x is more robust and the preferred mode. Although the 1x
command to ‚Äústop break‚Äù via the CR or the transmitter is issued a              mode may allow a faster data rate is does not provide for the
software or hardware reset. In normal operation the break is usually           alignment of the receiver 1x data clock to that of the transmitter.
much longer than one character time.                                           This strongly implies that the 1x clock of the remote transmitter is
                                                                               available to the receiver; the two devices are physically close to
1x and 16x modes, Transmitter                                                  each other.
The transmitter clocking has two modes: 16x and 1x. Data is
                                                                               The 16x mode operates the receiver logic at a rate 16 times faster
always sent at the 1x rate. However the logic of the transmitter may
                                                                               than the 1x data rate. This allows for validation of the start bit,
be operated with a clock that is 16 times faster than the data rate or
                                                                               validation of level changes at the receiver serial data input (RxD),
at the same rate as the data i.e. 1x. All clocks selected internally
                                                                               and a stop bit length as short as 9/16 bit time. Of most importance
for the transmitter (and the receiver) will be 16x clocks. Only when
                                                                               in the 16x mode is the ability of the receiver logic to align the phase
an external clock is selected may the transmitter logic and state
                                                                               of the receiver 1x data clock to that of the transmitter with an
machine operate in the 1x mode. The 1x or 16x clocking makes
                                                                               accuracy of less than 1/16 bit time.
little difference in transmitter operation. (this is not true in the
receiver) In the 16X clock mode the transmitter will recognize a byte          When the receiver is enabled ( via the CR register) it begins looking
in the TxFIFO within 1/16 to 2/16 bit time and thus begin                      for a high to low (mark to space) transition on the RxD input pin. If a
transmission of the start bit; in the 1x mode this delay may be up to          transition is detected, an internal counter running at 16 times the
2 bit times.                                                                   data rate is reset to zero. If the RxD remains low and is still low
                                                                               when the counter reaches a count of 7 the receiver will consider this
Transmitter FIFO                                                               a valid start bit and begin assembling the character. If the RxD input
The transmitter buffer memory is a 16 byte by 8 bit ripple FIFO. The           returns to a high state the receiver will reject the previous high to low
host writes characters to this buffer. This buffer accepts data only           (mark to space) transition on the RxD input pin. This action is the
when the transmitter is enabled. The transmitter state machine                 ‚Äùvalidation‚Äù of the start bit and also establishes the phase of the
reads them out in the order they were received and presents them to            receiver 1x clock to that of the transmitter The counter operating at
the transmitter shift register for serialization. The transmitter adds         16x the data rate is the generator for the 1x data rate clock. With
the required start, parity and stop bits as required the MR2 register          the phase of the receiver 1x clock aligned to the falling of the start
programming. The start bit (always one bit time in length) is sent             bit (and thus aligned to the transmitter clock) AND with a valid start
first followed by the least significant bit (LSB) to the most significant      bit having been verified the receiver will continue receiving bits by
bit (MSB) of the character, the parity bit (if used) and the required          sampling the RxD input on the rising edge of the 1x clock that is
stop bit(s).                                                                   being generated by the above mentioned counter running 16 times
                                                                               the data rate. Since the falling edge of the 1x clock was aligned to
Logic associated with the FIFO encodes the number of empty                     falling edge of the start bit then the rising of the clock will be in the
positions available in a four bit value. This value is concatenated            ‚Äùcenter‚Äù of the bit cell.
with the channel number and type interrupt type identifier and
presented to the interrupt arbitration system. The encoding of the             This action will continue until a full character has been assembled.
‚Äùpositions empty‚Äù value is always 1 less than the number of                    Parity , framing, and stop bit , and break status is then assembled
available positions. Thus, an empty TxFIFO will bid with the value             and the character and its status bits are loaded to the RxFIFO At
or 15; when full it will not bid at all; one position empty bids with the      this point the receiver has finished its task for that character and will
value 0. A full FIFO will not bid since a character written to it will be      immediately begin the search for another start bit.
lost
                                                                               Receiver Status Bits
Normally a TxFIFO will present a bid to the arbitration system when            There are five (5) status bits that are evaluated with each byte (or
ever it has one or more empty positions. The MR0[5:4] allow the                character) received: received break, framing error, parity error,
user to modify this characteristic so that bidding will not start until        overrun error, and change of break. The first three are appended to
one of four levels (empty, 3/4 empty, 1/2 empty, not full) have been           each byte and stored in the RxFIFO. The last two are not
reached. As will be shown later this feature may be used to make               necessarily related to the a byte being received or a byte that is in
slight improvements in the interrupt service efficiency. A similar             the RxFIFO. They are however developed by the receiver state
system exists in the receiver.                                                 machine
2006 Aug 10                                                                 10


Philips Semiconductors                                                                                                             Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                 SC28L198
. The ‚Äùreceived break‚Äù will always be associated with a zero byte in        RxFIFO Status: Status reporting modes
the RxFIFO. It means that zero character was a break character              The description below applies to the upper three bits in the ‚ÄùStatus
and not a zero data byte. The reception of a break condition will           Register‚Äù These three bits are not ‚Äùin the status register‚Äù; They are
always set the ‚Äùchange of break‚Äù (see below) status bit in the              part of the RxFIFO. The three status bits at the top of the RxFIFO
Interrupt Status Register(ISR).                                             are presented as the upper three bits of the status register included
                                                                            in each UART.
A framing error occurs when a non zero character was seen and
that character has a zero in the stop bit position.                         The error status of a character , as reported by a read of the SR
                                                                            (status register upper three bits) can be provided in two ways, as
The parity error indicates that the receiver generated parity was not       programmed by the error mode control bit in the mode register:
the same as that sent by the transmitter.                                   ‚ÄùCharacter mode ‚Äù or the ‚ÄùBlock Mode‚Äù. The block mode may be
                                                                            further modified (via a CR command) to set the status bits as the
The overrun error occurs when the RxFIFO is full, the receiver shift        characters enter the FIFO or as they are read from the FIFO.
register is full and another start bit is detected. At this moment the
receiver has 17 valid characters and the start bit of the 18th has          In the ‚Äôcharacter‚Äô mode, status is provided on a character by
been seen. At this point the host has approximately 7/16 bit time to        character basis as the characters are read from the RxFIFO: the
read a byte from the RxFIFO or the overrun condition will be set and        ‚Äùstatus‚Äù applies only to the character at the top of the RxFIFO ‚Äì The
the 18th character will overrun the 17th and the 19th the 18th and so       next character to be read
on until an open position in the RxFIFO is seen. The meaning of the         In the ‚Äôblock‚Äô mode, the status provided in the SR for these three bits
overrun is that data has been lost. Data in the RxFIFO remains              is the logical OR of the status for all characters coming to the top of
valid. The receiver will begin placing characters in the RxFIFO as          the RxFIFO, since the last reset error command was issued. In this
soon as a position becomes vacant.                                          mode each of the status bits stored in the RxFIFO are passed
                                                                            through a latch as they are sequentially read. If any of the
Note: Precaution must be taken when reading an overrun FIFO.
                                                                            characters has an error bit set then that latch will set and remain set
There will be 16 valid characters. Data will begin loading as soon as
                                                                            until reset with an ‚ÄùReset Error‚Äù command from the command
the first character is read. The 17th. character will have been
                                                                            register or a receiver reset. The purpose of this mode is indicating
received as valid but it will not be known how many characters were
                                                                            an error in the data block as opposed to an error in a character
lost between the two characters of the 16th. and 17th. reads of the
RxFIFO                                                                      The latch used in the block mode to indicate ‚Äùproblem data‚Äù is
                                                                            usually set as the characters are read out of the RxFIFO. Via a
The ‚ÄùChange of break‚Äù means that either a break has been detected           command in the CR the latch may be configured to set the latch as
or that the break condition has been cleared. This bit is available in      the characters are pushed (loaded to) the RxFIFO. This gives the
the ISR. The beginning of a break will be signaled by the break             advantage of indicating ‚Äùproblem data‚Äù 16 characters earlier .
change bit being set in the ISR AND the received break bit being set
                                                                            In either mode, reading the SR does not affect the RxFIFO. The
in the SR. At the termination of the break condition only the change
                                                                            RxFIFO is ‚Äôpopped‚Äô only when the RxFIFO is read. Therefore, the
of break in the ISR will be set. After the break condition is detected
                                                                            SR should be read prior to reading the corresponding data
the termination of the break will only be recognized when the RxD
                                                                            character.
input has returned to the high state for two successive edges of the
1x clock; 1/2 to 1 bit time.                                                If the RxFIFO is full when a new character is received, that
                                                                            character is held in the receive shift register until a RxFIFO position
The receiver is disabled by reset or via CR commands. A disabled            is available. At this time there are 17 valid characters in the
receiver will not interrupt the host CPU under any circumstance in          RxFIFO. If an additional character is received while this state exists,
the normal mode of operation. If the receiver is in the multi-drop or       the contents of the RxFIFO are not affected: the character
special mode, it will be partially enabled and thus may cause an            previously in the shift register is lost and the overrun error status bit,
interrupt. Refer to section on Wake‚ÄìUp and minor modes and the              SR[4], will be set upon receipt of the start bit of the new
register description for MR1 for more information.                          (overrunning) character.
Receiver FIFO                                                               I/O ports
The receiver buffer memory is a 16 byte ripple FIFO with three              Each of the eight UARTs includes four I/O ports equipped with
status bits appended to each data byte. (The FIFO is then 16 11 bit         ‚Äùchange of state‚Äù detectors. The pins are individually programmable
‚Äùwords‚Äù). The receiver state machine gathers the bits from the              for an input only function or one of three output functions. These
receiver shift register and the status bits from the receiver logic and     functions are controlled by the ‚ÄùI/O Port Configuration Register
writes the assembled byte and status bits to the RxFIFO. Logic              (I/OPCR)) They will normally be used for the RTSN‚ÄìCTSN, DTR
associated with the FIFO encodes the number of filled positions for         hardware signals, RxD or TxD input or output clocks or switch inputs
presentation to the interrupt arbitration system. The encoding is           as well as data out put from the I/OPIOR register.
always 1 less than the number of filled positions. Thus, a full
                                                                            It is important to note that the input circuits are always active. That
RxFIFO will bid with the value or 15; when empty it will not bit at all;
                                                                            is the signal on a port, whether it is derived from an internal or
one position occupied bids with the value 0. An empty FIFO will not
                                                                            external source is always available to the internal circuits associated
bid since no character is available. Normally RxFIFO will present a
                                                                            with an input on that port.
bid to the arbitration system when ever it has one or more filled
positions. The MR2[3:2 bits allow the user to modify this                   The ‚ÄùChange of State‚Äù (COS) detectors are sensitive to both a 1 to 0
characteristic so that bidding will not start until one of four levels      or a 0 to 1 transition. The detectors are controlled by the internal
(one or more filled, 1/2 filled, 3/4 filled, full) have been reached. As    38.4 KHz baud rate and will signal a change when a transition has
will be shown later this feature may be used to make slight                 been stable for two rising edges of this clock. Thus a level on the
improvements in the interrupt service efficiency. A similar system          I/O ports must be stable for 26 s to 52 s. Defining a port as an
exists in the transmitter.                                                  output will disable the COS detector at that port. The condition of
2006 Aug 10                                                              11


Philips Semiconductors                                                                                                            Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                SC28L198
the four I/O pins and their COS detectors is available at any time in      accomplished by redefining the meaning of the parity bit such that it
the IPR (Input Port Register)                                              indicates a character as address or data. While this method is fully
                                                                           supported in the SC28L198 it also supports recognition of the
The control of data and COS enable for these ports is through the          character itself. Upon recognition of its address the receiver will be
I/OPIOR register. This is a read/write register and gives individual       enabled and data pushed onto the RxFIFO.
control to the enabling of the change of state detectors and also to
the level driven by I/O pins when programmed to drive the logic level      Further the Address recognition has the ability, if so programmed, to
written to the four lower bits of the I/OPIOR. A read of this register     disable (not reset) the receiver when an address is seen that is not
will indicate the data on the pin at the time of the read and the state    recognized as its own. The particular features of ‚ÄùAuto Wake and
of the enabled COS detectors.                                              Auto Doze‚Äù are described in the detail descriptions below.
                                                                           Note: Care should be taken in the programming of the character
General Purpose Pins                                                       recognition registers. Programming x‚Äô00, for example, may result in
In addition to the I/O ports for each UART four other ports are            a break condition being recognized as a control character. This will
provided which service the entire chip. Two are dedicated as inputs        be further complicated when binary data is being processed.
and one as an output. The GIN1 and GIN0 are the input pins; GOUT0
the output. These ports are multiplexed to nearly every functional         Character Stripping
unit in the chip. See the registers which describe the multitude of        The MR0 register provides for stripping the characters used for
connections available for these pins. The GOUT0 pin is highly              character recognition. Recall that the character recognition may be
multiplexed output and is controlled by four (4) registers: GPOSR,         conditioned to control several aspects of the communication.
GPOR, GPOC and GPOD. The GIN0 and GIN1 pins are available to               However this system is first a character recognition system. The
the receivers and transmitters, BRG counters and the GOUT0 pin.            status of the various states of this system are reported in the XISR
                                                                           and ISR registers. The character stripping of this system allows for
Global Registers                                                           the removal of the specified control characters from the data stream:
The ‚ÄùGlobal Registers‚Äù, 19 in all, are driven by the interrupt system.     two for the Xon /Xoff and one for the wake up. Via control in the
These are not real hardware devices. They are defined by the               MR0 register these characters may be discarded (stripped) from the
content of the CIR (Current Interrupt Register) as a result of an          data stream when the recognition system ‚Äúsees‚Äù them or they may
interrupt arbitration. In other words they are indirect registers          be sent on the RxFIFO. Whether they are stripped or not the
pointed to by the content of the CIR. The list of global register          recognition will process them according to the action requested: flow
follows:                                                                   control, wake up, interrupt generation, etc. Care should be
                                                                           exercised in programming the stripping option if noisy environments
    GIBCR The byte count of the interrupting FIFO
                                                                           are encountered. If a normal character was corrupted to an Xoff
    GICR        Channel number of the interrupting channel
                                                                           character turned off the transmitter and it was then stripped, then the
    GITR        Type identification of interrupting channel
                                                                           stripping action could make it difficult to determine the cause of
    GRxFIFO Pointer to the interrupting receiver FIFO                      transmitter stopping.
    GTxFIFO Pointer to the interrupting transmitter FIFO
                                                                           Interrupt Arbitration and IRQN generation
A read of the GRxFIFO will give the content of the RxFIFO that
                                                                           Interrupt arbitration is the process used to determine that an
presently has the highest bid value. The purpose of this system is
                                                                           interrupt request should be presented to the host. The arbitration is
to enhance the efficiency of the interrupt system. The global
                                                                           carried out between the ‚ÄùInterrupt Threshold‚Äù and the ‚Äùsources‚Äù
registers and the CIR update procedure are further described in the
                                                                           whose interrupt bidding is enabled by the IMR. The interrupt
Interrupt Arbitration system
                                                                           threshold is part of the ICR (Interrupt Control Register) and is a
                                                                           value programmed by the user. The ‚Äùsources‚Äù present a value to
Character Recognition                                                      the interrupt arbiter. That value is derived from four fields: the
The character recognition circuits are basically designed to provide
                                                                           channel number, type of interrupt source, FIFO fill level, and
general purpose character recognition. Additional control logic has
                                                                           programmable value. . Only when one or more of these values
been added to allow for Xon/Xoff flow control and for recognition of
                                                                           exceeds the threshold value in the interrupt control register will the
the address character in the multi-drop or ‚Äùwake‚Äìup‚Äù mode. This
                                                                           interrupt request (IRQN) be asserted.
logic also allows for the generation of an interrupts in either the
general purpose recognition mode or the specific conditions                Following assertion of the IRQN the host will either assert
mentioned above.                                                           IACKN(Interrupt Acknowledge) or will use the command to ‚ÄùUpdate
                                                                           the CIR‚Äù. At the time either action is taken the CIR will capture the
Xon Xoff Characters                                                        value of the source that is prevailing in the arbitration process. (Call
The programming of these characters is usually done individually.          this value the winning bid)
However a method has been provided to write to all of registers in
                                                                           The value in the CIR is the central quantity that results from the
one operation. There are ‚ÄùGang Load‚Äù and a ‚ÄùGang Write‚Äù
                                                                           arbitration. It contains the identity of the interrupting channel, the
commands provided in the channel A Command Register. When
                                                                           type of interrupt in that channel (RxD, TxD, COS etc.) the fill levels
these commands are executed all registers are programmed with
                                                                           of the RxD or TxD FIFOs and , in the case of an RxD interrupt an
the same characters. The ‚Äùwrite‚Äù command loads a used defined
                                                                           indicator of error data or good data. It also drives the Global
character; the ‚Äôload‚Äù command loads the standard Xon/Xoff
                                                                           Registers associated with the interrupt. Most importantly it drives
characters. Xon is x‚Äô11; Xoff x‚Äô13‚Äô. Any enabling of the Xon/Xoff
                                                                           the modification of the Interrupt Vector.
functions will use the contents of the Xon and Xoff character
registers as the basis on which recognition is predicated.                 The arbitration process is driven by the Sclk. It scans the 10 bits of
                                                                           the arbitration bus at the Sclk rate developing a value for the CIR
Multi-drop or Wake up or 9 bit mode                                        every 22 Sclk cycles. New arbitration values presented to the
This mode is used to address a particular UART among a group               arbitration block during an arbitration cycle will be evaluated in the
connected to the same serial data source. Normally it is                   next arbitration cycle.
2006 Aug 10                                                             12


Philips Semiconductors                                                                                                                Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                      SC28L198
For sources other than receiver and transmitters the user may set             status or use of the global RxD and TxD registers for data transfer
the high order bits of an interrupt source‚Äôs bid value, thus tailoring        as appropriate. The interrupt context will remain in the CIR until
the relative priority of the interrupt sources. The priority of the           another update CIR command or an IACKN cycle is initiated by the
receivers and transmitters is controlled by the fill level of their           host CPU occurs. The CIR loads with x‚Äô00 if Update CIR is asserted
respective FIFOs. The more filled spaces in the RxFIFO the higher             when the arbitration circuit has NOT detected arbitration value that
the bid value; the more empty spaces in the TxFIFO the higher its             exceeds the threshold value.
priority. Channels whose programmable high order bits are set will
be given interrupt priority higher than those with zeros in their high        Traditional methods of polling status registers may also be used.
order bits , thus allowing increased flexibility. The transmitter and         They of course are less efficient but give the most variable and
receiver bid values contain the character counts of the associated            quickest method of changing the order in which interrupt sources
FIFOs as high order bits in the bid value. Thus, as a receiver‚Äôs              are evaluated and interrogated.
RxFIFO fills, it bids with a progressively higher priority for interrupt
service. Similarly, as empty space in a transmitter‚Äôs TxFIFO                  Enabling and Activating Interrupt sources
increases, its interrupt arbitration priority increases.                      An interrupt source becomes enabled when its interrupt capability is
                                                                              set by writing to the Interrupt Mask Register, IMR. An interrupt
IACKN Cycle, Update CIR                                                       source can never generate an IRQN or have its ‚Äùbid‚Äù or interrupt
When the host CPU responds to the interrupt, it will usually assert           number appear in the CIR unless the source has been enabled by
the IACKN signal low. This will cause the OCTART to generate an               the appropriate bit in an IMR.
IACKN cycle in which the condition of the interrupting device is
                                                                              An interrupt source is active if it is presenting its bid to the interrupt
determined. When IACKN asserts, the last valid interrupt number is
                                                                              arbiter for evaluation. Most sources have simple activation
captured in the CIR. The value captured presents most of the
                                                                              requirements. The watch-dog timer, break received, Xon/Xoff or
important details of the highest priority interrupt at the moment the
                                                                              Address Recognition and change of state interrupts become active
IACKN (or the ‚ÄùUpdate CIR‚Äù command) was asserted.
                                                                              when the associated events occur and the arbitration value
The Octal UART will respond to the IACKN cycle with an interrupt              generated thereby exceeds the threshold value programmed in the
vector. The interrupt vector may be a fixed value, the content of the         ICR (Interrupt Control Register).
Interrupt Vector Register, or ,when ‚ÄùInterrupt Vector Modification is
                                                                              The transmitter and receiver functions have additional controls to
enabled via ICR, it may contain codes for the interrupt type and/or
                                                                              modify the condition upon which the initiation of interrupt ‚Äùbidding‚Äù
interrupting channel. This allows the interrupt vector to steer the
                                                                              begins: the TxINT and RxINT fields of the MR0 and MR2 registers.
interrupt service directly to the proper service routine. The interrupt
                                                                              These fields can be used to start bidding or arbitration when the
value captured in the CIR remains until another IACKN cycle occurs
                                                                              RxFIFO is not empty, 50% full, 75% full or 100% full. For the
or until an ‚ÄùUpdate CIR‚Äù command is given to the OCTART. The
                                                                              transmitter it is not full, 50% empty, 75% empty and empty.
interrupting channel and interrupt type fields of the CIR set the
current ‚Äùinterrupt context‚Äù of the OCTART. The channel component              Example: To increase the probability of transferring the contents of a
of the interrupt context allows the use of Global Interrupt Information       nearly full RxFIFO, do not allow it to start bidding until 50% or 75%
registers that appear at fixed positions in the register address map.         full. This will prevent its relatively high priority from winning the
For example, a read of the Global RxFIFO will read the channel B              arbitration process at low fill levels. A high threshold level could
RxFIFO if the CIR interrupt context is channel b receiver. At another         accomplish the same thing, but may also mask out low priority
time read of the GRxFIFO may read the channel D RxFIFO (CIR                   interrupt sources that must be serviced. Note that for fast channels
holds a channel D receiver interrupt) and so on. Global registers             and/or long interrupt latency times using this feature should be used
exist to facilitate qualifying the interrupt parameters and for writing to    with caution since it reduces the time the host CPU has to respond
and reading from FIFOs without explicitly addressing them.                    to the interrupt request before receiver overrun occurs.
The CIR will load with x‚Äô00 if IACKN or Update CIR is asserted when
                                                                              Setting Interrupt Priorities
the arbitration circuit is NOT asserting and interrupt. In this
                                                                              The bid or interrupt number presented to the interrupt arbiter is
condition there is no arbitration value that exceeds the threshold
                                                                              composed of character counts, channel codes, fixed and
value.
                                                                              programmable bit fields. The interrupt values are generated for
                                                                              various interrupt sources as shown in the table below: The value
Polling                                                                       represented by the bits 9 to 3 in the table below are compared
Many users prefer polled to interrupt driven service where there are          against the value represented by the ‚ÄúThreshold. The ‚ÄúThreshold‚Äù
a large number of fast data channels and/or the host CPU‚Äôs other              ,bits 6 to 0 of the ICR (Interrupt Control Register), is aligned such
interrupt overhead is low. The Octal UART is functional in this               that bit 6 of the threshold is compared to bit 9 of the interrupt value
environment.                                                                  generated by any of the sources. When ever the value of the
                                                                              interrupt source is greater than the threshold the interrupt will be
The most efficient method of polling is the use of the ‚Äùupdate CIR‚Äù           generated.
command (with the interrupt threshold set to zero) followed by a
read of the CIR. This dummy write cycle will perform the same CIR             The channel number arbitrates only against other channels. The
capture function that an IACKN falling edge would accomplish in an            threshold is not used for the channel arbitration. This results in
interrupt driven system. A subsequent read of the CIR, at the same            channel D having the highest arbitration number. The decreasing
address, will give information about an interrupt, if any. If the CIR         order is H to A. If all other parts of an arbitration are equal then the
contains 0s, no interrupt is awaiting service. If the value is                channel number will determine which channel will dominate in the
non‚Äìzero, the fields of the CIR may be decoded for type, channel              arbitration process
and character count information. Optionally, the global interrupt
registers may be read for particular information about the interrupt          .
2006 Aug 10                                                                13


Philips Semiconductors                                                                                                                 Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                     SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å  √Å√Å√Å       √Å√Å√Å√Å         √Å√Å√Å      √Å√Å√Å√Å
                                                                                       √Å√Å√Å√Å           √Å√Å√Å
                                                                                                      √Å√Å√Å      √Å√Å√Å√Å
                                                                                                               √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å
                                                                                                                            √Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å√Å         √Å√Å√Å
Table 1. Interrupt Arbitration Priority
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å
                    Type                        B9          B8          B7        B6           B5          B4         B3                 Bits 2:0
 Receiver w/o error                          RxFIFO Byte Count ‚Äì1                          0            0          1         Channel No
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Receiver w/ error
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                             RxFIFO Byte Count ‚Äì1
                                                                              √Å√Å√Å      √Å√Å√Å√Å
                                                                                       √Å√Å√Å√Å
                                                                                           1
                                                                                                      √Å√Å√Å
                                                                                                        0
                                                                                                      √Å√Å√Å      √Å√Å√Å√Å
                                                                                                               √Å√Å√Å√Å
                                                                                                                   1
                                                                                                                            √Å√Å√Å√Å√Å√Å√Å
                                                                                                                             Channel No
                                                                                                                            √Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Transmitter                                 0           TxFIFO Byte Count ‚Äì1                           0          0         Channel No
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å      √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å
 Change of Break                             Programmed Field                  0           0            1          0         Channel No
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å      √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å
 Change of State                             Programmed Field                  0           1            1          0         Channel No
 Xon/Xoff                                    Programmed Field                  0           1            1          1         Channel No
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Address Recognition
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Receiver Watch-dog                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                             Programmed Field
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                             RxFIFO Byte Count ‚Äì1             √Å√Å√Å
                                                                               0
                                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                       √Å√Å√Å√Å0
                                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å      √Å√Å√Å
                                                                                                        1
                                                                                           As RxFIFO Above     √Å√Å√Å√Å1
                                                                                                                            √Å√Å√Å√Å√Å√Å√Å
                                                                                                                             Channel No
                                                                                                                            √Å√Å√Å√Å√Å√Å√Å
                                                                                                                             Channel No
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                               √Å√Å√Å√Å√Å√Å√Å
 Threshold                                   Bits 6:0 of Interrupt Control Register                                          000
Note several characteristics of the above table in bits 6:3. These              the DSR (Data Set Ready) signal from the modem. In this case its
bits contain the identification of the bidding source as indicated              arbitration value should be high. Once the DSR is recognized then
below:                                                                          its arbitration value could be reduced or turned off.
    x001       Receiver without error                                           There is a single arbiter interrupt number that is not associated with
    x101       Receiver with error                                              any of the UART channels. It is the ‚ÄùThreshold Value‚Äù and is
    xx00       Transmitter                                                      comprised of 7 bits from the Interrupt Control Register, ICR, and
    0010       Change of Break                                                  three zeros in the channel field. It is only when one or more of
    0110       Change of State on I/O Ports                                     the enabled interrupt sources generates a arbitration value
    0111       Xon/Xoff Event                                                   larger than the threshold value that the IRQN will be asserted.
    0011       Address Recognition                                              When the threshold bidding value is larger than any other bidding
                                                                                value then the IRQN will be withdrawn. In this condition the CIR will
The codes form bits 6:3 drive part of the interrupt vector modification
                                                                                be loaded with if the IRQN or ‚ÄùUpdate CIR‚Äù command is asserted.
and the Global Interrupt Type Register. The codes are unique to
                                                                                Because the channels are numbered from 0 to 3 ( A to D) channel 3
each source type and Identify them completely. The channel
                                                                                will win the bid when all other parts of the bid are equal.
numbering progresses from ‚Äùa‚Äù to ‚Äùd‚Äù as the binary numbers 000 to
011 and identify the interrupting channel uniquely. As the channels             Note: Based on this coding for the receiver and transmitter, a
arbitrate ‚Äùd‚Äù will have the highest bidding value and ‚Äùa‚Äù the lowest            transmitter would not win a bid in the situation where the Count
                                                                                Field = 0 unless the threshold value is equal or less than
Note that the transmitter byte count is off‚Äìset from that of the                0000011. A single empty slot is left in the TxFIFO or a single
receiver by one bit. This is to give the receiver more authority in the         filled slot in the RxFIFO will bid with a value of zero.
arbitration since and over‚Äìrun receiver corrupts the message but an
under‚Äìrun transmitter is not harmful. This puts some constraints on
how the threshold value is selected. If a threshold is chosen that
                                                                                MODES OF OPERATION
has its MSB set to one then a transmitter can never generate an
interrupt! Of course the counter point to this is the desire to set the         Major Modes
interrupt threshold high so interrupts occur only when a maximum or             Four major modes of operation (normal, auto echo, local loop back
near maximum number of characters may be transferred.                           and remote loop back) are provided and are controlled by MR2[7:6].
To give some control over this dilemma control bits have been                   Three of these may be considered diagnostic. See the MR2 register
provided in the MR0 and MR2 registers of each channel to                        description.
individually control when a receiver or transmitter may interrupt. The          The normal mode is the usual mode for data I/O operation. Most
use of these bits will prevent a receiver or a transmitter from                 reception and transmission will use the normal mode.
entering the arbitration process even though its FIFO fill level is
above that indicated by the threshold value set. The bits in the MR0            In the auto echo mode, the transmitter automatically re-transmits
and MR2 register are named TxINT (MR0[5:4]) and RxINT                           any character captured by the channel‚Äôs receiver. The receiver 1x
(MR2[3:2])                                                                      clock is used for the transmitter. This mode returns the received
                                                                                data back to the sending station one bit time delayed from its
The watch-dog is included in the table above to show that it affects            departure. Receiver to host communication is normal. Host to
the arbitration. It does not have an identity of its own. A barking             transmitter communication has no meaning.
watch-dog will prevent any other source type from entering the
                                                                                In the local loop back mode (used for diagnostic purposes) the
arbitration process except enabled receivers. The threshold is
                                                                                transmitter is internally connected to the receiver input. The
effectively set to zero when any watch-dog times out. The receivers
                                                                                transmitter 1x clock used for the receiver. The RxD input pin is
arbitrate among them selves and the one with the highest fill level
                                                                                ignored and the transmitter TxD output pin is held high. This
will win the process. Note that the receiver wining the bid may not
                                                                                configuration allows the transmitter to send data to the receiver
be the one that caused the watch-dog to bark.
                                                                                without any external parameters to affect the transmission of data.
The fields labeled ‚ÄùProgrammed Field‚Äù are the contents of the                   All status bits, interrupt conditions and processor interface operate
Bidding Control Registers, BCRs, for these sources. Setting these               normally. It is recommended that this mode be used when
bits to high values can elevate the interrupt importance of the                 initially verifying processor to UART interface. The
sources they represent to values almost as high as a full receiver.             communication between the transmitter and receiver is entirely
For example a COS event may be very important when it represents                within the UART ‚Äì it is essentially ‚Äùtalking to itself‚Äù.
2006 Aug 10                                                                 14


Philips Semiconductors                                                                                                             Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                   SC28L198
The remote loop back mode (also used for diagnostic purposes) is            associated with address recognition, data handling, receiver enables
similar to auto echo except that the characters are not sent to the         and disables. In both modes the meaning of the parity bit is
local CPU, nor is the receiver status updated. The received data is         changed. It is often referred to as the A/D bit or the address/data
sent directly to the transmitter where it is sent out on the TxD output.    bit. It is used to indicate whether the byte presently in the receiver
The received data is not sent to the receive FIFO and hence the             shift register is an ‚Äùaddress‚Äù byte or a ‚Äùdata‚Äù byte. ‚Äù1‚Äù usually means
host will not normally be participating in any diagnostics.                 address; ‚Äù0‚Äù data.
                                                                            Its purpose is to allow several receivers connected to the same data
Minor Modes
                                                                            source to be individually addressed. Of course addressing could be
The minor modes provide additional features within the major
                                                                            by group also. Normally the ‚ÄùMaster‚Äù would send an address byte to
modes. In general the minor modes provide a reduction in the
                                                                            all receivers ‚Äùlistening‚Äù The receiver would then recognize its
control burden and a less stringent interrupt latency time for the host
                                                                            address and enable itself receiving the following data stream. Upon
processor. These modes could be invoked in all of the major
                                                                            receipt of an address not its own it would then disable itself. As
modes.. However it may not be reasonable in many situations.
                                                                            descried below appropriate status bits are available to describe the
Watch-dog Timer Time‚Äìout Mode                                               operation.
Each receiver in the Octal UART is equipped with a watch-dog timer          Enabling the Wake Up mode
that is enabled by the ‚ÄùWatch-dog Timer Enable Register (WTER).             This mode is selected by programming bits MR1[4:3] to ‚Äô11‚Äô. The
The watch-dog ‚Äùbarks‚Äù (times out) if 64 counts of the receiver clock        sub modes are controlled by bits 6, 1, 0 in the MR0 register. Bit 6
(64 bit times) elapse with no RxFIFO activity. RxFIFO events are a          controls the loading of the address byte to the RxFIFO and MR0[1:0]
read of the RxFIFO or GRxFIFO, or the push of a received character          determines the sub mode as shown in the following table.
into the RxFIFO. The timer resets when the (G)RxFIFO is read or if
                                                                                 MR0[1:0] = 00     Normal Wake Up Mode (default). Host controls
another character is pushed into the RxFIFO. The receiver                                         operation via interrupts and commands written to
watch-dog timer is included to allow detection of the very last                                   the command register (CR).
character(s) of a received message that may be waiting in the
RxFIFO, but are too few in number to successfully initiate an                    MR0[1:0] = 01     Auto wake. Enable receiver on address
                                                                                                  recognition for this station. Upon recognition of
interrupt. The watch-dog timer is enabled for counting if the
                                                                                                  its assigned address, in the Auto Wake mode,
channel‚Äôs bit in the Watch Dog Timer Control Register (WDTCR) is                                  the local receiver will be enabled and normal
set. Note: a read of the GRxFIFO will reset the watch-dog timer of                                receiver communications with the host will be
only the channel specified in the current interrupt context. Other                                established.
watch-dogs are unaffected.
                                                                                 MR0[1:0] = 10     Auto Doze. Disable receiver on address
The watch-dog timer may generate an input to the interrupt arbiter if                             recognition, not for this station. Upon recognition
IMR[6] is set. The status of the Watch-dog timer can be seen as Bit                               of an address character that is not its own, in the
6 of the Interrupt Status Register, ISR[6]. When a Watch-dog timer                                Auto Doze mode, the receiver will be disabled
that is programmed to generate an interrupt times out it enters the                               and the address just received either discarded or
arbitration process. It will then only allow receivers to enter the                               pushed to the RxFIFO depending on the
                                                                                                  programming of MR0[6].
enter the arbitration. All other sources are bidding sources are
disabled. The receivers arbitrate only amongst themselves.. The                  MR0[1:0] = 11     Auto wake and doze. Both modes above. The
receiver only interrupt mode of the interrupt arbiter continues until                             programming of MR0[1:0] to 11 will enable both
the last watch-dog timer event has been serviced. While in the                                    the auto wake and auto doze features.
receiver only interrupt mode, the control of the interrupt threshold        The enabling of the wake‚Äìup mode executes a partial enabling
level is also disabled. The receivers arbitrate only between                of the receiver state machine. Even though the receiver has
themselves. The threshold value is ignored. The receiver with the           been reset the wake up mode will over ride the disable and
most FIFO positions filled will win the bid. Hence the user need not        reset condition.
reduce the bidding threshold level in the ICR to see the interrupt
                                                                            Normal Wake up (The default configuration)
from a nearly empty RxFIFO that may have caused the watch-dog
                                                                            In the default configuration for this mode of operation, a ‚Äômaster‚Äô
time‚Äìout.
                                                                            station transmits an address character followed by data characters
Note: When any watch-dog times our only the receivers arbitrate.            for the addressed ‚Äôslave‚Äô station. The slave stations, whose
There is no increase in the probability of receiver being serviced          receivers are normally disabled (not reset), examine the received
causing the overrun of another receiver since they will still have          data stream and interrupts the CPU (by setting RxRDY) only upon
priority based upon received character count.                               receipt of an address character. The CPU (host) compares the
                                                                            received address to its station address and enables the receiver if it
The interrupt will be cleared automatically upon the push of the next       wishes to receive the subsequent data characters. Upon receipt of
character received or when the RxFIFO or GRxFIFO is read. The               another address character, the CPU may disable the receiver to
ICR is unaffected by the watch-dog time‚Äìout interrupt and normal            initiate the process again
interrupt threshold level sensing resumes after the last watch-dog
timer event has been processed. If other interrupt sources are              . A transmitted character consists of a start bit, the programmed
active, the IRQN pin may remain low.                                        number of data bits, an address/data (A/D) bit, and the programmed
                                                                            number of stop bits. The polarity of the transmitted A/D bit is
Wake Up Mode                                                                selected by the CPU by programming bit MR1[2]. MR1[2] = 0
The SC28L198 provides two modes of this common asynchronous                 transmits a zero in the A/D bit position which identifies the
‚Äúparty line‚Äù protocol: the new automatic mode with 3 sub modes and          corresponding data bits as data. MR1[2] = 1 transmits a one in the
the default Host operated mode. The automatic mode has several              A/D bit position which identifies the corresponding data bits as an
sub modes (see below). In the full automatic the internal state             address. The CPU should program the mode register prior to
machine devoted to this function will handle all operations                 loading the corresponding data bytes into the TxFIFO.
2006 Aug 10                                                              15


Philips Semiconductors                                                                                                             Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                 SC28L198
While in this mode, the receiver continuously looks at the received       In‚Äìband flow control is a protocol for controlling a remote transmitter
data stream, whether it is enabled or disabled. If disabled, it sets      by embedding special characters within the message stream, itself.
the RxRDY status bit and loads the character into the RxFIFO if the       Two characters, Xon and Xoff, which do not represent normal
received A/D bit is a one, but discards the received character if the     printable characters take on flow control definitions when the
received A/D bit is a zero. If the receiver is enabled, all received      Xon/Xoff capability is enabled. Flow control characters received
characters are transferred to the CPU via the RxFIFO. In either           may be used to gate the channel transmitter on and off. This activity
case, the data bits are loaded into the data FIFO while the A/D bit is    is referred to as Auto‚Äìtransmitter mode. To protect the channel
loaded into the status FIFO position normally used for parity error       receiver from overrun, fixed fill levels (hardware set at 12
(SR[5]). Framing error, overrun error, and break detect operate           characters) of the RxFIFO may be employed to automatically insert
normally whether or not the receiver is enabled.                          Xon/Xoff characters in the transmitter‚Äôs data stream. This mode of
Automatic operation, Wake Up & Doze                                       operation is referred to as auto‚Äìreceiver mode. Commands issued
The automatic configuration for this mode uses on-board                   by the host CPU via the CR can simulate all these conditions.
comparators to examine incoming address characters. Each UART             Auto‚Äìtransmitter mode
channel may be assigned a unique address character. See the               When a channel receiver pushes an Xoff character into the RxFIFO,
address register map and the description of the Address                   the channel transmitter will finish transmission of the current
Recognition Character Register (ARCR). The device may be                  character and then stop transmitting. A transmitter so idled can be
programmed to automatically awaken a sleeping receiver and/or             restarted by the receipt of an Xon character by the receiver, or by a
disable an active receiver based upon address characters received.        hardware or software reset. The last option results in the loss of the
The operation of the basic receiver is the same as described above        un‚Äìtransmitted contents of the TxFIFO. When operating in this
for the default mode of wake‚Äìup operation except that the CPU             mode the Command Register commands for the transmitter are not
need not be interrupted to make a change in the receiver status.          effective.
                                                                          While idle data may be written to the TxFIFO and it continues to
Three bits in the Mode Register 0, (MR0), control the address
                                                                          present its fill level to the interrupt arbiter and maintains the integrity
recognition operation. MR0[6] controls the RxFIFO operation of the
                                                                          of its status registers.
received character; MR0[1:0] controls the wake up mode options. If
MR0[6] is set the address character will be pushed onto the               Use of ‚Äô00‚Äô as an Xon/Xoff character is complicated by the Receiver
RxFIFO, otherwise the character will be discarded. (The charter is        break operation which pushes a ‚Äô00‚Äô character on the RxFIFO. The
stripped from the data stream) The MR0[1:0] bits set the options as       Xon/Xoff character detectors do not discriminate this case from an
follows: A b‚Äô00 in this field, the default or power‚Äìon condition, puts    Xon/Xoff character received through the RxD pin.
the device in the default (CPU controlled) wake up mode of                Note: To be recognized as an Xon or Xoff character, the receiver
operation as described above. The auto‚Äìwake mode, enabled if              must have room in the RxFIFO to accommodate the character. An
MR0[0] is set, will cause the dedicated comparators to examine            Xon/Xoff character that is received resulting in a receiver overrun
each address character presented by the receiver. If the received         does not effect the transmitter nor is it pushed into the RxFIFO,
character matches the reference character in ARCR, the receiver           regardless of the state of the Xon/Xoff transparency bit, MR0(7).
will be enabled and all subsequent characters will be FIFOed until        Note: Xon /Xoff characters
another address event occurs or the host CPU disables the receiver        The Xon/Xoff characters with errors will be accepted as valid. The
explicitly. The auto doze mode, enabled if MR0[1] is set, will            user has the option sending or not sending these characters to the
automatically disable the receiver if an address is received that does    FIFO. Error bits associated with Xon/Xoff will be stored normally to
not match the reference character in the ARCR.                            the receiver FIFO.
The UART channel can present the address recognition event to the         The channel‚Äôs transmitter may be programmed to automatically
interrupt arbiter for IRQN generation. The IRQN generation may be         transmit an Xoff character without host CPU intervention when the
masked by setting bit 5 of the Interrupt Mask Register, IMR. The bid      RxFIFO fill level exceeds a fixed limit (12). In this mode, it will
level of an address recognition event is controlled by the Bidding        conversely transmit an Xon character when the RxFIFO level drops
Control Register, BCRA, of the channel.                                   below a second fixed limit (8). A character from the TxFIFO that has
                                                                          been loaded into the TxD shift register will continue to transmit.
Note: To ensure proper operation, the host CPU must clear any             Character(s) in the TxFIFO that have not been popped are
pending Address Recognition interrupt before enabling a disabled          unaffected by the Xon or Xoff transmission. They will be transmitted
receiver operating in the Special or Wake‚Äìup mode. This may be            after the Xon/Xoff activity concludes.
accomplished via the CR commands to clear the Address Interrupt
                                                                          If the fill level condition that initiates Xon activity negates before the
or by resetting the receiver.
                                                                          flow control character can begin transmission, the transmission of
                                                                          the flow control character will not occur, i.e. either of the following
Xon/Xoff Operation
                                                                          sequences may be transmitted depending on the timing of the FIFO
Receiver Mode                                                             level changes with respect to the normal character times:
Since the receiving FIFO resources in the Octal UART are limited,              Character               Xoff        Xon       Character
some means of controlling a remote transmitter is desirable in order           Character               Character
to lessen the probability of receiver overrun. The Octal UART
                                                                          Hardware keeps track of Xoff characters sent that are not rescinded
provides two methods of controlling the data flow. A hardware
                                                                          by an Xon. This logic is reset by writing MR0(3) to ‚Äô0‚Äô. If the user
assisted means of accomplishing control, the so‚Äìcalled out‚Äìof‚Äìband
                                                                          drops out of Auto‚Äìreceiver mode while the XISR shows Xon as the
flow control, and an in‚Äìband flow control method.
                                                                          last character sent, the Xon/Xoff logic will not automatically send the
The out‚Äìof‚Äìband flow control is implemented through the                   negating Xon.
CTSN‚ÄìRTSN signaling via the I/O ports. The operation of these             Host mode
hardware handshake signals is described in the receiver and               When neither the auto‚Äìreceiver nor auto‚Äìtransmitter modes are set,
transmitter discussions.                                                  the Xon/Xoff logic is operating in the host mode. In host mode, all
2006 Aug 10                                                            16


Philips Semiconductors                                                                                                          Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                SC28L198
activity of the Xon/Xoff logic is initiated by commands to the CRx          Xon or Xoff character is pushed onto the RxFIFO for examination by
command forces the transmitter to disable exactly as though an Xoff         the host CPU. The MR0(7) function operates regardless of the
character had been received by the RxFIFO. The transmitter will             value in MR0(3:2)
remain disabled until the chip is reset or the CR(7:3) = 10110 (Xoff
                                                                            Xon/Xoff Interrupts
resume) command is given. In particular, reception of an Xon or
                                                                            The Xon/Xoff logic generates interrupts only in response to
disabling or re‚Äìenabling the transmitter will NOT cause resumption
                                                                            recognizing either of the characters in the XonCR or XoffCR (Xon or
of transmission. Redundant CRTXon/off commands, i.e. CRTXon
                                                                            Xoff Character Registers). The transmitter activity initiated by the
CRTXon, are harmless, although they waste time. A CRTXon may
                                                                            Xon/Xoff logic or any CR command does not generate an interrupt.
be used to cancel a CRTXoff (and vice versa), but both may be
                                                                            The character comparators operate regardless of the value in
transmitted depending on the timing with the transmit state machine.
                                                                            MR0(3:2). Hence the comparators may be used as general purpose
The kill CRTX command can be used to cleanly terminate any
                                                                            character detectors by setting MR0(3:2)=‚Äô00‚Äô and enabling the
CRTX commands pending with the minimum impact on the
                                                                            Xon/Xoff interrupt in the IMR.
transmitter.
Note: In no case will an Xon/Xoff character transmission be aborted.        The Octal UART can present the Xon/Xoff recognition event to the
Once the character is loaded into the TX Shift Register, transmission       interrupt arbiter for IRQN generation. The IRQN generation may be
continues until completion or a chip reset is encountered.                  masked by setting bit 4 of the Interrupt Mask Register, IMR. The bid
                                                                            level of an Xon/Xoff recognition event is controlled by the Bidding
The kill CRTX command has no effect in either of the Auto modes.
                                                                            Control Register X, BCRX, of the channel. The interrupt status can
Mode control                                                                be examined in ISR[4]. If cleared, no Xon/Xoff recognition event is
Xon/Xoff mode control is accomplished via the MR0. Bits 3 and 2             interrupting. If set, an Xon or Xoff recognition event has been
reset to zero resulting in all Xon/Xoff processing being disabled. If       detected. The X Interrupt Status Register, XISR, can be read for
MR0[2] is set, the transmitter may be gated by Xon/Xoff characters          details of the interrupt and to examine other, non‚Äìinterrupting, status
received. If MR0[3] is set, the transmitter will transmit Xon and Xoff      of the Xon/Xoff logic. Refer to the XISR in the Register
when triggered by attainment of fixed fill levels in the channel            Descriptions.
RxFIFO. The MR0[7] bit also has an Xon/Xoff function control. If
this bit is set, a received Xon or Xoff character is not pushed into the    The character recognition function and the associated interrupt
RxFIFO. If cleared, the power‚Äìon and reset default, the received            generation is disabled on hardware or software reset.
2006 Aug 10                                                              17


Philips Semiconductors                                                                                                             Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                   SC28L198
REGISTER DEFINITIONS                                                          definitions that do not change in normal data handling. This section
The operation of the Octal UART is programmed by writing control              is listed in the ‚ÄùRegister Map, Control‚Äù.
words into the appropriate registers. Operational feedback is                 2) That part concerned with the transmission and reception of the bit
provided via status registers which can be read by the host CPU.              streams.
The Octal UART addressing is loosely divided, by the address bit
A(7), into two parts:                                                         This part concerns the data status, FIFO fill levels, data error
                                                                              conditions, channel status, data flow control (hand shaking). This
1) That part which is concerned with the configuration of the chip            section is listed in the ‚ÄùRegister Map, Data‚Äù.
interface and communication modes.
                                                                              The Global Configuration Control Register (GCCR) sets the type of
This part controls the elements of host interface setup, interrupt            bus cycle, interrupt vector modification and the power up or down
arbitration, I/O Port Configuration that part of the UART channel             mode.
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                     √Å√Å√Å√Å√Å√Å√Å√Å
Table 2. GCCR ‚Äì Global Configuration Control Register
THIS IS A VERY IMPORTANT REGISTER! IT SHOULD BE THE FIRST REGISTER ADDRESSED DURING INITIALIZATION.
√Å√Å√Å√Å√Å√Å
 Bit 7
√Å√Å√Å√Å√Å√Å
 Reserved              √Å√Å√Å√Å√Å√Å√Å
                          Bit 6
                       √Å√Å√Å√Å√Å√Å√Å
                          Sync bus cycles          √Å√Å√Å√Å√Å
                                                       Bit 5:3
                                                   √Å√Å√Å√Å√Å
                                                       Reserved     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     Bit 2:1
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     IVC, Interrupt Vector Control                   √Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                       Bit 0
                                                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                       Power Down Mode
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                     √Å√Å√Å√Å√Å√Å√Å√Å
 Reserved                 0 ‚Äì async cycles             Reserved      00 ‚Äì no interrupt vector                          0 ‚Äì Device enabled
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                     √Å√Å√Å√Å√Å√Å√Å√Å
 Must be set to 0         1 ‚Äì Sync, non‚Äìpipe‚Äì          Set to 0      01 ‚Äì IVR                                          1 ‚Äì Power down
                          lined cycle                                10 ‚Äì IVR + channel code
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
GCCR(7): This bit is reserved for future versions of this device. If
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     11 ‚Äì IVR + interrupt type + channel code
                                                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å
                                                                              transmission/reception activities cease, and all processing for input
not set to zero most internal addressing will be disabled!                    change detection, BRG counter/timers and Address/Xon./Xoff
                                                                              recognition is disabled.
GCCR(6): Bus cycle selection
Controls the operation of the host interface logic. If reset, the power       Note: For maximum power savings it is recommended that all
on/reset default, the host interface can accommodate arbitrarily long         switching inputs be stopped and all input voltage levels be within 0.5
bus I/O cycles. If the bit is set, the Octal UART expects four Sclk           volt of the Vcc and Vss power supply levels.
cycle bus I/O operations similar to those produced by an i80386
processor in non‚Äìpipelined mode. The major differences in these               To switch from the asynchronous to the synchronous bus cycle
modes are observed in the DACKN pin function. In Sync mode, no                mode, a single write operation to the GCCR, terminated by a
negation of CEN is required between cycles.                                   negation of the CEN pin, is required. This cycle may be 4 cycles
                                                                              long if the setup time of the CEN edge to Sclk can be guaranteed.
GCCR(2:1): Interrupt vector configuration                                     The host CPU must ensure that a minimum of two Sclk cycles
The IVC field controls if and how the assertion of IACKN (the                 elapse before the initiation of the next (synchronous) bus cycle(s).
interrupt acknowledge pin) will form the interrupt vector for the Octal
UART. If b‚Äô00, no vector will be presented during an IACKN cycle.             A hardware or software reset is recommended for the unlikely
The bus will be driven high (xFF). If the field contains a b‚Äô01, the          requirement of returning to the asynchronous bus cycling mode.
contents of the IVR, Interrupt Vector Register, will be presented as
the interrupt vector without modification. If IVC = b‚Äô10, the channel         MR ‚Äì Mode Registers
code will replace the 3 LSBs of the IVR; if IVC = b‚Äô11 then a modified        The user must exercise caution when changing the mode of running
interrupt type and channel code replace the 5 LSBs of the IVR.                receivers, transmitters or BRG counter/timers. The selected mode
                                                                              will be activated immediately upon selection, even if this occurs
Note: The modified type field IVR(4:3) is:                                    during the reception or transmission of a character. It is also
    10          Receiver w/o error                                            possible to disrupt internal controllers by changing modes at critical
    11          Receiver with error                                           times, thus rendering later transmission or reception faulty or
    01          Transmitter                                                   impossible. An exception to this policy is switching from auto‚Äìecho
    00          All remaining sources                                         or remote loop back modes to normal mode. If the deselection
                                                                              occurs just after the receiver has sampled the stop bit (in most
GCCR(0): Power down control
                                                                              cases indicated by the assertion of the channel‚Äôs RxRDY bit) and
Controls the power down function. During power down the internal              the transmitter is enabled, the transmitter will remain in auto‚Äìecho
oscillator is disabled, interrupt arbitration and all data                    mode until the end of the transmission of the stop bit.
2006 Aug 10                                                               18


Philips Semiconductors                                                                                                                  Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                     SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å
Table 3. MR0‚Äì Mode Register 0
                                √Å√Å√Å√Å√Å√Å√Å
                                √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å
                                                            √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
                                                                                                                             √Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  Bit 7                            Bit 6                       Bit 5:4                Bit 3:2                                    Bit 1:0
                                   Address Recognition *                                                                         Address Recognition
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  Xon/Xoff * transparency                                      TxiNT                  In‚Äìband flow control mode
                                   transparency                                                                                  control
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  0 ‚Äì flow control characters      0 ‚Äì Address characters      TxFIFO                 00 ‚Äì host mode, only the host CPU          00 ‚Äì none
  received are pushed onto         received are pushed to      interrupt              may initiate flow control actions          01 ‚Äì Auto wake
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  the                              RxFIFO                      level                  through the CR                             10 ‚Äì Auto doze
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  RxFIFO                           1 ‚Äì Address characters      control                01 ‚Äì Auto Transmitter flow control         11 ‚Äì Auto wake and
  1 ‚Äì flow control characters      received are not pushed                            10 ‚Äì Auto Receiver flow control
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
                                                               00 ‚Äì empty                                                        auto doze
  received are not pushed          onto the RxFIFO                                    11 ‚Äì Auto Receiver and Transmitter
                                                               01 ‚Äì 3/4 empty
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
  onto the RxFIFO                                                                     flow control
                                                               10 ‚Äì 1/2 empty
√Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å
                                                               11 ‚Äì not full
* If these bits are not 0 the characters will be stripped regardless of           character when the RxFIFO has loaded to a depth of 12 characters.
bits (3:2) or (1:0)                                                               Draining the RxFIFO to a level of 8 or less causes the Transmitter to
                                                                                  emit an Xon character. All transmissions require no host
MR0[7:6] ‚Äì Control the handling of recognized Xon/Xoff or Address                 involvement. A setting other than b‚Äô00 in this field precludes the use
characters. If set, the character codes are placed on the RxFIFO                  of the command register to transmit Xon/Xoff characters.
along with their status bits just as ordinary characters are. If the
character is not pushed onto the RxFIFO, its received status will be              Note: Interrupt generation in Xon/Xoff processing is controlled by the
lost unless the receiver is operating in the block error mode, see                IMR (Interrupt Mask Register) of the individual channels. The
MR1[5] and the general discussion on receiver error handling.                     interrupt may be cleared by a read of the XISR, the Xon/Xoff
Interrupt processing is not effected by the setting of these bits. See            Interrupt Status Register. Receipt of a flow control character will
Character recognition section.                                                    always generate an interrupt if the IMR is so programmed. The
MR0[5:4] ‚Äì Controls the fill level at which a transmitter begins to               MR0[3:2] bits have effect on the automatic aspects of flow control
present its interrupt number to the interrupt arbitration logic. Use of           only, not the interrupt generation.
a low fill level minimizes the number of interrupts generated and
maximizes the number of transmit characters per interrupt cycle. It               MR0[1:0] ‚Äì This field controls the operation of the Address
also increases the probability that the transmitter will go idle for lack         recognition logic. If the device is not operating in the special or
of characters in the TxFIFO.                                                      ‚Äúwake‚Äìup‚Äù mode, this hardware may be used as a general purpose
                                                                                  character detector by choosing any combination except b‚Äô00.
MR0[3:2] ‚Äì Controls the Xon/Xoff processing logic. Auto                           Interrupt generation is controlled by the channel IMR. The interrupt
Transmitter flow control allows the gating of Transmitter activity by             may be cleared by a read of the XISR, the Xon/Xoff Interrupt Status
Xon/Xoff characters received by the Channel‚Äôs receiver. Auto                      Register. See further description in the section on the Wake Up
Receiver flow control causes the Transmitter to emit an Xoff                      mode.
√Å√Å√Å√Å
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å
              √Å√Å√Å√Å√Å√Å√Å√Å
Table 4. MR1 ‚Äì Mode Register 1                √Å√Å√Å√Å√Å√Å√Å
                                              √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å
                                                                          √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å
                                                                                                           √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
  Bit 7            Bit 6                          Bit 5                       Bit 4:3                         Bit 2                   Bit 1:0
  RxRTS            ISR Read Mode                  Error Mode                  Parity Mode                     Parity Type             Bits per Charac-
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
  Control                                                                                                                             ter
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
  0 ‚Äì off          0 ‚Äì ISR unmasked               0 = Character               00 ‚Äì With Parity                0 = Even                00 ‚Äì 5
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
  1 ‚Äì on           1 ‚Äì ISR masked                 1 = Block                   01 ‚Äì Force parity               1 = Odd                 01 ‚Äì 6
                                                                              10 ‚Äì No parity                                          10 ‚Äì 7
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å                         √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å
                                                                              11 ‚Äì Special Mode                                       11 ‚Äì 8
MR1[7]: Receiver Request to Send Control                                          MR1[6]: Interrupt Status Masking
This bit controls the deactivation of the RTSN output (I/O2) by the               This bit controls the readout mode of the Interrupt Status Register,
receiver. This output is asserted and negated by commands applied                 ISR. If set, the ISR reads the current status masked by the IMR, i.e.
via the command register. MR1[7] = 1 causes RTSN to be                            only interrupt sources enabled in the IMR can ever show a ‚Äô1‚Äô in the
automatically negated upon receipt of a valid start bit if the receiver           ISR. If cleared, the ISR shows the current status of the interrupt
FIFO is full or greater. RTSN is reasserted when an the FIFO fill                 source without regard to the Interrupt Mask setting.
level falls below full. This constitutes a change from previous
members of Philips (Signets)‚Äô UART families where the RTSN                        MR1[5]: Error Mode Select
function triggered on FIFO full. This behavior caused problems with               This bit selects the operating mode of the three FIFOed status bits
PC UARTs that could not stop transmission at the proper time. .                   (FE, PE, received break). In the character mode, status is provided
The RTSN feature can be used to prevent overrun in the receiver, by               on a character by character basis; the status applies only to the
using the RTSN output signal, to control the CTSN input of the                    character at. the bottom of the FIFO. In the block mode, the status
transmitting device.                                                              provided in the SR for these bits is the accumulation (logical OR) of
2006 Aug 10                                                                  19


Philips Semiconductors                                                                                                                  Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                       SC28L198
the status for all characters coming to the top of the FIFO, since the           programmed by MR1[4:3], and the polarity of the forced parity bit if
last reset error command was issued.                                             the ‚Äôforce parity‚Äô mode is programmed. It has no effect if the ‚Äôno
                                                                                 parity‚Äô mode is programmed. In the special ‚Äôwake up‚Äô mode, it
MR1[4:3]: Parity Mode Select
                                                                                 selects the polarity of the A/D bit. The parity bit is used to an
If ‚Äôwith parity‚Äô or ‚Äôforce parity‚Äô is selected, a parity bit is added to the
                                                                                 address or data byte in the ‚Äôwake up‚Äô mode.
transmitted character and the receiver performs a parity check on
incoming data. MR1[4:3] = 11 selects the channel to operate in the
                                                                                 MR1[1:0]: Bits per Character Select
special wake up mode.
                                                                                 This field selects the number of data bits per character to be
MR1[2]: Parity Type Select                                                       transmitted and received. This number does not include the start,
This bit sets the parity type (odd or even) if the ‚Äôwith parity‚Äô mode is         parity, or stop bits.
√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å
Table 5. MR2 ‚Äì Mode Register 2
√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å
The MR2 register provides basic channel setup control that may need more frequent updating.
  Bits 7:6                          Bit 5                          Bit 4                       Bit 3:2                        Bit 1:0
√Å√Å√Å√Å√Å√Å√Å
  Channel Mode
                             √Å√Å√Å√Å√Å√Å√Å√Å
                                    TxRTS Control
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                   CTSN Enable Tx
                                                                                             √Å√Å√Å√Å√Å√Å√Å
                                                                                               RxINT
                                                                                                                         √Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                              Stop Length
√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å
  00 = normal                       0 = No                         0 = No                      00 = RRDY                      00 = 1.0
√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å
  01 = Auto echo                    1 = Yes                        1 = Yes                     01 = Half Full                 01 = 1.5
  10 = Local loop                                                                              10 = 3/4 Full                  10 = 2.0
√Å√Å√Å√Å√Å√Å√Å
  11 = Remote loop
MR2[7:6] ‚Äì Mode Select
                             √Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å
                                                                                               11 = Full
                                                                                                                         √Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                              11 = 9/16
                                                                                     The received parity is not checked and is not regenerated for
The Octal UART can operate in one of four modes: MR2[7:6] = b‚Äô00                     transmission, i.e., the transmitted parity bit is as received.
is the normal mode, with the transmitter and receiver operating                      The receiver must be enabled, but the transmitter need not be
independently.                                                                       enabled.
                                                                                     Character framing is not checked, and the stop bits are
MR2[7:6] = b‚Äô01 places the channel in the automatic echo mode,                       re-transmitted as received.
which automatically re transmits the received data. The following                    A received break is echoed as received until the next valid start
conditions are true while in automatic echo mode:                                    bit is detected.
     Received data is re‚Äìclocked and re‚Äìtransmitted on the TxD
     output.                                                                     MR2[5] ‚Äì Transmitter Request to Send Control
     The receive clock is used for the transmitter.                              This bit controls the deactivation of the RTSN output (I/O2) by the
     The receiver must be enabled, but the transmitter need not be               transmitter. This output is manually asserted and negated by
     enabled.                                                                    appropriate commands issued via the command register. MR2[5] =
     The TxRDY and TxEMT status bits are inactive.                               1 causes RTSN to be reset automatically one bit time after the
                                                                                 characters in the transmit shift register and in the TxFIFO (if any)
     The received parity is checked, but is not regenerated for
     transmission,                                                               are completely transmitted (includes the programmed number of
     i.e., transmitted parity bit is as received.                                stop bits if the transmitter is not enabled). This feature can be used
                                                                                 to automatically terminate the transmission of a message as follows:
     Character framing is checked, but the stop bits are re-transmitted
     as received.                                                                    Program auto reset mode: MR2[5]= 1.
     A received break is echoed as received until the next valid start               Enable transmitter.
     bit is detected                                                                 Assert RTSN via command.
                                                                                     Send message.
. CPU to receiver communication continues normally, but the CPU
                                                                                     After the last character of the message is loaded to the TxFIFO,
to transmitter link is disabled.
                                                                                     disable the transmitter. Before disabling the transmitter be sure
Two diagnostic modes can also be selected.                                           the Status Register TxEMT bit is NOT set (i.e., the transmitter is
                                                                                     not underrun). The underrun condition is indicated by the
MR2[7:6] = b‚Äô10 selects local loop back mode. In this mode:                          TxEMT bit in the SR being set. The condition occurs
     The transmitter output is internally connected to the receiver                  immediately upon enabling the transmitter and persists until a
     input.                                                                          character is loaded to the TxFIFO. The Underrun condition will
     The transmit clock is used for the receiver.                                    not be a problem as long as the controlling processor keeps up
     The TxD output is held high.                                                    with the transmitter data flow. The proper operation of this
                                                                                     feature assumes that the transmitter is busy (not underrun) when
     The RxD input is ignored.
                                                                                     the disable is issued.
     The transmitter must be enabled, but the receiver need not be
                                                                                     The last character will be transmitted and RTSN will be reset one
     enabled.
                                                                                     bit time after the last stop bit.
     CPU to transmitter and receiver communications continue
     normally.                                                                   NOTE: When the transmitter controls the RTSN pin, the meaning of
                                                                                 the pin is COMPLETELY changed. It has nothing to do with the
The second diagnostic mode is the remote loop back mode,
                                                                                 normal RTSN/CTSN ‚Äúhandshaking‚Äù. It is usually used to mean ‚Äúend
selected by MR2[7:6] = b‚Äô11. In this mode:
                                                                                 of message‚Äù and to ‚Äúturn the line around‚Äù in simplex
     Received data is re‚Äìclocked and re‚Äìtransmitted on the TxD
                                                                                 communications.
     output.
     The receive clock is used for the transmitter.                              MR2[4] ‚Äì Clear to Send Control
     Received data is not sent to the local CPU, and the error status            The state of this bit determines if the CTSN input (I/O0) controls the
     conditions are inactive.                                                    operation of the transmitter. If this bit is 0, CTSN has no effect on
2006 Aug 10                                                                  20


Philips Semiconductors                                                                                                                   Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                        SC28L198
the transmitter. If this bit is a 1, the transmitter checks the state of         character.
CTSN each time it is ready to begin sending a character. If it is
                                                                                 MR2[1:0] ‚Äì Stop Bit Length Select
asserted (low), the character is transmitted. If it is negated (high),
                                                                                 This field programs the length of the stop bit appended to the
the TxD output remains in the marking state and the transmission is
                                                                                 transmitted character. Stop bit lengths of 9/16, 1, 1.5 and 2 bits can
delayed until CTSN goes low. Changes in CTSN, while a character
                                                                                 be programmed for character lengths of 6, 7, and 8 bits. For a
is being transmitted, do not affect the transmission of that character.
                                                                                 character length of 5 bits, 1, 1.5 and 2 stop bits can be programmed.
This feature can be used to prevent overrun of a remote receiver.
                                                                                 In all cases, the receiver only checks for a mark condition at the
MR2[3:2] ‚Äì RxINT control field                                                   center of the first stop bit position (one bit time after the last data bit,
Controls when interrupt arbitration for a receiver begins based on               or after the parity bit if parity is enabled). If an external 1X clock is
RxFIFO fill level. This field allows interrupt arbitration to begin when         used for the transmitter, MR2[1] = 0 selects one stop bit and MR2[1]
the RxFIFO is full, 3/4 full, 1/2 full or when it contains at least 1            = 1 selects two stop bits to be transmitted.
Table 6. RxCSR and TxCSR ‚Äì Receiver and Transmitter Clock Select Registers
Both registers consist of single 5 bit field that selects the clock source for the receiver and transmitter, respectively. The unused bits in this
register read b‚Äô111. The baud rates shown in the table below are based on the x1 crystal frequency of 3.6864MHz. The baud rates shown
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
below will vary as the X1 crystal clock varies. For example, if the X1 rate is changed to 7.3728 MHz all the rates below will double.
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:5                                           Bits 4:0
  Reserved                                           Transmitter/Receiver Clock select code, (see Clock Mux Table below)
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 7. Data Clock Mux
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
CCLK maximum rate is 8MHz. Data clock rates will follow exactly the ratio of CCLK to 3.6864MHz.
                                Clock selection,                                                            Clock selection,
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Clock Select Code
                                                                             Clock Select Code
  CSR (4:0)                     CCLK = 3.6864 MHz                                                           CCLK = 3.6864 MHz
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00000                         BRG ‚Äì 50                                     10000                          BRG ‚Äì 19.2K
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00001                         BRG ‚Äì 75                                     10001                          BRG ‚Äì 28.8K
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00010                         BRG ‚Äì 150                                    10010                          BRG ‚Äì 38.4K
  00011                         BRG ‚Äì 200                                    10011                          BRG ‚Äì 57.6K
√Å√Å√Å√Å√Å√Å√Å
  00100
√Å√Å√Å√Å√Å√Å√Å
  00101                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                BRG ‚Äì 300
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                BRG ‚Äì 450                                √Å√Å√Å√Å√Å√Å√Å
                                                                             10100
                                                                         √Å√Å√Å√Å√Å√Å√Å
                                                                             10101                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                            BRG ‚Äì 115.2K
                                                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                            BRG ‚Äì 230.4K
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00110                         BRG ‚Äì 600                                    10110                          GIN0
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00111                         BRG ‚Äì 900                                    10111                          GIN1
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  01000                         BRG ‚Äì 1200                                   11000                          BRG C/T 0
  01001                         BRG ‚Äì 1800                                   11001                          BRG C/T 1
√Å√Å√Å√Å√Å√Å√Å
  01010
√Å√Å√Å√Å√Å√Å√Å
  01011                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                BRG ‚Äì 2400
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                BRG ‚Äì 3600                               √Å√Å√Å√Å√Å√Å√Å
                                                                             11010
                                                                         √Å√Å√Å√Å√Å√Å√Å
                                                                             11011                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                            Reserved
                                                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                            I/O2 rcvr, I/O3 xmit ‚Äì16x
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  01100                         BRG ‚Äì 4800                                   11100                          I/O2 rcvr, I/O3 xmit‚Äì1x
√Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  01101                         BRG ‚Äì 7200                                   11101                          Reserved
  01110                         BRG ‚Äì 9600                                   11110                          Reserved
√Å√Å√Å√Å√Å√Å√Å
  01111
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                BRG ‚Äì 14.4K
                                                                         √Å√Å√Å√Å√Å√Å√Å
                                                                             11111
                                                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                            Reserved
2006 Aug 10                                                                 21


Philips Semiconductors                                                                                                                   Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                       SC28L198
Table 8. CR ‚Äì Command Register                                                               be true before break begins). The transmitter must be
                                                                                             enabled to start a break.
√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å
CR is used to write commands to the Octal UART.                                   00111      Stop break. The TxD line will go high (marking) within two
                                                                                             bit times. TxD will remain high for one bit time before the
√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å
  Bits 7:3             Bit 2                 Bit 1            Bit 0                          next character, if any, is transmitted.
√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å
  Channel Com-                                                                    01000      Assert RTSN. Causes the RTSN output to be asserted
                       Lock TxD and
  mand codes                                                                                 (low).
√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å
                       RxFIFO en-            Enable Tx        Enable Rx           01001      Negate RTSN. Causes the RTSN output to be negated
  see ‚ÄúCommand
  Register Table‚Äù      ables                                                                 (high).
                                                                                             Note: The two commands above actually reset and
CR[2] ‚Äì Lock TxD and RxFIFO enables                                                          set, respectively, the I/O2 or I/O1 pin associated with
If set, the transmitter and receiver enable bits, CR[1:0] are not                            the I/OPIOR register.
significant. The enabled/disabled state of a receiver or transmitter              01010      Reserved
can be changed only if this bit is at zero during the time of the write           01011      Reserved
                                                                                  01100      Reserved
to the command register. WRITES TO THE UPPER BITS OF THE
                                                                                  01101      Block error status mode. Upon reset of the device or an
CR WOULD USUALLY HAVE CR[2] AT 1 to maintain the condition
                                                                                             individual receiver, the block mode of receiver error status
of the receiver and transmitter. The bit provides a mechanism for                            accumulates as each character moves to the bottom of
writing commands to a channel, via CR[7:3], without the necessity of                         the RxFIFO, the position from which it will be read. In this
keeping track of or reading the current enable status of the receiver                        mode of operation, the RxFIFO may contain a character
and transmitter.                                                                             with non‚Äìzero error status for some time. The status will
                                                                                             not reflect the error character‚Äôs presence until it is ready to
CR[1] ‚Äì Enable Transmitter                                                                   be popped from the RxFIFO. Command 01101 allows the
A one written to this bit enables operation of the transmitter. The                          error status to be updated as each character is pushed
TxRDY status bit will be asserted. When disabled by writing a zero                           into the RxFIFO. This allows the earliest detection of a
to this bit, the command terminates transmitter operation and resets                         problem character, but complicates the determination of
the TxRDY and TxEMT status bits. However, if a character is being                            exactly which character is causing the error. This mode of
transmitted or if characters are loaded in the TxFIFO when the                               block error accumulation may be exited only by resetting
                                                                                             the chip or the individual receiver.
transmitter is disabled, the transmission of the all character(s) is
                                                                                  01111      Reserved.
completed before assuming the inactive state.
                                                                                  10000      Transmit an Xon Character
                                                                                  10001      Transmit an Xoff Character
CR[0] ‚Äì Enable Receiver                                                           10010      Reserved for channels b‚Äìh, for channel a: enables a
A one written to this bit enables operation of the receiver. If not in                       Gang Write of Xon Character Registers. After this
the special wake up mode, this also forces the receiver into the                             command is issued, a write to the channel A Xon
search for start bit state. If a zero is written, this command                               Character Register will result in a write to all channel‚Äôs
terminates operation of the receiver immediately ‚Äì a character being                         Xon character registers. This command provides a
received will be lost. The command has no effect on the receiver                             mechanism to initialize all the Xon Character registers
status bits or any other control registers. If the special wake‚Äìup                           with one write. A write to channel A Xon Character
mode is programmed, the receiver operates even if it is disabled                             Register returns the Octal UART to the individual Xon
(see Wake‚Äìup Mode).                                                                          write mode.
                                                                                  10011      Reserved for channels b‚Äìh, for channel a: enables Gang
CR[7:3] ‚Äì Miscellaneous Commands ( See Table below)                                          Write of Xoff Character Registers. After this command is
                                                                                             issued, a write to the channel A Xoff Character Register
The encoded value of this field can be used to specify a single
                                                                                             will result in a write to all channel‚Äôs Xoff character
command as follows:                                                                          registers. This command provides a mechanism to
00000        No command.                                                                     initialize all the Xoff Character registers with one write. A
00001        Reserved                                                                        write to channel A Xoff Character Register returns the
00010        Reset receiver. Resets the receiver as if a hardware reset                      Octal UART to the individual Xoff write mode.
             had been applied. The receiver is disabled and the FIFO
             pointer is reset to the first location effectively discarding all    Note: Gang writing of Xon/Xoff Character Commands: Issuing
             unread characters in the FIFO.
                                                                                  command causes the next write to Xon/Xoff Character Register
00011        Reset transmitter. Resets the transmitter as if a hardware
             reset had been applied.                                              A to effect a simultaneous write into the other 3 Xon/Xoff
00100        Reset error status. Clears the received break, parity error,         character registers. After the Xon/Xoff Character Register A is
             framing error, and overrun error bits in the status register         written, the 28L198 returns to individual write mode for the
             (SR[7:4]). Used in character mode to clear overrun error             Xon/Xoff Character Registers. Other intervening reads and
             status (although RB, PE and FE bits will also be cleared),           writes are ignored. The device resets to individual write mode.
             and in block mode to clear all error status after a block of         10100 Reserved for channels b-h, for channel a: executes a Gang
             data has been received.                                                         Load of Xon Character Registers. Executing this
00101        Reset break change interrupt. Causes the break detect                           command causes a write of the value x‚Äô11 to all channel‚Äôs
             change bit in the interrupt status register (ISR[2]) to be                      Xon character registers. This command provides a
             cleared to zero.                                                                mechanism to initialize all the Xon Character registers to a
00110        Start break. Forces the TxD output low (spacing). If the                        default value with one write. Execution of this command
             transmitter is empty, the start of the break condition will be                  is immediate and does not effect the timing of subsequent
             delayed up to two bit times. If the transmitter is active, the                  host I/O operations.
             break begins when transmission of the current character              10101      Reserved for channels b-h, for channel a: executes a
             is completed. If there are characters in the TxFIFO, the                        Gang Load of Xoff Character Registers. Executing this
             start of break is delayed until those characters, or any                        command causes a write of the value x‚Äô13 to all channel‚Äôs
             others loaded after it have been transmitted (TxEMT must                        Xoff character registers. This command provides a
2006 Aug 10                                                                    22


Philips Semiconductors                                                                                                                  Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                      SC28L198
           mechanism to initialize all the Xoff Character registers to a                      flow control character is not yet loaded into the TxD Shift
           default value with one write. Execution of this command                            Register. If there is no character waiting for transmission
           is immediate and does not effect the timing of subsequent                          or if its transmission has already begun, then this
           host I/O operations.                                                               command has no effect.
10110      Xoff resume command (CRXoffre; not active in                           11001‚Äì11011
           ‚ÄúAuto-Transmit Mode‚Äù). A command to cancel a previous                              Reserved
           Host Xoff command. Upon receipt, the channel‚Äôs                         11011 Reset Address Recognition Status. This command clears the
           transmitter will transfer a character, if any, from the                            interrupt status that was set when an address character
           TxFIFO and begin transmission.                                                     was recognized by a disabled receiver operating in the
10111      Host Xoff command (CRXoff). This command allows tight                              special mode.
           host CPU control of the flow control of the channel                    11100‚Äì11101
           transmitter. When interrupted for receipt of an Xoff                               Reserved
           character by the receiver, the host may stop transmission              11110       Resets all UART channel registers. This command
           of further characters by the channel transmitter by issuing                        provides a means to zero all the UART channels that are
           the Host Xoff command. Any character that has been                                 not reset to x‚Äô00 by a reset command or a hardware reset.
           transferred to the TxD shift register will complete its                11111       Reserved for channels b-h, for channel a: executes a chip
           transmission, including the stop bit.                                              wide reset. Executing this command in channel a is
11000      Cancel Host transmit flow control command. Issuing this                            equivalent to a hardware reset with the RESETN pin.
           command will cancel a previous transmit command if the                             Executing in channel b-h, has no effect.
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 9. Command Register Code
                                                                     √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Commands x‚Äô12, x13, x‚Äô14, x‚Äô15, x‚Äô1f (marked with*) are global and exist only in channel A‚Äôs register space.
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Channel Command            Channel                                        Channel Command              Channel
 Code                       Command                                        Code                         Command
√Å√Å√Å√Å√Å√Å
 CR[7:3]
√Å√Å√Å√Å√Å√Å
 00000                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Description
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            NOP                                      √Å√Å√Å√Å√Å√Å√Å
                                                                           CR[7:3]
                                                                     √Å√Å√Å√Å√Å√Å√Å
                                                                           10000                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Description
                                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Transmit Xon
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 00001                      Reserved                                       10001                        Transmit Xoff
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 00010                      Reset Receiver                                 10010                        Gang Write Xon Character Registers *
 00011                      Reset Transmitter                              10011                        Gang Write Xoff Character Registers *
√Å√Å√Å√Å√Å√Å
 00100
√Å√Å√Å√Å√Å√Å
 00101                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Reset Error Status
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Reset Break Change Interrupt             √Å√Å√Å√Å√Å√Å√Å
                                                                           10100
                                                                     √Å√Å√Å√Å√Å√Å√Å
                                                                           10101                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Gang Load Xon Character Registers DC1 *
                                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Gang Load Xoff Character Registers DC3 *
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 00110                      Begin Transmit Break                           10110                        Xoff Resume Command
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 00111                      End Transmit Break                             10111                        Host Xoff Command
 01000                      Assert RTSN (I/O2 or I/O1)                     11000                        Cancel Transmit X Char command
√Å√Å√Å√Å√Å√Å
 01001
√Å√Å√Å√Å√Å√Å
 01010                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Negate RTSN (I/O2 or I/O1)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Set time‚Äìout mode on                     √Å√Å√Å√Å√Å√Å√Å
                                                                           11001
                                                                     √Å√Å√Å√Å√Å√Å√Å
                                                                           11010                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Reserved
                                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Reserved
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01011                      Reserved                                       11011                        Reset Address Recognition Status
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01100                      Set time‚Äìout mode off                          11100                        Reserved
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01101                      Block Error Status configure                   11101                        Reserved
 01110                      Reserved                                       11110                        Reset All UART channel registers
√Å√Å√Å√Å√Å√Å
 01111
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Reserved
                                                                     √Å√Å√Å√Å√Å√Å√Å
                                                                           11111
                                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        Reset Device *
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å
Table 10. SR ‚Äì Channel Status Register
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å
 Bit 7               Bit 6              Bit 5                Bit 4             Bit 3                 Bit 2             Bit 1             Bit 0
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å
 Received            Framing Error      Parity               Overrun Error     TxEMT                 TxRDY             RxFULL            RxRDY
 Break                                  Error
√Å√Å√Å√Å√Å
 0 ‚Äì No
√Å√Å√Å√Å√Å
 1 ‚Äì Yes          √Å√Å√Å√Å√Å
                     0 ‚Äì No
                  √Å√Å√Å√Å√Å
                     1 ‚Äì Yes         √Å√Å√Å√Å√Å
                                        0 ‚Äì No
                                     √Å√Å√Å√Å√Å
                                        1 ‚Äì Yes         √Å√Å√Å√Å√Å
                                                        √Å√Å√Å√Å√Å
                                                             0 ‚Äì No
                                                             1 ‚Äì Yes     √Å√Å√Å√Å√Å
                                                                         √Å√Å√Å√Å√Å
                                                                               0 ‚Äì No
                                                                               1 ‚Äì Yes        √Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å
                                                                                                     0 ‚Äì No
                                                                                                     1 ‚Äì Yes          √Å√Å√Å√Å√Å
                                                                                                                       0 ‚Äì No
                                                                                                                      √Å√Å√Å√Å√Å
                                                                                                                       1 ‚Äì Yes         √Å√Å√Å√Å√Å
                                                                                                                                         0 ‚Äì No
                                                                                                                                       √Å√Å√Å√Å√Å
                                                                                                                                         1 ‚Äì Yes
SR[7] ‚Äì Received Break                                                            is capable of detecting breaks that originate in the middle of a
This bit indicates that an all zero character of the programmed                   received character. However, if a break begins in the middle of a
length has been received without a stop bit. Only a single FIFO                   character, it must last until the end of the next character in order for
position is occupied when a break is received; further entries to the             it to be detected.
FIFO are inhibited until the RxD line returns to the marking state for
at least one half bit time (two successive edges of the internal or               SR[6] ‚Äì Framing Error (FE)
external 1x clock). When this bit is set, the change in break bit in              This bit, when set, indicates that a stop bit was not detected when
the ISR (ISR[2]) is set. ISR[2] is also set when the end of the break             the corresponding data character in the FIFO was received. The
condition, as defined above, is detected. The break detect circuitry              stop bit check is made in the middle of the first stop bit position.
2006 Aug 10                                                                  23


Philips Semiconductors                                                                                                                  Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                      SC28L198
SR[5] ‚Äì Parity Error (PE)                                                       SR[2] ‚Äì Transmitter Ready (TxRDY)
This bit is set when the ‚Äôwith parity‚Äô or ‚Äôforce parity‚Äô mode is                This bit, when set, indicates that the TxFIFO is ready to be loaded
programmed and the corresponding character in the FIFO was                      with a character. This bit is cleared when the TxFIFO is loaded by
received with incorrect parity. In the special ‚Äôwake up mode‚Äô, the              the CPU and is set when the last character is transferred to the
parity error bit stores the received A/D bit.                                   transmit shift register. TxRDY is reset when the transmitter is
                                                                                disabled and is set when the transmitter is first enabled, e.g.,
SR[4] ‚Äì Overrun Error (OE)                                                      characters loaded in the TxFIFO while the transmitter is disabled will
This bit, when set, indicates that one or more characters in the                not be transmitted.
received data stream have been lost. It is set upon receipt of a new            SR[1] ‚Äì RxFIFO Full (RxFULL)
character when the RxFIFO is full and a character is already in the             This bit is set when a character is transferred from the receive shift
receive shift register waiting for an empty FIFO position. When this            register to the receive FIFO and the transfer causes the FIFO to
occurs, the character in the receive shift register (and its break              become full, i.e., all sixteen RxFIFO positions are occupied. It is
detect, parity error and framing error status, if any) is lost. This bit is     reset when the CPU reads the RxFIFO and that read leaves one
cleared by a reset error status command.                                        empty byte position. If a character is waiting in the receive shift
                                                                                register because the RxFIFO is full, RxFULL is not reset until the
SR[3] ‚Äì Transmitter Empty (TxEMT)                                               second read of the RxFIFO since the waiting character is
This bit is set when the transmitter underruns, i.e., both the TxFIFO           immediately loaded to the RxFIFO.
and the transmit shift register are empty.                                      SR[0] ‚Äì Receiver Ready (RxRDY)
                                                                                This bit indicates that a character has been received and is waiting
It is set after transmission of the last stop bit of a character, if no         in the RxFIFO to be read by the CPU. It is set when the character is
character is in the TxFIFO awaiting transmission. It is reset when              transferred from the receive shift register to the RxFIFO and reset
the TxFIFO is loaded by the CPU, or when the transmitter is                     when the CPU reads the RxFIFO, and no more characters are in the
disabled.                                                                       RxFIFO.
√Å√Å√Å√Å          √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å                  √Å√Å√Å       √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å
Table 11. ISR ‚Äì Interrupt Status Register
√Å√Å√Å√Å          √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å                  √Å√Å√Å       √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å
  Bit 7           Bit 6          Bit 5                  Bit 4       Bit 3       Bit 2               Bit 1                     Bit 0
√Å√Å√Å√Å          √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å                  √Å√Å√Å       √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å
  I/O Port        Receiver       Address recogni-       Xon/off     Always 0    Change of           RxRDY                     TxRDY
  change of       Watch-dog      tion event             event                   Break State         Receiver has entered      Transmitter has entered
√Å√Å√Å√Å          √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å                  √Å√Å√Å       √Å√Å√Å√Å√Å            √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å
  state           Time‚Äìout                                                                          arbitration process       arbitration process
This register provides the status of all potential interrupt sources for        comparing to the reference address in ARCR. The bit and interrupt
a UART channel. When generating an interrupt arbitration value,                 is negated by a write to the CR with command x11011, Reset
the contents of this register are masked by the interrupt mask                  Address Recognition Status.
register (IMR). If a bit in the ISR is a ‚Äô1‚Äô and the corresponding bit in
                                                                                ISR[4] ‚Äì Xon/Xoff Status Change
the IMR is also a ‚Äô1‚Äô, interrupt arbitration for this source will begin. If
                                                                                This bit is set when an Xon/Xoff character being received from an
the corresponding bit in the IMR is a zero, the state of the bit in the
                                                                                external source. The bit is negated by a read of the channel Xon
ISR can have no affect on the IRQN output. Note that the IMR may
                                                                                Interrupt Status Register, XISR.
or may not mask the reading of the ISR as determined by MR1[6].
If MR1[6] is cleared, the reset and power on default, the ISR is read           ISR[3] ‚Äì Reserved Always reads a 0
without modification. If MR1[6] is set, the a read of the ISR gives a
value of the ISR ANDed with the IMR.                                            ISR[2] ‚Äì Change in Channel Break Status
                                                                                This bit, when set, indicates that the receiver has detected the
ISR[7] ‚Äì Input Change of State                                                  beginning or the end of a received break. It is reset when the CPU
This bit is set when a change of state occurs at the I/O1 or I/O0               issues a reset break change interrupt command via the CR.
input pins. It is reset when the CPU reads the Input Port Register,
                                                                                ISR[1] ‚Äì Receiver Ready
IPR.
                                                                                The general function of this bit is to indicate that the RxFIFO has
ISR[6] Watch-dog Time‚Äìout                                                       data available. The particular meaning of this bit is programmed by
This bit is set when the receiver‚Äôs watch-dog timer has counted                 MR2[3:2]. If programmed as receiver ready(MR2[3:2] = 00), it
more than 64 bit times since the last RxFIFO event. RxFIFO events               indicates that at least one character has been received and is
are a read of the RxFIFO or GRxFIFO, or the push of a received                  waiting in the RxFIFO to be read by the host CPU. It is set when the
character into the FIFO. The interrupt will be cleared automatically            character is transferred from the receive shift register to the RxFIFO
upon the push of the next character received or when the RxFIFO or              and reset when the CPU reads the last character from the RxFIFO.
GRxFIFO is read. The receiver watch-dog timer is included to allow              If MR2[3:2] is programmed as FIFO full, ISR[1] is set when a
detection of the very last characters of a received message that may            character is transferred from the receive holding register to the
be waiting in the RxFIFO, but are too few in number to successfully             RxFIFO and the transfer causes the RxFIFO to become full, i.e. all
initiate an interrupt. Refer to the watch-dog timer description for             sixteen FIFO positions are occupied. It is reset when ever RxFIFO
details of how the interrupt system works after a watch-dog                     is not full. If there is a character waiting in the receive shift register
time‚Äìout.                                                                       because the FIFO is full, the bit is set again when the waiting
                                                                                character is transferred into the FIFO.
ISR[5] ‚Äì Address Recognition Status Change
This bit is set when a change in receiver state has occurred due to             The other two conditions of these bits, 3/4 and half full operate in a
an Address character being received from an external source and                 similar manner. The ISR[1] bit is set when the RxFIFO fill level
2006 Aug 10                                                                  24


Philips Semiconductors                                                                                                                   Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                       SC28L198
meets or exceeds the value; it is reset when the fill level is less.             the fill level of the TxFIFO is below the trigger level programmed by
See the description of the MR2 register.                                         the TxINT field of the Mode Register 0, this bit will be set. A one in
                                                                                 this position indicates that at least one character can be sent to the
Note: This bit must be at a one (1) for the receiver to enter the
                                                                                 TxFIFO. It is turned off as the TxFIFO is filled above the level
arbitration process. It is the fact that this bit is zero (0) when the
                                                                                 programmed by MR0[5:4. This bit turns on as the FIFO empties; the
RxFIFO is empty that stops an empty FIFO from entering the
                                                                                 RxFIFO bit turns on as the FIFO fills. This often a point of confusion
interrupt arbitration. Also note that the meaning if this bit is not quite
                                                                                 in programming interrupt functions for the receiver and transmitter
the same as the similar bit in the status register (SR).
                                                                                 FIFOs.
ISR[0] ‚Äì Transmitter Ready
The general function of this bit is to indicate that the TxFIFO has an           Note: This bit must be at a one (1) for the transmitter to enter the
at least one empty space for data. The particular meaning of the bit             arbitration process. It is the fact that this bit is zero (0) when the
is controlled by MR0[5:4] indicates the TxFIFO may be loaded with                RxFIFO is full that stops a full FIFO from entering the interrupt
one or more characters. If MR0[5:4] = 00 (the default condition) this            arbitration. Also note that the meaning if this bit is not quite the
bit will not set until the TxFIFO is empty ‚Äì sixteen bytes available. If         same as the similar bit in the status register (SR).
√Å√Å√Å√Å√Å
  Bit 7
                  √Å√Å√Å√Å√Å√Å√Å
Table 12. IMR ‚Äì Interrupt Mask Register
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å
                        Bit 6
                                               √Å√Å√Å√Å√Å√Å
                                               √Å√Å√Å√Å√Å√Å
                                                  Bit 5
                                                                      √Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å
                                                                        Bit 4
                                                                                         √Å√Å√Å
                                                                                         √Å√Å√Å
                                                                                           Bit 3
                                                                                                    √Å√Å√Å√Å√Å
                                                                                                    √Å√Å√Å√Å√Å
                                                                                                        Bit 2
                                                                                                                     √Å√Å√Å√Å√Å
                                                                                                                     √Å√Å√Å√Å√Å
                                                                                                                        Bit 1
                                                                                                                                         √Å√Å√Å√Å√Å
                                                                                                                                         √Å√Å√Å√Å√Å
                                                                                                                                            Bit 0
√Å√Å√Å√Å√Å
  I/O Port change
  of state
                  √Å√Å√Å√Å√Å√Å√Å
                        Receiver Watch-dog
                        Time‚Äìout
                                               √Å√Å√Å√Å√Å√Å
                                                  Address recogni-
                                                  tion event
                                                                      √Å√Å√Å√Å√Å
                                                                        Xon/off event
                                                                                         √Å√Å√Å
                                                                                           Set to 0
                                                                                                    √Å√Å√Å√Å√Å
                                                                                                        Change of
                                                                                                        Break State
                                                                                                                     √Å√Å√Å√Å√Å
                                                                                                                        RxRDY inter-
                                                                                                                        rupt
                                                                                                                                         √Å√Å√Å√Å√Å
                                                                                                                                            TxRDY inter-
                                                                                                                                            rupt
The programming of this register selects which bits in the ISR cause             IMR[5] ‚Äì Enables the generation of an interrupt in response to
an interrupt output. If a bit in the ISR is a ‚Äô1‚Äô and the corresponding          changes in the Address Recognition circuitry of the Special Mode
bit in the IMR is a ‚Äô1‚Äô, the interrupt source is presented to the internal       (multi-drop or wake‚Äìup mode).
interrupt arbitration circuits, eventually resulting in the IRQN output
                                                                                 IMR[4] ‚Äì Enables the generation of an interrupt in response to
being asserted (low). If the corresponding bit in the IMR is a zero,
                                                                                 recognition of an in‚Äìband flow control character.
the state of the bit in the ISR has no affect on the IRQN output.
                                                                                 IMR[3] ‚Äì Reserved
IMR[7] ‚Äì Controls if a change of state in the inputs equipped with               IMR[2] ‚Äì Enables the generation of an interrupt when a Break
input change detectors will cause an interrupt.                                  condition has been detected by the channel receiver.
                                                                                 IMR[1] ‚Äì Enables the generation of an interrupt when servicing for
                                                                                 the RxFIFO is desired.
IMR[6] ‚Äì Controls the generation of an interrupt by the watch-dog
timer event. If set, a count of 64 idle bit times in the receiver will           IMR[0] ‚Äì Enables the generation of an interrupt when servicing for
begin interrupt arbitration.                                                     the TxFIFO is desired.
√Å√Å√Å√Å
  Bit[10]     √Å√Å√Å√Å
Table 13. RxFIFO Receiver FIFO
√Å√Å√Å√Å          √Å√Å√Å√Å
                   Bit[9]     √Å√Å√Å√Å
                              √Å√Å√Å√Å
                                  Bit[8]  √Å√Å√Å√Å√Å√Å√Å√Å
                                          √Å√Å√Å√Å√Å√Å√Å√Å
                                                Bits [7:0]
                                                                                √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                 Table 15. BCRBRK ‚Äì Bidding Control Register ‚Äì
√Å√Å√Å√Å          √Å√Å√Å√Å            √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å                              √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Break            Framing        Parity        8 data bits                                      Break Change
  Received         Error Sta-     Error Sta-    MSBs =0 for 7,6,5 bit
√Å√Å√Å√Å          √Å√Å√Å√Å            √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                  Bits 7:3                    Bits 2:0
  Status           tus            tus           data                              Reserved                    MSB of break change interrupt bid
The FIFO for the receiver is 11 bits wide and 16 ‚Äùwords‚Äù deep. The               This register provides the 3 MSBs of the Interrupt Arbitration number
status of each byte received is stored with that byte and is moved               for a break change interrupt.
along with the byte as the characters are read from the FIFO. The
upper three bits are presented in the STATUS register and they
                                                                                √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
change in the status register each time a data byte is read from the             Table 16. BCRCOS ‚Äì Bidding Control Register ‚Äì
                                                                                √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
FIFO. Therefor the status register should be read BEFORE the byte                                Change of State
is read from the RxFIFO if one wishes to ascertain the quality of the
                                                                                √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                  Bits 7:3                    Bits 2:0
byte
                                                                                  Reserved                    MSB of a COS interrupt bid
The forgoing applies to the ‚Äùcharacter error‚Äù mode of status
reporting. See MR1[5] and ‚ÄùRxFIFO Status‚Äù descriptions for ‚Äùblock
error‚Äù status reporting. Briefly ‚ÄùBlock Error‚Äù gives the accumulated
                                                                                √Å√Å√Å√Å√Å√Å√Å
                                                                                  Read as x‚Äô0
                                                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                 This register provides the 3 MSBs of the Interrupt Arbitration number
error of all bytes received in the RxFIFO since the last ‚ÄúReset Error‚Äù
command was issued. (CR = x‚Äô04)                                                  for a Change of State, COS, interrupt.
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 14. TxFIFO ‚Äì Transmitter FIFO
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:0                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                                √Å√Å√Å√Å√Å√Å√Å
                                                                                  Bits 7:3                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                 Table 17. BCRx ‚Äì Bidding Control Register ‚Äì Xon
                                                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                              Bits 2:0
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  8 data bits. MSBs set to 0 for 7, 6, 5 bit data                                 Reserved                    MSB of an Xon/Xoff interrupt bid
The FIFO for the transmitter is 8 bits wide by 16 bytes deep. For
character lengths less than 8 bits the upper bits will be ignored by             This register provides the 3 MSBs of the Interrupt Arbitration number
the transmitter state machine and thus are effectively discarded.                for an Xon/Xoff interrupt.
2006 Aug 10                                                                   25


Philips Semiconductors                                                                                                     Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                           SC28L198
√Å√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 18. BCRA ‚Äì Bidding Control Register ‚Äì
             Address
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Table 20. XoffCR ‚Äì Xoff Character Register
√Å√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                          Bits 7:0
 Bits 7:3                 Bits 2:0                                        8 Bits of the Xoff Character Recognition
√Å√Å√Å√Å√Å√Å
 Reserved
                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          MSB of an address recognition event in-
                          terrupt bid                                    An 8 bit character register that contains the compare value for an
                                                                         Xoff character.
This register provides the 3 MSBs of the Interrupt Arbitration number
for an address recognition event interrupt.
                                                                         Table 21. ARCR ‚Äì Address Recognition Character
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 19. XonCR ‚Äì Xon Character Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Bits 7:0                                                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                          Bits 7:0
                                                                                      Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 8 Bits of the Xon Character Recognition                                  8 Bits of the Multi‚ÄìDrop Address Character Recognition
An 8 bit character register that contains the compare value for an       An 8 bit character register that contains the compare value for the
Xon character.                                                           wake‚Äìup address character
2006 Aug 10                                                           26


Philips Semiconductors                                                                                                              Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                   SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 22. XISR ‚Äì Xon‚ÄìXoff Interrupt Status Register
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:6                         Bits 5:4                              Bits 3:2                             Bits 1:0
  Received X Character Sta-        Automatic X Character transmis-       TxD flow status                      TxD character status
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  tus                              sion status
√Å√Å√Å√Å√Å√Å√Å√Å                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00 ‚Äì none                        00 ‚Äì none                             00 ‚Äì normal                          00 ‚Äì normal TxD data
  01 ‚Äì Xoff received               01 ‚Äì Xon transmitted                  01 ‚Äì TxD halt pending                01 ‚Äì wait on normal data
√Å√Å√Å√Å√Å√Å√Å√Å
  10 ‚Äì Xon received
√Å√Å√Å√Å√Å√Å√Å√Å
  11 ‚Äì both received           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   10 ‚Äì Xoff transmitted
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                   11 ‚Äì Illegal, does not occur         √Å√Å√Å√Å√Å√Å√Å√Å
                                                                         10 ‚Äì re‚Äìenabled
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å
                                                                         11 ‚Äì flow disabled             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                              10 ‚Äì Xoff in pending
                                                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                              11 ‚Äì Xon in pending
XISR[7:6] ‚Äì Received X Character Status. This field can be read to             Table 23. WDTRCR ‚Äì Watch-dog Timer Enable
                                                                           √Å√Å√Å        √Å√Å√Å      √Å√Å√Å      √Å√Å√Å       √Å√Å√Å      √Å√Å√Å      √Å√Å√Å     √Å√Å√Å
determine if the receiver has encountered an Xon or Xoff character                          Register
                                                                           √Å√Å√Å        √Å√Å√Å      √Å√Å√Å      √Å√Å√Å       √Å√Å√Å      √Å√Å√Å      √Å√Å√Å     √Å√Å√Å
in the incoming data stream. These bits are maintained until a read
of the XISR. The field is updated by X character reception                      Bit 7    Bit 6    Bit 5    Bit 4     Bit 3    Bit 2   Bit 1    Bit 0
                                                                           √Å√Å√Å        √Å√Å√Å      √Å√Å√Å      √Å√Å√Å       √Å√Å√Å      √Å√Å√Å      √Å√Å√Å     √Å√Å√Å
regardless of the state of MR0(7, 3:2) or IMR(4). The field can                 WDT      WDT      WDT      WDT       WDT      WDT     WDT      WDT
                                                                           √Å√Å√Å        √Å√Å√Å      √Å√Å√Å      √Å√Å√Å       √Å√Å√Å      √Å√Å√Å      √Å√Å√Å     √Å√Å√Å
therefore be used as a character detector for the bit patterns stored           h        g        f        e         d        c       b        a
in the Xon and Xoff Character Registers.                                        1 on     1 on     1 on     1 on      1 on     1 on    1 on     1 on
XISR[5:4] ‚Äì Automatic transmission Status. This field indicates the
last flow control character sent in the Auto Receiver flow control
mode. If Auto Receiver mode has not been enabled, this field will
                                                                           √Å√Å√Å  0 off
                                                                                      √Å√Å√Å0 off
                                                                                               √Å√Å√Å0 off
                                                                                                        √Å√Å√Å0 off
                                                                                                                  √Å√Å√Å0 off
                                                                                                                           √Å√Å√Å0 off
                                                                                                                                    √Å√Å√Å
                                                                                                                                      0 off
                                                                               This register enables the watch-dog Timer for each of the 8
                                                                               receivers on the Octal UART.
                                                                                                                                            √Å√Å√Å0 off
always read b‚Äô00. It will likewise reset to b‚Äô00 if MR0(3) is reset. If
the Auto Receiver mode is exited while this field reads b‚Äô10, it is the        Table 24. BRGTRU ‚Äì BRG Timer Reload
                                                                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
user‚Äôs responsibility to transmit an Xon, when appropriate.
                                                                                            Registers, Upper
                                                                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
XISR[3:2] ‚Äì TxD flow Status. This field tracks the transmitter‚Äôs flow           Bits 7:0
status as follows:                                                              8 MSB of the BRG Timer divisor.
    00 ‚Äì normal. The flow control is under host control.
    01 ‚Äì TxD halt pending. After the current character finishes the            This is the upper byte of the 16 bit value used by the BRG timer in
    transmitter will stop. The status will then change to b‚Äô00.                generating a baud rate clock
   10 ‚Äì re‚Äìenabled. The transmitter had been halted and restarted.
    It is sending data characters. After a read of the XISR, it will
                                                                               Table 25. BRGTRL ‚Äì BRG Timer Reload
                                                                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
    return to ‚Äùnormal‚Äù status.
    11 ‚Äì disabled. The transmitter is flow controlled.                                      Registers, Lower
XISR[1:0] ‚Äì TxD character Status. This field allows determination of
                                                                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                Bits 7:0
                                                                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
the type of character being transmitted. If XISR(1:0) is b‚Äô01, the              8 LSB of the BRG Timer divisor.
channel is waiting for a data character to transfer from the TxFIFO.
This condition will only occur for a bit time after an Xon or Xoff             This is the lower byte of the 16 bit value used by the BRG timer in
character transmission unless the TxFIFO is empty.                             generating a baud rate clock.
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 26. BRGTCR ‚Äì BRG Timer Control Register (BRGTCR)
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bit 7
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  BRGTCR b, Register control        √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                        Bit 6:4
                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                        BRGTCR b, Clock selection       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                            Bit 3
                                                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                            BRGTCR a, Register control            √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                   Bit 2:0
                                                                                                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                   BRGTCR a, Clock selection
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
  0 ‚Äì Resets the timer register and     000 ‚Äì Sclk / 16                     0 ‚Äì Resets the timer register and      000 ‚Äì Sclk / 16
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
  holds it stopped                      001 ‚Äì Sclk / 32                     holds it stopped.                      001 ‚Äì Sclk / 32
  1 ‚Äì Allows the timer register to      010 ‚Äì Sclk/ 64                      1 ‚Äì Allows the timer register to       010 ‚Äì Sclk / 64
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
  run.                                  011 ‚Äì Sclk / 128                    run.                                   011 ‚Äì Sclk / 128
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                        100 ‚Äì X1                                                                   100 ‚Äì X1
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                        101 ‚Äì X1 / 2                                                               101 ‚Äì X1 / 2
                                        110 ‚Äì I/O1b                                                                110 ‚Äì I/O1a
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                        111 ‚Äì GIN(1)                                                               111 ‚Äì GIN(0)
Start/Stop control and clock select register for the two BRG                   receiver(s) or transmitter(s) the receivers and transmitters will
counters. The clock selection is for the input to the counters. It is          consider it as a 16x clock and further device it by 16. In other words
that clock divided by the number represented by the BRGTU and                  the receivers and transmitters will always be in the 16x ode of
BRGTL the will be used as the 16x clock for the receivers and                  operation when the internal BRG timer is selected for their clock.
transmitters. When the BRG timer Clock is selected for the
2006 Aug 10                                                              27


Philips Semiconductors                                                                                                               Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                    SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 27. ICR ‚Äì Interrupt Control Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Bit 7                                 Bits 6:0
 Reserved. Set to 0                    Upper seven bits of the Arbitration Threshold
This register provides a single 7 bit field called the interrupt               the current interrupt information remains frozen in the CIR until
threshold for use by the interrupt arbiter. The field is interpreted as a      another IACKN cycle or Update CIR command occurs. The LSBs of
single unsigned integer. The interrupt arbiter will not generate an            the CIR provide part of the addressing for various Global Interrupt
external interrupt request, by asserting IRQN, unless the value of             registers including the GIBCR, GICR, GITR and the Global RxFIFO
the highest priority interrupt exceeds the value of the interrupt              and TxFIFO FIFO. The host CPU need not generate individual
threshold. If the highest bidder in the interrupt arbitration is lower         addresses for this information since the interrupt context will remain
than the threshold level set by the ICR, the Current Interrupt                 stable at the fixed addresses of the Global Interrupt registers until
Register, CIR, will contain x‚Äô00. Refer to the functional description of       the CIR is updated. For most interrupting sources, the data
interrupt generation for details on how the various interrupt source           available in the CIR alone will be sufficient to set up a service
bid values are calculated.                                                     routine.
Note: While a watch-dog Timer interrupt is pending, the ICR is not             The CIR may be processed as follows:
used and only receiver codes are presented for interrupt arbitration.
This allows receivers with very low count values (perhaps below the            If CIR[7] = 1, then a receiver interrupt is pending and the count is
threshold value) to win interrupt arbitration without requiring the user       CIR[5:3], channel is CIR[2:0]
to explicitly lower the threshold level in the ICR. These bits are the
                                                                               Else If CIR[6] = 1 then a transmitter interrupt is pending and the
upper seven (7) bits of the interrupt arbitration system. The lower
                                                                               count is CIR[5:3], channel is CIR[2:0]
three (3) bits represent the channel number.
                                                                               Else the interrupt is another type, specified in CIR[5:3]
UCIR ‚Äì Update CIR
                                                                               Note: The GIBCR, Global Interrupting Byte Count Register, may be
A command based upon a decode of address x‚Äô8C. ( UCIR is not a
                                                                               read to determine an exact character count if 9 or less characters
register!) A write (the write data is not important; a ‚Äúdon‚Äôt care‚Äù) to
                                                                               are indicated in the count field of the CIR.
this ‚Äôregister‚Äô causes the Current Interrupt Register to be updated
with the value that is winning interrupt arbitration. The register
                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
would be used in systems that poll the interrupt status registers
rather than wait for interrupts. Alternatively, the CIR is normally            Table 29. IVR ‚Äì Interrupt Vector Register
                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
updated during an Interrupt Acknowledge Bus cycle in interrupt                   Bits 7:0
                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
driven systems.                                                                  8 data bits of the Interrupt Vector (IVR)
                                                                               The IVR contains the byte that will be placed on the data bus during
                                                                               an IACKN cycle when the GCCR bits (2:1) are set to binary ‚Äò01‚Äô.
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å
Table 28. CIR ‚Äì Current Interrupt Register                                     This is the unmodified form of the interrupt vector.
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å
         Bits 7:6                  Bits 5:3                 Bits 2:0
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å
 Type                      Current byte count/type    Channel number           Table 30. Modification of the IVR
 00 ‚Äì other                000 ‚Äì no interrupt         000 = a
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å
                                                                                 Bits 7:5                 Bits 4:3               Bits 2:0
                           001 ‚Äì Change of State      001 = b
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å
                                                                                 Always contains          Will be replaced       Replaced with inter-
                                                                             √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å
                           010 ‚Äì Address              010 = c
                           Recognition                011 = d                    bits (7:5) of the IVR    with current inter-    rupting channel num-
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å
                           011 ‚Äì Xon/Xoff status                                                          rupt type if IVC field ber if IVC field of
                           100 ‚Äì Not used                                                                 of GCCR > 1            GCCR > 0
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å
                           101 ‚Äì Break change                                  The table above indicates how the IVR may be modified by the
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å
                           110, 111 do not occur      111 = h                  interrupting source. The modification of the IVR as it is presented to
                                                                               the data bus during an IACK cycle is controlled by the setting of the
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å
 01 ‚Äì Transmit             Current count code         000 = a
 11‚Äì Receive w/            0 => 9 or less             001 = b                  bits (2:1) in the GCCR (Global Chip Configuration Register)
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å
 errors                    characters                 010 = c
 10 ‚Äì Receive w/o          1 => 10 characters         011 = d
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å
 errors                    .                                                   Table 31. GICR ‚Äì Global Interrupting Channel
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                           .                                                                 Register
                           5 => 14 characters
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                           6 => 15 characters                                            Bits 7:3            Bits 2:0
                           7 => 16                     111 = h
                                                                                 Reserved                    Channel code
√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                           (See also GIBCR)
                                                                                                                    100 = e               000 = a
                                                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    101 = f               001 = b
The Current Interrupt Register is provided to speed up the                                                          110 = g               010 = c
                                                                             √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
specification of the interrupting condition in the Octal UART. The                                                  111 = h               011 = d
CIR is updated at the beginning of an interrupt acknowledge bus
cycle or in response to an Update CIR command. (see immediately                A register associated with the interrupting channel as defined in the
above) Although interrupt arbitration continues in the background,             CIR. It contains the interrupting channel code for all interrupts.
2006 Aug 10                                                                28


Philips Semiconductors                                                                                                                  Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                     SC28L198
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 32. GIBCR ‚Äì Global Interrupting Byte Count                                A register associated with the interrupting channel as defined in the
              Register                                                          CIR. Its numerical value equals
√Å√Å√Å√Å√Å√Å
  Bits 7:4
√Å√Å√Å√Å√Å√Å
  Reserved            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         Bits 3:0
                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         Channel byte count code
                                                                                the number of bytes minus 1 (count ‚Äì 1) ready for transfer to the
                                                                                transmitter or transfer from the receiver. It is undefined for other
                                                                                types of interrupts
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         0000 = 1 AND RxRDY status set for RxFIFO
√Å√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         0000 = 1 AND TxRDY status set for TxD
                         0001 = 2
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         0010 = 3
                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         .
                         1111 = 16
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bit 7:6
                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 33. Global Interrupting Type Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                       Bit 5
                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             Bit 4:3
                                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    Bit 2:0
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Receiver Interrupt
                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                       Transmitter Interrupt
                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             Reserved
                                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    Other types
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  0x ‚Äì not receiver
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  10 ‚Äì with receive errors          √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                       0 ‚Äì not transmitter
                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                       1 ‚Äì transmitter interrupt         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             read b‚Äô00
                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    000 ‚Äì not ‚Äùother‚Äù type
                                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    001 ‚Äì Change of State
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
  11 ‚Äì w/o receive errors                                                                                           010 ‚Äì Address Recognition
                                                                                                                    Event
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    011 ‚Äì Xon/Xoff status
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    100 ‚Äì Not used
                                                                                                                    101 ‚Äì Break Change
√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                    11x ‚Äì do not occur
                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
A register associated with the interrupting channel as defined in the           Table 35. GTxFIFO ‚Äì Global TxFIFO Register
                                                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
CIR. It contains the type of interrupt code for all interrupts.
                                                                                  Bits 7:0
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                  8 data bits of TxFIFO. MSBs not used for 7, 6, 5 bit data
Table 34. GRxFIFO ‚Äì Global RxFIFO Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:0
                                                                                The TxFIFO of the channel indicated in the CIR channel field.
  8 data bits of RxFIFO. MSBs set to 0 for 7, 6, 5 bit data
                                                                                Undefined when the CIR interrupt context is not a transmitter
The RxFIFO of the channel indicated in the CIR channel field.                   interrupt. Writing to the GTxFIFO when the current interrupt is not a
Undefined when the CIR interrupt context is not a receiver interrupt.           transmitter event may result in the characters being transmitted on a
Global TxFIFO Register                                                          different channel than intended.
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å          √Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å
Table 36. IPR ‚Äì Input Port Register,
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å          √Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å
  Bit 7                     Bit 6                    Bit 7                   Bit 6                      Bit 3       Bit 2         Bit 1         Bit 0
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                     √Å√Å√Å√Å          √Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å
  I/O3                      I/O2                     I/O1                    I/O0                       I/O3        I/O2          I/O1          I/O0
  change                    change                   change                  change                     state       state         state         state
√Å√Å√Å√Å√Å√Å
  0 ‚Äì no change
√Å√Å√Å√Å√Å√Å
  1 ‚Äì change          √Å√Å√Å√Å√Å√Å√Å
                            0 ‚Äì no change
                      √Å√Å√Å√Å√Å√Å√Å
                            1 ‚Äì change            √Å√Å√Å√Å√Å√Å
                                                     0 ‚Äì no change
                                                 √Å√Å√Å√Å√Å√Å
                                                     1 ‚Äì change          √Å√Å√Å√Å√Å√Å√Å
                                                                             0 ‚Äì no change
                                                                         √Å√Å√Å√Å√Å√Å√Å
                                                                             1 ‚Äì change              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        The actual logic level at the I/O pin.
                                                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                        1 = high level; 0 =‚Äì low level.
This register may be read to determine the current level of the I/O             each pin. If the change detection is not enabled or if the pin is
pins and examine the output of the change detectors assigned to                 configured as an output, the associated change field will read b‚Äô0.
√Å√Å√Å√Å√Å
  Bit 7           √Å√Å√Å√Å√Å√Å
                      Bit 6             √Å√Å√Å√Å√Å
Table 37. I/OPIOR ‚Äì I/O Port Interrupt and Output Register
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å
                                          Bit 5            √Å√Å√Å√Å√Å
                                                           √Å√Å√Å√Å√Å
                                                               Bit 4         √Å√Å√Å√Å√Å
                                                                             √Å√Å√Å√Å√Å Bit 3         √Å√Å√Å√Å√Å
                                                                                                 √Å√Å√Å√Å√Å
                                                                                                     Bit 2         √Å√Å√Å√Å√Å
                                                                                                                   √Å√Å√Å√Å√ÅBit 1          √Å√Å√Å√Å√Å
                                                                                                                                       √Å√Å√Å√Å√Å
                                                                                                                                          Bit 0
√Å√Å√Å√Å√Å
  I/O3 enable
                  √Å√Å√Å√Å√Å√Å
                      I/O2 enable
                                        √Å√Å√Å√Å√Å
                                          I/O1 enable
                                                           √Å√Å√Å√Å√Å
                                                               I/O0 enable
                                                                             √Å√Å√Å√Å√Å I/O3 output
                                                                                                 √Å√Å√Å√Å√Å
                                                                                                     I/O2 output
                                                                                                                   √Å√Å√Å√Å√ÅI/O1 output
                                                                                                                                       √Å√Å√Å√Å√Å
                                                                                                                                          I/O0 output
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å              √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å
  0 ‚Äì disable         0 ‚Äì disable         0 ‚Äì disable          0 ‚Äì disable         OPR[3]            OPR[2]             OPR[1]            OPR[0]
  1 ‚Äì enable          1 ‚Äì enable          1 ‚Äì enable           1 ‚Äì enable
I/OPIOR[7:4] bits activate the input change of state detectors. If a            I/OPIOR[3:0] bits hold the datum which is the inverse of the datum
pin is configured as an output, a b‚Äô1 value written to a I/O field has          driven to its associated I/O pin when the I/OPCR control bits for that
no effect.                                                                      pin are programmed to b‚Äô01.
2006 Aug 10                                                                29


Philips Semiconductors                                                                                                                 Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                       SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å                             √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 38. I/OPCR ‚Äì I/O Port Configuration Register
                                                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å                             √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:6                               Bits 5:4                            Bits 3:2                                  Bits 1:0
  I/O3 control                           I/O2 control                        I/O1 control                              I/O0 control
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  00 ‚Äì GPI/TxC input
√Å√Å√Å√Å√Å√Å√Å√Å√Å
  01 ‚Äì I/OPIOR[3] output              √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         00 ‚Äì GPI/RxC input
                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         01 ‚Äì I/OPIOR[2]/RTSN *           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             00 ‚Äì GPI input
                                                                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             01 ‚Äì I/OPIOR[1]/RTSN *                  √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                       00 ‚Äì GPI/CTSN input
                                                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                       01 ‚Äì I/OPIOR[0]output
√Å√Å√Å√Å√Å√Å√Å√Å√Å                             √Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å
  10 ‚Äì TxC16x output                     10 ‚Äì RxC1x output                   10 ‚Äì Reserved                             10 ‚Äì TxC1x output
  11 ‚Äì TxC1x output                      11 ‚Äì RxC16x output                  11 ‚Äì RxC1x output                         11 ‚Äì TxC16x output
* If I/OPCR(5:4) is programmed as ‚Äô01‚Äô then the RTSN functionality              Table 40. GPOR ‚Äì General Purpose Output
is assigned to I/O2, otherwise, this function can be implemented on                           Register
I/O1. (This allows for a lower pin count package option)
                                                                                This register is a read/write register. Its contents may be altered by
This register contains 4, 2 bit fields that set the direction and source        a GPOR Write or by the GPOC and GPOD registers shown below.
for each of the I/O pins associated with the channel. The I/O2                  The GPOD and GPOC may be programmed to cause the individual
output may be RTSN if MR1[7] is set, or may signal ‚Äùend of                      bits of the GPOR to change synchronously with internal or external
transmission‚Äù if MR2[5] is set.(Please see the descriptions of these            events. The cells of this register may be thought of as a ‚ÄúTwo Port
                                                                                flip-flop‚Äù; one port is controlled by a D input and clock, the other by a
                                                                             √Å√Å√Å√Å            √Å√Å√Å√Å          √Å√Å√Å√Å√Å               √Å√Å√Å√Å       √Å√Å√Å√Å
functions under the MR1 and MR2 register descriptions) If this
control bit is cleared, the pin will use the OPR[2] as a source if              data load strobe. A read of the GPOR always returns its current
                                                                             √Å√Å√Å√Å            √Å√Å√Å√Å          √Å√Å√Å√Å√Å               √Å√Å√Å√Å       √Å√Å√Å√Å
I/OPCR[5:4] is b‚Äô01. The b‚Äô00 combinations are always inputs. This              value regardless of the port from which it was loaded.
                                                                             √Å√Å√Å√Å            √Å√Å√Å√Å          √Å√Å√Å√Å√Å               √Å√Å√Å√Å       √Å√Å√Å√Å
register resets to x‚Äô0, effectively configuring all I/O pins as inputs on         Bits 7:4       Bit 3           Bit 2          Bit 1        Bit 0
power up or reset. Inputs may be used as RxC, TxC inputs or                       Reserved       GPOR(3)         GPOR(2)        GPOR(1)      GPOR(0)
CTSN and General Purpose Inputs simultaneously. All inputs are
equipped with change detectors that may be used to generate
interrupts or can be polled, as required.
NOTE: To ensure that CTSN, RTSN and an external RxC are                         Table 41. GPOC ‚Äì General Purpose Output Clk
always available, if I/O2 is not selected as the RTSN output, the                             Register
RTSN function is automatically provided on I/O1.                                This controls the clock source for GPOR that will clock and/or toggle
                                                                                the data from the selected GPOD source. When code b‚Äô00 is
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                                                                                selected, no clock will be provided, thereby preventing any change
GENERAL PURPOSE OUTPUT PIN CONTROL
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                                                                                through the D port.
The following four registers control the function of the GOUT0 pin.               Bits 7:6           Bits 5:4            Bits 3:2        Bits 1:0
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
These output pins have a unique control matrix which includes a
                                                                                  Clk Sel            Clk Sel             Clk Sel         Clk Sel
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
clocking mechanism that will allow the pin to change synchronously
                                                                                  GPOR(3)            GPOR(2)             GPOR(1)         GPOR(0)
with an internal or external stimulus. See diagram below.
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                                                                                  00 = none          00 = none           00 = none       00 = none
                                                                                  01 = GIN0          01 = GIN0           01 = GIN0       01 = GIN0
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
Table 39. GPOSR ‚Äì General Purpose Output
                                                                                  10 = GIN1          10 = GIN1           10 = GIN1       10 = GIN1
              Select Register
                                                                             √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                                                                                  11 = reserved      11 = reserved       11 = I/O3c      11 = I/O3a
GPOSR selects the signal or data source for the GOUT0 pin. The Tx
and Rx clock selection is straight forward. The selection of the
GPOR allows a more flexible timing control of when the GOUT0 pin
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                Table 42. GPOD ‚Äì General Purpose Output Data
changes.
                                                                                              Register
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Bits 7:4              Bits 3:0
                                                                                This register selects the data that will be presented to the GPOR ‚ÄúD‚Äù
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
  Reserved              Global General Purpose Output 0 Selection               input. Note that selection b‚Äô10 selects the inverted GPOR data as
                                                                                the input. In this case, the GPOR output will toggle synchronously
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                           √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                        0000 ‚Äì 0111 reserved
                        1000 = TxC1x a                                          with the clock selected in the GPOC.
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                           √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                        1001 = TxC16x a                                           Bits 7:6           Bits 5:4            Bits 3:2        Bits 1:0
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                           √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                        1010 = RxC16x a                                           Data Sel           Data Sel            Data Sel        Data Sel
                        1011 = TxC16x b                                           GPOR(3)            GPOR(2)             GPOR(1)         GPOR(0)
√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        1100 = GGPOR(3)
                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        1101 = GGPOR(2)                                      √Å√Å√Å√Å√Å
                                                                             √Å√Å√Å√Å√Å
                                                                                  00 = ‚Äô1‚Äô
                                                                                  01 = ‚Äô0‚Äô       √Å√Å√Å√Å√Å
                                                                                                     00 = ‚Äô1‚Äô
                                                                                                 √Å√Å√Å√Å√Å
                                                                                                     01 = ‚Äô0‚Äô        √Å√Å√Å√Å√Å
                                                                                                                         00 = ‚Äô1‚Äô
                                                                                                                     √Å√Å√Å√Å√Å
                                                                                                                         01 = ‚Äô0‚Äô      √Å√Å√Å√Å√Å
                                                                                                                                         00 = ‚Äô1‚Äô
                                                                                                                                       √Å√Å√Å√Å√Å
                                                                                                                                         01 = ‚Äô0‚Äô
√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                          √Å√Å√Å√Å√Å               √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
                        1110 = GGPOR(1)                                           10 = GPOR3N        10 = GPOR2N         10 = GPOR1N     10 = GPOR0N
                        1111 = GGPOR(0)                                           11 = reserved      11 = reserved       11 = I/O3d      11 = I/O3b
2006 Aug 10                                                                30


Philips Semiconductors                                                                                                              Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                                   SC28L198
                      GPOD                                 GPOR                                 GPOSR
                                                                               TxC1Xa
                4:1 MULTIPLEX          DATA BUS 3:0
                                                     DATA IN/OUT              TxC16Xa
                       ‚Äú1‚Äù               GPOR R/W                            RxC16Xa
                                                     DATA READ/WRITE          TxC16Xb
                       ‚Äú0‚Äù           4
               GPORQN                                                                                                             GPO PIN
                                                                              4
                   1/O3b
                                                     D INPUT
                                                                                         GPOR(0)
                                                                   QN                    GPOR(1)
                        GPOC                                                             GPOR(2)
                   4:1 MULTIPLEX                                                         GPOR(3)
                                                          D CLOCK
                   NONE
                    GIN0
                                         4
                                                                                               8:1 MULTIPLEX
                    GIN1
                   1/O3a
                                                                                                                                     SD00526
                                                    Figure 1. General Purpose Pin Control Logic
 REGISTER MAPS                                                                   UART B that apply to the total chip configuration. The ‚ÄùRegister
The registers of the SC28L198 are partitioned into two groups: those             Map Detail‚Äù shows the use of every address in the 8 bit address
used in controlling data channels and those used in handling the                 space.
actual data flow and status. Below is shown the general                          NOTE: The register maps for channels A and B (UARTs A and B)
configuration of all the register addressed. The ‚ÄùRegister Map                   contain some control registers that configure the entire chip. These
Summary‚Äù shows the configuration of the lower four bits of the                   are denoted by a ‚ô£ symbol.
address that is the same for the individual UARTs. It also shows the
addresses for the several in the address space of UART A and
REGISTER MAP SUMMARY
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
Table 43. Summary Register Map, Control
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
        Address (hex) ccc = channel                                      Register Name                                Acronym          Read / Write
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
 0ccc 0000 (x00)                                  Mode Register 0 MR0a                                                   MR0                R/W
 0ccc 0001 (x01)                                  Mode Register 1 MR1a                                                   MR1                R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0ccc 0010 (x02)
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0ccc 0011 (x03)                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  I/O Port Configuration Reg a I/OPCRa
                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  Bid Control, Break Change                                       √Å√Å√Å√Å√Å
                                                                                                                  √Å√Å√Å√Å√Å
                                                                                                                       IOPCR
                                                                                                                      BCRBRK        √Å√Å√Å√Å√Å
                                                                                                                                    √Å√Å√Å√Å√Å
                                                                                                                                            R/W
                                                                                                                                            R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
 0ccc 0100 (x04)                                  Bid Control, Change of State                                        BCRCOS                R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
 0ccc 0110 (x06)                                  Bid Control, Xon/Xoff                                                 BCRX                R/W
 0ccc 0111 (x07)                                  Bid Control, Address recognition                                      BCRA                R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0ccc 1000 (x08)
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0ccc 1001 (x09)                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  Xon Character Register
                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  Xoff Character Register                                         √Å√Å√Å√Å√Å
                                                                                                                  √Å√Å√Å√Å√Å
                                                                                                                       XonCR
                                                                                                                       XoffCR       √Å√Å√Å√Å√Å
                                                                                                                                    √Å√Å√Å√Å√Å
                                                                                                                                            R/W
                                                                                                                                            R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å
                                                                                                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å         √Å√Å√Å√Å√Å
 0ccc 1010 (x0A)                                  Address Recognition Character                                         ARCR                R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å
                                                                                                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å         √Å√Å√Å√Å√Å
 0ccc 1100 (x0C)                                  Receiver Clock Select Register                                       RxCSR                R/W
                                                  ‚ô£ Test Register
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
 0000 1101 (x0D)                                                                                                   Reserved, set to 0
 0ccc 1110 (x0E)                                  Transmitter Clock Select Register                                    TxCSR                R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 1111 (x0F)
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1011 (x1B)                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  ‚ô£ Global Chip Configuration Register
                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                  ‚ô£ Interrupt Control Register                                    √Å√Å√Å√Å√Å
                                                                                                                  √Å√Å√Å√Å√Å
                                                                                                                       GCCR
                                                                                                                         ICR        √Å√Å√Å√Å√Å
                                                                                                                                    √Å√Å√Å√Å√Å
                                                                                                                                            R/W
                                                                                                                                            R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å
 0001 1101 (x1D)                                  ‚ô£ Watch-dog Timer Run Control                                       WDTRCR                R/W
 0001 1111 (x1F)                                  ‚ô£ Interrupt Vector Register                                            IVR                R/W
2006 Aug 10                                                                31


Philips Semiconductors                                                                                                    Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                          SC28L198
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 44. Summary Register Map, Data
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
     Address (hex) ccc = Channel                               Register Name                             Acronym              Read/Write
            1ccc 0000 (x80)              Mode Register 2                                                    MR2                   R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            1ccc 0001 (x81)
            1ccc 0001 (x81)          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         Status Register
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         Command Register                                     √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å
                                                                                                             SR
                                                                                                             CR           √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
                                                                                                                                   R
                                                                                                                                   W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1ccc 0010 (x82)              Interrupt Status Register                                          ISR                    R
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1ccc 0010 (x82)              Interrupt Mask Register                                            IMR                    W
            1ccc 0011 (x83)              Transmitter FIFO Register                                        TxFIFO                   W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            1ccc 0011 (x83)
            1ccc 0100 (x84)          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         Receiver FIFO Reg
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         Input Port Reg                                       √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å
                                                                                                          RxFIFO
                                                                                                            IPR           √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
                                                                                                                                   R
                                                                                                                                   R
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1000 0100 (x84)              ‚ô£ BRG Timer Reg Upper a                                        BRGTRUa                    W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1ccc 0101 (x85)              I/O Port Interrupt and Output                                   I/OPIOR                  R/W
            1ccc 0110 (x86)              Xon/Xoff Interrupt Status Reg                                     XISR                    R
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            1000 0111 (x87)
            1000 1011 (x8B)          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ GP Out Select Reg
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ GP Out Clk Reg                                     √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å
                                                                                                         GPOSR
                                                                                                          GPOC            √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
                                                                                                                                  R/W
                                                                                                                                  R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1000 1100 (x8C)              ‚ô£ Update Current Interrupt Reg                                    UCIR                    W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1000 1100 (x8C)              ‚ô£ Current Interrupt Reg                                            CIR                    R
                                         ‚ô£ BRG Timer Reg Upper b
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1001 1101 (x9D)                                                                             BRGTRUb                    W
            1000 1110 (x8E)              ‚ô£ Global Receive FIFO Reg                                       GRxFIFO                   R
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            1000 1110 (x8E)
            1000 1111 (x8F)          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ Global Transmit FIFO Reg
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ Global Chip Configuration Reg                      √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å
                                                                                                         GTxFIFO
                                                                                                          GCCR            √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
                                                                                                                                   W
                                                                                                                                  R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1001 0100 (x94)              ‚ô£ BRG Timer Reg Lower a                                        BGRTRLa                    W
                                         ‚ô£ GP Output Reg
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1001 0111 (x97)                                                                               GPOR                    R/W
            1001 1011 (x9B)              ‚ô£ GP Out Data Reg                                                GPOD                    R/W
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            1001 1100 (x9C)
            1001 1100 (x9C)          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ BRG Timer Control Reg
                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                         ‚ô£ Global Interrupt Channel Reg                       √Å√Å√Å√Å√Å√Å√Å
                                                                                              √Å√Å√Å√Å√Å√Å√Å
                                                                                                         BRGTCR
                                                                                                           GICR           √Å√Å√Å√Å√Å
                                                                                                                          √Å√Å√Å√Å√Å
                                                                                                                                   W
                                                                                                                                   R
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1001 1101 (x9D)              ‚ô£ BRG Timer Reg Lower b                                        BRGTRLb                    W
                                         ‚ô£ Global Interrupt Byte Count
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å
            1001 1101 (x9D)                                                                               GIBCR                    R
            1001 1111 (x9F)              ‚ô£ Global Interrupt Type Register                                  GITR                    R
REGISTER MAP DETAIL
Table 45. Register Map, Control
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
NOTE: The register maps for channels A and B (UARTs A and B) contain some control registers that configure the entire chip. These are
denoted by a ‚ô£ symbol
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                             UART A
          A(7:0)
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                     Read                                                  Write
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 0000 (x00)          Mode Register 0 MR0a                                  Mode Register 0 MR0a
 0000 0001 (x01)          Mode Register 1 MR1a                                  Mode Register 1 MR1a
√Å√Å√Å√Å√Å√Å√Å
 0000 0010 (x02)
√Å√Å√Å√Å√Å√Å√Å
 0000 0011 (x03)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          I/O Port Configuration Reg a I/OPCRa
                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          BCRBRKa                                             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                I/O Port Configuration Reg a I/OPCRa
                                                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                BCRBRKa
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 0100 (x04)          BCRCOSa                                               BCRCOSa
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 0101 (x05)          Reserved                                              Reserved
 0000 0110 (x06)          BCRXa                                                 BCRXa
√Å√Å√Å√Å√Å√Å√Å
 0000 0111 (x07)
√Å√Å√Å√Å√Å√Å√Å
 0000 1000 (x08)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          BCRAa
                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          Xon Character Reg a (XonCRa)                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                BCRAa
                                                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                Xon Character Reg a (XonCRa)
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 1001 (x09)          Xoff Character Reg a (XoffCRa)                        Xoff Character Reg a (XoffCRa)
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 1010 (x0A)          Address Recognition Character a (ARCRa)               Address Recognition Character a (ARCRa)
√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0000 1011 (x0B)          Reserved                                              Reserved
 0000 1100 (x0C)          Receiver Clock Select Register a (RxCSRa)             Receiver Clock Select Register a (RxCSRa)
√Å√Å√Å√Å√Å√Å√Å
 0000 1101 (x0D)
√Å√Å√Å√Å√Å√Å√Å
 0000 1110 (x0E)
 0000 1111 (x0F)
                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          ‚ô£ Test Register
                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          Xmit Clock Select Register a TxCSRa)
                          ‚ô£ Global Chip Configuration Reg(GCCR)
                                                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                Test Register
                                                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                Xmit Clock Select Register a TxCSRa)
                                                                                Global Chip Configuration Reg GCCR)
2006 Aug 10                                                            32


Philips Semiconductors                                                                                      Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                             SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å   A(7:0)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                   UART B
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                Read                                             Write
 0001 0000 (x10)       Mode Register 0 MR0b                           Mode Register 0 MR0b
√Å√Å√Å√Å√Å√Å√Å
 0001 0001 (x11)
√Å√Å√Å√Å√Å√Å√Å
 0001 0010 (x12)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register 1 MR1b
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/O Port Configuration Reg b I/OPCRb         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Mode Register 1 MR1b
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      I/O Port Configuration Reg b I/OPCRb
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 0011 (x13)       BCRBRKb                                        BCRBRKb
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 0100 (x14)       BCRCOSb                                        BCRCOSb
 0001 0101 (x15)       Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å
 0001 0110 (x16)
√Å√Å√Å√Å√Å√Å√Å
 0001 0111 (x17)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRXb
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRAb                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRXb
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRAb
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1000 (x18)       Xon Character Reg b (XonCRb)                   Xon Character Reg b (XonCRb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1001 (x19)       Xoff Character Reg b (XoffCRb)                 Xoff Character Reg b (XoffCRb)
 0001 1010 (x1A)       Address Recognition Character b (ARCRb)        Address Recognition Character b (ARCRb)
√Å√Å√Å√Å√Å√Å√Å
 0001 1011 (x1B)
√Å√Å√Å√Å√Å√Å√Å
 0001 1100 (x1C)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       ‚ô£ Interrupt Control Register (ICR)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Receiver Clock Select Register b (RxCSRb)    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Interrupt Control Register (ICR)
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Receiver Clock Select Register b (RxCSRb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1101 (x1D)       ‚ô£ Watch-dog Timer Run Control (WDTRCR)         Watch-dog Timer Run Control (WDTRCR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1110 (x1E)       Xmit Clock Select Register b (TxCSRb)          Xmit Clock Select Register b (TxCSRb)
                       ‚ô£ Interrupt Vector Register (IVR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 0001 1111 (x1F)                                                      Interrupt Vector Register (IVR)
                                                                   UART C
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
          A(7:0)
                                                Read                                             Write
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 0000 (x20)   Mode Register 0 MR0c                           Mode Register 0 MR0c
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 0001 (x21)   Mode Register 1                                Mode Register 1 MR1c
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 0010 (x22)   I/O Port Configuration Reg c I/OPCRc           I/O Port Configuration Reg c I/OPCRc
     0010 0011 (x23)   BCRBRKc                                        BCRBRKc
√Å√Å√Å√Å√Å√Å√Å
     0010 0100 (x24)
√Å√Å√Å√Å√Å√Å√Å
     0010 0101 (x25)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRCOSc
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRCOSc
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 0110 (x26)   BCRXc                                          BCRXc
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 0111 (x27)   BCRAc                                          BCRAc
     0010 1000 (x28)   Xon Character Reg c (XonCRc)                   Xon Character Reg c (XonCRc)
√Å√Å√Å√Å√Å√Å√Å
     0010 1001 (x29)
√Å√Å√Å√Å√Å√Å√Å
     0010 1010 (x2A)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xoff Character Reg c (XoffCRc)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Address Recognition Character c (ARCRc)      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Xoff Character Reg c (XoffCRc)
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Address Recognition Character c (ARCRc)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 1011 (x2B)   Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 1100 (x2C)   Receiver Clock Select Register c (RxCSRc)      Receiver Clock Select Register c (RxCSRc)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0010 1101 (x2D)   Reserved                                       Reserved
     0010 1110 (x2E)   Xmit Clock Select Register c (TxCSRc)          Xmit Clock Select Register c (TxCSRc)
√Å√Å√Å√Å√Å√Å√Å
     0010 1111 (x2F)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
2006 Aug 10                                                     33


Philips Semiconductors                                                                                      Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                             SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å   A(7:0)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                   UART D
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                Read                                           Write
     0011 0000 (x30)   Mode Register 0 MR0d                           Mode Register 0 MR0d
√Å√Å√Å√Å√Å√Å√Å
     0011 0001 (x31)
√Å√Å√Å√Å√Å√Å√Å
     0011 0010 (x32)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register 1 MR1d
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/O Port Configuration Reg d I/OPCRd         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Mode Register 1 MR1d
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      I/O Port Configuration Reg d I/OPCRd
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 0011 (x33)   BCRBRKd                                        BCRBRKd
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 0100 (x34)   BCRCOSd                                        BCRCOSd
     0011 0101 (x35)   Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å
     0011 0110 (x36)
√Å√Å√Å√Å√Å√Å√Å
     0011 0111 (x37)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRXd
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRAd                                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRXd
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRAd
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 1000 (x38)   Xon Character Reg d (XonCRd)                   Xon Character Reg d (XonCRd)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 1001 (x39)   Xoff Character Reg d (XoffCRd)                 Xoff Character Reg d (XoffCRd)
     0011 1010 (x3A)   Address Recognition Character d (ARCRd)        Address Recognition Character d (ARCRd)
√Å√Å√Å√Å√Å√Å√Å
     0011 1011 (x3B)
√Å√Å√Å√Å√Å√Å√Å
     0011 1100 (x3C)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Receiver Clock Select Register d (RxCSRd)    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Receiver Clock Select Register d (RxCSRd)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 1101 (x3D)   Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 1110 (x3E)   Xmit Clock Select Register d (TxCSRd)          Xmit Clock Select Register d (TxCSRd)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     0011 1111 (x3F)   Reserved                                       Reserved
          A(7:0)                                Read                                           Write
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å
 01000000 (x40)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register 0 MR0e                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                   UART E
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Mode Register 0 MR0e
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01000001 (x41)        Mode Register 1 MR1e                           Mode Register 1 MR1e
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01000010 (x42)        I/OPort Configuration Reg e I/OPCRe            I/OPort Configuration Reg e I/OPCRe
 01000011 (x43)        BCRBRKe                                        BCRBRKe
√Å√Å√Å√Å√Å√Å√Å
 01000100 (x44)
√Å√Å√Å√Å√Å√Å√Å
 01000101 (x45)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRCOSe
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRCOSe
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01000110 (x46)        BCRXe                                          BCRXe
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01000111 (x47)        BCRAe                                          BCRAe
 01001000 (x48)        Xon Character Reg e (XonCRe)                   Xon Character Reg e (XonCRe)
√Å√Å√Å√Å√Å√Å√Å
 01001001 (x49)
√Å√Å√Å√Å√Å√Å√Å
 01001010 (x4A)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xoff Character Reg e (XoffCRe)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Address Recognition Char e (ARCRe)           √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Xoff Character Reg e (XoffCRe)
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Address Recognition Char e (ARCRe)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01001011 (x4B)        Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01001100 (x4C)        Receiver Clock Select Register e (RxCSRe)      Receiver Clock Select Register e (RxCSRe)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01001101 (x4D)        Reserved                                       Reserved
 01001110 (x4E)        Xmit Clock Select Register e (TxCSRe)          Xmit Clock Select Register e (TxCSRe)
√Å√Å√Å√Å√Å√Å√Å
 01001111 (x4F)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
2006 Aug 10                                                     34


Philips Semiconductors                                                                                       Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                              SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å                √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                    UART F
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01010000 (x50)        Mode Register 0 MR0f                            Mode Register 0 MR0f
 01010001 (x51)        Mode Register 1 MR1f                            Mode Register 1 MR1f
√Å√Å√Å√Å√Å√Å√Å
 01010010 (x52)
√Å√Å√Å√Å√Å√Å√Å
 01010011 (x53)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/OPort Configuration Reg f I/OPCRf
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRBRKf                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       I/OPort Configuration Reg f I/OPCRf
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       BCRBRKf
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01010100 (x54)        BCRCOSf                                         BCRCOSf
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01010101 (x55)        Reserved                                        Reserved
 01010110 (x56)        BCRXf                                           BCRXf
√Å√Å√Å√Å√Å√Å√Å
 01010111 (x57)
√Å√Å√Å√Å√Å√Å√Å
 01011000 (x58)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRAf
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon Character Reg f (XonCRf)                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       BCRAf
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Xon Character Reg f (XonCRf)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01011001 (x59)        Xoff Character Reg f (XoffCRf)                  Xoff Character Reg f (XoffCRf)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01011010 (x5A)        Address Recognition Char f (ARCRf)              Address Recognition Char f (ARCRf)
 01011011 (x5B)        Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å
 01011100 (x5C)
√Å√Å√Å√Å√Å√Å√Å
 01011101 (x5D)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Receiver Clock Select Register f (RxCSRf)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Receiver Clock Select Register f (RxCSRf)
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01011110 (x5E)        Xmit Clock Select Register f (TxCSRf)           Xmit Clock Select Register f (TxCSRf)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01011111 (x5F)        Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
          A(7:0)                                Read                                             Write
                                                                    UART G
√Å√Å√Å√Å√Å√Å√Å
 01100000 (x60)
√Å√Å√Å√Å√Å√Å√Å
 01100001 (x61)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register 0 MR0g
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register 1 MR1g                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Mode Register 0 MR0g
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Mode Register 1 MR1g
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01100010 (x62)        I/OPort Configuration Reg g I/OPCRg             I/OPort Configuration Reg g I/OPCRg
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01100011 (x63)        BCRBRKg                                         BCRBRKg
 01100100 (x64)        BCRCOSg                                         BCRCOSg
√Å√Å√Å√Å√Å√Å√Å
 01100101 (x65)
√Å√Å√Å√Å√Å√Å√Å
 01100110 (x66)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRXg                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       BCRXg
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01100111 (x67)        BCRAg                                           BCRAg
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01101000 (x68)        Xon Character Reg g (XonCRg)                    Xon Character Reg g (XonCRg)
 01101001 (x69)        Xoff Character Reg g (XoffCRg)                  Xoff Character Reg g (XoffCRg)
√Å√Å√Å√Å√Å√Å√Å
 01101010 (x6A)
√Å√Å√Å√Å√Å√Å√Å
 01101011 (x6B)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Address Recognition Char g (ARCRg)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Address Recognition Char g (ARCRg)
                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01101100 (x6C)        Receiver Clock Select Register g (RxCSRg)       Receiver Clock Select Register g (RxCSRg)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01101101 (x6D)        Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01101110 (x6E)        Xmit Clock Select Register g (TxCSRg)           Xmit Clock Select Register g (TxCSRg)
 01101111 (x6F)        Reserved                                        Reserved
2006 Aug 10                                                      35


Philips Semiconductors                                                                                      Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                             SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å                √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                   UART H
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01110000 (x70)        Mode Register 0 MR0h                           Mode Register 0 MR0h
 01110001 (x71)        Mode Register 1 MR1h                           Mode Register 1 MR1h
√Å√Å√Å√Å√Å√Å√Å
 01110010 (x72)
√Å√Å√Å√Å√Å√Å√Å
 01110011 (x73)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/OPort Configuration Reg h I/OPCRh
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRBRKh                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      I/OPort Configuration Reg h I/OPCRh
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRBRKh
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01110100 (x74)        BCRCOSh                                        BCRCOSh
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01110101 (x75)        Reserved                                       Reserved
 01110110 (x76)        BCRXh                                          BCRXh
√Å√Å√Å√Å√Å√Å√Å
 01110111 (x77)
√Å√Å√Å√Å√Å√Å√Å
 01111000 (x78)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       BCRAh
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon Character Reg h (XonCRh)                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      BCRAh
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Xon Character Reg h (XonCRh)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01111001 (x79)        Xoff Character Reg h (XoffCRh)                 Xoff Character Reg h (XoffCRh)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01111010 (x7A)        Address Recognition Char h (ARCRh)             Address Recognition Char h (ARCRh)
 01111011 (x7B)        Reserved                                       Reserved
√Å√Å√Å√Å√Å√Å√Å
 01111100 (x7C)
√Å√Å√Å√Å√Å√Å√Å
 01111101 (x7D)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Receiver Clock Select Register h (RxCSRh)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Receiver Clock Select Register h (RxCSRh)
                                                                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 01111110 (x7E)        Xmit Clock Select Register h (TxCSRh)          Xmit Clock Select Register h (TxCSRh)
 01111111 (x7F)        Reserved                                       Reserved
2006 Aug 10                                                     36


Philips Semiconductors                                                                                           Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                  SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
Table 46. Register Map, Data
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      UART A
          A(7:0)
                                                  Read                                             Write
√Å√Å√Å√Å√Å√Å√Å
     1000 0000 (x80)
√Å√Å√Å√Å√Å√Å√Å
     1000 0001 (x81)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Mode Register a (MR2a)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Status Register a (SRa)                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Mode Register a (MR2a)
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Command Register a (CRa)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1000 0010 (x82)    Interrupt Status Register a (ISRa)               Interrupt Mask Register a (IMRa)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1000 0011 (x83)   Receiver FIFO Reg a (RxFIFOa)                    Transmitter FIFO Reg a (TxFIFOa)
     1000 0100 (x84)    Reserved                                         ‚ô£ BRG Timer Reg Upper a (BRGTRUa)
√Å√Å√Å√Å√Å√Å√Å
     1000 0100 (x84)
√Å√Å√Å√Å√Å√Å√Å
     1000 0101 (x85)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Input Port Reg a (IPRa)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        I/O Port Interrupt and Output a I/OPIORa)      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Reserved
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         I/O Port Interrupt and Output a (I/OPIORa)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1000 0110 (x86)   Xon/Xoff Interrupt Status Reg a (XISRa)          Reserved
                        ‚ô£ GP Out Select Reg (GPOSR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1000 0111 (x87)                                                     GP Out Select Reg (GPOSR)
     1000 1011 (x8B)    ‚ô£ GP Out Clk Reg (GPOC)                           GP Out Clk Reg (GPOC)
√Å√Å√Å√Å√Å√Å√Å
     1000 1100 (x8C)
√Å√Å√Å√Å√Å√Å√Å
     1000 1101 (x8D)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        ‚ô£ Current Interrupt Reg (CIR)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         ‚ô£ Update CIR
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         ‚ô£ BRG Timer Reg Upper b (BRGTRUb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1000 1110 (x8E)    ‚ô£ Global Receive FIFO Reg (GRxFIFO)              ‚ô£ Global Transmit FIFO Reg (GTxFIFO)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1000 1111 (x8F)   ‚ô£ Global Chip Configuration Reg (GCCR)           ‚ô£ Global Chip Configuration Reg (GCCR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      UART B
          A(7:0)
                                                  Read                                             Write
√Å√Å√Å√Å√Å√Å√Å
     1001 0000 (x90)
√Å√Å√Å√Å√Å√Å√Å
     1001 0001 (x91)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Mode Register b (MR2b)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Status Register b (SRb)                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Mode Register b (MR2b)
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Command Register b (CRb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1001 0010 (x92)    Interrupt Status Register b (ISRb)               Interrupt Mask Register b (IMRb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1001 0011 (x93)   Receiver FIFO Reg b (RxFIFOb)                    Transmitter FIFO Reg b (TxFIFOb)
     1001 0100 (x94)    Reserved                                         ‚ô£ BRG Timer Reg Lower a (BRGTRLa)
√Å√Å√Å√Å√Å√Å√Å
     1001 0100 (x94)
√Å√Å√Å√Å√Å√Å√Å
     1001 0101 (x95)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Input Port Reg b (IPRb)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        I/O Port Interrupt and Output b (I/OPIORb)     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Reserved
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         I/O Port Interrupt and Output b (I/OPIORb)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1001 0110 (x96)   Xon/Xoff Interrupt Status Reg b (XISRb)          Reserved
                        ‚ô£ GP Output Reg (GPOR)                           ‚ô£ GP Output Reg (GPOR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
      1001 0111 (x97)
     1001 1010 (x9A)    Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
     1001 1011 (x9B)
√Å√Å√Å√Å√Å√Å√Å
     1001 1100 (x9C)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        ‚ô£ GP Out Data Reg (GPOD)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         ‚ô£ GP Out Data Reg (GPOD)
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         ‚ô£ BRG Timer Control Reg (BRGCTCR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1001 1100 (x9C)    ‚ô£ Global Interrupt Channel Reg (GICR)            Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1001 1101 (x9D)    Reserved                                         ‚ô£ BRG Timer Reg Lower b (BRGTRLb)
                        ‚ô£ Global Interrupt Byte Count (GIBCR)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1001 1101 (x9D)                                                     Reserved
     1001 1110 (x9E)    Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
      1001 1111 (x9F)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                        ‚ô£ Global Interrupt Type Register (GITR)
                                                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                         Reserved
2006 Aug 10                                                        37


Philips Semiconductors                                                                                          Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                 SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å   A(7:0)       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     UART C
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                Read                                              Write
     1010 0000 (xA0)   Mode Register c (MR2c)                          Mode Register c (MR2c)
√Å√Å√Å√Å√Å√Å√Å
     1010 0001 (xA1)
√Å√Å√Å√Å√Å√Å√Å
     1010 0010 (xA2)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Status Register c (SRc)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Interrupt Status Register c (ISRc)             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Command Register c (CRc)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Interrupt Mask Register c (IMRc)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 0011 (xA3)   Receiver FIFO Reg c (RxFIFOc)                   Transmitter FIFO Reg c (TxFIFOc)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 0100 (xA4)   Input Port Reg c (IPRc)                         Reserved
     1010 0101 (xA5)   I/O Port Interrupt and Output c (I/OPIORc)      I/O Port Interrupt and Output c (I/OPIORc)
√Å√Å√Å√Å√Å√Å√Å
     1010 0110 (xA6)
√Å√Å√Å√Å√Å√Å√Å
     1010 0111 (xA7)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon/Xoff Interrupt Status Reg c (XISRc)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 1000 (xA8)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 1001 (xA9)   Reserved                                        Reserved
     1010 1010 (xAA)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å
     1010 1011 (xAB)
√Å√Å√Å√Å√Å√Å√Å
     1010 1100 (xAC)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 1101 (xAD)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 1110 (xAE)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1010 1111 (xAF)   Reserved                                        Reserved
                                                                     UART D
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
          A(7:0)
                                                Read                                              Write
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 0000 (xB0)   Mode Register d (MR2d)                          Mode Register d (MR2d)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 0001 (xB1)   Status Register d (SRd)                         Command Register d (CRd)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 0010 (xB2)   Interrupt Status Register d (ISRd)              Interrupt Mask Register d (IMRd)
     1011 0011 (xB3)   Receiver FIFO Reg d (RxFIFOd)                   Transmitter FIFO Reg d (TxFIFOd)
√Å√Å√Å√Å√Å√Å√Å
     1011 0100 (xB4)
√Å√Å√Å√Å√Å√Å√Å
     1011 0101 (xB5)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Input Port Reg d (IPRd)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/O Port Interrupt and Output d (I/OPIORd)     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       I/O Port Interrupt and Output d (I/OPIORd)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 0110 (xB6)   Xon/Xoff Interrupt Status Reg d (XISRd)         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 0111 (xB7)   Reserved                                        Reserved
     1011 1000 (xBB)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å
     1011 1001 (xB9)
√Å√Å√Å√Å√Å√Å√Å
     1011 1010 (xBA)   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 1011 (xBB)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 1100 (xBC)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
     1011 1101 (xBD)   Reserved                                        Reserved
     1011 1110 (xBE)   Reserved                                        Reserved
√Å√Å√Å√Å√Å√Å√Å
     1011 1111 (xBF)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                       Reserved
2006 Aug 10                                                       38


Philips Semiconductors                                                                                           Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                  SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
          A(7:0)                                 Read                                              Write
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     UART E
 11000000 (xC0)        Mode Register e (MR2e)                           Mode Register e (MR2e)
√Å√Å√Å√Å√Å√Å√Å
 11000001 (xC1)
√Å√Å√Å√Å√Å√Å√Å
 11000010 (xC2)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Status Register e (SRe)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Interrupt Status Register e (ISRe)             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Command Register e (CRe)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Interrupt Mask Register e (IMRe)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11000011 (xC3)        Receiver FIFO Reg e (RxFIFOe)                    Transmitter FIFO Reg e (TxFIFOe)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11000100 (xC4)        Input Port Reg e (IPRe)                          Reserved
 11000101 (xC5)        I/O Port Interrupt and Output e (I/OPIORe)       I/O Port Interrupt and Output e (I/OPIORe)
√Å√Å√Å√Å√Å√Å√Å
 11000110 (xC6)
√Å√Å√Å√Å√Å√Å√Å
 11000111 (xC7)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon/XoffInterrupt Status Reg e (XISRe)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11001000 (xC8)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11001001 (xC9)        Reserved                                         Reserved
 11001010 (xCA)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
 11001011 (xCB)
√Å√Å√Å√Å√Å√Å√Å
 11001100 (xCC)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11001101 (xCD)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11001110 (xCE)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11001111 (xCF)        Reserved                                         Reserved
                                                                     UART F
√Å√Å√Å√Å√Å√Å√Å
 11010000 (xD0)
√Å√Å√Å√Å√Å√Å√Å
 11010001 (xD1)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register f (MR2f)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Status Register f (SRf)                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Mode Register f (MR2f)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Command Register f (CRf)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11010010 (xD2)        Interrupt Status Register f (ISRf)               Interrupt Mask Register f (IMRf)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11010011 (xD3)        Receiver FIFO Reg f (RxFIFOf)                    Transmitter FIFO Reg f (TxFIFOf)
 11010100 (xD4)        Input Port Reg f (IPRf)                          Reserved
√Å√Å√Å√Å√Å√Å√Å
 11010101 (xD5)
√Å√Å√Å√Å√Å√Å√Å
 11010110 (xD6)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/O Port Interrupt and Output f (I/OPIORf)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon/XoffInterrupt Status Reg f (XISRf)         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        I/O Port Interrupt and Output f (I/OPIORf)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11010111 (xD7)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11011000 (xD8)        Reserved                                         Reserved
 11011001 (xD9)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
 11011010 (xDA)
√Å√Å√Å√Å√Å√Å√Å
 11011011 (xDB)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11011100 (xDC)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11011101 (xDD)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11011110 (xDE)        Reserved                                         Reserved
 11011111 (xDF)        Reserved                                         Reserved
2006 Aug 10                                                       39


Philips Semiconductors                                                                                          Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                SC28L198
√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
          A(7:0)                                 Read                                             Write
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                     UART G
 11100000 (xE0)        Mode Register g (MR2g)                           Mode Register g (MR2g)
√Å√Å√Å√Å√Å√Å√Å
 11100001 (xE1)
√Å√Å√Å√Å√Å√Å√Å
 11100010 (xE2)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Status Register g (SRg)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Interrupt Status Register g (ISRg)             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Command Register g (CRg)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Interrupt Mask Register g (IMRg)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11100011 (xE3)        Receiver FIFO Reg g (RxFIFOg)                    Transmitter FIFO Reg g (TxFIFOg)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11100100 (xE4)        Input Port Reg g (IPRg)                          Reserved
 11100101 (xE5)        I/O Port Interrupt and Output g (I/OPIORg)       I/O Port Interrupt and Output g (I/OPIORg)
√Å√Å√Å√Å√Å√Å√Å
 11100110 (xE6)
√Å√Å√Å√Å√Å√Å√Å
 11100111 (xE7)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon/XoffInterrupt Status Reg g (XISRg)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11101000 (xE8)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11101001 (xE9)        Reserved                                         Reserved
 11101010 (xEA)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
 11101011 (xEB)
√Å√Å√Å√Å√Å√Å√Å
 11101100 (xEC)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11101101 (xED)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11101110 (xEE)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11101111 (xEF)        Reserved                                         Reserved
                                                                     UART H
√Å√Å√Å√Å√Å√Å√Å
 11110000 (xF0)
√Å√Å√Å√Å√Å√Å√Å
 11110001 (xF1)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Mode Register h (MR2h)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Status Register h (SRh)                        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Mode Register h (MR2h)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Command Register h (CRh)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11110010 (xF2)        Interrupt Status Register h (ISRh)               Interrupt Mask Register h (IMRh)
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11110011 (xF3)        Receiver FIFO Reg h (RxFIFOh)                    Transmitter FIFO Reg h (TxFIFOh)
 11110100 (xF4)        Input Port Reg h (IPRh)                          Reserved
√Å√Å√Å√Å√Å√Å√Å
 11110101 (xF5)
√Å√Å√Å√Å√Å√Å√Å
 11110110 (xF6)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       I/O Port Interrupt and Output h (I/OPIORh)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Xon/XoffInterrupt Status Reg h (XISRh)         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        I/O Port Interrupt and Output h (I/OPIORh)
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11110111 (xF7)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11111000 (xF8)        Reserved                                         Reserved
 11111001 (xF9)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å
 11111010 (xFA)
√Å√Å√Å√Å√Å√Å√Å
 11111011 (xFB)        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       Reserved                                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
                                                                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                        Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11111100 (xFC)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11111101 (xFD)        Reserved                                         Reserved
√Å√Å√Å√Å√Å√Å√Å                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                 √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 11111110 (xFE)        Reserved                                         Reserved
 11111111 (xFF)        Reserved                                         Reserved
2006 Aug 10                                                       40


Philips Semiconductors                                                                                           Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                 SC28L198
RESET CONDITIONS                                                   Test modes
                                                                   Input Port Changed bits
Device Configuration after Hardware Reset or CRa                   Gang write to Xon or Xoff
cmd=x1F                                                            Xon/Xoff/Address detection
                                                                   Receiver error status
Cleared registers:
   Channel Status Registers (SR)                                 Disables:
   Channel Interrupt Status Registers (ISR)
                                                                   Transmitters
   Channel Interrupt Mask Registers (IMR)
                                                                   Receivers
   Channel Interrupt Xon Status Register (XISR)
                                                                   Interrupts, current and future
   Interrupt Control Register (ICR)
   Global Configuration Control Register (GCCR)
   Hence the device enters the asynchronous bus cycling mode.    Halts:
   Current Interrupt Register (CIR)                                BRG Counters
   BRG Timer Run Control Register (BRGTCR)                         Bus cycle in progress (hardware RESET only)
   Watch-dog Timer Run Control Register (WDTRCR)
   Channel Input/Output Port Configuration Registers (I/OPCR)    Limitations:
   Hence all I/O pins have direction = Input after reset           Minimum RESETN pin pulse width is 10 SClk cycles after Vcc
   BRG Counter/Timer Registers                                     reaches operational range
                                                                   The user must allow a minimum of 6 SClk cycles to elapse after
Clears Modes for:                                                  a reset (RESETN pin or CRa initiated) of the device terminates
   Power down                                                      before initiating a new bus cycle.
2006 Aug 10                                                   41


Philips Semiconductors                                                                                                        Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                            SC28L198
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å
DC ELECTRICAL SPECIFICATIONS FOR COMMERCIAL AND INDUSTRIAL (5V)
VCC = 5.0 volts     10%; TA = ‚Äì40 ¬∞C to +85¬∞C; unless otherwise specified
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
     SYMBOL
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                      PARAMETER
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                                    TEST
                                                                               CONDITIONS          √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                           MIN  √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å
                                                                                                                    LIMITS
                                                                                                                      TYP1 √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                             MAX  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                        UNIT
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
 VIL              Input low voltage2                                                                       VSS                0.8         V
 VIH              Input high voltage (except X1/CLK)                                                       2.0               Vcc
√Å√Å√Å√Å√Å
 VIH
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Input high voltage (X1/CLK)
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å
                                                                      √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                         0.8VCC
                                                                                                                √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å       √Å√Å√Å
                                                                                                                             Vcc
                                                                                                                           √Å√Å√Å    √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
√Å√Å√Å√Å√Å
 VOL3
√Å√Å√Å√Å√Å
 VOH              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Output low voltage4
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Output high voltage (except OD outputs)             √Å√Å√Å√Å√Å√Å√Å
                                                                         IOL = 4.0mA
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         IOH = ‚Äì400 mA             √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å  0.8VCC √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å
                                                                                                                      0.15
                                                                                                                           √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                              0.4
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                          V
                                                                                                                                          V
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
                                                                         IOH = ‚Äì100 mA                   0.9VCC
 VOL3
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
                  Open Drain low voltage                                 IOL = 14.0 mA                               <0.25    0.4
√Å√Å√Å√Å√Å
 IIL
√Å√Å√Å√Å√Å
 IIH              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Input current low, I/O pins
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Input current high, I/O pins                        √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN = 0
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         ViN = Vcc                 √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                           ‚Äì10
                                                                                                                √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å
                                                                                                                      <0.1
                                                                                                                      <0.1 √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                              10  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                         mA
√Å√Å√Å√Å√Å
 IL
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Input leakage current
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN = 0 to Vcc
                                                                                                   √Å√Å√Å√Å     ‚Äì5
                                                                                                                √Å√Å√Å√Å   <1
                                                                                                                           √Å√Å√Å 5
                                                                                                                                  √Å√Å√Å√Å   mA
√Å√Å√Å√Å√Å
 IILCKX1
√Å√Å√Å√Å√Å
 IIHCKX1          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  X1/CLK input low current
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  X1/CLK input high current                           √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN=Vss,X2=Open
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN=Vcc, X2=Open          √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                          ‚Äì450
                                                                                                                √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å       √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                             450  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                         mA
√Å√Å√Å√Å√Å
 IOZH
√Å√Å√Å√Å√Å
 IOZL             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Output off current high, 3‚Äìstate data bus
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Output off current low, 3‚Äìstate data bus            √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN = VCC
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         VIN = 0                   √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å    ‚Äì10  √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å
                                                                                                                       <.1
                                                                                                                       <.1 √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                              10
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                         mA
                                                                                                                                         mA
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
 IODL             Open‚Äìdrain output low current in off state             VIN = 0                           ‚Äì10         <.1               mA
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
 IODH             Open drain output high current in off state            VIN = VCC                                     <.1    10
 ICC              Power supply current                                   TTL Input levels                              100   150         mA
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Operating mode 33 MHz
                  √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                  Static Power down (No clocks, Open‚Äìdrains off,      √Å√Å√Å√Å√Å√Å√Å
                                                                         CMOS input levels
                                                                      √Å√Å√Å√Å√Å√Å√Å
                                                                         CMOS input levels         √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å         √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å
                                                                                                                       26
                                                                                                                       0.6 √Å√Å√Å
                                                                                                                           √Å√Å√Å
                                                                                                                              40
                                                                                                                               5  √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                         mA
                                                                                                                                         mA
√Å√Å√Å√Å√Å             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å         √Å√Å√Å√Å       √Å√Å√Å    √Å√Å√Å√Å
                  inputs at VSS or VCC)
NOTES:
1. Typical values are at +25 ¬∞C, typical supply voltage and typical processing parameters.
2. All voltage measurements are referenced to VSS. For testing, all inputs swing between 0.4 V and 2.4 V with a transition time of 10 ns
     maximum. For X1/CLK this swing is between 0.4 V and 4.4 V. all time measurements are referenced at input voltages of VIL and VIH as
     appropriate.
3. Test conditions for itnerrupt and I/O outputs: CL = 50 pF. Test conditions for the rest of the outputs: CL = 60 pF.
4. Simultaneous switching more than 6 I/O port pins from 5 volts to 0 volts at full capacitive load may ground bounce on the output pins up to
     0.95 volts.
5. All RX, TX, Brg Timer, I/O pins operating at 16 MHz. Sclk at 35 MHz and VCC at 5.6 volts. A worst‚Äìcase environment.
2006 Aug 10                                                              42


Philips Semiconductors                                                                          Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                 SC28L198
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å√Å√Å√Å√Å√Å            √Å√Å√Å√Å
AC ELECTRICAL CHARACTERISTICS FOR COMMERCIAL AND INDUSTRIAL (5V)
VCC = 5.0 volts   10%; TA = ‚Äì40 ¬∞C to +85¬∞C; unless otherwise specified
√Å√Å√Å√Å√Å
    SYMBOL
                √Å√Å√Å
                 FIG #
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                        PARAMETER
                                                                                 √Å√Å√Å
                                                                                 √Å√Å√Å
                                                                                   MIN√Å√Å√Å√Å
                                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                                        LIMIT
                                                                                      √Å√Å√Å√Å
                                                                                         TYP   √Å√Å√Å
                                                                                               √Å√Å√Å
                                                                                                MAX  √Å√Å√Å√Å
                                                                                                     √Å√Å√Å√Å
                                                                                                         UNIT
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 Reset Timing
 tRES1
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                         RESET pulse width                                         10                   Sclk
 Bus Timing
√Å√Å√Å√Å√Å
 tAS
√Å√Å√Å√Å√Å
 tAH            √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         A0‚ÄìA7 setup time before Sclk C3 rising edge
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         A0‚ÄìA7 hold time after Sclk C3 rising edge               √Å√Å√Å
                                                                                   10
                                                                                 √Å√Å√Å
                                                                                   18 √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                           2
                                                                                           8   √Å√Å√Å√Å
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                         ns
                                                                                                        √Å√Å√Å
                                                                                                         ns
√Å√Å√Å√Å√Å           √Å
                √Å√Å√Å√Å√Å  √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                    √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å
                                                                                                        √Å√Å√Å   √Å√Å
  tCS                    CEN setup time before Sclk C1 high (Sync)                  5      3             ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                         CEN setup time before Sclk C2 high (Async)                 5      3             ns
 tCH                     CEN hold time after Sclk C3 high (Sync)                   14   1¬ΩSclk           ns
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
 tSTP           √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         CEN hold time after Sclk C4 high (Async)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         CEN high before next C2 to stop next cycle (Sync Mode)2 √Å√Å√Å
                                                                                   25
                                                                                 √Å√Å√Å
                                                                                   18 √Å√Å√Å√Å
                                                                                        1¬ΩSclk
                                                                                      √Å√Å√Å√Å     √Å√Å√Å√Å
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                         ns
                                                                                                        √Å√Å√Å
                                                                                                         ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                    √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å
                                                                                                        √Å√Å√Å   √Å√Å
 tRWS                    W‚ÄìRn setup time before Sclk C2 rising edge                 5                    ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tRWH                    W‚ÄìRn hold time after Sclk C3 rising edge                  14   1¬ΩSclk           ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tDD                     Read cycle Data valid after Sclk C3 rising edge                  12      25     ns
 tDF                     Read cycle data bus floating after CEN high (Sync)               10      16     ns
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
 tDS            √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å
                         Read cycle data bus floating after C4 end high (Async)
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         Write cycle data setup time before Sclk C4 rising edge  √Å√Å√Å
                                                                                 √Å√Å√Å
                                                                                   25 √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                          10
                                                                                          14   √Å√Å√Å√Å
                                                                                                  15
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                        √Å
                                                                                                         ns
                                                                                                        √Å√Å√Å
                                                                                                         ns
                                                                                                              √Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tDH                     Write cycle data hold time after Sclk C4 rising edge      15      8             ns
                                                                                        ¬Ω Sclk
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tRWD                    High time between CEN low (Async)                         12                    ns
 I/O Port Pin Timing
√Å√Å√Å√Å√Å
 tPS
√Å√Å√Å√Å√Å
 tPH            √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         I/O input setup time before Sclk C3 rising edge
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         I/O input hold time after Sclk C4 rising edge           √Å√Å√Å
                                                                                   18
                                                                                 √Å√Å√Å
                                                                                   12 √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                           4
                                                                                           1   √Å√Å√Å√Å
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                         ns
                                                                                                        √Å√Å√Å
                                                                                                         ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tPD                     I/O output valid from:                                           32      50     ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                           Write Sclk C4 rising edge (write to IOPIOR)
 Interrupt Timing
√Å√Å√Å√Å√Å
 tIR
√Å√Å√Å√Å√Å           √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         IRQN from:
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                           Internal interrupt source active bid                  √Å√Å√Å
                                                                                 √Å√Å√Å
                                                                                   22 √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                          26   √Å√Å√Å√Å
                                                                                               √Å√Å√Å√Å
                                                                                                  43    √Å√Å√Å
                                                                                                        √Å√Å√Å
                                                                                                         Sclk
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                           Reset to IRQN inactive                                                 75     ns
                           Write IMR (set or clear IMR bit)3                                      45     ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
 tDD
√Å√Å√Å√Å√Å           √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         IACKN cycle Data valid after Sclk C3 rising edge
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Tx/Rx Clock Timing                                                              √Å√Å√Å
                                                                                 √Å√Å√Å  √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                          12
                                                                                               √Å√Å√Å√Å
                                                                                                  25
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                         ns
                                                                                                        √Å√Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tRX                     RxC high or low time                                      15      8             ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 FRX4                    RxC frequency (16 X)                                       0             16     Mhz
                                            (1 X)                                   0              1     Mhz
√Å√Å√Å√Å√Å
 tTX
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         TxC high or low time
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å
                                                                                   15
                                                                                      √Å√Å√Å√Å 7
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                         ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 FTX4                    TxC frequency (16 X)                                       0             16     Mhz
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                                           (1 X)                                    0              1     Mhz
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 Transmitter Timing
 tTXD                    TxD output delay from TxC low                                    32      60      ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
 ttcs
√Å√Å√Å√Å√Å           √Å√Å√Å
                √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                       √Å
                         TxC output delay from TxD output data
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Receiver Timing                                                                 √Å√Å√Å
                                                                                   ‚Äì15
                                                                                 √Å√Å√Å  √Å√Å√Å√Å
                                                                                      √Å√Å√Å√Å
                                                                                          4
                                                                                               √Å√Å√Å√Å
                                                                                                  15
                                                                                               √Å√Å√Å√Å     √Å√Å√Å
                                                                                                        √Å
                                                                                                          ns
                                                                                                        √Å√Å√Å   √Å√Å
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tRXS                    RxD data setup time to RxC high (data)                    20     ‚Äì4              ns
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
 tRXH                    RxD data hold time from RxC high (data)                   20     6               ns
 tsSTRT                  RxD data low time for receiving a valid Start Bit        17/32                   bit
√Å√Å√Å√Å√Å           √Å√Å√Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                        √Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å√Å     √Å√Å√Å
                                                                                                          time
2006 Aug 10                                                            43


Philips Semiconductors                                                                                                         Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                              SC28L198
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å
AC ELECTRICAL CHARACTERISTICS FOR COMMERCIAL AND INDUSTRIAL (5 V) (Continued)
VCC = 5.0 volts     10 %; TA = ‚Äì40 ¬∞C to +85 ¬∞C; unless otherwise specified
√Å√Å√Å√Å√Å
    SYMBOL
                 √Å√Å√Å FIG#
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                            PARAMETER
                                                                                                 √Å√Å√Å
                                                                                                 √Å√Å√Å√Å√Å√Å√Å√Å   √Å√Å√Å√Å LIMITS
                                                                                                                         √Å√Å√Å       √Å√Å√Å UNIT
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å            √Å√Å√Å
                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Sclk Timing                                                                                     √Å√Å√Å
                                                                                                 √Å√Å√Å
                                                                                                      MIN
                                                                                                            √Å√Å√Å√Å
                                                                                                            √Å√Å√Å√Å
                                                                                                                  TYP
                                                                                                                         √Å√Å√Å
                                                                                                                         √Å√Å√Å
                                                                                                                             MAX
                                                                                                                                   √Å√Å√Å
                                                                                                                                   √Å√Å√Å
                                                                                                                                   √Å√Å√Å
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 tsclkl                        Min low time at VIL (0.8V)                                             11            5                    ns
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 tsclkh                        Min high time at VIH (2.0V)                                            11            5                    ns
 Fsclk                         Sclk frequency                                                         0.1                      33       MHz
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
 t/RFsck
√Å√Å√Å√Å√Å            √Å√Å√Å
                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å
                               Sclk rise and fall time (0.8 to 2.0Volts)
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 X1/X2 Communication Crystal Clock                                                               √Å√Å√Å
                                                                                                 √Å√Å√Å        √Å√Å√Å√Å
                                                                                                            √Å√Å√Å√Å         √Å√Å√Å
                                                                                                                         √Å√Å√Å
                                                                                                                               3
                                                                                                                                   √Å√Å√Å
                                                                                                                                   √Å√Å√Å
                                                                                                                                         ns
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 Fx15                          X1 clock frequency                                                      1         3.6864       8.0       MHz
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 X1 L / H                      X1 Low / High time                                                     32          135                    ns
 T/RFx1                        X1 Rise and Fall time                                                                           10        ns
√Å√Å√Å√Å√Å
 FC/T4           √Å√Å√Å
                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Counter/Timer Baud Rate Clock (External Clock Input)
√Å√Å√Å√Å√Å                     √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               Clock frequency                                                   √Å√Å√Å
                                                                                                 √Å√Å√Å
                                                                                                       0    √Å√Å√Å√Å
                                                                                                            √Å√Å√Å√Å         √Å√Å√Å
                                                                                                                         √Å√Å√Å
                                                                                                                               8   √Å√Å√Å
                                                                                                                                   √Å√Å√Å
                                                                                                                                        MHz
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 √Å√Å√Å      √Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å
                                                                                                            √Å√Å√Å√Å √Å√Å√Å     √Å√Å√Å       √Å√Å√Å
 TC/TLH                        C/T high and low time                                                  15           11                    ns
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                                √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 TC/TO                         Delay C/T clock external to output pin                                              48          60        ns
 DTACK Timing
√Å√Å√Å√Å√Å
 DAKdly
√Å√Å√Å√Å√Å
 DAKdlya         √Å√Å√Å
                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               DACK low from Sclk C4 rising edge
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               DACK high from CEN high (Async)                                   √Å√Å√Å
                                                                                                 √Å√Å√Å        √Å√Å√Å√Å
                                                                                                            √Å√Å√Å√Å
                                                                                                                   10
                                                                                                                   11    √Å√Å√Å
                                                                                                                         √Å√Å√Å
                                                                                                                               18
                                                                                                                               20  √Å√Å√Å
                                                                                                                                   √Å√Å√Å
                                                                                                                                         ns
                                                                                                                                         ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 DAKdlys                       DACK high from C4 end rising edge (Sync)                                            11          20        ns
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 I/O Port External Clock
√Å√Å√Å√Å√Å            √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å        √Å√Å√Å√Å         √Å√Å√Å       √Å√Å√Å
 tgpirtx                       GPI to Rx/Tx clock out                                                              32          50        ns
                               RxD setup to I/OP rising edge 1X mode                                  20            2                    ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å            √Å√Å√Å
                 √Å√Å√Å      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               I/OP falling edge to TxD out 1X mode
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                     √Å√Å√Å
                                                                                                 √Å√Å√Å        √Å√Å√Å√Å
                                                                                                            √Å√Å√Å√Å
                                                                                                                   32
                                                                                                                         √Å√Å√Å
                                                                                                                         √Å√Å√Å
                                                                                                                               60
                                                                                                                                   √Å√Å√Å
                                                                                                                                   √Å√Å√Å
                                                                                                                                         ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Gout Timing
 GPOtdd                        GPO valid after write to GPOR                                                      100                    ns
NOTES:
1. Timing is illustrated and referenced with respect to W‚ÄìRN and CEN inputs. Internal read and write activities are controlled by the Sclk as it
    generates the several ‚ÄúC‚Äù timing as shown in the timing diagrams.
2. The minimum time before the rising edge of the next C2 time to stop the next bus cycle. CEN must return high after midpoint of C4 time and
    before the C2 time of the next cycle.
3. Delay is from CEN high in Async mode to IRQN inactive, from end of C4 to IRQN inactive in Sync mode.
4. The minimum frequency values are not tested, but are guaranteed by design.
5. 1MHz specification is for crystal operation.
2006 Aug 10                                                              44


Philips Semiconductors                                                                                                         Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                            SC28L198
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                      √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å√Å√Å√Å√Å√Å                      √Å√Å√Å√Å
DC ELECTRICAL SPECIFICATIONS FOR COMMERCIAL AND INDUSTRIAL (3.3 V)
VCC = 3.3 volts       10%; TA = ‚Äì40 ¬∞C to +85¬∞C; unless otherwise specified
√Å√Å√Å√Å
√Å√Å√Å√Å
  SYMBOL      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å          PARAMETER                   √Å√Å√Å√Å√Å√Å√Å√Å
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                        TEST CONDITIONS            √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                   √Å√Å√Å√ÅMIN      √Å√Å√Å
                                                                                                                  LIMITS
                                                                                                                √Å√Å√Å
                                                                                                                  TYP1  √Å√Å√Å√Å
                                                                                                                        √Å√Å√Å√Å
                                                                                                                           MAX    √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å  UNIT
√Å√Å√Å√Å
 VIL
√Å√Å√Å√Å
 VIH          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 Input low
             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                           voltage2
                 Input high voltage (except X1/CLK)              √Å√Å√Å√Å√Å√Å√Å√Å
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                        VSS
                                                                                                    0.8 * VCC   √Å√Å√Å
                                                                                                                √Å√Å√Å     √Å√Å√Å√Å
                                                                                                                         0.2 * VCC
                                                                                                                        √Å√Å√Å√Å
                                                                                                                            VCC   √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                          V
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                      √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 VIH             Input high voltage (X1/CLK)                                                        0.8 * VCC               VCC
 VOL3            Output low voltage4                                 IOL = 3.2mA                                   0.15     0.4           V
√Å√Å√Å√Å
 VOH
             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 Output high voltage (except OD outputs)
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                     IOH = ‚Äì400mA
                                                                                                   √Å√Å√Å√Å
                                                                                                      0.8VCC
                                                                                                                √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
√Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
                                                                     IOH = ‚Äì100mA                     0.9VCC
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                      √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 VOL3            Open Drain low voltage                              IOL = 10.0mA                                 <0.25     0.4           V
                                                                                                                                          mA
√Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 IIL             Input current low, I/O pins                         VIN = 0                            ‚Äì5         <0.1
 IIH             Input current high, I/O pins                        VIN = VCC                                     <0.1      +5
√Å√Å√Å√Å
 IL
√Å√Å√Å√Å
 IILCKX1      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 Input leakage current
              √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 X1/CLK input low current                        √Å√Å√Å√Å√Å√Å√Å√Å
                                                                     VIN = 0 to VCC
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                     VIN=VSS,X2=Open               √Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å
                                                                                                        ‚Äì5
                                                                                                       ‚Äì300     √Å√Å√Å <1
                                                                                                                        √Å√Å√Å√Å
                                                                                                                √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                                                             5
                                                                                                                                  √Å√Å√Å√Å    mA
                                                                                                                                          mA
√Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 IIHCKX1         X1/CLK input high current                           VIN=VCC, X2=Open                                       300
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                      √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 IOZH            Output off current high, 3‚Äìstate data bus           VIN = Vcc                                     <.1       5            mA
                                                                                                                                          mA
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                      √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 IOZL            Output off current low, 3‚Äìstate data bus            VIN = 0                            ‚Äì5         <.1
                                                                                                                                          mA
√Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
 IODL            Open‚Äìdrain output low current in off state          VIN = 0                            ‚Äì5         <.1
 IODH            Open drain output high current in off state         VIN = VCC                                     <.1       5
√Å√Å√Å√Å
 ICC
√Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 Power supply current
             √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                 Operating mode 33 MHz                           √Å√Å√Å√Å√Å√Å√Å√Å
                                                                     TTL Input levels
                                                                 √Å√Å√Å√Å√Å√Å√Å√Å
                                                                     CMOS input levels             √Å√Å√Å√Å√Å√Å√Å
                                                                                                   √Å√Å√Å√Å         √Å√Å√Å
                                                                                                                    22
                                                                                                                    12  √Å√Å√Å√Å
                                                                                                                        √Å√Å√Å√Å
                                                                                                                             35
                                                                                                                             20   √Å√Å√Å√Å
                                                                                                                                  √Å√Å√Å√Å
                                                                                                                                         mA
                                                                                                                                         mA
√Å√Å√Å√Å         √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                       √Å√Å√Å√Å√Å√Å√Å√Å                          √Å√Å√Å√Å         √Å√Å√Å     √Å√Å√Å√Å      √Å√Å√Å√Å
                 Static Power down (No clocks, Open drains off,      CMOS input levels                             0.6       5            mA
                 inputs at Vss or Vcc)
NOTES:
1. Typical values are at +25 ¬∞C, typical supply voltage and typical processing parameters.
2. All voltage measurements are referenced to VSS. For testing, all inputs swing between 0.4 V and 2.4 V with a transition time of 10 ns
     maximum. For X1/CLK this swing is between 0.2V and 2.88V. all time measurements are referenced at input voltages of VIL and VIH as
     appropriate.
3. Test conditions for itnerrupt and I/O outputs: CL = 50 pF. Test conditions for the rest of the outputs: CL = 60 pF.
4. Simultaneous switching more than 6 I/O port pins from 5 volts to 0 volts at full capacitive load may ground bounce on the output pins up to
     0.95 volts.
5. All RX, TX, Brg Timer, I/O pins operating at 16 MHz. Sclk at 35 MHz and VCC at 5.6 volts. A worst‚Äìcase environment.
2006 Aug 10                                                              45


Philips Semiconductors                                                                                    Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                         SC28L198
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å√Å√Å√Å√Å√Å            √Å√Å√Å√Å
AC ELECTRICAL CHARACTERISTICS FOR COMMERCIAL AND INDUSTRIAL (3.3 V)
VCC = 3.3 volts   10%; TA = ‚Äì40 ¬∞C to +85¬∞C; unless otherwise specified
√Å√Å√Å√Å
  SYMBOL
           √Å√Å√Å√ÅFIGURE
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                     PARAMETER
                                                                                     √Å√Å√Å√Å
                                                                                     √Å√Å√Å√Å
                                                                                       MIN √Å√Å√Å√Å
                                                                                     √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                            LIMITS
                                                                                           √Å√Å√Å√Å
                                                                                              TYP   √Å√Å√Å
                                                                                                    √Å√Å√Å
                                                                                                     MAX  √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                UNIT
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 Reset Timing
 tRES1
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                         RESET pulse width                                             10                       Sclk
 Bus Timing
√Å√Å√Å√Å
 tAS
√Å√Å√Å√Å
 tAH       √Å√Å√Å√Å
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         A0-A7 setup time before Sclk C3 rising edge
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         A0-A7 hold time after Sclk C3 rising edge                   √Å√Å√Å√Å
                                                                                       22
                                                                                     √Å√Å√Å√Å
                                                                                       30  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å
                                                                                                3
                                                                                               12   √Å√Å√Å
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                  ns
                                                                                                                  ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å
                                                                                                          √Å√Å√Å√Å
                                                                                                             √Å√Å√Å
                         CEN setup time before Sclk C1 high (ASYNC)                     8       3                 ns
 tCS
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                         CEN setup time before Sclk C2 high (SYNC)                      8       3                 ns
                         CEN hold time after Sclk C3 high (SYNC)                       25   1¬Ω Sclk               ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tCH
                         CEN hold time after Sclk C4 high (ASYNC)                      50   1¬Ω Sclk               ns
√Å√Å√Å√Å
 tSTP
√Å√Å√Å√Å
 tRWS      √Å√Å√Å√Å
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         Cen high befoe next C2 to stop next cycle (Sync Mode)2
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         W-Rn setup time before Sclk C2 rising edge                  √Å√Å√Å√Å
                                                                                       30
                                                                                     √Å√Å√Å√Å
                                                                                        7  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å     √Å√Å√Å
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                  ns
                                                                                                                  ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å  √Å
                                                                                           √Å√Å√Å√Å
                                                                                             √Å√Å√Å    √Å√Å√Å   √Å√Å√Å√Å
 tRWH                    W-Rn hold time after Sclk C3 rising edge                      25   1¬Ω Sclk               ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tDD                     Read cycle Data valid after Sclk C3 falling edge                      20     40          ns
                         Read cycle data bus floating after CEN high (ASYNC)                   17     30          ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tDF
                         Read cycle data bus floating after C4 end (SYNC)                      11     20          ns
√Å√Å√Å√Å
 tDS
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         Write cycle data setup time before Sclk C4 rising edge
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
           √Å√Å√Å√Å        √Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                          √Å√Å√Å√Å
                                                                                       25
                                                                                     √Å√Å√Å√Å  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å
                                                                                               14
                                                                                                    √Å√Å√Å
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å
                                                                                                          √Å  √Å√Å√Å
                                                                                                                  ns
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                                   √Å√Å√Å√Å
 tDH                     Write cycle data hold time after Sclk C4 rising edge          25      14                 ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tRWD                    High time between CEN low (ASYNC)                             15    ¬Ω Sclk               ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 I/O Port Pin Timing
 tPS                     I/O input setup time before Sclk C3 falling edge (Read IPR)   18       4                 ns
√Å√Å√Å√Å
 tPH
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         I/O input hold time after Sclk C4 rising edge (Read IPR)
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å
                                                                                       12
                                                                                           √Å√Å√Å√Å 4
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å    ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                         I/O output valid from:
 tPD                                                                                           50     80          ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                         Write Sclk C4 rising edge (write to I/OPIOR)
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 Interrupt Timing
                         IRQN from:
√Å√Å√Å√Å
 tIR
√Å√Å√Å√Å       √Å√Å√Å√Å
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          Internal interrupt source active bid
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          Software reset to IRQN inactive
                          Write IMR (set or clear IMR bit))3 to IRQN inactive
                                                                                     √Å√Å√Å√Å
                                                                                       22
                                                                                     √Å√Å√Å√Å  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å
                                                                                               26
                                                                                               60   √Å√Å√Å
                                                                                                      43
                                                                                                    √Å√Å√Å
                                                                                                      90  √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                Sclk
                                                                                                                  ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                                                                                               40     60          ns
 tDD                     Interrupt vector valid after C3 rising edge                           20     30          ns
√Å√Å√Å√Å
 tRX       √Å√Å√Å√Å
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Tx / Rx Clock Timing, External
√Å√Å√Å√Å                   √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         RxC high or low time                                        √Å√Å√Å√Å
                                                                                     √Å√Å√Å√Å
                                                                                       25  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å
                                                                                                8   √Å√Å√Å
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                  ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
                         RxC frequency (16 X)                                           0              8
 fRX4                                                                                                           MHz
                                          (1 X)                                         0              1
√Å√Å√Å√Å
 tTX
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         TxC high or low time
                                                                                     √Å√Å√Å√Å
                                                                                       20
                                                                                           √Å√Å√Å√Å 7
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å    ns
√Å√Å√Å√Å
 fTX4
           √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         TxC frequency (16 X)
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                                          (1 X)                                      √Å√Å√Å√Å
                                                                                        0
                                                                                     √Å√Å√Å√Å
                                                                                        0  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å     √Å√Å√Å
                                                                                                      8.0
                                                                                                    √Å√Å√Å
                                                                                                       1  √Å√Å√Å√Å
                                                                                                          √Å√Å√Å√Å
                                                                                                                MHz
                                                                                                                MHz
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 Transmitter Timing
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tTXD                    TxD output delay from TxC low                                         50     90          ns
 tTCS                    TxC output delay from TxD output data                         -15      4     15          ns
√Å√Å√Å√Å
 tRXS      √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Receiver Timing
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                         RxD data setup time to RxC high (data)                      √Å√Å√Å√Å
                                                                                     √Å√Å√Å√Å
                                                                                       25  √Å√Å√Å√Å
                                                                                           √Å√Å√Å√Å
                                                                                               14   √Å√Å√Å
                                                                                                    √Å√Å√Å   √Å√Å√Å√Å
                                                                                                          √Å
                                                                                                          √Å√Å√Å√Å
                                                                                                             √Å√Å√Å
                                                                                                                  ns
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tRXH                    RxD data hold time from RxC high (data)                       25      14                 ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tsSTRT                  RxD data low time to for receiving a valid Start Bit           17                     bit time
                                                                                        32
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å
                       √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                    √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å
                                                                                                          √Å√Å√Å√Å
                                                                                                             √Å√Å√Å
 Sclk Timing
√Å√Å√Å√Å       √Å√Å√Å√Å        √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                              √Å√Å√Å√Å  √Å√Å√Å√Å     √Å√Å√Å   √Å√Å√Å√Å
 tSCLKL                  Min low time at Vil (0.8V)                                    15      10                 ns
 tSCLKH                  Min high time at Vih (2.0V)                                   15      10                 ns
2006 Aug 10                                                            46


Philips Semiconductors                                                                                                         Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                              SC28L198
√Å√Å√Å√Å
√Å√Å√Å√Å        √Å√Å√Å√Å
            √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å√Å√Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
                                                                                                                              √Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å√Å√Å√Å√Å√Å
AC ELECTRICAL CHARACTERISTICS FOR COMMERCIAL AND INDUSTRIAL (3.3 V) (Continued)
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
                                                                                                           LIMITS
  SYMBOL         FIGURE                                  PARAMETER                                                                    UNIT
                                                                                                MIN           TYP        MAX
√Å√Å√Å√Å
 Fsclk
            √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Sclk frequency
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å
 T/RFsclk
            √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            Sclk rise/fall time (0.8 to 2.0Volts)                        √Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å
                                                                                             0.1
                                                                                                      √Å√Å√Å√Å
                                                                                                      √Å√Å√Å√Å           √Å√Å√Å
                                                                                                                       20
                                                                                                                     √Å√Å√Å
                                                                                                                       5      √Å√Å√Å√Å
                                                                                                                              √Å√Å√Å√Å
                                                                                                                                    MHz
                                                                                                                                    ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
 X1 / X2 Communication Crystal Clock
 Fx15
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
                            X1 clock frequency                                               1            3.6864       4            MHz
 X1 L / H                   X1 Low / High time                                               80           52                        ns
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å
 T/RFx1
√Å√Å√Å√Å        √Å√Å√Å√Å
            √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            X1 Rise / Fall time
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 Counter/Timer Baud Rate Clock (External Clock Input)                                    √Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å         √Å√Å√Å√Å
                                                                                                      √Å√Å√Å√Å           √Å√Å√Å
                                                                                                                       10
                                                                                                                     √Å√Å√Å      √Å√Å√Å√Å
                                                                                                                              √Å√Å√Å√Å
                                                                                                                                    ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                               √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                           √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å
                                                                                                                              √Å√Å√Å√Å √Å√Å√Å
 FC/T4                      Clock frequency                                                  0                         8            MHz
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
 TC/TLH                     C/T high and low time                                            20           15                        ns
 TC/TO                      Delay C/T clock external to output pin                                        48           110          ns
√Å√Å√Å√Å
 DAKDLY     √Å√Å√Å√Å
            √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
 DACKN Timing
√Å√Å√Å√Å                      √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            DACK low from Sclk C4 rising edge                            √Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å         √Å√Å√Å√Å
                                                                                                      √Å√Å√Å√Å18         √Å√Å√Å
                                                                                                                     √Å√Å√Å
                                                                                                                       30     √Å√Å√Å√Å
                                                                                                                              √Å√Å√Å√Å  ns
√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
            √Å√Å√Å√Å          √Å    √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å
                                                                                                      √Å√Å√Å√Å  √Å√Å√Å      √Å√Å√Å      √Å√Å√Å√Å
 DAKDLYA                    DACK high from CEN high (ASYNC)                                               18           30           ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                                        √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
 DAKDLY                     DACK high from C4 end rising edge (SYNC)                                      20           30           ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
 I/O PORT External Clock
 TGPIRTX                    GPI to Rx/Tx clock out                                                        50           80           ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            RxD setup to I/OP rising edge 1X mode
√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å
                            I/OP falling edge to TxD out 1X mode                         √Å√Å√Å√Å
                                                                                         √Å√Å√Å√Å
                                                                                             20
                                                                                                      √Å√Å√Å√Å
                                                                                                      √Å√Å√Å√Å
                                                                                                          2
                                                                                                          32         √Å√Å√Å
                                                                                                                     √Å√Å√Å
                                                                                                                       70     √Å√Å√Å√Å
                                                                                                                              √Å√Å√Å√Å
                                                                                                                                    ns
                                                                                                                                    ns
√Å√Å√Å√Å        √Å√Å√Å√Å          √Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å√Å                                               √Å√Å√Å√Å         √Å√Å√Å√Å           √Å√Å√Å      √Å√Å√Å√Å
 GOUT Timing
 GPOTDD                     GPO valid after write to GPOR                                                 100                       ns
NOTES:
1. Timing is illustrated and referenced with respect to W‚ÄìRN and CEN inputs. Internal read and write activities are controlled by the Sclk as it
    generates the several ‚ÄúC‚Äù timing as shown in the timing diagrams.
2. The minimum time before the rising edge of the next C2 time to stop the next bus cycle. CEN must return high after midpoint of C4 time and
    before the C2 time of the next cycle.
3. Delay is from CEN high in Async mode to IRQN inactive, from end of C4 to IRQN inactive in Sync mode.
4. The minimum frequency values are not tested, but are guaranteed by design.
5. 1MHz specification is for crystal operation.
2006 Aug 10                                                           47


Philips Semiconductors                                                                                                          Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                                SC28L198
                                                                                                             tCH
                                              C1                        C2               C3                    C4
          SCLK
                                                                                                                         tRWD
            CEN
          W_RN
                                                                                     tRWH
       ADDRESS              INVALID                                                 VALID                                       INVALID
          DATA                                   INVALID                                                 VALID          INVALID
         DACKN
                                                                              tAS       tAH
                                      tCS                  tRWS
                                                                                                  tDS
                                                                                                       DAKDLY        DAKDLY
                                                                                                          C4         CEN HIGH
                                                                                                            tDH
                                                                                                                                  SD00194
                                                       Figure 2. Basic Write Cycle, ASYNC
                                   C1        tCS        C2            C3                C4         C1                C2
       SCLK
                                                                    tCH                                           tSTP
        CEN
      W_RN
                                                                   tRWH
  ADDRESS
                    INVALID                                       VALID                            INVALID
       DATA                          INVALID                                       VALID    INVALID
     DACKN
                                                             tAS     tAH
                                              tRWS                                tDS
                                                                                  DAKDLY        DAKDLY
                                                                                    C4          C4 END
                                                                                      tDH
                                                                                                                                    SD00195
                                                        Figure 3. Basic Write Cycle, SYNC
2006 Aug 10                                                                48


Philips Semiconductors                                                                                                         Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                                 SC28L198
                                                                                                              tCH
                                              C1                        C2                C3                     C4
          SCLK
                                                                                                                          tRWD
            CEN
          W_RN                                                                        tRWH
       ADDRESS              INVALID                                                  VALID                                     INVALID
           DATA                                  INVALID                               DATA=00                VALID               INVALID
         DACKN
                                                                                         tAH
                                     tCS                                      tAS
                                                            tRWS                                                          tDF
                                                                                                 tDD
                                                                                                         DAKDLY
                                                                                                           C4          DAKDLY
                                                                                                                        CEN
                                                                                                                                  SD00196
                                                       Figure 4. Basic Read Cycle, ASYNC
                                  C1       tCS     C2             C3              C4               C1               C2
      SCLK
                                                                 tCH
       CEN                                                                                                     tSTP
      W_RN
                                                               tRWH
 ADDRESS            INVALID                                      VALID                                INVALID
      DATA                         INVALID                       DATA=00                VALID           INVALID
     DACKN
                                                                   tAH
                                                           tAS                                    tDF
                                            tRWS
                                                                         tDD
                                                                               DAKDLY          DAKDLY
                                                                                 C4            C4 END
                                                                                                                                     SD00197
                                                        Figure 5. Basic Read Cycle, SYNC
2006 Aug 10                                                                49


Philips Semiconductors                                                                                                                                 Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                                                                       SC28L198
                                                         C1                        C2                    C3                  C4
          SCLK
         IACKN
            CEN
          W_RN                                                                        DON‚ÄôT CARE
      ADDRESS                 INVALID                                                DON‚ÄôT CARE                                               INVALID
           DATA                                              INVALID                                                              VALID                  INVALID
        DACKN
                                                                                                tAS      tAH
                                               tCS
                                                                        tRWS
                                                                                                                                               tDF
                                                                                                             tDD
   NOTE: CEN must not be active during an IACKN cycle. If CEN is active, IACKN will be ignored
            and a normal read or write will be executed according to W_RN. In the synchronous                                C4
            mode, extended IACKN signal will start another IACKN. (This may not be desired, but                            DAKDLY
            is allowed.)
                                                                                                                                          DAKDLY
                                                                                                                                            CEN
                                                                                                                                            HIGH           SD00525
                                                               Figure 6. Basic IACKN Cycle, ASYNC/SYNC
                                                                                                                                  +5V
                             T/R fX1
                                                                                                                                      1K required for
                                                                           X1 L/H                                                        TTL gate.
                                                                                                                                                            X1
                                                               fX1
                                                                                                                                       NC                   X2
                                   C1 = C2 = 24pF FOR CL = 20PF
     C1 and C2 should be chosen according to the                                          28C198
     crystal manufacturer‚Äôs specification.
     C1 and C2 values will include any parasitic                           X1                                                                         22
     capacitance of the wiring.                                                                                                                             STANDARD
                                                                                                                                         BRG                BAUD
                                                                                             3pF                                                            RATES
                                             C1
                                                                                                    50 KOHMs
                                                                                                    TO
                                                                                                                                      38.4kHz CLOCK
                                                                                                    150 KOHMs
                                             C2                                                                           TO I/O CHANGE-OF-STATE DETECTORS
                                                                           X2
                                                         3.6864MHz
                                                                                            4pF
                                                                                                                                                              To
                                                                                                                                                 MUX          remainder
                                                                                                                                   √∑2                         of circuit
  NOTES:
  C1 and C2 should be based on manufacturer‚Äôs specification.                                                     TYPICAL CRYSTAL SPECIFICATION
  X1 and X2 parasitic capacitance IS 1-2pF AND 3-5pF, respectively.
  GAIN: at 4MHz 8 to 14db; at 8MHz 2 to 6db                                                FREQUENCY:                      2 ‚Äì 4MHZ
  PHASE: at 4MHz 272¬∞ to 276¬∞; at 8MHz 272¬∞ to 276¬∞                                        LOAD CAPACITANCE (CL):          12 ‚Äì 32pF
  The above figures for 5V operation. Operation at 3V is to be determined.                 TYPE OF OPERATION:              PARALLEL RESONANT, FUNDAMENTAL MODE
                                                                                                                                                                   SD00198
                                                              Figure 7. X1/X2 Communication Crystal Clock
2006 Aug 10                                                                               50


Philips Semiconductors                                                                                                       Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                                            SC28L198
                                           T/RFSCLK
                                                                                   tSCLKL
                                                           tSCLKH
                                                                        fSCLK
                                                                                                    SD00199
                                                             Figure 8. SCLK Timing
                                           T/RFSCLK
                                                                                     TC/TL
                                                             TC/TH
                                                                        FC/T
                                                                                                    TC/TO
                                                                                                       SD00200
                                            Figure 9. Counter/Timer Baud Rate Clock, External
                                               T/RF
                                                                                      Trx
                                                                                      Ttx
                                                             TC/TH
                                                                        Frx
                                                                         Ftx
                                                                                                    TC/TO
                                                                                                      SD00201
                                                  Figure 10. Tx/Rx Clock Timing, External
                   1X DATA CLOCK
                                                                                        tRXH
                                                     RxD
                                                                 tTXD           tRXS
                                                      TxD
                                                                                                                  SD00202
                                                Figure 11. Transmitter and Receiver Timing
Note: CEN must not be active during an IACKN cycle. If CEN is                In the synchronous mode extended IACKN signal cycle will start
active IACKN will be ignored and a normal read or write will be              another IACKN. (This may not be desired but is allowed)
executed according to W_RN.
2006 Aug 10                                                            51


Philips Semiconductors                                                                          Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                                 SC28L198
INDEX                                               GPOC , 29
                                                    GPOD, 29
          Numbers                                   GPOR, 29
                                                    GPOSR, 29
1x and 16x modes, Receiver, 9                       GRxFIFO, 28
1x and 16x modes, Transmitter, 9                    GTxFIFO, 28
          A                                                    H
Address Recognition Character Register, 25          Host Interface, 6
ARCR, 25                                            Host interface, 6
Asynchronous bus cycle, 6
                                                               I
          B                                         I/O Port Configuration Register, 29
Baud Rate Generator , 7                             I/O Port Interrupt and Output Register, 28
BCRA, 25                                            I/O ports, 10
BCRBRK, 24                                          I/OPCR, 10, 29
BCRCOS, 24                                          I/OPIOR, 28
BCRx, 24                                            IACKN, 8
Bidding Control Register ‚Äì Address, 25              IACKNCycle, 12
Bidding Control Register ‚Äì Break Change, 24         ICR, 27
Bidding Control Register ‚Äì Change of State, 24      IMR, 8, 24
Bidding Control Register ‚Äì Xon, 24                  INDEX, 51
Block diagram, 6                                    Input Port Register, 28
Break, transmission of, 9                           Interrupt Arbitration, 11
BRG Timer Control Register, 26                      Interrupt Control, 8
BRG Timer Reload Registers, Lower, 26               Interrupt Mask Register, 24
BRG Timer Reload Registers, Upper, 26               Interrupt priorities, Setting, 12
BRGCTCR , 26                                        Interrupt sources, Enabling, 12
BRGTRL, 26                                          Interrupt Status Register, 23
BRGTRU, 26                                          Interrupt Vector Register, 27
                                                    Interrupts, Xon/Xoff, 16
          C                                         IOPIOR register, 11
CEN, 6                                              IPR , 28
Channel Blocks, 7                                   ISR, 8, 23
Channel Status Register, 22                         IVR, 27
Character Recognition, 7
CharacterStripping, 11
                                                               M
CIR, 27                                             Minor Modes, 14
Clock Register, Rx & Tx, 20                         Mode control, Xon/Xoff, 16
Command Register, 21                                Mode Register 0, 18
COMMAND REGISTER TABLE, 22                          Mode Register 1, 18
CR , 21                                             Mode Register 2, 19
Crystal oscillator, 7                               Mode Registers, Initialization, 17
Current Interrupt Register, 27                      Modes of Operation, 13
                                                    MR0 , 18
          D                                         MR1, 18
                                                    MR2, 19
Description, 2                                      Multidrop mode, 11
DESCRIPTION, over all, 6
                                                               O
          F                                         Overrun error, 10
Framing error, 10
                                                               P
          G                                         Parity error, 10
GCCR, 17                                            Pin Description, 5
General Purpose Output Clk Register, 29             Pinout, 4
General Purpose Output Data Register, 29            Polling, 12
General Purpose Output Register, 29
General Purpose Output Select Register, 29                     R
General Purpose Pins, 11                            Receiver, 9
GIBCR, 28                                           Receiver FIFO, 10, 24
GICR, 27                                            Receiver Status Bits, 9
GITR, 28                                            REGISTER DESCRIPTIONS, 17
Global Configuration Control Register (GCCR), 17    Register Map, 30
Global Interrupting Byte Count Register, 28         Register Map, Control, 30, 31
Global Interrupting Channel Register, 27            Register Map, Data, 31, 36
Global Registers, 8, 11                             Reset Conditons, 40
Global RxFIFO Register, 28                          RxCSR , 20
Global TxFIFO Register, 28                          RxFIFO, 24
2006 Aug 10                                      52


Philips Semiconductors                                                             Product data sheet
   Octal UART for 3.3 V and 5 V supply voltage                                    SC28L198
          S                                          W
Sclk, 6                                    Wake Up Mode, 14
SR , 22                                    Wake up mode, 11
Synchronous bus cycle, 6                   Wake Up modes, 14
System Clock, 7                            Wake up. Default, 14
                                           Watch‚Äìdog Timer , 14
          T                                Watch‚Äìdog Timer Enable Register, 26
Timing Circuits, 6                         WDTRCR, 26
Transmitter, 8
Transmitter FIFO, 9, 24                              X
Tx, Status Bits , 8                        XISR, 26
TxCSR , 20                                 Xoff Character Register, 25
TxEMT, 8                                   XoffCR, 25
TxFIFO, 24                                 Xon /Xoff characters , 15
TxRDY, 8                                   Xon Character Register, 25
                                           Xon‚ÄìXoff Interrupt Status Register, 26
          U                                Xon/Xoff modes, 15
UCIR, 27                                   Xon/Xoff Operation, 15
Update CIR, 12, 27                         XonCR , 25
2006 Aug 10                             53


Philips Semiconductors                            Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage    SC28L198
PLCC84: plastic leaded chip carrier; 84 leads         SOT189-2
2006 Aug 10                                   54


Philips Semiconductors                                                            Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                    SC28L198
LQFP100: plastic low profile quad flat package; 100 leads; body 14 x 14 x 1.4 mm      SOT407-1
2006 Aug 10                                        55


Philips Semiconductors                                                                                       Product data sheet
  Octal UART for 3.3 V and 5 V supply voltage                                                              SC28L198
REVISION HISTORY
 Rev        Date       Description
 _6          20060810  Product data sheet (9397 750 14852). Supersedes data of 1999 Jan 14 (9397 750 04754).
                       Modifications:
                       ‚Ä¢ Ordering information table: changed DWG # SOT189‚Äì3 to SOT189‚Äì2
                       ‚Ä¢ Package outline drawing SOT189‚Äì3 replaced with SOT189‚Äì2
 _5          19990114  Product specification (9397 750 04754). ECN #853‚Äì2047 20654.
                       Supersedes data of 1998 Nov 04.
 _4          19981104  Preliminary specification (9397 750 04754). Supersedes data of 1998 Sep 21.
 _3          19980921  Preliminary specification (9397 750 04366).
                       Replaces data sheet SC28C198_SC28L198_2 of of 1998 Feb 06.
2006 Aug 10                                                    56


Philips Semiconductors                                                                                                                                               Product data sheet
    Octal UART for 3.3 V and 5 V supply voltage                                                                                                                  SC28L198
 Legal Information
Data sheet status
 Document status [1][2]                   Product status[3]               Definition
 Objective [short] data sheet             Development                     This document contains data from the objective specification for product development.
 Preliminary [short] data sheet           Qualification                   This document contains data from the preliminary specification.
 Product [short] data sheet               Production                      This document contains the product specification.
 [1] Please consult the most recently issued document before initiating or completing a design.
 [2] The term ‚Äòshort data sheet‚Äô is explained in section ‚ÄúDefinitions‚Äù.
 [3] The product status of device(s) described in this document may have changed since this data sheet was published and may differ in case of multiple devices. The latest product status
      information is available on the Internet at URL http://www.semiconductors.philips.com.
 Definitions                                                                                     environmental damage. Philips Semiconductors accepts no liability for
 Draft ‚Äî The document is a draft version only. The content is still under                        inclusion and/or use of Philips Semiconductors products in such equipment
 internal review and subject to formal approval, which may result in                             or applications and therefore such inclusion and/or use is at the customer‚Äôs
 modifications or additions. Philips Semiconductors does not give any                            own risk.
 representations or warranties as to the accuracy or completeness of                             Applications ‚Äî Applications that are described herein for any of these
 information included herein and shall have no liability for the consequences                    products are for illustrative purposes only. Philips Semiconductors makes no
 of use of such information.                                                                     representation or warranty that such applications will be suitable for the
 Short data sheet ‚Äî A short data sheet is an extract from a full data sheet                      specified use without further testing or modification.
 with the same product type number(s) and title. A short data sheet is                           Limiting values ‚Äî Stress above one or more limiting values (as defined in
 intended for quick reference only and should not be relied upon to contain                      the Absolute Maximum Ratings System of IEC 60134) may cause
 detailed and full information. For detailed and full information see the                        permanent damage to the device. Limiting values are stress ratings only and
 relevant full data sheet, which is available on request via the local Philips                   operation of the device at these or any other conditions above those given in
 Semiconductors sales office. In case of any inconsistency or conflict with the                  the Characteristics sections of this document is not implied. Exposure to
 short data sheet, the full data sheet shall prevail.                                            limiting values for extended periods may affect device reliability.
 Disclaimers                                                                                     Terms and conditions of sale ‚Äî Philips Semiconductors products are
                                                                                                 sold subject to the general terms and conditions of commercial sale, as
 General ‚Äî Information in this document is believed to be accurate and
                                                                                                 published at http://www.semiconductors.philips.com/profile/terms,
 reliable. However, Philips Semiconductors does not give any representations
                                                                                                 including those pertaining to warranty, intellectual property rights
 or warranties, expressed or implied, as to the accuracy or completeness of
                                                                                                 infringement and limitation of liability, unless explicitly otherwise agreed to in
 such information and shall have no liability for the consequences of use of
                                                                                                 writing by Philips Semiconductors. In case of any inconsistency or conflict
 such information.
                                                                                                 between information in this document and such terms and conditions, the
 Right to make changes ‚Äî Philips Semiconductors reserves the right to                            latter will prevail.
 make changes to information published in this document, including without
                                                                                                 No offer to sell or license ‚Äî Nothing in this document may be interpreted
 limitation specifications and product descriptions, at any time and without
                                                                                                 or construed as an offer to sell products that is open for acceptance or the
 notice. This document supersedes and replaces all information supplied prior
                                                                                                 grant, conveyance or implication of any license under any copyrights,
 to the publication hereof.
                                                                                                 patents or other industrial or intellectual property rights.
 Suitability for use ‚Äî Philips Semiconductors products are not designed,
 authorized or warranted to be suitable for use in medical, military, aircraft,                  Trademarks
 space or life support equipment, nor in applications where failure or                           Notice: All referenced brands, product names, service names and
 malfunction of a Philips Semiconductors product can reasonably be                               trademarks are the property of their respective owners.
 expected to result in personal injury, death or severe property or
 Contact information
 For additional information please visit: http://www.semiconductors.philips.com
 For sales office addresses, send an e-mail to: sales.addresses@www.semiconductors.philips.com.
                                                                                                   Please be aware that important notices concerning this document and the product(s)
                                                                                                   described herein, have been included in section ‚ÄòLegal information‚Äô.
                                                                                                   Ô£© Koninklijke Philips Electronics N.V. 2006.                 All rights reserved.
                                                                                                   For more information, please visit http://www.semiconductors.philips.com.
                                                                                                   For sales office addresses, email to: sales.addresses@www.semiconductors.philips.com.
                                                                                                                                                                  Date of release: 20060810
                                                                                                                                                         Document identifier: SC28L198_6
yyyy mmm dd                                                                                  57


Mouser Electronics
Authorized Distributor
Click to View Pricing, Inventory, Delivery & Lifecycle Information:
NXP:
 SC28L198A1A,512 SC28L198A1A,529 SC28L198A1A,518 SC28L198A1BE,557 SC28L198A1BE,551
SC28L198A1BE,528
