// DSCH 2.7a
// 11/4/2024 15:21:06
// C:\CODE\TahmidRaven\UNI\CSE460\Export dsch2\Export dsch2\LabFiles\tahmid.sch

module tahmid( );
 nmos #(3) nmos(w3,w1,w2); // 1.0u 0.12u
 nmos #(10) nmos(w1,w4,w5); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format

// Simulation parameters
