VERILOG	0.0128504664887
FPGA	0.0126411775716
VHDL	0.0095120996417
XILINX	0.00877724946689
ALTERA	0.00801619661769
仿真	0.00466381655655
MODELSIM	0.00457463746434
描述语言	0.00398965884859
SYNPLIFY	0.00365970997147
RTL	0.00319172707887
CPRI	0.0027447824786
高速接口	0.0027447824786
ISE	0.00239379530915
逻辑设计	0.00197069111546
芯片	0.00191286268384
RAPIDIO	0.00182985498573
镜湖	0.00182985498573
VIVADO	0.00182985498573
DDC	0.00182985498573
DDR3	0.00182985498573
板卡	0.00175493584724
原理图	0.00161895481564
MEMBERCACHE	0.00159586353944
SERDES	0.00159586353944
数字电路	0.00146359017307
QUARTUS	0.00145749029412
组及	0.00145749029412
ZUOBAO	0.00145749029412
APKNAME	0.00145749029412
时序	0.00145749029412
MYAPP	0.00145749029412
信号处理	0.0013712684715
运维组	0.00135887137739
SCOKET	0.00128504664887
JEE	0.00121896752745
基带	0.00121896752745
板级	0.00121896752745
SDH	0.00121896752745
DEEPGLINT	0.0011699572315
数模	0.0011699572315
分析仪	0.00112487993109
人事	0.00111260300362
工作岗位	0.00111260300362
设计模式	0.00105296150835
真格	0.00101129420572
示波器	0.00101129420572
总体方案	0.000975726782047
器件	0.000975726782047
OBJECTIVE	0.000935965785197
数据挖掘	0.000935965785197
数据仓库	0.000935965785197
开发计划	0.000927169169685
WORD2	0.000914927492867
OBSAI	0.000914927492867
SIGNALTAP	0.000914927492867
NMS	0.000914927492867
NOIS	0.000914927492867
MICROBLAZE	0.000914927492867
SYSTEMC	0.000914927492867
AFP	0.000914927492867
QUARTUSII	0.000914927492867
SRIO	0.000914927492867
STA	0.000914927492867
DDRII	0.000914927492867
CHIPSCOPE	0.000914927492867
XAUI	0.000914927492867
CHFP	0.000914927492867
E5	0.000914927492867
EEPROM	0.000914927492867
NETFPGA	0.000914927492867
DUC	0.000914927492867
SDRM	0.000914927492867
QUATUS	0.000914927492867
C2G	0.000914927492867
EQXIU	0.000914927492867
EMAC	0.000914927492867
PROTELDXP	0.000914927492867
SYSTEMVERILOG	0.000914927492867
AMBA	0.000914927492867
FTJE4EYN	0.000914927492867
