{
  "module_name": "plx9080.h",
  "hash_id": "95ef63b999fb6c5a38fcff354a1e429d2c34ff075428841b61a3e20e9ecea2c4",
  "original_prompt": "Ingested from linux-6.6.14/drivers/comedi/drivers/plx9080.h",
  "human_readable_source": " \n \n\n#ifndef __COMEDI_PLX9080_H\n#define __COMEDI_PLX9080_H\n\n#include <linux/compiler.h>\n#include <linux/types.h>\n#include <linux/bitops.h>\n#include <linux/delay.h>\n#include <linux/errno.h>\n#include <linux/io.h>\n\n \nstruct plx_dma_desc {\n\t__le32 pci_start_addr;\n\t__le32 local_start_addr;\n\t__le32 transfer_size;\n\t__le32 next;\n};\n\n \n\n \n#define PLX_REG_LAS0RR\t\t0x0000\n \n#define PLX_REG_LAS1RR\t\t0x00f0\n\n#define PLX_LASRR_IO\t\tBIT(0)\t\t \n#define PLX_LASRR_MLOC_ANY32\t(BIT(1) * 0)\t \n#define PLX_LASRR_MLOC_LT1MB\t(BIT(1) * 1)\t \n#define PLX_LASRR_MLOC_ANY64\t(BIT(1) * 2)\t \n#define PLX_LASRR_MLOC_MASK\tGENMASK(2, 1)\t \n#define PLX_LASRR_PREFETCH\tBIT(3)\t\t \n \n#define PLX_LASRR_MEM_MASK\tGENMASK(31, 4)\n \n#define PLX_LASRR_IO_MASK\tGENMASK(31, 2)\n\n \n#define PLX_REG_LAS0BA\t\t0x0004\n \n#define PLX_REG_LAS1BA\t\t0x00f4\n\n#define PLX_LASBA_EN\t\tBIT(0)\t\t \n \n#define PLX_LASBA_MEM_MASK\tGENMASK(31, 4)\n \n#define PLX_LASBA_IO_MASK\tGENMASK(31, 2)\n\n \n#define PLX_REG_MARBR\t\t0x0008\n \n#define PLX_REG_DMAARB\t\t0x00ac\n\n \n#define PLX_MARBR_LT(x)\t\t(BIT(0) * ((x) & 0xff))\n#define PLX_MARBR_LT_MASK\tGENMASK(7, 0)\n#define PLX_MARBR_TO_LT(r)\t((r) & PLX_MARBR_LT_MASK)\n \n#define PLX_MARBR_PT(x)\t\t(BIT(8) * ((x) & 0xff))\n#define PLX_MARBR_PT_MASK\tGENMASK(15, 8)\n#define PLX_MARBR_TO_PT(r)\t(((r) & PLX_MARBR_PT_MASK) >> 8)\n \n#define PLX_MARBR_LTEN\t\tBIT(16)\n \n#define PLX_MARBR_PTEN\t\tBIT(17)\n \n#define PLX_MARBR_BREQEN\tBIT(18)\n \n#define PLX_MARBR_PRIO_ROT\t(BIT(19) * 0)\t \n#define PLX_MARBR_PRIO_DMA0\t(BIT(19) * 1)\t \n#define PLX_MARBR_PRIO_DMA1\t(BIT(19) * 2)\t \n#define PLX_MARBR_PRIO_MASK\tGENMASK(20, 19)\n \n#define PLX_MARBR_DSGUBM\tBIT(21)\n \n#define PLX_MARBR_DSLLOCKOEN\tBIT(22)\n \n#define PLX_MARBR_PCIREQM\tBIT(23)\n \n#define PLX_MARBR_PCIV21M\tBIT(24)\n \n#define PLX_MARBR_PCIRNWM\tBIT(25)\n \n#define PLX_MARBR_PCIRWFM\tBIT(26)\n \n#define PLX_MARBR_GLTBREQ\tBIT(27)\n \n#define PLX_MARBR_PCIRNFM\tBIT(28)\n \n#define PLX_MARBR_SUBSYSIDS\tBIT(29)\n\n \n#define PLX_REG_BIGEND\t\t0x000c\n\n \n#define PLX_BIGEND_CONFIG\tBIT(0)\n \n#define PLX_BIGEND_DM\t\tBIT(1)\n \n#define PLX_BIGEND_DSAS0\tBIT(2)\n \n#define PLX_BIGEND_EROM\t\tBIT(3)\n \n#define PLX_BIGEND_BEBLM\tBIT(4)\n \n#define PLX_BIGEND_DSAS1\tBIT(5)\n \n#define PLX_BIGEND_DMA1\t\tBIT(6)\n \n#define PLX_BIGEND_DMA0\t\tBIT(7)\n \n#define PLX_BIGEND_DMA(n)\t((n) ? PLX_BIGEND_DMA1 : PLX_BIGEND_DMA0)\n\n \n\n \n#define PLX_REG_EROMRR\t\t0x0010\n \n#define PLX_REG_EROMBA\t\t0x0014\n\n \n#define PLX_REG_LBRD0\t\t0x0018\n \n#define PLX_REG_LBRD1\t\t0x00f8\n\n \n#define PLX_LBRD_MSWIDTH_8\t(BIT(0) * 0)\t \n#define PLX_LBRD_MSWIDTH_16\t(BIT(0) * 1)\t \n#define PLX_LBRD_MSWIDTH_32\t(BIT(0) * 2)\t \n#define PLX_LBRD_MSWIDTH_32A\t(BIT(0) * 3)\t \n#define PLX_LBRD_MSWIDTH_MASK\tGENMASK(1, 0)\n \n#define PLX_LBRD_MSIWS(x)\t(BIT(2) * ((x) & 0xf))\n#define PLX_LBRD_MSIWS_MASK\tGENMASK(5, 2)\n#define PLX_LBRD_TO_MSIWS(r)\t(((r) & PLS_LBRD_MSIWS_MASK) >> 2)\n \n#define PLX_LBRD_MSREADYIEN\tBIT(6)\n \n#define PLX_LBRD_MSBTERMIEN\tBIT(7)\n \n#define PLX_LBRD0_MSPREDIS\tBIT(8)\n \n#define PLX_LBRD1_MSBURSTEN\tBIT(8)\n \n#define PLX_LBRD0_EROMPREDIS\tBIT(9)\n \n#define PLX_LBRD1_MSPREDIS\tBIT(9)\n \n#define PLX_LBRD_RPFCOUNTEN\tBIT(10)\n \n#define PLX_LBRD_PFCOUNT(x)\t(BIT(11) * ((x) & 0xf))\n#define PLX_LBRD_PFCOUNT_MASK\tGENMASK(14, 11)\n#define PLX_LBRD_TO_PFCOUNT(r)\t(((r) & PLX_LBRD_PFCOUNT_MASK) >> 11)\n \n#define PLX_LBRD0_EROMWIDTH_8\t(BIT(16) * 0)\t \n#define PLX_LBRD0_EROMWIDTH_16\t(BIT(16) * 1)\t \n#define PLX_LBRD0_EROMWIDTH_32\t(BIT(16) * 2)\t \n#define PLX_LBRD0_EROMWIDTH_32A\t(BIT(16) * 3)\t \n#define PLX_LBRD0_EROMWIDTH_MASK\tGENMASK(17, 16)\n \n#define PLX_LBRD0_EROMIWS(x)\t(BIT(18) * ((x) & 0xf))\n#define PLX_LBRD0_EROMIWS_MASK\tGENMASK(21, 18)\n#define PLX_LBRD0_TO_EROMIWS(r)\t(((r) & PLX_LBRD0_EROMIWS_MASK) >> 18)\n \n#define PLX_LBRD0_EROMREADYIEN\tBIT(22)\n \n#define PLX_LBRD0_EROMBTERMIEN\tBIT(23)\n \n#define PLX_LBRD0_MSBURSTEN\tBIT(24)\n \n#define PLX_LBRD0_EELONGLOAD\tBIT(25)\n \n#define PLX_LBRD0_EROMBURSTEN\tBIT(26)\n \n#define PLX_LBRD0_DSWMTRDY\tBIT(27)\n \n#define PLX_LBRD0_TRDELAY(x)\t(BIT(28) * ((x) & 0xF))\n#define PLX_LBRD0_TRDELAY_MASK\tGENMASK(31, 28)\n#define PLX_LBRD0_TO_TRDELAY(r)\t(((r) & PLX_LBRD0_TRDELAY_MASK) >> 28)\n\n \n#define PLX_REG_DMRR\t\t0x001c\n\n \n#define PLX_REG_DMLBAM\t\t0x0020\n\n \n#define PLX_REG_DMLBAI\t\t0x0024\n\n \n#define PLX_REG_DMPBAM\t\t0x0028\n\n \n#define PLX_DMPBAM_MEMACCEN\tBIT(0)\n \n#define PLX_DMPBAM_IOACCEN\tBIT(1)\n \n#define PLX_DMPBAM_LLOCKIEN\tBIT(2)\n \n#define PLX_DMPBAM_RPSIZE_CONT\t((BIT(12) * 0) | (BIT(3) * 0))\n#define PLX_DMPBAM_RPSIZE_4\t((BIT(12) * 0) | (BIT(3) * 1))\n#define PLX_DMPBAM_RPSIZE_8\t((BIT(12) * 1) | (BIT(3) * 0))\n#define PLX_DMPBAM_RPSIZE_16\t((BIT(12) * 1) | (BIT(3) * 1))\n#define PLX_DMPBAM_RPSIZE_MASK\t(BIT(12) | BIT(3))\n \n#define PLX_DMPBAM_RMIRDY\tBIT(4)\n \n#define PLX_DMPBAM_PAFL(x)\t((BIT(10) * !!((x) & 0x10)) | \\\n\t\t\t\t (BIT(5) * ((x) & 0xf)))\n#define PLX_DMPBAM_TO_PAFL(v)\t((((BIT(10) & (v)) >> 1) | \\\n\t\t\t\t  (GENMASK(8, 5) & (v))) >> 5)\n#define PLX_DMPBAM_PAFL_MASK\t(BIT(10) | GENMASK(8, 5))\n \n#define PLX_DMPBAM_WIM\t\tBIT(9)\n \n#define PLX_DBPBAM_PFLIMIT\tBIT(11)\n \n#define PLX_DMPBAM_IOREMAPSEL\tBIT(13)\n \n#define PLX_DMPBAM_WDELAY_NONE\t(BIT(14) * 0)\n#define PLX_DMPBAM_WDELAY_4\t(BIT(14) * 1)\n#define PLX_DMPBAM_WDELAY_8\t(BIT(14) * 2)\n#define PLX_DMPBAM_WDELAY_16\t(BIT(14) * 3)\n#define PLX_DMPBAM_WDELAY_MASK\tGENMASK(15, 14)\n \n#define PLX_DMPBAM_REMAP_MASK\tGENMASK(31, 16)\n\n \n#define PLX_REG_DMCFGA\t\t0x002c\n\n \n#define PLX_DMCFGA_TYPE0\t(BIT(0) * 0)\n#define PLX_DMCFGA_TYPE1\t(BIT(0) * 1)\n#define PLX_DMCFGA_TYPE_MASK\tGENMASK(1, 0)\n \n#define PLX_DMCFGA_REGNUM(x)\t(BIT(2) * ((x) & 0x3f))\n#define PLX_DMCFGA_REGNUM_MASK\tGENMASK(7, 2)\n#define PLX_DMCFGA_TO_REGNUM(r)\t(((r) & PLX_DMCFGA_REGNUM_MASK) >> 2)\n \n#define PLX_DMCFGA_FUNCNUM(x)\t(BIT(8) * ((x) & 0x7))\n#define PLX_DMCFGA_FUNCNUM_MASK\tGENMASK(10, 8)\n#define PLX_DMCFGA_TO_FUNCNUM(r) (((r) & PLX_DMCFGA_FUNCNUM_MASK) >> 8)\n \n#define PLX_DMCFGA_DEVNUM(x)\t(BIT(11) * ((x) & 0x1f))\n#define PLX_DMCFGA_DEVNUM_MASK\tGENMASK(15, 11)\n#define PLX_DMCFGA_TO_DEVNUM(r)\t(((r) & PLX_DMCFGA_DEVNUM_MASK) >> 11)\n \n#define PLX_DMCFGA_BUSNUM(x)\t(BIT(16) * ((x) & 0xff))\n#define PLX_DMCFGA_BUSNUM_MASK\tGENMASK(23, 16)\n#define PLX_DMCFGA_TO_BUSNUM(r)\t(((r) & PLX_DMCFGA_BUSNUM_MASK) >> 16)\n \n#define PLX_DMCFGA_CONFIGEN\tBIT(31)\n\n \n#define PLX_REG_MBOX(n)\t\t(0x0040 + (n) * 4)\n#define PLX_REG_MBOX0\t\tPLX_REG_MBOX(0)\n#define PLX_REG_MBOX1\t\tPLX_REG_MBOX(1)\n#define PLX_REG_MBOX2\t\tPLX_REG_MBOX(2)\n#define PLX_REG_MBOX3\t\tPLX_REG_MBOX(3)\n#define PLX_REG_MBOX4\t\tPLX_REG_MBOX(4)\n#define PLX_REG_MBOX5\t\tPLX_REG_MBOX(5)\n#define PLX_REG_MBOX6\t\tPLX_REG_MBOX(6)\n#define PLX_REG_MBOX7\t\tPLX_REG_MBOX(7)\n\n \n#define PLX_REG_ALT_MBOX(n)\t((n) < 2 ? 0x0078 + (n) * 4 : PLX_REG_MBOX(n))\n#define PLX_REG_ALT_MBOX0\tPLX_REG_ALT_MBOX(0)\n#define PLX_REG_ALT_MBOX1\tPLX_REG_ALT_MBOX(1)\n\n \n#define PLX_REG_P2LDBELL\t0x0060\n\n \n#define PLX_REG_L2PDBELL\t0x0064\n\n \n#define PLX_REG_INTCSR\t\t0x0068\n\n \n#define PLX_INTCSR_LSEABORTEN\tBIT(0)\n \n#define PLX_INTCSR_LSEPARITYEN\tBIT(1)\n \n#define PLX_INTCSR_GENSERR\tBIT(2)\n \n#define PLX_INTCSR_MBIEN\tBIT(3)\n \n#define PLX_INTCSR_PIEN\t\tBIT(8)\n \n#define PLX_INTCSR_PDBIEN\tBIT(9)\n \n#define PLX_INTCSR_PABORTIEN\tBIT(10)\n \n#define PLX_INTCSR_PLIEN\tBIT(11)\n \n#define PLX_INTCSR_RAEN\t\tBIT(12)\n \n#define PLX_INTCSR_PDBIA\tBIT(13)\n \n#define PLX_INTCSR_PABORTIA\tBIT(14)\n \n#define PLX_INTCSR_PLIA\t\tBIT(15)\n \n#define PLX_INTCSR_LIOEN\tBIT(16)\n \n#define PLX_INTCSR_LDBIEN\tBIT(17)\n \n#define PLX_INTCSR_DMA0IEN\tBIT(18)\n \n#define PLX_INTCSR_DMA1IEN\tBIT(19)\n \n#define PLX_INTCSR_DMAIEN(n)\t((n) ? PLX_INTCSR_DMA1IEN : PLX_INTCSR_DMA0IEN)\n \n#define PLX_INTCSR_LDBIA\tBIT(20)\n \n#define PLX_INTCSR_DMA0IA\tBIT(21)\n \n#define PLX_INTCSR_DMA1IA\tBIT(22)\n \n#define PLX_INTCSR_DMAIA(n)\t((n) ? PLX_INTCSR_DMA1IA : PLX_INTCSR_DMA0IA)\n \n#define PLX_INTCSR_BISTIA\tBIT(23)\n \n#define PLX_INTCSR_ABNOTDM\tBIT(24)\n \n#define PLX_INTCSR_ABNOTDMA0\tBIT(25)\n \n#define PLX_INTCSR_ABNOTDMA1\tBIT(26)\n \n#define PLX_INTCSR_ABNOTDMA(n)\t((n) ? PLX_INTCSR_ABNOTDMA1 \\\n\t\t\t\t     : PLX_INTCSR_ABNOTDMA0)\n \n#define PLX_INTCSR_ABNOTRETRY\tBIT(27)\n \n#define PLX_INTCSR_MB0IA\tBIT(28)\n \n#define PLX_INTCSR_MB1IA\tBIT(29)\n \n#define PLX_INTCSR_MB2IA\tBIT(30)\n \n#define PLX_INTCSR_MB3IA\tBIT(31)\n \n#define PLX_INTCSR_MBIA(n)\tBIT(28 + (n))\n\n \n#define PLX_REG_CNTRL\t\t0x006c\n\n \n#define PLX_CNTRL_CCRDMA(x)\t(BIT(0) * ((x) & 0xf))\n#define PLX_CNTRL_CCRDMA_MASK\tGENMASK(3, 0)\n#define PLX_CNTRL_TO_CCRDMA(r)\t((r) & PLX_CNTRL_CCRDMA_MASK)\n#define PLX_CNTRL_CCRDMA_NORMAL\tPLX_CNTRL_CCRDMA(14)\t \n \n#define PLX_CNTRL_CCWDMA(x)\t(BIT(4) * ((x) & 0xf))\n#define PLX_CNTRL_CCWDMA_MASK\tGENMASK(7, 4)\n#define PLX_CNTRL_TO_CCWDMA(r)\t(((r) & PLX_CNTRL_CCWDMA_MASK) >> 4)\n#define PLX_CNTRL_CCWDMA_NORMAL\tPLX_CNTRL_CCWDMA(7)\t \n \n#define PLX_CNTRL_CCRDM(x)\t(BIT(8) * ((x) & 0xf))\n#define PLX_CNTRL_CCRDM_MASK\tGENMASK(11, 8)\n#define PLX_CNTRL_TO_CCRDM(r)\t(((r) & PLX_CNTRL_CCRDM_MASK) >> 8)\n#define PLX_CNTRL_CCRDM_NORMAL\tPLX_CNTRL_CCRDM(6)\t \n \n#define PLX_CNTRL_CCWDM(x)\t(BIT(12) * ((x) & 0xf))\n#define PLX_CNTRL_CCWDM_MASK\tGENMASK(15, 12)\n#define PLX_CNTRL_TO_CCWDM(r)\t(((r) & PLX_CNTRL_CCWDM_MASK) >> 12)\n#define PLX_CNTRL_CCWDM_NORMAL\tPLX_CNTRL_CCWDM(7)\t \n \n#define PLX_CNTRL_USERO\t\tBIT(16)\n \n#define PLX_CNTRL_USERI\t\tBIT(17)\n \n#define PLX_CNTRL_EESK\t\tBIT(24)\n \n#define PLX_CNTRL_EECS\t\tBIT(25)\n \n#define PLX_CNTRL_EEWB\t\tBIT(26)\n \n#define PLX_CNTRL_EERB\t\tBIT(27)\n \n#define PLX_CNTRL_EEPRESENT\tBIT(28)\n \n#define PLX_CNTRL_EERELOAD\tBIT(29)\n \n#define PLX_CNTRL_RESET\t\tBIT(30)\n \n#define PLX_CNTRL_INITDONE\tBIT(31)\n \n#define PLX_CNTRL_CC_MASK\t\\\n\t(PLX_CNTRL_CCRDMA_MASK | PLX_CNTRL_CCWDMA_MASK | \\\n\t PLX_CNTRL_CCRDM_MASK | PLX_CNTRL_CCWDM_MASK)\n#define PLX_CNTRL_CC_NORMAL\t\\\n\t(PLX_CNTRL_CCRDMA_NORMAL | PLX_CNTRL_CCWDMA_NORMAL | \\\n\t PLX_CNTRL_CCRDM_NORMAL | PLX_CNTRL_CCWDM_NORMAL)  \n\n \n#define PLX_REG_PCIHIDR\t\t0x0070\n\n \n#define PLX_PCIHIDR_9080\t0x908010b5\n\n \n#define PLX_REG_PCIHREV\t\t0x0074\n\n \n#define PLX_REG_DMAMODE(n)\t((n) ? PLX_REG_DMAMODE1 : PLX_REG_DMAMODE0)\n#define PLX_REG_DMAMODE0\t0x0080\n#define PLX_REG_DMAMODE1\t0x0094\n\n \n#define PLX_DMAMODE_WIDTH_8\t(BIT(0) * 0)\t \n#define PLX_DMAMODE_WIDTH_16\t(BIT(0) * 1)\t \n#define PLX_DMAMODE_WIDTH_32\t(BIT(0) * 2)\t \n#define PLX_DMAMODE_WIDTH_32A\t(BIT(0) * 3)\t \n#define PLX_DMAMODE_WIDTH_MASK\tGENMASK(1, 0)\n \n#define PLX_DMAMODE_IWS(x)\t(BIT(2) * ((x) & 0xf))\n#define PLX_DMAMODE_IWS_MASK\tGENMASK(5, 2)\n#define PLX_DMAMODE_TO_IWS(r)\t(((r) & PLX_DMAMODE_IWS_MASK) >> 2)\n \n#define PLX_DMAMODE_READYIEN\tBIT(6)\n \n#define PLX_DMAMODE_BTERMIEN\tBIT(7)\n \n#define PLX_DMAMODE_BURSTEN\tBIT(8)\n \n#define PLX_DMAMODE_CHAINEN\tBIT(9)\n \n#define PLX_DMAMODE_DONEIEN\tBIT(10)\n \n#define PLX_DMAMODE_LACONST\tBIT(11)\n \n#define PLX_DMAMODE_DEMAND\tBIT(12)\n \n#define PLX_DMAMODE_WINVALIDATE\tBIT(13)\n \n#define PLX_DMAMODE_EOTEN\tBIT(14)\n \n#define PLX_DMAMODE_STOP\tBIT(15)\n \n#define PLX_DMAMODE_CLRCOUNT\tBIT(16)\n \n#define PLX_DMAMODE_INTRPCI\tBIT(17)\n\n \n#define PLX_REG_DMAPADR(n)\t((n) ? PLX_REG_DMAPADR1 : PLX_REG_DMAPADR0)\n#define PLX_REG_DMAPADR0\t0x0084\n#define PLX_REG_DMAPADR1\t0x0098\n\n \n#define PLX_REG_DMALADR(n)\t((n) ? PLX_REG_DMALADR1 : PLX_REG_DMALADR0)\n#define PLX_REG_DMALADR0\t0x0088\n#define PLX_REG_DMALADR1\t0x009c\n\n \n#define PLX_REG_DMASIZ(n)\t((n) ? PLX_REG_DMASIZ1 : PLX_REG_DMASIZ0)\n#define PLX_REG_DMASIZ0\t\t0x008c\n#define PLX_REG_DMASIZ1\t\t0x00a0\n\n \n#define PLX_REG_DMADPR(n)\t((n) ? PLX_REG_DMADPR1 : PLX_REG_DMADPR0)\n#define PLX_REG_DMADPR0\t\t0x0090\n#define PLX_REG_DMADPR1\t\t0x00a4\n\n \n#define PLX_DMADPR_DESCPCI\tBIT(0)\n \n#define PLX_DMADPR_CHAINEND\tBIT(1)\n \n#define PLX_DMADPR_TCINTR\tBIT(2)\n \n#define PLX_DMADPR_XFERL2P\tBIT(3)\n \n#define PLX_DMADPR_NEXT_MASK\tGENMASK(31, 4)\n\n \n#define PLX_REG_DMACSR(n)\t((n) ? PLX_REG_DMACSR1 : PLX_REG_DMACSR0)\n#define PLX_REG_DMACSR0\t\t0x00a8\n#define PLX_REG_DMACSR1\t\t0x00a9\n\n \n#define PLX_DMACSR_ENABLE\tBIT(0)\n \n#define PLX_DMACSR_START\tBIT(1)\n \n#define PLX_DMACSR_ABORT\tBIT(2)\n \n#define PLX_DMACSR_CLEARINTR\tBIT(3)\n \n#define PLX_DMACSR_DONE\t\tBIT(4)\n\n \n#define PLX_REG_DMATHR\t\t0x00b0\n\n \n\n \n#define PLX_DMATHR_C0PLAF(x)\t(BIT(0) * ((x) & 0xf))\n#define PLX_DMATHR_C0PLAF_MASK\tGENMASK(3, 0)\n#define PLX_DMATHR_TO_C0PLAF(r)\t((r) & PLX_DMATHR_C0PLAF_MASK)\n \n#define PLX_DMATHR_C0LPAE(x)\t(BIT(4) * ((x) & 0xf))\n#define PLX_DMATHR_C0LPAE_MASK\tGENMASK(7, 4)\n#define PLX_DMATHR_TO_C0LPAE(r)\t(((r) & PLX_DMATHR_C0LPAE_MASK) >> 4)\n \n#define PLX_DMATHR_C0LPAF(x)\t(BIT(8) * ((x) & 0xf))\n#define PLX_DMATHR_C0LPAF_MASK\tGENMASK(11, 8)\n#define PLX_DMATHR_TO_C0LPAF(r)\t(((r) & PLX_DMATHR_C0LPAF_MASK) >> 8)\n \n#define PLX_DMATHR_C0PLAE(x)\t(BIT(12) * ((x) & 0xf))\n#define PLX_DMATHR_C0PLAE_MASK\tGENMASK(15, 12)\n#define PLX_DMATHR_TO_C0PLAE(r)\t(((r) & PLX_DMATHR_C0PLAE_MASK) >> 12)\n \n#define PLX_DMATHR_C1PLAF(x)\t(BIT(16) * ((x) & 0xf))\n#define PLX_DMATHR_C1PLAF_MASK\tGENMASK(19, 16)\n#define PLX_DMATHR_TO_C1PLAF(r)\t(((r) & PLX_DMATHR_C1PLAF_MASK) >> 16)\n \n#define PLX_DMATHR_C1LPAE(x)\t(BIT(20) * ((x) & 0xf))\n#define PLX_DMATHR_C1LPAE_MASK\tGENMASK(23, 20)\n#define PLX_DMATHR_TO_C1LPAE(r)\t(((r) & PLX_DMATHR_C1LPAE_MASK) >> 20)\n \n#define PLX_DMATHR_C1LPAF(x)\t(BIT(24) * ((x) & 0xf))\n#define PLX_DMATHR_C1LPAF_MASK\tGENMASK(27, 24)\n#define PLX_DMATHR_TO_C1LPAF(r)\t(((r) & PLX_DMATHR_C1LPAF_MASK) >> 24)\n \n#define PLX_DMATHR_C1PLAE(x)\t(BIT(28) * ((x) & 0xf))\n#define PLX_DMATHR_C1PLAE_MASK\tGENMASK(31, 28)\n#define PLX_DMATHR_TO_C1PLAE(r)\t(((r) & PLX_DMATHR_C1PLAE_MASK) >> 28)\n\n \n\n \n#define PLX_REG_QSR\t\t0x00e8\n\n \n#define PLX_QSR_VALUE_AFTER_RESET\t0x00000050\n\n \n\n#define PLX_PREFETCH   32\n\n \nstatic inline int plx9080_abort_dma(void __iomem *iobase, unsigned int channel)\n{\n\tvoid __iomem *dma_cs_addr;\n\tu8 dma_status;\n\tconst int timeout = 10000;\n\tunsigned int i;\n\n\tdma_cs_addr = iobase + PLX_REG_DMACSR(channel);\n\n\t \n\tdma_status = readb(dma_cs_addr);\n\tif ((dma_status & PLX_DMACSR_ENABLE) == 0)\n\t\treturn 0;\n\n\t \n\tfor (i = 0; (dma_status & PLX_DMACSR_DONE) && i < timeout; i++) {\n\t\tudelay(1);\n\t\tdma_status = readb(dma_cs_addr);\n\t}\n\tif (i == timeout)\n\t\treturn -ETIMEDOUT;\n\n\t \n\twriteb(PLX_DMACSR_ABORT, dma_cs_addr);\n\t \n\tdma_status = readb(dma_cs_addr);\n\tfor (i = 0; (dma_status & PLX_DMACSR_DONE) == 0 && i < timeout; i++) {\n\t\tudelay(1);\n\t\tdma_status = readb(dma_cs_addr);\n\t}\n\tif (i == timeout)\n\t\treturn -ETIMEDOUT;\n\n\treturn 0;\n}\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}