{"patent_id": "10-2023-7031126", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0157968", "출원번호": "10-2023-7031126", "발명의 명칭": "뉴럴 네트워크 양자화의 동적 스케일링을 위한 인공 지능 프로세서 아키텍처", "출원인": "퀄컴 인코포레이티드", "발명자": "박 희준"}}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공 지능 (AI) 프로세서에 의해 뉴럴 네트워크를 프로세싱하는 방법으로서, AI 프로세서 동작 조건 정보를 수신하는 단계; 상기 AI 프로세서 동작 조건 정보에 응답하여 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계; 및 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 상기 세그먼트를 프로세싱하는 단계를 포함하는,방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계는, 상기 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 증가시키는 것, 및 상기 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 감소시키는 것을 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 AI 프로세서 동작 조건 정보는 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적어도 하나인, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들을 양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 활성화 값들을 양자화하기 위한 AI 양자화 레벨을 조정하는 것을 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들 및 활성화 값들을 양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 공개특허 10-2023-0157968-3-상기 AI 양자화 레벨은 양자화하기 위해 상기 뉴럴 네트워크에 의해 프로세싱될 값의 동적 비트들을 표시하도록구성되고; 상기 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 세그먼트를 프로세싱하는 단계는, 상기 값의 동적 비트들과 연관된 곱셈 누산기 (multiplier accumulator, MAC) 의 부분들을 바이패싱하는 것을 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, AI QoS (quality of service) 인자들을 사용하여 AI QoS 값을 결정하는 단계; 및 상기 AI QoS 값을 획득하기 위해 상기 AI 양자화 레벨을 결정하는 단계를 더 포함하는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서, 상기 AI QoS 값은 상기 AI 프로세서에 의해 생성된 결과의 정확도 및 상기 AI 프로세서의 처리량에 대한 타겟을나타내는, 방법."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "인공 지능 (AI) 프로세서로서, AI 프로세서 동작 조건 정보를 수신하고, 상기 AI 프로세서 동작 조건 정보에 응답하여 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하도록 구성된 동적 양자화 제어기; 및 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 세그먼트를 프로세싱하도록 구성된 곱셈 누산기 (MAC)어레이를 포함하는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서, 상기 동적 양자화 제어기는, 상기 뉴럴 네트워크의 세그먼트에 대한 상기 AI 양자화 레벨을 동적으로 조정하는것이 상기 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 증가시키는 것, 및상기 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 감소시키는 것을 포함하도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 10 항에 있어서, 상기 동적 양자화 제어기는 상기 동작 조건 정보가 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적어도 하나이도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 10 항에 있어서, 상기 동적 양자화 제어기는, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것이공개특허 10-2023-0157968-4-상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들을 양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 10 항에 있어서, 상기 동적 양자화 제어기는, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것이상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 활성화 값들을 양자화하기 위한 AI 양자화 레벨을 조정하는것을 포함하도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 10 항에 있어서, 상기 동적 양자화 제어기는, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것이상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들 및 활성화 값들을 양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 10 항에 있어서, 상기 AI 양자화 레벨은 양자화하기 위해 상기 뉴럴 네트워크에 의해 프로세싱될 값의 동적 비트들을 표시하도록구성되고, 상기 MAC 어레이는 조정된 AI 양자화 레벨을 사용하여 뉴럴 네트워크의 세그먼트를 프로세싱하는 것이 상기 값의 동적 비트들과 연관된 MAC 의 부분들을 바이패싱하는 것을 포함하도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 10 항에 있어서, 뉴럴 네트워크 양자화를 동적으로 구성하기로 결정한 것에 응답하여 AI QoS (quality of service) 인자들을 사용하여 AI QoS 값을 결정하고,상기 AI QoS 값을 획득하기 위해 상기 AI 양자화 레벨을 결정하도록 구성된 AI QoS 디바이스를 더 포함하는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서, 상기 AI QoS 디바이스는 상기 AI QoS 값이 상기 AI 프로세서에 의해 생성된 결과의 정확도 및 상기 AI 프로세서의 처리량에 대한 타겟을 나타내도록 구성되는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "컴퓨팅 디바이스로서, AI 프로세서 동작 조건 정보를 수신하고, 상기 동작 조건 정보에 응답하여 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하도록 구성된 동적 양자화 제어기를 포함하는 인공 지능 (AI) 프로세서를 포함하고, 상기 AI 프로세서는 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 세그먼트를 프로세싱하도록 구성된 곱셈 누산기 (MAC) 어레이를 더 포함하는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서, 공개특허 10-2023-0157968-5-상기 동적 양자화 제어기는 상기 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 증가시키는 것, 및상기 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 감소시키는 것에 의해 상기 뉴럴 네트워크의 세그먼트에 대한 상기 AI 양자화 레벨을 동적으로 조정하도록 구성되는, 컴퓨팅디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 19 항에 있어서, 상기 동적 양자화 제어기는 상기 동작 조건 정보가 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적어도 하나이도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 19 항에 있어서, 상기 동적 양자화 제어기는 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들을 양자화하기 위한상기 AI 양자화 레벨을 조정하는 것에 의해 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로조정하도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제 19 항에 있어서, 상기 동적 양자화 제어기는 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 활성화 값들을 양자화하기 위한AI 양자화 레벨을 조정하는 것에 의해 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제 19 항에 있어서, 상기 동적 양자화 제어기는 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들 및 활성화 값들을양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것에 의해 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화레벨을 동적으로 조정하도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 19 항에 있어서, 상기 AI 양자화 레벨은 양자화하기 위해 상기 뉴럴 네트워크에 의해 프로세싱될 값의 동적 비트들을 표시하도록구성되고, 상기 MAC 어레이는 상기 값의 동적 비트들과 연관된 MAC 의 부분들을 바이패싱하는 것에 의해 조정된 AI 양자화레벨을 사용하여 뉴럴 네트워크의 세그먼트를 프로세싱하도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제 19 항에 있어서, AI QoS (quality of service) 인자들을 사용하여 AI QoS 값을 결정하고, 상기 AI QoS 값을 획득하기 위해 상기 AI 양자화 레벨을 결정하도록구성된 AI QoS 디바이스를 더 포함하는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "공개특허 10-2023-0157968-6-제 26 항에 있어서, 상기 AI QoS 디바이스는 상기 AI QoS 값이 상기 AI 프로세서에 의해 생성된 결과의 정확도 및 상기 AI 프로세서의 처리량에 대한 타겟을 나타내도록 구성되는, 컴퓨팅 디바이스."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "인공 지능 (AI) 프로세서로서, AI 프로세서 동작 조건 정보를 수신하기 위한 수단; 상기 동작 조건 정보에 응답하여 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하기 위한수단; 및 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 상기 세그먼트를 프로세싱하기 위한 수단을 포함하는,AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제 28 항에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하기 위한 수단은, 상기 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 증가시키기 위한 수단, 및 상기 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여상기 AI 양자화 레벨을 감소시키기 위한 수단을 포함하는, AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제 28 항에 있어서, 상기 동작 조건 정보는 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적어도 하나인,AI 프로세서."}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "다양한 실시형태들은 인공 지능 (AI) 프로세서에 의해 뉴럴 네트워크를 프로세싱하기 위한 방법들 및 디바이스들 을 포함한다. 실시형태들은 AI 프로세서 동작 조건 정보를 수신하는 것, 동작 조건 정보에 응답하여 뉴럴 네 트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것, 및 조정된 AI 양자화 레벨을 사용하여 뉴럴 네트워크의 세그먼트를 프로세싱하는 것을 포함할 수 있다."}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원 본 출원은 2021년 3월 24일에 출원된 미국특허출원 제17/210,644호로부터 우선권의 이익을 주장하며, 그 전체 내용은 참조에 의해 본원에 포함된다."}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현대의 컴퓨팅 시스템들은 SoC (system-on-chip) 상에서 다수의 뉴럴 네트워크들을 실행하고 있어, SoC 의 프로 세서들에 대한 부담스러운 뉴럴 네트워크 부하들을 초래한다. 뉴럴 네트워크들을 실행하기 위한 프로세서 아키텍처 최적화에도 불구하고, 열은 과중한 작업부하 하에서 뉴럴 네트워크 프로세싱에 대한 제한 요소로 남아 있는데, 이는 열 관리가 프로세싱 성능에 영향을 미치는 프로세서의 동작 주파수를 단축시킴으로써 구현되기 때 문이다. 미션 크리티컬 시스템의 동작 주파수를 단축시키는 것은 불량한 사용자 경험, 제품 품질, 운전 안 전성 등을 초래할 수 있는 중요한 문제를 야기할 수 있다. 개시된 다양한 양태들은 인공 지능 (AI) 프로세서에 의해 뉴럴 네트워크를 프로세싱하기 위한 장치들 및 방법들 을 포함할 수도 있다. 다양한 양태들은 AI 프로세서 동작 조건 정보를 수신하는 것, 동작 조건 정보에 응답 하여 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것, 및 조정된 AI 양자화 레벨을 사용하여 뉴럴 네트워크의 세그먼트를 프로세싱하는 것을 포함할 수 있다. 일부 양태들에서, 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것은, AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여 AI 양자화 레벨을 증가시키는 것, 및 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정 보에 응답하여 AI 양자화 레벨을 감소시키는 것을 포함할 수도 있다. 일부 양태들에서, 동작 조건 정보는 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적 어도 하나일 수도 있다. 일부 양태들에서, 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것은, 뉴럴 네트워크 의 세그먼트에 의해 프로세싱될 가중치 값들을 양자화하기 위한 AI 양자화 레벨을 조정하는 것을 포함할 수도 있다. 일부 양태들에서, 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것은, 뉴럴 네트워크 의 세그먼트에 의해 프로세싱될 활성화 값들을 양자화하기 위한 AI 양자화 레벨을 조정하는 것을 포함할 수도 있다. 일부 양태들에서, 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 것은, 뉴럴 네트워크 의 세그먼트에 의해 프로세싱될 가중치 값들 및 활성화 값들을 양자화하기 위한 AI 양자화 레벨을 조정하는 것 을 포함할 수도 있다. 일부 양태들에서, AI 양자화 레벨은 양자화하기 위해 뉴럴 네트워크에 의해 프로세싱될 값의 동적 비트들을 표 시하도록 구성될 수도 있고; 조정된 AI 양자화 레벨을 사용하여 뉴럴 네트워크의 세그먼트를 프로세싱하는 것은, 상기 값의 동적 비트들과 연관된 곱셈 누산기 (multiplier accumulator, MAC) 의 부분들을 바이패싱하는 것을 포함할 수도 있다. 일부 양태들은 AI QoS (quality of service) 인자들을 사용하여 AI QoS 값을 결정하는 것; 및 AI QoS 값을 획 득하기 위해 AI 양자화 레벨을 결정하는 것을 더 포함할 수도 있다. 일부 양태들에서, AI QoS 값은 AI 프로 세서에 의해 생성된 결과의 정확도 및 AI 프로세서의 처리량 (예를 들어, 초당 추론 (inferences per second)) 에 대한 타겟을 나타낼 수도 있다."}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "추가적인 양태들은 위에서 요약된 방법들 중 임의의 방법의 동작들을 수행하도록 구성된 동적 양자화 제어기 및"}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 3, "content": "MAC 어레이를 포함하는 AI 프로세서를 포함할 수도 있다. 추가적인 양태들은 위에서 요약된 방법들 중 임의 의 방법의 동작들을 수행하도록 구성된 동적 양자화 제어기 및 MAC 어레이를 포함하는 AI 프로세서를 갖는 컴퓨"}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 4, "content": "팅 디바이스를 포함할 수도 있다. 추가 양태들은 위에 요약된 방법들 중 임의의 방법의 기능들을 수행하기 위한 수단을 구비하는 AI 프로세서를 포함할 수도 있다."}
{"patent_id": "10-2023-7031126", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "다양한 실시형태들이 첨부 도면들을 참조하여 상세하게 설명될 것이다. 가능한 어느 곳에서든, 동일한 참조 부호들이 동일하거나 유사한 부분들을 지칭하기 위해 도면들 전반에 걸쳐 사용될 것이다. 특정 예들 및 구 현들에 대해 행해진 참조들은 예시적인 목적들이고, 청구항들의 범위를 제한하도록 의도되지 않는다.. 다양한 실시형태들은 뉴럴 네트워크 양자화 아키텍처를 동적으로 구성하기 위한 방법들 및 그러한 방법들을 구 현하는 컴퓨팅 디바이스들을 포함할 수도 있다. 일부 실시형태들은 인공 지능 (AI) 프로세서, AI 프로세서 를 갖는 SoC (system-on-chip), AI 프로세서에 의해 액세스되는 메모리, 및/또는 AI 프로세서의 다른 주변기기 들의 동작 조건들에 기초하여 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루닝을 변경하도록 구성된 동적 뉴럴 네트워크 양자화 로직 하드웨어를 포함할 수도 있다. 일부 실시형태들은 동적 양자화를 위한 동적 비트들의 수에 기초하여 활성화 및 가중치 값들의 양자화를 위한 동적 뉴럴 네트워크 양자화 로직을 구성하는 것을 포함 할 수도 있다. 일부 실시형태들은 바이패스를 위한 동적 비트들의 수에 기초하여 활성화 및 가중치 값들의 마스킹 및 곱셈 누산기 (MAC) 어레이 MAC들의 부분들의 바이패스를 위한 동적 뉴럴 네트워크 양자화 로직을 구 성하는 것을 포함할 수도 있다. 일부 실시형태들은 뉴럴 네트워크 프루닝을 위한 임계 가중치 값에 기초하 여 가중치 값들의 마스킹 및 전체 MAC들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직을 구성하는 것을 포함할 수도 있다. 일부 실시형태들은 동적 뉴럴 네트워크 양자화 로직을 구성할지 여부를 결정하는 것 및 동적 뉴럴 네트워크 양자화 로직의 구성을 구현하기 위해 AI 프로세서 결과 정확도 및 AI 프로세서 응답성을 통 합하는 AI QoS (quality of service) 값을 사용하는 것을 포함할 수도 있다. 용어 \"동적 비트(들)\"는 본 명세서에서 활성화 및 가중치 값들의 양자화를 위한 동적 뉴럴 네트워크 양자화 로 직들을 구성하기 위한 그리고/또는 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들의 바이패스를 위한 동적 뉴럴 네트워크 양자화 로직들을 구성하기 위한 활성화 값 및/또는 가중치 값의 비트들을 지칭하기 위해 사용된 다. 일부 실시형태들에서, 동적 비트(들)는 활성화 값 및/또는 가중치 값의 임의의 수의 최하위 비트들일 수도 있다. 용어 \"AI 양자화 레벨\"은 다수의 AI 양자화 레벨들이 서로에 대해 설명되는 상대 용어들을 사용하여 본 명세서 에서 설명된다. 예를 들어, 더 높은 AI 양자화 레벨은 더 낮은 AI 양자화 레벨보다 활성화 값 및/또는 가중 치 값에 대해 더 많은 동적 비트들이 마스킹 (제로화) 된 증가된 양자화에 관한 것일 수 있다. 더 낮은 AI 양자화 레벨은 더 높은 AI 양자화 레벨보다 활성화 값 및/또는 가중치 값에 대해 더 적은 동적 비트들이 마스킹 (제로화) 된 감소된 양자화에 관한 것일 수 있다. 용어들 \"컴퓨팅 디바이스\" 및 \"모바일 컴퓨팅 디바이스\" 는 셀룰러 전화기들, 스마트 폰들, 개인용 또는 모바일 멀티미디어 플레이어들, 개인용 데이터 보조기들 (PDA들), 랩탑 컴퓨터들, 태블릿 컴퓨터들, 컨버터블 랩탑들/ 태블릿들 (투인원 (2-in-1) 컴퓨터들), 스마트 북들, 울트라 북들, 넷북들, 팜탑 컴퓨터들, 무선 전자 메일 수 신기들, 멀티미디어 인터넷 가능식 셀룰러 전화기들, 모바일 게이밍 콘솔들, 무선 게이밍 제어기들, 및 메모리 및 프로그래밍가능 프로세서를 포함하는 유사한 개인용 전자 디바이스들 중 임의의 하나 또는 그 모두를 지칭하 도록 본 명세서에서 상호 대체가능하게 사용된다. 용어 \"컴퓨팅 디바이스\"는 개인용 컴퓨터, 데스크탑 컴퓨터, 올인원 컴퓨터, 워크스테이션, 슈퍼 컴퓨터, 메인프레임 컴퓨터, (차량 및 다른 더 큰 시스템에서와 같은) 임베디드 컴퓨터, 컴퓨터화된 차량 (예를 들어, 승용차, 상업용 차량, 레저 차량, 군사용 차량, 드론 등과 같은 부분적으로 또는 완전히 자율적인 지상, 항공, 및/또는 수상 차량들), 서버, 멀티미디어 컴퓨터, 및 게임 콘솔 을 포함하는 고정형 컴퓨팅 디바이스들을 추가로 지칭할 수도 있다. 뉴럴 네트워크들은 다수의 뉴럴 네트워크들을 동시에 실행할 수 있는 컴퓨팅 디바이스들의 어레이로 구현된다. AI 프로세서는 뉴럴 프로세싱 유닛에서와 같이 뉴럴 네트워크의 실행을 위해 특별히 설계된 아키텍처로 구현 되고/되거나, AI 프로세서는 디지털 신호 프로세싱 유닛에서와 같이 뉴럴 네트워크의 실행에 유리하다. AI 프로세서 아키텍처는 중앙 처리 유닛 및 그래픽 프로세싱 유닛과 같은 다른 프로세서 아키텍처와 비교할 때 레 이턴시, 정확도, 전력 소비 등과 같은 더 큰 프로세싱 성능을 초래할 수 있다. 그러나, AI 프로세서는 전형 적으로 높은 전력 밀도를 갖고, 종종 다수의 뉴럴 네트워크들을 동시에 실행하는 것으로부터 초래되는 과중한 작업부하 하에서, AI 프로세서는 열 축적에 의해 초래되는 성능 저하를 겪을 수 있다. 다수의 뉴럴 네트워 크들을 실행하는 이러한 AI 프로세서의 예는 AI 프로세서가 차량 내비게이션/동작을 위한 뉴럴 네트워크들의 하 나의 세트 및 운전자를 모니터링하기 위한 뉴럴 네트워크들의 다른 세트를 동시에 실행하는 능동 운전자 보조 시스템을 갖는 자동차에 있다. AI 프로세서들에서의 열 관리를 위한 현재의 전략들은 감지된 온도에 기초하 여 AI 프로세서의 동작 주파수를 단축시키는 것을 포함한다. 미션 크리티컬 시스템에서 AI 프로세서의 작동 빈도를 단축시키는 것은 불량한 사용자 경험, 제품 품질, 운전 안전성 등을 초래할 수 있는 중요한 문제를 야기할 수 있다. AI 프로세서 처리량은 동작 주파수의 단축에 의해 악영향을 받는 AI 프로세서 성능에서 중요한 인자이다. AI 프로세서 성능의 또 다른 중요한 인자는 AI 프로세서 결과 정확도다. 이러한 정확도는 동작 주파수가 제공된 데이터 모두를 사용하고 데이터의 프로세 싱을 완료하는 것과 같이 AI 프로세서 동작들이 완전히 실행되는지 여부보다는 AI 프로세서 동작들이 실행되는 속도에 영향을 미칠 수도 있기 때문에 동작 주파수를 단축시키는 것에 의해 영향을 받지 않을 수도 있다. 따라서, 열 축적에 응답하여 동작 주파수를 감소시킴으로써, AI 프로세서 처리량은 희생되는 반면, AI 프로세서 결과 정확도는 희생되지 않을 수도 있다. 자율 주행 자동차, 드론, 및 다른 자가 추진 기계 (self- propelled machine) 와 같은 일부 시스템의 경우, 처리량이 매우 중요하며, 결과적으로 더 빠른 처리량을 위한 일부 정확도의 트레이드오프 (tradeoff) 가 허용가능하고 심지어 바람직하다. AI 프로세서에 대한 전원의 전력 제약 및/또는 AI 프로세서를 갖는 컴퓨팅 디바이스의 성능 제약과 같은 다른 불리한 동작 조건들에 응답하여 동작 주파수가 단축될 때 유사한 문제들이 발생한다. 설명의 명확성 및 용 이성을 위해, 본 명세서의 예들은 열 축적의 관점에서 설명되지만, 그러한 참조들은 본 명세서의 청구항들 및 설명의 범위를 제한하도록 의도되지 않는다. 또한, 활성화 값들 및 가중치 값들을 포함하는 뉴럴 네트워크 입력들에 적용되는 양자화는 종래의 시스템들에서 정적이다. 뉴럴 네트워크 개발자는 컴파일러 또는 개발 도구들에서 뉴럴 네트워크의 양자화 특징들을 미리 구성하고, 뉴럴 네트워크에 대한 양자화를 고정된 중요 비트로 설정한다. 본 명세서에 설명된 일부 실시형태들에서, 동적으로 구성하는 뉴럴 네트워크 양자화 아키텍처는 열 축적과 같은 불리한 동작 조건들 하에서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 관리하도록 구성될 수도 있다. AI 프로세서 성능에서 중요한 인자이지만, AI 프로세서 결과 정확도에서의 일부 손실은 많은 상황에서 수용 가능할 수도 있다. AI 프로세서 결과 정확도는 AI 프로세서 상에서 실행되는 뉴럴 네트워크에 대한 입력, 활성화 및 가중치 값들을 수정함으로써 영향을 받을 수도 있다. 일부 AI 프로세서 정확도를 희생하는 것은 AI 프로세서 처리량을 단독으로 단축시킴으로써 열 축적에 응답하는 경우와 비교하여 열 축적에 응답하여 AI 프 로세서 처리량이 덜 영향을 받게 할 수도 있다. 일부 실시형태들에서, 일부 AI 프로세서 정확도 및 AI 프로 세서 처리량을 희생하는 것은 AI 프로세서 처리량을 단독으로 단축시킬 때보다 더 큰 전력 및/또는 메인 메모리 트래픽 감소들을 제공할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은, AI 프로세서, AI 프로세서를 갖는 SoC, AI 프로세서 에 의해 액세스되는 메모리, 및/또는 AI 프로세서의 다른 주변기기들의 프로세싱 유닛들의 온도, 전력 소비, 활 용 등과 같은 동작 조건들에 기초하여 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루닝을 변경하도록 런타임 시 에 구성될 수도 있다. 일부 실시형태들은 동적 양자화를 위한 동적 비트들의 수에 기초하여 활성화 및 가중 치 값들의 양자화를 위한 동적 뉴럴 네트워크 양자화 로직을 구성하는 것을 포함할 수도 있다. 일부 실시형 태들은 바이패스를 위한 동적 비트들의 수에 기초하여 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들의 바 이패스를 위한 동적 뉴럴 네트워크 양자화 로직을 구성하는 것을 포함할 수도 있다. 일부 실시형태들은 뉴럴 네트워크 프루닝을 위한 임계 가중치 값에 기초하여 가중치 값들의 마스킹 및 전체 MAC들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직을 구성하는 것을 포함할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트 워크 양자화 로직은 필요에 따라 동작 조건들에 기초하여 뉴럴 네트워크의 미리 구성된 양자화를 변경하도록 구 성될 수도 있다. 일부 실시형태들은 동적 양자화 신호를 생성하고 임의의 수 및 조합의 AI 프로세서들, 동적 뉴럴 네트워크 양자 화 로직들, 및 MAC들에 전송하도록 구성된 동적 양자화 제어기를 포함할 수도 있다. 동적 양자화 제어기는 AI 프로세서들, 동적 뉴럴 네트워크 양자화 로직들, 및 MAC들에 의한 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루닝을 구현하기 위한 파라미터들을 결정할 수도 있다. 동적 양자화 제어기는 AI 프로세서 결과 정확도 및 AI 프로세서 응답성을 통합하는 AI 양자화 레벨에 기초하여 이러한 파라미터들을 결정할 수도 있다. 일부 실시형태들은 AI 프로세서들, 동적 뉴럴 네트워크 양자화 로직들, 및/또는 MAC들의 동적 뉴럴 네트워크 양 자화 재구성을 구현할지 여부를 결정하도록 구성된 AI QoS 관리기를 포함할 수도 있다. AI QoS 관리기는 AI QoS 인자들을 나타내는 데이터 신호들을 수신할 수도 있다. AI QoS 인자들은 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루닝을 변경하기 위한 동적 뉴럴 네트워크 양자화 로직 재구성이 기초할 수도 있는 동작 조건들일 수도 있다. 이러한 동작 조건들은 AI 프로세서, AI 프로세서를 갖는 SoC, AI 프로세서에 의해 액세스되는 메모리, 및/또는 AI 프로세서의 다른 주변기기들의 온도, 전력 소비, 프로세싱 유닛들의 활용 등을 포함할 수도 있다. AI QoS 관리기는 특정 동작 조건들 하에서 AI 프로세서에 대해 달성할 AI 프로세서 처리량, AI 프로 세서 결과 정확도, 및/또는 AI 프로세서 동작 주파수를 고려하는 AI QoS 값을 결정할 수도 있다. AI QoS 값 은 동작 조건들에 대한 AI 프로세서 동작 주파수 및/또는 동적 뉴럴 네트워크 양자화 로직을 구성한 결과로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI 양자화 레벨을 결정하는 데 사용될 수도 있다. 도 1 은 다양한 실시형태들과의 사용에 적합한 컴퓨팅 디바이스 를 포함한 시스템을 예시한다. 컴퓨 팅 디바이스 는 프로세서 , 메모리 , 통신 인터페이스 및 메모리 인터페이스 및 주변 디바이스 인터페이스 를 갖는 SoC 를 포함할 수도 있다. 컴퓨팅 디바이스 는 유선 또는 무선 모뎀과 같은 통신 컴포넌트 , 메모리 , 무선 통신 링크를 확립하기 위한 안테나 , 및 /또는 주변 디바이스 를 더 포함할 수도 있다. 프로세서 는 임의의 다양한 프로세싱 디바이스 들, 예를 들어, 다수의 프로세서 코어들을 포함할 수도 있다. 용어 \"시스템 온 칩\" 또는 \"SoC\" 는, 통상적이지만 배타적이지 않게, 프로세싱 디바이스, 메모리 및 통신 인터 페이스를 포함하는 상호접속된 전자 회로들의 세트를 지칭하도록 본 명세서에서 사용된다. 프로세싱 디바이 스는 범용 프로세서, 중앙 프로세싱 유닛 (CPU), 디지털 신호 프로세서 (DSP), 그래픽스 프로세싱 유닛 (GPU), 가속 프로세싱 유닛 (APU), 보안 프로세싱 유닛 (SPU), 카메라 서브시스템을 위한 이미지 프로세서 또는 디스플 레이를 위한 디스플레이 프로세서와 같은 컴퓨팅 디바이스의 특정 컴포넌트들의 서브시스템 프로세서, 보조 프 로세서, 단일 코어 프로세서, 멀티코어 프로세서, 제어기, 및 마이크로제어기와 같은 다양한 상이한 타입들의 프로세서들 및/또는 프로세서 코어들을 포함할 수도 있다. 프로세싱 디바이스는 추가로, 필드 프로그 래밍가능 게이트 어레이 (FPGA), 어플리케이션 특정 집적 회로 (ASIC), 다른 프로그래밍가능 로직 디바이스, 이 산 게이트 로직, 트랜지스터 로직, 성능 모니터링 하드웨어, 와치도그 하드웨어, 및 시간 참조들과 같이 다른 하드웨어 및 하드웨어 조합들을 구현할 수도 있다. 집적 회로들은, 집적 회로의 컴포넌트들이 실리콘과 같 은 반도체 재료의 단일 피스 상에 상주하도록 구성될 수도 있다. SoC 의 메모리 는, 프로세서 에 의한 또는 AI 프로세서 를 포함하는, SoC 의 다른 컴포넌트들에 의한 액세스를 위한 데이터 및 프로세서 실행가능 코드를 저장하기 위해 구성된 휘발성 또는 비휘발성 메모리일 수도 있다. 컴퓨팅 디바이스 및/또는 SoC 는 다양한 목적으로 구성된 하나 이상의 메모리들 을 포함할 수도 있다. 하나 이상의 메모리 들은 랜덤 액세스 메모리 (RAM) 또 는 메인 메모리, 또는 캐시 메모리와 같은 휘발성 메모리들을 포함할 수도 있다. 이들 메모리들 은 데이터 센서 또는 서브시스템으로부터 수신된 제한된 양의 데이터, 비휘발성 메모리로부터 요청되고 비휘발성 메모리로부터 메모리들 에 로딩된 데이터 및/또는 프로세서 실행가능 코드 명령들, 및/또는 비휘발성 메 모리에 저장됨이 없이 장래의 신속한 액세스를 위해 임시로 저장되고 프로세서 및/또는 AI 프로세서 에 의해 생성된 중간 프로세싱 데이터 및/또는 프로세서 실행가능 코드 명령들을 임시로 보유하도록 구성 될 수도 있다. 메모리 는, 프로세서들 중 하나 이상에 의한 또는 AI 프로세서 를 포함하 는 SoC 의 다른 컴포넌트들의한 액세스를 위해 다른 메모리 또는 메모리 와 같은 다른 메모 리 디바이스로부터 메모리 에 로딩되는 데이터 및 프로세서 실행가능 코드를 적어도 임시로 저장하도록 구성될 수도 있다. 일부 실시형태들에서, 임의의 수 및 조합의 메모리들 은 1회 프로그램가능 또는판독 전용 메모리를 포함할 수도 있다. 메모리 인터페이스 및 메모리 는 컴퓨팅 디바이스 가 휘발성 및/또는 비휘발성 저장 매체 상 에 데이터 및 프로세서 실행가능 코드를 저장하고 휘발성 및/또는 비휘발성 저장 매체로부터 데이터 및 프로세 서 실행가능 코드를 검색할 수 있도록 일제히 동작할 수도 있다. 메모리 는, 메모리 가 프로세 서들 중 하나 이상에 의한 또는 AI 프로세서 를 포함하는 SoC 의 다른 컴포넌트들에 의한 액 세스를 위한 데이터 또는 프로세서 실행가능 코드를 저장할 수 있는 메모리 의 실시형태와 매우 유사하게 구성될 수도 있다. 메모리 인터페이스 는 메모리 에 대한 액세스를 제어할 수도 있고, 프로세 서 또는 AI 프로세서 를 포함하는 SoC 의 다른 컴포넌트들이 메모리 로부터 데이터를 판독하고 메모리에 데이터를 기록하게 할 수 있다. SoC 는 또한 AI 프로세서 를 포함할 수도 있다. AI 프로세서 는 프로세서 , 프로 세서 의 일부, 및/또는 SoC 의 독립형 컴포넌트일 수도 있다. AI 프로세서 는 컴퓨팅 디 바이스 상에서 활성화 값들 및 가중치 값들을 프로세싱하기 위한 뉴럴 네트워크들을 실행하도록 구성될 수도 있다. 컴퓨팅 디바이스 는 또한 SoC 와 연관되지 않은 AI 프로세서들 을 포함할 수 도 있다. 이러한 AI 프로세서들 은 컴퓨팅 디바이스 의 독립형 컴포넌트들일 수도 있고/있거나 다른 SoC들 에 통합될 수도 있다. 컴퓨팅 디바이스 및/또는 SoC 의 컴포넌트들의 일부 또는 모두는 다양한 실시형태들의 기능들을 여 전히 서빙하면서 상이하게 배열되고/되거나 결합될 수도 있다. 컴퓨팅 디바이스 는 컴포넌트들의 각 각의 하나로 제한되지 않을 수도 있고, 각각의 컴포넌트의 다중의 인스턴스들이 컴퓨팅 디바이스 의 다양 한 구성들에 포함될 수도 있다. 도 2a 는 다양한 실시형태들을 구현하기에 적합한 동적 뉴럴 네트워크 양자화 아키텍처를 갖는 예시적인 AI 프 로세서를 예시한다. 도 1 및 도 2a 를 참조하면, AI 프로세서 는 MAC 어레이들 , 가중치 버퍼들 , 활성화 버퍼들 , 동적 양자화 제어기들 , AI QoS 관리기들 , 및 동적 뉴럴 네트워크 양 자화 로직들 (212, 214) 의 임의의 수 및 조합을 포함할 수도 있다. MAC 어레이 는 임의의 수 및 조 합의 MAC들 (202a-202i) 을 포함할 수도 있다. AI 프로세서 는 뉴럴 네트워크들을 실행하도록 구성될 수도 있다. 실행된 뉴럴 네트워크들은 활성화 및 가중치 값들을 프로세싱할 수도 있다. AI 프로세서 는 활성화 버퍼 에서 활성화 값들을 수 신하고 가중치 버퍼 에서 가중치 값들을 저장할 수 있다. 일반적으로, MAC 어레이 는 활성화 버퍼 로부터의 활성화 값들 및 가중치 버퍼 로부터의 가중치 값들을 수신할 수도 있고, 활성화 및 가중치 값들을 곱하고 누적함으로써 활성화 및 가중치 값들을 프로세싱할 수 있다. 예를 들어, 각각의 MAC (202a-202i) 는 활성화 및 가중치 값들의 임의의 수의 조합들을 수신하고, 활성화 및 가중치 값들의 각각의 수 신된 조합의 비트들을 곱하고 곱셈들의 결과들을 누적할 수 있다. AI 프로세서 의 변환 (CVT) 모듈 (도시되지 않음) 은 스케일링, 바이어스 추가, 및/또는 활성화 함수들 (예를 들어, sigmoid, ReLU, Gaussian, SoftMax 등) 의 적용과 같은 MAC 결과들을 사용하여 함수들을 수행함으로써 MAC 결과들을 수정할 수도 있다. MAC들 (202a-202i) 은 각각의 조합을 직렬로 수신함으로써 활성화 및 가중치 값들의 다수의 조합들을 수신할 수도 있다. 본 명세서에서 추가로 설명되는 바와 같이, 일부 실시형태들에서, 활성화 및 가중치 값들은 MAC 들 (202a-202i) 에 의한 수신 전에 수정될 수도 있다. 또한 본 명세서에서 추가로 설명되는 바와 같이, 일 부 실시형태들에서, MAC들 (202a-202i) 은 활성화 및 가중치 값들을 프로세싱하기 위해 수정될 수도 있다. AI QoS 관리기 는 하드웨어, AI 프로세서 에 의해 실행되는 소프트웨어, 및/또는 AI 프로세서 에 의해 실행되는 하드웨어와 소프트웨어의 조합으로 구성될 수도 있다. AI QoS 관리기 는 AI 프로세서 , 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 및/또는 MAC들 (202a-202i) 의 동적 뉴럴 네트 워크 양자화 재구성을 구현할지 여부를 결정하도록 구성될 수도 있다. AI QoS 관리기 는 온도 센서들, 전압 센서들, 전류 센서들 등과 같은 센서들 (도시되지 않음) 및 프로세서들 의 임의의 수 및 조 합에 통신가능하게 연결될 수도 있다. AI QoS 관리기 는 이러한 통신가능하게 연결된 센서들 및/또는 프로세서들 로부터 AI QoS 인자들을 나타내는 데이터 신호들을 수신할 수도 있다. AI QoS 인자들은 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루닝을 변경하기 위한 동적 뉴럴 네트워크 양자화 로직 재구성 결정 들이 기초할 수도 있는 동작 조건들일 수도 있다. 이러한 동작 조건들은 AI 프로세서 , AI 프로세서 를 갖는 SoC , AI 프로세서 에 의해 액세스되는 메모리 (106, 114), 및/또는 AI 프로세서 의 다른 주변기기들 의 온도, 전력 소비, 프로세싱 유닛들의 활용, 성능 등을 포함할 수도 있다. 예를 들어, 온도 동작 조건은 AI 프로세서 상의 위치에서의 온도를 나타내는 온도 센서 값일 수도 있 다. 추가의 예로서, 전력 동작 조건은 전력 공급부 및/또는 전력 관리 집적 회로 능력, 및/또는 배터리 충 전 상태에 비교되는 전력 레일의 피크를 나타내는 값일 수도 있다. 추가 예로서, 성능 동작 조건은 AI 프로 세서 의 활용, 완전 유휴 시간, 초당 프레임 수, 및/또는 종단간 레이턴시 (end-to-end latency) 를 나타 내는 값일 수도 있다. AI QoS 관리기 는 동작 조건들로부터 동적 뉴럴 네트워크 양자화 재구성을 구현할지 여부를 결정하도록 구성될 수도 있다. AI QoS 관리기 는 AI 프로세서 의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨에 기초하여 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정할 수도 있다. AI QoS 관리기 는 AI 프로세서 의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨에 기초하여 동적 뉴럴 네트 워크 양자화 재구성을 구현하기로 결정할 수도 있다. AI 프로세서 의 프로세싱 능력의 제약은, 프로 세싱 능력의 레벨을 유지하기 위한 AI 프로세서 의 능력에 영향을 주는 열 축적의 레벨, 전력 소비, 프로 세싱 유닛들의 활용 등과 같은 동작 조건 레벨에 의해 야기될 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 동적 뉴럴 네트워크 양자화 재구성을 구현할지 여부를 동작 조건 들로부터 결정하기 위한 알고리즘들, 임계치들, 룩업 테이블들 등의 임의의 수 및 조합으로 구성될 수도 있다. 예를 들어, AI QoS 관리기 는 수신된 동작 조건을 동작 조건에 대한 임계치 값과 비교할 수도 있다. 동작 조건이 동작 조건에 대한 임계치 값에 바람직하지 않게 비교하는 것에 응답하여, 예컨대 임계치 값을 초과함으로써, AI QoS 관리기 는 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정할 수도 있다. 이러한 바람직하지 않은 비교는 동작 조건이 AI 프로세서 의 프로세싱 능력의 제약을 증가시켰음을 AI QoS 관리기 에게 나타낼 수도 있다. 동작 조건이 동작 조건에 대한 임계치 값에 유리하게 비교되는 것에 응답하여, 예컨대 임계치 값에 못 미치는 것에 의해, AI QoS 관리기 는 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정할 수도 있다. 이러한 유리한 비교는 동작 조건이 AI 프로세서 의 프로세싱 능력의 제약을 감소시켰음을 AI QoS 관리기 에게 나타낼 수도 있다. 일부 실시형태들에서, AI QoS 관 리기 는 다수의 수신된 동작 조건들을 동작 조건들에 대한 다수의 임계치들과 비교하고 바람직하지 않은 및/또는 유리한 비교 결과들의 조합에 기초하여 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정하도록 구 성될 수도 있다. 일부 실시형태들에서, AI 프로세서 는 다수의 수신된 동작 조건들을 조합하고 알고 리즘의 결과를 임계치와 비교하는 알고리즘으로 구성될 수도 있다. 일부 실시형태들에서, 다수의 수신된 동 작 조건들은 동일한 및/또는 상이한 타입들일 수도 있다. 일부 실시형태들에서, 다수의 수신된 동작 조건들 은 특정 시간 동안 및/또는 시간 기간에 걸쳐 있을 수도 있다. 동적 뉴럴 네트워크 양자화 재구성을 위해, AI QoS 관리부 는 AI 프로세서 에 의해 달성될 AI QoS 값을 결정할 수도 있다. AI QoS 값은 특정 동작 조건들 하에서 AI 프로세서 의 동적 뉴럴 네트워크 양자화 재구성 및/또는 AI 프로세서 동작 주파수의 결과로서 달성하기 위해 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하도록 구성될 수도 있다. AI QoS 값은 AI 프로세서 에 대한 레이턴시, 품질, 정 확도 등의 사용자 인지 가능한 레벨들 및/또는 미션 크리티컬 허용 가능한 레벨들을 나타낼 수도 있다. 일 부 실시형태들에서, AI QoS 관리기 는 동작 조건들로부터 AI QoS 값을 결정하기 위한 임의의 수 및 조합 의 알고리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, AI QoS 관리기 는 온 도 임계치를 초과하는 온도를 나타내는 AI 프로세서 에 대해 달성하기 위한 타겟으로서 AI 프로세서 처리 량 및 AI 프로세서 결과 정확도를 고려하는 AI QoS 값을 결정할 수도 있다. 추가 예로서, AI QoS 관리기 는 현재 임계치를 초과하는 전류 (전력 소비) 를 나타내는 AI 프로세서 에 대해 달성하기 위한 타 겟으로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI QoS 값을 결정할 수도 있다. 추가 예로서, AI QoS 관리기 는 처리량 임계치 및/또는 활용 임계치를 초과하는 처리량 값 및/또는 활용 값을 나타내는 AI 프로세서 에 대해 달성하기 위한 타겟으로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확 도를 설명하는 AI QoS 값을 결정할 수도 있다. 임계치들을 초과하는 동작 조건들의 관점에서 설명된 전술한 예들은 청구항들 또는 명세서의 범위를 제한하도록 의도되지 않으며, 동작 조건들이 임계치들에 미치지 못하는 실시형태들에 유사하게 적용가능하다. 본 명세서에서 더 설명되는 바와 같이, 동적 양자화 제어기 는 AI QoS 값을 달성하기 위해 AI 프로세서 , 동적 뉴럴 네트워크 양자화 로직들 (212, 214), 및/또는 MAC들 (202a-202i) 을 동적으로 구성하는 방법 을 결정할 수도 있다. 일부 실시형태에서, AI QoS 관리기 는 AI 프로세서 정확도 및 AI 프로세서 처 리량을 나타내는 값들로부터 AI QoS 값을 달성하기 위해 AI 양자화 레벨을 계산하는 알고리즘을 실행하도록 구 성될 수도 있다. 예를 들어, 알고리즘은 AI 프로세서 정확도 및 AI 프로세서 처리량의 합산 및/또는 최소함수일 수도 있다. 또 다른 예로서, AI 프로세서 정확도를 나타내는 값은 AI 프로세서 에 의해 실행 되는 뉴럴 네트워크의 출력의 에러 값을 포함할 수도 있고, AI 프로세서 처리량을 나타내는 값은 AI 프로세서 에 의해 생성되는 시간 기간당 추론 값을 포함할 수도 있다. 알고리즘은 AI 프로세서 정확도 또는 AI 프로세서 처리량에 유리하도록 가중될 수도 있다. 일부 실시형태들에서, 가중치들은 AI 프로세서 , SoC , 메모리 (106, 114), 및/또는 다른 주변기기들 의 동작 조건들의 임의의 수 및 조합과 연관될 수도 있다. 일부 실시형태들에서, AI 양자화 레벨은 AI QoS 값을 달성하기 위해 AI 프로세서 동작 주파수와 함께 계산될 수도 있다. AI 양자화 레벨은 AI 프로세서 의 프로세싱 능력에 대한 동작 조건들의 영향 에 기초하여 이전에 계산된 AI 양자화 레벨에 대해 달라질 수도 있다. 예를 들어, AI 프로세서 의 프 로세싱 능력의 증가된 제약을 AI QoS 관리기 에게 나타내는 동작 조건은 AI 양자화 레벨의 증가를 초래할 수도 있다. 다른 예로서, AI 프로세서 의 프로세싱 능력의 감소된 제약을 AI QoS 관리기 에게 나타내는 동작 조건은 AI 양자화 레벨의 감소를 초래할 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 또한 AI 프로세서 동작 주파수의 전통적인 단축을 단독으로 또는 동적 뉴럴 네트워크 양자화 재구성과 조합으로 구현할지 여부를 결정할 수도 있다. 예를 들어, 동작 조건들 에 대한 임계치 값들 중 일부는 AI 프로세서 동작 주파수의 전통적인 단축 및/또는 동적 뉴럴 네트워크 양자화 재구성과 연관될 수도 있다. AI 프로세서 동작 주파수의 단축 및/또는 동적 뉴럴 네트워크 양자화 재구성과 연관된 임계치 값들에 대한 수신된 동작 조건들의 임의의 수 또는 조합의 바람직하지 않은 비교는 AI 프로세서 동작 주파수의 단축 및/또는 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정하도록 AI QoS 관리기 를 트리거할 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 MAC 어레이 의 동작 주파수를 제어하도록 적응될 수도 있다. AI QoS 관리기 는 AI 양자화 레벨을 갖는 AI 양자화 레벨 신호를 생성하여 동적 양자화 제어기 에 전송할 수도 있다. AI 양자화 레벨 신호는 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라미터들 을 결정하고 파라미터 결정을 위한 입력으로서 AI 양자화 레벨을 제공하도록 동적 양자화 제어기 를 트리 거할 수도 있다. 일부 실시형태들에서, AI 양자화 레벨 신호는 또한 AI QoS 관리기 로 하여금 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정하게 하는 동작 조건들을 포함할 수도 있다. 동작 조건들은 또한 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라미터들을 결정하기 위한 입력들일 수도 있다. 일부 실시형태들에서, 동작 조건들은 동작 조건의 값 및/또는 동작 조건을 사용하는 알고리즘의 결과, 동작 조 건과 임계치의 비교, 동작 조건에 대한 룩업 테이블로부터의 값 등을 나타내는 값에 의해 표현될 수도 있다. 예를 들어, 비교 결과를 나타내는 값은 동작 조건의 값과 임계치의 값 사이의 차이를 포함할 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 MAC 어레이 에 의해 사용되는 AI 양자화 레벨을 변경하도 록 적응될 수도 있으며, 여기서 예를 들어 변경은 특정 AI 양자화 레벨을 설정하거나 현재 레벨을 증가 또는 감 소시키도록 명령함으로써 이루어질 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 또한 AI 주파수 신호를 생성하여 MAC 어레이 에 전송할 수 도 있다. AI 주파수 신호는 AI 프로세서 동작 주파수의 단축을 구현하도록 MAC 어레이 를 트리거할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 AI 프로세서 동작 주파수의 단축을 구현하기 위한 수단으로 구성될 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 AI 양자화 레벨 신호 및 AI 주 파수 신호 중 일방 또는 쌍방을 생성하고 전송할 수도 있다. 동적 양자화 제어기 는 하드웨어, AI 프로세서 에 의해 실행되는 소프트웨어, 및/또는 AI 프로세서 에 의해 실행되는 하드웨어와 소프트웨어의 조합으로 구성될 수도 있다. 동적 양자화 제어기 는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정하도록 구성될 수도 있다. 일부 실시형태들 에서, 동적 양자화 제어기 는 특정 타입들의 동적 뉴럴 네트워크 양자화 재구성의 임의의 수 및 조합에 대한 파라미터들을 결정하도록 미리 구성될 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기 는 동적 뉴럴 네트워크 양자화 재구성의 타입들의 임의의 수 및 조합에 대해 어느 파라미터들을 결정할지를 결정하 도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 재구성의 타입들에 대해 어느 파라미터들을 결정할지를 결정하는 것은 어느 타입들 의 동적 뉴럴 네트워크 양자화 재구성이 구현될 수 있는지를 제어할 수도 있다. 동적 뉴럴 네트워크 양자화 재구성의 타입들은, 활성화 및 가중치 값들의 양자화를 위한 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하는 것, 활성화 및 가중치 값들의 마스킹을 위한 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 및 MAC들 (202a-202i) 의 부분들의 바이패스를 위한 MAC 어레이 및/또는 MAC들 (202a-202i) 을 구성하는 것, 및 가중치 값들의 마스킹을 위한 동적 뉴럴 네트워크 양자화 로직 및 전체 MAC들 (202a-202i) 의 바이패스를위한 MAC 어레이 및/또는 MAC들 (202a-202i) 을 구성하는 것을 포함할 수도 있다. 일부 실시형태들에 서, 동적 양자화 제어기 는 활성화 및 가중치 값들의 양자화를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 다수의 동적 비트들의 파라미터를 결정하도록 구성될 수도 있다. 일부 실시형 태들에서, 동적 양자화 제어기 는 활성화 및 가중치 값들의 마스킹 및 MAC들 (202a 내지 202i) 의 부분들 의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 다수의 동적 비트들의 추 가 파라미터를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기 는 가중치 값들의 마스킹 및 전체 MAC들 (202a 내지 202i) 의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직 을 구성하기 위한 임계 가중치 값의 추가 파라미터를 결정하도록 구성될 수도 있다. AI 양자화 레벨은 이전에 계산된 AI 양자화 레벨과 상이할 수도 있고, 동적 뉴럴 네트워크 양자화 재구성을 구 현하기 위한 결정된 파라미터의 차이를 초래할 수도 있다. 예를 들어, AI 양자화 레벨을 증가시키는 것은 동적 양자화 제어기 로 하여금 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위해 동적 비 트들의 증가된 수 및/또는 감소된 임계 가중치 값을 결정하게 할 수도 있다. 동적 비트들의 수를 증가시키 는 것 및/또는 임계 가중치 값을 감소시키는 것은 더 적은 비트들 및/또는 더 적은 MAC들 (202a-202i) 이 뉴럴 네트워크의 계산들을 구현하는 데 사용되게 할 수도 있으며, 이는 뉴럴 네트워크의 추론 결과들의 정확도를 감 소시킬 수도 있다. 다른 예로서, AI 양자화 레벨을 감소시키는 것은 동적 양자화 제어기 로 하여금 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 동적 비트들의 감소된 수 및/또는 증가된 임계 가중치 값을 결정하게 할 수도 있다. 동적 비트들의 수를 감소시키는 것 및/또는 임계 가중치 값을 증가시 키는 것은 더 많은 비트들 및/또는 더 많은 MAC들 (202a-202i) 이 뉴럴 네트워크의 계산들을 구현하는 데 사용 되게 할 수도 있으며, 이는 뉴럴 네트워크의 추론 결과들의 정확도를 증가시킬 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 동적 양자화 제어기 에 의해 결 정된 파라미터들을 사용하여 AI 양자화 레벨을 동적으로 구현할 수도 있으며, 여기서 구현은 마스킹, 양자화, 바이패싱, 또는 임의의 다른 적절한 수단에 의해 이루어질 수도 있다. 동적 양자화 제어기 는 AI QoS 관리기 로부터 AI 양자화 레벨 신호를 수신할 수도 있다. 동적 양자화 제어기 는 동적 뉴럴 네 트워크 양자화 재구성을 위한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 AI 양자화 레벨 을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기 는 또한 동적 뉴럴 네트워크 양자화 재구성에 대한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 동작 조건들을 사용할 수도 있 다. 일부 실시형태들에서, 동적 양자화 제어기 는 AI 양자화 레벨 및/또는 동작 조건들에 기초하여 동적 뉴럴 네트워크 양자화 재구성의 어느 파라미터들 및/또는 파라미터들의 값들을 사용할지를 결정하기 위한 알고리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, 동적 양자화 제어기 는 활성화 및 가중치 값들의 양자화를 위해 사용할 다수의 동적 비트들을 출력할 수도 있는 알고리즘에 대한 입력 들로서 AI 양자화 레벨 및/또는 동작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 추가적인 알고리즘 이 사용될 수도 있고, 활성화 및 가중치 값들의 마스킹 및 MAC들 (202a-202i) 의 부분들의 바이패스를 위해 다 수의 동적 비트들을 출력할 수도 있다. 일부 실시형태들에서, 추가적인 알고리즘이 사용될 수도 있고, 가중 치 값들의 마스킹 및 전체 MAC들 (202a-202i) 의 바이패스를 위한 임계 가중치 값을 출력할 수도 있다. 동적 양자화 제어기 는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 갖는 동적 양자화 신호를 생성하여 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 에 전송할 수도 있다. 동적 양자화 신호는 동적 뉴 럴 네트워크 양자화 재구성을 구현하고 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라미터들을 제공 하도록 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 트리거할 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기 는 동적 양자화 신호를 MAC 어레이 에 전송할 수도 있다. 동적 양자화 신호는 동적 뉴럴 네트워크 양자화 재구성을 구현하고 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라미터들 을 제공하도록 MAC 어레이 를 트리거할 수도 있다. 일부 실시형태들에서, 동적 양자화 신호는 구현하 기 위한 동적 뉴럴 네트워크 양자화 재구성의 타입의 표시자를 포함할 수도 있다. 일부 실시형태들에서, 동 적 뉴럴 네트워크 양자화 재구성의 타입의 표시자는 동적 뉴럴 네트워크 양자화 재구성에 대한 파라미터들일 수 도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 하드웨어에서 구현될 수도 있다. 동적 뉴럴 네트워크 양 자화 로직들 (212, 214) 은, 예컨대 활성화 및 가중치 값들을 라운딩함으로써, 활성화 버퍼 및 가중치 버 퍼 로부터 수신된 활성화 및 가중치 값들을 양자화하도록 구성될 수도 있다. 활성화 및 가중치 값들 의 양자화는 임의의 타입의 라운딩, 예컨대 동적 비트로의 라운딩 업 또는 다운, 유효 비트로의 라운딩 업 또는 다운, 가장 가까운 값으로의 라운딩 업 또는 다운, 특정 값으로의 라운딩 업 또는 다운 등을 사용하여 구현될수도 있다. 설명의 명확성 및 용이성을 위해, 양자화의 예들은 동적 비트에 대한 라운딩의 관점에서 설명되 지만, 본 명세서에서의 청구항들 및 설명들의 범위를 제한하지 않는다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 양자화된 활성화 및 가중치 값들을 MAC 어레이 에 제공할 수도 있다. 동적 뉴럴 네트 워크 양자화 로직들 (212, 214) 은 동적 양자화 신호를 수신하고 동적 뉴럴 네트워크 양자화 재구성을 구현하도 록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 동적 양자화 제어기 로부터 동적 양자화 신호를 수신하 고 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정할 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 또한 동적 양자화 신호로부터 구현할 동적 뉴럴 네트워크 양자화 재구성의 타입을 결정할 수도 있으며, 이는 특정 타입의 양자화를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하는 것을 포함할 수도 있다. 일부 실시형태들에서, 구현할 동적 뉴럴 네트워크 양자화 재구성의 타입은 또한 활성화 및/또는 가중치 값들의 마스킹을 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하는 것을 포함할 수도 있다. 일부 실시형태들에서, 활성화 및 가중치 값들의 마스킹은 특정 수의 동적 비트들을 제로 값들로 대체하는 것을 포함할 수도 있다. 일부 실시형태들에서, 가중치 값들의 마스킹은 비트들 모두를 제로 값들 로 대체하는 것을 포함할 수도 있다. 동적 양자화 신호는 활성화 및 가중치 값들의 양자화를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 다수의 동적 비트들의 파라미터를 포함할 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 활성화 및 가중치 값들의 비트들을 동적 양자화 신호에 의해 표시된 동적 비트들의 수로 라운딩 함으로써 활성화 및 가중치 값들을 양자화하도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 활성화 및 가중치 값들의 비트들을 동적 비트들의 수로 라운 딩하도록 구성될 수도 있는 구성가능한 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, 로직 게 이트들은 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 동적 비트들의 수까지 및/또는 이를 포함 하여 출력하도록 구성될 수도 있다. 일부 실시형태들에서, 로직 게이트들은 동적 비트들의 수를 포함하고/ 하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들의 값들을 출력하도록 구성될 수도 있다. 예를 들 어, 활성화 또는 가중치 값의 각각의 비트는 최하위 비트 내지 최상위 비트와 같이 순차적으로 로직 게이트들에 입력될 수도 있다. 로직 게이트들은 파라미터에 의해 표시된 동적 비트들의 수까지 및/또는 이를 포함하는 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 출력할 수도 있다. 로직 게이트들은 파라미터 에 의해 표시된 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들에 대한 값들을 출력할 수도 있다. 추가 예로서, 가중치 값들 및 활성화 값들은 8-비트 정수들일 수도 있고, 동적 비트들의 수는 8-비트 정수들의 최하위 절반을 라운딩하도록 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 에 표시할 수도 있다. 동적 비트들의 수는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 의 디폴트 또는 이전 구성을 위해 라운딩할 동적 비트들의 디폴트 수 또는 동적 비트들의 이전 수와 상이할 수도 있다. 따라서, 로직 게이트들의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 동적 양자화 신호는 활성화 및 가중치 값들의 마스킹 및 MAC들 (202a 내지 202i) 의 부분들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 다수의 동적 비트들의 추가 파라미터를 포함할 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 동적 양자화 신호에 의해 표시된 활성화 및 가중치 값들의 동적 비트들의 수를 마스킹함으로써 활성화 및 가중치 값들을 양자화하도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 활성화 및 가중치 값들의 동적 비트들의 수를 마스킹하도록 구성될 수도 있는 구성가능한 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, 로직 게이트들은 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 동적 비트들의 수까지 및/또는 이를 포함하여 출력 하도록 구성될 수도 있다. 일부 실시형태들에서, 로직 게이트들은 동적 비트들의 수를 포함하고/하거나 뒤 따르는 활성화 및 가중치 값들의 최상위 비트들의 값들을 출력하도록 구성될 수도 있다. 예를 들어, 활성화 및 가중치 값들의 각각의 비트는 최하위 비트 내지 최상위 비트와 같이 순차적으로 로직 게이트들에 입력될 수 도 있다. 로직 게이트들은 파라미터에 의해 표시된 동적 비트들의 수까지 및/또는 이를 포함하는 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 출력할 수도 있다. 로직 게이트들은 파라미터에 의해 표 시된 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들에 대한 값들을 출 력할 수도 있다. 동적 비트들의 수는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 의 디폴트 또는 이전 구성을 위해 마스킹할 동적 비트들의 디폴트 수 또는 동적 비트들의 이전 수와 상이할 수도 있다. 따라서, 로직 게이트들의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 따라서, 로직게이트들의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 일부 실시형태들에서, 로직 게이트들이 활성화 및 가중치 값들 중 최하위 비트들을 동적 비트들의 수까지 및/또 는 이를 포함하여 수신 및/또는 출력하지 않도록, 로직 게이트들은 클록 게이팅될 수 있다. MAC 어레이 가 활성화 및 가중치 값들의 최하위 비트들의 값들을 수신하지 않을 수도 있기 때문에, 로직 게이트들을 클록 게이팅하는 것은 활성화 및 가중치 값들의 최하위 비트들을 제로 값들로 효과적으로 대체할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 MAC들 (202a 내지 202i) 의 부분들의 바이패스를 위한 동적 비트들의 수의 파라미터를 MAC 어레이 에 시그널링할 수도 있다. 일부 실시형 태들에서, 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 은 활성화 및 가중치 값들의 비트들 중 어느 것이 마 스킹되는지를 MAC 어레이 에 시그널링할 수도 있다. 일부 실시형태들에서, 활성화 및 가중치 값들의 비트에 대한 신호의 결여는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 로부터 MAC 어레이 로의 신호 일 수도 있다. 일부 실시형태들에서, MAC 어레이 는 활성화 및 가중치 값들의 마스킹 및 MAC들 (202a 내지 202i) 의 부 분들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 구성하기 위한 다수의 동적 비트들의 파라미터를 포함하는 동적 양자화 신호를 수신할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 동 적 뉴럴 네트워크 양자화 로직들 (212, 214) 로부터 다수의 동적 비트들 및/또는 MAC들 (202a-202i) 의 부분들 의 바이패스를 위한 어느 동적 비트들의 파라미터의 신호를 수신할 수도 있다. MAC 어레이 는 동적 양자화 신호 및/또는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 로부터의 신호에 의해 표시된 활성화 및 가 중치 값들의 동적 비트들에 대해 MAC들 (202a-202i) 의 부분들을 바이패스하도록 구성될 수도 있다. 이러한 동적 비트들은 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 에 의해 마스킹된 활성화 및 가중치 값들의 비트 들에 대응할 수도 있다. MAC들 (202a-202i) 은 곱셈 및 누산 기능들을 구현하도록 구성된 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 동적 양자화 신호의 파라미터에 의해 표시된 동적 비트들의 수에 대응하 는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들 (202a-202i) 의 로직 게이트들을 클록 게이팅할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 로부터의 신호에 의해 표시된 동적 비트들 및/또는 특정 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들 (202a 내지 202i) 의 로직 게이트들을 클록 게이팅할 수 있다. 일부 실시형태들에서, MAC 어레이 는 동적 양자화 신호의 파라미터에 의해 표시된 동적 비트들의 수에 대 응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들 (202a-202i) 의 로직 게이트들을 전 력 붕괴시킬 수도 있다. 일부 실시형태들에서, MAC 어레이 는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 로부터의 신호에 의해 표시된 동적 비트들 및/또는 특정 동적 비트들의 수에 대응하는 활성화 및 가 중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들 (202a-202i) 의 로직 게이트들을 전력 붕괴시킬 수도 있 다. MAC들 (202a-202i) 의 로직 게이트들을 클록 게이팅 및/또는 파워 다운함으로써, MAC들 (202a-202i) 은 동적 비 트들 또는 특정 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 수신하지 않을 수도 있고, 이 들 비트들을 효과적으로 마스킹할 수도 있다. MAC들 (202a-202i) 의 로직 게이트들을 클록 게이팅 및/또는 파워 다운하는 추가적인 예가 본 명세서에서 도 7 을 참조하여 설명된다. 동적 양자화 신호는 가중치 값들의 마스킹 및 전체 MAC들 (202a-202i) 의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직 을 구성하기 위한 임계 가중치 값의 파라미터를 포함할 수도 있다. 동적 뉴럴 네트워크 양자화 로직 은 동적 양자화 신호에 의해 표시된 임계 가중치 값에 대한 가중치 값들의 비교에 기초하여 가중치 값들의 모든 비트들을 마스킹함으로써 가중치 값들을 양자화하도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직 은, 가중치 버퍼 로부터 수신된 가중치 값들을 임계 가중치 값과 비교하고, 예를 들어 임계 가중치 값 미만 또는 이하임으로써, 바람직하지 않게 비교하는 가중치 값들을 마스킹 하도록 구성될 수도 있는 구성가능한 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, 비교는 임 계 가중치에 대한 가중치의 절대값의 비교일 수도 있다. 일부 실시형태들에서, 로직 게이트들은 임계 가중 치 값과 불리하게 비교하는 가중치 값들의 모든 비트들에 대해 제로 값들을 출력하도록 구성될 수도 있다. 비트들 모두는 동적 뉴럴 네트워크 양자화 로직 의 디폴트 또는 이전 구성을 마스킹하기 위한 디폴트 비트 수 또는 이전 비트 수와 상이한 비트 수일 수도 있다. 따라서, 로직 게이트들의 구성은 또한 로직 게이 트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 일부 실시형태들에서, 로직 게이트들은 로직 게이트들이 임계 가중치 값과 바람직하지 않게 비교하는 가중치 값 들의 비트들을 수신 및/또는 출력하지 않도록 클록 게이팅될 수 있다. MAC 어레이 가 가중치 값들의 비트들의 값들을 수신하지 않을 수도 있기 때문에, 로직 게이트들을 클록 게이팅하는 것은 가중치 값들의 비트 들을 제로 값들로 효과적으로 대체할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직 은 가중치 값들의 비트들 중 어느 것이 마스킹되는지를 MAC 어레이 에 시그널링할 수도 있다. 일부 실시형태들에서, 가중치 값들의 비트에 대한 신호의 결여는 동적 뉴럴 네트워크 양자화 로직 으로부 터 MAC 어레이 로의 신호일 수도 있다. 일부 실시형태들에서, MAC 어레이 는 가중치 값들의 비트들이 마스킹되는 동적 뉴럴 네트워크 양자화 로 직 으로부터 신호를 수신할 수도 있다. MAC 어레이 는 마스킹된 전체 가중치 값들을 전체 MAC 들 (202a-202i) 을 바이패스하기 위한 신호들로서 해석할 수도 있다. MAC 어레이 는 동적 뉴럴 네트 워크 양자화 로직 으로부터의 신호에 의해 표시된 가중치 값들에 대해 MAC들 (202a-202i) 을 바이패스하 도록 구성될 수도 있다. 이러한 가중치 값들은 동적 뉴럴 네트워크 양자화 로직 에 의해 마스킹된 가 중치 값들에 대응할 수도 있다. MAC들 (202a-202i) 은 곱셈 및 누산 기능들을 구현하도록 구성된 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 마스킹된 가중치 값들에 대응하는 가중치 값들의 비트들을 곱하고 누산하 도록 구성된 MAC들 (202a-202i) 의 로직 게이트들을 클록 게이팅할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 마스킹된 가중치 값들에 대응하는 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들 (202a-202i) 의 로직 게이트들을 전력 붕괴시킬 수도 있다. MAC들 (202a-202i) 의 로직 게이트들을 클록 게 이팅 및/또는 파워 다운함으로써, MAC들 (202a-202i) 은 마스킹된 가중치 값들에 대응하는 활성화 및 가중치 값 들의 비트들을 수신하지 않을 수도 있다. 동적 뉴럴 네트워크 양자화 로직 에 의한 가중치 값들의 마스킹 및/또는 MAC들 (202a-202i) 의 클록 게이 팅 및/또는 파워 다운은 MAC 어레이 에 의해 실행되는 뉴럴 네트워크를 프루닝할 수도 있다. 뉴럴 네 트워크으로부터 가중치 값들 및 MAC 연산들을 제거하는 것은 뉴럴 네트워크으로부터 시냅스들 및 노드들을 효과 적으로 제거할 수도 있다. 가중치 임계치는, 뉴럴 네트워크의 실행으로부터 제거될 때 가중치 임계치와 불 리하게 비교하는 가중치 값들이 AI 프로세서 결과들에서 허용가능한 정확도 손실을 야기할 수도 있다는 것에 기 초하여 결정될 수도 있다. 도 2b 는 도 2a 에 예시된 AI 프로세서 의 일 실시형태를 예시한다. 도 1 내지 도 2b 를 참조하면, AI 프로세서 는 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 을 포함할 수도 있고, 이는 컴파일러에서 또는 소프트웨어 툴로서가 아니라 하드웨어 회로 로직으로서 구현될 수도 있다. 활성화 버퍼 및 가중 치 버퍼 , 동적 양자화 제어기 , 하드웨어 동적 뉴럴 네트워크 양자화 로직들 (212, 214) 및 MAC 어 레이 는 도 2a 를 참조하여 설명된 바와 같이 기능하고 상호작용할 수도 있다. 도 3 은 다양한 실시형태들을 구현하기에 적합한 동적 뉴럴 네트워크 양자화 아키텍처를 갖는 예시적인 SoC 를 예시한다. 도 1 내지 도 3 을 참조하면, SoC 는 임의의 수 및 조합의 AI 프로세싱 서브시스템들 및 메모리들 을 포함할 수도 있다. AI 프로세싱 서브시스템 은 임의의 수 및 조합의 AI 프로세서들 (124a-124f), 입력/출력 (I/O) 인터페이스들 , 및 메모리 제어기들/물리 계층 컴포넌트들 (304a-304f) 을 포함할 수도 있다. AI 프로세서 (예를 들어, 124) 를 참조하여 본 명세서에서 논의된 바와 같이, 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 재구성은 AI 프로세서로 구현될 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양 자화 재구성은 활성화 및 가중치 값들이 AI 프로세서 (124a-124f) 에 의해 수신되기 전에 적어도 부분적으로 구 현될 수도 있다. I/O 인터페이스 는 프로세서들 (예를 들어, 104), 통신 인터페이스들 (예를 들어, 108), 통신 컴포넌트들 (예를 들어, 112), 주변 디바이스 인터페이스들 (예를 들어, 120), 주변 디바이스들 (예를 들어, 120) 등을 포 함하는 컴퓨팅 디바이스 (예를 들어, 100) 의 다른 컴포넌트들과 AI 프로세싱 서브시스템 사이의 통신들 을 제어하도록 구성될 수도 있다. 일부 이러한 통신들은 활성화 값들을 수신하는 것을 포함할 수도 있다. 일부 실시형태들에서, I/O 인터페이스 는 AI QoS 관리기 (예를 들어, 210), 동적 양자화 제어기 (예를들어, 208), 및/또는 동적 뉴럴 네트워크 양자화 로직 (예를 들어, 212) 의 기능들을 포함 및/또는 구현하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 는 하드웨어, I/O 인터페이스 상에서 실행되는 소프트웨어, 및/또는 I/O 인터페이스 상에서 실행되는 하드웨어 및 소프트웨어를 통해 AI QoS 관리기, 동적 양자화 제어기, 및/또는 동적 뉴럴 네트워크 양자화 로직의 기능들을 구현하도록 구성될 수도 있 다. 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 AI 프로세서들 (124a-124f), 메모리들 , 및/또는 AI 프로세싱 서브시스템 및/또는 AI 프로세서들 (124a-124f) 에 로컬인 메모리들 사이의 통신들을 제어하도 록 구성될 수도 있다. 일부 이러한 통신들은 메모리 로부터의 그리고 그로의 가중치 및 활성화 값들 의 판독 및 기록들을 포함할 수도 있다. 일부 실시형태들에서, 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 AI QoS 관리기, 동적 양자화 제어기, 및/또는 동적 뉴럴 네트워크 양자화 로직의 기능들을 포함하고/하거나 구현하도록 구성될 수도 있다. 예를 들어, 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 가중치 및/또는 활성화 값들의 초기 메모리 기 록 또는 판독 동안 활성화 값들 및/또는 가중치 값들을 양자화 및/또는 마스킹할 수도 있다. 추가 예로서, 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 메모리 로부터 가중치 값들을 전송할 때 로컬 메모리 에 가중치 값들을 기록하는 동안 가중치 값들을 양자화 및/또는 마스킹할 수도 있다. 추가적인 예로서, 메 모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 활성화 값들이 생성되는 동안 활성화 값들을 양자화 및/또는 마스킹할 수도 있다. 일부 실시형태들에서, 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 하드웨어, 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 상에서 실행되는 소프트웨어, 및/또는 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 상 에서 실행되는 하드웨어 및 소프트웨어를 통해 AI QoS 관리기, 동적 양자화 제어기, 및/또는 동적 뉴럴 네트워 크 양자화 로직의 기능들을 구현하도록 구성될 수도 있다. I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 양자화된 및/또는 마스킹된 가중치 및/또는 활성화 값들을 AI 프로세서들 (124a-124f) 에 제공하도록 구성될 수도 있다. 일부 실시형태 들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트 (304a-304f) 는 완전히 마스킹된 가 중치 값들을 AI 프로세서들 (124a-124f) 에 제공하지 않도록 구성될 수도 있다. 도 4a 및 도 4b 는 다양한 실시형태들을 구현하기에 적합한 예시적인 AI QoS 관계들을 예시한다. 도 1 내지 도 4b 를 참조하면, 동적 뉴럴 네트워크 양자화 재구성을 위해, AI QoS 관리기 (예를 들어, 210) 는 특정 동작 조건들 하에서 동적 뉴럴 네트워크 양자화 재구성의 결과로서 달성하기 위해 AI 프로세서 처리량 및 AI 프로세 서 결과 정확도를 고려하는 AI QoS 값을 결정할 수도 있다. 도 4a 는 수평축에서 동적 뉴럴 네트워크 양자화 재구성을 사용하여 양자화된 활성화 값들 및 가중치 값들의 비 트 폭들과 관련하여, 수직축에서 AI QoS 값들의 면에서 AI 프로세서 결과 정확도의 측정들을 나타내는 그래프 (400a) 를 예시한다. 곡선 402a 는 가중치 값들 및 활성화 값들의 비트 폭이 클수록, AI 프로세서 결과들이 더 정확할 수 있다는 것을 예시한다. 그러나, 곡선 402a 는 또한 가중치 값들 및 활성화 값들의 비트 폭에 서의 점감 리턴 (diminishing return) 을 예시하는데, 이는 곡선 402a 의 기울기가 0 에 접근할수록 가중치 값 들 및 활성화 값들의 비트 폭이 커지기 때문이다. 따라서, 최대 비트 폭보다 작은 가중치 값들 및 활성화 값들의 일부 비트 폭들에 대해, AI 프로세서 결과들의 정확도는 무시할만한 변화를 나타낼 수도 있다. 곡선 402a 는, 최대 비트 폭보다 훨씬 더 작은 가중치 값들 및 활성화 값들의 일부 비트 폭들이 있는 포인트에 서, 곡선 402a 의 기울기가 더 큰 비율로 증가한다는 것을 추가로 예시한다. 따라서, 최대 비트 폭보다 훨 씬 더 작은 가중치 값들 및 활성화 값들의 일부 비트 폭들에 대해, AI 프로세서 결과들의 정확도는 무시할 수 없는 변화를 나타낼 수도 있다. 무시할 수 있는 변화를 나타내는 가중치 값들 및 활성화 값들의 비트 폭들 에 대해, AI 프로세서 결과들의 정확도 및 동적 뉴럴 네트워크 양자화 재구성은 가중치 값들 및 활성화 값들을 양자화하고 여전히 허용가능한 레벨의 AI 프로세서 결과 정확도를 달성하도록 구현될 수도 있다. 도 4b 는 수평축 상의 동적 뉴럴 네트워크 양자화 재구성의 구현을 위한 AI 프로세서 처리량과 관련하여, 수직 축 상의 AI QoS 값들의 관점에서 레이턴시로도 지칭될 수 있는 AI 프로세서 응답성의 측정들을 나타내는 그래프 (400b) 를 예시한다. 일부 실시형태들에서, 처리량은 초당 추론들과 같은, AI 프로세서에 의해 생성된 시간 기간당 추론들의 값을 포함할 수도 있다. 처리량은 활성화 및/또는 가중치 값들의 더 작은 비트 폭들에 응 답하여 동적 뉴럴 네트워크 양자화 재구성의 구현에 대해 증가할 수도 있다.곡선 402b 는 AI 프로세서 처리량이 높을수록, AI 프로세서가 더 응답성일 수 있다는 것을 예시한다. 그러 나, 곡선 402b 는 또한 곡선 402b 의 기울기가 0 에 접근할수록 AI 프로세서 처리량이 더 높아지기 때문에 AI 프로세서 처리량에서의 점감 리턴을 예시한다. 따라서, 가장 높은 AI 프로세서 처리량보다 낮은 일부 AI 프 로세서 처리량에 대해, AI 프로세서의 응답성은 무시할만한 변화를 나타낼 수도 있다. 곡선 402b 는 또한 가장 높은 AI 프로세서 처리량보다 훨씬 더 낮은 일부 AI 프로세서 처리량이 있는 포인트에 서, 곡선 402b 의 기울기가 더 큰 속도로 증가한다는 것을 예시한다. 따라서, 가장 높은 AI 프로세서 처리 량보다 훨씬 더 낮은 일부 AI 프로세서 처리량에 대해, AI 프로세서의 응답성은 무시할 수 없는 변화를 나타낼 수도 있다. 무시할 수 있는 변화를 나타내는 AI 프로세서 처리량에 대해, AI 프로세서의 응답성 및 동적 뉴 럴 네트워크 양자화 재구성은 활성화 및/또는 가중치 값들을 양자화하고 수용가능한 레벨의 AI 프로세서 응답성 을 여전히 달성하도록 구현될 수도 있다. 도 5 는 다양한 실시형태들에서 동적 뉴럴 네트워크 양자화 아키텍처를 구현하는 AI 프로세서 동작 주파수에서 의 예시적인 이점을 예시한다. 도 1 내지 도 5 를 참조하면, 동적 뉴럴 네트워크 양자화 재구성의 경우, 동 적 뉴럴 네트워크 양자화 로직들 (예를 들어, 212, 214), I/O 인터페이스 (예를 들어, 302), 및/또는 메모리 제 어기/물리 계층 컴포넌트 (예를 들어, 304a 내지 304f) 는 AI 프로세서 처리량 및/또는 AI 프로세서 결과 정확 도의 레벨들을 달성하기 위해 동적 뉴럴 네트워크 양자화 재구성을 구현할 수도 있다. 도 5 는 수평축 상에서의 가중치 값들 및 활성화 값들의 비트 폭들과 관련하여, 수직축 상에서의 AI 프로세서 처리량에 영향을 미칠 수도 있는 AI 프로세서 동작 주파수의 측정들을 나타내는 그래프 를 예시한다. 그래프 는 또한 AI 프로세서가 동작할 수 있는 동작 조건을 나타내기 위해 음영처리된다. 예를 들어, 동작 조건은 AI 프로세서의 온도일 수도 있고, 더 어두운 음영은 더 높은 온도를 나타낼 수도 있어서, 가 장 낮은 온도는 그래프의 원점에 있을 수도 있고 가장 뜨거운 온도는 원점의 반대일 수도 있다. 포인트 502 에 대해, 동적 뉴럴 네트워크 양자화 재구성은 구현되지 않고, 가중치 값 및 활성화 값들은 최대 비트 폭에 유 지될 수도 있으며, 온도를 감소시키는 유일한 수단은 AI 프로세서의 동작 주파수를 감소시키는 것이다. AI 프로세서의 동작 주파수의 과도한 감소는 자동차 시스템과 같은 미션 크리티컬 시스템에서 중요한 문제를 야기 할 불량한 AI QoS 및 레이턴시를 초래할 것이다. 포인트 504 에 대해, 동적 뉴럴 네트워크 양자화 재구성이 구현되고, 포인트 502 에 의해 예시된 유사한 온도 감소를 달성하기 위해, AI 프로세서의 동작 주파수가 감소될 수도 있고, 가중치 값 및 활성화 값들의 비트 폭은 최대 비트 폭보다 작도록 양자화될 수도 있다. 포인트 504 는, 동적 뉴럴 네트워크 양자화 재구성을 사용하여 가중치 값 및 활성화 값들의 비트 폭을 감소시킴으로써, AI 프로세서 동작 주파수가 포인트 502 의 AI 프로세서 동작 주파수에 비해 더 높을 수도 있는 한편, 양 포인트 들 (502, 504) 에서의 온도의 동작 조건은 유사하다는 것을 예시한다. 따라서, 동적 뉴럴 네트워크 양자화 재구성은, 동적 뉴럴 네트워크 양자화 재구성을 사용하지 않는 것과 비교할 때, AI 프로세서 온도와 같은 유사 한 동작 조건들에서, AI 프로세서 처리량과 같은 더 큰 AI 프로세서 성능을 허용할 수도 있다. 도 6 은 다양한 실시형태들에서 동적 뉴럴 네트워크 양자화 아키텍처를 구현하는 AI 프로세서 동작 주파수에서 의 예시적인 이점을 예시한다. 도 1 내지 도 6 을 참조하면, 동적 뉴럴 네트워크 양자화 재구성의 경우, 동 적 뉴럴 네트워크 양자화 로직들 (예를 들어, 212, 214), I/O 인터페이스 (예를 들어, 302), 및/또는 메모리 제 어기/물리 계층 컴포넌트 (예를 들어, 304a 내지 304f) 는 AI 프로세서 처리량 및/또는 AI 프로세서 결과 정확 도의 레벨들을 달성하기 위해 동적 뉴럴 네트워크 양자화 재구성을 구현할 수도 있다. 도 6 은 시간과 관련 하여 플로팅된, AI 프로세서 처리량에 영향을 미칠 수도 있는 AI 프로세서 동작 조건들의 측정들을 나타내는 그 래프들 (600a, 600b, 604a, 604b, 608) 을 예시한다. 그래프 600a 는 수평축 상의 시간과 관련하여, 수직 축 상에서 동적 뉴럴 네트워크 양자화 재구성을 구현함이 없이 AI 프로세서 온도의 측정들을 나타낸다. 그 래프 600b 는 수평축 상의 시간과 관련하여 수직축 상에서 동적 뉴럴 네트워크 양자화 재구성의 구현을 갖는 AI 프로세서 온도의 측정들을 나타낸다. 그래프 604a 는 수평축 상의 시간과 관련하여, 수직축 상에서 동적 뉴 럴 네트워크 양자화 재구성을 구현함이 없이 AI 프로세서 주파수의 측정들을 나타낸다. 그래프 604b 는 수 평축 상의 시간과 관련하여 수직축 상에서 동적 뉴럴 네트워크 양자화 재구성의 구현을 갖는 AI 프로세서 주파 수의 측정들을 나타낸다. 그래프 608 은 수평축 상의 시간과 관련하여 수직축 상에서 동적 뉴럴 네트워크 양자화 재구성의 구현을 갖는, 활성화 및/또는 가중치 값들에 대한 AI 프로세서 비트 폭의 측정들을 나타낸다. 시간 이전에, 그래프 600a 의 AI 프로세서 온도 (602a) 는 증가할 수 있는 반면, 그래프 604a 의 AI 프로 세서 주파수 (606a) 는 일정하게 유지될 수 있다. 유사하게, 시간 이전에, 그래프 600b 의 AI 프로세 서 온도 (602b) 는 증가할 수 있는 반면, 그래프 604b 의 AI 프로세서 주파수 (606b) 및 그래프 608 의 AI 프로 세서 비트 폭 은 일정하게 유지될 수 있다. AI 프로세서 주파수 (606a, 606b) 및/또는 AI 프로세서비트 폭 의 변화 없이 AI 프로세서 온도 (602a, 602b) 를 증가시키는 이유는 AI 프로세서 (예를 들어, 124, 124a-124f) 에 대한 증가된 작업부하를 포함할 수도 있다. 시간 에서, AI 프로세서 온도 (602a) 는 피크일 수도 있고, AI 프로세서 주파수 (606a) 는 감소할 수도 있다. 더 낮은 AI 프로세서 주파수 (606a) 는 AI 프로세서가 시간 이전보다 더 낮은 AI 프로세서 주 파수 (606a) 에서 더 적은 전력을 소비하면서 더 적은 열을 생성할 수도 있기 때문에 AI 프로세서 온도 (602a) 가 상승하는 것을 중지하게 할 수도 있다. 유사하게, 시간 에서, AI 프로세서 온도 (602b) 는 피크일 수도 있고 AI 프로세서 주파수 (606b) 는 감소할 수도 있다. 그러나, 시간 에서, AI 프로세서 비트 폭 은 또한 감소할 수도 있다. 더 낮은 AI 프로세서 주파수 (606b) 및 더 낮은 AI 프로세서 비트 폭 은, AI 프로세서가 더 낮은 AI 프로세서 주파수 (606b) 에서 더 적은 전력을 소비하고 시간 전보다 더 작은 비트 폭 데이터를 프로세싱하면서 더 적은 열을 생성할 수도 있기 때문에, AI 프로세서 온도 (602b) 가 상승하는 것을 중지하게 할 수도 있다. 서로의 비교에서, 시간 전부터 및 시간 에서의 AI 프로세서 주파수 (614a) 의 차이는 시간 전부터 및 시간 에서의 AI 프로세서 주파수 (614b) 의 차이보다 클 수도 있다. AI 프로세서 동작 주 파수 (606b) 를 감소시키는 것과 함께 AI 프로세서 비트 폭 을 감소시키는 것은, AI 프로세서 동작 주파 수 (606b) 에서의 감소가 AI 프로세서 동작 주파수 (606a) 만을 감소시킬 때 AI 프로세서 동작 주파수 (606a) 에서의 감소보다 작도록 할 수도 있다. AI 프로세서 동작 주파수 (606b) 의 AI 프로세서 비트 폭 을 감소시키는 것은 AI 프로세서 동작 주파수 (606a) 만을 감소시키는 것과 유사한 이점을 AI 프로세서 온도 (602a, 602b) 의 관점에서 산출할 수도 있지만, 또한 AI 프로세서 처리량에 영향을 미칠 수도 있는 더 큰 AI 프 로세서 동작 주파수 (606b) 의 이점을 제공할 수도 있다. 도 7 은 다양한 실시형태들을 구현하기 위한 동적 뉴럴 네트워크 양자화 아키텍처에서 MAC 에서의 바이패스의 예를 예시한다. 도 1 내지 도 7 을 참조하면, MAC 는 임의의 수 및 조합의 AND 게이트들, 전가산기들 (full adders, 도 7 에서 \"F\"로 라벨링됨), 및/또는 반가산기들 (half adders, 도 7 에서 \"H\"로 라벨링됨) 과 같은 다양한 로직 컴포넌트들 (700, 702) 을 포함하는 로직 회로를 포함할 수도 있다. 도 7 에 예시된 예는 8-비트 곱셈 및 누산 함수들에 대해 일반적으로 구성된 로직 회로를 갖는 MAC 를 보여준다. 그러나, MAC 는 보통 임의의 비트 폭 데이터의 곱셈 및 누산 함수들을 위해 구성될 수도 있지만, 도 7 에 예시된 예는 본 명세서의 청구항들 및 설명의 범위를 제한하지 않는다. 일부 실시형태들에서, 라인들 X0-X7 및 Y0-Y7 이 MAC 에 활성화 값들 및 가중치 값들의 입력들을 제공할 수도 있다. X0 및 Y0 은 활성화 값들 및 가중치 값들 중 최하위 비트들을 나타낼 수도 있고, X7 및 Y7 은 최 상위 비트들을 나타낼 수도 있다. 본 명세서에 설명된 바와 같이, 동적 뉴럴 네트워크 양자화 재구성은 활 성화 및/또는 가중치 값들의 임의의 수의 동적 비트들을 양자화 및/또는 마스킹하는 것을 포함할 수도 있다. 활성화 및/또는 가중치 값들의 비트들의 양자화 및/또는 마스킹은 가중치 값들의 비트들을 제로 값들로 및/또 는 제로 값을 이용하여 라운딩 및/또는 대체할 수도 있다. 이와 같이, 활성화 및/또는 가중치 값의 양자화 된 및/또는 마스킹된 비트와 활성화 및/또는 가중치 값의 다른 비트의 곱셈은 제로 값을 초래할 수도 있다. 양자화된 및/또는 마스킹된 활성화 및/또는 가중치 값의 곱셈의 알려진 결과가 주어지면, 결과들의 곱셈 및 덧 셈을 실제로 구현할 필요가 없을 수도 있다. 따라서, MAC 어레이 (예를 들어, 200) 를 포함하는 AI 프로세 서 (예를 들어, 124, 124a-123f) 는 양자화된 및/또는 마스킹된 활성화 및/또는 가중치 값들의 곱셈 및 결과들 의 덧셈을 위해 로직 컴포넌트들 을 오프 (off) 로 클록 게이트할 수도 있다. 마스킹된 가중치 값들 의 곱셈 및 결과들의 덧셈을 위해 로직 컴포넌트들 을 클록 게이팅하는 것은 동적 전력 감소라고도 지칭 되는 회로 스위칭 전력 손실을 감소시킬 수도 있다. 도 7 에 도시된 예에서, 라인들 X0, X1, Y0, 또는 Y1 상의 활성화 및 가중치 값의 2개의 최하위 비트가 마스킹된 다. 음영처리된 대응 로직 컴포넌트들 , X0, X1, Y0, 또는 Y1 을 수신하는 로직 컴포넌트들 및/ 또는 X0, X1, Y0, 및또는 Y1 에 대한 동작 결과를 입력으로서 음영 처리하여, 이들이 오프로 클록 게이팅된 것을 표시한다. 음영처리되지 않은 나머지 로직 컴포넌트들 은 그들이 오프로 클록 게이팅되지 않음을 나 타내기 위해 음영처리되지 않는다. 도 8 은 일 실시형태에 따른 AI QoS 결정을 위한 방법 을 예시한다. 도 1 내지 도 8 을 참조하면. 방 법 은 컴퓨팅 디바이스 (예를 들어, 100) 에서, 범용 하드웨어에서, 전용 하드웨어 (예를 들어, 210) 에 서, 프로세서 (예를 들어, 프로세서 , AI 프로세서 , AI QoS 관리기 , AI 프로세싱 서브시스템, AI 프로세서 (124a-124f), I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 에 서 실행되는 소프트웨어에서, 또는 다른 개별 컴포넌트들, 및 다양한 메모리/캐시 제어기들을 포함하는, 소프트 웨어-구성 프로세서와 동적 뉴럴 네트워크 양자화 시스템 내에서 소프트웨어를 실행하는 프로세서 (예를 들어, AI 프로세서 , AI QoS 관리기 , AI 프로세싱 서브시스템 , AI 프로세서 (124a-124f), I/O 인터 페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 와 같은 전용 하드웨어의 조합에서 구현될 수도 있다. 다양한 실시형태들에서 인에이블된 대안적인 재구성들을 포괄하기 위하여, 방법 을 구현하는 하드웨어는 본 명세서에서 \"AI QoS 디바이스\" 로 지칭된다. 블록 802 에서, AI QoS 디바이스는 AI QoS 인자들을 수신할 수도 있다. AI QoS 디바이스는 온도 센서들, 전 압 센서들, 전류 센서들 등과 같은 센서들 및 프로세서들의 임의의 수 및 조합에 통신가능하게 연결될 수도 있 다. AI QoS 디바이스는 이러한 통신가능하게 연결된 센서들 및/또는 프로세서들로부터 AI QoS 인자들을 나 타내는 데이터 신호들을 수신할 수도 있다. AI QoS 인자들은 양자화, 마스킹, 및/또는 뉴럴 네트워크 프루 닝을 변경하기 위한 동적 뉴럴 네트워크 양자화 로직 재구성이 기초할 수도 있는 동작 조건들일 수도 있다. 이러한 동작 조건들은 AI 프로세서, AI 프로세서를 갖는 SoC (예를 들면: 102), AI 프로세서에 의해 액세스되 는 메모리 (예를 들면: 106, 114), 및/또는 AI 프로세서의 다른 주변기기들 (예를 들면: 122) 의 온도, 전력 소 비, 프로세싱 유닛들의 활용, 성능 등을 포함할 수도 있다. 예를 들어, 온도는 AI 프로세서 상의 위치에서 의 온도를 나타내는 온도 센서 값일 수도 있다. 추가의 예로서, 전력은 전력 공급부 및/또는 전력 관리 집 적 회로 능력, 및/또는 배터리 충전 상태에 비교되는 전력 레일의 피크를 나타내는 값일 수도 있다. 추가 예로서, 성능은 AI 프로세서의 활용, 완전 유휴 시간, 초당 프레임 수, 및/또는 종단간 레이턴시를 나타내는 값 일 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 블록 802 에서 AI QoS 인자들을 수신하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 802 에서 AI QoS 인자들을 수신하도록 구성될 수도 있다. 결정 블록 804 에서, AI QoS 디바이스는 뉴럴 네트워크 양자화를 동적으로 구성할지 여부를 결정할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 결정 블록 804 에서 뉴럴 네트워크 양자화를 동적으로 구성할지 여부 를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 결정 블록 804 에서 뉴럴 네트워크 양자화를 동적으로 구성할지 여부를 결정하도록 구성될 수도 있 다. AI QoS 디바이스는 동작 조건들로부터 동적 뉴럴 네트워크 양자화 재구성을 구현할지 여부를 결정할 수 도 있다. AI QoS 디바이스는 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨에 기초하여 뉴럴 네트워크 양자화를 동적으로 구성하기로 결정할 수도 있다. AI QoS 디바이스는 AI 프로세서의 프로세 싱 능력의 제약을 감소시킨 동작 조건의 레벨에 기초하여 뉴럴 네트워크 양자화를 동적으로 구성하는 것을 구현 하기로 결정할 수도 있다. AI 프로세서의 프로세싱 능력의 제약은, 프로세싱 능력의 레벨을 유지하기 위한 AI 프로세서의 능력에 영향을 주는 열 축적의 레벨, 전력 소비, 프로세싱 유닛들의 활용 등과 같은 동작 조건 레벨에 의해 야기될 수도 있다. 일부 실시형태들에서, AI QoS 디바이스는 동적 뉴럴 네트워크 양자화 재구성을 구현할지 여부를 동작 조건들로 부터 결정하기 위한 알고리즘들, 임계치들, 룩업 테이블들 등의 임의의 수 및 조합으로 구성될 수도 있다. 예를 들어, AI QoS 디바이스는 수신된 동작 조건을 동작 조건에 대한 임계치 값과 비교할 수도 있다. 동작 조건이 동작 조건에 대한 임계치 값과 바람직하지 않게 비교하는 것에 응답하여, 예컨대 임계치 값을 초과함으 로써, AI QoS 디바이스는 결정 블록 804 에서 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정할 수도 있 다. 이러한 바람직하지 않은 비교는 동작 조건이 AI 프로세서의 프로세싱 능력의 제약을 증가시켰음을 AI QoS 디바이스에게 나타낼 수도 있다. 동작 조건이 동작 조건에 대한 임계치 값에 유리하게 비교되는 것에 응답하여, 예컨대 임계치 값에 못 미치는 것에 의해, AI QoS 디바이스는 결정 블록 804 에서 동적 뉴럴 네트워 크 양자화 재구성을 구현하기로 결정할 수도 있다. 이러한 유리한 비교는 동작 조건이 AI 프로세서의 프로 세싱 능력의 제약을 감소시켰음을 AI QoS 디바이스에게 나타낼 수도 있다. 일부 실시형태들에서, AI QoS 디바이스는 다수의 수신된 동작 조건들을 동작 조건들에 대한 다수의 임계치들과 비교하고 바람직하지 않은 및/또는 유리한 비교 결과들의 조합에 기초하여 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정할 수도 있다. 일부 실시형태들에서, AI 디바이스는 다수의 수신된 동작 조건들을 조합하고 알고리즘의 결과를 임계치와 비교하는 알고리즘으로 구성될 수도 있다. 일부 실시형태들에서, 다수의 수신 된 동작 조건들은 동일한 및/또는 상이한 타입들일 수도 있다. 일부 실시형태들에서, 다수의 수신된 동작 조건들은 특정 시간 동안 및/또는 시간 기간에 걸쳐 있을 수도 있다. 뉴럴 네트워크 양자화를 동적으로 구성하기로 결정하는 것에 응답하여 (즉, 결정 블록 804 = \"예\"), 블록 805 에서 AI QoS 디바이스는 AI QoS 값을 결정할 수도 있다. 동적 뉴럴 네트워크 양자화 재구성에 대해, AI QoS 디바이스는 특정 동작 조건들 하에서 AI 프로세서의 동적 뉴럴 네트워크 양자화 재구성 및/또는 AI 프로세서 동 작 주파수의 결과로서 달성하기 위해 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI 프로세서 에 대해 달성하기 위한 AI QoS 값을 결정할 수도 있다. AI QoS 값은 AI 프로세서에 대한 레이턴시, 품질, 정확도 등의 사용자 인지 가능한 레벨들 및/또는 미션 크리티컬 허용 가능한 레벨들을 나타낼 수도 있다. 일부 실시형태들에서, AI QoS 디바이스는 동작 조건들로부터 AI QoS 값을 결정하기 위한 임의의 수 및 조합의 알고리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, AI QoS 디바이스는 온도 임계 치를 초과하는 온도를 나타내는 AI 프로세서에 대해 달성하기 위한 타겟으로서 AI 프로세서 처리량 및 AI 프로 세서 결과 정확도를 고려하는 AI QoS 값을 결정할 수도 있다. 추가 예로서, AI QoS 디바이스는 현재 임계치 를 초과하는 전류 (전력 소비) 를 나타내는 AI 프로세서에 대해 달성하기 위한 타겟으로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI QoS 값을 결정할 수도 있다. 추가 예로서, AI QoS 디바이스는 처리량 임계치 및/또는 활용 임계치를 초과하는 처리량 값 및/또는 활용 값을 나타내는 AI 프로세서에 대해 달 성하기 위한 타겟으로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 설명하는 AI QoS 값을 결정할 수도 있다. 임계치들을 초과하는 동작 조건들의 관점에서 설명된 전술한 예들은 청구항들 또는 명세서의 범위를 제한하도록 의도되지 않으며, 동작 조건들이 임계치들에 미치지 못하는 실시형태들에 유사하게 적용가능하다. 일부 실시형태들에서, AI QoS 관리기는 블록 805 에서 AI QoS 값을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 805 에서 AI QoS 값을 결정 하도록 구성될 수도 있다. 선택적 블록 806 에서, AI QoS 디바이스는 AI 프로세서 동작 주파수를 단축할지 여부를 결정할 수도 있다. AI QoS 디바이스는 또한 AI 프로세서 동작 주파수의 전통적인 단축을 단독으로 또는 동적 뉴럴 네트워크 양자 화 재구성과 조합으로 구현할지 여부를 결정할 수도 있다. 예를 들어, 동작 조건들에 대한 임계치 값들 중 일부는 AI 프로세서 동작 주파수의 전통적인 단축 및/또는 동적 뉴럴 네트워크 양자화 재구성과 연관될 수도 있 다. AI 프로세서 동작 주파수의 단축 및/또는 동적 뉴럴 네트워크 양자화 재구성과 연관된 임계치 값들에 대한 수신된 동작 조건들의 임의의 수 또는 조합의 바람직하지 않은 비교는 AI 프로세서 동작 주파수의 단축 및 /또는 동적 뉴럴 네트워크 양자화 재구성을 구현하기로 결정하도록 AI QoS 디바이스를 트리거할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 선택적인 결정 블록 806 에서 AI 프로세서 동작 주파수를 단축할지 여 부를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계 층 컴포넌트는 선택적인 결정 블록 806 에서 AI 프로세서 동작 주파수를 단축할지 여부를 결정하도록 구성될 수 도 있다. 블록 805 에서 AI QoS 값을 결정한 다음, 또는 AI 프로세서 동작 주파수를 단축하지 않기로 결정한 것에 응답하 여 (즉, 선택적인 결정 블록 806 = \"아니오\"), AI QoS 디바이스는 블록 808 에서 AI QoS 값을 달성하기 위해 AI 양자화 레벨을 결정할 수도 있다. AI QoS 디바이스는 특정 동작 조건들 하에서 동적 뉴럴 네트워크 양자화 재구성의 결과로서 달성하기 위해 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI 양자화 레벨 을 결정할 수도 있다. 예를 들어, AI QoS 디바이스는 온도 임계치를 초과하는 온도를 나타내는 AI 프로세서 에 대해 달성하기 위한 타겟으로서 AI 프로세서 처리량 및 AI 프로세서 결과 정확도를 고려하는 AI 양자화 레벨 을 결정할 수도 있다. 일부 실시형태들에서, AI QoS 디바이스는 AI 프로세서 정확도 및 AI 프로세서 처리량 을 나타내는 값들의 임의의 수 또는 조합, 예컨대 AI QoS 값으로부터 AI 양자화 레벨을 계산하는 알고리즘을 실 행하도록 구성될 수도 있다. 예를 들어, 알고리즘은 AI 프로세서 정확도 및 AI 프로세서 처리량의 합산 및/ 또는 최소 함수일 수도 있다. 또 다른 예로서, AI 프로세서 정확도를 나타내는 값은 AI 프로세서에 의해 실 행되는 뉴럴 네트워크의 출력의 에러 값을 포함할 수도 있고, AI 프로세서 처리량을 나타내는 값은 AI 프로세서 에 의해 생성되는 시간 기간당 추론 값을 포함할 수도 있다. 알고리즘은 AI 프로세서 정확도 또는 AI 프로 세서 처리량에 유리하도록 가중될 수도 있다. 일부 실시형태들에서, 가중치들은 AI 프로세서, AI 프로세서 를 갖는 SoC, AI 프로세서에 의해 액세스되는 메모리, 및/또는 AI 프로세서의 다른 주변기기들의 임의의 수 및 조합의 동작 조건들과 연관될 수도 있다. AI 양자화 레벨은 AI 프로세서의 프로세싱 능력에 대한 동작 조건 들의 영향에 기초하여 이전에 계산된 AI 양자화 레벨에 대해 달라질 수도 있다. 예를 들어, AI 프로세서의 프로세싱 능력의 증가된 제약을 AI QoS 디바이스에게 나타내는 동작 조건은 AI 양자화 레벨의 증가를 초래할 수 도 있다. 다른 예로서, AI 프로세서의 프로세싱 능력의 감소된 제약을 AI QoS 디바이스에게 나타내는 동작 조건은 AI 양자화 레벨의 감소를 초래할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 블록 808 에서 AI 양자화 레벨을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 808 에서 AI 양자화 레벨을 결정하도록 구성될 수도 있다. 블록 810 에서, AI QoS 디바이스는 AI 양자화 레벨 신호를 생성하고 전송할 수도 있다. AI QoS 디바이스는 AI 양자화 레벨을 갖는 AI 양자화 레벨 신호를 생성하고 전송할 수도 있다. 일부 실시형태들에서, AI QoS 디바이스는 AI 양자화 레벨 신호를 동적 양자화 제어기 (예를 들어, 208) 에 전송할 수도 있다. 일부 실시 형태들에서, AI QoS 디바이스는 AI 양자화 레벨 신호를 I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포 넌트에 전송할 수도 있다. AI 양자화 레벨 신호는 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라 미터들을 결정하고 AI 양자화 레벨을 파라미터 결정을 위한 입력으로서 제공하도록 수신자를 트리거할 수도 있 다. 일부 실시형태들에서, AI 양자화 레벨 신호는 또한 AI QoS 디바이스로 하여금 동적 뉴럴 네트워크 양자 화 재구성을 구현하기로 결정하게 하는 동작 조건들을 포함할 수도 있다. 동작 조건들은 또한 동적 뉴럴 네 트워크 양자화 재구성을 구현하기 위한 파라미터들을 결정하기 위한 입력들일 수도 있다. 일부 실시형태들 에서, 동작 조건들은 동작 조건의 값 및/또는 동작 조건을 사용하는 알고리즘의 결과, 동작 조건과 임계치의 비 교, 동작 조건에 대한 룩업 테이블로부터의 값 등을 나타내는 값에 의해 표현될 수도 있다. 예를 들어, 비 교 결과를 나타내는 값은 동작 조건의 값과 임계치의 값 사이의 차이를 포함할 수도 있다. 일부 실시형태들 에서, AI QoS 관리기는 블록 810 에서 AI 양자화 레벨 신호를 생성하고 전송하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 810 에서 AI 양자화 레벨 신호를 생성하고 전송하도록 구성될 수도 있다. AI QoS 디바이스는 블록 802 에서 반복적으로, 주기적으로, 및/또는 연속적으로 AI QoS 인자들을 수신할 수도 있다. AI 프로세서 동작 주파수를 단축하기로 결정한 것에 응답하여 (즉, 선택적인 결정 블록 806 = \"예\"), AI QoS 디 바이스는 선택적인 블록 812 에서 AI 양자화 레벨 및 AI 프로세서 동작 주파수 값을 결정할 수도 있다. AI QoS 디바이스는 블록 808 에서와 같이 AI 양자화 레벨을 결정할 수도 있다. AI QoS 디바이스는 유사하게 임 의의 수 및 조합의 알고리즘들, 임계치들, 룩업 테이블들 등의 사용을 통해 AI 프로세서 동작 주파수 값을 결정 할 수도 있다. AI 프로세서 동작 주파수 값은 AI 프로세서 동작 주파수를 단축시킬 동작 주파수 값을 나타 낼 수도 있다. AI 프로세서 동작 주파수는 블록 805 에서 결정된 AI QoS 값에 기초할 수도 있다. 일부 실시형태들에서, AI 양자화 레벨은 AI QoS 값을 달성하기 위해 AI 프로세서 동작 주파수와 함께 계산될 수도 있 다. 일부 실시형태들에서, AI QoS 관리기는 선택적 블록 812 에서 AI 양자화 레벨 및 AI 프로세서 동작 주 파수 값을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물 리 계층 컴포넌트는 선택적 블록 812 에서 AI 양자화 레벨 및 AI 프로세서 동작 주파수 값을 결정하도록 구성될 수도 있다. 선택적 블록 814 에서, AI QoS 디바이스는 AI 양자화 레벨 신호 및 AI 주파수 신호를 생성하고 전송할 수도 있 다. AI QoS 디바이스는 블록 810 에서와 같이 AI 양자화 레벨 신호를 생성하고 전송할 수도 있다. AI QoS 디바이스는 또한 AI 주파수 신호를 생성하여 MAC 어레이 (예를 들어, 200) 에 전송할 수도 있다. AI 주 파수 신호는 AI 프로세서 동작 주파수 값을 포함할 수도 있다. AI 주파수 신호는 예를 들어, AI 프로세서 동작 주파수 값을 사용하여 AI 프로세서 동작 주파수의 단축을 구현하도록 MAC 어레이를 트리거할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 선택적 블록 814 에서 AI 양자화 레벨 신호 및 AI 주파수 신호를 생 성하고 전송하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적인 블록 814 에서 AI 양자화 레벨 신호 및 AI 주파수 신호를 생성하고 전송하도록 구성 될 수도 있다. AI QoS 디바이스는 블록 802 에서 반복적으로, 주기적으로, 및/또는 연속적으로 AI QoS 인자 들을 수신할 수도 있다. 뉴럴 네트워크 양자화를 동적으로 구성하지 않기로 결정하는 것에 응답하여 (즉, 결정 블록 804 = \"아니오\"), AI QoS 디바이스는 선택적인 결정 블록 816 에서 AI 프로세서 동작 주파수를 단축할지 여부를 결정할 수도 있다. AI QoS 디바이스는 선택적인 결정 블록 806 에서와 같이 AI 프로세서 동작 주파수를 단축할지 여부를 결정할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 선택적인 결정 블록 806 에서 AI 프로세서 동작 주파수를 단축할지 여부를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메 모리 제어기/물리 계층 컴포넌트는 선택적인 결정 블록 806 에서 AI 프로세서 동작 주파수를 단축할지 여부를 결정하도록 구성될 수도 있다. AI 프로세서 동작 주파수를 단축하기로 결정한 것에 응답하여 (즉, 선택적 결정 블록 816 = \"예\"), AI QoS 디바 이스는 선택적 블록 818 에서 AI 프로세서 동작 주파수 값을 결정할 수도 있다. AI QoS 디바이스는 선택적 블록 812 에서와 같이 AI 프로세서 동작 주파수를 결정할 수도 있다. 일부 실시형태들에서, AI QoS 관리기 는 선택적인 블록 818 에서 AI 프로세서 동작 주파수 값을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적 블록 818 에서 AI 프로세서 동작 주 파수 값을 결정하도록 구성될 수도 있다. 선택적 블록 820 에서, AI QoS 디바이스는 AI 주파수 신호를 생성하고 전송할 수도 있다. AI QoS 디바이스 는 선택적 블록 814 에서와 같이 AI 주파수 신호를 생성하고 전송할 수도 있다. 일부 실시형태들에서, AI QoS 관리기는 선택적 블록 820 에서 AI 주파수 신호를 생성하고 전송하도록 구성될 수도 있다. 일부 실시형 태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적인 블록 820 에서 AI 주파수 신 호를 생성하고 전송하도록 구성될 수도 있다. AI QoS 디바이스는 블록 802 에서 반복적으로, 주기적으로, 또는 연속적으로 AI QoS 인자들을 수신할 수도 있다. AI 프로세서 동작 주파수를 단축하지 않기로 결정한 것에 응답하여 (즉, 선택적인 결정 블록 816 = \"아니오\"), AI QoS 디바이스는 블록 802 에서 AI QoS 인자들을 수신할 수도 있다. 도 9 는 일 실시형태에 따른 동적 뉴럴 네트워크 양자화 아키텍처 구성 제어를 위한 방법 을 예시한다. 도 1 내지 도 9 를 참조하면. 방법 은 컴퓨팅 디바이스 (예를 들어, 100) 에서, 범용 하드웨어에서, 전용 하드웨어 (예를 들어, 동적 양자화 제어기 ) 에서, 프로세서 (예를 들어, 프로세서 , AI 프로세 서 , 동적 양자화 제어기 , AI 프로세싱 서브시스템 , AI 프로세서 (124a-124f), I/O 인터페이 스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 에서 실행되는 소프트웨어에서, 또는 소프트웨어-구 성 프로세서와 전용 하드웨어의 조합에서, 예컨대 다른 개별 컴포넌트들, 및 다양한 메모리/캐시 제어기들을 포 함하는 동적 뉴럴 네트워크 양자화 시스템 내에서 소프트웨어를 실행하는 프로세서 (예를 들어, AI 프로세서 , 동적 양자화 제어기 , AI 프로세싱 서브시스템 , AI 프로세서 (124a-124f), I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 에서 구현될 수도 있다. 다양한 실시형태들에서 인 에이블된 대안적인 구성들을 포함하기 위해, 방법 을 구현하는 하드웨어는 본 명세서에서 \"동적 양자화 디바이스\" 로 지칭된다. 일부 실시형태들에서, 방법 은 방법 (도 8) 의 블록 및/또는 선 택적인 블록 에 후속하여 구현될 수도 있다. 블록 902 에서, 동적 양자화 디바이스는 AI 양자화 레벨 신호를 수신할 수도 있다. 동적 양자화 디바이스는 AI QoS 디바이스 (예를 들어, AI QoS 관리기 , I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 로부터 AI 양자화 레벨 신호를 수신할 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기 는 블록 902 에서 AI 양자화 레벨 신호를 수신하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페 이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 902 에서 AI 양자화 레벨 신호를 수신하도록 구성될 수 도 있다. 블록 904 에서, 동적 양자화 디바이스는 동적 양자화를 위한 동적 비트들의 수를 결정할 수도 있다. 동적 양자화 디바이스는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호 와 함께 수신된 AI 양자화 레벨을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 또한 동적 뉴럴 네트워크 양자화 재구성에 대한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 동 작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 AI 양자화 레벨 및/또는 동 작 조건들에 기초하여 동적 뉴럴 네트워크 양자화 재구성의 어느 파라미터들 및/또는 파라미터들의 값들을 사용 할지를 결정하기 위한 알고리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, 동적 양 자화 디바이스는 활성화 및 가중치 값들의 양자화를 위해 사용할 다수의 동적 비트들을 출력할 수도 있는 알고 리즘에 대한 입력들로서 AI 양자화 레벨 및/또는 동작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기는 블록 904 에서 동적 양자화를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 904 에서 동적 양자 화를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 선택적인 블록 906 에서, 동적 양자화 디바이스는 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들 (예를 들 어, 202a-202i) 의 바이패스를 위한 동적 비트들의 수를 결정할 수도 있다. 동적 양자화 디바이스는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 AI 양자 화 레벨을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 또한 동적 뉴럴 네트워크 양자 화 재구성에 대한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 동작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 AI 양자화 레벨 및/또는 동작 조건들에 기초하여 동적 뉴럴 네트워크 양자화 재구성의 어느 파라미터들 및/또는 파라미터들의 값들을 사용할지를 결정하기 위한 알고 리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, 동적 양자화 디바이스는, 활성화및 가중치 값들의 마스킹 및 MAC들의 부분들의 바이패스를 위한 다수의 동적 비트들을 출력할 수도 있는 알고리 즘에 대한 입력들로서 AI 양자화 레벨 및/또는 동작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 동 적 양자화 제어기는 선택적인 블록 906 에서 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들의 바이패스를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메 모리 제어기/물리 계층 컴포넌트는 선택적인 블록 906 에서 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들 의 바이패스를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 선택적인 블록 908 에서, 동적 양자화 디바이스는 동적 네트워크 프루닝에 대한 임계 가중치 값을 결정할 수도 있다. 동적 양자화 디바이스는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 AI 양자화 레벨을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 또한 동적 뉴럴 네트워크 양자화 재구성에 대한 파라미터들을 결정하기 위해 AI 양자화 레벨 신호와 함께 수신된 동작 조건들을 사용할 수도 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 AI 양자화 레 벨 및/또는 동작 조건들에 기초하여 동적 뉴럴 네트워크 양자화 재구성의 어느 파라미터들 및/또는 파라미터들 의 값들을 사용할지를 결정하기 위한 알고리즘들, 임계치들, 룩업 테이블들 등으로 구성될 수도 있다. 예를 들어, 동적 양자화 디바이스는 가중치 값들의 마스킹 및 전체 MAC들 (예를 들어, 202a-202i) 의 바이패스를 위 한 임계 가중치 값을 출력할 수도 있는 알고리즘에 대한 입력들로서 AI 양자화 레벨 및/또는 동작 조건들을 사 용할 수도 있다. 일부 실시형태들에서, 동적 양자화 제어기는 선택적인 블록 908 에서 동적 네트워크 프루 닝에 대한 임계 가중치 값을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적 블록 908 에서 동적 네트워크 프루닝에 대한 임계 가중치 값을 결 정하도록 구성될 수도 있다. 블록 904, 선택적 블록 906, 및/또는 선택적 블록 906 에서 사용되는 AI 양자화 레벨은 이전에 계산된 AI 양자 화 레벨과 상이할 수도 있고, 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 결정된 파라미터의 차이들을 초래할 수도 있다. 예를 들어, AI 양자화 레벨을 증가시키는 것은 동적 양자화 디바이스로 하여금 동적 뉴 럴 네트워크 양자화 재구성을 구현하기 위해 동적 비트들의 증가된 수 및/또는 감소된 임계 가중치 값을 결정하 게 할 수도 있다. 동적 비트들의 수를 증가시키는 것 및/또는 임계 가중치 값을 감소시키는 것은 더 적은 비트들 및/또는 더 적은 MAC들이 뉴럴 네트워크의 계산들을 구현하는 데 사용되게 할 수도 있으며, 이는 뉴럴 네트워크의 추론 결과들의 정확도를 감소시킬 수도 있다. 다른 예로서, AI 양자화 레벨을 감소시키는 것은 동적 양자화 디바이스로 하여금 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위해 동적 비트들의 감소된 수 및/또는 증가된 임계 가중치 값을 결정하게 할 수도 있다. 동적 비트들의 수를 감소시키는 것 및/또는 임계 가중치 값을 증가시키는 것은 더 많은 비트들 및/또는 더 많은 MAC들이 뉴럴 네트워크의 계산들을 구현하는 데 사용되게 할 수도 있으며, 이는 뉴럴 네트워크의 추론 결과들의 정확도를 증가시킬 수도 있다. 블록 910 에서, 동적 양자화 디바이스는 동적 양자화 신호를 생성하고 전송할 수도 있다. 동적 양자화 신호 는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 포함할 수도 있다. 동적 양자화 디바이스는 동 적 양자화 신호를 동적 뉴럴 네트워크 양자화 로직들 (예컨대, 212, 214) 에 전송할 수도 있다. 일부 실시 형태들에서, 동적 양자화 디바이스는 동적 양자화 레벨 신호를 I/O 인터페이스 및/또는 메모리 제어기/물리 계 층 컴포넌트에 전송할 수도 있다. 동적 양자화 신호는 동적 뉴럴 네트워크 양자화 재구성을 구현하도록 수 신자를 트리거하고 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위한 파라미터들을 제공할 수 있다. 일부 실시형태들에서, 동적 양자화 디바이스는 또한 동적 양자화 신호를 MAC 어레이에 전송할 수도 있다. 동적 양자화 신호는 동적 뉴럴 네트워크 양자화 재구성을 구현하고 동적 뉴럴 네트워크 양자화 재구성을 구현하기 위 한 파라미터들을 제공하도록 MAC 어레이를 트리거할 수도 있다. 일부 실시형태들에서, 동적 양자화 신호는 구현하기 위한 동적 뉴럴 네트워크 양자화 재구성의 타입의 표시자를 포함할 수도 있다. 일부 실시형태들에 서, 동적 뉴럴 네트워크 양자화 재구성의 타입의 표시자는 동적 뉴럴 네트워크 양자화 재구성에 대한 파라미터 들일 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 재구성의 타입들은 활성화 및 가중치 값 들의 양자화를 위한 수신자를 구성하는 것, 활성화 및 가중치 값들의 마스킹을 위한 수신자 및 MAC들의 부분들 의 바이패스를 위한 MAC 어레이 및/또는 MAC들을 구성하는 것, 및 가중치 값들의 마스킹을 위한 수신자 및 전체 MAC들의 바이패스를 위한 MAC 어레이 및/또는 MAC들을 구성하는 것을 포함할 수도 있다. 일부 실시형태들에 서, 동적 양자화 제어기는 블록 910 에서 동적 양자화 신호를 생성하고 전송하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 910 에서 동적 양자화 신호 를 생성하고 전송하도록 구성될 수도 있다. 도 10 은 일 실시형태에 따른 동적 뉴럴 네트워크 양자화 아키텍처 재구성을 위한 방법 을 예시한다. 도 1 내지 도 10 을 참조하면. 방법 은 컴퓨팅 디바이스 (예를 들어, 100) 에서, 범용 하드웨어에서, 전용 하드웨어 (예를 들어, 동적 뉴럴 네트워크 양자화 로직들 (212, 214), MAC 어레이 , MAC (202a- 202i)) 에서, 프로세서 (예를 들어, 프로세서 , AI 프로세서 , AI 프로세싱 서브시스템 , AI 프로세서 (124a-124f), I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 에서 실행되는 소프트웨어에서, 또는 소프트웨어-구성 프로세서와 전용 하드웨어의 조합에서, 예컨대, 다른 개별 메모리 컴포 넌트들 및 다양한 메모리/캐시 제어기들을 포함하는 동적 뉴럴 네트워크 양자화 시스템 내에서 소프트웨어를 실 행하는 프로세서 (예를 들어, AI 프로세서 , AI 프로세싱 서브시스템 , AI 프로세서 (124a-124f), I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 에서 구현될 수도 있다. 다양한 실 시형태들에서 인에이블된 대안적인 구성들을 포함하기 위해, 방법 을 구현하는 하드웨어는 본 명세서에 서 \"동적 양자화 구성 디바이스\" 로 지칭된다. 일부 실시형태들에서, 방법 은 방법 (도 9) 의 블록 에 후속하여 구현될 수도 있다. 블록 1002 에서, 동적 양자화 구성 디바이스는 동적 양자화 신호를 수신할 수도 있다. 동적 양자화 구성 디 바이스는 동적 양자화 제어기 (예컨대, 동적 양자화 제어기 , I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a-304f)) 로부터 동적 양자화 신호를 수신할 수도 있다. 일부 실시형태들에서, 동적 뉴 럴 네트워크 양자화 로직은 블록 1002 에서 동적 양자화 신호를 수신하도록 구성될 수도 있다. 일부 실시형 태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 1002 에서 동적 양자화 신호를 수 신하도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 블록 1002 에서 동적 양자화 신호를 수신 하도록 구성될 수도 있다. 블록 1004 에서, 동적 양자화 구성 디바이스는 동적 양자화를 위한 동적 비트들의 수를 결정할 수도 있다. 동적 양자화 구성 디바이스는 동적 뉴럴 네트워크 양자화 재구성을 위한 파라미터들을 결정할 수도 있다. 동적 양자화 신호는 활성화 및 가중치 값들의 양자화를 위한 동적 뉴럴 네트워크 양자화 로직 (예를 들어, 동적 뉴럴 네트워크 양자화 로직들 (212, 214), I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a- 304f)) 을 구성하기 위한 다수의 동적 비트들의 파라미터를 포함할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 블록 1004 에서 동적 양자화를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 1004 에서 동적 양자화를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 블록 1006 에서, 동적 양자화 구성 디바이스는 활성화 및 가중치 값들을 동적 비트들의 수로 양자화하도록 동적 뉴럴 네트워크 양자화 로직을 구성할 수도 있다. 동적 뉴럴 네트워크 양자화 로직은 활성화 및 가중치 값들 의 비트들을 동적 양자화 신호에 의해 표시된 동적 비트들의 수로 라운딩함으로써 활성화 및 가중치 값들을 양 자화하도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직들은 활성화 및 가중치 값들의 비트들을 동 적 비트들의 수로 라운딩하도록 구성될 수도 있는 구성가능한 로직 게이트들 및/또는 소프트웨어를 포함할 수도 있다. 일부 실시형태들에서, 로직 게이트들 및/또는 소프트웨어는 활성화 및 가중치 값들의 최하위 비트들 에 대한 제로 값들을 동적 비트들의 수까지 및/또는 이를 포함하여 출력하도록 구성될 수도 있다. 일부 실 시형태들에서, 로직 게이트들 및/또는 소프트웨어는 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들의 값들을 출력하도록 구성될 수도 있다. 예를 들어, 활성화 또는 가중치 값의 각각의 비트는 최하위 비트 내지 최상위 비트와 같이 순차적으로 로직 게이트들 및/또는 소프트웨어에 입력될 수도 있다. 로직 게이트들 및/또는 소프트웨어는 파라미터에 의해 표시된 동적 비트들의 수까지 및/또는 이 를 포함하는 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 출력할 수도 있다. 로직 게이트들 및/또는 소프트웨어는 파라미터에 의해 표시된 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들에 대한 값들을 출력할 수도 있다. 동적 비트들의 수는 동적 뉴럴 네트워크 양자화 로 직들의 디폴트 또는 이전 구성을 위해 라운딩할 동적 비트들의 디폴트 수 또는 동적 비트들의 이전 수와 상이할 수도 있다. 따라서, 로직 게이트들 및/또는 소프트웨어의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 블록 1006 에서 활성 화 및 가중치 값들을 동적 비트들의 수로 양자화하도록 동적 뉴럴 네트워크 양자화 로직을 구성하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 1006 에서 활성화 및 가중치 값들을 동적 비트들의 수로 양자화하도록 동적 뉴럴 네트워크 양자화 로직을 구성하도록 구성될 수도 있다. 선택적인 결정 블록 1008 에서, 동적 양자화 구성 디바이스는 마스킹 및 바이패스를 위한 양자화 로직을 구성할 지 여부를 결정할 수도 있다. 동적 양자화 신호는 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직을 구성하기 위한 다수의 동적 비트들의 추가 파라미터를 포함할 수도 있다. 동적 양자화 구성 디바이스는 파라미터에 대한 값의 존재로부터 결정하여 마스킹 및 바이패스를 위한 양자화 로직을 구성할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 선택적인 결정 블록 1008 에서 마스킹 및 바이패스를 위한 양자화 로직을 구성할지 여부를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적인 결정 블록 1008 에서 마스킹 및 바이패스를 위한 양자화 로직을 구성할지 여부를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적인 결정 블록 1008 에서 마스킹 및 바이패스를 위한 양자화 로직을 구성할 지 여부를 결정하도록 구성될 수도 있다. 마스킹 및 바이패스를 위한 양자화 로직을 구성하기로 결정하는 것에 응답하여 (즉, 선택적인 결정 블록 1008 = \"예\"), 동적 양자화 구성 디바이스는 선택적인 블록 1010 에서 마스킹 및 바이패스를 위한 동적 비트들의 수를 결정할 수도 있다. 전술한 바와 같이, 동적 양자화 신호는 활성화 및 가중치 값들의 마스킹 및 MAC들의 부 분들의 바이패스를 위한 동적 뉴럴 네트워크 양자화 로직 (예를 들어, 동적 뉴럴 네트워크 양자화 로직들 (212, 214), MAC 어레이 , I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a 내지 304f)) 을 구 성하기 위한 다수의 동적 비트들의 파라미터를 포함할 수도 있다. 동적 양자화 구성 디바이스는 동적 양자 화 신호로부터 마스킹 및 바이패스를 위한 동적 비트들의 수를 검색할 수도 있다. 일부 실시형태들에서, 동 적 뉴럴 네트워크 양자화 로직은 선택적 블록 1010 에서 마스킹 및 바이패스를 위한 동적 비트들의 수를 결정하 도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트 는 선택적 블록 1010 에서 마스킹 및 바이패스를 위한 동적 비트들의 수를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적 블록 1010 에서 마스킹 및 바이패스를 위한 동적 비트들의 수를 결 정하도록 구성될 수도 있다. 선택적인 블록 1012 에서, 동적 양자화 구성 디바이스는 활성화 및 가중치 값들의 다수의 동적 비트들을 마스킹 하도록 동적 양자화 로직을 구성할 수도 있다. 동적 뉴럴 네트워크 양자화 로직은 동적 양자화 신호에 의해 표시된 활성화 및 가중치 값들의 동적 비트들의 수를 마스킹함으로써 활성화 및 가중치 값들을 양자화하도록 구 성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직은 활성화 및 가중치 값들의 동적 비트들의 수를 마스킹하도록 구성될 수도 있 는 구성가능한 로직 게이트들 및/또는 소프트웨어를 포함할 수도 있다. 일부 실시형태들에서, 로직 게이트 들 및/또는 소프트웨어는 활성화 및 가중치 값들의 최하위 비트들에 대한 제로 값들을 동적 비트들의 수까지 및 /또는 이를 포함하여 출력하도록 구성될 수도 있다. 일부 실시형태들에서, 로직 게이트들 및/또는 소프트웨 어는 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들의 값들을 출력하도 록 구성될 수도 있다. 예를 들어, 활성화 및 가중치 값들의 각각의 비트는 최하위 비트 내지 최상위 비트와 같이 순차적으로 로직 게이트들 및/또는 소프트웨어에 입력될 수도 있다. 로직 게이트들 및/또는 소프트웨 어는 파라미터에 의해 표시된 동적 비트들의 수까지 및/또는 이를 포함하는 활성화 및 가중치 값들의 최하위 비 트들에 대한 제로 값들을 출력할 수도 있다. 로직 게이트들 및/또는 소프트웨어는 파라미터에 의해 표시된 동적 비트들의 수를 포함하고/하거나 뒤따르는 활성화 및 가중치 값들의 최상위 비트들에 대한 값들을 출력할 수도 있다. 동적 비트들의 수는 동적 뉴럴 네트워크 양자화 로직의 디폴트 또는 이전 구성을 위해 마스킹할 동적 비트들의 디폴트 수 또는 동적 비트들의 이전 수와 상이할 수도 있다. 따라서, 로직 게이트들 및/또는 소프트웨어의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 일부 실시형태들에서, 로직 게이트들이 활성화 및 가중치 값들 중 최하위 비트들을 동적 비트들의 수까지 및/또 는 이를 포함하여 수신 및/또는 출력하지 않도록, 로직 게이트들은 클록 게이팅될 수 있다. MAC 어레이가 활성화 및 가중치 값들의 최하위 비트들의 값들을 수신하지 않을 수도 있기 때문에, 로직 게이트들을 클록 게이 팅하는 것은 활성화 및 가중치 값들의 최하위 비트들을 제로 값들로 효과적으로 대체할 수도 있다. 일부 실 시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 선택적 블록 1012 에서 활성화 및 가중치 값들의 다수의 동적 비트들을 마스킹하도록 동적 양자화 로직을 구성하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터 페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적 블록 1012 에서 활성화 및 가중치 값들의 다수의 동적 비트들을 마스킹하도록 동적 양자화 로직을 구성하도록 구성될 수도 있다. 선택적인 블록 1014 에서, 동적 양자화 구성 디바이스는 바이패스를 위해 MAC들을 클록 게이트 및/또는 파워 다 운하도록 AI 프로세서를 구성할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 AI 프 로세서의 MAC 어레이에, MAC들의 부분들의 바이패스를 위한 동적 비트들의 수의 파라미터를 시그널링할 수도 있 다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 활성화 및 가중치 값들의 비트들 중 어느 것이 마스킹되는지를 MAC 어레이에 시그널링할 수 있다. 일부 실시형태들에서, 활성화 및 가중치 값들의 비트 에 대한 신호의 결여는 동적 뉴럴 네트워크 양자화 로직으로부터 MAC 어레이로의 신호일 수도 있다. MAC 어 레이는 활성화 및 가중치 값들의 마스킹 및 MAC들의 부분들의 바이패스를 위해 동적 뉴럴 네트워크 양자화 로직 을 구성하기 위한 다수의 동적 비트들의 파라미터를 포함하는 동적 양자화 신호를 수신할 수도 있다. 일부 실시형태들에서, MAC 어레이 는 동적 뉴럴 네트워크 양자화 로직으로부터 다수의 동적 비트들 및/또는 MAC들의 부분들의 바이패스를 위한 어느 동적 비트들의 파라미터의 신호를 수신할 수도 있다. MAC 어레이는 동적 양자화 신호 및/또는 동적 뉴럴 네트워크 양자화 로직으로부터의 신호에 의해 표시된 활성화 및 가중치 값 들의 동적 비트들에 대해 MAC들의 부분들을 바이패스하도록 구성될 수도 있다. 이러한 동적 비트들은 동적 뉴럴 네트워크 양자화 로직에 의해 마스킹된 활성화 및 가중치 값들의 비트들에 대응할 수도 있다. MAC들은 곱셈 및 누산 기능들을 구현하도록 구성된 로직 게이트들을 포함할 수도 있다. 일부 실시형태들에서, MAC 어레이는 동적 양자화 신호의 파라미터에 의해 표시된 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들의 로직 게이트들을 클록 게이팅할 수도 있 다. 일부 실시형태들에서, MAC 어레이는 동적 뉴럴 네트워크 양자화 로직으로부터의 신호에 의해 표시된 동 적 비트들 및/또는 동적 유효 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구 성된 MAC들 () 의 로직 게이트들을 클록 게이팅할 수 있다. 일부 실시형태들에서, MAC 어레이는 동적 양자화 신호의 파라미터에 의해 표시된 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들의 로직 게이트들을 전력 붕괴시킬 수도 있 다. 일부 실시형태들에서, MAC 어레이는 동적 뉴럴 네트워크 양자화 로직들로부터의 신호에 의해 표시된 동 적 비트들 및/또는 특정 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 곱하고 누산하도록 구 성된 MAC들의 로직 게이트들을 전력 붕괴시킬 수도 있다. 선택적인 블록 1014 에서 MAC들의 로직 게이트들을 클록 게이팅 및/또는 파워 다운함으로써, MAC들은 동적 비트 들 또는 특정 동적 비트들의 수에 대응하는 활성화 및 가중치 값들의 비트들을 수신하지 않을 수도 있고, 이러 한 비트들을 효과적으로 마스킹할 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적 블록 1014 에서 바이패스를 위해 MAC들을 클록 게이트 및/또는 파워 다운하도록 AI 프로세서를 구성하도록 구성될 수도 있다. 일부 실시형태들에서, 블록 1006 에서 활성화 및 가중치 값들을 동적 비트들의 수로 양자화하기 위해 동적 뉴럴 네트워크 양자화 로직을 구성하는 것에 후속하여, 동적 양자화 구성 디바이스는 선택적인 결정 블록 1016 에서 동적 네트워크 프루닝을 위한 양자화 로직을 구성할지 여부를 결정할 수도 있다. 일부 실시형태들에서, 마 스킹 및 바이패스를 위한 양자화 로직을 구성하지 않기로 결정하는 것에 응답하여 (즉, 선택적인 결정 블록 1018 = \"아니오\"), 또는 선택적인 블록 1014 에서 바이패스를 위해 MAC들을 클록 게이트 및/또는 파워 다운하도 록 AI 프로세서를 구성하는 것에 후속하여, 동적 양자화 구성 디바이스는 선택적인 결정 블록 1016 에서 동적 네트워크 프루닝을 위한 양자화 로직을 구성할지 여부를 결정할 수도 있다. 동적 양자화 신호는 가중치 값 의 마스킹 및 전체 MAC의 바이패스를 위한 동적 뉴럴 네트워크 양자화 로직을 구성하기 위한 임계 가중치 값의 파라미터를 포함할 수도 있다. 동적 양자화 구성 디바이스는 동적 네트워크 프루닝을 위한 양자화 로직을 구성하기 위해 파라미터에 대한 값의 존재로부터 결정할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트 워크 양자화 로직은 선택적인 결정 블록 1016 에서 동적 네트워크 프루닝을 위한 양자화 로직을 구성할지 여부 를 결정하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적인 결정 블록 1016 에서 동적 네트워크 프루닝을 위한 양자화 로직을 구성할지 여부를 결정하 도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적인 결정 블록 1016 에서 동적 네트워크 프루닝을 위한 양자화 로직을 구성할지 여부를 결정하도록 구성될 수도 있다. 동적 네트워크 프루닝을 위한 양자화 로직을 구성하기로 결정하는 것에 응답하여 (즉, 선택적인 결정 블록 1016 = \"예\"), 동적 양자화 구성 디바이스는 선택적 블록 1018 에서 동적 네트워크 프루닝을 위한 임계 가중치 값을 결정할 수도 있다. 전술한 바와 같이, 동적 양자화 신호는 전체 가중치 값들의 마스킹 및 전체 MAC들의 바 이패스를 위한 동적 뉴럴 네트워크 양자화 로직 (예를 들어, 동적 뉴럴 네트워크 양자화 로직들 (212, 214), MAC 어레이 , I/O 인터페이스 , 메모리 제어기/물리 계층 컴포넌트 (304a 내지 304f)) 을 구성하기 위한 임계 가중치 값의 파라미터를 포함할 수도 있다. 동적 양자화 구성 디바이스는 동적 양자화 신호로부 터 마스킹 및 바이패스를 위한 임계 가중치 값을 검색할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트 워크 양자화 로직은 선택적인 블록 1018 에서 동적 네트워크 프루닝에 대한 임계 가중치 값을 결정하도록 구성 될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 선택적 블록 1018 에서 동적 네트워크 프루닝에 대한 임계 가중치 값을 결정하도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적인 블록 1018 에서 동적 네트워크 프루닝에 대한 임계 가중치 값을 결정하도록 구성될 수도 있다. 선택적인 블록 1020 에서, 동적 양자화 구성 디바이스는 전체 가중치 값들을 마스킹하도록 동적 양자화 로직을 구성할 수도 있다. 동적 뉴럴 네트워크 양자화 로직은 동적 양자화 신호에 의해 표시된 임계 가중치 값에 대한 가중치 값들의 비교에 기초하여 가중치 값들의 모든 비트들을 마스킹함으로써 가중치 값들을 양자화하도록 구성될 수도 있다. 동적 뉴럴 네트워크 양자화 로직은 데이터 소스 (예를 들어, 가중치 버퍼 ) 로부터 수신된 가중치 값들을 임계 가중치 값과 비교하고 예를 들어 임계 가중치 값 미만 또는 이하임으로써 바람직하 지 않게 비교하는 가중치 값들을 마스킹하도록 구성될 수도 있는 구성가능한 로직 게이트들 및/또는 소프트웨어 를 포함할 수도 있다. 일부 실시형태들에서, 비교는 임계 가중치에 대한 가중치의 절대값의 비교일 수도 있 다. 일부 실시형태들에서, 로직 게이트들 및/또는 소프트웨어는 임계 가중치 값과 불리하게 비교하는 가중 치 값들의 모든 비트들에 대해 제로 값들을 출력하도록 구성될 수도 있다. 비트들 모두는 동적 뉴럴 네트워 크 양자화 로직의 디폴트 또는 이전 구성을 마스킹하기 위한 디폴트 비트 수 또는 이전 비트 수와 상이한 비트 수일 수도 있다. 따라서, 로직 게이트들 및/또는 소프트웨어의 구성은 또한 로직 게이트들의 디폴트 또는 이전 구성들과 상이할 수도 있다. 일부 실시형태들에서, 로직 게이트들은 로직 게이트들이 임계 가중치 값 과 바람직하지 않게 비교하는 가중치 값들의 비트들을 수신 및/또는 출력하지 않도록 클록 게이팅될 수 있다. MAC 어레이가 가중치 값들의 비트들의 값들을 수신하지 않을 수도 있기 때문에, 로직 게이트들을 클록 게이 팅하는 것은 가중치 값들의 비트들을 제로 값들로 효과적으로 대체할 수도 있다. 일부 실시형태들에서, 동 적 뉴럴 네트워크 양자화 로직은 선택적 블록 1020 에서 전체 가중치 값들을 마스킹하도록 동적 양자화 로직을 구성하도록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴 포넌트는 선택적 블록 1020 에서 전체 가중치 값들에 대해 동적 양자화 로직을 구성하도록 구성될 수도 있다. 선택적인 블록 1022 에서, 동적 양자화 구성 디바이스는 동적 네트워크 프루닝을 위해 전체 MAC들을 클록 게이 트 및/또는 파워 다운하도록 AI 프로세서를 구성할 수도 있다. 일부 실시형태들에서, 동적 뉴럴 네트워크 양자화 로직은 가중치 값들의 비트들 중 어느 것이 마스킹되는지를 AI 프로세서의 MAC 어레이에 시그널링할 수 도 있다. 일부 실시형태들에서, 가중치 값들의 비트에 대한 신호의 결여는 동적 뉴럴 네트워크 양자화 로직 으로부터 MAC 어레이로의 신호일 수도 있다. 일부 실시형태들에서, MAC 어레이는 가중치 값들의 비트들이 마스킹되는 동적 뉴럴 네트워크 양자화 로직으로부터 신호를 수신할 수도 있다. MAC 어레이는 마스킹된 전 체 가중치 값들을 전체 MAC들을 바이패스하기 위한 신호들로서 해석할 수도 있다. MAC 어레이는 동적 뉴럴 네트워크 양자화 로직으로부터의 신호에 의해 표시된 가중치 값들에 대해 MAC들 () 을 바이패스하도록 구성될 수도 있다. 이러한 가중치 값들은 동적 뉴럴 네트워크 양자화 로직에 의해 마스킹된 가중치 값들에 대응할 수도 있다. MAC들은 곱셈 및 누산 기능들을 구현하도록 구성된 로직 게이트들을 포함할 수도 있다. 일 부 실시형태들에서, MAC 어레이는 마스킹된 가중치 값들에 대응하는 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들의 로직 게이트들을 클록 게이팅할 수도 있다. 일부 실시형태들에서, MAC 어레이는 마스킹된 가중치 값들에 대응하는 가중치 값들의 비트들을 곱하고 누산하도록 구성된 MAC들의 로직 게이트들을 전력 붕괴 시킬 수도 있다. MAC들의 로직 게이트들을 클록 게이팅 및/또는 파워 다운함으로써, MAC들은 마스킹된 가중 치 값들에 대응하는 활성화 및 가중치 값들의 비트들을 수신하지 않을 수도 있다. 일부 실시형태들에서, MAC 어레이는 선택적 블록 1022 에서 동적 네트워크 프루닝을 위해 MAC들을 클록 게이트 및/또는 파워 다운하도 록 AI 프로세서를 구성하도록 구성될 수도 있다. 선택적인 블록 1020 에서 동적 뉴럴 네트워크 양자화 로직에 의해 가중치 값들을 마스킹하고/하거나 선택적인 블록 1022 에서 MAC들을 클록 게이팅 및/또는 파워 다운하는 것은 MAC 어레이에 의해 실행되는 뉴럴 네트워크를 프루닝할 수도 있다. 뉴럴 네트워크으로부터 가중치 값들 및 MAC 연산들을 제거하는 것은 뉴럴 네트워크으 로부터 시냅스들 및 노드들을 효과적으로 제거할 수도 있다. 가중치 임계치는, 뉴럴 네트워크의 실행으로부 터 제거될 때 가중치 임계치와 불리하게 비교하는 가중치 값들이 AI 프로세서 결과들에서 허용가능한 정확도 손 실을 야기할 수도 있다는 것에 기초하여 결정될 수도 있다. 일부 실시형태들에서, 블록 1006 에서 활성화 및 가중치 값들을 동적 비트들의 수로 양자화하기 위해 동적 뉴럴 네트워크 양자화 로직을 구성하는 것에 후속하여, 동적 양자화 구성 디바이스는 블록 1024 에서 활성화 및 가중 치 값들을 수신 및 프로세싱할 수도 있다. 일부 실시형태들에서, 마스킹 및 바이패스를 위한 양자화 로직을 구성하지 않기로 결정하는 것에 응답하여 (즉, 선택적인 결정 블록 1018 = \"아니오\"), 또는 선택적인 블록 1014 에서 바이패스를 위해 MAC들을 클록 게이트 및/또는 파워 다운하도록 AI 프로세서를 구성하는 것에 후속하여, 동적 양자화 구성 디바이스는 블록 1024 에서 활성화 및 가중치 값들을 수신 및 프로세싱할 수도 있다. 일부 실시형태들에서, 동적 네트워크 프루닝을 위한 양자화 로직을 구성하지 않기로 결정하는 것에 응답하여 (즉, 선택적인 결정 블록 1016 = \"아니오\"), 또는 선택적인 블록 1022 에서 동적 네트워크 프루닝을 위해 MAC들을 클 록 게이트 및/또는 파워 다운하도록 AI 프로세서를 구성하는 것에 후속하여, 동적 양자화 구성 디바이스는 블록 1024 에서 활성화 및 가중치 값들을 수신 및 프로세싱할 수도 있다. 동적 양자화 구성 디바이스는 데이터 소스 (예컨대, 프로세서 , 통신 컴포넌트 , 메모리 (106, 114), 주변 디바이스 , 가중치 버퍼 , 활성화 버퍼 , 메모리 ) 로부터 활성화 및 가중치 값들을 수신할 수도 있다. 양자화 구성 디바이스는 활성화 값들 및/또는 가중치 값들을 양자화 및/또는 마스킹할 수도 있다. 양자화 디바이스는 MAC들의 부분들 및/또는 전체 MAC들을 바이패스, 클록 게이트, 및/또는 파워 다운할 수도 있다. 일부 실시 형태들에서, 동적 뉴럴 네트워크 양자화 로직은 블록 1024 에서 활성화 및 가중치 값들을 수신 및 프로세싱하도 록 구성될 수도 있다. 일부 실시형태들에서, I/O 인터페이스 및/또는 메모리 제어기/물리 계층 컴포넌트는 블록 1024 에서 활성화 및 가중치 값들을 수신하고 프로세싱하도록 구성될 수도 있다. 일부 실시형태들에서, MAC 어레이는 블록 1024 에서 활성화 및 가중치 값들을 수신하고 프로세싱하도록 구성될 수도 있다. (도 1 내지 도 10 을 참조하여 전술한 실시형태들을 포함하지만 이에 한정되지 않는) 다양한 실시형태들에 따른 AI 프로세서는 모바일 컴퓨팅 디바이스들을 포함한 매우 다양한 컴퓨팅 시스템들에서 구현될 수도 있으며, 다양 한 실시형태들과의 사용에 적합한 그의 일 예가 도 11 에 예시된다. 모바일 컴퓨팅 디바이스 는 터 치 스크린 제어기 및 내부 메모리 에 커플링된 프로세서 를 포함할 수도 있다. 프로 세서 는 일반 또는 특정 프로세싱 태스크들을 위해 지정된 하나 이상의 멀티코어 집적 회로들일 수도 있 다. 내부 메모리 는 휘발성 또는 비휘발성 메모리일 수도 있고, 또한, 보안 및/또는 암호화된 메모 리, 또는 비보안 및/또는 비암호화된 메모리, 또는 이들의 임의의 조합일 수도 있다. 활용될 수 있는 메모 리 타입들의 예들은 DDR, LPDDR, GDDR, WIDEIO, RAM, SRAM, DRAM, P-RAM, R-RAM, M-RAM, STT-RAM, 및 임베디드 DRAM 을 포함하지만 이에 한정되지 않는다. 터치스크린 제어기 및 프로세서 는 또한 저항 센 싱 터치스크린, 용량 센싱 터치스크린, 적외선 센싱 터치스크린 등과 같은 터치스크린 패널 에 커플링될 수도 있다. 추가적으로, 모바일 컴퓨팅 디바이스 의 디스플레이는 터치 스크린 능력을 가질 필요가 없다. 모바일 컴퓨팅 디바이스 는, 서로에 및/또는 프로세서 에 커플링된, 통신들을 전송 및 수신하기 위한 하나 이상의 무선 신호 트랜시버들 (예를 들어, 피넛, 블루투스, 지그비, Wi-Fi, RF 라디오) 및 안 테나들 을 가질 수도 있다. 트랜시버들 및 안테나들 은 상기 언급된 회로부와 함께 사용되어 다양한 무선 송신 프로토콜 스택들 및 인터페이스들을 구현할 수도 있다. 모바일 컴퓨팅 디바이스 는, 셀룰러 네트워크를 통해 통신을 가능케 하고 프로세서에 커플링된 셀룰러 네트워크 무선 모뎀 칩 을 포함할 수도 있다. 모바일 컴퓨팅 디바이스 는, 프로세서 에 커플링된 주변기기 디바이스 접속 인터페이스 를 포함할 수도 있다. 주변 디바이스 접속 인터페이스 는 일 타입의 커넥션을 수용하도록 단수로 구 성될 수도 있거나, 또는 범용 직렬 버스 (USB), 파이어와이어, 썬더볼트, 또는 PCIe 와 같이 공통의 또는 독점 적인 다양한 타입들의 물리 및 통신 커넥션들을 수용하도록 구성될 수도 있다. 주변 디바이스 접속 인터페 이스 는 또한, 유사하게 구성된 주변기기 디바이스 접속 포트 (도시 안됨) 에 커플링될 수도 있다. 모바일 컴퓨팅 디바이스 는 또한, 오디오 출력들을 제공하기 위한 스피커들 을 포함할 수도 있다. 모바일 컴퓨팅 디바이스 는 또한, 본 명세서에서 설명된 컴포넌트들의 모두 또는 그 일부를 포함하기 위한 플라스틱, 금속, 또는 재료들의 조합으로 구성된 하우징 을 포함할 수도 있다. 모바 일 컴퓨팅 디바이스 는 일회용 또는 재충전가능 배터리와 같이 프로세서 에 커플링된 전원 을 포함할 수도 있다. 재충전가능 배터리는 또한, 모바일 컴퓨팅 디바이스 외부의 소스로부 터 충전 전류를 수신하기 위해 주변기기 디바이스 접속 포트에 커플링될 수도 있다. 모바일 컴퓨팅 디바이 스 는 또한, 사용자 입력들을 수신하기 위한 물리적 버튼 을 포함할 수도 있다. 모바일 컴퓨 팅 디바이스 는 또한, 모바일 컴퓨팅 디바이스 를 턴온 및 턴오프하기 위한 파워 버튼 을 포함할 수도 있다. (도 1 내지 도 10 을 참조하여 전술한 실시형태들을 포함하지만 이에 한정되지 않는) 다양한 실시형태들에 따른 AI 프로세서는 랩탑 컴퓨터 를 포함한 매우 다양한 컴퓨팅 시스템들에서 구현될 수도 있으며, 그 예가 도 12 에 예시된다. 다수의 랩탑 컴퓨터들은, 컴퓨터의 포인팅 디바이스로서 기능하고 따라서 터치 스크린 디스플레이가 장비되고 상기 설명된 컴퓨팅 디바이스들 상에 구현된 것들과 유사한 드래그, 스크롤, 및 플릭 제스처들을 수용할 수도 있는 터치패드 터치 표면 을 포함한다. 랩탑 컴퓨터 는 통상적으로, 휘발성 메모리 및 플래시 메모리의 디스크 드라이브 와 같은 대용량 비휘발성 메모리에 커플링된 프로세서 를 포함할 것이다. 부가적으로, 컴퓨터 는 프로세서 에 커플링된 셀룰러 전 화 트랜시버 및/또는 무선 데이터 링크에 접속될 수도 있는 전자기 방사를 전송 및 수신하기 위한 하나 이상의 안테나 를 가질 수도 있다. 컴퓨터 는 또한, 프로세서 에 커플링된 플로피 디 스크 드라이브 및 컴팩트 디스크 (CD) 드라이브 를 포함할 수도 있다. 노트북 구성에 있어서, 컴퓨터 하우징은, 모두가 프로세서 에 커플링된 터치 패드 , 키보드 , 및 디스플레 이 를 포함한다. 컴퓨팅 디바이스의 다른 구성들은 널리 공지된 바와 같이 (예를 들어, USB 입력을 통해) 프로세서에 커플링된 컴퓨터 마우스 또는 트랙볼을 포함할 수도 있으며, 이는 또한 다양한 실시형태들과 함께 사용될 수도 있다. (도 1 내지 도 10 을 참조하여 전술한 실시형태들을 포함하지만 이에 한정되지 않는) 다양한 실시형태들에 따른 AI 프로세서는 또한, 다양한 상업적으로 이용가능한 서버들 중 임의의 것과 같이 고정 컴퓨팅 시스템들에서 구 현될 수도 있다. 예시적인 서버 가 도 13 에 예시된다. 이러한 서버는 일반적으로, 휘발 성 메모리, 및 디스크 드라이브와 같은 대용량 비휘발성 메모리에 커플링되는 하나 이상의 멀티코 어 프로세서 어셈블리들을 포함한다. 도 13 에 예시된 바와 같이, 멀티코어 프로세서 어셈블리들 은 어셈블리의 랙들에 이들을 삽입함으로써 서버 에 부가될 수도 있다. 서버 는 또한, 프로세서 에 커플링된 플로피 디스크 드라이브, 컴팩트 디스크 (CD) 또는 디지털 다기능 디스크 (DVD) 디스크 드라이브 를 포함할 수도 있다. 서버 는 또한, 다른 브로드캐스트 시스템 컴퓨 터들 및 서버들에 커플링된 로컬 영역 네트워크, 인터넷, 공중 스위칭 전화 네트워크, 및/또는 셀룰러 데이터 네트워크 (예를 들어, CDMA, TDMA, GSM, PCS, 3G, 4G, LTE, 또는 임의의 다른 타입의 셀룰러 데이터 네트워크) 와 같은 네트워크 와 네트워크 인터페이스 접속들을 확립하기 위해 멀티코어 프로세서 어셈블리들 에 커플링된 네트워크 액세스 포트들 을 포함할 수도 있다. 구현 예들이 다음의 단락들에서 기술된다. 다음의 구현 예들 중 일부가 예시적인 방법들에 관하여 설명되지 만, 추가의 예시적인 구현들은, 예시적인 방법들의 동작들을 수행하도록 구성된 동적 양자화 제어기 및 MAC 어 레이를 포함하는 AI 프로세서에 의해 구현되는 다음의 단락들에서 논의되는 예시적인 방법들; 예시적인 방법들 의 동작들을 수행하도록 구성된 동적 양자화 제어기 및 MAC 어레이를 포함하는 AI 프로세서를 포함하는 컴퓨팅 디바이스; 및 예시적인 방법들의 기능들을 수행하기 위한 수단을 포함하는 AI 프로세서에 의해 구현되는 다음의 단락들에서 논의되는 예시적인 방법들을 포함할 수도 있다. 예 1. 인공 지능 (AI) 프로세서에 의해 뉴럴 네트워크를 프로세싱하는 방법으로서, AI 프로세서 동작 조건 정 보를 수신하는 단계; 상기 AI 프로세서 동작 조건 정보에 응답하여 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계; 및 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네트워크의 상기 세그 먼트를 프로세싱하는 단계를 포함하는, 방법. 예 2. 예 1 에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으로 조정하는 단계는, 상기 AI 프로세서의 프로세싱 능력의 제약을 증가시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여 상기 AI 양자화 레벨을 증가시키는 것, 및 상기 AI 프로세서의 프로세싱 능력의 제약을 감소시킨 동작 조건의 레벨을 표시하는 동작 조건 정보에 응답하여 상기 AI 양자화 레벨을 감소시키는 것을 포함하는, 방법. 예 3. 예 1 또는 2 에 있어서, 상기 AI 프로세서 동작 조건 정보는 프로세싱 유닛들의 온도, 전력 소비, 동작 주파수, 또는 활용의 그룹의 적어도 하나인, 방법. 예 4. 예 1 내지 3 중 어느 한 예에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으 로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들을 양자화하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하는, 방법. 예 5. 예 1 내지 3 중 어느 한 예에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으 로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 활성화 값들을 양자화하기 위한 AI 양 자화 레벨을 조정하는 것을 포함하는, 방법. 예 6. 예 1 내지 3 중 어느 한 예에 있어서, 상기 뉴럴 네트워크의 세그먼트에 대한 AI 양자화 레벨을 동적으 로 조정하는 단계는, 상기 뉴럴 네트워크의 세그먼트에 의해 프로세싱될 가중치 값들 및 활성화 값들을 양자화 하기 위한 상기 AI 양자화 레벨을 조정하는 것을 포함하는, 방법.예 7. 예 1 내지 6 중 어느 한 예에 있어서, 상기 AI 양자화 레벨은 양자화하기 위해 상기 뉴럴 네트워크에 의 해 프로세싱될 값의 동적 비트들을 표시하도록 구성되고; 상기 조정된 AI 양자화 레벨을 사용하여 상기 뉴럴 네 트워크의 세그먼트를 프로세싱하는 단계는, 상기 값의 동적 비트들과 연관된 곱셈 누산기 (multiplier accumulator, MAC) 의 부분들을 바이패싱하는 것을 포함하는, 방법. 예 8. 예 1 내지 7 중 어느 한 예에 있어서, AI QoS (quality of service) 인자들을 사용하여 AI QoS 값을 결 정하는 단계; 및 상기 AI QoS 값을 획득하기 위해 상기 AI 양자화 레벨을 결정하는 단계를 더 포함하는, 방법. 예 9. 예 8 에 있어서, 상기 AI QoS 값은 상기 AI 프로세서에 의해 생성된 결과의 정확도 및 상기 AI 프로세서 의 처리량에 대한 타겟을 나타내는, 방법. 다양한 실시형태들의 동작들을 실행하기 위한 프로그래밍가능 프로세서 상에서의 실행을 위한 컴퓨터 프로그램 코드 또는 \"프로그램 코드\" 는 C, C++, C#, 스몰토크, 자바, 자바스크립트, 비주얼 베이직, 구조화된 쿼리 언어 (예를 들어, 트랜잭트-SQL), 펄과 같은 하이 레벨 프로그래밍 언어로, 또는 다양한 다른 프로그래밍 언어들로 기입될 수도 있다. 본 출원에서 사용된 바와 같이 프로그램 코드 또는 컴퓨터 판독 가능 저장 매체 상에 저 장된 프로그램들은 포맷이 프로세서에 의해 이해가능한 (오브젝트 코드와 같은) 머신 언어 코드를 지칭할 수도 있다. 전술한 방법 설명들 및 프로세스 플로우 다이어그램들은 단지 예시적인 예들로서 제공될 뿐이고, 다양한 실시형 태들의 동작들이 제시된 순서로 수행되어야 함을 요구 또는 의미하도록 의도되지 않는다. 당업자에 의해 인 식될 바와 같이, 전술한 실시형태들에 있어서의 동작들의 순서는 임의의 순서로 수행될 수도 있다. \"그 이 후\", \"그 다음\", \"다음\" 등과 같은 단어들은 동작들의 순서를 제한하도록 의도되지 않으며; 이들 단어들은 방법 들의 설명을 통해 독자를 안내하도록 단순히 사용된다. 추가로, 예를 들어, 관사들 (\"a\", \"an\" 또는 \"the\") 을 사용하여 단수로의 청구항 엘리먼트들에 대한 임의의 언급은 그 엘리먼트를 단수로 제한하는 것으로서 해석 되지는 않아야 한다. 다양한 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 동작들은 전 자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양자의 조합으로서 구현될 수도 있다. 하드웨어와 소프트웨어 의 이러한 상호 대체 가능성을 분명히 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 동작들이 일반적으로 그들의 기능성의 관점에서 상기 기술되었다. 그러한 기능성이 하드웨어로서 구현될 지 또는 소프트웨어로서 구현될지는 전체 시스템에 부과된 설계 제약들 및 특정 어플리케이션에 의존한다. 당업자는 설명된 기능을 각각의 특정 어플리케이션에 대하여 다양한 방식으로 구현할 수도 있지만, 그러한 구현 의 결정들이 청구항들의 범위로부터의 일탈을 야기하는 것으로서 해석되지는 않아야 한다. 본 명세서에 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 로직들, 논리 블록들, 모듈들, 및 회로들을 구현하는데 사용되는 하드웨어는 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그래밍가능 게이트 어레이 (FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계되는 이들의 임의의 조 합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프 로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수도 있다. 프로세서는 또 한, 컴퓨팅 디바이스들의 조합, 예컨대, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코 어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 기타 다른 구성물로서 구현될 수도 있다. 대안 적으로, 일부 동작들 또는 방법들은, 주어진 기능에 특정한 회로부에 의해 수행될 수도 있다. 하나 이상의 실시형태들에 있어서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에 서 구현될 수도 있다. 소프트웨어에서 구현된다면, 그 기능들은 하나 이상의 명령들 또는 코드로서 비일시 적 컴퓨터 판독가능 매체 또는 비일시적 프로세서 판독가능 매체 상에 저장될 수도 있다. 본 명세서에 개시 된 방법 또는 알고리즘의 동작들은, 비일시적 컴퓨터 판독가능 또는 프로세서 판독가능 저장 매체 상에 상주할 수도 있는 프로세서 실행가능 소프트웨어 모듈에서 구현될 수도 있다. 비일시적 컴퓨터 판독가능 또는 프로 세서 판독가능 저장 매체들은 컴퓨터 또는 프로세서에 의해 액세스될 수도 있는 임의의 저장 매체들일 수도 있 다. 제한이 아닌 예로서, 그러한 비일시적 컴퓨터 판독가능 또는 프로세서 판독가능 매체들은 RAM, ROM, EEPROM, 플래시 메모리, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바 이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 저장하는데 이용될 수도 있고 컴퓨 터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수도 있다. 본 명세서에서 사용된 바와 같은 디 스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크(DVD), 플로피 디스크 및 블루레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 통상적으로 데이터를 자기적 으로 재생하지만 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생한다. 상기의 조합들이 또 한, 비일시적인 컴퓨터 판독가능 및 프로세서 판독가능 매체들의 범위 내에 포함된다. 부가적으로, 방법 또 는 알고리즘의 동작들은, 코드들 및/또는 명령들 중 하나 또는 그 임의의 조합 또는 그 세트로서 비일시적 프로 세서 판독가능 매체 및/또는 컴퓨터 판독가능 매체 상에 상주할 수도 있으며, 이들은 컴퓨터 프로그램 제품에 통합될 수도 있다. 개시된 실시형태들의 전술한 설명은 당업자로 하여금 청구항들을 제조 또는 이용하게 할 수 있도록 제공된다. 이들 실시형태들에 대한 다양한 수정들은 당업자에게 용이하게 자명할 것이며, 본 명세서에서 정의된 일반적 원리들은 청구항들의 범위로부터 일탈함없이 다른 실시형태들 및 구현들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에서 설명된 실시형태들 및 구현들로 제한되도록 의도되지 않으며, 본 명세서에 개시된 원리들 및 신규한 특징들 및 다음의 청구항들과 부합하는 최광의 범위를 부여받아야 한다."}
{"patent_id": "10-2023-7031126", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 명세서에 통합되고 본 명세서의 부분을 구성하는 첨부 도면들은 다양한 실시형태들의 예시적인 실시형태들을 예시하고, 상기에서 주어진 일반적인 설명 및 하기에서 주어지는 상세한 설명과 함께, 청구항들의 특징들을 설 명하도록 제공한다. 도 1 은 다양한 실시형태들을 구현하기에 적합한 예시적인 컴퓨팅 디바이스를 예시한 컴포넌트 블록 다이어그램 이다. 도 2a 및 도 2b 는 다양한 실시형태들을 구현하기에 적합한 동적 뉴럴 네트워크 양자화 아키텍처들을 갖는 예시 적인 인공 지능 (AI) 프로세서들을 예시하는 컴포넌트 블록 다이어그램들이다. 도 3 은 다양한 실시형태들을 구현하기에 적합한 동적 뉴럴 네트워크 양자화 아키텍처를 갖는 예시적인 SoC (system-on-chip) 을 예시하는 컴포넌트 블록 다이어그램이다. 도 4a 및 도 4b 는 다양한 실시형태들을 구현하기에 적합한 예시적인 AI QoS (quality of service) 관계들을 예 시하는 그래프 다이어그램들이다. 도 5 는 다양한 실시형태들에서 동적 뉴럴 네트워크 양자화 아키텍처를 구현함으로부터 AI 프로세서 동작 주파 수에서의 예시적인 이점을 예시하는 그래프 다이어그램이다. 도 6 은 다양한 실시형태들에 따른 동적 신경망 양자화 아키텍처를 구현함으로부터 도 7 은 다양한 실시형태들을 구현하기에 적합한 동적 뉴럴 네트워크 양자화 아키텍처에서 곱셈 누산기 (MAC)에서의 바이패스의 예를 예시하는 컴포넌트 개략도이다. 도 8 은 일 실시형태에 따른 AI QoS 결정을 위한 방법을 예시하는 프로세스 플로우 다이어그램이다. 도 9 는 일 실시형태에 따른 동적 뉴럴 네트워크 양자화 아키텍처 구성 제어를 위한 방법을 예시하는 프로세스 플로우 다이어그램이다. 도 10 은 일 실시형태에 따른 동적 뉴럴 네트워크 양자화 아키텍처 재구성을 위한 방법을 예시하는 프로세스 플 로우 다이어그램이다. 도 11 은 다양한 실시형태들에 따른 AI 프로세서를 구현하기에 적합한 예시적인 모바일 컴퓨팅 디바이스를 예시 하는 컴포넌트 블록 다이어그램이다. 도 12 는 다양한 실시형태들에 따른 AI 프로세서를 구현하기에 적합한 예시적인 모바일 컴퓨팅 디바이스를 예시 하는 컴포넌트 블록 다이어그램이다. 도 13 은 다양한 실시형태들에 따른 AI 프로세서를 구현하기에 적합한 예시적인 서버를 예시하는 컴포넌트 블록 다이어그램이다."}
