Fitter report for vga_fft
Tue Jul 25 16:47:10 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Jul 25 16:47:10 2017       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; vga_fft                                     ;
; Top-level Entity Name           ; vga_fft                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 5,000 / 32,070 ( 16 % )                     ;
; Total registers                 ; 3647                                        ;
; Total pins                      ; 45 / 457 ( 10 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 261,312 / 4,065,280 ( 6 % )                 ;
; Total DSP Blocks                ; 6 / 87 ( 7 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  41.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; clock       ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
; VGA_VS      ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; rst_n~inputCLKENA0                                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|Add1~8                                                                              ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[8]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[9]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[10]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[11]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[12]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[13]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[14]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[15]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[16]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[17]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[18]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[19]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[20]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[21]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|Add0~8                                                                              ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[8]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[9]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[10]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[11]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[12]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[13]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[14]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[15]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[16]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[17]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[18]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[19]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[20]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[21]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[10]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|a_reg[11]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[10]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]~_Duplicate_1                                                              ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|b_reg[11]~_Duplicate_1                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AY               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|c_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[0]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[1]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[2]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[3]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[4]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[5]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[6]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[7]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[8]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; BX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]~_Duplicate_1                                                               ; Q                ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|d_reg[9]~_Duplicate_1                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; AX               ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|Add1~8                                                                              ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[8]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[9]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[10]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[11]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[12]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[13]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[14]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[15]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[16]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[17]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[18]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[19]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[20]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[21]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|iout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|Add0~8                                                                              ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[8]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[9]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[10]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[11]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[12]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[13]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[14]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[15]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[16]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[17]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[18]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[19]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[20]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[21]                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|rout_sig[0]                                                                         ; RESULTA          ;                       ;
; cepin:inst15|an1[5]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|an1[5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cepin:inst15|an1[8]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|an1[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cepin:inst15|an2[0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|an2[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cepin:inst15|ra1[4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|ra1[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cepin:inst15|ra2[3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|ra2[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cepin:inst15|temp1[7]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cepin:inst15|temp1[7]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|slb_i[2]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|slb_i[2]~DUPLICATE                                                                                                                                ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[11]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[11]~DUPLICATE                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|result_x1_x3_imag[0]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|result_x1_x3_imag[0]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|result_x1_x3_imag[10]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|result_x1_x3_imag[10]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_2_imag_held[2]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_2_imag_held[2]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_2_real_held[11]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_2_real_held[11]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[4]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[4]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[9]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_imag_held[9]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_real_held[6]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_real_held[6]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_real_held[10]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|x_4_real_held[10]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|result_r_tmp[21]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|result_r_tmp[21]~DUPLICATE                                                                                                                 ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x1_x3_real[12]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x1_x3_real[12]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[3]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[3]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[9]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[9]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[11]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_imag_held[11]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[0]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[0]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[4]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[4]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[8]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[8]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[11]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_2_real_held[11]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_imag_held[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_imag_held[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_imag_held[10]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_imag_held[10]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_real_held[7]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_4_real_held[7]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|max_reached                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|max_reached~DUPLICATE                                                                                                                                           ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[3]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[6]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[6]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[7]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[7]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|del_sop_cnt[1]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|del_sop_cnt[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|output_count[9]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|output_count[9]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sop                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sop~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a2                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a2~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a3                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a3~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a10                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a10~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a2                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a2~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a5                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a5~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a6                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a6~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a8                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a8~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a9                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a9~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|parity2                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|parity2~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|delayed_wrptr_g[6]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|delayed_wrptr_g[6]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdptr_g[5]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[10]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; rom_control:inst2|d[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|d[6]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; rom_control:inst2|datai[9]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|datai[9]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; rom_control:inst2|ramwadd[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[1]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; rom_control:inst2|ramwadd[5]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[5]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; rom_control:inst2|ramwadd[6]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[6]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; rom_control:inst2|ramwadd[9]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[9]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; rom_control:inst2|ramwadd[10]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[10]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; rom_control:inst2|ramwadd[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rom_control:inst2|ramwadd[11]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_79i:auto_generated|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_79i:auto_generated|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]~DUPLICATE                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vga_control:inst11|r[6]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_control:inst11|r[6]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; vgadrive:inst12|hscount[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|hscount[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|hscount[2]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|hscount[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|hscount[4]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|hscount[4]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|hscount[7]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|hscount[7]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|hscount[8]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|hscount[8]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|vscount[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|vscount[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; vgadrive:inst12|vscount[2]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgadrive:inst12|vscount[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12306 ) ; 0.00 % ( 0 / 12306 )       ; 0.00 % ( 0 / 12306 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12306 ) ; 0.00 % ( 0 / 12306 )       ; 0.00 % ( 0 / 12306 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10856 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 182 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1247 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/DE1-SOC/class17-VGA_FFT/Pro/output_files/vga_fft.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,000 / 32,070      ; 16 %  ;
; ALMs needed [=A-B+C]                                        ; 5,000               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,250 / 32,070      ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 607                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,538               ;       ;
;         [c] ALMs used for registers                         ; 1,105               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 347 / 32,070        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 97 / 32,070         ; < 1 % ;
;         [a] Due to location constrained logic               ; 20                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 35                  ;       ;
;         [c] Due to LAB input limits                         ; 42                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 648 / 3,207         ; 20 %  ;
;     -- Logic LABs                                           ; 648                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 7,724               ;       ;
;     -- 7 input functions                                    ; 31                  ;       ;
;     -- 6 input functions                                    ; 581                 ;       ;
;     -- 5 input functions                                    ; 493                 ;       ;
;     -- 4 input functions                                    ; 1,223               ;       ;
;     -- <=3 input functions                                  ; 5,396               ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,513               ;       ;
; Dedicated logic registers                                   ; 3,647               ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 3,423 / 64,140      ; 5 %   ;
;         -- Secondary logic registers                        ; 224 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 3,568               ;       ;
;         -- Routing optimization registers                   ; 79                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 45 / 457            ; 10 %  ;
;     -- Clock pins                                           ; 3 / 8               ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21              ; 14 %  ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 5                   ;       ;
; M10K blocks                                                 ; 40 / 397            ; 10 %  ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 261,312 / 4,065,280 ; 6 %   ;
; Total block memory implementation bits                      ; 409,600 / 4,065,280 ; 10 %  ;
; Total DSP Blocks                                            ; 6 / 87              ; 7 %   ;
; Fractional PLLs                                             ; 1 / 6               ; 17 %  ;
; Global clocks                                               ; 5 / 16              ; 31 %  ;
; Quadrant clocks                                             ; 0 / 66              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 1 / 1               ; 100 % ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2% / 2% / 2%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 17% / 18% / 14%     ;       ;
; Maximum fan-out                                             ; 3133                ;       ;
; Highest non-global fan-out                                  ; 1672                ;       ;
; Total fan-out                                               ; 39735               ;       ;
; Average fan-out                                             ; 3.05                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4634 / 32070 ( 14 % ) ; 58 / 32070 ( < 1 % ) ; 399 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4634                  ; 58                   ; 399                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4700 / 32070 ( 15 % ) ; 67 / 32070 ( < 1 % ) ; 484 / 32070 ( 2 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 480                   ; 29                   ; 99                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3454                  ; 22                   ; 62                             ; 0                              ;
;         [c] ALMs used for registers                         ; 766                   ; 16                   ; 323                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 158 / 32070 ( < 1 % ) ; 9 / 32070 ( < 1 % )  ; 90 / 32070 ( < 1 % )           ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 92 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 5 / 32070 ( < 1 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 18                    ; 0                    ; 2                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 33                    ; 0                    ; 2                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 41                    ; 0                    ; 1                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 579 / 3207 ( 18 % )   ; 10 / 3207 ( < 1 % )  ; 71 / 3207 ( 2 % )              ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 579                   ; 10                   ; 71                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 7345                  ; 92                   ; 287                            ; 0                              ;
;     -- 7 input functions                                    ; 30                    ; 1                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 510                   ; 10                   ; 61                             ; 0                              ;
;     -- 5 input functions                                    ; 395                   ; 24                   ; 74                             ; 0                              ;
;     -- 4 input functions                                    ; 1185                  ; 16                   ; 22                             ; 0                              ;
;     -- <=3 input functions                                  ; 5225                  ; 41                   ; 130                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1011                  ; 25                   ; 477                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 2492 / 64140 ( 4 % )  ; 89 / 64140 ( < 1 % ) ; 842 / 64140 ( 1 % )            ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 139 / 64140 ( < 1 % ) ; 5 / 64140 ( < 1 % )  ; 80 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 2564                  ; 90                   ; 914                            ; 0                              ;
;         -- Routing optimization registers                   ; 67                    ; 4                    ; 8                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 43                    ; 0                    ; 0                              ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 165056                ; 0                    ; 96256                          ; 0                              ;
; Total block memory implementation bits                      ; 307200                ; 0                    ; 102400                         ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 30 / 397 ( 7 % )      ; 0 / 397 ( 0 % )      ; 10 / 397 ( 2 % )               ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 6 / 87 ( 6 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )                 ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 3948                  ; 138                  ; 1284                           ; 1                              ;
;     -- Registered Input Connections                         ; 3855                  ; 104                  ; 996                            ; 0                              ;
;     -- Output Connections                                   ; 95                    ; 253                  ; 1                              ; 5022                           ;
;     -- Registered Output Connections                        ; 54                    ; 252                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 35436                 ; 929                  ; 5050                           ; 5068                           ;
;     -- Registered Connections                               ; 11762                 ; 720                  ; 2803                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 1                    ; 94                             ; 3948                           ;
;     -- sld_hub:auto_hub                                     ; 1                     ; 20                   ; 243                            ; 127                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 94                    ; 243                  ; 0                              ; 948                            ;
;     -- hard_block:auto_generated_inst                       ; 3948                  ; 127                  ; 948                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 18                    ; 21                   ; 153                            ; 6                              ;
;     -- Output Ports                                         ; 78                    ; 39                   ; 106                            ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 53                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 28                   ; 95                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 4                              ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                    ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                    ; 35                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 15                   ; 95                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk          ; K14   ; 8A       ; 32           ; 81           ; 0            ; 3134                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data[0]      ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[1]      ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[2]      ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[3]      ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[4]      ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[5]      ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[6]      ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[7]      ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[8]      ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; data[9]      ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; rst_n        ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1325                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; source_ready ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[0]        ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[1]        ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_BLANK_N ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clock       ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 11 / 80 ( 14 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 30 / 80 ( 38 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; data[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; source_ready                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; data[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; data[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; sw[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; data[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; data[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; data[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A       ; data[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; sw[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; data[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; data[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; data[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A       ; clock                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                              ;
+---------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                   ;                            ;
+---------------------------------------------------------------------------------------------------+----------------------------+
; pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                               ; FRACTIONALPLL_X0_Y74_N0    ;
;     -- PLL Feedback clock type                                                                    ; none                       ;
;     -- PLL Bandwidth                                                                              ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                    ; 2000000 to 1500000 Hz      ;
;     -- Reference Clock Frequency                                                                  ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                          ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                         ; Direct                     ;
;     -- PLL Freq Min Lock                                                                          ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                          ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                    ; N/A                        ;
;     -- M Counter                                                                                  ; 6                          ;
;     -- N Counter                                                                                  ; 1                          ;
;     -- PLL Refclk Select                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                         ; PLLREFCLKSELECT_X0_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                 ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                    ; clk~input                  ;
;             -- CLKIN(1) source                                                                    ; N/A                        ;
;             -- CLKIN(2) source                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                         ;                            ;
;         -- pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                             ; 150.0 MHz                  ;
;             -- Output Clock Location                                                              ; PLLOUTPUTCOUNTER_X0_Y73_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                             ; Off                        ;
;             -- Duty Cycle                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                          ; 2                          ;
;             -- C Counter PH Mux PRST                                                              ; 0                          ;
;             -- C Counter PRST                                                                     ; 1                          ;
;                                                                                                   ;                            ;
+---------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |vga_fft                                                                                                ; 5000.0 (1.0)         ; 5249.0 (1.0)                     ; 345.0 (0.0)                                       ; 96.0 (0.0)                       ; 0.0 (0.0)            ; 7724 (2)            ; 3647 (0)                  ; 0 (0)         ; 261312            ; 40    ; 6          ; 45   ; 0            ; |vga_fft                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |FIFO_clk:inst8|                                                                                     ; 13.9 (13.9)          ; 15.0 (15.0)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|FIFO_clk:inst8                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |ad_ctrl:inst1|                                                                                      ; 17.7 (17.7)          ; 22.0 (22.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|ad_ctrl:inst1                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |cepin:inst15|                                                                                       ; 145.3 (145.3)        ; 151.9 (151.9)                    ; 10.2 (10.2)                                       ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 252 (252)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|cepin:inst15                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |fft_ip:inst3|                                                                                       ; 1041.8 (0.0)         ; 1166.7 (0.0)                     ; 169.4 (0.0)                                       ; 44.6 (0.0)                       ; 0.0 (0.0)            ; 830 (0)             ; 2192 (0)                  ; 0 (0)         ; 80064             ; 10    ; 4          ; 0    ; 0            ; |vga_fft|fft_ip:inst3                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|                                  ; 1041.8 (152.1)       ; 1166.7 (163.8)                   ; 169.4 (17.5)                                      ; 44.6 (5.8)                       ; 0.0 (0.0)            ; 830 (114)           ; 2192 (298)                ; 0 (0)         ; 80064             ; 10    ; 4          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst                                                                                                                                                                                                                                                          ; work         ;
;          |asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x                                                                                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_131:dat_A|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x|asj_fft_data_ram_fft_131:dat_A                                                                                                                                                                        ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                               ; work         ;
;                   |altsyncram_o354:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_o354:auto_generated                                                                                                ; work         ;
;          |asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y                                                                                                                                                                                                       ; work         ;
;             |asj_fft_data_ram_fft_131:dat_A|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y|asj_fft_data_ram_fft_131:dat_A                                                                                                                                                                        ; work         ;
;                |altsyncram:\gen_M4K:altsyncram_component|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                               ; work         ;
;                   |altsyncram_o354:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_o354:auto_generated                                                                                                ; work         ;
;          |asj_fft_3tdp_rom_fft_131:\gen_de:twrom|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30720             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom                                                                                                                                                                                                                   ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_utd2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated                                                                                                      ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_vtd2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated                                                                                                      ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_0ud2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated                                                                                                      ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_3ud2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated                                                                                                      ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_4ud2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated                                                                                                      ; work         ;
;             |asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component                                                                                                                                     ; work         ;
;                   |altsyncram_5ud2:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated                                                                                                      ; work         ;
;          |asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|                                                        ; 19.3 (12.3)          ; 19.9 (12.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 30 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc                                                                                                                                                                                                                    ; work         ;
;             |asj_fft_tdl_bit_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass_2|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass_2                                                                                                                                                   ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|                        ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass                                                                                                                                                 ; work         ;
;          |asj_fft_dataadgen_fft_131:rd_adgen|                                                           ; 19.8 (19.8)          ; 22.5 (22.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen                                                                                                                                                                                                                       ; work         ;
;          |asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|                                                 ; 285.1 (176.2)        ; 305.8 (172.1)                    ; 35.7 (8.8)                                        ; 15.0 (13.0)                      ; 0.0 (0.0)            ; 232 (95)            ; 599 (364)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x                                                                                                                                                                                                             ; work         ;
;             |apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|                                                   ; 53.0 (9.8)           ; 73.8 (16.3)                      ; 20.8 (6.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 160 (44)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1                                                                                                                                                                     ; work         ;
;                |apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|                                 ; 14.0 (14.0)          ; 20.3 (20.3)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx                                                                                                              ; work         ;
;                |asj_fft_pround_fft_131:u0|                                                              ; 8.2 (0.0)            ; 8.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0                                                                                                                                           ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                     ; 8.2 (0.0)            ; 8.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                           ; work         ;
;                      |add_sub_5gj:auto_generated|                                                       ; 8.2 (8.2)            ; 8.9 (8.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_5gj:auto_generated                                                                ; work         ;
;                |asj_fft_pround_fft_131:u1|                                                              ; 8.6 (0.0)            ; 9.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1                                                                                                                                           ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                     ; 8.6 (0.0)            ; 9.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                           ; work         ;
;                      |add_sub_5gj:auto_generated|                                                       ; 8.6 (8.6)            ; 9.4 (9.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_5gj:auto_generated                                                                ; work         ;
;                |asj_fft_tdl_fft_131:imag_delay|                                                         ; 5.8 (5.8)            ; 9.3 (9.3)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:imag_delay                                                                                                                                      ; work         ;
;                |asj_fft_tdl_fft_131:real_delay|                                                         ; 6.6 (6.6)            ; 9.6 (9.6)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:real_delay                                                                                                                                      ; work         ;
;             |asj_fft_bfp_i_fft_131:bfp_scale|                                                           ; 23.5 (23.5)          ; 26.5 (26.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_i_fft_131:bfp_scale                                                                                                                                                                             ; work         ;
;             |asj_fft_bfp_o_fft_131:bfp_detect|                                                          ; 15.3 (14.7)          ; 18.4 (17.3)                      ; 3.1 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 26 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect                                                                                                                                                                            ; work         ;
;                |asj_fft_tdl_bit_fft_131:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass3|              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|asj_fft_tdl_bit_fft_131:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass3                                                                                                  ; work         ;
;             |asj_fft_pround_fft_131:\gen_full_rnd:u0|                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                        ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                     ; work         ;
;                   |add_sub_6gj:auto_generated|                                                          ; 8.5 (8.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated                                                                                          ; work         ;
;             |asj_fft_pround_fft_131:\gen_full_rnd:u1|                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u1                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                        ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                     ; work         ;
;                   |add_sub_6gj:auto_generated|                                                          ; 8.5 (8.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated                                                                                          ; work         ;
;          |asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|                                                 ; 269.0 (161.1)        ; 294.7 (168.2)                    ; 32.9 (11.6)                                       ; 7.2 (4.5)                        ; 0.0 (0.0)            ; 218 (96)            ; 570 (339)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y                                                                                                                                                                                                             ; work         ;
;             |apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|                                                   ; 60.1 (11.4)          ; 77.3 (17.0)                      ; 17.9 (5.9)                                        ; 0.7 (0.4)                        ; 0.0 (0.0)            ; 46 (0)              ; 161 (45)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1                                                                                                                                                                     ; work         ;
;                |apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx|                                 ; 16.3 (16.3)          ; 20.3 (20.3)                      ; 4.4 (4.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|apn_fft_mult_cpx_fft_131:\gen_infr_4cpx:calc_mult_4cpx                                                                                                              ; work         ;
;                |asj_fft_pround_fft_131:u0|                                                              ; 8.5 (0.0)            ; 9.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0                                                                                                                                           ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                     ; 8.5 (0.0)            ; 9.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                           ; work         ;
;                      |add_sub_5gj:auto_generated|                                                       ; 8.5 (8.5)            ; 9.2 (9.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_5gj:auto_generated                                                                ; work         ;
;                |asj_fft_pround_fft_131:u1|                                                              ; 8.3 (0.0)            ; 8.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1                                                                                                                                           ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                     ; 8.3 (0.0)            ; 8.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                           ; work         ;
;                      |add_sub_5gj:auto_generated|                                                       ; 8.3 (8.3)            ; 8.9 (8.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_pround_fft_131:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_5gj:auto_generated                                                                ; work         ;
;                |asj_fft_tdl_fft_131:imag_delay|                                                         ; 7.0 (7.0)            ; 10.0 (10.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:imag_delay                                                                                                                                      ; work         ;
;                |asj_fft_tdl_fft_131:real_delay|                                                         ; 8.6 (8.6)            ; 11.8 (11.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:real_delay                                                                                                                                      ; work         ;
;             |asj_fft_bfp_i_fft_131:bfp_scale|                                                           ; 22.0 (22.0)          ; 22.5 (22.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_i_fft_131:bfp_scale                                                                                                                                                                             ; work         ;
;             |asj_fft_bfp_o_fft_131:bfp_detect|                                                          ; 8.8 (6.1)            ; 11.7 (7.7)                       ; 2.9 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect                                                                                                                                                                            ; work         ;
;                |asj_fft_tdl_bit_fft_131:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass|               ; 2.7 (2.7)            ; 4.1 (4.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|asj_fft_tdl_bit_fft_131:\gen_blk_float:gen_1_input_bfp_o:delay_next_pass                                                                                                   ; work         ;
;             |asj_fft_pround_fft_131:\gen_full_rnd:u0|                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u0                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                        ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                     ; work         ;
;                   |add_sub_6gj:auto_generated|                                                          ; 8.5 (8.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated                                                                                          ; work         ;
;             |asj_fft_pround_fft_131:\gen_full_rnd:u1|                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u1                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                        ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                                     ; work         ;
;                   |add_sub_6gj:auto_generated|                                                          ; 8.5 (8.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated                                                                                          ; work         ;
;          |asj_fft_in_write_sgl_fft_131:writer|                                                          ; 29.3 (28.9)          ; 29.4 (29.1)                      ; 1.1 (1.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 60 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer                                                                                                                                                                                                                      ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:\gen_soe:delay_swd|                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|asj_fft_tdl_bit_rst_fft_131:\gen_soe:delay_swd                                                                                                                                                                       ; work         ;
;          |asj_fft_m_k_counter_fft_131:ctrl|                                                             ; 22.7 (22.7)          ; 24.5 (24.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl                                                                                                                                                                                                                         ; work         ;
;          |asj_fft_tdl_bit_fft_131:\del_input_blk_indicator:delay_next_block|                            ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_fft_131:\del_input_blk_indicator:delay_next_block                                                                                                                                                                                        ; work         ;
;          |asj_fft_tdl_bit_rst_fft_131:delay_swd|                                                        ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd                                                                                                                                                                                                                    ; work         ;
;          |asj_fft_tdl_fft_131:\gen_de:del_twid_sel|                                                     ; 8.1 (8.1)            ; 13.7 (13.7)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_de:del_twid_sel                                                                                                                                                                                                                 ; work         ;
;          |asj_fft_tdl_fft_131:\gen_wraddr_de:ram_cxb_wr|                                                ; 42.0 (42.0)          ; 74.5 (74.5)                      ; 32.5 (32.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 159 (159)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_wraddr_de:ram_cxb_wr                                                                                                                                                                                                            ; work         ;
;          |asj_fft_twadsogen_fft_131:\gen_de:twid_factors|                                               ; 21.2 (21.2)          ; 31.2 (31.2)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_twadsogen_fft_131:\gen_de:twid_factors                                                                                                                                                                                                           ; work         ;
;          |asj_fft_unbburst_sose_ctrl_fft_131:ccc|                                                       ; 59.3 (59.3)          ; 56.4 (56.4)                      ; 8.6 (8.6)                                         ; 11.5 (11.5)                      ; 0.0 (0.0)            ; 3 (3)               ; 118 (118)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc                                                                                                                                                                                                                   ; work         ;
;          |auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1|                 ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1                                                                                                                                                                             ; work         ;
;          |auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|                              ; 45.5 (35.9)          ; 47.5 (37.0)                      ; 5.2 (4.0)                                         ; 3.2 (2.9)                        ; 0.0 (0.0)            ; 77 (59)             ; 66 (50)                   ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1                                                                                                                                                                                          ; work         ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                   ; 9.6 (0.0)            ; 10.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 16 (0)                    ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                  ; work         ;
;                |scfifo_fkn1:auto_generated|                                                             ; 9.6 (0.8)            ; 10.5 (0.8)                       ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 16 (1)                    ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated                                                                                                                       ; work         ;
;                   |a_dpfifo_8ve1:dpfifo|                                                                ; 8.8 (4.8)            ; 9.8 (5.8)                        ; 1.2 (1.0)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 17 (9)              ; 15 (7)                    ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo                                                                                                  ; work         ;
;                      |altsyncram_e3m1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|altsyncram_e3m1:FIFOram                                                                          ; work         ;
;                      |cntr_fgb:rd_ptr_msb|                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|cntr_fgb:rd_ptr_msb                                                                              ; work         ;
;                      |cntr_ggb:wr_ptr|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|cntr_ggb:wr_ptr                                                                                  ; work         ;
;                      |cntr_sg7:usedw_counter|                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|cntr_sg7:usedw_counter                                                                           ; work         ;
;          |auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|                          ; 60.3 (60.3)          ; 74.5 (74.5)                      ; 15.0 (15.0)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 43 (43)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1                                                                                                                                                                                      ; work         ;
;    |fifo:inst|                                                                                          ; 47.2 (0.0)           ; 53.3 (0.0)                       ; 6.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 84 (0)                    ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |dcfifo:dcfifo_component|                                                                         ; 47.2 (0.0)           ; 53.3 (0.0)                       ; 6.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 84 (0)                    ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo_ffq1:auto_generated|                                                                   ; 47.2 (10.4)          ; 53.3 (14.9)                      ; 6.5 (4.8)                                         ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 65 (7)              ; 84 (45)                   ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated                                                                                                                                                                                                                                                                         ; work         ;
;             |a_graycounter_jvb:wrptr_g1p|                                                               ; 11.2 (11.2)          ; 12.6 (12.6)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_nh6:rdptr_g1p|                                                               ; 14.0 (14.0)          ; 14.5 (14.5)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_9691:fifo_ram|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|altsyncram_9691:fifo_ram                                                                                                                                                                                                                                                ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|                                                             ; 2.5 (2.5)            ; 2.9 (2.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                           ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|                                                             ; 3.1 (3.1)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                           ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|                                                            ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                          ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|                                                            ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                          ; work         ;
;    |pll:inst9|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|pll:inst9                                                                                                                                                                                                                                                                                                                            ; pll          ;
;       |pll_0002:pll_inst|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|pll:inst9|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                          ; pll          ;
;          |altera_pll:altera_pll_i|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                  ; work         ;
;    |ram:inst10|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |vga_fft|ram:inst10                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |vga_fft|ram:inst10|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsyncram_mut1:auto_generated|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 2     ; 0          ; 0    ; 0            ; |vga_fft|ram:inst10|altsyncram:altsyncram_component|altsyncram_mut1:auto_generated                                                                                                                                                                                                                                                            ; work         ;
;    |rom_control:inst2|                                                                                  ; 261.7 (87.8)         ; 264.2 (91.2)                     ; 7.8 (5.6)                                         ; 5.3 (2.2)                        ; 0.0 (0.0)            ; 501 (145)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |mult:U1|                                                                                         ; 43.5 (0.0)           ; 44.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U1                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altsquare:altsquare_component|                                                                ; 43.5 (0.0)           ; 44.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U1|altsquare:altsquare_component                                                                                                                                                                                                                                                                              ; work         ;
;             |altsquare_kvd:auto_generated|                                                              ; 43.5 (43.5)          ; 44.3 (44.3)                      ; 1.3 (1.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U1|altsquare:altsquare_component|altsquare_kvd:auto_generated                                                                                                                                                                                                                                                 ; work         ;
;       |mult:U2|                                                                                         ; 43.2 (0.0)           ; 42.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U2                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altsquare:altsquare_component|                                                                ; 43.2 (0.0)           ; 42.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U2|altsquare:altsquare_component                                                                                                                                                                                                                                                                              ; work         ;
;             |altsquare_kvd:auto_generated|                                                              ; 43.2 (43.2)          ; 42.7 (42.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|mult:U2|altsquare:altsquare_component|altsquare_kvd:auto_generated                                                                                                                                                                                                                                                 ; work         ;
;       |qurt:U3|                                                                                         ; 86.9 (0.0)           ; 86.0 (0.0)                       ; 1.2 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 170 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3                                                                                                                                                                                                                                                                                                            ; work         ;
;          |altsqrt:ALTSQRT_component|                                                                    ; 86.9 (25.9)          ; 86.0 (25.5)                      ; 1.2 (0.2)                                         ; 2.1 (0.6)                        ; 0.0 (0.0)            ; 170 (50)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component                                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub:subtractors[10]|                                                               ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]                                                                                                                                                                                                                                                      ; work         ;
;                |add_sub_cjc:auto_generated|                                                             ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_cjc:auto_generated                                                                                                                                                                                                                           ; work         ;
;             |lpm_add_sub:subtractors[11]|                                                               ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]                                                                                                                                                                                                                                                      ; work         ;
;                |add_sub_djc:auto_generated|                                                             ; 8.0 (8.0)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_djc:auto_generated                                                                                                                                                                                                                           ; work         ;
;             |lpm_add_sub:subtractors[12]|                                                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]                                                                                                                                                                                                                                                      ; work         ;
;                |add_sub_ejc:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_ejc:auto_generated                                                                                                                                                                                                                           ; work         ;
;             |lpm_add_sub:subtractors[1]|                                                                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_shc:auto_generated|                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_shc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[2]|                                                                ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_thc:auto_generated|                                                             ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_thc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[3]|                                                                ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_uhc:auto_generated|                                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_uhc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[4]|                                                                ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_vhc:auto_generated|                                                             ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_vhc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[5]|                                                                ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_0ic:auto_generated|                                                             ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_0ic:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[6]|                                                                ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_1ic:auto_generated|                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_1ic:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[7]|                                                                ; 6.0 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_9jc:auto_generated|                                                             ; 6.0 (6.0)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_9jc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[8]|                                                                ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_ajc:auto_generated|                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_ajc:auto_generated                                                                                                                                                                                                                            ; work         ;
;             |lpm_add_sub:subtractors[9]|                                                                ; 7.0 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                                                                                                                                                                                                                                                       ; work         ;
;                |add_sub_bjc:auto_generated|                                                             ; 7.0 (7.0)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_bjc:auto_generated                                                                                                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 59.5 (0.5)           ; 66.5 (0.5)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 59.0 (42.0)          ; 66.0 (48.1)                      ; 7.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (59)             ; 94 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 8.1 (8.1)            ; 9.2 (9.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 372.2 (21.2)         ; 482.5 (39.4)                     ; 115.3 (18.2)                                      ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 287 (1)             ; 922 (94)                  ; 0 (0)         ; 96256             ; 10    ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 351.0 (0.0)          ; 443.1 (0.0)                      ; 97.1 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 828 (0)                   ; 0 (0)         ; 96256             ; 10    ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 351.0 (96.0)         ; 443.1 (138.8)                    ; 97.1 (43.7)                                       ; 5.0 (0.9)                        ; 0.0 (0.0)            ; 286 (68)            ; 828 (271)                 ; 0 (0)         ; 96256             ; 10    ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 24.8 (24.1)          ; 30.0 (29.0)                      ; 6.1 (5.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 2 (0)               ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_vnf:auto_generated|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                             ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96256             ; 10    ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_s784:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96256             ; 10    ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 2.1 (2.1)            ; 3.0 (3.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 9.2 (9.2)            ; 9.0 (9.0)                        ; 0.4 (0.4)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 6.4 (6.4)            ; 7.2 (7.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 50.1 (50.1)          ; 52.1 (52.1)                      ; 3.4 (3.4)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 79 (79)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 87.2 (0.3)           ; 125.6 (0.3)                      ; 38.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (1)              ; 253 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 74.7 (0.0)           ; 111.9 (0.0)                      ; 37.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 237 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 39.6 (39.6)          ; 62.2 (62.2)                      ; 22.5 (22.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 143 (143)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 35.1 (0.0)           ; 49.7 (0.0)                       ; 14.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 11.0 (7.3)           ; 11.8 (7.3)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 66.2 (6.0)           ; 68.5 (6.5)                       ; 3.3 (0.5)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 42 (11)             ; 118 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_79i:auto_generated|                                                             ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_79i:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 6.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_22j:auto_generated|                                                             ; 6.5 (6.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 2.0 (0.0)            ; 3.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_09i:auto_generated|                                                             ; 2.0 (2.0)            ; 3.5 (3.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_kri:auto_generated|                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 23.2 (23.2)          ; 24.0 (24.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 11.8 (11.8)          ; 12.0 (12.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |vga_control:inst11|                                                                                 ; 3004.3 (715.9)       ; 2989.3 (704.2)                   ; 21.3 (17.4)                                       ; 36.2 (29.1)                      ; 0.0 (0.0)            ; 5573 (1047)         ; 64 (30)                   ; 0 (0)         ; 41984             ; 15    ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |bin_to_bcd_1:U10|                                                                                ; 80.8 (80.8)          ; 82.0 (82.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (154)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|bin_to_bcd_1:U10                                                                                                                                                                                                                                                                                                  ; work         ;
;       |bin_to_bcd_1:U11|                                                                                ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|bin_to_bcd_1:U11                                                                                                                                                                                                                                                                                                  ; work         ;
;       |bin_to_bcd_1:U9|                                                                                 ; 82.4 (82.4)          ; 81.7 (81.7)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 154 (154)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|bin_to_bcd_1:U9                                                                                                                                                                                                                                                                                                   ; work         ;
;       |display_rom:U5|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|display_rom:U5                                                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:altsyncram_component|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|display_rom:U5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram_mhf1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|display_rom:U5|altsyncram:altsyncram_component|altsyncram_mhf1:auto_generated                                                                                                                                                                                                                                     ; work         ;
;       |lpm_divide:Div0|                                                                                 ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div0                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_tcm:auto_generated|                                                                ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div0|lpm_divide_tcm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_3nh:divider|                                                               ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_c2f:divider|                                                                  ; 11.0 (11.0)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div1|                                                                                 ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div1                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_3dm:auto_generated|                                                                ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_9nh:divider|                                                               ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_o2f:divider|                                                                  ; 71.0 (71.0)          ; 70.0 (70.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div10|                                                                                ; 138.0 (0.0)          ; 138.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_ibm:auto_generated|                                                                ; 138.0 (0.0)          ; 138.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_olh:divider|                                                               ; 138.0 (0.0)          ; 138.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_mve:divider|                                                                  ; 138.0 (69.0)         ; 138.5 (69.5)                     ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_0ic:add_sub_10|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_11|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_12|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_13|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_14|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_15|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_16|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_17|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_18|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_19|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_0ic:add_sub_7|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_8|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_9|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_9                                                                                                                                                                                            ; work         ;
;                   |add_sub_vhc:add_sub_6|                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_vhc:add_sub_6                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div11|                                                                                ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_fbm:auto_generated|                                                                ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 105.5 (47.0)         ; 105.5 (47.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (94)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_shc:add_sub_3|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div2|                                                                                 ; 121.0 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_0dm:auto_generated|                                                                ; 121.0 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_6nh:divider|                                                               ; 121.0 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_i2f:divider|                                                                  ; 121.0 (62.0)         ; 120.5 (62.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (119)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_djc:add_sub_13|                                                              ; 8.0 (8.0)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_djc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_14|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_15|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_16|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_17|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_18|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_19|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div3|                                                                                 ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_scm:auto_generated|                                                                ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_2nh:divider|                                                               ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_a2f:divider|                                                                  ; 145.0 (74.0)         ; 144.5 (74.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (145)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_9jc:add_sub_9|                                                               ; 6.0 (6.0)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_9jc:add_sub_9                                                                                                                                                                                             ; work         ;
;                   |add_sub_ajc:add_sub_10|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_11|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_12|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_13|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_14|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_15|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_16|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_17|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_18|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_19|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div4|                                                                                 ; 138.3 (0.0)          ; 138.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_ibm:auto_generated|                                                                ; 138.3 (0.0)          ; 138.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_olh:divider|                                                               ; 138.3 (0.0)          ; 138.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_mve:divider|                                                                  ; 138.3 (69.3)         ; 138.3 (69.3)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 274 (136)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_0ic:add_sub_10|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_11|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_12|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_13|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_14|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_15|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_16|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_17|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_18|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_19|                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_19                                                                                                                                                                                            ; work         ;
;                   |add_sub_0ic:add_sub_7|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_0ic:add_sub_8|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_0ic:add_sub_9|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_9                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_6|                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_vhc:add_sub_6                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Div5|                                                                                 ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_fbm:auto_generated|                                                                ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 105.5 (0.0)          ; 105.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 105.5 (47.0)         ; 105.5 (47.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (94)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_shc:add_sub_3|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Div6|                                                                                 ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div6                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_tcm:auto_generated|                                                                ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div6|lpm_divide_tcm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_3nh:divider|                                                               ; 11.0 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div6|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_c2f:divider|                                                                  ; 11.0 (11.0)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div6|lpm_divide_tcm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_c2f:divider                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div7|                                                                                 ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div7                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_3dm:auto_generated|                                                                ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_9nh:divider|                                                               ; 71.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_o2f:divider|                                                                  ; 71.0 (71.0)          ; 70.0 (70.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div8|                                                                                 ; 120.7 (0.0)          ; 120.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_0dm:auto_generated|                                                                ; 120.7 (0.0)          ; 120.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_6nh:divider|                                                               ; 120.7 (0.0)          ; 120.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_i2f:divider|                                                                  ; 120.7 (61.7)         ; 120.2 (61.7)                     ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 236 (119)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_djc:add_sub_13|                                                              ; 8.0 (8.0)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_djc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_14|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_15|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_16|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_17|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_18|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_ejc:add_sub_19|                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div9|                                                                                 ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_scm:auto_generated|                                                                ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_2nh:divider|                                                               ; 145.0 (0.0)          ; 144.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_a2f:divider|                                                                  ; 145.0 (74.0)         ; 144.5 (74.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 286 (145)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_9jc:add_sub_9|                                                               ; 6.0 (6.0)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_9jc:add_sub_9                                                                                                                                                                                             ; work         ;
;                   |add_sub_ajc:add_sub_10|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_11|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_12|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_13|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_14|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_15|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_16|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_17|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_18|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_ajc:add_sub_19|                                                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod0|                                                                                 ; 31.2 (0.0)           ; 31.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_k3m:auto_generated|                                                                ; 31.2 (0.0)           ; 31.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_nlh:divider|                                                               ; 31.2 (0.0)           ; 31.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_kve:divider|                                                                  ; 31.2 (11.7)          ; 31.0 (11.5)                      ; 0.2 (0.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 61 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_0ic:add_sub_7|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_0ic:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_0ic:add_sub_8|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_0ic:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_0ic:add_sub_9|                                                               ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_0ic:add_sub_9                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_6|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_vhc:add_sub_6                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod1|                                                                                 ; 34.7 (0.0)           ; 35.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_j3m:auto_generated|                                                                ; 34.7 (0.0)           ; 35.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 34.7 (0.0)           ; 35.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_ive:divider|                                                                  ; 34.7 (12.7)          ; 35.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_uhc:add_sub_5|                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_uhc:add_sub_5                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_6|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_6                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_7|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_8|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_9|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_9                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod10|                                                                                ; 107.0 (0.0)          ; 108.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 107.0 (0.0)          ; 108.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 107.0 (0.0)          ; 108.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 107.0 (48.5)         ; 108.0 (49.5)                     ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (98)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_shc:add_sub_3|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod11|                                                                                ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 15.0 (5.5)           ; 15.0 (5.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod12|                                                                                ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 33.5 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 33.5 (13.5)          ; 33.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod13|                                                                                ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 60.0 (26.0)          ; 60.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (52)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod14|                                                                                ; 79.5 (0.0)           ; 80.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 79.5 (0.0)           ; 80.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 79.5 (0.0)           ; 80.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 79.5 (35.0)          ; 80.0 (35.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (70)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod15|                                                                                ; 98.6 (0.0)           ; 99.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 98.6 (0.0)           ; 99.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 98.6 (0.0)           ; 99.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 98.6 (43.6)          ; 99.0 (44.0)                      ; 1.0 (1.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 198 (88)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod16|                                                                                ; 107.9 (0.0)          ; 107.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16                                                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 107.9 (0.0)          ; 107.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 107.9 (0.0)          ; 107.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 215 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                        ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 107.9 (49.4)         ; 107.5 (49.0)                     ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 215 (98)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                  ; work         ;
;                   |add_sub_shc:add_sub_3|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                           ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod2|                                                                                 ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_f3m:auto_generated|                                                                ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod2|lpm_divide_f3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_ilh:divider|                                                               ; 24.5 (0.0)           ; 24.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod2|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_ave:divider|                                                                  ; 24.5 (23.0)          ; 24.5 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod2|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_ave:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_qhc:add_sub_1|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod2|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_ave:divider|add_sub_qhc:add_sub_1                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod3|                                                                                 ; 36.5 (0.0)           ; 36.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_j3m:auto_generated|                                                                ; 36.5 (0.0)           ; 36.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 36.5 (0.0)           ; 36.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_ive:divider|                                                                  ; 36.5 (14.5)          ; 36.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_uhc:add_sub_5|                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_uhc:add_sub_5                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_6|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_6                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_7|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_8|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_vhc:add_sub_9|                                                               ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_9                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod4|                                                                                 ; 23.5 (0.0)           ; 23.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod4                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_f3m:auto_generated|                                                                ; 23.5 (0.0)           ; 23.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod4|lpm_divide_f3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_ilh:divider|                                                               ; 23.5 (0.0)           ; 23.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod4|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_ave:divider|                                                                  ; 23.5 (22.0)          ; 23.5 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod4|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_ave:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_qhc:add_sub_1|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod4|lpm_divide_f3m:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_ave:divider|add_sub_qhc:add_sub_1                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod5|                                                                                 ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 15.0 (5.5)           ; 15.0 (5.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod6|                                                                                 ; 34.0 (0.0)           ; 34.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 34.0 (0.0)           ; 34.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 34.0 (0.0)           ; 34.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 34.0 (14.0)          ; 34.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod7|                                                                                 ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 60.0 (0.0)           ; 60.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 60.0 (26.0)          ; 60.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (52)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Mod8|                                                                                 ; 79.5 (0.0)           ; 79.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 79.5 (0.0)           ; 79.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 79.5 (0.0)           ; 79.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 79.5 (35.0)          ; 79.5 (35.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (70)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                             ; work         ;
;       |lpm_divide:Mod9|                                                                                 ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9                                                                                                                                                                                                                                                                                                   ; work         ;
;          |lpm_divide_i3m:auto_generated|                                                                ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated                                                                                                                                                                                                                                                                     ; work         ;
;             |sign_div_unsign_llh:divider|                                                               ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                                                                                                                                                                                                                         ; work         ;
;                |alt_u_div_gve:divider|                                                                  ; 99.0 (44.0)          ; 99.0 (44.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (88)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                                                                                                                                                                                                                   ; work         ;
;                   |add_sub_thc:add_sub_10|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_11|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_12|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_13|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_14|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_15|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_16|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_17|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_18|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_19|                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_19                                                                                                                                                                                            ; work         ;
;                   |add_sub_thc:add_sub_4|                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_5|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_6|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_7|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_8|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8                                                                                                                                                                                             ; work         ;
;                   |add_sub_thc:add_sub_9|                                                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9                                                                                                                                                                                             ; work         ;
;       |rom_title:U6|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 13    ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|rom_title:U6                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 13    ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|rom_title:U6|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_tcf1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 13    ; 0          ; 0    ; 0            ; |vga_fft|vga_control:inst11|rom_title:U6|altsyncram:altsyncram_component|altsyncram_tcf1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;    |vgadrive:inst12|                                                                                    ; 35.3 (35.3)          ; 36.5 (36.5)                      ; 2.2 (2.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |vga_fft|vgadrive:inst12                                                                                                                                                                                                                                                                                                                      ; work         ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; clock        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; source_ready ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                                                                     ;                   ;         ;
; rst_n                                                                                                                                                                                                   ;                   ;         ;
;      - FIFO_clk:inst8|wr_clk                                                                                                                                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|rdy_for_next_block                                                               ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[8]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[7]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[6]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[5]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[4]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[3]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[2]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[13]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[8]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[6]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[12]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[7]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[5]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[11]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[6]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[4]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[10]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[5]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[3]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[9]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[4]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[2]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[2]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[10]                                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[11]                                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[9]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[22]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[2]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[21]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[1]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[6][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[6][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[20]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[0]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[13] ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[12][3]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[12][2]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[12][1]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[12][0]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[19]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[4]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[12] ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[9][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[9][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[9][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[27]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[18]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[11] ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[7][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[7][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[9][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[9][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[17]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[10] ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[0]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[0]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[3][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[3][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[1]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[2]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[3]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[6][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[8]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[3]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[1]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[7]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[2]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[0]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[4]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[6][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[5]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|master_sink_ena                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[6][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[6]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][3]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[7]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[8]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[9]                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[1]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[0]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[1]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[16]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[9]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[10]                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[11]                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[9]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[8]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[7]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[6]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[5]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[4]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|master_source_ena                                                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[3]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[2]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[0]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[0]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[1]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[1][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[2]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[3]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[4]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[5]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[6]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[7]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[8]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_early[9]                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[1]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[0]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[10]                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[11]                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[9]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[8]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[7]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[6]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[5]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[4]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[23]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[4][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[4][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[7][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[7][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[3]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[3]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[2]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[7][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[25]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[11][3]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[11][2]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[11][1]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[11][0]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[5][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sit[1]                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[5][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[13][3]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[13][2]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[13][1]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[13][0]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[8][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][2]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][1]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][0]                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[0]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[5]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[8][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[8][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[8][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[8][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[26]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[1]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[15]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[8]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[10]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[11]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[9]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[8]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[7]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[6]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[5]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[4]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[3]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_real_in[2]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[0]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_imag_in_reg[1]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[0]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[10]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[11]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[9]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[8]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[7]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[6]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[5]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[1]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[6]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[4]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[3]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|core_imag_in[2]                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[1]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[14]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_swd|tdl_arr[9]                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[7]  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[10]                                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[11]                                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[0][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[9]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[2][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[3][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[0][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[0][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[0][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[4][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[1][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[1][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[1][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[5][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[2][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[2][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[2][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[6][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[0][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[0][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[3][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[3][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[3][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[7][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[1][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[1][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[4][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[4][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[4][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[8][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[2][1]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[2][0]                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[8]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[5][2]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[5][1]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[5][0]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[9][3]                                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|disable_wr                                                                       ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[7]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[24]                                                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[6]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[5]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[4]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_real_in_reg[3]                                                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[2][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[1][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[3][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][10]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][1][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][1][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|butterfly_st1[0][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][11]                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][9]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][8]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][7]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][6]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][5]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][4]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][3]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][2]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][1]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][0]                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|burst_count_en                                                                   ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc[4]                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_rdy_int                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|srt[0]                                                                  ; 1                 ; 0       ;
;      - ad_ctrl:inst1|valid                                                                                                                                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[0]                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.ENABLE                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_real_out[9]~0                                                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.WRITE_INPUT~0                                                                                             ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.IDLE~0                                                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.WAIT_FOR_INPUT~0                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~0                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp[2]~1                                                                   ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur.IDLE                                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~2                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~3                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~4                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~5                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp~6                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.FFT_PROCESS_A~0                                                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc~0                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc[2]~1                                                               ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur~8                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur.LPP_OUTPUT_RDY~0                                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur~9                                                                                                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur.WAIT_FOR_LPP_INPUT~0                                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur.START_LPP~0                                                                                               ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc~2                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc~3                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc~4                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc~5                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|np~0                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|asj_fft_tdl_bit_rst_fft_131:\gen_soe:delay_swd|tdl_arr[0]                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|so_count[5]~0                                                                    ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.NO_WRITE~0                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|blk_done~0                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.DONE_WRITING~0                                                                                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p~0                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[0]~1                                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p~2                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p~3                                                                                 ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_state~7                                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last~1                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[2]~2                                                                  ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last~3                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last~4                                                                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.EARLY_DONE~0                                                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|blk_done~1                                                                          ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_state~9                                                                           ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[3]~5                                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k[7]~0                                                                              ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_state.HOLD~1                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_state.IDLE~1                                                                      ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.IDLE~0                            ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.BLOCK_READY~0                     ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~0                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~1                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~2                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~3                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~0                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~1                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~2                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|gain_lut_8pts~3                        ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.DISABLE~0                         ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~0                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~1                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~2                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~3                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~4                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~5                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~6                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~7                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x~8                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_imag_y[5]~0                                                                                             ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~0                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~1                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~2                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~3                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~4                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~5                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~6                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~7                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y~8                                                                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sit~0                                                                   ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][0]~0                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][0]~0                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][0]~0                                                ; 1                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][0]~0                                                ; 1                 ; 0       ;
;      - pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                               ; 1                 ; 0       ;
;      - rst_n~inputCLKENA0                                                                                                                                                                               ; 1                 ; 0       ;
; data[9]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[10]                                                                                                                                                                       ; 1                 ; 0       ;
; data[0]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[1]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; data[1]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[2]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; data[2]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[3]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; data[3]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[4]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; data[4]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[5]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; data[5]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[6]~feeder                                                                                                                                                                 ; 1                 ; 0       ;
; data[6]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[7]                                                                                                                                                                        ; 0                 ; 0       ;
; data[7]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[8]                                                                                                                                                                        ; 0                 ; 0       ;
; data[8]                                                                                                                                                                                                 ;                   ;         ;
;      - ad_ctrl:inst1|data_out[9]~feeder                                                                                                                                                                 ; 0                 ; 0       ;
; source_ready                                                                                                                                                                                            ;                   ;         ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1|stall_int~0                             ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux1~0                                           ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux2~2                                           ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux3~0                                           ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|first_data~0                                     ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Selector2~0                                      ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Selector1~0                                      ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Selector1~1                                      ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Selector3~2                                      ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_valid_int~1                            ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|valid_ctrl_inter1~0                              ; 0                 ; 0       ;
;      - fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux0~0                                           ; 0                 ; 0       ;
; sw[1]                                                                                                                                                                                                   ;                   ;         ;
;      - FIFO_clk:inst8|n[10]                                                                                                                                                                             ; 0                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~0                                                                                                                                                                        ; 0                 ; 0       ;
;      - FIFO_clk:inst8|n~0                                                                                                                                                                               ; 0                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~1                                                                                                                                                                        ; 0                 ; 0       ;
;      - vga_control:inst11|bin_to_bcd_1:U11|temp~0                                                                                                                                                       ; 0                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~2                                                                                                                                                                        ; 0                 ; 0       ;
;      - cepin:inst15|fp[5]                                                                                                                                                                               ; 0                 ; 0       ;
; sw[0]                                                                                                                                                                                                   ;                   ;         ;
;      - FIFO_clk:inst8|n[8]                                                                                                                                                                              ; 1                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~0                                                                                                                                                                        ; 1                 ; 0       ;
;      - FIFO_clk:inst8|n~0                                                                                                                                                                               ; 1                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~1                                                                                                                                                                        ; 1                 ; 0       ;
;      - vga_control:inst11|bin_to_bcd_1:U11|temp~0                                                                                                                                                       ; 1                 ; 0       ;
;      - FIFO_clk:inst8|Decoder0~2                                                                                                                                                                        ; 1                 ; 0       ;
;      - cepin:inst15|fp[3]                                                                                                                                                                               ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; FIFO_clk:inst8|Equal0~4                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y30_N3         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FIFO_clk:inst8|wr_clk                                                                                                                                                                                                                                                                      ; FF_X59_Y30_N26             ; 52      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; ad_ctrl:inst1|read_en                                                                                                                                                                                                                                                                      ; FF_X31_Y7_N14              ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 505     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|Selector36~1                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y25_N21       ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|always2~3                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y22_N9         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|always3~3                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y24_N57        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|flag.01                                                                                                                                                                                                                                                                       ; FF_X52_Y25_N8              ; 21      ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|flag.10                                                                                                                                                                                                                                                                       ; FF_X52_Y25_N11             ; 21      ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|rf1[16]~0                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y25_N57        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|rf2[6]~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y21_N18        ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|rf2[6]~2                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y25_N0        ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|temp2[2]~0                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y25_N3        ; 34      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|temp2[2]~1                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y18_N33        ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cepin:inst15|temp2[2]~2                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y25_N45       ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                        ; PIN_K14                    ; 3130    ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp[2]~1                                                                                                                                                             ; LABCELL_X53_Y11_N57        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc[2]~1                                                                                                                                                         ; LABCELL_X53_Y11_N54        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[1]                                                                                                                                                              ; FF_X47_Y9_N17              ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[2]                                                                                                                                                              ; FF_X47_Y9_N50              ; 35      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[2]~2                                                                                                                                                            ; LABCELL_X53_Y11_N51        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|do_count[3]~0                                                                                                                                                               ; LABCELL_X50_Y8_N51         ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_i_fft_131:bfp_scale|i_array_out[0][1]~0                                                                                                               ; LABCELL_X45_Y11_N3         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|Equal0~0                                                                                                                                                          ; MLABCELL_X47_Y12_N15       ; 114     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|slb_i[3]~1                                                                                                                       ; LABCELL_X46_Y9_N15         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][0]~0                                                                                                                                          ; MLABCELL_X47_Y12_N6        ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][0]~0                                                                                                                                          ; MLABCELL_X47_Y12_N54       ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][0]~0                                                                                                                                          ; MLABCELL_X47_Y12_N51       ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][0]~0                                                                                                                                          ; MLABCELL_X47_Y12_N57       ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x1_x3_real_se[9]~0                                                                                                                                         ; LABCELL_X36_Y13_N21        ; 52      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x2_x4_real_se[12]~0                                                                                                                                        ; LABCELL_X36_Y13_N0         ; 52      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_1_real_held[0]~0                                                                                                                                                ; LABCELL_X46_Y13_N39        ; 96      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|so_count[5]~0                                                                                                                                                              ; MLABCELL_X52_Y7_N36        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k[7]~0                                                                                                                                                                        ; MLABCELL_X47_Y8_N18        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|np~0                                                                                                                                                                          ; MLABCELL_X52_Y7_N45        ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[0]~1                                                                                                                                                                        ; LABCELL_X53_Y11_N21        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[3]~5                                                                                                                                                                        ; MLABCELL_X47_Y8_N27        ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[15]~0                                                                                                                                                      ; LABCELL_X53_Y12_N6         ; 48      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|LessThan0~2                                                                                                                                    ; MLABCELL_X47_Y7_N48        ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                    ; LABCELL_X48_Y6_N15         ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[9]~0                                                                                                                                     ; LABCELL_X31_Y6_N39         ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[9]~1                                                                                                                                     ; LABCELL_X30_Y6_N30         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|data_take                                                                                                                                      ; LABCELL_X30_Y6_N48         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                   ; LABCELL_X30_Y6_N51         ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|_~0                                                    ; MLABCELL_X47_Y6_N51        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|_~3                                                    ; LABCELL_X48_Y9_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                                               ; MLABCELL_X47_Y7_N39        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                     ; LABCELL_X46_Y7_N15         ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux2~2                                                                                                                                     ; LABCELL_X46_Y7_N24         ; 43      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux3~0                                                                                                                                     ; LABCELL_X46_Y7_N33         ; 42      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_valid_s                                                                                                                          ; FF_X40_Y7_N56              ; 33      ; Clock enable, Sync. clear, Write enable             ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|data_select~0                                                                                                                              ; LABCELL_X46_Y7_N12         ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[2]~1                                                                                                                                                                                            ; LABCELL_X53_Y13_N27        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[9]~0                                                                                                                                                                                            ; LABCELL_X50_Y13_N48        ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[21]                                                                                                                                                                                               ; FF_X53_Y9_N53              ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_real_out[9]~0                                                                                                                                                                                              ; LABCELL_X56_Y11_N3         ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|global_clock_enable~0                                                                                                                                                                                          ; LABCELL_X45_Y7_N45         ; 1672    ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|lpp_ram_data_out[13]~1                                                                                                                                                                                         ; MLABCELL_X52_Y10_N57       ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|output_sample_counter~0                                                                                                                                                                                        ; MLABCELL_X52_Y10_N0        ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sel_lpp_i                                                                                                                                                                                                      ; FF_X46_Y10_N32             ; 117     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sel_ram_in                                                                                                                                                                                                     ; FF_X48_Y8_N44              ; 48      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_imag_y[5]~0                                                                                                                                                                                       ; LABCELL_X57_Y7_N57         ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|val_out~0                                                                                                                                                                                                      ; MLABCELL_X52_Y10_N33       ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|wren_ad[0]                                                                                                                                                                                                     ; FF_X48_Y8_N46              ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|wren_ad[1]                                                                                                                                                                                                     ; FF_X48_Y8_N34              ; 5       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                 ; LABCELL_X31_Y7_N9          ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                 ; LABCELL_X31_Y7_N21         ; 20      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y73_N1 ; 22      ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                      ; PIN_AA14                   ; 508     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                      ; PIN_AA14                   ; 814     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; FF_X16_Y8_N56              ; 27      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; LABCELL_X17_Y7_N21         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                              ; LABCELL_X17_Y8_N48         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; LABCELL_X17_Y8_N15         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                              ; LABCELL_X18_Y8_N18         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                ; FF_X19_Y8_N26              ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                ; FF_X19_Y8_N56              ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                ; LABCELL_X18_Y8_N6          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                ; LABCELL_X18_Y8_N42         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                          ; LABCELL_X17_Y7_N15         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]~2                                                                                                                                                                                         ; LABCELL_X17_Y8_N0          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                    ; LABCELL_X16_Y8_N57         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; FF_X15_Y8_N35              ; 16      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; FF_X15_Y8_N47              ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; FF_X16_Y8_N41              ; 53      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; FF_X18_Y8_N23              ; 19      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; MLABCELL_X15_Y8_N42        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; FF_X15_Y8_N14              ; 60      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; LABCELL_X23_Y9_N33         ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; LABCELL_X23_Y9_N12         ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X24_Y8_N56              ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X23_Y8_N55              ; 14      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; LABCELL_X18_Y9_N33         ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X22_Y10_N48        ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; MLABCELL_X21_Y9_N9         ; 33      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; MLABCELL_X21_Y9_N6         ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X24_Y8_N25              ; 329     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                            ; MLABCELL_X21_Y9_N12        ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                             ; LABCELL_X17_Y9_N12         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                       ; LABCELL_X22_Y10_N18        ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LABCELL_X22_Y10_N21        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LABCELL_X22_Y10_N3         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; LABCELL_X22_Y10_N36        ; 36      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                      ; LABCELL_X24_Y10_N48        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X24_Y8_N15         ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_79i:auto_generated|cout_actual ; LABCELL_X24_Y8_N3          ; 7       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                ; LABCELL_X24_Y10_N36        ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                   ; LABCELL_X23_Y8_N39         ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; MLABCELL_X21_Y9_N51        ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; MLABCELL_X21_Y9_N48        ; 46      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X24_Y8_N12         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X24_Y8_N0          ; 2       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; MLABCELL_X21_Y9_N18        ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; MLABCELL_X21_Y9_N21        ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~3                                                                                                                                             ; LABCELL_X19_Y9_N48         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                        ; LABCELL_X19_Y9_N39         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LABCELL_X16_Y9_N36         ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; LABCELL_X18_Y9_N6          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]~0                                                                                                                                                          ; LABCELL_X18_Y9_N42         ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; LABCELL_X17_Y9_N6          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; MLABCELL_X21_Y9_N3         ; 168     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_control:inst11|b[7]~12                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y31_N6         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_control:inst11|g[7]~12                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y31_N57        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_control:inst11|r[4]~6                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y31_N0         ; 3       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; vga_control:inst11|r[4]~9                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y31_N3         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; vga_control:inst11|vgalive                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y29_N18        ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; vgadrive:inst12|Equal0~0                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y29_N42        ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; vgadrive:inst12|Equal1~1                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y32_N12       ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; vgadrive:inst12|vscount[9]~0                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y32_N21       ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y2_N3              ; 505     ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                                                                   ; PIN_K14                    ; 3130    ; Global Clock         ; GCLK13           ; --                        ;
; pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                    ; PLLOUTPUTCOUNTER_X0_Y73_N1 ; 22      ; Global Clock         ; GCLK15           ; --                        ;
; rst_n                                                                                                                 ; PIN_AA14                   ; 814     ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X24_Y8_N25              ; 329     ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|global_clock_enable~0                                                                                                                                                                                          ; 1672    ;
; rst_n~input                                                                                                                                                                                                                                                                                ; 507     ;
; vgadrive:inst12|isok                                                                                                                                                                                                                                                                       ; 371     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; 168     ;
; ~GND                                                                                                                                                                                                                                                                                       ; 148     ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sel_lpp_i                                                                                                                                                                                                      ; 117     ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|Equal0~0                                                                                                                                                          ; 114     ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|si[1]                                                                                                                                                             ; 112     ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|x_1_real_held[0]~0                                                                                                                                                ; 96      ;
; vgadrive:inst12|hx[5]~5                                                                                                                                                                                                                                                                    ; 81      ;
; vgadrive:inst12|hx[0]~3                                                                                                                                                                                                                                                                    ; 73      ;
; vgadrive:inst12|hx[3]~0                                                                                                                                                                                                                                                                    ; 71      ;
; vgadrive:inst12|hx[4]~4                                                                                                                                                                                                                                                                    ; 70      ;
; vgadrive:inst12|hx[1]~2                                                                                                                                                                                                                                                                    ; 69      ;
; vgadrive:inst12|hx[2]~1                                                                                                                                                                                                                                                                    ; 69      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; 60      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; 53      ;
; vga_control:inst11|comb~2                                                                                                                                                                                                                                                                  ; 53      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x1_x3_real_se[9]~0                                                                                                                                         ; 52      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|result_x2_x4_real_se[12]~0                                                                                                                                        ; 52      ;
; FIFO_clk:inst8|wr_clk                                                                                                                                                                                                                                                                      ; 52      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[0]                                                                                                                                                              ; 50      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[15]~0                                                                                                                                                      ; 48      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[2][0][0]~0                                                                                                                                          ; 48      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[0][0][0]~0                                                                                                                                          ; 48      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[3][0][0]~0                                                                                                                                          ; 48      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|butterfly_st1[1][0][0]~0                                                                                                                                          ; 48      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|sel_ram_in                                                                                                                                                                                                     ; 48      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; 46      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|data_select~0                                                                                                                              ; 46      ;
; vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_4~1                                                                                                                                                                  ; 44      ;
; vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_4~1                                                                                                                                                                  ; 44      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux2~2                                                                                                                                     ; 43      ;
; vga_control:inst11|comb~5                                                                                                                                                                                                                                                                  ; 43      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[0]                                                                                                                          ; 43      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux3~0                                                                                                                                     ; 42      ;
; vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[17]~1                                                                                                                                             ; 42      ;
; vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|add_sub_16_result_int[17]~1                                                                                                                                             ; 42      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_de:del_twid_sel|tdl_arr[13][0]                                                                                                                                                        ; 41      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_de:del_twid_sel|tdl_arr[13][1]                                                                                                                                                        ; 41      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[1]                                                                                                                                                              ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                             ; 38      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                           ; 38      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_djc:add_sub_13|result_int[14]~1                                                                                                                                 ; 37      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_djc:add_sub_13|result_int[14]~1                                                                                                                                 ; 37      ;
; vgadrive:inst12|Add5~1                                                                                                                                                                                                                                                                     ; 37      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; 36      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_14|op_1~1                                                                                                                                           ; 36      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_14|op_1~1                                                                                                                                           ; 36      ;
; vgadrive:inst12|Add5~21                                                                                                                                                                                                                                                                    ; 36      ;
; vgadrive:inst12|Add5~13                                                                                                                                                                                                                                                                    ; 36      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|slb_last[2]                                                                                                                                                              ; 35      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_valid_s                                                                                                                          ; 35      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_15|op_1~1                                                                                                                                           ; 35      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_15|op_1~1                                                                                                                                           ; 35      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_16|op_1~1                                                                                                                                           ; 35      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_16|op_1~1                                                                                                                                           ; 35      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_17|op_1~1                                                                                                                                           ; 35      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_17|op_1~1                                                                                                                                           ; 35      ;
; vgadrive:inst12|Add5~5                                                                                                                                                                                                                                                                     ; 35      ;
; cepin:inst15|temp2[2]~0                                                                                                                                                                                                                                                                    ; 34      ;
; vgadrive:inst12|Add5~17                                                                                                                                                                                                                                                                    ; 34      ;
; vgadrive:inst12|Add5~9                                                                                                                                                                                                                                                                     ; 34      ;
; vgadrive:inst12|vscount[2]~DUPLICATE                                                                                                                                                                                                                                                       ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]~0                                                                                                                                                          ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; 33      ;
; vgadrive:inst12|Add5~25                                                                                                                                                                                                                                                                    ; 33      ;
; cepin:inst15|rf1[16]~0                                                                                                                                                                                                                                                                     ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                ; 31      ;
; cepin:inst15|temp2[2]~2                                                                                                                                                                                                                                                                    ; 31      ;
; cepin:inst15|temp2[2]~1                                                                                                                                                                                                                                                                    ; 31      ;
; cepin:inst15|rf2[6]~2                                                                                                                                                                                                                                                                      ; 31      ;
; cepin:inst15|rf2[6]~0                                                                                                                                                                                                                                                                      ; 31      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_real_out[9]~0                                                                                                                                                                                              ; 31      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                     ; 31      ;
; rom_control:inst2|d[24]                                                                                                                                                                                                                                                                    ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; 30      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|si[0]                                                                                                                                                             ; 30      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sr[0]                                                                                                                                                             ; 30      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_9jc:add_sub_9|result_int[10]~1                                                                                                                                  ; 30      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_cjc:auto_generated|op_1~1                                                                                                                                                                          ; 30      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_bjc:auto_generated|op_1~1                                                                                                                                                                           ; 30      ;
; vgadrive:inst12|hx[7]~8                                                                                                                                                                                                                                                                    ; 29      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_ajc:auto_generated|op_1~1                                                                                                                                                                           ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; 27      ;
; vgadrive:inst12|hx[9]~7                                                                                                                                                                                                                                                                    ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_9jc:add_sub_9|result_int[10]~1                                                                                                                                  ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_10|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_14|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_15|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_10|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_14|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_13|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_15|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_16|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_16|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_17|op_1~1                                                                                                                                           ; 27      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_17|op_1~1                                                                                                                                           ; 27      ;
; vgadrive:inst12|vscount[0]                                                                                                                                                                                                                                                                 ; 27      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_9jc:auto_generated|op_1~1                                                                                                                                                                           ; 27      ;
; vgadrive:inst12|vscount[1]~DUPLICATE                                                                                                                                                                                                                                                       ; 26      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[2]                                                                                                                                                                          ; 26      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                 ; 26      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_12|op_1~1                                                                                                                                           ; 26      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_11|op_1~1                                                                                                                                           ; 26      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_13|op_1~1                                                                                                                                           ; 26      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_12|op_1~1                                                                                                                                           ; 26      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_11|op_1~1                                                                                                                                           ; 26      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_1ic:auto_generated|op_1~1                                                                                                                                                                           ; 26      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[1]                                                                                                                                                                          ; 25      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|val_out~0                                                                                                                                                                                                      ; 25      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_0ic:auto_generated|op_1~1                                                                                                                                                                           ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; 24      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|lpp_ram_data_out[13]~1                                                                                                                                                                                         ; 24      ;
; ad_ctrl:inst1|read_en                                                                                                                                                                                                                                                                      ; 24      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_vhc:auto_generated|op_1~1                                                                                                                                                                           ; 24      ;
; vgadrive:inst12|hscount[5]                                                                                                                                                                                                                                                                 ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                            ; 23      ;
; rom_control:inst2|LessThan1~2                                                                                                                                                                                                                                                              ; 23      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                 ; 23      ;
; vgadrive:inst12|hx[6]~6                                                                                                                                                                                                                                                                    ; 23      ;
; vgadrive:inst12|Add2~5                                                                                                                                                                                                                                                                     ; 23      ;
; rom_control:inst2|ramwadd[11]~DUPLICATE                                                                                                                                                                                                                                                    ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                ; 22      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_imag_y[5]~0                                                                                                                                                                                       ; 22      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                    ; 22      ;
; vgadrive:inst12|Add2~3                                                                                                                                                                                                                                                                     ; 22      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_7|op_1~1                                                                                                                                            ; 22      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_7|op_1~1                                                                                                                                           ; 22      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[0]                                                                                                                                                                          ; 22      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_uhc:auto_generated|op_1~1                                                                                                                                                                           ; 22      ;
; vgadrive:inst12|hscount[4]~DUPLICATE                                                                                                                                                                                                                                                       ; 21      ;
; cepin:inst15|flag.01                                                                                                                                                                                                                                                                       ; 21      ;
; cepin:inst15|flag.10                                                                                                                                                                                                                                                                       ; 21      ;
; vgadrive:inst12|hx[8]~9                                                                                                                                                                                                                                                                    ; 21      ;
; rom_control:inst2|pexp[1]~0                                                                                                                                                                                                                                                                ; 21      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_djc:auto_generated|op_1~1                                                                                                                                                                          ; 21      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_vhc:add_sub_6|result_int[7]~1                                                                                                                                   ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_8|op_1~1                                                                                                                                            ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_vhc:add_sub_6|result_int[7]~1                                                                                                                                  ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_8|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_9|op_1~1                                                                                                                                            ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_9|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_10|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_10|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_11|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_11|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_13|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_12|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_15|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_14|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_13|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_12|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_15|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_14|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_16|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_16|op_1~1                                                                                                                                          ; 20      ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_17|op_1~1                                                                                                                                           ; 20      ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_17|op_1~1                                                                                                                                          ; 20      ;
; vgadrive:inst12|hscount[6]                                                                                                                                                                                                                                                                 ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                   ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                      ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                   ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; 19      ;
; cepin:inst15|f2[13]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f1[12]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f1[16]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f1[9]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[6]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[16]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[12]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[9]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[6]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[8]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[5]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[15]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[11]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[8]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[5]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[10]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f1[14]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f1[7]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[14]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[10]                                                                                                                                                                                                                                                                        ; 19      ;
; cepin:inst15|f2[7]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[3]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[3]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f1[2]                                                                                                                                                                                                                                                                         ; 19      ;
; cepin:inst15|f2[2]                                                                                                                                                                                                                                                                         ; 19      ;
; vgadrive:inst12|Add2~2                                                                                                                                                                                                                                                                     ; 19      ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_thc:auto_generated|op_1~0                                                                                                                                                                           ; 19      ;
; vga_control:inst11|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_5~1                                                                                                                                                                  ; 19      ;
; vga_control:inst11|lpm_divide:Div7|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider|op_5~1                                                                                                                                                                  ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                ; 18      ;
; cepin:inst15|f1[13]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f1[18]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f1[11]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f1[15]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f2[18]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f1[17]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f1[4]                                                                                                                                                                                                                                                                         ; 18      ;
; cepin:inst15|f2[17]                                                                                                                                                                                                                                                                        ; 18      ;
; cepin:inst15|f2[4]                                                                                                                                                                                                                                                                         ; 18      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_imag_y[9]                                                                                                                                                                                         ; 18      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_y[9]                                                                                                                                                                                         ; 18      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_imag_x[9]                                                                                                                                                                                         ; 18      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|twiddle_data_real_x[9]                                                                                                                                                                                         ; 18      ;
; cepin:inst15|Add1~45                                                                                                                                                                                                                                                                       ; 18      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[5]                                                                                                                          ; 18      ;
; vgadrive:inst12|Equal0~0                                                                                                                                                                                                                                                                   ; 17      ;
; rom_control:inst2|d[22]                                                                                                                                                                                                                                                                    ; 17      ;
; vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_vhc:add_sub_6|op_1~1                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_i_fft_131:bfp_scale|i_array_out[0][1]~0                                                                                                               ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[13]                              ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[13]                              ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[13]                              ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_6gj:auto_generated|pipeline_dffe[13]                              ; 16      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.BLOCK_READY                                                                                                                 ; 16      ;
; vga_control:inst11|a1_2_2                                                                                                                                                                                                                                                                  ; 16      ;
; FIFO_clk:inst8|Equal0~4                                                                                                                                                                                                                                                                    ; 16      ;
; rom_control:inst2|d[23]                                                                                                                                                                                                                                                                    ; 16      ;
; vga_control:inst11|LessThan80~0                                                                                                                                                                                                                                                            ; 16      ;
; vga_control:inst11|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_18|op_1~1                                                                                                                                           ; 16      ;
; vga_control:inst11|lpm_divide:Div8|lpm_divide_0dm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_i2f:divider|add_sub_ejc:add_sub_18|op_1~1                                                                                                                                           ; 16      ;
; vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_0ic:add_sub_7|op_1~1                                                                                                                                            ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                             ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; 15      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|send_sop_s                                                                                                                                     ; 15      ;
; vga_control:inst11|comb~35                                                                                                                                                                                                                                                                 ; 15      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|at_sink_ready_s                                                                                                                                ; 15      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|rdy_for_next_block                                                                                                                                                         ; 15      ;
; vga_control:inst11|Add34~25                                                                                                                                                                                                                                                                ; 15      ;
; vga_control:inst11|Add34~21                                                                                                                                                                                                                                                                ; 15      ;
; vga_control:inst11|Add34~17                                                                                                                                                                                                                                                                ; 15      ;
; vga_control:inst11|Add34~13                                                                                                                                                                                                                                                                ; 15      ;
; vga_control:inst11|Add34~9                                                                                                                                                                                                                                                                 ; 15      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[1]                                                                                                                          ; 15      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                        ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                               ; 14      ;
; cepin:inst15|f1[19]                                                                                                                                                                                                                                                                        ; 14      ;
; cepin:inst15|f2[19]                                                                                                                                                                                                                                                                        ; 14      ;
; cepin:inst15|f1[1]                                                                                                                                                                                                                                                                         ; 14      ;
; cepin:inst15|f2[1]                                                                                                                                                                                                                                                                         ; 14      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[1]                                                                                                                                                                    ; 14      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[2]~1                                                                                                                                                                                            ; 14      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[9]~0                                                                                                                                                                                            ; 14      ;
; vga_control:inst11|vgalive                                                                                                                                                                                                                                                                 ; 14      ;
; vga_control:inst11|comb~31                                                                                                                                                                                                                                                                 ; 14      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3|result_int[4]~5                                                                                                                                   ; 14      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3|result_int[4]~5                                                                                                                                  ; 14      ;
; rom_control:inst2|ramwadd[10]                                                                                                                                                                                                                                                              ; 14      ;
; vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_uhc:add_sub_5|op_1~1                                                                                                                                            ; 14      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[2]                                                                                                                          ; 14      ;
; vgadrive:inst12|hscount[7]~DUPLICATE                                                                                                                                                                                                                                                       ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                         ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; 13      ;
; rom_control:inst2|datai[1]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[1]                                                                                                                                                                                                                                                                 ; 13      ;
; cepin:inst15|ra1[1]                                                                                                                                                                                                                                                                        ; 13      ;
; cepin:inst15|ra2[1]                                                                                                                                                                                                                                                                        ; 13      ;
; rom_control:inst2|datai[2]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[2]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datai[3]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[3]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datai[4]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[4]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datai[5]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[5]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datai[6]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[6]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datai[7]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[7]                                                                                                                                                                                                                                                                 ; 13      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|output_sample_counter~0                                                                                                                                                                                        ; 13      ;
; rom_control:inst2|datai[8]                                                                                                                                                                                                                                                                 ; 13      ;
; rom_control:inst2|datar[8]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[5]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[4]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[3]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[2]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[1]                                                                                                                                                                                                                                                                 ; 13      ;
; vga_control:inst11|tadd[0]                                                                                                                                                                                                                                                                 ; 13      ;
; vgadrive:inst12|Equal1~1                                                                                                                                                                                                                                                                   ; 13      ;
; rom_control:inst2|data[7]~38                                                                                                                                                                                                                                                               ; 13      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][0]                                                                                                                                                                                                   ; 13      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                            ; 13      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                           ; 13      ;
; vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_7|op_1~1                                                                                                                                            ; 13      ;
; vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_6|op_1~1                                                                                                                                            ; 13      ;
; vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_uhc:add_sub_5|op_1~1                                                                                                                                            ; 13      ;
; vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_7|op_1~1                                                                                                                                            ; 13      ;
; vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_6|op_1~1                                                                                                                                            ; 13      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[3]                                                                                                                          ; 13      ;
; vgadrive:inst12|hscount[3]                                                                                                                                                                                                                                                                 ; 13      ;
; vgadrive:inst12|hscount[0]                                                                                                                                                                                                                                                                 ; 13      ;
; vgadrive:inst12|hscount[1]~DUPLICATE                                                                                                                                                                                                                                                       ; 12      ;
; source_ready~input                                                                                                                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                               ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                       ; 12      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|data_take                                                                                                                                      ; 12      ;
; rom_control:inst2|datai[0]                                                                                                                                                                                                                                                                 ; 12      ;
; rom_control:inst2|datar[0]                                                                                                                                                                                                                                                                 ; 12      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|LessThan0~2                                                                                                                                    ; 12      ;
; rom_control:inst2|datar[9]                                                                                                                                                                                                                                                                 ; 12      ;
; rom_control:inst2|datai[10]                                                                                                                                                                                                                                                                ; 12      ;
; rom_control:inst2|datar[10]                                                                                                                                                                                                                                                                ; 12      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                   ; 12      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a3                                                                                                                                                                                        ; 12      ;
; vga_control:inst11|LessThan81~1                                                                                                                                                                                                                                                            ; 12      ;
; vgadrive:inst12|vscount[9]~0                                                                                                                                                                                                                                                               ; 12      ;
; rom_control:inst2|Add3~0                                                                                                                                                                                                                                                                   ; 12      ;
; ad_ctrl:inst1|valid                                                                                                                                                                                                                                                                        ; 12      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][1]                                                                                                                                                                                                   ; 12      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|p_tdl[10][2]                                                                                                                                                                                                   ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                            ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                            ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                            ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                            ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                            ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 12      ;
; vga_control:inst11|lpm_divide:Div3|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_18|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|lpm_divide:Div9|lpm_divide_scm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_a2f:divider|add_sub_ajc:add_sub_18|op_1~1                                                                                                                                           ; 12      ;
; vga_control:inst11|Add7~13                                                                                                                                                                                                                                                                 ; 12      ;
; vgadrive:inst12|hscount[4]                                                                                                                                                                                                                                                                 ; 12      ;
; rom_control:inst2|datai[9]~DUPLICATE                                                                                                                                                                                                                                                       ; 11      ;
; rom_control:inst2|ramwadd[10]~DUPLICATE                                                                                                                                                                                                                                                    ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                            ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                            ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[10]                  ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[9]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[8]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[7]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[6]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[5]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[4]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[3]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[2]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[1]                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[0]                   ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|do_count[3]~0                                                                                                                                                               ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.IDLE                                                                                                                        ; 11      ;
; cepin:inst15|always2~3                                                                                                                                                                                                                                                                     ; 11      ;
; cepin:inst15|always3~3                                                                                                                                                                                                                                                                     ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|so_count[5]~0                                                                                                                                                              ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|np~0                                                                                                                                                                          ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[9]~1                                                                                                                                     ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[9]~0                                                                                                                                     ; 11      ;
; rom_control:inst2|datai[11]                                                                                                                                                                                                                                                                ; 11      ;
; rom_control:inst2|datar[11]                                                                                                                                                                                                                                                                ; 11      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a7                                                                                                                                                                                        ; 11      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a4                                                                                                                                                                                        ; 11      ;
; rom_control:inst2|pexp[2]~1                                                                                                                                                                                                                                                                ; 11      ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3|result_int[4]~5                                                                                                                                  ; 11      ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_shc:add_sub_3|result_int[4]~5                                                                                                                                  ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[21]                                                                                                                                                                                               ; 11      ;
; vga_control:inst11|Add7~17                                                                                                                                                                                                                                                                 ; 11      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_data[4]                                                                                                                          ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                  ; 10      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k[7]~0                                                                                                                                                                        ; 10      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[3]~5                                                                                                                                                                        ; 10      ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|valid_ctrl_int                                                                                                                             ; 10      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a1                                                                                                                                                                                        ; 10      ;
; vga_control:inst11|x1~1                                                                                                                                                                                                                                                                    ; 10      ;
; vga_control:inst11|comb~30                                                                                                                                                                                                                                                                 ; 10      ;
; vga_control:inst11|comb~28                                                                                                                                                                                                                                                                 ; 10      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                    ; 10      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                    ; 10      ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                            ; 10      ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                           ; 10      ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                           ; 10      ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                           ; 10      ;
; cepin:inst15|Add7~45                                                                                                                                                                                                                                                                       ; 10      ;
; cepin:inst15|Add9~5                                                                                                                                                                                                                                                                        ; 10      ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a2~DUPLICATE                                                                                                                                                                              ; 9       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a2~DUPLICATE                                                                                                                                                                              ; 9       ;
; vgadrive:inst12|hscount[2]~DUPLICATE                                                                                                                                                                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                  ; 9       ;
; cepin:inst15|f1[0]                                                                                                                                                                                                                                                                         ; 9       ;
; cepin:inst15|f2[0]                                                                                                                                                                                                                                                                         ; 9       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[0]                                                                                                                                                                    ; 9       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|slb_i[3]~1                                                                                                                       ; 9       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|asj_fft_bfp_o_fft_131:bfp_detect|slb_i[0]~0                                                                                                                       ; 9       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_state.HOLD                                                                                                                                                                  ; 9       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~22                                                                                                                                                                                                                                                 ; 9       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~25                                                                                                                                                                                                                                                ; 9       ;
; vga_control:inst11|add[1]~52                                                                                                                                                                                                                                                               ; 9       ;
; vga_control:inst11|add[1]~51                                                                                                                                                                                                                                                               ; 9       ;
; vga_control:inst11|add[1]~49                                                                                                                                                                                                                                                               ; 9       ;
; vga_control:inst11|add[1]~48                                                                                                                                                                                                                                                               ; 9       ;
; vga_control:inst11|add[1]~27                                                                                                                                                                                                                                                               ; 9       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|valid_ctrl_int1                                                                                                                            ; 9       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a0                                                                                                                                                                                        ; 9       ;
; vga_control:inst11|comb~18                                                                                                                                                                                                                                                                 ; 9       ;
; vga_control:inst11|LessThan39~0                                                                                                                                                                                                                                                            ; 9       ;
; vga_control:inst11|LessThan81~0                                                                                                                                                                                                                                                            ; 9       ;
; rom_control:inst2|data[5]~24                                                                                                                                                                                                                                                               ; 9       ;
; rom_control:inst2|data[4]~21                                                                                                                                                                                                                                                               ; 9       ;
; rom_control:inst2|data[2]~14                                                                                                                                                                                                                                                               ; 9       ;
; rom_control:inst2|d[20]                                                                                                                                                                                                                                                                    ; 9       ;
; ad_ctrl:inst1|write_en                                                                                                                                                                                                                                                                     ; 9       ;
; vga_control:inst11|g[4]                                                                                                                                                                                                                                                                    ; 9       ;
; vga_control:inst11|r1[7]                                                                                                                                                                                                                                                                   ; 9       ;
; rom_control:inst2|data[0]~54                                                                                                                                                                                                                                                               ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_4|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_5|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_6|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_8|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                            ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_9|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 9       ;
; cepin:inst15|Add7~21                                                                                                                                                                                                                                                                       ; 9       ;
; cepin:inst15|Add7~17                                                                                                                                                                                                                                                                       ; 9       ;
; cepin:inst15|Add7~13                                                                                                                                                                                                                                                                       ; 9       ;
; cepin:inst15|Add9~33                                                                                                                                                                                                                                                                       ; 9       ;
; cepin:inst15|Add9~29                                                                                                                                                                                                                                                                       ; 9       ;
; cepin:inst15|Add9~25                                                                                                                                                                                                                                                                       ; 9       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|lpm_divide:Div4|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_18|op_1~1                                                                                                                                           ; 9       ;
; vga_control:inst11|lpm_divide:Div10|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_0ic:add_sub_18|op_1~1                                                                                                                                          ; 9       ;
; vga_control:inst11|Add45~37                                                                                                                                                                                                                                                                ; 9       ;
; vga_control:inst11|Add45~33                                                                                                                                                                                                                                                                ; 9       ;
; vga_control:inst11|Add45~29                                                                                                                                                                                                                                                                ; 9       ;
; vga_control:inst11|Add7~21                                                                                                                                                                                                                                                                 ; 9       ;
; vga_control:inst11|Add45~25                                                                                                                                                                                                                                                                ; 9       ;
; vga_control:inst11|Add45~21                                                                                                                                                                                                                                                                ; 9       ;
; rom_control:inst2|qurt:U3|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_ejc:auto_generated|op_1~1                                                                                                                                                                          ; 9       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a3~DUPLICATE                                                                                                                                                                              ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a8~DUPLICATE                                                                                                                                                                              ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a5~DUPLICATE                                                                                                                                                                              ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                          ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                ; 8       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_i_fft_131:bfp_scale|r_array_out[0][11]~0                                                                                                              ; 8       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|en_gain_lut_8_pts                                                                                                                ; 8       ;
; cepin:inst15|ra1[0]                                                                                                                                                                                                                                                                        ; 8       ;
; cepin:inst15|ra2[0]                                                                                                                                                                                                                                                                        ; 8       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass_2|tdl_arr[0]                                                                                              ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan4~0                                                                                                                                                                                                                                             ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~26                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~25                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~24                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~23                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan4~0                                                                                                                                                                                                                                            ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~29                                                                                                                                                                                                                                                ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~28                                                                                                                                                                                                                                                ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~27                                                                                                                                                                                                                                                ; 8       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~26                                                                                                                                                                                                                                                ; 8       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s2_cur.START_LPP                                                                                                                                                                                           ; 8       ;
; vga_control:inst11|add[1]~15                                                                                                                                                                                                                                                               ; 8       ;
; vga_control:inst11|a1_1_0                                                                                                                                                                                                                                                                  ; 8       ;
; vga_control:inst11|Add98~1                                                                                                                                                                                                                                                                 ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a7                                                                                                                                                                                        ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a0                                                                                                                                                                                        ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a4                                                                                                                                                                                        ; 8       ;
; vga_control:inst11|b[7]~12                                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|comb~34                                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|LessThan19~0                                                                                                                                                                                                                                                            ; 8       ;
; vga_control:inst11|f1_2_3~1                                                                                                                                                                                                                                                                ; 8       ;
; vga_control:inst11|comb~32                                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|comb~16                                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|comb~15                                                                                                                                                                                                                                                                 ; 8       ;
; vga_control:inst11|comb~7                                                                                                                                                                                                                                                                  ; 8       ;
; vgadrive:inst12|Add2~1                                                                                                                                                                                                                                                                     ; 8       ;
; vga_control:inst11|Mux37~6                                                                                                                                                                                                                                                                 ; 8       ;
; rom_control:inst2|data[8]~41                                                                                                                                                                                                                                                               ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|int_wrfull                                                                                                                                                                                                                    ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|int_rdempty                                                                                                                                                                                                                   ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                                                                                                                         ; 8       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                                                                                                                         ; 8       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                            ; 8       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_7|op_1~5                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_10|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_11|op_1~5                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_12|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_13|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_14|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_15|op_1~5                                                                                                                                          ; 8       ;
; cepin:inst15|Add7~41                                                                                                                                                                                                                                                                       ; 8       ;
; cepin:inst15|Add7~37                                                                                                                                                                                                                                                                       ; 8       ;
; cepin:inst15|Add9~45                                                                                                                                                                                                                                                                       ; 8       ;
; cepin:inst15|Add9~9                                                                                                                                                                                                                                                                        ; 8       ;
; vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_16|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                           ; 8       ;
; vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_17|op_1~1                                                                                                                                          ; 8       ;
; vga_control:inst11|lpm_divide:Mod0|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_0ic:add_sub_8|op_1~1                                                                                                                                            ; 8       ;
; vgadrive:inst12|hscount[9]                                                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                            ; 7       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a6~DUPLICATE                                                                                                                                                                              ; 7       ;
; sw[0]~input                                                                                                                                                                                                                                                                                ; 7       ;
; sw[1]~input                                                                                                                                                                                                                                                                                ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_79i:auto_generated|cout_actual ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                            ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_wraddr_de:ram_cxb_wr|tdl_arr[9][1]                                                                                                                                                    ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[7]                                                                                                                                                                    ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|sdet.DISABLE                                                                                                                     ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|rdaddress_a_bus[8]                                                                                                                                                      ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|rdaddress_a_bus[6]                                                                                                                                                      ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|rdaddress_a_bus[4]                                                                                                                                                      ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|rdaddress_a_bus[2]                                                                                                                                                      ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|rdaddress_a_bus[0]                                                                                                                                                      ; 7       ;
; cepin:inst15|ra1[2]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra1[3]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[2]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[4]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra1[6]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra1[7]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra1[8]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra1[5]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[7]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[8]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[6]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|ra2[5]                                                                                                                                                                                                                                                                        ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan12~0                                                                                                                                                                                                                                            ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~19                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan7~0                                                                                                                                                                                                                                             ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~12                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~11                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan3~0                                                                                                                                                                                                                                             ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~6                                                                                                                                                                                                                                                  ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~5                                                                                                                                                                                                                                                  ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan1~0                                                                                                                                                                                                                                             ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~19                                                                                                                                                                                                                                                ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan12~0                                                                                                                                                                                                                                           ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan7~0                                                                                                                                                                                                                                            ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~12                                                                                                                                                                                                                                                ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~11                                                                                                                                                                                                                                                ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan3~0                                                                                                                                                                                                                                            ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~6                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~5                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan1~0                                                                                                                                                                                                                                            ; 7       ;
; vga_control:inst11|add[5]~199                                                                                                                                                                                                                                                              ; 7       ;
; vga_control:inst11|a1_2_1                                                                                                                                                                                                                                                                  ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Selector3~0                                                                                                                                ; 7       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a8                                                                                                                                                                                        ; 7       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a1                                                                                                                                                                                        ; 7       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a5                                                                                                                                                                                        ; 7       ;
; vga_control:inst11|LessThan18~0                                                                                                                                                                                                                                                            ; 7       ;
; vga_control:inst11|add[5]~6                                                                                                                                                                                                                                                                ; 7       ;
; vga_control:inst11|add[5]~5                                                                                                                                                                                                                                                                ; 7       ;
; vgadrive:inst12|Add2~7                                                                                                                                                                                                                                                                     ; 7       ;
; rom_control:inst2|data[6]~34                                                                                                                                                                                                                                                               ; 7       ;
; rom_control:inst2|data[3]~16                                                                                                                                                                                                                                                               ; 7       ;
; rom_control:inst2|data[1]~9                                                                                                                                                                                                                                                                ; 7       ;
; rom_control:inst2|data[0]~1                                                                                                                                                                                                                                                                ; 7       ;
; ad_ctrl:inst1|Equal1~2                                                                                                                                                                                                                                                                     ; 7       ;
; vga_control:inst11|g[7]                                                                                                                                                                                                                                                                    ; 7       ;
; cepin:inst15|an1[4]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|an1[7]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|an2[7]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|an2[5]                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|temp2[0]                                                                                                                                                                                                                                                                      ; 7       ;
; cepin:inst15|temp2[5]                                                                                                                                                                                                                                                                      ; 7       ;
; cepin:inst15|temp2[8]                                                                                                                                                                                                                                                                      ; 7       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_so_crtl:gen_de_so:delay_next_pass|tdl_arr[13]                                                                                           ; 7       ;
; cepin:inst15|Add7~1                                                                                                                                                                                                                                                                        ; 7       ;
; cepin:inst15|Add9~1                                                                                                                                                                                                                                                                        ; 7       ;
; vga_control:inst11|Add7~25                                                                                                                                                                                                                                                                 ; 7       ;
; vga_control:inst11|lpm_divide:Mod1|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_8|op_1~1                                                                                                                                            ; 7       ;
; vga_control:inst11|lpm_divide:Mod3|lpm_divide_j3m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|add_sub_vhc:add_sub_8|op_1~1                                                                                                                                            ; 7       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a9~DUPLICATE                                                                                                                                                                              ; 6       ;
; vgadrive:inst12|hscount[8]~DUPLICATE                                                                                                                                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_twadsogen_fft_131:\gen_de:twid_factors|tw_addr[7]                                                                                                                                                      ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_twadsogen_fft_131:\gen_de:twid_factors|tw_addr[5]                                                                                                                                                      ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_twadsogen_fft_131:\gen_de:twid_factors|tw_addr[3]                                                                                                                                                      ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_twadsogen_fft_131:\gen_de:twid_factors|tw_addr[1]                                                                                                                                                      ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|del_np_cnt[0]                                                                                                                    ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|asj_fft_bfp_o_fft_131:bfp_detect|del_np_cnt[1]                                                                                                                    ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|del_npi_cnt[0]                                                                                                                                                                ; 6       ;
; cepin:inst15|fp[7]                                                                                                                                                                                                                                                                         ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|p[3]                                                                                                                                                                          ; 6       ;
; cepin:inst15|ra1[9]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|status.001                                                                                                                                                                                                                                                                    ; 6       ;
; cepin:inst15|always1~1                                                                                                                                                                                                                                                                     ; 6       ;
; cepin:inst15|ra2[9]                                                                                                                                                                                                                                                                        ; 6       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~21                                                                                                                                                                                                                                                 ; 6       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~0                                                                                                                                                                                                                                                  ; 6       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~24                                                                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|bin_to_bcd_1:U10|temp~0                                                                                                                                                                                                                                                 ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp[2]~1                                                                                                                                                             ; 6       ;
; vga_control:inst11|tadd~0                                                                                                                                                                                                                                                                  ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|max_reached                                                                                                                                    ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.WAIT_FOR_INPUT                                                                                                                                                                                      ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|fft_s1_cur.IDLE                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|add[5]~160                                                                                                                                                                                                                                                              ; 6       ;
; vga_control:inst11|add[4]~89                                                                                                                                                                                                                                                               ; 6       ;
; vga_control:inst11|add[5]~24                                                                                                                                                                                                                                                               ; 6       ;
; vga_control:inst11|add[1]~18                                                                                                                                                                                                                                                               ; 6       ;
; vga_control:inst11|a2_1_6~0                                                                                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|add[1]~8                                                                                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|a1_2_3                                                                                                                                                                                                                                                                  ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_state.run1                                                                                                                                ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_stall                                                                                                                                     ; 6       ;
; cepin:inst15|Selector0~0                                                                                                                                                                                                                                                                   ; 6       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a6                                                                                                                                                                                        ; 6       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|counter4a9                                                                                                                                                                                        ; 6       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                    ; 6       ;
; vga_control:inst11|b~13                                                                                                                                                                                                                                                                    ; 6       ;
; vga_control:inst11|j_10_area~0                                                                                                                                                                                                                                                             ; 6       ;
; vga_control:inst11|add[5]~2                                                                                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|comb~24                                                                                                                                                                                                                                                                 ; 6       ;
; vga_control:inst11|x2~0                                                                                                                                                                                                                                                                    ; 6       ;
; vga_control:inst11|f1_2_4~1                                                                                                                                                                                                                                                                ; 6       ;
; vga_control:inst11|comb~19                                                                                                                                                                                                                                                                 ; 6       ;
; vga_control:inst11|LessThan41~0                                                                                                                                                                                                                                                            ; 6       ;
; vga_control:inst11|comb~17                                                                                                                                                                                                                                                                 ; 6       ;
; vga_control:inst11|b~1                                                                                                                                                                                                                                                                     ; 6       ;
; vga_control:inst11|comb~14                                                                                                                                                                                                                                                                 ; 6       ;
; vgadrive:inst12|Add2~6                                                                                                                                                                                                                                                                     ; 6       ;
; vgadrive:inst12|Add2~0                                                                                                                                                                                                                                                                     ; 6       ;
; vgadrive:inst12|vy[6]~0                                                                                                                                                                                                                                                                    ; 6       ;
; rom_control:inst2|Add2~0                                                                                                                                                                                                                                                                   ; 6       ;
; rom_control:inst2|data[6]~17                                                                                                                                                                                                                                                               ; 6       ;
; rom_control:inst2|ShiftLeft0~1                                                                                                                                                                                                                                                             ; 6       ;
; rom_control:inst2|data[2]~11                                                                                                                                                                                                                                                               ; 6       ;
; rom_control:inst2|data[2]~10                                                                                                                                                                                                                                                               ; 6       ;
; rom_control:inst2|data[3]~7                                                                                                                                                                                                                                                                ; 6       ;
; rom_control:inst2|Add1~0                                                                                                                                                                                                                                                                   ; 6       ;
; rom_control:inst2|d[21]                                                                                                                                                                                                                                                                    ; 6       ;
; ad_ctrl:inst1|data_out[9]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[8]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[7]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[6]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[5]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[4]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[3]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[2]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[1]                                                                                                                                                                                                                                                                  ; 6       ;
; ad_ctrl:inst1|data_out[10]                                                                                                                                                                                                                                                                 ; 6       ;
; ad_ctrl:inst1|Equal0~2                                                                                                                                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[19]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[18]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[17]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[16]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[15]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[14]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[13]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[12]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[11]                                                                                                                                                     ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|wraddress_a_bus[0]                                                                                                                                                      ; 6       ;
; cepin:inst15|Add7~57                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|Add9~57                                                                                                                                                                                                                                                                       ; 6       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_rdy_vec[4]                                                                                                                                                                                                ; 6       ;
; cepin:inst15|Add7~53                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|an1[6]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|Add9~53                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|an2[4]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|an2[3]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|an2[6]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|an2[8]                                                                                                                                                                                                                                                                        ; 6       ;
; cepin:inst15|Add7~49                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|temp2[2]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[1]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[4]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[3]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[6]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[7]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|temp2[9]                                                                                                                                                                                                                                                                      ; 6       ;
; cepin:inst15|Add9~49                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|Add7~33                                                                                                                                                                                                                                                                       ; 6       ;
; cepin:inst15|Add9~13                                                                                                                                                                                                                                                                       ; 6       ;
; vga_control:inst11|lpm_divide:Div5|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 6       ;
; vga_control:inst11|lpm_divide:Div11|lpm_divide_fbm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 6       ;
; vgadrive:inst12|vscount[4]                                                                                                                                                                                                                                                                 ; 6       ;
; cepin:inst15|an1[5]~DUPLICATE                                                                                                                                                                                                                                                              ; 5       ;
; cepin:inst15|an1[8]~DUPLICATE                                                                                                                                                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                           ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_wraddr_de:ram_cxb_wr|tdl_arr[9][3]                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_fft_131:\gen_wraddr_de:ram_cxb_wr|tdl_arr[9][0]                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[5]                                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[3]                                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[4]                                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|k_count[2]                                                                                                                                                                    ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:real_delay|tdl_arr[1][11]                                                                             ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_y|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:imag_delay|tdl_arr[1][11]                                                                             ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:real_delay|tdl_arr[1][11]                                                                             ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|apn_fft_cmult_cpx2_fft_131:\gen_da2:cm1|asj_fft_tdl_fft_131:imag_delay|tdl_arr[1][11]                                                                             ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|wren_ad[1]                                                                                                                                                                                                     ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_m_k_counter_fft_131:ctrl|del_npi_cnt[1]                                                                                                                                                                ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|del_sop_cnt[0]                                                                                                                                                                                                 ; 5       ;
; cepin:inst15|LessThan4~6                                                                                                                                                                                                                                                                   ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_tdl_bit_fft_131:\del_input_blk_indicator:delay_next_block|tdl_arr[0]                                                                                                                                   ; 5       ;
; cepin:inst15|status.010                                                                                                                                                                                                                                                                    ; 5       ;
; cepin:inst15|Selector4~0                                                                                                                                                                                                                                                                   ; 5       ;
; cepin:inst15|rf2[6]~1                                                                                                                                                                                                                                                                      ; 5       ;
; cepin:inst15|status.011                                                                                                                                                                                                                                                                    ; 5       ;
; cepin:inst15|LessThan3~3                                                                                                                                                                                                                                                                   ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_de:bfpc|blk_exp_acc[2]~1                                                                                                                                                         ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U9|temp~18                                                                                                                                                                                                                                                 ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan5~1                                                                                                                                                                                                                                             ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U9|LessThan2~1                                                                                                                                                                                                                                             ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan9~1                                                                                                                                                                                                                                            ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan5~1                                                                                                                                                                                                                                            ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U10|LessThan2~1                                                                                                                                                                                                                                            ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[0]                                                                                                                                                                                              ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_state.stall                                                                                                                               ; 5       ;
; vga_control:inst11|add[5]~219                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~218                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~210                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~208                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~207                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~205                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~204                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~198                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~194                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~193                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~188                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~187                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~185                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~183                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~182                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~180                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~178                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~176                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~175                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~171                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~170                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U11|bai_r[0]                                                                                                                                                                                                                                               ; 5       ;
; vga_control:inst11|bin_to_bcd_1:U11|qian_r[0]                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~168                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~167                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~165                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~159                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|add[5]~147                                                                                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|f1_1_0                                                                                                                                                                                                                                                                  ; 5       ;
; vga_control:inst11|add[4]~39                                                                                                                                                                                                                                                               ; 5       ;
; vga_control:inst11|add[1]~31                                                                                                                                                                                                                                                               ; 5       ;
; vga_control:inst11|add[5]~29                                                                                                                                                                                                                                                               ; 5       ;
; vga_control:inst11|f2_2_1                                                                                                                                                                                                                                                                  ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|_~0                                                                                                                                                                                               ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_jvb:wrptr_g1p|parity5                                                                                                                                                                                           ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1|sink_ready_ctrl~0                                                                                                                 ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|_~1                                                                                                                                                                                               ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|first_data                                                                                                                                 ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                    ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a11                                                                                                                                                                                       ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a10                                                                                                                                                                                       ; 5       ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|a_graycounter_nh6:rdptr_g1p|counter1a2                                                                                                                                                                                        ; 5       ;
; ad_ctrl:inst1|next_state.01                                                                                                                                                                                                                                                                ; 5       ;
; ad_ctrl:inst1|next_state.00                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|j_7_area                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|j_9_area                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|LessThan19~1                                                                                                                                                                                                                                                            ; 5       ;
; vga_control:inst11|LessThan21~1                                                                                                                                                                                                                                                            ; 5       ;
; vga_control:inst11|Mux8~0                                                                                                                                                                                                                                                                  ; 5       ;
; vgadrive:inst12|vy[4]~4                                                                                                                                                                                                                                                                    ; 5       ;
; vgadrive:inst12|vy[5]~3                                                                                                                                                                                                                                                                    ; 5       ;
; vga_control:inst11|a1_2_4                                                                                                                                                                                                                                                                  ; 5       ;
; vga_control:inst11|add[5]~4                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|comb~26                                                                                                                                                                                                                                                                 ; 5       ;
; vga_control:inst11|comb~25                                                                                                                                                                                                                                                                 ; 5       ;
; vga_control:inst11|comb~21                                                                                                                                                                                                                                                                 ; 5       ;
; vga_control:inst11|add[1]~1                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|comb~20                                                                                                                                                                                                                                                                 ; 5       ;
; vga_control:inst11|add[5]~0                                                                                                                                                                                                                                                                ; 5       ;
; vga_control:inst11|comb~9                                                                                                                                                                                                                                                                  ; 5       ;
; vgadrive:inst12|Add2~4                                                                                                                                                                                                                                                                     ; 5       ;
; rom_control:inst2|data[3]~15                                                                                                                                                                                                                                                               ; 5       ;
; rom_control:inst2|data[1]~8                                                                                                                                                                                                                                                                ; 5       ;
; rom_control:inst2|data[1]~6                                                                                                                                                                                                                                                                ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[5]                                                                                                                                                         ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[17]                                                                                                                                                        ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[29]                                                                                                                                                        ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_unbburst_sose_ctrl_fft_131:ccc|ram_data_out[41]                                                                                                                                                        ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[5][0]                                                                                                                                                     ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_dft_bfp_sgl_fft_131:\gen_de:bfpdft_x|sel_arr[5][1]                                                                                                                                                     ; 5       ;
; cepin:inst15|an1[2]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an1[1]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an1[0]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an1[3]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an1[9]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an2[2]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an2[1]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|an2[9]                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|Add7~5                                                                                                                                                                                                                                                                        ; 5       ;
; cepin:inst15|Add9~17                                                                                                                                                                                                                                                                       ; 5       ;
; vga_control:inst11|lpm_divide:Mod5|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 5       ;
; vga_control:inst11|lpm_divide:Mod7|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 5       ;
; vga_control:inst11|lpm_divide:Mod6|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 5       ;
; vga_control:inst11|lpm_divide:Mod8|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 5       ;
; vga_control:inst11|lpm_divide:Mod9|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                           ; 5       ;
; vga_control:inst11|lpm_divide:Mod10|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod12|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod11|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod13|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod14|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod16|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; vga_control:inst11|lpm_divide:Mod15|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider|add_sub_thc:add_sub_18|op_1~1                                                                                                                                          ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[5]                                                                                                                                                                                              ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[4]                                                                                                                                                                                              ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[2]                                                                                                                                                                                              ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[9]                                                                                                                                                                                              ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[10]                                                                                                                                                                                             ; 5       ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|data_count_sig[8]                                                                                                                                                                                              ; 5       ;
; vga_control:inst11|Add7~29                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[7]                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[8]                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[6]                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[5]                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[9]                                                                                                                                                                                                                                                                 ; 5       ;
; vgadrive:inst12|vscount[3]                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~DUPLICATE                                                                                                                                                                                                        ; 4       ;
; cepin:inst15|ra1[4]~DUPLICATE                                                                                                                                                                                                                                                              ; 4       ;
; cepin:inst15|ra2[3]~DUPLICATE                                                                                                                                                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][46]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][45]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][44]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][43]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][42]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][41]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][39]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][38]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][37]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][36]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][34]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                     ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                                                                                                                                                                   ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                  ; Location                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_x|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_o354:auto_generated|ALTSYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 24           ; 1024         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 24576 ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3           ; 0          ; None                 ; M10K_X49_Y8_N0, M10K_X49_Y13_N0, M10K_X49_Y10_N0                                                                                                                                                                            ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_1dp_ram_fft_131:\gen_2_ram:gen_M4K:dat_A_y|asj_fft_data_ram_fft_131:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_o354:auto_generated|ALTSYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 24           ; 1024         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 24576 ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3           ; 0          ; None                 ; M10K_X49_Y9_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0                                                                                                                                                                            ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_1n2048cos.hex ; M10K_X58_Y8_N0, M10K_X58_Y9_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_2n2048cos.hex ; M10K_X58_Y8_N0, M10K_X58_Y9_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_3n2048cos.hex ; M10K_X58_Y8_N0, M10K_X58_Y9_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_1n2048sin.hex ; M10K_X58_Y9_N0, M10K_X58_Y7_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_2n2048sin.hex ; M10K_X58_Y9_N0, M10K_X58_Y7_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ALTSYNCRAM                             ; AUTO       ; True Dual Port   ; Single Clock ; 512          ; 10           ; 512          ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 5120  ; 512                         ; 10                          ; 512                         ; 10                          ; 5120                ; 2           ; 0          ; fft_ip_3n2048sin.hex ; M10K_X58_Y9_N0, M10K_X58_Y7_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Unsupported Mode ;
; fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_fkn1:auto_generated|a_dpfifo_8ve1:dpfifo|altsyncram_e3m1:FIFOram|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; yes                    ; yes                     ; 208   ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1           ; 0          ; None                 ; M10K_X49_Y7_N0                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Yes                   ;
; fifo:inst|dcfifo:dcfifo_component|dcfifo_ffq1:auto_generated|altsyncram_9691:fifo_ram|ALTSYNCRAM                                                                                                                                                                       ; M10K block ; Simple Dual Port ; Dual Clocks  ; 2048         ; 12           ; 2048         ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 24576 ; 2048                        ; 12                          ; 2048                        ; 12                          ; 24576               ; 3           ; 0          ; None                 ; M10K_X41_Y7_N0, M10K_X38_Y7_N0, M10K_X38_Y6_N0                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Yes                   ;
; ram:inst10|altsyncram:altsyncram_component|altsyncram_mut1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 20480 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 2           ; 0          ; None                 ; M10K_X49_Y24_N0, M10K_X49_Y25_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ALTSYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 2048         ; 47           ; 2048         ; 47           ; yes                    ; no                      ; yes                    ; no                      ; 96256 ; 2048                        ; 47                          ; 2048                        ; 47                          ; 96256               ; 10          ; 0          ; None                 ; M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X41_Y10_N0, M10K_X26_Y8_N0, M10K_X41_Y9_N0, M10K_X38_Y8_N0, M10K_X38_Y9_N0, M10K_X38_Y11_N0, M10K_X26_Y11_N0, M10K_X26_Y9_N0                                                         ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; vga_control:inst11|display_rom:U5|altsyncram:altsyncram_component|altsyncram_mhf1:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO       ; ROM              ; Single Clock ; 576          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 9216  ; 576                         ; 16                          ; --                          ; --                          ; 9216                ; 2           ; 0          ; number.mif           ; M10K_X49_Y31_N0, M10K_X58_Y31_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; vga_control:inst11|rom_title:U6|altsyncram:altsyncram_component|altsyncram_tcf1:auto_generated|ALTSYNCRAM                                                                                                                                                              ; AUTO       ; ROM              ; Single Clock ; 64           ; 512          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 64                          ; 512                         ; --                          ; --                          ; 32768               ; 13          ; 0          ; title.mif            ; M10K_X41_Y33_N0, M10K_X38_Y33_N0, M10K_X26_Y28_N0, M10K_X38_Y30_N0, M10K_X41_Y29_N0, M10K_X41_Y28_N0, M10K_X38_Y27_N0, M10K_X26_Y27_N0, M10K_X26_Y32_N0, M10K_X38_Y28_N0, M10K_X38_Y31_N0, M10K_X41_Y31_N0, M10K_X41_Y30_N0 ; Don't care           ; New data        ; New data        ; Yes                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Sum of two 18x18    ; 4           ; 1.00                ; 87                ;
; Independent 27x27   ; 2           ; 1.00                ; 87                ;
; DSP Block           ; 6           ; --                  ; 87                ;
; DSP 18-bit Element  ; 8           ; 2.00                ; 174               ;
; DSP 27-bit Element  ; 2           ; 1.00                ; 87                ;
; Signed Multiplier   ; 8           ; --                  ; --                ;
; Unsigned Multiplier ; 2           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,611 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 73 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 2,681 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,492 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,468 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,662 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 203 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 243 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 4,420 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 6,029 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 18 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 44           ; 0            ; 44           ; 0            ; 0            ; 49        ; 44           ; 0            ; 49        ; 49        ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 49           ; 5            ; 49           ; 49           ; 0         ; 5            ; 49           ; 0         ; 0         ; 49           ; 19           ; 49           ; 49           ; 49           ; 49           ; 19           ; 49           ; 49           ; 49           ; 49           ; 19           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; clock               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source_ready        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 209.0             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 145.6             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 6.267             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 6.267             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 6.267             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                            ; 5.986             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                            ; 5.986             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                            ; 5.986             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 4.904             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 4.904             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 4.904             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 4.904             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 4.833             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                            ; 4.807             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                            ; 4.807             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                            ; 4.781             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                               ; 4.720             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                               ; 4.720             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 0.732             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                             ; 0.538             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                             ; 0.537             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                       ; 0.535             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                           ; 0.533             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                       ; 0.532             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                           ; 0.532             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                ; 0.531             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.526             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                            ; 0.516             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.511             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.504             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                            ; 0.501             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                       ; 0.484             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.480             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                           ; 0.472             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                            ; 0.472             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                          ; 0.470             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                           ; 0.470             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                               ; 0.464             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                            ; 0.463             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                          ; 0.463             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                       ; 0.461             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                           ; 0.461             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.459             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                   ; 0.454             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                            ; 0.451             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                            ; 0.451             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                             ; 0.450             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                          ; 0.449             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                          ; 0.449             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                           ; 0.447             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                       ; 0.447             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                       ; 0.446             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                            ; 0.446             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.442             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.442             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                            ; 0.435             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                            ; 0.435             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                ; 0.434             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                            ; 0.432             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                       ; 0.431             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                            ; 0.431             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                ; 0.427             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                            ; 0.425             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                            ; 0.425             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                ; 0.424             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                            ; 0.416             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                            ; 0.412             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                ; 0.412             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 0.406             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 0.391             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                               ; 0.378             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                               ; 0.360             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                   ; 0.359             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                   ; 0.359             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[7]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ram_block1a19~portb_address_reg0 ; 0.356             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[10]          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ram_block1a19~portb_address_reg0 ; 0.350             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[3]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ram_block1a19~portb_address_reg0 ; 0.345             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                            ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                     ; 0.337             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                     ; 0.337             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                     ; 0.337             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                     ; 0.337             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_22j:auto_generated|counter_reg_bit[9]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s784:auto_generated|ram_block1a19~portb_address_reg0 ; 0.336             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                            ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                           ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                           ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                           ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                            ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                            ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                            ; 0.336             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "vga_fft"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_utd2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_0ud2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_vtd2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_3ud2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_5ud2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "fft_ip:inst3|asj_fft_si_sose_so_b_fft_131:asj_fft_si_sose_so_b_fft_131_inst|asj_fft_3tdp_rom_fft_131:\gen_de:twrom|asj_fft_twid_rom_tdp_fft_131:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_4ud2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 45 total pins
    Info (169086): Pin clk not assigned to an exact location on the device
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (11162): pll:inst9|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 22 fanout uses global clock CLKCTRL_G15
    Info (11162): clk~inputCLKENA0 with 3960 fanout uses global clock CLKCTRL_G13
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 531 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): rst_n~inputCLKENA0 with 956 fanout uses global clock CLKCTRL_G6
        Warning (179010): Source I/O is not placed onto a dedicated REFCLK input pin
            Info (179012): Refclk input I/O pad rst_n is placed onto PIN_AA14
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0 with 326 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (12618): 1 input pin(s) will use non-dedicated clock routing -- review the clock promotion messages above for details
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_fft.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cepin:inst15|flag.01 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FIFO_clk:inst8|wr_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cepin:inst15|flag.10 was determined to be a clock but was found without an associated clock assignment.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst9|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 264 registers into blocks of type DSP block
    Extra Info (176220): Created 88 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X45_Y23 to location X55_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.54 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:38
Info (144001): Generated suppressed messages file E:/DE1-SOC/class17-VGA_FFT/Pro/output_files/vga_fft.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 1971 megabytes
    Info: Processing ended: Tue Jul 25 16:47:14 2017
    Info: Elapsed time: 00:02:19
    Info: Total CPU time (on all processors): 00:03:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/DE1-SOC/class17-VGA_FFT/Pro/output_files/vga_fft.fit.smsg.


