TimeQuest Timing Analyzer report for ALU_MD
Sat May 25 11:00:45 2019
Quartus Prime Version 17.1.1 Internal Build 593 12/11/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'LDDR1'
 13. Slow 1200mV 85C Model Setup: 'IR[0]'
 14. Slow 1200mV 85C Model Setup: 'LDDR2'
 15. Slow 1200mV 85C Model Hold: 'IR[0]'
 16. Slow 1200mV 85C Model Hold: 'LDDR2'
 17. Slow 1200mV 85C Model Hold: 'LDDR1'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'LDDR1'
 26. Slow 1200mV 0C Model Setup: 'LDDR2'
 27. Slow 1200mV 0C Model Setup: 'IR[0]'
 28. Slow 1200mV 0C Model Hold: 'IR[0]'
 29. Slow 1200mV 0C Model Hold: 'LDDR2'
 30. Slow 1200mV 0C Model Hold: 'LDDR1'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'IR[0]'
 38. Fast 1200mV 0C Model Setup: 'LDDR1'
 39. Fast 1200mV 0C Model Setup: 'LDDR2'
 40. Fast 1200mV 0C Model Hold: 'IR[0]'
 41. Fast 1200mV 0C Model Hold: 'LDDR2'
 42. Fast 1200mV 0C Model Hold: 'LDDR1'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+-----------------------+--------------------------------------------------------------+
; Quartus Prime Version ; Version 17.1.1 Internal Build 593 12/11/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                                    ;
; Revision Name         ; ALU_MD                                                       ;
; Device Family         ; Cyclone IV E                                                 ;
; Device Name           ; EP4CE30F29C8                                                 ;
; Timing Models         ; Final                                                        ;
; Delay Model           ; Combined                                                     ;
; Rise/Fall Delays      ; Enabled                                                      ;
+-----------------------+--------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.3%      ;
;     Processor 3            ;   1.5%      ;
;     Processor 4            ;   1.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; IR[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[0] } ;
; LDDR1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LDDR1 } ;
; LDDR2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LDDR2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 80.66 MHz ; 80.66 MHz       ; IR[0]      ;      ;
; 82.47 MHz ; 82.47 MHz       ; LDDR1      ;      ;
; 84.88 MHz ; 84.88 MHz       ; LDDR2      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; LDDR1 ; -11.125 ; -79.756           ;
; IR[0] ; -11.093 ; -225.772          ;
; LDDR2 ; -11.075 ; -79.071           ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; IR[0] ; 1.533 ; 0.000              ;
; LDDR2 ; 2.514 ; 0.000              ;
; LDDR1 ; 2.565 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; IR[0] ; -3.000 ; -3.000                           ;
; LDDR1 ; -3.000 ; -3.000                           ;
; LDDR2 ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LDDR1'                                                                                                                ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -11.125 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.231     ; 11.024     ;
; -11.088 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.204     ; 10.994     ;
; -10.895 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.387     ; 10.618     ;
; -10.806 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.183     ; 10.390     ;
; -10.677 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 10.751     ;
; -10.612 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; 0.000      ; 10.379     ;
; -10.501 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.027     ; 10.261     ;
; -10.246 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.148      ; 10.181     ;
; -10.031 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.064     ; 9.754      ;
; -10.020 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.190     ; 9.597      ;
; -9.884  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.398     ; 9.392      ;
; -9.822  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.404     ; 9.502      ;
; -9.734  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.203     ; 9.437      ;
; -9.720  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.388     ; 9.283      ;
; -9.667  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.279     ; 9.314      ;
; -9.623  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.403     ; 9.126      ;
; -9.600  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.306     ; 9.398      ;
; -9.580  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.268     ; 9.261      ;
; -9.569  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.394     ; 9.104      ;
; -9.568  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.411     ; 9.241      ;
; -9.567  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.037     ; 9.631      ;
; -9.567  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.204     ; 9.292      ;
; -9.515  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.392     ; 9.052      ;
; -9.498  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.276     ; 9.148      ;
; -9.498  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.067     ; 9.357      ;
; -9.483  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.394     ; 8.995      ;
; -9.463  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.221     ; 9.326      ;
; -9.456  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.064     ; 9.513      ;
; -9.455  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.405     ; 8.956      ;
; -9.449  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.392     ; 9.008      ;
; -9.427  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.383     ; 8.973      ;
; -9.405  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.242     ; 9.089      ;
; -9.393  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.067     ; 9.252      ;
; -9.381  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.221     ; 9.066      ;
; -9.374  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.231     ; 9.092      ;
; -9.347  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.269     ; 9.182      ;
; -9.334  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.094     ; 9.344      ;
; -9.328  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.387     ; 8.870      ;
; -9.316  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.197     ; 9.070      ;
; -9.284  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.070     ; 9.140      ;
; -9.283  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.192     ; 9.020      ;
; -9.269  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.399     ; 8.821      ;
; -9.259  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.062     ; 9.123      ;
; -9.252  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.187     ; 8.821      ;
; -9.247  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.059     ; 9.137      ;
; -9.218  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.397     ; 8.772      ;
; -9.207  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.265     ; 8.891      ;
; -9.180  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.215     ; 8.871      ;
; -9.172  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.183     ; 8.745      ;
; -9.127  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 9.020      ;
; -9.106  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.400     ; 8.790      ;
; -9.025  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.061     ; 8.935      ;
; -9.020  ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.213     ; 8.713      ;
; -8.994  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.064     ; 8.901      ;
; -8.973  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.141      ; 8.890      ;
; -8.940  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.061     ; 8.850      ;
; -8.929  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.273     ; 8.627      ;
; -8.900  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 8.793      ;
; -8.893  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.270     ; 8.594      ;
; -8.891  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.236     ; 8.626      ;
; -8.885  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.209     ; 8.627      ;
; -8.812  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.076     ; 8.840      ;
; -8.766  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.068     ; 8.474      ;
; -8.762  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.194     ; 8.324      ;
; -8.734  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.144      ; 8.654      ;
; -8.598  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.215     ; 8.334      ;
; -8.590  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.192     ; 8.154      ;
; -8.589  ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 8.459      ;
; -8.476  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 8.391      ;
; -8.467  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.004     ; 8.219      ;
; -8.375  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.065     ; 8.086      ;
; -8.318  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.031     ; 8.063      ;
; -6.390  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -1.663     ; 3.994      ;
; -6.261  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -1.722     ; 4.140      ;
; -6.193  ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -1.934     ; 4.165      ;
; -6.161  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -1.672     ; 4.099      ;
; -5.955  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -1.648     ; 3.891      ;
; -5.868  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -1.491     ; 4.144      ;
; -5.860  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; -1.709     ; 4.080      ;
; -5.796  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -1.665     ; 3.732      ;
; -5.756  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -1.924     ; 3.942      ;
; -5.728  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -1.541     ; 4.288      ;
; -5.662  ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -1.699     ; 3.914      ;
; -5.474  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -1.831     ; 3.072      ;
; -5.464  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -1.634     ; 3.440      ;
; -5.459  ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -1.480     ; 3.735      ;
; -5.450  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -1.646     ; 3.255      ;
; -5.387  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -1.889     ; 2.927      ;
; -5.350  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -1.683     ; 3.073      ;
; -5.346  ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -1.437     ; 3.165      ;
; -5.338  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -1.673     ; 3.249      ;
; -5.337  ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 1.000        ; -1.905     ; 3.516      ;
; -5.301  ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -1.647     ; 2.910      ;
; -5.234  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -1.439     ; 3.062      ;
; -5.194  ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -1.872     ; 2.773      ;
; -5.149  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -1.831     ; 2.724      ;
; -4.670  ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 4.456      ; 8.710      ;
; -4.653  ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 4.473      ; 8.555      ;
; -4.573  ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 4.677      ; 8.517      ;
; -4.555  ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 4.462      ; 8.423      ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IR[0]'                                                                                                                 ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.093 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.109      ; 11.668     ;
; -10.932 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.071      ; 11.667     ;
; -10.928 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.244      ; 11.638     ;
; -10.767 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.206      ; 11.637     ;
; -10.735 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.061      ; 11.262     ;
; -10.645 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.284      ; 11.395     ;
; -10.574 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.023      ; 11.261     ;
; -10.484 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.246      ; 11.394     ;
; -10.459 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.032      ; 10.955     ;
; -10.282 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.080      ; 10.826     ;
; -10.265 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.215      ; 10.944     ;
; -10.211 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR1        ; IR[0]       ; 1.000        ; 1.351      ; 11.723     ;
; -10.173 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.248      ; 11.083     ;
; -10.046 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR2        ; IR[0]       ; 1.000        ; 1.486      ; 11.693     ;
; -10.027 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.255      ; 10.746     ;
; -9.996  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.296      ; 10.954     ;
; -9.979  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.431      ; 11.072     ;
; -9.853  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR2        ; IR[0]       ; 1.000        ; 1.303      ; 11.317     ;
; -9.812  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.043      ; 10.319     ;
; -9.763  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR1        ; IR[0]       ; 1.000        ; 1.526      ; 11.450     ;
; -9.755  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 1.083      ; 10.991     ;
; -9.741  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.471      ; 10.874     ;
; -9.701  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.020      ; 10.164     ;
; -9.673  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.025      ; 10.162     ;
; -9.643  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.046      ; 10.167     ;
; -9.586  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.031      ; 10.060     ;
; -9.578  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 1.131      ; 10.862     ;
; -9.561  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 1.266      ; 10.980     ;
; -9.528  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.057      ; 10.063     ;
; -9.526  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.259      ; 10.447     ;
; -9.447  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.013      ; 9.903      ;
; -9.410  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.061      ; 9.937      ;
; -9.389  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.039      ; 9.906      ;
; -9.387  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.241      ; 10.290     ;
; -9.345  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 1.262      ; 9.937      ;
; -9.342  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.203      ; 9.988      ;
; -9.333  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.068      ; 9.844      ;
; -9.328  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 1.397      ; 10.055     ;
; -9.323  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 1.306      ; 10.782     ;
; -9.321  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.072      ; 9.859      ;
; -9.320  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.243      ; 10.006     ;
; -9.318  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.034      ; 9.795      ;
; -9.309  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 1.317      ; 9.937      ;
; -9.292  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 1.452      ; 10.055     ;
; -9.284  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.229      ; 9.991      ;
; -9.275  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.094      ; 9.847      ;
; -9.262  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.269      ; 10.009     ;
; -9.260  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.256      ; 9.982      ;
; -9.218  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.223      ; 9.760      ;
; -9.161  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.280      ; 9.763      ;
; -9.152  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.075      ; 9.693      ;
; -9.152  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.284      ; 9.902      ;
; -9.149  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.056      ; 9.671      ;
; -9.122  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.202      ; 9.971      ;
; -9.108  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 1.094      ; 10.355     ;
; -9.079  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.205      ; 9.603      ;
; -9.077  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.395      ; 9.791      ;
; -9.059  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.109      ; 9.634      ;
; -9.047  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.030      ; 9.520      ;
; -9.047  ; lpm_latch:inst|latches[5]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.284      ; 9.797      ;
; -9.033  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.213      ; 9.893      ;
; -9.025  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.207      ; 9.551      ;
; -9.022  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.262      ; 9.606      ;
; -9.020  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.452      ; 9.794      ;
; -9.012  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.260      ; 9.591      ;
; -9.009  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.065      ; 9.540      ;
; -9.001  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 1.000        ; 1.107      ; 9.771      ;
; -8.985  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.024      ; 9.452      ;
; -8.981  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.054      ; 9.501      ;
; -8.972  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.397      ; 10.016     ;
; -8.969  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 1.076      ; 10.198     ;
; -8.968  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.264      ; 9.554      ;
; -8.955  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.317      ; 9.594      ;
; -8.937  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.216      ; 9.472      ;
; -8.927  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.050      ; 9.455      ;
; -8.917  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.302      ; 9.685      ;
; -8.914  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.225      ; 9.582      ;
; -8.913  ; lpm_latch:inst|latches[6]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.289      ; 9.668      ;
; -8.907  ; lpm_latch:inst1|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.238      ; 9.611      ;
; -8.906  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.252      ; 9.820      ;
; -8.890  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; LDDR1        ; IR[0]       ; 1.000        ; 1.144      ; 9.992      ;
; -8.887  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR2        ; IR[0]       ; 1.000        ; 1.087      ; 9.940      ;
; -8.880  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.273      ; 9.475      ;
; -8.873  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; LDDR2        ; IR[0]       ; 1.000        ; 1.279      ; 10.110     ;
; -8.867  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.023      ; 9.333      ;
; -8.864  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.453      ; 9.636      ;
; -8.864  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.216      ; 9.727      ;
; -8.864  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.425      ; 9.936      ;
; -8.862  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 1.089      ; 9.614      ;
; -8.861  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.197      ; 9.705      ;
; -8.860  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 1.279      ; 9.802      ;
; -8.845  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.226      ; 9.390      ;
; -8.838  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.212      ; 9.369      ;
; -8.816  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.025      ; 9.284      ;
; -8.808  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 1.091      ; 9.562      ;
; -8.807  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.510      ; 9.639      ;
; -8.798  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.261      ; 9.502      ;
; -8.795  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 1.000        ; 1.144      ; 9.602      ;
; -8.793  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.407      ; 9.519      ;
; -8.788  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.283      ; 9.393      ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LDDR2'                                                                                                                 ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -11.075 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.124     ; 11.072     ;
; -10.781 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; 0.120      ; 11.042     ;
; -10.661 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.057     ; 10.389     ;
; -10.627 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; 0.051      ; 10.799     ;
; -10.613 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.118     ; 10.260     ;
; -10.588 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.063     ; 10.666     ;
; -10.467 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.126      ; 10.378     ;
; -10.358 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.057      ; 10.180     ;
; -10.143 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.155     ; 9.753      ;
; -9.875  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.064     ; 9.596      ;
; -9.761  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.338     ; 9.314      ;
; -9.721  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.240     ; 9.392      ;
; -9.679  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.300     ; 9.463      ;
; -9.656  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.349     ; 9.182      ;
; -9.654  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.250     ; 9.334      ;
; -9.592  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.066     ; 9.437      ;
; -9.592  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.335     ; 9.148      ;
; -9.592  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.126     ; 9.357      ;
; -9.533  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 9.581      ;
; -9.521  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.088     ; 9.552      ;
; -9.514  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.165     ; 9.448      ;
; -9.499  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.301     ; 9.089      ;
; -9.487  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.126     ; 9.252      ;
; -9.460  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.245     ; 9.126      ;
; -9.450  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.312     ; 9.013      ;
; -9.409  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.279     ; 9.025      ;
; -9.407  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.089     ; 9.213      ;
; -9.362  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.233     ; 9.059      ;
; -9.357  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.108     ; 9.140      ;
; -9.355  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.277     ; 8.973      ;
; -9.353  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.121     ; 9.123      ;
; -9.341  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.257     ; 8.995      ;
; -9.302  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.119     ; 9.058      ;
; -9.292  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.247     ; 8.956      ;
; -9.283  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.346     ; 8.812      ;
; -9.267  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.095     ; 9.291      ;
; -9.261  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.128     ; 9.232      ;
; -9.250  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.059     ; 9.121      ;
; -9.248  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.047      ; 9.394      ;
; -9.246  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.247     ; 8.894      ;
; -9.218  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.063     ; 9.066      ;
; -9.203  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.137     ; 8.941      ;
; -9.195  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.119     ; 8.986      ;
; -9.182  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.240     ; 8.872      ;
; -9.168  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.272     ; 8.791      ;
; -9.162  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.095      ; 9.376      ;
; -9.143  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.101     ; 8.952      ;
; -9.131  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.238     ; 8.823      ;
; -9.110  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.119     ; 8.901      ;
; -9.102  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 8.941      ;
; -9.099  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.331     ; 8.678      ;
; -9.064  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 8.818      ;
; -9.063  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.328     ; 8.645      ;
; -9.061  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.294     ; 8.677      ;
; -9.021  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.074      ; 8.887      ;
; -9.017  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.057     ; 8.871      ;
; -9.005  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.075     ; 8.742      ;
; -8.976  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.137     ; 8.714      ;
; -8.857  ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.055     ; 8.713      ;
; -8.835  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.156     ; 8.471      ;
; -8.803  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.056      ; 8.651      ;
; -8.798  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 8.678      ;
; -8.784  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.063     ; 8.840      ;
; -8.726  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.065      ; 8.890      ;
; -8.683  ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.115     ; 8.459      ;
; -8.646  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.114     ; 8.442      ;
; -8.574  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.065     ; 8.321      ;
; -8.511  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 8.385      ;
; -8.444  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.153     ; 8.083      ;
; -8.402  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.063     ; 8.151      ;
; -8.387  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.119     ; 8.060      ;
; -8.279  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.125      ; 8.216      ;
; -6.374  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -1.646     ; 3.993      ;
; -6.356  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -1.850     ; 4.090      ;
; -6.159  ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -1.885     ; 4.165      ;
; -5.983  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -1.457     ; 4.147      ;
; -5.891  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -1.793     ; 3.682      ;
; -5.852  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -1.474     ; 4.143      ;
; -5.823  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -1.669     ; 4.238      ;
; -5.808  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -1.682     ; 4.001      ;
; -5.762  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -1.420     ; 3.941      ;
; -5.704  ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 1.000        ; -1.649     ; 3.965      ;
; -5.578  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -1.709     ; 3.990      ;
; -5.492  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -1.596     ; 3.306      ;
; -5.422  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -1.804     ; 2.993      ;
; -5.400  ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; -1.460     ; 3.732      ;
; -5.335  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -1.862     ; 2.848      ;
; -5.316  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -1.634     ; 3.073      ;
; -5.287  ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -1.417     ; 3.162      ;
; -5.286  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -1.419     ; 3.488      ;
; -5.242  ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -1.627     ; 2.907      ;
; -5.236  ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -1.822     ; 2.824      ;
; -5.218  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -1.422     ; 3.061      ;
; -5.145  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -1.445     ; 3.299      ;
; -5.144  ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -1.677     ; 3.566      ;
; -5.115  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -1.782     ; 2.724      ;
; -4.601  ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 4.500      ; 8.476      ;
; -4.557  ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 4.694      ; 8.516      ;
; -4.521  ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 4.511      ; 8.423      ;
; -4.477  ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 4.684      ; 8.760      ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IR[0]'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.533 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 6.340      ; 7.873      ;
; 1.554 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 6.396      ; 7.950      ;
; 1.595 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 6.361      ; 7.956      ;
; 1.700 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 6.397      ; 8.097      ;
; 1.735 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 6.293      ; 8.028      ;
; 1.755 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 6.320      ; 8.075      ;
; 1.761 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 6.181      ; 7.942      ;
; 1.775 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 6.362      ; 8.137      ;
; 1.777 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 6.114      ; 7.891      ;
; 1.792 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 6.362      ; 8.154      ;
; 1.796 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 6.167      ; 7.963      ;
; 1.832 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 6.305      ; 8.137      ;
; 1.840 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 6.168      ; 8.008      ;
; 1.847 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 6.304      ; 8.151      ;
; 1.868 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 6.153      ; 8.021      ;
; 1.894 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 6.145      ; 8.039      ;
; 1.895 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 6.340      ; 8.235      ;
; 1.948 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 6.340      ; 7.808      ;
; 1.962 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 6.110      ; 8.072      ;
; 1.980 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 6.182      ; 8.162      ;
; 2.007 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 6.362      ; 7.889      ;
; 2.033 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 6.145      ; 8.178      ;
; 2.061 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 6.116      ; 8.177      ;
; 2.064 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 6.305      ; 7.889      ;
; 2.070 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 6.107      ; 8.177      ;
; 2.085 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 6.293      ; 7.898      ;
; 2.126 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 6.396      ; 8.042      ;
; 2.187 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 6.114      ; 7.821      ;
; 2.189 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 6.320      ; 8.029      ;
; 2.194 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 6.340      ; 8.054      ;
; 2.204 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 6.129      ; 8.333      ;
; 2.221 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 6.362      ; 8.103      ;
; 2.226 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 6.104      ; 8.330      ;
; 2.253 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 6.397      ; 8.170      ;
; 2.276 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 6.304      ; 8.100      ;
; 2.284 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 6.145      ; 7.949      ;
; 2.341 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 6.361      ; 8.222      ;
; 2.360 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 6.116      ; 7.996      ;
; 2.365 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 6.167      ; 8.052      ;
; 2.394 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 6.153      ; 8.067      ;
; 2.396 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 6.110      ; 8.026      ;
; 2.399 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 1.934      ; 4.373      ;
; 2.418 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 6.129      ; 8.067      ;
; 2.424 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 6.145      ; 8.089      ;
; 2.438 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 6.182      ; 8.140      ;
; 2.440 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 6.104      ; 8.064      ;
; 2.461 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 6.107      ; 8.088      ;
; 2.481 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 1.885      ; 4.406      ;
; 2.501 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 6.168      ; 8.189      ;
; 2.526 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 6.181      ; 8.227      ;
; 2.808 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.372      ; 3.180      ;
; 2.827 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.450      ; 3.277      ;
; 2.841 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.434      ; 3.275      ;
; 2.846 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.063      ; 2.909      ;
; 2.852 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.064      ; 2.916      ;
; 2.855 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.448      ; 3.303      ;
; 2.864 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.290      ; 3.154      ;
; 2.875 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.175      ; 3.050      ;
; 2.877 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.083      ; 2.960      ;
; 2.879 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 0.000        ; 1.682      ; 4.601      ;
; 2.923 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.006      ; 2.929      ;
; 2.942 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR1        ; IR[0]       ; 0.000        ; 1.480      ; 4.462      ;
; 2.950 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; -0.500       ; 1.831      ; 4.321      ;
; 2.988 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.065      ; 3.053      ;
; 2.989 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR2        ; IR[0]       ; 0.000        ; 1.649      ; 4.678      ;
; 3.005 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 1.699      ; 4.744      ;
; 3.032 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; -0.500       ; 1.782      ; 4.354      ;
; 3.035 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR2        ; IR[0]       ; 0.000        ; 1.460      ; 4.535      ;
; 3.042 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.063      ; 3.105      ;
; 3.084 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.021      ; 3.105      ;
; 3.087 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.064      ; 3.151      ;
; 3.107 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.334      ; 2.961      ;
; 3.135 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; -0.500       ; 1.862      ; 4.537      ;
; 3.149 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; -0.500       ; 1.683      ; 4.372      ;
; 3.161 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; -0.500       ; 1.822      ; 4.523      ;
; 3.168 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 1.928      ; 5.136      ;
; 3.175 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 3.231      ;
; 3.177 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; -0.500       ; 1.872      ; 4.589      ;
; 3.187 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 3.243      ;
; 3.190 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; -0.500       ; 1.804      ; 4.534      ;
; 3.219 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 3.275      ;
; 3.231 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; -0.500       ; 1.634      ; 4.405      ;
; 3.234 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 3.290      ;
; 3.237 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.475      ; 3.232      ;
; 3.268 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.198      ; 3.466      ;
; 3.274 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; -0.500       ; 1.647      ; 4.461      ;
; 3.329 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.262      ; 3.591      ;
; 3.341 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 1.694      ; 5.075      ;
; 3.365 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.288      ; 3.653      ;
; 3.367 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; -0.500       ; 1.627      ; 4.534      ;
; 3.380 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.455      ; 3.355      ;
; 3.393 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.076      ; 3.469      ;
; 3.400 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; -0.500       ; 1.596      ; 4.536      ;
; 3.416 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; -0.500       ; 1.646      ; 4.602      ;
; 3.476 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.276      ; 3.272      ;
; 3.484 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; LDDR1        ; IR[0]       ; -0.500       ; 1.437      ; 4.461      ;
; 3.489 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 0.000        ; 1.709      ; 5.238      ;
; 3.489 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.267      ; 3.276      ;
; 3.492 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.059      ; 3.071      ;
; 3.502 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.085      ; 3.587      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LDDR2'                                                                                                                ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 2.514 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 4.856      ; 7.410      ;
; 2.547 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 4.867      ; 7.454      ;
; 2.560 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 4.865      ; 7.465      ;
; 2.572 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 4.860      ; 7.472      ;
; 2.695 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 4.677      ; 7.412      ;
; 2.711 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 4.683      ; 7.434      ;
; 2.753 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 4.675      ; 7.468      ;
; 2.913 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 4.665      ; 7.618      ;
; 3.106 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 4.865      ; 7.511      ;
; 3.228 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 4.867      ; 7.635      ;
; 3.237 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 4.860      ; 7.637      ;
; 3.248 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 4.683      ; 7.471      ;
; 3.280 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 4.856      ; 7.676      ;
; 3.323 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 4.675      ; 7.538      ;
; 3.391 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 4.665      ; 7.596      ;
; 3.483 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 4.677      ; 7.700      ;
; 3.638 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.213      ; 3.891      ;
; 3.696 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.192      ; 3.928      ;
; 3.869 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.055      ; 3.924      ;
; 3.938 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.063      ; 4.001      ;
; 3.978 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.215      ; 4.233      ;
; 4.038 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 4.094      ;
; 4.111 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 4.167      ;
; 4.207 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -1.025     ; 2.722      ;
; 4.223 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -1.021     ; 2.742      ;
; 4.256 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -1.224     ; 2.572      ;
; 4.314 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.210      ; 4.564      ;
; 4.326 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -1.387     ; 2.479      ;
; 4.376 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; -1.064     ; 3.352      ;
; 4.404 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; -1.273     ; 3.171      ;
; 4.407 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.207      ; 4.654      ;
; 4.445 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -1.425     ; 2.560      ;
; 4.449 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -1.050     ; 2.939      ;
; 4.456 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -1.246     ; 2.750      ;
; 4.499 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.192      ; 4.731      ;
; 4.533 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -1.023     ; 3.050      ;
; 4.534 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -1.464     ; 2.610      ;
; 4.578 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -1.407     ; 2.711      ;
; 4.588 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -1.207     ; 2.921      ;
; 4.731 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -1.303     ; 3.468      ;
; 4.792 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.400      ; 5.232      ;
; 4.803 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; -1.260     ; 3.583      ;
; 4.811 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.409      ; 5.260      ;
; 4.875 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; -1.291     ; 3.624      ;
; 4.883 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; -1.076     ; 3.847      ;
; 4.989 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -1.024     ; 3.505      ;
; 5.069 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; -1.279     ; 3.830      ;
; 5.118 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -1.397     ; 3.261      ;
; 5.169 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; -1.487     ; 3.722      ;
; 5.170 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -1.061     ; 3.649      ;
; 5.193 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.227      ; 5.460      ;
; 5.280 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.008     ; 5.312      ;
; 5.286 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.063      ; 5.349      ;
; 5.418 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -1.241     ; 3.717      ;
; 5.597 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.048      ; 5.645      ;
; 5.612 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.392      ; 6.044      ;
; 5.616 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -1.452     ; 3.704      ;
; 5.664 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.093      ; 5.757      ;
; 5.693 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.202      ; 5.935      ;
; 5.693 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.192      ; 5.925      ;
; 5.782 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.095      ; 5.877      ;
; 5.794 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.010      ; 5.844      ;
; 5.799 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.006      ; 5.845      ;
; 5.814 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.210      ; 6.064      ;
; 5.833 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.043      ; 5.916      ;
; 5.835 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.188      ; 6.063      ;
; 5.869 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.225      ; 6.134      ;
; 5.905 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.394      ; 6.339      ;
; 5.931 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.089     ; 5.842      ;
; 5.961 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.209      ; 6.210      ;
; 5.980 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.068      ; 6.048      ;
; 5.981 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.202      ; 6.223      ;
; 6.019 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.062      ; 6.081      ;
; 6.019 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.219      ; 6.278      ;
; 6.024 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.179      ; 6.243      ;
; 6.040 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.111     ; 5.929      ;
; 6.105 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.128     ; 5.977      ;
; 6.106 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.097     ; 6.009      ;
; 6.124 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.383      ; 6.547      ;
; 6.140 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.087      ; 6.227      ;
; 6.144 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.119     ; 6.025      ;
; 6.165 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.120     ; 6.045      ;
; 6.235 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 6.291      ;
; 6.294 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.002      ; 6.336      ;
; 6.304 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.012     ; 6.332      ;
; 6.326 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; -0.002     ; 6.364      ;
; 6.337 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.387      ; 6.764      ;
; 6.349 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.122     ; 6.227      ;
; 6.351 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.244      ; 6.595      ;
; 6.364 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.127     ; 6.237      ;
; 6.369 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.064      ; 6.433      ;
; 6.390 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.117     ; 6.273      ;
; 6.396 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.035      ; 6.471      ;
; 6.427 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.074      ; 6.501      ;
; 6.433 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.128     ; 6.305      ;
; 6.434 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.037      ; 6.511      ;
; 6.471 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.080      ; 6.551      ;
; 6.473 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.062      ; 6.535      ;
; 6.474 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.116     ; 6.358      ;
; 6.486 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.025      ; 6.551      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LDDR1'                                                                                                               ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 2.565 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 4.849      ; 7.454      ;
; 2.566 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 4.812      ; 7.418      ;
; 2.583 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 4.846      ; 7.469      ;
; 2.713 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 4.632      ; 7.385      ;
; 2.747 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 4.619      ; 7.406      ;
; 2.794 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 4.637      ; 7.471      ;
; 2.803 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 4.626      ; 7.469      ;
; 3.017 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 4.637      ; 7.694      ;
; 3.129 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 4.846      ; 7.515      ;
; 3.246 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 4.849      ; 7.635      ;
; 3.250 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 4.632      ; 7.422      ;
; 3.354 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 4.812      ; 7.706      ;
; 3.373 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 4.626      ; 7.539      ;
; 3.460 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 4.637      ; 7.637      ;
; 3.495 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 4.637      ; 7.672      ;
; 3.513 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 4.619      ; 7.672      ;
; 3.770 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.115      ; 3.925      ;
; 3.811 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.153      ; 4.004      ;
; 3.836 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.056      ; 3.892      ;
; 3.866 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.065      ; 3.931      ;
; 3.971 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.114      ; 4.125      ;
; 3.990 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.137      ; 4.167      ;
; 4.135 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.056      ; 4.191      ;
; 4.225 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -1.043     ; 2.722      ;
; 4.245 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -1.040     ; 2.745      ;
; 4.278 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -1.243     ; 2.575      ;
; 4.376 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -1.436     ; 2.480      ;
; 4.398 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; -1.083     ; 3.355      ;
; 4.454 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -1.476     ; 2.518      ;
; 4.471 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.051      ; 4.522      ;
; 4.506 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -1.295     ; 2.751      ;
; 4.597 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -1.258     ; 2.879      ;
; 4.605 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.050      ; 4.655      ;
; 4.635 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -1.492     ; 2.683      ;
; 4.638 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; -1.510     ; 3.168      ;
; 4.679 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -1.435     ; 2.784      ;
; 4.683 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -1.287     ; 2.936      ;
; 4.748 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.056      ; 4.804      ;
; 4.756 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -1.246     ; 3.050      ;
; 4.812 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; -1.311     ; 3.541      ;
; 4.901 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; -1.094     ; 3.847      ;
; 4.939 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -1.144     ; 3.835      ;
; 4.954 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -1.526     ; 3.468      ;
; 4.960 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.303      ; 5.263      ;
; 4.976 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -1.319     ; 3.697      ;
; 4.988 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -1.262     ; 3.266      ;
; 5.153 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.076      ; 5.229      ;
; 5.219 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -1.536     ; 3.723      ;
; 5.223 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -1.261     ; 3.502      ;
; 5.329 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.089      ; 5.418      ;
; 5.371 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.065     ; 5.346      ;
; 5.393 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -1.284     ; 3.649      ;
; 5.436 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -1.259     ; 3.717      ;
; 5.486 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -1.317     ; 3.709      ;
; 5.498 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.108      ; 5.646      ;
; 5.529 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.144     ; 5.385      ;
; 5.558 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.162      ; 5.760      ;
; 5.663 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.132      ; 5.835      ;
; 5.782 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.265      ; 6.047      ;
; 5.812 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.052     ; 5.800      ;
; 5.853 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.158      ; 6.051      ;
; 5.891 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 5.936      ;
; 5.892 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.152      ; 6.084      ;
; 5.942 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.056      ; 5.998      ;
; 5.951 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.149     ; 5.802      ;
; 5.956 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.300      ; 6.296      ;
; 5.956 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.153     ; 5.803      ;
; 5.971 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.051      ; 6.022      ;
; 5.990 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.116     ; 5.874      ;
; 6.004 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.061     ; 5.983      ;
; 6.005 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.061      ; 6.066      ;
; 6.013 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.051     ; 6.002      ;
; 6.025 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.062     ; 6.003      ;
; 6.028 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.058     ; 6.010      ;
; 6.039 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.098      ; 6.137      ;
; 6.057 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.047     ; 6.050      ;
; 6.062 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.126      ; 6.228      ;
; 6.071 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.268      ; 6.339      ;
; 6.179 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.045      ; 6.224      ;
; 6.189 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.094      ; 6.283      ;
; 6.196 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.083      ; 6.279      ;
; 6.224 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.334      ; 6.598      ;
; 6.238 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.155      ; 6.433      ;
; 6.250 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.062     ; 6.228      ;
; 6.265 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.067     ; 6.238      ;
; 6.333 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.120      ; 6.493      ;
; 6.334 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.068     ; 6.306      ;
; 6.363 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.057     ; 6.346      ;
; 6.385 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; -0.145     ; 6.240      ;
; 6.398 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.114      ; 6.552      ;
; 6.447 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.056     ; 6.431      ;
; 6.452 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.064      ; 6.516      ;
; 6.469 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.056     ; 6.453      ;
; 6.485 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.059      ; 6.544      ;
; 6.492 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.155     ; 6.337      ;
; 6.517 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.125      ; 6.682      ;
; 6.524 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.159     ; 6.365      ;
; 6.533 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.075     ; 6.498      ;
; 6.553 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.148     ; 6.405      ;
; 6.577 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.069     ; 6.548      ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 86.48 MHz ; 86.48 MHz       ; IR[0]      ;      ;
; 86.63 MHz ; 86.63 MHz       ; LDDR1      ;      ;
; 89.03 MHz ; 89.03 MHz       ; LDDR2      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; LDDR1 ; -10.543 ; -75.093          ;
; LDDR2 ; -10.498 ; -74.520          ;
; IR[0] ; -10.484 ; -212.985         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; IR[0] ; 1.509 ; 0.000             ;
; LDDR2 ; 2.283 ; 0.000             ;
; LDDR1 ; 2.365 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; IR[0] ; -3.000 ; -3.000                          ;
; LDDR1 ; -3.000 ; -3.000                          ;
; LDDR2 ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LDDR1'                                                                                                                 ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -10.543 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.212     ; 10.525     ;
; -10.504 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.172     ; 10.506     ;
; -10.352 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.340     ; 10.186     ;
; -10.184 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.050     ; 10.328     ;
; -10.090 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.157     ; 9.798      ;
; -9.998  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; 0.011      ; 9.874      ;
; -9.888  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 9.744      ;
; -9.633  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.133      ; 9.651      ;
; -9.457  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.162     ; 9.160      ;
; -9.456  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.057     ; 9.284      ;
; -9.305  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.349     ; 8.951      ;
; -9.284  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.360     ; 9.077      ;
; -9.162  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.166     ; 8.991      ;
; -9.156  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.339     ; 8.848      ;
; -9.060  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.016     ; 9.211      ;
; -9.044  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.249     ; 8.810      ;
; -9.006  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.278     ; 8.901      ;
; -9.002  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.357     ; 8.640      ;
; -8.989  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.365     ; 8.777      ;
; -8.979  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.345     ; 8.648      ;
; -8.978  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.240     ; 8.772      ;
; -8.950  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 9.081      ;
; -8.949  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.348     ; 8.615      ;
; -8.925  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.059     ; 8.881      ;
; -8.890  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.341     ; 8.544      ;
; -8.887  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.347     ; 8.571      ;
; -8.886  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.192     ; 8.847      ;
; -8.867  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.059     ; 8.823      ;
; -8.861  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.354     ; 8.502      ;
; -8.858  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.332     ; 8.540      ;
; -8.844  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.184     ; 8.655      ;
; -8.826  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.088     ; 8.911      ;
; -8.808  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.221     ; 8.602      ;
; -8.800  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.250     ; 8.565      ;
; -8.798  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.157     ; 8.655      ;
; -8.791  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.172     ; 8.633      ;
; -8.786  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.250     ; 8.709      ;
; -8.722  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.056     ; 8.681      ;
; -8.721  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.340     ; 8.395      ;
; -8.715  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.352     ; 8.394      ;
; -8.704  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.355     ; 8.380      ;
; -8.686  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.047     ; 8.673      ;
; -8.676  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.157     ; 8.377      ;
; -8.671  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.164     ; 8.538      ;
; -8.665  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.051     ; 8.629      ;
; -8.652  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.241     ; 8.445      ;
; -8.645  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.212     ; 8.467      ;
; -8.624  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.352     ; 8.425      ;
; -8.610  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.149     ; 8.319      ;
; -8.584  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.181     ; 8.398      ;
; -8.578  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.050     ; 8.562      ;
; -8.540  ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.180     ; 8.355      ;
; -8.483  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.054     ; 8.480      ;
; -8.454  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.057     ; 8.448      ;
; -8.442  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.136      ; 8.456      ;
; -8.411  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.057     ; 8.405      ;
; -8.382  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.248     ; 8.185      ;
; -8.375  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.219     ; 8.207      ;
; -8.373  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.050     ; 8.357      ;
; -8.365  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.247     ; 8.169      ;
; -8.360  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.179     ; 8.212      ;
; -8.332  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.067     ; 8.438      ;
; -8.234  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.057     ; 8.055      ;
; -8.221  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.162     ; 7.917      ;
; -8.200  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.133      ; 8.211      ;
; -8.154  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.182     ; 8.003      ;
; -8.154  ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.049     ; 8.120      ;
; -8.096  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.165     ; 7.789      ;
; -7.979  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.049     ; 7.981      ;
; -7.931  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; 0.011      ; 7.800      ;
; -7.894  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.058     ; 7.714      ;
; -7.825  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 7.674      ;
; -5.993  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -1.631     ; 3.727      ;
; -5.902  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -1.680     ; 3.889      ;
; -5.884  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -1.639     ; 3.919      ;
; -5.766  ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -1.734     ; 4.027      ;
; -5.696  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -1.615     ; 3.734      ;
; -5.531  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -1.629     ; 3.569      ;
; -5.419  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; -1.530     ; 3.903      ;
; -5.339  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -1.336     ; 3.868      ;
; -5.322  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -1.726     ; 3.770      ;
; -5.238  ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -1.525     ; 3.744      ;
; -5.233  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -1.374     ; 4.026      ;
; -5.218  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -1.603     ; 3.289      ;
; -5.211  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -1.784     ; 2.941      ;
; -5.207  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -1.614     ; 3.124      ;
; -5.127  ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -1.423     ; 3.062      ;
; -5.118  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -1.648     ; 2.965      ;
; -5.105  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -1.836     ; 2.783      ;
; -5.104  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -1.639     ; 3.118      ;
; -5.065  ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -1.617     ; 2.806      ;
; -5.051  ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -1.327     ; 3.582      ;
; -4.981  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -1.424     ; 2.922      ;
; -4.938  ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -1.821     ; 2.648      ;
; -4.930  ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 1.000        ; -1.712     ; 3.371      ;
; -4.905  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -1.783     ; 2.617      ;
; -4.613  ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; 4.012      ; 8.278      ;
; -4.597  ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 4.032      ; 8.143      ;
; -4.496  ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 4.023      ; 8.014      ;
; -4.469  ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; 4.215      ; 8.049      ;
+---------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LDDR2'                                                                                                                  ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -10.498 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.115     ; 10.568     ;
; -10.232 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; 0.112      ; 10.549     ;
; -10.139 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; 0.047      ; 10.371     ;
; -10.080 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 10.229     ;
; -9.989  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.110     ; 9.743      ;
; -9.964  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.051     ; 9.797      ;
; -9.872  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.117      ; 9.873      ;
; -9.734  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.052      ; 9.650      ;
; -9.557  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.138     ; 9.283      ;
; -9.331  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 9.159      ;
; -9.169  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.219     ; 8.951      ;
; -9.158  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.277     ; 9.034      ;
; -9.135  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.306     ; 8.810      ;
; -9.108  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.225     ; 8.901      ;
; -9.065  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.319     ; 8.713      ;
; -9.044  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.054     ; 8.991      ;
; -9.041  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 9.164      ;
; -9.019  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.082     ; 9.122      ;
; -9.016  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.116     ; 8.881      ;
; -8.958  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.116     ; 8.823      ;
; -8.932  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.151     ; 8.946      ;
; -8.899  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.278     ; 8.602      ;
; -8.891  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.307     ; 8.565      ;
; -8.866  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.227     ; 8.640      ;
; -8.857  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.255     ; 8.589      ;
; -8.827  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.258     ; 8.556      ;
; -8.821  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.215     ; 8.624      ;
; -8.795  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.095     ; 8.681      ;
; -8.772  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.229     ; 8.544      ;
; -8.756  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.108     ; 8.629      ;
; -8.755  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.108     ; 8.614      ;
; -8.752  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.039      ; 8.956      ;
; -8.739  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.320     ; 8.386      ;
; -8.732  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.291     ; 8.408      ;
; -8.725  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.224     ; 8.502      ;
; -8.724  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.087     ; 8.822      ;
; -8.718  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.224     ; 8.481      ;
; -8.712  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.123     ; 8.754      ;
; -8.708  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.054     ; 8.655      ;
; -8.669  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.082     ; 8.574      ;
; -8.665  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.129     ; 8.503      ;
; -8.658  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.049     ; 8.596      ;
; -8.649  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.220     ; 8.447      ;
; -8.638  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.223     ; 8.433      ;
; -8.626  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.091     ; 8.533      ;
; -8.623  ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 8.591      ;
; -8.621  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.086      ; 8.892      ;
; -8.615  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.112     ; 8.501      ;
; -8.599  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.250     ; 8.336      ;
; -8.572  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.112     ; 8.458      ;
; -8.543  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.303     ; 8.238      ;
; -8.536  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.274     ; 8.260      ;
; -8.526  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.302     ; 8.222      ;
; -8.514  ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.048     ; 8.373      ;
; -8.489  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.076      ; 8.452      ;
; -8.466  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.058     ; 8.315      ;
; -8.460  ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.129     ; 8.298      ;
; -8.448  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.051     ; 8.398      ;
; -8.404  ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 8.355      ;
; -8.341  ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 8.470      ;
; -8.299  ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.135     ; 8.051      ;
; -8.294  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.047     ; 8.265      ;
; -8.265  ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.055      ; 8.207      ;
; -8.258  ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.060      ; 8.483      ;
; -8.245  ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.106     ; 8.120      ;
; -8.140  ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.104     ; 8.034      ;
; -8.088  ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.050     ; 8.056      ;
; -8.059  ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.053     ; 7.913      ;
; -7.959  ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.136     ; 7.710      ;
; -7.934  ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.056     ; 7.785      ;
; -7.890  ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.107     ; 7.670      ;
; -7.769  ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.120      ; 7.796      ;
; -5.998  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -1.809     ; 3.842      ;
; -5.982  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -1.620     ; 3.726      ;
; -5.745  ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -1.699     ; 4.027      ;
; -5.727  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -1.450     ; 3.962      ;
; -5.627  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -1.758     ; 3.522      ;
; -5.528  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -1.414     ; 3.779      ;
; -5.394  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -1.517     ; 3.844      ;
; -5.329  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -1.503     ; 3.979      ;
; -5.328  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -1.325     ; 3.867      ;
; -5.287  ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 1.000        ; -1.488     ; 3.797      ;
; -5.256  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -1.577     ; 3.177      ;
; -5.186  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -1.771     ; 2.882      ;
; -5.165  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -1.537     ; 3.813      ;
; -5.097  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -1.613     ; 2.965      ;
; -5.080  ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -1.409     ; 3.058      ;
; -5.080  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -1.823     ; 2.724      ;
; -5.061  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -1.414     ; 3.332      ;
; -5.018  ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -1.603     ; 2.802      ;
; -5.004  ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; -1.313     ; 3.578      ;
; -4.987  ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -1.784     ; 2.701      ;
; -4.970  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -1.413     ; 2.921      ;
; -4.936  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -1.438     ; 3.163      ;
; -4.884  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -1.748     ; 2.617      ;
; -4.762  ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -1.511     ; 3.416      ;
; -4.572  ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 4.045      ; 8.084      ;
; -4.474  ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 4.058      ; 8.013      ;
; -4.458  ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; 4.226      ; 8.048      ;
; -4.445  ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; 4.213      ; 8.323      ;
+---------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IR[0]'                                                                                                                  ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.484 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.129      ; 11.157     ;
; -10.341 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.094      ; 11.156     ;
; -10.333 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.261      ; 11.138     ;
; -10.190 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.226      ; 11.137     ;
; -10.181 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.093      ; 10.818     ;
; -10.125 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.291      ; 10.960     ;
; -10.038 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 1.058      ; 10.817     ;
; -9.982  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 1.256      ; 10.959     ;
; -9.764  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR1        ; IR[0]       ; 1.000        ; 1.216      ; 11.200     ;
; -9.734  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.062      ; 10.339     ;
; -9.644  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.098      ; 10.285     ;
; -9.642  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.230      ; 10.415     ;
; -9.613  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR2        ; IR[0]       ; 1.000        ; 1.348      ; 11.181     ;
; -9.482  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.262      ; 10.464     ;
; -9.461  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR2        ; IR[0]       ; 1.000        ; 1.180      ; 10.861     ;
; -9.405  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; LDDR1        ; IR[0]       ; 1.000        ; 1.378      ; 11.003     ;
; -9.392  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.298      ; 10.410     ;
; -9.390  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.430      ; 10.540     ;
; -9.389  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.260      ; 10.192     ;
; -9.212  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.070      ; 9.825      ;
; -9.177  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 0.981      ; 10.370     ;
; -9.152  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.051      ; 9.729      ;
; -9.137  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.460      ; 10.317     ;
; -9.104  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.074      ; 9.732      ;
; -9.101  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.057      ; 9.701      ;
; -9.087  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 1.017      ; 10.316     ;
; -9.085  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 1.149      ; 10.446     ;
; -8.968  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.059      ; 9.553      ;
; -8.960  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 1.270      ; 9.950      ;
; -8.920  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.082      ; 9.556      ;
; -8.857  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.046      ; 9.429      ;
; -8.849  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 1.257      ; 9.826      ;
; -8.832  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 1.179      ; 10.223     ;
; -8.831  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.093      ; 9.468      ;
; -8.809  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.069      ; 9.432      ;
; -8.801  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 1.270      ; 9.491      ;
; -8.799  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 1.402      ; 9.621      ;
; -8.788  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.249      ; 9.563      ;
; -8.767  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 1.318      ; 9.491      ;
; -8.765  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 1.450      ; 9.621      ;
; -8.760  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.070      ; 9.356      ;
; -8.754  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.219      ; 9.499      ;
; -8.748  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.087      ; 9.361      ;
; -8.740  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.272      ; 9.566      ;
; -8.706  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.242      ; 9.502      ;
; -8.700  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.110      ; 9.364      ;
; -8.688  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.276      ; 9.508      ;
; -8.682  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.101      ; 9.327      ;
; -8.655  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR1        ; IR[0]       ; 1.000        ; 0.989      ; 9.856      ;
; -8.643  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.240      ; 9.293      ;
; -8.592  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.291      ; 9.296      ;
; -8.583  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.223      ; 9.515      ;
; -8.563  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.291      ; 9.398      ;
; -8.553  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 1.000        ; 0.999      ; 9.268      ;
; -8.544  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; LDDR2        ; IR[0]       ; 1.000        ; 0.976      ; 9.732      ;
; -8.532  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.227      ; 9.169      ;
; -8.528  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.085      ; 9.157      ;
; -8.505  ; lpm_latch:inst|latches[5]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.291      ; 9.340      ;
; -8.502  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.224      ; 9.136      ;
; -8.492  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.059      ; 9.077      ;
; -8.491  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.062      ; 9.079      ;
; -8.481  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.278      ; 9.172      ;
; -8.462  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; LDDR1        ; IR[0]       ; 1.000        ; 1.027      ; 9.529      ;
; -8.460  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; LDDR2        ; IR[0]       ; 1.000        ; 1.159      ; 9.659      ;
; -8.459  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR2        ; IR[0]       ; 1.000        ; 0.988      ; 9.491      ;
; -8.451  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.275      ; 9.139      ;
; -8.446  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.129      ; 9.119      ;
; -8.444  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 1.082      ; 9.080      ;
; -8.442  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 0.986      ; 9.144      ;
; -8.440  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.406      ; 9.555      ;
; -8.438  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.100      ; 9.082      ;
; -8.434  ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.231      ; 9.374      ;
; -8.416  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.101      ; 9.061      ;
; -8.412  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 0.983      ; 9.111      ;
; -8.411  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.240      ; 9.061      ;
; -8.387  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.088      ; 9.019      ;
; -8.379  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.270      ; 9.370      ;
; -8.370  ; lpm_latch:inst1|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.258      ; 9.172      ;
; -8.360  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.291      ; 9.064      ;
; -8.351  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.415      ; 9.176      ;
; -8.344  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.400      ; 9.154      ;
; -8.342  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.312      ; 9.198      ;
; -8.333  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.451      ; 9.194      ;
; -8.326  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; LDDR2        ; IR[0]       ; 1.000        ; 1.147      ; 9.691      ;
; -8.321  ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 0.999      ; 9.036      ;
; -8.319  ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.057      ; 8.902      ;
; -8.317  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.239      ; 8.966      ;
; -8.315  ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.421      ; 9.445      ;
; -8.310  ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.268      ; 8.988      ;
; -8.308  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.054      ; 8.888      ;
; -8.303  ; lpm_latch:inst|latches[6]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 1.299      ; 9.146      ;
; -8.300  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.466      ; 9.179      ;
; -8.294  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 1.270      ; 9.090      ;
; -8.293  ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.451      ; 9.157      ;
; -8.282  ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.502      ; 9.197      ;
; -8.280  ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 1.215      ; 9.204      ;
; -8.275  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 1.245      ; 9.046      ;
; -8.274  ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 1.232      ; 8.916      ;
; -8.266  ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 1.290      ; 8.969      ;
; -8.261  ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 1.000        ; 1.174      ; 9.151      ;
+---------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IR[0]'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.509 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 5.724      ; 7.233      ;
; 1.531 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 5.757      ; 7.288      ;
; 1.567 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 5.846      ; 7.413      ;
; 1.577 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 5.758      ; 7.335      ;
; 1.685 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 5.562      ; 7.247      ;
; 1.741 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 5.551      ; 7.292      ;
; 1.743 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 5.868      ; 7.611      ;
; 1.757 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 5.832      ; 7.589      ;
; 1.762 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 5.550      ; 7.312      ;
; 1.763 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 5.542      ; 7.305      ;
; 1.766 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 5.846      ; 7.132      ;
; 1.793 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 5.806      ; 7.599      ;
; 1.794 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 5.817      ; 7.611      ;
; 1.798 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 5.639      ; 7.437      ;
; 1.823 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 5.868      ; 7.211      ;
; 1.828 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 5.868      ; 7.696      ;
; 1.861 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 5.562      ; 7.423      ;
; 1.874 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 5.817      ; 7.211      ;
; 1.877 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 5.816      ; 7.693      ;
; 1.883 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 5.846      ; 7.729      ;
; 1.906 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 5.806      ; 7.232      ;
; 1.923 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 5.671      ; 7.594      ;
; 1.927 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 5.671      ; 7.598      ;
; 1.948 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 5.638      ; 7.586      ;
; 1.961 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 5.832      ; 7.313      ;
; 1.962 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 5.635      ; 7.597      ;
; 1.975 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 5.846      ; 7.341      ;
; 1.997 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 5.639      ; 7.156      ;
; 2.037 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 5.639      ; 7.676      ;
; 2.051 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 5.868      ; 7.439      ;
; 2.088 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 5.651      ; 7.739      ;
; 2.096 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 5.671      ; 7.287      ;
; 2.100 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 5.816      ; 7.436      ;
; 2.109 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 5.627      ; 7.736      ;
; 2.129 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 5.639      ; 7.288      ;
; 2.135 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 1.734      ; 3.909      ;
; 2.152 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 5.638      ; 7.310      ;
; 2.160 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 5.671      ; 7.351      ;
; 2.168 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 5.651      ; 7.339      ;
; 2.189 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 5.627      ; 7.336      ;
; 2.195 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 5.635      ; 7.350      ;
; 2.212 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 1.699      ; 3.951      ;
; 2.304 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 5.758      ; 7.582      ;
; 2.320 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 5.757      ; 7.597      ;
; 2.389 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 5.724      ; 7.633      ;
; 2.479 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.341      ; 2.820      ;
; 2.503 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.412      ; 2.915      ;
; 2.506 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.399      ; 2.905      ;
; 2.519 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 5.542      ; 7.581      ;
; 2.522 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 2.578      ;
; 2.523 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 5.550      ; 7.593      ;
; 2.530 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; -0.500       ; 1.783      ; 3.853      ;
; 2.534 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.264      ; 2.798      ;
; 2.535 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.412      ; 2.947      ;
; 2.536 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 2.592      ;
; 2.547 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.161      ; 2.708      ;
; 2.557 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.076      ; 2.633      ;
; 2.559 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 5.562      ; 7.641      ;
; 2.565 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 5.562      ; 7.647      ;
; 2.587 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 0.000        ; 1.517      ; 4.144      ;
; 2.599 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.005      ; 2.604      ;
; 2.607 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; -0.500       ; 1.748      ; 3.895      ;
; 2.609 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 5.551      ; 7.680      ;
; 2.654 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.057      ; 2.711      ;
; 2.657 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR1        ; IR[0]       ; 0.000        ; 1.327      ; 4.024      ;
; 2.672 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 1.525      ; 4.237      ;
; 2.697 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 2.753      ;
; 2.712 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; -0.500       ; 1.823      ; 4.075      ;
; 2.720 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; -0.500       ; 1.648      ; 3.908      ;
; 2.734 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; -0.500       ; 1.821      ; 4.095      ;
; 2.734 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.018      ; 2.752      ;
; 2.734 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR2        ; IR[0]       ; 0.000        ; 1.488      ; 4.262      ;
; 2.738 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.057      ; 2.795      ;
; 2.756 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR2        ; IR[0]       ; 0.000        ; 1.313      ; 4.109      ;
; 2.761 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; -0.500       ; 1.771      ; 4.072      ;
; 2.796 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; -0.500       ; 1.784      ; 4.120      ;
; 2.797 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; -0.500       ; 1.613      ; 3.950      ;
; 2.817 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 1.732      ; 4.589      ;
; 2.825 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 2.875      ;
; 2.841 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 2.891      ;
; 2.854 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 2.904      ;
; 2.866 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; LDDR1        ; IR[0]       ; -0.500       ; 1.617      ; 4.023      ;
; 2.877 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 2.927      ;
; 2.899 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.181      ; 3.080      ;
; 2.951 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.241      ; 3.192      ;
; 2.952 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.162      ; 2.634      ;
; 2.953 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; -0.500       ; 1.614      ; 4.107      ;
; 2.965 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; LDDR2        ; IR[0]       ; -0.500       ; 1.603      ; 4.108      ;
; 2.977 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 1.518      ; 4.535      ;
; 2.988 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.262      ; 3.250      ;
; 3.015 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; -0.500       ; 1.577      ; 4.132      ;
; 3.016 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.067      ; 3.083      ;
; 3.039 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR1        ; IR[0]       ; -0.500       ; 1.814      ; 4.393      ;
; 3.059 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; LDDR1        ; IR[0]       ; -0.500       ; 1.423      ; 4.022      ;
; 3.064 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.292      ; 2.876      ;
; 3.110 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.075      ; 3.185      ;
; 3.115 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 0.000        ; 1.530      ; 4.685      ;
; 3.141 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.050      ; 3.191      ;
; 3.158 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; LDDR2        ; IR[0]       ; -0.500       ; 1.409      ; 4.107      ;
; 3.176 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.278      ; 2.974      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LDDR2'                                                                                                                 ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 2.283 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 4.364      ; 6.687      ;
; 2.351 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 4.372      ; 6.763      ;
; 2.351 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 4.377      ; 6.768      ;
; 2.360 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 4.380      ; 6.780      ;
; 2.499 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 4.207      ; 6.746      ;
; 2.502 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 4.204      ; 6.746      ;
; 2.612 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 4.203      ; 6.855      ;
; 2.689 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 4.189      ; 6.918      ;
; 3.136 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 4.380      ; 7.056      ;
; 3.183 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 4.364      ; 7.087      ;
; 3.204 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 4.372      ; 7.116      ;
; 3.239 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 4.377      ; 7.156      ;
; 3.256 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.180      ; 3.476      ;
; 3.280 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 4.207      ; 7.027      ;
; 3.344 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.165      ; 3.549      ;
; 3.382 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 4.203      ; 7.125      ;
; 3.402 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 4.204      ; 7.146      ;
; 3.407 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 4.189      ; 7.136      ;
; 3.468 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.050      ; 3.518      ;
; 3.566 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.182      ; 3.788      ;
; 3.578 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 3.634      ;
; 3.644 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 3.693      ;
; 3.763 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.050      ; 3.813      ;
; 3.871 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.175      ; 4.086      ;
; 3.900 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; -0.964     ; 2.976      ;
; 3.938 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.178      ; 4.156      ;
; 3.939 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; -1.155     ; 2.824      ;
; 3.941 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -1.057     ; 2.424      ;
; 3.944 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -1.053     ; 2.431      ;
; 3.979 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -1.240     ; 2.279      ;
; 4.037 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.157      ; 4.234      ;
; 4.053 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -1.392     ; 2.201      ;
; 4.155 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -1.082     ; 2.613      ;
; 4.165 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -1.262     ; 2.443      ;
; 4.172 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -1.427     ; 2.285      ;
; 4.222 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -1.180     ; 3.082      ;
; 4.228 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -1.058     ; 2.710      ;
; 4.255 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -1.466     ; 2.329      ;
; 4.267 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.352      ; 4.659      ;
; 4.291 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.368      ; 4.699      ;
; 4.291 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -1.415     ; 2.416      ;
; 4.295 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -1.227     ; 2.608      ;
; 4.298 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; -1.145     ; 3.193      ;
; 4.363 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; -1.174     ; 3.229      ;
; 4.468 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; -0.976     ; 3.532      ;
; 4.603 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; -1.159     ; 3.484      ;
; 4.612 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; -1.348     ; 3.304      ;
; 4.634 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.195      ; 4.869      ;
; 4.643 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -1.059     ; 3.124      ;
; 4.714 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 4.770      ;
; 4.734 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.026     ; 4.748      ;
; 4.763 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -1.402     ; 2.901      ;
; 4.802 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -1.093     ; 3.249      ;
; 5.009 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.046      ; 5.055      ;
; 5.028 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.348      ; 5.416      ;
; 5.042 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.090      ; 5.132      ;
; 5.114 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.171      ; 5.325      ;
; 5.128 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -1.257     ; 3.411      ;
; 5.130 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.157      ; 5.327      ;
; 5.175 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.085      ; 5.260      ;
; 5.188 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; -0.008     ; 5.220      ;
; 5.194 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; -0.008     ; 5.226      ;
; 5.206 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.165      ; 5.411      ;
; 5.208 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.175      ; 5.423      ;
; 5.221 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.019      ; 5.280      ;
; 5.239 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.192      ; 5.471      ;
; 5.276 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -1.450     ; 3.366      ;
; 5.293 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.345      ; 5.678      ;
; 5.302 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.083     ; 5.219      ;
; 5.319 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.177      ; 5.536      ;
; 5.337 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.064      ; 5.401      ;
; 5.363 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.191      ; 5.594      ;
; 5.364 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.059      ; 5.423      ;
; 5.365 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.171      ; 5.576      ;
; 5.392 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.149      ; 5.581      ;
; 5.439 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.109     ; 5.330      ;
; 5.446 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.087     ; 5.359      ;
; 5.451 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.119     ; 5.332      ;
; 5.475 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.081      ; 5.556      ;
; 5.495 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.117     ; 5.378      ;
; 5.519 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.114     ; 5.405      ;
; 5.519 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.332      ; 5.891      ;
; 5.570 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.050      ; 5.620      ;
; 5.621 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; -0.012     ; 5.649      ;
; 5.635 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.026     ; 5.649      ;
; 5.648 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; -0.012     ; 5.676      ;
; 5.649 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.226      ; 5.875      ;
; 5.656 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.340      ; 6.036      ;
; 5.687 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.056      ; 5.743      ;
; 5.687 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.121     ; 5.566      ;
; 5.692 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.113     ; 5.579      ;
; 5.709 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.114     ; 5.595      ;
; 5.717 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.015      ; 5.772      ;
; 5.729 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.061      ; 5.790      ;
; 5.740 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.118     ; 5.622      ;
; 5.752 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.016      ; 5.808      ;
; 5.777 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.053      ; 5.830      ;
; 5.782 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.117     ; 5.665      ;
; 5.795 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.049      ; 5.844      ;
; 5.796 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.001      ; 5.837      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LDDR1'                                                                                                                ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 2.365 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 4.364      ; 6.769      ;
; 2.377 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 4.336      ; 6.753      ;
; 2.378 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 4.365      ; 6.783      ;
; 2.489 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 4.166      ; 6.695      ;
; 2.490 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 4.153      ; 6.683      ;
; 2.547 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 4.174      ; 6.761      ;
; 2.652 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 4.164      ; 6.856      ;
; 2.762 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 4.174      ; 6.976      ;
; 3.154 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 4.365      ; 7.059      ;
; 3.253 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 4.364      ; 7.157      ;
; 3.270 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 4.166      ; 6.976      ;
; 3.277 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 4.336      ; 7.153      ;
; 3.373 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.106      ; 3.519      ;
; 3.390 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 4.153      ; 7.083      ;
; 3.402 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 4.174      ; 7.116      ;
; 3.421 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 4.164      ; 7.125      ;
; 3.428 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.049      ; 3.477      ;
; 3.462 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.136      ; 3.638      ;
; 3.480 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 4.174      ; 7.194      ;
; 3.495 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.058      ; 3.553      ;
; 3.592 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.129      ; 3.761      ;
; 3.629 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.104      ; 3.773      ;
; 3.699 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.049      ; 3.748      ;
; 3.919 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; -0.979     ; 2.980      ;
; 3.955 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -1.070     ; 2.425      ;
; 3.963 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -1.068     ; 2.435      ;
; 3.998 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -1.255     ; 2.283      ;
; 4.004 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.042      ; 4.046      ;
; 4.093 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -1.431     ; 2.202      ;
; 4.110 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.047      ; 4.157      ;
; 4.147 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; -1.366     ; 2.821      ;
; 4.173 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -1.468     ; 2.245      ;
; 4.205 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -1.301     ; 2.444      ;
; 4.252 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.050      ; 4.302      ;
; 4.296 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -1.268     ; 2.568      ;
; 4.299 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; -1.186     ; 3.153      ;
; 4.338 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -1.481     ; 2.397      ;
; 4.363 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -1.293     ; 2.610      ;
; 4.374 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -1.430     ; 2.484      ;
; 4.420 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -1.378     ; 3.082      ;
; 4.424 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.279      ; 4.703      ;
; 4.426 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -1.256     ; 2.710      ;
; 4.446 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -1.189     ; 3.297      ;
; 4.476 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -1.027     ; 3.489      ;
; 4.482 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; -0.989     ; 3.533      ;
; 4.589 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.067      ; 4.656      ;
; 4.636 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -1.270     ; 2.906      ;
; 4.652 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -1.387     ; 3.305      ;
; 4.749 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.080      ; 4.829      ;
; 4.787 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.060     ; 4.767      ;
; 4.851 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -1.270     ; 3.121      ;
; 4.914 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.102      ; 5.056      ;
; 4.944 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.152      ; 5.136      ;
; 4.949 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.133     ; 4.816      ;
; 5.000 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -1.291     ; 3.249      ;
; 5.059 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.121      ; 5.220      ;
; 5.142 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -1.270     ; 3.412      ;
; 5.149 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -1.318     ; 3.371      ;
; 5.179 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.241      ; 5.420      ;
; 5.186 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.047     ; 5.179      ;
; 5.221 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.144      ; 5.405      ;
; 5.248 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.139      ; 5.427      ;
; 5.286 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.040      ; 5.326      ;
; 5.308 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.277      ; 5.625      ;
; 5.321 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.141     ; 5.180      ;
; 5.327 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.141     ; 5.186      ;
; 5.341 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.042      ; 5.383      ;
; 5.345 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.050      ; 5.395      ;
; 5.354 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.114     ; 5.240      ;
; 5.357 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.058      ; 5.415      ;
; 5.361 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.063     ; 5.338      ;
; 5.369 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.049     ; 5.360      ;
; 5.385 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.060     ; 5.365      ;
; 5.390 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.085      ; 5.475      ;
; 5.398 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.119      ; 5.557      ;
; 5.399 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.039     ; 5.400      ;
; 5.405 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.047     ; 5.398      ;
; 5.439 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.240      ; 5.679      ;
; 5.516 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.088      ; 5.604      ;
; 5.517 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.078      ; 5.595      ;
; 5.533 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.306      ; 5.879      ;
; 5.537 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.040      ; 5.577      ;
; 5.566 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.138      ; 5.744      ;
; 5.592 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.065     ; 5.567      ;
; 5.597 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.057     ; 5.580      ;
; 5.643 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.107      ; 5.790      ;
; 5.645 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.062     ; 5.623      ;
; 5.675 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.052     ; 5.663      ;
; 5.700 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.105      ; 5.845      ;
; 5.714 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; -0.136     ; 5.578      ;
; 5.748 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.055     ; 5.733      ;
; 5.757 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.056      ; 5.813      ;
; 5.763 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.055     ; 5.748      ;
; 5.793 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.143     ; 5.650      ;
; 5.816 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.115      ; 5.971      ;
; 5.820 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.073     ; 5.787      ;
; 5.820 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.143     ; 5.677      ;
; 5.841 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.047      ; 5.888      ;
; 5.850 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.133     ; 5.717      ;
; 5.888 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; -0.047     ; 5.881      ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; IR[0] ; -4.732 ; -92.601           ;
; LDDR1 ; -4.212 ; -29.956           ;
; LDDR2 ; -4.138 ; -29.556           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; IR[0] ; 0.407 ; 0.000             ;
; LDDR2 ; 1.006 ; 0.000             ;
; LDDR1 ; 1.022 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; IR[0] ; -3.000 ; -4.577                          ;
; LDDR1 ; -3.000 ; -3.000                          ;
; LDDR2 ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IR[0]'                                                                                                                 ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.732 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 0.135      ; 4.898      ;
; -4.727 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 0.123      ; 4.881      ;
; -4.721 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 0.196      ; 4.948      ;
; -4.687 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.105      ; 4.822      ;
; -4.653 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 0.112      ; 4.897      ;
; -4.648 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 0.100      ; 4.880      ;
; -4.647 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.178      ; 4.855      ;
; -4.642 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR2        ; IR[0]       ; 0.500        ; 0.173      ; 4.947      ;
; -4.626 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 0.205      ; 4.862      ;
; -4.615 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.117      ; 4.762      ;
; -4.579 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.200      ; 4.913      ;
; -4.555 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.187      ; 4.772      ;
; -4.547 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; LDDR1        ; IR[0]       ; 0.500        ; 0.182      ; 4.861      ;
; -4.539 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.273      ; 4.946      ;
; -4.507 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.212      ; 4.853      ;
; -4.447 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.282      ; 4.863      ;
; -4.367 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.102      ; 4.499      ;
; -4.305 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.103      ; 4.438      ;
; -4.259 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR1        ; IR[0]       ; 0.500        ; 0.197      ; 4.590      ;
; -4.205 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.099      ; 4.328      ;
; -4.197 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; LDDR2        ; IR[0]       ; 0.500        ; 0.198      ; 4.529      ;
; -4.180 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.096      ; 4.300      ;
; -4.179 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.115      ; 4.331      ;
; -4.168 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 0.251      ; 4.394      ;
; -4.166 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 0.190      ; 4.331      ;
; -4.154 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.112      ; 4.303      ;
; -4.149 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.123      ; 4.303      ;
; -4.141 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR2        ; IR[0]       ; 0.500        ; 0.283      ; 4.394      ;
; -4.139 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; LDDR1        ; IR[0]       ; 0.500        ; 0.222      ; 4.331      ;
; -4.127 ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.204      ; 4.362      ;
; -4.125 ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.120      ; 4.276      ;
; -4.119 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.205      ; 4.355      ;
; -4.116 ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.120      ; 4.267      ;
; -4.102 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.172      ; 4.298      ;
; -4.098 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.120      ; 4.249      ;
; -4.090 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.111      ; 4.225      ;
; -4.077 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.181      ; 4.282      ;
; -4.076 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.188      ; 4.301      ;
; -4.067 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.250      ; 4.287      ;
; -4.064 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.127      ; 4.228      ;
; -4.054 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.097      ; 4.175      ;
; -4.051 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.197      ; 4.285      ;
; -4.036 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.283      ; 4.290      ;
; -4.035 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.189      ; 4.194      ;
; -4.028 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.113      ; 4.178      ;
; -4.025 ; lpm_latch:inst|latches[5]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.205      ; 4.261      ;
; -4.014 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.107      ; 4.145      ;
; -4.004 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.126      ; 4.161      ;
; -4.004 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.222      ; 4.197      ;
; -4.001 ; lpm_latch:inst1|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.194      ; 4.226      ;
; -3.998 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.121      ; 4.150      ;
; -3.996 ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.185      ; 4.205      ;
; -3.996 ; lpm_latch:inst|latches[6]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.209      ; 4.236      ;
; -3.992 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.215      ; 4.238      ;
; -3.964 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.172      ; 4.264      ;
; -3.962 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.135      ; 4.128      ;
; -3.942 ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.253      ; 4.323      ;
; -3.940 ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.169      ; 4.237      ;
; -3.938 ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.174      ; 4.082      ;
; -3.934 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.254      ; 4.316      ;
; -3.931 ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.169      ; 4.228      ;
; -3.929 ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.174      ; 4.073      ;
; -3.927 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.102      ; 4.053      ;
; -3.925 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.102      ; 4.051      ;
; -3.921 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.174      ; 4.065      ;
; -3.919 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.180      ; 4.069      ;
; -3.918 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.177      ; 4.065      ;
; -3.913 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.191      ; 4.128      ;
; -3.913 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.169      ; 4.210      ;
; -3.907 ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.207      ; 4.085      ;
; -3.905 ; lpm_latch:inst1|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.101      ; 4.030      ;
; -3.904 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.259      ; 4.133      ;
; -3.899 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR2        ; IR[0]       ; 0.500        ; 0.118      ; 4.054      ;
; -3.898 ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.207      ; 4.076      ;
; -3.891 ; lpm_latch:inst1|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.196      ; 4.118      ;
; -3.890 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.207      ; 4.068      ;
; -3.888 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.213      ; 4.072      ;
; -3.887 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.210      ; 4.068      ;
; -3.887 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; LDDR1        ; IR[0]       ; 0.500        ; 0.207      ; 4.131      ;
; -3.873 ; lpm_latch:inst|latches[1]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.292      ; 4.136      ;
; -3.872 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.104      ; 4.000      ;
; -3.870 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.269      ; 4.109      ;
; -3.863 ; lpm_latch:inst1|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; LDDR2        ; IR[0]       ; 0.500        ; 0.103      ; 4.086      ;
; -3.854 ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.258      ; 4.082      ;
; -3.844 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.175      ; 3.989      ;
; -3.842 ; lpm_latch:inst|latches[0]  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; 0.116      ; 3.982      ;
; -3.840 ; lpm_latch:inst|latches[5]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.254      ; 4.222      ;
; -3.839 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR1        ; IR[0]       ; 0.500        ; 0.302      ; 4.112      ;
; -3.839 ; lpm_latch:inst|latches[4]  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; 0.101      ; 3.964      ;
; -3.832 ; lpm_latch:inst|latches[5]  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; 0.186      ; 4.042      ;
; -3.823 ; lpm_latch:inst1|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.291      ; 4.085      ;
; -3.819 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.175      ; 4.122      ;
; -3.816 ; lpm_latch:inst1|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.243      ; 4.187      ;
; -3.813 ; lpm_latch:inst1|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.197      ; 4.041      ;
; -3.813 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR2        ; IR[0]       ; 0.500        ; 0.170      ; 4.111      ;
; -3.813 ; lpm_latch:inst1|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; LDDR2        ; IR[0]       ; 0.500        ; 0.208      ; 3.992      ;
; -3.811 ; lpm_latch:inst|latches[6]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.258      ; 4.197      ;
; -3.807 ; lpm_latch:inst|latches[3]  ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; LDDR1        ; IR[0]       ; 0.500        ; 0.264      ; 4.199      ;
; -3.805 ; lpm_latch:inst|latches[2]  ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; LDDR1        ; IR[0]       ; 0.500        ; 0.101      ; 3.930      ;
; -3.796 ; lpm_latch:inst1|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; LDDR2        ; IR[0]       ; 0.500        ; 0.203      ; 4.134      ;
+--------+----------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LDDR1'                                                                                                                ;
+--------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.212 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.078     ; 4.576      ;
; -4.172 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.005     ; 4.609      ;
; -4.147 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.160     ; 4.593      ;
; -4.141 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 1.000        ; -0.087     ; 4.660      ;
; -4.080 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.096     ; 4.610      ;
; -4.068 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.014     ; 4.516      ;
; -4.008 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; 0.056      ; 4.526      ;
; -3.974 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[1] ; LDDR1        ; LDDR1       ; 1.000        ; -0.026     ; 4.574      ;
; -3.830 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 1.000        ; -0.080     ; 4.192      ;
; -3.820 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 4.253      ;
; -3.674 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.165     ; 4.015      ;
; -3.663 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.170     ; 4.084      ;
; -3.655 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.087     ; 4.085      ;
; -3.652 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.084     ; 4.074      ;
; -3.650 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.168     ; 3.988      ;
; -3.624 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 1.000        ; -0.020     ; 4.213      ;
; -3.578 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.133     ; 4.056      ;
; -3.572 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.031     ; 4.067      ;
; -3.569 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.116     ; 3.979      ;
; -3.560 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.097     ; 4.054      ;
; -3.551 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.096     ; 3.992      ;
; -3.551 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.116     ; 3.961      ;
; -3.550 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 4.150      ;
; -3.530 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.160     ; 3.894      ;
; -3.529 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.162     ; 3.873      ;
; -3.526 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.094     ; 3.938      ;
; -3.526 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.163     ; 3.880      ;
; -3.523 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.167     ; 3.862      ;
; -3.512 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.172     ; 3.931      ;
; -3.512 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.082     ; 3.954      ;
; -3.507 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.157     ; 3.867      ;
; -3.506 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.160     ; 3.863      ;
; -3.488 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.118     ; 3.981      ;
; -3.478 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.031     ; 3.973      ;
; -3.475 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.048     ; 4.038      ;
; -3.457 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.033     ; 3.950      ;
; -3.451 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.078     ; 3.815      ;
; -3.449 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.027     ; 3.948      ;
; -3.445 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.111     ; 3.871      ;
; -3.443 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.165     ; 3.802      ;
; -3.442 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.079     ; 3.880      ;
; -3.437 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.111     ; 3.863      ;
; -3.432 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 1.000        ; -0.162     ; 3.787      ;
; -3.421 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.166     ; 3.779      ;
; -3.420 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.026     ; 3.931      ;
; -3.416 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.092     ; 3.830      ;
; -3.415 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.101     ; 3.840      ;
; -3.398 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.028     ; 3.907      ;
; -3.388 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.163     ; 3.749      ;
; -3.383 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 1.000        ; -0.167     ; 3.807      ;
; -3.338 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 1.000        ; -0.091     ; 3.753      ;
; -3.327 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.075     ; 3.694      ;
; -3.311 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 1.000        ; -0.038     ; 3.884      ;
; -3.286 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.099     ; 3.731      ;
; -3.283 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.114     ; 3.713      ;
; -3.281 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.090     ; 3.715      ;
; -3.276 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 3.709      ;
; -3.276 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 3.791      ;
; -3.269 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.080     ; 3.631      ;
; -3.257 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 1.000        ; -0.026     ; 3.768      ;
; -3.255 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.054      ; 3.771      ;
; -3.249 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.114     ; 3.679      ;
; -3.221 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.031     ; 3.734      ;
; -3.188 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 3.703      ;
; -3.160 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.661      ;
; -3.157 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.081     ; 3.518      ;
; -3.156 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 1.000        ; -0.005     ; 3.593      ;
; -3.154 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 1.000        ; -0.092     ; 3.586      ;
; -3.152 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; 0.056      ; 3.670      ;
; -3.076 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.029     ; 3.509      ;
; -3.071 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 1.000        ; -0.025     ; 3.590      ;
; -3.071 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 1.000        ; -0.014     ; 3.519      ;
; -2.231 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; -0.992     ; 1.745      ;
; -2.157 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -0.386     ; 1.713      ;
; -2.151 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; -0.899     ; 1.769      ;
; -2.137 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 1.000        ; -0.812     ; 1.767      ;
; -2.101 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -0.411     ; 1.799      ;
; -2.072 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 1.000        ; -0.831     ; 1.850      ;
; -2.065 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 1.000        ; -0.988     ; 1.683      ;
; -2.034 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.388     ; 1.752      ;
; -2.023 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 1.000        ; -0.896     ; 1.651      ;
; -1.934 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 1.000        ; -0.806     ; 1.570      ;
; -1.933 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -0.374     ; 1.650      ;
; -1.909 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.500        ; -0.380     ; 1.638      ;
; -1.888 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 1.000        ; -0.981     ; 1.498      ;
; -1.758 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.479     ; 1.296      ;
; -1.749 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; -0.445     ; 1.321      ;
; -1.744 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.500        ; -0.366     ; 1.484      ;
; -1.707 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.500        ; -0.390     ; 1.408      ;
; -1.699 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -0.372     ; 1.351      ;
; -1.683 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -0.393     ; 1.296      ;
; -1.667 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.500        ; -0.288     ; 1.321      ;
; -1.650 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -0.375     ; 1.217      ;
; -1.645 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.500        ; -0.286     ; 1.301      ;
; -1.624 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.500        ; -0.471     ; 1.177      ;
; -1.601 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; -0.446     ; 1.161      ;
; -1.245 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.500        ; 2.452      ; 3.714      ;
; -1.208 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.500        ; 2.447      ; 3.661      ;
; -1.162 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 1.000        ; 2.452      ; 4.131      ;
; -1.125 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 1.000        ; 2.447      ; 4.078      ;
+--------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LDDR2'                                                                                                                 ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.138 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.027     ; 4.575      ;
; -4.138 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.067     ; 4.515      ;
; -4.098 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; 0.046      ; 4.608      ;
; -4.083 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; -0.069     ; 4.629      ;
; -4.078 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; 0.003      ; 4.525      ;
; -4.006 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; -0.029     ; 4.612      ;
; -4.000 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 1.000        ; 0.044      ; 4.679      ;
; -3.977 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 1.000        ; 0.001      ; 4.593      ;
; -3.890 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 1.000        ; -0.082     ; 4.252      ;
; -3.756 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 1.000        ; -0.029     ; 4.191      ;
; -3.674 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 1.000        ; -0.138     ; 4.128      ;
; -3.639 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.069     ; 4.067      ;
; -3.636 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.154     ; 3.979      ;
; -3.618 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.154     ; 3.961      ;
; -3.605 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.146     ; 3.951      ;
; -3.604 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 4.191      ;
; -3.597 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.099     ; 4.015      ;
; -3.587 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.030     ; 4.074      ;
; -3.577 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 4.044      ;
; -3.573 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.102     ; 3.988      ;
; -3.560 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.086     ; 4.078      ;
; -3.545 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.069     ; 3.973      ;
; -3.525 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.043     ; 4.106      ;
; -3.516 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.065     ; 3.948      ;
; -3.512 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.059     ; 3.950      ;
; -3.499 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.161     ; 3.830      ;
; -3.498 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.105     ; 3.917      ;
; -3.491 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.161     ; 3.822      ;
; -3.482 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.139     ; 3.840      ;
; -3.480 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.027     ; 3.977      ;
; -3.474 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.076     ; 3.890      ;
; -3.470 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.071     ; 4.003      ;
; -3.464 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.108     ; 3.873      ;
; -3.457 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; -0.001     ; 4.060      ;
; -3.449 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 3.938      ;
; -3.448 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.121     ; 3.839      ;
; -3.446 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.101     ; 3.862      ;
; -3.440 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.066     ; 3.866      ;
; -3.428 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.118     ; 3.822      ;
; -3.422 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; 0.030      ; 4.076      ;
; -3.417 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.103     ; 3.826      ;
; -3.399 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.098     ; 3.825      ;
; -3.386 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.136     ; 3.754      ;
; -3.383 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.151     ; 3.736      ;
; -3.377 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.099     ; 3.802      ;
; -3.376 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.066     ; 3.814      ;
; -3.374 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.045     ; 3.953      ;
; -3.359 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.811      ;
; -3.354 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.120     ; 3.746      ;
; -3.352 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.839      ;
; -3.349 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.151     ; 3.702      ;
; -3.344 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.096     ; 3.772      ;
; -3.339 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.026     ; 3.830      ;
; -3.328 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.080     ; 3.705      ;
; -3.311 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 1.000        ; -0.076     ; 3.727      ;
; -3.309 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.056     ; 3.757      ;
; -3.295 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.015      ; 3.767      ;
; -3.293 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 1.000        ; 0.009      ; 3.906      ;
; -3.288 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.066     ; 3.726      ;
; -3.261 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.753      ;
; -3.247 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.034     ; 3.690      ;
; -3.237 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.023     ; 3.738      ;
; -3.233 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 3.829      ;
; -3.227 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 1.000        ; -0.063     ; 3.661      ;
; -3.204 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; 0.005      ; 3.666      ;
; -3.177 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.027     ; 3.627      ;
; -3.171 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 1.000        ; -0.062     ; 3.613      ;
; -3.128 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.080     ; 3.505      ;
; -3.123 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 1.000        ; -0.065     ; 3.515      ;
; -3.110 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 1.000        ; -0.025     ; 3.609      ;
; -3.065 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; -0.028     ; 3.514      ;
; -3.064 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 1.000        ; 0.048      ; 3.589      ;
; -2.226 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; -0.978     ; 1.745      ;
; -2.155 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -0.387     ; 1.712      ;
; -2.153 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -0.468     ; 1.777      ;
; -2.135 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 1.000        ; -0.813     ; 1.766      ;
; -2.133 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; -0.897     ; 1.728      ;
; -2.124 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 1.000        ; -0.888     ; 1.828      ;
; -2.051 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 1.000        ; -0.881     ; 1.674      ;
; -1.996 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 1.000        ; -0.909     ; 1.702      ;
; -1.965 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -0.309     ; 1.771      ;
; -1.961 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.500        ; -0.437     ; 1.616      ;
; -1.914 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 1.000        ; -0.805     ; 1.566      ;
; -1.855 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -0.287     ; 1.672      ;
; -1.810 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 1.000        ; -0.894     ; 1.520      ;
; -1.740 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -0.477     ; 1.255      ;
; -1.731 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; -0.443     ; 1.280      ;
; -1.727 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -0.357     ; 1.374      ;
; -1.678 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -0.379     ; 1.296      ;
; -1.675 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.500        ; -0.287     ; 1.503      ;
; -1.665 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.500        ; -0.289     ; 1.320      ;
; -1.652 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.500        ; -0.456     ; 1.200      ;
; -1.630 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -0.374     ; 1.213      ;
; -1.629 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.500        ; -0.303     ; 1.430      ;
; -1.625 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.500        ; -0.285     ; 1.297      ;
; -1.596 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; -0.432     ; 1.161      ;
; -1.225 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.500        ; 2.454      ; 3.671      ;
; -1.203 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.500        ; 2.461      ; 3.661      ;
; -1.142 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 1.000        ; 2.454      ; 4.088      ;
; -1.120 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 1.000        ; 2.461      ; 4.078      ;
+--------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IR[0]'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 2.920      ; 3.327      ;
; 0.426 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 3.439      ; 3.385      ;
; 0.430 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 3.440      ; 3.390      ;
; 0.440 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 2.893      ; 3.333      ;
; 0.454 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 3.423      ; 3.397      ;
; 0.464 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 3.440      ; 3.904      ;
; 0.467 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 2.930      ; 3.397      ;
; 0.485 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 3.423      ; 3.908      ;
; 0.498 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 2.899      ; 3.397      ;
; 0.511 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 3.439      ; 3.950      ;
; 0.521 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 2.909      ; 3.430      ;
; 0.521 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 2.931      ; 3.452      ;
; 0.529 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 2.920      ; 3.449      ;
; 0.532 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 2.821      ; 3.353      ;
; 0.543 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 2.840      ; 3.383      ;
; 0.545 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 3.345      ; 3.410      ;
; 0.552 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 2.897      ; 3.449      ;
; 0.553 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 3.350      ; 3.423      ;
; 0.562 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 3.345      ; 3.907      ;
; 0.564 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 3.340      ; 3.904      ;
; 0.566 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 2.840      ; 3.406      ;
; 0.569 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 3.346      ; 3.435      ;
; 0.569 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 3.340      ; 3.429      ;
; 0.575 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 2.822      ; 3.397      ;
; 0.584 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 3.350      ; 3.934      ;
; 0.587 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 2.818      ; 3.405      ;
; 0.604 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 3.351      ; 3.475      ;
; 0.609 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 2.820      ; 3.429      ;
; 0.614 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 3.346      ; 3.960      ;
; 0.619 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 2.832      ; 3.451      ;
; 0.632 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 2.816      ; 3.448      ;
; 0.647 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 3.351      ; 3.998      ;
; 0.771 ; lpm_latch:inst|latches[7]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.992      ; 1.803      ;
; 0.813 ; lpm_latch:inst1|latches[7]              ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 0.978      ; 1.831      ;
; 0.973 ; lpm_latch:inst1|latches[5]              ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR2        ; IR[0]       ; 0.000        ; 0.897      ; 1.910      ;
; 0.989 ; lpm_latch:inst|latches[4]               ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR1        ; IR[0]       ; 0.000        ; 0.806      ; 1.835      ;
; 1.030 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 0.896      ; 1.966      ;
; 1.057 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.655      ; 1.232      ;
; 1.059 ; lpm_latch:inst1|latches[4]              ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR2        ; IR[0]       ; 0.000        ; 0.805      ; 1.904      ;
; 1.067 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR2        ; IR[0]       ; 0.000        ; 0.881      ; 1.988      ;
; 1.127 ; lpm_latch:inst|latches[6]               ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR1        ; IR[0]       ; 0.000        ; 0.990      ; 2.157      ;
; 1.132 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 0.704      ; 1.356      ;
; 1.146 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.204      ; 1.350      ;
; 1.146 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.158      ; 1.304      ;
; 1.151 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 1.180      ;
; 1.156 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.696      ; 1.372      ;
; 1.162 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 1.191      ;
; 1.163 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.194      ; 1.357      ;
; 1.167 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.203      ; 1.370      ;
; 1.174 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.056      ; 1.230      ;
; 1.174 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.142      ; 1.316      ;
; 1.204 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.009      ; 1.213      ;
; 1.206 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.625      ; 1.351      ;
; 1.207 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 0.629      ; 1.356      ;
; 1.208 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.075      ; 1.283      ;
; 1.208 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 0.893      ; 2.141      ;
; 1.211 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 0.538      ; 1.269      ;
; 1.214 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.533      ; 1.267      ;
; 1.216 ; lpm_latch:inst|latches[5]               ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; LDDR1        ; IR[0]       ; 0.000        ; 0.899      ; 2.155      ;
; 1.229 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.728      ; 1.477      ;
; 1.247 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 1.275      ;
; 1.255 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.018      ; 1.273      ;
; 1.256 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.030      ; 1.286      ;
; 1.257 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.562      ; 1.339      ;
; 1.260 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 0.529      ; 1.309      ;
; 1.277 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 0.629      ; 1.426      ;
; 1.285 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; 0.000        ; 0.028      ; 1.313      ;
; 1.293 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 1.318      ;
; 1.298 ; lpm_latch:inst|latches[3]               ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; LDDR1        ; IR[0]       ; 0.000        ; 0.981      ; 2.319      ;
; 1.328 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; IR[0]        ; IR[0]       ; 0.000        ; 0.026      ; 1.354      ;
; 1.330 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 1.355      ;
; 1.331 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.089      ; 1.420      ;
; 1.347 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 1.372      ;
; 1.365 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.128      ; 1.493      ;
; 1.367 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; -0.500       ; 0.712      ; 1.599      ;
; 1.382 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 2.920      ; 3.822      ;
; 1.385 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.038      ; 1.423      ;
; 1.398 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.140      ; 1.538      ;
; 1.424 ; lpm_latch:inst|latches[3]               ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; LDDR1        ; IR[0]       ; 0.000        ; 0.898      ; 2.362      ;
; 1.425 ; lpm_latch:inst1|latches[3]              ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; LDDR2        ; IR[0]       ; 0.000        ; 0.894      ; 2.359      ;
; 1.425 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.041      ; 1.466      ;
; 1.458 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 2.930      ; 3.908      ;
; 1.466 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; 0.000        ; 0.026      ; 1.492      ;
; 1.479 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; IR[0]        ; IR[0]       ; -0.500       ; 2.893      ; 3.892      ;
; 1.481 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 2.909      ; 3.910      ;
; 1.481 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 0.705      ; 1.706      ;
; 1.485 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 0.560      ; 1.565      ;
; 1.489 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; -0.500       ; 2.899      ; 3.908      ;
; 1.507 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; IR[0]        ; IR[0]       ; -0.500       ; 2.821      ; 3.848      ;
; 1.509 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; IR[0]        ; IR[0]       ; 0.000        ; 0.029      ; 1.538      ;
; 1.524 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 2.931      ; 3.975      ;
; 1.527 ; lpm_latch:inst1|latches[6]              ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; LDDR2        ; IR[0]       ; 0.000        ; 0.975      ; 2.542      ;
; 1.529 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; IR[0]        ; IR[0]       ; 0.000        ; 0.121      ; 1.650      ;
; 1.537 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; IR[0]        ; IR[0]       ; -0.500       ; 2.920      ; 3.977      ;
; 1.551 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; IR[0]        ; IR[0]       ; 0.000        ; 0.025      ; 1.576      ;
; 1.555 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; IR[0]        ; IR[0]       ; -0.500       ; 2.897      ; 3.972      ;
; 1.560 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 2.840      ; 3.920      ;
; 1.568 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; IR[0]        ; IR[0]       ; -0.500       ; 2.820      ; 3.908      ;
; 1.570 ; lpm_latch:inst|latches[3]               ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; LDDR1        ; IR[0]       ; 0.000        ; 0.903      ; 2.513      ;
; 1.581 ; IR[0]                                   ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; IR[0]        ; IR[0]       ; -0.500       ; 2.818      ; 3.919      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LDDR2'                                                                                                                 ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.006 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; 2.612      ; 3.158      ;
; 1.020 ; IR[0]                                   ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; 2.612      ; 3.672      ;
; 1.022 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; 2.614      ; 3.176      ;
; 1.024 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; 2.615      ; 3.679      ;
; 1.029 ; IR[0]                                   ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; 2.615      ; 3.184      ;
; 1.033 ; IR[0]                                   ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; 2.614      ; 3.687      ;
; 1.051 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; 2.609      ; 3.200      ;
; 1.062 ; IR[0]                                   ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; 2.609      ; 3.711      ;
; 1.068 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; 2.541      ; 3.649      ;
; 1.072 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; 2.538      ; 3.150      ;
; 1.073 ; IR[0]                                   ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; 2.541      ; 3.154      ;
; 1.103 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; 2.539      ; 3.182      ;
; 1.110 ; IR[0]                                   ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; 2.538      ; 3.688      ;
; 1.114 ; IR[0]                                   ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; 2.539      ; 3.693      ;
; 1.171 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; 2.531      ; 3.242      ;
; 1.192 ; IR[0]                                   ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; 2.531      ; 3.763      ;
; 1.437 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.091      ; 1.568      ;
; 1.492 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.081      ; 1.613      ;
; 1.571 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 1.596      ;
; 1.606 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.092      ; 1.738      ;
; 1.652 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 1.677      ;
; 1.654 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 1.682      ;
; 1.675 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -0.103     ; 1.112      ;
; 1.689 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -0.100     ; 1.129      ;
; 1.694 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; -0.500       ; -0.187     ; 1.047      ;
; 1.703 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -0.246     ; 0.997      ;
; 1.735 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 1.760      ;
; 1.768 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -0.118     ; 1.190      ;
; 1.770 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -0.271     ; 1.039      ;
; 1.778 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; -0.500       ; -0.197     ; 1.121      ;
; 1.784 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.089      ; 1.913      ;
; 1.793 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.089      ; 1.922      ;
; 1.803 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.079      ; 1.922      ;
; 1.805 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -0.100     ; 1.245      ;
; 1.824 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -0.258     ; 1.106      ;
; 1.827 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; -0.500       ; -0.291     ; 1.076      ;
; 1.833 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; -0.500       ; -0.175     ; 1.198      ;
; 1.927 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.173      ; 2.140      ;
; 1.930 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.167      ; 2.137      ;
; 1.930 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst1|latches[4] ; IR[0]        ; LDDR2       ; 0.000        ; -0.616     ; 1.354      ;
; 1.945 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; 0.000        ; -0.701     ; 1.284      ;
; 1.979 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst1|latches[3] ; IR[0]        ; LDDR2       ; -0.500       ; -0.102     ; 1.417      ;
; 2.057 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; -0.500       ; -0.123     ; 1.474      ;
; 2.065 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -0.251     ; 1.354      ;
; 2.087 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst1|latches[1] ; IR[0]        ; LDDR2       ; 0.000        ; -0.715     ; 1.412      ;
; 2.101 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst1|latches[6] ; IR[0]        ; LDDR2       ; 0.000        ; -0.694     ; 1.447      ;
; 2.146 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.099      ; 2.285      ;
; 2.149 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.028      ; 2.177      ;
; 2.155 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst1|latches[5] ; IR[0]        ; LDDR2       ; 0.000        ; -0.710     ; 1.485      ;
; 2.166 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; 0.000        ; -0.622     ; 1.584      ;
; 2.170 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.003     ; 2.207      ;
; 2.187 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst1|latches[2] ; IR[0]        ; LDDR2       ; -0.500       ; -0.198     ; 1.529      ;
; 2.257 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst1|latches[7] ; IR[0]        ; LDDR2       ; 0.000        ; -0.788     ; 1.509      ;
; 2.264 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; 0.000        ; -0.702     ; 1.602      ;
; 2.285 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.022      ; 2.307      ;
; 2.292 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst1|latches[0] ; IR[0]        ; LDDR2       ; -0.500       ; -0.283     ; 1.549      ;
; 2.317 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.086      ; 2.443      ;
; 2.317 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.079      ; 2.436      ;
; 2.321 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.163      ; 2.524      ;
; 2.326 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.046      ; 2.372      ;
; 2.373 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.081      ; 2.494      ;
; 2.387 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.047      ; 2.434      ;
; 2.399 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.007      ; 2.446      ;
; 2.419 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.089      ; 2.548      ;
; 2.425 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.007      ; 2.472      ;
; 2.428 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[2] ; LDDR1        ; LDDR2       ; 0.000        ; 0.162      ; 2.630      ;
; 2.446 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.096      ; 2.582      ;
; 2.448 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.089      ; 2.577      ;
; 2.451 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[6] ; LDDR1        ; LDDR2       ; 0.000        ; 0.022      ; 2.513      ;
; 2.454 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.086      ; 2.580      ;
; 2.458 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.028     ; 2.430      ;
; 2.458 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[4] ; LDDR1        ; LDDR2       ; 0.000        ; 0.096      ; 2.594      ;
; 2.459 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.157      ; 2.656      ;
; 2.477 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.040     ; 2.437      ;
; 2.489 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.075      ; 2.604      ;
; 2.493 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.032      ; 2.525      ;
; 2.505 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.030      ; 2.535      ;
; 2.530 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.046     ; 2.484      ;
; 2.537 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.004      ; 2.581      ;
; 2.545 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst1|latches[1] ; LDDR1        ; LDDR2       ; 0.000        ; 0.160      ; 2.745      ;
; 2.547 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.031     ; 2.516      ;
; 2.548 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.050     ; 2.498      ;
; 2.557 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; 0.044      ; 2.601      ;
; 2.558 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; -0.044     ; 2.514      ;
; 2.571 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[0] ; LDDR2        ; LDDR2       ; 0.000        ; 0.025      ; 2.596      ;
; 2.590 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.036      ; 2.626      ;
; 2.604 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.004      ; 2.648      ;
; 2.609 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; -0.003     ; 2.646      ;
; 2.619 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.049     ; 2.570      ;
; 2.619 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[3] ; LDDR2        ; LDDR2       ; 0.000        ; 0.038      ; 2.657      ;
; 2.620 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[0] ; LDDR1        ; LDDR2       ; 0.000        ; 0.020      ; 2.680      ;
; 2.620 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[7] ; LDDR1        ; LDDR2       ; 0.000        ; 0.019      ; 2.679      ;
; 2.626 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[7] ; LDDR2        ; LDDR2       ; 0.000        ; -0.045     ; 2.581      ;
; 2.640 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[4] ; LDDR2        ; LDDR2       ; 0.000        ; 0.101      ; 2.741      ;
; 2.646 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst1|latches[6] ; LDDR2        ; LDDR2       ; 0.000        ; 0.027      ; 2.673      ;
; 2.658 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[2] ; LDDR2        ; LDDR2       ; 0.000        ; 0.029      ; 2.687      ;
; 2.664 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[5] ; LDDR1        ; LDDR2       ; 0.000        ; 0.012      ; 2.716      ;
; 2.672 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst1|latches[1] ; LDDR2        ; LDDR2       ; 0.000        ; 0.029      ; 2.701      ;
; 2.677 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst1|latches[5] ; LDDR2        ; LDDR2       ; 0.000        ; -0.042     ; 2.635      ;
; 2.684 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst1|latches[3] ; LDDR1        ; LDDR2       ; 0.000        ; 0.090      ; 2.814      ;
+-------+-----------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LDDR1'                                                                                                                ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.022 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; 2.615      ; 3.177      ;
; 1.028 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; 2.615      ; 3.683      ;
; 1.033 ; IR[0]                                   ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; 2.615      ; 3.188      ;
; 1.033 ; IR[0]                                   ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; 2.615      ; 3.688      ;
; 1.047 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; 2.600      ; 3.187      ;
; 1.058 ; IR[0]                                   ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; 2.600      ; 3.698      ;
; 1.060 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; 2.526      ; 3.626      ;
; 1.065 ; IR[0]                                   ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; 2.526      ; 3.131      ;
; 1.086 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; 2.524      ; 3.150      ;
; 1.088 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; 2.530      ; 3.158      ;
; 1.102 ; IR[0]                                   ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; 2.530      ; 3.672      ;
; 1.124 ; IR[0]                                   ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; 2.524      ; 3.688      ;
; 1.138 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; 2.520      ; 3.198      ;
; 1.149 ; IR[0]                                   ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; 2.520      ; 3.709      ;
; 1.214 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; 2.530      ; 3.284      ;
; 1.233 ; IR[0]                                   ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; 2.530      ; 3.803      ;
; 1.493 ; lpm_latch:inst1|latches[7]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.063      ; 1.596      ;
; 1.543 ; lpm_latch:inst|latches[7]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.568      ;
; 1.566 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.080      ; 1.686      ;
; 1.588 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.029      ; 1.617      ;
; 1.603 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.076      ; 1.719      ;
; 1.638 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.062      ; 1.740      ;
; 1.675 ; REG0_2:inst7|lpm_latch:inst8|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -0.102     ; 1.113      ;
; 1.693 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.025      ; 1.718      ;
; 1.693 ; REG0_2:inst7|lpm_latch:inst8|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -0.100     ; 1.133      ;
; 1.698 ; REG0_2:inst7|lpm_latch:inst6|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; -0.500       ; -0.187     ; 1.051      ;
; 1.717 ; REG0_2:inst7|lpm_latch:inst8|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -0.260     ; 0.997      ;
; 1.765 ; REG0_2:inst7|lpm_latch:inst6|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -0.286     ; 1.019      ;
; 1.792 ; REG0_2:inst7|lpm_latch:inst6|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; -0.500       ; -0.211     ; 1.121      ;
; 1.828 ; REG0_2:inst7|lpm_latch:inst8|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; -0.500       ; -0.190     ; 1.178      ;
; 1.853 ; REG0_2:inst7|lpm_latch:inst6|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -0.207     ; 1.186      ;
; 1.867 ; REG0_2:inst7|lpm_latch:inst8|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -0.259     ; 1.148      ;
; 1.870 ; REG0_2:inst7|lpm_latch:inst6|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; -0.500       ; -0.292     ; 1.118      ;
; 1.871 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.022      ; 1.893      ;
; 1.887 ; REG0_2:inst7|lpm_latch:inst8|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -0.182     ; 1.245      ;
; 1.899 ; lpm_latch:inst|latches[6]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.023      ; 1.922      ;
; 1.934 ; REG0_2:inst7|lpm_latch:inst7|latches[4] ; lpm_latch:inst|latches[4] ; IR[0]        ; LDDR1       ; 0.000        ; -0.616     ; 1.358      ;
; 1.938 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.026      ; 1.964      ;
; 2.010 ; REG0_2:inst7|lpm_latch:inst8|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -0.190     ; 1.360      ;
; 2.011 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.133      ; 2.144      ;
; 2.030 ; REG0_2:inst7|lpm_latch:inst7|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; 0.000        ; -0.790     ; 1.280      ;
; 2.064 ; REG0_2:inst7|lpm_latch:inst8|latches[3] ; lpm_latch:inst|latches[3] ; IR[0]        ; LDDR1       ; -0.500       ; -0.191     ; 1.413      ;
; 2.095 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.038      ; 2.133      ;
; 2.096 ; REG0_2:inst7|lpm_latch:inst7|latches[6] ; lpm_latch:inst|latches[6] ; IR[0]        ; LDDR1       ; 0.000        ; -0.709     ; 1.427      ;
; 2.139 ; REG0_2:inst7|lpm_latch:inst6|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; -0.500       ; -0.205     ; 1.474      ;
; 2.142 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.009     ; 2.173      ;
; 2.166 ; REG0_2:inst7|lpm_latch:inst7|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; 0.000        ; -0.621     ; 1.585      ;
; 2.169 ; REG0_2:inst7|lpm_latch:inst7|latches[1] ; lpm_latch:inst|latches[1] ; IR[0]        ; LDDR1       ; 0.000        ; -0.797     ; 1.412      ;
; 2.187 ; REG0_2:inst7|lpm_latch:inst6|latches[2] ; lpm_latch:inst|latches[2] ; IR[0]        ; LDDR1       ; -0.500       ; -0.197     ; 1.530      ;
; 2.198 ; REG0_2:inst7|lpm_latch:inst7|latches[5] ; lpm_latch:inst|latches[5] ; IR[0]        ; LDDR1       ; 0.000        ; -0.711     ; 1.527      ;
; 2.207 ; lpm_latch:inst1|latches[6]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.060      ; 2.307      ;
; 2.209 ; REG0_2:inst7|lpm_latch:inst7|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; 0.000        ; -0.641     ; 1.608      ;
; 2.221 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.044      ; 2.265      ;
; 2.237 ; REG0_2:inst7|lpm_latch:inst6|latches[0] ; lpm_latch:inst|latches[0] ; IR[0]        ; LDDR1       ; -0.500       ; -0.222     ; 1.555      ;
; 2.250 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.086      ; 2.376      ;
; 2.271 ; REG0_2:inst7|lpm_latch:inst7|latches[7] ; lpm_latch:inst|latches[7] ; IR[0]        ; LDDR1       ; 0.000        ; -0.802     ; 1.509      ;
; 2.302 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.072      ; 2.414      ;
; 2.305 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; -0.056     ; 2.249      ;
; 2.373 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.003     ; 2.410      ;
; 2.405 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.084      ; 2.529      ;
; 2.417 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.082      ; 2.539      ;
; 2.417 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.111      ; 2.528      ;
; 2.423 ; lpm_latch:inst|latches[5]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.020      ; 2.443      ;
; 2.424 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[0] ; LDDR2        ; LDDR1       ; 0.000        ; 0.138      ; 2.602      ;
; 2.433 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.009     ; 2.464      ;
; 2.440 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.001     ; 2.479      ;
; 2.452 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.026      ; 2.478      ;
; 2.461 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.007     ; 2.494      ;
; 2.469 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.029      ; 2.498      ;
; 2.481 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.005     ; 2.516      ;
; 2.486 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.060     ; 2.426      ;
; 2.491 ; lpm_latch:inst1|latches[5]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.070      ; 2.601      ;
; 2.499 ; lpm_latch:inst1|latches[3]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.001      ; 2.540      ;
; 2.512 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.060     ; 2.452      ;
; 2.520 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[2] ; LDDR1        ; LDDR1       ; 0.000        ; 0.111      ; 2.631      ;
; 2.535 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; 0.022      ; 2.557      ;
; 2.538 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[6] ; LDDR1        ; LDDR1       ; 0.000        ; -0.045     ; 2.493      ;
; 2.540 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.042      ; 2.582      ;
; 2.541 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.011     ; 2.570      ;
; 2.542 ; lpm_latch:inst|latches[3]               ; lpm_latch:inst|latches[5] ; LDDR1        ; LDDR1       ; 0.000        ; 0.048      ; 2.590      ;
; 2.548 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.007     ; 2.581      ;
; 2.549 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; 0.064      ; 2.653      ;
; 2.552 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[4] ; LDDR2        ; LDDR1       ; 0.000        ; 0.153      ; 2.745      ;
; 2.554 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[4] ; LDDR1        ; LDDR1       ; 0.000        ; 0.044      ; 2.598      ;
; 2.560 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; 0.020      ; 2.580      ;
; 2.566 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[2] ; LDDR2        ; LDDR1       ; 0.000        ; 0.082      ; 2.688      ;
; 2.595 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.013     ; 2.622      ;
; 2.622 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; -0.009     ; 2.653      ;
; 2.622 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[7] ; LDDR2        ; LDDR1       ; 0.000        ; 0.062      ; 2.724      ;
; 2.624 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[3] ; LDDR2        ; LDDR1       ; 0.000        ; -0.011     ; 2.653      ;
; 2.624 ; lpm_latch:inst|latches[1]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; 0.028      ; 2.652      ;
; 2.638 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[6] ; LDDR2        ; LDDR1       ; 0.000        ; -0.005     ; 2.673      ;
; 2.640 ; lpm_latch:inst1|latches[2]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.003     ; 2.677      ;
; 2.643 ; lpm_latch:inst|latches[4]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.062     ; 2.581      ;
; 2.649 ; lpm_latch:inst1|latches[0]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; 0.068      ; 2.757      ;
; 2.654 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[3] ; LDDR1        ; LDDR1       ; 0.000        ; -0.054     ; 2.600      ;
; 2.657 ; lpm_latch:inst|latches[0]               ; lpm_latch:inst|latches[0] ; LDDR1        ; LDDR1       ; 0.000        ; 0.029      ; 2.686      ;
; 2.658 ; lpm_latch:inst1|latches[4]              ; lpm_latch:inst|latches[5] ; LDDR2        ; LDDR1       ; 0.000        ; -0.005     ; 2.693      ;
; 2.662 ; lpm_latch:inst1|latches[1]              ; lpm_latch:inst|latches[1] ; LDDR2        ; LDDR1       ; 0.000        ; -0.001     ; 2.701      ;
; 2.710 ; lpm_latch:inst|latches[2]               ; lpm_latch:inst|latches[7] ; LDDR1        ; LDDR1       ; 0.000        ; -0.062     ; 2.648      ;
+-------+-----------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.125  ; 0.407 ; N/A      ; N/A     ; -3.000              ;
;  IR[0]           ; -11.093  ; 0.407 ; N/A      ; N/A     ; -3.000              ;
;  LDDR1           ; -11.125  ; 1.022 ; N/A      ; N/A     ; -3.000              ;
;  LDDR2           ; -11.075  ; 1.006 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -384.599 ; 0.0   ; 0.0      ; 0.0     ; -10.577             ;
;  IR[0]           ; -225.772 ; 0.000 ; N/A      ; N/A     ; -4.577              ;
;  LDDR1           ; -79.756  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
;  LDDR2           ; -79.071  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; FZ            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DR2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; M[18]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[23]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[22]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[19]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[21]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M[20]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_B                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RJ_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RS_B                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; T2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDDR1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDDR2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LDRI                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FZ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; FC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FZ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; FC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FZ            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; FC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DR2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DR2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; DR2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 128      ; 112      ; 64       ; 56       ;
; LDDR1      ; IR[0]    ; 0        ; 1622     ; 0        ; 811      ;
; LDDR2      ; IR[0]    ; 0        ; 1176     ; 0        ; 588      ;
; IR[0]      ; LDDR1    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR1    ; 0        ; 0        ; 0        ; 811      ;
; LDDR2      ; LDDR1    ; 0        ; 0        ; 0        ; 588      ;
; IR[0]      ; LDDR2    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR2    ; 0        ; 0        ; 0        ; 811      ;
; LDDR2      ; LDDR2    ; 0        ; 0        ; 0        ; 588      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 128      ; 112      ; 64       ; 56       ;
; LDDR1      ; IR[0]    ; 0        ; 1622     ; 0        ; 811      ;
; LDDR2      ; IR[0]    ; 0        ; 1176     ; 0        ; 588      ;
; IR[0]      ; LDDR1    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR1    ; 0        ; 0        ; 0        ; 811      ;
; LDDR2      ; LDDR1    ; 0        ; 0        ; 0        ; 588      ;
; IR[0]      ; LDDR2    ; 0        ; 0        ; 64       ; 56       ;
; LDDR1      ; LDDR2    ; 0        ; 0        ; 0        ; 811      ;
; LDDR2      ; LDDR2    ; 0        ; 0        ; 0        ; 588      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 782   ; 782  ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 414   ; 414  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; IR[0]  ; IR[0] ; Base ; Constrained ;
; LDDR1  ; LDDR1 ; Base ; Constrained ;
; LDDR2  ; LDDR2 ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ALU_B      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[18]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[19]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[20]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[21]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[22]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[23]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RJ_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FZ          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ALU_B      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[18]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[19]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[20]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[21]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[22]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; M[23]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RJ_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_B       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUS[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DR1[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FZ          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.1 Internal Build 593 12/11/2017 SJ Lite Edition
    Info: Processing started: Sat May 25 11:00:42 2019
Info: Command: quartus_sta ALU_MD -c ALU_MD
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_MD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name LDDR2 LDDR2
    Info (332105): create_clock -period 1.000 -name LDDR1 LDDR1
    Info (332105): create_clock -period 1.000 -name IR[0] IR[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.125             -79.756 LDDR1 
    Info (332119):   -11.093            -225.772 IR[0] 
    Info (332119):   -11.075             -79.071 LDDR2 
Info (332146): Worst-case hold slack is 1.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.533               0.000 IR[0] 
    Info (332119):     2.514               0.000 LDDR2 
    Info (332119):     2.565               0.000 LDDR1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.543             -75.093 LDDR1 
    Info (332119):   -10.498             -74.520 LDDR2 
    Info (332119):   -10.484            -212.985 IR[0] 
Info (332146): Worst-case hold slack is 1.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.509               0.000 IR[0] 
    Info (332119):     2.283               0.000 LDDR2 
    Info (332119):     2.365               0.000 LDDR1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.732
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.732             -92.601 IR[0] 
    Info (332119):    -4.212             -29.956 LDDR1 
    Info (332119):    -4.138             -29.556 LDDR2 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 IR[0] 
    Info (332119):     1.006               0.000 LDDR2 
    Info (332119):     1.022               0.000 LDDR1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -4.577 IR[0] 
    Info (332119):    -3.000              -3.000 LDDR1 
    Info (332119):    -3.000              -3.000 LDDR2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4813 megabytes
    Info: Processing ended: Sat May 25 11:00:45 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


