# Infraestrutura de Hardware - Projeto RISC-V Pipeline ğŸš€

Este repositÃ³rio contÃ©m os arquivos base para o projeto da disciplina Infraestrutura de Hardware (IF674) no CIn-UFPE. O objetivo do projeto Ã© implementar instruÃ§Ãµes em um processador RISC-V usando SystemVerilog.

## Equipe:

#### DeoclÃ©cio Ivo de Melo Netto
#### Pedro Fernandes Galindo
#### Rafael Henrique Ayres

---

## ğŸ“ InstruÃ§Ãµes

A tabela abaixo mostra o status das instruÃ§Ãµes implementadas atÃ© o momento:

| # | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|---|-----------|:-----------:|:-------:|:-----------:|
| 1 | `BEQ`     |     âœ…     |   âœ…   |     âœ…     |
| 2 | `LW`      |     âœ…     |   âœ…   |     âœ…     |
| 3 | `SW`      |     âœ…     |   âœ…   |     âœ…     |
| 4 | `ADD`     |     âœ…     |   âœ…   |     âœ…     |
| 5 | `AND`     |     âœ…     |   âœ…   |     âœ…     |

Seu objetivo Ã© implementar as instruÃ§Ãµes restantes listadas abaixo:

| #  | InstruÃ§Ã£o | Implementada | Testada | Funcionando |                                                  
| -- | --------- | :----------: | :-----: | :---------: | 
| 1  | `JAL`     |       âŒ      |    âŒ    |      âŒ      
| 2  | `JALR`    |       âŒ      |    âŒ    |      âŒ     
| 3  | `BNE`     |       âœ…      |    âŒ    |      âŒ      
| 4  | `BLT`     |       âœ…      |    âŒ    |      âŒ     
| 5  | `BGE`     |       âœ…      |    âŒ    |      âŒ   
| 6  | `LB`      |       âœ…      |    âœ…    |      âœ…      
| 7  | `LH`      |       âœ…      |    âœ…    |      âœ…      
| 8  | `LBU`     |       âœ…      |    âœ…    |      âœ…      
| 9  | `SB`      |       âœ…      |    âœ…    |      âœ…      
| 10 | `SH`      |       âœ…      |    âœ…    |      âœ…      
| 11 | `SLTI`    |       âœ…      |    âœ…    |      âœ…      
| 12 | `ADDI`    |       âœ…      |    âœ…    |      âœ…      
| 13 | `SLLI`    |       âœ…      |    âœ…    |      âœ…      
| 14 | `SRLI`    |       âœ…      |    âœ…    |      âœ…      
| 15 | `SRAI`    |       âœ…      |    âœ…    |      âœ…      
| 16 | `SUB`     |       âœ…      |    âœ…    |      âœ…      
| 17 | `SLT`     |       âœ…      |    âœ…    |      âœ…     
| 18 | `XOR`     |       âœ…      |    âœ…    |      âœ…      
| 19 | `OR`      |       âœ…      |    âœ…    |      âœ…     
| 20 | `HALT`    |       âŒ      |    âŒ    |      âŒ      


