<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üé± ‚õΩÔ∏è ‚èÆÔ∏è Sintetizador DDS no Verilog üôèüèæ ü§¥üèº üë®üèø‚Äçüéì</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Neste post, vou compartilhar como eu entendi escrevendo um sintetizador DDS no Verilog. Ser√° usado para gerar uma oscila√ß√£o sinusoidal, cuja frequ√™nci...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Sintetizador DDS no Verilog</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/457634/"><p><img src="https://habrastorage.org/webt/9a/zg/qs/9azgqsahwpzig90y6b8xbulgz9s.png"></p><br><p>  Neste post, vou compartilhar como eu entendi escrevendo um sintetizador DDS no Verilog.  Ser√° usado para gerar uma oscila√ß√£o sinusoidal, cuja frequ√™ncia e fase inicial podem ser ajustadas e calculadas para uso com um DAC unipolar de 8 bits.  Como o sintetizador funciona est√° bem escrito em um artigo na revista <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Components and Technologies</a> .  Para reduzir a quantidade de mem√≥ria usada da tabela senoidal, √© usada simetria. </p><a name="habracut"></a><br><p> Para compila√ß√£o no Linux, usei o Iverilog e para exibir o GTKWave.  Por conveni√™ncia, um Makefile simples foi escrito, talvez seja √∫til para algu√©m.  Inicialmente, usando o compilador iverilog, obtemos o arquivo tb.out e depois o enviamos para o simulador vvp, que √© instalado com o iverilog.  Como resultado, o vvp gerar√° out.vcd, que cont√©m todas as vari√°veis ‚Äã‚Äã(sinais) usadas no projeto.  O alvo de exibi√ß√£o, al√©m do acima, iniciar√° o GTKWave com um arquivo vari√°vel e voc√™ poder√° ver as formas de onda dos sinais. </p><br><pre><code class="plaintext hljs">SRC = nco.v TB = nco_tb.v all: iverilog -o tb.out $(TB) vvp -lxt tb.out check: iverilog -v $(TB) display: iverilog -o tb.out $(TB) vvp -lxt tb.out gtkwave out.vcd &amp; clean: rm -rf *.out *.vcd *.vvp</code> </pre> <br><p>  Antes de tudo, voc√™ precisa colocar uma tabela do futuro seno na mem√≥ria, pois escrevi um script Python simples que divide um quarto do per√≠odo seno em 64 pontos e o gera em um formato que pode ser copiado para o c√≥digo-fonte.  Desde que eu concebi a implementa√ß√£o do DDS para um DAC unipolar externo com uma capacidade de bits n√£o superior a 8 bits, a amplitude senoidal deve estar no intervalo de 0 a 256, onde o meio per√≠odo negativo fica no intervalo de 0 a 127 e a metade positiva em 128 a 255. .  Nesse sentido, os valores senoidais obtidos (de 0 a pi / 4) s√£o multiplicados por 127 e, em seguida, s√£o adicionados a 127. Como resultado, s√£o obtidos os valores do primeiro trimestre do per√≠odo, cuja amplitude √© de 128 ... 256. </p><br><p>  Chamo a aten√ß√£o para o fato de que, com essa forma√ß√£o, o seno na sa√≠da do DAC ter√° um componente constante.  Para remov√™-lo, √© necess√°rio passar por um capacitor. </p><br><pre> <code class="python hljs"><span class="hljs-keyword"><span class="hljs-keyword">import</span></span> numpy <span class="hljs-keyword"><span class="hljs-keyword">as</span></span> np x=np.linspace(<span class="hljs-number"><span class="hljs-number">0</span></span>,np.pi/<span class="hljs-number"><span class="hljs-number">2</span></span>,<span class="hljs-number"><span class="hljs-number">64</span></span>) print(np.sin(x)) y=<span class="hljs-number"><span class="hljs-number">127</span></span>*np.sin(x) print(len(y)) print(y) z=[] i = <span class="hljs-number"><span class="hljs-number">0</span></span> <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> elem <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> y: <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> int(elem)&lt;=<span class="hljs-number"><span class="hljs-number">16</span></span>: print(<span class="hljs-string"><span class="hljs-string">"lut[%d] = 7'h0%X;"</span></span> % (i, int(elem))) <span class="hljs-keyword"><span class="hljs-keyword">else</span></span>: print(<span class="hljs-string"><span class="hljs-string">"lut[%d] = 7'h%X;"</span></span> % (i, int(elem))) z.append(hex(int(elem))) i = i + <span class="hljs-number"><span class="hljs-number">1</span></span></code> </pre> <br><p>  Como a fun√ß√£o seno √© sim√©trica (√≠mpar), voc√™ pode encontrar a primeira simetria sin (x) = - sin (pi + x).  A segunda simetria √© caracterizada pelo fato de ter uma tabela para um quarto do per√≠odo, o segundo trimestre pode ser obtido percorrendo a tabela na ordem inversa (uma vez que o seno no meio per√≠odo primeiro aumenta e depois diminui). </p><br><h4 id="formiruem-sinus">  N√≥s formamos um seno </h4><br><p>  A maior parte do sintetizador DDS √© uma bateria de fase.  Em ess√™ncia, √© o √≠ndice de um elemento da Tabela de consulta (LUT).  Para cada per√≠odo do sinal do rel√≥gio, o valor nele aumenta em um determinado valor, como resultado, um seno √© obtido na sa√≠da.  A frequ√™ncia do sinal na sa√≠da depender√° do valor do incremento do acumulador de fase - quanto maior, maior a frequ√™ncia.  No entanto, de acordo com o crit√©rio de Kotelnikov, a frequ√™ncia de amostragem deve ser pelo menos 2 vezes a frequ√™ncia do sinal (para evitar o efeito de sobreposi√ß√£o do espectro), portanto, a limita√ß√£o no incremento m√°ximo √© metade do acumulador de fase.  Em geral, o crit√©rio de engenharia √© a frequ√™ncia de amostragem = 2,2 da frequ√™ncia do sinal, portanto, tendo decidido n√£o lev√°-lo ao extremo, removi mais um bit, deixando 6 bits incrementados com uma bateria de fase de 8 bits (mesmo que j√° seja o jackalite senoidal). </p><br><p>  Devido √† simetria usada, apenas os 6 bits inferiores de 2 ^ 6 = 64 ser√£o usados ‚Äã‚Äãdiretamente para amostragem de √≠ndice.  Os 2 bits altos s√£o usados ‚Äã‚Äãpara identificar um quarto de per√≠odo de gera√ß√£o senoidal e, consequentemente, alterar a dire√ß√£o do percurso da tabela.  Voc√™ deve obter algo semelhante a: </p><br><pre> <code class="plaintext hljs">module nco(clk, rst, out ); input clk, rst; output reg [7:0] out; reg [5:0] phase_inc = 6'h1; reg [7:0] phase_acc = 0; parameter LUT_SIZE = 64; reg [6:0] lut [0:LUT_SIZE-1]; always @(posedge clk) begin if (rst) begin phase_inc = 6'h1; phase_acc = 0; out = 0; lut[0] = 7'h00; //     lut[63] = 7'h7F; end else begin //      1    if (phase_acc[7:6] == 2'b00) begin //        LUT out &lt;= {1'b1,lut[phase_acc[5:0]]}; end if (phase_acc[7:6] == 2'b01) begin out &lt;= {1'b1,lut[~phase_acc[5:0]]}; end if (phase_acc[7:6] == 2'b10) begin out &lt;= {1'b0,~lut[phase_acc[5:0]]}; end if (phase_acc[7:6] == 2'b11) begin out &lt;= {1'b0,~lut[~phase_acc[5:0]]}; end phase_acc &lt;= phase_acc + {2'b0,phase_inc}; end end endmodule</code> </pre> <br><p>  Ao redefinir, inicializamos tudo com zeros, exceto pelo valor do incremento de fase, definimos como um.  Para preservar a capacidade de sintetiza√ß√£o do c√≥digo, a tabela tamb√©m ser√° preenchida com valores durante a redefini√ß√£o.  Em um projeto real, √© aconselh√°vel usar a mem√≥ria de bloco incorporada no FPGA para esses fins e criar um arquivo de configura√ß√£o separado para ele, al√©m de usar o n√∫cleo de IP no pr√≥prio projeto. </p><br><p>  Uma pequena explica√ß√£o sobre como a simetria funciona.  A cada ciclo, √© verificado (nos 2 bits mais significativos) em que trimestre o acumulador de fases est√° localizado atualmente.  Se o mais alto = 00, a sa√≠da no d√≠gito mais alto √© 1 (respons√°vel pela meia-onda positiva), nos mais baixos - o valor da LUT de acordo com o √≠ndice.  Ap√≥s o valor do acumulador de fases exceder 63 (o primeiro trimestre passa), 01 aparecer√° nos bits altos e os inferiores ser√£o preenchidos com zeros novamente. </p><br><p>  Para passar o LUT na ordem inversa, basta inverter os bits menos significativos do acumulador de fases (continuar√° aumentando a cada ciclo do rel√≥gio e seu valor invertido diminuir√°). </p><br><p>  Para formar uma meia-onda negativa, escrevemos 0. No bit superior da sa√≠da, precisamos agora inverter o pr√≥prio valor da tabela senoidal.  O ponto aqui √© que voc√™ precisa obter uma c√≥pia espelhada do quarto do seno e, se isso n√£o for feito, voc√™ obt√©m a mesma imagem do primeiro trimestre, mas diminuiu 127 vezes.  Voc√™ pode verificar isso removendo o inverso no c√≥digo. </p><br><h4 id="menyaem-chastotu-i-nachalnuyu-fazu">  Mudamos a frequ√™ncia e a fase inicial </h4><br><p>  Como j√° descrito acima, para alterar a frequ√™ncia, √© necess√°rio alterar o valor do incremento de fase.  Novas entradas aparecer√£o: </p><br><pre> <code class="plaintext hljs">input [5:0] freq_res; input [7:0] phase;</code> </pre> <br><p>  Para alterar o valor do incremento de fase, basta ajust√°-lo em cada ciclo: </p><br><pre> <code class="plaintext hljs">always @(posedge clk) begin if (rst) begin //... end else begin //... phase_inc &lt;= freq_res; end end</code> </pre> <br><p>  Com a fase inicial, nem tudo √© t√£o simples.  Voc√™ deve primeiro grav√°-lo no registro intermedi√°rio e preencher o acumulador de fase com esse valor somente se o valor da fase inicial na entrada n√£o coincidir com o valor armazenado anteriormente.  Isso levanta outro ponto importante relacionado ao estado das corridas.  J√° temos um lugar onde escrevemos <code>phase_acc</code> no registro.  Voc√™ n√£o pode gravar ao mesmo tempo em v√°rios lugares, pois os dados que vieram primeiro ser√£o gravados.  Portanto, o design ficar√° assim: </p><br><pre> <code class="plaintext hljs">reg change_phase = 0; //     //     (  ) //     : prev_phase &lt;= phase; if (phase != prev_phase) begin //       change_phase &lt;= 1'b1; end if (change_phase) begin //        phase_acc &lt;= prev_phase; change_phase &lt;= 1'b0; end else begin //           phase_acc &lt;= phase_acc + {2'b0,phase_inc}; end</code> </pre> <br><h4 id="testbench">  Testbench </h4><br><p>  O c√≥digo testbench para Iverilog e GTKWave possui alguns designs (com um cifr√£o) que n√£o s√£o usados ‚Äã‚Äãno ISE Design Suite ou no Quartus usual.  Seu significado se resume a selecionar sinais monitorados e carreg√°-los em um arquivo, para que possam ser transferidos para o simulador.  O trabalho da pr√≥pria bancada de testes √© trivial - fazemos um reset, ajustamos a frequ√™ncia / fase inicial e esperamos um pouco. </p><br><pre> <code class="plaintext hljs">`include "nco.v" `timescale 1ns / 1ps module nco_tb; reg clk = 0, rst = 0; reg [7:0] phase = 0; reg [5:0] freq_res; wire [7:0] out; nco nco_inst ( .clk(clk), .rst(rst), .phase(phase), .freq_res(freq_res), .out(out) ); always #2 clk &lt;= ~clk; initial begin $dumpfile("out.vcd"); $dumpvars(0, nco_tb); //$monitor("time =%4d out=%h",$time,out); rst = 1'b1; freq_res = 1; #8 rst = 1'b0; #300 phase = 8'b00100011; #300 phase = 8'b00001111; #1200 freq_res = 6'b111101; #1200 freq_res = 6'b001111; #1200 freq_res = 6'b011111; #400 phase = 8'b00010011; #1200 $finish; end endmodule</code> </pre> <br><h4 id="vremennye-diagrammy">  Gr√°ficos de tempo </h4><br><p>  Na sa√≠da, obtemos algo semelhante a um seno com uma frequ√™ncia vari√°vel e uma fase inicial nos pontos de tempo definidos no banco de testes.  √â importante notar que, com o aumento da frequ√™ncia, a resolu√ß√£o ao longo (o n√∫mero de amostras por per√≠odo) diminui, respectivamente, a frequ√™ncia do rel√≥gio do sintetizador e seu tamanho LUT desempenham um papel decisivo na reprodu√ß√£o do seno puro (quanto mais sua forma se aproxima do ideal, menos componentes laterais no espectro do resultado sinal e o pico j√° estar√° na frequ√™ncia gerada). </p><br><p><img src="https://habrastorage.org/webt/zk/ws/zg/zkwszgjj7dw89xqygjhcc8uhzoc.png"></p><br><p>  Pode-se ver que um sinal com uma segunda frequ√™ncia j√° n√£o tem um seno t√£o suave quanto os outros.  Vamos dar uma olhada. </p><br><p><img src="https://habrastorage.org/webt/ni/ja/cd/nijacdynrfxbcbq-xjxbmbjtqbe.png"></p><br><p>  Pode-se ver que isso ainda √© um pouco semelhante ao seno, o resultado se tornar√° ainda melhor depois que esse sinal for passado atrav√©s de um filtro anti-aliasing (filtro passa-baixo). </p><br><p>  As fontes do projeto est√£o dispon√≠veis <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">aqui</a> . </p><br><h4 id="istochniki">  Fontes </h4><br><ul><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Como o sintetizador DDS funciona</a> </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Icarus Verilog Website</a> </li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt457634/">https://habr.com/ru/post/pt457634/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt457624/index.html">Como quebramos a velha cabana e constru√≠mos um arranha-c√©u em seu lugar</a></li>
<li><a href="../pt457626/index.html">Revis√£o dos n√≠veis de acesso do usu√°rio usando o Power BI usando o exemplo do Bitrix CMS (BUS)</a></li>
<li><a href="../pt457628/index.html">Gerenciamento eficaz de programas e projetos P2M</a></li>
<li><a href="../pt457630/index.html">Experi√™ncia no desenvolvimento de requisitos para cientista de dados de qualidades profissionais</a></li>
<li><a href="../pt457632/index.html">Quanto custam os testes de unidade?</a></li>
<li><a href="../pt457638/index.html">Me pegue se puder. Vers√£o Profeta</a></li>
<li><a href="../pt457640/index.html">Em que os especialistas em prote√ß√£o de dados confiam? Relat√≥rio do Congresso Internacional de Seguran√ßa Cibern√©tica</a></li>
<li><a href="../pt457646/index.html">Sobre o ant√≠lope em uma m√°scara de g√°s e lagos de sal rosa</a></li>
<li><a href="../pt457652/index.html">Como organizar 120.000 fotos e para que n√£o haja tryndets, com diferentes n√≠veis de acesso, para a equipe</a></li>
<li><a href="../pt457658/index.html">Uni√£o MS-11: Um acidente que n√£o existia?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>