# Verilog 资料

参考夏宇闻的verilog教程链接：https://pan.baidu.com/s/1VW-LyvieeMvd285AJLlFtw?pwd=hz8i （提取码：hz8i）

# 主要用到的

1. module 定义
2. assign 
3. always
4. 状态机写法
5. 生成块