|BancoDeRegistros
Data[0] => registro:banco0.D[0]
Data[0] => registro:banco1.D[0]
Data[0] => registro:banco2.D[0]
Data[0] => registro:banco3.D[0]
Data[0] => registro:banco4.D[0]
Data[0] => registro:banco5.D[0]
Data[0] => registro:banco6.D[0]
Data[0] => registro:banco7.D[0]
Data[1] => registro:banco0.D[1]
Data[1] => registro:banco1.D[1]
Data[1] => registro:banco2.D[1]
Data[1] => registro:banco3.D[1]
Data[1] => registro:banco4.D[1]
Data[1] => registro:banco5.D[1]
Data[1] => registro:banco6.D[1]
Data[1] => registro:banco7.D[1]
Data[2] => registro:banco0.D[2]
Data[2] => registro:banco1.D[2]
Data[2] => registro:banco2.D[2]
Data[2] => registro:banco3.D[2]
Data[2] => registro:banco4.D[2]
Data[2] => registro:banco5.D[2]
Data[2] => registro:banco6.D[2]
Data[2] => registro:banco7.D[2]
Data[3] => registro:banco0.D[3]
Data[3] => registro:banco1.D[3]
Data[3] => registro:banco2.D[3]
Data[3] => registro:banco3.D[3]
Data[3] => registro:banco4.D[3]
Data[3] => registro:banco5.D[3]
Data[3] => registro:banco6.D[3]
Data[3] => registro:banco7.D[3]
Data[4] => registro:banco0.D[4]
Data[4] => registro:banco1.D[4]
Data[4] => registro:banco2.D[4]
Data[4] => registro:banco3.D[4]
Data[4] => registro:banco4.D[4]
Data[4] => registro:banco5.D[4]
Data[4] => registro:banco6.D[4]
Data[4] => registro:banco7.D[4]
Data[5] => registro:banco0.D[5]
Data[5] => registro:banco1.D[5]
Data[5] => registro:banco2.D[5]
Data[5] => registro:banco3.D[5]
Data[5] => registro:banco4.D[5]
Data[5] => registro:banco5.D[5]
Data[5] => registro:banco6.D[5]
Data[5] => registro:banco7.D[5]
Data[6] => registro:banco0.D[6]
Data[6] => registro:banco1.D[6]
Data[6] => registro:banco2.D[6]
Data[6] => registro:banco3.D[6]
Data[6] => registro:banco4.D[6]
Data[6] => registro:banco5.D[6]
Data[6] => registro:banco6.D[6]
Data[6] => registro:banco7.D[6]
Data[7] => registro:banco0.D[7]
Data[7] => registro:banco1.D[7]
Data[7] => registro:banco2.D[7]
Data[7] => registro:banco3.D[7]
Data[7] => registro:banco4.D[7]
Data[7] => registro:banco5.D[7]
Data[7] => registro:banco6.D[7]
Data[7] => registro:banco7.D[7]
Data[8] => registro:banco0.D[8]
Data[8] => registro:banco1.D[8]
Data[8] => registro:banco2.D[8]
Data[8] => registro:banco3.D[8]
Data[8] => registro:banco4.D[8]
Data[8] => registro:banco5.D[8]
Data[8] => registro:banco6.D[8]
Data[8] => registro:banco7.D[8]
Data[9] => registro:banco0.D[9]
Data[9] => registro:banco1.D[9]
Data[9] => registro:banco2.D[9]
Data[9] => registro:banco3.D[9]
Data[9] => registro:banco4.D[9]
Data[9] => registro:banco5.D[9]
Data[9] => registro:banco6.D[9]
Data[9] => registro:banco7.D[9]
Data[10] => registro:banco0.D[10]
Data[10] => registro:banco1.D[10]
Data[10] => registro:banco2.D[10]
Data[10] => registro:banco3.D[10]
Data[10] => registro:banco4.D[10]
Data[10] => registro:banco5.D[10]
Data[10] => registro:banco6.D[10]
Data[10] => registro:banco7.D[10]
Data[11] => registro:banco0.D[11]
Data[11] => registro:banco1.D[11]
Data[11] => registro:banco2.D[11]
Data[11] => registro:banco3.D[11]
Data[11] => registro:banco4.D[11]
Data[11] => registro:banco5.D[11]
Data[11] => registro:banco6.D[11]
Data[11] => registro:banco7.D[11]
Data[12] => registro:banco0.D[12]
Data[12] => registro:banco1.D[12]
Data[12] => registro:banco2.D[12]
Data[12] => registro:banco3.D[12]
Data[12] => registro:banco4.D[12]
Data[12] => registro:banco5.D[12]
Data[12] => registro:banco6.D[12]
Data[12] => registro:banco7.D[12]
Data[13] => registro:banco0.D[13]
Data[13] => registro:banco1.D[13]
Data[13] => registro:banco2.D[13]
Data[13] => registro:banco3.D[13]
Data[13] => registro:banco4.D[13]
Data[13] => registro:banco5.D[13]
Data[13] => registro:banco6.D[13]
Data[13] => registro:banco7.D[13]
Data[14] => registro:banco0.D[14]
Data[14] => registro:banco1.D[14]
Data[14] => registro:banco2.D[14]
Data[14] => registro:banco3.D[14]
Data[14] => registro:banco4.D[14]
Data[14] => registro:banco5.D[14]
Data[14] => registro:banco6.D[14]
Data[14] => registro:banco7.D[14]
Data[15] => registro:banco0.D[15]
Data[15] => registro:banco1.D[15]
Data[15] => registro:banco2.D[15]
Data[15] => registro:banco3.D[15]
Data[15] => registro:banco4.D[15]
Data[15] => registro:banco5.D[15]
Data[15] => registro:banco6.D[15]
Data[15] => registro:banco7.D[15]
Data[16] => registro:banco0.D[16]
Data[16] => registro:banco1.D[16]
Data[16] => registro:banco2.D[16]
Data[16] => registro:banco3.D[16]
Data[16] => registro:banco4.D[16]
Data[16] => registro:banco5.D[16]
Data[16] => registro:banco6.D[16]
Data[16] => registro:banco7.D[16]
Data[17] => registro:banco0.D[17]
Data[17] => registro:banco1.D[17]
Data[17] => registro:banco2.D[17]
Data[17] => registro:banco3.D[17]
Data[17] => registro:banco4.D[17]
Data[17] => registro:banco5.D[17]
Data[17] => registro:banco6.D[17]
Data[17] => registro:banco7.D[17]
Data[18] => registro:banco0.D[18]
Data[18] => registro:banco1.D[18]
Data[18] => registro:banco2.D[18]
Data[18] => registro:banco3.D[18]
Data[18] => registro:banco4.D[18]
Data[18] => registro:banco5.D[18]
Data[18] => registro:banco6.D[18]
Data[18] => registro:banco7.D[18]
Data[19] => registro:banco0.D[19]
Data[19] => registro:banco1.D[19]
Data[19] => registro:banco2.D[19]
Data[19] => registro:banco3.D[19]
Data[19] => registro:banco4.D[19]
Data[19] => registro:banco5.D[19]
Data[19] => registro:banco6.D[19]
Data[19] => registro:banco7.D[19]
Data[20] => registro:banco0.D[20]
Data[20] => registro:banco1.D[20]
Data[20] => registro:banco2.D[20]
Data[20] => registro:banco3.D[20]
Data[20] => registro:banco4.D[20]
Data[20] => registro:banco5.D[20]
Data[20] => registro:banco6.D[20]
Data[20] => registro:banco7.D[20]
Data[21] => registro:banco0.D[21]
Data[21] => registro:banco1.D[21]
Data[21] => registro:banco2.D[21]
Data[21] => registro:banco3.D[21]
Data[21] => registro:banco4.D[21]
Data[21] => registro:banco5.D[21]
Data[21] => registro:banco6.D[21]
Data[21] => registro:banco7.D[21]
Data[22] => registro:banco0.D[22]
Data[22] => registro:banco1.D[22]
Data[22] => registro:banco2.D[22]
Data[22] => registro:banco3.D[22]
Data[22] => registro:banco4.D[22]
Data[22] => registro:banco5.D[22]
Data[22] => registro:banco6.D[22]
Data[22] => registro:banco7.D[22]
Data[23] => registro:banco0.D[23]
Data[23] => registro:banco1.D[23]
Data[23] => registro:banco2.D[23]
Data[23] => registro:banco3.D[23]
Data[23] => registro:banco4.D[23]
Data[23] => registro:banco5.D[23]
Data[23] => registro:banco6.D[23]
Data[23] => registro:banco7.D[23]
Data[24] => registro:banco0.D[24]
Data[24] => registro:banco1.D[24]
Data[24] => registro:banco2.D[24]
Data[24] => registro:banco3.D[24]
Data[24] => registro:banco4.D[24]
Data[24] => registro:banco5.D[24]
Data[24] => registro:banco6.D[24]
Data[24] => registro:banco7.D[24]
Data[25] => registro:banco0.D[25]
Data[25] => registro:banco1.D[25]
Data[25] => registro:banco2.D[25]
Data[25] => registro:banco3.D[25]
Data[25] => registro:banco4.D[25]
Data[25] => registro:banco5.D[25]
Data[25] => registro:banco6.D[25]
Data[25] => registro:banco7.D[25]
Data[26] => registro:banco0.D[26]
Data[26] => registro:banco1.D[26]
Data[26] => registro:banco2.D[26]
Data[26] => registro:banco3.D[26]
Data[26] => registro:banco4.D[26]
Data[26] => registro:banco5.D[26]
Data[26] => registro:banco6.D[26]
Data[26] => registro:banco7.D[26]
Data[27] => registro:banco0.D[27]
Data[27] => registro:banco1.D[27]
Data[27] => registro:banco2.D[27]
Data[27] => registro:banco3.D[27]
Data[27] => registro:banco4.D[27]
Data[27] => registro:banco5.D[27]
Data[27] => registro:banco6.D[27]
Data[27] => registro:banco7.D[27]
Data[28] => registro:banco0.D[28]
Data[28] => registro:banco1.D[28]
Data[28] => registro:banco2.D[28]
Data[28] => registro:banco3.D[28]
Data[28] => registro:banco4.D[28]
Data[28] => registro:banco5.D[28]
Data[28] => registro:banco6.D[28]
Data[28] => registro:banco7.D[28]
Data[29] => registro:banco0.D[29]
Data[29] => registro:banco1.D[29]
Data[29] => registro:banco2.D[29]
Data[29] => registro:banco3.D[29]
Data[29] => registro:banco4.D[29]
Data[29] => registro:banco5.D[29]
Data[29] => registro:banco6.D[29]
Data[29] => registro:banco7.D[29]
Data[30] => registro:banco0.D[30]
Data[30] => registro:banco1.D[30]
Data[30] => registro:banco2.D[30]
Data[30] => registro:banco3.D[30]
Data[30] => registro:banco4.D[30]
Data[30] => registro:banco5.D[30]
Data[30] => registro:banco6.D[30]
Data[30] => registro:banco7.D[30]
Data[31] => registro:banco0.D[31]
Data[31] => registro:banco1.D[31]
Data[31] => registro:banco2.D[31]
Data[31] => registro:banco3.D[31]
Data[31] => registro:banco4.D[31]
Data[31] => registro:banco5.D[31]
Data[31] => registro:banco6.D[31]
Data[31] => registro:banco7.D[31]
Fuente1[0] => multiplexador32_b:multi0.s0
Fuente1[1] => multiplexador32_b:multi0.s1
Fuente1[2] => multiplexador32_b:multi0.S2
Fuente2[0] => multiplexador32_b:multi1.s0
Fuente2[1] => multiplexador32_b:multi1.s1
Fuente2[2] => multiplexador32_b:multi1.S2
Destino[0] => demultiplexor8_1:demulti0.S0
Destino[1] => demultiplexor8_1:demulti0.S1
Destino[2] => demultiplexor8_1:demulti0.S2
W => demultiplexor8_1:demulti0.A
A[0] << multiplexador32_b:multi0.Q[0]
A[1] << multiplexador32_b:multi0.Q[1]
A[2] << multiplexador32_b:multi0.Q[2]
A[3] << multiplexador32_b:multi0.Q[3]
A[4] << multiplexador32_b:multi0.Q[4]
A[5] << multiplexador32_b:multi0.Q[5]
A[6] << multiplexador32_b:multi0.Q[6]
A[7] << multiplexador32_b:multi0.Q[7]
A[8] << multiplexador32_b:multi0.Q[8]
A[9] << multiplexador32_b:multi0.Q[9]
A[10] << multiplexador32_b:multi0.Q[10]
A[11] << multiplexador32_b:multi0.Q[11]
A[12] << multiplexador32_b:multi0.Q[12]
A[13] << multiplexador32_b:multi0.Q[13]
A[14] << multiplexador32_b:multi0.Q[14]
A[15] << multiplexador32_b:multi0.Q[15]
A[16] << multiplexador32_b:multi0.Q[16]
A[17] << multiplexador32_b:multi0.Q[17]
A[18] << multiplexador32_b:multi0.Q[18]
A[19] << multiplexador32_b:multi0.Q[19]
A[20] << multiplexador32_b:multi0.Q[20]
A[21] << multiplexador32_b:multi0.Q[21]
A[22] << multiplexador32_b:multi0.Q[22]
A[23] << multiplexador32_b:multi0.Q[23]
A[24] << multiplexador32_b:multi0.Q[24]
A[25] << multiplexador32_b:multi0.Q[25]
A[26] << multiplexador32_b:multi0.Q[26]
A[27] << multiplexador32_b:multi0.Q[27]
A[28] << multiplexador32_b:multi0.Q[28]
A[29] << multiplexador32_b:multi0.Q[29]
A[30] << multiplexador32_b:multi0.Q[30]
A[31] << multiplexador32_b:multi0.Q[31]
B[0] << multiplexador32_b:multi1.Q[0]
B[1] << multiplexador32_b:multi1.Q[1]
B[2] << multiplexador32_b:multi1.Q[2]
B[3] << multiplexador32_b:multi1.Q[3]
B[4] << multiplexador32_b:multi1.Q[4]
B[5] << multiplexador32_b:multi1.Q[5]
B[6] << multiplexador32_b:multi1.Q[6]
B[7] << multiplexador32_b:multi1.Q[7]
B[8] << multiplexador32_b:multi1.Q[8]
B[9] << multiplexador32_b:multi1.Q[9]
B[10] << multiplexador32_b:multi1.Q[10]
B[11] << multiplexador32_b:multi1.Q[11]
B[12] << multiplexador32_b:multi1.Q[12]
B[13] << multiplexador32_b:multi1.Q[13]
B[14] << multiplexador32_b:multi1.Q[14]
B[15] << multiplexador32_b:multi1.Q[15]
B[16] << multiplexador32_b:multi1.Q[16]
B[17] << multiplexador32_b:multi1.Q[17]
B[18] << multiplexador32_b:multi1.Q[18]
B[19] << multiplexador32_b:multi1.Q[19]
B[20] << multiplexador32_b:multi1.Q[20]
B[21] << multiplexador32_b:multi1.Q[21]
B[22] << multiplexador32_b:multi1.Q[22]
B[23] << multiplexador32_b:multi1.Q[23]
B[24] << multiplexador32_b:multi1.Q[24]
B[25] << multiplexador32_b:multi1.Q[25]
B[26] << multiplexador32_b:multi1.Q[26]
B[27] << multiplexador32_b:multi1.Q[27]
B[28] << multiplexador32_b:multi1.Q[28]
B[29] << multiplexador32_b:multi1.Q[29]
B[30] << multiplexador32_b:multi1.Q[30]
B[31] << multiplexador32_b:multi1.Q[31]


|BancoDeRegistros|registro:banco0
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7
D[0] => flipFlop:ciclo:0:flip.D
D[1] => flipFlop:ciclo:1:flip.D
D[2] => flipFlop:ciclo:2:flip.D
D[3] => flipFlop:ciclo:3:flip.D
D[4] => flipFlop:ciclo:4:flip.D
D[5] => flipFlop:ciclo:5:flip.D
D[6] => flipFlop:ciclo:6:flip.D
D[7] => flipFlop:ciclo:7:flip.D
D[8] => flipFlop:ciclo:8:flip.D
D[9] => flipFlop:ciclo:9:flip.D
D[10] => flipFlop:ciclo:10:flip.D
D[11] => flipFlop:ciclo:11:flip.D
D[12] => flipFlop:ciclo:12:flip.D
D[13] => flipFlop:ciclo:13:flip.D
D[14] => flipFlop:ciclo:14:flip.D
D[15] => flipFlop:ciclo:15:flip.D
D[16] => flipFlop:ciclo:16:flip.D
D[17] => flipFlop:ciclo:17:flip.D
D[18] => flipFlop:ciclo:18:flip.D
D[19] => flipFlop:ciclo:19:flip.D
D[20] => flipFlop:ciclo:20:flip.D
D[21] => flipFlop:ciclo:21:flip.D
D[22] => flipFlop:ciclo:22:flip.D
D[23] => flipFlop:ciclo:23:flip.D
D[24] => flipFlop:ciclo:24:flip.D
D[25] => flipFlop:ciclo:25:flip.D
D[26] => flipFlop:ciclo:26:flip.D
D[27] => flipFlop:ciclo:27:flip.D
D[28] => flipFlop:ciclo:28:flip.D
D[29] => flipFlop:ciclo:29:flip.D
D[30] => flipFlop:ciclo:30:flip.D
D[31] => flipFlop:ciclo:31:flip.D
EN => flipFlop:ciclo:31:flip.Clk
EN => flipFlop:ciclo:30:flip.Clk
EN => flipFlop:ciclo:29:flip.Clk
EN => flipFlop:ciclo:28:flip.Clk
EN => flipFlop:ciclo:27:flip.Clk
EN => flipFlop:ciclo:26:flip.Clk
EN => flipFlop:ciclo:25:flip.Clk
EN => flipFlop:ciclo:24:flip.Clk
EN => flipFlop:ciclo:23:flip.Clk
EN => flipFlop:ciclo:22:flip.Clk
EN => flipFlop:ciclo:21:flip.Clk
EN => flipFlop:ciclo:20:flip.Clk
EN => flipFlop:ciclo:19:flip.Clk
EN => flipFlop:ciclo:18:flip.Clk
EN => flipFlop:ciclo:17:flip.Clk
EN => flipFlop:ciclo:16:flip.Clk
EN => flipFlop:ciclo:15:flip.Clk
EN => flipFlop:ciclo:14:flip.Clk
EN => flipFlop:ciclo:13:flip.Clk
EN => flipFlop:ciclo:12:flip.Clk
EN => flipFlop:ciclo:11:flip.Clk
EN => flipFlop:ciclo:10:flip.Clk
EN => flipFlop:ciclo:9:flip.Clk
EN => flipFlop:ciclo:8:flip.Clk
EN => flipFlop:ciclo:7:flip.Clk
EN => flipFlop:ciclo:6:flip.Clk
EN => flipFlop:ciclo:5:flip.Clk
EN => flipFlop:ciclo:4:flip.Clk
EN => flipFlop:ciclo:3:flip.Clk
EN => flipFlop:ciclo:2:flip.Clk
EN => flipFlop:ciclo:1:flip.Clk
EN => flipFlop:ciclo:0:flip.Clk
Q[0] <> flipFlop:ciclo:0:flip.Q
Q[1] <> flipFlop:ciclo:1:flip.Q
Q[2] <> flipFlop:ciclo:2:flip.Q
Q[3] <> flipFlop:ciclo:3:flip.Q
Q[4] <> flipFlop:ciclo:4:flip.Q
Q[5] <> flipFlop:ciclo:5:flip.Q
Q[6] <> flipFlop:ciclo:6:flip.Q
Q[7] <> flipFlop:ciclo:7:flip.Q
Q[8] <> flipFlop:ciclo:8:flip.Q
Q[9] <> flipFlop:ciclo:9:flip.Q
Q[10] <> flipFlop:ciclo:10:flip.Q
Q[11] <> flipFlop:ciclo:11:flip.Q
Q[12] <> flipFlop:ciclo:12:flip.Q
Q[13] <> flipFlop:ciclo:13:flip.Q
Q[14] <> flipFlop:ciclo:14:flip.Q
Q[15] <> flipFlop:ciclo:15:flip.Q
Q[16] <> flipFlop:ciclo:16:flip.Q
Q[17] <> flipFlop:ciclo:17:flip.Q
Q[18] <> flipFlop:ciclo:18:flip.Q
Q[19] <> flipFlop:ciclo:19:flip.Q
Q[20] <> flipFlop:ciclo:20:flip.Q
Q[21] <> flipFlop:ciclo:21:flip.Q
Q[22] <> flipFlop:ciclo:22:flip.Q
Q[23] <> flipFlop:ciclo:23:flip.Q
Q[24] <> flipFlop:ciclo:24:flip.Q
Q[25] <> flipFlop:ciclo:25:flip.Q
Q[26] <> flipFlop:ciclo:26:flip.Q
Q[27] <> flipFlop:ciclo:27:flip.Q
Q[28] <> flipFlop:ciclo:28:flip.Q
Q[29] <> flipFlop:ciclo:29:flip.Q
Q[30] <> flipFlop:ciclo:30:flip.Q
Q[31] <> flipFlop:ciclo:31:flip.Q


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip
D => latchD:latch1.d
Clk => latchD:latch1.en
Clk => latchD:latch2.en
Q <> latchD:latch2.q
Qn <> latchD:latch2.qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip|latchD:latch1
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip|latchD:latch2
d => q1.IN0
d => qn1.IN0
en => q1.IN1
en => qn1.IN1
q <> q
qn <> qn


|BancoDeRegistros|multiplexador32_b:multi0
A[0] => multiplexador8_1:ciclo:0:MULTItotal.A
A[1] => multiplexador8_1:ciclo:1:MULTItotal.A
A[2] => multiplexador8_1:ciclo:2:MULTItotal.A
A[3] => multiplexador8_1:ciclo:3:MULTItotal.A
A[4] => multiplexador8_1:ciclo:4:MULTItotal.A
A[5] => multiplexador8_1:ciclo:5:MULTItotal.A
A[6] => multiplexador8_1:ciclo:6:MULTItotal.A
A[7] => multiplexador8_1:ciclo:7:MULTItotal.A
A[8] => multiplexador8_1:ciclo:8:MULTItotal.A
A[9] => multiplexador8_1:ciclo:9:MULTItotal.A
A[10] => multiplexador8_1:ciclo:10:MULTItotal.A
A[11] => multiplexador8_1:ciclo:11:MULTItotal.A
A[12] => multiplexador8_1:ciclo:12:MULTItotal.A
A[13] => multiplexador8_1:ciclo:13:MULTItotal.A
A[14] => multiplexador8_1:ciclo:14:MULTItotal.A
A[15] => multiplexador8_1:ciclo:15:MULTItotal.A
A[16] => multiplexador8_1:ciclo:16:MULTItotal.A
A[17] => multiplexador8_1:ciclo:17:MULTItotal.A
A[18] => multiplexador8_1:ciclo:18:MULTItotal.A
A[19] => multiplexador8_1:ciclo:19:MULTItotal.A
A[20] => multiplexador8_1:ciclo:20:MULTItotal.A
A[21] => multiplexador8_1:ciclo:21:MULTItotal.A
A[22] => multiplexador8_1:ciclo:22:MULTItotal.A
A[23] => multiplexador8_1:ciclo:23:MULTItotal.A
A[24] => multiplexador8_1:ciclo:24:MULTItotal.A
A[25] => multiplexador8_1:ciclo:25:MULTItotal.A
A[26] => multiplexador8_1:ciclo:26:MULTItotal.A
A[27] => multiplexador8_1:ciclo:27:MULTItotal.A
A[28] => multiplexador8_1:ciclo:28:MULTItotal.A
A[29] => multiplexador8_1:ciclo:29:MULTItotal.A
A[30] => multiplexador8_1:ciclo:30:MULTItotal.A
A[31] => multiplexador8_1:ciclo:31:MULTItotal.A
B[0] => multiplexador8_1:ciclo:0:MULTItotal.B
B[1] => multiplexador8_1:ciclo:1:MULTItotal.B
B[2] => multiplexador8_1:ciclo:2:MULTItotal.B
B[3] => multiplexador8_1:ciclo:3:MULTItotal.B
B[4] => multiplexador8_1:ciclo:4:MULTItotal.B
B[5] => multiplexador8_1:ciclo:5:MULTItotal.B
B[6] => multiplexador8_1:ciclo:6:MULTItotal.B
B[7] => multiplexador8_1:ciclo:7:MULTItotal.B
B[8] => multiplexador8_1:ciclo:8:MULTItotal.B
B[9] => multiplexador8_1:ciclo:9:MULTItotal.B
B[10] => multiplexador8_1:ciclo:10:MULTItotal.B
B[11] => multiplexador8_1:ciclo:11:MULTItotal.B
B[12] => multiplexador8_1:ciclo:12:MULTItotal.B
B[13] => multiplexador8_1:ciclo:13:MULTItotal.B
B[14] => multiplexador8_1:ciclo:14:MULTItotal.B
B[15] => multiplexador8_1:ciclo:15:MULTItotal.B
B[16] => multiplexador8_1:ciclo:16:MULTItotal.B
B[17] => multiplexador8_1:ciclo:17:MULTItotal.B
B[18] => multiplexador8_1:ciclo:18:MULTItotal.B
B[19] => multiplexador8_1:ciclo:19:MULTItotal.B
B[20] => multiplexador8_1:ciclo:20:MULTItotal.B
B[21] => multiplexador8_1:ciclo:21:MULTItotal.B
B[22] => multiplexador8_1:ciclo:22:MULTItotal.B
B[23] => multiplexador8_1:ciclo:23:MULTItotal.B
B[24] => multiplexador8_1:ciclo:24:MULTItotal.B
B[25] => multiplexador8_1:ciclo:25:MULTItotal.B
B[26] => multiplexador8_1:ciclo:26:MULTItotal.B
B[27] => multiplexador8_1:ciclo:27:MULTItotal.B
B[28] => multiplexador8_1:ciclo:28:MULTItotal.B
B[29] => multiplexador8_1:ciclo:29:MULTItotal.B
B[30] => multiplexador8_1:ciclo:30:MULTItotal.B
B[31] => multiplexador8_1:ciclo:31:MULTItotal.B
C[0] => multiplexador8_1:ciclo:0:MULTItotal.C
C[1] => multiplexador8_1:ciclo:1:MULTItotal.C
C[2] => multiplexador8_1:ciclo:2:MULTItotal.C
C[3] => multiplexador8_1:ciclo:3:MULTItotal.C
C[4] => multiplexador8_1:ciclo:4:MULTItotal.C
C[5] => multiplexador8_1:ciclo:5:MULTItotal.C
C[6] => multiplexador8_1:ciclo:6:MULTItotal.C
C[7] => multiplexador8_1:ciclo:7:MULTItotal.C
C[8] => multiplexador8_1:ciclo:8:MULTItotal.C
C[9] => multiplexador8_1:ciclo:9:MULTItotal.C
C[10] => multiplexador8_1:ciclo:10:MULTItotal.C
C[11] => multiplexador8_1:ciclo:11:MULTItotal.C
C[12] => multiplexador8_1:ciclo:12:MULTItotal.C
C[13] => multiplexador8_1:ciclo:13:MULTItotal.C
C[14] => multiplexador8_1:ciclo:14:MULTItotal.C
C[15] => multiplexador8_1:ciclo:15:MULTItotal.C
C[16] => multiplexador8_1:ciclo:16:MULTItotal.C
C[17] => multiplexador8_1:ciclo:17:MULTItotal.C
C[18] => multiplexador8_1:ciclo:18:MULTItotal.C
C[19] => multiplexador8_1:ciclo:19:MULTItotal.C
C[20] => multiplexador8_1:ciclo:20:MULTItotal.C
C[21] => multiplexador8_1:ciclo:21:MULTItotal.C
C[22] => multiplexador8_1:ciclo:22:MULTItotal.C
C[23] => multiplexador8_1:ciclo:23:MULTItotal.C
C[24] => multiplexador8_1:ciclo:24:MULTItotal.C
C[25] => multiplexador8_1:ciclo:25:MULTItotal.C
C[26] => multiplexador8_1:ciclo:26:MULTItotal.C
C[27] => multiplexador8_1:ciclo:27:MULTItotal.C
C[28] => multiplexador8_1:ciclo:28:MULTItotal.C
C[29] => multiplexador8_1:ciclo:29:MULTItotal.C
C[30] => multiplexador8_1:ciclo:30:MULTItotal.C
C[31] => multiplexador8_1:ciclo:31:MULTItotal.C
D[0] => multiplexador8_1:ciclo:0:MULTItotal.D
D[1] => multiplexador8_1:ciclo:1:MULTItotal.D
D[2] => multiplexador8_1:ciclo:2:MULTItotal.D
D[3] => multiplexador8_1:ciclo:3:MULTItotal.D
D[4] => multiplexador8_1:ciclo:4:MULTItotal.D
D[5] => multiplexador8_1:ciclo:5:MULTItotal.D
D[6] => multiplexador8_1:ciclo:6:MULTItotal.D
D[7] => multiplexador8_1:ciclo:7:MULTItotal.D
D[8] => multiplexador8_1:ciclo:8:MULTItotal.D
D[9] => multiplexador8_1:ciclo:9:MULTItotal.D
D[10] => multiplexador8_1:ciclo:10:MULTItotal.D
D[11] => multiplexador8_1:ciclo:11:MULTItotal.D
D[12] => multiplexador8_1:ciclo:12:MULTItotal.D
D[13] => multiplexador8_1:ciclo:13:MULTItotal.D
D[14] => multiplexador8_1:ciclo:14:MULTItotal.D
D[15] => multiplexador8_1:ciclo:15:MULTItotal.D
D[16] => multiplexador8_1:ciclo:16:MULTItotal.D
D[17] => multiplexador8_1:ciclo:17:MULTItotal.D
D[18] => multiplexador8_1:ciclo:18:MULTItotal.D
D[19] => multiplexador8_1:ciclo:19:MULTItotal.D
D[20] => multiplexador8_1:ciclo:20:MULTItotal.D
D[21] => multiplexador8_1:ciclo:21:MULTItotal.D
D[22] => multiplexador8_1:ciclo:22:MULTItotal.D
D[23] => multiplexador8_1:ciclo:23:MULTItotal.D
D[24] => multiplexador8_1:ciclo:24:MULTItotal.D
D[25] => multiplexador8_1:ciclo:25:MULTItotal.D
D[26] => multiplexador8_1:ciclo:26:MULTItotal.D
D[27] => multiplexador8_1:ciclo:27:MULTItotal.D
D[28] => multiplexador8_1:ciclo:28:MULTItotal.D
D[29] => multiplexador8_1:ciclo:29:MULTItotal.D
D[30] => multiplexador8_1:ciclo:30:MULTItotal.D
D[31] => multiplexador8_1:ciclo:31:MULTItotal.D
E[0] => multiplexador8_1:ciclo:0:MULTItotal.E
E[1] => multiplexador8_1:ciclo:1:MULTItotal.E
E[2] => multiplexador8_1:ciclo:2:MULTItotal.E
E[3] => multiplexador8_1:ciclo:3:MULTItotal.E
E[4] => multiplexador8_1:ciclo:4:MULTItotal.E
E[5] => multiplexador8_1:ciclo:5:MULTItotal.E
E[6] => multiplexador8_1:ciclo:6:MULTItotal.E
E[7] => multiplexador8_1:ciclo:7:MULTItotal.E
E[8] => multiplexador8_1:ciclo:8:MULTItotal.E
E[9] => multiplexador8_1:ciclo:9:MULTItotal.E
E[10] => multiplexador8_1:ciclo:10:MULTItotal.E
E[11] => multiplexador8_1:ciclo:11:MULTItotal.E
E[12] => multiplexador8_1:ciclo:12:MULTItotal.E
E[13] => multiplexador8_1:ciclo:13:MULTItotal.E
E[14] => multiplexador8_1:ciclo:14:MULTItotal.E
E[15] => multiplexador8_1:ciclo:15:MULTItotal.E
E[16] => multiplexador8_1:ciclo:16:MULTItotal.E
E[17] => multiplexador8_1:ciclo:17:MULTItotal.E
E[18] => multiplexador8_1:ciclo:18:MULTItotal.E
E[19] => multiplexador8_1:ciclo:19:MULTItotal.E
E[20] => multiplexador8_1:ciclo:20:MULTItotal.E
E[21] => multiplexador8_1:ciclo:21:MULTItotal.E
E[22] => multiplexador8_1:ciclo:22:MULTItotal.E
E[23] => multiplexador8_1:ciclo:23:MULTItotal.E
E[24] => multiplexador8_1:ciclo:24:MULTItotal.E
E[25] => multiplexador8_1:ciclo:25:MULTItotal.E
E[26] => multiplexador8_1:ciclo:26:MULTItotal.E
E[27] => multiplexador8_1:ciclo:27:MULTItotal.E
E[28] => multiplexador8_1:ciclo:28:MULTItotal.E
E[29] => multiplexador8_1:ciclo:29:MULTItotal.E
E[30] => multiplexador8_1:ciclo:30:MULTItotal.E
E[31] => multiplexador8_1:ciclo:31:MULTItotal.E
F[0] => multiplexador8_1:ciclo:0:MULTItotal.F
F[1] => multiplexador8_1:ciclo:1:MULTItotal.F
F[2] => multiplexador8_1:ciclo:2:MULTItotal.F
F[3] => multiplexador8_1:ciclo:3:MULTItotal.F
F[4] => multiplexador8_1:ciclo:4:MULTItotal.F
F[5] => multiplexador8_1:ciclo:5:MULTItotal.F
F[6] => multiplexador8_1:ciclo:6:MULTItotal.F
F[7] => multiplexador8_1:ciclo:7:MULTItotal.F
F[8] => multiplexador8_1:ciclo:8:MULTItotal.F
F[9] => multiplexador8_1:ciclo:9:MULTItotal.F
F[10] => multiplexador8_1:ciclo:10:MULTItotal.F
F[11] => multiplexador8_1:ciclo:11:MULTItotal.F
F[12] => multiplexador8_1:ciclo:12:MULTItotal.F
F[13] => multiplexador8_1:ciclo:13:MULTItotal.F
F[14] => multiplexador8_1:ciclo:14:MULTItotal.F
F[15] => multiplexador8_1:ciclo:15:MULTItotal.F
F[16] => multiplexador8_1:ciclo:16:MULTItotal.F
F[17] => multiplexador8_1:ciclo:17:MULTItotal.F
F[18] => multiplexador8_1:ciclo:18:MULTItotal.F
F[19] => multiplexador8_1:ciclo:19:MULTItotal.F
F[20] => multiplexador8_1:ciclo:20:MULTItotal.F
F[21] => multiplexador8_1:ciclo:21:MULTItotal.F
F[22] => multiplexador8_1:ciclo:22:MULTItotal.F
F[23] => multiplexador8_1:ciclo:23:MULTItotal.F
F[24] => multiplexador8_1:ciclo:24:MULTItotal.F
F[25] => multiplexador8_1:ciclo:25:MULTItotal.F
F[26] => multiplexador8_1:ciclo:26:MULTItotal.F
F[27] => multiplexador8_1:ciclo:27:MULTItotal.F
F[28] => multiplexador8_1:ciclo:28:MULTItotal.F
F[29] => multiplexador8_1:ciclo:29:MULTItotal.F
F[30] => multiplexador8_1:ciclo:30:MULTItotal.F
F[31] => multiplexador8_1:ciclo:31:MULTItotal.F
G[0] => multiplexador8_1:ciclo:0:MULTItotal.G
G[1] => multiplexador8_1:ciclo:1:MULTItotal.G
G[2] => multiplexador8_1:ciclo:2:MULTItotal.G
G[3] => multiplexador8_1:ciclo:3:MULTItotal.G
G[4] => multiplexador8_1:ciclo:4:MULTItotal.G
G[5] => multiplexador8_1:ciclo:5:MULTItotal.G
G[6] => multiplexador8_1:ciclo:6:MULTItotal.G
G[7] => multiplexador8_1:ciclo:7:MULTItotal.G
G[8] => multiplexador8_1:ciclo:8:MULTItotal.G
G[9] => multiplexador8_1:ciclo:9:MULTItotal.G
G[10] => multiplexador8_1:ciclo:10:MULTItotal.G
G[11] => multiplexador8_1:ciclo:11:MULTItotal.G
G[12] => multiplexador8_1:ciclo:12:MULTItotal.G
G[13] => multiplexador8_1:ciclo:13:MULTItotal.G
G[14] => multiplexador8_1:ciclo:14:MULTItotal.G
G[15] => multiplexador8_1:ciclo:15:MULTItotal.G
G[16] => multiplexador8_1:ciclo:16:MULTItotal.G
G[17] => multiplexador8_1:ciclo:17:MULTItotal.G
G[18] => multiplexador8_1:ciclo:18:MULTItotal.G
G[19] => multiplexador8_1:ciclo:19:MULTItotal.G
G[20] => multiplexador8_1:ciclo:20:MULTItotal.G
G[21] => multiplexador8_1:ciclo:21:MULTItotal.G
G[22] => multiplexador8_1:ciclo:22:MULTItotal.G
G[23] => multiplexador8_1:ciclo:23:MULTItotal.G
G[24] => multiplexador8_1:ciclo:24:MULTItotal.G
G[25] => multiplexador8_1:ciclo:25:MULTItotal.G
G[26] => multiplexador8_1:ciclo:26:MULTItotal.G
G[27] => multiplexador8_1:ciclo:27:MULTItotal.G
G[28] => multiplexador8_1:ciclo:28:MULTItotal.G
G[29] => multiplexador8_1:ciclo:29:MULTItotal.G
G[30] => multiplexador8_1:ciclo:30:MULTItotal.G
G[31] => multiplexador8_1:ciclo:31:MULTItotal.G
H[0] => multiplexador8_1:ciclo:0:MULTItotal.H
H[1] => multiplexador8_1:ciclo:1:MULTItotal.H
H[2] => multiplexador8_1:ciclo:2:MULTItotal.H
H[3] => multiplexador8_1:ciclo:3:MULTItotal.H
H[4] => multiplexador8_1:ciclo:4:MULTItotal.H
H[5] => multiplexador8_1:ciclo:5:MULTItotal.H
H[6] => multiplexador8_1:ciclo:6:MULTItotal.H
H[7] => multiplexador8_1:ciclo:7:MULTItotal.H
H[8] => multiplexador8_1:ciclo:8:MULTItotal.H
H[9] => multiplexador8_1:ciclo:9:MULTItotal.H
H[10] => multiplexador8_1:ciclo:10:MULTItotal.H
H[11] => multiplexador8_1:ciclo:11:MULTItotal.H
H[12] => multiplexador8_1:ciclo:12:MULTItotal.H
H[13] => multiplexador8_1:ciclo:13:MULTItotal.H
H[14] => multiplexador8_1:ciclo:14:MULTItotal.H
H[15] => multiplexador8_1:ciclo:15:MULTItotal.H
H[16] => multiplexador8_1:ciclo:16:MULTItotal.H
H[17] => multiplexador8_1:ciclo:17:MULTItotal.H
H[18] => multiplexador8_1:ciclo:18:MULTItotal.H
H[19] => multiplexador8_1:ciclo:19:MULTItotal.H
H[20] => multiplexador8_1:ciclo:20:MULTItotal.H
H[21] => multiplexador8_1:ciclo:21:MULTItotal.H
H[22] => multiplexador8_1:ciclo:22:MULTItotal.H
H[23] => multiplexador8_1:ciclo:23:MULTItotal.H
H[24] => multiplexador8_1:ciclo:24:MULTItotal.H
H[25] => multiplexador8_1:ciclo:25:MULTItotal.H
H[26] => multiplexador8_1:ciclo:26:MULTItotal.H
H[27] => multiplexador8_1:ciclo:27:MULTItotal.H
H[28] => multiplexador8_1:ciclo:28:MULTItotal.H
H[29] => multiplexador8_1:ciclo:29:MULTItotal.H
H[30] => multiplexador8_1:ciclo:30:MULTItotal.H
H[31] => multiplexador8_1:ciclo:31:MULTItotal.H
S2 => multiplexador8_1:ciclo:31:MULTItotal.S2
S2 => multiplexador8_1:ciclo:30:MULTItotal.S2
S2 => multiplexador8_1:ciclo:29:MULTItotal.S2
S2 => multiplexador8_1:ciclo:28:MULTItotal.S2
S2 => multiplexador8_1:ciclo:27:MULTItotal.S2
S2 => multiplexador8_1:ciclo:26:MULTItotal.S2
S2 => multiplexador8_1:ciclo:25:MULTItotal.S2
S2 => multiplexador8_1:ciclo:24:MULTItotal.S2
S2 => multiplexador8_1:ciclo:23:MULTItotal.S2
S2 => multiplexador8_1:ciclo:22:MULTItotal.S2
S2 => multiplexador8_1:ciclo:21:MULTItotal.S2
S2 => multiplexador8_1:ciclo:20:MULTItotal.S2
S2 => multiplexador8_1:ciclo:19:MULTItotal.S2
S2 => multiplexador8_1:ciclo:18:MULTItotal.S2
S2 => multiplexador8_1:ciclo:17:MULTItotal.S2
S2 => multiplexador8_1:ciclo:16:MULTItotal.S2
S2 => multiplexador8_1:ciclo:15:MULTItotal.S2
S2 => multiplexador8_1:ciclo:14:MULTItotal.S2
S2 => multiplexador8_1:ciclo:13:MULTItotal.S2
S2 => multiplexador8_1:ciclo:12:MULTItotal.S2
S2 => multiplexador8_1:ciclo:11:MULTItotal.S2
S2 => multiplexador8_1:ciclo:10:MULTItotal.S2
S2 => multiplexador8_1:ciclo:9:MULTItotal.S2
S2 => multiplexador8_1:ciclo:8:MULTItotal.S2
S2 => multiplexador8_1:ciclo:7:MULTItotal.S2
S2 => multiplexador8_1:ciclo:6:MULTItotal.S2
S2 => multiplexador8_1:ciclo:5:MULTItotal.S2
S2 => multiplexador8_1:ciclo:4:MULTItotal.S2
S2 => multiplexador8_1:ciclo:3:MULTItotal.S2
S2 => multiplexador8_1:ciclo:2:MULTItotal.S2
S2 => multiplexador8_1:ciclo:1:MULTItotal.S2
S2 => multiplexador8_1:ciclo:0:MULTItotal.S2
s1 => multiplexador8_1:ciclo:31:MULTItotal.S1
s1 => multiplexador8_1:ciclo:30:MULTItotal.S1
s1 => multiplexador8_1:ciclo:29:MULTItotal.S1
s1 => multiplexador8_1:ciclo:28:MULTItotal.S1
s1 => multiplexador8_1:ciclo:27:MULTItotal.S1
s1 => multiplexador8_1:ciclo:26:MULTItotal.S1
s1 => multiplexador8_1:ciclo:25:MULTItotal.S1
s1 => multiplexador8_1:ciclo:24:MULTItotal.S1
s1 => multiplexador8_1:ciclo:23:MULTItotal.S1
s1 => multiplexador8_1:ciclo:22:MULTItotal.S1
s1 => multiplexador8_1:ciclo:21:MULTItotal.S1
s1 => multiplexador8_1:ciclo:20:MULTItotal.S1
s1 => multiplexador8_1:ciclo:19:MULTItotal.S1
s1 => multiplexador8_1:ciclo:18:MULTItotal.S1
s1 => multiplexador8_1:ciclo:17:MULTItotal.S1
s1 => multiplexador8_1:ciclo:16:MULTItotal.S1
s1 => multiplexador8_1:ciclo:15:MULTItotal.S1
s1 => multiplexador8_1:ciclo:14:MULTItotal.S1
s1 => multiplexador8_1:ciclo:13:MULTItotal.S1
s1 => multiplexador8_1:ciclo:12:MULTItotal.S1
s1 => multiplexador8_1:ciclo:11:MULTItotal.S1
s1 => multiplexador8_1:ciclo:10:MULTItotal.S1
s1 => multiplexador8_1:ciclo:9:MULTItotal.S1
s1 => multiplexador8_1:ciclo:8:MULTItotal.S1
s1 => multiplexador8_1:ciclo:7:MULTItotal.S1
s1 => multiplexador8_1:ciclo:6:MULTItotal.S1
s1 => multiplexador8_1:ciclo:5:MULTItotal.S1
s1 => multiplexador8_1:ciclo:4:MULTItotal.S1
s1 => multiplexador8_1:ciclo:3:MULTItotal.S1
s1 => multiplexador8_1:ciclo:2:MULTItotal.S1
s1 => multiplexador8_1:ciclo:1:MULTItotal.S1
s1 => multiplexador8_1:ciclo:0:MULTItotal.S1
s0 => multiplexador8_1:ciclo:31:MULTItotal.S0
s0 => multiplexador8_1:ciclo:30:MULTItotal.S0
s0 => multiplexador8_1:ciclo:29:MULTItotal.S0
s0 => multiplexador8_1:ciclo:28:MULTItotal.S0
s0 => multiplexador8_1:ciclo:27:MULTItotal.S0
s0 => multiplexador8_1:ciclo:26:MULTItotal.S0
s0 => multiplexador8_1:ciclo:25:MULTItotal.S0
s0 => multiplexador8_1:ciclo:24:MULTItotal.S0
s0 => multiplexador8_1:ciclo:23:MULTItotal.S0
s0 => multiplexador8_1:ciclo:22:MULTItotal.S0
s0 => multiplexador8_1:ciclo:21:MULTItotal.S0
s0 => multiplexador8_1:ciclo:20:MULTItotal.S0
s0 => multiplexador8_1:ciclo:19:MULTItotal.S0
s0 => multiplexador8_1:ciclo:18:MULTItotal.S0
s0 => multiplexador8_1:ciclo:17:MULTItotal.S0
s0 => multiplexador8_1:ciclo:16:MULTItotal.S0
s0 => multiplexador8_1:ciclo:15:MULTItotal.S0
s0 => multiplexador8_1:ciclo:14:MULTItotal.S0
s0 => multiplexador8_1:ciclo:13:MULTItotal.S0
s0 => multiplexador8_1:ciclo:12:MULTItotal.S0
s0 => multiplexador8_1:ciclo:11:MULTItotal.S0
s0 => multiplexador8_1:ciclo:10:MULTItotal.S0
s0 => multiplexador8_1:ciclo:9:MULTItotal.S0
s0 => multiplexador8_1:ciclo:8:MULTItotal.S0
s0 => multiplexador8_1:ciclo:7:MULTItotal.S0
s0 => multiplexador8_1:ciclo:6:MULTItotal.S0
s0 => multiplexador8_1:ciclo:5:MULTItotal.S0
s0 => multiplexador8_1:ciclo:4:MULTItotal.S0
s0 => multiplexador8_1:ciclo:3:MULTItotal.S0
s0 => multiplexador8_1:ciclo:2:MULTItotal.S0
s0 => multiplexador8_1:ciclo:1:MULTItotal.S0
s0 => multiplexador8_1:ciclo:0:MULTItotal.S0
Q[0] <= multiplexador8_1:ciclo:0:MULTItotal.Q
Q[1] <= multiplexador8_1:ciclo:1:MULTItotal.Q
Q[2] <= multiplexador8_1:ciclo:2:MULTItotal.Q
Q[3] <= multiplexador8_1:ciclo:3:MULTItotal.Q
Q[4] <= multiplexador8_1:ciclo:4:MULTItotal.Q
Q[5] <= multiplexador8_1:ciclo:5:MULTItotal.Q
Q[6] <= multiplexador8_1:ciclo:6:MULTItotal.Q
Q[7] <= multiplexador8_1:ciclo:7:MULTItotal.Q
Q[8] <= multiplexador8_1:ciclo:8:MULTItotal.Q
Q[9] <= multiplexador8_1:ciclo:9:MULTItotal.Q
Q[10] <= multiplexador8_1:ciclo:10:MULTItotal.Q
Q[11] <= multiplexador8_1:ciclo:11:MULTItotal.Q
Q[12] <= multiplexador8_1:ciclo:12:MULTItotal.Q
Q[13] <= multiplexador8_1:ciclo:13:MULTItotal.Q
Q[14] <= multiplexador8_1:ciclo:14:MULTItotal.Q
Q[15] <= multiplexador8_1:ciclo:15:MULTItotal.Q
Q[16] <= multiplexador8_1:ciclo:16:MULTItotal.Q
Q[17] <= multiplexador8_1:ciclo:17:MULTItotal.Q
Q[18] <= multiplexador8_1:ciclo:18:MULTItotal.Q
Q[19] <= multiplexador8_1:ciclo:19:MULTItotal.Q
Q[20] <= multiplexador8_1:ciclo:20:MULTItotal.Q
Q[21] <= multiplexador8_1:ciclo:21:MULTItotal.Q
Q[22] <= multiplexador8_1:ciclo:22:MULTItotal.Q
Q[23] <= multiplexador8_1:ciclo:23:MULTItotal.Q
Q[24] <= multiplexador8_1:ciclo:24:MULTItotal.Q
Q[25] <= multiplexador8_1:ciclo:25:MULTItotal.Q
Q[26] <= multiplexador8_1:ciclo:26:MULTItotal.Q
Q[27] <= multiplexador8_1:ciclo:27:MULTItotal.Q
Q[28] <= multiplexador8_1:ciclo:28:MULTItotal.Q
Q[29] <= multiplexador8_1:ciclo:29:MULTItotal.Q
Q[30] <= multiplexador8_1:ciclo:30:MULTItotal.Q
Q[31] <= multiplexador8_1:ciclo:31:MULTItotal.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1
A[0] => multiplexador8_1:ciclo:0:MULTItotal.A
A[1] => multiplexador8_1:ciclo:1:MULTItotal.A
A[2] => multiplexador8_1:ciclo:2:MULTItotal.A
A[3] => multiplexador8_1:ciclo:3:MULTItotal.A
A[4] => multiplexador8_1:ciclo:4:MULTItotal.A
A[5] => multiplexador8_1:ciclo:5:MULTItotal.A
A[6] => multiplexador8_1:ciclo:6:MULTItotal.A
A[7] => multiplexador8_1:ciclo:7:MULTItotal.A
A[8] => multiplexador8_1:ciclo:8:MULTItotal.A
A[9] => multiplexador8_1:ciclo:9:MULTItotal.A
A[10] => multiplexador8_1:ciclo:10:MULTItotal.A
A[11] => multiplexador8_1:ciclo:11:MULTItotal.A
A[12] => multiplexador8_1:ciclo:12:MULTItotal.A
A[13] => multiplexador8_1:ciclo:13:MULTItotal.A
A[14] => multiplexador8_1:ciclo:14:MULTItotal.A
A[15] => multiplexador8_1:ciclo:15:MULTItotal.A
A[16] => multiplexador8_1:ciclo:16:MULTItotal.A
A[17] => multiplexador8_1:ciclo:17:MULTItotal.A
A[18] => multiplexador8_1:ciclo:18:MULTItotal.A
A[19] => multiplexador8_1:ciclo:19:MULTItotal.A
A[20] => multiplexador8_1:ciclo:20:MULTItotal.A
A[21] => multiplexador8_1:ciclo:21:MULTItotal.A
A[22] => multiplexador8_1:ciclo:22:MULTItotal.A
A[23] => multiplexador8_1:ciclo:23:MULTItotal.A
A[24] => multiplexador8_1:ciclo:24:MULTItotal.A
A[25] => multiplexador8_1:ciclo:25:MULTItotal.A
A[26] => multiplexador8_1:ciclo:26:MULTItotal.A
A[27] => multiplexador8_1:ciclo:27:MULTItotal.A
A[28] => multiplexador8_1:ciclo:28:MULTItotal.A
A[29] => multiplexador8_1:ciclo:29:MULTItotal.A
A[30] => multiplexador8_1:ciclo:30:MULTItotal.A
A[31] => multiplexador8_1:ciclo:31:MULTItotal.A
B[0] => multiplexador8_1:ciclo:0:MULTItotal.B
B[1] => multiplexador8_1:ciclo:1:MULTItotal.B
B[2] => multiplexador8_1:ciclo:2:MULTItotal.B
B[3] => multiplexador8_1:ciclo:3:MULTItotal.B
B[4] => multiplexador8_1:ciclo:4:MULTItotal.B
B[5] => multiplexador8_1:ciclo:5:MULTItotal.B
B[6] => multiplexador8_1:ciclo:6:MULTItotal.B
B[7] => multiplexador8_1:ciclo:7:MULTItotal.B
B[8] => multiplexador8_1:ciclo:8:MULTItotal.B
B[9] => multiplexador8_1:ciclo:9:MULTItotal.B
B[10] => multiplexador8_1:ciclo:10:MULTItotal.B
B[11] => multiplexador8_1:ciclo:11:MULTItotal.B
B[12] => multiplexador8_1:ciclo:12:MULTItotal.B
B[13] => multiplexador8_1:ciclo:13:MULTItotal.B
B[14] => multiplexador8_1:ciclo:14:MULTItotal.B
B[15] => multiplexador8_1:ciclo:15:MULTItotal.B
B[16] => multiplexador8_1:ciclo:16:MULTItotal.B
B[17] => multiplexador8_1:ciclo:17:MULTItotal.B
B[18] => multiplexador8_1:ciclo:18:MULTItotal.B
B[19] => multiplexador8_1:ciclo:19:MULTItotal.B
B[20] => multiplexador8_1:ciclo:20:MULTItotal.B
B[21] => multiplexador8_1:ciclo:21:MULTItotal.B
B[22] => multiplexador8_1:ciclo:22:MULTItotal.B
B[23] => multiplexador8_1:ciclo:23:MULTItotal.B
B[24] => multiplexador8_1:ciclo:24:MULTItotal.B
B[25] => multiplexador8_1:ciclo:25:MULTItotal.B
B[26] => multiplexador8_1:ciclo:26:MULTItotal.B
B[27] => multiplexador8_1:ciclo:27:MULTItotal.B
B[28] => multiplexador8_1:ciclo:28:MULTItotal.B
B[29] => multiplexador8_1:ciclo:29:MULTItotal.B
B[30] => multiplexador8_1:ciclo:30:MULTItotal.B
B[31] => multiplexador8_1:ciclo:31:MULTItotal.B
C[0] => multiplexador8_1:ciclo:0:MULTItotal.C
C[1] => multiplexador8_1:ciclo:1:MULTItotal.C
C[2] => multiplexador8_1:ciclo:2:MULTItotal.C
C[3] => multiplexador8_1:ciclo:3:MULTItotal.C
C[4] => multiplexador8_1:ciclo:4:MULTItotal.C
C[5] => multiplexador8_1:ciclo:5:MULTItotal.C
C[6] => multiplexador8_1:ciclo:6:MULTItotal.C
C[7] => multiplexador8_1:ciclo:7:MULTItotal.C
C[8] => multiplexador8_1:ciclo:8:MULTItotal.C
C[9] => multiplexador8_1:ciclo:9:MULTItotal.C
C[10] => multiplexador8_1:ciclo:10:MULTItotal.C
C[11] => multiplexador8_1:ciclo:11:MULTItotal.C
C[12] => multiplexador8_1:ciclo:12:MULTItotal.C
C[13] => multiplexador8_1:ciclo:13:MULTItotal.C
C[14] => multiplexador8_1:ciclo:14:MULTItotal.C
C[15] => multiplexador8_1:ciclo:15:MULTItotal.C
C[16] => multiplexador8_1:ciclo:16:MULTItotal.C
C[17] => multiplexador8_1:ciclo:17:MULTItotal.C
C[18] => multiplexador8_1:ciclo:18:MULTItotal.C
C[19] => multiplexador8_1:ciclo:19:MULTItotal.C
C[20] => multiplexador8_1:ciclo:20:MULTItotal.C
C[21] => multiplexador8_1:ciclo:21:MULTItotal.C
C[22] => multiplexador8_1:ciclo:22:MULTItotal.C
C[23] => multiplexador8_1:ciclo:23:MULTItotal.C
C[24] => multiplexador8_1:ciclo:24:MULTItotal.C
C[25] => multiplexador8_1:ciclo:25:MULTItotal.C
C[26] => multiplexador8_1:ciclo:26:MULTItotal.C
C[27] => multiplexador8_1:ciclo:27:MULTItotal.C
C[28] => multiplexador8_1:ciclo:28:MULTItotal.C
C[29] => multiplexador8_1:ciclo:29:MULTItotal.C
C[30] => multiplexador8_1:ciclo:30:MULTItotal.C
C[31] => multiplexador8_1:ciclo:31:MULTItotal.C
D[0] => multiplexador8_1:ciclo:0:MULTItotal.D
D[1] => multiplexador8_1:ciclo:1:MULTItotal.D
D[2] => multiplexador8_1:ciclo:2:MULTItotal.D
D[3] => multiplexador8_1:ciclo:3:MULTItotal.D
D[4] => multiplexador8_1:ciclo:4:MULTItotal.D
D[5] => multiplexador8_1:ciclo:5:MULTItotal.D
D[6] => multiplexador8_1:ciclo:6:MULTItotal.D
D[7] => multiplexador8_1:ciclo:7:MULTItotal.D
D[8] => multiplexador8_1:ciclo:8:MULTItotal.D
D[9] => multiplexador8_1:ciclo:9:MULTItotal.D
D[10] => multiplexador8_1:ciclo:10:MULTItotal.D
D[11] => multiplexador8_1:ciclo:11:MULTItotal.D
D[12] => multiplexador8_1:ciclo:12:MULTItotal.D
D[13] => multiplexador8_1:ciclo:13:MULTItotal.D
D[14] => multiplexador8_1:ciclo:14:MULTItotal.D
D[15] => multiplexador8_1:ciclo:15:MULTItotal.D
D[16] => multiplexador8_1:ciclo:16:MULTItotal.D
D[17] => multiplexador8_1:ciclo:17:MULTItotal.D
D[18] => multiplexador8_1:ciclo:18:MULTItotal.D
D[19] => multiplexador8_1:ciclo:19:MULTItotal.D
D[20] => multiplexador8_1:ciclo:20:MULTItotal.D
D[21] => multiplexador8_1:ciclo:21:MULTItotal.D
D[22] => multiplexador8_1:ciclo:22:MULTItotal.D
D[23] => multiplexador8_1:ciclo:23:MULTItotal.D
D[24] => multiplexador8_1:ciclo:24:MULTItotal.D
D[25] => multiplexador8_1:ciclo:25:MULTItotal.D
D[26] => multiplexador8_1:ciclo:26:MULTItotal.D
D[27] => multiplexador8_1:ciclo:27:MULTItotal.D
D[28] => multiplexador8_1:ciclo:28:MULTItotal.D
D[29] => multiplexador8_1:ciclo:29:MULTItotal.D
D[30] => multiplexador8_1:ciclo:30:MULTItotal.D
D[31] => multiplexador8_1:ciclo:31:MULTItotal.D
E[0] => multiplexador8_1:ciclo:0:MULTItotal.E
E[1] => multiplexador8_1:ciclo:1:MULTItotal.E
E[2] => multiplexador8_1:ciclo:2:MULTItotal.E
E[3] => multiplexador8_1:ciclo:3:MULTItotal.E
E[4] => multiplexador8_1:ciclo:4:MULTItotal.E
E[5] => multiplexador8_1:ciclo:5:MULTItotal.E
E[6] => multiplexador8_1:ciclo:6:MULTItotal.E
E[7] => multiplexador8_1:ciclo:7:MULTItotal.E
E[8] => multiplexador8_1:ciclo:8:MULTItotal.E
E[9] => multiplexador8_1:ciclo:9:MULTItotal.E
E[10] => multiplexador8_1:ciclo:10:MULTItotal.E
E[11] => multiplexador8_1:ciclo:11:MULTItotal.E
E[12] => multiplexador8_1:ciclo:12:MULTItotal.E
E[13] => multiplexador8_1:ciclo:13:MULTItotal.E
E[14] => multiplexador8_1:ciclo:14:MULTItotal.E
E[15] => multiplexador8_1:ciclo:15:MULTItotal.E
E[16] => multiplexador8_1:ciclo:16:MULTItotal.E
E[17] => multiplexador8_1:ciclo:17:MULTItotal.E
E[18] => multiplexador8_1:ciclo:18:MULTItotal.E
E[19] => multiplexador8_1:ciclo:19:MULTItotal.E
E[20] => multiplexador8_1:ciclo:20:MULTItotal.E
E[21] => multiplexador8_1:ciclo:21:MULTItotal.E
E[22] => multiplexador8_1:ciclo:22:MULTItotal.E
E[23] => multiplexador8_1:ciclo:23:MULTItotal.E
E[24] => multiplexador8_1:ciclo:24:MULTItotal.E
E[25] => multiplexador8_1:ciclo:25:MULTItotal.E
E[26] => multiplexador8_1:ciclo:26:MULTItotal.E
E[27] => multiplexador8_1:ciclo:27:MULTItotal.E
E[28] => multiplexador8_1:ciclo:28:MULTItotal.E
E[29] => multiplexador8_1:ciclo:29:MULTItotal.E
E[30] => multiplexador8_1:ciclo:30:MULTItotal.E
E[31] => multiplexador8_1:ciclo:31:MULTItotal.E
F[0] => multiplexador8_1:ciclo:0:MULTItotal.F
F[1] => multiplexador8_1:ciclo:1:MULTItotal.F
F[2] => multiplexador8_1:ciclo:2:MULTItotal.F
F[3] => multiplexador8_1:ciclo:3:MULTItotal.F
F[4] => multiplexador8_1:ciclo:4:MULTItotal.F
F[5] => multiplexador8_1:ciclo:5:MULTItotal.F
F[6] => multiplexador8_1:ciclo:6:MULTItotal.F
F[7] => multiplexador8_1:ciclo:7:MULTItotal.F
F[8] => multiplexador8_1:ciclo:8:MULTItotal.F
F[9] => multiplexador8_1:ciclo:9:MULTItotal.F
F[10] => multiplexador8_1:ciclo:10:MULTItotal.F
F[11] => multiplexador8_1:ciclo:11:MULTItotal.F
F[12] => multiplexador8_1:ciclo:12:MULTItotal.F
F[13] => multiplexador8_1:ciclo:13:MULTItotal.F
F[14] => multiplexador8_1:ciclo:14:MULTItotal.F
F[15] => multiplexador8_1:ciclo:15:MULTItotal.F
F[16] => multiplexador8_1:ciclo:16:MULTItotal.F
F[17] => multiplexador8_1:ciclo:17:MULTItotal.F
F[18] => multiplexador8_1:ciclo:18:MULTItotal.F
F[19] => multiplexador8_1:ciclo:19:MULTItotal.F
F[20] => multiplexador8_1:ciclo:20:MULTItotal.F
F[21] => multiplexador8_1:ciclo:21:MULTItotal.F
F[22] => multiplexador8_1:ciclo:22:MULTItotal.F
F[23] => multiplexador8_1:ciclo:23:MULTItotal.F
F[24] => multiplexador8_1:ciclo:24:MULTItotal.F
F[25] => multiplexador8_1:ciclo:25:MULTItotal.F
F[26] => multiplexador8_1:ciclo:26:MULTItotal.F
F[27] => multiplexador8_1:ciclo:27:MULTItotal.F
F[28] => multiplexador8_1:ciclo:28:MULTItotal.F
F[29] => multiplexador8_1:ciclo:29:MULTItotal.F
F[30] => multiplexador8_1:ciclo:30:MULTItotal.F
F[31] => multiplexador8_1:ciclo:31:MULTItotal.F
G[0] => multiplexador8_1:ciclo:0:MULTItotal.G
G[1] => multiplexador8_1:ciclo:1:MULTItotal.G
G[2] => multiplexador8_1:ciclo:2:MULTItotal.G
G[3] => multiplexador8_1:ciclo:3:MULTItotal.G
G[4] => multiplexador8_1:ciclo:4:MULTItotal.G
G[5] => multiplexador8_1:ciclo:5:MULTItotal.G
G[6] => multiplexador8_1:ciclo:6:MULTItotal.G
G[7] => multiplexador8_1:ciclo:7:MULTItotal.G
G[8] => multiplexador8_1:ciclo:8:MULTItotal.G
G[9] => multiplexador8_1:ciclo:9:MULTItotal.G
G[10] => multiplexador8_1:ciclo:10:MULTItotal.G
G[11] => multiplexador8_1:ciclo:11:MULTItotal.G
G[12] => multiplexador8_1:ciclo:12:MULTItotal.G
G[13] => multiplexador8_1:ciclo:13:MULTItotal.G
G[14] => multiplexador8_1:ciclo:14:MULTItotal.G
G[15] => multiplexador8_1:ciclo:15:MULTItotal.G
G[16] => multiplexador8_1:ciclo:16:MULTItotal.G
G[17] => multiplexador8_1:ciclo:17:MULTItotal.G
G[18] => multiplexador8_1:ciclo:18:MULTItotal.G
G[19] => multiplexador8_1:ciclo:19:MULTItotal.G
G[20] => multiplexador8_1:ciclo:20:MULTItotal.G
G[21] => multiplexador8_1:ciclo:21:MULTItotal.G
G[22] => multiplexador8_1:ciclo:22:MULTItotal.G
G[23] => multiplexador8_1:ciclo:23:MULTItotal.G
G[24] => multiplexador8_1:ciclo:24:MULTItotal.G
G[25] => multiplexador8_1:ciclo:25:MULTItotal.G
G[26] => multiplexador8_1:ciclo:26:MULTItotal.G
G[27] => multiplexador8_1:ciclo:27:MULTItotal.G
G[28] => multiplexador8_1:ciclo:28:MULTItotal.G
G[29] => multiplexador8_1:ciclo:29:MULTItotal.G
G[30] => multiplexador8_1:ciclo:30:MULTItotal.G
G[31] => multiplexador8_1:ciclo:31:MULTItotal.G
H[0] => multiplexador8_1:ciclo:0:MULTItotal.H
H[1] => multiplexador8_1:ciclo:1:MULTItotal.H
H[2] => multiplexador8_1:ciclo:2:MULTItotal.H
H[3] => multiplexador8_1:ciclo:3:MULTItotal.H
H[4] => multiplexador8_1:ciclo:4:MULTItotal.H
H[5] => multiplexador8_1:ciclo:5:MULTItotal.H
H[6] => multiplexador8_1:ciclo:6:MULTItotal.H
H[7] => multiplexador8_1:ciclo:7:MULTItotal.H
H[8] => multiplexador8_1:ciclo:8:MULTItotal.H
H[9] => multiplexador8_1:ciclo:9:MULTItotal.H
H[10] => multiplexador8_1:ciclo:10:MULTItotal.H
H[11] => multiplexador8_1:ciclo:11:MULTItotal.H
H[12] => multiplexador8_1:ciclo:12:MULTItotal.H
H[13] => multiplexador8_1:ciclo:13:MULTItotal.H
H[14] => multiplexador8_1:ciclo:14:MULTItotal.H
H[15] => multiplexador8_1:ciclo:15:MULTItotal.H
H[16] => multiplexador8_1:ciclo:16:MULTItotal.H
H[17] => multiplexador8_1:ciclo:17:MULTItotal.H
H[18] => multiplexador8_1:ciclo:18:MULTItotal.H
H[19] => multiplexador8_1:ciclo:19:MULTItotal.H
H[20] => multiplexador8_1:ciclo:20:MULTItotal.H
H[21] => multiplexador8_1:ciclo:21:MULTItotal.H
H[22] => multiplexador8_1:ciclo:22:MULTItotal.H
H[23] => multiplexador8_1:ciclo:23:MULTItotal.H
H[24] => multiplexador8_1:ciclo:24:MULTItotal.H
H[25] => multiplexador8_1:ciclo:25:MULTItotal.H
H[26] => multiplexador8_1:ciclo:26:MULTItotal.H
H[27] => multiplexador8_1:ciclo:27:MULTItotal.H
H[28] => multiplexador8_1:ciclo:28:MULTItotal.H
H[29] => multiplexador8_1:ciclo:29:MULTItotal.H
H[30] => multiplexador8_1:ciclo:30:MULTItotal.H
H[31] => multiplexador8_1:ciclo:31:MULTItotal.H
S2 => multiplexador8_1:ciclo:31:MULTItotal.S2
S2 => multiplexador8_1:ciclo:30:MULTItotal.S2
S2 => multiplexador8_1:ciclo:29:MULTItotal.S2
S2 => multiplexador8_1:ciclo:28:MULTItotal.S2
S2 => multiplexador8_1:ciclo:27:MULTItotal.S2
S2 => multiplexador8_1:ciclo:26:MULTItotal.S2
S2 => multiplexador8_1:ciclo:25:MULTItotal.S2
S2 => multiplexador8_1:ciclo:24:MULTItotal.S2
S2 => multiplexador8_1:ciclo:23:MULTItotal.S2
S2 => multiplexador8_1:ciclo:22:MULTItotal.S2
S2 => multiplexador8_1:ciclo:21:MULTItotal.S2
S2 => multiplexador8_1:ciclo:20:MULTItotal.S2
S2 => multiplexador8_1:ciclo:19:MULTItotal.S2
S2 => multiplexador8_1:ciclo:18:MULTItotal.S2
S2 => multiplexador8_1:ciclo:17:MULTItotal.S2
S2 => multiplexador8_1:ciclo:16:MULTItotal.S2
S2 => multiplexador8_1:ciclo:15:MULTItotal.S2
S2 => multiplexador8_1:ciclo:14:MULTItotal.S2
S2 => multiplexador8_1:ciclo:13:MULTItotal.S2
S2 => multiplexador8_1:ciclo:12:MULTItotal.S2
S2 => multiplexador8_1:ciclo:11:MULTItotal.S2
S2 => multiplexador8_1:ciclo:10:MULTItotal.S2
S2 => multiplexador8_1:ciclo:9:MULTItotal.S2
S2 => multiplexador8_1:ciclo:8:MULTItotal.S2
S2 => multiplexador8_1:ciclo:7:MULTItotal.S2
S2 => multiplexador8_1:ciclo:6:MULTItotal.S2
S2 => multiplexador8_1:ciclo:5:MULTItotal.S2
S2 => multiplexador8_1:ciclo:4:MULTItotal.S2
S2 => multiplexador8_1:ciclo:3:MULTItotal.S2
S2 => multiplexador8_1:ciclo:2:MULTItotal.S2
S2 => multiplexador8_1:ciclo:1:MULTItotal.S2
S2 => multiplexador8_1:ciclo:0:MULTItotal.S2
s1 => multiplexador8_1:ciclo:31:MULTItotal.S1
s1 => multiplexador8_1:ciclo:30:MULTItotal.S1
s1 => multiplexador8_1:ciclo:29:MULTItotal.S1
s1 => multiplexador8_1:ciclo:28:MULTItotal.S1
s1 => multiplexador8_1:ciclo:27:MULTItotal.S1
s1 => multiplexador8_1:ciclo:26:MULTItotal.S1
s1 => multiplexador8_1:ciclo:25:MULTItotal.S1
s1 => multiplexador8_1:ciclo:24:MULTItotal.S1
s1 => multiplexador8_1:ciclo:23:MULTItotal.S1
s1 => multiplexador8_1:ciclo:22:MULTItotal.S1
s1 => multiplexador8_1:ciclo:21:MULTItotal.S1
s1 => multiplexador8_1:ciclo:20:MULTItotal.S1
s1 => multiplexador8_1:ciclo:19:MULTItotal.S1
s1 => multiplexador8_1:ciclo:18:MULTItotal.S1
s1 => multiplexador8_1:ciclo:17:MULTItotal.S1
s1 => multiplexador8_1:ciclo:16:MULTItotal.S1
s1 => multiplexador8_1:ciclo:15:MULTItotal.S1
s1 => multiplexador8_1:ciclo:14:MULTItotal.S1
s1 => multiplexador8_1:ciclo:13:MULTItotal.S1
s1 => multiplexador8_1:ciclo:12:MULTItotal.S1
s1 => multiplexador8_1:ciclo:11:MULTItotal.S1
s1 => multiplexador8_1:ciclo:10:MULTItotal.S1
s1 => multiplexador8_1:ciclo:9:MULTItotal.S1
s1 => multiplexador8_1:ciclo:8:MULTItotal.S1
s1 => multiplexador8_1:ciclo:7:MULTItotal.S1
s1 => multiplexador8_1:ciclo:6:MULTItotal.S1
s1 => multiplexador8_1:ciclo:5:MULTItotal.S1
s1 => multiplexador8_1:ciclo:4:MULTItotal.S1
s1 => multiplexador8_1:ciclo:3:MULTItotal.S1
s1 => multiplexador8_1:ciclo:2:MULTItotal.S1
s1 => multiplexador8_1:ciclo:1:MULTItotal.S1
s1 => multiplexador8_1:ciclo:0:MULTItotal.S1
s0 => multiplexador8_1:ciclo:31:MULTItotal.S0
s0 => multiplexador8_1:ciclo:30:MULTItotal.S0
s0 => multiplexador8_1:ciclo:29:MULTItotal.S0
s0 => multiplexador8_1:ciclo:28:MULTItotal.S0
s0 => multiplexador8_1:ciclo:27:MULTItotal.S0
s0 => multiplexador8_1:ciclo:26:MULTItotal.S0
s0 => multiplexador8_1:ciclo:25:MULTItotal.S0
s0 => multiplexador8_1:ciclo:24:MULTItotal.S0
s0 => multiplexador8_1:ciclo:23:MULTItotal.S0
s0 => multiplexador8_1:ciclo:22:MULTItotal.S0
s0 => multiplexador8_1:ciclo:21:MULTItotal.S0
s0 => multiplexador8_1:ciclo:20:MULTItotal.S0
s0 => multiplexador8_1:ciclo:19:MULTItotal.S0
s0 => multiplexador8_1:ciclo:18:MULTItotal.S0
s0 => multiplexador8_1:ciclo:17:MULTItotal.S0
s0 => multiplexador8_1:ciclo:16:MULTItotal.S0
s0 => multiplexador8_1:ciclo:15:MULTItotal.S0
s0 => multiplexador8_1:ciclo:14:MULTItotal.S0
s0 => multiplexador8_1:ciclo:13:MULTItotal.S0
s0 => multiplexador8_1:ciclo:12:MULTItotal.S0
s0 => multiplexador8_1:ciclo:11:MULTItotal.S0
s0 => multiplexador8_1:ciclo:10:MULTItotal.S0
s0 => multiplexador8_1:ciclo:9:MULTItotal.S0
s0 => multiplexador8_1:ciclo:8:MULTItotal.S0
s0 => multiplexador8_1:ciclo:7:MULTItotal.S0
s0 => multiplexador8_1:ciclo:6:MULTItotal.S0
s0 => multiplexador8_1:ciclo:5:MULTItotal.S0
s0 => multiplexador8_1:ciclo:4:MULTItotal.S0
s0 => multiplexador8_1:ciclo:3:MULTItotal.S0
s0 => multiplexador8_1:ciclo:2:MULTItotal.S0
s0 => multiplexador8_1:ciclo:1:MULTItotal.S0
s0 => multiplexador8_1:ciclo:0:MULTItotal.S0
Q[0] <= multiplexador8_1:ciclo:0:MULTItotal.Q
Q[1] <= multiplexador8_1:ciclo:1:MULTItotal.Q
Q[2] <= multiplexador8_1:ciclo:2:MULTItotal.Q
Q[3] <= multiplexador8_1:ciclo:3:MULTItotal.Q
Q[4] <= multiplexador8_1:ciclo:4:MULTItotal.Q
Q[5] <= multiplexador8_1:ciclo:5:MULTItotal.Q
Q[6] <= multiplexador8_1:ciclo:6:MULTItotal.Q
Q[7] <= multiplexador8_1:ciclo:7:MULTItotal.Q
Q[8] <= multiplexador8_1:ciclo:8:MULTItotal.Q
Q[9] <= multiplexador8_1:ciclo:9:MULTItotal.Q
Q[10] <= multiplexador8_1:ciclo:10:MULTItotal.Q
Q[11] <= multiplexador8_1:ciclo:11:MULTItotal.Q
Q[12] <= multiplexador8_1:ciclo:12:MULTItotal.Q
Q[13] <= multiplexador8_1:ciclo:13:MULTItotal.Q
Q[14] <= multiplexador8_1:ciclo:14:MULTItotal.Q
Q[15] <= multiplexador8_1:ciclo:15:MULTItotal.Q
Q[16] <= multiplexador8_1:ciclo:16:MULTItotal.Q
Q[17] <= multiplexador8_1:ciclo:17:MULTItotal.Q
Q[18] <= multiplexador8_1:ciclo:18:MULTItotal.Q
Q[19] <= multiplexador8_1:ciclo:19:MULTItotal.Q
Q[20] <= multiplexador8_1:ciclo:20:MULTItotal.Q
Q[21] <= multiplexador8_1:ciclo:21:MULTItotal.Q
Q[22] <= multiplexador8_1:ciclo:22:MULTItotal.Q
Q[23] <= multiplexador8_1:ciclo:23:MULTItotal.Q
Q[24] <= multiplexador8_1:ciclo:24:MULTItotal.Q
Q[25] <= multiplexador8_1:ciclo:25:MULTItotal.Q
Q[26] <= multiplexador8_1:ciclo:26:MULTItotal.Q
Q[27] <= multiplexador8_1:ciclo:27:MULTItotal.Q
Q[28] <= multiplexador8_1:ciclo:28:MULTItotal.Q
Q[29] <= multiplexador8_1:ciclo:29:MULTItotal.Q
Q[30] <= multiplexador8_1:ciclo:30:MULTItotal.Q
Q[31] <= multiplexador8_1:ciclo:31:MULTItotal.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal
A => multiplexador4_1:MULTI1.A
B => multiplexador4_1:MULTI1.B
C => multiplexador4_1:MULTI1.C
D => multiplexador4_1:MULTI1.D
E => multiplexador4_1:MULTI2.A
F => multiplexador4_1:MULTI2.B
G => multiplexador4_1:MULTI2.C
H => multiplexador4_1:MULTI2.D
S0 => multiplexador4_1:MULTI1.S0
S0 => multiplexador4_1:MULTI2.S0
S1 => multiplexador4_1:MULTI1.S1
S1 => multiplexador4_1:MULTI2.S1
S2 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2
A => multiplexador:MULTI1.A
B => multiplexador:MULTI1.B
C => multiplexador:MULTI2.A
D => multiplexador:MULTI2.B
S0 => multiplexador:MULTI1.S
S0 => multiplexador:MULTI2.S
S1 => multiplexador:MULTI3.S
Q <= multiplexador:MULTI3.Q


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI1
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI2
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador4_1:MULTI2|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3
A => Q.IN0
B => Q.IN0
S => Q.IN1
S => Q.IN1
Q <= Q.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0
A => demultiplexor:DEMULTI1.A
S0 => demultiplexor4_1:DEMULTI2.s0
S0 => demultiplexor4_1:DEMULTI3.s0
S1 => demultiplexor4_1:DEMULTI2.s1
S1 => demultiplexor4_1:DEMULTI3.s1
S2 => demultiplexor:DEMULTI1.s
Q0 <= demultiplexor4_1:DEMULTI2.Q0
Q1 <= demultiplexor4_1:DEMULTI2.Q1
Q2 <= demultiplexor4_1:DEMULTI2.Q2
Q3 <= demultiplexor4_1:DEMULTI2.Q3
Q4 <= demultiplexor4_1:DEMULTI3.Q0
Q5 <= demultiplexor4_1:DEMULTI3.Q1
Q6 <= demultiplexor4_1:DEMULTI3.Q2
Q7 <= demultiplexor4_1:DEMULTI3.Q3


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor:DEMULTI1
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI2
A => demultiplexor:DEMULTI1.A
s0 => demultiplexor:DEMULTI2.s
s0 => demultiplexor:DEMULTI3.s
s1 => demultiplexor:DEMULTI1.s
Q0 <= demultiplexor:DEMULTI2.Q0
Q1 <= demultiplexor:DEMULTI2.Q1
Q2 <= demultiplexor:DEMULTI3.Q0
Q3 <= demultiplexor:DEMULTI3.Q1


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI2|demultiplexor:DEMULTI1
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI2|demultiplexor:DEMULTI2
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI2|demultiplexor:DEMULTI3
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI3
A => demultiplexor:DEMULTI1.A
s0 => demultiplexor:DEMULTI2.s
s0 => demultiplexor:DEMULTI3.s
s1 => demultiplexor:DEMULTI1.s
Q0 <= demultiplexor:DEMULTI2.Q0
Q1 <= demultiplexor:DEMULTI2.Q1
Q2 <= demultiplexor:DEMULTI3.Q0
Q3 <= demultiplexor:DEMULTI3.Q1


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI3|demultiplexor:DEMULTI1
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI3|demultiplexor:DEMULTI2
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


|BancoDeRegistros|demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI3|demultiplexor:DEMULTI3
A => Q0.IN0
A => Q1.IN0
s => Q1.IN1
s => Q0.IN1
Q0 <= Q0.DB_MAX_OUTPUT_PORT_TYPE
Q1 <= Q1.DB_MAX_OUTPUT_PORT_TYPE


