Fitter report for FinalProject
Wed Dec 11 19:30:42 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |Final_Project_top|nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ALTSYNCRAM
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 11 19:30:41 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; FinalProject                                ;
; Top-level Entity Name              ; Final_Project_top                           ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 50,760 / 114,480 ( 44 % )                   ;
;     Total combinational functions  ; 50,069 / 114,480 ( 44 % )                   ;
;     Dedicated logic registers      ; 3,428 / 114,480 ( 3 % )                     ;
; Total registers                    ; 3613                                        ;
; Total pins                         ; 218 / 529 ( 41 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,392 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                             ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NoteProducer:NOTE|reg_20:MAR|Data_Out[0]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[0]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[0]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[0]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[1]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[1]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[1]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[1]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[2]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[2]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[2]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[2]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[3]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[3]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[3]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[3]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[4]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[4]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[4]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[4]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[5]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[5]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[5]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[5]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[6]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[6]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[6]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[6]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[7]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[7]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[7]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[7]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[8]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[8]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[8]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[8]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[9]                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[9]~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[9]                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[9]~output                                                                                                                                                                                                           ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[10]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[10]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[10]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[10]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[11]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[11]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[11]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[11]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[12]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[12]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[12]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[12]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[13]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[13]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[13]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[13]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[14]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[14]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[14]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[14]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[15]                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NoteProducer:NOTE|reg_20:MAR|Data_Out[15]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[15]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[15]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[16]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[16]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[17]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[17]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[18]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[18]~output                                                                                                                                                                                                          ; I                ;                       ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[19]                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_ADDR[19]~output                                                                                                                                                                                                          ; I                ;                       ;
; Reset_h                                                                                                                          ; Inverted        ; Register Packing ; Fast Input Register assignment         ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; Reset_h                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; KEY[0]~input                                                                                                                                                                                                                  ; O                ;                       ;
; VGA_controller:vga_controller_instance|VGA_BLANK_N                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_BLANK_N~output                                                                                                                                                                                                            ; I                ;                       ;
; VGA_controller:vga_controller_instance|VGA_HS                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_HS~output                                                                                                                                                                                                                 ; I                ;                       ;
; VGA_controller:vga_controller_instance|VGA_VS                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; VGA_VS~output                                                                                                                                                                                                                 ; I                ;                       ;
; audio_interface_plat:audio_transmit|audio_interface:A1|bck0                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; AUD_BCLK~input                                                                                                                                                                                                                ; O                ;                       ;
; audio_interface_plat:audio_transmit|audio_interface:A1|dack0                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; AUD_DACLRCK~input                                                                                                                                                                                                             ; O                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_ADDR[0]                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_ADDR[0]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_ADDR[1]                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_ADDR[1]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_CS_N                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_CS_N~output                                                                                                                                                                                                               ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_RD_N                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_OE_N~output                                                                                                                                                                                                               ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_RST_N                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_RST_N~output                                                                                                                                                                                                              ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|OTG_WR_N                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_WE_N~output                                                                                                                                                                                                               ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[0]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[0]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[1]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[1]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[2]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[2]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[3]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[3]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[4]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[4]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[5]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[5]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[6]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[6]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[7]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[7]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[8]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[8]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[9]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[9]~output                                                                                                                                                                                                            ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[10]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[10]~output                                                                                                                                                                                                           ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[11]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[11]~output                                                                                                                                                                                                           ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[12]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[12]~output                                                                                                                                                                                                           ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[13]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[13]~output                                                                                                                                                                                                           ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[14]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[14]~output                                                                                                                                                                                                           ; I                ;                       ;
; hpi_io_intf:hpi_io_inst|from_sw_data_out_buffer[15]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; OTG_DATA[15]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[0]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[1]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[2]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[3]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[4]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[5]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[6]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[7]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[8]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[9]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                           ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[10]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                          ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[11]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                          ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[12]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                          ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_bank[0]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_bank[1]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[0]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[0]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                              ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[0]                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[1]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[1]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[1]                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[2]                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[2]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[2]                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[3]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                              ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_cmd[3]                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[0]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[0]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[1]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[1]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[2]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[2]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[3]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[3]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[4]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[4]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[5]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[5]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[6]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[6]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[7]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[7]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[8]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[8]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[9]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                        ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[9]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                             ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[10]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[10]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[11]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[11]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[12]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[12]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[13]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[13]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[14]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[14]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[15]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[15]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[16]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[16]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[17]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[17]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[18]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[18]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[19]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[19]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[20]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[20]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[21]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[21]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[22]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[22]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[23]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[23]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[24]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[24]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[25]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[25]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[26]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[26]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[27]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[27]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[28]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[28]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[29]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[29]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[30]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[30]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[31]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_data[31]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_dqm[0]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_dqm[1]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_dqm[2]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|m_dqm[3]                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9                                                                                                                                                               ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                             ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_31                                                                                                                                                              ; Q                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_31                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                            ; OE               ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_31                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[0]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[1]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[2]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[3]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[4]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[5]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[6]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[7]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[8]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[9]                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                              ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[10]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[11]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[12]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[13]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[14]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[15]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[16]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[17]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[18]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[19]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[20]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[21]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[22]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[23]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[24]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[25]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[26]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[27]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[28]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[29]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[30]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                             ; O                ;                       ;
; nios_system:nios_system|nios_system_sdram:sdram|za_data[31]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                             ; O                ;                       ;
; sync:butt_sync1|q                                                                                                                ; Inverted        ; Register Packing ; Fast Input Register assignment         ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; sync:butt_sync1|q                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; KEY[3]~input                                                                                                                                                                                                                  ; O                ;                       ;
; sync:butt_sync2|q                                                                                                                ; Inverted        ; Register Packing ; Fast Input Register assignment         ; Q         ;                ;                                                                                                                                                                                                                               ;                  ;                       ;
; sync:butt_sync2|q                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; KEY[2]~input                                                                                                                                                                                                                  ; O                ;                       ;
; tristate:tr0|Data_read_buffer[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[0]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[1]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[2]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[3]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[4]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[4]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[5]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[5]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[6]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[6]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[7]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[7]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[8]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[8]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[9]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[9]~input                                                                                                                                                                                                              ; O                ;                       ;
; tristate:tr0|Data_read_buffer[10]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[10]~input                                                                                                                                                                                                             ; O                ;                       ;
; tristate:tr0|Data_read_buffer[11]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[11]~input                                                                                                                                                                                                             ; O                ;                       ;
; tristate:tr0|Data_read_buffer[12]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[12]~input                                                                                                                                                                                                             ; O                ;                       ;
; tristate:tr0|Data_read_buffer[13]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[13]~input                                                                                                                                                                                                             ; O                ;                       ;
; tristate:tr0|Data_read_buffer[14]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[14]~input                                                                                                                                                                                                             ; O                ;                       ;
; tristate:tr0|Data_read_buffer[15]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SRAM_DQ[15]~input                                                                                                                                                                                                             ; O                ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                            ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity    ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                   ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                   ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                   ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location                    ;                   ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                   ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                   ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                   ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                   ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                   ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location                    ;                   ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                   ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location                    ;                   ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                   ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[0]          ; PIN_G19       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[1]          ; PIN_F19       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[2]          ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                   ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                   ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                   ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                   ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                   ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                   ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                   ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[0]            ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[1]            ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[2]            ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[3]            ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[4]            ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[5]            ; PIN_AC26      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[6]            ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[7]            ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                   ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                   ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                   ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                   ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                   ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                   ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; Final_Project_top ;              ; SW               ; 0 MHz         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; AUD_ADCDAT       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; AUD_ADCLRCK      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; CLOCK2_50        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; CLOCK3_50        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RESET_N    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RESET_N    ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; EXT_IO[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[10]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[11]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[12]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[13]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[14]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[15]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[16]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[17]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[18]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[19]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[20]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[21]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[22]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[23]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[24]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[25]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[26]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[27]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[28]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[29]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[30]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[31]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[32]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[33]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[34]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[35]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[8]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; GPIO[9]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_BLON         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_EN           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_ON           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_RS           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LCD_RW           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[7]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDG[8]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[10]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[11]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[12]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[13]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[14]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[15]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[16]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[17]         ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[3]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[4]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[5]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[6]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[7]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[8]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; LEDR[9]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_FSPEED       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; OTG_LSPEED       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; PS2_KBCLK        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; PS2_KBDAT        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; PS2_MSCLK        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; PS2_MSDAT        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[0]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[10]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[11]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[12]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[13]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[14]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[15]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[16]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[17]           ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[1]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[2]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[3]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[4]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[5]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[6]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[7]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[8]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; SW[9]            ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; UART_RXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; Final_Project_top ;              ; UART_TXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_system_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_system_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 54274 ) ; 0.00 % ( 0 / 54274 )       ; 0.00 % ( 0 / 54274 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 54274 ) ; 0.00 % ( 0 / 54274 )       ; 0.00 % ( 0 / 54274 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 54023 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 236 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/ECE-385/FinalProject_synth_sampler/output_files/FinalProject.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 50,760 / 114,480 ( 44 % )    ;
;     -- Combinational with no register       ; 47332                        ;
;     -- Register only                        ; 691                          ;
;     -- Combinational with a register        ; 2737                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 41954                        ;
;     -- 3 input functions                    ; 6028                         ;
;     -- <=2 input functions                  ; 2087                         ;
;     -- Register only                        ; 691                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 48582                        ;
;     -- arithmetic mode                      ; 1487                         ;
;                                             ;                              ;
; Total registers*                            ; 3,613 / 117,053 ( 3 % )      ;
;     -- Dedicated logic registers            ; 3,428 / 114,480 ( 3 % )      ;
;     -- I/O registers                        ; 185 / 2,573 ( 7 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 3,402 / 7,155 ( 48 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 218 / 529 ( 41 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 6 / 432 ( 1 % )              ;
; Total block memory bits                     ; 11,392 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 55,296 / 3,981,312 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 2 / 4 ( 50 % )               ;
; Global signals                              ; 11                           ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 9.6% / 9.1% / 10.4%          ;
; Peak interconnect usage (total/H/V)         ; 31.2% / 31.7% / 34.3%        ;
; Maximum fan-out                             ; 2475                         ;
; Highest non-global fan-out                  ; 804                          ;
; Total fan-out                               ; 203157                       ;
; Average fan-out                             ; 3.71                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 50593 / 114480 ( 44 % ) ; 167 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 47250                   ; 82                     ; 0                              ;
;     -- Register only                         ; 675                     ; 16                     ; 0                              ;
;     -- Combinational with a register         ; 2668                    ; 69                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 41881                   ; 73                     ; 0                              ;
;     -- 3 input functions                     ; 5992                    ; 36                     ; 0                              ;
;     -- <=2 input functions                   ; 2045                    ; 42                     ; 0                              ;
;     -- Register only                         ; 675                     ; 16                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 48439                   ; 143                    ; 0                              ;
;     -- arithmetic mode                       ; 1479                    ; 8                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 3528                    ; 85                     ; 0                              ;
;     -- Dedicated logic registers             ; 3343 / 114480 ( 3 % )   ; 85 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 370                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 3389 / 7155 ( 47 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 218                     ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 11392                   ; 0                      ; 0                              ;
; Total RAM block bits                         ; 55296                   ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 6 / 432 ( 1 % )         ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 9 / 24 ( 37 % )         ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 100 / 516 ( 19 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 1305                    ; 125                    ; 3                              ;
;     -- Registered Input Connections          ; 1102                    ; 95                     ; 0                              ;
;     -- Output Connections                    ; 287                     ; 173                    ; 973                            ;
;     -- Registered Output Connections         ; 6                       ; 173                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 202529                  ; 947                    ; 986                            ;
;     -- Registered Connections                ; 132279                  ; 665                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 320                     ; 296                    ; 976                            ;
;     -- sld_hub:auto_hub                      ; 296                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 976                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 46                      ; 62                     ; 3                              ;
;     -- Output Ports                          ; 151                     ; 79                     ; 4                              ;
;     -- Bidir Ports                           ; 64                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 40                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 47                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 52                     ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 59                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; AUD_DACLRCK ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 7                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50    ; Y2    ; 2        ; 0            ; 36           ; 14           ; 2480                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]      ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 633                ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]      ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]      ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 8                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]      ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 8                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; OTG_INT[0]  ; A6    ; 8        ; 27           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; OTG_INT[1]  ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK       ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SDAT      ; A8    ; 8        ; 18           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]   ; H7    ; 1        ; 0            ; 68           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]   ; C3    ; 8        ; 1            ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N      ; A3    ; 8        ; 5            ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_OE_N      ; B3    ; 8        ; 5            ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N     ; C5    ; 8        ; 3            ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WE_N      ; A4    ; 8        ; 7            ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------+
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe                    ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10      ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11      ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12      ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13      ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14      ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15      ;
; DRAM_DQ[16]  ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16      ;
; DRAM_DQ[17]  ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17      ;
; DRAM_DQ[18]  ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18      ;
; DRAM_DQ[19]  ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19      ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1       ;
; DRAM_DQ[20]  ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20      ;
; DRAM_DQ[21]  ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21      ;
; DRAM_DQ[22]  ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22      ;
; DRAM_DQ[23]  ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23      ;
; DRAM_DQ[24]  ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24      ;
; DRAM_DQ[25]  ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25      ;
; DRAM_DQ[26]  ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26      ;
; DRAM_DQ[27]  ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27      ;
; DRAM_DQ[28]  ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28      ;
; DRAM_DQ[29]  ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29      ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2       ;
; DRAM_DQ[30]  ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30      ;
; DRAM_DQ[31]  ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_31      ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3       ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4       ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5       ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6       ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7       ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8       ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9       ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 27 / 73 ( 37 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 71 ( 45 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 65 ( 25 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 38 / 71 ( 54 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WE_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; OTG_INT[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_OE_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; OTG_INT[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                              ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+
; Name                          ; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1 ; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; vga_clk_instance|altpll_component|auto_generated|pll1                               ; nios_system|sdram_pll|sd1|pll7                                                                     ;
; PLL mode                      ; Normal                                                                              ; Normal                                                                                             ;
; Compensate clock              ; clock0                                                                              ; clock0                                                                                             ;
; Compensated input/output pins ; --                                                                                  ; --                                                                                                 ;
; Switchover type               ; --                                                                                  ; --                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                           ;
; Input frequency 1             ; --                                                                                  ; --                                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency         ; 600.0 MHz                                                                           ; 500.0 MHz                                                                                          ;
; VCO post scale K counter      ; 2                                                                                   ; 2                                                                                                  ;
; VCO frequency control         ; Auto                                                                                ; Auto                                                                                               ;
; VCO phase shift step          ; 208 ps                                                                              ; 250 ps                                                                                             ;
; VCO multiply                  ; --                                                                                  ; --                                                                                                 ;
; VCO divide                    ; --                                                                                  ; --                                                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                                            ; 30.0 MHz                                                                                           ;
; Freq max lock                 ; 54.18 MHz                                                                           ; 65.02 MHz                                                                                          ;
; M VCO Tap                     ; 0                                                                                   ; 4                                                                                                  ;
; M Initial                     ; 1                                                                                   ; 2                                                                                                  ;
; M value                       ; 12                                                                                  ; 10                                                                                                 ;
; N value                       ; 1                                                                                   ; 1                                                                                                  ;
; Charge pump current           ; setting 1                                                                           ; setting 1                                                                                          ;
; Loop filter resistance        ; setting 27                                                                          ; setting 27                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                           ; setting 0                                                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                  ; 1.03 MHz to 1.97 MHz                                                                               ;
; Bandwidth type                ; Medium                                                                              ; Medium                                                                                             ;
; Real time reconfigurable      ; Off                                                                                 ; Off                                                                                                ;
; Scan chain MIF file           ; --                                                                                  ; --                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                 ; Off                                                                                                ;
; PLL location                  ; PLL_3                                                                               ; PLL_1                                                                                              ;
; Inclk0 signal                 ; CLOCK_50                                                                            ; CLOCK_50                                                                                           ;
; Inclk1 signal                 ; --                                                                                  ; --                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ; Dedicated Pin                                                                                      ;
; Inclk1 signal type            ; --                                                                                  ; --                                                                                                 ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                 ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0]                ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; vga_clk_instance|altpll_component|auto_generated|pll1|clk[0] ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; nios_system|sdram_pll|sd1|pll7|clk[0]                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; nios_system|sdram_pll|sd1|pll7|clk[1]                        ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; OTG_ADDR[0]   ; Missing drive strength               ;
; OTG_ADDR[1]   ; Missing drive strength               ;
; OTG_CS_N      ; Missing drive strength               ;
; OTG_OE_N      ; Missing drive strength               ;
; OTG_WE_N      ; Missing drive strength               ;
; OTG_RST_N     ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; AUD_XCK       ; Missing drive strength               ;
; AUD_DACDAT    ; Missing drive strength               ;
; I2C_SCLK      ; Missing drive strength               ;
; I2C_SDAT      ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; OTG_DATA[0]   ; Missing drive strength               ;
; OTG_DATA[1]   ; Missing drive strength               ;
; OTG_DATA[2]   ; Missing drive strength               ;
; OTG_DATA[3]   ; Missing drive strength               ;
; OTG_DATA[4]   ; Missing drive strength               ;
; OTG_DATA[5]   ; Missing drive strength               ;
; OTG_DATA[6]   ; Missing drive strength               ;
; OTG_DATA[7]   ; Missing drive strength               ;
; OTG_DATA[8]   ; Missing drive strength               ;
; OTG_DATA[9]   ; Missing drive strength               ;
; OTG_DATA[10]  ; Missing drive strength               ;
; OTG_DATA[11]  ; Missing drive strength               ;
; OTG_DATA[12]  ; Missing drive strength               ;
; OTG_DATA[13]  ; Missing drive strength               ;
; OTG_DATA[14]  ; Missing drive strength               ;
; OTG_DATA[15]  ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Entity Name                                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; |Final_Project_top                                                                                                                      ; 50760 (0)   ; 3428 (0)                  ; 185 (185)     ; 11392       ; 6    ; 0            ; 0       ; 0         ; 218  ; 0            ; 47332 (0)    ; 691 (0)           ; 2737 (0)         ; |Final_Project_top                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Final_Project_top                                   ; work         ;
;    |HexDriver:hex_inst_0|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|HexDriver:hex_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                           ; work         ;
;    |HexDriver:hex_inst_1|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|HexDriver:hex_inst_1                                                                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                           ; work         ;
;    |HexDriver:hex_inst_2|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|HexDriver:hex_inst_2                                                                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                           ; work         ;
;    |HexDriver:hex_inst_3|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|HexDriver:hex_inst_3                                                                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                           ; work         ;
;    |HexDriver:hex_inst_4|                                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|HexDriver:hex_inst_4                                                                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                           ; work         ;
;    |KeyMapper_:key_mapper_instance1|                                                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 5 (5)            ; |Final_Project_top|KeyMapper_:key_mapper_instance1                                                                                                                                                                                                                                                                                                                                                                                                                 ; KeyMapper_                                          ; work         ;
;    |KeyMapper_:key_mapper_instance2|                                                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 7 (7)            ; |Final_Project_top|KeyMapper_:key_mapper_instance2                                                                                                                                                                                                                                                                                                                                                                                                                 ; KeyMapper_                                          ; work         ;
;    |KeyMapper_:key_mapper_instance3|                                                                                                    ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 6 (6)            ; |Final_Project_top|KeyMapper_:key_mapper_instance3                                                                                                                                                                                                                                                                                                                                                                                                                 ; KeyMapper_                                          ; work         ;
;    |KeyMapper_:key_mapper_instance|                                                                                                     ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 6 (6)            ; |Final_Project_top|KeyMapper_:key_mapper_instance                                                                                                                                                                                                                                                                                                                                                                                                                  ; KeyMapper_                                          ; work         ;
;    |NoteProducer:NOTE|                                                                                                                  ; 963 (0)     ; 328 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 628 (0)      ; 66 (0)            ; 269 (0)          ; |Final_Project_top|NoteProducer:NOTE                                                                                                                                                                                                                                                                                                                                                                                                                               ; NoteProducer                                        ; work         ;
;       |MultinoteController:Control|                                                                                                     ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |Final_Project_top|NoteProducer:NOTE|MultinoteController:Control                                                                                                                                                                                                                                                                                                                                                                                                   ; MultinoteController                                 ; work         ;
;       |addressAdder:adder|                                                                                                              ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 2 (2)            ; |Final_Project_top|NoteProducer:NOTE|addressAdder:adder                                                                                                                                                                                                                                                                                                                                                                                                            ; addressAdder                                        ; work         ;
;       |reg_16:MDR1|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 2 (2)            ; |Final_Project_top|NoteProducer:NOTE|reg_16:MDR1                                                                                                                                                                                                                                                                                                                                                                                                                   ; reg_16                                              ; work         ;
;       |reg_16:MDR2|                                                                                                                     ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 17 (17)          ; |Final_Project_top|NoteProducer:NOTE|reg_16:MDR2                                                                                                                                                                                                                                                                                                                                                                                                                   ; reg_16                                              ; work         ;
;       |reg_16:MDR3|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 12 (12)          ; |Final_Project_top|NoteProducer:NOTE|reg_16:MDR3                                                                                                                                                                                                                                                                                                                                                                                                                   ; reg_16                                              ; work         ;
;       |reg_16:MDR4|                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 3 (3)            ; |Final_Project_top|NoteProducer:NOTE|reg_16:MDR4                                                                                                                                                                                                                                                                                                                                                                                                                   ; reg_16                                              ; work         ;
;       |reg_20:MAR|                                                                                                                      ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 16 (16)          ; |Final_Project_top|NoteProducer:NOTE|reg_20:MAR                                                                                                                                                                                                                                                                                                                                                                                                                    ; reg_20                                              ; work         ;
;       |samplerAddressControl:SAC1|                                                                                                      ; 194 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 3 (0)             ; 55 (0)           ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1                                                                                                                                                                                                                                                                                                                                                                                                    ; samplerAddressControl                               ; work         ;
;          |Address_Incrementer:INCREMENTER|                                                                                              ; 66 (66)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 3 (3)             ; 32 (32)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|Address_Incrementer:INCREMENTER                                                                                                                                                                                                                                                                                                                                                                    ; Address_Incrementer                                 ; work         ;
;          |MUX4:ADDRMUX|                                                                                                                 ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|MUX4:ADDRMUX                                                                                                                                                                                                                                                                                                                                                                                       ; MUX4                                                ; work         ;
;          |MUX4_1bit:INVALIDMUX|                                                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|MUX4_1bit:INVALIDMUX                                                                                                                                                                                                                                                                                                                                                                               ; MUX4_1bit                                           ; work         ;
;          |SamplerKeymapper_drum:MAPPER_DRUM|                                                                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|SamplerKeymapper_drum:MAPPER_DRUM                                                                                                                                                                                                                                                                                                                                                                  ; SamplerKeymapper_drum                               ; work         ;
;          |SamplerKeymapper_keyboard:MAPPER_KEY|                                                                                         ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|SamplerKeymapper_keyboard:MAPPER_KEY                                                                                                                                                                                                                                                                                                                                                               ; SamplerKeymapper_keyboard                           ; work         ;
;          |incrementControl:CONTROL|                                                                                                     ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|incrementControl:CONTROL                                                                                                                                                                                                                                                                                                                                                                           ; incrementControl                                    ; work         ;
;          |noteCounter:COUNTER|                                                                                                          ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC1|noteCounter:COUNTER                                                                                                                                                                                                                                                                                                                                                                                ; noteCounter                                         ; work         ;
;       |samplerAddressControl:SAC2|                                                                                                      ; 197 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (0)      ; 5 (0)             ; 55 (0)           ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2                                                                                                                                                                                                                                                                                                                                                                                                    ; samplerAddressControl                               ; work         ;
;          |Address_Incrementer:INCREMENTER|                                                                                              ; 68 (68)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 5 (5)             ; 30 (30)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|Address_Incrementer:INCREMENTER                                                                                                                                                                                                                                                                                                                                                                    ; Address_Incrementer                                 ; work         ;
;          |MUX4:ADDRMUX|                                                                                                                 ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|MUX4:ADDRMUX                                                                                                                                                                                                                                                                                                                                                                                       ; MUX4                                                ; work         ;
;          |MUX4_1bit:INVALIDMUX|                                                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|MUX4_1bit:INVALIDMUX                                                                                                                                                                                                                                                                                                                                                                               ; MUX4_1bit                                           ; work         ;
;          |SamplerKeymapper_drum:MAPPER_DRUM|                                                                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|SamplerKeymapper_drum:MAPPER_DRUM                                                                                                                                                                                                                                                                                                                                                                  ; SamplerKeymapper_drum                               ; work         ;
;          |SamplerKeymapper_keyboard:MAPPER_KEY|                                                                                         ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 2 (2)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|SamplerKeymapper_keyboard:MAPPER_KEY                                                                                                                                                                                                                                                                                                                                                               ; SamplerKeymapper_keyboard                           ; work         ;
;          |incrementControl:CONTROL|                                                                                                     ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|incrementControl:CONTROL                                                                                                                                                                                                                                                                                                                                                                           ; incrementControl                                    ; work         ;
;          |noteCounter:COUNTER|                                                                                                          ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC2|noteCounter:COUNTER                                                                                                                                                                                                                                                                                                                                                                                ; noteCounter                                         ; work         ;
;       |samplerAddressControl:SAC3|                                                                                                      ; 195 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (0)      ; 3 (0)             ; 55 (0)           ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3                                                                                                                                                                                                                                                                                                                                                                                                    ; samplerAddressControl                               ; work         ;
;          |Address_Incrementer:INCREMENTER|                                                                                              ; 66 (66)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 3 (3)             ; 32 (32)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|Address_Incrementer:INCREMENTER                                                                                                                                                                                                                                                                                                                                                                    ; Address_Incrementer                                 ; work         ;
;          |MUX4:ADDRMUX|                                                                                                                 ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|MUX4:ADDRMUX                                                                                                                                                                                                                                                                                                                                                                                       ; MUX4                                                ; work         ;
;          |MUX4_1bit:INVALIDMUX|                                                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|MUX4_1bit:INVALIDMUX                                                                                                                                                                                                                                                                                                                                                                               ; MUX4_1bit                                           ; work         ;
;          |SamplerKeymapper_drum:MAPPER_DRUM|                                                                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|SamplerKeymapper_drum:MAPPER_DRUM                                                                                                                                                                                                                                                                                                                                                                  ; SamplerKeymapper_drum                               ; work         ;
;          |SamplerKeymapper_keyboard:MAPPER_KEY|                                                                                         ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|SamplerKeymapper_keyboard:MAPPER_KEY                                                                                                                                                                                                                                                                                                                                                               ; SamplerKeymapper_keyboard                           ; work         ;
;          |incrementControl:CONTROL|                                                                                                     ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|incrementControl:CONTROL                                                                                                                                                                                                                                                                                                                                                                           ; incrementControl                                    ; work         ;
;          |noteCounter:COUNTER|                                                                                                          ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC3|noteCounter:COUNTER                                                                                                                                                                                                                                                                                                                                                                                ; noteCounter                                         ; work         ;
;       |samplerAddressControl:SAC4|                                                                                                      ; 201 (0)     ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 9 (0)             ; 50 (0)           ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4                                                                                                                                                                                                                                                                                                                                                                                                    ; samplerAddressControl                               ; work         ;
;          |Address_Incrementer:INCREMENTER|                                                                                              ; 72 (72)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 9 (9)             ; 26 (26)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|Address_Incrementer:INCREMENTER                                                                                                                                                                                                                                                                                                                                                                    ; Address_Incrementer                                 ; work         ;
;          |MUX4:ADDRMUX|                                                                                                                 ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|MUX4:ADDRMUX                                                                                                                                                                                                                                                                                                                                                                                       ; MUX4                                                ; work         ;
;          |MUX4_1bit:INVALIDMUX|                                                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|MUX4_1bit:INVALIDMUX                                                                                                                                                                                                                                                                                                                                                                               ; MUX4_1bit                                           ; work         ;
;          |SamplerKeymapper_drum:MAPPER_DRUM|                                                                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|SamplerKeymapper_drum:MAPPER_DRUM                                                                                                                                                                                                                                                                                                                                                                  ; SamplerKeymapper_drum                               ; work         ;
;          |SamplerKeymapper_keyboard:MAPPER_KEY|                                                                                         ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|SamplerKeymapper_keyboard:MAPPER_KEY                                                                                                                                                                                                                                                                                                                                                               ; SamplerKeymapper_keyboard                           ; work         ;
;          |incrementControl:CONTROL|                                                                                                     ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|incrementControl:CONTROL                                                                                                                                                                                                                                                                                                                                                                           ; incrementControl                                    ; work         ;
;          |noteCounter:COUNTER|                                                                                                          ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |Final_Project_top|NoteProducer:NOTE|samplerAddressControl:SAC4|noteCounter:COUNTER                                                                                                                                                                                                                                                                                                                                                                                ; noteCounter                                         ; work         ;
;    |Sprite_Color_Mapper:Sprite_Color_Mapper_instance|                                                                                   ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|Sprite_Color_Mapper:Sprite_Color_Mapper_instance                                                                                                                                                                                                                                                                                                                                                                                                ; Sprite_Color_Mapper                                 ; work         ;
;    |VGA_controller:vga_controller_instance|                                                                                             ; 60 (60)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 20 (20)          ; |Final_Project_top|VGA_controller:vga_controller_instance                                                                                                                                                                                                                                                                                                                                                                                                          ; VGA_controller                                      ; work         ;
;    |audio_interface_plat:audio_transmit|                                                                                                ; 99 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 20 (0)            ; 50 (0)           ; |Final_Project_top|audio_interface_plat:audio_transmit                                                                                                                                                                                                                                                                                                                                                                                                             ; audio_interface_plat                                ; work         ;
;       |audio_interface:A1|                                                                                                              ; 99 (99)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 20 (20)           ; 50 (50)          ; |Final_Project_top|audio_interface_plat:audio_transmit|audio_interface:A1                                                                                                                                                                                                                                                                                                                                                                                          ; audio_interface                                     ; work         ;
;    |button_select:BUTT_SEL|                                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Final_Project_top|button_select:BUTT_SEL                                                                                                                                                                                                                                                                                                                                                                                                                          ; button_select                                       ; work         ;
;    |clock_divider_MCLK:MCLK|                                                                                                            ; 39 (39)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 28 (28)          ; |Final_Project_top|clock_divider_MCLK:MCLK                                                                                                                                                                                                                                                                                                                                                                                                                         ; clock_divider_MCLK                                  ; work         ;
;    |clock_divider_sample:SCLK|                                                                                                          ; 39 (39)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 28 (28)          ; |Final_Project_top|clock_divider_sample:SCLK                                                                                                                                                                                                                                                                                                                                                                                                                       ; clock_divider_sample                                ; work         ;
;    |color_mapper:color_instance|                                                                                                        ; 147 (55)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (55)     ; 0 (0)             ; 0 (0)            ; |Final_Project_top|color_mapper:color_instance                                                                                                                                                                                                                                                                                                                                                                                                                     ; color_mapper                                        ; work         ;
;       |font_rom:font_rom_instance|                                                                                                      ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|color_mapper:color_instance|font_rom:font_rom_instance                                                                                                                                                                                                                                                                                                                                                                                          ; font_rom                                            ; work         ;
;    |controller:control|                                                                                                                 ; 13 (13)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |Final_Project_top|controller:control                                                                                                                                                                                                                                                                                                                                                                                                                              ; controller                                          ; work         ;
;    |hpi_io_intf:hpi_io_inst|                                                                                                            ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 34 (34)          ; |Final_Project_top|hpi_io_intf:hpi_io_inst                                                                                                                                                                                                                                                                                                                                                                                                                         ; hpi_io_intf                                         ; work         ;
;    |keyboard:keyboard_instance|                                                                                                         ; 282 (282)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (282)    ; 0 (0)             ; 0 (0)            ; |Final_Project_top|keyboard:keyboard_instance                                                                                                                                                                                                                                                                                                                                                                                                                      ; keyboard                                            ; work         ;
;    |multiple_wavetable_module:sine_synth1|                                                                                              ; 45933 (306) ; 864 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45069 (306)  ; 0 (0)             ; 864 (0)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1                                                                                                                                                                                                                                                                                                                                                                                                           ; multiple_wavetable_module                           ; work         ;
;       |KeyMapper:Mapper1|                                                                                                               ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|multiple_wavetable_module:sine_synth1|KeyMapper:Mapper1                                                                                                                                                                                                                                                                                                                                                                                         ; KeyMapper                                           ; work         ;
;       |KeyMapper:Mapper2|                                                                                                               ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|multiple_wavetable_module:sine_synth1|KeyMapper:Mapper2                                                                                                                                                                                                                                                                                                                                                                                         ; KeyMapper                                           ; work         ;
;       |KeyMapper:Mapper3|                                                                                                               ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|multiple_wavetable_module:sine_synth1|KeyMapper:Mapper3                                                                                                                                                                                                                                                                                                                                                                                         ; KeyMapper                                           ; work         ;
;       |KeyMapper:Mapper4|                                                                                                               ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|multiple_wavetable_module:sine_synth1|KeyMapper:Mapper4                                                                                                                                                                                                                                                                                                                                                                                         ; KeyMapper                                           ; work         ;
;       |pulse:sample_clk_shorten|                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|multiple_wavetable_module:sine_synth1|pulse:sample_clk_shorten                                                                                                                                                                                                                                                                                                                                                                                  ; pulse                                               ; work         ;
;       |wavetable_synthesizer:sine_synth1|                                                                                               ; 2472 (2472) ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2445 (2445)  ; 0 (0)             ; 27 (27)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1                                                                                                                                                                                                                                                                                                                                                                         ; wavetable_synthesizer                               ; work         ;
;       |wavetable_synthesizer:sine_synth2|                                                                                               ; 2469 (2469) ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2441 (2441)  ; 0 (0)             ; 28 (28)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2                                                                                                                                                                                                                                                                                                                                                                         ; wavetable_synthesizer                               ; work         ;
;       |wavetable_synthesizer:sine_synth3|                                                                                               ; 2468 (2468) ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2441 (2441)  ; 0 (0)             ; 27 (27)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3                                                                                                                                                                                                                                                                                                                                                                         ; wavetable_synthesizer                               ; work         ;
;       |wavetable_synthesizer:sine_synth4|                                                                                               ; 2473 (2473) ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2445 (2445)  ; 0 (0)             ; 28 (28)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4                                                                                                                                                                                                                                                                                                                                                                         ; wavetable_synthesizer                               ; work         ;
;       |wavetable_synthesizer_harm_2:sine_synth1_harm2|                                                                                  ; 2049 (2049) ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2028 (2028)  ; 0 (0)             ; 21 (21)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_2                        ; work         ;
;       |wavetable_synthesizer_harm_2:sine_synth2_harm2|                                                                                  ; 2048 (2048) ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2026 (2026)  ; 0 (0)             ; 22 (22)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_2                        ; work         ;
;       |wavetable_synthesizer_harm_2:sine_synth3_harm2|                                                                                  ; 2048 (2048) ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2026 (2026)  ; 0 (0)             ; 22 (22)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_2                        ; work         ;
;       |wavetable_synthesizer_harm_2:sine_synth4_harm2|                                                                                  ; 2047 (2047) ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2025 (2025)  ; 0 (0)             ; 22 (22)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_2                        ; work         ;
;       |wavetable_synthesizer_harm_3:sine_synth1_harm3|                                                                                  ; 1792 (1792) ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1750 (1750)  ; 0 (0)             ; 42 (42)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth1_harm3                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_3                        ; work         ;
;       |wavetable_synthesizer_harm_3:sine_synth2_harm3|                                                                                  ; 1794 (1794) ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1752 (1752)  ; 0 (0)             ; 42 (42)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth2_harm3                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_3                        ; work         ;
;       |wavetable_synthesizer_harm_3:sine_synth3_harm3|                                                                                  ; 1791 (1791) ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1749 (1749)  ; 0 (0)             ; 42 (42)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth3_harm3                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_3                        ; work         ;
;       |wavetable_synthesizer_harm_3:sine_synth4_harm3|                                                                                  ; 1789 (1789) ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1747 (1747)  ; 0 (0)             ; 42 (42)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth4_harm3                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_3                        ; work         ;
;       |wavetable_synthesizer_harm_4:sine_synth1_harm4|                                                                                  ; 1770 (1770) ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1733 (1733)  ; 0 (0)             ; 37 (37)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_4                        ; work         ;
;       |wavetable_synthesizer_harm_4:sine_synth2_harm4|                                                                                  ; 1769 (1769) ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (1731)  ; 0 (0)             ; 38 (38)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_4                        ; work         ;
;       |wavetable_synthesizer_harm_4:sine_synth3_harm4|                                                                                  ; 1767 (1767) ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1730 (1730)  ; 0 (0)             ; 37 (37)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth3_harm4                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_4                        ; work         ;
;       |wavetable_synthesizer_harm_4:sine_synth4_harm4|                                                                                  ; 1810 (1810) ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1772 (1772)  ; 0 (0)             ; 38 (38)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth4_harm4                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_4                        ; work         ;
;       |wavetable_synthesizer_harm_5:sine_synth1_harm5|                                                                                  ; 1615 (1615) ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1571 (1571)  ; 0 (0)             ; 44 (44)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth1_harm5                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_5                        ; work         ;
;       |wavetable_synthesizer_harm_5:sine_synth2_harm5|                                                                                  ; 1614 (1614) ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1570 (1570)  ; 0 (0)             ; 44 (44)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth2_harm5                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_5                        ; work         ;
;       |wavetable_synthesizer_harm_5:sine_synth3_harm5|                                                                                  ; 1614 (1614) ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1570 (1570)  ; 0 (0)             ; 44 (44)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth3_harm5                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_5                        ; work         ;
;       |wavetable_synthesizer_harm_5:sine_synth4_harm5|                                                                                  ; 1616 (1616) ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1573 (1573)  ; 0 (0)             ; 43 (43)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth4_harm5                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_5                        ; work         ;
;       |wavetable_synthesizer_harm_6:sine_synth1_harm6|                                                                                  ; 1672 (1672) ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1629 (1629)  ; 0 (0)             ; 43 (43)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth1_harm6                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_6                        ; work         ;
;       |wavetable_synthesizer_harm_6:sine_synth2_harm6|                                                                                  ; 1673 (1673) ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1630 (1630)  ; 0 (0)             ; 43 (43)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth2_harm6                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_6                        ; work         ;
;       |wavetable_synthesizer_harm_6:sine_synth3_harm6|                                                                                  ; 1675 (1675) ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1632 (1632)  ; 0 (0)             ; 43 (43)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth3_harm6                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_6                        ; work         ;
;       |wavetable_synthesizer_harm_6:sine_synth4_harm6|                                                                                  ; 1636 (1636) ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1593 (1593)  ; 0 (0)             ; 43 (43)          ; |Final_Project_top|multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth4_harm6                                                                                                                                                                                                                                                                                                                                                            ; wavetable_synthesizer_harm_6                        ; work         ;
;    |nios_system:nios_system|                                                                                                            ; 2882 (0)    ; 1976 (0)                  ; 0 (0)         ; 11392       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 906 (0)      ; 589 (0)           ; 1387 (0)         ; |Final_Project_top|nios_system:nios_system                                                                                                                                                                                                                                                                                                                                                                                                                         ; nios_system                                         ; nios_system  ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                           ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; nios_system  ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; nios_system  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                             ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                           ; nios_system  ;
;       |nios_system_jtag_uart_0:jtag_uart_0|                                                                                             ; 163 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (15)      ; 22 (3)            ; 93 (22)          ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                     ; nios_system_jtag_uart_0                             ; nios_system  ;
;          |alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|                                                                  ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 19 (19)           ; 33 (33)          ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                                   ; work         ;
;          |nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|                                                        ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                               ; nios_system_jtag_uart_0_scfifo_r                    ; nios_system  ;
;             |scfifo:rfifo|                                                                                                              ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                  ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                       ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 15 (9)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                          ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                     ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                          ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                            ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                  ; cntr_1ob                                            ; work         ;
;          |nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                               ; nios_system_jtag_uart_0_scfifo_w                    ; nios_system  ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                  ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                       ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                          ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                     ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                          ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                            ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                  ; cntr_1ob                                            ; work         ;
;       |nios_system_keyboard:keyboard|                                                                                                   ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 63 (63)          ; |Final_Project_top|nios_system:nios_system|nios_system_keyboard:keyboard                                                                                                                                                                                                                                                                                                                                                                                           ; nios_system_keyboard                                ; nios_system  ;
;       |nios_system_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 1245 (0)    ; 902 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (0)      ; 439 (0)           ; 575 (0)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                         ; nios_system_mm_interconnect_0                       ; nios_system  ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:keyboard_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyboard_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_addr_s1_agent_rsp_fifo|                                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_addr_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo|                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo|                                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_read_s1_agent_rsp_fifo|                                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_read_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:otg_hpi_write_s1_agent_rsp_fifo|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_write_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 356 (356)   ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 171 (171)         ; 160 (160)        ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 30 (30)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                               ; nios_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 74 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 59 (0)            ; 12 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                    ; altera_avalon_st_handshake_clock_crosser            ; nios_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 74 (70)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 59 (57)           ; 12 (11)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                           ; altera_avalon_st_clock_crosser                      ; nios_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 38 (0)            ; 32 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                    ; altera_avalon_st_handshake_clock_crosser            ; nios_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 38 (35)           ; 32 (31)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                           ; altera_avalon_st_clock_crosser                      ; nios_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 73 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 36 (0)            ; 35 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                    ; altera_avalon_st_handshake_clock_crosser            ; nios_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 73 (69)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 36 (33)           ; 35 (34)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                           ; altera_avalon_st_clock_crosser                      ; nios_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                       ; nios_system  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 139 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 126 (0)           ; 11 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                        ; altera_avalon_st_handshake_clock_crosser            ; nios_system  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 139 (135)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 126 (123)         ; 11 (10)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                               ; altera_avalon_st_clock_crosser                      ; nios_system  ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                       ; nios_system  ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                       ; nios_system  ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                          ; nios_system  ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                     ; nios_system  ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_master_translator                     ; nios_system  ;
;          |altera_merlin_slave_agent:keyboard_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keyboard_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                           ; nios_system  ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                           ; nios_system  ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                           ; nios_system  ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:keyboard_s1_translator|                                                                        ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keyboard_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_addr_s1_translator|                                                                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_addr_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_cs_s1_translator|                                                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_cs_s1_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_data_s1_translator|                                                                    ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 15 (15)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_data_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_read_s1_translator|                                                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_read_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_reset_s1_translator|                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_reset_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:otg_hpi_write_s1_translator|                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_write_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                      ; nios_system  ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                       ; nios_system_mm_interconnect_0_cmd_demux             ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                               ; nios_system_mm_interconnect_0_cmd_demux_001         ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                        ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (46)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                   ; nios_system_mm_interconnect_0_cmd_mux_001           ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                        ; 12 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 4 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                   ; nios_system_mm_interconnect_0_cmd_mux_001           ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                        ; 48 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (36)      ; 1 (1)             ; 10 (7)           ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                                   ; nios_system_mm_interconnect_0_cmd_mux_001           ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                        ; 68 (65)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 63 (60)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                                                   ; nios_system_mm_interconnect_0_cmd_mux_001           ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; nios_system  ;
;          |nios_system_mm_interconnect_0_router:router|                                                                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                             ; nios_system_mm_interconnect_0_router                ; nios_system  ;
;          |nios_system_mm_interconnect_0_router_001:router_001|                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                     ; nios_system_mm_interconnect_0_router_001            ; nios_system  ;
;          |nios_system_mm_interconnect_0_router_003:router_006|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_router_003:router_006                                                                                                                                                                                                                                                                                                                     ; nios_system_mm_interconnect_0_router_003            ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                               ; nios_system_mm_interconnect_0_rsp_demux_001         ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                               ; nios_system_mm_interconnect_0_rsp_demux_001         ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                               ; nios_system_mm_interconnect_0_rsp_demux_001         ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                               ; nios_system_mm_interconnect_0_rsp_demux_001         ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 45 (45)          ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                           ; nios_system_mm_interconnect_0_rsp_mux               ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                   ; nios_system_mm_interconnect_0_rsp_mux_001           ; nios_system  ;
;       |nios_system_nios2_gen2_0:nios2_gen2_0|                                                                                           ; 1110 (0)    ; 587 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 454 (0)      ; 51 (0)            ; 605 (0)          ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                   ; nios_system_nios2_gen2_0                            ; nios_system  ;
;          |nios_system_nios2_gen2_0_cpu:cpu|                                                                                             ; 1110 (728)  ; 587 (318)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 454 (344)    ; 51 (6)            ; 605 (378)        ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                  ; nios_system_nios2_gen2_0_cpu                        ; nios_system  ;
;             |nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|                                         ; 382 (83)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (3)      ; 45 (2)            ; 227 (77)         ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                ; nios_system_nios2_gen2_0_cpu_nios2_oci              ; nios_system  ;
;                |nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|                  ; 135 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 39 (0)            ; 57 (0)           ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                          ; nios_system_nios2_gen2_0_cpu_debug_slave_wrapper    ; nios_system  ;
;                   |nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|                 ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 32 (29)           ; 17 (16)          ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; nios_system_nios2_gen2_0_cpu_debug_slave_sysclk     ; nios_system  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                             ; work         ;
;                   |nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|                       ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 7 (3)             ; 51 (51)          ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck                                                            ; nios_system_nios2_gen2_0_cpu_debug_slave_tck        ; nios_system  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                             ; work         ;
;                   |sld_virtual_jtag_basic:nios_system_nios2_gen2_0_cpu_debug_slave_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_system_nios2_gen2_0_cpu_debug_slave_phy                                                                                      ; sld_virtual_jtag_basic                              ; work         ;
;                |nios_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_nios_system_nios2_gen2_0_cpu_nios2_avalon_reg|                        ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_nios_system_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                ; nios_system_nios2_gen2_0_cpu_nios2_avalon_reg       ; nios_system  ;
;                |nios_system_nios2_gen2_0_cpu_nios2_oci_break:the_nios_system_nios2_gen2_0_cpu_nios2_oci_break|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_break:the_nios_system_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                  ; nios_system_nios2_gen2_0_cpu_nios2_oci_break        ; nios_system  ;
;                |nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|                          ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                  ; nios_system_nios2_gen2_0_cpu_nios2_oci_debug        ; nios_system  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; altera_std_synchronizer                             ; work         ;
;                |nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|                                ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 54 (54)          ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                        ; nios_system_nios2_gen2_0_cpu_nios2_ocimem           ; nios_system  ;
;                   |nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module   ; nios_system  ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                          ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                     ; work         ;
;             |nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                 ; nios_system_nios2_gen2_0_cpu_register_bank_a_module ; nios_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;             |nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                 ; nios_system_nios2_gen2_0_cpu_register_bank_b_module ; nios_system  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;       |nios_system_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                           ; nios_system_onchip_memory2_0                        ; nios_system  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                 ; altsyncram                                          ; work         ;
;             |altsyncram_e8h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated                                                                                                                                                                                                                                                                                                                  ; altsyncram_e8h1                                     ; work         ;
;       |nios_system_otg_hpi_addr:otg_hpi_addr|                                                                                           ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_addr:otg_hpi_addr                                                                                                                                                                                                                                                                                                                                                                                   ; nios_system_otg_hpi_addr                            ; nios_system  ;
;       |nios_system_otg_hpi_cs:otg_hpi_cs|                                                                                               ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_cs                                                                                                                                                                                                                                                                                                                                                                                       ; nios_system_otg_hpi_cs                              ; nios_system  ;
;       |nios_system_otg_hpi_cs:otg_hpi_read|                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_read                                                                                                                                                                                                                                                                                                                                                                                     ; nios_system_otg_hpi_cs                              ; nios_system  ;
;       |nios_system_otg_hpi_cs:otg_hpi_reset|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_reset                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_otg_hpi_cs                              ; nios_system  ;
;       |nios_system_otg_hpi_cs:otg_hpi_write|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write                                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_otg_hpi_cs                              ; nios_system  ;
;       |nios_system_otg_hpi_data:otg_hpi_data|                                                                                           ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |Final_Project_top|nios_system:nios_system|nios_system_otg_hpi_data:otg_hpi_data                                                                                                                                                                                                                                                                                                                                                                                   ; nios_system_otg_hpi_data                            ; nios_system  ;
;       |nios_system_sdram:sdram|                                                                                                         ; 441 (275)   ; 284 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (152)    ; 62 (3)            ; 225 (97)         ; |Final_Project_top|nios_system:nios_system|nios_system_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                 ; nios_system_sdram                                   ; nios_system  ;
;          |nios_system_sdram_input_efifo_module:the_nios_system_sdram_input_efifo_module|                                                ; 193 (193)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 59 (59)           ; 132 (132)        ; |Final_Project_top|nios_system:nios_system|nios_system_sdram:sdram|nios_system_sdram_input_efifo_module:the_nios_system_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                   ; nios_system_sdram_input_efifo_module                ; nios_system  ;
;       |nios_system_sdram_pll:sdram_pll|                                                                                                 ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 6 (4)            ; |Final_Project_top|nios_system:nios_system|nios_system_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                                         ; nios_system_sdram_pll                               ; nios_system  ;
;          |nios_system_sdram_pll_altpll_lqa2:sd1|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Final_Project_top|nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1                                                                                                                                                                                                                                                                                                                                                   ; nios_system_sdram_pll_altpll_lqa2                   ; nios_system  ;
;          |nios_system_sdram_pll_stdsync_sv6:stdsync2|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |Final_Project_top|nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                              ; nios_system_sdram_pll_stdsync_sv6                   ; nios_system  ;
;             |nios_system_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Final_Project_top|nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_stdsync_sv6:stdsync2|nios_system_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                   ; nios_system_sdram_pll_dffpipe_l2c                   ; nios_system  ;
;    |sld_hub:auto_hub|                                                                                                                   ; 167 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)       ; 16 (0)            ; 69 (0)           ; |Final_Project_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 166 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 16 (0)            ; 69 (0)           ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 166 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 16 (0)            ; 69 (0)           ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                             ; alt_sld_fab                                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 166 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 16 (2)            ; 69 (0)           ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 163 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 14 (0)            ; 69 (0)           ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 163 (118)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (63)      ; 14 (12)           ; 69 (44)          ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                ; sld_jtag_hub                                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                        ; sld_rom_sr                                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |Final_Project_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                      ; sld_shadow_jsm                                      ; altera_sld   ;
;    |sync:butt_sync1|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|sync:butt_sync1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sync                                                ; work         ;
;    |sync:butt_sync2|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|sync:butt_sync2                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sync                                                ; work         ;
;    |tristate:tr0|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|tristate:tr0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; tristate                                            ; work         ;
;    |vga_clk:vga_clk_instance|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|vga_clk:vga_clk_instance                                                                                                                                                                                                                                                                                                                                                                                                                        ; vga_clk                                             ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|vga_clk:vga_clk_instance|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                ; altpll                                              ; work         ;
;          |vga_clk_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Final_Project_top|vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                  ; vga_clk_altpll                                      ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; OTG_OE_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; OTG_WE_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; OTG_INT[0]    ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; OTG_INT[1]    ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; I2C_SDAT      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; OTG_DATA[0]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[1]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[2]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[3]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[5]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[6]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[8]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[9]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[10]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[11]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[12]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[13]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[14]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; (1) 458 ps ; --         ;
; OTG_DATA[15]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; (1) 458 ps ; --         ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (7) 1476 ps           ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; SRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; KEY[0]        ; Input    ; --            ; --            ; (7) 1476 ps           ; --         ; --         ;
; KEY[2]        ; Input    ; --            ; --            ; (7) 1476 ps           ; --         ; --         ;
; AUD_DACLRCK   ; Input    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; AUD_BCLK      ; Input    ; --            ; --            ; (0) 0 ps              ; --         ; --         ;
; KEY[3]        ; Input    ; --            ; --            ; (7) 1476 ps           ; --         ; --         ;
+---------------+----------+---------------+---------------+-----------------------+------------+------------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; KEY[1]                                            ;                   ;         ;
; OTG_INT[0]                                        ;                   ;         ;
; OTG_INT[1]                                        ;                   ;         ;
; OTG_DATA[0]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~4  ; 0                 ; 6       ;
; OTG_DATA[1]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~5  ; 0                 ; 6       ;
; OTG_DATA[2]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~2  ; 1                 ; 6       ;
; OTG_DATA[3]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~6  ; 0                 ; 6       ;
; OTG_DATA[4]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~7  ; 0                 ; 6       ;
; OTG_DATA[5]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~3  ; 0                 ; 6       ;
; OTG_DATA[6]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~1  ; 1                 ; 6       ;
; OTG_DATA[7]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~0  ; 0                 ; 6       ;
; OTG_DATA[8]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~10 ; 1                 ; 6       ;
; OTG_DATA[9]                                       ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~11 ; 0                 ; 6       ;
; OTG_DATA[10]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~12 ; 0                 ; 6       ;
; OTG_DATA[11]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~13 ; 1                 ; 6       ;
; OTG_DATA[12]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~14 ; 1                 ; 6       ;
; OTG_DATA[13]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~15 ; 0                 ; 6       ;
; OTG_DATA[14]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~9  ; 1                 ; 6       ;
; OTG_DATA[15]                                      ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in~8  ; 0                 ; 6       ;
; DRAM_DQ[0]                                        ;                   ;         ;
; DRAM_DQ[1]                                        ;                   ;         ;
; DRAM_DQ[2]                                        ;                   ;         ;
; DRAM_DQ[3]                                        ;                   ;         ;
; DRAM_DQ[4]                                        ;                   ;         ;
; DRAM_DQ[5]                                        ;                   ;         ;
; DRAM_DQ[6]                                        ;                   ;         ;
; DRAM_DQ[7]                                        ;                   ;         ;
; DRAM_DQ[8]                                        ;                   ;         ;
; DRAM_DQ[9]                                        ;                   ;         ;
; DRAM_DQ[10]                                       ;                   ;         ;
; DRAM_DQ[11]                                       ;                   ;         ;
; DRAM_DQ[12]                                       ;                   ;         ;
; DRAM_DQ[13]                                       ;                   ;         ;
; DRAM_DQ[14]                                       ;                   ;         ;
; DRAM_DQ[15]                                       ;                   ;         ;
; DRAM_DQ[16]                                       ;                   ;         ;
; DRAM_DQ[17]                                       ;                   ;         ;
; DRAM_DQ[18]                                       ;                   ;         ;
; DRAM_DQ[19]                                       ;                   ;         ;
; DRAM_DQ[20]                                       ;                   ;         ;
; DRAM_DQ[21]                                       ;                   ;         ;
; DRAM_DQ[22]                                       ;                   ;         ;
; DRAM_DQ[23]                                       ;                   ;         ;
; DRAM_DQ[24]                                       ;                   ;         ;
; DRAM_DQ[25]                                       ;                   ;         ;
; DRAM_DQ[26]                                       ;                   ;         ;
; DRAM_DQ[27]                                       ;                   ;         ;
; DRAM_DQ[28]                                       ;                   ;         ;
; DRAM_DQ[29]                                       ;                   ;         ;
; DRAM_DQ[30]                                       ;                   ;         ;
; DRAM_DQ[31]                                       ;                   ;         ;
; SRAM_DQ[0]                                        ;                   ;         ;
; SRAM_DQ[1]                                        ;                   ;         ;
; SRAM_DQ[2]                                        ;                   ;         ;
; SRAM_DQ[3]                                        ;                   ;         ;
; SRAM_DQ[4]                                        ;                   ;         ;
; SRAM_DQ[5]                                        ;                   ;         ;
; SRAM_DQ[6]                                        ;                   ;         ;
; SRAM_DQ[7]                                        ;                   ;         ;
; SRAM_DQ[8]                                        ;                   ;         ;
; SRAM_DQ[9]                                        ;                   ;         ;
; SRAM_DQ[10]                                       ;                   ;         ;
; SRAM_DQ[11]                                       ;                   ;         ;
; SRAM_DQ[12]                                       ;                   ;         ;
; SRAM_DQ[13]                                       ;                   ;         ;
; SRAM_DQ[14]                                       ;                   ;         ;
; SRAM_DQ[15]                                       ;                   ;         ;
; CLOCK_50                                          ;                   ;         ;
; KEY[0]                                            ;                   ;         ;
; KEY[2]                                            ;                   ;         ;
; AUD_DACLRCK                                       ;                   ;         ;
; AUD_BCLK                                          ;                   ;         ;
; KEY[3]                                            ;                   ;         ;
+---------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_Y2                ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_Y2                ; 2473    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NoteProducer:NOTE|reg_16:MDR1|Data_Out[14]~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y29_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|reg_16:MDR2|Data_Out[1]~1                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y29_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|reg_16:MDR3|Data_Out[2]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y29_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|reg_16:MDR4|Data_Out[11]~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y29_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|reg_20:MAR|Data_Out[3]~3                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y32_N24    ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|Address_Incrementer:INCREMENTER|next_Address[13]~14                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y35_N30    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|Address_Incrementer:INCREMENTER|note_start~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y34_N2     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|noteCounter:COUNTER|counter[9]~22                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y37_N14    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|noteCounter:COUNTER|counter[9]~23                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y35_N12    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC2|Address_Incrementer:INCREMENTER|next_Address[13]~14                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y33_N22    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC2|Address_Incrementer:INCREMENTER|note_start~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y33_N0     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC2|noteCounter:COUNTER|counter[0]~22                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y34_N28    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC2|noteCounter:COUNTER|counter[0]~23                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y33_N2     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|Address_Incrementer:INCREMENTER|next_Address[13]~14                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y28_N12    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|Address_Incrementer:INCREMENTER|note_start~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y28_N30    ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|noteCounter:COUNTER|counter[4]~22                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y27_N10    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|noteCounter:COUNTER|counter[4]~23                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y28_N28    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|Address_Incrementer:INCREMENTER|next_Address[0]~14                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y31_N6     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|Address_Incrementer:INCREMENTER|note_start~6                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y32_N30    ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|noteCounter:COUNTER|counter[10]~22                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y31_N6     ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|noteCounter:COUNTER|counter[10]~23                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y31_N4     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_h                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X115_Y40_N10       ; 633     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y37_N0        ; 171     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|Bcount[4]~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y45_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|DACData_reg~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y45_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|I2C_SCLK                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X1_Y36_N30     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|WideOr32~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y51_N24    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|next_state_i2c~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y52_N30    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|state.d_ack                                                                                                                                                                                                                                                                                                                                                ; FF_X12_Y51_N23        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|word_counter~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X1_Y36_N26     ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider_MCLK:MCLK|counter[14]~41                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y58_N0      ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock_divider_sample:SCLK|counter[23]~54                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y27_N0     ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4|phase[10]~21                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y45_N20    ; 542     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth3_harm6|always0~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X97_Y39_N24    ; 636     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                    ; FF_X21_Y35_N25        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                     ; FF_X21_Y35_N29        ; 643     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                             ; FF_X7_Y25_N5          ; 465     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                             ; FF_X7_Y25_N5          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                 ; FF_X56_Y72_N1         ; 182     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y45_N20    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y44_N6     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y44_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y44_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y43_N0     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                               ; FF_X10_Y43_N15        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|ien_AF~2                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y43_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                        ; LCCOMB_X12_Y44_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                        ; LCCOMB_X14_Y44_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y45_N30    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                ; FF_X10_Y43_N13        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y44_N18    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_keyboard:keyboard|always0~2                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y42_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y33_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y35_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X6_Y42_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                      ; LCCOMB_X3_Y33_N2      ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N8      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                                                   ; LCCOMB_X2_Y32_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N14     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N0      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N10     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y32_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                     ; LCCOMB_X3_Y33_N26     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y33_N28     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y33_N10     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y33_N16     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y33_N18     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y33_N16     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y33_N2      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y34_N12     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y33_N30     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                ; LCCOMB_X11_Y32_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                              ; LCCOMB_X4_Y33_N12     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                              ; LCCOMB_X4_Y33_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                    ; LCCOMB_X7_Y32_N30     ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X11_Y35_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y33_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                  ; LCCOMB_X5_Y42_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y42_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                  ; LCCOMB_X11_Y34_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y34_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                                  ; LCCOMB_X9_Y34_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y30_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y38_N24    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                            ; FF_X11_Y39_N5         ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X13_Y41_N6     ; 62      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                         ; FF_X12_Y42_N9         ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                     ; FF_X10_Y41_N23        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X4_Y33_N2      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                    ; FF_X11_Y39_N1         ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                   ; FF_X13_Y42_N5         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_src1~11                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y43_N8     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X13_Y43_N4     ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y40_N0     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                            ; FF_X10_Y41_N31        ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y38_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y38_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y38_N16    ; 27      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                       ; FF_X17_Y37_N27        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X20_Y35_N11        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X18_Y35_N14    ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X20_Y35_N22    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X20_Y35_N18    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_nios_system_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X18_Y32_N27        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|sr[10]~13                    ; LCCOMB_X18_Y34_N28    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|sr[17]~21                    ; LCCOMB_X19_Y34_N6     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|nios_system_nios2_gen2_0_cpu_debug_slave_tck:the_nios_system_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~29                    ; LCCOMB_X18_Y34_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                    ; LCCOMB_X18_Y34_N24    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_nios_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                    ; LCCOMB_X18_Y32_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_nios_system_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X18_Y36_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_break:the_nios_system_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[31]~1                                                                                                                ; LCCOMB_X20_Y35_N24    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                       ; FF_X19_Y31_N7         ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X19_Y35_N18    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~28                                                                                                                           ; LCCOMB_X18_Y35_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                         ; LCCOMB_X14_Y33_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LCCOMB_X18_Y35_N28    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y35_N18    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_otg_hpi_addr:otg_hpi_addr|always0~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y44_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_otg_hpi_cs:otg_hpi_write|data_out                                                                                                                                                                                                                                                                                                                                             ; FF_X8_Y43_N5          ; 19      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_otg_hpi_data:otg_hpi_data|always1~2                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y44_N8      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|Selector27~7                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y25_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X4_Y28_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y28_N4      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y25_N0      ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X6_Y25_N10     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                 ; FF_X4_Y28_N27         ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                 ; FF_X4_Y25_N11         ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|nios_system_sdram_input_efifo_module:the_nios_system_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y30_N16     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|nios_system_sdram_input_efifo_module:the_nios_system_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y30_N28     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                    ; PLL_1                 ; 946     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                    ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                                ; FF_X7_Y42_N5          ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                          ; FF_X19_Y37_N3         ; 59      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                               ; LCCOMB_X23_Y36_N30    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                 ; LCCOMB_X23_Y36_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                               ; LCCOMB_X20_Y37_N12    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                  ; LCCOMB_X19_Y37_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                                  ; LCCOMB_X21_Y38_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                                   ; LCCOMB_X21_Y37_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~13                                                                    ; LCCOMB_X21_Y38_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~18                                                                    ; LCCOMB_X23_Y38_N2     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                       ; LCCOMB_X20_Y36_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                             ; LCCOMB_X19_Y37_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                           ; LCCOMB_X20_Y38_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                            ; LCCOMB_X23_Y36_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                                       ; LCCOMB_X24_Y36_N22    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                       ; LCCOMB_X23_Y36_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                               ; FF_X19_Y36_N1         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                              ; FF_X19_Y36_N17        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                               ; FF_X20_Y36_N23        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                               ; FF_X19_Y37_N25        ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                        ; LCCOMB_X19_Y36_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                              ; FF_X19_Y38_N25        ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                            ; LCCOMB_X19_Y37_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                   ; PLL_3                 ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                        ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                    ; PIN_Y2            ; 2473    ; 104                                  ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0    ; 171     ; 8                                    ; Global Clock         ; GCLK1            ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|I2C_SCLK                                                                                                                                                                                                                             ; LCCOMB_X1_Y36_N30 ; 4       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; audio_interface_plat:audio_transmit|audio_interface:A1|word_counter~0                                                                                                                                                                                                                       ; LCCOMB_X1_Y36_N26 ; 4       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                               ; FF_X21_Y35_N29    ; 643     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                       ; FF_X7_Y25_N5      ; 465     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; nios_system:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                           ; FF_X56_Y72_N1     ; 182     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest ; FF_X19_Y31_N7     ; 6       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                                                                                                                                              ; PLL_1             ; 946     ; 67                                   ; Global Clock         ; GCLK4            ; --                        ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                          ; FF_X7_Y42_N5      ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                             ; PLL_3             ; 24      ; 2                                    ; Global Clock         ; GCLK13           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[12]                 ; 804     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[12]                 ; 803     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[12]                 ; 800     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[12]                 ; 798     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2|phase[12]    ; 726     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2|phase[12]    ; 726     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2|phase[12]    ; 726     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2|phase[12]    ; 723     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[17]                 ; 690     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[17]                 ; 689     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[17]                 ; 687     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[17]                 ; 684     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[13]                 ; 672     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[13]                 ; 669     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[13]                 ; 667     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[13]                 ; 666     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth1_harm3|phase[18]    ; 651     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth2_harm3|phase[18]    ; 649     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth4_harm3|phase[18]    ; 645     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth3_harm3|phase[18]    ; 645     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[20]                 ; 638     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth3_harm6|always0~0    ; 636     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[20]                 ; 636     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[20]                 ; 635     ;
; Reset_h                                                                                           ; 633     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[21]                 ; 633     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[20]                 ; 631     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[21]                 ; 631     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[21]                 ; 631     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[21]                 ; 629     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[18]                 ; 597     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[18]                 ; 597     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[18]                 ; 596     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[18]                 ; 592     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[19]                 ; 591     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[19]                 ; 591     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[19]                 ; 589     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[19]                 ; 584     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth2|phase[22]                 ; 581     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth1|phase[22]                 ; 581     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth4|phase[22]                 ; 580     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer:sine_synth3|phase[22]                 ; 579     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth3_harm4|phase[21]    ; 570     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4|phase[21]    ; 570     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth4_harm4|phase[21]    ; 569     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4|phase[21]    ; 569     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4|phase[10]~21 ; 542     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth4_harm4|phase[22]    ; 542     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4|phase[22]    ; 541     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth3_harm4|phase[22]    ; 540     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4|phase[22]    ; 539     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2|phase[17]    ; 534     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2|phase[17]    ; 533     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2|phase[17]    ; 533     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2|phase[17]    ; 532     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2|phase[14]    ; 524     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2|phase[14]    ; 524     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2|phase[14]    ; 524     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2|phase[14]    ; 522     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth4_harm3|phase[21]    ; 518     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth2_harm3|phase[21]    ; 518     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth3_harm3|phase[21]    ; 515     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_3:sine_synth1_harm3|phase[21]    ; 515     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth4_harm4|phase[18]    ; 511     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth3_harm4|phase[18]    ; 511     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth1_harm4|phase[18]    ; 511     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4|phase[18]    ; 510     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2|phase[18]    ; 505     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2|phase[18]    ; 505     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth4_harm6|phase[12]    ; 504     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2|phase[18]    ; 504     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2|phase[18]    ; 503     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth4_harm2|phase[21]    ; 503     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth3_harm6|phase[12]    ; 502     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth1_harm5|phase[12]    ; 502     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth2_harm2|phase[21]    ; 501     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth2_harm6|phase[12]    ; 501     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_6:sine_synth1_harm6|phase[12]    ; 501     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth3_harm2|phase[21]    ; 500     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_5:sine_synth3_harm5|phase[12]    ; 500     ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_2:sine_synth1_harm2|phase[21]    ; 500     ;
+---------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                              ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                             ; M9K_X15_Y45_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                             ; M9K_X15_Y44_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                             ; M9K_X15_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                             ; M9K_X15_Y39_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                             ; M9K_X15_Y40_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; nios_system_onchip_memory2_0.hex ; M9K_X15_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Final_Project_top|nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ALTSYNCRAM                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 50,588 / 342,891 ( 15 % ) ;
; C16 interconnects     ; 1,036 / 10,120 ( 10 % )   ;
; C4 interconnects      ; 20,320 / 209,544 ( 10 % ) ;
; Direct links          ; 4,031 / 342,891 ( 1 % )   ;
; Global clocks         ; 11 / 20 ( 55 % )          ;
; Local interconnects   ; 39,056 / 119,088 ( 33 % ) ;
; R24 interconnects     ; 1,289 / 9,963 ( 13 % )    ;
; R4 interconnects      ; 22,810 / 289,782 ( 8 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.92) ; Number of LABs  (Total = 3402) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 33                             ;
; 2                                           ; 36                             ;
; 3                                           ; 15                             ;
; 4                                           ; 17                             ;
; 5                                           ; 24                             ;
; 6                                           ; 32                             ;
; 7                                           ; 14                             ;
; 8                                           ; 16                             ;
; 9                                           ; 20                             ;
; 10                                          ; 34                             ;
; 11                                          ; 31                             ;
; 12                                          ; 54                             ;
; 13                                          ; 70                             ;
; 14                                          ; 114                            ;
; 15                                          ; 283                            ;
; 16                                          ; 2609                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.28) ; Number of LABs  (Total = 3402) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 137                            ;
; 1 Clock                            ; 368                            ;
; 1 Clock enable                     ; 181                            ;
; 1 Sync. clear                      ; 91                             ;
; 1 Sync. load                       ; 37                             ;
; 2 Async. clears                    ; 43                             ;
; 2 Clock enables                    ; 49                             ;
; 2 Clocks                           ; 49                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.84) ; Number of LABs  (Total = 3402) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 25                             ;
; 2                                            ; 34                             ;
; 3                                            ; 11                             ;
; 4                                            ; 15                             ;
; 5                                            ; 17                             ;
; 6                                            ; 31                             ;
; 7                                            ; 14                             ;
; 8                                            ; 10                             ;
; 9                                            ; 18                             ;
; 10                                           ; 22                             ;
; 11                                           ; 27                             ;
; 12                                           ; 51                             ;
; 13                                           ; 62                             ;
; 14                                           ; 89                             ;
; 15                                           ; 251                            ;
; 16                                           ; 2412                           ;
; 17                                           ; 20                             ;
; 18                                           ; 12                             ;
; 19                                           ; 17                             ;
; 20                                           ; 16                             ;
; 21                                           ; 23                             ;
; 22                                           ; 31                             ;
; 23                                           ; 29                             ;
; 24                                           ; 22                             ;
; 25                                           ; 20                             ;
; 26                                           ; 14                             ;
; 27                                           ; 25                             ;
; 28                                           ; 32                             ;
; 29                                           ; 12                             ;
; 30                                           ; 13                             ;
; 31                                           ; 9                              ;
; 32                                           ; 17                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.08) ; Number of LABs  (Total = 3402) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 732                            ;
; 2                                               ; 510                            ;
; 3                                               ; 610                            ;
; 4                                               ; 477                            ;
; 5                                               ; 296                            ;
; 6                                               ; 241                            ;
; 7                                               ; 144                            ;
; 8                                               ; 76                             ;
; 9                                               ; 60                             ;
; 10                                              ; 55                             ;
; 11                                              ; 42                             ;
; 12                                              ; 29                             ;
; 13                                              ; 34                             ;
; 14                                              ; 22                             ;
; 15                                              ; 13                             ;
; 16                                              ; 47                             ;
; 17                                              ; 2                              ;
; 18                                              ; 0                              ;
; 19                                              ; 1                              ;
; 20                                              ; 3                              ;
; 21                                              ; 0                              ;
; 22                                              ; 2                              ;
; 23                                              ; 2                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.85) ; Number of LABs  (Total = 3402) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 11                             ;
; 3                                            ; 21                             ;
; 4                                            ; 21                             ;
; 5                                            ; 20                             ;
; 6                                            ; 159                            ;
; 7                                            ; 198                            ;
; 8                                            ; 370                            ;
; 9                                            ; 455                            ;
; 10                                           ; 352                            ;
; 11                                           ; 336                            ;
; 12                                           ; 275                            ;
; 13                                           ; 223                            ;
; 14                                           ; 131                            ;
; 15                                           ; 112                            ;
; 16                                           ; 100                            ;
; 17                                           ; 62                             ;
; 18                                           ; 53                             ;
; 19                                           ; 46                             ;
; 20                                           ; 33                             ;
; 21                                           ; 44                             ;
; 22                                           ; 31                             ;
; 23                                           ; 33                             ;
; 24                                           ; 24                             ;
; 25                                           ; 29                             ;
; 26                                           ; 18                             ;
; 27                                           ; 13                             ;
; 28                                           ; 23                             ;
; 29                                           ; 20                             ;
; 30                                           ; 21                             ;
; 31                                           ; 17                             ;
; 32                                           ; 18                             ;
; 33                                           ; 31                             ;
; 34                                           ; 26                             ;
; 35                                           ; 32                             ;
; 36                                           ; 38                             ;
; 37                                           ; 2                              ;
; 38                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 27 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 27 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 218          ; 121          ; 218          ; 0            ; 0            ; 222       ; 218          ; 0            ; 222       ; 222       ; 0            ; 23           ; 0            ; 0            ; 74           ; 0            ; 23           ; 74           ; 0            ; 0            ; 16           ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 222       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 101          ; 4            ; 222          ; 222          ; 0         ; 4            ; 222          ; 0         ; 0         ; 222          ; 199          ; 222          ; 222          ; 148          ; 222          ; 199          ; 148          ; 222          ; 222          ; 206          ; 199          ; 222          ; 222          ; 222          ; 222          ; 222          ; 0         ; 222          ; 222          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_OE_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WE_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                     ;
+---------------------------------------+---------------------------------------+-------------------+
; Source Clock(s)                       ; Destination Clock(s)                  ; Delay Added in ns ;
+---------------------------------------+---------------------------------------+-------------------+
; main_clk_50                           ; main_clk_50                           ; 48.6              ;
; nios_system|sdram_pll|sd1|pll7|clk[0] ; nios_system|sdram_pll|sd1|pll7|clk[0] ; 1.4               ;
; I/O                                   ; main_clk_50                           ; 1.1               ;
+---------------------------------------+---------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                      ; audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9]                                                                                                                                                                                                                                                                                                                                                                                          ; 1.066             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.306             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.306             ;
; audio_interface_plat:audio_transmit|audio_interface:A1|dack1                                                                                                                                                                                                                                  ; audio_interface_plat:audio_transmit|audio_interface:A1|Bcount[3]                                                                                                                                                                                                                                                                                                                                                                                               ; 0.291             ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                 ; 0.289             ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                 ; 0.289             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                               ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_control_rd_data[0]                                                                                                                                                                                                                                                                                                                                            ; 0.288             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[31]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|writedata[31]                                                                                                                                                                                                                                                                 ; 0.287             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                                                                                                          ; 0.286             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_alu_result[10]                                                                                                                                                                               ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                    ; 0.286             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                                                                                                          ; 0.286             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                                                                                                           ; 0.286             ;
; audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9]                                                                                                                                                                                                                         ; audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9]                                                                                                                                                                                                                                                                                                                                                                                          ; 0.286             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.285             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.280             ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[4]                                                                                                                             ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                         ; 0.272             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                 ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.272             ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_003|saved_grant[0]                                                                                                                                                  ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.272             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.257             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_w:the_nios_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                         ; 0.257             ;
; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                 ; 0.255             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|ien_AF                                                                                                                                                                                                                            ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                             ; 0.243             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.227             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[7]           ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.227             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|writedata[7]                                                                                                 ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.227             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|writedata[22]                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.227             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access      ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.227             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[9]           ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.226             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|writedata[9]                                                                                                 ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.226             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|writedata[26]                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.225             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[26]          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|nios_system_nios2_gen2_0_cpu_ociram_sp_ram_module:nios_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.225             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_dst_regnum[1]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                      ; 0.217             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_dst_regnum[3]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                      ; 0.217             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_dst_regnum[0]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a21~porta_address_reg0                                                                                                                                                                      ; 0.217             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_dst_regnum[2]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                      ; 0.217             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|R_dst_regnum[4]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_b_module:nios_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                      ; 0.217             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[5]                                                                                                                                                                                 ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.214             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[4]                                                                                                                                                                                 ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.214             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                 ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.214             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|d_writedata[3]                                                                                                                                                                                 ; nios_system:nios_system|nios_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_e8h1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                                                                                                                                                                                                  ; 0.214             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                         ; 0.211             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                         ; 0.211             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                             ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|nios_system_jtag_uart_0_scfifo_r:the_nios_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                         ; 0.204             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[31]                                                                                                                                                                                       ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_register_bank_a_module:nios_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                       ; 0.201             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|break_on_reset ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|jtag_break                                                                                                                                                                      ; 0.198             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|pause_irq                                                                                                                                                                                                                         ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                             ; 0.198             ;
; nios_system:nios_system|nios_system_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                            ; nios_system:nios_system|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                       ; 0.198             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_estatus_reg                                                                                                                                                                                  ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                                                                ; 0.198             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[8]                                                                                                                                                                                        ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                                                       ; 0.198             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[6]                                                                                                                                                                                        ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                                                       ; 0.198             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|D_iw[9]                                                                                                                                                                                        ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                                                       ; 0.198             ;
; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios_system_jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                          ; nios_system:nios_system|nios_system_jtag_uart_0:jtag_uart_0|pause_irq                                                                                                                                                                                                                                                                                                                                                                                          ; 0.197             ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                              ; NoteProducer:NOTE|samplerAddressControl:SAC3|incrementControl:CONTROL|curr_state.CHECK_NOTE_DONE                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; NoteProducer:NOTE|samplerAddressControl:SAC3|incrementControl:CONTROL|curr_state.INCREMENT                                                                                                                                                                                                    ; NoteProducer:NOTE|samplerAddressControl:SAC3|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                              ; NoteProducer:NOTE|samplerAddressControl:SAC1|incrementControl:CONTROL|curr_state.CHECK_NOTE_DONE                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; NoteProducer:NOTE|samplerAddressControl:SAC1|incrementControl:CONTROL|curr_state.INCREMENT                                                                                                                                                                                                    ; NoteProducer:NOTE|samplerAddressControl:SAC1|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                              ; NoteProducer:NOTE|samplerAddressControl:SAC4|incrementControl:CONTROL|curr_state.CHECK_NOTE_DONE                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; NoteProducer:NOTE|samplerAddressControl:SAC4|incrementControl:CONTROL|curr_state.INCREMENT                                                                                                                                                                                                    ; NoteProducer:NOTE|samplerAddressControl:SAC4|incrementControl:CONTROL|curr_state.COUNT_INCREMENT                                                                                                                                                                                                                                                                                                                                                               ; 0.196             ;
; nios_system:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                     ; nios_system:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                  ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|address[7]                                                                                                                                                                                                                                                                    ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_alu_result[8]                                                                                                                                                                                ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|address[6]                                                                                                                                                                                                                                                                    ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                     ; nios_system:nios_system|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                 ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                         ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_ocimem:the_nios_system_nios2_gen2_0_cpu_nios2_ocimem|waitrequest          ; nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|write                                                                                                                                                                                                                                                                         ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT2_1                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT2_2                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT2_2                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR2                                                                                                                                                                                                                                                                                                                                                                                            ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR2                                                                                                                                                                                                                           ; NoteProducer:NOTE|MultinoteController:Control|curr_state.LOAD_MAR3                                                                                                                                                                                                                                                                                                                                                                                             ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT3_1                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT3_2                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT3_2                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR3                                                                                                                                                                                                                                                                                                                                                                                            ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.LOAD_MAR4                                                                                                                                                                                                                            ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT4_1                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT4_1                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT4_2                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT4_2                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR4                                                                                                                                                                                                                                                                                                                                                                                            ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT1_1                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT1_2                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT1_2                                                                                                                                                                                                                          ; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR1                                                                                                                                                                                                                                                                                                                                                                                            ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.STORE_MDR1                                                                                                                                                                                                                           ; NoteProducer:NOTE|MultinoteController:Control|curr_state.SELECT_CHECK                                                                                                                                                                                                                                                                                                                                                                                          ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.SELECT_CHECK                                                                                                                                                                                                                         ; NoteProducer:NOTE|MultinoteController:Control|curr_state.LOAD_MAR2                                                                                                                                                                                                                                                                                                                                                                                             ; 0.196             ;
; NoteProducer:NOTE|MultinoteController:Control|curr_state.LOAD_MAR1                                                                                                                                                                                                                            ; NoteProducer:NOTE|MultinoteController:Control|curr_state.RAM_WAIT1_1                                                                                                                                                                                                                                                                                                                                                                                           ; 0.196             ;
; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4|phase[23]                                                                                                                                                                                                ; multiple_wavetable_module:sine_synth1|wavetable_synthesizer_harm_4:sine_synth2_harm4|phase[23]                                                                                                                                                                                                                                                                                                                                                                 ; 0.194             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "FinalProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Documents/ECE-385/FinalProject_synth_sampler/db/vga_clk_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Documents/ECE-385/FinalProject_synth_sampler/db/vga_clk_altpll.v Line: 43
Info (15535): Implemented PLL "nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|pll7" as Cyclone IV E PLL type File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] port File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] port File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176125): The input ports of the PLL nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|pll7 and the PLL vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 192
    Warning (176124): PLL nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|pll7 and PLL vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1 have different input signals for input port ARESET File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 192
Critical Warning (176598): PLL "vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2" File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 139
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/nios_system_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'finalProject.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at finalProject.sdc(142): OTG_INT could not be matched with a port File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 142
Warning (332049): Ignored set_input_delay at finalProject.sdc(142): Argument <targets> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 142
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {main_clk_50}]  3.000 [get_ports {OTG_INT}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 142
Warning (332049): Ignored set_input_delay at finalProject.sdc(143): Argument <targets> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 143
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {main_clk_50}]  2.000 [get_ports {OTG_INT}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 143
Warning (332174): Ignored filter at finalProject.sdc(307): OTG_RD_N could not be matched with a port File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 307
Warning (332049): Ignored set_output_delay at finalProject.sdc(307): Argument <targets> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 307
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {main_clk_50}]  2.000 [get_ports {OTG_RD_N}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 307
Warning (332174): Ignored filter at finalProject.sdc(308): OTG_WR_N could not be matched with a port File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 308
Warning (332049): Ignored set_output_delay at finalProject.sdc(308): Argument <targets> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 308
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {main_clk_50}]  2.000 [get_ports {OTG_WR_N}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 308
Warning (332174): Ignored filter at finalProject.sdc(328): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_break:the_lab7_soc_nios2_qsys_0_nios2_oci_break|break_readreg* could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 328
Warning (332174): Ignored filter at finalProject.sdc(328): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr* could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 328
Warning (332049): Ignored set_false_path at finalProject.sdc(328): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 328
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_break:the_lab7_soc_nios2_qsys_0_nios2_oci_break|break_readreg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 328
Warning (332049): Ignored set_false_path at finalProject.sdc(328): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 328
Warning (332174): Ignored filter at finalProject.sdc(329): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|*resetlatch could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 329
Warning (332174): Ignored filter at finalProject.sdc(329): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[33] could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 329
Warning (332049): Ignored set_false_path at finalProject.sdc(329): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 329
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|*resetlatch}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[33]}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 329
Warning (332049): Ignored set_false_path at finalProject.sdc(329): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 329
Warning (332174): Ignored filter at finalProject.sdc(330): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_ready could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 330
Warning (332174): Ignored filter at finalProject.sdc(330): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[0] could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 330
Warning (332049): Ignored set_false_path at finalProject.sdc(330): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 330
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_ready}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[0]}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 330
Warning (332049): Ignored set_false_path at finalProject.sdc(330): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 330
Warning (332174): Ignored filter at finalProject.sdc(331): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_error could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 331
Warning (332174): Ignored filter at finalProject.sdc(331): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[34] could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 331
Warning (332049): Ignored set_false_path at finalProject.sdc(331): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 331
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_error}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[34]}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 331
Warning (332049): Ignored set_false_path at finalProject.sdc(331): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 331
Warning (332174): Ignored filter at finalProject.sdc(332): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_ocimem:the_lab7_soc_nios2_qsys_0_nios2_ocimem|*MonDReg* could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 332
Warning (332049): Ignored set_false_path at finalProject.sdc(332): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 332
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_ocimem:the_lab7_soc_nios2_qsys_0_nios2_ocimem|*MonDReg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 332
Warning (332049): Ignored set_false_path at finalProject.sdc(332): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 332
Warning (332174): Ignored filter at finalProject.sdc(333): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|*jdo* could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 333
Warning (332049): Ignored set_false_path at finalProject.sdc(333): Argument <from> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 333
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|*jdo*}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 333
Warning (332049): Ignored set_false_path at finalProject.sdc(333): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 333
Warning (332174): Ignored filter at finalProject.sdc(334): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|ir* could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 334
Warning (332049): Ignored set_false_path at finalProject.sdc(334): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 334
    Info (332050): set_false_path -from [get_keepers {sld_hub:*|irf_reg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|ir*}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 334
Warning (332174): Ignored filter at finalProject.sdc(335): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_go could not be matched with a keeper File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 335
Warning (332049): Ignored set_false_path at finalProject.sdc(335): Argument <to> is an empty collection File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 335
    Info (332050): set_false_path -from [get_keepers {sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1]}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_go}] File: D:/Documents/ECE-385/FinalProject_synth_sampler/finalProject.sdc Line: 335
Warning (332060): Node: audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register audio_interface_plat:audio_transmit|audio_interface:A1|word_count[1] is being clocked by audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9]
Warning (332070): Port "HEX0[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX0[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX0[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "HEX1[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "HEX1[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_ADDR[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_ADDR[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_ADDR[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_ADDR[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_CS_N" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_CS_N" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[10]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[10]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[11]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[11]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[12]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[12]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[13]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[13]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[14]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[14]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[15]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[15]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[8]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[8]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_DATA[9]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_DATA[9]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "OTG_RST_N" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "OTG_RST_N" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_BLANK_N" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_BLANK_N" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_B[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_B[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_CLK" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_CLK" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_G[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_G[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_HS" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_HS" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[0]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[1]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[2]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[3]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[4]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[5]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[6]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_R[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_R[7]" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_SYNC_N" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_SYNC_N" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332070): Port "VGA_VS" relative to the rising edge of clock "main_clk_50" does not specify a max-fall output delay
Warning (332070): Port "VGA_VS" relative to the rising edge of clock "main_clk_50" does not specify a max-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: nios_system|sdram_pll|sd1|pll7|clk[0] was found on node: nios_system|sdram_pll|sd1|pll7|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -phase (expected: 0.00, found: -54.00)
    Warning (332056): Node: vga_clk_instance|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From main_clk_50 (Rise) to main_clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From main_clk_50 (Fall) to main_clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) to main_clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From main_clk_50 (Rise) to nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) to nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From nios_system|sdram_pll|sd1|pll7|clk[1] (Rise) to nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From nios_system|sdram_pll|sd1|pll7|clk[1] (Fall) to nios_system|sdram_pll|sd1|pll7|clk[0] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000  main_clk_50
    Info (332111):   20.000 nios_system|sdram_pll|sd1|pll7|clk[0]
    Info (332111):   20.000 nios_system|sdram_pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 1
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|i2c_counter[9] File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 121
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|state.b_stop1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 55
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|state.b_end File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 55
Info (176353): Automatically promoted node nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1) File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node nios_system:nios_system|nios_system_sdram_pll:sdram_pll|nios_system_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1) File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: D:/Documents/ECE-385/FinalProject_synth_sampler/db/vga_clk_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node audio_interface_plat:audio_transmit|audio_interface:A1|I2C_SCLK  File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|next_state.b_stop1~0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 55
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|sck0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 59
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|Selector0~1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 205
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|Selector29~0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 205
        Info (176357): Destination node audio_interface_plat:audio_transmit|audio_interface:A1|Selector1~0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/audio_interface.vhd Line: 205
        Info (176357): Destination node I2C_SCLK~output File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 41
Info (176353): Automatically promoted node nios_system:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst  File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_system:nios_system|altera_reset_controller:rst_controller_001|WideOr0~0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|W_rf_wren File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_nios2_gen2_0_cpu.v Line: 3452
        Info (176357): Destination node nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: d:/quartus_prime/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node nios_system:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|active_rnw~2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 215
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|active_cs_n~0 File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 212
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|active_cs_n~1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 212
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|i_refs[0] File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 356
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|i_refs[2] File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 356
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram:sdram|i_refs[1] File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 356
Info (176353): Automatically promoted node nios_system:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_system:nios_system|nios_system_nios2_gen2_0:nios2_gen2_0|nios_system_nios2_gen2_0_cpu:cpu|nios_system_nios2_gen2_0_cpu_nios2_oci:the_nios_system_nios2_gen2_0_cpu_nios2_oci|nios_system_nios2_gen2_0_cpu_nios2_oci_debug:the_nios_system_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest  File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_nios2_gen2_0_cpu.v Line: 186
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node audio_interface_plat:audio_transmit|audio_interface:A1|word_counter~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_system:nios_system|nios_system_sdram_pll:sdram_pll|prev_reset  File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 268
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_system:nios_system|nios_system_sdram_pll:sdram_pll|readdata[0]~1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram_pll.v Line: 252
Info (176233): Starting register packing
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[0]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[0]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[1]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[1]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[2]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[2]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[3]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[3]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[4]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[4]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[5]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[5]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[6]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[6]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[7]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[7]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[8]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[8]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[9]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[9]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[10]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[10]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[11]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[11]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[12]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[12]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[13]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[13]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[14]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[14]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[15]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[15]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[16]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[16]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[17]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[17]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[18]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[18]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[19]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[19]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[20]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[20]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[21]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[21]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[22]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[22]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[23]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[23]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[24]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[24]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[25]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[25]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[26]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[26]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[27]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[27]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[28]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[28]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[29]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[29]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[30]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[30]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176225): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[31]~_Duplicate_1 to I/O pin File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
    Warning (176267): Can't pack node nios_system:nios_system|nios_system_sdram:sdram|m_data[31]~_Duplicate_1 -- no packable connection between output pin and register File: D:/Documents/ECE-385/FinalProject_synth_sampler/nios_system/synthesis/submodules/nios_system_sdram.v Line: 442
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 53 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 132 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1" output port clk[0] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Documents/ECE-385/FinalProject_synth_sampler/db/vga_clk_altpll.v Line: 43
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:49
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:32
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:04:28
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:21
Info (11888): Total time spent on timing analysis during the Fitter is 46.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:23
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 70 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin OTG_INT[0] uses I/O standard 3.3-V LVTTL at A6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 20
    Info (169178): Pin OTG_INT[1] uses I/O standard 3.3-V LVTTL at D5 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 20
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 42
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 14
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 25
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 1
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 38
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2 File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 37
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable File: D:/Documents/ECE-385/FinalProject_synth_sampler/Final_Project_top.sv Line: 47
Info (144001): Generated suppressed messages file D:/Documents/ECE-385/FinalProject_synth_sampler/output_files/FinalProject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 560 warnings
    Info: Peak virtual memory: 6081 megabytes
    Info: Processing ended: Wed Dec 11 19:30:51 2019
    Info: Elapsed time: 00:09:29
    Info: Total CPU time (on all processors): 00:14:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/ECE-385/FinalProject_synth_sampler/output_files/FinalProject.fit.smsg.


