# Informe: Implementaci√≥n de un Restador de 4 Bits Basado en un Sumador de 4 Bits utilizando Quartus y Compuertas L√≥gicas
## 1. Introducci√≥n
En este informe, se describe el dise√±o de un restador de 4 bits utilizando un sumador de 4 bits, que es una t√©cnica ampliamente utilizada en circuitos digitales. Para llevar a cabo esta implementaci√≥n, se emplea el software Quartus, una herramienta poderosa para la programaci√≥n y simulaci√≥n de circuitos l√≥gicos en FPGA, y compuertas l√≥gicas para el dise√±o estructural.
El objetivo es demostrar c√≥mo, a trav√©s de la manipulaci√≥n de se√±ales y compuertas l√≥gicas, se puede convertir un sumador en un restador utilizando el complemento a dos y un selector. Adem√°s, se proporciona el c√≥digo en Verilog, un lenguaje de descripci√≥n de hardware, junto con un banco de pruebas (testbench) para validar el comportamiento del circuito.
## 2. Fundamento Te√≥rico
Un restador de 4 bits puede implementarse de manera eficiente a partir de un sumador de 4 bits. La idea b√°sica es aprovechar la propiedad del complemento a dos para restar dos n√∫meros binarios.
## 2.1 Complemento a dos
El complemento a dos de un n√∫mero binario se obtiene invirtiendo cada uno de sus bits y luego sumando uno. Para restar dos n√∫meros binarios A y B, podemos sumar A al complemento a dos de B:
A‚àíB=A+(‚àºB+1)
Donde "‚àºB" es la inversi√≥n bit a bit de B. Al incluir un bit de acarreo adicional (carry-in), que puede ser 1 o 0, podemos controlar si el circuito est√° realizando una suma o una resta.
## 2.2 Uso de un Sumador para Implementar un Restador
Para realizar una resta, el circuito necesita:
‚Ä¢	Inversi√≥n: Mediante compuertas XOR, se invierten los bits del operando B cuando se desea realizar una resta.
‚Ä¢	Carry-in: Un bit de acarreo que indica si se realiza una suma (0) o una resta (1).
## 3. Descripci√≥n del Circuito
El dise√±o del restador de 4 bits se basa en la estructura de un sumador de 4 bits. A continuaci√≥n se presenta el c√≥digo Verilog y su descripci√≥n.
## 3.1 Sumador de 1 bit
El sumador de 1 bit toma tres entradas: A, B, y el acarreo de entrada (Ci). Devuelve una salida de suma (Sum) y el acarreo de salida (Cout).

module sumador_1bit(
        input A, 
        input B, 
        input Ci,
        output Cout,
        output Sum
    );

    reg [1:0] result;

    assign Sum = result[0];
    assign Cout = result[1];

    always@(*) begin
        result = A+B+Ci;
    end
endmodule

Este sumador se utiliza para construir un sumador de 4 bits.
## 3.2 Sumador de 4 bits
El sumador de 4 bits se implementa concatenando cuatro sumadores de 1 bit en serie. Cada sumador de 1 bit utiliza el acarreo de salida del bit anterior como su acarreo de entrada.
verilog
Copiar c√≥digo
module sumador_4bit(
        input  [3:0] A,
        input  [3:0] B,
        input        Ci,
        output       Cout,
        output [3:0] Sum
    );

    wire c1, c2, c3;

    sumador_1bit s0 (.A(A[0]), .B(B[0]), .Ci(Ci), .Cout(c1), .Sum(Sum[0]));
    sumador_1bit s1 (.A(A[1]), .B(B[1]), .Ci(c1), .Cout(c2), .Sum(Sum[1]));
    sumador_1bit s2 (.A(A[2]), .B(B[2]), .Ci(c2), .Cout(c3), .Sum(Sum[2]));
    sumador_1bit s3 (.A(A[3]), .B(B[3]), .Ci(c3), .Cout(Cout), .Sum(Sum[3]));
endmodule
## 3.3 Restador de 4 bits
El restador de 4 bits utiliza el sumador de 4 bits descrito anteriormente. Mediante el uso de compuertas XOR, los bits de B se invierten cuando se selecciona la operaci√≥n de resta (select = 1). El acarreo de entrada (Ci) tambi√©n se utiliza para controlar si se realiza una suma o una resta.
verilog
```
module restador_4bit(
    input [3:0] A,
    input [3:0] B,
    input       select,
    output      Cout,
    output   [3:0] S
);

    wire [3:0] Bx;
    wire [3:0] s1;

    xor(Bx[0], B[0], select);
    xor(Bx[1], B[1], select);
    xor(Bx[2], B[2], select);
    xor(Bx[3], B[3], select);

    sumador_4bit s0(.A(A), .B(Bx), .Ci(select), .Cout(Cout), .Sum(s1));

    assign S = (Cout) ? s1 : ~s1 | 1;
endmodule
```
 ![Texto alternativo](img/s1.jpeg)
![Texto alternativo](img/s2.jpeg)
![Texto alternativo](img/s3.jpeg)
## 3.4 Banco de pruebas (Testbench)
El banco de pruebas verifica el funcionamiento del restador. Se simula tanto la operaci√≥n de suma como la de resta utilizando diferentes valores de entrada.
```
module restador_4bit_tb();
    reg [3:0] A_tb;
    reg [3:0] B_tb;
    reg select_tb;

    wire Cout_tb;
    wire [3:0] S_tb;

    restador_4bit uut (
        .A(A_tb), 
        .B(B_tb), 
        .select(select_tb),
        .Cout(Cout_tb), 
        .S(S_tb)
    );

    initial begin
        A_tb = 0;
        B_tb = 0;
        select_tb = 0;

        for (A_tb = 0; A_tb < 15; A_tb = A_tb + 1) begin
            for (B_tb = 0; B_tb < 15; B_tb = B_tb + 1) begin
                #5 $display("Con select 0, %d - %d = %d", A_tb, B_tb, S_tb);
            end
        end
        
        select_tb = 1;
        for (A_tb = 0; A_tb < 15; A_tb = A_tb + 1) begin
            for (B_tb = 0; B_tb < 15; B_tb = B_tb + 1) begin
                #5 $display("Con select 1, %d - %d = %d", A_tb, B_tb, S_tb);
            end
        end
        $finish;
    end

    initial begin: TEST_CASE
        $dumpfile("restador_4bit_tb.vcd");
        $dumpvars(-1, uut);
    end
endmodule

```
 ### 4. Implementaci√≥n en Quartus
4.1 Creaci√≥n del Proyecto
1.	Abrir Quartus y crear un nuevo proyecto.
2.	Importar los archivos Verilog de los m√≥dulos (sumador_1bit.v, sumador_4bit.v, restador_4bit.v) en el entorno de dise√±o.
3.	Definir el banco de pruebas (restador_4bit_tb.v) para verificar el funcionamiento del circuito.
4.2 S√≠ntesis y Simulaci√≥n
1.	Despu√©s de escribir el c√≥digo Verilog, compilar el proyecto para verificar la sintaxis y la s√≠ntesis.
2.	Utilizar el simulador de Quartus para correr el banco de pruebas (testbench) y observar los resultados.
3.	Generar el archivo VCD para visualizar las formas de onda de los resultados y verificar el correcto funcionamiento del restador.
4.3 Compuertas L√≥gicas Utilizadas
En este circuito, se utilizan principalmente compuertas XOR para invertir los bits de B y realizar la resta. El sumador de 1 bit utiliza compuertas AND, OR y XOR para realizar las operaciones de suma y acarreo.
5. Conclusi√≥n
Este informe muestra c√≥mo un restador de 4 bits puede implementarse eficientemente utilizando un sumador de 4 bits, compuertas XOR y el complemento a dos. El uso de Quartus facilita la s√≠ntesis y simulaci√≥n del circuito, permitiendo validar su funcionamiento antes de implementarlo en hardware.
Este enfoque modular y flexible facilita la creaci√≥n de circuitos aritm√©ticos m√°s complejos, y demuestra c√≥mo conceptos te√≥ricos como el complemento a dos y el acarreo pueden aprovecharse en circuitos digitales pr√°cticos.
Implementaci√≥n Pr√°ctica de un Restador de 4 Bits con Compuertas L√≥gicas

### En esta secci√≥n se describir√° c√≥mo implementar el circuito de un restador de 4 bits utilizando compuertas l√≥gicas b√°sicas (AND, OR, XOR, NOT) en lugar de utilizar un lenguaje de descripci√≥n de hardware como Verilog. El objetivo es demostrar la construcci√≥n manual del circuito y c√≥mo se relaciona con la implementaci√≥n l√≥gica de un restador basado en un sumador.
## 1. Restador de 4 Bits Basado en un Sumador
Como se explic√≥ anteriormente, un restador de 4 bits puede construirse a partir de un sumador de 4 bits utilizando el complemento a dos. La estructura fundamental de este circuito incluye:
‚Ä¢	Sumadores de 1 bit en cascada para sumar los bits.
‚Ä¢	Compuertas XOR para invertir los bits del segundo operando (B) cuando se realiza la resta.
## 2. Dise√±o del Circuito del Restador con Compuertas L√≥gicas
El dise√±o de un restador de 4 bits se puede hacer descomponiendo el circuito en operaciones l√≥gicas. Cada bit del circuito de suma/resta ser√° procesado con un sumador completo (Full Adder) que puede implementarse con las siguientes ecuaciones l√≥gicas:
‚Ä¢	Suma (Sum):
Sum=A‚äïB‚äïCi\text{Sum} = A \oplus B \oplus CiSum=A‚äïB‚äïCi
Donde AAA y BBB son los bits de entrada, CiCiCi es el bit de acarreo de entrada, y ‚äï\oplus‚äï representa la operaci√≥n XOR.
‚Ä¢	Acarreo (Cout):
Cout=(A‚ãÖB)+(Ci‚ãÖ(A‚äïB))\text{Cout} = (A \cdot B) + (Ci \cdot (A \oplus B))Cout=(A‚ãÖB)+(Ci‚ãÖ(A‚äïB))
Donde ‚ãÖ\cdot‚ãÖ es la operaci√≥n AND y +++ es la operaci√≥n OR.
## 3. Compuertas L√≥gicas para la Implementaci√≥n del Sumador Completo
Cada bit de la operaci√≥n de suma/resta utiliza un sumador completo (Full Adder), que se puede construir con las siguientes compuertas l√≥gicas:
‚Ä¢	XOR: Utilizada para calcular la suma de dos bits (A, B) junto con el acarreo de entrada (Ci).
‚Ä¢	AND y OR: Utilizadas para generar el acarreo de salida (Cout).
## 4. Proceso de Resta con Compuertas L√≥gicas
Para realizar la resta A‚àíBA - BA‚àíB, el operando BBB debe invertirse (operaci√≥n de complemento a dos). Esto se logra utilizando compuertas XOR:
‚Ä¢	Cuando el bit select es 1 (operaci√≥n de resta), las compuertas XOR invierten cada bit de B. Esto equivale a:
Bx=B‚äïselect\text{Bx} = B \oplus \text{select}Bx=B‚äïselect
Donde select es el bit que define si se realiza una suma (select = 0) o una resta (select = 1).
## 5. Diagrama del Circuito de Restador de 1 Bit con Compuertas
Un circuito restador de 1 bit que utiliza compuertas l√≥gicas puede representarse de la siguiente manera:
1.	Entradas: A, B, y el acarreo de entrada (Ci).
2.	Compuertas XOR: Para invertir B cuando se est√° restando.
3.	Sumador Completo:
o	Una compuerta XOR calcula la suma parcial de A‚äïB‚äïCiA \oplus B \oplus CiA‚äïB‚äïCi.
o	Compuertas AND y OR calculan el acarreo de salida.
## 6. Construcci√≥n del Restador de 4 Bits

![Texto alternativo](img/bloques.jpeg)

El restador de 4 bits se construye concatenando cuatro sumadores completos de 1 bit en cascada. Cada bit se resta con base en los siguientes pasos:
1.	Invertir B: Utilizar compuertas XOR para invertir cada bit de B si se selecciona la operaci√≥n de resta.
2.	Sumar/Acarrear: Para cada par de bits AiA_iAi y BiB_iBi, utilizar un sumador completo que calcule la suma parcial y el acarreo.
3.	Propagaci√≥n del Acarreo: El acarreo de cada sumador se propaga al siguiente bit m√°s significativo.
## 7. Diagrama del Restador Completo de 4 Bits
Para construir el circuito con compuertas l√≥gicas, el esquema completo del restador de 4 bits tendr√≠a la siguiente estructura:
 #### 1.	XOR para B: Cada bit de B pasa por una compuerta XOR controlada por el bit select para invertir sus valores si se desea restar.
#### 2.	Sumadores Completos: Cada sumador completo procesa un par de bits AiA_iAi y BxiBx_iBxi junto con el acarreo proveniente del bit menos significativo.
#### 3.	Salida: Las salidas del circuito ser√°n los bits de la diferencia S[3:0]S[3:0]S[3:0] y el acarreo de salida CoutCoutCout, que indica si ocurri√≥ un desbordamiento en la operaci√≥n.
### 8. Simulaci√≥n del Circuito en Quartus
#### 8.1 Uso de Quartus para Implementar el Circuito con Compuertas
‚Ä¢	Crear un nuevo proyecto en Quartus y utilizar el editor gr√°fico para construir el circuito de sumador completo utilizando compuertas l√≥gicas (AND, OR, XOR, NOT).
‚Ä¢	Implementar el restador de 4 bits conectando cuatro sumadores completos en cascada.
‚Ä¢	Utilizar el m√≥dulo testbench para simular diferentes entradas y verificar la correcta operaci√≥n del restador para diferentes valores de A, B y select.
#### 8.2 An√°lisis de Resultados
‚Ä¢	Verificar la salida del circuito mediante simulaciones de diferentes casos, como la resta de n√∫meros positivos, negativos y el manejo de desbordamiento (cuando A < B).
‚Ä¢	Asegurarse de que el circuito responde adecuadamente cuando el bit select cambia entre 0 (suma) y 1 (resta).
9. Conclusi√≥n
En este informe se ha demostrado c√≥mo construir un restador de 4 bits utilizando compuertas l√≥gicas b√°sicas. La implementaci√≥n se basa en la estructura de un sumador completo, combinando operaciones XOR, AND y OR para realizar tanto la suma como la resta. La simulaci√≥n en Quartus confirma el funcionamiento correcto del circuito, mostrando c√≥mo se puede realizar aritm√©tica binaria en hardware digital.
Esta implementaci√≥n manual con compuertas l√≥gicas es un paso clave para entender c√≥mo los componentes fundamentales de la electr√≥nica digital interact√∫an y permiten la construcci√≥n de circuitos aritm√©ticos m√°s complejos.


Para construir el circuito con compuertas l√≥gicas, el esquema completo del restador de 4 bits tendr√≠a la siguiente estructura:

XOR para B: Cada bit de B pasa por una compuerta XOR controlada por el bit select para invertir sus valores si se desea restar.
Sumadores Completos: Cada sumador completo procesa un par de bits 
ùê¥
ùëñ
A 
i
‚Äã
  y 
ùêµ
ùë•
ùëñ
Bx 
i
‚Äã
  junto con el acarreo proveniente del bit menos significativo.
Salida: Las salidas del circuito ser√°n los bits de la diferencia 
ùëÜ
[
3
:
0
]
S[3:0] y el acarreo de salida 
ùê∂
ùëú
ùë¢
ùë°
Cout, que indica si ocurri√≥ un desbordamiento en la operaci√≥n.
8. Simulaci√≥n del Circuito en Quartus
8.1 Uso de Quartus para Implementar el Circuito con Compuertas
Crear un nuevo proyecto en Quartus y utilizar el editor gr√°fico para construir el circuito de sumador completo utilizando compuertas l√≥gicas (AND, OR, XOR, NOT).
Implementar el restador de 4 bits conectando cuatro sumadores completos en cascada.
Utilizar el m√≥dulo testbench para simular diferentes entradas y verificar la correcta operaci√≥n del restador para diferentes valores de A, B y select.
8.2 An√°lisis de Resultados
Verificar la salida del circuito mediante simulaciones de diferentes casos, como la resta de n√∫meros positivos, negativos y el manejo de desbordamiento (cuando A < B).
Asegurarse de que el circuito responde adecuadamente cuando el bit select cambia entre 0 (suma) y 1 (resta).
9. Conclusi√≥n
En este informe se ha demostrado c√≥mo construir un restador de 4 bits utilizando compuertas l√≥gicas b√°sicas. La implementaci√≥n se basa en la estructura de un sumador completo, combinando operaciones XOR, AND y OR para realizar tanto la suma como la resta. La simulaci√≥n en Quartus confirma el funcionamiento correcto del circuito, mostrando c√≥mo se puede realizar aritm√©tica binaria en hardware digital.

