---
audio: false
generated: false
lang: hi
layout: post
title: कंप्यूटर संगठन
translated: true
type: note
---

1. परिभाषा: कंप्यूटर संगठन कंप्यूटर सिस्टम की परिचालन संरचना और कार्यान्वयन को संदर्भित करता है, जो इस बात पर केंद्रित होता है कि हार्डवेयर घटक निर्देशों को निष्पादित करने के लिए कैसे इंटरैक्ट करते हैं।

2. ऐतिहासिक विकास: प्रारंभिक यांत्रिक कंप्यूटरों से लेकर आधुनिक मल्टीकोर प्रोसेसरों तक के विकास का पता लगाता है।

3. वॉन न्यूमैन आर्किटेक्चर: एक मौलिक मॉडल जहां सीपीयू, मेमोरी और I/O एक बस के माध्यम से आपस में जुड़े होते हैं।

4. हार्वर्ड आर्किटेक्चर: निर्देशों और डेटा के लिए स्टोरेज और सिग्नल पथों को अलग करता है, जिससे प्रदर्शन बेहतर होता है।

5. सीपीयू घटक: इसमें अंकगणितीय तर्क इकाई (ALU), नियंत्रण इकाई (CU) और रजिस्टर शामिल होते हैं।

6. ALU कार्य: अंकगणितीय और तार्किक संचालन करता है जैसे जोड़, घटाव, AND, OR।

7. नियंत्रण इकाई की भूमिका: निर्देशों को डिकोड करके और नियंत्रण संकेत उत्पन्न करके प्रोसेसर के संचालन को निर्देशित करती है।

8. रजिस्टर: सीपीयू के भीतर छोटे, तेज़ स्टोरेज स्थान जिनका उपयोग डेटा और निर्देशों को अस्थायी रूप से रखने के लिए किया जाता है।

9. कैश मेमोरी: सीपीयू के करीब स्थित उच्च-गति वाली मेमोरी जो डेटा एक्सेस समय को कम करती है।

10. मेमोरी पदानुक्रम: मेमोरी को गति और लागत के आधार पर स्तरों में व्यवस्थित करता है, जिसमें रजिस्टर, कैश, RAM और सेकेंडरी स्टोरेज शामिल होते हैं।

11. RAM (रैंडम एक्सेस मेमोरी): वोलेटाइल मेमोरी जिसका उपयोग वर्तमान में उपयोग किए जा रहे डेटा और मशीन कोड को संग्रहीत करने के लिए किया जाता है।

12. ROM (रीड-ओनली मेमोरी): नॉन-वोलेटाइल मेमोरी जिसका उपयोग फर्मवेयर और सिस्टम बूट निर्देशों को संग्रहीत करने के लिए किया जाता है।

13. बस संरचना: एक संचार प्रणाली जो कंप्यूटर के अंदर या बाहर घटकों के बीच डेटा स्थानांतरित करती है।

14. डेटा बस: वास्तविक प्रोसेस किए जा रहे डेटा को ले जाती है।

15. एड्रेस बस: इस बात की जानकारी ले जाती है कि डेटा कहाँ भेजा या प्राप्त किया जाना चाहिए।

16. कंट्रोल बस: सीपीयू से अन्य घटकों तक नियंत्रण संकेत ले जाती है।

17. निर्देश सेट आर्किटेक्चर (ISA): निर्देशों के उस सेट को परिभाषित करता है जिन्हें एक सीपीयू निष्पादित कर सकता है।

18. RISC (रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटिंग): एक ISA डिज़ाइन दर्शन जो निर्देशों के एक छोटे, अत्यंत अनुकूलित सेट का उपयोग करता है।

19. CISC (कॉम्प्लेक्स इंस्ट्रक्शन सेट कंप्यूटिंग): निर्देशों के एक बड़े सेट वाला एक ISA, जिनमें से कुछ जटिल कार्यों को निष्पादित कर सकते हैं।

20. पाइपलाइनिंग: एक तकनीक जहां सीपीयू थ्रूपुट को बेहतर बनाने के लिए कई निर्देश चरण ओवरलैप किए जाते हैं।

21. पाइपलाइन स्टेजेज: आमतौर पर फ़ेच, डिकोड, एक्सीक्यूट, मेमोरी एक्सेस और राइट बैक शामिल होते हैं।

22. पाइपलाइनिंग में हेजार्ड्स: डेटा हेजार्ड, कंट्रोल हेजार्ड और स्ट्रक्चरल हेजार्ड जैसी समस्याएं जो पाइपलाइन प्रवाह को बाधित कर सकती हैं।

23. ब्रांच प्रिडिक्शन: पाइपलाइन को भरा रखने के लिए ब्रांच निर्देशों की दिशा का अनुमान लगाने की एक विधि।

24. सुपरस्केलर आर्किटेक्चर: एक ही पाइपलाइन स्टेज में कई निर्देशों को एक साथ प्रोसेस करने की अनुमति देता है।

25. समानांतर प्रसंस्करण: निर्देशों को एक साथ निष्पादित करने के लिए कई प्रोसेसर या कोर का उपयोग करना।

26. मल्टीकोर प्रोसेसर: एक सिंगल चिप में एकीकृत कई प्रोसेसिंग कोर वाले सीपीयू।

27. SIMD (सिंगल इंस्ट्रक्शन, मल्टीपल डेटा): एक समानांतर प्रसंस्करण आर्किटेक्चर जहां एक सिंगल निर्देश एक साथ कई डेटा बिंदुओं पर काम करता है।

28. MIMD (मल्टीपल इंस्ट्रक्शन, मल्टीपल डेटा): एक समानांतर आर्किटेक्चर जहां कई प्रोसेसर अलग-अलग डेटा पर अलग-अलग निर्देश निष्पादित करते हैं।

29. मेमोरी प्रबंधन: मेमोरी को कुशलतापूर्वक प्रबंधित और आवंटित करने की तकनीकें, जिनमें पेजिंग और सेगमेंटेशन शामिल हैं।

30. वर्चुअल मेमोरी: भौतिक मेमोरी को डिस्क स्टोरेज तक बढ़ाती है, जिससे सिस्टम बड़े वर्कलोड को संभाल सकते हैं।

31. पेजिंग: मेमोरी प्रबंधन को सरल बनाने और फ़्रैग्मेंटेशन को कम करने के लिए मेमोरी को निश्चित आकार के पेजों में विभाजित करती है।

32. सेगमेंटेशन: मेमोरी को फ़ंक्शन या डेटा स्ट्रक्चर जैसे तार्किक विभाजनों के आधार पर परिवर्तनशील आकार के सेगमेंट में विभाजित करती है।

33. कैश मैपिंग तकनीकें: इसमें डायरेक्ट-मैप्ड, फुली एसोसिएटिव और सेट-एसोसिएटिव कैश शामिल हैं।

34. कैश रिप्लेसमेंट पॉलिसियां: यह निर्धारित करती हैं कि किस कैश एंट्री को रिप्लेस किया जाए, जैसे लीस्ट रिसेंटली यूज्ड (LRU) या फर्स्ट-इन-फर्स्ट-आउट (FIFO)।

35. कैश कोहेरेंस: मल्टीप्रोसेसर सिस्टम में एकाधिक कैश में संग्रहीत डेटा की स्थिरता सुनिश्चित करता है।

36. मेमोरी कंसिस्टेंसी मॉडल: सिस्टम स्थिरता बनाए रखने के लिए ऑपरेशन्स के निष्पादन क्रम को परिभाषित करते हैं।

37. इनपुट/आउटपुट सिस्टम: कंप्यूटर और बाहरी उपकरणों के बीच संचार का प्रबंधन करता है।

38. I/O डिवाइस वर्गीकरण: इनपुट डिवाइस, आउटपुट डिवाइस और स्टोरेज डिवाइस शामिल हैं।

39. I/O इंटरफेस: USB, SATA, और PCIe जैसे मानक जो परिभाषित करते हैं कि डिवाइस मदरबोर्ड के साथ कैसे संचार करते हैं।

40. डायरेक्ट मेमोरी एक्सेस (DMA): डिवाइस को सीपीयू के हस्तक्षेप के बिना मेमोरी से/में डेटा स्थानांतरित करने की अनुमति देता है।

41. इंटरप्ट्स: ऐसे संकेत जो सीपीयू को तत्काल ध्यान देने वाली घटनाओं की सूचना देते हैं, जिससे एसिंक्रोनस प्रोसेसिंग संभव होती है।

42. इंटरप्ट हैंडलिंग: वह प्रक्रिया जिसके द्वारा सीपीयू इंटरप्ट्स का जवाब देता है, जिसमें स्टेट को सेव करना और इंटरप्ट सर्विस रूटीन निष्पादित करना शामिल है।

43. DMA कंट्रोलर: हार्डवेयर घटक जो DMA ऑपरेशन का प्रबंधन करते हैं, सीपीयू को डेटा ट्रांसफर के कार्यों से मुक्त करते हैं।

44. डिवाइस ड्राइवर: सॉफ्टवेयर जो ऑपरेटिंग सिस्टम को हार्डवेयर डिवाइस के साथ संचार करने में सक्षम बनाता है।

45. परिफेरल कंपोनेंट इंटरकनेक्ट (PCI): मदरबोर्ड से परिधीय उपकरणों को जोड़ने के लिए एक मानक।

46. सीरियल बनाम पैरेलल कम्युनिकेशन: सीरियल एक समय में एक बिट डेटा भेजता है, जबकि पैरेलल एक साथ कई बिट्स भेजता है।

47. सीरियल पोर्ट: RS-232 जैसे इंटरफेस जिनका उपयोग डिवाइस के साथ सीरियल कम्युनिकेशन के लिए किया जाता है।

48. पैरेलल पोर्ट: पैरेलल कम्युनिकेशन के लिए उपयोग किए जाने वाले इंटरफेस, अक्सर प्रिंटर और अन्य परिधीय उपकरणों के साथ।

49. बस आर्बिट्रेशन: संघर्षों को रोकने के लिए कई उपकरणों के बीच बस तक पहुंच के प्रबंधन की प्रक्रिया।

50. सिस्टम बस बनाम परिफेरल बस: सिस्टम बस सीपीयू, मेमोरी और मुख्य घटकों को जोड़ती हैं, जबकि परिफेरल बस बाहरी उपकरणों को जोड़ती हैं।

51. इंटरप्ट वेक्टर टेबल: एक डेटा स्ट्रक्चर जिसका उपयोग इंटरप्ट सर्विस रूटीन के एड्रेस संग्रहीत करने के लिए किया जाता है।

52. प्रोग्रामेबल इंटरप्ट कंट्रोलर: हार्डवेयर जो कई इंटरप्ट रिक्वेस्ट का प्रबंधन करता है और उन्हें प्राथमिकता देता है।

53. बस चौड़ाई: बस पर एक साथ प्रसारित किए जा सकने वाले बिट्स की संख्या।

54. क्लॉक स्पीड: वह दर जिस पर एक सीपीयू निर्देशों को निष्पादित करता है, जिसे GHz में मापा जाता है।

55. क्लॉक साइकिल: समय की मूल इकाई जिसमें एक सीपीयू एक मूल ऑपरेशन कर सकता है।

56. क्लॉक स्क्यू: सर्किट के विभिन्न भागों में क्लॉक सिग्नल के आगमन के समय में अंतर।

57. क्लॉक डिस्ट्रीब्यूशन: सीपीयू के सभी घटकों तक क्लॉक सिग्नल पहुंचाने की विधि।

58. हीट डिसिपेशन: ओवरहीटिंग को रोकने के लिए सीपीयू से अतिरिक्त गर्मी को हटाने की प्रक्रिया।

59. कूलिंग सॉल्यूशंस: हीट सिंक, पंखे और लिक्विड कूलिंग सिस्टम शामिल हैं जिनका उपयोग सीपीयू तापमान को प्रबंधित करने के लिए किया जाता है।

60. पावर सप्लाई यूनिट (PSU): सभी कंप्यूटर घटकों को आवश्यक बिजली प्रदान करते हैं।

61. वोल्टेज रेगुलेटर: यह सुनिश्चित करते हैं कि सीपीयू और अन्य घटकों को स्थिर वोल्टेज स्तर प्रदान किए जाएं।

62. मदरबोर्ड आर्किटेक्चर: मुख्य सर्किट बोर्ड जिसमें सीपीयू, मेमोरी और अन्य महत्वपूर्ण घटक होते हैं।

63. चिपसेट: एकीकृत सर्किट के समूह जो सीपीयू, मेमोरी और परिधीय उपकरणों के बीच डेटा प्रवाह का प्रबंधन करते हैं।

64. फर्मवेयर: स्थायी सॉफ़्टवेयर जो एक रीड-ओनली मेमोरी में प्रोग्राम किया गया है और हार्डवेयर फ़ंक्शन को नियंत्रित करता है।

65. BIOS/UEFI: फर्मवेयर इंटरफेस जो बूटिंग प्रक्रिया के दौरान हार्डवेयर को इनिशियलाइज़ करते हैं और रनटाइम सेवाएं प्रदान करते हैं।

66. बूट प्रक्रिया: ऑपरेशन का क्रम जो सिस्टम को पावर ऑन करने पर इनिशियलाइज़ करता है।

67. निर्देश पाइपलाइन चरण: आमतौर पर फ़ेच, डिकोड, एक्सीक्यूट, मेमोरी एक्सेस और राइट बैक शामिल होते हैं।

68. पाइपलाइन गहराई: एक पाइपलाइन में चरणों की संख्या, जो निर्देश थ्रूपुट और विलंबता को प्रभावित करती है।

69. पाइपलाइन संतुलन: दक्षता को अधिकतम करने के लिए यह सुनिश्चित करना कि प्रत्येक चरण का निष्पादन समय लगभग बराबर हो।

70. डेटा हेजार्ड्स: ऐसी स्थितियां जहां निर्देश पाइपलाइन में पिछले निर्देशों के परिणामों पर निर्भर करते हैं।

71. कंट्रोल हेजार्ड्स: ब्रांच निर्देशों के कारण होते हैं जो पाइपलाइन प्रवाह को बाधित करते हैं।

72. स्ट्रक्चरल हेजार्ड्स: तब होते हैं जब हार्डवेयर संसाधन सभी संभावित निर्देश निष्पादन को एक साथ समर्थन देने के लिए अपर्याप्त होते हैं।

73. फॉरवर्डिंग (डेटा बायपासिंग): डेटा हेजार्ड्स को कम करने के लिए एक तकनीक जो पाइपलाइन चरणों के बीच सीधे डेटा रूट करती है।

74. स्टॉल (पाइपलाइन बबल): हेजार्ड्स को हल करने के लिए पाइपलाइन में आइडल साइकिल डालना।

75. आउट-ऑफ-ऑर्डर एक्सिक्यूशन: निर्देशों को मूल प्रोग्राम ऑर्डर के बजाय जैसे ही संसाधन उपलब्ध होते हैं, निष्पादित करना।

76. स्पेक्युलेटिव एक्सिक्यूशन: प्रदर्शन में सुधार के लिए निर्देशों को इससे पहले निष्पादित करना कि यह ज्ञात हो कि उनकी आवश्यकता है या नहीं।

77. ब्रांच प्रिडिक्शन एल्गोरिदम: स्टैटिक प्रिडिक्शन, डायनामिक प्रिडिक्शन और टू-लेवल एडेप्टिव प्रिडिक्शन जैसी तकनीकें जिनका उपयोग ब्रांच दिशाओं का अनुमान लगाने के लिए किया जाता है।

78. इंस्ट्रक्शन-लेवल पैरेललिज्म (ILP): एक सिंगल सीपीयू साइकिल के भीतर एक साथ कई निर्देश निष्पादित करने की क्षमता।

79. लूप अनरोलिंग: एक ऑप्टिमाइजेशन तकनीक जो लूप कंट्रोल के ओवरहेड को कम करने के लिए लूप के बॉडी को बढ़ाती है।

80. सुपरपाइपलाइनिंग: उच्च क्लॉक स्पीड की अनुमति देने के लिए पाइपलाइन चरणों की संख्या बढ़ाना।

81. VLIW (वेरी लॉन्ग इंस्ट्रक्शन वर्ड): एक आर्किटेक्चर जो एक सिंगल निर्देश शब्द में कई ऑपरेशन को एनकोड करने की अनुमति देता है।

82. EPIC (एक्सप्लिसिटली पैरेलल इंस्ट्रक्शन कंप्यूटिंग): एक आर्किटेक्चर जो कंपाइलर सहायता के माध्यम से समानांतर निर्देश निष्पादन को सक्षम बनाता है।

83. रजिस्टर रिनेमिंग: रजिस्टरों को गतिशील रूप से आवंटित करके झूठी डेटा निर्भरता को खत्म करने की एक तकनीक।

84. हाइपर-थ्रेडिंग: इंटेल की तकनीक जो एक सिंगल सीपीयू कोर को एक साथ कई थ्रेड निष्पादित करने की अनुमति देती है।

85. कैश मेमोरी स्तर: L1 (सीपीयू के सबसे करीब, सबसे तेज़), L2, और L3 कैश जिनका आकार और विलंबता बढ़ती है।

86. राइट-थ्रू बनाम राइट-बैक कैश: राइट-थ्रू एक साथ कैश और मेमोरी दोनों को अपडेट करता है, जबकि राइट-बैक केवल कैश को अपडेट करता है और मेमोरी अपडेट को स्थगित करता है।

87. कैश में एसोसिएटिविटी: यह निर्धारित करती है कि कैश लाइनें कैश सेट में कैसे मैप की जाती हैं, जो हिट रेट और एक्सेस समय को प्रभावित करती है।

88. प्रीफेचिंग: एक्सेस विलंबता को कम करने के लिए वास्तव में अनुरोध किए जाने से पहले डेटा को कैश में लोड करना।

89. मेमोरी एक्सेस पैटर्न: अनुक्रमिक बनाम रैंडम एक्सेस और कैश प्रदर्शन पर उनका प्रभाव।

90. NUMA (नॉन-यूनिफॉर्म मेमोरी एक्सेस): एक मेमोरी डिजाइन जहां मेमोरी एक्सेस समय प्रोसेसर के सापेक्ष मेमोरी स्थान के आधार पर भिन्न होता है।

91. SMP (सिमेट्रिक मल्टीप्रोसेसिंग): एक सिस्टम जहां कई प्रोसेसर एक सिंगल, केंद्रीकृत मेमोरी साझा करते हैं।

92. डिस्ट्रिब्यूटेड मेमोरी सिस्टम: सिस्टम जहां प्रत्येक प्रोसेसर की अपनी निजी मेमोरी होती है, जो एक नेटवर्क के माध्यम से संचार करती है।

93. इंटरकनेक्शन नेटवर्क: टोपोलॉजी और प्रोटोकॉल जिनका उपयोग कई प्रोसेसर और मेमोरी यूनिट को जोड़ने के लिए किया जाता है।

94. स्केलेबिलिटी: अधिक संसाधन जोड़कर कंप्यूटर सिस्टम की प्रदर्शन बढ़ाने की क्षमता।

95. फॉल्ट टॉलरेंस: अपने कुछ घटकों की विफलता की स्थिति में सिस्टम के ठीक से काम करना जारी रखने की क्षमता।

96. रिडंडेंसी: विश्वसनीयता और उपलब्धता बढ़ाने के लिए अतिरिक्त घटकों को शामिल करना।

97. त्रुटि पहचान और सुधार: डेटा त्रुटियों की पहचान करने और सुधारने के लिए पैरिटी बिट्स, चेकसम और ECC (एरर-करेक्टिंग कोड) जैसी तकनीकें।

98. पावर एफिशिएंसी: प्रदर्शन बनाए रखते हुए बिजली की खपत को कम करने के लिए सिस्टम डिजाइन करना।

99. थर्मल डिज़ाइन पावर (TDP): एक सीपीयू या जीपीयू द्वारा सामान्य वर्कलोड के तहत उत्पन्न होने वाली गर्मी की अधिकतम मात्रा।

100. भविष्य के रुझान: क्वांटम कंप्यूटिंग, न्यूरोमॉर्फिक आर्किटेक्चर और फोटोनिक प्रोसेसर जैसी उन्नतियों की खोज करना जो कंप्यूटर संगठन के भविष्य को आकार दे रही हैं।