Partition Merge report for Serial_IOTop
Mon Feb 22 17:15:17 2016
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Mon Feb 22 17:15:17 2016       ;
; Quartus Prime Version           ; 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Revision Name                   ; Serial_IOTop                                ;
; Top-level Entity Name           ; Serial_IOTop                                ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 1991                                        ;
; Total pins                      ; 24                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 356,416                                     ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                           ; Details ;
+-----------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------+---------+
; CLK~inputCLKENA0                                                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLK                                                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|gnd                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; auto_signaltap_0|vcc                                                        ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                         ; N/A     ;
; nios2_system:comb_3|nios2_system_chipSelect_pio:transmitenable_pio|data_out ; post-fitting ; connected ; Top                            ; post-synthesis    ; nios2_system:comb_3|nios2_system_chipSelect_pio:transmitenable_pio|data_out ; N/A     ;
; physRx                                                                      ; post-fitting ; connected ; Top                            ; post-synthesis    ; physRx                                                                      ; N/A     ;
; physRx                                                                      ; post-fitting ; connected ; Top                            ; post-synthesis    ; physRx                                                                      ; N/A     ;
+-----------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                      ;
+---------------------------------------------+--------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+---------------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1101   ; 53            ; 89               ; 173                            ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1727   ; 94            ; 138              ; 198                            ; 0                              ;
;     -- 7 input functions                    ; 26     ; 3             ; 2                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 276    ; 13            ; 28               ; 56                             ; 0                              ;
;     -- 5 input functions                    ; 463    ; 15            ; 26               ; 25                             ; 0                              ;
;     -- 4 input functions                    ; 274    ; 18            ; 24               ; 20                             ; 0                              ;
;     -- <=3 input functions                  ; 688    ; 45            ; 58               ; 97                             ; 0                              ;
; Memory ALUT usage                           ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1520   ; 72            ; 116              ; 283                            ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
;                                             ;        ;               ;                  ;                                ;                                ;
; I/O pins                                    ; 24     ; 0             ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 356288 ; 0             ; 0                ; 128                            ; 0                              ;
; Total block memory implementation bits      ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0      ; 0             ; 0                ; 0                              ; 1                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Connections                                 ;        ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 293    ; 63            ; 189              ; 528                            ; 1                              ;
;     -- Registered Input Connections         ; 143    ; 28            ; 133              ; 305                            ; 0                              ;
;     -- Output Connections                   ; 125    ; 5             ; 445              ; 34                             ; 465                            ;
;     -- Registered Output Connections        ; 7      ; 4             ; 444              ; 0                              ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Internal Connections                        ;        ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 16409  ; 548           ; 1435             ; 1888                           ; 474                            ;
;     -- Registered Connections               ; 6713   ; 349           ; 1132             ; 986                            ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; External Connections                        ;        ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 0      ; 1             ; 204              ; 116                            ; 97                             ;
;     -- pzdyqx:nabboc                        ; 1      ; 0             ; 37               ; 0                              ; 30                             ;
;     -- sld_hub:auto_hub                     ; 204    ; 37            ; 28               ; 204                            ; 161                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 116    ; 0             ; 204              ; 64                             ; 178                            ;
;     -- hard_block:auto_generated_inst       ; 97     ; 30            ; 161              ; 178                            ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Partition Interface                         ;        ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 65     ; 11            ; 143              ; 71                             ; 4                              ;
;     -- Output Ports                         ; 18     ; 4             ; 161              ; 17                             ; 9                              ;
;     -- Bidir Ports                          ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Registered Ports                            ;        ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 2             ; 11               ; 8                              ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 3             ; 87               ; 3                              ; 0                              ;
;                                             ;        ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 0             ; 3                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 0             ; 53               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0             ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0             ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 0             ; 112              ; 3                              ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 2             ; 117              ; 17                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 0             ; 98               ; 5                              ; 0                              ;
+---------------------------------------------+--------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                                                                                                                               ; Partition ; Type          ; Location ; Status      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; CLK                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLK                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLK~input                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; KEY                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY~input                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[0]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[1]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[2]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[3]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[4]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[5]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[6]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[7]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[8]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; LEDR[9]                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[0]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[1]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[2]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[3]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[4]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[5]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[6]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[7]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[8]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; SW[9]                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; altera_reserved_tck                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; altera_reserved_tdi                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; altera_reserved_tdo                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; altera_reserved_tms                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_cpu_the_nios2_system_cpu_nios2_oci_the_nios2_system_cpu_jtag_debug_module_wrapper_nios2_system_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                       ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; jtag.bp.comb_3_jtag_uart_nios2_system_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; physRx                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- physRx                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- physRx~input                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
; physTx                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- physTx                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- physTx~output                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                    ;           ;               ;          ;             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+---------------------------------------------------------+
; Partition Merge Resource Usage Summary                  ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 1426      ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 2157      ;
;     -- 7 input functions                    ; 31        ;
;     -- 6 input functions                    ; 373       ;
;     -- 5 input functions                    ; 529       ;
;     -- 4 input functions                    ; 336       ;
;     -- <=3 input functions                  ; 888       ;
;                                             ;           ;
; Dedicated logic registers                   ; 1991      ;
;                                             ;           ;
; I/O pins                                    ; 24        ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 356416    ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; CLK~input ;
; Maximum fan-out                             ; 1734      ;
; Total fan-out                               ; 19593     ;
; Average fan-out                             ; 4.42      ;
+---------------------------------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+
; nios2_system:comb_3|nios2_system_cpu:cpu|nios2_system_cpu_ic_data_module:nios2_system_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_ekj1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None                                         ;
; nios2_system:comb_3|nios2_system_cpu:cpu|nios2_system_cpu_ic_tag_module:nios2_system_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_gjn1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 15           ; 64           ; 15           ; 960    ; nios2_system_cpu_ic_tag_ram.mif              ;
; nios2_system:comb_3|nios2_system_cpu:cpu|nios2_system_cpu_nios2_oci:the_nios2_system_cpu_nios2_oci|nios2_system_cpu_nios2_ocimem:the_nios2_system_cpu_nios2_ocimem|nios2_system_cpu_ociram_sp_ram_module:nios2_system_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_j2f1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; nios2_system_cpu_ociram_default_contents.mif ;
; nios2_system:comb_3|nios2_system_cpu:cpu|nios2_system_cpu_register_bank_a_module:nios2_system_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_jcn1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; nios2_system_cpu_rf_ram_a.mif                ;
; nios2_system:comb_3|nios2_system_cpu:cpu|nios2_system_cpu_register_bank_b_module:nios2_system_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_kcn1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; nios2_system_cpu_rf_ram_b.mif                ;
; nios2_system:comb_3|nios2_system_jtag_uart:jtag_uart|nios2_system_jtag_uart_scfifo_r:the_nios2_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                         ;
; nios2_system:comb_3|nios2_system_jtag_uart:jtag_uart|nios2_system_jtag_uart_scfifo_w:the_nios2_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                         ;
; nios2_system:comb_3|nios2_system_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_8bj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Single Port      ; 10240        ; 32           ; --           ; --           ; 327680 ; nios2_system_onchip_mem.hex                  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_i184:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; 128          ; 1            ; 128          ; 1            ; 128    ; None                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Mon Feb 22 17:15:15 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Serial_IO -c Serial_IOTop --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 36 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/astro/Documents/EE371/Lab4/Serial_IOTop.v Line: 15
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/astro/Documents/EE371/Lab4/Serial_IOTop.v Line: 15
Info (21057): Implemented 3426 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 12 output pins
    Info (21061): Implemented 3173 logic cells
    Info (21064): Implemented 224 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 856 megabytes
    Info: Processing ended: Mon Feb 22 17:15:18 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


