{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.796212",
   "Default View_TopLeft":"-354,1",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.21  2019-05-29 bk=1.5064 VDI=41 GEI=36 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port DDR3_0 -pg 1 -lvl 8 -x 2330 -y 180 -defaultsOSRD
preplace port MDIO_0 -pg 1 -lvl 8 -x 2330 -y 1040 -defaultsOSRD
preplace port clk -pg 1 -lvl 0 -x 0 -y 190 -defaultsOSRD
preplace port mtxclk_0 -pg 1 -lvl 0 -x 0 -y 1200 -defaultsOSRD
preplace port mtxen_0 -pg 1 -lvl 8 -x 2330 -y 1000 -defaultsOSRD
preplace port mrxclk_0 -pg 1 -lvl 0 -x 0 -y 1120 -defaultsOSRD
preplace port mrxdv_0 -pg 1 -lvl 0 -x 0 -y 1140 -defaultsOSRD
preplace port mrxerr_0 -pg 1 -lvl 0 -x 0 -y 1160 -defaultsOSRD
preplace port mcoll_0 -pg 1 -lvl 0 -x 0 -y 740 -defaultsOSRD
preplace port mcrs_0 -pg 1 -lvl 0 -x 0 -y 760 -defaultsOSRD
preplace port phy_rstn -pg 1 -lvl 8 -x 2330 -y 880 -defaultsOSRD
preplace port UART_TX -pg 1 -lvl 8 -x 2330 -y 440 -defaultsOSRD
preplace port UART_RX -pg 1 -lvl 8 -x 2330 -y 460 -defaultsOSRD
preplace port resetn -pg 1 -lvl 0 -x 0 -y 170 -defaultsOSRD
preplace portBus mtxd_0 -pg 1 -lvl 8 -x 2330 -y 1020 -defaultsOSRD
preplace portBus mtxerr_0 -pg 1 -lvl 8 -x 2330 -y 1260 -defaultsOSRD
preplace portBus mrxd_0 -pg 1 -lvl 0 -x 0 -y 1180 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 1 -x 110 -y 180 -defaultsOSRD
preplace inst axi_ethernetlite_0 -pg 1 -lvl 7 -x 2110 -y 940 -defaultsOSRD
preplace inst mig_7series_0 -pg 1 -lvl 7 -x 2110 -y 220 -defaultsOSRD
preplace inst const_0 -pg 1 -lvl 7 -x 2110 -y 1260 -defaultsOSRD
preplace inst confreg_0 -pg 1 -lvl 6 -x 1780 -y 270 -defaultsOSRD
preplace inst apb_uart_wrapper_0 -pg 1 -lvl 7 -x 2110 -y 460 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 6 -x 1780 -y 80 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 7 -x 2110 -y 80 -defaultsOSRD
preplace inst axi_crossbar_0 -pg 1 -lvl 5 -x 1410 -y 320 -defaultsOSRD
preplace inst axi_protocol_convert_0 -pg 1 -lvl 6 -x 1780 -y 440 -defaultsOSRD
preplace inst mycpu_wrapper_0 -pg 1 -lvl 2 -x 410 -y 290 -defaultsOSRD
preplace inst axi_intc_0 -pg 1 -lvl 7 -x 2110 -y 640 -defaultsOSRD
preplace inst axi_protocol_convert_2 -pg 1 -lvl 6 -x 1780 -y 610 -defaultsOSRD
preplace inst axi_protocol_convert_1 -pg 1 -lvl 4 -x 1110 -y 300 -defaultsOSRD
preplace inst axi_clock_converter_3 -pg 1 -lvl 3 -x 780 -y 280 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -x 410 -y 440 -defaultsOSRD
preplace netloc clk_1 1 0 1 NJ 190
preplace netloc mtxclk_0_1 1 0 8 NJ 1200 NJ 1200 NJ 1200 NJ 1200 NJ 1200 NJ 1200 NJ 1200 2260
preplace netloc axi_ethernetlite_0_phy_tx_en 1 7 1 NJ 1000
preplace netloc axi_ethernetlite_0_phy_tx_data 1 7 1 NJ 1020
preplace netloc mrxclk_0_1 1 0 8 NJ 1120 NJ 1120 NJ 1120 NJ 1120 NJ 1120 NJ 1120 NJ 1120 2300
preplace netloc mrxdv_0_1 1 0 8 NJ 1140 NJ 1140 NJ 1140 NJ 1140 NJ 1140 NJ 1140 NJ 1140 2290
preplace netloc mrxd_0_1 1 0 8 NJ 1180 NJ 1180 NJ 1180 NJ 1180 NJ 1180 NJ 1180 NJ 1180 2270
preplace netloc mrxerr_0_1 1 0 8 NJ 1160 NJ 1160 NJ 1160 NJ 1160 NJ 1160 NJ 1160 NJ 1160 2280
preplace netloc mcoll_0_1 1 0 8 NJ 740 NJ 740 NJ 740 NJ 740 NJ 740 NJ 740 NJ 740 2300
preplace netloc mcrs_0_1 1 0 8 NJ 760 NJ 760 NJ 760 NJ 760 NJ 760 NJ 760 NJ 760 2260
preplace netloc axi_ethernetlite_0_phy_rst_n 1 7 1 NJ 880
preplace netloc clk_wiz_0_mig_clk 1 1 6 210 140 NJ 140 NJ 140 NJ 140 1610J 180 1940J
preplace netloc const_0_dout 1 7 1 NJ 1260
preplace netloc Net1 1 7 1 NJ 440
preplace netloc Net2 1 7 1 NJ 460
preplace netloc apb_uart_wrapper_0_UART_int 1 1 7 220 130 NJ 130 NJ 130 NJ 130 1630J 170 1950J 320 2260
preplace netloc axi_ethernetlite_0_ip2intc_irpt 1 6 2 1960 730 2310
preplace netloc axi_intc_0_irq 1 1 7 240 530 NJ 530 NJ 530 NJ 530 NJ 530 1940J 540 2260
preplace netloc mig_7series_0_ui_clk 1 2 6 610 180 950 200 1270 200 1590 520 1950 330 2310
preplace netloc util_vector_logic_0_Res 1 2 5 600 170 960 210 1260 210 1600 360 1930
preplace netloc clk_wiz_0_locked 1 1 6 210 170 590 160 NJ 160 NJ 160 1580J 350 1930
preplace netloc clk_wiz_0_cpu_clk 1 1 2 200 180 580J
preplace netloc resetn_1 1 0 1 NJ 170
preplace netloc mig_7series_0_ui_clk_sync_rst 1 1 7 230 150 NJ 150 NJ 150 NJ 150 1620J 160 1950J 20 2310
preplace netloc mig_7series_0_DDR3 1 7 1 NJ 180
preplace netloc axi_protocol_convert_1_M_AXI 1 4 1 N 300
preplace netloc axi_protocol_convert_0_M_AXI 1 6 1 N 440
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 6 1 N 80
preplace netloc axi_crossbar_0_M02_AXI 1 5 1 1620 250n
preplace netloc axi_crossbar_0_M03_AXI 1 5 1 1570 330n
preplace netloc axi_ethernetlite_0_MDIO 1 7 1 NJ 1040
preplace netloc mycpu_wrapper_0_MAXI 1 2 1 N 240
preplace netloc axi_clock_converter_3_M_AXI 1 3 1 N 280
preplace netloc axi_protocol_convert_2_M_AXI 1 6 1 N 610
preplace netloc axi_crossbar_0_M04_AXI 1 5 1 1560 350n
preplace netloc axi_crossbar_0_M05_AXI 1 5 2 1550 920 NJ
preplace netloc axi_crossbar_0_M00_AXI 1 5 2 1560 190 NJ
preplace netloc axi_crossbar_0_M01_AXI 1 5 1 1550 60n
levelinfo -pg 1 0 110 410 780 1110 1410 1780 2110 2330
pagesize -pg 1 -db -bbox -sgen -140 0 2480 1320
"
}
{
   "da_board_cnt":"3"
}
