# 内存
```{toctree}
./海明码算法.md
```

## 结构示例一
https://www.youtube.com/watch?v=Mhqi70OPW0o&list=PLTd6ceoshpreE_xQfQ-akUMU1sEtthFdB&index=5

* arary:
14bit = 16384行
10bit = 1024列
对应 `2**24` = `2**4 M` = 16Mb
用8个array并联起来, 一次性读一个字节. 这就是一个bank(16MB)了

* 8个bank放到一个chip. 所以一个chip就有 8 * 16 = 128M
* 8个chip放一个内存条, 所以内存条就有 128 * 8 = 1G
8个chip称为一个rank就能一起访问.

疑问: 8个chip是一起访问, 一次性拿 64bit 的吗? 还是一个命令只访问一个chip

## 结构示例二
https://www.youtube.com/watch?v=7J7X7aZvMXQ&t=1528s
* 前5个比特决定bank. 所以一共32个bank
* array:


## 基础资料

## 术语
* burst buffer 用buffer一次读取128比特数据,然后8比特连续输出16次. 如果write buffer和read buffer冲突了怎么办?
每个chip里都有都有burst buffer. 所以一共1024个bit读取很快
* [phy](https://zhuanlan.zhihu.com/p/586431901)
链接DDR颗粒和DDR Controller的桥梁，它负责把DDR Controller发过来的数据转换成符合DDR协议的信号，并发送到DDR颗粒;  
[比如CPU读写内存了, 需要由phy转化成CK, DQS, 地址信号](https://zhuanlan.zhihu.com/p/32073601963)  
处理校准和训练序列  
* [DMA](https://blog.csdn.net/as480133937/article/details/104927922) / Direct Memory Access
一个硬件模块, 用来处理外设存储器之间的传输,释放CPU  

## 参考资料
* [x] [IECC](https://www.synopsys.com/zh-cn/designware-ip/technical-bulletin/error-correction-code-ddr.html)
* [ ] [DDR基础](https://nr-linux.com/DDR%E5%9F%BA%E7%A1%80)
* [内存里各个阶段的时间概念](https://zhuanlan.zhihu.com/p/597493380)
* [内存基础原理](https://www.youtube.com/watch?v=7J7X7aZvMXQ)
7'23" ddr5 每个memory channel分为channel a和channel b.
    * 有32根数据线, 每次传输32Bit的数据
    每次读写同时发给4个chip, 所以每个chip返回8bit(8'01")
    每个chip里面有8个bankgroup, 每个bankgroup有4个bank(65536 * 8192个比特, 64M)
    * 21根地址线(第一次发21bit, 第二次发10bit 选择column)
    (外部31根地址线 
    001 bankgroup(一个芯片有8个,所以3比特)
    10 bank(一个bankgroup有4个bank, 所以2比特)
    16比特 65536的哪一行
    10比特 8192列的哪8列. 最后读出来8bit
    * 7个控制信号
* [ddr4的芯片引脚](https://zhuanlan.zhihu.com/p/113187707)  
电源, 接地, 配置  
控制信号, 时钟信号, 地址信号, 数据信号  

* [ddr5芯片的引脚](https://blog.csdn.net/vagrant0407/article/details/139188259)
* [层级 channel dimm rank chip bank row column](https://blog.csdn.net/qq_50998481/article/details/139067027)
* [内存的page hit](https://www.youtube.com/watch?v=7J7X7aZvMXQ)

* [升压原理](https://www.youtube.com/watch?v=EhKEqi74yAQ)
* [利用2个二极管,2个电容把电压加倍](https://www.youtube.com/watch?v=1XKMFFTm-UY)
只适合大阻抗的设备, 不然来不及升压,电容就用完了

* [snoopimpl](https://www.cs.cmu.edu/afs/cs/academic/class/15418-s19/www/lectures/12_snoopimpl.pdf)

* 内存的地址对应的物理引脚
内存row有8192比特, 一次row的激活后可以最多有1024-1次row hit/page hit
<iframe width="560" height="315" src="https://www.youtube.com/embed/7J7X7aZvMXQ?si=WlQt_RygfSVnnTjL&amp;start=1528" title="YouTube video player" frameborder="0" allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share" referrerpolicy="strict-origin-when-cross-origin" allowfullscreen></iframe>

### 和DDR4的区别
[参考资料](https://www.youtube.com/watch?v=CG5ontMa8kw)
1. 电压从1.2V => 1.1V
2. DDR4是64bit数据 + 8bitECC  
DDR5是32BIT+8BITECC x 2双通道  

## 内存优化手段
* [burst buffer](https://youtu.be/7J7X7aZvMXQ?si=0TzCqB8cxA1c00WL&t=1792)
在write driver和read driver上面都加个128in, 8out的burst buffer
column的10个比特拆分成为6 + 4
所以每次读128比特, 然后连续发送 128/8 = 16次数据. 16就是burst length
* 把bank拆分成1024x1024的block. 这样每次就只激活一个block, 速度快. wordline和bitline更短,充电更快

## MMU
* [虚拟地址如何转化成物理地址](https://zhuanlan.zhihu.com/p/492106884)

## cache一致性
* [way和set的概念](https://stackoverflow.com/questions/21611058/difference-between-cache-way-and-cache-set)

## 问题
* 能否如果读取连续地址同一行,指令就只发送一次.
* 既然一个channel是40通道, 为什么引线有72根.
* DDR里面有缓存吗? 他和L1,L2,L3是否有冲突
应该没有, 只有buffer支持burst传输

## 操作系统如何分配和感知内存
* [使用位图](https://zhuanlan.zhihu.com/p/452415871)
比如按照4KB分配, 配合位图. 16G / 4KB 需要 4M 个bit. 就是 0.5M 内存  
缺点是申请1G内存时需要查找连续 1G/4K = 256K 个0  

可以按照
128M * 8位
64M * 16位
32M * 32位
16M * 64位
这么分配位图, 申请64M时直接从64M里面申请, 不够就从128里面申请(这就是快速适配法)

* 快速适配法
保存各个大小空闲区的链表, 方便下次申请内存. 缺点是进程释放时, 很难查找相邻块(保留各个大小空闲区+所有区块的二叉树就行了吧). 当进程区释放时, 根据二叉树找到进程最后字节的区块,如果是其他进程, 则创建新的空闲区, 否则把空闲区扩大
* 最佳适配法
每次找最接近的内存大小, 但是会导致申请后留下很多小内存
* 首次匹配法
找到第一个空闲区大于申请长度的位置,申请内存

## 页表
保存虚拟地址到物理地址的内存映射

* 页表项
    * 在位不在位1bit
    * 保护位(0可写,1只读),访问位,修改位(是否修改过,没修改可以直接丢弃)3bit
    * 高速缓存禁止位1bit

## 交织
3个内存,需要2bit判断用哪个. 每个内存4字节, 一共12字节. 物理地址需要4bit
0000  内存0 00 ^ 00 = 00
0001  内存1           01
0010  内存2           10
0011  内存0           11
0100  内存1           01
0101  内存2           00
0110  内存0           11
0111  内存1           10
1000  内存2           10
1001        10 ^ 01   11
1010        10 ^ 10   00
1011        10 ^ 11   01

后面4字节不可能出现. 把前2个比特 && 11一下
1100
1101
1110
1111

## swap
* 参考资料
[https://www.kernel.org/doc/gorman/html/understand/understand014.html](https://www.kernel.org/doc/gorman/html/understand/understand014.html)

### 参考资料
* [内存地址映射](https://www.youtube.com/watch?v=-xtWsQvOcjo) [完整播放列表](https://www.youtube.com/playlist?list=PLTd6ceoshpreE_xQfQ-akUMU1sEtthFdB)

## 自刷新
[参考资料](https://digitalasic.design/2021/01/10/ddr-%e5%ad%a6%e4%b9%a0%e6%97%b6%e9%97%b4-part-b-1%ef%bc%9adram-%e5%88%b7%e6%96%b0/)

### 术语
* H, L  
命令必须是高或者低电平

* X, V  
可以任意值, 但是X可以悬空, V不可以

#### 疑问
超前延后刷新. 如果延后了数据不丢失,为什么不一直延后

### 问题
* 能否如果读取连续地址同一行,指令就只发送一次.
* 既然一个channel是40通道, 为什么引线有72根.

## ECC
ECC分类:  

side-band ECC 或 inline ECC。在 side-band ECC 中，ECC 数据存储在单独的 DRAM 上；在inline ECC 中，ECC 数据与实际数据一起存储在同一个 DRAM 上。  
side-band数据和ECC一起读, 所以没有时延损失  

inline ECC需要读写2次, 一次是数据, 一次是ECC.  

on-die ECC, DDR5有额外的存储器, 只用来ECC存储校验. 但是无法防护DDR信道上的错误, 所以on-die ECC会和side-band ECC 结合使用


## 疑问
inline ECC中, ECC是和数据一起连续寸的, 还是存在高位地址, 还是存在没一行的最后
