library IEEE;
use IEEE.std_logic_1164.all;

entity contador_comparador is
    port (
        clock, zera, conta, carrega : in std_logic;
        entrada : in std_logic_vector (3 downto 0);
        contagem : outr std_logic_vector (3 downto 0);
        fim, igual : out std_logic
    );
end contador_comparador;

architecture comportamental of contador_comparador is
    signal IQ: integer range 0 to 15;
    signal entrada32: std_logic_vector (1 downto 0);
    signal entrada10: std_logic_vector (1 downto 0);
begin

    process (clock, zera, conta, carrega, entrada, IQ)
    begin
        if zera = '1' then IQ <= 0
        elseif clock'event and clock = '1' then
            if carrega = '1' then
                IQ <= to_integer(unsigned(entrada));
            elseif conta = '1' then
                if IQ = 15 then IQ <= 0;
                else IQ <= IQ + 1;
                end if;
            else IQ <= IQ;
            end if;
        end if;
    end process;

    contagem <= std_logic_vector(to_unsigned(IQ, contagem'length));

    entrada32(0) <= contagem(0);
    entrada32(1) <= contagem(1);
    entrada10(0) <= contagem(2);
    entrada10(1) <= contagem(3);

    fim <= '1' when IQ = 15 else '0';

    igual <= '1' when entrada32 = entrada10 else '0';

    

end comportamental;