
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s

#FAULT COVERAGE RESULTS :
#number of test vectors = 167
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

T'101110100111101011101111111011101111 1'
T'111010111111011110101010111010101110 1'
T'111111111111011111111111111111111111 1'
T'111111111111111111111111101111111111 0'
T'111011101010111010111110101110101100 0'
T'101010101011101110101010111010110101 1'
T'111110101011111111111011111011011001 1'
T'111110101010101111101111101110011000 1'
T'101110111110111111101111111101101001 1'
T'111011111110111110111111101001111101 1'
T'101110111110101011101111100110111010 1'
T'111010101111111110101011110111111000 1'
T'101011111010111111111010011010101110 1'
T'101111111011101010111101111010111110 1'
T'111111111111111111111101111111111110 1'
T'101110111111111110100110101011101111 1'
T'101111101111101011110110101111101011 1'
T'111111101110101011011011101010111001 1'
T'101010101111111111011111101010101110 1'
T'111110111111111001101111111011101111 1'
T'111011101010111101101110111011101010 1'
T'111111111110110110101111101010111101 1'
T'111111111111011111111111111111111111 1'
T'111010111111011110101010111010101110 1'
T'101110100111101011101111111011101111 1'
T'101110100111111111101111111111101011 1'
T'111101111011101010111010111010111010 1'
T'111101101011111011111110101010101110 1'
T'011111101111111010111110111010101011 1'
T'011011111110101011111111111011101000 1'
T'111001111111111111111111111111111111 1'
T'011111111111111111111111111111111100 1'
T'011111111111111111111111111111111110 1'
T'011111111111111111111111111111111111 1'
T'011110111010101010101111101010101001 1'
T'100111101111101011101010111110101111 1'
T'111111011110111111101011101111101110 1'
T'101011111110110111101110111011101001 1'
T'101110101110101111011010101110111101 1'
T'111111111111101011101101111111111100 1'
T'111011111011101111111011100110111001 1'
T'111111111010101111111010101110011111 1'
T'111011111011111010101011111110110100 1'
T'111110101110111111101010111010100111 1'
T'101011111010101111101010111111011100 1'
T'111110111111101010111011111011011001 1'
T'111111101110111011111110111101101000 1'
T'101110111010101110101011111001111111 1'
T'111011111110111111101010100111111000 1'
T'101011111011101011111110101011101111 1'
T'111110101011111010111010100110101111 1'
T'111011111011111111111111011110101100 1'
T'111111111011111010111111011010101111 1'
T'111110111010111111101001111010101101 1'
T'101111111111111111101001101110101111 1'
T'101010101111111111110110111110111110 1'
T'111010111111111110100110101110111000 1'
T'111110111111111111011010101010111000 1'
T'101111111110101011011110101010101110 1'
T'111110111011111001111111101110101010 1'
T'101111101110101001101111111010101001 1'
T'101011101010100110111110101110101110 1'
T'101011111111110111111111101111101110 1'
T'111111101111011011111111111110101010 1'
T'111111111111011111111111111111111110 1'
T'111111101101111110101010101010101011 1'
T'111111111101111110101110101110101001 1'
T'111111110110111010111110111010101010 1'
T'111010110111111010111110101110101110 1'
T'101010011010101110111010101010111000 1'
T'111010011110111111101110101111101010 1'
T'111101101011111011101111111010111100 1'
T'111101111111111111111111111111111111 1'
T'110110111110111111111111111111101111 1'
T'110110111011111111101011111010101001 1'
T'011111101111111010111111111010111011 1'
T'011011101010111011101111111010101001 1'
T'111011101111111111111011101010111011 1'
T'111010111111101011111110111010111010 1'
T'111110101110111110111110101110111001 0'
T'111111111111110111111111111111111111 1'
T'111011111111111111111111111111110110 1'
T'111111111111111111111111011111111111 1'
T'111011101011111111111010111111101111 0'
T'111101111111111111111111111111111110 1'
T'101111110110101111111111111010101001 1'
T'101110111001111110101111111010101111 1'
T'111111111111111101111111111111111110 1'
T'111111111111111101111111111111111111 1'
T'101110101011101111110110101110111000 1'
T'111011111110101111110111101111101000 1'
T'111111111111111111111111011111111110 1'
T'111111101111111011111011011110111110 1'
T'111111101011101011101111101101101001 1'
T'111111111111111111111111111101111111 1'
T'101010111011111110111010111110110101 1'
T'111111111111111111111111111111110110 1'
T'111011111011111111101110101011101101 0'
T'100111111111101010101011111010111111 1'
T'101011011110101011111010101010111100 1'
T'111111111001111111111010101010111110 1'
T'111110101110100111111111101111101011 1'
T'111111111111111111011111111111111111 1'
T'101010101110101010111101111010101101 1'
T'101011111010111011101011110111101001 1'
T'111011111011101011111011111111011100 1'
T'111011111011101011111110111010110110 1'
T'111111111111111111111111111111110111 1'
T'111111111111111111111111111111011111 1'
T'111111111111111111111111111111011110 1'
T'111111111111111111111111111101111110 1'
T'111010101010111110101010101101101011 1'
T'111111111111111111111111110111111110 1'
T'111111111111111111111111110111111111 1'
T'101110111110111011101011011010101000 1'
T'101110111011111010101111011110111011 1'
T'101111111110101010111001111011101110 1'
T'111111111111111111111101111111111111 1'
T'111111111111111111110111111111111110 1'
T'111111111111111111110111111111111111 1'
T'111110101011111110011111111110111111 1'
T'111111111111111111011111111111111110 1'
T'111011101110111101111111101111101100 1'
T'101011111110111101101011111110111000 1'
T'111111111111110111111111111111111110 1'
T'101010101011110111101110101011101011 1'
T'101010111111011111111011101110101000 1'
T'111111111011011011111010101111111010 1'
T'111110101001111110101010101111111001 1'
T'111011101001111111111010111110111010 1'
T'111111110111111111111111111111111110 1'
T'111111110111111111111111111111111111 1'
T'101110011110101110101010111011111001 1'
T'101010011110101111101110101111101000 1'
T'111101111110111111101111101110111101 1'
T'111101111010101110111010101110101010 1'
T'110111101010111010101111111111101110 1'
T'110111101010101110111110101111111100 1'
T'101010101010101010101010101010101001 1'
T'111011111110101011111011111111101100 0'
T'101110111011101110111010101110111111 1'
T'101011101010111010111110101111101101 1'
T'101110111111101111101010101111111010 1'
T'111111111101111111111111111111111111 1'
T'111111111101111111111111111111111110 1'
T'101110111110101110101111111111111001 1'
T'111011101110101011111110111111101010 1'
T'111111011111111111111111111111111111 1'
T'101011111011101011111011111110101001 1'
T'111111011111111111111111111111111110 1'
T'101010101011111010101111111111111111 1'
T'101010111110101010101010111111111100 1'
T'101011111110111011101011101010101111 1'
T'110111111111111111111111111111111111 1'
T'111010101010111010111011111111101101 1'
T'110111111111111111111111111111111110 1'
T'111111101111111011111011101010111111 1'
T'101111101111101110101110101010111000 1'
T'111111111111111111111111111111111111 0'
T'111111101010111010101110101010101011 1'
T'111111111111111111111111111111111110 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 161
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.9s 0.9s
