Timing Analyzer report for ContAscAuto
Tue Dec 02 04:10:02 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'DivisorFreq:comb_3|S'
 14. Slow 1200mV 85C Model Hold: 'DivisorFreq:comb_3|S'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'DivisorFreq:comb_3|S'
 25. Slow 1200mV 0C Model Hold: 'DivisorFreq:comb_3|S'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'DivisorFreq:comb_3|S'
 35. Fast 1200mV 0C Model Hold: 'DivisorFreq:comb_3|S'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ContAscAuto                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-10        ;   0.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; CLOCK_50             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }             ;
; DivisorFreq:comb_3|S ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DivisorFreq:comb_3|S } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 273.15 MHz ; 250.0 MHz       ; CLOCK_50             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 816.33 MHz ; 437.64 MHz      ; DivisorFreq:comb_3|S ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK_50             ; -2.661 ; -46.206       ;
; DivisorFreq:comb_3|S ; -0.225 ; -0.638        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorFreq:comb_3|S ; 0.404 ; 0.000         ;
; CLOCK_50             ; 0.642 ; 0.000         ;
+----------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; CLOCK_50             ; -3.000 ; -37.695           ;
; DivisorFreq:comb_3|S ; -1.285 ; -5.140            ;
+----------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.661 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.579      ;
; -2.652 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.570      ;
; -2.605 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.523      ;
; -2.522 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.011      ;
; -2.515 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.433      ;
; -2.504 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.422      ;
; -2.473 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.961      ;
; -2.420 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.338      ;
; -2.410 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.508     ; 2.900      ;
; -2.402 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.731      ;
; -2.393 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.722      ;
; -2.379 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.295      ;
; -2.364 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.282      ;
; -2.359 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.277      ;
; -2.355 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 2.841      ;
; -2.349 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.678      ;
; -2.341 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.257      ;
; -2.335 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.251      ;
; -2.332 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.248      ;
; -2.331 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.247      ;
; -2.325 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.241      ;
; -2.310 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.226      ;
; -2.306 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.224      ;
; -2.300 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.629      ;
; -2.289 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.188      ;
; -2.281 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.610      ;
; -2.281 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.199      ;
; -2.274 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.173      ;
; -2.269 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.168      ;
; -2.266 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.166      ;
; -2.266 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.595      ;
; -2.259 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.588      ;
; -2.251 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.580      ;
; -2.248 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.164      ;
; -2.248 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.577      ;
; -2.247 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.578      ;
; -2.246 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.575      ;
; -2.243 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.572      ;
; -2.242 ; DivisorFreq:comb_3|OUT[15] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.731      ;
; -2.238 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.569      ;
; -2.237 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.724      ;
; -2.233 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.132      ;
; -2.230 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.146      ;
; -2.227 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 2.714      ;
; -2.220 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.136      ;
; -2.219 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.135      ;
; -2.217 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.546      ;
; -2.214 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.113      ;
; -2.211 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.540      ;
; -2.210 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.539      ;
; -2.209 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.125      ;
; -2.207 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.536      ;
; -2.206 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.535      ;
; -2.205 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.534      ;
; -2.201 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.530      ;
; -2.200 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.529      ;
; -2.199 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.528      ;
; -2.199 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.528      ;
; -2.198 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.527      ;
; -2.196 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.525      ;
; -2.192 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.523      ;
; -2.190 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.519      ;
; -2.189 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.518      ;
; -2.185 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.514      ;
; -2.181 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.510      ;
; -2.169 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.498      ;
; -2.165 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.099     ; 3.064      ;
; -2.164 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.082      ;
; -2.164 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.493      ;
; -2.154 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 3.055      ;
; -2.152 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.481      ;
; -2.150 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.479      ;
; -2.135 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 2.624      ;
; -2.135 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.051      ;
; -2.131 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.460      ;
; -2.125 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.613      ;
; -2.125 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.041      ;
; -2.122 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 2.608      ;
; -2.116 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.445      ;
; -2.115 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 2.603      ;
; -2.113 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.013      ;
; -2.112 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.441      ;
; -2.111 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.440      ;
; -2.109 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.096     ; 3.011      ;
; -2.106 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.435      ;
; -2.105 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.434      ;
; -2.103 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.003      ;
; -2.102 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.002      ;
; -2.102 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.433      ;
; -2.101 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 3.001      ;
; -2.100 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.429      ;
; -2.095 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.424      ;
; -2.095 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.424      ;
; -2.091 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 3.422      ;
; -2.086 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.005      ;
; -2.085 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.414      ;
; -2.084 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.413      ;
; -2.083 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.412      ;
; -2.075 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 3.404      ;
; -2.070 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.098     ; 2.970      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DivisorFreq:comb_3|S'                                                                                                 ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.225 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 1.144      ;
; -0.218 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 1.137      ;
; -0.217 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 1.136      ;
; -0.195 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 1.114      ;
; -0.180 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 1.099      ;
; 0.073  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.846      ;
; 0.073  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.846      ;
; 0.085  ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.834      ;
; 0.154  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.079     ; 0.765      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DivisorFreq:comb_3|S'                                                                                                 ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.404 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.674      ;
; 0.452 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.717      ;
; 0.459 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.724      ;
; 0.671 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.936      ;
; 0.671 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.936      ;
; 0.671 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.936      ;
; 0.677 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.942      ;
; 0.720 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.079      ; 0.985      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.642 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.647 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.655 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.657 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.661 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.676 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.811 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.508      ;
; 0.895 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.592      ;
; 0.937 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.634      ;
; 0.970 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.973 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.975 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.979 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.245      ;
; 0.984 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; DivisorFreq:comb_3|OUT[25] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.268      ;
; 0.988 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.272      ;
; 0.989 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.993 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 1.021 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.718      ;
; 1.030 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.727      ;
; 1.058 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.756      ;
; 1.093 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.788      ;
; 1.094 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.360      ;
; 1.096 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.099 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.105 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.110 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.393      ;
; 1.110 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.110 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; DivisorFreq:comb_3|OUT[17] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.394      ;
; 1.115 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.119 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.125 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.389      ;
; 1.139 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.405      ;
; 1.141 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.424      ;
; 1.150 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.846      ;
; 1.184 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.882      ;
; 1.185 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.883      ;
; 1.196 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.891      ;
; 1.199 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.893      ;
; 1.211 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.494      ;
; 1.211 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.906      ;
; 1.222 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.488      ;
; 1.222 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.488      ;
; 1.225 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.491      ;
; 1.226 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.492      ;
; 1.227 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.493      ;
; 1.228 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.492      ;
; 1.229 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.512      ;
; 1.231 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.929      ;
; 1.234 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.931      ;
; 1.236 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.502      ;
; 1.238 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.936      ;
; 1.240 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.507      ;
; 1.241 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.507      ;
; 1.243 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.507      ;
; 1.245 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.511      ;
; 1.251 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.515      ;
; 1.254 ; DivisorFreq:comb_3|OUT[21] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.537      ;
; 1.266 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.532      ;
; 1.270 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.967      ;
; 1.272 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.968      ;
; 1.283 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.977      ;
; 1.290 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.986      ;
; 1.292 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.986      ;
; 1.302 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.996      ;
; 1.304 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.002      ;
; 1.307 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.590      ;
; 1.309 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.593      ;
; 1.310 ; DivisorFreq:comb_3|OUT[20] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.593      ;
; 1.311 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 2.009      ;
; 1.314 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 2.009      ;
; 1.317 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 2.011      ;
; 1.317 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.601      ;
; 1.323 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 2.018      ;
; 1.323 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 2.018      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 297.18 MHz ; 250.0 MHz       ; CLOCK_50             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 900.9 MHz  ; 437.64 MHz      ; DivisorFreq:comb_3|S ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK_50             ; -2.365 ; -39.127       ;
; DivisorFreq:comb_3|S ; -0.110 ; -0.287        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorFreq:comb_3|S ; 0.353 ; 0.000         ;
; CLOCK_50             ; 0.586 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; CLOCK_50             ; -3.000 ; -37.695          ;
; DivisorFreq:comb_3|S ; -1.285 ; -5.140           ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.365 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.292      ;
; -2.357 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.284      ;
; -2.292 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.219      ;
; -2.219 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.146      ;
; -2.212 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.139      ;
; -2.210 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 2.741      ;
; -2.172 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.705      ;
; -2.114 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.419      ;
; -2.106 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.411      ;
; -2.101 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.635      ;
; -2.100 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.027      ;
; -2.098 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.025      ;
; -2.083 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.010      ;
; -2.064 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.990      ;
; -2.062 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.989      ;
; -2.041 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.346      ;
; -2.039 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.965      ;
; -2.037 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.963      ;
; -2.027 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.557      ;
; -2.026 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.952      ;
; -2.023 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.949      ;
; -2.017 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.944      ;
; -1.989 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.915      ;
; -1.984 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.291      ;
; -1.976 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.283      ;
; -1.968 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.273      ;
; -1.961 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.266      ;
; -1.959 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.264      ;
; -1.959 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.868      ;
; -1.957 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.866      ;
; -1.954 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.880      ;
; -1.949 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.875      ;
; -1.947 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.252      ;
; -1.931 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.842      ;
; -1.927 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.232      ;
; -1.926 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.231      ;
; -1.923 ; DivisorFreq:comb_3|OUT[15] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.456      ;
; -1.922 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.831      ;
; -1.919 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.451      ;
; -1.919 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.224      ;
; -1.919 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.224      ;
; -1.918 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.223      ;
; -1.913 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.218      ;
; -1.912 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.821      ;
; -1.911 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.218      ;
; -1.911 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.216      ;
; -1.903 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.435      ;
; -1.903 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.208      ;
; -1.902 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.207      ;
; -1.902 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.829      ;
; -1.901 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.206      ;
; -1.901 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.206      ;
; -1.900 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.205      ;
; -1.899 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.204      ;
; -1.896 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.822      ;
; -1.896 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.822      ;
; -1.891 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.196      ;
; -1.884 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.189      ;
; -1.880 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.806      ;
; -1.880 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.806      ;
; -1.874 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.179      ;
; -1.871 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.401      ;
; -1.870 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.779      ;
; -1.854 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.159      ;
; -1.853 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.158      ;
; -1.850 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 2.762      ;
; -1.850 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.759      ;
; -1.849 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.154      ;
; -1.847 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.152      ;
; -1.845 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.150      ;
; -1.844 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.149      ;
; -1.844 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.149      ;
; -1.838 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.764      ;
; -1.838 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.145      ;
; -1.833 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.138      ;
; -1.832 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.137      ;
; -1.832 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.137      ;
; -1.831 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.138      ;
; -1.829 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.740      ;
; -1.814 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.347      ;
; -1.811 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.344      ;
; -1.811 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.116      ;
; -1.800 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.105      ;
; -1.795 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 2.328      ;
; -1.793 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.704      ;
; -1.792 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.718      ;
; -1.791 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.720      ;
; -1.791 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 2.704      ;
; -1.783 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.694      ;
; -1.782 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.693      ;
; -1.781 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.086      ;
; -1.781 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.088     ; 2.692      ;
; -1.780 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.085      ;
; -1.776 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.081      ;
; -1.774 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.079      ;
; -1.773 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.078      ;
; -1.771 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.699      ;
; -1.771 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.090     ; 2.680      ;
; -1.770 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.075      ;
; -1.770 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 3.075      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DivisorFreq:comb_3|S'                                                                                                  ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.110 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 1.036      ;
; -0.099 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 1.025      ;
; -0.094 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 1.020      ;
; -0.078 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 1.004      ;
; -0.059 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.985      ;
; 0.157  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.769      ;
; 0.158  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.768      ;
; 0.170  ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.756      ;
; 0.243  ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.073     ; 0.683      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DivisorFreq:comb_3|S'                                                                                                  ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.353 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.608      ;
; 0.406 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.650      ;
; 0.414 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.658      ;
; 0.414 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.658      ;
; 0.611 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.855      ;
; 0.611 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.855      ;
; 0.611 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.855      ;
; 0.615 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.859      ;
; 0.662 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.073      ; 0.906      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.591 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.599 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.618 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.724 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.362      ;
; 0.799 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.437      ;
; 0.834 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.472      ;
; 0.875 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.885 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.889 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; DivisorFreq:comb_3|OUT[25] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.162      ;
; 0.909 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.547      ;
; 0.911 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.169      ;
; 0.936 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.574      ;
; 0.940 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.579      ;
; 0.971 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.608      ;
; 0.984 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.988 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.997 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.999 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.008 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.013 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.018 ; DivisorFreq:comb_3|OUT[17] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.276      ;
; 1.019 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.260      ;
; 1.025 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.283      ;
; 1.037 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.676      ;
; 1.044 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.287      ;
; 1.049 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.307      ;
; 1.050 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.689      ;
; 1.053 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.692      ;
; 1.062 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.699      ;
; 1.064 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.700      ;
; 1.072 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.709      ;
; 1.096 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.354      ;
; 1.098 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.341      ;
; 1.098 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.341      ;
; 1.099 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.342      ;
; 1.105 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.348      ;
; 1.106 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.745      ;
; 1.107 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.109 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.352      ;
; 1.109 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.351      ;
; 1.112 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.750      ;
; 1.112 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.752      ;
; 1.118 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.118 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.120 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.361      ;
; 1.123 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.382      ;
; 1.123 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.366      ;
; 1.126 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.764      ;
; 1.129 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.370      ;
; 1.139 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.775      ;
; 1.146 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.785      ;
; 1.150 ; DivisorFreq:comb_3|OUT[21] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.408      ;
; 1.155 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.791      ;
; 1.156 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.795      ;
; 1.160 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.402      ;
; 1.160 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.799      ;
; 1.163 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.802      ;
; 1.165 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.801      ;
; 1.166 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.802      ;
; 1.170 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.807      ;
; 1.172 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.809      ;
; 1.173 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.810      ;
; 1.177 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.435      ;
; 1.188 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.447      ;
; 1.198 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.457      ;
; 1.201 ; DivisorFreq:comb_3|OUT[20] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.460      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK_50             ; -0.801 ; -9.972        ;
; DivisorFreq:comb_3|S ; 0.400  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorFreq:comb_3|S ; 0.181 ; 0.000         ;
; CLOCK_50             ; 0.292 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; CLOCK_50             ; -3.000 ; -31.908          ;
; DivisorFreq:comb_3|S ; -1.000 ; -4.000           ;
+----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.801 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.746      ;
; -0.769 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.714      ;
; -0.768 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.713      ;
; -0.747 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.692      ;
; -0.747 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.692      ;
; -0.726 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.472      ;
; -0.699 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.644      ;
; -0.689 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.825      ;
; -0.689 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.435      ;
; -0.665 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.408      ;
; -0.664 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.606      ;
; -0.659 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.399      ;
; -0.657 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.793      ;
; -0.656 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.792      ;
; -0.655 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.597      ;
; -0.654 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.599      ;
; -0.650 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.592      ;
; -0.643 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.780      ;
; -0.640 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.585      ;
; -0.638 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.573      ;
; -0.636 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.773      ;
; -0.635 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.771      ;
; -0.635 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.771      ;
; -0.631 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.566      ;
; -0.629 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.766      ;
; -0.628 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.573      ;
; -0.626 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.763      ;
; -0.623 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.565      ;
; -0.622 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.759      ;
; -0.622 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.564      ;
; -0.621 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.757      ;
; -0.621 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.556      ;
; -0.620 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.562      ;
; -0.619 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.561      ;
; -0.618 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.563      ;
; -0.616 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 1.550      ;
; -0.614 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.551      ;
; -0.607 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.743      ;
; -0.606 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.745      ;
; -0.604 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.741      ;
; -0.601 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.543      ;
; -0.601 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.543      ;
; -0.598 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.540      ;
; -0.598 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.540      ;
; -0.596 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.733      ;
; -0.587 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.723      ;
; -0.586 ; DivisorFreq:comb_3|OUT[15] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.332      ;
; -0.582 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.524      ;
; -0.580 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.323      ;
; -0.578 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.714      ;
; -0.577 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 1.514      ;
; -0.577 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.320      ;
; -0.577 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.714      ;
; -0.574 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.713      ;
; -0.573 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.712      ;
; -0.572 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.709      ;
; -0.571 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.708      ;
; -0.571 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.708      ;
; -0.565 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.702      ;
; -0.564 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.701      ;
; -0.564 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.701      ;
; -0.564 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.701      ;
; -0.563 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.700      ;
; -0.563 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.700      ;
; -0.562 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.699      ;
; -0.561 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.698      ;
; -0.554 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.691      ;
; -0.554 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.691      ;
; -0.553 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 1.487      ;
; -0.553 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.495      ;
; -0.552 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.691      ;
; -0.552 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.691      ;
; -0.552 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.487      ;
; -0.551 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.297      ;
; -0.550 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.495      ;
; -0.550 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.492      ;
; -0.550 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.687      ;
; -0.550 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.687      ;
; -0.549 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.685      ;
; -0.547 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.683      ;
; -0.546 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.682      ;
; -0.546 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.682      ;
; -0.545 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.681      ;
; -0.543 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|S       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.286      ;
; -0.543 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.680      ;
; -0.542 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.679      ;
; -0.542 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.679      ;
; -0.542 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.678      ;
; -0.541 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 1.678      ;
; -0.540 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.283      ;
; -0.539 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.675      ;
; -0.531 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.471      ;
; -0.529 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.467      ;
; -0.528 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.470      ;
; -0.528 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.664      ;
; -0.525 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.661      ;
; -0.524 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.660      ;
; -0.524 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 1.660      ;
; -0.522 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 1.460      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DivisorFreq:comb_3|S'                                                                                                 ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.400 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.545      ;
; 0.401 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.544      ;
; 0.404 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.541      ;
; 0.414 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.531      ;
; 0.418 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.527      ;
; 0.546 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.399      ;
; 0.546 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.399      ;
; 0.554 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.391      ;
; 0.586 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 1.000        ; -0.042     ; 0.359      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DivisorFreq:comb_3|S'                                                                                                  ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.181 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[0] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.314      ;
; 0.204 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.330      ;
; 0.208 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.334      ;
; 0.208 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.334      ;
; 0.305 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[2] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ContadorAuto:comb_4|q[2] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; ContadorAuto:comb_4|q[1] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.432      ;
; 0.309 ; ContadorAuto:comb_4|q[0] ; ContadorAuto:comb_4|q[3] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.435      ;
; 0.336 ; ContadorAuto:comb_4|q[3] ; ContadorAuto:comb_4|q[1] ; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 0.000        ; 0.042      ; 0.462      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.308 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.391 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.719      ;
; 0.409 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.737      ;
; 0.442 ; DivisorFreq:comb_3|OUT[25] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.576      ;
; 0.447 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.581      ;
; 0.448 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.454 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.785      ;
; 0.458 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.469 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.797      ;
; 0.475 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.803      ;
; 0.479 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.807      ;
; 0.494 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.819      ;
; 0.505 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.506 ; DivisorFreq:comb_3|OUT[17] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.510 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.521 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.657      ;
; 0.526 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.854      ;
; 0.526 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.535 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.657      ;
; 0.542 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.870      ;
; 0.543 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.868      ;
; 0.544 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.872      ;
; 0.545 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.873      ;
; 0.555 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.880      ;
; 0.562 ; DivisorFreq:comb_3|OUT[7]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.696      ;
; 0.575 ; DivisorFreq:comb_3|OUT[19] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.709      ;
; 0.577 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; DivisorFreq:comb_3|OUT[3]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; DivisorFreq:comb_3|OUT[21] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.713      ;
; 0.580 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; DivisorFreq:comb_3|OUT[22] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.713      ;
; 0.581 ; DivisorFreq:comb_3|OUT[1]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.583 ; DivisorFreq:comb_3|OUT[23] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.716      ;
; 0.584 ; DivisorFreq:comb_3|OUT[6]  ; DivisorFreq:comb_3|OUT[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.710      ;
; 0.584 ; DivisorFreq:comb_3|OUT[11] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.706      ;
; 0.585 ; DivisorFreq:comb_3|OUT[5]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.913      ;
; 0.585 ; DivisorFreq:comb_3|OUT[13] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.710      ;
; 0.587 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.915      ;
; 0.589 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.592 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.920      ;
; 0.592 ; DivisorFreq:comb_3|OUT[2]  ; DivisorFreq:comb_3|OUT[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; DivisorFreq:comb_3|OUT[0]  ; DivisorFreq:comb_3|OUT[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.596 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.921      ;
; 0.596 ; DivisorFreq:comb_3|OUT[10] ; DivisorFreq:comb_3|OUT[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.718      ;
; 0.597 ; DivisorFreq:comb_3|OUT[20] ; DivisorFreq:comb_3|OUT[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.730      ;
; 0.598 ; DivisorFreq:comb_3|OUT[4]  ; DivisorFreq:comb_3|OUT[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.926      ;
; 0.601 ; DivisorFreq:comb_3|OUT[24] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.735      ;
; 0.601 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.723      ;
; 0.604 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.929      ;
; 0.604 ; DivisorFreq:comb_3|OUT[20] ; DivisorFreq:comb_3|OUT[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.737      ;
; 0.605 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.933      ;
; 0.608 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.933      ;
; 0.608 ; DivisorFreq:comb_3|OUT[16] ; DivisorFreq:comb_3|OUT[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.936      ;
; 0.610 ; DivisorFreq:comb_3|OUT[9]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.935      ;
; 0.612 ; DivisorFreq:comb_3|OUT[14] ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.745      ;
; 0.614 ; DivisorFreq:comb_3|OUT[12] ; DivisorFreq:comb_3|OUT[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.939      ;
; 0.615 ; DivisorFreq:comb_3|OUT[18] ; DivisorFreq:comb_3|OUT[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.943      ;
; 0.615 ; DivisorFreq:comb_3|OUT[8]  ; DivisorFreq:comb_3|OUT[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.940      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Clock                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -2.661  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50             ; -2.661  ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  DivisorFreq:comb_3|S ; -0.225  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS       ; -46.844 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50             ; -46.206 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  DivisorFreq:comb_3|S ; -0.638  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+-----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLOCK_50             ; CLOCK_50             ; 689      ; 0        ; 0        ; 0        ;
; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 12       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLOCK_50             ; CLOCK_50             ; 689      ; 0        ; 0        ; 0        ;
; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; 12       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; CLOCK_50             ; CLOCK_50             ; Base ; Constrained ;
; DivisorFreq:comb_3|S ; DivisorFreq:comb_3|S ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Dec 02 04:10:00 2025
Info: Command: quartus_sta ContAscAuto -c ContAscAuto
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ContAscAuto.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name DivisorFreq:comb_3|S DivisorFreq:comb_3|S
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.661             -46.206 CLOCK_50 
    Info (332119):    -0.225              -0.638 DivisorFreq:comb_3|S 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 DivisorFreq:comb_3|S 
    Info (332119):     0.642               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 DivisorFreq:comb_3|S 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.365             -39.127 CLOCK_50 
    Info (332119):    -0.110              -0.287 DivisorFreq:comb_3|S 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 DivisorFreq:comb_3|S 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 DivisorFreq:comb_3|S 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.801              -9.972 CLOCK_50 
    Info (332119):     0.400               0.000 DivisorFreq:comb_3|S 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 DivisorFreq:comb_3|S 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.908 CLOCK_50 
    Info (332119):    -1.000              -4.000 DivisorFreq:comb_3|S 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4920 megabytes
    Info: Processing ended: Tue Dec 02 04:10:02 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


