# Project
## 目前的方向
1. 完成 Imagination open course 的 lab，其中包含所需腳位如SPI，I2C
2. 訂定成品的呈現方式

[RISCV](https://eprints.ucm.es/id/eprint/62106/1/DANIEL_LEON_GONZALEZ_DL_-_FPGA_Implementation_of_an_ad-hoc_RISC-V_SoC_for_Industrial_IoT__Graded__4286351_962908330.pdf)

[https://sites.google.com/view/riscv/home](https://sites.google.com/view/riscv/home)

[https://www.westerndigital.com/zh-tw/solutions/risc-v](https://www.westerndigital.com/zh-tw/solutions/risc-v)

---
## 問題
1. 最終專題的RISCV核心可以直接使用open course中所提供的嗎
2. 如果完成open course的lab，還需要自己重新寫腳位的verilog嗎? 因為open course 是使用c來完成腳位 (進度?)
3. 現在初步的架構的可行性
![](https://i.imgur.com/5BNKF0B.png)
4. c語言載入板子 and Assembly language 
[https://sites.google.com/view/riscv/risc-v-soc/program/bubble-sort](https://sites.google.com/view/riscv/risc-v-soc/program/bubble-sort)

