该日志记录我调试SP6系列ISERDES2核的心得体会，非常高端。
1.首先，ISERDES2输入时钟只能通过BUFIO或BUFPLL产生，这个在手册里写的非常明确；
2.其次，BUFIO2只用于DDR模式，BUFPLL只用于SDR模式；
3.采用BUFIO2的策略，是实际应用中最高性能，可达1050Mbps，因为该时钟不会受到FPGA内部布线延时，直接在输入的IO端口建立缓冲并进行数据采样，再通过Global时钟将数据送至逻辑单元；
4.BUFIO2可以产生ISERDES2需要的高频时钟clk0、clk1，同时产生逻辑单元使用的gclk。IODELAY2控制以及ISERDES2的slip控制均是由gclk触发。
5.采用BUFPLL的策略，速率也是相当高，目前我使用过的是720Mbps，没有问题。
6.在SDR下，先将时钟源进入DCM，产生单延采样的高频时钟，以及分频后的gclk。高频时钟需要进BUFPLL后才可连接至ISERDES2模块。
7.ISERDES2的使用方法，官网有示例源码提供，非常好用，尤其是phase detector模块，可以直接使用，并且质量很高。
8.调试过程中遇到过BUFIO2类的Place错误，该错误的原因是BUFIO2使用时，需要硬件电路满足设计要求。SP6 pin的手册里有详细介绍芯片BUFIO2区域的引脚划分，不在一个BUFIO2区域的信号是不能采用BUFIO2去驱动ISERDES2的。BUFPLL没有这个限制，我们硬件工程师没有注意这点，所以，只能采用SDR的方式完成了逻辑设计。

如上是我在研究ISERDES2使用的学习心得，查了很多资料，也在论坛搜了很多问题，最终没在网上找到合理的解答，凭借自己的反复研究融会贯通。
本来想在论坛回复相关问题的提问，结果申请了账号，还没有权限回复帖子，一声叹息，知识共享任重道远。
若有相关人士能够看到我这篇内容，希望能对你们起到指引作用，也算是我对技术的一份贡献。若有其他疑问，可联系西安瑞峰光电技术有限公司-张海波。希望共同学习共同进步。

完稿于2019年3月25日。
