# Projekt HDL: Tekst Reklamowy na Wyświetlaczu 7-segmentowym Terasic DE0-CV/Altera FPGA

## Opis projektu
Projekt ten ma na celu wyświetlenie tekstu reklamowego na wyświetlaczu 7-segmentowym przy użyciu układu FPGA. Implementacja została wykonana oryginalnie w języku VHDL, a następnie została przetłumaczona na Verilog.

