// Declaracao do modulo do flip-flop T
module fft_rst (Rst, T, clock, Q);

	// Declaracao de portas
	input T;
   input clock;
   output reg Q;

   // Inicialização dos estados de Q e Qb
   initial begin
       Q = 0;
   end

   always @(posedge clock) begin
	
      if (T) begin
			Q <= ~Q;
      end else if(Rst)begin
		q <= 1;
	end
   end

endmodule 