vehicles adopt millimeter wave frequency band (30-
300GHz) for the car radar safety system. The adaptive 
cruise control (ACC) that belongs to long range radar 
has been applied in the market, appeared on many 
luxurious cars such as BMW, Mercedes Benz. According 
to European Electrical Communication Committee (ECC) 
standard, the 77-81GHz frequency band is planning for 
short range radar applications. The combination of 
long- and short- range radar will provide vehicles 
more reliable protection. Nevertheless, the 
realizations of automotive radar generally use 
expensive III-V technology and discrete components. 
Therefore, using CMOS to realize the radar system 
would benefit masses by offering cheaper prices. 
Wideband wireless communication systems can provide 
users with the data-link facility and the multimedia 
communication demand, such as 60GHz wireless LAN. 
However, two 5GHz bands (71-76GHz and 81-86GHz) are 
allocated for high-speed data transmission systems 
near the automotive radar system band. These bands 
have higher data-transmission rate than 60GHz 
systems. It is more suitable for high quality 
multimedia transmission. Thus, the goal of this 
program is to realize an automotive radar system (76-
81GHz) using CMOS technology. Also, the related 
circuit techniques applicable to high-speed data 
transmission systems (71-76GHz) will be developed. 
Up to this year, we have realized a frequency 
synthesizer, two E-band power amplifiers, an E-Band 
wireless transceiver for frequency-modulated 
continuous wave (FMCW) automotive radar and high 
speed pipeline analog-to-digital convertor； also, 
the testing environment of automotive radar is 
developed for the practical measurement of moving 
objects. Most of the techniques in the above circuit 
blocks can be applied to 71-76GHz and 81-86GHz TDM 
transceivers. At the meanwhile, some researches on 
frequency generators in higher frequency bands have 
been done as well to accelerate the life cycle of 
next-generation products. 
 
 III
目  錄 
一、前言及研究目的.....................................................................................................1 
二、文獻探討.................................................................................................................1 
三、研究方法.................................................................................................................2 
四、結果與討論. ......................................................................................................... 11 
參考文獻........................................................................................................................11 
 
 2
frequency synthesizer, DDFS)，如果要有夠高的 resolution 則需要非常精細的 DAC，就會消
耗非常大的功率與面積。 
 
  
圖三. A 77 GHz 90 nm CMOS transceiver for FMCW radar applications [2] 
 
  
圖四. A fully integrated 77 GHz FMCW radar transmitter using a fractional-N frequency 
synthesizer [3] 
    綜觀上述三項研究，採用 CMOS 實現的車用雷達系統尚有許多不足或可改進的地方，
因此，本計畫包含其四個子計畫，將運用創新的 CMOS 電路技巧來增進各電路區塊的效能，
最後朝向超越前人研究的雷達系統整合。 
三、 研究方法 
 
 
圖五. 適用於智慧型運輸系統的 E-Band CMOS 分時多工傳收機總計畫系統方塊圖 
 4
81.3-82.3GHz。輸出頻率之相位雜訊量測如圖六(c)，在 1MHz offset 之相位雜訊值為
-85.83dBc/Hz。而在 Mode 2 中，外接之 DDFS 信號會輸出一個頻率對時間之周期性三角波
來做測試。將三角波之峰值振幅及周期定為 1MHz (636-637MHz)及 1ms。如此一來，當 Mode 
2 正常工作時，頻率合成器會輸出頻率為 81.408-81.536GHz、周期為 1ms 之 FMCW 信號。
因為量測儀器的頻率限制，我們無法直接量得 81GHz 附近的 FMCW 信號，所以，將頻率
合成器之輸出信號接至一個除數為 16 之除頻器，降頻之後做量測。圖六(d)為量測結果，頻
率合成器之輸出信號除 16 之後，會是一個在振幅在 5.088GHz 與 5.096GHz 間，周期為 1ms
之 FMCW 信號，再將量測結果之原始數值下載，將其乘 16 倍，即可還原頻率合成器輸出
點之 FMCW 信號。消耗功率為 61mW。 
 
使用 65nm CMOS 製程完成圖七(a)的 D-band 毫米波鎖相迴路設計。此電路著重於解決
毫米波鎖相迴路中，因製成變異所造成 VCO 與第一級除頻器操作範圍不匹配的問題。藉由
將 VCO 與第一級除頻器之電感設計成完全相同的大小和形狀，並讓 VCO 震盪在 2nd pole、
第一級除頻器震盪在 1st pole，來達到所需的工作頻率(如圖七(b)所示)。 
由於 D-band 諧波混頻器之 loss 極大(>60dB)，造成量測上的困難，因此我們捨棄頻譜
分析儀的 LO 輸出，而使用另一台信號產生器提供 LO，因 fIF = fRF – nfLO，當我們讓 LO
有一頻率偏移(ΔfLO)時，在頻譜分析儀看到的 fIF可得相對應的頻率偏移(nΔfIF)，即可藉此
確定輸出信號，我們並藉量測第一級除頻器以除 32 後的信號來確認，量測頻譜如圖七(c)。
鎖相迴路的操作範圍為 132.1-132.6GHz，圖七(d)為晶片微影圖(0.92mm×0.96mm)。 
 
 
 
 
 
 
 
           (a)                                            (b) 
 
 
 
 
 
 
 
                   
                     (c)                                           (d) 
圖七. 132GHz 鎖相迴路 [22] 
 
使用 40nm CMOS 製程完成圖八(a)的 G-band 毫米波注入鎖定除頻器(ILFD)設計，本
電路採用 2nd harmonic peaking 的技巧，藉由 peaking 電感 L1 將兩倍頻的成分放大，如此
一來，當三倍頻信號注入時，並可得到較好的混波效果，來提升電路的鎖定範圍。由於注
 
 
 6
 
 
 
 
 
 
 
 
 
 
 
(b) 
 
 
 
 
 
 
 
 
 
       (c)                              (d)                           (e) 
圖九. 77GHz 緊密佈局功率放大器 [23] 
 
 圖九(c)為最後實現之電路晶片攝影圖，大小為 0.35mm*0.3mm。在 1.2V 電壓供應下，
量測的數據如圖九(d)和(e)，小訊號增益為 9.9dB，1dB gain-compression output power(P1dB)
為 11.2dBm。其最大輸出功率可達 13.2dBm，最大功率附加效益(power-added efficiency, PAE)
為 10.4%。此電路效能展現其可與 III-V 族製程相比擬。 
 
 
 圖十(a)為 79GHz 高輸出功率之功率放大器以 TSMC 65nm CMOS 實現。在電源供應電
路中，採用第二金屬層散佈於整個布局之中，與 ground plane 形成額外的 bypass 電容，以
避免單一線段拉線時造成雜散電感而使電路不穩定。級間匹配採用 T 型匹配網路，同時提
供前三級驅動放大器之訊號分配與匹配最佳化的效果。最大的特點是採用圖十(b)的創新功
率結合器將八路電晶體輸出訊號合成為一組差動輸出訊號。此功率合成器大幅減低各輸入
端的不匹配，可同時最佳化各路訊號的阻抗匹配，並且使各路訊號到達輸出端時的相位相
同，讓疊加後的訊號最大化。 
圖十(c)是實現之晶片，核心電路大小為 0.95mm*0.9mm。圖十(d)是量測結果。在 1V
標準電壓供應下，小訊號增益為 24.2 dB，P1dB 為 16.4 dBm。其最大輸出功率可達 19.3dBm，
peak PAE 為 19.2%。此電路效能展現其超越 III-V 族製程的能力。 
   
 8
個 offset frequency (f+和 f)。經由混波器把這個差值反應在電路上，接著往後送到數位訊號
處理器，數位訊號處理器根據這個值以及圖十一之關係計算出距離以及速度。 
FMCW 雷達包含幾個部分 (如圖十二)：射頻前端電路（包含功率放大器、低雜訊放大
器、以及混波器）兩個高增益天線，FMCW 產生器（一個小數型頻率合成器）以及一個由
FPGA 實現的數位訊號處理器。其中我們使用了 16-bit Σ-Δ 調變器的輸出來決定整體的
除數，而這個 16-bit Σ-Δ 調變器的輸入一樣是由 FPGA 所產生。比起傳統使用的直接數
位頻率合成器(Direct digital frequency synthesizer, DDFS)，我們的頻率合成器可以大幅節省
約兩個量級的功率消耗。 
 
圖十二. 77GHz FMCW 雷達收發機架構 
      
                 (a)                                      (b) 
圖十三. 77GHz 收發機晶片圖及收發機特性 [7][24] 
 
圖十三(a)為晶片圖，總面積為 0.95x1.1mm2 而關鍵子電路消耗之功率分別如下： 
功率放大器：115mW、頻率合成器：73mW、低雜訊功率放大器：30mW，而子電路相
關特性也表列於圖十三(b)當中。利用了 CMOS 體積小易於整合的優勢製作具有長距離偵測
能力的 77GHz 毫米波汽車防撞雷達。 
 
 
 10
圖十六是整個數位類比轉換電路的核心基本架構，2bit MDAC1 加上 1.5bit MDACx7
共 8 級，後端是 2bit flash，其中前兩級 MDAC 是有著所提出特殊無負載切換方式的
MDAC，後端是標準的 1.5bit MDAC。 
 
 
圖十六. High-speed pipeline ADC 整體架構 
 
本技術展示一個使用的電容共享概念的 10 位元，200MS/s 單通道管線式類比數位轉換
器(ADC)。為了提高電源效率(power efficiency)，這裡提出電荷中和技術(charge-neutralization 
technique) (CNT) 和參考預充電技術(reference precharge technique)(RPT)來在第一級乘法式
數位類比轉換器(MDAC)中刪除記憶效應且使用電容共享概念於第二級乘法式數位類比轉
換器中。本晶片使用 90 奈米 CMOS 製程製作，INL 為+1.59/-1.91LSB，DNL 為
+0.70/-0.75LSB。操作時脈頻率為 200MS/s，在輸入信號頻率為 2MHz 的情況下，ENOB 為
8.5 位元。在輸入信號頻率為奈奎斯特頻率(Nyquist rate)的情況下，ENOB 為 8.0 位元。在
1.2 伏特的供應電壓下，消耗功率為 45.4mW。 
 
VDDA
VSSA
Cap array
Op array
Clock bus
Switches
Comparator array
Delay&Adder
Flash
B
oot
B
oo t
Bias
Clock
R
ladder
0.96 um
0.56 um
  
               (a)                                           (b) 
圖十七. High-speed pipeline ADC 晶片圖與量測結果 
 
圖十七(a)為晶片圖，有效面積(active area)為 0.53 mm2。圖十七(b)為晶片量測結果，在
取樣頻率為 200MS/s，SFDR, THD, SNR 及 SNDR 對於輸入信號頻率的變化。 
 
 
0 20 40 60 80 100
50
55
60
65
Fin(MHz)
M
ag
ni
tu
de
(d
B)
 
 SNDR
SFDR
SNR
THD
 12
[6] B. Heydari, P. Reynaert, E. Adabi,M. Bohsali, B. Afshar, M.A.Arbabian and A.M.niknejad, "A 
60-GHz 90-nm CMOS Cascode Amplifier with Interstage Matching," in Proceedings of 
European Microwave Conference, Munich, Germany, October 2007. 
[7] Y.-A. Li, M.-H. Hung, S.-J. Huang, and Jri Lee, “A Fully-Integrated 77GHz FMCW Radar 
System in 65nm CMOS,” ISSCC Dig. Tech. Papers, pp. 216-217, Feb. 2010 
[8] Jeffery Lee, Chung-Chun Chen, Jen-Han Tsai, Kun-You Lin and Huei Wang;, “A 68–83 GHz 
power amplifier in 90 nm CMOS,” 2009 IEEE MTT-S Int. Microwave Symp. Dig., pp. 
437-440, June 2009. 
[9] T. Suzuki, Y. Kawano, S. Kisimoto, M. Sato, “60 and 77GHz Power Amplifiers in 90nm 
Standard CMOS, ”2008 ISSCC 31.3 
[10] D. Chowdhury, P. Reynaert, A. Niknejad, “A 60GHz 1v +12.3dBm Transformer-Coupled 
Wideband PA in 90nm CMOS, ”2008 ISSCC 31.2 
[11] H. J. Siweris et al., “A mixed Si and GaAs chip set for millimeter-wave automotive radar 
front-ends,” RFIC symposium Digest, pp. 191-194, 2000. 
[12] P. Y. Wu, V. S. L. Cheung, and H. C. Luong, “A 1-V 100-MS/s 8-bit CMOS switched-opamp 
pipelined ADC using loading-free architecture,” IEEE J. Sol-id-State Circuits, vol. 42, 
pp.730-738, Apr. 2007. 
[13] Malik, S.Q. and Geiger, R.L., “Simul-taneous capacitor sharing and scaling for reduced 
power in pipeline ADCs”, IEEE Midwest Symposium on Circuits and Sys-tems, pp. 
1015-1018, Cincinnati, Ohio August 2005. 
[14] N. Sasidhar, Y. Kook, S. Takeuchi, K. Hamashita, K. Takasuka, P. Hanumolu, and U. Moon,  
“A 1.8V 36mW 11bit 80MS/s pipelined ADC using capacitor and opamp sharing,” IEEE 
Asian Sol-id-State Circuits Conf., pp. 240-243, Nov. 2007. 
[15] B. Min , G. Manganaro, J. W. Valvno, and B. Lee,”A 14b 100MS/s Pipelined ADC with a 
Merged Active S/H and First MDAC,” ISSCC 2008. 
[16] B. Lee, PhD dissertation, page 43 
[17] O. Stroeble, V. Dias, and C. Schwoerer,” An 80 MHz 10 b pipeline ADC with dynamic range 
doubling and dynamic reference selection,” ISSCC 2004. 
[18] C. C. Hsu and J. T. Wu, "A highly li-near 125 MHz switched resistor program-mable gain 
amplifier", IEEE J. Solid-State Circuits, vol. 38, pp. 1663-1670, Oct. 2003. 
[19] Vipul Jain, Fred Tzeng, Lei Zhou, Payam Heydari, “A Single-Chip Dual-Band 
22-to-29GHz/77-to-81GHz BiCMOS Transceiver for Automotive Radars,” ISSCC Dig. Tech 
Papers, pp. 308-309, Feb. 2009. 
[20] B. Razavi, “A 60-GHz CMOS Receiver Front-End” IEEE J. Solid-State Circuits, vol. 41, no. 
1, Jan., 2006. 
[21] T. Yao, M. Q. Gordon, K.K.W Tang et al., "Algorithmic Design of CMOS LNAs and PAs for 
60-GHz Radio," IEEE J. Solid-State Circuits, vol. 42, no.5, pp. 1047-1054, May 2007. 
[22]Tao-Yao Chang, Chao-Shiun Wang, and Chorng-Kuang Wang, "A 77 GHz Power Amplifier 
Using Transformer-Based Power Combiner in 90 nm CMOS," IEEE Custom Integrated 
Circuits Conference, Sep. 2010 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/01/19
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 汪重光
計畫編號: 99-2220-E-002-001- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
完成一車用雷達，已發表於 ISSCC 上，並且整合周邊系統，可實際展示、測量
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
