TimeQuest Timing Analyzer report for uart_rx
Sat Apr 14 14:30:49 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'
 14. Slow 1200mV 85C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'
 15. Slow 1200mV 85C Model Setup: 'timer:timer|tick'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'
 18. Slow 1200mV 85C Model Hold: 'timer:timer|tick'
 19. Slow 1200mV 85C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'timer:timer|tick'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clk'
 36. Slow 1200mV 0C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'
 37. Slow 1200mV 0C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'
 38. Slow 1200mV 0C Model Setup: 'timer:timer|tick'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'
 41. Slow 1200mV 0C Model Hold: 'timer:timer|tick'
 42. Slow 1200mV 0C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'timer:timer|tick'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clk'
 58. Fast 1200mV 0C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'
 59. Fast 1200mV 0C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'
 60. Fast 1200mV 0C Model Setup: 'timer:timer|tick'
 61. Fast 1200mV 0C Model Hold: 'clk'
 62. Fast 1200mV 0C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'
 63. Fast 1200mV 0C Model Hold: 'timer:timer|tick'
 64. Fast 1200mV 0C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'timer:timer|tick'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; uart_rx                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; Clock_1_Hz:Clock_1_Hz|tick ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_1_Hz:Clock_1_Hz|tick } ;
; Clock_2_Hz:Clock_2_Hz|tick ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_2_Hz:Clock_2_Hz|tick } ;
; timer:timer|tick           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { timer:timer|tick }           ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 238.04 MHz ; 238.04 MHz      ; clk                        ;                                                ;
; 342.0 MHz  ; 342.0 MHz       ; Clock_1_Hz:Clock_1_Hz|tick ;                                                ;
; 347.22 MHz ; 347.22 MHz      ; timer:timer|tick           ;                                                ;
; 777.0 MHz  ; 500.0 MHz       ; Clock_2_Hz:Clock_2_Hz|tick ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.201 ; -345.772      ;
; Clock_2_Hz:Clock_2_Hz|tick ; -2.047 ; -2.047        ;
; Clock_1_Hz:Clock_1_Hz|tick ; -1.924 ; -51.468       ;
; timer:timer|tick           ; -1.880 ; -38.371       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.162 ; -0.278        ;
; Clock_1_Hz:Clock_1_Hz|tick ; 0.173  ; 0.000         ;
; timer:timer|tick           ; 0.342  ; 0.000         ;
; Clock_2_Hz:Clock_2_Hz|tick ; 0.382  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -207.088      ;
; Clock_1_Hz:Clock_1_Hz|tick ; -1.000 ; -31.000       ;
; timer:timer|tick           ; -1.000 ; -26.000       ;
; Clock_2_Hz:Clock_2_Hz|tick ; -1.000 ; -1.000        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.201 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.136      ;
; -3.197 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.132      ;
; -3.102 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.059     ; 4.038      ;
; -3.086 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.021      ;
; -2.999 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.934      ;
; -2.894 ; timer:timer|cnt[2]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.827      ;
; -2.869 ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.804      ;
; -2.862 ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.797      ;
; -2.843 ; Clock_1_Hz:Clock_1_Hz|cnt[13] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.779      ;
; -2.812 ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.747      ;
; -2.811 ; timer:timer|cnt[11]           ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.744      ;
; -2.798 ; timer:timer|cnt[1]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.731      ;
; -2.789 ; timer:timer|cnt[10]           ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.722      ;
; -2.778 ; timer:timer|cnt[5]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.711      ;
; -2.778 ; Clock_1_Hz:Clock_1_Hz|cnt[9]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.714      ;
; -2.743 ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.678      ;
; -2.724 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.657      ;
; -2.723 ; Clock_2_Hz:Clock_2_Hz|cnt[24] ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.655      ;
; -2.720 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.653      ;
; -2.716 ; Clock_1_Hz:Clock_1_Hz|cnt[11] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.649      ;
; -2.711 ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.646      ;
; -2.673 ; Clock_1_Hz:Clock_1_Hz|cnt[4]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.606      ;
; -2.671 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.604      ;
; -2.667 ; timer:timer|cnt[9]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.600      ;
; -2.629 ; timer:timer|cnt[8]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.562      ;
; -2.627 ; timer:timer|cnt[7]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.560      ;
; -2.626 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.560      ;
; -2.623 ; Clock_2_Hz:Clock_2_Hz|cnt[9]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.555      ;
; -2.610 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.543      ;
; -2.607 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.540      ;
; -2.607 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.540      ;
; -2.606 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.539      ;
; -2.605 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.538      ;
; -2.604 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.537      ;
; -2.603 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.536      ;
; -2.603 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.536      ;
; -2.601 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.534      ;
; -2.600 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.533      ;
; -2.600 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.533      ;
; -2.598 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.531      ;
; -2.596 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.529      ;
; -2.594 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.527      ;
; -2.592 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.525      ;
; -2.588 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.521      ;
; -2.582 ; timer:timer|cnt[0]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.515      ;
; -2.570 ; Clock_1_Hz:Clock_1_Hz|cnt[15] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.426     ; 3.139      ;
; -2.565 ; timer:timer|cnt[3]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.498      ;
; -2.563 ; Clock_2_Hz:Clock_2_Hz|cnt[7]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.495      ;
; -2.555 ; Clock_1_Hz:Clock_1_Hz|cnt[10] ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.546 ; timer:timer|cnt[15]           ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.479      ;
; -2.539 ; timer:timer|cnt[6]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.472      ;
; -2.538 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.471      ;
; -2.538 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.471      ;
; -2.536 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.469      ;
; -2.536 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.469      ;
; -2.533 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.466      ;
; -2.532 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.465      ;
; -2.530 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.463      ;
; -2.523 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.456      ;
; -2.511 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.445      ;
; -2.508 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.442      ;
; -2.508 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.442      ;
; -2.506 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.440      ;
; -2.505 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.439      ;
; -2.501 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.435      ;
; -2.500 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.433      ;
; -2.499 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.433      ;
; -2.498 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[27]  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.781      ;
; -2.497 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[27]  ; clk          ; clk         ; 1.000        ; 0.287      ; 3.779      ;
; -2.495 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[22]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.427      ;
; -2.493 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.427      ;
; -2.481 ; Clock_2_Hz:Clock_2_Hz|cnt[16] ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.413      ;
; -2.480 ; timer:timer|cnt[12]           ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.413      ;
; -2.476 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[22]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.407      ;
; -2.469 ; Clock_2_Hz:Clock_2_Hz|cnt[21] ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.401      ;
; -2.468 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.402      ;
; -2.468 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.402      ;
; -2.464 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.398      ;
; -2.464 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.398      ;
; -2.460 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[23]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.392      ;
; -2.459 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[23]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.390      ;
; -2.456 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[22]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.387      ;
; -2.456 ; Clock_2_Hz:Clock_2_Hz|cnt[10] ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.388      ;
; -2.455 ; timer:timer|cnt[4]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.062     ; 3.388      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[13] ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.444 ; uart_rx:uart_rx_m0|bit_cnt[1] ; uart_rx:uart_rx_m0|bit_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.454     ; 2.985      ;
; -2.438 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.370      ;
; -2.438 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[13]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.370      ;
; -2.437 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.369      ;
; -2.436 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.368      ;
; -2.434 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.366      ;
; -2.434 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[13]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.366      ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                           ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; -2.047 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.090     ; 1.952      ;
; -1.784 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.089     ; 1.690      ;
; -1.684 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.090     ; 1.589      ;
; -1.674 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.089     ; 1.580      ;
; -1.641 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.089     ; 1.547      ;
; -1.633 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.090     ; 1.538      ;
; -1.629 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.090     ; 1.534      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -1.089     ; 1.505      ;
; -0.287 ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.038     ; 1.264      ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                             ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -1.924 ; motor[2]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.832      ;
; -1.917 ; motor[3]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.825      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.914 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.640      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.863 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.590      ;
; -1.852 ; motor[1]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.782      ;
; -1.829 ; motor[12]                     ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.085     ; 2.739      ;
; -1.797 ; motor[0]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.705      ;
; -1.792 ; motor[0]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.722      ;
; -1.792 ; motor[7]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.700      ;
; -1.783 ; motor[4]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.691      ;
; -1.780 ; motor[5]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.087     ; 2.688      ;
; -1.755 ; motor[0]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.685      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.741 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.467      ;
; -1.740 ; motor[3]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.670      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.738 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.465      ;
; -1.736 ; motor[1]                      ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.666      ;
; -1.730 ; motor[1]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.660      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.723 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.450      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.720 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.741      ; 3.446      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.692 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.742      ; 3.419      ;
; -1.691 ; switch                        ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.063     ; 2.623      ;
; -1.676 ; motor[0]                      ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.606      ;
; -1.662 ; motor[2]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.065     ; 2.592      ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'timer:timer|tick'                                                                                    ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; -1.880 ; motor1[20]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.317      ; 3.192      ;
; -1.857 ; motor1[19]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.317      ; 3.169      ;
; -1.832 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.173      ;
; -1.832 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.173      ;
; -1.832 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.173      ;
; -1.832 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.173      ;
; -1.727 ; motor1[22]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.675      ;
; -1.726 ; motor1[23]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.674      ;
; -1.714 ; motor1[24]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.662      ;
; -1.713 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.054      ;
; -1.713 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.054      ;
; -1.713 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.054      ;
; -1.713 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 3.054      ;
; -1.713 ; motor1[18]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.317      ; 3.025      ;
; -1.709 ; motor1[15]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.657      ;
; -1.709 ; motor1[16]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.657      ;
; -1.685 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 3.027      ;
; -1.685 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 3.027      ;
; -1.685 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 3.027      ;
; -1.685 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 3.027      ;
; -1.642 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.984      ;
; -1.642 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.984      ;
; -1.642 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.984      ;
; -1.642 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.984      ;
; -1.633 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.975      ;
; -1.633 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.975      ;
; -1.633 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.975      ;
; -1.633 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.975      ;
; -1.621 ; motor1[1]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.550      ;
; -1.601 ; motor1[17]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.317      ; 2.913      ;
; -1.598 ; motor1[9]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.050     ; 2.543      ;
; -1.591 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.932      ;
; -1.591 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.932      ;
; -1.591 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.932      ;
; -1.591 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.932      ;
; -1.588 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.930      ;
; -1.588 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.930      ;
; -1.588 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.930      ;
; -1.588 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.357      ; 2.930      ;
; -1.561 ; motor1[0]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.490      ;
; -1.557 ; motor1[6]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 2.122      ;
; -1.542 ; motor1[14]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.490      ;
; -1.529 ; motor1[9]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 2.094      ;
; -1.524 ; motor1[0]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.453      ;
; -1.519 ; motor1[6]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 2.084      ;
; -1.513 ; motor1[12]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.461      ;
; -1.510 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.851      ;
; -1.510 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.851      ;
; -1.510 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.851      ;
; -1.510 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.356      ; 2.851      ;
; -1.509 ; motor1[3]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.438      ;
; -1.505 ; motor1[1]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.434      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[0]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[1]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[2]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[3]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[4]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[5]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[7]  ; clk              ; timer:timer|tick ; 1.000        ; 0.359      ; 2.847      ;
; -1.503 ; motor1[1]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.284      ; 2.782      ;
; -1.503 ; motor1[2]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.314      ; 2.812      ;
; -1.499 ; motor1[1]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.428      ;
; -1.496 ; motor1[3]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.314      ; 2.805      ;
; -1.475 ; motor1[11]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.050     ; 2.420      ;
; -1.453 ; motor1[21]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.401      ;
; -1.449 ; motor1[6]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.050     ; 2.394      ;
; -1.445 ; motor1[0]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.374      ;
; -1.443 ; motor1[0]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.284      ; 2.722      ;
; -1.441 ; motor1[6]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 2.006      ;
; -1.440 ; motor1[8]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 2.005      ;
; -1.440 ; motor1[8]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.050     ; 2.385      ;
; -1.439 ; motor1[6]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.080     ; 2.354      ;
; -1.436 ; motor1[13]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 2.384      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[12] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[13] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[14] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[15] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[16] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[21] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[22] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[23] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.433 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[24] ; clk              ; timer:timer|tick ; 1.000        ; 0.706      ; 3.124      ;
; -1.431 ; motor1[2]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.360      ;
; -1.413 ; motor1[11]                    ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 1.978      ;
; -1.413 ; motor1[7]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.342      ;
; -1.413 ; motor1[9]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 1.978      ;
; -1.411 ; motor1[9]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.080     ; 2.326      ;
; -1.408 ; motor1[0]                     ; motor1[17] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.337      ;
; -1.407 ; motor1[9]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 1.972      ;
; -1.406 ; motor1[0]                     ; motor1[23] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.284      ; 2.685      ;
; -1.403 ; motor1[5]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.332      ;
; -1.403 ; motor1[6]                     ; motor1[17] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 1.968      ;
; -1.402 ; motor1[8]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.430     ; 1.967      ;
; -1.401 ; motor1[6]                     ; motor1[23] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.080     ; 2.316      ;
; -1.393 ; motor1[3]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.322      ;
; -1.391 ; motor1[3]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.284      ; 2.670      ;
; -1.389 ; uart_rx:uart_rx_m0|rx_data[3] ; switch1    ; clk              ; timer:timer|tick ; 1.000        ; 0.737      ; 3.111      ;
; -1.388 ; uart_rx:uart_rx_m0|rx_data[4] ; switch1    ; clk              ; timer:timer|tick ; 1.000        ; 0.736      ; 3.109      ;
; -1.387 ; motor1[1]                     ; motor1[22] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.284      ; 2.666      ;
; -1.387 ; motor1[3]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.066     ; 2.316      ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.162 ; timer:timer|tick                                                                                                                                             ; timer:timer|tick                                                                                                                                                            ; timer:timer|tick           ; clk         ; 0.000        ; 2.193      ; 2.417      ;
; -0.116 ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ; Clock_1_Hz:Clock_1_Hz|tick ; clk         ; 0.000        ; 2.196      ; 2.466      ;
; 0.183  ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                   ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ; Clock_2_Hz:Clock_2_Hz|tick ; clk         ; 0.000        ; 2.353      ; 2.912      ;
; 0.314  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.378      ; 0.879      ;
; 0.342  ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.378      ; 0.908      ;
; 0.347  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.378      ; 0.912      ;
; 0.358  ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; direction                                                                                                                                                    ; direction                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.371  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.378      ; 0.936      ;
; 0.374  ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.376  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.315      ; 0.878      ;
; 0.376  ; timer:timer|tick                                                                                                                                             ; timer:timer|tick                                                                                                                                                            ; timer:timer|tick           ; clk         ; -0.500       ; 2.193      ; 2.455      ;
; 0.378  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.315      ; 0.880      ;
; 0.381  ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.388  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.315      ; 0.890      ;
; 0.390  ; timer:timer|cnt[24]                                                                                                                                          ; timer:timer|cnt[24]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.393  ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.315      ; 0.895      ;
; 0.394  ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394  ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394  ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394  ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.407  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.315      ; 0.909      ;
; 0.454  ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ; Clock_1_Hz:Clock_1_Hz|tick ; clk         ; -0.500       ; 2.196      ; 2.536      ;
; 0.454  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.065      ;
; 0.466  ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.077      ;
; 0.468  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.079      ;
; 0.485  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.704      ;
; 0.490  ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.101      ;
; 0.498  ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.717      ;
; 0.535  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.753      ;
; 0.537  ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537  ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538  ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.538  ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.547  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.378      ; 1.112      ;
; 0.554  ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.078      ; 0.789      ;
; 0.554  ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.078      ; 0.789      ;
; 0.554  ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.078      ; 0.789      ;
; 0.560  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.562  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.173      ;
; 0.563  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.175      ;
; 0.566  ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.454      ; 1.177      ;
; 0.568  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.569  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; timer:timer|cnt[1]                                                                                                                                           ; timer:timer|cnt[1]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; timer:timer|cnt[7]                                                                                                                                           ; timer:timer|cnt[7]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; timer:timer|cnt[15]                                                                                                                                          ; timer:timer|cnt[15]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; timer:timer|cnt[2]                                                                                                                                           ; timer:timer|cnt[2]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; timer:timer|cnt[17]                                                                                                                                          ; timer:timer|cnt[17]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; timer:timer|cnt[23]                                                                                                                                          ; timer:timer|cnt[23]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; timer:timer|cnt[3]                                                                                                                                           ; timer:timer|cnt[3]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; timer:timer|cnt[5]                                                                                                                                           ; timer:timer|cnt[5]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; timer:timer|cnt[21]                                                                                                                                          ; timer:timer|cnt[21]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; timer:timer|cnt[4]                                                                                                                                           ; timer:timer|cnt[4]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; timer:timer|cnt[8]                                                                                                                                           ; timer:timer|cnt[8]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; timer:timer|cnt[19]                                                                                                                                          ; timer:timer|cnt[19]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; timer:timer|cnt[20]                                                                                                                                          ; timer:timer|cnt[20]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575  ; timer:timer|cnt[22]                                                                                                                                          ; timer:timer|cnt[22]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.794      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                             ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.173 ; uart_rx:uart_rx_m0|rx_data[0] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.317      ;
; 0.340 ; uart_rx:uart_rx_m0|rx_data[7] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.484      ;
; 0.357 ; uart_rx:uart_rx_m0|rx_data[1] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.500      ;
; 0.358 ; control                       ; control   ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.062      ; 0.577      ;
; 0.373 ; uart_rx:uart_rx_m0|rx_data[2] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.517      ;
; 0.389 ; uart_rx:uart_rx_m0|rx_data[0] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.533      ;
; 0.399 ; uart_rx:uart_rx_m0|rx_data[7] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.543      ;
; 0.431 ; uart_rx:uart_rx_m0|rx_data[3] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.575      ;
; 0.434 ; uart_rx:uart_rx_m0|rx_data[3] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.578      ;
; 0.467 ; uart_rx:uart_rx_m0|rx_data[2] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.611      ;
; 0.518 ; uart_rx:uart_rx_m0|rx_data[7] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.662      ;
; 0.549 ; uart_rx:uart_rx_m0|rx_data[6] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.692      ;
; 0.552 ; uart_rx:uart_rx_m0|rx_data[3] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.696      ;
; 0.555 ; motor[7]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.775      ;
; 0.555 ; motor[15]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; motor[1]                      ; motor[1]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; motor[13]                     ; motor[13] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; motor[17]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; motor[2]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; motor[23]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; motor[18]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; motor[3]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; motor[8]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; motor[14]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; motor[6]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; motor[16]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; motor[19]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; motor[21]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; motor[4]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.781      ;
; 0.561 ; motor[22]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.781      ;
; 0.561 ; uart_rx:uart_rx_m0|rx_data[1] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.704      ;
; 0.562 ; motor[20]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.782      ;
; 0.567 ; motor[11]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.787      ;
; 0.570 ; motor[5]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; motor[10]                     ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.791      ;
; 0.586 ; motor[9]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.806      ;
; 0.589 ; motor[12]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.809      ;
; 0.600 ; motor[0]                      ; motor[0]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.820      ;
; 0.633 ; uart_rx:uart_rx_m0|rx_data[5] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.776      ;
; 0.721 ; uart_rx:uart_rx_m0|rx_data[6] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.953      ; 1.861      ;
; 0.734 ; uart_rx:uart_rx_m0|rx_data[5] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.953      ; 1.874      ;
; 0.735 ; motor[24]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 0.955      ;
; 0.738 ; uart_rx:uart_rx_m0|rx_data[7] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 1.882      ;
; 0.769 ; uart_rx:uart_rx_m0|rx_data[6] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.912      ;
; 0.822 ; uart_rx:uart_rx_m0|rx_data[1] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.953      ; 1.962      ;
; 0.830 ; motor[7]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.050      ;
; 0.830 ; motor[13]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.050      ;
; 0.830 ; motor[15]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.050      ;
; 0.831 ; motor[1]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; motor[17]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; motor[23]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.052      ;
; 0.833 ; motor[3]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.053      ;
; 0.834 ; motor[21]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.054      ;
; 0.834 ; motor[19]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.054      ;
; 0.836 ; uart_rx:uart_rx_m0|rx_data[4] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.953      ; 1.976      ;
; 0.843 ; uart_rx:uart_rx_m0|rx_data[6] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 1.986      ;
; 0.844 ; motor[5]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; motor[11]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; motor[2]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.065      ;
; 0.846 ; motor[14]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; motor[18]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; motor[8]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.066      ;
; 0.847 ; motor[6]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; motor[16]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; motor[2]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; motor[8]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; motor[22]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; motor[4]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; motor[14]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; motor[18]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; motor[20]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.069      ;
; 0.849 ; motor[6]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.069      ;
; 0.849 ; motor[16]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; motor[22]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.070      ;
; 0.850 ; motor[4]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.070      ;
; 0.851 ; motor[20]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.071      ;
; 0.858 ; motor[10]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.078      ;
; 0.861 ; motor[9]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.081      ;
; 0.862 ; motor[10]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.061      ; 1.080      ;
; 0.867 ; motor[0]                      ; motor[1]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; motor[0]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.089      ;
; 0.876 ; motor[12]                     ; motor[13] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.096      ;
; 0.878 ; motor[12]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.098      ;
; 0.880 ; uart_rx:uart_rx_m0|rx_data[1] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 2.023      ;
; 0.881 ; uart_rx:uart_rx_m0|rx_data[3] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.957      ; 2.025      ;
; 0.894 ; uart_rx:uart_rx_m0|rx_data[4] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 2.037      ;
; 0.911 ; uart_rx:uart_rx_m0|rx_data[5] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.956      ; 2.054      ;
; 0.936 ; uart_rx:uart_rx_m0|rx_data[7] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.954      ; 2.077      ;
; 0.940 ; motor[13]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.160      ;
; 0.940 ; motor[7]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.160      ;
; 0.940 ; motor[15]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.160      ;
; 0.941 ; motor[1]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.161      ;
; 0.941 ; motor[17]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.161      ;
; 0.942 ; motor[7]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.162      ;
; 0.942 ; motor[13]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.162      ;
; 0.942 ; motor[15]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; motor[1]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.163      ;
; 0.943 ; motor[3]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.163      ;
; 0.943 ; motor[17]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.163      ;
; 0.944 ; motor[21]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.063      ; 1.164      ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'timer:timer|tick'                                                                           ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock               ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+
; 0.342 ; switch1    ; switch1    ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.078      ; 0.577      ;
; 0.375 ; motor1[24] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.609      ;
; 0.480 ; motor1[5]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.064      ;
; 0.486 ; motor1[4]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.070      ;
; 0.497 ; motor1[20] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.081      ;
; 0.499 ; motor1[20] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.083      ;
; 0.541 ; motor1[15] ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.775      ;
; 0.542 ; motor1[13] ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.776      ;
; 0.543 ; motor1[23] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.777      ;
; 0.545 ; motor1[8]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.779      ;
; 0.545 ; motor1[14] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.779      ;
; 0.545 ; motor1[21] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.779      ;
; 0.546 ; motor1[16] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.780      ;
; 0.546 ; motor1[6]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.780      ;
; 0.548 ; motor1[22] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.782      ;
; 0.553 ; motor1[9]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.787      ;
; 0.553 ; motor1[11] ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.787      ;
; 0.556 ; motor1[1]  ; motor1[1]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; motor1[12] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.790      ;
; 0.557 ; motor1[2]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; motor1[10] ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 0.791      ;
; 0.559 ; motor1[3]  ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; motor1[4]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.781      ;
; 0.569 ; motor1[17] ; motor1[17] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; motor1[5]  ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; motor1[18] ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.790      ;
; 0.572 ; motor1[19] ; motor1[19] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; motor1[20] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.794      ;
; 0.581 ; motor1[3]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.165      ;
; 0.592 ; motor1[19] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.176      ;
; 0.592 ; motor1[5]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.176      ;
; 0.594 ; motor1[19] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.178      ;
; 0.595 ; motor1[2]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.179      ;
; 0.598 ; motor1[4]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.182      ;
; 0.600 ; motor1[0]  ; motor1[0]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.820      ;
; 0.606 ; motor1[18] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.190      ;
; 0.608 ; motor1[18] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.192      ;
; 0.609 ; motor1[20] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.193      ;
; 0.611 ; motor1[20] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.195      ;
; 0.612 ; motor1[7]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.196      ;
; 0.691 ; motor1[1]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.275      ;
; 0.693 ; motor1[3]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.277      ;
; 0.702 ; motor1[7]  ; motor1[7]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 0.922      ;
; 0.702 ; motor1[5]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.286      ;
; 0.702 ; motor1[17] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.286      ;
; 0.704 ; motor1[5]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.288      ;
; 0.704 ; motor1[17] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.288      ;
; 0.704 ; motor1[19] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.288      ;
; 0.706 ; motor1[19] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.290      ;
; 0.707 ; motor1[2]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.291      ;
; 0.708 ; motor1[4]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.292      ;
; 0.710 ; motor1[4]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.294      ;
; 0.718 ; motor1[18] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.302      ;
; 0.720 ; motor1[18] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.304      ;
; 0.722 ; motor1[7]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.306      ;
; 0.724 ; motor1[7]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.308      ;
; 0.729 ; motor1[0]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.313      ;
; 0.786 ; m[10]      ; switch1    ; Clock_1_Hz:Clock_1_Hz|tick ; timer:timer|tick ; 0.000        ; 0.143      ; 1.106      ;
; 0.803 ; motor1[1]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.387      ;
; 0.803 ; motor1[3]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.387      ;
; 0.805 ; motor1[3]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.389      ;
; 0.814 ; motor1[5]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.398      ;
; 0.814 ; motor1[17] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.398      ;
; 0.816 ; motor1[13] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.050      ;
; 0.816 ; motor1[15] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.050      ;
; 0.816 ; motor1[17] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.400      ;
; 0.817 ; motor1[2]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.401      ;
; 0.818 ; motor1[23] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.052      ;
; 0.819 ; motor1[21] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.053      ;
; 0.819 ; motor1[5]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.424      ; 1.400      ;
; 0.819 ; motor1[2]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.403      ;
; 0.820 ; motor1[4]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.404      ;
; 0.825 ; motor1[4]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.424      ; 1.406      ;
; 0.828 ; motor1[9]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.062      ;
; 0.831 ; motor1[1]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; motor1[11] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.074      ; 1.062      ;
; 0.832 ; motor1[14] ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.066      ;
; 0.832 ; motor1[8]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.066      ;
; 0.833 ; motor1[3]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.053      ;
; 0.834 ; motor1[8]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.068      ;
; 0.834 ; motor1[7]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.418      ;
; 0.834 ; motor1[14] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.068      ;
; 0.835 ; motor1[6]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.069      ;
; 0.835 ; motor1[22] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.069      ;
; 0.837 ; motor1[22] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.071      ;
; 0.839 ; motor1[7]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.424      ; 1.420      ;
; 0.841 ; motor1[0]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.427      ; 1.425      ;
; 0.843 ; motor1[12] ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.077      ;
; 0.844 ; motor1[17] ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; motor1[10] ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.078      ;
; 0.845 ; motor1[2]  ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; motor1[12] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.077      ; 1.079      ;
; 0.846 ; motor1[19] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.066      ;
; 0.847 ; motor1[2]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; motor1[4]  ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; motor1[10] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.074      ; 1.080      ;
; 0.858 ; motor1[18] ; motor1[19] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; motor1[18] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.080      ;
; 0.867 ; motor1[0]  ; motor1[1]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; motor1[0]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.063      ; 1.089      ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                           ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; 0.382 ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; 0.038      ; 0.577      ;
; 2.081 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.941     ; 1.317      ;
; 2.091 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.942     ; 1.326      ;
; 2.106 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.942     ; 1.341      ;
; 2.137 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.942     ; 1.372      ;
; 2.209 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.941     ; 1.445      ;
; 2.220 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.941     ; 1.456      ;
; 2.339 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.941     ; 1.575      ;
; 2.488 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.942     ; 1.723      ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[0]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[1]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[2]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[3]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[4]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[5]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[6]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[7]                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[0]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[10]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[11]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[12]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[13]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[14]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[15]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[16]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[17]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[18]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[19]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[1]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[20]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[21]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[22]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[23]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[24]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[25]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[26]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[27]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[2]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[3]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[4]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[5]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[6]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[7]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[8]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[9]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[0]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[10]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[11]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[12]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[13]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[14]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[15]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[16]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[17]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[18]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[19]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[1]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[20]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[21]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[22]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[23]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[24]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[2]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[3]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[4]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[5]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[6]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[7]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[8]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[9]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; direction                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[0]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[10]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[11]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[12]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[13]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[14]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[15]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[16]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[17]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[18]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[19]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[1]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[20]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[21]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[22]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[23]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[24]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[2]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[3]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[4]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[5]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[6]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[7]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[8]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[9]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|tick                                                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control|clk   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]|clk     ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]|clk     ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]|clk     ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]|clk      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]|clk  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]|clk ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'timer:timer|tick'                                              ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; switch1        ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1        ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; switch1        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]|clk  ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1|clk    ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]|clk  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[17]|clk ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[18]|clk ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[19]|clk ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]|clk  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[20]|clk ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]|clk  ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; 3.005 ; 3.589 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; 4.061 ; 4.729 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; 4.380 ; 4.875 ; Rise       ; clk                        ;
; rxd       ; clk                        ; 2.034 ; 2.534 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; -1.689 ; -2.263 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; -3.648 ; -4.286 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; -3.458 ; -3.918 ; Rise       ; clk                        ;
; rxd       ; clk                        ; -1.653 ; -2.141 ; Rise       ; clk                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 7.861 ; 7.874 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 8.108 ; 8.116 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 6.284 ; 6.397 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 6.382 ; 6.443 ; Rise       ; clk                        ;
; txd       ; clk                        ; 6.266 ; 6.230 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 7.971 ; 7.919 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 7.589 ; 7.558 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 7.395 ; 7.323 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 7.763 ; 7.739 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 6.054 ; 6.161 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 6.169 ; 6.227 ; Rise       ; clk                        ;
; txd       ; clk                        ; 6.057 ; 6.024 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 7.673 ; 7.624 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 7.267 ; 7.244 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 264.48 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 382.41 MHz ; 382.41 MHz      ; Clock_1_Hz:Clock_1_Hz|tick ;                                                               ;
; 386.1 MHz  ; 386.1 MHz       ; timer:timer|tick           ;                                                               ;
; 877.19 MHz ; 500.0 MHz       ; Clock_2_Hz:Clock_2_Hz|tick ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.781 ; -290.355      ;
; Clock_2_Hz:Clock_2_Hz|tick ; -1.707 ; -1.707        ;
; Clock_1_Hz:Clock_1_Hz|tick ; -1.615 ; -42.537       ;
; timer:timer|tick           ; -1.590 ; -32.163       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.172 ; -0.271        ;
; Clock_1_Hz:Clock_1_Hz|tick ; 0.162  ; 0.000         ;
; timer:timer|tick           ; 0.298  ; 0.000         ;
; Clock_2_Hz:Clock_2_Hz|tick ; 0.333  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -207.088      ;
; Clock_1_Hz:Clock_1_Hz|tick ; -1.000 ; -31.000       ;
; timer:timer|tick           ; -1.000 ; -26.000       ;
; Clock_2_Hz:Clock_2_Hz|tick ; -1.000 ; -1.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.781 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.723      ;
; -2.778 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.720      ;
; -2.691 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.634      ;
; -2.663 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.605      ;
; -2.601 ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.543      ;
; -2.492 ; timer:timer|cnt[2]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.432      ;
; -2.490 ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.432      ;
; -2.487 ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.429      ;
; -2.469 ; Clock_1_Hz:Clock_1_Hz|cnt[13]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.412      ;
; -2.432 ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.374      ;
; -2.407 ; timer:timer|cnt[10]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.347      ;
; -2.405 ; timer:timer|cnt[11]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.345      ;
; -2.403 ; Clock_1_Hz:Clock_1_Hz|cnt[9]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.346      ;
; -2.392 ; timer:timer|cnt[1]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.332      ;
; -2.384 ; Clock_2_Hz:Clock_2_Hz|cnt[24]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.323      ;
; -2.381 ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.323      ;
; -2.377 ; timer:timer|cnt[5]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.317      ;
; -2.367 ; Clock_1_Hz:Clock_1_Hz|cnt[11]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.308      ;
; -2.356 ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.298      ;
; -2.354 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.293      ;
; -2.351 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.290      ;
; -2.310 ; Clock_1_Hz:Clock_1_Hz|cnt[4]   ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.251      ;
; -2.290 ; timer:timer|cnt[8]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.230      ;
; -2.285 ; timer:timer|cnt[7]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.225      ;
; -2.285 ; timer:timer|cnt[9]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.225      ;
; -2.278 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.217      ;
; -2.274 ; Clock_2_Hz:Clock_2_Hz|cnt[9]   ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.213      ;
; -2.264 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.204      ;
; -2.251 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.190      ;
; -2.251 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.190      ;
; -2.248 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.187      ;
; -2.248 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.187      ;
; -2.248 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.187      ;
; -2.247 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.186      ;
; -2.245 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.184      ;
; -2.245 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.184      ;
; -2.244 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.183      ;
; -2.244 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.183      ;
; -2.243 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.182      ;
; -2.242 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.181      ;
; -2.241 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.180      ;
; -2.240 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.179      ;
; -2.234 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.173      ;
; -2.231 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.170      ;
; -2.222 ; Clock_2_Hz:Clock_2_Hz|cnt[7]   ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.161      ;
; -2.217 ; Clock_1_Hz:Clock_1_Hz|cnt[15]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.381     ; 2.831      ;
; -2.207 ; timer:timer|cnt[0]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.147      ;
; -2.204 ; timer:timer|cnt[15]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.144      ;
; -2.193 ; Clock_1_Hz:Clock_1_Hz|cnt[10]  ; Clock_1_Hz:Clock_1_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.052     ; 3.136      ;
; -2.190 ; timer:timer|cnt[3]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.130      ;
; -2.186 ; timer:timer|cnt[6]             ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.126      ;
; -2.174 ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; Clock_1_Hz:Clock_1_Hz|cnt[14]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.113      ;
; -2.170 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.109      ;
; -2.170 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.109      ;
; -2.168 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.107      ;
; -2.167 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.106      ;
; -2.162 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.101      ;
; -2.162 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.101      ;
; -2.161 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.101      ;
; -2.161 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.101      ;
; -2.158 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.098      ;
; -2.157 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.097      ;
; -2.155 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.095      ;
; -2.154 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.094      ;
; -2.154 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.093      ;
; -2.153 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.093      ;
; -2.153 ; Clock_2_Hz:Clock_2_Hz|cnt[16]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.092      ;
; -2.144 ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.084      ;
; -2.144 ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; Clock_1_Hz:Clock_1_Hz|cnt[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.083      ;
; -2.134 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.075      ;
; -2.133 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 3.074      ;
; -2.131 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.072      ;
; -2.130 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 3.071      ;
; -2.124 ; Clock_2_Hz:Clock_2_Hz|cnt[10]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.063      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[13] ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.117 ; uart_rx:uart_rx_m0|bit_cnt[1]  ; uart_rx:uart_rx_m0|bit_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.706      ;
; -2.111 ; timer:timer|cnt[12]            ; timer:timer|tick               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.051      ;
; -2.108 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.047      ;
; -2.108 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[13]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.047      ;
; -2.108 ; Clock_2_Hz:Clock_2_Hz|cnt[21]  ; Clock_2_Hz:Clock_2_Hz|tick     ; clk          ; clk         ; 1.000        ; -0.056     ; 3.047      ;
; -2.107 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.046      ;
; -2.106 ; Clock_1_Hz:Clock_1_Hz|cnt[3]   ; Clock_1_Hz:Clock_1_Hz|cnt[10]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.045      ;
; -2.105 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.044      ;
; -2.105 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[13]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.044      ;
; -2.104 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 3.043      ;
; -2.103 ; Clock_1_Hz:Clock_1_Hz|cnt[1]   ; Clock_1_Hz:Clock_1_Hz|cnt[10]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.042      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
; -2.101 ; uart_rx:uart_rx_m0|bit_cnt[15] ; uart_rx:uart_rx_m0|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.690      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                            ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; -1.707 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.734      ;
; -1.501 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.528      ;
; -1.398 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.425      ;
; -1.381 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.408      ;
; -1.362 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.389      ;
; -1.343 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.370      ;
; -1.340 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.367      ;
; -1.310 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.968     ; 1.337      ;
; -0.140 ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.034     ; 1.121      ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                              ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -1.615 ; motor[2]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.532      ;
; -1.608 ; motor[3]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.525      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.608 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.262      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.599 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.253      ;
; -1.551 ; motor[12]                     ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.075     ; 2.471      ;
; -1.506 ; motor[0]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.423      ;
; -1.499 ; motor[1]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.436      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.495 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.149      ;
; -1.492 ; motor[7]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.409      ;
; -1.485 ; motor[5]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.402      ;
; -1.484 ; motor[4]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.401      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.466 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.120      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.461 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.115      ;
; -1.449 ; motor[0]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.386      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.443 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.097      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.422 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.669      ; 3.076      ;
; -1.418 ; motor[0]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.355      ;
; -1.410 ; motor[24]                     ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.075     ; 2.330      ;
; -1.403 ; motor[3]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.340      ;
; -1.399 ; motor[1]                      ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.336      ;
; -1.381 ; motor[1]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.058     ; 2.318      ;
; -1.380 ; switch                        ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.055     ; 2.320      ;
; -1.363 ; motor[1]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.078     ; 2.280      ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'timer:timer|tick'                                                                                     ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; -1.590 ; motor1[20]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.286      ; 2.871      ;
; -1.569 ; motor1[19]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.286      ; 2.850      ;
; -1.557 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.851      ;
; -1.557 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.851      ;
; -1.557 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.851      ;
; -1.557 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.851      ;
; -1.492 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.786      ;
; -1.492 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.786      ;
; -1.492 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.786      ;
; -1.492 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.786      ;
; -1.462 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.756      ;
; -1.462 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.756      ;
; -1.462 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.756      ;
; -1.462 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.756      ;
; -1.446 ; motor1[18]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.286      ; 2.727      ;
; -1.432 ; motor1[15]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.388      ;
; -1.429 ; motor1[23]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.385      ;
; -1.425 ; motor1[16]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.381      ;
; -1.422 ; motor1[22]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.378      ;
; -1.418 ; motor1[24]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.374      ;
; -1.417 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.711      ;
; -1.417 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.711      ;
; -1.417 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.711      ;
; -1.417 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.711      ;
; -1.394 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.688      ;
; -1.394 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.688      ;
; -1.394 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.688      ;
; -1.394 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.688      ;
; -1.387 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.681      ;
; -1.387 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.681      ;
; -1.387 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.681      ;
; -1.387 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.681      ;
; -1.359 ; motor1[17]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.286      ; 2.640      ;
; -1.337 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.631      ;
; -1.337 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.631      ;
; -1.337 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.631      ;
; -1.337 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.631      ;
; -1.323 ; motor1[9]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.042     ; 2.276      ;
; -1.299 ; motor1[1]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.236      ;
; -1.290 ; motor1[14]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.246      ;
; -1.265 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.559      ;
; -1.265 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.559      ;
; -1.265 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.559      ;
; -1.265 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.309      ; 2.559      ;
; -1.257 ; motor1[6]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.383     ; 1.869      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[0]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[1]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[2]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[3]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[4]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[5]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.255 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[7]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.552      ;
; -1.252 ; motor1[12]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.208      ;
; -1.249 ; motor1[0]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.186      ;
; -1.245 ; motor1[2]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.283      ; 2.523      ;
; -1.238 ; motor1[3]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.283      ; 2.516      ;
; -1.231 ; motor1[9]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.383     ; 1.843      ;
; -1.225 ; motor1[6]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.383     ; 1.837      ;
; -1.218 ; motor1[0]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.155      ;
; -1.217 ; motor1[11]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.042     ; 2.170      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[12] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[13] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[14] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[15] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[16] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[21] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[22] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[23] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.210 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[24] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.816      ;
; -1.203 ; motor1[3]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.140      ;
; -1.199 ; motor1[1]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.136      ;
; -1.198 ; motor1[13]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.154      ;
; -1.194 ; motor1[21]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 2.150      ;
; -1.193 ; motor1[6]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.042     ; 2.146      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[0]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[1]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[2]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[3]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[4]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[5]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.190 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[7]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.487      ;
; -1.187 ; motor1[1]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.254      ; 2.436      ;
; -1.184 ; motor1[8]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.042     ; 2.137      ;
; -1.181 ; motor1[1]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.118      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[0]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[1]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[2]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[3]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[4]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[5]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.160 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[7]  ; clk              ; timer:timer|tick ; 1.000        ; 0.312      ; 2.457      ;
; -1.157 ; motor1[8]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.383     ; 1.769      ;
; -1.157 ; motor1[6]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.383     ; 1.769      ;
; -1.149 ; motor1[0]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.058     ; 2.086      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[12] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[13] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[14] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[15] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[16] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
; -1.145 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[21] ; clk              ; timer:timer|tick ; 1.000        ; 0.621      ; 2.751      ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.172 ; timer:timer|tick                                                                                                                                             ; timer:timer|tick                                                                                                                                                            ; timer:timer|tick           ; clk         ; 0.000        ; 1.985      ; 2.167      ;
; -0.099 ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ; Clock_1_Hz:Clock_1_Hz|tick ; clk         ; 0.000        ; 1.987      ; 2.242      ;
; 0.155  ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                   ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ; Clock_2_Hz:Clock_2_Hz|tick ; clk         ; 0.000        ; 2.123      ; 2.622      ;
; 0.298  ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; direction                                                                                                                                                    ; direction                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.337      ; 0.819      ;
; 0.339  ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.337      ; 0.846      ;
; 0.340  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.337      ; 0.846      ;
; 0.344  ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.347  ; timer:timer|cnt[24]                                                                                                                                          ; timer:timer|cnt[24]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.357  ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358  ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358  ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.359  ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359  ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359  ; timer:timer|tick                                                                                                                                             ; timer:timer|tick                                                                                                                                                            ; timer:timer|tick           ; clk         ; -0.500       ; 1.985      ; 2.198      ;
; 0.366  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.337      ; 0.872      ;
; 0.373  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.277      ; 0.819      ;
; 0.375  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.277      ; 0.821      ;
; 0.384  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.277      ; 0.830      ;
; 0.385  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.277      ; 0.831      ;
; 0.402  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.277      ; 0.848      ;
; 0.409  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 0.959      ;
; 0.412  ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.406      ; 0.962      ;
; 0.414  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 0.964      ;
; 0.428  ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ; Clock_1_Hz:Clock_1_Hz|tick ; clk         ; -0.500       ; 1.987      ; 2.269      ;
; 0.429  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.628      ;
; 0.439  ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 0.989      ;
; 0.449  ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.648      ;
; 0.485  ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.683      ;
; 0.485  ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.683      ;
; 0.486  ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.486  ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.492  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.690      ;
; 0.493  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 1.043      ;
; 0.498  ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.498  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 1.048      ;
; 0.498  ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.498  ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.503  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505  ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.406      ; 1.055      ;
; 0.506  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.508  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.707      ;
; 0.510  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; timer:timer|cnt[1]                                                                                                                                           ; timer:timer|cnt[1]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; timer:timer|cnt[7]                                                                                                                                           ; timer:timer|cnt[7]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; timer:timer|cnt[15]                                                                                                                                          ; timer:timer|cnt[15]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; timer:timer|cnt[2]                                                                                                                                           ; timer:timer|cnt[2]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; timer:timer|cnt[17]                                                                                                                                          ; timer:timer|cnt[17]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; timer:timer|cnt[23]                                                                                                                                          ; timer:timer|cnt[23]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; timer:timer|cnt[3]                                                                                                                                           ; timer:timer|cnt[3]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; timer:timer|cnt[5]                                                                                                                                           ; timer:timer|cnt[5]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; timer:timer|cnt[8]                                                                                                                                           ; timer:timer|cnt[8]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; timer:timer|cnt[19]                                                                                                                                          ; timer:timer|cnt[19]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; timer:timer|cnt[21]                                                                                                                                          ; timer:timer|cnt[21]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; timer:timer|cnt[4]                                                                                                                                           ; timer:timer|cnt[4]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; timer:timer|cnt[20]                                                                                                                                          ; timer:timer|cnt[20]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; timer:timer|cnt[22]                                                                                                                                          ; timer:timer|cnt[22]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.520  ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.069      ; 0.733      ;
; 0.522  ; rd_state.S_RD_SEND                                                                                                                                           ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523  ; rd_state.S_RD_IDLE                                                                                                                                           ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.722      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                              ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.162 ; uart_rx:uart_rx_m0|rx_data[0] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.197      ;
; 0.308 ; uart_rx:uart_rx_m0|rx_data[7] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.343      ;
; 0.312 ; control                       ; control   ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.511      ;
; 0.323 ; uart_rx:uart_rx_m0|rx_data[1] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.358      ;
; 0.352 ; uart_rx:uart_rx_m0|rx_data[2] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.387      ;
; 0.358 ; uart_rx:uart_rx_m0|rx_data[0] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.393      ;
; 0.363 ; uart_rx:uart_rx_m0|rx_data[7] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.398      ;
; 0.397 ; uart_rx:uart_rx_m0|rx_data[3] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.432      ;
; 0.401 ; uart_rx:uart_rx_m0|rx_data[3] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.436      ;
; 0.442 ; uart_rx:uart_rx_m0|rx_data[2] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.477      ;
; 0.468 ; uart_rx:uart_rx_m0|rx_data[7] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.503      ;
; 0.499 ; motor[1]                      ; motor[1]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; motor[7]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; motor[15]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; motor[2]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; motor[3]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; motor[13]                     ; motor[13] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; motor[17]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; motor[23]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; motor[8]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; motor[18]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; motor[4]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; motor[14]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; motor[21]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; motor[6]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; motor[16]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; motor[19]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; motor[20]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; motor[22]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.705      ;
; 0.509 ; motor[11]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; uart_rx:uart_rx_m0|rx_data[3] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.544      ;
; 0.513 ; motor[5]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; motor[10]                     ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; uart_rx:uart_rx_m0|rx_data[1] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.549      ;
; 0.515 ; uart_rx:uart_rx_m0|rx_data[6] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.550      ;
; 0.526 ; motor[9]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.726      ;
; 0.531 ; motor[12]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.730      ;
; 0.537 ; motor[0]                      ; motor[0]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.737      ;
; 0.547 ; uart_rx:uart_rx_m0|rx_data[5] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.582      ;
; 0.628 ; uart_rx:uart_rx_m0|rx_data[6] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.859      ; 1.661      ;
; 0.653 ; uart_rx:uart_rx_m0|rx_data[7] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.688      ;
; 0.669 ; motor[24]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.868      ;
; 0.678 ; uart_rx:uart_rx_m0|rx_data[6] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.713      ;
; 0.681 ; uart_rx:uart_rx_m0|rx_data[5] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.859      ; 1.714      ;
; 0.743 ; motor[1]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.943      ;
; 0.743 ; motor[7]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; motor[15]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; motor[17]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; motor[23]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; motor[3]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.946      ;
; 0.746 ; motor[13]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; motor[21]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; motor[19]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; motor[2]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.950      ;
; 0.751 ; motor[18]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.950      ;
; 0.751 ; motor[8]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.951      ;
; 0.752 ; motor[14]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; motor[4]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.952      ;
; 0.753 ; motor[6]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; motor[16]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; motor[20]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; motor[22]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; motor[11]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.053      ; 0.953      ;
; 0.756 ; uart_rx:uart_rx_m0|rx_data[1] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.859      ; 1.789      ;
; 0.757 ; motor[2]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.957      ;
; 0.758 ; motor[5]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.958      ;
; 0.758 ; motor[8]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.958      ;
; 0.758 ; motor[18]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; motor[14]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; motor[4]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.959      ;
; 0.760 ; motor[6]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.960      ;
; 0.760 ; motor[16]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; motor[20]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; motor[22]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; motor[10]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.963      ;
; 0.770 ; motor[0]                      ; motor[1]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.970      ;
; 0.770 ; motor[9]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.970      ;
; 0.770 ; uart_rx:uart_rx_m0|rx_data[4] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.859      ; 1.803      ;
; 0.773 ; motor[10]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.053      ; 0.970      ;
; 0.777 ; motor[0]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 0.977      ;
; 0.780 ; motor[12]                     ; motor[13] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.979      ;
; 0.786 ; uart_rx:uart_rx_m0|rx_data[3] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.821      ;
; 0.787 ; motor[12]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 0.986      ;
; 0.792 ; uart_rx:uart_rx_m0|rx_data[6] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.827      ;
; 0.809 ; uart_rx:uart_rx_m0|rx_data[1] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.844      ;
; 0.810 ; uart_rx:uart_rx_m0|rx_data[5] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.845      ;
; 0.823 ; uart_rx:uart_rx_m0|rx_data[4] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.861      ; 1.858      ;
; 0.827 ; uart_rx:uart_rx_m0|rx_data[7] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.859      ; 1.860      ;
; 0.832 ; motor[1]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 1.032      ;
; 0.832 ; motor[7]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; motor[15]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.032      ;
; 0.834 ; motor[17]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.033      ;
; 0.835 ; motor[13]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.034      ;
; 0.835 ; motor[3]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 1.035      ;
; 0.837 ; motor[21]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.036      ;
; 0.838 ; motor[19]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.037      ;
; 0.839 ; motor[1]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 1.039      ;
; 0.839 ; motor[7]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.056      ; 1.039      ;
; 0.840 ; motor[15]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; motor[17]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.055      ; 1.040      ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'timer:timer|tick'                                                                            ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock               ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+
; 0.298 ; switch1    ; switch1    ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.069      ; 0.511      ;
; 0.334 ; motor1[24] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.546      ;
; 0.434 ; motor1[5]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 0.958      ;
; 0.435 ; motor1[4]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 0.959      ;
; 0.441 ; motor1[20] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 0.965      ;
; 0.448 ; motor1[20] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 0.972      ;
; 0.487 ; motor1[15] ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.699      ;
; 0.488 ; motor1[13] ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.700      ;
; 0.489 ; motor1[23] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.701      ;
; 0.490 ; motor1[8]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.702      ;
; 0.490 ; motor1[14] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.702      ;
; 0.491 ; motor1[16] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.703      ;
; 0.491 ; motor1[21] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.703      ;
; 0.492 ; motor1[6]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.704      ;
; 0.492 ; motor1[22] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.704      ;
; 0.497 ; motor1[9]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.709      ;
; 0.497 ; motor1[11] ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.709      ;
; 0.500 ; motor1[1]  ; motor1[1]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; motor1[12] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; motor1[2]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; motor1[3]  ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; motor1[10] ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.714      ;
; 0.504 ; motor1[4]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.703      ;
; 0.512 ; motor1[17] ; motor1[17] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; motor1[18] ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; motor1[5]  ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; motor1[19] ; motor1[19] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; motor1[20] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; motor1[3]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.042      ;
; 0.524 ; motor1[19] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.048      ;
; 0.529 ; motor1[2]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.053      ;
; 0.530 ; motor1[5]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.054      ;
; 0.531 ; motor1[19] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.055      ;
; 0.531 ; motor1[4]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.055      ;
; 0.533 ; motor1[18] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.057      ;
; 0.537 ; motor1[20] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.061      ;
; 0.538 ; motor1[0]  ; motor1[0]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.737      ;
; 0.540 ; motor1[18] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.064      ;
; 0.544 ; motor1[20] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.068      ;
; 0.557 ; motor1[7]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.081      ;
; 0.611 ; motor1[1]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.135      ;
; 0.614 ; motor1[3]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.138      ;
; 0.616 ; motor1[17] ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.140      ;
; 0.619 ; motor1[5]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.143      ;
; 0.620 ; motor1[19] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.144      ;
; 0.620 ; motor1[4]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.144      ;
; 0.623 ; motor1[17] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.147      ;
; 0.625 ; motor1[2]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.149      ;
; 0.626 ; motor1[5]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.150      ;
; 0.627 ; motor1[19] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.151      ;
; 0.627 ; motor1[4]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.151      ;
; 0.629 ; motor1[18] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.153      ;
; 0.636 ; motor1[18] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.160      ;
; 0.637 ; motor1[7]  ; motor1[7]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.836      ;
; 0.645 ; motor1[0]  ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.169      ;
; 0.646 ; motor1[7]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.170      ;
; 0.653 ; motor1[7]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.177      ;
; 0.703 ; motor1[3]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.227      ;
; 0.707 ; motor1[1]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.231      ;
; 0.710 ; motor1[3]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.234      ;
; 0.712 ; motor1[17] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.236      ;
; 0.714 ; motor1[2]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.238      ;
; 0.715 ; motor1[5]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.239      ;
; 0.716 ; motor1[4]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.240      ;
; 0.719 ; motor1[17] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.243      ;
; 0.721 ; motor1[2]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.245      ;
; 0.724 ; m[10]      ; switch1    ; Clock_1_Hz:Clock_1_Hz|tick ; timer:timer|tick ; 0.000        ; 0.114      ; 1.002      ;
; 0.725 ; motor1[5]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.377      ; 1.246      ;
; 0.726 ; motor1[4]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.377      ; 1.247      ;
; 0.731 ; motor1[15] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.943      ;
; 0.733 ; motor1[13] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.945      ;
; 0.733 ; motor1[23] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.945      ;
; 0.736 ; motor1[21] ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.948      ;
; 0.739 ; motor1[14] ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.951      ;
; 0.739 ; motor1[8]  ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.951      ;
; 0.741 ; motor1[22] ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.953      ;
; 0.741 ; motor1[9]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.953      ;
; 0.741 ; motor1[0]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.265      ;
; 0.742 ; motor1[7]  ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.380      ; 1.266      ;
; 0.744 ; motor1[1]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; motor1[11] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.065      ; 0.953      ;
; 0.746 ; motor1[8]  ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.958      ;
; 0.746 ; motor1[14] ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.958      ;
; 0.747 ; motor1[3]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; motor1[6]  ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.960      ;
; 0.748 ; motor1[22] ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.960      ;
; 0.750 ; motor1[12] ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.962      ;
; 0.751 ; motor1[2]  ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.950      ;
; 0.751 ; motor1[10] ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.963      ;
; 0.752 ; motor1[7]  ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.377      ; 1.273      ;
; 0.753 ; motor1[4]  ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.952      ;
; 0.756 ; motor1[17] ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; motor1[12] ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.068      ; 0.969      ;
; 0.758 ; motor1[2]  ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; motor1[19] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; motor1[10] ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.065      ; 0.970      ;
; 0.762 ; motor1[18] ; motor1[19] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.961      ;
; 0.769 ; motor1[18] ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; motor1[0]  ; motor1[1]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.970      ;
; 0.778 ; motor1[0]  ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.055      ; 0.977      ;
+-------+------------+------------+----------------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                            ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; 0.333 ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; 0.034      ; 0.511      ;
; 1.862 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.190      ;
; 1.872 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.200      ;
; 1.885 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.213      ;
; 1.923 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.251      ;
; 1.974 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.302      ;
; 1.992 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.320      ;
; 2.092 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.420      ;
; 2.242 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.836     ; 1.570      ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[0]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[1]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[2]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[3]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[4]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[5]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[6]                                                                                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[7]                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[0]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[10]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[11]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[12]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[13]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[14]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[15]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[16]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[17]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[18]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[19]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[1]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[20]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[21]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[22]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[23]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[24]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[25]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[26]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[27]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[2]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[3]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[4]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[5]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[6]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[7]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[8]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[9]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[0]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[10]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[11]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[12]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[13]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[14]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[15]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[16]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[17]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[18]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[19]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[1]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[20]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[21]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[22]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[23]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[24]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[2]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[3]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[4]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[5]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[6]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[7]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[8]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[9]                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; direction                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[0]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[10]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[11]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[12]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[13]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[14]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[15]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[16]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[17]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[18]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[19]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[1]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[20]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[21]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[22]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[23]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[24]                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[2]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[3]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[4]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[5]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[6]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[7]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[8]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[9]                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|tick                                                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch       ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control      ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]        ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]        ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]        ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]         ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch       ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]        ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]        ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]        ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch       ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control      ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]    ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]     ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]     ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]|clk    ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]|clk    ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]|clk    ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]|clk     ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch|clk   ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control|clk  ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]|clk ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'timer:timer|tick'                                               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; switch1        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1        ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; switch1        ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]|clk ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]|clk ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]|clk  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]|clk  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]|clk  ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]|clk ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]|clk ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1|clk    ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[3]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[4]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[5]|clk  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[7]|clk  ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; 2.649 ; 3.099 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; 3.577 ; 4.081 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; 3.925 ; 4.233 ; Rise       ; clk                        ;
; rxd       ; clk                        ; 1.755 ; 2.138 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; -1.468 ; -1.886 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; -3.209 ; -3.691 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; -3.086 ; -3.389 ; Rise       ; clk                        ;
; rxd       ; clk                        ; -1.420 ; -1.793 ; Rise       ; clk                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 7.042 ; 7.064 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 7.284 ; 7.253 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 5.695 ; 5.734 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 5.730 ; 5.761 ; Rise       ; clk                        ;
; txd       ; clk                        ; 5.588 ; 5.597 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 7.122 ; 7.110 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 6.800 ; 6.733 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 6.613 ; 6.562 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 6.989 ; 6.929 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 5.473 ; 5.511 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 5.527 ; 5.556 ; Rise       ; clk                        ;
; txd       ; clk                        ; 5.390 ; 5.399 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 6.843 ; 6.831 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 6.526 ; 6.468 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.310 ; -111.183      ;
; Clock_2_Hz:Clock_2_Hz|tick ; -0.750 ; -0.750        ;
; Clock_1_Hz:Clock_1_Hz|tick ; -0.720 ; -15.325       ;
; timer:timer|tick           ; -0.631 ; -9.831        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.223 ; -0.516        ;
; Clock_1_Hz:Clock_1_Hz|tick ; 0.002  ; 0.000         ;
; timer:timer|tick           ; 0.178  ; 0.000         ;
; Clock_2_Hz:Clock_2_Hz|tick ; 0.201  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -205.495      ;
; Clock_1_Hz:Clock_1_Hz|tick ; -1.000 ; -31.000       ;
; timer:timer|tick           ; -1.000 ; -26.000       ;
; Clock_2_Hz:Clock_2_Hz|tick ; -1.000 ; -1.000        ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.310 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.263      ;
; -1.307 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.260      ;
; -1.292 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.245      ;
; -1.258 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.033     ; 2.212      ;
; -1.230 ; timer:timer|cnt[2]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.180      ;
; -1.212 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.165      ;
; -1.178 ; timer:timer|cnt[11]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.128      ;
; -1.174 ; timer:timer|cnt[1]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.124      ;
; -1.167 ; timer:timer|cnt[10]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.117      ;
; -1.166 ; timer:timer|cnt[5]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.116      ;
; -1.164 ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.117      ;
; -1.153 ; Clock_1_Hz:Clock_1_Hz|cnt[13] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.033     ; 2.107      ;
; -1.146 ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.099      ;
; -1.100 ; timer:timer|cnt[9]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.050      ;
; -1.099 ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.052      ;
; -1.098 ; Clock_2_Hz:Clock_2_Hz|cnt[24] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.046      ;
; -1.097 ; Clock_1_Hz:Clock_1_Hz|cnt[11] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.050      ;
; -1.095 ; Clock_1_Hz:Clock_1_Hz|cnt[9]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.033     ; 2.049      ;
; -1.086 ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.039      ;
; -1.085 ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.038      ;
; -1.079 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.029      ;
; -1.076 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.026      ;
; -1.061 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.011      ;
; -1.052 ; timer:timer|cnt[8]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.051 ; timer:timer|cnt[0]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.001      ;
; -1.042 ; Clock_2_Hz:Clock_2_Hz|cnt[9]  ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.990      ;
; -1.041 ; timer:timer|cnt[3]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.041 ; timer:timer|cnt[7]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.031 ; Clock_1_Hz:Clock_1_Hz|cnt[4]  ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.984      ;
; -1.027 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.978      ;
; -1.010 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[27] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.148      ;
; -1.007 ; Clock_2_Hz:Clock_2_Hz|cnt[7]  ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.955      ;
; -1.006 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.956      ;
; -1.004 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.954      ;
; -1.003 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.953      ;
; -1.002 ; timer:timer|cnt[6]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.952      ;
; -1.001 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.951      ;
; -1.001 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.951      ;
; -1.000 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.950      ;
; -0.998 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.948      ;
; -0.997 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.947      ;
; -0.997 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.947      ;
; -0.996 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.946      ;
; -0.994 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.944      ;
; -0.993 ; Clock_1_Hz:Clock_1_Hz|cnt[15] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.231     ; 1.749      ;
; -0.993 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.943      ;
; -0.991 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.941      ;
; -0.988 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.938      ;
; -0.988 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.938      ;
; -0.986 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.936      ;
; -0.984 ; timer:timer|cnt[15]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.983 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.933      ;
; -0.982 ; Clock_1_Hz:Clock_1_Hz|cnt[10] ; Clock_1_Hz:Clock_1_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.936      ;
; -0.982 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.932      ;
; -0.981 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.931      ;
; -0.979 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.978 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.928      ;
; -0.977 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.927      ;
; -0.977 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.925      ;
; -0.974 ; timer:timer|cnt[12]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.924      ;
; -0.973 ; timer:timer|cnt[4]            ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.923      ;
; -0.973 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.923      ;
; -0.973 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.923      ;
; -0.970 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[27] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.109      ;
; -0.970 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.958 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.908      ;
; -0.957 ; Clock_2_Hz:Clock_2_Hz|cnt[16] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.905      ;
; -0.954 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.905      ;
; -0.952 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.903      ;
; -0.951 ; Clock_2_Hz:Clock_2_Hz|cnt[21] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.899      ;
; -0.949 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.900      ;
; -0.949 ; Clock_2_Hz:Clock_2_Hz|cnt[10] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.897      ;
; -0.948 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.899      ;
; -0.945 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.896      ;
; -0.944 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.895      ;
; -0.943 ; timer:timer|cnt[24]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.893      ;
; -0.939 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.890      ;
; -0.937 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[23] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.886      ;
; -0.933 ; Clock_1_Hz:Clock_1_Hz|cnt[12] ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.883      ;
; -0.932 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[27] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.070      ;
; -0.927 ; Clock_2_Hz:Clock_2_Hz|cnt[14] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.875      ;
; -0.926 ; Clock_2_Hz:Clock_2_Hz|cnt[7]  ; Clock_2_Hz:Clock_2_Hz|cnt[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.874      ;
; -0.924 ; Clock_1_Hz:Clock_1_Hz|cnt[2]  ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.922 ; Clock_1_Hz:Clock_1_Hz|cnt[13] ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.915 ; timer:timer|cnt[13]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; timer:timer|cnt[14]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; Clock_1_Hz:Clock_1_Hz|cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.912 ; Clock_2_Hz:Clock_2_Hz|cnt[23] ; Clock_2_Hz:Clock_2_Hz|tick    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.861      ;
; -0.908 ; Clock_1_Hz:Clock_1_Hz|cnt[0]  ; Clock_1_Hz:Clock_1_Hz|cnt[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.856      ;
; -0.908 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.858      ;
; -0.907 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.858      ;
; -0.906 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.857      ;
; -0.906 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.856      ;
; -0.905 ; Clock_1_Hz:Clock_1_Hz|cnt[3]  ; Clock_1_Hz:Clock_1_Hz|cnt[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.853      ;
; -0.904 ; timer:timer|cnt[19]           ; timer:timer|tick              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.854      ;
; -0.904 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.855      ;
; -0.903 ; Clock_1_Hz:Clock_1_Hz|cnt[8]  ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.853      ;
; -0.903 ; Clock_1_Hz:Clock_1_Hz|cnt[1]  ; Clock_1_Hz:Clock_1_Hz|cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.854      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                            ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; -0.750 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 1.118      ;
; -0.559 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.927      ;
; -0.514 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.882      ;
; -0.502 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.870      ;
; -0.486 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.854      ;
; -0.485 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.853      ;
; -0.475 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.843      ;
; -0.473 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.619     ; 0.841      ;
; 0.290  ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 1.000        ; -0.022     ; 0.695      ;
+--------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                              ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -0.720 ; motor[12]                     ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.050     ; 1.657      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.649 ; uart_rx:uart_rx_m0|rx_data[4] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.085      ;
; -0.626 ; motor[2]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.561      ;
; -0.625 ; motor[1]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.573      ;
; -0.622 ; motor[3]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.557      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.602 ; uart_rx:uart_rx_m0|rx_data[7] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 2.038      ;
; -0.594 ; motor[0]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.542      ;
; -0.564 ; switch                        ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.036     ; 1.515      ;
; -0.563 ; motor[0]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.511      ;
; -0.562 ; motor[3]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.510      ;
; -0.561 ; motor[1]                      ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.509      ;
; -0.557 ; motor[1]                      ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; motor[7]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.492      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.555 ; uart_rx:uart_rx_m0|rx_data[1] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.991      ;
; -0.554 ; motor[5]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.489      ;
; -0.553 ; motor[0]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.488      ;
; -0.550 ; motor[4]                      ; switch    ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.052     ; 1.485      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.539 ; uart_rx:uart_rx_m0|rx_data[2] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.975      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.537 ; uart_rx:uart_rx_m0|rx_data[3] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.973      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.533 ; uart_rx:uart_rx_m0|rx_data[0] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.969      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[0]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[1]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[2]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[3]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[4]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[5]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[6]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[7]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[8]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[9]  ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[10] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.529 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[11] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; 0.459      ; 1.965      ;
; -0.526 ; motor[0]                      ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.474      ;
; -0.513 ; motor[2]                      ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 1.000        ; -0.039     ; 1.461      ;
+--------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'timer:timer|tick'                                                                                     ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+
; -0.631 ; motor1[20]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.167      ; 1.785      ;
; -0.622 ; motor1[19]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.167      ; 1.776      ;
; -0.585 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.811      ;
; -0.585 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.811      ;
; -0.585 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.811      ;
; -0.585 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.811      ;
; -0.552 ; motor1[23]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.510      ;
; -0.552 ; motor1[22]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.510      ;
; -0.551 ; motor1[15]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.509      ;
; -0.551 ; motor1[16]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.509      ;
; -0.544 ; motor1[18]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.167      ; 1.698      ;
; -0.542 ; motor1[24]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.500      ;
; -0.507 ; motor1[9]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.032     ; 1.462      ;
; -0.489 ; motor1[1]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.437      ;
; -0.487 ; motor1[17]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.167      ; 1.641      ;
; -0.483 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.709      ;
; -0.483 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.709      ;
; -0.483 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.709      ;
; -0.483 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.709      ;
; -0.477 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.703      ;
; -0.477 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.703      ;
; -0.477 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.703      ;
; -0.477 ; uart_rx:uart_rx_m0|rx_data[0] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.703      ;
; -0.465 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.691      ;
; -0.465 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.691      ;
; -0.465 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.691      ;
; -0.465 ; uart_rx:uart_rx_m0|rx_data[6] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.691      ;
; -0.464 ; motor1[14]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.422      ;
; -0.458 ; motor1[0]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.406      ;
; -0.452 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.678      ;
; -0.452 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.678      ;
; -0.452 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.678      ;
; -0.452 ; uart_rx:uart_rx_m0|rx_data[7] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.678      ;
; -0.444 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.670      ;
; -0.444 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.670      ;
; -0.444 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.670      ;
; -0.444 ; uart_rx:uart_rx_m0|rx_data[3] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.670      ;
; -0.437 ; motor1[6]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.188      ;
; -0.436 ; motor1[1]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.573      ;
; -0.432 ; motor1[12]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.390      ;
; -0.427 ; motor1[0]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.375      ;
; -0.426 ; motor1[3]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.374      ;
; -0.425 ; motor1[1]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.373      ;
; -0.421 ; motor1[1]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.369      ;
; -0.421 ; motor1[9]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.172      ;
; -0.413 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.639      ;
; -0.413 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.639      ;
; -0.413 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.639      ;
; -0.413 ; uart_rx:uart_rx_m0|rx_data[1] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.639      ;
; -0.408 ; motor1[21]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.366      ;
; -0.408 ; motor1[13]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.029     ; 1.366      ;
; -0.407 ; motor1[6]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.158      ;
; -0.406 ; motor1[11]                    ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.032     ; 1.361      ;
; -0.405 ; motor1[0]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.542      ;
; -0.402 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[17] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.628      ;
; -0.402 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[18] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.628      ;
; -0.402 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[19] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.628      ;
; -0.402 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[20] ; clk              ; timer:timer|tick ; 1.000        ; 0.249      ; 1.628      ;
; -0.394 ; motor1[2]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.165      ; 1.546      ;
; -0.390 ; motor1[0]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.338      ;
; -0.390 ; motor1[3]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.165      ; 1.542      ;
; -0.384 ; motor1[6]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 1.324      ;
; -0.377 ; motor1[2]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.325      ;
; -0.374 ; motor1[0]                     ; motor1[23] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.511      ;
; -0.373 ; motor1[3]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.510      ;
; -0.372 ; motor1[1]                     ; motor1[23] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.509      ;
; -0.371 ; motor1[8]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.122      ;
; -0.371 ; motor1[7]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.319      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[0]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[1]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[2]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[3]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[4]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[5]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.370 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[7]  ; clk              ; timer:timer|tick ; 1.000        ; 0.252      ; 1.599      ;
; -0.369 ; motor1[6]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.120      ;
; -0.368 ; motor1[1]                     ; motor1[22] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; 0.150      ; 1.505      ;
; -0.368 ; motor1[9]                     ; motor1[24] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 1.308      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[12] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[13] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[14] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[15] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[16] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[21] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[22] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[23] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.367 ; uart_rx:uart_rx_m0|rx_data[4] ; motor1[24] ; clk              ; timer:timer|tick ; 1.000        ; 0.438      ; 1.782      ;
; -0.363 ; motor1[5]                     ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.311      ;
; -0.363 ; motor1[8]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.032     ; 1.318      ;
; -0.363 ; motor1[6]                     ; switch1    ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.032     ; 1.318      ;
; -0.362 ; motor1[3]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.310      ;
; -0.359 ; motor1[0]                     ; motor1[17] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.307      ;
; -0.358 ; motor1[3]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.306      ;
; -0.357 ; motor1[9]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.108      ;
; -0.357 ; motor1[1]                     ; motor1[17] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.305      ;
; -0.354 ; motor1[6]                     ; motor1[23] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.047     ; 1.294      ;
; -0.353 ; motor1[9]                     ; motor1[18] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.104      ;
; -0.352 ; motor1[11]                    ; motor1[20] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.103      ;
; -0.347 ; motor1[2]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.039     ; 1.295      ;
; -0.339 ; motor1[8]                     ; motor1[19] ; timer:timer|tick ; timer:timer|tick ; 1.000        ; -0.236     ; 1.090      ;
+--------+-------------------------------+------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.223 ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                   ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ; Clock_2_Hz:Clock_2_Hz|tick ; clk         ; 0.000        ; 1.634      ; 1.620      ;
; -0.174 ; timer:timer|tick                                                                                                                                             ; timer:timer|tick                                                                                                                                                            ; timer:timer|tick           ; clk         ; 0.000        ; 1.243      ; 1.288      ;
; -0.119 ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                                  ; Clock_1_Hz:Clock_1_Hz|tick ; clk         ; 0.000        ; 1.244      ; 1.344      ;
; 0.153  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.476      ;
; 0.168  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.491      ;
; 0.170  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.493      ;
; 0.178  ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.182  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.505      ;
; 0.186  ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; direction                                                                                                                                                    ; direction                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190  ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                   ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                                  ; Clock_2_Hz:Clock_2_Hz|tick ; clk         ; -0.500       ; 1.634      ; 1.533      ;
; 0.193  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.178      ; 0.475      ;
; 0.193  ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.178      ; 0.477      ;
; 0.198  ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.204  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.178      ; 0.486      ;
; 0.204  ; timer:timer|cnt[24]                                                                                                                                          ; timer:timer|cnt[24]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.178      ; 0.488      ;
; 0.207  ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.178      ; 0.490      ;
; 0.246  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.575      ;
; 0.255  ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.584      ;
; 0.256  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.585      ;
; 0.257  ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.263  ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.271  ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_BIT0                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.600      ;
; 0.276  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.599      ;
; 0.278  ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.280  ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.280  ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.281  ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.295  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296  ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; buf_rdreq                                                                                                                                                                   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.302  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; timer:timer|cnt[1]                                                                                                                                           ; timer:timer|cnt[1]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk                        ; clk         ; 0.000        ; 0.219      ; 0.627      ;
; 0.304  ; timer:timer|cnt[2]                                                                                                                                           ; timer:timer|cnt[2]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; timer:timer|cnt[3]                                                                                                                                           ; timer:timer|cnt[3]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; timer:timer|cnt[7]                                                                                                                                           ; timer:timer|cnt[7]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; timer:timer|cnt[15]                                                                                                                                          ; timer:timer|cnt[15]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; timer:timer|cnt[17]                                                                                                                                          ; timer:timer|cnt[17]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; timer:timer|cnt[23]                                                                                                                                          ; timer:timer|cnt[23]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; timer:timer|cnt[4]                                                                                                                                           ; timer:timer|cnt[4]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; timer:timer|cnt[5]                                                                                                                                           ; timer:timer|cnt[5]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; timer:timer|cnt[19]                                                                                                                                          ; timer:timer|cnt[19]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; timer:timer|cnt[8]                                                                                                                                           ; timer:timer|cnt[8]                                                                                                                                                          ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; timer:timer|cnt[20]                                                                                                                                          ; timer:timer|cnt[20]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; timer:timer|cnt[21]                                                                                                                                          ; timer:timer|cnt[21]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; timer:timer|cnt[22]                                                                                                                                          ; timer:timer|cnt[22]                                                                                                                                                         ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.637      ;
; 0.309  ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ; clk                        ; clk         ; 0.000        ; 0.245      ; 0.638      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_1_Hz:Clock_1_Hz|tick'                                                                                              ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.002 ; uart_rx:uart_rx_m0|rx_data[0] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.700      ;
; 0.100 ; uart_rx:uart_rx_m0|rx_data[7] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.798      ;
; 0.108 ; uart_rx:uart_rx_m0|rx_data[1] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.806      ;
; 0.123 ; uart_rx:uart_rx_m0|rx_data[0] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.821      ;
; 0.141 ; uart_rx:uart_rx_m0|rx_data[2] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.839      ;
; 0.143 ; uart_rx:uart_rx_m0|rx_data[3] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.841      ;
; 0.145 ; uart_rx:uart_rx_m0|rx_data[3] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.843      ;
; 0.160 ; uart_rx:uart_rx_m0|rx_data[7] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.858      ;
; 0.187 ; control                       ; control   ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_rx:uart_rx_m0|rx_data[2] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.891      ;
; 0.210 ; uart_rx:uart_rx_m0|rx_data[6] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.908      ;
; 0.210 ; uart_rx:uart_rx_m0|rx_data[3] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.908      ;
; 0.223 ; uart_rx:uart_rx_m0|rx_data[1] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.921      ;
; 0.224 ; uart_rx:uart_rx_m0|rx_data[7] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.922      ;
; 0.296 ; motor[1]                      ; motor[1]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; motor[13]                     ; motor[13] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; motor[17]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; motor[7]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; motor[15]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; motor[2]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; motor[3]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; motor[6]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; motor[19]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; motor[23]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; motor[4]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[8]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[14]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[16]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[18]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[20]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; motor[21]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; motor[22]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_rx:uart_rx_m0|rx_data[5] ; m[9]      ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 0.998      ;
; 0.303 ; motor[11]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_rx:uart_rx_m0|rx_data[5] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 0.999      ;
; 0.305 ; motor[5]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; motor[10]                     ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.426      ;
; 0.315 ; motor[9]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; motor[12]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.437      ;
; 0.322 ; motor[0]                      ; motor[0]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.443      ;
; 0.328 ; uart_rx:uart_rx_m0|rx_data[6] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 1.024      ;
; 0.349 ; uart_rx:uart_rx_m0|rx_data[1] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 1.045      ;
; 0.357 ; uart_rx:uart_rx_m0|rx_data[7] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.055      ;
; 0.357 ; uart_rx:uart_rx_m0|rx_data[4] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 1.053      ;
; 0.374 ; uart_rx:uart_rx_m0|rx_data[6] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.072      ;
; 0.375 ; uart_rx:uart_rx_m0|rx_data[6] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.073      ;
; 0.388 ; uart_rx:uart_rx_m0|rx_data[1] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.086      ;
; 0.394 ; motor[24]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.515      ;
; 0.396 ; uart_rx:uart_rx_m0|rx_data[4] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.094      ;
; 0.426 ; uart_rx:uart_rx_m0|rx_data[0] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 1.122      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[12] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[13] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[14] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[15] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[16] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[17] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[18] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[19] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[20] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[21] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[22] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[23] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.433 ; uart_rx:uart_rx_m0|rx_data[6] ; motor[24] ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.588      ; 1.135      ;
; 0.435 ; uart_rx:uart_rx_m0|rx_data[3] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.133      ;
; 0.439 ; uart_rx:uart_rx_m0|rx_data[7] ; control   ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.582      ; 1.135      ;
; 0.445 ; motor[1]                      ; motor[2]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; motor[13]                     ; motor[14] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; motor[17]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; uart_rx:uart_rx_m0|rx_data[6] ; m[12]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.143      ;
; 0.446 ; motor[7]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; motor[15]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; motor[3]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; motor[19]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; motor[23]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; motor[21]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.569      ;
; 0.454 ; motor[5]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; motor[11]                     ; motor[12] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.035      ; 0.573      ;
; 0.456 ; motor[6]                      ; motor[7]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; motor[2]                      ; motor[3]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; motor[16]                     ; motor[17] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; motor[14]                     ; motor[15] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; motor[18]                     ; motor[19] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; motor[20]                     ; motor[21] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; motor[4]                      ; motor[5]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; motor[8]                      ; motor[9]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; motor[22]                     ; motor[23] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; motor[6]                      ; motor[8]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; motor[2]                      ; motor[4]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; motor[8]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; motor[16]                     ; motor[18] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; motor[14]                     ; motor[16] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; motor[18]                     ; motor[20] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; motor[20]                     ; motor[22] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; motor[4]                      ; motor[6]  ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_rx:uart_rx_m0|rx_data[6] ; m[10]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.158      ;
; 0.461 ; motor[22]                     ; motor[24] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; motor[10]                     ; motor[11] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; motor[9]                      ; motor[10] ; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; uart_rx:uart_rx_m0|rx_data[5] ; m[11]     ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.163      ;
; 0.465 ; uart_rx:uart_rx_m0|rx_data[0] ; switch    ; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 0.000        ; 0.584      ; 1.163      ;
+-------+-------------------------------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'timer:timer|tick'                                                                                               ;
+-------+-------------------------------+------------+----------------------------+------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node    ; Launch Clock               ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------+----------------------------+------------------+--------------+------------+------------+
; 0.178 ; switch1                       ; switch1    ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.307      ;
; 0.197 ; motor1[24]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.325      ;
; 0.258 ; motor1[5]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.575      ;
; 0.264 ; motor1[4]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.581      ;
; 0.268 ; motor1[20]                    ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.585      ;
; 0.271 ; motor1[20]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.588      ;
; 0.289 ; motor1[13]                    ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.417      ;
; 0.290 ; motor1[15]                    ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; motor1[6]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; motor1[8]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; motor1[14]                    ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; motor1[23]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; motor1[21]                    ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; motor1[16]                    ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; motor1[22]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.421      ;
; 0.295 ; motor1[9]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; motor1[11]                    ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.424      ;
; 0.297 ; motor1[1]                     ; motor1[1]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; motor1[10]                    ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; motor1[12]                    ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; motor1[2]                     ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; motor1[3]                     ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; motor1[4]                     ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; motor1[17]                    ; motor1[17] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; motor1[18]                    ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; motor1[19]                    ; motor1[19] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; motor1[5]                     ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; motor1[20]                    ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.427      ;
; 0.317 ; motor1[3]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.634      ;
; 0.321 ; motor1[19]                    ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.638      ;
; 0.323 ; motor1[0]                     ; motor1[0]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; motor1[19]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.641      ;
; 0.324 ; motor1[7]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.641      ;
; 0.324 ; motor1[5]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.641      ;
; 0.329 ; motor1[2]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.646      ;
; 0.330 ; motor1[4]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.647      ;
; 0.333 ; motor1[18]                    ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.650      ;
; 0.334 ; motor1[20]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.651      ;
; 0.336 ; motor1[18]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.653      ;
; 0.337 ; motor1[20]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.654      ;
; 0.372 ; motor1[7]                     ; motor1[7]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.492      ;
; 0.381 ; motor1[1]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.698      ;
; 0.383 ; motor1[3]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.700      ;
; 0.386 ; motor1[17]                    ; motor1[21] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.703      ;
; 0.387 ; motor1[7]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.704      ;
; 0.387 ; motor1[19]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.704      ;
; 0.387 ; motor1[5]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.704      ;
; 0.389 ; motor1[17]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.706      ;
; 0.390 ; motor1[7]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.707      ;
; 0.390 ; motor1[19]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.707      ;
; 0.390 ; motor1[5]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.707      ;
; 0.393 ; motor1[4]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.710      ;
; 0.395 ; motor1[2]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.712      ;
; 0.396 ; motor1[4]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.713      ;
; 0.399 ; motor1[18]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.716      ;
; 0.402 ; motor1[18]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.719      ;
; 0.408 ; m[10]                         ; switch1    ; Clock_1_Hz:Clock_1_Hz|tick ; timer:timer|tick ; 0.000        ; 0.080      ; 0.592      ;
; 0.408 ; motor1[0]                     ; motor1[6]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.725      ;
; 0.429 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[6]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.114      ;
; 0.429 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[8]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.114      ;
; 0.429 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[9]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.114      ;
; 0.429 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[10] ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.114      ;
; 0.429 ; uart_rx:uart_rx_m0|rx_data[2] ; motor1[11] ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.114      ;
; 0.436 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[6]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.121      ;
; 0.436 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[8]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.121      ;
; 0.436 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[9]  ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.121      ;
; 0.436 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[10] ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.121      ;
; 0.436 ; uart_rx:uart_rx_m0|rx_data[5] ; motor1[11] ; clk                        ; timer:timer|tick ; 0.000        ; 0.571      ; 1.121      ;
; 0.438 ; motor1[13]                    ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.566      ;
; 0.439 ; motor1[15]                    ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.567      ;
; 0.440 ; motor1[21]                    ; motor1[22] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.568      ;
; 0.440 ; motor1[23]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.568      ;
; 0.444 ; motor1[9]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.573      ;
; 0.446 ; motor1[1]                     ; motor1[2]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; motor1[3]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.763      ;
; 0.447 ; motor1[11]                    ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; motor1[1]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.764      ;
; 0.448 ; motor1[3]                     ; motor1[4]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; motor1[14]                    ; motor1[15] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.577      ;
; 0.449 ; motor1[8]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.578      ;
; 0.449 ; motor1[3]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.766      ;
; 0.451 ; motor1[6]                     ; motor1[8]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.580      ;
; 0.451 ; motor1[22]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; motor1[8]                     ; motor1[10] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.581      ;
; 0.452 ; motor1[17]                    ; motor1[23] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.769      ;
; 0.452 ; motor1[14]                    ; motor1[16] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.580      ;
; 0.453 ; motor1[7]                     ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.770      ;
; 0.453 ; motor1[17]                    ; motor1[18] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; motor1[5]                     ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.770      ;
; 0.454 ; motor1[19]                    ; motor1[20] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; motor1[22]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.582      ;
; 0.455 ; motor1[17]                    ; motor1[24] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.772      ;
; 0.455 ; motor1[10]                    ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.045      ; 0.584      ;
; 0.456 ; motor1[12]                    ; motor1[13] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; motor1[2]                     ; motor1[3]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; motor1[4]                     ; motor1[5]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; motor1[2]                     ; motor1[9]  ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.775      ;
; 0.459 ; motor1[12]                    ; motor1[14] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; motor1[7]                     ; motor1[12] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.230      ; 0.773      ;
; 0.459 ; motor1[4]                     ; motor1[11] ; timer:timer|tick           ; timer:timer|tick ; 0.000        ; 0.233      ; 0.776      ;
+-------+-------------------------------+------------+----------------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_2_Hz:Clock_2_Hz|tick'                                                                                            ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+
; 0.201 ; voice                         ; voice   ; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; 0.022      ; 0.307      ;
; 1.127 ; uart_rx:uart_rx_m0|rx_data[2] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.699      ;
; 1.140 ; uart_rx:uart_rx_m0|rx_data[1] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.712      ;
; 1.146 ; uart_rx:uart_rx_m0|rx_data[4] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.718      ;
; 1.158 ; uart_rx:uart_rx_m0|rx_data[6] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.730      ;
; 1.210 ; uart_rx:uart_rx_m0|rx_data[0] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.782      ;
; 1.223 ; uart_rx:uart_rx_m0|rx_data[3] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.795      ;
; 1.285 ; uart_rx:uart_rx_m0|rx_data[7] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.857      ;
; 1.361 ; uart_rx:uart_rx_m0|rx_data[5] ; voice   ; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 0.000        ; -0.532     ; 0.933      ;
+-------+-------------------------------+---------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[0]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[10]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[11]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[12]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[13]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[14]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[15]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[16]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[17]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[18]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[19]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[1]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[20]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[21]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[22]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[23]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[24]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[25]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[26]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[27]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[2]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[3]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[4]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[5]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[6]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[7]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[8]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|cnt[9]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[0]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[10]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[11]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[12]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[13]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[14]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[15]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[16]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[17]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[18]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[19]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[1]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[20]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[21]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[22]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[23]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[24]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[2]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[3]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[4]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[5]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[6]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[7]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[8]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|cnt[9]                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; Clock_2_Hz:Clock_2_Hz|tick                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; direction                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[0]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[10]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[11]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[12]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[13]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[14]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[15]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[16]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[17]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[18]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[19]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[1]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[20]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[21]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[22]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[23]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[24]                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[2]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[3]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[4]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[5]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[6]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[7]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[8]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|cnt[9]                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer:timer|tick                                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_1_Hz:Clock_1_Hz|tick'                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; control       ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]         ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]         ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]         ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]          ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[12]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[13]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[14]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[15]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[16]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[17]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[18]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[19]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[20]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[21]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[22]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[23]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[24]     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; switch        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[1]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[2]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[3]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[4]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[5]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[6]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[7]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[8]      ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[9]      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[10]|clk     ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[11]|clk     ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[12]|clk     ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; m[9]|clk      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[0]|clk  ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[10]|clk ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; Clock_1_Hz:Clock_1_Hz|tick ; Rise       ; motor[11]|clk ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'timer:timer|tick'                                               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; motor1[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer:timer|tick ; Rise       ; switch1        ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1        ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[0]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[17]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[18]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[19]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[1]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[20]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[2]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[3]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[4]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[5]      ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[7]      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[10]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[11]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[12]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[13]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[14]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[15]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[16]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[21]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[22]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[23]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[24]|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[6]|clk  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[8]|clk  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[9]|clk  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; switch1|clk    ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[12]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[13]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[14]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[15]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[16]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[21]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[22]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[23]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[24]     ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; switch1        ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[10]     ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[11]     ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[6]      ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[8]      ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer:timer|tick ; Rise       ; motor1[9]      ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[0]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[1]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[2]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[3]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[4]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[5]|clk  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; timer:timer|tick ; Rise       ; motor1[7]|clk  ;
+--------+--------------+----------------+------------------+------------------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_2_Hz:Clock_2_Hz|tick'                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice             ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; Clock_2_Hz|tick|q ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; Clock_2_Hz:Clock_2_Hz|tick ; Rise       ; voice|clk         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; 1.668 ; 2.416 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; 2.313 ; 3.075 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; 2.434 ; 3.183 ; Rise       ; clk                        ;
; rxd       ; clk                        ; 1.150 ; 1.786 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; -0.923 ; -1.646 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; -2.083 ; -2.822 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; -1.921 ; -2.647 ; Rise       ; clk                        ;
; rxd       ; clk                        ; -0.936 ; -1.561 ; Rise       ; clk                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 4.725 ; 4.629 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 4.745 ; 4.851 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 3.669 ; 3.881 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 3.736 ; 3.863 ; Rise       ; clk                        ;
; txd       ; clk                        ; 3.706 ; 3.609 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 4.761 ; 4.591 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 4.468 ; 4.551 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 4.425 ; 4.281 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 4.516 ; 4.599 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 3.535 ; 3.738 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 3.609 ; 3.731 ; Rise       ; clk                        ;
; txd       ; clk                        ; 3.579 ; 3.485 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 4.584 ; 4.420 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 4.242 ; 4.329 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -3.201   ; -0.223 ; N/A      ; N/A     ; -3.000              ;
;  Clock_1_Hz:Clock_1_Hz|tick ; -1.924   ; 0.002  ; N/A      ; N/A     ; -1.000              ;
;  Clock_2_Hz:Clock_2_Hz|tick ; -2.047   ; 0.201  ; N/A      ; N/A     ; -1.000              ;
;  clk                        ; -3.201   ; -0.223 ; N/A      ; N/A     ; -3.000              ;
;  timer:timer|tick           ; -1.880   ; 0.178  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS             ; -437.658 ; -0.516 ; 0.0      ; 0.0     ; -265.088            ;
;  Clock_1_Hz:Clock_1_Hz|tick ; -51.468  ; 0.000  ; N/A      ; N/A     ; -31.000             ;
;  Clock_2_Hz:Clock_2_Hz|tick ; -2.047   ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  clk                        ; -345.772 ; -0.516 ; N/A      ; N/A     ; -207.088            ;
;  timer:timer|tick           ; -38.371  ; 0.000  ; N/A      ; N/A     ; -26.000             ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; 3.005 ; 3.589 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; 4.061 ; 4.729 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; 4.380 ; 4.875 ; Rise       ; clk                        ;
; rxd       ; clk                        ; 2.034 ; 2.534 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; btn       ; Clock_1_Hz:Clock_1_Hz|tick ; -0.923 ; -1.646 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; btn       ; Clock_2_Hz:Clock_2_Hz|tick ; -2.083 ; -2.822 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; rst_n     ; clk                        ; -1.921 ; -2.647 ; Rise       ; clk                        ;
; rxd       ; clk                        ; -0.936 ; -1.561 ; Rise       ; clk                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 7.861 ; 7.874 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 8.108 ; 8.116 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 6.284 ; 6.397 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 6.382 ; 6.443 ; Rise       ; clk                        ;
; txd       ; clk                        ; 6.266 ; 6.230 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 7.971 ; 7.919 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 7.589 ; 7.558 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; Clock_1_Hz:Clock_1_Hz|tick ; 4.425 ; 4.281 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; step      ; Clock_1_Hz:Clock_1_Hz|tick ; 4.516 ; 4.599 ; Rise       ; Clock_1_Hz:Clock_1_Hz|tick ;
; buzzer    ; Clock_2_Hz:Clock_2_Hz|tick ; 3.535 ; 3.738 ; Rise       ; Clock_2_Hz:Clock_2_Hz|tick ;
; dir       ; clk                        ; 3.609 ; 3.731 ; Rise       ; clk                        ;
; txd       ; clk                        ; 3.579 ; 3.485 ; Rise       ; clk                        ;
; enable    ; timer:timer|tick           ; 4.584 ; 4.420 ; Rise       ; timer:timer|tick           ;
; step      ; timer:timer|tick           ; 4.242 ; 4.329 ; Rise       ; timer:timer|tick           ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; step          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; step1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dir           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; enable        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; light[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; step          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; step1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dir           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; light[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; light[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; light[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; step          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; step1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dir           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; light[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; light[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; light[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; step          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; step1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dir           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; light[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; light[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; light[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 3780     ; 0        ; 0        ; 923      ;
; Clock_1_Hz:Clock_1_Hz|tick ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; Clock_2_Hz:Clock_2_Hz|tick ; clk                        ; 0        ; 0        ; 1        ; 1        ;
; timer:timer|tick           ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1114     ; 0        ; 0        ; 0        ;
; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 364      ; 0        ; 0        ; 0        ;
; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 8        ; 0        ; 0        ; 0        ;
; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 2        ; 0        ; 0        ; 0        ;
; clk                        ; timer:timer|tick           ; 520      ; 0        ; 0        ; 0        ;
; Clock_1_Hz:Clock_1_Hz|tick ; timer:timer|tick           ; 6        ; 0        ; 0        ; 0        ;
; timer:timer|tick           ; timer:timer|tick           ; 353      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 3780     ; 0        ; 0        ; 923      ;
; Clock_1_Hz:Clock_1_Hz|tick ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; Clock_2_Hz:Clock_2_Hz|tick ; clk                        ; 0        ; 0        ; 1        ; 1        ;
; timer:timer|tick           ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; Clock_1_Hz:Clock_1_Hz|tick ; 1114     ; 0        ; 0        ; 0        ;
; Clock_1_Hz:Clock_1_Hz|tick ; Clock_1_Hz:Clock_1_Hz|tick ; 364      ; 0        ; 0        ; 0        ;
; clk                        ; Clock_2_Hz:Clock_2_Hz|tick ; 8        ; 0        ; 0        ; 0        ;
; Clock_2_Hz:Clock_2_Hz|tick ; Clock_2_Hz:Clock_2_Hz|tick ; 2        ; 0        ; 0        ; 0        ;
; clk                        ; timer:timer|tick           ; 520      ; 0        ; 0        ; 0        ;
; Clock_1_Hz:Clock_1_Hz|tick ; timer:timer|tick           ; 6        ; 0        ; 0        ; 0        ;
; timer:timer|tick           ; timer:timer|tick           ; 353      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 133   ; 133  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Apr 14 14:30:45 2018
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_1_Hz:Clock_1_Hz|tick Clock_1_Hz:Clock_1_Hz|tick
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name timer:timer|tick timer:timer|tick
    Info (332105): create_clock -period 1.000 -name Clock_2_Hz:Clock_2_Hz|tick Clock_2_Hz:Clock_2_Hz|tick
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -345.772 clk 
    Info (332119):    -2.047        -2.047 Clock_2_Hz:Clock_2_Hz|tick 
    Info (332119):    -1.924       -51.468 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -1.880       -38.371 timer:timer|tick 
Info (332146): Worst-case hold slack is -0.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.162        -0.278 clk 
    Info (332119):     0.173         0.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):     0.342         0.000 timer:timer|tick 
    Info (332119):     0.382         0.000 Clock_2_Hz:Clock_2_Hz|tick 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -207.088 clk 
    Info (332119):    -1.000       -31.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -1.000       -26.000 timer:timer|tick 
    Info (332119):    -1.000        -1.000 Clock_2_Hz:Clock_2_Hz|tick 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.781      -290.355 clk 
    Info (332119):    -1.707        -1.707 Clock_2_Hz:Clock_2_Hz|tick 
    Info (332119):    -1.615       -42.537 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -1.590       -32.163 timer:timer|tick 
Info (332146): Worst-case hold slack is -0.172
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.172        -0.271 clk 
    Info (332119):     0.162         0.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):     0.298         0.000 timer:timer|tick 
    Info (332119):     0.333         0.000 Clock_2_Hz:Clock_2_Hz|tick 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -207.088 clk 
    Info (332119):    -1.000       -31.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -1.000       -26.000 timer:timer|tick 
    Info (332119):    -1.000        -1.000 Clock_2_Hz:Clock_2_Hz|tick 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.310      -111.183 clk 
    Info (332119):    -0.750        -0.750 Clock_2_Hz:Clock_2_Hz|tick 
    Info (332119):    -0.720       -15.325 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -0.631        -9.831 timer:timer|tick 
Info (332146): Worst-case hold slack is -0.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.223        -0.516 clk 
    Info (332119):     0.002         0.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):     0.178         0.000 timer:timer|tick 
    Info (332119):     0.201         0.000 Clock_2_Hz:Clock_2_Hz|tick 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -205.495 clk 
    Info (332119):    -1.000       -31.000 Clock_1_Hz:Clock_1_Hz|tick 
    Info (332119):    -1.000       -26.000 timer:timer|tick 
    Info (332119):    -1.000        -1.000 Clock_2_Hz:Clock_2_Hz|tick 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 402 megabytes
    Info: Processing ended: Sat Apr 14 14:30:49 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


