Timing Analyzer report for uart_book
Fri Aug 28 16:24:47 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_book                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processors 3-6         ;   1.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.21 MHz ; 133.21 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -6.507 ; -3002.990          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -753.440                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                   ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.507 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.413      ;
; -6.505 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.412      ;
; -6.504 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.406      ;
; -6.502 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.404      ;
; -6.501 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.414      ;
; -6.486 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.387      ;
; -6.485 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.386      ;
; -6.464 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.365      ;
; -6.424 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.340      ;
; -6.420 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.331      ;
; -6.393 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[21][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.309      ;
; -6.392 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.303      ;
; -6.392 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.303      ;
; -6.390 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.291      ;
; -6.389 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.290      ;
; -6.382 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.293      ;
; -6.382 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.293      ;
; -6.372 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.288      ;
; -6.366 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.279      ;
; -6.366 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 7.274      ;
; -6.366 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.282      ;
; -6.365 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.278      ;
; -6.364 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 7.272      ;
; -6.362 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.269      ;
; -6.362 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.278      ;
; -6.360 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.273      ;
; -6.357 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.270      ;
; -6.356 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][5] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.262      ;
; -6.356 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.269      ;
; -6.355 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][5] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.261      ;
; -6.355 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.268      ;
; -6.354 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 7.262      ;
; -6.353 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.258      ;
; -6.353 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.258      ;
; -6.353 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.259      ;
; -6.352 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.259      ;
; -6.348 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.250      ;
; -6.347 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.254      ;
; -6.345 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.258      ;
; -6.343 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.245      ;
; -6.343 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.248      ;
; -6.343 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.248      ;
; -6.341 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.243      ;
; -6.338 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.240      ;
; -6.336 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.237      ;
; -6.335 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.236      ;
; -6.333 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[21][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.249      ;
; -6.331 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 7.246      ;
; -6.331 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][5] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.242      ;
; -6.323 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][7] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.229      ;
; -6.322 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.238      ;
; -6.321 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[25][5] ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.226      ;
; -6.321 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 7.236      ;
; -6.318 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[0][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.231      ;
; -6.316 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.222      ;
; -6.306 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.212      ;
; -6.298 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 7.210      ;
; -6.295 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.196      ;
; -6.293 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.199      ;
; -6.291 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.198      ;
; -6.290 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.192      ;
; -6.289 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][7] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.196      ;
; -6.288 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 7.190      ;
; -6.288 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 7.200      ;
; -6.287 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[17][5] ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.192      ;
; -6.287 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.200      ;
; -6.283 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.189      ;
; -6.274 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][1]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.179      ;
; -6.273 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.184      ;
; -6.273 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.179      ;
; -6.272 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.173      ;
; -6.272 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.188      ;
; -6.271 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.172      ;
; -6.269 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.182      ;
; -6.267 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.178      ;
; -6.267 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.178      ;
; -6.266 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[0][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.179      ;
; -6.260 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.165      ;
; -6.259 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.164      ;
; -6.259 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.164      ;
; -6.259 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.164      ;
; -6.257 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[21][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.173      ;
; -6.255 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.171      ;
; -6.254 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][4] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.165      ;
; -6.253 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][4] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.159      ;
; -6.253 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][4] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.164      ;
; -6.250 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 7.151      ;
; -6.249 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.154      ;
; -6.249 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.154      ;
; -6.247 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.163      ;
; -6.245 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[25][4] ; i_clk        ; i_clk       ; 1.000        ; -0.093     ; 7.150      ;
; -6.245 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 7.161      ;
; -6.244 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][4] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.155      ;
; -6.243 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][4] ; i_clk        ; i_clk       ; 1.000        ; -0.092     ; 7.149      ;
; -6.243 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][4] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 7.154      ;
; -6.241 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.154      ;
; -6.240 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][4] ; i_clk        ; i_clk       ; 1.000        ; -0.091     ; 7.147      ;
; -6.240 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 7.153      ;
; -6.239 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[22][1] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 7.147      ;
; -6.239 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 7.147      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                           ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_full                     ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_full                     ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.674      ;
; 0.437 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.703      ;
; 0.442 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.708      ;
; 0.444 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.710      ;
; 0.450 ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][2]              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.716      ;
; 0.455 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.722      ;
; 0.456 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.723      ;
; 0.458 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][6]              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.725      ;
; 0.461 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][3]              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.727      ;
; 0.462 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.728      ;
; 0.479 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.745      ;
; 0.479 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.745      ;
; 0.480 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.481 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[8]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.747      ;
; 0.483 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.749      ;
; 0.484 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.750      ;
; 0.600 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.866      ;
; 0.601 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[6]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.868      ;
; 0.602 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.868      ;
; 0.630 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.896      ;
; 0.630 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.896      ;
; 0.645 ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][5]              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.911      ;
; 0.656 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.924      ;
; 0.661 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.927      ;
; 0.667 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[21][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.932      ;
; 0.668 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[2][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.933      ;
; 0.673 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.940      ;
; 0.681 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.947      ;
; 0.689 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.955      ;
; 0.690 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.956      ;
; 0.702 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.968      ;
; 0.702 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.968      ;
; 0.722 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.988      ;
; 0.771 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.037      ;
; 0.791 ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.057      ;
; 0.814 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.080      ;
; 0.814 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.080      ;
; 0.823 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.090      ;
; 0.836 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.103      ;
; 0.837 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.103      ;
; 0.839 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.106      ;
; 0.840 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.107      ;
; 0.843 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.109      ;
; 0.843 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.109      ;
; 0.846 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.112      ;
; 0.852 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.118      ;
; 0.852 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.118      ;
; 0.856 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.123      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.33 MHz ; 145.33 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -5.881 ; -2710.061         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -753.440                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.881 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.797      ;
; -5.878 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.796      ;
; -5.875 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.798      ;
; -5.875 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.787      ;
; -5.873 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.785      ;
; -5.869 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.780      ;
; -5.868 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.779      ;
; -5.864 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.775      ;
; -5.806 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.728      ;
; -5.805 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.731      ;
; -5.782 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[21][7] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.708      ;
; -5.779 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.690      ;
; -5.778 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.689      ;
; -5.760 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.678      ;
; -5.754 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.677      ;
; -5.754 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][5] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.680      ;
; -5.753 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.675      ;
; -5.753 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.675      ;
; -5.751 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.674      ;
; -5.748 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.664      ;
; -5.747 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][5] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.663      ;
; -5.732 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.658      ;
; -5.732 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.655      ;
; -5.731 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.654      ;
; -5.728 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[21][5] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.654      ;
; -5.724 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.642      ;
; -5.724 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.642      ;
; -5.723 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][5] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.645      ;
; -5.723 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.645      ;
; -5.723 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.645      ;
; -5.719 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.633      ;
; -5.719 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.633      ;
; -5.718 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][5] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.643      ;
; -5.716 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.632      ;
; -5.716 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[25][5] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.631      ;
; -5.713 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.625      ;
; -5.711 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[0][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.635      ;
; -5.704 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][1]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.618      ;
; -5.702 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.618      ;
; -5.702 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.628      ;
; -5.702 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.625      ;
; -5.701 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.624      ;
; -5.699 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.617      ;
; -5.696 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.619      ;
; -5.696 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.608      ;
; -5.694 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.606      ;
; -5.694 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.612      ;
; -5.694 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.612      ;
; -5.693 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.617      ;
; -5.690 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][7] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.608      ;
; -5.690 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[17][5] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.605      ;
; -5.690 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.601      ;
; -5.689 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.600      ;
; -5.689 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.603      ;
; -5.689 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.603      ;
; -5.685 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.596      ;
; -5.683 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 6.595      ;
; -5.681 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.597      ;
; -5.671 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[6][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.594      ;
; -5.671 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[22][1] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.590      ;
; -5.663 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.587      ;
; -5.662 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.585      ;
; -5.656 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.570      ;
; -5.655 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.569      ;
; -5.655 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.571      ;
; -5.653 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[0][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.577      ;
; -5.653 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[31][1] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.571      ;
; -5.651 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.567      ;
; -5.640 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[0][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.564      ;
; -5.640 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.555      ;
; -5.637 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.554      ;
; -5.634 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][4] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.559      ;
; -5.634 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.556      ;
; -5.634 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.545      ;
; -5.633 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[29][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.558      ;
; -5.633 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[1][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.547      ;
; -5.633 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[5][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 6.547      ;
; -5.632 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[28][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 6.557      ;
; -5.632 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[26][4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.554      ;
; -5.632 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.543      ;
; -5.632 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.547      ;
; -5.632 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.076     ; 6.555      ;
; -5.630 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][4] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.552      ;
; -5.629 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[12][3] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.547      ;
; -5.629 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[14][3] ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 6.547      ;
; -5.629 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 6.546      ;
; -5.628 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[16][4] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.544      ;
; -5.628 ; uart:uart_unit|fifo:fifo_rx|r_array[21][0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 6.547      ;
; -5.628 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.089     ; 6.538      ;
; -5.627 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.089     ; 6.537      ;
; -5.627 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.549      ;
; -5.626 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 6.552      ;
; -5.626 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 6.548      ;
; -5.626 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.537      ;
; -5.625 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[25][7] ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 6.540      ;
; -5.625 ; uart:uart_unit|fifo:fifo_rx|r_array[21][0] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 6.546      ;
; -5.625 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]       ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 6.541      ;
; -5.624 ; uart:uart_unit|fifo:fifo_rx|r_array[17][2] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 6.535      ;
; -5.623 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]       ; uart:uart_unit|fifo:fifo_tx|r_array[2][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 6.547      ;
; -5.623 ; uart:uart_unit|fifo:fifo_rx|r_array[28][0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.089     ; 6.533      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                            ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_full                     ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_tx|r_full                     ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.396 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.638      ;
; 0.400 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.642      ;
; 0.402 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.645      ;
; 0.412 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.655      ;
; 0.412 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.655      ;
; 0.415 ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][2]              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.658      ;
; 0.422 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.423 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][6]              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.424 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][3]              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.667      ;
; 0.426 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.432 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.675      ;
; 0.432 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.675      ;
; 0.434 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.677      ;
; 0.443 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[8]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.685      ;
; 0.446 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.688      ;
; 0.446 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.688      ;
; 0.549 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.791      ;
; 0.550 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[6]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.792      ;
; 0.551 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.793      ;
; 0.551 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.793      ;
; 0.574 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.817      ;
; 0.575 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.818      ;
; 0.588 ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][5]              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.831      ;
; 0.600 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.843      ;
; 0.603 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.845      ;
; 0.606 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.851      ;
; 0.617 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.860      ;
; 0.621 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.864      ;
; 0.623 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[21][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.865      ;
; 0.624 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[2][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.866      ;
; 0.630 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.873      ;
; 0.632 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.874      ;
; 0.641 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.883      ;
; 0.641 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.883      ;
; 0.662 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.905      ;
; 0.696 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.938      ;
; 0.732 ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.752 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.995      ;
; 0.753 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.996      ;
; 0.763 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.006      ;
; 0.767 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.009      ;
; 0.767 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.009      ;
; 0.775 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.018      ;
; 0.776 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.018      ;
; 0.777 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.020      ;
; 0.778 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.021      ;
; 0.781 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.068      ; 1.020      ;
; 0.782 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.024      ;
; 0.782 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.024      ;
; 0.784 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.026      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -2.694 ; -1203.727         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -623.490                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                              ;
+--------+--------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.694 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.628      ;
; -2.692 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.626      ;
; -2.689 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.617      ;
; -2.689 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.617      ;
; -2.687 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.626      ;
; -2.687 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.626      ;
; -2.687 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.615      ;
; -2.687 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.615      ;
; -2.686 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.616      ;
; -2.685 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.615      ;
; -2.685 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.624      ;
; -2.685 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.624      ;
; -2.684 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.614      ;
; -2.683 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.613      ;
; -2.682 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.616      ;
; -2.680 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.614      ;
; -2.678 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.618      ;
; -2.678 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.618      ;
; -2.676 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.616      ;
; -2.676 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.616      ;
; -2.676 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.616      ;
; -2.674 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.608      ;
; -2.674 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.614      ;
; -2.673 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.617      ;
; -2.672 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.600      ;
; -2.672 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.606      ;
; -2.671 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.602      ;
; -2.671 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.602      ;
; -2.671 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.615      ;
; -2.670 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][3]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.598      ;
; -2.669 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.600      ;
; -2.669 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.600      ;
; -2.668 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.598      ;
; -2.666 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.601      ;
; -2.666 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.596      ;
; -2.664 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.599      ;
; -2.656 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.590      ;
; -2.655 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[21][7] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.599      ;
; -2.654 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.596      ;
; -2.654 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[24][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.588      ;
; -2.653 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[21][7] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.597      ;
; -2.652 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[11][6] ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.594      ;
; -2.649 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.583      ;
; -2.647 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.581      ;
; -2.646 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[16][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.580      ;
; -2.645 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.589      ;
; -2.644 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.583      ;
; -2.643 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[20][7] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.587      ;
; -2.642 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[18][7] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.581      ;
; -2.641 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[7][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.569      ;
; -2.641 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[3][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.569      ;
; -2.639 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[26][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.578      ;
; -2.639 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[18][6] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.578      ;
; -2.638 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[13][7] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.568      ;
; -2.637 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[9][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.567      ;
; -2.634 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[12][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.568      ;
; -2.631 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[7][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.559      ;
; -2.630 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[3][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.558      ;
; -2.630 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[6][7]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.570      ;
; -2.630 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[4][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.570      ;
; -2.629 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.557      ;
; -2.628 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[1][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.559      ;
; -2.628 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[5][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.559      ;
; -2.628 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[6][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.568      ;
; -2.628 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[3][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.556      ;
; -2.626 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[14][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.560      ;
; -2.626 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[1][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.557      ;
; -2.626 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[5][4]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.557      ;
; -2.625 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.565      ;
; -2.625 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[20][6] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.569      ;
; -2.624 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[7][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.566      ;
; -2.623 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[1][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.554      ;
; -2.623 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[5][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 3.554      ;
; -2.623 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[19][6] ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.563      ;
; -2.622 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[7][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 3.564      ;
; -2.620 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[9][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 3.550      ;
; -2.619 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[21][5] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.563      ;
; -2.618 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2] ; uart:uart_unit|fifo:fifo_tx|r_array[8][6]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.553      ;
; -2.617 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[21][5] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.561      ;
; -2.616 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[29][4] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.559      ;
; -2.615 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[24][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.549      ;
; -2.615 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[16][4] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.549      ;
; -2.614 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[16][5] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.548      ;
; -2.614 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[24][5] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.548      ;
; -2.614 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[29][4] ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 3.557      ;
; -2.613 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[12][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.547      ;
; -2.613 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[26][4] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.552      ;
; -2.613 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[24][7] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.547      ;
; -2.613 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][4] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.547      ;
; -2.612 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[8][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.547      ;
; -2.612 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[18][4] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.551      ;
; -2.612 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[16][5] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.546      ;
; -2.612 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[24][5] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.546      ;
; -2.611 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[20][5] ; i_clk        ; i_clk       ; 1.000        ; -0.043     ; 3.555      ;
; -2.611 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[12][4] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.545      ;
; -2.611 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[25][4] ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 3.544      ;
; -2.611 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[12][6] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 3.545      ;
; -2.611 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[26][4] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 3.550      ;
; -2.610 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3] ; uart:uart_unit|fifo:fifo_tx|r_array[6][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 3.550      ;
; -2.610 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0] ; uart:uart_unit|fifo:fifo_tx|r_array[8][5]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 3.545      ;
+--------+--------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                            ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart:uart_unit|fifo:fifo_rx|r_full                     ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_full                     ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.198 ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][2]              ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; uart:uart_unit|uart_tx:transmitter|r_s_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.325      ;
; 0.202 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; uart:uart_unit|fifo:fifo_tx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.328      ;
; 0.204 ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][6]              ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.330      ;
; 0.205 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][3]              ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.331      ;
; 0.206 ; uart:uart_unit|uart_rx:receiver|r_b_reg[3]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.332      ;
; 0.208 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.333      ;
; 0.208 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.333      ;
; 0.215 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[8]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.340      ;
; 0.218 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.343      ;
; 0.218 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.343      ;
; 0.221 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.346      ;
; 0.221 ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.346      ;
; 0.221 ; uart:uart_unit|fifo:fifo_rx|r_ptr[0]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.346      ;
; 0.262 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[6]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.387      ;
; 0.264 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.389      ;
; 0.264 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[4]          ; uart:uart_unit|uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.389      ;
; 0.277 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.403      ;
; 0.286 ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; uart:uart_unit|fifo:fifo_rx|r_array[5][5]              ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.412      ;
; 0.288 ; uart:uart_unit|uart_rx:receiver|r_state_reg.s_data     ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.414      ;
; 0.293 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[21][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; uart:uart_unit|uart_rx:receiver|r_b_reg[7]             ; uart:uart_unit|fifo:fifo_rx|r_array[2][7]              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.418      ;
; 0.299 ; uart:uart_unit|uart_tx:transmitter|r_b_reg[0]          ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.424      ;
; 0.302 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart:uart_unit|uart_rx:receiver|r_s_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.427      ;
; 0.308 ; uart:uart_unit|uart_rx:receiver|r_n_reg[0]             ; uart:uart_unit|uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.433      ;
; 0.312 ; uart:uart_unit|fifo:fifo_rx|r_ptr[1]                   ; uart:uart_unit|fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.437      ;
; 0.316 ; uart:uart_unit|uart_tx:transmitter|r_state_reg.s_stop  ; uart:uart_unit|uart_tx:transmitter|r_tx_reg            ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.441      ;
; 0.317 ; uart:uart_unit|fifo:fifo_tx|r_empty                    ; uart:uart_unit|fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.442      ;
; 0.327 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.452      ;
; 0.327 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.452      ;
; 0.330 ; uart:uart_unit|fifo:fifo_rx|r_empty                    ; uart:uart_unit|fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.456      ;
; 0.346 ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.471      ;
; 0.349 ; uart:uart_unit|uart_tx:transmitter|r_n_reg[1]          ; uart:uart_unit|uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.474      ;
; 0.356 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|fifo:fifo_rx|r_array[13][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.481      ;
; 0.357 ; uart:uart_unit|uart_rx:receiver|r_b_reg[1]             ; uart:uart_unit|uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.482      ;
; 0.370 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.495      ;
; 0.376 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.501      ;
; 0.376 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[1]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.501      ;
; 0.377 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.502      ;
; 0.377 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[2]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.502      ;
; 0.379 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.504      ;
; 0.379 ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[0]   ; uart:uart_unit|mod_m_counter:baud_generator|r_reg[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.504      ;
; 0.380 ; uart:uart_unit|uart_rx:receiver|r_b_reg[5]             ; uart:uart_unit|fifo:fifo_rx|r_array[2][5]              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.504      ;
; 0.380 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.505      ;
; 0.380 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.505      ;
; 0.380 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[0]                 ; uart:uart_unit|fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.505      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.507    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -6.507    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -3002.99  ; 0.0   ; 0.0      ; 0.0     ; -753.44             ;
;  i_clk           ; -3002.990 ; 0.000 ; N/A      ; N/A     ; -753.440            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_full     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_empty    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_full     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_empty    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sdb                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_rx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_full     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 81713    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 81713    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 873   ; 873  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 301   ; 301  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_rst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sdb      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_rst      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_sdb      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Aug 28 16:24:45 2020
Info: Command: quartus_sta uart_book -c uart_book
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_book.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.507           -3002.990 i_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -753.440 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.881           -2710.061 i_clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -753.440 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.694           -1203.727 i_clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -623.490 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4858 megabytes
    Info: Processing ended: Fri Aug 28 16:24:47 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


