  仮想ハードウェア WASMII は、書換え可能な SRAM 型マルチコンテキスト 
FPGA に基づき、データ駆動的に回路を交換しながら処理を行う。しかし、チッ
プ内外での結線情報の交換がシステムのボトルネックとなる問題があった。
  本稿では、FPGA の結線情報用メモリに DRAM のカラムバッファを対応させた 
DRAM 型マルチコンテキスト FPGA を用いた新たな仮想ハードウェア HOSMII の
構成について述べる。また、チップ内の並列化や状態付きノードなどの導入につ
いて、シミュレーションによる評価を行い検討を加える。

