Fitter report for DDS
Sun Mar 03 16:52:12 2013
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Clock Delay Control Summary
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 03 16:52:12 2013         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DDS                                           ;
; Top-level Entity Name              ; dds                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C5T144C6                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 370 / 4,608 ( 8 % )                           ;
;     Total combinational functions  ; 296 / 4,608 ( 6 % )                           ;
;     Dedicated logic registers      ; 216 / 4,608 ( 5 % )                           ;
; Total registers                    ; 216                                           ;
; Total pins                         ; 73 / 89 ( 82 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 65,536 / 119,808 ( 55 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C6                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  12.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; clk_out    ; PIN_79        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 612 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 612 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 607     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/lattice/Desktop/LabRAD/lattice/FPGA_firmware/DDS_phase_coherent_2013_02_28/DDS.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 370 / 4,608 ( 8 % )       ;
;     -- Combinational with no register       ; 154                       ;
;     -- Register only                        ; 74                        ;
;     -- Combinational with a register        ; 142                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 177                       ;
;     -- 3 input functions                    ; 67                        ;
;     -- <=2 input functions                  ; 52                        ;
;     -- Register only                        ; 74                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 266                       ;
;     -- arithmetic mode                      ; 30                        ;
;                                             ;                           ;
; Total registers*                            ; 216 / 4,851 ( 4 % )       ;
;     -- Dedicated logic registers            ; 216 / 4,608 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 73 / 89 ( 82 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M4Ks                                        ; 16 / 26 ( 62 % )          ;
; Total block memory bits                     ; 65,536 / 119,808 ( 55 % ) ;
; Total block memory implementation bits      ; 73,728 / 119,808 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 5 / 8 ( 63 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 4%              ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 6%              ;
; Maximum fan-out                             ; 115                       ;
; Highest non-global fan-out                  ; 34                        ;
; Total fan-out                               ; 2147                      ;
; Average fan-out                             ; 3.24                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 370 / 4608 ( 8 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 154                ; 0                              ;
;     -- Register only                        ; 74                 ; 0                              ;
;     -- Combinational with a register        ; 142                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 177                ; 0                              ;
;     -- 3 input functions                    ; 67                 ; 0                              ;
;     -- <=2 input functions                  ; 52                 ; 0                              ;
;     -- Register only                        ; 74                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 266                ; 0                              ;
;     -- arithmetic mode                      ; 30                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 216                ; 0                              ;
;     -- Dedicated logic registers            ; 216 / 4608 ( 5 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )  ; 0 / 288 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 73                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 65536              ; 0                              ;
; Total RAM block bits                        ; 73728              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 16 / 26 ( 61 % )   ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )    ; 1 / 10 ( 10 % )                ;
; Clock delay control block                   ; 1 / 8 ( 12 % )     ; 0 / 8 ( 0 % )                  ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 51                 ; 1                              ;
;     -- Registered Input Connections         ; 51                 ; 0                              ;
;     -- Output Connections                   ; 1                  ; 51                             ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2146               ; 53                             ;
;     -- Registered Connections               ; 1179               ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 52                             ;
;     -- hard_block:auto_generated_inst       ; 52                 ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 32                 ; 1                              ;
;     -- Output Ports                         ; 41                 ; 1                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; bus_in_address[0]         ; 141   ; 2        ; 1            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_address[1]         ; 142   ; 2        ; 1            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_address[2]         ; 143   ; 2        ; 1            ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[0]            ; 104   ; 3        ; 28           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[10]           ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[11]           ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[12]           ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[13]           ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[14]           ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[15]           ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[1]            ; 112   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[2]            ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[3]            ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[4]            ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[5]            ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[6]            ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[7]            ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[8]            ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_data[9]            ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_fifo_empty         ; 135   ; 2        ; 3            ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_ram_reset          ; 136   ; 2        ; 3            ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_reset_dds_chip     ; 139   ; 2        ; 3            ; 14           ; 3           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; bus_in_step_to_next_value ; 137   ; 2        ; 3            ; 14           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_25                    ; 17    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_in0                   ; 89    ; 3        ; 28           ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_in[0]                 ; 9     ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_in[1]                 ; 8     ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_in[2]                 ; 7     ; 1        ; 0            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_in[3]                 ; 4     ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_in[4]                 ; 3     ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pd_clk_pin                ; 55    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdo_pin                   ; 26    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LED_CLK               ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_LE                ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_OE                ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_SDI[0]            ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bus_in_fifo_rd_clk    ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bus_in_fifo_rd_en     ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bus_transmitter_en[0] ; 92    ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bus_transmitter_en[1] ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cs_pin                ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dac_wr_pin            ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dds_reset_pin         ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; drctl_pin             ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; drhold_pin            ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; drover_pin            ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioreset_pin           ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioup_pin              ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; osk_pin               ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[0]      ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[10]     ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[11]     ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[12]     ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[13]     ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[14]     ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[15]     ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[1]      ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[2]      ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[3]      ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[4]      ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[5]      ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[6]      ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[7]      ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[8]      ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; parallel_data[9]      ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pargain_pin[0]        ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pargain_pin[1]        ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; profile_pin[0]        ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; profile_pin[1]        ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; profile_pin[2]        ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sclk_pin              ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdio_pin              ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txen_pin              ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 22 / 23 ( 96 % )  ; 3.3V          ; --           ;
; 3        ; 14 / 23 ( 61 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; dip_in[4]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; dip_in[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; dip_in[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; dip_in[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; dip_in[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk_25                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; cs_pin                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; sclk_pin                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; sdo_pin                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; sdio_pin                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; drhold_pin                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; drctl_pin                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; drover_pin                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; osk_pin                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; ioup_pin                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; profile_pin[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; profile_pin[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; profile_pin[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; pargain_pin[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; pargain_pin[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; parallel_data[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; parallel_data[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; parallel_data[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; parallel_data[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; txen_pin                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; pd_clk_pin                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; parallel_data[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; parallel_data[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; parallel_data[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; parallel_data[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; parallel_data[8]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; parallel_data[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; parallel_data[10]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; parallel_data[11]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; parallel_data[12]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; parallel_data[13]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; parallel_data[14]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; parallel_data[15]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; dds_reset_pin                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; ioreset_pin                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; dac_wr_pin                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; LED_LE                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; LED_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; LED_SDI[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; LED_OE                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; bus_in_fifo_rd_clk                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; clk_in0                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; bus_transmitter_en[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; bus_in_fifo_rd_en                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; bus_transmitter_en[1]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; bus_in_data[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; bus_in_data[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; bus_in_data[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; bus_in_data[3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; bus_in_data[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; bus_in_data[5]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; bus_in_data[6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; bus_in_data[7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; bus_in_data[8]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; bus_in_data[9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; bus_in_data[10]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; bus_in_data[11]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; bus_in_data[12]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; bus_in_data[13]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; bus_in_data[14]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; bus_in_data[15]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; bus_in_fifo_empty                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; bus_in_ram_reset                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; bus_in_step_to_next_value                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; bus_in_reset_dds_chip                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; bus_in_address[0]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; bus_in_address[1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; bus_in_address[2]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+----------------------------------+-----------------------------------------+
; Name                             ; dds_pll:PLL|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------+
; SDC pin name                     ; PLL|altpll_component|pll                ;
; PLL mode                         ; Normal                                  ;
; Compensate clock                 ; clock0                                  ;
; Compensated input/output pins    ; --                                      ;
; Self reset on gated loss of lock ; Off                                     ;
; Gate lock counter                ; --                                      ;
; Input frequency 0                ; 25.0 MHz                                ;
; Input frequency 1                ; --                                      ;
; Nominal PFD frequency            ; 25.0 MHz                                ;
; Nominal VCO frequency            ; 800.0 MHz                               ;
; VCO post scale K counter         ; --                                      ;
; VCO multiply                     ; --                                      ;
; VCO divide                       ; --                                      ;
; Freq min lock                    ; 15.63 MHz                               ;
; Freq max lock                    ; 31.25 MHz                               ;
; M VCO Tap                        ; 0                                       ;
; M Initial                        ; 1                                       ;
; M value                          ; 32                                      ;
; N value                          ; 1                                       ;
; Preserve PLL counter order       ; Off                                     ;
; PLL location                     ; PLL_1                                   ;
; Inclk0 signal                    ; clk_25                                  ;
; Inclk1 signal                    ; --                                      ;
; Inclk0 signal type               ; Dedicated Pin                           ;
; Inclk1 signal type               ; --                                      ;
+----------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; dds_pll:PLL|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; PLL|altpll_component|pll|clk[0] ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                                   ;
+---------------------------------+------------------+-----------------+------------------+---------------------+
; Name                            ; Source I/O       ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+---------------------------------+------------------+-----------------+------------------+---------------------+
; bus_in_ram_reset~clk_delay_ctrl ; bus_in_ram_reset ; CLKDELAYCTRL_G2 ; none             ; N/A                 ;
+---------------------------------+------------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |dds                                      ; 370 (370)   ; 216 (216)                 ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 73   ; 0            ; 154 (154)    ; 74 (74)           ; 142 (142)        ; |dds                                                                                                         ;              ;
;    |dds_pll:PLL|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_pll:PLL                                                                                             ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_pll:PLL|altpll:altpll_component                                                                     ;              ;
;    |dds_ram:ram1|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_ram:ram1                                                                                            ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_ram:ram1|altsyncram:altsyncram_component                                                            ;              ;
;          |altsyncram_dik1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated                             ;              ;
;             |altsyncram_ods1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dds|dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+
; drover_pin                ; Output   ; --            ; --            ; --                    ; --  ;
; drctl_pin                 ; Output   ; --            ; --            ; --                    ; --  ;
; drhold_pin                ; Output   ; --            ; --            ; --                    ; --  ;
; osk_pin                   ; Output   ; --            ; --            ; --                    ; --  ;
; bus_in_fifo_rd_clk        ; Output   ; --            ; --            ; --                    ; --  ;
; bus_in_fifo_rd_en         ; Output   ; --            ; --            ; --                    ; --  ;
; clk_in0                   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LED_CLK                   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_SDI[0]                ; Output   ; --            ; --            ; --                    ; --  ;
; LED_LE                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OE                    ; Output   ; --            ; --            ; --                    ; --  ;
; dip_in[3]                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; dip_in[4]                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sdio_pin                  ; Output   ; --            ; --            ; --                    ; --  ;
; sdo_pin                   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sclk_pin                  ; Output   ; --            ; --            ; --                    ; --  ;
; ioreset_pin               ; Output   ; --            ; --            ; --                    ; --  ;
; dds_reset_pin             ; Output   ; --            ; --            ; --                    ; --  ;
; ioup_pin                  ; Output   ; --            ; --            ; --                    ; --  ;
; pargain_pin[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; pargain_pin[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; profile_pin[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; profile_pin[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; profile_pin[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; txen_pin                  ; Output   ; --            ; --            ; --                    ; --  ;
; cs_pin                    ; Output   ; --            ; --            ; --                    ; --  ;
; pd_clk_pin                ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; parallel_data[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[10]         ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[11]         ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[12]         ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[13]         ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[14]         ; Output   ; --            ; --            ; --                    ; --  ;
; parallel_data[15]         ; Output   ; --            ; --            ; --                    ; --  ;
; dac_wr_pin                ; Output   ; --            ; --            ; --                    ; --  ;
; bus_transmitter_en[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; bus_transmitter_en[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; dip_in[0]                 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; dip_in[1]                 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; bus_in_address[1]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_address[0]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_in[2]                 ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; bus_in_address[2]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_fifo_empty         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_reset_dds_chip     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk_25                    ; Input    ; --            ; --            ; --                    ; --  ;
; bus_in_step_to_next_value ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; bus_in_ram_reset          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[1]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[0]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; bus_in_data[3]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[2]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[5]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[4]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[7]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[6]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[9]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[8]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[11]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[10]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[13]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[12]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[15]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; bus_in_data[14]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; clk_in0                           ;                   ;         ;
; dip_in[3]                         ;                   ;         ;
; dip_in[4]                         ;                   ;         ;
; sdo_pin                           ;                   ;         ;
; pd_clk_pin                        ;                   ;         ;
; dip_in[0]                         ;                   ;         ;
;      - Equal1~0                   ; 1                 ; 6       ;
; dip_in[1]                         ;                   ;         ;
;      - Equal1~0                   ; 0                 ; 6       ;
; bus_in_address[1]                 ;                   ;         ;
;      - Equal1~0                   ; 0                 ; 6       ;
;      - Mux51~3                    ; 0                 ; 6       ;
; bus_in_address[0]                 ;                   ;         ;
;      - Equal1~0                   ; 1                 ; 6       ;
;      - Mux51~0                    ; 1                 ; 6       ;
; dip_in[2]                         ;                   ;         ;
;      - Equal1~1                   ; 1                 ; 6       ;
;      - Mux5~0                     ; 1                 ; 6       ;
; bus_in_address[2]                 ;                   ;         ;
;      - Equal1~1                   ; 0                 ; 6       ;
;      - Mux51~2                    ; 0                 ; 6       ;
;      - Mux5~0                     ; 0                 ; 6       ;
; bus_in_fifo_empty                 ;                   ;         ;
;      - Mux51~0                    ; 1                 ; 6       ;
;      - Mux5~0                     ; 1                 ; 6       ;
;      - Mux6~1                     ; 1                 ; 6       ;
;      - Mux5~2                     ; 1                 ; 6       ;
; bus_in_reset_dds_chip             ;                   ;         ;
;      - \process_5:main_count[0]   ; 1                 ; 6       ;
;      - \process_5:main_count[1]   ; 1                 ; 6       ;
;      - \process_5:main_count[2]   ; 1                 ; 6       ;
;      - \process_5:main_count[3]   ; 1                 ; 6       ;
;      - \process_5:main_count[4]   ; 1                 ; 6       ;
;      - ioreset_pin~reg0           ; 1                 ; 6       ;
;      - ioup_pin~reg0              ; 1                 ; 6       ;
;      - sclk_pin~reg0              ; 1                 ; 6       ;
;      - dds_reset_pin~reg0         ; 1                 ; 6       ;
;      - sdio_pin~2                 ; 1                 ; 6       ;
;      - data_bit_count[5]~0        ; 1                 ; 6       ;
;      - command_count[6]~0         ; 1                 ; 6       ;
;      - instruction[2]~3           ; 1                 ; 6       ;
;      - int_bit_count[2]~0         ; 1                 ; 6       ;
;      - main_frequency_var[31]~0   ; 1                 ; 6       ;
; clk_25                            ;                   ;         ;
; bus_in_step_to_next_value         ;                   ;         ;
;      - dds_step_count[0]          ; 1                 ; 0       ;
;      - dds_step_count[3]          ; 1                 ; 0       ;
;      - dds_step_count[2]          ; 1                 ; 0       ;
;      - dds_step_count[1]          ; 1                 ; 0       ;
;      - dds_step_count[4]          ; 1                 ; 0       ;
;      - dds_step_count[5]          ; 1                 ; 0       ;
;      - dds_step_count[6]          ; 1                 ; 0       ;
;      - dds_step_count[7]          ; 1                 ; 0       ;
;      - dds_step_count[8]          ; 1                 ; 0       ;
;      - dds_step_count[9]          ; 1                 ; 0       ;
; bus_in_ram_reset                  ;                   ;         ;
;      - fifo_dds_rd_clk~0          ; 0                 ; 6       ;
;      - fifo_dds_rd_clk~1          ; 0                 ; 6       ;
;      - fifo_dds_rd_en~0           ; 0                 ; 6       ;
;      - fifo_dds_rd_en~2           ; 0                 ; 6       ;
;      - dds_ram_wren~0             ; 0                 ; 6       ;
;      - dds_ram_data_in[15]~0      ; 0                 ; 6       ;
; bus_in_data[1]                    ;                   ;         ;
;      - dds_ram_data_in[1]~feeder  ; 0                 ; 6       ;
; bus_in_data[0]                    ;                   ;         ;
;      - dds_ram_data_in[0]~feeder  ; 0                 ; 6       ;
; bus_in_data[3]                    ;                   ;         ;
;      - dds_ram_data_in[3]~feeder  ; 1                 ; 6       ;
; bus_in_data[2]                    ;                   ;         ;
;      - dds_ram_data_in[2]~feeder  ; 1                 ; 6       ;
; bus_in_data[5]                    ;                   ;         ;
;      - dds_ram_data_in[5]         ; 1                 ; 6       ;
; bus_in_data[4]                    ;                   ;         ;
;      - dds_ram_data_in[4]~feeder  ; 1                 ; 6       ;
; bus_in_data[7]                    ;                   ;         ;
;      - dds_ram_data_in[7]~feeder  ; 1                 ; 6       ;
; bus_in_data[6]                    ;                   ;         ;
;      - dds_ram_data_in[6]         ; 1                 ; 6       ;
; bus_in_data[9]                    ;                   ;         ;
;      - dds_ram_data_in[9]~feeder  ; 1                 ; 6       ;
; bus_in_data[8]                    ;                   ;         ;
;      - dds_ram_data_in[8]~feeder  ; 0                 ; 6       ;
; bus_in_data[11]                   ;                   ;         ;
;      - dds_ram_data_in[11]~feeder ; 0                 ; 6       ;
; bus_in_data[10]                   ;                   ;         ;
;      - dds_ram_data_in[10]~feeder ; 0                 ; 6       ;
; bus_in_data[13]                   ;                   ;         ;
;      - dds_ram_data_in[13]~feeder ; 1                 ; 6       ;
; bus_in_data[12]                   ;                   ;         ;
;      - dds_ram_data_in[12]        ; 1                 ; 6       ;
; bus_in_data[15]                   ;                   ;         ;
;      - dds_ram_data_in[15]~feeder ; 1                 ; 6       ;
; bus_in_data[14]                   ;                   ;         ;
;      - dds_ram_data_in[14]~feeder ; 0                 ; 6       ;
+-----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+-------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Equal1~1                                  ; LCCOMB_X21_Y8_N0  ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Mux47~0                                   ; LCCOMB_X20_Y8_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bus_in_ram_reset                          ; PIN_136           ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; bus_in_ram_reset~clk_delay_ctrl           ; CLKDELAYCTRL_G2   ; 26      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; bus_in_reset_dds_chip                     ; PIN_139           ; 15      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; bus_in_step_to_next_value                 ; PIN_137           ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_25                                    ; PIN_17            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_25                                    ; PIN_17            ; 115     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk_system                                ; LCFF_X27_Y7_N15   ; 56      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; command_count[6]~2                        ; LCCOMB_X15_Y5_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_bit_count[5]~0                       ; LCCOMB_X14_Y8_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dds_pll:PLL|altpll:altpll_component|_clk0 ; PLL_1             ; 51      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; dds_ram_data_in[15]~0                     ; LCCOMB_X22_Y8_N4  ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dds_ram_wrclock                           ; LCFF_X22_Y8_N17   ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; dds_ram_wren                              ; LCFF_X22_Y8_N11   ; 17      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; instruction[2]~3                          ; LCCOMB_X15_Y8_N18 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; int_bit_count[2]~0                        ; LCCOMB_X14_Y8_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; main_amplitude_var[11]~0                  ; LCCOMB_X21_Y3_N8  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; main_count[1]                             ; LCFF_X20_Y3_N19   ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; main_frequency_var[31]~0                  ; LCCOMB_X15_Y5_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; parallel_data[10]~1                       ; LCCOMB_X22_Y2_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; parallel_data[14]~0                       ; LCCOMB_X22_Y2_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+-------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                      ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; bus_in_ram_reset~clk_delay_ctrl           ; CLKDELAYCTRL_G2 ; 26      ; Global Clock         ; GCLK2            ; --                        ;
; clk_25                                    ; PIN_17          ; 115     ; Global Clock         ; GCLK0            ; --                        ;
; clk_system                                ; LCFF_X27_Y7_N15 ; 56      ; Global Clock         ; GCLK4            ; --                        ;
; dds_pll:PLL|altpll:altpll_component|_clk0 ; PLL_1           ; 51      ; Global Clock         ; GCLK3            ; --                        ;
; dds_ram_wrclock                           ; LCFF_X22_Y8_N17 ; 16      ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; instruction[2]~3                                                                                                ; 34      ;
; main_frequency_var[31]~0                                                                                        ; 32      ;
; main_amplitude_var[11]~0                                                                                        ; 31      ;
; \process_5:main_count[0]                                                                                        ; 30      ;
; dds_ram_data_in[15]~0                                                                                           ; 28      ;
; main_count[1]                                                                                                   ; 24      ;
; command_count[2]                                                                                                ; 23      ;
; command_count[1]                                                                                                ; 23      ;
; Equal6~0                                                                                                        ; 22      ;
; \process_5:main_count[3]                                                                                        ; 20      ;
; Equal17~0                                                                                                       ; 19      ;
; dds_step_count[0]                                                                                               ; 19      ;
; dds_step_count[2]                                                                                               ; 18      ;
; dds_step_count[3]                                                                                               ; 18      ;
; dds_step_count[1]                                                                                               ; 18      ;
; dds_ram_wren                                                                                                    ; 17      ;
; dds_step_count[9]                                                                                               ; 17      ;
; dds_step_count[8]                                                                                               ; 17      ;
; dds_step_count[7]                                                                                               ; 17      ;
; dds_step_count[6]                                                                                               ; 17      ;
; dds_step_count[5]                                                                                               ; 17      ;
; dds_step_count[4]                                                                                               ; 17      ;
; dds_ram_wraddress[11]                                                                                           ; 16      ;
; dds_ram_wraddress[10]                                                                                           ; 16      ;
; dds_ram_wraddress[9]                                                                                            ; 16      ;
; dds_ram_wraddress[8]                                                                                            ; 16      ;
; dds_ram_wraddress[7]                                                                                            ; 16      ;
; dds_ram_wraddress[6]                                                                                            ; 16      ;
; dds_ram_wraddress[5]                                                                                            ; 16      ;
; dds_ram_wraddress[4]                                                                                            ; 16      ;
; dds_ram_wraddress[3]                                                                                            ; 16      ;
; dds_ram_wraddress[2]                                                                                            ; 16      ;
; dds_ram_wraddress[1]                                                                                            ; 16      ;
; dds_ram_wraddress[0]                                                                                            ; 16      ;
; Equal6~1                                                                                                        ; 16      ;
; bus_in_reset_dds_chip                                                                                           ; 15      ;
; \process_5:main_count[2]                                                                                        ; 14      ;
; \process_5:main_count[1]                                                                                        ; 13      ;
; Mux47~0                                                                                                         ; 12      ;
; \process_5:main_count[4]                                                                                        ; 12      ;
; count_serial[1]                                                                                                 ; 12      ;
; ram_process_count[0]                                                                                            ; 11      ;
; bus_in_step_to_next_value                                                                                       ; 10      ;
; ram_process_count[1]                                                                                            ; 10      ;
; Equal16~1                                                                                                       ; 10      ;
; data_bit_count[3]                                                                                               ; 10      ;
; data_bit_count[1]                                                                                               ; 10      ;
; count_serial[0]                                                                                                 ; 10      ;
; main_count[2]                                                                                                   ; 10      ;
; instruction~0                                                                                                   ; 9       ;
; count[0]                                                                                                        ; 9       ;
; parallel_data[14]~0                                                                                             ; 9       ;
; Equal19~1                                                                                                       ; 9       ;
; data_bit_count[2]                                                                                               ; 9       ;
; data_bit_count[0]                                                                                               ; 9       ;
; count_serial[3]                                                                                                 ; 9       ;
; ram_process_count[2]                                                                                            ; 8       ;
; ram_process_count[3]                                                                                            ; 8       ;
; Equal7~0                                                                                                        ; 8       ;
; main_count[0]                                                                                                   ; 8       ;
; sub_count                                                                                                       ; 8       ;
; bus_in_ram_reset                                                                                                ; 7       ;
; command_count[6]~2                                                                                              ; 7       ;
; count[1]                                                                                                        ; 7       ;
; aux_amplitude_var[0]                                                                                            ; 7       ;
; Equal21~1                                                                                                       ; 7       ;
; count_serial[4]                                                                                                 ; 7       ;
; count_serial[2]                                                                                                 ; 7       ;
; data_bit_count[5]~0                                                                                             ; 6       ;
; count[2]                                                                                                        ; 6       ;
; parallel_data[10]~1                                                                                             ; 6       ;
; command_count[0]                                                                                                ; 5       ;
; Equal13~0                                                                                                       ; 5       ;
; int_bit_count[0]                                                                                                ; 5       ;
; bus_in_fifo_empty                                                                                               ; 4       ;
; main_count[2]~20                                                                                                ; 4       ;
; instruction[0]~1                                                                                                ; 4       ;
; count[3]                                                                                                        ; 4       ;
; Equal20~0                                                                                                       ; 4       ;
; int_bit_count[1]                                                                                                ; 4       ;
; Equal1~1                                                                                                        ; 4       ;
; bus_in_address[2]                                                                                               ; 3       ;
; count[4]~4                                                                                                      ; 3       ;
; int_bit_count[2]~0                                                                                              ; 3       ;
; \process_5:main_count[3]~1                                                                                      ; 3       ;
; Equal12~20                                                                                                      ; 3       ;
; Equal11~1                                                                                                       ; 3       ;
; WideOr0~0                                                                                                       ; 3       ;
; Equal21~0                                                                                                       ; 3       ;
; int_bit_count[2]                                                                                                ; 3       ;
; data_bit_count[4]                                                                                               ; 3       ;
; sdio_pin~2                                                                                                      ; 3       ;
; Equal18~0                                                                                                       ; 3       ;
; data_bit_count[5]                                                                                               ; 3       ;
; parallel_data[14]~reg0                                                                                          ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[30] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[31] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[28] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[29] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[26] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[27] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[24] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[25] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[22] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[23] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[20] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[21] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[18] ; 3       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[19] ; 3       ;
; dip_in[2]                                                                                                       ; 2       ;
; bus_in_address[0]                                                                                               ; 2       ;
; bus_in_address[1]                                                                                               ; 2       ;
; Selector13~5                                                                                                    ; 2       ;
; dds_ram_wren~0                                                                                                  ; 2       ;
; Mux5~0                                                                                                          ; 2       ;
; Add0~4                                                                                                          ; 2       ;
; Add0~2                                                                                                          ; 2       ;
; fifo_dds_rd_en~0                                                                                                ; 2       ;
; fifo_dds_rd_clk~0                                                                                               ; 2       ;
; command_count[6]~0                                                                                              ; 2       ;
; \process_5:main_count[3]~3                                                                                      ; 2       ;
; Selector10~2                                                                                                    ; 2       ;
; Selector10~1                                                                                                    ; 2       ;
; Selector14~5                                                                                                    ; 2       ;
; \process_5:main_count[3]~0                                                                                      ; 2       ;
; Selector14~2                                                                                                    ; 2       ;
; Equal12~19                                                                                                      ; 2       ;
; main_frequency_var[30]                                                                                          ; 2       ;
; main_frequency_var[31]                                                                                          ; 2       ;
; main_frequency_var[28]                                                                                          ; 2       ;
; main_frequency_var[29]                                                                                          ; 2       ;
; main_frequency_var[26]                                                                                          ; 2       ;
; main_frequency_var[27]                                                                                          ; 2       ;
; main_frequency_var[24]                                                                                          ; 2       ;
; main_frequency_var[25]                                                                                          ; 2       ;
; Equal12~14                                                                                                      ; 2       ;
; main_frequency_var[22]                                                                                          ; 2       ;
; main_frequency_var[23]                                                                                          ; 2       ;
; main_frequency_var[20]                                                                                          ; 2       ;
; main_frequency_var[21]                                                                                          ; 2       ;
; main_frequency_var[18]                                                                                          ; 2       ;
; main_frequency_var[19]                                                                                          ; 2       ;
; main_frequency_var[16]                                                                                          ; 2       ;
; main_frequency_var[17]                                                                                          ; 2       ;
; Equal12~9                                                                                                       ; 2       ;
; main_frequency_var[15]                                                                                          ; 2       ;
; main_frequency_var[14]                                                                                          ; 2       ;
; main_frequency_var[13]                                                                                          ; 2       ;
; main_frequency_var[12]                                                                                          ; 2       ;
; main_frequency_var[11]                                                                                          ; 2       ;
; main_frequency_var[10]                                                                                          ; 2       ;
; main_frequency_var[9]                                                                                           ; 2       ;
; main_frequency_var[8]                                                                                           ; 2       ;
; Equal12~4                                                                                                       ; 2       ;
; main_frequency_var[7]                                                                                           ; 2       ;
; main_frequency_var[6]                                                                                           ; 2       ;
; main_frequency_var[5]                                                                                           ; 2       ;
; main_frequency_var[4]                                                                                           ; 2       ;
; main_frequency_var[3]                                                                                           ; 2       ;
; main_frequency_var[2]                                                                                           ; 2       ;
; main_frequency_var[1]                                                                                           ; 2       ;
; main_frequency_var[0]                                                                                           ; 2       ;
; instruction[2]~2                                                                                                ; 2       ;
; command_count[3]                                                                                                ; 2       ;
; command_count[4]                                                                                                ; 2       ;
; command_count[5]                                                                                                ; 2       ;
; command_count[6]                                                                                                ; 2       ;
; Add0~1                                                                                                          ; 2       ;
; Add0~0                                                                                                          ; 2       ;
; count[4]                                                                                                        ; 2       ;
; Equal2~0                                                                                                        ; 2       ;
; Add3~2                                                                                                          ; 2       ;
; fifo_dds_rd_en                                                                                                  ; 2       ;
; fifo_dds_rd_clk                                                                                                 ; 2       ;
; main_amplitude_var[13]                                                                                          ; 2       ;
; main_amplitude_var[12]                                                                                          ; 2       ;
; main_amplitude_var[11]                                                                                          ; 2       ;
; main_amplitude_var[10]                                                                                          ; 2       ;
; main_amplitude_var[9]                                                                                           ; 2       ;
; main_amplitude_var[8]                                                                                           ; 2       ;
; main_amplitude_var[7]                                                                                           ; 2       ;
; main_phase_var[15]                                                                                              ; 2       ;
; main_amplitude_var[6]                                                                                           ; 2       ;
; main_phase_var[14]                                                                                              ; 2       ;
; main_amplitude_var[5]                                                                                           ; 2       ;
; main_phase_var[13]                                                                                              ; 2       ;
; main_amplitude_var[4]                                                                                           ; 2       ;
; main_phase_var[12]                                                                                              ; 2       ;
; main_amplitude_var[3]                                                                                           ; 2       ;
; main_phase_var[11]                                                                                              ; 2       ;
; main_amplitude_var[2]                                                                                           ; 2       ;
; main_phase_var[10]                                                                                              ; 2       ;
; main_amplitude_var[1]                                                                                           ; 2       ;
; main_phase_var[9]                                                                                               ; 2       ;
; main_amplitude_var[0]                                                                                           ; 2       ;
; main_phase_var[8]                                                                                               ; 2       ;
; WideOr0~2                                                                                                       ; 2       ;
; WideOr0~1                                                                                                       ; 2       ;
; Equal16~0                                                                                                       ; 2       ;
; Equal19~0                                                                                                       ; 2       ;
; Mux50~0                                                                                                         ; 2       ;
; Equal1~0                                                                                                        ; 2       ;
; dac_wr_pin~reg0                                                                                                 ; 2       ;
; txen_pin~reg0                                                                                                   ; 2       ;
; ioup_pin~reg0                                                                                                   ; 2       ;
; dds_reset_pin~reg0                                                                                              ; 2       ;
; ioreset_pin~reg0                                                                                                ; 2       ;
; sclk_pin~reg0                                                                                                   ; 2       ;
; sdio_pin~reg0                                                                                                   ; 2       ;
; LED_LE~reg0                                                                                                     ; 2       ;
; LED_SDI[0]~reg0                                                                                                 ; 2       ;
; LED_CLK~reg0                                                                                                    ; 2       ;
; write_ram_address[11]                                                                                           ; 2       ;
; write_ram_address[10]                                                                                           ; 2       ;
; write_ram_address[9]                                                                                            ; 2       ;
; write_ram_address[8]                                                                                            ; 2       ;
; write_ram_address[7]                                                                                            ; 2       ;
; write_ram_address[6]                                                                                            ; 2       ;
; write_ram_address[5]                                                                                            ; 2       ;
; write_ram_address[4]                                                                                            ; 2       ;
; write_ram_address[3]                                                                                            ; 2       ;
; write_ram_address[2]                                                                                            ; 2       ;
; write_ram_address[1]                                                                                            ; 2       ;
; write_ram_address[0]                                                                                            ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[62] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[46] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[14] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[63] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[47] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[15] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[60] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[44] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[12] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[61] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[45] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[13] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[58] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[42] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[10] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[59] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[43] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[11] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[56] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[40] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[8]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[57] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[41] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[9]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[54] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[38] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[6]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[55] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[39] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[7]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[52] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[36] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[4]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[53] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[37] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[5]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[50] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[34] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[2]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[51] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[35] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[3]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[48] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[32] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[0]  ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[49] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[33] ; 2       ;
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|q_a[1]  ; 2       ;
; bus_in_data[14]                                                                                                 ; 1       ;
; bus_in_data[15]                                                                                                 ; 1       ;
; bus_in_data[12]                                                                                                 ; 1       ;
; bus_in_data[13]                                                                                                 ; 1       ;
; bus_in_data[10]                                                                                                 ; 1       ;
; bus_in_data[11]                                                                                                 ; 1       ;
; bus_in_data[8]                                                                                                  ; 1       ;
; bus_in_data[9]                                                                                                  ; 1       ;
; bus_in_data[6]                                                                                                  ; 1       ;
; bus_in_data[7]                                                                                                  ; 1       ;
; bus_in_data[4]                                                                                                  ; 1       ;
; bus_in_data[5]                                                                                                  ; 1       ;
; bus_in_data[2]                                                                                                  ; 1       ;
; bus_in_data[3]                                                                                                  ; 1       ;
; bus_in_data[0]                                                                                                  ; 1       ;
; bus_in_data[1]                                                                                                  ; 1       ;
; clk_25                                                                                                          ; 1       ;
; dip_in[1]                                                                                                       ; 1       ;
; dip_in[0]                                                                                                       ; 1       ;
; int_bit_count[0]~4                                                                                              ; 1       ;
; dds_step_count[0]~27                                                                                            ; 1       ;
; count_serial[0]~2                                                                                               ; 1       ;
; \process_5:main_count[3]~7                                                                                      ; 1       ;
; \process_5:main_count[3]~6                                                                                      ; 1       ;
; Selector9~2                                                                                                     ; 1       ;
; Selector7~2                                                                                                     ; 1       ;
; Selector6~2                                                                                                     ; 1       ;
; Selector5~2                                                                                                     ; 1       ;
; Selector4~2                                                                                                     ; 1       ;
; Selector3~2                                                                                                     ; 1       ;
; count~7                                                                                                         ; 1       ;
; count~6                                                                                                         ; 1       ;
; data_to_write~65                                                                                                ; 1       ;
; data_to_write~64                                                                                                ; 1       ;
; data_to_write~63                                                                                                ; 1       ;
; data_to_write~62                                                                                                ; 1       ;
; data_to_write~61                                                                                                ; 1       ;
; data_to_write~60                                                                                                ; 1       ;
; data_to_write~59                                                                                                ; 1       ;
; data_to_write~58                                                                                                ; 1       ;
; data_to_write~57                                                                                                ; 1       ;
; data_to_write~56                                                                                                ; 1       ;
; data_to_write~55                                                                                                ; 1       ;
; data_to_write~54                                                                                                ; 1       ;
; data_to_write~53                                                                                                ; 1       ;
; data_to_write~52                                                                                                ; 1       ;
; data_to_write~51                                                                                                ; 1       ;
; data_to_write~50                                                                                                ; 1       ;
; data_to_write~49                                                                                                ; 1       ;
; Add5~19                                                                                                         ; 1       ;
; sdio_pin~8                                                                                                      ; 1       ;
; dds_ram_wrclock~0                                                                                               ; 1       ;
; dds_ram_wren~1                                                                                                  ; 1       ;
; ram_process_count[2]~0                                                                                          ; 1       ;
; Mux5~2                                                                                                          ; 1       ;
; Mux5~1                                                                                                          ; 1       ;
; Mux3~0                                                                                                          ; 1       ;
; Mux6~1                                                                                                          ; 1       ;
; Mux6~0                                                                                                          ; 1       ;
; dds_ram_data_in[14]                                                                                             ; 1       ;
; dds_ram_data_in[15]                                                                                             ; 1       ;
; dds_ram_data_in[12]                                                                                             ; 1       ;
; dds_ram_data_in[13]                                                                                             ; 1       ;
; dds_ram_data_in[10]                                                                                             ; 1       ;
; dds_ram_data_in[11]                                                                                             ; 1       ;
; dds_ram_data_in[8]                                                                                              ; 1       ;
; dds_ram_data_in[9]                                                                                              ; 1       ;
; dds_ram_data_in[6]                                                                                              ; 1       ;
; dds_ram_data_in[7]                                                                                              ; 1       ;
; dds_ram_data_in[4]                                                                                              ; 1       ;
; dds_ram_data_in[5]                                                                                              ; 1       ;
; dds_ram_data_in[2]                                                                                              ; 1       ;
; dds_ram_data_in[3]                                                                                              ; 1       ;
; dds_ram_data_in[0]                                                                                              ; 1       ;
; dds_ram_data_in[1]                                                                                              ; 1       ;
; dds_ram_wrclock                                                                                                 ; 1       ;
; Selector8~0                                                                                                     ; 1       ;
; Equal21~2                                                                                                       ; 1       ;
; command_count[6]~1                                                                                              ; 1       ;
; count~5                                                                                                         ; 1       ;
; Add0~3                                                                                                          ; 1       ;
; fifo_dds_rd_en~2                                                                                                ; 1       ;
; fifo_dds_rd_en~1                                                                                                ; 1       ;
; fifo_dds_rd_clk~2                                                                                               ; 1       ;
; fifo_dds_rd_clk~1                                                                                               ; 1       ;
; Equal3~4                                                                                                        ; 1       ;
; Equal3~3                                                                                                        ; 1       ;
; Equal3~2                                                                                                        ; 1       ;
; Equal3~1                                                                                                        ; 1       ;
; Equal3~0                                                                                                        ; 1       ;
; main_count[0]~21                                                                                                ; 1       ;
; Mux71~0                                                                                                         ; 1       ;
; main_count[2]~19                                                                                                ; 1       ;
; main_count[2]~18                                                                                                ; 1       ;
; main_count[2]~17                                                                                                ; 1       ;
; main_count[2]~16                                                                                                ; 1       ;
; main_count[2]~15                                                                                                ; 1       ;
; main_count[2]~14                                                                                                ; 1       ;
; main_count[2]~13                                                                                                ; 1       ;
; main_phase_var[6]                                                                                               ; 1       ;
; main_phase_var[7]                                                                                               ; 1       ;
; main_count[2]~12                                                                                                ; 1       ;
; main_phase_var[4]                                                                                               ; 1       ;
; main_phase_var[5]                                                                                               ; 1       ;
; main_count[2]~11                                                                                                ; 1       ;
; main_phase_var[2]                                                                                               ; 1       ;
; main_phase_var[3]                                                                                               ; 1       ;
; main_count[2]~10                                                                                                ; 1       ;
; main_count[2]~9                                                                                                 ; 1       ;
; main_phase_var[0]                                                                                               ; 1       ;
; main_phase_var[1]                                                                                               ; 1       ;
; main_count[2]~8                                                                                                 ; 1       ;
; main_count[2]~7                                                                                                 ; 1       ;
; main_count[2]~6                                                                                                 ; 1       ;
; main_count[2]~5                                                                                                 ; 1       ;
; main_count[2]~4                                                                                                 ; 1       ;
; main_count[2]~3                                                                                                 ; 1       ;
; main_count[2]~2                                                                                                 ; 1       ;
; main_count[2]~1                                                                                                 ; 1       ;
; int_bit_count~2                                                                                                 ; 1       ;
; int_bit_count[2]~1                                                                                              ; 1       ;
; Add5~18                                                                                                         ; 1       ;
; data_to_write~48                                                                                                ; 1       ;
; data_to_write~47                                                                                                ; 1       ;
; data_to_write~46                                                                                                ; 1       ;
; data_to_write~45                                                                                                ; 1       ;
; data_to_write~44                                                                                                ; 1       ;
; data_to_write~43                                                                                                ; 1       ;
; data_to_write~42                                                                                                ; 1       ;
; data_to_write~41                                                                                                ; 1       ;
; data_to_write~40                                                                                                ; 1       ;
; data_to_write~39                                                                                                ; 1       ;
; data_to_write~38                                                                                                ; 1       ;
; Add5~17                                                                                                         ; 1       ;
; data_to_write~37                                                                                                ; 1       ;
; data_to_write~36                                                                                                ; 1       ;
; data_to_write~35                                                                                                ; 1       ;
; Add5~16                                                                                                         ; 1       ;
; data_to_write~34                                                                                                ; 1       ;
; Add5~15                                                                                                         ; 1       ;
; Add5~14                                                                                                         ; 1       ;
; sub_count~0                                                                                                     ; 1       ;
; Selector13~4                                                                                                    ; 1       ;
; Selector13~3                                                                                                    ; 1       ;
; Selector10~3                                                                                                    ; 1       ;
; \process_5:main_count[3]~5                                                                                      ; 1       ;
; \process_5:main_count[3]~4                                                                                      ; 1       ;
; Add7~1                                                                                                          ; 1       ;
; \process_5:main_count[2]~1                                                                                      ; 1       ;
; \process_5:main_count[3]~2                                                                                      ; 1       ;
; Equal12~21                                                                                                      ; 1       ;
; sdio_pin~7                                                                                                      ; 1       ;
; \process_5:main_count[2]~0                                                                                      ; 1       ;
; Add7~0                                                                                                          ; 1       ;
; Selector14~6                                                                                                    ; 1       ;
; Selector14~4                                                                                                    ; 1       ;
; Selector10~0                                                                                                    ; 1       ;
; Selector14~3                                                                                                    ; 1       ;
; Equal12~18                                                                                                      ; 1       ;
; Equal12~17                                                                                                      ; 1       ;
; Equal12~16                                                                                                      ; 1       ;
; Equal12~15                                                                                                      ; 1       ;
; Equal12~13                                                                                                      ; 1       ;
; Equal12~12                                                                                                      ; 1       ;
; Equal12~11                                                                                                      ; 1       ;
; Equal12~10                                                                                                      ; 1       ;
; Equal12~8                                                                                                       ; 1       ;
; Equal12~7                                                                                                       ; 1       ;
; Equal12~6                                                                                                       ; 1       ;
; Equal12~5                                                                                                       ; 1       ;
; Equal12~3                                                                                                       ; 1       ;
; Equal12~2                                                                                                       ; 1       ;
; Equal12~1                                                                                                       ; 1       ;
; Equal12~0                                                                                                       ; 1       ;
; Selector14~1                                                                                                    ; 1       ;
; Selector14~0                                                                                                    ; 1       ;
; Equal11~0                                                                                                       ; 1       ;
; Selector13~2                                                                                                    ; 1       ;
; clk_system~2                                                                                                    ; 1       ;
; clk_system~1                                                                                                    ; 1       ;
; clk_system~0                                                                                                    ; 1       ;
; count_serial~1                                                                                                  ; 1       ;
; Equal2~1                                                                                                        ; 1       ;
; count_serial~0                                                                                                  ; 1       ;
; Add3~1                                                                                                          ; 1       ;
; Add3~0                                                                                                          ; 1       ;
; dac_wr_pin~0                                                                                                    ; 1       ;
; parallel_data[14]~3                                                                                             ; 1       ;
; parallel_data[14]~2                                                                                             ; 1       ;
; Mux54~0                                                                                                         ; 1       ;
; Mux55~0                                                                                                         ; 1       ;
; Mux56~0                                                                                                         ; 1       ;
; Mux57~0                                                                                                         ; 1       ;
; Mux58~0                                                                                                         ; 1       ;
; Mux59~0                                                                                                         ; 1       ;
; Mux60~0                                                                                                         ; 1       ;
; Mux61~0                                                                                                         ; 1       ;
; Mux62~0                                                                                                         ; 1       ;
; Mux63~0                                                                                                         ; 1       ;
; Mux64~0                                                                                                         ; 1       ;
; Mux65~0                                                                                                         ; 1       ;
; Mux66~0                                                                                                         ; 1       ;
; Mux67~0                                                                                                         ; 1       ;
; txen_pin~0                                                                                                      ; 1       ;
; Selector2~0                                                                                                     ; 1       ;
; process_5~0                                                                                                     ; 1       ;
; dds_reset_pin~0                                                                                                 ; 1       ;
; Selector0~0                                                                                                     ; 1       ;
; Selector1~1                                                                                                     ; 1       ;
; Selector1~0                                                                                                     ; 1       ;
; sdio_pin~6                                                                                                      ; 1       ;
; sdio_pin~5                                                                                                      ; 1       ;
; sdio_pin~4                                                                                                      ; 1       ;
; instruction[1]                                                                                                  ; 1       ;
; instruction[2]                                                                                                  ; 1       ;
; sdio_pin~3                                                                                                      ; 1       ;
; Mux112~19                                                                                                       ; 1       ;
; Mux112~18                                                                                                       ; 1       ;
; data_to_write[31]                                                                                               ; 1       ;
; Mux112~17                                                                                                       ; 1       ;
; data_to_write[19]                                                                                               ; 1       ;
; data_to_write[23]                                                                                               ; 1       ;
; data_to_write[27]                                                                                               ; 1       ;
; Mux112~16                                                                                                       ; 1       ;
; Mux112~15                                                                                                       ; 1       ;
; data_to_write[28]                                                                                               ; 1       ;
; Mux112~14                                                                                                       ; 1       ;
; data_to_write[16]                                                                                               ; 1       ;
; data_to_write[24]                                                                                               ; 1       ;
; data_to_write[20]                                                                                               ; 1       ;
; Mux112~13                                                                                                       ; 1       ;
; data_to_write[29]                                                                                               ; 1       ;
; Mux112~12                                                                                                       ; 1       ;
; data_to_write[17]                                                                                               ; 1       ;
; data_to_write[21]                                                                                               ; 1       ;
; data_to_write[25]                                                                                               ; 1       ;
; Mux112~11                                                                                                       ; 1       ;
; data_to_write[30]                                                                                               ; 1       ;
; Mux112~10                                                                                                       ; 1       ;
; data_to_write[18]                                                                                               ; 1       ;
; data_to_write[26]                                                                                               ; 1       ;
; data_to_write[22]                                                                                               ; 1       ;
; Mux112~9                                                                                                        ; 1       ;
; Mux112~8                                                                                                        ; 1       ;
; data_to_write[15]                                                                                               ; 1       ;
; Mux112~7                                                                                                        ; 1       ;
; data_to_write[12]                                                                                               ; 1       ;
; data_to_write[14]                                                                                               ; 1       ;
; data_to_write[13]                                                                                               ; 1       ;
; Mux112~6                                                                                                        ; 1       ;
; Mux112~5                                                                                                        ; 1       ;
; data_to_write[3]                                                                                                ; 1       ;
; Mux112~4                                                                                                        ; 1       ;
; data_to_write[0]                                                                                                ; 1       ;
; data_to_write[1]                                                                                                ; 1       ;
; data_to_write[2]                                                                                                ; 1       ;
; Mux112~3                                                                                                        ; 1       ;
; data_to_write[7]                                                                                                ; 1       ;
; Mux112~2                                                                                                        ; 1       ;
; data_to_write[4]                                                                                                ; 1       ;
; data_to_write[6]                                                                                                ; 1       ;
; data_to_write[5]                                                                                                ; 1       ;
; Mux112~1                                                                                                        ; 1       ;
; data_to_write[11]                                                                                               ; 1       ;
; Mux112~0                                                                                                        ; 1       ;
; data_to_write[8]                                                                                                ; 1       ;
; data_to_write[9]                                                                                                ; 1       ;
; data_to_write[10]                                                                                               ; 1       ;
; LED_LE~0                                                                                                        ; 1       ;
; LED_OE~0                                                                                                        ; 1       ;
; LED_SDI[0]~1                                                                                                    ; 1       ;
; LED_SDI[0]~0                                                                                                    ; 1       ;
; Mux51~3                                                                                                         ; 1       ;
; Mux51~2                                                                                                         ; 1       ;
; Mux51~1                                                                                                         ; 1       ;
; Mux51~0                                                                                                         ; 1       ;
; clk_system                                                                                                      ; 1       ;
; Mux50~3                                                                                                         ; 1       ;
; Mux50~2                                                                                                         ; 1       ;
; Mux50~1                                                                                                         ; 1       ;
; parallel_data[13]~reg0                                                                                          ; 1       ;
; parallel_data[12]~reg0                                                                                          ; 1       ;
; parallel_data[11]~reg0                                                                                          ; 1       ;
; parallel_data[10]~reg0                                                                                          ; 1       ;
; parallel_data[9]~reg0                                                                                           ; 1       ;
; parallel_data[8]~reg0                                                                                           ; 1       ;
; parallel_data[7]~reg0                                                                                           ; 1       ;
; parallel_data[6]~reg0                                                                                           ; 1       ;
; parallel_data[5]~reg0                                                                                           ; 1       ;
; parallel_data[4]~reg0                                                                                           ; 1       ;
; parallel_data[3]~reg0                                                                                           ; 1       ;
; parallel_data[2]~reg0                                                                                           ; 1       ;
; parallel_data[1]~reg0                                                                                           ; 1       ;
; parallel_data[0]~reg0                                                                                           ; 1       ;
; write_ram_address[11]~34                                                                                        ; 1       ;
; write_ram_address[10]~33                                                                                        ; 1       ;
; write_ram_address[10]~32                                                                                        ; 1       ;
; write_ram_address[9]~31                                                                                         ; 1       ;
; write_ram_address[9]~30                                                                                         ; 1       ;
; write_ram_address[8]~29                                                                                         ; 1       ;
; write_ram_address[8]~28                                                                                         ; 1       ;
; write_ram_address[7]~27                                                                                         ; 1       ;
; write_ram_address[7]~26                                                                                         ; 1       ;
; write_ram_address[6]~25                                                                                         ; 1       ;
; write_ram_address[6]~24                                                                                         ; 1       ;
; write_ram_address[5]~23                                                                                         ; 1       ;
; write_ram_address[5]~22                                                                                         ; 1       ;
; write_ram_address[4]~21                                                                                         ; 1       ;
; write_ram_address[4]~20                                                                                         ; 1       ;
; write_ram_address[3]~19                                                                                         ; 1       ;
; write_ram_address[3]~18                                                                                         ; 1       ;
; write_ram_address[2]~17                                                                                         ; 1       ;
; write_ram_address[2]~16                                                                                         ; 1       ;
; write_ram_address[1]~15                                                                                         ; 1       ;
; write_ram_address[1]~14                                                                                         ; 1       ;
; write_ram_address[0]~13                                                                                         ; 1       ;
; write_ram_address[0]~12                                                                                         ; 1       ;
; dds_step_count[9]~25                                                                                            ; 1       ;
; dds_step_count[8]~24                                                                                            ; 1       ;
; dds_step_count[8]~23                                                                                            ; 1       ;
; dds_step_count[7]~22                                                                                            ; 1       ;
; dds_step_count[7]~21                                                                                            ; 1       ;
; dds_step_count[6]~20                                                                                            ; 1       ;
; dds_step_count[6]~19                                                                                            ; 1       ;
; dds_step_count[5]~18                                                                                            ; 1       ;
; dds_step_count[5]~17                                                                                            ; 1       ;
; dds_step_count[4]~16                                                                                            ; 1       ;
; dds_step_count[4]~15                                                                                            ; 1       ;
; Add6~12                                                                                                         ; 1       ;
; Add6~11                                                                                                         ; 1       ;
; Add6~10                                                                                                         ; 1       ;
; Add6~9                                                                                                          ; 1       ;
; Add6~8                                                                                                          ; 1       ;
; Add6~7                                                                                                          ; 1       ;
; Add6~6                                                                                                          ; 1       ;
; Add6~5                                                                                                          ; 1       ;
; Add6~4                                                                                                          ; 1       ;
; Add6~3                                                                                                          ; 1       ;
; Add6~2                                                                                                          ; 1       ;
; Add6~1                                                                                                          ; 1       ;
; Add6~0                                                                                                          ; 1       ;
; main_count[2]~0                                                                                                 ; 1       ;
; Add5~12                                                                                                         ; 1       ;
; Add5~11                                                                                                         ; 1       ;
; Add5~10                                                                                                         ; 1       ;
; Add5~9                                                                                                          ; 1       ;
; Add5~8                                                                                                          ; 1       ;
; Add5~7                                                                                                          ; 1       ;
; Add5~6                                                                                                          ; 1       ;
; Add5~5                                                                                                          ; 1       ;
; Add5~4                                                                                                          ; 1       ;
; Add5~3                                                                                                          ; 1       ;
; Add5~2                                                                                                          ; 1       ;
; dds_step_count[3]~14                                                                                            ; 1       ;
; dds_step_count[3]~13                                                                                            ; 1       ;
; dds_step_count[2]~12                                                                                            ; 1       ;
; dds_step_count[2]~11                                                                                            ; 1       ;
; dds_step_count[1]~10                                                                                            ; 1       ;
; dds_step_count[1]~9                                                                                             ; 1       ;
+-----------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                               ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_dik1:auto_generated|altsyncram_ods1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 64           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 1024                        ; 64                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X23_Y5, M4K_X23_Y12, M4K_X23_Y11, M4K_X23_Y4, M4K_X11_Y9, M4K_X11_Y8, M4K_X23_Y13, M4K_X11_Y6, M4K_X23_Y8, M4K_X23_Y10, M4K_X23_Y3, M4K_X23_Y7, M4K_X11_Y7, M4K_X23_Y2, M4K_X23_Y6, M4K_X23_Y9 ;
+--------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 825 / 15,666 ( 5 % )   ;
; C16 interconnects           ; 20 / 812 ( 2 % )       ;
; C4 interconnects            ; 435 / 11,424 ( 4 % )   ;
; Direct links                ; 115 / 15,666 ( < 1 % ) ;
; Global clocks               ; 5 / 8 ( 63 % )         ;
; Local interconnects         ; 231 / 4,608 ( 5 % )    ;
; R24 interconnects           ; 24 / 652 ( 4 % )       ;
; R4 interconnects            ; 636 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.02) ; Number of LABs  (Total = 41) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 11                           ;
; 2                                          ; 3                            ;
; 3                                          ; 2                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 1                            ;
; 7                                          ; 1                            ;
; 8                                          ; 1                            ;
; 9                                          ; 1                            ;
; 10                                         ; 1                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 1                            ;
; 14                                         ; 2                            ;
; 15                                         ; 6                            ;
; 16                                         ; 11                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.76) ; Number of LABs  (Total = 41) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.73) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 8                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.66) ; Number of LABs  (Total = 41) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 13                           ;
; 2                                               ; 4                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 3                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.88) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 10                           ;
; 4                                           ; 5                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 2                            ;
; 17                                          ; 2                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 2                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 03 16:52:03 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DDS -c DDS
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5T144C6 for design "DDS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "dds_pll:PLL|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for dds_pll:PLL|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_25 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node dds_pll:PLL|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk_system 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_system~2
Info (176353): Automatically promoted node dds_ram_wrclock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dds_ram_wrclock~0
Info (176353): Automatically promoted node bus_in_ram_reset (placed in PIN 136 (LVDS13p, DPCLK10/DQS1T/CQ1T#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo_dds_rd_clk~0
        Info (176357): Destination node fifo_dds_rd_clk~1
        Info (176357): Destination node fifo_dds_rd_en~0
        Info (176357): Destination node fifo_dds_rd_en~2
        Info (176357): Destination node dds_ram_wren~0
        Info (176357): Destination node dds_ram_data_in[15]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "clk_out" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 41 output pins without output pin load capacitance assignment
    Info (306007): Pin "drover_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "drctl_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "drhold_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "osk_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bus_in_fifo_rd_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bus_in_fifo_rd_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_SDI[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_LE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_OE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdio_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sclk_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioreset_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dds_reset_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioup_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pargain_pin[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pargain_pin[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "profile_pin[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "profile_pin[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "profile_pin[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txen_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cs_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "parallel_data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dac_wr_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bus_transmitter_en[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bus_transmitter_en[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/lattice/Desktop/LabRAD/lattice/FPGA_firmware/DDS_phase_coherent_2013_02_28/DDS.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Sun Mar 03 16:52:12 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/lattice/Desktop/LabRAD/lattice/FPGA_firmware/DDS_phase_coherent_2013_02_28/DDS.fit.smsg.


