<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:04.174</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.07.30</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0103852</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>Display device</inventionTitleEng><openDate>2025.08.06</openDate><openNumber>10-2025-0118832</openNumber><originalApplicationDate>2021.06.30</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-0085397</originalApplicationNumber><originalExaminationRequestDate>2025.07.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020210085397</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 제1 화소, 상기 제1 화소에 인접하게 배치된 제2 화소, 및 평면상 상기 제1 화소 및 상기 제2 화소 각각을 둘러싸는 리세스 패턴을 포함하되, 상기 제1 화소 및 상기 제2 화소 각각은 제1 전원 전압 라인, 발광 소자, 상기 제1 전원 전압 라인과 상기 발광 소자 사이에 배치되는 제1 트랜지스터, 상기 제1 트랜지스터와 상기 발광 소자 사이에 배치되는 제2 트랜지스터, 및 상기 발광 소자의 제1 전극과 전기적으로 연결되는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터 각각의 채널을 포함하는 제1 반도체층을 더 포함하며, 상기 제1 화소의 상기 제2 트랜지스터와 상기 제2 화소의 상기 제3 트랜지스터는 상기 제1 반도체층을 통해 서로 전기적으로 연결되며, 상기 제1 화소와 상기 제2 화소 사이에서 상기 제1 반도체층은 상기 리세스 패턴과 중첩한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 화소; 제1 방향에서 상기 제1 화소에 인접하게 배치된 제2 화소; 및상기 제1 방향에서 상기 제1 화소와 상기 제2 화소 사이에 위치하는 리세스 패턴을 포함하되,상기 제1 화소 및 상기 제2 화소 각각은,발광 소자;상기 발광 소자에 구동 전류를 공급하는 제1 트랜지스터;상기 제1 트랜지스터와 상기 발광 소자의 전기적 연결을 제어하는 제2 트랜지스터; 및상기 발광 소자와 제1 초기화 전압 라인의 전기적 연결을 제어하는 제3 트랜지스터를 포함하며,상기 제1 화소의 제2 트랜지스터의 일 전극과 상기 제2 화소의 제3 트랜지스터의 일 전극을 연결하는 제1 반도체 연결 패턴 및 제2 반도체 연결 패턴을 포함하고,평면 상에서 상기 제1 반도체 연결 패턴 및 상기 제2 반도체 연결 패턴 각각은 상기 리세스 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 반도체 연결 패턴의 연장 길이는 상기 제2 반도체 연결 패턴의 연장 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 리세스 패턴은,상기 제1 방향과 교차하는 제2 방향으로 연장하는 제1 부분;상기 제1 부분의 일 단에서 상기 제1 방향으로 연장하는 제2 부분; 및상기 제2 부분의 일 단에서 상기 제2 방향으로 연장하는 제3 부분을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 반도체 연결 패턴은 상기 제3 부분과 중첩하고,상기 제2 반도체 연결 패턴은 상기 제2 부분과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 화소와 상기 제2 화소 각각은,상기 제2 트랜지스터의 상기 일 전극을 노출하는 제1 컨택홀을 통해 상기 제2 트랜지스터의 상기 일 전극에 연결되는 제1 애노드 연결 패턴을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,평면 상에서 상기 제1 애노드 연결 패턴은 상기 리세스 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서,상기 리세스 패턴은,상기 제1 방향과 교차하는 제2 방향으로 연장하는 제1 부분;상기 제1 부분의 일 단에서 상기 제1 방향으로 연장하는 제2 부분; 및상기 제2 부분의 일 단에서 상기 제2 방향으로 연장하는 제3 부분을 포함하고,평면 상에서 상기 제1 애노드 연결 패턴은 상기 제3 부분과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서,상기 제1 애노드 연결 패턴을 노출하는 제2 컨택홀을 통해 상기 제1 애노드 연결 패턴에 연결되는 제2 애노드 연결 패턴을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,평면 상에서 상기 제2 애노드 연결 패턴은 상기 리세스 패턴과 중첩하지 않는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 제1 화소와 상기 제2 화소 각각은,상기 제2 트랜지스터의 게이트 전극에 연결되는 발광 제어 도전 패턴을 노출하는 제3 컨택홀을 통해 상기 발광 제어 패턴에 연결되는 발광 제어 연결 패턴을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,평면 상에서 상기 발광 제어 연결 패턴은 상기 리세스 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 리세스 패턴은,상기 제1 방향과 교차하는 제2 방향으로 연장하는 제1 부분;상기 제1 부분의 일 단에서 상기 제1 방향으로 연장하는 제2 부분; 및상기 제2 부분의 일 단에서 상기 제2 방향으로 연장하는 제3 부분을 포함하고,평면 상에서 상기 발광 제어 연결 패턴은 상기 제3 부분과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 제1 초기화 전압 라인은 상기 제2 방향에서 연장하며,평면 상에서 상기 제1 초기화 전압 라인은 상기 리세스 패턴과 중첩하지 않는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 제1 화소와 상기 제2 화소 각각은,상기 제1 트랜지스터의 게이트 전극과 제2 초기화 전압 라인의 전기적 연결을 제어하는 제4 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 초기화 전압 라인은 상기 제2 방향에서 연장하며,평면 상에서 상기 제2 초기화 전압 라인은 상기 리세스 패턴과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 리세스 패턴은,상기 제1 방향과 교차하는 제2 방향으로 연장하는 제1 부분;상기 제1 부분의 일 단에서 상기 제1 방향으로 연장하는 제2 부분; 및상기 제2 부분의 일 단에서 상기 제2 방향으로 연장하는 제3 부분을 포함하고,평면 상에서 상기 제2 초기화 전압 라인은 상기 제2 부분과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서, 상기 제1 화소와 상기 제2 화소 각각은,상기 제1 반도체 연결 패턴과 상기 리세스 패턴이 중첩하는 부분에서, 상기 제1 반도체 연결 패턴 상에 위치하는 식각 방지 패턴을 더 포함하는 표시 장치. </claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 식각 방지 패턴은 상기 리세스 패턴에서 노출된 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country>대한민국</country><engName>CHOI, Jong Hyun</engName><name>최종현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-1-2025-0865249-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>9-5-2025-0945620-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250103852.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d2ac0f53eb644078824edd6a7b96ab7627585827901792009afe816324da65b7dd2f70f5862d3af1ce6cff99899e830d90424fe702ec9661</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf94e1ec9488652101bbdb4e1e6ebc52d69513051a80493937481b80c9183e9e79d3a502dfcb47dce84567024508f6a9b7ef2f5d8d3c056b53</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>