Partition Merge report for nios2_quartus2_project
Tue Mar 08 14:17:38 2016
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Tue Mar 08 14:17:38 2016           ;
; Quartus Prime Version           ; 15.1.1 Build 189 12/02/2015 SJ Standard Edition ;
; Revision Name                   ; nios2_quartus2_project                          ;
; Top-level Entity Name           ; DE1_SoC                                         ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 1,404 / 32,070 ( 4 % )                          ;
; Total registers                 ; 1939                                            ;
; Total pins                      ; 55 / 457 ( 12 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 666,624 / 4,065,280 ( 16 % )                    ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Fit          ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Post-Fit          ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                              ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; Name                                            ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                               ; Details ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; KEY[0]~input                                    ; post-fitting ; connected ; Top                            ; post-fit          ; KEY[0]~input                                    ; N/A     ;
; KEY[0]~input                                    ; post-fitting ; connected ; Top                            ; post-fit          ; KEY[0]~input                                    ; N/A     ;
; KEY[1]~input                                    ; post-fitting ; connected ; Top                            ; post-fit          ; KEY[1]~input                                    ; N/A     ;
; KEY[1]~input                                    ; post-fitting ; connected ; Top                            ; post-fit          ; KEY[1]~input                                    ; N/A     ;
; SERIAL_IN                                       ; post-fitting ; connected ; Top                            ; post-fit          ; SERIAL_IN~input                                 ; N/A     ;
; SERIAL_IN                                       ; post-fitting ; connected ; Top                            ; post-fit          ; SERIAL_IN~input                                 ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; clock_divider2:cdiv|divided_clocks[10]          ; post-fitting ; connected ; Top                            ; post-fit          ; clock_divider2:cdiv|divided_clocks[10]          ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[0] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[0] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[0] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[0] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[1] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[1] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[1] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[1] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[2] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[2] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[2] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_x:alien_x|readdata[2] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[0] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[0] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[0] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[0] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[1] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[1] ; N/A     ;
; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[1] ; post-fitting ; connected ; Top                            ; post-fit          ; lab5CPU:cpu|lab5CPU_alien_y:alien_y|readdata[1] ; N/A     ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                           ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 961 / 32070 ( 3 % )   ; 82 / 32070 ( < 1 % )   ; 327 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
;                                             ;                       ;                        ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1325                  ; 124                    ; 304                            ; 0                              ;
;     -- 7 input functions                    ; 3                     ; 2                      ; 2                              ; 0                              ;
;     -- 6 input functions                    ; 210                   ; 22                     ; 71                             ; 0                              ;
;     -- 5 input functions                    ; 312                   ; 27                     ; 55                             ; 0                              ;
;     -- 4 input functions                    ; 243                   ; 16                     ; 29                             ; 0                              ;
;     -- <=3 input functions                  ; 557                   ; 57                     ; 147                            ; 0                              ;
; Memory ALUT usage                           ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Dedicated logic registers                   ; 1287 / 128280 ( 1 % ) ; 110 / 128280 ( < 1 % ) ; 542 / 128280 ( < 1 % )         ; 0 / 128280 ( 0 % )             ;
;                                             ;                       ;                        ;                                ;                                ;
;                                             ;                       ;                        ;                                ;                                ;
; I/O pins                                    ; 55                    ; 0                      ; 0                              ; 0                              ;
; I/O registers                               ; 0                     ; 0                      ; 0                              ; 0                              ;
; Total block memory bits                     ; 142336                ; 0                      ; 524288                         ; 0                              ;
; Total block memory implementation bits      ; 215040                ; 0                      ; 655360                         ; 0                              ;
; JTAG                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                  ; 21 / 397 ( 5 % )      ; 0 / 397 ( 0 % )        ; 64 / 397 ( 16 % )              ; 0 / 397 ( 0 % )                ;
;                                             ;                       ;                        ;                                ;                                ;
; Connections                                 ;                       ;                        ;                                ;                                ;
;     -- Input Connections                    ; 294                   ; 170                    ; 1019                           ; 1                              ;
;     -- Registered Input Connections         ; 143                   ; 127                    ; 598                            ; 0                              ;
;     -- Output Connections                   ; 349                   ; 503                    ; 34                             ; 598                            ;
;     -- Registered Output Connections        ; 341                   ; 502                    ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Internal Connections                        ;                       ;                        ;                                ;                                ;
;     -- Total Connections                    ; 11020                 ; 1399                   ; 5243                           ; 608                            ;
;     -- Registered Connections               ; 5412                  ; 1133                   ; 3571                           ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; External Connections                        ;                       ;                        ;                                ;                                ;
;     -- Top                                  ; 0                     ; 202                    ; 343                            ; 98                             ;
;     -- sld_hub:auto_hub                     ; 202                   ; 22                     ; 297                            ; 152                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 343                   ; 297                    ; 64                             ; 349                            ;
;     -- hard_block:auto_generated_inst       ; 98                    ; 152                    ; 349                            ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Partition Interface                         ;                       ;                        ;                                ;                                ;
;     -- Input Ports                          ; 67                    ; 110                    ; 92                             ; 4                              ;
;     -- Output Ports                         ; 46                    ; 128                    ; 31                             ; 9                              ;
;     -- Bidir Ports                          ; 0                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Registered Ports                            ;                       ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 11                     ; 22                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 67                     ; 17                             ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Port Connectivity                           ;                       ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 2                      ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 45                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 83                     ; 11                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 88                     ; 25                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 76                     ; 19                             ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; Name                                                                                                                                                             ; Partition ; Type          ; Location           ; Status                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; HEX0[0]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[0]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y8_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[0]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[1]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[1]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y11_N77  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[1]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N79 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[2]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[2]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y11_N94  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[2]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N96 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[3]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[3]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y4_N77   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[3]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N79  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[4]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[4]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y13_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[4]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[5]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[5]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y13_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[5]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX0[6]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[6]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y4_N94   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[6]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N96  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[0]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[0]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y6_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[0]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[1]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[1]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y6_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[1]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[2]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[2]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y16_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[2]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[3]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[3]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y16_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[3]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[4]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[4]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y15_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[4]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[5]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[5]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y15_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[5]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX1[6]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[6]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y8_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[6]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[0]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[0]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y11_N43  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[0]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N45 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[1]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[1]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y13_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[1]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[2]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[2]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y13_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[2]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[3]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[3]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y8_N20   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[3]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[4]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[4]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y15_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[4]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[5]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[5]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y15_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[5]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX4[6]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[6]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y20_N43  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[6]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N45 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[0]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[0]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y20_N60  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[0]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N62 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[1]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[1]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y21_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[1]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y21_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[2]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[2]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y25_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[2]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y25_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[3]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[3]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y23_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[3]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[4]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[4]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y9_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[4]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[5]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[5]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y23_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[5]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; HEX5[6]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[6]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y9_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[6]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; KEY[0]                                                                                                                                                           ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[0]                                                                                                                                                    ; Top       ; Input Pad     ; IOPAD_X36_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[0]~input                                                                                                                                              ; Top       ; Input Buffer  ; IOIBUF_X36_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; KEY[1]                                                                                                                                                           ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[1]                                                                                                                                                    ; Top       ; Input Pad     ; IOPAD_X36_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[1]~input                                                                                                                                              ; Top       ; Input Buffer  ; IOIBUF_X36_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; KEY[2]                                                                                                                                                           ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[2]                                                                                                                                                    ; Top       ; Input Pad     ; IOPAD_X40_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[2]~input                                                                                                                                              ; Top       ; Input Buffer  ; IOIBUF_X40_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; KEY[3]                                                                                                                                                           ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[3]                                                                                                                                                    ; Top       ; Input Pad     ; IOPAD_X40_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[3]~input                                                                                                                                              ; Top       ; Input Buffer  ; IOIBUF_X40_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[0]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[0]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X52_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[0]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[1]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[1]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X52_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[1]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[2]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[2]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X60_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[2]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[3]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[3]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X80_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[3]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[4]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[4]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X60_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[4]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[5]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[5]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X80_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[5]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[6]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[6]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X84_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[6]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X84_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[7]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[7]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y6_N3    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[7]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N5   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[8]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[8]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y8_N3    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[8]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N5   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; LEDR[9]                                                                                                                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[9]                                                                                                                                                   ; Top       ; Output Pad    ; IOPAD_X89_Y6_N20   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[9]~output                                                                                                                                            ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; PLD_CLOCKINPUT                                                                                                                                                   ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PLD_CLOCKINPUT                                                                                                                                            ; Top       ; Input Pad     ; IOPAD_X32_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- PLD_CLOCKINPUT~input                                                                                                                                      ; Top       ; Input Buffer  ; IOIBUF_X32_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SERIAL_IN                                                                                                                                                        ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SERIAL_IN                                                                                                                                                 ; Top       ; Input Pad     ; IOPAD_X52_Y0_N51   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SERIAL_IN~input                                                                                                                                           ; Top       ; Input Buffer  ; IOIBUF_X52_Y0_N52  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SERIAL_OUT                                                                                                                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- SERIAL_OUT                                                                                                                                                ; Top       ; Output Pad    ; IOPAD_X68_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SERIAL_OUT~output                                                                                                                                         ; Top       ; Output Buffer ; IOOBUF_X68_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[0]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[0]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X12_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[0]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X12_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[1]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[1]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X16_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[1]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[2]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[2]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X8_Y0_N34    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[2]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X8_Y0_N35   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[3]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[3]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X4_Y0_N51    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[3]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N52   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[4]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[4]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X2_Y0_N40    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[4]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X2_Y0_N41   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[5]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[5]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X16_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[5]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[6]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[6]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X4_Y0_N34    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[6]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N35   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[7]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[7]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X4_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[7]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N1    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[8]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[8]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X4_Y0_N17    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[8]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N18   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; SW[9]                                                                                                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[9]                                                                                                                                                     ; Top       ; Input Pad     ; IOPAD_X2_Y0_N57    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[9]~input                                                                                                                                               ; Top       ; Input Buffer  ; IOIBUF_X2_Y0_N58   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; altera_reserved_tck                                                                                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tck                                                                                                                                       ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; altera_reserved_tdi                                                                                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tdi                                                                                                                                       ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; altera_reserved_tdo                                                                                                                                              ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- altera_reserved_tdo                                                                                                                                       ; Top       ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; altera_reserved_tms                                                                                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tms                                                                                                                                       ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_cpu_the_lab5CPU_cpu_nios2_oci_the_lab5CPU_cpu_jtag_debug_module_wrapper_lab5CPU_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; jtag.bp.cpu_jtag_uart_lab5CPU_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
; ~QUARTUS_CREATED_GND~1                                                                                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                                                                                                  ;           ;               ;                    ;                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+


+---------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                    ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1420                        ;
;                                             ;                             ;
; Combinational ALUT usage for logic          ; 1753                        ;
;     -- 7 input functions                    ; 7                           ;
;     -- 6 input functions                    ; 303                         ;
;     -- 5 input functions                    ; 394                         ;
;     -- 4 input functions                    ; 288                         ;
;     -- <=3 input functions                  ; 761                         ;
;                                             ;                             ;
; Dedicated logic registers                   ; 1939                        ;
;                                             ;                             ;
; I/O pins                                    ; 55                          ;
; Total MLAB memory bits                      ; 0                           ;
; Total block memory bits                     ; 666624                      ;
;                                             ;                             ;
; Total DSP Blocks                            ; 0                           ;
;                                             ;                             ;
; Maximum fan-out node                        ; PLD_CLOCKINPUT~inputCLKENA0 ;
; Maximum fan-out                             ; 1153                        ;
; Total fan-out                               ; 16485                       ;
; Average fan-out                             ; 4.01                        ;
+---------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------+
; Name                                                                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------+
; lab5CPU:cpu|lab5CPU_cpu:cpu|lab5CPU_cpu_nios2_oci:the_lab5CPU_cpu_nios2_oci|lab5CPU_cpu_nios2_ocimem:the_lab5CPU_cpu_nios2_ocimem|lab5CPU_cpu_ociram_sp_ram_module:lab5CPU_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dng1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; lab5CPU_cpu_ociram_default_contents.mif ;
; lab5CPU:cpu|lab5CPU_cpu:cpu|lab5CPU_cpu_register_bank_a_module:lab5CPU_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_qgo1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; lab5CPU_cpu_rf_ram_a.mif                ;
; lab5CPU:cpu|lab5CPU_cpu:cpu|lab5CPU_cpu_register_bank_b_module:lab5CPU_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_rgo1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; lab5CPU_cpu_rf_ram_b.mif                ;
; lab5CPU:cpu|lab5CPU_jtag_uart:jtag_uart|lab5CPU_jtag_uart_scfifo_r:the_lab5CPU_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                    ;
; lab5CPU:cpu|lab5CPU_jtag_uart:jtag_uart|lab5CPU_jtag_uart_scfifo_w:the_lab5CPU_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                    ;
; lab5CPU:cpu|lab5CPU_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_otk1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; lab5CPU_onchip_mem.hex                  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_tba4:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; None                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition
    Info: Processing started: Tue Mar 08 14:17:34 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off nios2_quartus2_project -c nios2_quartus2_project --merge=on
Info (35006): Using previously generated Fitter netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 49 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/blomqcon/Desktop/lab5_Connor2/DE1_SoC.sv Line: 5
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/blomqcon/Desktop/lab5_Connor2/DE1_SoC.sv Line: 5
Info (21057): Implemented 3047 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 19 input pins
    Info (21059): Implemented 40 output pins
    Info (21061): Implemented 2899 logic cells
    Info (21064): Implemented 86 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1017 megabytes
    Info: Processing ended: Tue Mar 08 14:17:38 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


