TimeQuest Timing Analyzer report for part5
Thu Nov 06 19:51:53 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 13. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 19. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 20. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'audio_clock:u4|LRCK_1X'
 23. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 24. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 25. Slow Model Removal: 'audio_clock:u4|LRCK_1X'
 26. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 29. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 30. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 31. Slow Model Minimum Pulse Width: 'CLOCK_27'
 32. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 46. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 47. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 48. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 49. Fast Model Hold: 'CLOCK_50'
 50. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 51. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 52. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 53. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 54. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 55. Fast Model Recovery: 'audio_clock:u4|LRCK_1X'
 56. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 57. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 58. Fast Model Removal: 'audio_clock:u4|LRCK_1X'
 59. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 60. Fast Model Minimum Pulse Width: 'CLOCK_50'
 61. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 62. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 63. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 64. Fast Model Minimum Pulse Width: 'CLOCK_27'
 65. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Progagation Delay
 78. Minimum Progagation Delay
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; part5                                                            ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 259.13 MHz ; 259.13 MHz      ; CLOCK_50                       ;                                                      ;
; 268.46 MHz ; 268.46 MHz      ; audio_clock:u4|LRCK_1X         ;                                                      ;
; 281.37 MHz ; 281.37 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;                                                      ;
; 309.02 MHz ; 309.02 MHz      ; p1|altpll_component|pll|clk[1] ;                                                      ;
; 917.43 MHz ; 500.0 MHz       ; audio_clock:u4|oAUD_BCK        ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.859 ; -86.763       ;
; audio_clock:u4|LRCK_1X         ; -2.725 ; -47.323       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.554 ; -126.819      ;
; p1|altpll_component|pll|clk[1] ; -0.118 ; -0.236        ;
; audio_clock:u4|oAUD_BCK        ; -0.090 ; -0.177        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.550 ; -2.550        ;
; p1|altpll_component|pll|clk[1] ; -0.107 ; -0.214        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 0.391  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.534  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -4.203 ; -58.816       ;
; audio_clock:u4|LRCK_1X         ; -1.039 ; -25.174       ;
; audio_clock:u4|oAUD_BCK        ; -0.482 ; -1.928        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.252 ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 1.340 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.976 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -31.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.895      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.825 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.861      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.763 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.804      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.742 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.783      ;
; -2.705 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.747      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.692 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.728      ;
; -2.671 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.713      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.637 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.678      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.617 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.653      ;
; -2.609 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.656      ;
; -2.588 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.635      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.584 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.620      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.574 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.610      ;
; -2.538 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.580      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.554      ;
; -2.502 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.543      ;
; -2.502 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.543      ;
; -2.502 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.543      ;
; -2.502 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.543      ;
; -2.502 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.543      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                        ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; -2.725 ; dds_phase[1]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.757      ;
; -2.655 ; dds_phase[2]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.687      ;
; -2.654 ; dds_phase[1]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.686      ;
; -2.619 ; dds_phase[3]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.651      ;
; -2.584 ; dds_phase[2]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.616      ;
; -2.583 ; dds_phase[1]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.615      ;
; -2.548 ; dds_phase[3]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.580      ;
; -2.513 ; dds_phase[4]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.545      ;
; -2.513 ; dds_phase[2]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.545      ;
; -2.512 ; dds_phase[1]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.544      ;
; -2.478 ; dds_phase[5]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.510      ;
; -2.477 ; dds_phase[3]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.509      ;
; -2.442 ; dds_phase[4]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.474      ;
; -2.442 ; dds_phase[2]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.474      ;
; -2.441 ; dds_phase[1]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.473      ;
; -2.407 ; dds_phase[6]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.439      ;
; -2.407 ; dds_phase[5]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.439      ;
; -2.406 ; dds_phase[3]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.438      ;
; -2.371 ; dds_phase[4]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.403      ;
; -2.371 ; dds_phase[2]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.403      ;
; -2.370 ; dds_phase[1]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.402      ;
; -2.336 ; dds_phase[6]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.368      ;
; -2.336 ; dds_phase[5]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.368      ;
; -2.335 ; dds_phase[3]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.367      ;
; -2.304 ; dds_phase[7]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.336      ;
; -2.300 ; dds_phase[4]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.332      ;
; -2.300 ; dds_phase[2]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.332      ;
; -2.299 ; dds_phase[1]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.331      ;
; -2.265 ; dds_phase[6]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.297      ;
; -2.265 ; dds_phase[5]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.297      ;
; -2.264 ; dds_phase[3]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.296      ;
; -2.233 ; dds_phase[7]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.265      ;
; -2.229 ; dds_phase[4]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.261      ;
; -2.229 ; dds_phase[2]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.261      ;
; -2.228 ; dds_phase[1]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.260      ;
; -2.194 ; dds_phase[6]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.226      ;
; -2.194 ; dds_phase[5]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.226      ;
; -2.193 ; dds_phase[3]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.225      ;
; -2.178 ; dds_phase[10] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.210      ;
; -2.170 ; dds_phase[8]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.202      ;
; -2.162 ; dds_phase[7]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.194      ;
; -2.158 ; dds_phase[4]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.190      ;
; -2.158 ; dds_phase[2]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.190      ;
; -2.123 ; dds_phase[6]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.155      ;
; -2.123 ; dds_phase[5]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.155      ;
; -2.122 ; dds_phase[3]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.154      ;
; -2.107 ; dds_phase[10] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.139      ;
; -2.099 ; dds_phase[8]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.131      ;
; -2.091 ; dds_phase[7]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.123      ;
; -2.087 ; dds_phase[4]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.119      ;
; -2.070 ; dds_phase[9]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.102      ;
; -2.069 ; dds_phase[1]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.101      ;
; -2.052 ; dds_phase[6]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.084      ;
; -2.052 ; dds_phase[5]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.084      ;
; -2.036 ; dds_phase[10] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.068      ;
; -2.028 ; dds_phase[8]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.060      ;
; -2.020 ; dds_phase[7]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.052      ;
; -2.016 ; dds_phase[4]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.048      ;
; -1.999 ; dds_phase[9]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.031      ;
; -1.999 ; dds_phase[2]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.031      ;
; -1.998 ; dds_phase[1]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.030      ;
; -1.981 ; dds_phase[6]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.013      ;
; -1.981 ; dds_phase[5]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 3.013      ;
; -1.965 ; dds_phase[10] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.997      ;
; -1.963 ; dds_phase[3]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.995      ;
; -1.957 ; dds_phase[8]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.989      ;
; -1.949 ; dds_phase[7]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.981      ;
; -1.928 ; dds_phase[11] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.960      ;
; -1.928 ; dds_phase[9]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.960      ;
; -1.928 ; dds_phase[2]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.960      ;
; -1.927 ; dds_phase[1]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.959      ;
; -1.910 ; dds_phase[6]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.942      ;
; -1.894 ; dds_phase[10] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.926      ;
; -1.892 ; dds_phase[3]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.924      ;
; -1.889 ; dds_phase[12] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.921      ;
; -1.886 ; dds_phase[8]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.918      ;
; -1.878 ; dds_phase[7]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.910      ;
; -1.857 ; dds_phase[11] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.889      ;
; -1.857 ; dds_phase[9]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.889      ;
; -1.857 ; dds_phase[4]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.889      ;
; -1.857 ; dds_phase[2]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.889      ;
; -1.856 ; dds_phase[1]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.888      ;
; -1.823 ; dds_phase[10] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.855      ;
; -1.822 ; dds_phase[5]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.854      ;
; -1.821 ; dds_phase[3]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.853      ;
; -1.818 ; dds_phase[12] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.850      ;
; -1.815 ; dds_phase[8]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.847      ;
; -1.807 ; dds_phase[7]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.839      ;
; -1.786 ; dds_phase[13] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.818      ;
; -1.786 ; dds_phase[11] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.818      ;
; -1.786 ; dds_phase[9]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.818      ;
; -1.786 ; dds_phase[4]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.818      ;
; -1.786 ; dds_phase[2]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.818      ;
; -1.785 ; dds_phase[1]  ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.817      ;
; -1.752 ; dds_phase[10] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.784      ;
; -1.751 ; dds_phase[6]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.783      ;
; -1.751 ; dds_phase[5]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.783      ;
; -1.750 ; dds_phase[3]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.782      ;
; -1.747 ; dds_phase[12] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.779      ;
; -1.744 ; dds_phase[8]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.004     ; 2.776      ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.554 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.592      ;
; -2.554 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.592      ;
; -2.554 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.592      ;
; -2.549 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.587      ;
; -2.539 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.575      ;
; -2.534 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.570      ;
; -2.532 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.027     ; 3.541      ;
; -2.532 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.027     ; 3.541      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.561      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.510 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.546      ;
; -2.497 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.533      ;
; -2.485 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.521      ;
; -2.485 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.521      ;
; -2.481 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.517      ;
; -2.481 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.517      ;
; -2.481 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.517      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.468 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.506      ;
; -2.459 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.495      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.459      ;
; -2.408 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.444      ;
; -2.408 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.444      ;
; -2.408 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.444      ;
; -2.404 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.440      ;
; -2.403 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.439      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.436      ;
; -2.388 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.424      ;
; -2.386 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.029     ; 3.393      ;
; -2.386 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.029     ; 3.393      ;
; -2.385 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.423      ;
; -2.385 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.423      ;
; -2.385 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.423      ;
; -2.380 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.418      ;
; -2.363 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.406      ;
; -2.363 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.027     ; 3.372      ;
; -2.363 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.027     ; 3.372      ;
; -2.355 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.390      ;
; -2.355 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.390      ;
; -2.340 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.375      ;
; -2.340 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.375      ;
; -2.339 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.373      ;
; -2.339 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.373      ;
; -2.336 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.370      ;
; -2.336 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.370      ;
; -2.336 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.370      ;
; -2.336 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.370      ;
; -2.336 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.370      ;
; -2.335 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.369      ;
; -2.335 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.369      ;
; -2.335 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.369      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.358      ;
; -2.321 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.359      ;
; -2.318 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.353      ;
; -2.316 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.352      ;
; -2.316 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.352      ;
; -2.313 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.349      ;
; -2.313 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.349      ;
; -2.312 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.348      ;
; -2.312 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.348      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.118 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.248      ; 0.657      ;
; -0.118 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.248      ; 0.657      ;
; -0.118 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.248      ; 0.657      ;
; -0.118 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.248      ; 0.657      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.319 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.272      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.351 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.240      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.493 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.098      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.630 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.961      ;
; 52.950 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.641      ;
; 52.982 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.609      ;
; 53.124 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.467      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.171 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.420      ;
; 53.261 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.330      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.346 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.245      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.480 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.111      ;
; 53.802 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.977 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.614      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.111 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.480      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.129 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.462      ;
; 54.304 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.287      ;
; 54.306 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.285      ;
; 54.329 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.263      ;
; 54.331 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.261      ;
; 54.332 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.260      ;
; 54.343 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.001     ; 1.247      ;
; 54.486 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.105      ;
; 54.653 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.001     ; 0.937      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.090 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.126      ;
; -0.087 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.123      ;
; -0.037 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.073      ;
; 0.046  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.990      ;
; 0.214  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.822      ;
; 0.216  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.820      ;
; 0.379  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.550 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.691      ; 0.657      ;
; -2.050 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.691      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.831  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.837  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 1.007  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 1.274      ;
; 1.022  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.288      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.187  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.188  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.223  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.249  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.258  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.259  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.270  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.281  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.286  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.005     ; 1.547      ;
; 1.295  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.562      ;
; 1.298  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.308  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.574      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.329  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.107 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.248      ; 0.657      ;
; -0.107 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.248      ; 0.657      ;
; -0.107 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.248      ; 0.657      ;
; -0.107 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.248      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.534  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.800      ;
; 0.536  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.538  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.672  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.937      ;
; 0.806  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.813  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.081      ;
; 0.837  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.839  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.982  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.247      ;
; 0.993  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.260      ;
; 0.994  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.261      ;
; 0.996  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.263      ;
; 1.019  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.285      ;
; 1.021  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.287      ;
; 1.189  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.214  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.223  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.489      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.499      ;
; 1.260  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.267  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.290  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.556      ;
; 1.303  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.331  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.597      ;
; 1.338  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.348  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.614      ;
; 1.361  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.627      ;
; 1.374  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.640      ;
; 1.392  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.658      ;
; 1.402  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.668      ;
; 1.409  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.675      ;
; 1.445  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.711      ;
; 1.462  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.728      ;
; 1.463  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.729      ;
; 1.473  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.739      ;
; 1.480  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.523  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.789      ;
; 1.533  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.799      ;
; 1.544  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.810      ;
; 1.569  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.835      ;
; 1.604  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.870      ;
; 1.639  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.675  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.941      ;
; 1.703  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.969      ;
; 1.710  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.976      ;
; 1.774  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.040      ;
; 1.845  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.845  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.845  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.845  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 1.979  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.245      ;
; 2.064  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.330      ;
; 2.154  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.420      ;
; 2.154  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.420      ;
; 2.154  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.420      ;
; 2.154  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.420      ;
; 2.154  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.420      ;
; 2.201  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.467      ;
; 2.343  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.609      ;
; 2.375  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.641      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.782      ;
; 0.524 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.535 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.545 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.811      ;
; 0.569 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.835      ;
; 0.656 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.922      ;
; 0.667 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.934      ;
; 0.678 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.944      ;
; 0.678 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.944      ;
; 0.704 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.970      ;
; 0.781 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.047      ;
; 0.782 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.786 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.052      ;
; 0.819 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.085      ;
; 0.832 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.102      ;
; 0.839 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.111      ;
; 0.852 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.855 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.122      ;
; 0.872 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.875 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.942 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.237      ;
; 0.958 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.224      ;
; 0.965 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.231      ;
; 1.021 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.280      ;
; 1.037 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.303      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.071 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.087 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.353      ;
; 1.088 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.354      ;
; 1.089 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.354      ;
; 1.094 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.360      ;
; 1.102 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.397      ;
; 1.106 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.374      ;
; 1.112 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.379      ;
; 1.124 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.390      ;
; 1.125 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.393      ;
; 1.126 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.392      ;
; 1.147 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.415      ;
; 1.154 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.422      ;
; 1.169 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.435      ;
; 1.192 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.461      ;
; 1.219 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.485      ;
; 1.222 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.231 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.496      ;
; 1.238 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.245 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.513      ;
; 1.247 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.513      ;
; 1.253 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.520      ;
; 1.258 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.524      ;
; 1.261 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.527      ;
; 1.263 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.266 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.532      ;
; 1.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.536      ;
; 1.275 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.541      ;
; 1.278 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.543      ;
; 1.290 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.556      ;
; 1.293 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.559      ;
; 1.293 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.559      ;
; 1.295 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.565      ;
; 1.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.575      ;
; 1.314 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.580      ;
; 1.314 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.580      ;
; 1.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.579      ;
; 1.323 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.591      ;
; 1.332 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.603      ;
; 1.345 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.610      ;
; 1.354 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.621      ;
; 1.354 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.621      ;
; 1.361 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.627      ;
; 1.382 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.391 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.554 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.820      ;
; 0.556 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.822      ;
; 0.724 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.990      ;
; 0.807 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.073      ;
; 0.857 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.123      ;
; 0.860 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.126      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                        ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; 0.534 ; dds_phase[31] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.800      ;
; 0.791 ; dds_phase[20] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; dds_phase[23] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dds_phase[16] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dds_phase[14] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dds_phase[4]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dds_phase[2]  ; dds_phase[2]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; dds_phase[30] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; dds_phase[17] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; dds_phase[1]  ; dds_phase[1]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; dds_phase[15] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dds_phase[13] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dds_phase[11] ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dds_phase[9]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dds_phase[7]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.065      ;
; 0.806 ; dds_phase[25] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; dds_phase[27] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.072      ;
; 0.825 ; dds_phase[8]  ; dds_phase[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.091      ;
; 0.828 ; dds_phase[12] ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; dds_phase[19] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; dds_phase[3]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; dds_phase[22] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; dds_phase[21] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; dds_phase[6]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; dds_phase[5]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; dds_phase[24] ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; dds_phase[28] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; dds_phase[26] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.112      ;
; 0.974 ; dds_phase[10] ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.240      ;
; 1.010 ; dds_phase[18] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.276      ;
; 1.028 ; dds_phase[29] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.294      ;
; 1.178 ; dds_phase[20] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; dds_phase[1]  ; dds_phase[2]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.447      ;
; 1.181 ; dds_phase[17] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.447      ;
; 1.182 ; dds_phase[13] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[16] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[14] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[11] ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[2]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[4]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; dds_phase[9]  ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.448      ;
; 1.184 ; dds_phase[30] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.450      ;
; 1.189 ; dds_phase[27] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; dds_phase[25] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.455      ;
; 1.211 ; dds_phase[8]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.477      ;
; 1.214 ; dds_phase[12] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.480      ;
; 1.217 ; dds_phase[19] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; dds_phase[3]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; dds_phase[22] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; dds_phase[6]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; dds_phase[21] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; dds_phase[5]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.484      ;
; 1.224 ; dds_phase[24] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; dds_phase[28] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; dds_phase[26] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; dds_phase[20] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; dds_phase[17] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.518      ;
; 1.252 ; dds_phase[1]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.518      ;
; 1.253 ; dds_phase[9]  ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; dds_phase[16] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; dds_phase[13] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; dds_phase[11] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; dds_phase[2]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; dds_phase[4]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.519      ;
; 1.260 ; dds_phase[27] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; dds_phase[25] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.526      ;
; 1.270 ; dds_phase[23] ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.536      ;
; 1.274 ; dds_phase[7]  ; dds_phase[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.540      ;
; 1.278 ; dds_phase[15] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.004     ; 1.540      ;
; 1.282 ; dds_phase[8]  ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.548      ;
; 1.285 ; dds_phase[12] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.551      ;
; 1.288 ; dds_phase[19] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; dds_phase[3]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; dds_phase[21] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.555      ;
; 1.289 ; dds_phase[5]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; dds_phase[28] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; dds_phase[24] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; dds_phase[26] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; dds_phase[20] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.586      ;
; 1.323 ; dds_phase[17] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.589      ;
; 1.323 ; dds_phase[1]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.589      ;
; 1.324 ; dds_phase[9]  ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; dds_phase[16] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; dds_phase[11] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; dds_phase[2]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; dds_phase[4]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.590      ;
; 1.331 ; dds_phase[27] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; dds_phase[25] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; dds_phase[14] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.004     ; 1.594      ;
; 1.341 ; dds_phase[23] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.607      ;
; 1.345 ; dds_phase[7]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.611      ;
; 1.349 ; dds_phase[15] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.004     ; 1.611      ;
; 1.353 ; dds_phase[8]  ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.619      ;
; 1.356 ; dds_phase[12] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.622      ;
; 1.359 ; dds_phase[19] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; dds_phase[3]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.625      ;
; 1.361 ; dds_phase[10] ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.627      ;
; 1.366 ; dds_phase[28] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; dds_phase[24] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.632      ;
; 1.374 ; dds_phase[26] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.640      ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.203 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.432     ; 1.812      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
; -4.201 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.431     ; 1.811      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|LRCK_1X'                                                                                   ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[24] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[23] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[22] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[21] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[20] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[19] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[18] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[17] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[16] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[25] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[26] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[27] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[28] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[30] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[29] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -1.039 ; Reset_Delay:r0|oRESET ; dds_phase[31] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.200      ; 1.775      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[15] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[14] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[13] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[12] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[11] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[10] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[9]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[8]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[7]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[6]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[5]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[4]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[3]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[2]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
; -0.570 ; Reset_Delay:r0|oRESET ; dds_phase[1]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.204      ; 1.310      ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.482 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.479      ; 1.497      ;
; -0.482 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.479      ; 1.497      ;
; -0.482 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.479      ; 1.497      ;
; -0.482 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.479      ; 1.497      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.252 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.479      ; 1.497      ;
; 1.252 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.479      ; 1.497      ;
; 1.252 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.479      ; 1.497      ;
; 1.252 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.479      ; 1.497      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|LRCK_1X'                                                                                   ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[15] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[14] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[13] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[12] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[11] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[10] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[9]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[8]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[7]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[6]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[5]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[4]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[3]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[2]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.340 ; Reset_Delay:r0|oRESET ; dds_phase[1]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.204      ; 1.310      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[24] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[23] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[22] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[21] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[20] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[19] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[18] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[17] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[16] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[25] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[26] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[27] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[28] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[30] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[29] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
; 1.809 ; Reset_Delay:r0|oRESET ; dds_phase[31] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.200      ; 1.775      ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.976 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.431     ; 1.811      ;
; 3.978 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.432     ; 1.812      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[23]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[23]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[24]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[24]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[25]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[25]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[26]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[26]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[27]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[27]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.222  ; 5.222  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.946  ; 5.946  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.946  ; 5.946  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 17.453 ; 17.453 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 7.323  ; 7.323  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; 15.295 ; 15.295 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; 15.200 ; 15.200 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; 13.764 ; 13.764 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; 16.782 ; 16.782 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; 16.429 ; 16.429 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; 16.579 ; 16.579 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; 17.453 ; 17.453 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; 15.737 ; 15.737 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; 14.094 ; 14.094 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; 13.243 ; 13.243 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; 15.758 ; 15.758 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; 12.694 ; 12.694 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; 16.040 ; 16.040 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; 16.467 ; 16.467 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; 15.790 ; 15.790 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; 13.770 ; 13.770 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; 13.447 ; 13.447 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.276 ; -4.276 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -5.163 ; -5.163 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -5.163 ; -5.163 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 0.290  ; 0.290  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 0.290  ; 0.290  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; -2.525 ; -2.525 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; -4.507 ; -4.507 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; -4.525 ; -4.525 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; -1.546 ; -1.546 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; -3.819 ; -3.819 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; -5.628 ; -5.628 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; -7.015 ; -7.015 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; -3.620 ; -3.620 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; -4.950 ; -4.950 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; -5.534 ; -5.534 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; -6.155 ; -6.155 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; -3.076 ; -3.076 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; -7.832 ; -7.832 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; -8.908 ; -8.908 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; -8.549 ; -8.549 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; -6.708 ; -6.708 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; -6.692 ; -6.692 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.319 ; 11.319 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.232  ; 8.232  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.936  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;        ; 7.946  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 18.876 ; 18.876 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 5.255  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;        ; 5.255  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 16.139 ; 16.139 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.661  ; 6.936  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.232  ; 8.232  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.936  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;        ; 7.946  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 7.946  ; 13.179 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 5.255  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;        ; 5.255  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 11.292 ; 11.292 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; SW[0]      ; HEX0[1]     ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; SW[0]      ; HEX0[2]     ;        ; 7.555  ; 7.555  ;        ;
; SW[0]      ; HEX0[3]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[0]      ; HEX0[4]     ; 7.541  ;        ;        ; 7.541  ;
; SW[0]      ; HEX0[5]     ; 7.535  ;        ;        ; 7.535  ;
; SW[0]      ; HEX0[6]     ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; SW[0]      ; LEDR[0]     ; 5.902  ;        ;        ; 5.902  ;
; SW[1]      ; HEX0[0]     ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[1]      ; HEX0[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[1]      ; HEX0[2]     ; 7.689  ;        ;        ; 7.689  ;
; SW[1]      ; HEX0[3]     ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; SW[1]      ; HEX0[4]     ;        ; 7.675  ; 7.675  ;        ;
; SW[1]      ; HEX0[5]     ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; SW[1]      ; HEX0[6]     ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; SW[1]      ; LEDR[1]     ; 5.663  ;        ;        ; 5.663  ;
; SW[2]      ; HEX0[0]     ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; SW[2]      ; HEX0[1]     ; 8.190  ;        ;        ; 8.190  ;
; SW[2]      ; HEX0[2]     ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; SW[2]      ; HEX0[3]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[4]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[5]     ; 7.376  ; 7.376  ; 7.376  ; 7.376  ;
; SW[2]      ; HEX0[6]     ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; SW[2]      ; LEDR[2]     ; 5.935  ;        ;        ; 5.935  ;
; SW[3]      ; HEX0[0]     ; 8.361  ; 8.361  ; 8.361  ; 8.361  ;
; SW[3]      ; HEX0[1]     ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; SW[3]      ; HEX0[2]     ; 6.494  ; 6.494  ; 6.494  ; 6.494  ;
; SW[3]      ; HEX0[3]     ; 6.508  ; 6.508  ; 6.508  ; 6.508  ;
; SW[3]      ; HEX0[4]     ;        ; 6.503  ; 6.503  ;        ;
; SW[3]      ; HEX0[5]     ; 6.472  ; 6.472  ; 6.472  ; 6.472  ;
; SW[3]      ; HEX0[6]     ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; SW[3]      ; LEDR[3]     ; 5.375  ;        ;        ; 5.375  ;
; SW[4]      ; HEX1[0]     ; 6.779  ; 6.779  ; 6.779  ; 6.779  ;
; SW[4]      ; HEX1[1]     ; 6.832  ; 6.832  ; 6.832  ; 6.832  ;
; SW[4]      ; HEX1[2]     ;        ; 6.371  ; 6.371  ;        ;
; SW[4]      ; HEX1[3]     ; 6.334  ; 6.334  ; 6.334  ; 6.334  ;
; SW[4]      ; HEX1[4]     ; 6.348  ;        ;        ; 6.348  ;
; SW[4]      ; HEX1[5]     ; 6.622  ;        ;        ; 6.622  ;
; SW[4]      ; HEX1[6]     ; 6.634  ; 6.634  ; 6.634  ; 6.634  ;
; SW[4]      ; LEDR[4]     ; 6.000  ;        ;        ; 6.000  ;
; SW[5]      ; HEX1[0]     ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; SW[5]      ; HEX1[1]     ; 6.720  ; 6.720  ; 6.720  ; 6.720  ;
; SW[5]      ; HEX1[2]     ; 6.253  ;        ;        ; 6.253  ;
; SW[5]      ; HEX1[3]     ; 6.220  ; 6.220  ; 6.220  ; 6.220  ;
; SW[5]      ; HEX1[4]     ;        ; 6.228  ; 6.228  ;        ;
; SW[5]      ; HEX1[5]     ; 6.504  ; 6.504  ; 6.504  ; 6.504  ;
; SW[5]      ; HEX1[6]     ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; SW[5]      ; LEDR[5]     ; 5.713  ;        ;        ; 5.713  ;
; SW[6]      ; HEX1[0]     ; 6.580  ; 6.580  ; 6.580  ; 6.580  ;
; SW[6]      ; HEX1[1]     ; 6.629  ;        ;        ; 6.629  ;
; SW[6]      ; HEX1[2]     ; 6.172  ; 6.172  ; 6.172  ; 6.172  ;
; SW[6]      ; HEX1[3]     ; 6.135  ; 6.135  ; 6.135  ; 6.135  ;
; SW[6]      ; HEX1[4]     ; 6.149  ; 6.149  ; 6.149  ; 6.149  ;
; SW[6]      ; HEX1[5]     ; 6.423  ; 6.423  ; 6.423  ; 6.423  ;
; SW[6]      ; HEX1[6]     ; 6.430  ; 6.430  ; 6.430  ; 6.430  ;
; SW[6]      ; LEDR[6]     ; 5.714  ;        ;        ; 5.714  ;
; SW[7]      ; HEX1[0]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[7]      ; HEX1[1]     ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SW[7]      ; HEX1[2]     ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; SW[7]      ; HEX1[3]     ; 7.240  ; 7.240  ; 7.240  ; 7.240  ;
; SW[7]      ; HEX1[4]     ;        ; 7.253  ; 7.253  ;        ;
; SW[7]      ; HEX1[5]     ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[7]      ; HEX1[6]     ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[7]      ; LEDR[7]     ; 6.478  ;        ;        ; 6.478  ;
; SW[8]      ; HEX2[0]     ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[8]      ; HEX2[1]     ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; SW[8]      ; HEX2[2]     ;        ; 7.712  ; 7.712  ;        ;
; SW[8]      ; HEX2[3]     ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; SW[8]      ; HEX2[4]     ; 7.459  ;        ;        ; 7.459  ;
; SW[8]      ; HEX2[5]     ; 7.493  ;        ;        ; 7.493  ;
; SW[8]      ; HEX2[6]     ; 7.632  ; 7.632  ; 7.632  ; 7.632  ;
; SW[8]      ; LEDR[8]     ; 6.616  ;        ;        ; 6.616  ;
; SW[9]      ; HEX2[0]     ; 7.991  ; 7.991  ; 7.991  ; 7.991  ;
; SW[9]      ; HEX2[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[9]      ; HEX2[2]     ; 7.914  ;        ;        ; 7.914  ;
; SW[9]      ; HEX2[3]     ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; SW[9]      ; HEX2[4]     ;        ; 7.633  ; 7.633  ;        ;
; SW[9]      ; HEX2[5]     ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SW[9]      ; HEX2[6]     ; 7.797  ; 7.797  ; 7.797  ; 7.797  ;
; SW[9]      ; LEDR[9]     ; 6.858  ;        ;        ; 6.858  ;
; SW[10]     ; HEX2[0]     ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; SW[10]     ; HEX2[1]     ; 7.366  ;        ;        ; 7.366  ;
; SW[10]     ; HEX2[2]     ; 7.679  ; 7.679  ; 7.679  ; 7.679  ;
; SW[10]     ; HEX2[3]     ; 7.725  ; 7.725  ; 7.725  ; 7.725  ;
; SW[10]     ; HEX2[4]     ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; SW[10]     ; HEX2[5]     ; 7.421  ; 7.421  ; 7.421  ; 7.421  ;
; SW[10]     ; HEX2[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[10]     ; LEDR[10]    ; 5.965  ;        ;        ; 5.965  ;
; SW[11]     ; HEX2[0]     ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; SW[11]     ; HEX2[1]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[11]     ; HEX2[2]     ; 7.581  ; 7.581  ; 7.581  ; 7.581  ;
; SW[11]     ; HEX2[3]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[11]     ; HEX2[4]     ;        ; 7.305  ; 7.305  ;        ;
; SW[11]     ; HEX2[5]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[11]     ; HEX2[6]     ; 7.478  ; 7.478  ; 7.478  ; 7.478  ;
; SW[11]     ; LEDR[11]    ; 5.808  ;        ;        ; 5.808  ;
; SW[12]     ; HEX3[0]     ; 7.463  ; 7.463  ; 7.463  ; 7.463  ;
; SW[12]     ; HEX3[1]     ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[12]     ; HEX3[2]     ;        ; 8.097  ; 8.097  ;        ;
; SW[12]     ; HEX3[3]     ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SW[12]     ; HEX3[4]     ; 7.470  ;        ;        ; 7.470  ;
; SW[12]     ; HEX3[5]     ; 8.231  ;        ;        ; 8.231  ;
; SW[12]     ; HEX3[6]     ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[12]     ; LEDR[12]    ; 5.910  ;        ;        ; 5.910  ;
; SW[13]     ; HEX3[0]     ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; SW[13]     ; HEX3[1]     ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[13]     ; HEX3[2]     ; 11.783 ;        ;        ; 11.783 ;
; SW[13]     ; HEX3[3]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; SW[13]     ; HEX3[4]     ;        ; 11.160 ; 11.160 ;        ;
; SW[13]     ; HEX3[5]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; SW[13]     ; HEX3[6]     ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX3[0]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; SW[14]     ; HEX3[1]     ; 12.124 ;        ;        ; 12.124 ;
; SW[14]     ; HEX3[2]     ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; SW[14]     ; HEX3[3]     ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[14]     ; HEX3[4]     ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[14]     ; HEX3[5]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[14]     ; HEX3[6]     ; 12.296 ; 12.296 ; 12.296 ; 12.296 ;
; SW[14]     ; LEDR[14]    ; 9.854  ;        ;        ; 9.854  ;
; SW[15]     ; HEX3[0]     ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; SW[15]     ; HEX3[1]     ; 11.764 ; 11.764 ; 11.764 ; 11.764 ;
; SW[15]     ; HEX3[2]     ; 11.536 ; 11.536 ; 11.536 ; 11.536 ;
; SW[15]     ; HEX3[3]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; SW[15]     ; HEX3[4]     ;        ; 10.910 ; 10.910 ;        ;
; SW[15]     ; HEX3[5]     ; 11.651 ; 11.651 ; 11.651 ; 11.651 ;
; SW[15]     ; HEX3[6]     ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; SW[15]     ; LEDR[15]    ; 9.826  ;        ;        ; 9.826  ;
; SW[16]     ; HEX4[0]     ; 11.980 ;        ;        ; 11.980 ;
; SW[16]     ; HEX4[2]     ;        ; 11.352 ; 11.352 ;        ;
; SW[16]     ; HEX4[3]     ; 11.486 ;        ;        ; 11.486 ;
; SW[16]     ; HEX4[4]     ; 8.327  ;        ;        ; 8.327  ;
; SW[16]     ; HEX4[5]     ; 11.480 ;        ;        ; 11.480 ;
; SW[16]     ; LEDR[16]    ; 9.878  ;        ;        ; 9.878  ;
; SW[17]     ; HEX4[0]     ;        ; 11.868 ; 11.868 ;        ;
; SW[17]     ; HEX4[2]     ; 11.251 ;        ;        ; 11.251 ;
; SW[17]     ; HEX4[3]     ;        ; 11.374 ; 11.374 ;        ;
; SW[17]     ; HEX4[5]     ; 11.401 ;        ;        ; 11.401 ;
; SW[17]     ; HEX4[6]     ;        ; 8.327  ; 8.327  ;        ;
; SW[17]     ; LEDR[17]    ; 9.830  ;        ;        ; 9.830  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; SW[0]      ; HEX0[1]     ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; SW[0]      ; HEX0[2]     ;        ; 7.555  ; 7.555  ;        ;
; SW[0]      ; HEX0[3]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[0]      ; HEX0[4]     ; 7.541  ;        ;        ; 7.541  ;
; SW[0]      ; HEX0[5]     ; 7.535  ;        ;        ; 7.535  ;
; SW[0]      ; HEX0[6]     ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; SW[0]      ; LEDR[0]     ; 5.902  ;        ;        ; 5.902  ;
; SW[1]      ; HEX0[0]     ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[1]      ; HEX0[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[1]      ; HEX0[2]     ; 7.689  ;        ;        ; 7.689  ;
; SW[1]      ; HEX0[3]     ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; SW[1]      ; HEX0[4]     ;        ; 7.675  ; 7.675  ;        ;
; SW[1]      ; HEX0[5]     ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; SW[1]      ; HEX0[6]     ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; SW[1]      ; LEDR[1]     ; 5.663  ;        ;        ; 5.663  ;
; SW[2]      ; HEX0[0]     ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; SW[2]      ; HEX0[1]     ; 8.190  ;        ;        ; 8.190  ;
; SW[2]      ; HEX0[2]     ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; SW[2]      ; HEX0[3]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[4]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[5]     ; 7.376  ; 7.376  ; 7.376  ; 7.376  ;
; SW[2]      ; HEX0[6]     ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; SW[2]      ; LEDR[2]     ; 5.935  ;        ;        ; 5.935  ;
; SW[3]      ; HEX0[0]     ; 8.361  ; 8.361  ; 8.361  ; 8.361  ;
; SW[3]      ; HEX0[1]     ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; SW[3]      ; HEX0[2]     ; 6.494  ; 6.494  ; 6.494  ; 6.494  ;
; SW[3]      ; HEX0[3]     ; 6.508  ; 6.508  ; 6.508  ; 6.508  ;
; SW[3]      ; HEX0[4]     ;        ; 6.503  ; 6.503  ;        ;
; SW[3]      ; HEX0[5]     ; 6.472  ; 6.472  ; 6.472  ; 6.472  ;
; SW[3]      ; HEX0[6]     ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; SW[3]      ; LEDR[3]     ; 5.375  ;        ;        ; 5.375  ;
; SW[4]      ; HEX1[0]     ; 6.779  ; 6.779  ; 6.779  ; 6.779  ;
; SW[4]      ; HEX1[1]     ; 6.832  ; 6.832  ; 6.832  ; 6.832  ;
; SW[4]      ; HEX1[2]     ;        ; 6.371  ; 6.371  ;        ;
; SW[4]      ; HEX1[3]     ; 6.334  ; 6.334  ; 6.334  ; 6.334  ;
; SW[4]      ; HEX1[4]     ; 6.348  ;        ;        ; 6.348  ;
; SW[4]      ; HEX1[5]     ; 6.622  ;        ;        ; 6.622  ;
; SW[4]      ; HEX1[6]     ; 6.634  ; 6.634  ; 6.634  ; 6.634  ;
; SW[4]      ; LEDR[4]     ; 6.000  ;        ;        ; 6.000  ;
; SW[5]      ; HEX1[0]     ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; SW[5]      ; HEX1[1]     ; 6.720  ; 6.720  ; 6.720  ; 6.720  ;
; SW[5]      ; HEX1[2]     ; 6.253  ;        ;        ; 6.253  ;
; SW[5]      ; HEX1[3]     ; 6.220  ; 6.220  ; 6.220  ; 6.220  ;
; SW[5]      ; HEX1[4]     ;        ; 6.228  ; 6.228  ;        ;
; SW[5]      ; HEX1[5]     ; 6.504  ; 6.504  ; 6.504  ; 6.504  ;
; SW[5]      ; HEX1[6]     ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; SW[5]      ; LEDR[5]     ; 5.713  ;        ;        ; 5.713  ;
; SW[6]      ; HEX1[0]     ; 6.580  ; 6.580  ; 6.580  ; 6.580  ;
; SW[6]      ; HEX1[1]     ; 6.629  ;        ;        ; 6.629  ;
; SW[6]      ; HEX1[2]     ; 6.172  ; 6.172  ; 6.172  ; 6.172  ;
; SW[6]      ; HEX1[3]     ; 6.135  ; 6.135  ; 6.135  ; 6.135  ;
; SW[6]      ; HEX1[4]     ; 6.149  ; 6.149  ; 6.149  ; 6.149  ;
; SW[6]      ; HEX1[5]     ; 6.423  ; 6.423  ; 6.423  ; 6.423  ;
; SW[6]      ; HEX1[6]     ; 6.430  ; 6.430  ; 6.430  ; 6.430  ;
; SW[6]      ; LEDR[6]     ; 5.714  ;        ;        ; 5.714  ;
; SW[7]      ; HEX1[0]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[7]      ; HEX1[1]     ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SW[7]      ; HEX1[2]     ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; SW[7]      ; HEX1[3]     ; 7.240  ; 7.240  ; 7.240  ; 7.240  ;
; SW[7]      ; HEX1[4]     ;        ; 7.253  ; 7.253  ;        ;
; SW[7]      ; HEX1[5]     ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[7]      ; HEX1[6]     ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[7]      ; LEDR[7]     ; 6.478  ;        ;        ; 6.478  ;
; SW[8]      ; HEX2[0]     ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[8]      ; HEX2[1]     ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; SW[8]      ; HEX2[2]     ;        ; 7.712  ; 7.712  ;        ;
; SW[8]      ; HEX2[3]     ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; SW[8]      ; HEX2[4]     ; 7.459  ;        ;        ; 7.459  ;
; SW[8]      ; HEX2[5]     ; 7.493  ;        ;        ; 7.493  ;
; SW[8]      ; HEX2[6]     ; 7.632  ; 7.632  ; 7.632  ; 7.632  ;
; SW[8]      ; LEDR[8]     ; 6.616  ;        ;        ; 6.616  ;
; SW[9]      ; HEX2[0]     ; 7.991  ; 7.991  ; 7.991  ; 7.991  ;
; SW[9]      ; HEX2[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[9]      ; HEX2[2]     ; 7.914  ;        ;        ; 7.914  ;
; SW[9]      ; HEX2[3]     ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; SW[9]      ; HEX2[4]     ;        ; 7.633  ; 7.633  ;        ;
; SW[9]      ; HEX2[5]     ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SW[9]      ; HEX2[6]     ; 7.797  ; 7.797  ; 7.797  ; 7.797  ;
; SW[9]      ; LEDR[9]     ; 6.858  ;        ;        ; 6.858  ;
; SW[10]     ; HEX2[0]     ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; SW[10]     ; HEX2[1]     ; 7.366  ;        ;        ; 7.366  ;
; SW[10]     ; HEX2[2]     ; 7.679  ; 7.679  ; 7.679  ; 7.679  ;
; SW[10]     ; HEX2[3]     ; 7.725  ; 7.725  ; 7.725  ; 7.725  ;
; SW[10]     ; HEX2[4]     ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; SW[10]     ; HEX2[5]     ; 7.421  ; 7.421  ; 7.421  ; 7.421  ;
; SW[10]     ; HEX2[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[10]     ; LEDR[10]    ; 5.965  ;        ;        ; 5.965  ;
; SW[11]     ; HEX2[0]     ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; SW[11]     ; HEX2[1]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[11]     ; HEX2[2]     ; 7.581  ; 7.581  ; 7.581  ; 7.581  ;
; SW[11]     ; HEX2[3]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[11]     ; HEX2[4]     ;        ; 7.305  ; 7.305  ;        ;
; SW[11]     ; HEX2[5]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[11]     ; HEX2[6]     ; 7.478  ; 7.478  ; 7.478  ; 7.478  ;
; SW[11]     ; LEDR[11]    ; 5.808  ;        ;        ; 5.808  ;
; SW[12]     ; HEX3[0]     ; 7.463  ; 7.463  ; 7.463  ; 7.463  ;
; SW[12]     ; HEX3[1]     ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[12]     ; HEX3[2]     ;        ; 8.097  ; 8.097  ;        ;
; SW[12]     ; HEX3[3]     ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SW[12]     ; HEX3[4]     ; 7.470  ;        ;        ; 7.470  ;
; SW[12]     ; HEX3[5]     ; 8.231  ;        ;        ; 8.231  ;
; SW[12]     ; HEX3[6]     ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[12]     ; LEDR[12]    ; 5.910  ;        ;        ; 5.910  ;
; SW[13]     ; HEX3[0]     ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; SW[13]     ; HEX3[1]     ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[13]     ; HEX3[2]     ; 11.783 ;        ;        ; 11.783 ;
; SW[13]     ; HEX3[3]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; SW[13]     ; HEX3[4]     ;        ; 11.160 ; 11.160 ;        ;
; SW[13]     ; HEX3[5]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; SW[13]     ; HEX3[6]     ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX3[0]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; SW[14]     ; HEX3[1]     ; 12.124 ;        ;        ; 12.124 ;
; SW[14]     ; HEX3[2]     ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; SW[14]     ; HEX3[3]     ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[14]     ; HEX3[4]     ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[14]     ; HEX3[5]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[14]     ; HEX3[6]     ; 12.296 ; 12.296 ; 12.296 ; 12.296 ;
; SW[14]     ; LEDR[14]    ; 9.854  ;        ;        ; 9.854  ;
; SW[15]     ; HEX3[0]     ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; SW[15]     ; HEX3[1]     ; 11.764 ; 11.764 ; 11.764 ; 11.764 ;
; SW[15]     ; HEX3[2]     ; 11.536 ; 11.536 ; 11.536 ; 11.536 ;
; SW[15]     ; HEX3[3]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; SW[15]     ; HEX3[4]     ;        ; 10.910 ; 10.910 ;        ;
; SW[15]     ; HEX3[5]     ; 11.651 ; 11.651 ; 11.651 ; 11.651 ;
; SW[15]     ; HEX3[6]     ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; SW[15]     ; LEDR[15]    ; 9.826  ;        ;        ; 9.826  ;
; SW[16]     ; HEX4[0]     ; 11.980 ;        ;        ; 11.980 ;
; SW[16]     ; HEX4[2]     ;        ; 11.352 ; 11.352 ;        ;
; SW[16]     ; HEX4[3]     ; 11.486 ;        ;        ; 11.486 ;
; SW[16]     ; HEX4[4]     ; 8.327  ;        ;        ; 8.327  ;
; SW[16]     ; HEX4[5]     ; 11.480 ;        ;        ; 11.480 ;
; SW[16]     ; LEDR[16]    ; 9.878  ;        ;        ; 9.878  ;
; SW[17]     ; HEX4[0]     ;        ; 11.868 ; 11.868 ;        ;
; SW[17]     ; HEX4[2]     ; 11.251 ;        ;        ; 11.251 ;
; SW[17]     ; HEX4[3]     ;        ; 11.374 ; 11.374 ;        ;
; SW[17]     ; HEX4[5]     ; 11.401 ;        ;        ; 11.401 ;
; SW[17]     ; HEX4[6]     ;        ; 8.327  ; 8.327  ;        ;
; SW[17]     ; LEDR[17]    ; 9.830  ;        ;        ; 9.830  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.831 ; -20.693       ;
; audio_clock:u4|LRCK_1X         ; -0.803 ; -8.482        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.694 ; -30.231       ;
; p1|altpll_component|pll|clk[1] ; -0.177 ; -0.354        ;
; audio_clock:u4|oAUD_BCK        ; 0.496  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.591 ; -1.591        ;
; p1|altpll_component|pll|clk[1] ; 0.062  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 0.215  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.244  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.582 ; -36.135       ;
; audio_clock:u4|LRCK_1X         ; -0.355 ; -7.870        ;
; audio_clock:u4|oAUD_BCK        ; -0.095 ; -0.380        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 0.975 ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 1.026 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.466 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -31.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.831 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.863      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.771 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.803      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.766 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.802      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.783      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.746      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.707 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.743      ;
; -0.703 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.741      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.692 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.724      ;
; -0.687 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.725      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.679 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.711      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
; -0.650 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.686      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                        ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; -0.803 ; dds_phase[1]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.832      ;
; -0.769 ; dds_phase[2]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.798      ;
; -0.768 ; dds_phase[1]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.797      ;
; -0.747 ; dds_phase[3]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.776      ;
; -0.734 ; dds_phase[2]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.763      ;
; -0.733 ; dds_phase[1]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.762      ;
; -0.712 ; dds_phase[3]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.741      ;
; -0.700 ; dds_phase[4]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.729      ;
; -0.699 ; dds_phase[2]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.728      ;
; -0.698 ; dds_phase[1]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.727      ;
; -0.678 ; dds_phase[5]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.707      ;
; -0.677 ; dds_phase[3]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.706      ;
; -0.665 ; dds_phase[4]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.694      ;
; -0.664 ; dds_phase[2]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.693      ;
; -0.663 ; dds_phase[1]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.692      ;
; -0.643 ; dds_phase[6]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.672      ;
; -0.643 ; dds_phase[5]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.672      ;
; -0.642 ; dds_phase[3]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.671      ;
; -0.630 ; dds_phase[4]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.659      ;
; -0.629 ; dds_phase[2]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.658      ;
; -0.628 ; dds_phase[1]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.657      ;
; -0.608 ; dds_phase[6]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.637      ;
; -0.608 ; dds_phase[5]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.637      ;
; -0.607 ; dds_phase[3]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.636      ;
; -0.595 ; dds_phase[4]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.624      ;
; -0.594 ; dds_phase[2]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.623      ;
; -0.593 ; dds_phase[1]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.622      ;
; -0.591 ; dds_phase[7]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.620      ;
; -0.573 ; dds_phase[6]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.602      ;
; -0.573 ; dds_phase[5]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.602      ;
; -0.572 ; dds_phase[3]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.601      ;
; -0.560 ; dds_phase[4]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.589      ;
; -0.559 ; dds_phase[2]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.588      ;
; -0.558 ; dds_phase[1]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.587      ;
; -0.556 ; dds_phase[7]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.585      ;
; -0.538 ; dds_phase[6]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.567      ;
; -0.538 ; dds_phase[5]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.567      ;
; -0.537 ; dds_phase[3]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.566      ;
; -0.525 ; dds_phase[4]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.554      ;
; -0.524 ; dds_phase[2]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.553      ;
; -0.521 ; dds_phase[7]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.550      ;
; -0.510 ; dds_phase[10] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; dds_phase[8]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.539      ;
; -0.503 ; dds_phase[6]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.532      ;
; -0.503 ; dds_phase[5]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.532      ;
; -0.502 ; dds_phase[3]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.531      ;
; -0.490 ; dds_phase[4]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.519      ;
; -0.486 ; dds_phase[7]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.515      ;
; -0.475 ; dds_phase[10] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.504      ;
; -0.475 ; dds_phase[8]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.504      ;
; -0.468 ; dds_phase[6]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.497      ;
; -0.468 ; dds_phase[5]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.497      ;
; -0.465 ; dds_phase[9]  ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.494      ;
; -0.464 ; dds_phase[1]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.493      ;
; -0.455 ; dds_phase[4]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.484      ;
; -0.451 ; dds_phase[7]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.480      ;
; -0.440 ; dds_phase[10] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.469      ;
; -0.440 ; dds_phase[8]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.469      ;
; -0.433 ; dds_phase[6]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.462      ;
; -0.433 ; dds_phase[5]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.462      ;
; -0.430 ; dds_phase[9]  ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.459      ;
; -0.430 ; dds_phase[2]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.459      ;
; -0.429 ; dds_phase[1]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.458      ;
; -0.416 ; dds_phase[7]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.445      ;
; -0.408 ; dds_phase[3]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.437      ;
; -0.405 ; dds_phase[10] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.434      ;
; -0.405 ; dds_phase[8]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.434      ;
; -0.398 ; dds_phase[6]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.427      ;
; -0.395 ; dds_phase[11] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.424      ;
; -0.395 ; dds_phase[9]  ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.424      ;
; -0.395 ; dds_phase[2]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.424      ;
; -0.394 ; dds_phase[1]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.423      ;
; -0.381 ; dds_phase[7]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.410      ;
; -0.373 ; dds_phase[3]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.402      ;
; -0.371 ; dds_phase[12] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.400      ;
; -0.370 ; dds_phase[10] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.399      ;
; -0.370 ; dds_phase[8]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.399      ;
; -0.361 ; dds_phase[4]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.390      ;
; -0.360 ; dds_phase[11] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.389      ;
; -0.360 ; dds_phase[9]  ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.389      ;
; -0.360 ; dds_phase[2]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.389      ;
; -0.359 ; dds_phase[1]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.388      ;
; -0.346 ; dds_phase[7]  ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.375      ;
; -0.339 ; dds_phase[5]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.368      ;
; -0.338 ; dds_phase[3]  ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.367      ;
; -0.336 ; dds_phase[12] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.365      ;
; -0.335 ; dds_phase[10] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.364      ;
; -0.335 ; dds_phase[8]  ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.364      ;
; -0.326 ; dds_phase[13] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.355      ;
; -0.326 ; dds_phase[4]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.355      ;
; -0.325 ; dds_phase[11] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.354      ;
; -0.325 ; dds_phase[9]  ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.354      ;
; -0.325 ; dds_phase[2]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.354      ;
; -0.324 ; dds_phase[1]  ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.353      ;
; -0.304 ; dds_phase[6]  ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.333      ;
; -0.304 ; dds_phase[5]  ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.333      ;
; -0.303 ; dds_phase[3]  ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.332      ;
; -0.301 ; dds_phase[12] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.330      ;
; -0.300 ; dds_phase[10] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.329      ;
; -0.300 ; dds_phase[8]  ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.003     ; 1.329      ;
+--------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.694 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.726      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.722      ;
; -0.674 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 1.684      ;
; -0.674 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 1.684      ;
; -0.670 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.705      ;
; -0.670 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.705      ;
; -0.670 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.705      ;
; -0.666 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.701      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.697      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.648 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.680      ;
; -0.630 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.662      ;
; -0.630 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.662      ;
; -0.630 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.662      ;
; -0.630 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.662      ;
; -0.629 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.024     ; 1.637      ;
; -0.629 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.024     ; 1.637      ;
; -0.627 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.659      ;
; -0.627 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.659      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.660      ;
; -0.626 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.658      ;
; -0.625 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.658      ;
; -0.625 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.658      ;
; -0.625 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.658      ;
; -0.621 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.654      ;
; -0.621 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 1.631      ;
; -0.621 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 1.631      ;
; -0.617 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.652      ;
; -0.617 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.652      ;
; -0.617 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.652      ;
; -0.613 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.648      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.606 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.638      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.602 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.634      ;
; -0.601 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.633      ;
; -0.601 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.633      ;
; -0.585 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.615      ;
; -0.585 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.615      ;
; -0.584 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.616      ;
; -0.584 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.616      ;
; -0.583 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.613      ;
; -0.583 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.613      ;
; -0.583 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.613      ;
; -0.583 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.613      ;
; -0.583 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.613      ;
; -0.582 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.612      ;
; -0.582 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.612      ;
; -0.582 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.612      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.581 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.613      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.612      ;
; -0.578 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 1.588      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.177 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.012      ; 0.367      ;
; -0.177 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.012      ; 0.367      ;
; -0.177 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.012      ; 0.367      ;
; -0.177 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.012      ; 0.367      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.057 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.530      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.135 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.452      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.167 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.420      ;
; 54.405 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.182      ;
; 54.416 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.171      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.483 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.104      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.500 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.087      ;
; 54.515 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.072      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.550 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.037      ;
; 54.768 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.819      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.790 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.797      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.835 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.752      ;
; 54.848 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.739      ;
; 54.898 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.689      ;
; 54.979 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.608      ;
; 54.979 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.608      ;
; 54.985 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.602      ;
; 54.988 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.599      ;
; 54.989 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.598      ;
; 54.995 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.592      ;
; 55.060 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.527      ;
; 55.123 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.464      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                          ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.496 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.536      ;
; 0.499 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.533      ;
; 0.518 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.514      ;
; 0.550 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.482      ;
; 0.622 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.410      ;
; 0.624 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.591 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.665      ; 0.367      ;
; -1.091 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.665      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.368  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.454  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 0.607      ;
; 0.455  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.511  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.546  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.004     ; 0.698      ;
; 0.550  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.561  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.562  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.062 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.367      ;
; 0.062 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.367      ;
; 0.062 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.367      ;
; 0.062 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.312 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.464      ;
; 0.362 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.440 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.592      ;
; 0.446 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.598      ;
; 0.447 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.599      ;
; 0.450 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.602      ;
; 0.456 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.608      ;
; 0.500 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.553 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.713      ;
; 0.570 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.587 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.775      ;
; 0.640 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.667 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.819      ;
; 0.669 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.675 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.827      ;
; 0.682 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.834      ;
; 0.704 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.856      ;
; 0.717 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.739 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.752 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.769 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.921      ;
; 0.774 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.926      ;
; 0.804 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.885 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.037      ;
; 0.920 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.935 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.952 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 1.015 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.015 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.015 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.015 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.015 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 1.019 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.171      ;
; 1.030 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.182      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.242 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.402      ;
; 0.263 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.415      ;
; 0.302 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.302 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.311 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.463      ;
; 0.319 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.474      ;
; 0.330 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.482      ;
; 0.361 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.375 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.422 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.024      ; 0.598      ;
; 0.432 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.584      ;
; 0.463 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.617      ;
; 0.476 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.628      ;
; 0.480 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.625      ;
; 0.492 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.647      ;
; 0.499 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.024      ; 0.697      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.687      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.687      ;
; 0.534 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.701      ;
; 0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.706      ;
; 0.552 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.708      ;
; 0.559 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.563 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.715      ;
; 0.565 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.735      ;
; 0.599 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.753      ;
; 0.599 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.607 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.615 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.770      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.410      ;
; 0.330 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.482      ;
; 0.362 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.514      ;
; 0.381 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.536      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                        ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+
; 0.244 ; dds_phase[31] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.396      ;
; 0.356 ; dds_phase[23] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; dds_phase[20] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; dds_phase[17] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; dds_phase[16] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds_phase[11] ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds_phase[9]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds_phase[2]  ; dds_phase[2]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dds_phase[30] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; dds_phase[15] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds_phase[14] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds_phase[13] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds_phase[7]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dds_phase[4]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; dds_phase[1]  ; dds_phase[1]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dds_phase[25] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dds_phase[27] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.512      ;
; 0.366 ; dds_phase[8]  ; dds_phase[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; dds_phase[12] ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; dds_phase[19] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; dds_phase[3]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; dds_phase[22] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; dds_phase[21] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; dds_phase[6]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; dds_phase[5]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; dds_phase[24] ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; dds_phase[28] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; dds_phase[26] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.526      ;
; 0.438 ; dds_phase[10] ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.590      ;
; 0.449 ; dds_phase[18] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.601      ;
; 0.458 ; dds_phase[29] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.610      ;
; 0.494 ; dds_phase[20] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; dds_phase[1]  ; dds_phase[2]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; dds_phase[17] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; dds_phase[30] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; dds_phase[16] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; dds_phase[11] ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; dds_phase[2]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; dds_phase[9]  ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; dds_phase[14] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; dds_phase[13] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; dds_phase[4]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; dds_phase[27] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; dds_phase[25] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.650      ;
; 0.506 ; dds_phase[8]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; dds_phase[12] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; dds_phase[19] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; dds_phase[3]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; dds_phase[22] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; dds_phase[6]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; dds_phase[21] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; dds_phase[5]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; dds_phase[24] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; dds_phase[28] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; dds_phase[26] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.666      ;
; 0.529 ; dds_phase[20] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; dds_phase[17] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; dds_phase[1]  ; dds_phase[3]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; dds_phase[9]  ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; dds_phase[16] ; dds_phase[18] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; dds_phase[11] ; dds_phase[13] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; dds_phase[2]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; dds_phase[13] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; dds_phase[4]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; dds_phase[27] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; dds_phase[25] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.685      ;
; 0.541 ; dds_phase[8]  ; dds_phase[10] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; dds_phase[12] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; dds_phase[19] ; dds_phase[21] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; dds_phase[3]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; dds_phase[21] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; dds_phase[5]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; dds_phase[24] ; dds_phase[26] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; dds_phase[15] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.003     ; 0.696      ;
; 0.547 ; dds_phase[28] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; dds_phase[23] ; dds_phase[24] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; dds_phase[26] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; dds_phase[7]  ; dds_phase[8]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.704      ;
; 0.564 ; dds_phase[20] ; dds_phase[23] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; dds_phase[17] ; dds_phase[20] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; dds_phase[1]  ; dds_phase[4]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; dds_phase[9]  ; dds_phase[12] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; dds_phase[16] ; dds_phase[19] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; dds_phase[11] ; dds_phase[14] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; dds_phase[2]  ; dds_phase[5]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; dds_phase[4]  ; dds_phase[7]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; dds_phase[27] ; dds_phase[30] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; dds_phase[25] ; dds_phase[28] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.720      ;
; 0.576 ; dds_phase[10] ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.728      ;
; 0.576 ; dds_phase[8]  ; dds_phase[11] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; dds_phase[12] ; dds_phase[15] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; dds_phase[19] ; dds_phase[22] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; dds_phase[3]  ; dds_phase[6]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; dds_phase[24] ; dds_phase[27] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; dds_phase[28] ; dds_phase[31] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; dds_phase[15] ; dds_phase[17] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.003     ; 0.731      ;
; 0.584 ; dds_phase[23] ; dds_phase[25] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; dds_phase[26] ; dds_phase[29] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; dds_phase[7]  ; dds_phase[9]  ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; dds_phase[14] ; dds_phase[16] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.003     ; 0.736      ;
+-------+---------------+---------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.582 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.975      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
; -2.581 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.644     ; 0.974      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|LRCK_1X'                                                                                   ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[24] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[23] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[22] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[21] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[20] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[19] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[18] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[17] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[16] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[25] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[26] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[27] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[28] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[30] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[29] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.355 ; Reset_Delay:r0|oRESET ; dds_phase[31] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.059      ; 0.946      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[15] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[14] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[13] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[12] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[11] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[10] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[9]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[8]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[7]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[6]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[5]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[4]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[3]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[2]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
; -0.146 ; Reset_Delay:r0|oRESET ; dds_phase[1]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.062      ; 0.740      ;
+--------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.095 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.196      ; 0.823      ;
; -0.095 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.196      ; 0.823      ;
; -0.095 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.196      ; 0.823      ;
; -0.095 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.196      ; 0.823      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 0.975 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.196      ; 0.823      ;
; 0.975 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.196      ; 0.823      ;
; 0.975 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.196      ; 0.823      ;
; 0.975 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.196      ; 0.823      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|LRCK_1X'                                                                                   ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[15] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[14] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[13] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[12] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[11] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[10] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[9]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[8]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[7]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[6]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[5]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[4]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[3]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[2]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.026 ; Reset_Delay:r0|oRESET ; dds_phase[1]  ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.062      ; 0.740      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[24] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[23] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[22] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[21] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[20] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[19] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[18] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[17] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[16] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[25] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[26] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[27] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[28] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[30] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[29] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
; 1.235 ; Reset_Delay:r0|oRESET ; dds_phase[31] ; CLOCK_50     ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.059      ; 0.946      ;
+-------+-----------------------+---------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.466 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.974      ;
; 2.467 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.644     ; 0.975      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; dds_phase[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[23]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[23]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[24]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[24]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[25]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[25]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[26]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[26]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[27]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; dds_phase[27]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.743 ; 2.743 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.186 ; 3.186 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.186 ; 3.186 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 7.710 ; 7.710 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 3.053 ; 3.053 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; 6.490 ; 6.490 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; 6.457 ; 6.457 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; 5.679 ; 5.679 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; 7.113 ; 7.113 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; 6.973 ; 6.973 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; 7.004 ; 7.004 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; 7.577 ; 7.577 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; 6.839 ; 6.839 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; 6.100 ; 6.100 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; 5.590 ; 5.590 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; 6.829 ; 6.829 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; 5.411 ; 5.411 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; 7.534 ; 7.534 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; 7.710 ; 7.710 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; 7.447 ; 7.447 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; 6.539 ; 6.539 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; 6.406 ; 6.406 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.319 ; -2.319 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.810 ; -2.810 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.810 ; -2.810 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 0.435  ; 0.435  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 0.435  ; 0.435  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; -0.930 ; -0.930 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; -1.818 ; -1.818 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; -1.685 ; -1.685 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; -0.373 ; -0.373 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; -1.409 ; -1.409 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; -2.113 ; -2.113 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; -2.908 ; -2.908 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; -1.498 ; -1.498 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; -2.104 ; -2.104 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; -2.204 ; -2.204 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; -2.516 ; -2.516 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; -1.158 ; -1.158 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; -3.854 ; -3.854 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; -4.359 ; -4.359 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; -4.197 ; -4.197 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; -3.383 ; -3.383 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; -3.391 ; -3.391 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.855 ; 5.855 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.601 ; 4.601 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.454 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;       ; 3.982 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 9.253 ; 9.253 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.829 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.829 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 8.010 ; 8.010 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.134 ; 3.454 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.601 ; 4.601 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.454 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;       ; 3.982 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 3.982 ; 6.745 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.829 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.829 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 5.934 ; 5.934 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; SW[0]      ; HEX0[1]     ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; SW[0]      ; HEX0[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[0]      ; HEX0[3]     ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; HEX0[4]     ; 3.944 ;       ;       ; 3.944 ;
; SW[0]      ; HEX0[5]     ; 3.939 ;       ;       ; 3.939 ;
; SW[0]      ; HEX0[6]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[0]      ; LEDR[0]     ; 3.186 ;       ;       ; 3.186 ;
; SW[1]      ; HEX0[0]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[1]      ; HEX0[1]     ; 4.115 ; 4.115 ; 4.115 ; 4.115 ;
; SW[1]      ; HEX0[2]     ; 3.992 ;       ;       ; 3.992 ;
; SW[1]      ; HEX0[3]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; HEX0[4]     ;       ; 3.987 ; 3.987 ;       ;
; SW[1]      ; HEX0[5]     ; 3.979 ; 3.979 ; 3.979 ; 3.979 ;
; SW[1]      ; HEX0[6]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[1]      ; LEDR[1]     ; 3.056 ;       ;       ; 3.056 ;
; SW[2]      ; HEX0[0]     ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; SW[2]      ; HEX0[1]     ; 4.240 ;       ;       ; 4.240 ;
; SW[2]      ; HEX0[2]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; HEX0[3]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[2]      ; HEX0[4]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[2]      ; HEX0[5]     ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; SW[2]      ; HEX0[6]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; LEDR[2]     ; 3.204 ;       ;       ; 3.204 ;
; SW[3]      ; HEX0[0]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[3]      ; HEX0[1]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; SW[3]      ; HEX0[2]     ; 3.360 ; 3.360 ; 3.360 ; 3.360 ;
; SW[3]      ; HEX0[3]     ; 3.354 ; 3.354 ; 3.354 ; 3.354 ;
; SW[3]      ; HEX0[4]     ;       ; 3.352 ; 3.352 ;       ;
; SW[3]      ; HEX0[5]     ; 3.347 ; 3.347 ; 3.347 ; 3.347 ;
; SW[3]      ; HEX0[6]     ; 3.350 ; 3.350 ; 3.350 ; 3.350 ;
; SW[3]      ; LEDR[3]     ; 2.881 ;       ;       ; 2.881 ;
; SW[4]      ; HEX1[0]     ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; SW[4]      ; HEX1[1]     ; 3.571 ; 3.571 ; 3.571 ; 3.571 ;
; SW[4]      ; HEX1[2]     ;       ; 3.308 ; 3.308 ;       ;
; SW[4]      ; HEX1[3]     ; 3.283 ; 3.283 ; 3.283 ; 3.283 ;
; SW[4]      ; HEX1[4]     ; 3.300 ;       ;       ; 3.300 ;
; SW[4]      ; HEX1[5]     ; 3.418 ;       ;       ; 3.418 ;
; SW[4]      ; HEX1[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[4]      ; LEDR[4]     ; 3.206 ;       ;       ; 3.206 ;
; SW[5]      ; HEX1[0]     ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; SW[5]      ; HEX1[1]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[5]      ; HEX1[2]     ; 3.227 ;       ;       ; 3.227 ;
; SW[5]      ; HEX1[3]     ; 3.200 ; 3.200 ; 3.200 ; 3.200 ;
; SW[5]      ; HEX1[4]     ;       ; 3.217 ; 3.217 ;       ;
; SW[5]      ; HEX1[5]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[5]      ; HEX1[6]     ; 3.352 ; 3.352 ; 3.352 ; 3.352 ;
; SW[5]      ; LEDR[5]     ; 3.068 ;       ;       ; 3.068 ;
; SW[6]      ; HEX1[0]     ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; SW[6]      ; HEX1[1]     ; 3.462 ;       ;       ; 3.462 ;
; SW[6]      ; HEX1[2]     ; 3.202 ; 3.202 ; 3.202 ; 3.202 ;
; SW[6]      ; HEX1[3]     ; 3.177 ; 3.177 ; 3.177 ; 3.177 ;
; SW[6]      ; HEX1[4]     ; 3.194 ; 3.194 ; 3.194 ; 3.194 ;
; SW[6]      ; HEX1[5]     ; 3.309 ; 3.309 ; 3.309 ; 3.309 ;
; SW[6]      ; HEX1[6]     ; 3.323 ; 3.323 ; 3.323 ; 3.323 ;
; SW[6]      ; LEDR[6]     ; 3.061 ;       ;       ; 3.061 ;
; SW[7]      ; HEX1[0]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[7]      ; HEX1[1]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[7]      ; HEX1[2]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[7]      ; HEX1[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[7]      ; HEX1[4]     ;       ; 3.823 ; 3.823 ;       ;
; SW[7]      ; HEX1[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[7]      ; HEX1[6]     ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; SW[7]      ; LEDR[7]     ; 3.538 ;       ;       ; 3.538 ;
; SW[8]      ; HEX2[0]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[8]      ; HEX2[1]     ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; SW[8]      ; HEX2[2]     ;       ; 4.062 ; 4.062 ;       ;
; SW[8]      ; HEX2[3]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[8]      ; HEX2[4]     ; 3.935 ;       ;       ; 3.935 ;
; SW[8]      ; HEX2[5]     ; 3.954 ;       ;       ; 3.954 ;
; SW[8]      ; HEX2[6]     ; 3.996 ; 3.996 ; 3.996 ; 3.996 ;
; SW[8]      ; LEDR[8]     ; 3.569 ;       ;       ; 3.569 ;
; SW[9]      ; HEX2[0]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[9]      ; HEX2[1]     ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; SW[9]      ; HEX2[2]     ; 4.223 ;       ;       ; 4.223 ;
; SW[9]      ; HEX2[3]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[9]      ; HEX2[4]     ;       ; 4.089 ; 4.089 ;       ;
; SW[9]      ; HEX2[5]     ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[9]      ; HEX2[6]     ; 4.150 ; 4.150 ; 4.150 ; 4.150 ;
; SW[9]      ; LEDR[9]     ; 3.740 ;       ;       ; 3.740 ;
; SW[10]     ; HEX2[0]     ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; SW[10]     ; HEX2[1]     ; 3.825 ;       ;       ; 3.825 ;
; SW[10]     ; HEX2[2]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[10]     ; HEX2[3]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[10]     ; HEX2[4]     ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; SW[10]     ; HEX2[5]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[10]     ; HEX2[6]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[10]     ; LEDR[10]    ; 3.228 ;       ;       ; 3.228 ;
; SW[11]     ; HEX2[0]     ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; SW[11]     ; HEX2[1]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[11]     ; HEX2[2]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; SW[11]     ; HEX2[3]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[11]     ; HEX2[4]     ;       ; 3.843 ; 3.843 ;       ;
; SW[11]     ; HEX2[5]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[11]     ; HEX2[6]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[11]     ; LEDR[11]    ; 3.167 ;       ;       ; 3.167 ;
; SW[12]     ; HEX3[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; SW[12]     ; HEX3[1]     ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[12]     ; HEX3[2]     ;       ; 4.186 ; 4.186 ;       ;
; SW[12]     ; HEX3[3]     ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; SW[12]     ; HEX3[4]     ; 3.916 ;       ;       ; 3.916 ;
; SW[12]     ; HEX3[5]     ; 4.189 ;       ;       ; 4.189 ;
; SW[12]     ; HEX3[6]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; SW[12]     ; LEDR[12]    ; 3.198 ;       ;       ; 3.198 ;
; SW[13]     ; HEX3[0]     ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; SW[13]     ; HEX3[1]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[13]     ; HEX3[2]     ; 6.438 ;       ;       ; 6.438 ;
; SW[13]     ; HEX3[3]     ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; SW[13]     ; HEX3[4]     ;       ; 6.162 ; 6.162 ;       ;
; SW[13]     ; HEX3[5]     ; 6.421 ; 6.421 ; 6.421 ; 6.421 ;
; SW[13]     ; HEX3[6]     ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SW[13]     ; LEDR[13]    ; 5.583 ;       ;       ; 5.583 ;
; SW[14]     ; HEX3[0]     ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; SW[14]     ; HEX3[1]     ; 6.576 ;       ;       ; 6.576 ;
; SW[14]     ; HEX3[2]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[14]     ; HEX3[3]     ; 6.460 ; 6.460 ; 6.460 ; 6.460 ;
; SW[14]     ; HEX3[4]     ; 6.222 ; 6.222 ; 6.222 ; 6.222 ;
; SW[14]     ; HEX3[5]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; SW[14]     ; HEX3[6]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; SW[14]     ; LEDR[14]    ; 5.614 ;       ;       ; 5.614 ;
; SW[15]     ; HEX3[0]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[15]     ; HEX3[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX3[2]     ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; SW[15]     ; HEX3[3]     ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; SW[15]     ; HEX3[4]     ;       ; 6.074 ; 6.074 ;       ;
; SW[15]     ; HEX3[5]     ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
; SW[15]     ; HEX3[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[15]     ; LEDR[15]    ; 5.592 ;       ;       ; 5.592 ;
; SW[16]     ; HEX4[0]     ; 6.535 ;       ;       ; 6.535 ;
; SW[16]     ; HEX4[2]     ;       ; 6.246 ; 6.246 ;       ;
; SW[16]     ; HEX4[3]     ; 6.314 ;       ;       ; 6.314 ;
; SW[16]     ; HEX4[4]     ; 4.786 ;       ;       ; 4.786 ;
; SW[16]     ; HEX4[5]     ; 6.315 ;       ;       ; 6.315 ;
; SW[16]     ; LEDR[16]    ; 5.629 ;       ;       ; 5.629 ;
; SW[17]     ; HEX4[0]     ;       ; 6.481 ; 6.481 ;       ;
; SW[17]     ; HEX4[2]     ; 6.229 ;       ;       ; 6.229 ;
; SW[17]     ; HEX4[3]     ;       ; 6.260 ; 6.260 ;       ;
; SW[17]     ; HEX4[5]     ; 6.290 ;       ;       ; 6.290 ;
; SW[17]     ; HEX4[6]     ;       ; 4.792 ; 4.792 ;       ;
; SW[17]     ; LEDR[17]    ; 5.602 ;       ;       ; 5.602 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; SW[0]      ; HEX0[1]     ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; SW[0]      ; HEX0[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[0]      ; HEX0[3]     ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; HEX0[4]     ; 3.944 ;       ;       ; 3.944 ;
; SW[0]      ; HEX0[5]     ; 3.939 ;       ;       ; 3.939 ;
; SW[0]      ; HEX0[6]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[0]      ; LEDR[0]     ; 3.186 ;       ;       ; 3.186 ;
; SW[1]      ; HEX0[0]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[1]      ; HEX0[1]     ; 4.115 ; 4.115 ; 4.115 ; 4.115 ;
; SW[1]      ; HEX0[2]     ; 3.992 ;       ;       ; 3.992 ;
; SW[1]      ; HEX0[3]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; HEX0[4]     ;       ; 3.987 ; 3.987 ;       ;
; SW[1]      ; HEX0[5]     ; 3.979 ; 3.979 ; 3.979 ; 3.979 ;
; SW[1]      ; HEX0[6]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[1]      ; LEDR[1]     ; 3.056 ;       ;       ; 3.056 ;
; SW[2]      ; HEX0[0]     ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; SW[2]      ; HEX0[1]     ; 4.240 ;       ;       ; 4.240 ;
; SW[2]      ; HEX0[2]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; HEX0[3]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[2]      ; HEX0[4]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[2]      ; HEX0[5]     ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; SW[2]      ; HEX0[6]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; LEDR[2]     ; 3.204 ;       ;       ; 3.204 ;
; SW[3]      ; HEX0[0]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[3]      ; HEX0[1]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; SW[3]      ; HEX0[2]     ; 3.360 ; 3.360 ; 3.360 ; 3.360 ;
; SW[3]      ; HEX0[3]     ; 3.354 ; 3.354 ; 3.354 ; 3.354 ;
; SW[3]      ; HEX0[4]     ;       ; 3.352 ; 3.352 ;       ;
; SW[3]      ; HEX0[5]     ; 3.347 ; 3.347 ; 3.347 ; 3.347 ;
; SW[3]      ; HEX0[6]     ; 3.350 ; 3.350 ; 3.350 ; 3.350 ;
; SW[3]      ; LEDR[3]     ; 2.881 ;       ;       ; 2.881 ;
; SW[4]      ; HEX1[0]     ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; SW[4]      ; HEX1[1]     ; 3.571 ; 3.571 ; 3.571 ; 3.571 ;
; SW[4]      ; HEX1[2]     ;       ; 3.308 ; 3.308 ;       ;
; SW[4]      ; HEX1[3]     ; 3.283 ; 3.283 ; 3.283 ; 3.283 ;
; SW[4]      ; HEX1[4]     ; 3.300 ;       ;       ; 3.300 ;
; SW[4]      ; HEX1[5]     ; 3.418 ;       ;       ; 3.418 ;
; SW[4]      ; HEX1[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[4]      ; LEDR[4]     ; 3.206 ;       ;       ; 3.206 ;
; SW[5]      ; HEX1[0]     ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; SW[5]      ; HEX1[1]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[5]      ; HEX1[2]     ; 3.227 ;       ;       ; 3.227 ;
; SW[5]      ; HEX1[3]     ; 3.200 ; 3.200 ; 3.200 ; 3.200 ;
; SW[5]      ; HEX1[4]     ;       ; 3.217 ; 3.217 ;       ;
; SW[5]      ; HEX1[5]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[5]      ; HEX1[6]     ; 3.352 ; 3.352 ; 3.352 ; 3.352 ;
; SW[5]      ; LEDR[5]     ; 3.068 ;       ;       ; 3.068 ;
; SW[6]      ; HEX1[0]     ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; SW[6]      ; HEX1[1]     ; 3.462 ;       ;       ; 3.462 ;
; SW[6]      ; HEX1[2]     ; 3.202 ; 3.202 ; 3.202 ; 3.202 ;
; SW[6]      ; HEX1[3]     ; 3.177 ; 3.177 ; 3.177 ; 3.177 ;
; SW[6]      ; HEX1[4]     ; 3.194 ; 3.194 ; 3.194 ; 3.194 ;
; SW[6]      ; HEX1[5]     ; 3.309 ; 3.309 ; 3.309 ; 3.309 ;
; SW[6]      ; HEX1[6]     ; 3.323 ; 3.323 ; 3.323 ; 3.323 ;
; SW[6]      ; LEDR[6]     ; 3.061 ;       ;       ; 3.061 ;
; SW[7]      ; HEX1[0]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[7]      ; HEX1[1]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[7]      ; HEX1[2]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[7]      ; HEX1[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[7]      ; HEX1[4]     ;       ; 3.823 ; 3.823 ;       ;
; SW[7]      ; HEX1[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[7]      ; HEX1[6]     ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; SW[7]      ; LEDR[7]     ; 3.538 ;       ;       ; 3.538 ;
; SW[8]      ; HEX2[0]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[8]      ; HEX2[1]     ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; SW[8]      ; HEX2[2]     ;       ; 4.062 ; 4.062 ;       ;
; SW[8]      ; HEX2[3]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[8]      ; HEX2[4]     ; 3.935 ;       ;       ; 3.935 ;
; SW[8]      ; HEX2[5]     ; 3.954 ;       ;       ; 3.954 ;
; SW[8]      ; HEX2[6]     ; 3.996 ; 3.996 ; 3.996 ; 3.996 ;
; SW[8]      ; LEDR[8]     ; 3.569 ;       ;       ; 3.569 ;
; SW[9]      ; HEX2[0]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[9]      ; HEX2[1]     ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; SW[9]      ; HEX2[2]     ; 4.223 ;       ;       ; 4.223 ;
; SW[9]      ; HEX2[3]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[9]      ; HEX2[4]     ;       ; 4.089 ; 4.089 ;       ;
; SW[9]      ; HEX2[5]     ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[9]      ; HEX2[6]     ; 4.150 ; 4.150 ; 4.150 ; 4.150 ;
; SW[9]      ; LEDR[9]     ; 3.740 ;       ;       ; 3.740 ;
; SW[10]     ; HEX2[0]     ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; SW[10]     ; HEX2[1]     ; 3.825 ;       ;       ; 3.825 ;
; SW[10]     ; HEX2[2]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[10]     ; HEX2[3]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[10]     ; HEX2[4]     ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; SW[10]     ; HEX2[5]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[10]     ; HEX2[6]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[10]     ; LEDR[10]    ; 3.228 ;       ;       ; 3.228 ;
; SW[11]     ; HEX2[0]     ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; SW[11]     ; HEX2[1]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[11]     ; HEX2[2]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; SW[11]     ; HEX2[3]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[11]     ; HEX2[4]     ;       ; 3.843 ; 3.843 ;       ;
; SW[11]     ; HEX2[5]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[11]     ; HEX2[6]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[11]     ; LEDR[11]    ; 3.167 ;       ;       ; 3.167 ;
; SW[12]     ; HEX3[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; SW[12]     ; HEX3[1]     ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[12]     ; HEX3[2]     ;       ; 4.186 ; 4.186 ;       ;
; SW[12]     ; HEX3[3]     ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; SW[12]     ; HEX3[4]     ; 3.916 ;       ;       ; 3.916 ;
; SW[12]     ; HEX3[5]     ; 4.189 ;       ;       ; 4.189 ;
; SW[12]     ; HEX3[6]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; SW[12]     ; LEDR[12]    ; 3.198 ;       ;       ; 3.198 ;
; SW[13]     ; HEX3[0]     ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; SW[13]     ; HEX3[1]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[13]     ; HEX3[2]     ; 6.438 ;       ;       ; 6.438 ;
; SW[13]     ; HEX3[3]     ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; SW[13]     ; HEX3[4]     ;       ; 6.162 ; 6.162 ;       ;
; SW[13]     ; HEX3[5]     ; 6.421 ; 6.421 ; 6.421 ; 6.421 ;
; SW[13]     ; HEX3[6]     ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SW[13]     ; LEDR[13]    ; 5.583 ;       ;       ; 5.583 ;
; SW[14]     ; HEX3[0]     ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; SW[14]     ; HEX3[1]     ; 6.576 ;       ;       ; 6.576 ;
; SW[14]     ; HEX3[2]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[14]     ; HEX3[3]     ; 6.460 ; 6.460 ; 6.460 ; 6.460 ;
; SW[14]     ; HEX3[4]     ; 6.222 ; 6.222 ; 6.222 ; 6.222 ;
; SW[14]     ; HEX3[5]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; SW[14]     ; HEX3[6]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; SW[14]     ; LEDR[14]    ; 5.614 ;       ;       ; 5.614 ;
; SW[15]     ; HEX3[0]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[15]     ; HEX3[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX3[2]     ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; SW[15]     ; HEX3[3]     ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; SW[15]     ; HEX3[4]     ;       ; 6.074 ; 6.074 ;       ;
; SW[15]     ; HEX3[5]     ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
; SW[15]     ; HEX3[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[15]     ; LEDR[15]    ; 5.592 ;       ;       ; 5.592 ;
; SW[16]     ; HEX4[0]     ; 6.535 ;       ;       ; 6.535 ;
; SW[16]     ; HEX4[2]     ;       ; 6.246 ; 6.246 ;       ;
; SW[16]     ; HEX4[3]     ; 6.314 ;       ;       ; 6.314 ;
; SW[16]     ; HEX4[4]     ; 4.786 ;       ;       ; 4.786 ;
; SW[16]     ; HEX4[5]     ; 6.315 ;       ;       ; 6.315 ;
; SW[16]     ; LEDR[16]    ; 5.629 ;       ;       ; 5.629 ;
; SW[17]     ; HEX4[0]     ;       ; 6.481 ; 6.481 ;       ;
; SW[17]     ; HEX4[2]     ; 6.229 ;       ;       ; 6.229 ;
; SW[17]     ; HEX4[3]     ;       ; 6.260 ; 6.260 ;       ;
; SW[17]     ; HEX4[5]     ; 6.290 ;       ;       ; 6.290 ;
; SW[17]     ; HEX4[6]     ;       ; 4.792 ; 4.792 ;       ;
; SW[17]     ; LEDR[17]    ; 5.602 ;       ;       ; 5.602 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -2.859   ; -2.550 ; -4.203   ; 0.975   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.859   ; -2.550 ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.554   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|LRCK_1X         ; -2.725   ; 0.244  ; -1.039   ; 1.026   ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -0.090   ; 0.215  ; -0.482   ; 0.975   ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.177   ; -0.107 ; -4.203   ; 2.466   ; 26.777              ;
; Design-wide TNS                 ; -261.318 ; -2.764 ; -85.918  ; 0.0     ; -130.38             ;
;  CLOCK_27                       ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -86.763  ; -2.550 ; N/A      ; N/A     ; -39.380             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -126.819 ; 0.000  ; N/A      ; N/A     ; -56.000             ;
;  audio_clock:u4|LRCK_1X         ; -47.323  ; 0.000  ; -25.174  ; 0.000   ; -31.000             ;
;  audio_clock:u4|oAUD_BCK        ; -0.177   ; 0.000  ; -1.928   ; 0.000   ; -4.000              ;
;  p1|altpll_component|pll|clk[1] ; -0.354   ; -0.214 ; -58.816  ; 0.000   ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.222  ; 5.222  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.946  ; 5.946  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.946  ; 5.946  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 17.453 ; 17.453 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 7.323  ; 7.323  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; 15.295 ; 15.295 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; 15.200 ; 15.200 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; 13.764 ; 13.764 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; 16.782 ; 16.782 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; 16.429 ; 16.429 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; 16.579 ; 16.579 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; 17.453 ; 17.453 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; 15.737 ; 15.737 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; 14.094 ; 14.094 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; 13.243 ; 13.243 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; 15.758 ; 15.758 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; 12.694 ; 12.694 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; 16.040 ; 16.040 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; 16.467 ; 16.467 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; 15.790 ; 15.790 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; 13.770 ; 13.770 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; 13.447 ; 13.447 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.319 ; -2.319 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.810 ; -2.810 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.810 ; -2.810 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; audio_clock:u4|LRCK_1X         ; 0.435  ; 0.435  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[0]    ; audio_clock:u4|LRCK_1X         ; 0.435  ; 0.435  ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[1]    ; audio_clock:u4|LRCK_1X         ; -0.930 ; -0.930 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[2]    ; audio_clock:u4|LRCK_1X         ; -1.818 ; -1.818 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[3]    ; audio_clock:u4|LRCK_1X         ; -1.685 ; -1.685 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[4]    ; audio_clock:u4|LRCK_1X         ; -0.373 ; -0.373 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[5]    ; audio_clock:u4|LRCK_1X         ; -1.409 ; -1.409 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[6]    ; audio_clock:u4|LRCK_1X         ; -2.113 ; -2.113 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[7]    ; audio_clock:u4|LRCK_1X         ; -2.908 ; -2.908 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[8]    ; audio_clock:u4|LRCK_1X         ; -1.498 ; -1.498 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[9]    ; audio_clock:u4|LRCK_1X         ; -2.104 ; -2.104 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[10]   ; audio_clock:u4|LRCK_1X         ; -2.204 ; -2.204 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[11]   ; audio_clock:u4|LRCK_1X         ; -2.516 ; -2.516 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[12]   ; audio_clock:u4|LRCK_1X         ; -1.158 ; -1.158 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[13]   ; audio_clock:u4|LRCK_1X         ; -3.854 ; -3.854 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[14]   ; audio_clock:u4|LRCK_1X         ; -4.359 ; -4.359 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[15]   ; audio_clock:u4|LRCK_1X         ; -4.197 ; -4.197 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[16]   ; audio_clock:u4|LRCK_1X         ; -3.383 ; -3.383 ; Fall       ; audio_clock:u4|LRCK_1X         ;
;  SW[17]   ; audio_clock:u4|LRCK_1X         ; -3.391 ; -3.391 ; Fall       ; audio_clock:u4|LRCK_1X         ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.319 ; 11.319 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.232  ; 8.232  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.936  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;        ; 7.946  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 6.358  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 18.876 ; 18.876 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;        ; 6.358  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 5.255  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;        ; 5.255  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 16.139 ; 16.139 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.134 ; 3.454 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.601 ; 4.601 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.454 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ;       ; 3.982 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 3.265 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 3.982 ; 6.745 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 3.265 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.829 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.829 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 5.934 ; 5.934 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; SW[0]      ; HEX0[1]     ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; SW[0]      ; HEX0[2]     ;        ; 7.555  ; 7.555  ;        ;
; SW[0]      ; HEX0[3]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[0]      ; HEX0[4]     ; 7.541  ;        ;        ; 7.541  ;
; SW[0]      ; HEX0[5]     ; 7.535  ;        ;        ; 7.535  ;
; SW[0]      ; HEX0[6]     ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; SW[0]      ; LEDR[0]     ; 5.902  ;        ;        ; 5.902  ;
; SW[1]      ; HEX0[0]     ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[1]      ; HEX0[1]     ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; SW[1]      ; HEX0[2]     ; 7.689  ;        ;        ; 7.689  ;
; SW[1]      ; HEX0[3]     ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; SW[1]      ; HEX0[4]     ;        ; 7.675  ; 7.675  ;        ;
; SW[1]      ; HEX0[5]     ; 7.670  ; 7.670  ; 7.670  ; 7.670  ;
; SW[1]      ; HEX0[6]     ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; SW[1]      ; LEDR[1]     ; 5.663  ;        ;        ; 5.663  ;
; SW[2]      ; HEX0[0]     ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; SW[2]      ; HEX0[1]     ; 8.190  ;        ;        ; 8.190  ;
; SW[2]      ; HEX0[2]     ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; SW[2]      ; HEX0[3]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[4]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SW[2]      ; HEX0[5]     ; 7.376  ; 7.376  ; 7.376  ; 7.376  ;
; SW[2]      ; HEX0[6]     ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; SW[2]      ; LEDR[2]     ; 5.935  ;        ;        ; 5.935  ;
; SW[3]      ; HEX0[0]     ; 8.361  ; 8.361  ; 8.361  ; 8.361  ;
; SW[3]      ; HEX0[1]     ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; SW[3]      ; HEX0[2]     ; 6.494  ; 6.494  ; 6.494  ; 6.494  ;
; SW[3]      ; HEX0[3]     ; 6.508  ; 6.508  ; 6.508  ; 6.508  ;
; SW[3]      ; HEX0[4]     ;        ; 6.503  ; 6.503  ;        ;
; SW[3]      ; HEX0[5]     ; 6.472  ; 6.472  ; 6.472  ; 6.472  ;
; SW[3]      ; HEX0[6]     ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; SW[3]      ; LEDR[3]     ; 5.375  ;        ;        ; 5.375  ;
; SW[4]      ; HEX1[0]     ; 6.779  ; 6.779  ; 6.779  ; 6.779  ;
; SW[4]      ; HEX1[1]     ; 6.832  ; 6.832  ; 6.832  ; 6.832  ;
; SW[4]      ; HEX1[2]     ;        ; 6.371  ; 6.371  ;        ;
; SW[4]      ; HEX1[3]     ; 6.334  ; 6.334  ; 6.334  ; 6.334  ;
; SW[4]      ; HEX1[4]     ; 6.348  ;        ;        ; 6.348  ;
; SW[4]      ; HEX1[5]     ; 6.622  ;        ;        ; 6.622  ;
; SW[4]      ; HEX1[6]     ; 6.634  ; 6.634  ; 6.634  ; 6.634  ;
; SW[4]      ; LEDR[4]     ; 6.000  ;        ;        ; 6.000  ;
; SW[5]      ; HEX1[0]     ; 6.664  ; 6.664  ; 6.664  ; 6.664  ;
; SW[5]      ; HEX1[1]     ; 6.720  ; 6.720  ; 6.720  ; 6.720  ;
; SW[5]      ; HEX1[2]     ; 6.253  ;        ;        ; 6.253  ;
; SW[5]      ; HEX1[3]     ; 6.220  ; 6.220  ; 6.220  ; 6.220  ;
; SW[5]      ; HEX1[4]     ;        ; 6.228  ; 6.228  ;        ;
; SW[5]      ; HEX1[5]     ; 6.504  ; 6.504  ; 6.504  ; 6.504  ;
; SW[5]      ; HEX1[6]     ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; SW[5]      ; LEDR[5]     ; 5.713  ;        ;        ; 5.713  ;
; SW[6]      ; HEX1[0]     ; 6.580  ; 6.580  ; 6.580  ; 6.580  ;
; SW[6]      ; HEX1[1]     ; 6.629  ;        ;        ; 6.629  ;
; SW[6]      ; HEX1[2]     ; 6.172  ; 6.172  ; 6.172  ; 6.172  ;
; SW[6]      ; HEX1[3]     ; 6.135  ; 6.135  ; 6.135  ; 6.135  ;
; SW[6]      ; HEX1[4]     ; 6.149  ; 6.149  ; 6.149  ; 6.149  ;
; SW[6]      ; HEX1[5]     ; 6.423  ; 6.423  ; 6.423  ; 6.423  ;
; SW[6]      ; HEX1[6]     ; 6.430  ; 6.430  ; 6.430  ; 6.430  ;
; SW[6]      ; LEDR[6]     ; 5.714  ;        ;        ; 5.714  ;
; SW[7]      ; HEX1[0]     ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; SW[7]      ; HEX1[1]     ; 7.727  ; 7.727  ; 7.727  ; 7.727  ;
; SW[7]      ; HEX1[2]     ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; SW[7]      ; HEX1[3]     ; 7.240  ; 7.240  ; 7.240  ; 7.240  ;
; SW[7]      ; HEX1[4]     ;        ; 7.253  ; 7.253  ;        ;
; SW[7]      ; HEX1[5]     ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[7]      ; HEX1[6]     ; 7.533  ; 7.533  ; 7.533  ; 7.533  ;
; SW[7]      ; LEDR[7]     ; 6.478  ;        ;        ; 6.478  ;
; SW[8]      ; HEX2[0]     ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[8]      ; HEX2[1]     ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; SW[8]      ; HEX2[2]     ;        ; 7.712  ; 7.712  ;        ;
; SW[8]      ; HEX2[3]     ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; SW[8]      ; HEX2[4]     ; 7.459  ;        ;        ; 7.459  ;
; SW[8]      ; HEX2[5]     ; 7.493  ;        ;        ; 7.493  ;
; SW[8]      ; HEX2[6]     ; 7.632  ; 7.632  ; 7.632  ; 7.632  ;
; SW[8]      ; LEDR[8]     ; 6.616  ;        ;        ; 6.616  ;
; SW[9]      ; HEX2[0]     ; 7.991  ; 7.991  ; 7.991  ; 7.991  ;
; SW[9]      ; HEX2[1]     ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; SW[9]      ; HEX2[2]     ; 7.914  ;        ;        ; 7.914  ;
; SW[9]      ; HEX2[3]     ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; SW[9]      ; HEX2[4]     ;        ; 7.633  ; 7.633  ;        ;
; SW[9]      ; HEX2[5]     ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SW[9]      ; HEX2[6]     ; 7.797  ; 7.797  ; 7.797  ; 7.797  ;
; SW[9]      ; LEDR[9]     ; 6.858  ;        ;        ; 6.858  ;
; SW[10]     ; HEX2[0]     ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; SW[10]     ; HEX2[1]     ; 7.366  ;        ;        ; 7.366  ;
; SW[10]     ; HEX2[2]     ; 7.679  ; 7.679  ; 7.679  ; 7.679  ;
; SW[10]     ; HEX2[3]     ; 7.725  ; 7.725  ; 7.725  ; 7.725  ;
; SW[10]     ; HEX2[4]     ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; SW[10]     ; HEX2[5]     ; 7.421  ; 7.421  ; 7.421  ; 7.421  ;
; SW[10]     ; HEX2[6]     ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SW[10]     ; LEDR[10]    ; 5.965  ;        ;        ; 5.965  ;
; SW[11]     ; HEX2[0]     ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; SW[11]     ; HEX2[1]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; SW[11]     ; HEX2[2]     ; 7.581  ; 7.581  ; 7.581  ; 7.581  ;
; SW[11]     ; HEX2[3]     ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; SW[11]     ; HEX2[4]     ;        ; 7.305  ; 7.305  ;        ;
; SW[11]     ; HEX2[5]     ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; SW[11]     ; HEX2[6]     ; 7.478  ; 7.478  ; 7.478  ; 7.478  ;
; SW[11]     ; LEDR[11]    ; 5.808  ;        ;        ; 5.808  ;
; SW[12]     ; HEX3[0]     ; 7.463  ; 7.463  ; 7.463  ; 7.463  ;
; SW[12]     ; HEX3[1]     ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[12]     ; HEX3[2]     ;        ; 8.097  ; 8.097  ;        ;
; SW[12]     ; HEX3[3]     ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; SW[12]     ; HEX3[4]     ; 7.470  ;        ;        ; 7.470  ;
; SW[12]     ; HEX3[5]     ; 8.231  ;        ;        ; 8.231  ;
; SW[12]     ; HEX3[6]     ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[12]     ; LEDR[12]    ; 5.910  ;        ;        ; 5.910  ;
; SW[13]     ; HEX3[0]     ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; SW[13]     ; HEX3[1]     ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[13]     ; HEX3[2]     ; 11.783 ;        ;        ; 11.783 ;
; SW[13]     ; HEX3[3]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; SW[13]     ; HEX3[4]     ;        ; 11.160 ; 11.160 ;        ;
; SW[13]     ; HEX3[5]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; SW[13]     ; HEX3[6]     ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX3[0]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; SW[14]     ; HEX3[1]     ; 12.124 ;        ;        ; 12.124 ;
; SW[14]     ; HEX3[2]     ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; SW[14]     ; HEX3[3]     ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[14]     ; HEX3[4]     ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[14]     ; HEX3[5]     ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW[14]     ; HEX3[6]     ; 12.296 ; 12.296 ; 12.296 ; 12.296 ;
; SW[14]     ; LEDR[14]    ; 9.854  ;        ;        ; 9.854  ;
; SW[15]     ; HEX3[0]     ; 10.888 ; 10.888 ; 10.888 ; 10.888 ;
; SW[15]     ; HEX3[1]     ; 11.764 ; 11.764 ; 11.764 ; 11.764 ;
; SW[15]     ; HEX3[2]     ; 11.536 ; 11.536 ; 11.536 ; 11.536 ;
; SW[15]     ; HEX3[3]     ; 11.479 ; 11.479 ; 11.479 ; 11.479 ;
; SW[15]     ; HEX3[4]     ;        ; 10.910 ; 10.910 ;        ;
; SW[15]     ; HEX3[5]     ; 11.651 ; 11.651 ; 11.651 ; 11.651 ;
; SW[15]     ; HEX3[6]     ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; SW[15]     ; LEDR[15]    ; 9.826  ;        ;        ; 9.826  ;
; SW[16]     ; HEX4[0]     ; 11.980 ;        ;        ; 11.980 ;
; SW[16]     ; HEX4[2]     ;        ; 11.352 ; 11.352 ;        ;
; SW[16]     ; HEX4[3]     ; 11.486 ;        ;        ; 11.486 ;
; SW[16]     ; HEX4[4]     ; 8.327  ;        ;        ; 8.327  ;
; SW[16]     ; HEX4[5]     ; 11.480 ;        ;        ; 11.480 ;
; SW[16]     ; LEDR[16]    ; 9.878  ;        ;        ; 9.878  ;
; SW[17]     ; HEX4[0]     ;        ; 11.868 ; 11.868 ;        ;
; SW[17]     ; HEX4[2]     ; 11.251 ;        ;        ; 11.251 ;
; SW[17]     ; HEX4[3]     ;        ; 11.374 ; 11.374 ;        ;
; SW[17]     ; HEX4[5]     ; 11.401 ;        ;        ; 11.401 ;
; SW[17]     ; HEX4[6]     ;        ; 8.327  ; 8.327  ;        ;
; SW[17]     ; LEDR[17]    ; 9.830  ;        ;        ; 9.830  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; SW[0]      ; HEX0[1]     ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; SW[0]      ; HEX0[2]     ;       ; 3.946 ; 3.946 ;       ;
; SW[0]      ; HEX0[3]     ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; SW[0]      ; HEX0[4]     ; 3.944 ;       ;       ; 3.944 ;
; SW[0]      ; HEX0[5]     ; 3.939 ;       ;       ; 3.939 ;
; SW[0]      ; HEX0[6]     ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; SW[0]      ; LEDR[0]     ; 3.186 ;       ;       ; 3.186 ;
; SW[1]      ; HEX0[0]     ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; SW[1]      ; HEX0[1]     ; 4.115 ; 4.115 ; 4.115 ; 4.115 ;
; SW[1]      ; HEX0[2]     ; 3.992 ;       ;       ; 3.992 ;
; SW[1]      ; HEX0[3]     ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; HEX0[4]     ;       ; 3.987 ; 3.987 ;       ;
; SW[1]      ; HEX0[5]     ; 3.979 ; 3.979 ; 3.979 ; 3.979 ;
; SW[1]      ; HEX0[6]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[1]      ; LEDR[1]     ; 3.056 ;       ;       ; 3.056 ;
; SW[2]      ; HEX0[0]     ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; SW[2]      ; HEX0[1]     ; 4.240 ;       ;       ; 4.240 ;
; SW[2]      ; HEX0[2]     ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; SW[2]      ; HEX0[3]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[2]      ; HEX0[4]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[2]      ; HEX0[5]     ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; SW[2]      ; HEX0[6]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; LEDR[2]     ; 3.204 ;       ;       ; 3.204 ;
; SW[3]      ; HEX0[0]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; SW[3]      ; HEX0[1]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; SW[3]      ; HEX0[2]     ; 3.360 ; 3.360 ; 3.360 ; 3.360 ;
; SW[3]      ; HEX0[3]     ; 3.354 ; 3.354 ; 3.354 ; 3.354 ;
; SW[3]      ; HEX0[4]     ;       ; 3.352 ; 3.352 ;       ;
; SW[3]      ; HEX0[5]     ; 3.347 ; 3.347 ; 3.347 ; 3.347 ;
; SW[3]      ; HEX0[6]     ; 3.350 ; 3.350 ; 3.350 ; 3.350 ;
; SW[3]      ; LEDR[3]     ; 2.881 ;       ;       ; 2.881 ;
; SW[4]      ; HEX1[0]     ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; SW[4]      ; HEX1[1]     ; 3.571 ; 3.571 ; 3.571 ; 3.571 ;
; SW[4]      ; HEX1[2]     ;       ; 3.308 ; 3.308 ;       ;
; SW[4]      ; HEX1[3]     ; 3.283 ; 3.283 ; 3.283 ; 3.283 ;
; SW[4]      ; HEX1[4]     ; 3.300 ;       ;       ; 3.300 ;
; SW[4]      ; HEX1[5]     ; 3.418 ;       ;       ; 3.418 ;
; SW[4]      ; HEX1[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[4]      ; LEDR[4]     ; 3.206 ;       ;       ; 3.206 ;
; SW[5]      ; HEX1[0]     ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; SW[5]      ; HEX1[1]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[5]      ; HEX1[2]     ; 3.227 ;       ;       ; 3.227 ;
; SW[5]      ; HEX1[3]     ; 3.200 ; 3.200 ; 3.200 ; 3.200 ;
; SW[5]      ; HEX1[4]     ;       ; 3.217 ; 3.217 ;       ;
; SW[5]      ; HEX1[5]     ; 3.335 ; 3.335 ; 3.335 ; 3.335 ;
; SW[5]      ; HEX1[6]     ; 3.352 ; 3.352 ; 3.352 ; 3.352 ;
; SW[5]      ; LEDR[5]     ; 3.068 ;       ;       ; 3.068 ;
; SW[6]      ; HEX1[0]     ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; SW[6]      ; HEX1[1]     ; 3.462 ;       ;       ; 3.462 ;
; SW[6]      ; HEX1[2]     ; 3.202 ; 3.202 ; 3.202 ; 3.202 ;
; SW[6]      ; HEX1[3]     ; 3.177 ; 3.177 ; 3.177 ; 3.177 ;
; SW[6]      ; HEX1[4]     ; 3.194 ; 3.194 ; 3.194 ; 3.194 ;
; SW[6]      ; HEX1[5]     ; 3.309 ; 3.309 ; 3.309 ; 3.309 ;
; SW[6]      ; HEX1[6]     ; 3.323 ; 3.323 ; 3.323 ; 3.323 ;
; SW[6]      ; LEDR[6]     ; 3.061 ;       ;       ; 3.061 ;
; SW[7]      ; HEX1[0]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[7]      ; HEX1[1]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[7]      ; HEX1[2]     ; 3.837 ; 3.837 ; 3.837 ; 3.837 ;
; SW[7]      ; HEX1[3]     ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; SW[7]      ; HEX1[4]     ;       ; 3.823 ; 3.823 ;       ;
; SW[7]      ; HEX1[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[7]      ; HEX1[6]     ; 3.950 ; 3.950 ; 3.950 ; 3.950 ;
; SW[7]      ; LEDR[7]     ; 3.538 ;       ;       ; 3.538 ;
; SW[8]      ; HEX2[0]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[8]      ; HEX2[1]     ; 3.899 ; 3.899 ; 3.899 ; 3.899 ;
; SW[8]      ; HEX2[2]     ;       ; 4.062 ; 4.062 ;       ;
; SW[8]      ; HEX2[3]     ; 4.099 ; 4.099 ; 4.099 ; 4.099 ;
; SW[8]      ; HEX2[4]     ; 3.935 ;       ;       ; 3.935 ;
; SW[8]      ; HEX2[5]     ; 3.954 ;       ;       ; 3.954 ;
; SW[8]      ; HEX2[6]     ; 3.996 ; 3.996 ; 3.996 ; 3.996 ;
; SW[8]      ; LEDR[8]     ; 3.569 ;       ;       ; 3.569 ;
; SW[9]      ; HEX2[0]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[9]      ; HEX2[1]     ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; SW[9]      ; HEX2[2]     ; 4.223 ;       ;       ; 4.223 ;
; SW[9]      ; HEX2[3]     ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW[9]      ; HEX2[4]     ;       ; 4.089 ; 4.089 ;       ;
; SW[9]      ; HEX2[5]     ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[9]      ; HEX2[6]     ; 4.150 ; 4.150 ; 4.150 ; 4.150 ;
; SW[9]      ; LEDR[9]     ; 3.740 ;       ;       ; 3.740 ;
; SW[10]     ; HEX2[0]     ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; SW[10]     ; HEX2[1]     ; 3.825 ;       ;       ; 3.825 ;
; SW[10]     ; HEX2[2]     ; 3.988 ; 3.988 ; 3.988 ; 3.988 ;
; SW[10]     ; HEX2[3]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[10]     ; HEX2[4]     ; 3.854 ; 3.854 ; 3.854 ; 3.854 ;
; SW[10]     ; HEX2[5]     ; 3.870 ; 3.870 ; 3.870 ; 3.870 ;
; SW[10]     ; HEX2[6]     ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; SW[10]     ; LEDR[10]    ; 3.228 ;       ;       ; 3.228 ;
; SW[11]     ; HEX2[0]     ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; SW[11]     ; HEX2[1]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[11]     ; HEX2[2]     ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; SW[11]     ; HEX2[3]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[11]     ; HEX2[4]     ;       ; 3.843 ; 3.843 ;       ;
; SW[11]     ; HEX2[5]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[11]     ; HEX2[6]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[11]     ; LEDR[11]    ; 3.167 ;       ;       ; 3.167 ;
; SW[12]     ; HEX3[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; SW[12]     ; HEX3[1]     ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[12]     ; HEX3[2]     ;       ; 4.186 ; 4.186 ;       ;
; SW[12]     ; HEX3[3]     ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; SW[12]     ; HEX3[4]     ; 3.916 ;       ;       ; 3.916 ;
; SW[12]     ; HEX3[5]     ; 4.189 ;       ;       ; 4.189 ;
; SW[12]     ; HEX3[6]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; SW[12]     ; LEDR[12]    ; 3.198 ;       ;       ; 3.198 ;
; SW[13]     ; HEX3[0]     ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; SW[13]     ; HEX3[1]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[13]     ; HEX3[2]     ; 6.438 ;       ;       ; 6.438 ;
; SW[13]     ; HEX3[3]     ; 6.395 ; 6.395 ; 6.395 ; 6.395 ;
; SW[13]     ; HEX3[4]     ;       ; 6.162 ; 6.162 ;       ;
; SW[13]     ; HEX3[5]     ; 6.421 ; 6.421 ; 6.421 ; 6.421 ;
; SW[13]     ; HEX3[6]     ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SW[13]     ; LEDR[13]    ; 5.583 ;       ;       ; 5.583 ;
; SW[14]     ; HEX3[0]     ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; SW[14]     ; HEX3[1]     ; 6.576 ;       ;       ; 6.576 ;
; SW[14]     ; HEX3[2]     ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; SW[14]     ; HEX3[3]     ; 6.460 ; 6.460 ; 6.460 ; 6.460 ;
; SW[14]     ; HEX3[4]     ; 6.222 ; 6.222 ; 6.222 ; 6.222 ;
; SW[14]     ; HEX3[5]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; SW[14]     ; HEX3[6]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; SW[14]     ; LEDR[14]    ; 5.614 ;       ;       ; 5.614 ;
; SW[15]     ; HEX3[0]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; SW[15]     ; HEX3[1]     ; 6.414 ; 6.414 ; 6.414 ; 6.414 ;
; SW[15]     ; HEX3[2]     ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; SW[15]     ; HEX3[3]     ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; SW[15]     ; HEX3[4]     ;       ; 6.074 ; 6.074 ;       ;
; SW[15]     ; HEX3[5]     ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
; SW[15]     ; HEX3[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[15]     ; LEDR[15]    ; 5.592 ;       ;       ; 5.592 ;
; SW[16]     ; HEX4[0]     ; 6.535 ;       ;       ; 6.535 ;
; SW[16]     ; HEX4[2]     ;       ; 6.246 ; 6.246 ;       ;
; SW[16]     ; HEX4[3]     ; 6.314 ;       ;       ; 6.314 ;
; SW[16]     ; HEX4[4]     ; 4.786 ;       ;       ; 4.786 ;
; SW[16]     ; HEX4[5]     ; 6.315 ;       ;       ; 6.315 ;
; SW[16]     ; LEDR[16]    ; 5.629 ;       ;       ; 5.629 ;
; SW[17]     ; HEX4[0]     ;       ; 6.481 ; 6.481 ;       ;
; SW[17]     ; HEX4[2]     ; 6.229 ;       ;       ; 6.229 ;
; SW[17]     ; HEX4[3]     ;       ; 6.260 ; 6.260 ;       ;
; SW[17]     ; HEX4[5]     ; 6.290 ;       ;       ; 6.290 ;
; SW[17]     ; HEX4[6]     ;       ; 4.792 ; 4.792 ;       ;
; SW[17]     ; LEDR[17]    ; 5.602 ;       ;       ; 5.602 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 0        ; 496      ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 801      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 0        ; 496      ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 801      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 31       ; 0        ;
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 31       ; 0        ;
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 717   ; 717  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 166   ; 166  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Nov 06 19:51:29 2014
Info: Command: quartus_sta part5 -c part5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'part5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.859       -86.763 CLOCK_50 
    Info (332119):    -2.725       -47.323 audio_clock:u4|LRCK_1X 
    Info (332119):    -2.554      -126.819 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.118        -0.236 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.090        -0.177 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case hold slack is -2.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.550        -2.550 CLOCK_50 
    Info (332119):    -0.107        -0.214 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.534         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -4.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.203       -58.816 p1|altpll_component|pll|clk[1] 
    Info (332119):    -1.039       -25.174 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.482        -1.928 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.252
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.252         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     1.340         0.000 audio_clock:u4|LRCK_1X 
    Info (332119):     3.976         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -31.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 163 output pins without output pin load capacitance assignment
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.831
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.831       -20.693 CLOCK_50 
    Info (332119):    -0.803        -8.482 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.694       -30.231 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.177        -0.354 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.496         0.000 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case hold slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591        -1.591 CLOCK_50 
    Info (332119):     0.062         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.244         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -2.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.582       -36.135 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.355        -7.870 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.095        -0.380 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.975         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     1.026         0.000 audio_clock:u4|LRCK_1X 
    Info (332119):     2.466         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -31.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Thu Nov 06 19:51:53 2014
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:04


