// =============================================================
// mac : INT8 乘累加单元 (参数化位宽)
//   acc_out = acc_in + a * b   (全部有符号)
//   a, b : A_WIDTH 位有符号
//   acc  : ACC_WIDTH 位有符号
//   溢出语义: 2 的补码回绕 (无饱和/无标志), 由回归测试锁定
// =============================================================
module mac #(
    parameter A_WIDTH   = 8,   // a/b 有符号位宽
    parameter ACC_WIDTH = 32   // 累加器有符号位宽
) (
    input  wire clk,
    input  wire rst_n,
    input  wire en,               // 1: 执行乘累加; 0: acc 保持
    input  wire signed [A_WIDTH-1:0]  a,         // 有符号: 在声明处就定死
    input  wire signed [A_WIDTH-1:0]  b,         // 有符号
    input  wire signed [ACC_WIDTH-1:0] acc_in,   // 有符号
    output reg  signed [ACC_WIDTH-1:0] acc_out   // 有符号
);

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        acc_out <= {ACC_WIDTH{1'b0}};
    else if (en)
        acc_out <= acc_in + a * b;       // 全部 signed, 符号扩展自动正确
    else
        acc_out <= acc_in;               // 不使能: 累加器保持
end

endmodule
