# Verilog_learn
iverilog -g2012 -o sim.out 8bit.sv 8bit_tb.sv | vvp sim.out
gtkwave wave.vcd 

