TimeQuest Timing Analyzer report for DMKR
Tue Dec 15 18:08:09 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G2'
 12. Slow Model Setup: 'G'
 13. Slow Model Hold: 'G'
 14. Slow Model Hold: 'G2'
 15. Slow Model Minimum Pulse Width: 'G2'
 16. Slow Model Minimum Pulse Width: 'G'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'G2'
 27. Fast Model Setup: 'G'
 28. Fast Model Hold: 'G'
 29. Fast Model Hold: 'G2'
 30. Fast Model Minimum Pulse Width: 'G2'
 31. Fast Model Minimum Pulse Width: 'G'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DMKR                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; G          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G }   ;
; G2         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G2 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 365.9 MHz  ; 365.9 MHz       ; G2         ;      ;
; 387.75 MHz ; 387.75 MHz      ; G          ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; G2    ; -1.733 ; -11.388       ;
; G     ; -1.579 ; -14.057       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; G     ; 0.391 ; 0.000         ;
; G2    ; 0.671 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; G2    ; -1.380 ; -17.380               ;
; G     ; -1.380 ; -12.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G2'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.733 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.770      ;
; -1.706 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.742      ;
; -1.664 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.700      ;
; -1.566 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.602      ;
; -1.535 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.571      ;
; -1.527 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.564      ;
; -1.508 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.545      ;
; -1.502 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.539      ;
; -1.500 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.536      ;
; -1.496 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.533      ;
; -1.481 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.517      ;
; -1.475 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.511      ;
; -1.469 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.505      ;
; -1.458 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.494      ;
; -1.440 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.477      ;
; -1.439 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.475      ;
; -1.429 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.466      ;
; -1.427 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.463      ;
; -1.412 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.448      ;
; -1.404 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.441      ;
; -1.402 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.438      ;
; -1.361 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.398      ;
; -1.360 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.396      ;
; -1.360 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.396      ;
; -1.351 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.387      ;
; -1.334 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.370      ;
; -1.329 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.365      ;
; -1.329 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.365      ;
; -1.326 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.362      ;
; -1.298 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.335      ;
; -1.298 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.334      ;
; -1.292 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.328      ;
; -1.263 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.300      ;
; -1.262 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.298      ;
; -1.234 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.271      ;
; -1.231 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.267      ;
; -1.215 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.252      ;
; -1.206 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.242      ;
; -1.203 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.240      ;
; -1.198 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.235      ;
; -1.194 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.230      ;
; -1.192 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.229      ;
; -1.175 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.211      ;
; -1.167 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.204      ;
; -1.145 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.181      ;
; -1.136 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.173      ;
; -1.118 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.154      ;
; -1.100 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.137      ;
; -1.092 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.129      ;
; -1.089 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.126      ;
; -1.068 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.105      ;
; -1.061 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.098      ;
; -1.057 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.094      ;
; -1.032 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.069      ;
; -1.029 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.065      ;
; -1.026 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.063      ;
; -0.994 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.031      ;
; -0.986 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 2.023      ;
; -0.893 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.930      ;
; -0.864 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.901      ;
; -0.848 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.884      ;
; -0.832 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.869      ;
; -0.809 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.845      ;
; -0.803 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.839      ;
; -0.798 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.832      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.693 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 1.729      ;
; -0.644 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.681      ;
; -0.640 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.677      ;
; -0.635 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.672      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.612 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 1.648      ;
; -0.610 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.647      ;
; -0.602 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 1.638      ;
; -0.567 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.001      ; 1.604      ;
; -0.527 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.563      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.579 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 2.615      ;
; -1.508 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 2.544      ;
; -1.448 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 2.484      ;
; -1.437 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 2.473      ;
; -1.377 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 2.413      ;
; -1.366 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 2.402      ;
; -1.306 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 2.342      ;
; -1.278 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 2.314      ;
; -1.235 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 2.271      ;
; -1.232 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 2.268      ;
; -1.229 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 2.265      ;
; -1.225 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 2.261      ;
; -1.207 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 2.243      ;
; -1.147 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 2.183      ;
; -1.136 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 2.172      ;
; -1.076 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 2.112      ;
; -1.005 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 2.041      ;
; -0.999 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 2.035      ;
; -0.963 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.999      ;
; -0.945 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.981      ;
; -0.938 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.974      ;
; -0.928 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.964      ;
; -0.903 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.939      ;
; -0.896 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.932      ;
; -0.893 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.929      ;
; -0.860 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 1.896      ;
; -0.857 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.893      ;
; -0.822 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.858      ;
; -0.803 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.837      ;
; -0.786 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.822      ;
; -0.783 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 1.819      ;
; -0.759 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.795      ;
; -0.752 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.788      ;
; -0.751 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.787      ;
; -0.737 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.773      ;
; -0.730 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.766      ;
; -0.729 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.765      ;
; -0.722 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.758      ;
; -0.719 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.755      ;
; -0.715 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.751      ;
; -0.715 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.751      ;
; -0.681 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.717      ;
; -0.680 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.716      ;
; -0.654 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.690      ;
; -0.644 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.680      ;
; -0.638 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.674      ;
; -0.633 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.669      ;
; -0.626 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.662      ;
; -0.611 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.647      ;
; -0.610 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.646      ;
; -0.609 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.645      ;
; -0.593 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.629      ;
; -0.573 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.609      ;
; -0.567 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.603      ;
; -0.551 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.587      ;
; -0.548 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.584      ;
; -0.544 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.580      ;
; -0.540 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.576      ;
; -0.539 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.575      ;
; -0.538 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.574      ;
; -0.500 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.536      ;
; -0.496 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.532      ;
; -0.489 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.525      ;
; -0.469 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.505      ;
; -0.468 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.504      ;
; -0.467 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 1.503      ;
; -0.446 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.482      ;
; -0.443 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.479      ;
; -0.439 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.475      ;
; -0.429 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.465      ;
; -0.429 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.465      ;
; -0.425 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.461      ;
; -0.421 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.457      ;
; -0.258 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 1.294      ;
; -0.081 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.117      ;
; -0.080 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.116      ;
; -0.080 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 1.116      ;
; -0.046 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.082      ;
; -0.046 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.082      ;
; -0.042 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.078      ;
; 0.231  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.805      ;
; 0.379  ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.805      ;
; 0.812 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.082      ;
; 0.829 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.095      ;
; 0.850 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.117      ;
; 1.028 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.294      ;
; 1.191 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.457      ;
; 1.195 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.461      ;
; 1.199 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.465      ;
; 1.209 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.475      ;
; 1.213 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.479      ;
; 1.216 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.482      ;
; 1.237 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.505      ;
; 1.259 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.525      ;
; 1.266 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.532      ;
; 1.270 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.536      ;
; 1.308 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.576      ;
; 1.314 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.580      ;
; 1.318 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.584      ;
; 1.321 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.587      ;
; 1.337 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.603      ;
; 1.363 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.629      ;
; 1.379 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.645      ;
; 1.380 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.647      ;
; 1.391 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.657      ;
; 1.392 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.658      ;
; 1.396 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.662      ;
; 1.403 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.669      ;
; 1.408 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.674      ;
; 1.414 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.680      ;
; 1.424 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.690      ;
; 1.450 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.716      ;
; 1.451 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.717      ;
; 1.485 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.751      ;
; 1.485 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.751      ;
; 1.489 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.755      ;
; 1.492 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.758      ;
; 1.499 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.765      ;
; 1.500 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.766      ;
; 1.507 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.773      ;
; 1.521 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.787      ;
; 1.522 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.788      ;
; 1.522 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.788      ;
; 1.523 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 1.789      ;
; 1.523 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.789      ;
; 1.523 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.789      ;
; 1.529 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.795      ;
; 1.553 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.819      ;
; 1.553 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.819      ;
; 1.553 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.819      ;
; 1.553 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.819      ;
; 1.556 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.822      ;
; 1.571 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.837      ;
; 1.592 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.858      ;
; 1.627 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.893      ;
; 1.630 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.896      ;
; 1.630 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.896      ;
; 1.630 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.896      ;
; 1.630 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.896      ;
; 1.663 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.929      ;
; 1.666 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.932      ;
; 1.673 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.939      ;
; 1.698 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.964      ;
; 1.708 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.974      ;
; 1.715 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.981      ;
; 1.733 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.999      ;
; 1.769 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 2.035      ;
; 1.995 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 2.261      ;
; 1.999 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 2.265      ;
; 2.002 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 2.268      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G2'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.937      ;
; 0.679 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.945      ;
; 0.685 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.951      ;
; 0.693 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.959      ;
; 0.840 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 1.106      ;
; 0.847 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.113      ;
; 0.853 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.119      ;
; 1.125 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.391      ;
; 1.297 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.563      ;
; 1.337 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.604      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 1.638      ;
; 1.380 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.647      ;
; 1.405 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.672      ;
; 1.410 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.677      ;
; 1.414 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.681      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 1.729      ;
; 1.566 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.832      ;
; 1.568 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.834      ;
; 1.573 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.839      ;
; 1.579 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.845      ;
; 1.602 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.869      ;
; 1.618 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.884      ;
; 1.634 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.901      ;
; 1.663 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.001      ; 1.930      ;
; 1.756 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.023      ;
; 1.764 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.031      ;
; 1.796 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.063      ;
; 1.799 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.065      ;
; 1.802 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.069      ;
; 1.827 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.094      ;
; 1.831 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.098      ;
; 1.838 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.105      ;
; 1.859 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.126      ;
; 1.862 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.129      ;
; 1.870 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.137      ;
; 1.888 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.154      ;
; 1.906 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.173      ;
; 1.937 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.204      ;
; 1.962 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.229      ;
; 1.968 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.235      ;
; 1.973 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.240      ;
; 1.976 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.242      ;
; 1.985 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.252      ;
; 2.004 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.271      ;
; 2.032 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.298      ;
; 2.033 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.300      ;
; 2.062 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.328      ;
; 2.068 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.334      ;
; 2.068 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.335      ;
; 2.099 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.365      ;
; 2.099 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.365      ;
; 2.104 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.370      ;
; 2.121 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.387      ;
; 2.130 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.396      ;
; 2.130 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.396      ;
; 2.131 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.398      ;
; 2.172 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.438      ;
; 2.174 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.441      ;
; 2.182 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.448      ;
; 2.197 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.463      ;
; 2.199 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.466      ;
; 2.210 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.477      ;
; 2.228 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.494      ;
; 2.239 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.505      ;
; 2.251 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.517      ;
; 2.266 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.533      ;
; 2.270 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.536      ;
; 2.272 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.539      ;
; 2.278 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.545      ;
; 2.297 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.564      ;
; 2.305 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.571      ;
; 2.336 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.602      ;
; 2.434 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.700      ;
; 2.476 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.742      ;
; 2.503 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.001      ; 2.770      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G2'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G2    ; Rise       ; G2                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G     ; Rise       ; G                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; inst20                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; inst20                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 4.108  ; 4.108  ; Rise       ; G               ;
;  B[0]     ; G          ; 4.108  ; 4.108  ; Rise       ; G               ;
;  B[1]     ; G          ; 3.582  ; 3.582  ; Rise       ; G               ;
;  B[2]     ; G          ; 3.595  ; 3.595  ; Rise       ; G               ;
;  B[3]     ; G          ; 3.763  ; 3.763  ; Rise       ; G               ;
;  B[4]     ; G          ; 3.553  ; 3.553  ; Rise       ; G               ;
;  B[5]     ; G          ; 3.902  ; 3.902  ; Rise       ; G               ;
;  B[6]     ; G          ; 4.105  ; 4.105  ; Rise       ; G               ;
;  B[7]     ; G          ; 3.600  ; 3.600  ; Rise       ; G               ;
; start     ; G          ; 4.461  ; 4.461  ; Rise       ; G               ;
; A[*]      ; G2         ; 4.137  ; 4.137  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 4.137  ; 4.137  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 3.633  ; 3.633  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 3.637  ; 3.637  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 3.905  ; 3.905  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 3.872  ; 3.872  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 3.883  ; 3.883  ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.062  ; 0.062  ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.167 ; -0.167 ; Rise       ; G2              ;
; C[*]      ; G2         ; 4.227  ; 4.227  ; Rise       ; G2              ;
;  C[0]     ; G2         ; -0.191 ; -0.191 ; Rise       ; G2              ;
;  C[1]     ; G2         ; -0.007 ; -0.007 ; Rise       ; G2              ;
;  C[2]     ; G2         ; 3.924  ; 3.924  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 3.914  ; 3.914  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 3.759  ; 3.759  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 3.936  ; 3.936  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 4.227  ; 4.227  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 3.757  ; 3.757  ; Rise       ; G2              ;
; start     ; G2         ; 4.625  ; 4.625  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -3.323 ; -3.323 ; Rise       ; G               ;
;  B[0]     ; G          ; -3.878 ; -3.878 ; Rise       ; G               ;
;  B[1]     ; G          ; -3.352 ; -3.352 ; Rise       ; G               ;
;  B[2]     ; G          ; -3.365 ; -3.365 ; Rise       ; G               ;
;  B[3]     ; G          ; -3.533 ; -3.533 ; Rise       ; G               ;
;  B[4]     ; G          ; -3.323 ; -3.323 ; Rise       ; G               ;
;  B[5]     ; G          ; -3.672 ; -3.672 ; Rise       ; G               ;
;  B[6]     ; G          ; -3.875 ; -3.875 ; Rise       ; G               ;
;  B[7]     ; G          ; -3.370 ; -3.370 ; Rise       ; G               ;
; start     ; G          ; -3.530 ; -3.530 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.397  ; 0.397  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -3.907 ; -3.907 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -3.403 ; -3.403 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -3.407 ; -3.407 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -3.675 ; -3.675 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -3.642 ; -3.642 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -3.653 ; -3.653 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.168  ; 0.168  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.397  ; 0.397  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.421  ; 0.421  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.421  ; 0.421  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.237  ; 0.237  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -3.694 ; -3.694 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -3.684 ; -3.684 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -3.529 ; -3.529 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -3.706 ; -3.706 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -3.997 ; -3.997 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -3.527 ; -3.527 ; Rise       ; G2              ;
; start     ; G2         ; -3.263 ; -3.263 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 6.424 ; 6.424 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 6.249 ; 6.249 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 6.354 ; 6.354 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 5.999 ; 5.999 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 6.325 ; 6.325 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 5.996 ; 5.996 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 6.334 ; 6.334 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 6.397 ; 6.397 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 6.424 ; 6.424 ; Rise       ; G               ;
; out_x1     ; G          ; 6.117 ; 6.117 ; Rise       ; G               ;
; out_x2     ; G          ; 8.052 ; 8.052 ; Rise       ; G               ;
; y1         ; G          ; 7.241 ; 7.241 ; Rise       ; G               ;
; y2         ; G          ; 7.231 ; 7.231 ; Rise       ; G               ;
; y3         ; G          ; 5.954 ; 5.954 ; Rise       ; G               ;
; y4         ; G          ; 6.998 ; 6.998 ; Rise       ; G               ;
; result[*]  ; G2         ; 6.244 ; 6.244 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.217 ; 6.217 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.239 ; 6.239 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.244 ; 6.244 ; Rise       ; G2              ;
;  result[3] ; G2         ; 5.944 ; 5.944 ; Rise       ; G2              ;
;  result[4] ; G2         ; 5.940 ; 5.940 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.194 ; 6.194 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.124 ; 6.124 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.122 ; 6.122 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 5.996 ; 5.996 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 6.249 ; 6.249 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 6.354 ; 6.354 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 5.999 ; 5.999 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 6.325 ; 6.325 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 5.996 ; 5.996 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 6.334 ; 6.334 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 6.397 ; 6.397 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 6.424 ; 6.424 ; Rise       ; G               ;
; out_x1     ; G          ; 6.117 ; 6.117 ; Rise       ; G               ;
; out_x2     ; G          ; 7.266 ; 7.266 ; Rise       ; G               ;
; y1         ; G          ; 7.110 ; 7.110 ; Rise       ; G               ;
; y2         ; G          ; 7.100 ; 7.100 ; Rise       ; G               ;
; y3         ; G          ; 5.954 ; 5.954 ; Rise       ; G               ;
; y4         ; G          ; 6.655 ; 6.655 ; Rise       ; G               ;
; result[*]  ; G2         ; 5.940 ; 5.940 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.217 ; 6.217 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.239 ; 6.239 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.244 ; 6.244 ; Rise       ; G2              ;
;  result[3] ; G2         ; 5.944 ; 5.944 ; Rise       ; G2              ;
;  result[4] ; G2         ; 5.940 ; 5.940 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.194 ; 6.194 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.124 ; 6.124 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.122 ; 6.122 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; G2    ; -0.228 ; -0.722        ;
; G     ; -0.140 ; -0.413        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; G     ; 0.215 ; 0.000         ;
; G2    ; 0.330 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; G2    ; -1.380 ; -17.380               ;
; G     ; -1.380 ; -12.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G2'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.228 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.260      ;
; -0.218 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.250      ;
; -0.191 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.223      ;
; -0.148 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.180      ;
; -0.133 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.165      ;
; -0.122 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.154      ;
; -0.112 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.144      ;
; -0.097 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.129      ;
; -0.097 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.129      ;
; -0.091 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.123      ;
; -0.087 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.119      ;
; -0.086 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.118      ;
; -0.085 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.117      ;
; -0.081 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.113      ;
; -0.076 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.108      ;
; -0.075 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.107      ;
; -0.074 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.106      ;
; -0.066 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.098      ;
; -0.060 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.092      ;
; -0.056 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.088      ;
; -0.054 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.086      ;
; -0.044 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.076      ;
; -0.042 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.064      ;
; -0.029 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.061      ;
; -0.028 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.060      ;
; -0.027 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.059      ;
; -0.022 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.054      ;
; -0.017 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.049      ;
; -0.006 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.038      ;
; -0.002 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.034      ;
; 0.005  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.027      ;
; 0.009  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.023      ;
; 0.014  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.018      ;
; 0.029  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.003      ;
; 0.031  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.001      ;
; 0.032  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.000      ;
; 0.034  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.998      ;
; 0.040  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.992      ;
; 0.048  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.984      ;
; 0.056  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.976      ;
; 0.057  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.975      ;
; 0.062  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.970      ;
; 0.065  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.967      ;
; 0.078  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.954      ;
; 0.081  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.951      ;
; 0.087  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.945      ;
; 0.092  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.940      ;
; 0.099  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.933      ;
; 0.100  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.932      ;
; 0.103  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.929      ;
; 0.121  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.911      ;
; 0.125  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.907      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.898      ;
; 0.135  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.897      ;
; 0.148  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.884      ;
; 0.167  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.865      ;
; 0.168  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.864      ;
; 0.179  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.853      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.184  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.848      ;
; 0.184  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.848      ;
; 0.190  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.842      ;
; 0.191  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.841      ;
; 0.261  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.771      ;
; 0.265  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.767      ;
; 0.269  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.763      ;
; 0.271  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.761      ;
; 0.286  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.746      ;
; 0.309  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.723      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.140 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.172      ;
; -0.105 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.137      ;
; -0.090 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.122      ;
; -0.070 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.102      ;
; -0.055 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.087      ;
; -0.035 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.067      ;
; -0.024 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 1.056      ;
; -0.021 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.053      ;
; -0.020 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.052      ;
; -0.018 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.050      ;
; 0.000  ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.032      ;
; 0.015  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.017      ;
; 0.035  ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.997      ;
; 0.050  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.982      ;
; 0.070  ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.962      ;
; 0.070  ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 0.962      ;
; 0.085  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.947      ;
; 0.102  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 0.930      ;
; 0.108  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.924      ;
; 0.119  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.913      ;
; 0.122  ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.910      ;
; 0.122  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.910      ;
; 0.136  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.896      ;
; 0.139  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.893      ;
; 0.143  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.889      ;
; 0.151  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.881      ;
; 0.178  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.854      ;
; 0.186  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.846      ;
; 0.190  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.842      ;
; 0.195  ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.837      ;
; 0.197  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.835      ;
; 0.200  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.832      ;
; 0.207  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.825      ;
; 0.209  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.823      ;
; 0.212  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.820      ;
; 0.213  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.819      ;
; 0.215  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.817      ;
; 0.221  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.811      ;
; 0.221  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.811      ;
; 0.248  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.784      ;
; 0.252  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.780      ;
; 0.255  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.777      ;
; 0.256  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.776      ;
; 0.256  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.776      ;
; 0.256  ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.776      ;
; 0.268  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.764      ;
; 0.273  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.759      ;
; 0.274  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.758      ;
; 0.277  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.755      ;
; 0.280  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.752      ;
; 0.280  ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.752      ;
; 0.283  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.749      ;
; 0.289  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.743      ;
; 0.291  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.741      ;
; 0.291  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.741      ;
; 0.308  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.724      ;
; 0.323  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.709      ;
; 0.324  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.708      ;
; 0.326  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.706      ;
; 0.326  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.706      ;
; 0.327  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.705      ;
; 0.330  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.702      ;
; 0.333  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.699      ;
; 0.340  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.692      ;
; 0.343  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.689      ;
; 0.343  ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.689      ;
; 0.359  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.673      ;
; 0.361  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.671      ;
; 0.361  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.671      ;
; 0.375  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.657      ;
; 0.375  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.657      ;
; 0.378  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.654      ;
; 0.423  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.609      ;
; 0.499  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.533      ;
; 0.501  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.531      ;
; 0.501  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 0.531      ;
; 0.513  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.519      ;
; 0.513  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.519      ;
; 0.516  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.516      ;
; 0.632  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.400      ;
; 0.665  ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.400      ;
; 0.364 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.519      ;
; 0.379 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.533      ;
; 0.457 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.609      ;
; 0.502 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.673      ;
; 0.537 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.692      ;
; 0.547 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.709      ;
; 0.572 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.724      ;
; 0.589 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.743      ;
; 0.597 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.759      ;
; 0.612 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.764      ;
; 0.621 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.777      ;
; 0.628 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.784      ;
; 0.659 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.811      ;
; 0.665 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.820      ;
; 0.671 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.825      ;
; 0.680 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.842      ;
; 0.694 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.846      ;
; 0.702 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.854      ;
; 0.720 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.872      ;
; 0.721 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.873      ;
; 0.721 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.873      ;
; 0.729 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.881      ;
; 0.737 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.889      ;
; 0.741 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.893      ;
; 0.744 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.896      ;
; 0.758 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.910      ;
; 0.758 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.910      ;
; 0.761 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.913      ;
; 0.770 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.922      ;
; 0.771 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.923      ;
; 0.772 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.924      ;
; 0.778 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.930      ;
; 0.810 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.962      ;
; 0.898 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.050      ;
; 0.901 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.053      ;
; 0.904 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 1.056      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G2'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.485      ;
; 0.340 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.492      ;
; 0.343 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.495      ;
; 0.383 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 0.535      ;
; 0.409 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.561      ;
; 0.414 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.566      ;
; 0.535 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.687      ;
; 0.571 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.723      ;
; 0.594 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.746      ;
; 0.609 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.761      ;
; 0.611 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.771      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 0.822      ;
; 0.689 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.842      ;
; 0.696 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.848      ;
; 0.696 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.848      ;
; 0.701 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.853      ;
; 0.712 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.865      ;
; 0.732 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.884      ;
; 0.745 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.898      ;
; 0.755 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.907      ;
; 0.759 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.911      ;
; 0.777 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.929      ;
; 0.780 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.933      ;
; 0.788 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.940      ;
; 0.793 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.945      ;
; 0.799 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.951      ;
; 0.802 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.954      ;
; 0.815 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.967      ;
; 0.824 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.976      ;
; 0.840 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.992      ;
; 0.846 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.998      ;
; 0.848 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.000      ;
; 0.849 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.001      ;
; 0.851 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.003      ;
; 0.866 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.018      ;
; 0.871 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.023      ;
; 0.875 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.027      ;
; 0.882 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.034      ;
; 0.886 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.038      ;
; 0.897 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.049      ;
; 0.902 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.054      ;
; 0.907 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.059      ;
; 0.908 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.060      ;
; 0.909 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.061      ;
; 0.912 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.064      ;
; 0.922 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.074      ;
; 0.924 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.076      ;
; 0.936 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.088      ;
; 0.940 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.092      ;
; 0.946 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.098      ;
; 0.954 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.106      ;
; 0.955 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.107      ;
; 0.961 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.113      ;
; 0.965 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.117      ;
; 0.966 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.118      ;
; 0.967 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.119      ;
; 0.971 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.123      ;
; 0.977 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.129      ;
; 0.977 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.129      ;
; 0.992 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.144      ;
; 1.002 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.154      ;
; 1.013 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.165      ;
; 1.028 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.180      ;
; 1.071 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.223      ;
; 1.098 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.250      ;
; 1.108 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.260      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G2'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G2    ; Rise       ; G2                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G     ; Rise       ; G                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; inst20                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; inst20                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 2.274  ; 2.274  ; Rise       ; G               ;
;  B[0]     ; G          ; 2.274  ; 2.274  ; Rise       ; G               ;
;  B[1]     ; G          ; 2.021  ; 2.021  ; Rise       ; G               ;
;  B[2]     ; G          ; 2.038  ; 2.038  ; Rise       ; G               ;
;  B[3]     ; G          ; 2.089  ; 2.089  ; Rise       ; G               ;
;  B[4]     ; G          ; 2.027  ; 2.027  ; Rise       ; G               ;
;  B[5]     ; G          ; 2.186  ; 2.186  ; Rise       ; G               ;
;  B[6]     ; G          ; 2.269  ; 2.269  ; Rise       ; G               ;
;  B[7]     ; G          ; 2.042  ; 2.042  ; Rise       ; G               ;
; start     ; G          ; 2.459  ; 2.459  ; Rise       ; G               ;
; A[*]      ; G2         ; 2.278  ; 2.278  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 2.278  ; 2.278  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 2.028  ; 2.028  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 2.035  ; 2.035  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 2.162  ; 2.162  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 2.146  ; 2.146  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 2.152  ; 2.152  ; Rise       ; G2              ;
;  A[6]     ; G2         ; -0.219 ; -0.219 ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.320 ; -0.320 ; Rise       ; G2              ;
; C[*]      ; G2         ; 2.264  ; 2.264  ; Rise       ; G2              ;
;  C[0]     ; G2         ; -0.373 ; -0.373 ; Rise       ; G2              ;
;  C[1]     ; G2         ; -0.267 ; -0.267 ; Rise       ; G2              ;
;  C[2]     ; G2         ; 2.143  ; 2.143  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 2.152  ; 2.152  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 2.057  ; 2.057  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 2.151  ; 2.151  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 2.264  ; 2.264  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 2.056  ; 2.056  ; Rise       ; G2              ;
; start     ; G2         ; 2.551  ; 2.551  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -1.901 ; -1.901 ; Rise       ; G               ;
;  B[0]     ; G          ; -2.154 ; -2.154 ; Rise       ; G               ;
;  B[1]     ; G          ; -1.901 ; -1.901 ; Rise       ; G               ;
;  B[2]     ; G          ; -1.918 ; -1.918 ; Rise       ; G               ;
;  B[3]     ; G          ; -1.969 ; -1.969 ; Rise       ; G               ;
;  B[4]     ; G          ; -1.907 ; -1.907 ; Rise       ; G               ;
;  B[5]     ; G          ; -2.066 ; -2.066 ; Rise       ; G               ;
;  B[6]     ; G          ; -2.149 ; -2.149 ; Rise       ; G               ;
;  B[7]     ; G          ; -1.922 ; -1.922 ; Rise       ; G               ;
; start     ; G          ; -1.995 ; -1.995 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.440  ; 0.440  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -2.158 ; -2.158 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -1.908 ; -1.908 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -1.915 ; -1.915 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -2.042 ; -2.042 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -2.026 ; -2.026 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -2.032 ; -2.032 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.339  ; 0.339  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.440  ; 0.440  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.493  ; 0.493  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.493  ; 0.493  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.387  ; 0.387  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -2.023 ; -2.023 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -2.032 ; -2.032 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -1.937 ; -1.937 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -2.031 ; -2.031 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -2.144 ; -2.144 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -1.936 ; -1.936 ; Rise       ; G2              ;
; start     ; G2         ; -1.852 ; -1.852 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 3.554 ; 3.554 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 3.466 ; 3.466 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 3.513 ; 3.513 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 3.344 ; 3.344 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 3.495 ; 3.495 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 3.343 ; 3.343 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 3.504 ; 3.504 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 3.529 ; 3.529 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 3.554 ; 3.554 ; Rise       ; G               ;
; out_x1     ; G          ; 3.459 ; 3.459 ; Rise       ; G               ;
; out_x2     ; G          ; 4.280 ; 4.280 ; Rise       ; G               ;
; y1         ; G          ; 3.906 ; 3.906 ; Rise       ; G               ;
; y2         ; G          ; 3.896 ; 3.896 ; Rise       ; G               ;
; y3         ; G          ; 3.316 ; 3.316 ; Rise       ; G               ;
; y4         ; G          ; 3.797 ; 3.797 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.458 ; 3.458 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.437 ; 3.437 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.449 ; 3.449 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.315 ; 3.315 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.313 ; 3.313 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.418 ; 3.418 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.458 ; 3.458 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 3.343 ; 3.343 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 3.466 ; 3.466 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 3.513 ; 3.513 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 3.344 ; 3.344 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 3.495 ; 3.495 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 3.343 ; 3.343 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 3.504 ; 3.504 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 3.529 ; 3.529 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 3.554 ; 3.554 ; Rise       ; G               ;
; out_x1     ; G          ; 3.459 ; 3.459 ; Rise       ; G               ;
; out_x2     ; G          ; 3.929 ; 3.929 ; Rise       ; G               ;
; y1         ; G          ; 3.856 ; 3.856 ; Rise       ; G               ;
; y2         ; G          ; 3.846 ; 3.846 ; Rise       ; G               ;
; y3         ; G          ; 3.316 ; 3.316 ; Rise       ; G               ;
; y4         ; G          ; 3.630 ; 3.630 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.313 ; 3.313 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.437 ; 3.437 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.449 ; 3.449 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.315 ; 3.315 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.313 ; 3.313 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.418 ; 3.418 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.458 ; 3.458 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.733  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  G               ; -1.579  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  G2              ; -1.733  ; 0.330 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -25.445 ; 0.0   ; 0.0      ; 0.0     ; -29.76              ;
;  G               ; -14.057 ; 0.000 ; N/A      ; N/A     ; -12.380             ;
;  G2              ; -11.388 ; 0.000 ; N/A      ; N/A     ; -17.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 4.108  ; 4.108  ; Rise       ; G               ;
;  B[0]     ; G          ; 4.108  ; 4.108  ; Rise       ; G               ;
;  B[1]     ; G          ; 3.582  ; 3.582  ; Rise       ; G               ;
;  B[2]     ; G          ; 3.595  ; 3.595  ; Rise       ; G               ;
;  B[3]     ; G          ; 3.763  ; 3.763  ; Rise       ; G               ;
;  B[4]     ; G          ; 3.553  ; 3.553  ; Rise       ; G               ;
;  B[5]     ; G          ; 3.902  ; 3.902  ; Rise       ; G               ;
;  B[6]     ; G          ; 4.105  ; 4.105  ; Rise       ; G               ;
;  B[7]     ; G          ; 3.600  ; 3.600  ; Rise       ; G               ;
; start     ; G          ; 4.461  ; 4.461  ; Rise       ; G               ;
; A[*]      ; G2         ; 4.137  ; 4.137  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 4.137  ; 4.137  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 3.633  ; 3.633  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 3.637  ; 3.637  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 3.905  ; 3.905  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 3.872  ; 3.872  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 3.883  ; 3.883  ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.062  ; 0.062  ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.167 ; -0.167 ; Rise       ; G2              ;
; C[*]      ; G2         ; 4.227  ; 4.227  ; Rise       ; G2              ;
;  C[0]     ; G2         ; -0.191 ; -0.191 ; Rise       ; G2              ;
;  C[1]     ; G2         ; -0.007 ; -0.007 ; Rise       ; G2              ;
;  C[2]     ; G2         ; 3.924  ; 3.924  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 3.914  ; 3.914  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 3.759  ; 3.759  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 3.936  ; 3.936  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 4.227  ; 4.227  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 3.757  ; 3.757  ; Rise       ; G2              ;
; start     ; G2         ; 4.625  ; 4.625  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -1.901 ; -1.901 ; Rise       ; G               ;
;  B[0]     ; G          ; -2.154 ; -2.154 ; Rise       ; G               ;
;  B[1]     ; G          ; -1.901 ; -1.901 ; Rise       ; G               ;
;  B[2]     ; G          ; -1.918 ; -1.918 ; Rise       ; G               ;
;  B[3]     ; G          ; -1.969 ; -1.969 ; Rise       ; G               ;
;  B[4]     ; G          ; -1.907 ; -1.907 ; Rise       ; G               ;
;  B[5]     ; G          ; -2.066 ; -2.066 ; Rise       ; G               ;
;  B[6]     ; G          ; -2.149 ; -2.149 ; Rise       ; G               ;
;  B[7]     ; G          ; -1.922 ; -1.922 ; Rise       ; G               ;
; start     ; G          ; -1.995 ; -1.995 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.440  ; 0.440  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -2.158 ; -2.158 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -1.908 ; -1.908 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -1.915 ; -1.915 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -2.042 ; -2.042 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -2.026 ; -2.026 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -2.032 ; -2.032 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.339  ; 0.339  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.440  ; 0.440  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.493  ; 0.493  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.493  ; 0.493  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.387  ; 0.387  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -2.023 ; -2.023 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -2.032 ; -2.032 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -1.937 ; -1.937 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -2.031 ; -2.031 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -2.144 ; -2.144 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -1.936 ; -1.936 ; Rise       ; G2              ;
; start     ; G2         ; -1.852 ; -1.852 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 6.424 ; 6.424 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 6.249 ; 6.249 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 6.354 ; 6.354 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 5.999 ; 5.999 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 6.325 ; 6.325 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 5.996 ; 5.996 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 6.334 ; 6.334 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 6.397 ; 6.397 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 6.424 ; 6.424 ; Rise       ; G               ;
; out_x1     ; G          ; 6.117 ; 6.117 ; Rise       ; G               ;
; out_x2     ; G          ; 8.052 ; 8.052 ; Rise       ; G               ;
; y1         ; G          ; 7.241 ; 7.241 ; Rise       ; G               ;
; y2         ; G          ; 7.231 ; 7.231 ; Rise       ; G               ;
; y3         ; G          ; 5.954 ; 5.954 ; Rise       ; G               ;
; y4         ; G          ; 6.998 ; 6.998 ; Rise       ; G               ;
; result[*]  ; G2         ; 6.244 ; 6.244 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.217 ; 6.217 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.239 ; 6.239 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.244 ; 6.244 ; Rise       ; G2              ;
;  result[3] ; G2         ; 5.944 ; 5.944 ; Rise       ; G2              ;
;  result[4] ; G2         ; 5.940 ; 5.940 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.194 ; 6.194 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.124 ; 6.124 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.122 ; 6.122 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cnt[*]     ; G          ; 3.343 ; 3.343 ; Rise       ; G               ;
;  cnt[0]    ; G          ; 3.466 ; 3.466 ; Rise       ; G               ;
;  cnt[1]    ; G          ; 3.513 ; 3.513 ; Rise       ; G               ;
;  cnt[2]    ; G          ; 3.344 ; 3.344 ; Rise       ; G               ;
;  cnt[3]    ; G          ; 3.495 ; 3.495 ; Rise       ; G               ;
;  cnt[4]    ; G          ; 3.343 ; 3.343 ; Rise       ; G               ;
;  cnt[5]    ; G          ; 3.504 ; 3.504 ; Rise       ; G               ;
;  cnt[6]    ; G          ; 3.529 ; 3.529 ; Rise       ; G               ;
;  cnt[7]    ; G          ; 3.554 ; 3.554 ; Rise       ; G               ;
; out_x1     ; G          ; 3.459 ; 3.459 ; Rise       ; G               ;
; out_x2     ; G          ; 3.929 ; 3.929 ; Rise       ; G               ;
; y1         ; G          ; 3.856 ; 3.856 ; Rise       ; G               ;
; y2         ; G          ; 3.846 ; 3.846 ; Rise       ; G               ;
; y3         ; G          ; 3.316 ; 3.316 ; Rise       ; G               ;
; y4         ; G          ; 3.630 ; 3.630 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.313 ; 3.313 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.437 ; 3.437 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.449 ; 3.449 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.315 ; 3.315 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.313 ; 3.313 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.418 ; 3.418 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.452 ; 3.452 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.458 ; 3.458 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G          ; G        ; 155      ; 0        ; 0        ; 0        ;
; G          ; G2       ; 24       ; 0        ; 0        ; 0        ;
; G2         ; G2       ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G          ; G        ; 155      ; 0        ; 0        ; 0        ;
; G          ; G2       ; 24       ; 0        ; 0        ; 0        ;
; G2         ; G2       ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 15 18:08:08 2020
Info: Command: quartus_sta DMKR -c DMKR
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DMKR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name G G
    Info (332105): create_clock -period 1.000 -name G2 G2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.733       -11.388 G2 
    Info (332119):    -1.579       -14.057 G 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 G 
    Info (332119):     0.671         0.000 G2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 G2 
    Info (332119):    -1.380       -12.380 G 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.228        -0.722 G2 
    Info (332119):    -0.140        -0.413 G 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 G 
    Info (332119):     0.330         0.000 G2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 G2 
    Info (332119):    -1.380       -12.380 G 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Tue Dec 15 18:08:09 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


