network dictident_decl_0 {
  in  bool i#[0];
  out bool o#[0];
  i#[0] -> o#[0];
}
// @fec/golden {{{
//  module dictident_decl_0(
//    input  wire i__0,
//    output wire o__0
//  );
//    assign o__0 = i__0;
//  endmodule
// }}}
