# Relogio
Projeto final do curso de Eletrônica Digital em VHDL. Consiste em simular um relógio digital na placa FPGA. Para isso, utiliza-se o display de 7 segmentos da placa.
