{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port DDR -pg 1 -lvl 10 -x 7070 -y 400 -defaultsOSRD
preplace port FIXED_IO -pg 1 -lvl 10 -x 7070 -y 370 -defaultsOSRD
preplace inst processing_system7_0 -pg 1 -lvl 1 -x 230 -y 480 -defaultsOSRD
preplace inst proc_sys_reset_0 -pg 1 -lvl 1 -x 230 -y 260 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 2 -x 680 -y 870 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 3 -x 1060 -y 570 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 3 -x 1060 -y 710 -defaultsOSRD
preplace inst axi_gpio_2 -pg 1 -lvl 3 -x 1060 -y 1160 -defaultsOSRD
preplace inst axi_gpio_3 -pg 1 -lvl 3 -x 1060 -y 1330 -defaultsOSRD
preplace inst barrett_reduce_0 -pg 1 -lvl 9 -x 4590 -y 2560 -defaultsOSRD
preplace inst barrett_reduce_1 -pg 1 -lvl 9 -x 4590 -y 2930 -defaultsOSRD
preplace inst bram_port_selector_0 -pg 1 -lvl 4 -x 1590 -y 870 -defaultsOSRD
preplace inst bram_port_selector_1 -pg 1 -lvl 4 -x 1590 -y 1050 -defaultsOSRD
preplace inst bram_port_selector_3 -pg 1 -lvl 4 -x 1590 -y 1410 -defaultsOSRD
preplace inst bram_port_selector_2 -pg 1 -lvl 4 -x 1590 -y 1230 -defaultsOSRD
preplace inst dual_bram_0 -pg 1 -lvl 3 -x 1060 -y 920 -defaultsOSRD
preplace inst fqmul_0 -pg 1 -lvl 7 -x 3560 -y 640 -defaultsOSRD
preplace inst fqmul_1 -pg 1 -lvl 7 -x 3560 -y 990 -defaultsOSRD
preplace inst fqmul_2 -pg 1 -lvl 7 -x 3560 -y 1310 -defaultsOSRD
preplace inst fqmul_3 -pg 1 -lvl 7 -x 3560 -y 1650 -defaultsOSRD
preplace inst fqmul_4 -pg 1 -lvl 7 -x 3560 -y 2000 -defaultsOSRD
preplace inst fqmul_5 -pg 1 -lvl 7 -x 3560 -y 2440 -defaultsOSRD
preplace inst montgomery_reduction_0 -pg 1 -lvl 9 -x 4590 -y 650 -defaultsOSRD
preplace inst montgomery_reduction_1 -pg 1 -lvl 9 -x 4590 -y 970 -defaultsOSRD
preplace inst montgomery_reduction_2 -pg 1 -lvl 9 -x 4590 -y 1280 -defaultsOSRD
preplace inst montgomery_reduction_3 -pg 1 -lvl 9 -x 4590 -y 1650 -defaultsOSRD
preplace inst montgomery_reduction_4 -pg 1 -lvl 9 -x 4590 -y 1900 -defaultsOSRD
preplace inst montgomery_reduction_5 -pg 1 -lvl 9 -x 4590 -y 2220 -defaultsOSRD
preplace inst poly_tomont_0 -pg 1 -lvl 5 -x 2420 -y 730 -defaultsOSRD
preplace inst polyvec_reduce_0 -pg 1 -lvl 5 -x 2420 -y 990 -defaultsOSRD
preplace inst timer2_0 -pg 1 -lvl 4 -x 1590 -y 720 -defaultsOSRD
preplace inst axi_gpio_4 -pg 1 -lvl 3 -x 1060 -y 1470 -defaultsOSRD
preplace inst polyvec_ntt_0 -pg 1 -lvl 5 -x 2420 -y 1960 -defaultsOSRD
preplace inst polyvec_basemul_acc_0 -pg 1 -lvl 5 -x 2420 -y 1440 -defaultsOSRD
preplace inst signal_multiplexer_0 -pg 1 -lvl 8 -x 4200 -y 2570 -defaultsOSRD
preplace inst signal_multiplexer_1 -pg 1 -lvl 8 -x 4200 -y 2900 -defaultsOSRD
preplace inst signal_multiplexer_2 -pg 1 -lvl 8 -x 4200 -y 640 -defaultsOSRD
preplace inst signal_multiplexer_3 -pg 1 -lvl 8 -x 4200 -y 960 -defaultsOSRD
preplace inst signal_multiplexer_4 -pg 1 -lvl 8 -x 4200 -y 1320 -defaultsOSRD
preplace inst signal_multiplexer_5 -pg 1 -lvl 8 -x 4200 -y 1630 -defaultsOSRD
preplace inst signal_multiplexer_6 -pg 1 -lvl 8 -x 4200 -y 1920 -defaultsOSRD
preplace inst signal_multiplexer_7 -pg 1 -lvl 8 -x 4200 -y 2210 -defaultsOSRD
preplace inst signal_multiplexer_12 -pg 1 -lvl 6 -x 3130 -y 510 -defaultsOSRD
preplace inst signal_multiplexer_13 -pg 1 -lvl 6 -x 3130 -y 670 -defaultsOSRD
preplace inst signal_multiplexer_14 -pg 1 -lvl 6 -x 3130 -y 870 -defaultsOSRD
preplace inst signal_multiplexer_15 -pg 1 -lvl 6 -x 3130 -y 1030 -defaultsOSRD
preplace inst signal_multiplexer_16 -pg 1 -lvl 6 -x 3130 -y 1210 -defaultsOSRD
preplace inst signal_multiplexer_17 -pg 1 -lvl 6 -x 3130 -y 1390 -defaultsOSRD
preplace inst signal_multiplexer_18 -pg 1 -lvl 6 -x 3130 -y 1550 -defaultsOSRD
preplace inst signal_multiplexer_19 -pg 1 -lvl 6 -x 3130 -y 1710 -defaultsOSRD
preplace inst signal_multiplexer_20 -pg 1 -lvl 6 -x 3130 -y 1900 -defaultsOSRD
preplace inst signal_multiplexer_21 -pg 1 -lvl 6 -x 3130 -y 2120 -defaultsOSRD
preplace inst signal_multiplexer_22 -pg 1 -lvl 6 -x 3130 -y 2340 -defaultsOSRD
preplace inst signal_multiplexer_23 -pg 1 -lvl 6 -x 3130 -y 2560 -defaultsOSRD
preplace netloc proc_sys_reset_0_peripheral_aresetn 1 1 4 450 470 840 470 1290 570 1880
preplace netloc processing_system7_0_FCLK_RESET0_N 1 0 2 10 160 440
preplace netloc axi_gpio_0_gpio_io_o 1 3 1 1230 590n
preplace netloc timer2_0_count 1 3 2 1250 610 1770
preplace netloc poly_tomont_0_busy 1 3 3 1220 440 NJ 440 2680
preplace netloc axi_gpio_2_gpio_io_o 1 3 2 1230 1510 1890J
preplace netloc axi_gpio_1_gpio_io_o 1 3 2 1210 650 1830
preplace netloc axi_gpio_2_gpio2_io_o 1 3 2 1220J 1520 1920
preplace netloc polyvec_reduce_0_busy 1 3 3 1250J 630 1900J 590 2600
preplace netloc axi_gpio_3_gpio_io_o 1 3 2 1210J 1540 1850
preplace netloc polyvec_basemul_acc_0_busy 1 3 3 1240J 600 1870 560 2640
preplace netloc processing_system7_0_FCLK_CLK0 1 0 9 20 620 470 540 860 480 1270 640 1910 570 2960 420 3270 750 3990 760 4330
preplace netloc poly_tomont_0_do_lower_mont 1 5 3 2990 760 N 760 3840
preplace netloc poly_tomont_0_en_lower_mont 1 5 3 2980 770 N 770 3800
preplace netloc poly_tomont_0_valid_out_lower_mont 1 5 3 2970 780 N 780 3860
preplace netloc poly_tomont_0_do_upper_mont 1 5 3 2740 270 N 270 4040
preplace netloc poly_tomont_0_en_upper_mont 1 5 3 2750 280 N 280 4050
preplace netloc poly_tomont_0_valid_out_upper_mont 1 5 3 2950 1120 3250 880 4030
preplace netloc fqmul_0_valid_out_mont 1 7 1 4030 610n
preplace netloc fqmul_0_data_out_mont 1 7 1 4020 630n
preplace netloc fqmul_1_valid_out_mont 1 7 1 4000 960n
preplace netloc fqmul_1_data_out_mont 1 7 1 3790 980n
preplace netloc fqmul_2_valid_out_mont 1 7 1 3920 1280n
preplace netloc fqmul_2_data_out_mont 1 7 1 3900 1300n
preplace netloc fqmul_3_valid_out_mont 1 7 1 3740 1620n
preplace netloc fqmul_3_data_out_mont 1 7 1 3730 1640n
preplace netloc fqmul_4_valid_out_mont 1 7 1 3890 1900n
preplace netloc fqmul_4_data_out_mont 1 7 1 3900 1920n
preplace netloc fqmul_5_valid_out_mont 1 7 1 3970 2190n
preplace netloc fqmul_5_data_out_mont 1 7 1 4000 2210n
preplace netloc montgomery_reduction_0_valid_out 1 4 6 2060 240 NJ 240 3350 470 N 470 N 470 4730
preplace netloc montgomery_reduction_0_data_out 1 4 6 2080 390 NJ 390 3320 490 N 490 N 490 4710
preplace netloc montgomery_reduction_1_valid_out 1 4 6 2070 260 NJ 260 3290 440 N 440 N 440 4770
preplace netloc montgomery_reduction_1_data_out 1 4 6 2050 250 NJ 250 3300 480 N 480 N 480 4760
preplace netloc fqmul_0_data_out 1 4 4 1930 160 NJ 160 N 160 3790
preplace netloc fqmul_1_data_out 1 4 4 1940 180 NJ 180 N 180 3780
preplace netloc fqmul_2_data_out 1 4 4 1950 200 NJ 200 N 200 3770
preplace netloc fqmul_3_data_out 1 4 4 1960 220 NJ 220 N 220 3760
preplace netloc fqmul_4_data_out 1 4 4 2070 2740 2600J 2700 N 2700 3730
preplace netloc fqmul_5_data_out 1 4 4 2080 2760 NJ 2760 N 2760 3720
preplace netloc montgomery_reduction_2_valid_out 1 6 4 3380 510 N 510 N 510 4720
preplace netloc montgomery_reduction_2_data_out 1 6 4 3360 500 N 500 N 500 4750
preplace netloc montgomery_reduction_3_valid_out 1 6 4 3370 520 N 520 N 520 4740
preplace netloc montgomery_reduction_3_data_out 1 6 4 3380 1760 N 1760 N 1760 4710
preplace netloc montgomery_reduction_4_valid_out 1 6 4 3380 1800 N 1800 N 1800 4710
preplace netloc montgomery_reduction_4_data_out 1 6 4 3380 2110 3950 2090 N 2090 4710
preplace netloc montgomery_reduction_5_valid_out 1 6 4 3380 2330 3800 2340 N 2340 4720
preplace netloc montgomery_reduction_5_data_out 1 6 4 3370 2320 3810 2330 N 2330 4710
preplace netloc barrett_reduce_0_data_out 1 4 6 2050 1770 2740J 2710 N 2710 3800 2720 N 2720 4710
preplace netloc barrett_reduce_1_data_out 1 4 6 2060 2720 2680J 2740 N 2740 3760 2750 N 2750 4710
preplace netloc Net 1 5 3 2930 340 N 340 3820
preplace netloc polyvec_basemul_acc_0_data0_to_barrett 1 5 3 2860J 350 N 350 3910
preplace netloc polyvec_basemul_acc_0_data1_to_barrett 1 5 3 2810J 290 N 290 3870
preplace netloc polyvec_reduce_0_do_lower_barrett 1 5 3 2760J 300 N 300 4010
preplace netloc polyvec_reduce_0_en_lower_barrett 1 5 3 2790J 410 3330 460 3930
preplace netloc polyvec_reduce_0_valid_out_lower_barrett 1 5 3 2780J 400 3340 450 3940
preplace netloc polyvec_reduce_0_do_upper_barrett 1 5 3 2770J 310 N 310 3880
preplace netloc polyvec_reduce_0_en_upper_barrett 1 5 3 2800J 360 N 360 3850
preplace netloc polyvec_reduce_0_valid_out_upper_barrett 1 5 3 2940J 1300 3240 1420 3790
preplace netloc barrett_reduce_0_valid_out 1 4 6 2010 2710 2710J 2720 N 2720 3780 2730 N 2730 4720
preplace netloc barrett_reduce_1_valid_out 1 4 6 2020 2730 NJ 2730 N 2730 3770 2740 N 2740 4720
preplace netloc fqmul_0_valid_out 1 4 4 1970 170 NJ 170 N 170 3750
preplace netloc fqmul_1_valid_out 1 4 4 1980 190 NJ 190 N 190 3740
preplace netloc fqmul_2_valid_out 1 4 4 1990 210 NJ 210 N 210 3730
preplace netloc fqmul_3_valid_out 1 4 4 2000 230 NJ 230 N 230 3720
preplace netloc fqmul_4_valid_out 1 4 4 2030 2750 NJ 2750 N 2750 3750
preplace netloc fqmul_5_valid_out 1 4 4 2040 2770 NJ 2770 N 2770 3740
preplace netloc polyvec_basemul_acc_0_valid1_to_barrett 1 5 3 2840J 330 N 330 3830
preplace netloc polyvec_ntt_0_valid_to_fqmul0 1 5 1 2810 1870n
preplace netloc polyvec_ntt_0_coeff0_to_fqmul0 1 5 1 2850 1890n
preplace netloc polyvec_ntt_0_en_dsm 1 5 3 2950 2780 N 2780 3960
preplace netloc polyvec_ntt_0_coeff1_to_fqmul0 1 5 1 2770 1910n
preplace netloc polyvec_ntt_0_valid_to_fqmul1 1 5 1 2730 1930n
preplace netloc polyvec_ntt_0_coeff0_to_fqmul1 1 5 1 2750 1950n
preplace netloc polyvec_ntt_0_coeff1_to_fqmul1 1 5 1 2720 1970n
preplace netloc polyvec_ntt_0_valid0_to_barrett 1 5 3 2710 2690 3280 2640 N
preplace netloc polyvec_ntt_0_data0_to_barrett 1 5 3 2700 2680 3370 2660 N
preplace netloc polyvec_ntt_0_busy 1 3 3 1260J 620 1890J 580 2660
preplace netloc axi_gpio_4_gpio_io_o 1 3 2 1200J 1530 1770
preplace netloc polyvec_basemul_acc_0_valid0_to_barrett 1 5 3 2820J 320 N 320 3980
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul0 1 5 1 2850 540n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul0 1 5 1 2880 700n
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul1 1 5 1 2900 900n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul1 1 5 1 2910 1060n
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul2 1 5 1 2920 1240n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul2 1 5 1 2910 1410n
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul3 1 5 1 2910 1450n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul3 1 5 1 2900 1470n
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul4 1 5 1 2890 1510n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul4 1 5 1 2870 1530n
preplace netloc polyvec_basemul_acc_0_coeff0_to_fqmul5 1 5 1 2830 1570n
preplace netloc polyvec_basemul_acc_0_coeff1_to_fqmul5 1 5 1 2760 1590n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul0 1 5 1 2830 520n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul1 1 5 1 2890 880n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul2 1 5 1 2990 1220n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul3 1 5 1 2920 1430n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul4 1 5 1 2880 1490n
preplace netloc polyvec_basemul_acc_0_valid_to_fqmul5 1 5 1 2790 1550n
preplace netloc signal_multiplexer_0_valid 1 8 1 N 2560
preplace netloc signal_multiplexer_0_data 1 8 1 N 2580
preplace netloc signal_multiplexer_1_valid 1 8 1 4320 2890n
preplace netloc signal_multiplexer_1_data 1 8 1 4310 2910n
preplace netloc polyvec_ntt_0_valid1_to_barrett 1 5 3 2690 2970 N 2970 N
preplace netloc polyvec_ntt_0_data1_to_barrett 1 5 3 2670 2990 N 2990 N
preplace netloc signal_multiplexer_2_valid 1 8 1 4320 630n
preplace netloc signal_multiplexer_2_data 1 8 1 4310 650n
preplace netloc signal_multiplexer_3_valid 1 8 1 4320 950n
preplace netloc signal_multiplexer_3_data 1 8 1 4310 970n
preplace netloc signal_multiplexer_4_valid 1 8 1 4310 1280n
preplace netloc signal_multiplexer_4_data 1 8 1 4320 1300n
preplace netloc signal_multiplexer_5_valid 1 8 1 4320 1620n
preplace netloc signal_multiplexer_5_data 1 8 1 4310 1640n
preplace netloc signal_multiplexer_6_valid 1 8 1 4320 1900n
preplace netloc signal_multiplexer_6_data 1 8 1 4340 1920n
preplace netloc signal_multiplexer_7_valid 1 8 1 4320 2200n
preplace netloc signal_multiplexer_7_data 1 8 1 4310 2220n
preplace netloc signal_multiplexer_12_valid 1 6 1 3310J 500n
preplace netloc signal_multiplexer_12_data 1 6 1 3280J 520n
preplace netloc signal_multiplexer_13_data 1 6 1 3240 650n
preplace netloc signal_multiplexer_14_valid 1 6 1 3280 860n
preplace netloc signal_multiplexer_14_data 1 6 1 3240 880n
preplace netloc signal_multiplexer_15_data 1 6 1 3260 1000n
preplace netloc signal_multiplexer_16_valid 1 6 1 3340 1200n
preplace netloc signal_multiplexer_16_data 1 6 1 3250 1220n
preplace netloc signal_multiplexer_17_data 1 6 1 3340 1320n
preplace netloc signal_multiplexer_18_valid 1 6 1 3250 1540n
preplace netloc signal_multiplexer_18_data 1 6 1 3240 1560n
preplace netloc signal_multiplexer_19_data 1 6 1 3330 1660n
preplace netloc signal_multiplexer_20_valid 1 6 1 3250 1890n
preplace netloc signal_multiplexer_20_data 1 6 1 3240 1910n
preplace netloc signal_multiplexer_21_data 1 6 1 3350 2010n
preplace netloc signal_multiplexer_22_valid 1 6 1 3250 2330n
preplace netloc signal_multiplexer_22_data 1 6 1 3240 2350n
preplace netloc signal_multiplexer_23_data 1 6 1 3300 2450n
preplace netloc axi_interconnect_0_M06_AXI 1 2 1 830 930n
preplace netloc poly_tomont_0_BRAM_PORT_A 1 3 3 1340 430 NJ 430 2650
preplace netloc bram_port_selector_0_BRAM_PORT_MASTER 1 2 3 910 490 1280 510 1780
preplace netloc processing_system7_0_DDR 1 1 9 460 370 N 370 N 370 N 370 N 370 N 370 N 370 N 370 4710
preplace netloc processing_system7_0_M_AXI_GP0 1 1 1 460 460n
preplace netloc bram_port_selector_1_BRAM_PORT_MASTER 1 2 3 890 450 NJ 450 1800
preplace netloc polyvec_basemul_acc_0_BRAM0_PORT_B 1 3 3 1310 470 NJ 470 2720
preplace netloc polyvec_ntt_0_BRAM_PORT_A 1 3 3 1380 530 1830J 520 2700
preplace netloc axi_interconnect_0_M00_AXI 1 2 1 850 550n
preplace netloc polyvec_reduce_0_BRAM_PORT_A 1 3 3 1390 550 1850J 540 2620
preplace netloc bram_port_selector_2_BRAM_PORT_MASTER 1 2 3 900 460 NJ 460 1790
preplace netloc axi_interconnect_0_M04_AXI 1 2 1 870 890n
preplace netloc axi_interconnect_0_M01_AXI 1 2 1 N 830
preplace netloc polyvec_reduce_0_BRAM_PORT_B 1 3 3 1370 560 1860J 550 2610
preplace netloc polyvec_basemul_acc_0_BRAM0_PORT_A 1 3 3 1360 490 NJ 490 2690
preplace netloc bram_port_selector_3_BRAM_PORT_MASTER 1 2 3 880 420 NJ 420 1810
preplace netloc axi_interconnect_0_M02_AXI 1 2 1 N 850
preplace netloc processing_system7_0_FIXED_IO 1 1 9 470 380 N 380 N 380 N 380 N 380 N 380 N 380 N 380 4770
preplace netloc polyvec_basemul_acc_0_BRAM1_PORT_B 1 3 3 1330 540 1840J 530 2670
preplace netloc polyvec_ntt_0_BRAM_PORT_B 1 3 3 1350 520 1820J 510 2730
preplace netloc poly_tomont_0_BRAM_PORT_B 1 3 3 1320 500 NJ 500 2630
preplace netloc axi_interconnect_0_M03_AXI 1 2 1 870 690n
preplace netloc polyvec_basemul_acc_0_BRAM1_PORT_A 1 3 3 1300 480 NJ 480 2710
preplace netloc axi_interconnect_0_M05_AXI 1 2 1 850 910n
levelinfo -pg 1 -10 230 680 1060 1590 2420 3130 3560 4200 4590 7070
pagesize -pg 1 -db -bbox -sgen -10 -110 7190 3490
"
}
{
   "da_ps7_cnt":"1"
}
