# Sumador–Restador Binario de 4 Bits

Este proyecto implementa un sumador–restador binario de 4 bits utilizando
exclusivamente compuertas lógicas AND, OR y NOT.

## Funcionamiento
- M = 0 → Operación de suma
- M = 1 → Operación de resta (complemento a dos)

El diseño fue implementado en Proteus y validado mediante simulación.
Adicionalmente, se desarrolló una implementación equivalente en Python
para verificar el comportamiento lógico del circuito.

## Contenido del repositorio
- /informe: informe completo en PDF
- /diseno: imágenes del diseño del circuito
- /simulacion: archivo del proyecto en Proteus
- /codigo: implementación en Python
- /pruebas: resultados de las simulaciones
