 I 
目錄 
中文摘要 
英文摘要 
一、前言...............................................................................................1 
二、研究目的.......................................................................................4 
三、文獻探討.......................................................................................5 
四、研究方法.......................................................................................6 
五、結果與討論.................................................................................17 
六、參考文獻.....................................................................................42 
七、計畫成果與自評.........................................................................48 
八、出席國際學術會議報.................................................................51
 III 
Abstract 
This project is one of the subprojects of the 3-year joint project – Development of Electronic 
System Level (ESL) Design Methodology and its applications to Multi-format SOC design – 
proposed by EE department, NCKU. In conjunction with the ESL design methodology, this project 
aims at exploring the possible hardware resource sharing between multi-format applications using 
the reconfigurable design technique. Our major task is to develop different levels of abstraction 
models such as C, TLM and RTL models with necessary design parameters for system evaluation. 
Using the developed library, we can then start the system design from the ESL, verify our design at 
the early design stage, and provide possible design space exploration. At the end of the third year, 
we will cooperate with other subprojects to come up with an FPGA demonstration system. 
The following summarizes the main tasks of this three-year project. The first year aims at 
accomplishing the following tasks. (1) Summarize the major differences and similarities among the 
existing video compression standards. (2) Explore possible architecture designs for those algorithms 
in the targeted applications. (3) Evaluate the effects of granularity on the chosen architectures for 
reconfigurable design. (4) Establish high-level simulation models for system verification. The 
second year focuses on accomplishing: (1) Develop the reconfigurable architecture via exploring the 
granularity of computation units and the topology for data communication; (2) Complete the design 
and verification of the proposed reconfigurable multi-media video decoding platform based on 
targeted system specifications; (3) Determine the reconfiguration scheme and the interface between 
the processor and reconfigurable units; (4) Build the component database, including TLM and RTL 
models, to be used in the proposed ESL design flow. The last year aims at: (1) Improved the 
proposed reconfigurable multi-standard video components based on system requirements; (2) 
Integrate the component database, including TLM and RTL models, to the proposed ESL design 
exploration flow; (3) System integration and evaluation with other sub-projects; (4) FPGA 
prototyping for the proposed multi-standard video decoder. 
Keywords：Electronic system level (ESL), Multi-format multimedia, Reconfigurable design, 
MPEG-2, H.264, VC-1. 
 2 
分割 (hardware-software partition) 之影響、並兼顧後段硬體實現之限制，是一個非常具挑戰性
的問題，而此現象在晶片系統 (system-on-chip: SoC) 越趨複雜、所包含的應用領域越趨廣泛
的今日越顯得重要。基本上，在系統設計流程中，通常會根據應用並分析演算法的複雜度以及
電路的規則性等因素，將系統劃分為軟體及硬體兩部分分別進行。然而在現今越趨縮減的產品
週期下，勢必需加速系統設計的流程，而當新的應用出現時，先前所設計出的系統平台其延續
性往往是一大隱憂，為了延長系統應用平台的生命週期，加入可重組電路或架構 
(reconfigurable architecture) 即是目前常見的作法。可重組電路可彌補軟體的低效能及高功率以
及硬體所缺少的彈性  (flexibility) 來達到規格的要求，並進一步達到快速進入市場 
(time-to-market) 的目的。究竟是軟體或硬體的實現較好，或則是應採用 ASIC 或 FPGA 的設
計方式，實在是取決於系統應用上之考量，但由目前的研究成果與方向而言，是可預期可重組
運算 (reconfigurable computing) 的設計理念將會扮演著越來越重要的角色。 
目前的多媒體可重組電路設計大多是遵循 ASIC 的觀念設計，並沒有充分考量到系統的需
求，或是以有限之可重組區塊來做為系統擴充之用，所以設計出來的系統平台並非是最佳化，
而是在系統與 IP 兩者間達到可實現的妥協結果，尤其是不同應用需求對系統平台的要求亦明
顯不同，此問題在多格式的目標系統中當更加的嚴重，因此若能事先將所有可能的設計需求一
併考慮，將所有可能的演算法及架構做一通盤的考量，並搭配可重組電路及架構的設計觀念及
一套完整的 ESL 設計流程，便可針對各種不同的應用規格需求，快速給定適當的整合硬體架
構以減少演算法暨架構共設計所需的時間，加速設計時程以達到縮短上市時程。 
然而目前現行的所需的功能塊依照各種不同的設計需求其演算法及架構十分龐大，目前尚
未有完善的整理，另外如何有效的分類是一大難題。不過考量未來系統設計需求，多媒體資料
庫的建立是刻不容緩的。若能將所需環境建立起來，對於未來多媒體系統的設計會有極大的幫
助。另外此系統設計流程不單只侷限於多媒體，更可加以擴充至不同的系統，以通訊系統為例
只要將多媒體資料庫置換為通訊系統常見的資料庫再輔以相同的系統設計流程，一樣可達到加
速系統設計的目的。 
本計劃主要是探討以可重組的設計概念來解決目前多格式應用所遭遇到資源無法充分共
享的問題，同時配合 ESL 的設計觀念，從系統的規格考量著眼，依所建立之資料庫，快速完
 4 
二、研究目的 
本計劃主要是探討以可重組的設計概念來解決目前多格式應用所遭遇到資源無法充分共
享的問題，同時配合 ESL 的設計觀念，從系統的規格考量著眼，依所建立之資料庫，快速完
成系統之設計，並達到系統之最佳化設計及後續擴充之彈性。基本上，本計劃採用了 ESL 的
設計觀念，提供了「以系統考量之可重組電路的設計流程」，而為了能適應各種不同的應用及
需求，首先必須考量所有可能的系統需求。以本計畫為例，將多媒體常用標準 (MPEG-2、
H.264、VC-1) 中使用的功能塊 (functional block) 實現的各種演算法及架構依照高效能、低成
本、低功率以及可測試等特性做整理並建立多媒體資料庫，並同時建立高階模擬模組 
(high-level simulation model)，如 SystemC 模型，之後依照不同系統應用給定的資訊（如所需
演算法、面積、速度、記憶體大小、功率消耗等）來快速提供 ESL 設計流程中每一階段合適
的 SystemC 模組以及可重組電路架構，減少演算法及架構共設計所需時間，如此可加速整個 
ESL 設計流程，然而最後系統整合結果的優劣有一部分是取決於提供的資訊是否精確，所以
如何得到精確而有效的資訊亦是本計劃的重點之ㄧ。整體而言、本子計畫的目標為： 
• 以可重組的設計概念來完成多格式之應用需求，以簡化整合系統實現的複雜度，並搭配 
ESL 的設計流程，縮短整個系統的設計時程，並盡量達到最佳化設計之目標。 
• 搭配 ESL 的設計流程及整合計畫之目標，整合多媒體系統中常見演算法及架構為一資
料庫，並針對不同的應用需求來分類，同時建立 SystemC 以及 HDL 的模組，以支援 
ESL 設計流程在每一階段所需要的驗證模組。 
• 研發如何精確預估多媒體資料庫中每一個演算法及架構的資訊（包含每秒所需的運算、
工作頻率、面積、所需的內部/外部記憶體大小、功率消耗等）。 
• 依據需要完成必要之 EDA 軟體，以輔助系統之開發與整合。 
• 考量整體系統運算效率，簡化可重組電路與系統的溝通介面或機制。 
• 完成適合 MPEG-2、H.264、VC-1 等多格式之系統應用實例展示。 
 6 
四、研究方法 
本研究計畫主要是基於或配合 ESL 的設計方法，開發實現所規劃的多格式多媒體系統所
需之元件（或資料）庫，並考慮系統晶片設計之複雜度及應用，引進可重組之設計技術以達到
快速上市、具彈性及高效能之目標。為發展所需之元件庫並符合實際應用需求及兼具系統競爭
力，本計畫所規劃的研究方法大致可分為八大方向：（一）完整的分析與歸納目標視訊壓縮標
準之演算法及其相對應之架構，再依據所規劃之應用系統規格，選取及自行開發較合適之演算
法及架構，以增強所實現系統之競爭力，（二）依據所選取之架構及多格式應用要求，評估較
佳之可重組架構之顆粒度的大小及功能種類，以提升系統之彈性及降低硬體成本，（三）基於 
ESL 之設計流程及系統效能評估需求，開發不同抽象程度之元件庫（含可重組之特性及系統
評估所需之參數），作為系統開發之用，（四）所開發模組或元件之驗證，及透過現有 ESL 軟
體之整合系統驗證，（五）針對部分重要元件做必要之後段實現，以萃取所需參數進而增加元
件庫內所含參數之準確性，（六）為增加系統實用性，所開發之元件庫將考慮系統之功率消耗
評估，（七）配合現有 ESL 及 SOC/IP 之 EDA 軟體，開發必要之自動化軟體工具，以加速
系統開發及評估用，（八）與其他子計畫合作，實現所規劃之多格式可重組多媒體應用系統，
主要之部分為 FPGA 雛形系統之驗證，透過驗證系統可針對目標系統作某種程度之驗證。 
 8 
(二) MPEG-2、H.264/AVC 及 VC-1 規格之研究 
本整合型計劃最終實體展示成果為完成一支援 MPEG-2、H.264/AVC 及 VC-1 之多格式視
訊編/解碼系統，基於不同視訊壓縮演算法的基本機制大致相同，主要是包含去除空間、時間
及統計上的冗餘，故可將不同壓縮規格中相似的功能塊作分析比較，如此可得到不同編/解碼
規格在各個功能塊的差異性，以及現有演算法與此三種視訊編/解碼規格間之相容性，作為日
後評估多規格可重組視訊編/解碼電路設計之依據。由於目前視訊壓縮應用範圍廣泛，故在規
格的制定上對不同的應用需求提供不同的 Profile 以及 Level，不同的 Profile 所需的功能塊
以及編碼效率也會有所出入。然而本計劃之主要目的為開發先進之 ESL 電路及系統設計技
術，並非拘泥於多媒體規格制定上，故在計劃初期會針對這三種多媒體規格選擇合適的 Profile 
以及 Level 以縮短研究規格所需的時程。 
(三) 針對不同系統需求分析可重組電路顆粒精細 
 
圖 4-2：Granularity Analysis & Determination for Multi-format Applications 
由於不同視訊壓縮演算法的基本機制大致相同，故每個功能方塊在不同視訊編/解碼規格
所需之基本功能是雷同的，在經過初步分析後，本計劃之多格式多媒體硬體運算核心採用可重
組電路架構作為其實現方式，以達到低硬體成本及高使用率並符合即時播放的需求，而其顆粒
精細度分析及顆粒切割之示意流程如圖 4-2 所示。首先針對計畫初期所整理之多媒體電路架構
 10 
由先前於 reference C model 所得到之測試樣本，可用來驗證初期所建立之高階模擬模型 
(C model)，之後以此 C model 作為 golden model 與各階段產生之模擬模型（包含 TLM 以及
RTL model）做比對驗證。至於在系統驗證方面則是配合系統層級設計概念，在建立 TLM 模
組之後便與其他子計畫開始進行系統整合。之後利用 FPGA prototyping，對所規劃之系統做雛
形驗證，雖然所規劃之多格式多媒體壓縮系統本身即屬於可重組之架構，但從雛型功能驗證的
觀點而言，雖會造成所開發之可重組架構電路的部份特性消失，但仍可透過現有之 FPGA 驗
證系統版來完成目標系統之基本功能驗證，而實際之可重組電路在系統效能上的驗證及評估則
有賴於實際晶片之製作。 
(七) 完成具低功率考量之可重組多媒體運算模組 
在完成多媒體資料庫後，可藉由實體電路資訊的獲得，在系統訂定之規格下實現一可重
組多格式視訊解壓縮運算核心。並根據可重組電路以多媒體電路架構特性，加入低功率設計概
念於先前開發之可重組運算核心，包含 (1) clock gating：根據編碼流程，將電路中未執行運算
的部份做 power down 的機制以降低功率消耗。(2) runtime schedule：根據編碼流程，對可重
組電路組態排程做最佳化，減少重組次數以降低重組所需的功率消耗。 
圖 4-3 列出整合計畫所規劃的 ESL 設計環境，最終目標系統則如圖 4-4 所示。 
 12 
粒評估之用。然而由於不同的視訊及影像壓縮方式雖然皆是以 block based 的處理方式，但因
其 block 大小並非一致，如 MPEG-2 為 8×8 DCT 轉換，H.264/AVC 則是允許 4×4 及 8×8 
的轉換方式，此亦會影響可重組電路顆粒的精細度，故亦必須加以分析及考慮。此部分雖有不
少文獻可供參考，但由於所規劃之系統特性不同，故仍有許多值得研究與探索之部分。 
研究步驟二：探討所需運算單元實現之演算法及其相對應之電路架構選擇 
針對文獻中所記載之主要演算法，歸納整理其相對應架構之特性及可能之選擇，從積體
電路架構實現的觀點而言，對於不同的規格需求，可能會衍生出差異蠻大之 VLSI 架構，因
此有必要針對不同實現規格而選取適當之架構。此外亦針對不同演算法（包含不同功能方塊）
的運算及架構的相似度與複雜度做分析，作為日後可重組電路架構設計的參考，基本上，各演
算法所需之算數運算單元功能的差異性有限，反而在記憶體配置、資料寬度、運算元間資料傳
輸的連接方式的差異性較大。此研究步驟的評估與歸納結果將有助於可重組電路或架構之設
計。 
研究步驟三：評估不同顆粒大小對所選取架構之影響 
此研究步驟主要是建構在前兩個研究步驟的成果，由演算法及架構之分析，評估不同顆
粒大小對所選取架構之影響。基於可重組之設計觀念，細顆粒 (fine-grain) 之結構雖有助於系
統或電路實現的彈性，但往往會損失所實現系統的效能，尤其關鍵的是需要強而有力的 EDA 
合成軟體之支援。相對的，粗顆粒 (coarse-grain) 之結構則非常適合於較特定領域之應用需
求，是兼具彈性與系統設計考量的良好選擇，在開發初期亦可不受限於相關 EDA 合成軟體之
限制，因此本研究計畫主要是以粗顆粒之結構為主，在盡量不影響系統實現效能的前提下，探
討如何有效地達到多格式應用需求之支援共享，並嘗試降低組態重組所需之額外付出（如 
context memory 之大小與安排等）。 
研究步驟四：針對各格式之應用系統建立系統驗證所需之高階模擬模型 
為確保所實現模組或系統的正確性，因此需建立系統驗證所需之高階模擬模型，第一層
次的驗證模型主要是來至各多媒體壓縮標準所提供之 reference C models，藉由此 models 所
產生之功能驗證測試樣本，可作為後續相關模型開發的 golden patterns，由上而下逐步驗證所
發展之元件庫。承襲先前之成果，於此研究步驟中，主要是依照先前顆粒精細度分析所得之結
 14 
規劃之可重組架構必須滿足不同格式的應用需求，因此如何有效地處理 context memory 的配
置與管理亦是非常重要的議題，本計畫主要採用動態重組的方式進行，如此可有效地處理在不
同格式間切換的問題。 
研究步驟四：配合 ESL 之設計流程完成所需之 TLM、RTL 模型及元件庫 
在完成所需之高階模擬模型（包含 C 及 C++ 模型）後，於此研究步驟中，將配合電子系
統層級的設計流程，發展出完整的 TLM 以及 RTL 模型資料庫。本計劃選擇 SystemC 描述語
言作為 TLM model 開發之工具，這是因為 SystemC 已成為 IEEE 標準，並可完整支援不同
抽象層級的 TLM，此外亦有不少公司已全力發展及推動相關 ESL 工具，故 SystemC 軟體
的支援度相較於其他描述語言 (如 System Verilog) 來的廣泛。但由於 TLM 抽象描述範圍廣
泛，本計畫所規劃的 TLM model 資料庫建立是定位於位元精確性以及週期精確性上，這對之
後 RTL 資料庫的建立上會較有幫助，必要之 approximate timed 的模型亦會依據需求而加入。 
本計畫最後一年(第三年)的研究步驟則以計劃整合及驗證為主，包含了： 
研究步驟一：配合所規劃系統之實現改善所開發之可重組運算核心與模型 
在配合所規劃之整合系統實現時，當有可能對之前所開發之多媒體核心作適度的修正。在
此研究步驟中，須克服的部分主要是在與其他子計畫整合時所發生的問題，其他之部分應該是
屬於參數預估準確度方面所衍生的問題，希望在經過不同抽象層次之驗證過程後，本計畫所開
發之多媒體元件庫能適合多格式多媒體之應用需求，除了保留可重組電路之彈性外，亦能兼顧
系統實現的效能。 
研究步驟二：結合低功率之設計考量於所開發之可重組運算之核心 
在完成多媒體資料庫之建立後，將根據可重組電路以及多媒體電路架構之特性，加入低功
率設計概念於先前開發之可重組運算核心，以提升晶片實現時的實用性。如之前於研究方法中
所敘述，所考慮之低功率設計技術主要是經由 clock gating 之動作產生 power down 的工作模
式，如此將不至於影響之前所設計的可重組電路或架構，其他如對可重組電路組態排程做最佳
化之考量，亦不會造成元件庫之變動。 
 16 
 
圖 4-6：本計劃欲發展之多媒體系統平台 
 
 18 
停止解碼機制 (early termination)，避免程式中不必要的運算，兩者皆可有效提升整體
以加速收斂速度（如圖 5-2 所示）。 
• 可於邊上同時加入多個欲考量的參數（如成本、效能以及功率消耗），並給定不同的權
重 (weight) 以考量不同的設計需求。 
然而本程式上尚有改進的空間，包含採用其他找尋最小切割集合的演算法來降低複雜
度，以及考量單一功能區塊可有多種實現方式（演算法或硬體架構），這部份已於第二年度改
善，以符合實際 ESL 系統設計需求。 
0
50
100
150
200
250
300
350
400
396 356 316 276 236 196 156 116 76 36
Edge No.
Se
co
nd
s
Se
co
nd
s
Se
co
nd
s
Se
co
nd
s
Exhaustive_Search
Optimized
 
圖 5-2：軟硬體切割演算法之複雜度分析 
(2) 建置軟硬體驗證平台 
為日後多格式系統晶片之 FPGA Prototyping 作準備，本子計劃亦著手建立多格式多媒體解
碼平台。我們採用 ARM 科技公司所提供的 ARM Versatile PB (Real View Platform Baseboard) 
驗證平台來實現軟硬體共同設計之概念，其硬體包含 ARM926-EJS 與 Xilinx FPGA Virtex-2 
XC2V8000，以及其他如 VGA Display Port、UART、Ethernet、PS-2…. 等輸入輸出裝置，讓設
計者可以開發一多媒體應用的嵌入式系統平台，並依 AMBA 匯流排規格設計符合 AMBA 規
格的 AHB Slaver 以及 Master 介面，搭配我們自行設計的 IP。 
在軟體方面，我們採用了 U-Boot 作為開機前程式載入的開機管理程式 (boot loader)，並
 20 
 
圖 5-4： 多規格多媒體解碼平台 
此外我們以 VC-1 解碼器作為軟硬體共模擬之例子 （如圖 5-5 所示），首先以硬體描述
語言完成 VC-1 Video Decoder 中的反轉換運算之設計後，燒錄至 FPGA 中並撰寫其 Linux 
元件驅動程式 (Device Driver)。由於 MPlayer 是屬於開放原始碼，所以我們可修改其原始碼，
將之中的負責反轉換運算的程式碼重新編譯，改以呼叫先前完成之元件驅動程式來完成硬體反
轉換運算，其模擬時間列於表 5-1。 
BITSTREAM
PARSING
VLC
DECODE
COEFFS
AC/D
C 
PRED
INVERS
E
QUANT
INVERSE
TRANS
OVERLAP
SMOOTH
VLC
DECODE
COEFFS
INVERSE
QUANT
INVERS
E
TRANS
VLC
DECODE
MV
MV 
PRED
½ or ¼ pel 
interpolation
1 MV / 4MV
+
LOOP 
FILTER
DECODE
FRAME
RANGE RED/ 
INTENSITY
COMP
DECODE
FRAME
BUFFER
INTRA
INTER
INTER
 
圖 5-5： VC-1 視訊解碼器 
 22 
 
圖 5-7：支援 H.264 CABAC/CAVLC/IDCT 之可重組電路架構 
 
圖 5-8：支援 MPEG-2/VC-1/H.264 二維離散反餘弦轉換電路 
 24 
第二年 
(1) 軟硬體分割程式開發 
基於第一年所開發之軟硬體分割程式的經驗，第二年進一步精進所開發之程式。其基本
概念為，將軟硬體分割問題映射至圖形上，並採用階層式分群 (hierarchical clustering) 演算法 
[69] 逐步決定每一個元件/節點 (node) 是以軟體亦或是硬體實現，但由於此法所得到之解容
易成為局部最佳解 (local optimization)，為減緩此情形，本計劃加入了在 MIMO (multiple 
input multiple output) 系統實現中常使用的 K-best 演算法 [70]，此演算法會於每次分群迭代 
(clustering iteration) 中保留 K 種可能的切割情形，其流程如圖 5-9 所示。 
 
圖 5-9：軟硬體分割之流程 
於流程初始化時，將所有節點歸類到軟體集合 (software set)，並計算每一個節點的
「hardness」(定義於公式 5-1)。於 5-1 式中，右邊的三個項目分別代表將節點 i 由軟體改為硬
體實現時，對整體系統效能、硬體面積以及匯流排上資料傳輸的影響，在此處我們假設軟體與
軟體（以及硬體與硬體）間所需的傳輸時間皆為 0。 
 26 
對應的節點來改變其硬體實現方式，由目前的架構轉移至效能較差者（但仍符合系統需求）
以達到降低硬體面積的目的，如此反覆下去直到產出結果吻合系統規格並達到最低 cost，此處
所指之 cost 定義於圖 5-11 中第 S 2.2 行。在此 cost 的計算公式中，我們考慮了系統中匯流排
的頻寬  ( ∑
∈ HViv
i
navgBW _ )、硬體面積 ( ∑
∈ Hi Vv
iA ) 以及硬體電路之間所需的 FIFO 面積 
( ∑
∈ )2( HWHWe
i
FIFO
i
A )，另外由於目前本計畫主要針對多媒體設計系統，故須符合即時播放的條件，此
部份則是由最後的指數 ( overheade ) 來進行估測。 
}
S1  togo , node ofy sensitivitbin  update                      
 and Let   :else            
 S1  togo , -    )( if  S3.1.   
 with  Compare S3.
rate frame:  height; frame:  width;frame:  //           
),0( ,    where          
,)][()(              
:for function cost   theCompute S2.2.   
 mapping new a generate            
 and step single with  ion towardimplementacurrent   theMove S2.1.   
ysensitivitbin highest   thepossesses which  node heConsider t S2.
in  nodes  theallfor  iessensitivitbin   theCompute S1.
{  )( while
} ,  {: and  ,Set  :nInitizatio
in  nodeeach for chosen  isoption tion implementa                  
 which describing  Mapping reArchitectu     :Output
in  nodeeach for                   
curvetion implementa hardware },,{:Partition         :Input
_
)2(
_
j
mintempmin
jFFmin
min
req
reqexp
i
avgi
navg
overhead
HWHWe
i
FIFO
Vv
i
Viv
i
navg
temp
temp
i
j
F
F
HiiiminminHF
H
min
H
SH
v
CostCostMM
vVVCostCost
CostCost
fHW
C
CC
MaxoverheadfHW
BW
BW
eAABWCost
M
M
H
v
V
V
VvLvMCostVV
V
M
V
VVP
iHiH
==
=>
−
=
××
=
×+×=
Φ≠
∈∀=∞==
∑∑∑
∈∈∈
 
圖 5-11：所提出硬體架構探索之演算法 
圖 5-12 為採用全搜尋 (exhaustive search) 演算法的複雜度模擬結果，並與本子計畫提出之
演算法所得到的結果相比較，其比較方式定義如下： 
error = (costproposed - costexhaustive)/ costexhaustive 
其中 costexhaustive 與 costproposed 分別表示全搜尋以及本子計畫提出之演算法所得到之系統
 28 
 
圖 5-13：MPEG-2 視訊解碼軟硬體驗證平台 
Windows host 端 (PC 端，圖中右上) 是藉由圖中央的 Multi-ICE 將所要解碼的視訊串流
傳送至所設計的 MPEG-2 解碼系統 (圖右下方之 Versatile 驗證版)，之後將所解碼出之影像
送至圖中左側之 cLCD 進行播放，所設計之 MPEG-2 解碼電路可在 33 MHz 操作頻率下完
成 352×288 視訊解碼。 
(4) 具高測試性之多媒體積體電路之 SIP 開發 
基本上，若不考慮較為特殊之 DFT 或 BIST 的電路，單從結構性掃瞄架構 (scan design)
的觀點而言，不同之特殊用途積體電路之測試方法應是雷同。在此，以內容適應性二位元算
數編碼器 (CABAC) 為例子說明之，圖 5-14 為 CABAC 之電路實現方式。表 5-4 為 CABAC
電路之實驗結果，由實驗結果可發現「整體測試所需時間」會因為引進「降低測試輸入訊號
總數之測試法」及「廣播測試法」而大大減少。所列電路之特性或條件整理如下：(I) 加入單
一條全掃瞄之原電路，(II) 同時應用降低測試輸入訊號總數之測試法及廣播測試法的電路。 
 30 
於電路設計的過程中，我們先分析內容適應性二位元算數編碼器 (CABAC) 以及內容適
應性可變長度編碼器 (CAVLC) 兩種電路所需的功能方塊，並將功能性相似的部分加以合併，
如暫存器 (input buffer 以及 line buffer 等)；此外亦針對兩者中用來計算適應性編碼所需資訊之
電路，採用了兩個可重組電路陣列 (reconfigurable cell array) 來處理移動向量差異 (motion 
vector difference) 以及非 0 係數個數 (nC) 的計算，其公式分別列於式 5-2 及 5-3。 
MVDC = MVDA + MVDB (5-2) 
nC = (nA + nB) >> 1 (5-3) 
除此之外、我們發現上兩式中所需的運算與 H.264 中的反整數矩陣轉換相似，故可修改
可重組電路單元 (reconfigurable cell) 來支援反整數矩陣轉換。然而式子 5-2、5-3 以及反整數
矩陣轉換所需的運算元資料寬度分別為 6 位元、5 位元以及 16 位元，為了解決反整數矩陣
轉換所需的資料寬度，本計畫採用固定可重組電路單元中的運算電路所能支援的資料寬度 (6 
位元)，但額外加入了 carry-in (cin) 以及 carry-out (cout) 訊號 (如圖 5-15 (b)所示)，利用此安
排，於可重組電路陣列中同一列的可重組電路單元可進一步串接，來完成反整數矩陣轉換所需
較高的資料寬度運算。 
表 5-5 條列電路實現結果，由此表可發現，當單獨實現 CABAC 及 CAVLC 時，其面積
分別為 19.2K 以及 5.9K，若將兩者相似的功能區塊合併並引進可重組電路的概念後，可使得
面積降低約 10%，且依舊保留原本的功能。此外，額外支援 H.264 反整數轉換所付出的電路
面積為 2.9 K，相較於 [72] 中只是單純將 CAVLC、反量化 (IQ) 以及反整數轉換三者運算所
需的暫存器共用，我們採用的可重組電路設計方式可得到較小之面積所需的 (相較於 [72] 中
反整數轉換所需面積 (約 3.7 K))。 
表 5-5：支援 H.264 CABAC/CAVLC/IDCT 之硬體實現結果 
Designs Gate Count 
Single CABAC 19.2 K 
Single CAVLC 5.9 K 
Separate CABAC+CAVLC 25.1 K 
Reconfigurable CABAC+CAVLC 23.6 K 
Reconfigurable CABAC+ CAVLC+ IDCT/IHT 26.5 K 
 32 
第三年 
(1) 多格式多媒體積體電路之 SIP 開發 
於今年度開發了一支援 MPEG-2 和 H.264 兩種視訊壓縮標準之可變長度解碼電路，由於
這兩種視訊解碼規格，彼此存在著架構上的差異，因此本計畫主要研究方向是在支援此兩種視
訊標準解碼且同時降低存放字元資料量以達到降低成本之目的，並考量解碼速度以符合即時播
放的需求。本計畫開發兩種演算法來壓縮字元，第一個方式是將字元表 (codeword table)以二
維樹狀結構表示，由於樹狀結構的每個結點 (node) 的連接狀況可用下列四種方式表示，如圖
5-16，並給定圖 5-16 (a)~(b)四種連接結構編號，分別為 11、10、01 以及 00，如此便可將任意
之二維樹狀結構藉由此四種基本的連接架構進行拆解，此外根據可變長度編碼的特性，亦即較
短的樹其出現機率較高；反之則較少出現。故可用深度優先順序 (depth-first) 由 root 往下以
及由右往左的順序將二維樹狀結構轉為一維 (如圖 5-17)，以降低所需儲存的資訊量。 
    
 (a) (b) (c) (d) 
圖 5-16：四種結點連結情況 
 34 
本子計畫針對 MPEG-2 與 H.264 兩種視訊標準所採用的可變長度編碼表進行分析，發現
所出現的附屬樹結構只有 14 種情況，如圖 5-19。故針對不同的樹狀結構皆可採取以共用樹與
14 種附屬樹結構來表示，相較於先期提出之樹狀結構壓縮演算法能進一步降低字元個數，在
解碼速度上亦有大幅提升。 
 
圖 5-19：於 MPEG-2 與 H.264 標準中所出現之 14 種附屬樹結構 
本計畫所提出之兩種演算法皆適用於 MPEG-2 和 H.264 兩種壓縮標準，故除字元資料儲
存外，其餘的運算電路皆可重複利用，故可有效降低硬體面積，表 5-7、5-8 分別表列 MPEG-2
與 H.264 VLC 解碼電路實現結果，其中 Proposed-1 與 Proposed-2 分別為二維轉一維樹狀結構
與附屬樹分類兩種演算法之實現結果。由此兩表可知所提出的兩種演算法皆可有效降低硬體面
積，而附屬樹分類演算法相較於二維轉一維樹狀結構演算法不但可進一步降低面積，更可有效
提升解碼速度。 
表 5-9 將單獨的 H.264 與 MPEG-2 解碼器與利用附屬樹分類演算法實現 MPEG-2/H.264 之
電路面積條列出來，由實驗結果可知，所提出來的 MPEG-2/H.264 架構，比起單獨的 H.264 與
MPEG-2 解碼器合起來的結果，可降低 18%的硬體面積，而解碼速度亦符合即時播放之標準。 
 36 
為 8×8，其餘三項標準為 4×4。 
 
圖 5-20：支援 MPEG-2、VC-1、H.264 及 AVS 之多標準 MCI 三維相依圖 
並根據本子計畫設計需求給定 (1,0,0) 之映像向量 (Projection Vector) 以及(1,0,1)之安排
向量 (Scheduling Vector)，之後於引入心臟收縮式陣列映射方法所得之運算單元陣列 (PE 
Array) 中，將補償不同位置的內插補點之運算單元陣列進一步共用，並移除不需的資料路徑 
(Data Path)、權重係數乘法器以達到低成本之設計目的，同時於設計過程中解決陣列合併所可
能發生的資料衝突 (Data Conflict) 問題，最後所得之硬體架構如圖 5-21 所示。以 Verilog HDL 
實現此架構的 RTL 程式碼，於 TSMC 0.18 µm 製程下，其工作頻率在 125MHz 可支援 HD 
1080p 解晰度，而其合成電路面積為 29.2 k 邏輯閘 (gate)，與其他多格式移動補償電路較之
下 (見表 5-10)，在電路面積上極具競爭力。 
 38 
(2) 多格式影像解碼電路 
本子計畫於最後一年度完成可支援 MPEG-2/H.264 之影像解碼電路，並整合於 ARM  
平台上，並支援 CIF (352×288)@30 的影像解碼，如下圖 5-22 所示。其中灰色部分表示為先
前所開發之多格式影像解碼 IP，包含了第一年度開發之「支援 MPEG-2/VC-1/H.264 二維離散
反餘弦轉換電路元件」，以及第三年度開發之「支援 MPEG-2、VC-1、H.264 及 AVS 多標準
MCI 運算電路元件」與「利用樹切割暨附屬分類演算法所開發之 MPEG-2 及 H.264 VLC 解碼
電路元件」，此三個 IP 皆為支援多格式解碼之低成本運算電路元件，故可有效降低整體所需面
積，此外 AMBA wrapper 與重組運算電路(紅色標示) 則是 MPEG-2 與 H.264 完全共用的部
份。 
 
圖 5-22：支援 MPEG-2 與 H.264 影像解碼電路 
(3) 相容於 TMS320C542 數位訊號處理器之架構設計與測試 
為了簡化數位訊號處理器之測試研究，本研究計畫選用德州儀器 TMS320C542 的產品規
格，逐步完成相容於此處理器之指令集研究與歸納、硬體架構之推導、RTL 程式設計以及可
測試程度之研究。以下歸納目前所完成之處理器的規格及架構，如圖 5-23。 
 40 
3.2 數位訊號處理器之架構設計 
管線化處理器有資料相依性的問題，稱為 Data Hazard。有二種方法可以用來解決，第一
種是在發生資料相依性的程式碼之間插入無用的指令 (nop instruction)。這種方法需要靠程式
設計師自己寫程式來避開，第二種方法為使用硬體的方式來解決，在 Access stage (Pipeline 第
四級) 增加前饋單元 (Forwarding Unit) 來解決此問題。 
我們針對 Condition Execute Instruction 可以區分為條件式的呼叫和條件式的跳躍。必須
在一個指令週期令內完成判斷指令，由於條件判斷指令使用到 Execute-Write stage 裡面的累
加器和 ALU 的執行結果，並且將條件發生的種類回饋到 Access stage。因此在 Access stage  
加上 Condition Branch Block 提早加以判斷，來增加硬體的處理速度，但硬體複雜度也相對提
升很多。 
(4) 與其他子計畫整合 
目前本子計畫所開發之 MPEG-2/H.264 影像解碼電路已整合於子計畫六所開發之 ESL 模
擬系統進行 TLM 與 Verilog RTL 模組共模擬 (如圖 5-24)，所設計之影像解碼器於此模擬平台
下可支援 CIF (352×288)@30 的 MPEG-2 或 H.264 視訊影像解碼。此外，本子計劃亦完成
相容於 TMS320C542 數位訊號處理器 (DSP) 之架構研究、RTL 程式撰寫，並將其整合於子
計畫六所開發之 ESL 模擬系統，於此系統中所開發之數位訊號處理器可協同 ARM 處理器完
成 256 點傅立葉轉換運算。 
 
圖 5-24： 所開發之 MPEG-2/H.264 影像解碼電路於子計畫六開發之環境進行 TLM 與 Verilog 
RTL 模組共模擬 
 42 
六、參考文獻 
[1] W. Wolf, “A Decade of Hardware/Software Codesign,” IEEE Computer, vol. 36, no. 4,  pp. 
38-41, April, 2003. 
[2] J. Knieser, A. Michael, and C. Papachristou, “COMET: a Hardware-Software Codesign 
Methodology,” Proc. European Design Automation Conference, pp. 178-183, 1996. 
[3] A. Kalavade and E.A. Lee, “A Hardware-Software Codesign Methodology for DSP 
Applications,” IEEE Design & Test of Computers, vol. 10, no. 3, pp. 16-28, Sep, 1993. 
[4] D. E. Thomas, J. K. Adams, and H. Schmit, “A Model and Methodology for 
Hardware-Software Codesign,” IEEE Design & Test of Computers, vol. 10, no. 2, pp. 6-15, 
Sep, 1993. 
[5] J. Chevalier, M. Nanclas, L. Filion, O. Benny, M. Rondonneau, Gu. Bois, and E. Aboulhamid, 
“A SystemC Refinement Methodology for Embedded Software,” IEEE Design and Test of 
Computers, vol. 23, no. 2, pp.148-158, March/April, 2006 
[6] Z. Peng and K. Kuchcinski, “An Algorithm for Partitioning of Application Specific 
Systems,” Proc. Design Automation with the European Event in ASIC Design, pp.316-321, 
Feb, 1993. 
[7] J. Henkel and R. Ernst, “An Approach to Automated Hardware/Software Partitioning using a 
Flexible Granularity that is Driven by High-level Estimation Techniques,” IEEE Trans. Very 
Large Scale Integration (VLSI) Systems, vol.9 no. 2, pp. 273-289, April, 2001. 
[8] C. U. Smith, G. A. Frank, and J. L. Cuardrado, “An Architecture Design and Assessment 
System for Software/Hardware Codesign,“ Proc. Design Automation Conference, pp. 
417-424, June 1985. 
[9] C. U. Smith, G. A. Frank, J. L. Cuardrado, “An Architecture Design and Assessment System 
for Software/Hardware Codesign,“ Proc. Design Automation Conference, pp. 417-424, June 
1985. 
[10] A. Jantsch, P. Ellervee, J. Oberg, and A. Hemani, “A Case Study on Hardware/Software 
Partitioning,” Prco. IEEE FPGAs for Custom Computing Machines, pp. 111-118, Apr. 1994. 
[11] N. Nedjah and L. M. Mourelle, “Efficient and Secure Cryptographic Systems based on 
Addition Chains: Hardware Design vs. Software/Hardware Co-design,” Integration - the 
VLSI Journal Embedded Cryptographic Hardware, vol. 40, no. 1, pp. 36-44, January, 2007. 
[12] J. He, D.V. Hung, G. Pu, Z. Qiu, and W. Yi, “Exploring Optimal Solution to 
Hardware/Software Partitioning for Synchronous Model,” Formal Aspects of Computing, vol. 
17, no. 4, pp. 443-460, December, 2005. 
[13] J. I. Hidalgo and J. Lanchares, “Functional Partitioning for Hardware-Software Codesign 
using Genetic Algorithms,” Proc. EUROMICRO Conference, pp. 631-638, 1997. 
[14] S. Bakshi and D.D. Gajski, “Hardware/Software Partitioning and Pipelining,” Proc. Design 
Automation Conference, pp.713-719, 1997. 
[15] D. C. Hendry and D.S. Sananikone, “Hardware/Software Partitioning of Embedded Systems 
with Multiple Hardware Processes,” Proc. IEEE Computers and Digital Techniques, vol. 144, 
 44 
Partitioning based on Simulated Annealing and Tabu search,” Design Automation for 
Embedded Systems, vol. 2, no. 1, pp. 5-32, Jan, 1997. 
[33] J. Noguera and R.M. Badia, “A HW/SW Partitioning Algorithm for Dynamically 
Reconfigurable Architectures,” Proc. DATE, pp. 729 – 734, March, 2001. 
[34] M. A. Faridah and  A. S. Das, “Hardware-Software Co-synthesis of Hard Real-time Systems 
with Reconfigurable FPGAs,” Computers and Electrical Engineering, vol. 30, no. 7, pp. 
471-489, October, 2004. 
[35] M.D. Edwards and J. Forrest, “Software Acceleration using Programmable Hardware 
Devices,” IEE Proceedings Computers and Digital Techniques, vol. 143, no. 1, pp. 55-63, 
Jan, 1996. 
[36] J. Noguera and R.M. Badia, “Run-time HW/SW Codesign for Discrete Event Systems using 
Dynamically Reconfigurable Architectures,“ Proc. IEEE International Symposium System 
Synthesis, pp. 100-106, Sept. 2000. 
[37] A.L. Rosa, L. Lavagno, and C. Passerone, “Software Development for High-performance, 
Reconfigurable, Embedded Multimedia Systems,” IEEE Design and Test of Computers, vol. 
22, no. 1, pp. 28-38, January/February, 2005. 
[38] J. Henkel, “Methodology for Minimizing Power Dissipation of Embedded Systems through 
Hardware/Software Partitioning,” Proc. IEEE Great Lakes Symposium on VLSI, pp. 86-89, 
1999. 
[39] J. Ou, S. Choi, and V.K. Prasanna, “Energy-efficient Hardware/Software Co-synthesis for a 
Class of Applications on Reconfigurable SoCs” International Journal of Embedded Systems, 
2004 
[40] W. Fornaciari, P. Gubian, Do. Sciuto, and C. Silvano, “Power Estimation of Embedded 
Systems: A Hardware/Software Codesign Approach,” IEEE Transactions on Very Large 
Scale Integration (VLSI) Systems, vol. 6, no. 2, pp. 266-275, Jun, 1998. 
[41] N. Thepayasuwan, and A. Doboli, “Layout Conscious Approach and Bus Architecture 
Synthesis for Hardware/Software Codesign of Systems on Chip Optimized for Speed,” IEEE 
Transactions on Very Large Scale Integration (VLSI) Systems, vol. 13, no. 5, pp. 525-538, 
May, 2005. 
[42] S. Bakshi and D.D. Gajski, “Partitioning and Pipelining for Performance-constrained 
Hardware/Software Systems,” IEEE Transactions on Very Large Scale Integration (VLSI) 
Systems, vol. 7, no. 4, pp. 419-432, Dec, 1999. 
[43] H. Vranken, M.F. Witteman, and R. Wuijtswinkel, “Design for Testability in Hardware 
Software Systems,” IEEE Design & Test of Computers, vol. 13, no. 3, pp. 79-86, 1996. 
[44] R. P. Llopis, R. Sethuraman, C.A. Pinto, H. Peters, S. Maul, and M. Oosterhuis, “A Low-Cost 
and Low-Power Multi-Standard Video Encoder,” Proc. IEEE/ACM/IFIP International 
Conference on Hardware/Software Codesign and System Syntheses, CODES+ISSS, pp. 
97-102, 2003. 
[45] A. C. Vassilios, N. Jo. Luis, M. David, S. R. Fabricio, and Alfonso Daniele. “A 
Multi-standard Video Accelerator based on a Vector Architecture,” IEEE Trans. Consumer 
 46 
[62] M. Sima, et al., "IEEE-compliant IDCT on FPGA-augmented TriMedia," Journal of VLSI 
Signal Processing Systems for Signal, Image, and Video Technology, vol. 39, pp. 195-212, 
2005. 
[63] H. Eeckhaut, D. Stroobandt, H. Devos, and M. Christiaens, "Improving the Hardware 
Friendliness of a Wavelet Based Scalable Video Codec," WSEAS Transactions on Systems, 
vol. 4, pp. 625-634, 2005. 
[64] C. Y. Chen et al., “Analysis and Architecture Design of Variable Block Size Motion 
Estimation for H.264 / AVC,” IEEE Trans. on Circuits and Systems – I: Fundamental Theory 
and Applications, vol. 53, pp. 578 – 593, Mar. 2006.  
[65] H. M. Jong, L. G. Chen, and T. D. Chiueh, “Parallel Architectures for 3-Step Hierarchical 
Search Block-Matching Algorithm,” IEEE Trans. on Circuits and Systems for Video 
Technology, vol. 4, pp.407-416, Aug. 1994.  
[66] L. Zhang, and W. Gao, “Reusable Architecture and Complexity-Controllable Algorithm for 
the Integer/Fractional Motion Estimation of H.264,” IEEE Trans. on Consumer Electronics, 
vol. 53, pp. 749-756, May 2007.  
[67] C.H. Kim and I.C. Park, “High Speed Decoding of Context-based Adaptive Binary 
Arithmetic Codes using Most Probable Symbol Prediction,” Proc. IEEE Int. Symp. Circuits 
Syst., pp. 1707-1710, May 2006. 
[68] J.W. Chen and Y.L. Lin, “A High-performance Hardwired CABAC Decoder,” Proc. IEEE Int. 
Conf. Acoust., Speech, Signal Process., 2007, pp. II-37-40, Apr. 2007. 
[69] M. L. Lopez-Vallejo and J. C. Lopez, “On the Hardware-Software Partitioning Problem: 
System Modeling and Partitioning Techniques”, ACM Transactions on Design Automation of 
Electronic Systems, vol. 8, no. 3, pp. 269-297, July 2003. 
[70] K.W. Wong, C.Y. Tsui, R.S.-K. Cheng and W.H. Mow, “A VLSI Architecture of a K-best 
Lattice Decoding Algorithm for MIMO Channels”, Proc. IEEE International Symposium on 
Circuits and Systems, vol. 3, pp. III-273-III-276, 2002. 
[71] A. Kalavade, and E.A. Lee, “The Extended Partitioning Problem: Hardware/Software 
Mapping, Scheduling and Implementation-bin Selection”, Journal of Design Automation for 
Embedded Systems, vol. 2, no. 2, pp. 125-163, March 1997. 
[72] Y.C. Chao, S.T. Wei, B.D. Liu, and J.F. Yang, “Combined CAVLC Decoder, Inverse 
Quantizer, and Transform Kernel in Compact H.264/AVC Decoder,” IEEE Trans. Circuits 
Syst. Video Technol., vol. 19, no. 1, pp. 53-62, Jan. 2009. 
[73] Y. Yi and I.C. Park, “High-speed H.264/AVC CABAC Decoding,” IEEE Trans. Circuits Syst. 
Video Technol., vol. 17, no. 4, pp. 490-494, Apr. 2007. 
[74] J.W. Chen and Y.L. Lin, “A High-performance Hardwired CABAC Decoder,” in Proc. IEEE 
Int. Conf. Acoust., Speech, Signal Process., pp. II-37-40, Apr. 2007. 
[75] Y.C. Yang, C.C. Lin, H.C. Chang, C.L. Su, and J.I. Guo, “A High Throughput VLSI 
Architecture Design for H.264 Context-based Adaptive Binary Arithmetic Decoding with 
Look ahead Parsing,” IEEE Int. Conf. Multimedia and Expo, pp. 357-360, July 2006. 
[76] P. Zhang, D. Xie, and W. Gao, “Variable-bin-rate CABAC Engine for H.264/AVC High 
 48 
七、計畫成果自評 
本子計畫所探討的範圍，除了依據 ESL 設計流程發展相關的軟硬體分割程式與硬體架構
探索程式外，並開發後段所需之多格式多媒體驗證平台，目前已完成 MPEG-2/H.264 解碼系
統，並引入可重組電路來降低整體面積並提高硬體電路上的彈性及使用率，並逐漸朝向完成具
可重組特性之多格式視訊解壓縮運算核心。此外亦與子計畫二與六進行軟硬體架構設計並於高
階平台中進行軟硬體共模擬，整體而言，本子計畫已順利完成原先規劃目標之八成以上，在學
術或是實用上都有一定的價值與貢獻。本子計畫於三年中累積的成果如下： 
產出 IP 
[1] Reconfigurable Architecture for Hybrid Motion Estimation 
[2] Reconfigurable Architecture for H.264 CABAC/CAVLC/IDCT 
[3] Efficient Inverse Transform design for MPEG-2/VC-1/H.264 
[4] Architecture Design for Multi-Standard Motion Compensation 
[5] Area-Efficient MPEG-2 / H.264 VLC Decoder Design Using Sub-tree Classification 
[6] MPEG-2/H.264 影像解碼電路 
[7] 相容於 TMS320C542 數位訊號處理器之架構設計 
ESL 相關軟體以及模擬驗證環境 
[1] 利用 ARM 處理器完成 MPEG-2/VC-1/H.264 視訊解碼之雛形驗證環境 
[2] MPEG-2/H.264 於 ARM 模擬平台進行模擬以及驗證 
[3] 相容於 TMS320C542 數位訊號處理器於 ARM 模擬平台進行模擬以及驗證 
[4] 開發以 K-best 階層式演算法為基礎之軟硬體分割程式 
[5] 開發一套利用 Sensitivity 評估之硬體架構探索程式 
 50 
Classification,” accepted by The Sixth International Conference on Intelligent Information 
Hiding and Multimedia Signal Processing, 2010. 
 
 52 
分成 15 個技術主題，分 185 個平行場次（含 129 場口頭報告與 56 場論文壁報）進
行，同時此次會議亦開設 33 個特別場次。本次研討會在議程的設計上，除了一般性
的論文發表外，大會亦於每日會議進行之初，安排一場 Keynote speeches，此次活動
共計有三場，分別由三位在電子、電路與系統領域具有相當經驗與實力之專家學者負
責，其演講主題與演講者資訊摘錄如下：(1) Nanosystems: devices, circuits, architectures 
and applications (by Prof. Giovanni De Micheli) (2) From Smart Pacemaker to Remote 
Monitoring of Cardiac Function (by Dr. Alain Rippart) (3) Energy-saving approaches for 
warehouse-scale computing (by Dr. Wolf-Dietrich Weber)。聆聽三位大師的演講，不但
獲益良多，亦深感學問之無涯。 
此外，在四天的議程安排中，第一天除了報到外，大會並聘請多位專家學者，針
對電路與系統相關領域的特定主題安排十場訓練課程（Tutorials）。十個課程主題分
別為：(1) Systematic Design of Σ∆ Converters in Nano-Scale CMOS – A Practical Design 
Guide, (2) Thz Technology, Applications, and Research Directions, (3) CMOS Analog 
Design Using All-Region MOSFET Modeling, (4) Switching DC-DC Supplies and their 
Single-Inductor, Multiple-Output (SIMO) Derivatives, (5) Subthreshold VLSI Circuits for 
Ultra‐ Low Power/Minimum‐ Energy Applications: From Basics to Advanced Design 
Strategies, (6) Analog Circuits for CT, SPECT and PET Medical Imaging, (7) 
MEMS-Based Circuits and Systems for Wireless Communication, (8) Analog/Digital and 
Hybrid Bio-Silicon Circuits for Hardware Neurons, Synapses, and Spiking Neural 
Networks, (9) Nonlinear Distortion Analysis of Circuits and Systems。所安排的訓練課程
內容相當廣泛，除涵蓋數位與類比電路與系統外，亦有生醫及微機電等相關的應用；
其課程安排不僅有相關技術的介紹，同時亦加強系統設計上的整體考量，整體規劃可
說是相當的完善。 
其餘三天為論文口頭報告（lecture session）與海報發表（poster session），總共包
含 15 個主題（tracks），口頭報告與論文海報場次同時進行，與會者可依興趣與專長
選擇適合的場次聽講及發問。另外，大會尚規劃一個特別主題及現場展示主題。其中
15 個主題為：(1) Analog Signal Processing, (2) Biomedical Circuits and Systems, (3) 
Circuits and Systems for Communications, (4) Computer-Aided Network Design, (5) 
Digital Signal Processing, (6) Life-Science Systems and Applications, (7) Multimedia 
 54 
本人由今年來自台灣的學者與所發表的論文總數來看，台灣在積體電路設計的研
究與發展已具備相當程度的國際競爭力與影響力，這足以證明政府積極推動此領域
的發展與努力是非常值得且成效卓越的。同時，本人覺得除了政府應持續鼓勵與會
學者踴躍參與論文發表以提昇國際知名度外，亦建議國內從事電子電路相關研究之
學者積極參加大會所安排之相關課程，因為課程之主題與資料不僅有助於個人之研
究，亦可做為豐富之教學教材。 
四、攜回資料名稱及內容 
本次會議所有的論文皆收錄在一片光碟內，每一位與會學者皆可擁有一
片。筆者所攜回之資料為：(1) ISCAS’10 CD 論文集一片、(2) 近期相關領域之
論文徵稿資料、(3) 各參與出版社之新書介紹資料。 
五、其他 
無 
 
 
 
98 年度專題研究計畫研究成果彙整表 
計畫主持人：謝明得 計畫編號：98-2220-E-006-004- 
計畫名稱：電子系統層級設計技術開發及其在多格式系統晶片之應用--子計畫三：架構於電子系統層
級之可重組多格式視訊解壓縮運算核心研究(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 5 5 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 9 9 100% 
此數據為本子計
畫三年的總參與
人數，若只考慮本
年度則為 3人。 
博士生 5 5 100% 
此數據為本子計
畫三年的總參與
人數，若只考慮本
年度則為 3人。 
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100% 
此兩篇期刊論文
分別發表於 IEICE 
Transaction on 
Information and 
Systems以及 IEEE 
Transactions on 
Consumer 
Electronics 
研究報告/技術報告 6 6 100% 目前已有六本碩士論文產出 
研討會論文 4 4 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
國外 
技術移轉 
權利金 0 0 100% 千元  
