// vi:syntax=verilog
//
@0000 0003_0002_0001_0004 //  0
      0103_0102_0003_0100 //  1
      0001_0202_0201_0200 //  2
      0303_0004_0101_0300 //  3
      0007_0402_0401_0400 //  4
      0503_0502_0501_0006 //  5
      0603_0007_0601_0600 //  6
      0008_0702_0701_0700 //  7
      0803_0802_0801_0009 //  8
      0903_0902_0901_0003 //  9
      0a03_000e_0a01_0a03 // 10   
      0b03_0b02_0b01_0b00 // 11
      0c03_0c02_0c01_0c00 // 12
      0d03_0d02_0d01_0d00 // 13
      0e03_0e02_0e01_0e00 // 14
      0f03_0f02_0f01_0f00 // 15

