module shift_reg8b (
	input clk; 
	input rst;  //reset
	input sdin; // 추가된 data
	output [7:0] dout; //출력 data
	);
	
	reg [7:0] q;
	assign dout = q;
	// shift 연산자를 이용한 방법
	always @(posedge clk or negedge rst)begin
		if(rst) q <= 8'b0000_0000;
		else begin
			q <= q << 1;
			q[0] <= sdin;
			end
	end
	/* 
	//결합 연산자 {}를 이용한 방법
	always @(posedge clk or negedge rst)begin
		if(rst) q<= 8'b0000_0000;
		else begin
			q <= {q[6:0], sdin};
		end
	end 
	
	//for 반복문을 이용한 방법
	always @(posedge clk or negedge rst)begin
		if(rst) q<= 8'b0000_0000;
		else begin
			for (i = 0; i < 7 ; i++)begin
				q[i+1] = q[i];
			end
			q[0] <= sdin;
		end
	*/
endmodule