{
  "models": { "ILA":"m0", "VERILOG": "m1" },
  "state mapping": {
