
#################################################################
# 时序分析报告 Sat Sep 14 10:00:21 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 35616.3 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : uart_tx_MGIOL/TXDATA0       [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                       |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                       | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                       | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                     | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                     |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                        | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14]  | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14]  |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                      | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                      |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                 | 20   |
| u_baud_pulse_gen/cnt[13]/C1  |  SLICEL   |  648.9 |   4911.4 |      net      | R33C103M | _i_3/n106                 |      |
| u_baud_pulse_gen/cnt[13]/C   |  SLICEL   |   75.1 |   4986.5 |     Tilo      |          | u_uart_tx/tx_reg_ctrl_din | 1    |
| uart_tx_MGIOL/TXDATA0        |  IOLOGIC  | 1858.7 |   6845.1 |      net      | IOL_B76D | u_uart_tx/tx_reg_ctrl_din |      |
==============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4018.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 3762.9 
        逻辑级数     = 3 

[数据捕获路径]
===================================================================================================
|       节点        |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk         |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk               | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in  |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI         |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| uart_tx_MGIOL/CLK |  IOLOGIC  | 1672.4 | Tcat:42763.4 |      net      | IOL_B76D | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4018.7     - 302        
         = 35616.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 35742.3 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : uart_rx_MGIOL/CE            [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| uart_rx_MGIOL/CE             |  IOLOGIC  | 1734.8 |   6958.1 |      net      | IOL_B76B | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4131.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 3875.9 
        逻辑级数     = 3 

[数据捕获路径]
===================================================================================================
|       节点        |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk         |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk               | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in  |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI         |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| uart_rx_MGIOL/CLK |  IOLOGIC  | 1672.4 | Tcat:42763.4 |      net      | IOL_B76B | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4131.7     - 63         
         = 35742.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 36744.7 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[4]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[4]/CE                |  SLICEL   |  747.9 |   5971.2 |      net      | R32C99M  | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3144.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2889 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[4]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R32C99M | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 3144.8     - 47.5       
         = 36744.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 36826.5 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[6]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[6]/CE                |  SLICEL   |  774.6 |   5889.4 |      net      | R33C101L | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3063       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2807.2 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[6]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C101L | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 3063       - 47.5       
         = 36826.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 36926.2 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ   [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/data_baud_cnt[0]/CE [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==============================================================================================================================
|             节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==============================================================================================================================
| CLOCK'clk                     |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                           | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in              |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                     |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK  |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                            |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ   |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5   |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D    |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3    |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C     |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| u_uart_tx/n_29/D3             |  SLICEL   |  814.5 |     5077 |      net      | R33C103L | _i_3/n106                |      |
| u_uart_tx/n_29/D              |  SLICEL   |   75.1 |   5152.1 |     Tilo      |          | u_uart_tx/n_40           | 2    |
| u_uart_tx/data_baud_cnt[0]/CE |  SLICEL   |  637.6 |   5789.7 |      net      | R33C102M | u_uart_tx/n_40           |      |
==============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2963.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2707.5 
        逻辑级数     = 3 

[数据捕获路径]
================================================================================================================
|              节点              |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
================================================================================================================
| CLOCK'clk                      |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk                            | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                      |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C102M | clk_c |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2963.3     - 47.5       
         = 36926.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 36968.5 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[4]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[4]/CE                |  SLICEL   |  632.6 |   5747.4 |      net      | R33C99L  | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2921       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2665.2 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[4]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C99L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2921       - 47.5       
         = 36968.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 36999 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[7]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[7]/CE                |  SLICEL   |  493.5 |   5716.9 |      net      | R33C100M | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2890.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2634.7 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| rx_byte[7]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C100M | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2890.5     - 47.5       
         = 36999 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 36999.2 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[5]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[5]/CE                |  SLICEL   |  493.4 |   5716.7 |      net      | R32C99L  | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2890.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2634.5 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[5]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R32C99L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2890.3     - 47.5       
         = 36999.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 37078.4 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[2]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[2]/CE                |  SLICEL   |  522.7 |   5637.5 |      net      | R33C100L | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2811.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2555.3 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[2]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C100L | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2811.1     - 47.5       
         = 37078.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 37104.9 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[0]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[0]/CE                |  SLICEL   |  496.2 |     5611 |      net      | R33C99M  | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2784.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2528.8 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[0]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C99M | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2784.6     - 47.5       
         = 37104.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Sep 14 10:00:21 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 280.6 ps
起点     : tx_byte[6]/AQ               [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/B5 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================
|            节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
==============================================================================================================
| CLOCK'clk                   |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                         | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in            |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                   |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| tx_byte[6]/CLK              |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101L | clk_c      |      |
| --                          |    --     |     -- |       -- |      --       | --       | --         | --   |
| tx_byte[6]/AQ               |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | tx_byte[6] | 1    |
| u_uart_tx/byte_in_reg[7]/B5 |  SLICEL   |  195.3 |   2989.2 |      net      | R33C101M | tx_byte[6] |      |
==============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 225.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.3 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 225.8      - 2826.4     - -117.8     
         = 280.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 301.9 ps
起点     : u_uart_tx/byte_in_reg[7]/DQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/C3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/DQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/byte_in_reg[4] | 1    |
| u_uart_tx/byte_in_reg[7]/C3  |  SLICEL   |  216.6 |   3010.5 |      net      | R33C101M | u_uart_tx/byte_in_reg[4] |      |
=============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 247.1      - 2826.4     - -117.8     
         = 301.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 310.2 ps
起点     : u_baud_pulse_gen/cnt[13]/CQ [激发时钟: clk, 上升沿1]
终点     : u_baud_pulse_gen/cnt[13]/C2 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |   连线    | 扇出 |
==============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A       |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk       | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk       | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c     | 19   |
| u_baud_pulse_gen/cnt[13]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C103M | clk_c     |      |
| --                           |    --     |     -- |       -- |      --       | --       | --        | --   |
| u_baud_pulse_gen/cnt[13]/CQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | uart_tx_c | 1    |
| u_baud_pulse_gen/cnt[13]/C2  |  SLICEL   |  224.9 |   3018.8 |      net      | R33C103M | uart_tx_c |      |
==============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_baud_pulse_gen/cnt[13]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C103M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 255.4      - 2826.4     - -117.8     
         = 310.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 310.2 ps
起点     : u_uart_tx/byte_in_reg[7]/BQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/A2 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/BQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/byte_in_reg[6] | 1    |
| u_uart_tx/byte_in_reg[7]/A2  |  SLICEL   |  224.9 |   3018.8 |      net      | R33C101M | u_uart_tx/byte_in_reg[6] |      |
=============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 255.4      - 2826.4     - -117.8     
         = 310.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 313.7 ps
起点     : u_baud_pulse_gen/n_0/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[4]/AX           [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|           节点           |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
===========================================================================================================
| CLOCK'clk                |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                      | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in         |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| u_baud_pulse_gen/n_0/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C100L | clk_c      |      |
| --                       |    --     |     -- |       -- |      --       | --       | --         | --   |
| u_baud_pulse_gen/n_0/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | rx_byte[3] | 2    |
| rx_byte[4]/AX            |  SLICEL   |  303.5 |   3097.4 |      net      | R32C99M  | rx_byte[3] |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |  位置   | 连线  | 扇出 |
================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |         | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[4]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R32C99M | clk_c |      |
================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 334        - 2826.4     - -42.7      
         = 313.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 314.9 ps
起点     : u_uart_tx/n_45/DQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/n_45/C3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================
|        节点        |   单元    |  延迟  | 到达时间 |     类型      |   位置   |  连线   | 扇出 |
==================================================================================================
| CLOCK'clk          |    N/A    |      0 |   Tlat:0 |               |          | N/A     |      |
| clk                | uart_demo |      0 |        0 | clock_latency |          | clk     | 1    |
| clk/PAD#bidir_in   |    PIO    |      0 |        0 |      net      | PT31D    | clk     | 1    |
| clk/PADDI          |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c   | 19   |
| u_uart_tx/n_45/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C102L | clk_c   |      |
| --                 |    --     |     -- |       -- |      --       | --       | --      | --   |
| u_uart_tx/n_45/DQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | tx_busy | 2    |
| u_uart_tx/n_45/C3  |  SLICEL   |  229.6 |   3023.5 |      net      | R33C102L | tx_busy |      |
==================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================
|        节点        |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk          |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in   |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI          |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/n_45/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C102L | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 260.1      - 2826.4     - -117.8     
         = 314.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 320.2 ps
起点     : u_uart_tx/byte_in_reg[7]/DMUX [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/B4   [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|             节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==============================================================================================================================
| CLOCK'clk                     |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                           | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in              |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                     |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK  |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                            |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/DMUX |  SLICEL   |   47.7 |   2811.1 |    Tshcko     |          | u_uart_tx/byte_in_reg[1] | 1    |
| u_uart_tx/byte_in_reg[7]/B4   |  SLICEL   |  200.4 |   3011.6 |      net      | R33C101M | u_uart_tx/byte_in_reg[1] |      |
==============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 248.1      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 200.4 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 248.1      - 2826.4     - -135       
         = 320.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 321.4 ps
起点     : rx_byte[5]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[4]/BX [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================
|       节点       |   单元    |  延迟  | 到达时间 |     类型      |  位置   |    连线    | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |   Tlat:0 |               |         | N/A        |      |
| clk              | uart_demo |      0 |        0 | clock_latency |         | clk        | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        0 |      net      | PT31D   | clk        | 1    |
| clk/PADDI        |    PIO    |   1091 |     1091 |   PADI_DEL    |         | clk_c      | 19   |
| rx_byte[5]/CLK   |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C99L | clk_c      |      |
| --               |    --     |     -- |       -- |      --       | --      | --         | --   |
| rx_byte[5]/AQ    |  SLICEL   |   30.5 |   2793.9 |     Tcko      |         | rx_byte[5] | 2    |
| tx_byte[4]/BX    |  SLICEL   |  311.2 |   3105.1 |      net      | R33C99L | rx_byte[5] |      |
==================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 341.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 311.2 
        逻辑级数     = 0 

[数据捕获路径]
================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |  位置   | 连线  | 扇出 |
================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |         | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[4]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C99L | clk_c |      |
================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 341.7      - 2826.4     - -42.7      
         = 321.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 322.6 ps
起点     : u_uart_tx/data_baud_cnt[0]/AQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/data_baud_cnt[0]/A3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |            连线            | 扇出 |
=================================================================================================================================
| CLOCK'clk                      |    N/A    |      0 |   Tlat:0 |               |          | N/A                        |      |
| clk                            | uart_demo |      0 |        0 | clock_latency |          | clk                        | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |        0 |      net      | PT31D    | clk                        | 1    |
| clk/PADDI                      |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                      | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C102M | clk_c                      |      |
| --                             |    --     |     -- |       -- |      --       | --       | --                         | --   |
| u_uart_tx/data_baud_cnt[0]/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/data_baud_cnt[0] | 6    |
| u_uart_tx/data_baud_cnt[0]/A3  |  SLICEL   |  237.3 |   3031.2 |      net      | R33C102M | u_uart_tx/data_baud_cnt[0] |      |
=================================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===============================================================================================================
|              节点              |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
===============================================================================================================
| CLOCK'clk                      |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                            | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                      |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C102M | clk_c |      |
===============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 267.8      - 2826.4     - -117.8     
         = 322.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 322.9 ps
起点     : u_baud_pulse_gen/n_0/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[2]/BX           [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|           节点           |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
===========================================================================================================
| CLOCK'clk                |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                      | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in         |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| u_baud_pulse_gen/n_0/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C100L | clk_c      |      |
| --                       |    --     |     -- |       -- |      --       | --       | --         | --   |
| u_baud_pulse_gen/n_0/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | rx_byte[3] | 2    |
| tx_byte[2]/BX            |  SLICEL   |  312.7 |   3106.6 |      net      | R33C100L | rx_byte[3] |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 343.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 312.7 
        逻辑级数     = 0 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[2]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C100L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 343.2      - 2826.4     - -42.7      
         = 322.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Sep 14 10:00:21 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk
#  终点 : 时钟: clk
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 35616.3 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : uart_tx_MGIOL/TXDATA0       [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                       |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                       | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                       | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                     | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                     |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                        | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14]  | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14]  |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                      | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                      |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                 | 20   |
| u_baud_pulse_gen/cnt[13]/C1  |  SLICEL   |  648.9 |   4911.4 |      net      | R33C103M | _i_3/n106                 |      |
| u_baud_pulse_gen/cnt[13]/C   |  SLICEL   |   75.1 |   4986.5 |     Tilo      |          | u_uart_tx/tx_reg_ctrl_din | 1    |
| uart_tx_MGIOL/TXDATA0        |  IOLOGIC  | 1858.7 |   6845.1 |      net      | IOL_B76D | u_uart_tx/tx_reg_ctrl_din |      |
==============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4018.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 3762.9 
        逻辑级数     = 3 

[数据捕获路径]
===================================================================================================
|       节点        |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk         |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk               | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in  |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI         |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| uart_tx_MGIOL/CLK |  IOLOGIC  | 1672.4 | Tcat:42763.4 |      net      | IOL_B76D | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4018.7     - 302        
         = 35616.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 35742.3 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : uart_rx_MGIOL/CE            [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| uart_rx_MGIOL/CE             |  IOLOGIC  | 1734.8 |   6958.1 |      net      | IOL_B76B | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4131.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 3875.9 
        逻辑级数     = 3 

[数据捕获路径]
===================================================================================================
|       节点        |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk         |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk               | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in  |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI         |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| uart_rx_MGIOL/CLK |  IOLOGIC  | 1672.4 | Tcat:42763.4 |      net      | IOL_B76B | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4131.7     - 63         
         = 35742.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 36744.7 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[4]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[4]/CE                |  SLICEL   |  747.9 |   5971.2 |      net      | R32C99M  | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3144.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2889 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[4]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R32C99M | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 3144.8     - 47.5       
         = 36744.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 36826.5 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[6]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[6]/CE                |  SLICEL   |  774.6 |   5889.4 |      net      | R33C101L | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3063       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2807.2 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[6]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C101L | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 3063       - 47.5       
         = 36826.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 36926.2 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ   [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/data_baud_cnt[0]/CE [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==============================================================================================================================
|             节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==============================================================================================================================
| CLOCK'clk                     |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                           | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in              |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                     |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK  |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                            |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ   |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5   |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D    |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3    |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C     |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| u_uart_tx/n_29/D3             |  SLICEL   |  814.5 |     5077 |      net      | R33C103L | _i_3/n106                |      |
| u_uart_tx/n_29/D              |  SLICEL   |   75.1 |   5152.1 |     Tilo      |          | u_uart_tx/n_40           | 2    |
| u_uart_tx/data_baud_cnt[0]/CE |  SLICEL   |  637.6 |   5789.7 |      net      | R33C102M | u_uart_tx/n_40           |      |
==============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2963.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2707.5 
        逻辑级数     = 3 

[数据捕获路径]
================================================================================================================
|              节点              |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
================================================================================================================
| CLOCK'clk                      |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk                            | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                      |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C102M | clk_c |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2963.3     - 47.5       
         = 36926.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 36968.5 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[4]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[4]/CE                |  SLICEL   |  632.6 |   5747.4 |      net      | R33C99L  | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2921       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2665.2 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[4]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C99L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2921       - 47.5       
         = 36968.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 36999 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[7]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[7]/CE                |  SLICEL   |  493.5 |   5716.9 |      net      | R33C100M | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2890.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2634.7 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| rx_byte[7]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C100M | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2890.5     - 47.5       
         = 36999 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 36999.2 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[5]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/B5                  |  SLICEL   |  885.8 |   5148.2 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/B                   |  SLICEL   |   75.1 |   5223.3 |     Tilo      |          | u_uart_rx/n_73           | 5    |
| rx_byte[5]/CE                |  SLICEL   |  493.4 |   5716.7 |      net      | R32C99L  | u_uart_rx/n_73           |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2890.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2634.5 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[5]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R32C99L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2890.3     - 47.5       
         = 36999.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 37078.4 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[2]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[2]/CE                |  SLICEL   |  522.7 |   5637.5 |      net      | R33C100L | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2811.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2555.3 
        逻辑级数     = 3 

[数据捕获路径]
==================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |   位置   | 连线  | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |          | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[2]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C100L | clk_c |      |
==================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2811.1     - 47.5       
         = 37078.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 37104.9 ps
起点     : u_baud_pulse_gen/cnt[14]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[0]/CE               [捕获时钟: clk, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_baud_pulse_gen/cnt[14]/CLK |  SLICEL   | 1735.4 |   2826.4 |      net      | R32C101L | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_baud_pulse_gen/cnt[14]/AQ  |  SLICEL   |   30.5 |   2856.9 |     Tcko      |          | u_baud_pulse_gen/cnt[14] | 2    |
| u_baud_pulse_gen/cnt[12]/D5  |  SLICEL   |  751.3 |   3608.2 |      net      | R32C103L | u_baud_pulse_gen/cnt[14] |      |
| u_baud_pulse_gen/cnt[12]/D   |  SLICEL   |   75.1 |   3683.3 |     Tilo      |          | _n_1                     | 2    |
| u_baud_pulse_gen/cnt[4]/C3   |  SLICEL   |  504.1 |   4187.4 |      net      | R32C102L | _n_1                     |      |
| u_baud_pulse_gen/cnt[4]/C    |  SLICEL   |   75.1 |   4262.5 |     Tilo      |          | _i_3/n106                | 20   |
| rx_valid/A6                  |  SLICEL   |  777.2 |   5039.7 |      net      | R32C100M | _i_3/n106                |      |
| rx_valid/A                   |  SLICEL   |   75.1 |   5114.8 |     Tilo      |          | rx_valid                 | 4    |
| tx_byte[0]/CE                |  SLICEL   |  496.2 |     5611 |      net      | R33C99M  | rx_valid                 |      |
=============================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2784.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 225.3 
        总的连线延迟 = 2528.8 
        逻辑级数     = 3 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |   到达时间   |     类型      |  位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |        40000 |               |         | N/A   |      |
| clk              | uart_demo |      0 |        40000 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        40000 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        41091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[0]/CLK   |  SLICEL   | 1672.4 | Tcat:42763.4 |      net      | R33C99M | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 42763.4    + 0          - 0          - 2826.4     - 2784.6     - 47.5       
         = 37104.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Sep 14 10:00:21 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk
#  终点 : 时钟: clk
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 280.6 ps
起点     : tx_byte[6]/AQ               [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/B5 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================
|            节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
==============================================================================================================
| CLOCK'clk                   |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                         | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in            |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                   |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| tx_byte[6]/CLK              |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101L | clk_c      |      |
| --                          |    --     |     -- |       -- |      --       | --       | --         | --   |
| tx_byte[6]/AQ               |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | tx_byte[6] | 1    |
| u_uart_tx/byte_in_reg[7]/B5 |  SLICEL   |  195.3 |   2989.2 |      net      | R33C101M | tx_byte[6] |      |
==============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 225.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.3 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 225.8      - 2826.4     - -117.8     
         = 280.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 301.9 ps
起点     : u_uart_tx/byte_in_reg[7]/DQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/C3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/DQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/byte_in_reg[4] | 1    |
| u_uart_tx/byte_in_reg[7]/C3  |  SLICEL   |  216.6 |   3010.5 |      net      | R33C101M | u_uart_tx/byte_in_reg[4] |      |
=============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 247.1      - 2826.4     - -117.8     
         = 301.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 310.2 ps
起点     : u_baud_pulse_gen/cnt[13]/CQ [激发时钟: clk, 上升沿1]
终点     : u_baud_pulse_gen/cnt[13]/C2 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |   连线    | 扇出 |
==============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A       |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk       | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk       | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c     | 19   |
| u_baud_pulse_gen/cnt[13]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C103M | clk_c     |      |
| --                           |    --     |     -- |       -- |      --       | --       | --        | --   |
| u_baud_pulse_gen/cnt[13]/CQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | uart_tx_c | 1    |
| u_baud_pulse_gen/cnt[13]/C2  |  SLICEL   |  224.9 |   3018.8 |      net      | R33C103M | uart_tx_c |      |
==============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_baud_pulse_gen/cnt[13]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C103M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 255.4      - 2826.4     - -117.8     
         = 310.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 310.2 ps
起点     : u_uart_tx/byte_in_reg[7]/BQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/A2 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|             节点             |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
=============================================================================================================================
| CLOCK'clk                    |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                          | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                    |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                           |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/BQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/byte_in_reg[6] | 1    |
| u_uart_tx/byte_in_reg[7]/A2  |  SLICEL   |  224.9 |   3018.8 |      net      | R33C101M | u_uart_tx/byte_in_reg[6] |      |
=============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 255.4      - 2826.4     - -117.8     
         = 310.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 313.7 ps
起点     : u_baud_pulse_gen/n_0/AQ [激发时钟: clk, 上升沿1]
终点     : rx_byte[4]/AX           [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|           节点           |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
===========================================================================================================
| CLOCK'clk                |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                      | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in         |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| u_baud_pulse_gen/n_0/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C100L | clk_c      |      |
| --                       |    --     |     -- |       -- |      --       | --       | --         | --   |
| u_baud_pulse_gen/n_0/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | rx_byte[3] | 2    |
| rx_byte[4]/AX            |  SLICEL   |  303.5 |   3097.4 |      net      | R32C99M  | rx_byte[3] |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |  位置   | 连线  | 扇出 |
================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |         | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |         | clk_c | 19   |
| rx_byte[4]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R32C99M | clk_c |      |
================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 334        - 2826.4     - -42.7      
         = 313.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 314.9 ps
起点     : u_uart_tx/n_45/DQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/n_45/C3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================
|        节点        |   单元    |  延迟  | 到达时间 |     类型      |   位置   |  连线   | 扇出 |
==================================================================================================
| CLOCK'clk          |    N/A    |      0 |   Tlat:0 |               |          | N/A     |      |
| clk                | uart_demo |      0 |        0 | clock_latency |          | clk     | 1    |
| clk/PAD#bidir_in   |    PIO    |      0 |        0 |      net      | PT31D    | clk     | 1    |
| clk/PADDI          |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c   | 19   |
| u_uart_tx/n_45/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C102L | clk_c   |      |
| --                 |    --     |     -- |       -- |      --       | --       | --      | --   |
| u_uart_tx/n_45/DQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | tx_busy | 2    |
| u_uart_tx/n_45/C3  |  SLICEL   |  229.6 |   3023.5 |      net      | R33C102L | tx_busy |      |
==================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================
|        节点        |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
===================================================================================================
| CLOCK'clk          |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in   |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI          |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/n_45/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C102L | clk_c |      |
===================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 260.1      - 2826.4     - -117.8     
         = 314.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 320.2 ps
起点     : u_uart_tx/byte_in_reg[7]/DMUX [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/byte_in_reg[7]/B4   [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|             节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==============================================================================================================================
| CLOCK'clk                     |    N/A    |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk                           | uart_demo |      0 |        0 | clock_latency |          | clk                      | 1    |
| clk/PAD#bidir_in              |    PIO    |      0 |        0 |      net      | PT31D    | clk                      | 1    |
| clk/PADDI                     |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                    | 19   |
| u_uart_tx/byte_in_reg[7]/CLK  |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C101M | clk_c                    |      |
| --                            |    --     |     -- |       -- |      --       | --       | --                       | --   |
| u_uart_tx/byte_in_reg[7]/DMUX |  SLICEL   |   47.7 |   2811.1 |    Tshcko     |          | u_uart_tx/byte_in_reg[1] | 1    |
| u_uart_tx/byte_in_reg[7]/B4   |  SLICEL   |  200.4 |   3011.6 |      net      | R33C101M | u_uart_tx/byte_in_reg[1] |      |
==============================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 248.1      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 200.4 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=============================================================================================================
| CLOCK'clk                    |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                          | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in             |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                    |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/byte_in_reg[7]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C101M | clk_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 248.1      - 2826.4     - -135       
         = 320.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 321.4 ps
起点     : rx_byte[5]/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[4]/BX [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================
|       节点       |   单元    |  延迟  | 到达时间 |     类型      |  位置   |    连线    | 扇出 |
==================================================================================================
| CLOCK'clk        |    N/A    |      0 |   Tlat:0 |               |         | N/A        |      |
| clk              | uart_demo |      0 |        0 | clock_latency |         | clk        | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |        0 |      net      | PT31D   | clk        | 1    |
| clk/PADDI        |    PIO    |   1091 |     1091 |   PADI_DEL    |         | clk_c      | 19   |
| rx_byte[5]/CLK   |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C99L | clk_c      |      |
| --               |    --     |     -- |       -- |      --       | --      | --         | --   |
| rx_byte[5]/AQ    |  SLICEL   |   30.5 |   2793.9 |     Tcko      |         | rx_byte[5] | 2    |
| tx_byte[4]/BX    |  SLICEL   |  311.2 |   3105.1 |      net      | R33C99L | rx_byte[5] |      |
==================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 341.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 311.2 
        逻辑级数     = 0 

[数据捕获路径]
================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |  位置   | 连线  | 扇出 |
================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |         | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |         | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D   | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |         | clk_c | 19   |
| tx_byte[4]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C99L | clk_c |      |
================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 341.7      - 2826.4     - -42.7      
         = 321.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 322.6 ps
起点     : u_uart_tx/data_baud_cnt[0]/AQ [激发时钟: clk, 上升沿1]
终点     : u_uart_tx/data_baud_cnt[0]/A3 [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点              |   单元    |  延迟  | 到达时间 |     类型      |   位置   |            连线            | 扇出 |
=================================================================================================================================
| CLOCK'clk                      |    N/A    |      0 |   Tlat:0 |               |          | N/A                        |      |
| clk                            | uart_demo |      0 |        0 | clock_latency |          | clk                        | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |        0 |      net      | PT31D    | clk                        | 1    |
| clk/PADDI                      |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c                      | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R33C102M | clk_c                      |      |
| --                             |    --     |     -- |       -- |      --       | --       | --                         | --   |
| u_uart_tx/data_baud_cnt[0]/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | u_uart_tx/data_baud_cnt[0] | 6    |
| u_uart_tx/data_baud_cnt[0]/A3  |  SLICEL   |  237.3 |   3031.2 |      net      | R33C102M | u_uart_tx/data_baud_cnt[0] |      |
=================================================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===============================================================================================================
|              节点              |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
===============================================================================================================
| CLOCK'clk                      |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk                            | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in               |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI                      |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| u_uart_tx/data_baud_cnt[0]/CLK |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C102M | clk_c |      |
===============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 267.8      - 2826.4     - -117.8     
         = 322.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 322.9 ps
起点     : u_baud_pulse_gen/n_0/AQ [激发时钟: clk, 上升沿1]
终点     : tx_byte[2]/BX           [捕获时钟: clk, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|           节点           |   单元    |  延迟  | 到达时间 |     类型      |   位置   |    连线    | 扇出 |
===========================================================================================================
| CLOCK'clk                |    N/A    |      0 |   Tlat:0 |               |          | N/A        |      |
| clk                      | uart_demo |      0 |        0 | clock_latency |          | clk        | 1    |
| clk/PAD#bidir_in         |    PIO    |      0 |        0 |      net      | PT31D    | clk        | 1    |
| clk/PADDI                |    PIO    |   1091 |     1091 |   PADI_DEL    |          | clk_c      | 19   |
| u_baud_pulse_gen/n_0/CLK |  SLICEL   | 1672.4 |   2763.4 |      net      | R32C100L | clk_c      |      |
| --                       |    --     |     -- |       -- |      --       | --       | --         | --   |
| u_baud_pulse_gen/n_0/AQ  |  SLICEL   |   30.5 |   2793.9 |     Tcko      |          | rx_byte[3] | 2    |
| tx_byte[2]/BX            |  SLICEL   |  312.7 |   3106.6 |      net      | R33C100L | rx_byte[3] |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 343.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 312.7 
        逻辑级数     = 0 

[数据捕获路径]
=================================================================================================
|       节点       |   单元    |  延迟  |  到达时间   |     类型      |   位置   | 连线  | 扇出 |
=================================================================================================
| CLOCK'clk        |    N/A    |      0 |           0 |               |          | N/A   |      |
| clk              | uart_demo |      0 |           0 | clock_latency |          | clk   | 1    |
| clk/PAD#bidir_in |    PIO    |      0 |           0 |      net      | PT31D    | clk   | 1    |
| clk/PADDI        |    PIO    |   1091 |        1091 |   PADI_DEL    |          | clk_c | 19   |
| tx_byte[2]/CLK   |  SLICEL   | 1735.4 | Tcat:2826.4 |      net      | R33C100L | clk_c |      |
=================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 343.2      - 2826.4     - -42.7      
         = 322.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

