{
  "module_name": "nitrox_csr.h",
  "hash_id": "632fc0cfaa03852f8d1162f79e7c45a2f0d793e3982319b6483ed0e18a956a80",
  "original_prompt": "Ingested from linux-6.6.14/drivers/crypto/cavium/nitrox/nitrox_csr.h",
  "human_readable_source": " \n#ifndef __NITROX_CSR_H\n#define __NITROX_CSR_H\n\n#include <asm/byteorder.h>\n#include <linux/types.h>\n\n \n#define NR_CLUSTERS\t\t4\n \n#define AE_CORES_PER_CLUSTER\t20\n#define SE_CORES_PER_CLUSTER\t16\n\n#define AE_MAX_CORES\t(AE_CORES_PER_CLUSTER * NR_CLUSTERS)\n#define SE_MAX_CORES\t(SE_CORES_PER_CLUSTER * NR_CLUSTERS)\n#define ZIP_MAX_CORES\t5\n\n \n#define EMU_BIST_STATUSX(_i)\t(0x1402700 + ((_i) * 0x40000))\n#define UCD_BIST_STATUS\t\t0x12C0070\n#define NPS_CORE_BIST_REG\t0x10000E8\n#define NPS_CORE_NPC_BIST_REG\t0x1000128\n#define NPS_PKT_SLC_BIST_REG\t0x1040088\n#define NPS_PKT_IN_BIST_REG\t0x1040100\n#define POM_BIST_REG\t\t0x11C0100\n#define BMI_BIST_REG\t\t0x1140080\n#define EFL_CORE_BIST_REGX(_i)\t(0x1240100 + ((_i) * 0x400))\n#define EFL_TOP_BIST_STAT\t0x1241090\n#define BMO_BIST_REG\t\t0x1180080\n#define LBC_BIST_STATUS\t\t0x1200020\n#define PEM_BIST_STATUSX(_i)\t(0x1080468 | ((_i) << 18))\n\n \n#define EMU_SE_ENABLEX(_i)\t(0x1400000 + ((_i) * 0x40000))\n#define EMU_AE_ENABLEX(_i)\t(0x1400008 + ((_i) * 0x40000))\n#define EMU_WD_INT_ENA_W1SX(_i)\t(0x1402318 + ((_i) * 0x40000))\n#define EMU_GE_INT_ENA_W1SX(_i)\t(0x1402518 + ((_i) * 0x40000))\n#define EMU_FUSE_MAPX(_i)\t(0x1402708 + ((_i) * 0x40000))\n\n \n#define UCD_SE_EID_UCODE_BLOCK_NUMX(_i)\t(0x12C0000 + ((_i) * 0x1000))\n#define UCD_AE_EID_UCODE_BLOCK_NUMX(_i)\t(0x12C0008 + ((_i) * 0x800))\n#define UCD_UCODE_LOAD_BLOCK_NUM\t0x12C0010\n#define UCD_UCODE_LOAD_IDX_DATAX(_i)\t(0x12C0018 + ((_i) * 0x20))\n#define UCD_SE_CNTX(_i)\t\t\t(0x12C0040 + ((_i) * 0x1000))\n#define UCD_AE_CNTX(_i)\t\t\t(0x12C0048 + ((_i) * 0x800))\n\n \n#define AQM_CTL                         0x1300000\n#define AQM_INT                         0x1300008\n#define AQM_DBELL_OVF_LO                0x1300010\n#define AQM_DBELL_OVF_HI                0x1300018\n#define AQM_DBELL_OVF_LO_W1S            0x1300020\n#define AQM_DBELL_OVF_LO_ENA_W1C        0x1300028\n#define AQM_DBELL_OVF_LO_ENA_W1S        0x1300030\n#define AQM_DBELL_OVF_HI_W1S            0x1300038\n#define AQM_DBELL_OVF_HI_ENA_W1C        0x1300040\n#define AQM_DBELL_OVF_HI_ENA_W1S        0x1300048\n#define AQM_DMA_RD_ERR_LO               0x1300050\n#define AQM_DMA_RD_ERR_HI               0x1300058\n#define AQM_DMA_RD_ERR_LO_W1S           0x1300060\n#define AQM_DMA_RD_ERR_LO_ENA_W1C       0x1300068\n#define AQM_DMA_RD_ERR_LO_ENA_W1S       0x1300070\n#define AQM_DMA_RD_ERR_HI_W1S           0x1300078\n#define AQM_DMA_RD_ERR_HI_ENA_W1C       0x1300080\n#define AQM_DMA_RD_ERR_HI_ENA_W1S       0x1300088\n#define AQM_EXEC_NA_LO                  0x1300090\n#define AQM_EXEC_NA_HI                  0x1300098\n#define AQM_EXEC_NA_LO_W1S              0x13000A0\n#define AQM_EXEC_NA_LO_ENA_W1C          0x13000A8\n#define AQM_EXEC_NA_LO_ENA_W1S          0x13000B0\n#define AQM_EXEC_NA_HI_W1S              0x13000B8\n#define AQM_EXEC_NA_HI_ENA_W1C          0x13000C0\n#define AQM_EXEC_NA_HI_ENA_W1S          0x13000C8\n#define AQM_EXEC_ERR_LO                 0x13000D0\n#define AQM_EXEC_ERR_HI                 0x13000D8\n#define AQM_EXEC_ERR_LO_W1S             0x13000E0\n#define AQM_EXEC_ERR_LO_ENA_W1C         0x13000E8\n#define AQM_EXEC_ERR_LO_ENA_W1S         0x13000F0\n#define AQM_EXEC_ERR_HI_W1S             0x13000F8\n#define AQM_EXEC_ERR_HI_ENA_W1C         0x1300100\n#define AQM_EXEC_ERR_HI_ENA_W1S         0x1300108\n#define AQM_ECC_INT                     0x1300110\n#define AQM_ECC_INT_W1S                 0x1300118\n#define AQM_ECC_INT_ENA_W1C             0x1300120\n#define AQM_ECC_INT_ENA_W1S             0x1300128\n#define AQM_ECC_CTL                     0x1300130\n#define AQM_BIST_STATUS                 0x1300138\n#define AQM_CMD_INF_THRX(x)             (0x1300400 + ((x) * 0x8))\n#define AQM_CMD_INFX(x)                 (0x1300800 + ((x) * 0x8))\n#define AQM_GRP_EXECMSK_LOX(x)          (0x1300C00 + ((x) * 0x10))\n#define AQM_GRP_EXECMSK_HIX(x)          (0x1300C08 + ((x) * 0x10))\n#define AQM_ACTIVITY_STAT_LO            0x1300C80\n#define AQM_ACTIVITY_STAT_HI            0x1300C88\n#define AQM_Q_CMD_PROCX(x)              (0x1301000 + ((x) * 0x8))\n#define AQM_PERF_CTL_LO                 0x1301400\n#define AQM_PERF_CTL_HI                 0x1301408\n#define AQM_PERF_CNT                    0x1301410\n\n#define AQMQ_DRBLX(x)                   (0x20000 + ((x) * 0x40000))\n#define AQMQ_QSZX(x)                    (0x20008 + ((x) * 0x40000))\n#define AQMQ_BADRX(x)                   (0x20010 + ((x) * 0x40000))\n#define AQMQ_NXT_CMDX(x)                (0x20018 + ((x) * 0x40000))\n#define AQMQ_CMD_CNTX(x)                (0x20020 + ((x) * 0x40000))\n#define AQMQ_CMP_THRX(x)                (0x20028 + ((x) * 0x40000))\n#define AQMQ_CMP_CNTX(x)                (0x20030 + ((x) * 0x40000))\n#define AQMQ_TIM_LDX(x)                 (0x20038 + ((x) * 0x40000))\n#define AQMQ_TIMERX(x)                  (0x20040 + ((x) * 0x40000))\n#define AQMQ_ENX(x)                     (0x20048 + ((x) * 0x40000))\n#define AQMQ_ACTIVITY_STATX(x)          (0x20050 + ((x) * 0x40000))\n#define AQM_VF_CMP_STATX(x)             (0x28000 + ((x) * 0x40000))\n\n \n#define NPS_CORE_GBL_VFCFG\t0x1000000\n#define NPS_CORE_CONTROL\t0x1000008\n#define NPS_CORE_INT_ACTIVE\t0x1000080\n#define NPS_CORE_INT\t\t0x10000A0\n#define NPS_CORE_INT_ENA_W1S\t0x10000B8\n#define NPS_STATS_PKT_DMA_RD_CNT\t0x1000180\n#define NPS_STATS_PKT_DMA_WR_CNT\t0x1000190\n\n \n#define NPS_PKT_INT\t\t\t0x1040018\n#define NPS_PKT_MBOX_INT_LO\t\t0x1040020\n#define NPS_PKT_MBOX_INT_LO_ENA_W1C\t0x1040030\n#define NPS_PKT_MBOX_INT_LO_ENA_W1S\t0x1040038\n#define NPS_PKT_MBOX_INT_HI\t\t0x1040040\n#define NPS_PKT_MBOX_INT_HI_ENA_W1C\t0x1040050\n#define NPS_PKT_MBOX_INT_HI_ENA_W1S\t0x1040058\n#define NPS_PKT_IN_RERR_HI\t\t0x1040108\n#define NPS_PKT_IN_RERR_HI_ENA_W1S\t0x1040120\n#define NPS_PKT_IN_RERR_LO\t\t0x1040128\n#define NPS_PKT_IN_RERR_LO_ENA_W1S\t0x1040140\n#define NPS_PKT_IN_ERR_TYPE\t\t0x1040148\n#define NPS_PKT_IN_ERR_TYPE_ENA_W1S\t0x1040160\n#define NPS_PKT_IN_INSTR_CTLX(_i)\t(0x10060 + ((_i) * 0x40000))\n#define NPS_PKT_IN_INSTR_BADDRX(_i)\t(0x10068 + ((_i) * 0x40000))\n#define NPS_PKT_IN_INSTR_RSIZEX(_i)\t(0x10070 + ((_i) * 0x40000))\n#define NPS_PKT_IN_DONE_CNTSX(_i)\t(0x10080 + ((_i) * 0x40000))\n#define NPS_PKT_IN_INSTR_BAOFF_DBELLX(_i)\t(0x10078 + ((_i) * 0x40000))\n#define NPS_PKT_IN_INT_LEVELSX(_i)\t\t(0x10088 + ((_i) * 0x40000))\n\n#define NPS_PKT_SLC_RERR_HI\t\t0x1040208\n#define NPS_PKT_SLC_RERR_HI_ENA_W1S\t0x1040220\n#define NPS_PKT_SLC_RERR_LO\t\t0x1040228\n#define NPS_PKT_SLC_RERR_LO_ENA_W1S\t0x1040240\n#define NPS_PKT_SLC_ERR_TYPE\t\t0x1040248\n#define NPS_PKT_SLC_ERR_TYPE_ENA_W1S\t0x1040260\n \n#define NPS_PKT_MBOX_PF_VF_PFDATAX(_i)\t(0x1040800 + ((_i) * 0x8))\n#define NPS_PKT_MBOX_VF_PF_PFDATAX(_i)\t(0x1040C00 + ((_i) * 0x8))\n\n#define NPS_PKT_SLC_CTLX(_i)\t\t(0x10000 + ((_i) * 0x40000))\n#define NPS_PKT_SLC_CNTSX(_i)\t\t(0x10008 + ((_i) * 0x40000))\n#define NPS_PKT_SLC_INT_LEVELSX(_i)\t(0x10010 + ((_i) * 0x40000))\n\n \n#define POM_INT_ENA_W1S\t\t0x11C0018\n#define POM_GRP_EXECMASKX(_i)\t(0x11C1100 | ((_i) * 8))\n#define POM_INT\t\t0x11C0000\n#define POM_PERF_CTL\t0x11CC400\n\n \n#define BMI_INT\t\t0x1140000\n#define BMI_CTL\t\t0x1140020\n#define BMI_INT_ENA_W1S\t0x1140018\n#define BMI_NPS_PKT_CNT\t0x1140070\n\n \n#define EFL_CORE_INT_ENA_W1SX(_i)\t\t(0x1240018 + ((_i) * 0x400))\n#define EFL_CORE_VF_ERR_INT0X(_i)\t\t(0x1240050 + ((_i) * 0x400))\n#define EFL_CORE_VF_ERR_INT0_ENA_W1SX(_i)\t(0x1240068 + ((_i) * 0x400))\n#define EFL_CORE_VF_ERR_INT1X(_i)\t\t(0x1240070 + ((_i) * 0x400))\n#define EFL_CORE_VF_ERR_INT1_ENA_W1SX(_i)\t(0x1240088 + ((_i) * 0x400))\n#define EFL_CORE_SE_ERR_INTX(_i)\t\t(0x12400A0 + ((_i) * 0x400))\n#define EFL_RNM_CTL_STATUS\t\t\t0x1241800\n#define EFL_CORE_INTX(_i)\t\t\t(0x1240000 + ((_i) * 0x400))\n\n \n#define BMO_CTL2\t\t0x1180028\n#define BMO_NPS_SLC_PKT_CNT\t0x1180078\n\n \n#define LBC_INT\t\t\t0x1200000\n#define LBC_INVAL_CTL\t\t0x1201010\n#define LBC_PLM_VF1_64_INT\t0x1202008\n#define LBC_INVAL_STATUS\t0x1202010\n#define LBC_INT_ENA_W1S\t\t0x1203000\n#define LBC_PLM_VF1_64_INT_ENA_W1S\t0x1205008\n#define LBC_PLM_VF65_128_INT\t\t0x1206008\n#define LBC_ELM_VF1_64_INT\t\t0x1208000\n#define LBC_PLM_VF65_128_INT_ENA_W1S\t0x1209008\n#define LBC_ELM_VF1_64_INT_ENA_W1S\t0x120B000\n#define LBC_ELM_VF65_128_INT\t\t0x120C000\n#define LBC_ELM_VF65_128_INT_ENA_W1S\t0x120F000\n\n#define RST_BOOT\t0x10C1600\n#define FUS_DAT1\t0x10C1408\n\n \n#define PEM0_INT 0x1080428\n\n \nunion ucd_core_eid_ucode_block_num {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_4_63 : 60;\n\t\tu64 ucode_len : 1;\n\t\tu64 ucode_blk : 3;\n#else\n\t\tu64 ucode_blk : 3;\n\t\tu64 ucode_len : 1;\n\t\tu64 raz_4_63 : 60;\n#endif\n\t};\n};\n\n \nunion aqm_grp_execmsk_lo {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_40_63 : 24;\n\t\tu64 exec_0_to_39 : 40;\n#else\n\t\tu64 exec_0_to_39 : 40;\n\t\tu64 raz_40_63 : 24;\n#endif\n\t};\n};\n\n \nunion aqm_grp_execmsk_hi {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_40_63 : 24;\n\t\tu64 exec_40_to_79 : 40;\n#else\n\t\tu64 exec_40_to_79 : 40;\n\t\tu64 raz_40_63 : 24;\n#endif\n\t};\n};\n\n \nunion aqmq_drbl {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_32_63 : 32;\n\t\tu64 dbell_count : 32;\n#else\n\t\tu64 dbell_count : 32;\n\t\tu64 raz_32_63 : 32;\n#endif\n\t};\n};\n\n \nunion aqmq_qsz {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_32_63 : 32;\n\t\tu64 host_queue_size : 32;\n#else\n\t\tu64 host_queue_size : 32;\n\t\tu64 raz_32_63 : 32;\n#endif\n\t};\n};\n\n \nunion aqmq_cmp_thr {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_32_63 : 32;\n\t\tu64 commands_completed_threshold : 32;\n#else\n\t\tu64 commands_completed_threshold : 32;\n\t\tu64 raz_32_63 : 32;\n#endif\n\t};\n};\n\n \nunion aqmq_cmp_cnt {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_34_63 : 30;\n\t\tu64 resend : 1;\n\t\tu64 completion_status : 1;\n\t\tu64 commands_completed_count : 32;\n#else\n\t\tu64 commands_completed_count : 32;\n\t\tu64 completion_status : 1;\n\t\tu64 resend : 1;\n\t\tu64 raz_34_63 : 30;\n#endif\n\t};\n};\n\n \nunion aqmq_en {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_1_63 : 63;\n\t\tu64 queue_enable : 1;\n#else\n\t\tu64 queue_enable : 1;\n\t\tu64 raz_1_63 : 63;\n#endif\n\t};\n};\n\n \nunion aqmq_activity_stat {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_1_63 : 63;\n\t\tu64 queue_active : 1;\n#else\n\t\tu64 queue_active : 1;\n\t\tu64 raz_1_63 : 63;\n#endif\n\t};\n};\n\n \nunion emu_fuse_map {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 valid : 1;\n\t\tu64 raz_52_62 : 11;\n\t\tu64 ae_fuse : 20;\n\t\tu64 raz_16_31 : 16;\n\t\tu64 se_fuse : 16;\n#else\n\t\tu64 se_fuse : 16;\n\t\tu64 raz_16_31 : 16;\n\t\tu64 ae_fuse : 20;\n\t\tu64 raz_52_62 : 11;\n\t\tu64 valid : 1;\n#endif\n\t} s;\n};\n\n \nunion emu_se_enable {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz\t: 48;\n\t\tu64 enable : 16;\n#else\n\t\tu64 enable : 16;\n\t\tu64 raz\t: 48;\n#endif\n\t} s;\n};\n\n \nunion emu_ae_enable {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz\t: 44;\n\t\tu64 enable : 20;\n#else\n\t\tu64 enable : 20;\n\t\tu64 raz\t: 44;\n#endif\n\t} s;\n};\n\n \nunion emu_wd_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz2 : 12;\n\t\tu64 ae_wd : 20;\n\t\tu64 raz1 : 16;\n\t\tu64 se_wd : 16;\n#else\n\t\tu64 se_wd : 16;\n\t\tu64 raz1 : 16;\n\t\tu64 ae_wd : 20;\n\t\tu64 raz2 : 12;\n#endif\n\t} s;\n};\n\n \nunion emu_ge_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_52_63 : 12;\n\t\tu64 ae_ge : 20;\n\t\tu64 raz_16_31: 16;\n\t\tu64 se_ge : 16;\n#else\n\t\tu64 se_ge : 16;\n\t\tu64 raz_16_31: 16;\n\t\tu64 ae_ge : 20;\n\t\tu64 raz_52_63 : 12;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_slc_ctl {\n\tu64 value;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 raz : 61;\n\t\tu64 rh : 1;\n\t\tu64 z : 1;\n\t\tu64 enb : 1;\n#else\n\t\tu64 enb : 1;\n\t\tu64 z : 1;\n\t\tu64 rh : 1;\n\t\tu64 raz : 61;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_slc_cnts {\n\tu64 value;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 slc_int : 1;\n\t\tu64 uns_int : 1;\n\t\tu64 in_int : 1;\n\t\tu64 mbox_int : 1;\n\t\tu64 resend : 1;\n\t\tu64 raz : 5;\n\t\tu64 timer : 22;\n\t\tu64 cnt : 32;\n#else\n\t\tu64 cnt\t: 32;\n\t\tu64 timer : 22;\n\t\tu64 raz\t: 5;\n\t\tu64 resend : 1;\n\t\tu64 mbox_int : 1;\n\t\tu64 in_int : 1;\n\t\tu64 uns_int : 1;\n\t\tu64 slc_int : 1;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_slc_int_levels {\n\tu64 value;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 bmode : 1;\n\t\tu64 raz\t: 9;\n\t\tu64 timet : 22;\n\t\tu64 cnt\t: 32;\n#else\n\t\tu64 cnt : 32;\n\t\tu64 timet : 22;\n\t\tu64 raz : 9;\n\t\tu64 bmode : 1;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_int {\n\tu64 value;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 raz\t: 54;\n\t\tu64 uns_wto : 1;\n\t\tu64 in_err : 1;\n\t\tu64 uns_err : 1;\n\t\tu64 slc_err : 1;\n\t\tu64 in_dbe : 1;\n\t\tu64 in_sbe : 1;\n\t\tu64 uns_dbe : 1;\n\t\tu64 uns_sbe : 1;\n\t\tu64 slc_dbe : 1;\n\t\tu64 slc_sbe : 1;\n#else\n\t\tu64 slc_sbe : 1;\n\t\tu64 slc_dbe : 1;\n\t\tu64 uns_sbe : 1;\n\t\tu64 uns_dbe : 1;\n\t\tu64 in_sbe : 1;\n\t\tu64 in_dbe : 1;\n\t\tu64 slc_err : 1;\n\t\tu64 uns_err : 1;\n\t\tu64 in_err : 1;\n\t\tu64 uns_wto : 1;\n\t\tu64 raz\t: 54;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_in_done_cnts {\n\tu64 value;\n\tstruct {\n#if defined(__BIG_ENDIAN_BITFIELD)\n\t\tu64 slc_int : 1;\n\t\tu64 uns_int : 1;\n\t\tu64 in_int : 1;\n\t\tu64 mbox_int : 1;\n\t\tu64 resend : 1;\n\t\tu64 raz : 27;\n\t\tu64 cnt\t: 32;\n#else\n\t\tu64 cnt\t: 32;\n\t\tu64 raz\t: 27;\n\t\tu64 resend : 1;\n\t\tu64 mbox_int : 1;\n\t\tu64 in_int : 1;\n\t\tu64 uns_int : 1;\n\t\tu64 slc_int : 1;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_in_instr_ctl {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz\t: 62;\n\t\tu64 is64b : 1;\n\t\tu64 enb\t: 1;\n#else\n\t\tu64 enb\t: 1;\n\t\tu64 is64b : 1;\n\t\tu64 raz : 62;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_in_instr_rsize {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz\t: 32;\n\t\tu64 rsize : 32;\n#else\n\t\tu64 rsize : 32;\n\t\tu64 raz\t: 32;\n#endif\n\t} s;\n};\n\n \nunion nps_pkt_in_instr_baoff_dbell {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 aoff : 32;\n\t\tu64 dbell : 32;\n#else\n\t\tu64 dbell : 32;\n\t\tu64 aoff : 32;\n#endif\n\t} s;\n};\n\n \nunion nps_core_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz4 : 55;\n\t\tu64 host_nps_wr_err : 1;\n\t\tu64 npco_dma_malform : 1;\n\t\tu64 exec_wr_timeout : 1;\n\t\tu64 host_wr_timeout : 1;\n\t\tu64 host_wr_err : 1;\n\t\tu64 raz3 : 1;\n\t\tu64 raz2 : 1;\n\t\tu64 raz1 : 1;\n\t\tu64 raz0 : 1;\n#else\n\t\tu64 raz0 : 1;\n\t\tu64 raz1 : 1;\n\t\tu64 raz2 : 1;\n\t\tu64 raz3 : 1;\n\t\tu64 host_wr_err\t: 1;\n\t\tu64 host_wr_timeout : 1;\n\t\tu64 exec_wr_timeout : 1;\n\t\tu64 npco_dma_malform : 1;\n\t\tu64 host_nps_wr_err : 1;\n\t\tu64 raz4 : 55;\n#endif\n\t} s;\n};\n\n \nunion nps_core_gbl_vfcfg {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64  raz :55;\n\t\tu64  ilk_disable :1;\n\t\tu64  obaf :1;\n\t\tu64  ibaf :1;\n\t\tu64  zaf :1;\n\t\tu64  aeaf :1;\n\t\tu64  seaf :1;\n\t\tu64  cfg :3;\n#else\n\t\tu64  cfg :3;\n\t\tu64  seaf :1;\n\t\tu64  aeaf :1;\n\t\tu64  zaf :1;\n\t\tu64  ibaf :1;\n\t\tu64  obaf :1;\n\t\tu64  ilk_disable :1;\n\t\tu64  raz :55;\n#endif\n\t} s;\n};\n\n \nunion nps_core_int_active {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 resend : 1;\n\t\tu64 raz\t: 43;\n\t\tu64 ocla : 1;\n\t\tu64 mbox : 1;\n\t\tu64 emu\t: 4;\n\t\tu64 bmo\t: 1;\n\t\tu64 bmi\t: 1;\n\t\tu64 aqm\t: 1;\n\t\tu64 zqm\t: 1;\n\t\tu64 efl\t: 1;\n\t\tu64 ilk\t: 1;\n\t\tu64 lbc\t: 1;\n\t\tu64 pem\t: 1;\n\t\tu64 pom\t: 1;\n\t\tu64 ucd\t: 1;\n\t\tu64 zctl : 1;\n\t\tu64 lbm\t: 1;\n\t\tu64 nps_pkt : 1;\n\t\tu64 nps_core : 1;\n#else\n\t\tu64 nps_core : 1;\n\t\tu64 nps_pkt : 1;\n\t\tu64 lbm\t: 1;\n\t\tu64 zctl: 1;\n\t\tu64 ucd\t: 1;\n\t\tu64 pom\t: 1;\n\t\tu64 pem\t: 1;\n\t\tu64 lbc\t: 1;\n\t\tu64 ilk\t: 1;\n\t\tu64 efl\t: 1;\n\t\tu64 zqm\t: 1;\n\t\tu64 aqm\t: 1;\n\t\tu64 bmi\t: 1;\n\t\tu64 bmo\t: 1;\n\t\tu64 emu\t: 4;\n\t\tu64 mbox : 1;\n\t\tu64 ocla : 1;\n\t\tu64 raz\t: 43;\n\t\tu64 resend : 1;\n#endif\n\t} s;\n};\n\n \nunion efl_core_int {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz\t: 57;\n\t\tu64 epci_decode_err : 1;\n\t\tu64 ae_err : 1;\n\t\tu64 se_err : 1;\n\t\tu64 dbe\t: 1;\n\t\tu64 sbe\t: 1;\n\t\tu64 d_left : 1;\n\t\tu64 len_ovr : 1;\n#else\n\t\tu64 len_ovr : 1;\n\t\tu64 d_left : 1;\n\t\tu64 sbe\t: 1;\n\t\tu64 dbe\t: 1;\n\t\tu64 se_err : 1;\n\t\tu64 ae_err : 1;\n\t\tu64 epci_decode_err  : 1;\n\t\tu64 raz\t: 57;\n#endif\n\t} s;\n};\n\n \nunion efl_core_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_7_63 : 57;\n\t\tu64 epci_decode_err : 1;\n\t\tu64 raz_2_5 : 4;\n\t\tu64 d_left : 1;\n\t\tu64 len_ovr : 1;\n#else\n\t\tu64 len_ovr : 1;\n\t\tu64 d_left : 1;\n\t\tu64 raz_2_5 : 4;\n\t\tu64 epci_decode_err : 1;\n\t\tu64 raz_7_63 : 57;\n#endif\n\t} s;\n};\n\n \nunion efl_rnm_ctl_status {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_9_63 : 55;\n\t\tu64 ent_sel : 4;\n\t\tu64 exp_ent : 1;\n\t\tu64 rng_rst : 1;\n\t\tu64 rnm_rst : 1;\n\t\tu64 rng_en : 1;\n\t\tu64 ent_en : 1;\n#else\n\t\tu64 ent_en : 1;\n\t\tu64 rng_en : 1;\n\t\tu64 rnm_rst : 1;\n\t\tu64 rng_rst : 1;\n\t\tu64 exp_ent : 1;\n\t\tu64 ent_sel : 4;\n\t\tu64 raz_9_63 : 55;\n#endif\n\t} s;\n};\n\n \nunion bmi_ctl {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_56_63 : 8;\n\t\tu64 ilk_hdrq_thrsh : 8;\n\t\tu64 nps_hdrq_thrsh : 8;\n\t\tu64 totl_hdrq_thrsh : 8;\n\t\tu64 ilk_free_thrsh : 8;\n\t\tu64 nps_free_thrsh : 8;\n\t\tu64 totl_free_thrsh : 8;\n\t\tu64 max_pkt_len : 8;\n#else\n\t\tu64 max_pkt_len : 8;\n\t\tu64 totl_free_thrsh : 8;\n\t\tu64 nps_free_thrsh : 8;\n\t\tu64 ilk_free_thrsh : 8;\n\t\tu64 totl_hdrq_thrsh : 8;\n\t\tu64 nps_hdrq_thrsh : 8;\n\t\tu64 ilk_hdrq_thrsh : 8;\n\t\tu64 raz_56_63 : 8;\n#endif\n\t} s;\n};\n\n \nunion bmi_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_13_63\t: 51;\n\t\tu64 ilk_req_oflw : 1;\n\t\tu64 nps_req_oflw : 1;\n\t\tu64 raz_10 : 1;\n\t\tu64 raz_9 : 1;\n\t\tu64 fpf_undrrn\t: 1;\n\t\tu64 eop_err_ilk\t: 1;\n\t\tu64 eop_err_nps\t: 1;\n\t\tu64 sop_err_ilk\t: 1;\n\t\tu64 sop_err_nps\t: 1;\n\t\tu64 pkt_rcv_err_ilk : 1;\n\t\tu64 pkt_rcv_err_nps : 1;\n\t\tu64 max_len_err_ilk : 1;\n\t\tu64 max_len_err_nps : 1;\n#else\n\t\tu64 max_len_err_nps : 1;\n\t\tu64 max_len_err_ilk : 1;\n\t\tu64 pkt_rcv_err_nps : 1;\n\t\tu64 pkt_rcv_err_ilk : 1;\n\t\tu64 sop_err_nps\t: 1;\n\t\tu64 sop_err_ilk\t: 1;\n\t\tu64 eop_err_nps\t: 1;\n\t\tu64 eop_err_ilk\t: 1;\n\t\tu64 fpf_undrrn\t: 1;\n\t\tu64 raz_9 : 1;\n\t\tu64 raz_10 : 1;\n\t\tu64 nps_req_oflw : 1;\n\t\tu64 ilk_req_oflw : 1;\n\t\tu64 raz_13_63 : 51;\n#endif\n\t} s;\n};\n\n \nunion bmo_ctl2 {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 arb_sel : 1;\n\t\tu64 raz_32_62 : 31;\n\t\tu64 ilk_buf_thrsh : 8;\n\t\tu64 nps_slc_buf_thrsh : 8;\n\t\tu64 nps_uns_buf_thrsh : 8;\n\t\tu64 totl_buf_thrsh : 8;\n#else\n\t\tu64 totl_buf_thrsh : 8;\n\t\tu64 nps_uns_buf_thrsh : 8;\n\t\tu64 nps_slc_buf_thrsh : 8;\n\t\tu64 ilk_buf_thrsh : 8;\n\t\tu64 raz_32_62 : 31;\n\t\tu64 arb_sel : 1;\n#endif\n\t} s;\n};\n\n \nunion pom_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz2 : 60;\n\t\tu64 illegal_intf : 1;\n\t\tu64 illegal_dport : 1;\n\t\tu64 raz1 : 1;\n\t\tu64 raz0 : 1;\n#else\n\t\tu64 raz0 : 1;\n\t\tu64 raz1 : 1;\n\t\tu64 illegal_dport : 1;\n\t\tu64 illegal_intf : 1;\n\t\tu64 raz2 : 60;\n#endif\n\t} s;\n};\n\n \nunion lbc_inval_ctl {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz2 : 48;\n\t\tu64 wait_timer : 8;\n\t\tu64 raz1 : 6;\n\t\tu64 cam_inval_start : 1;\n\t\tu64 raz0 : 1;\n#else\n\t\tu64 raz0 : 1;\n\t\tu64 cam_inval_start : 1;\n\t\tu64 raz1 : 6;\n\t\tu64 wait_timer : 8;\n\t\tu64 raz2 : 48;\n#endif\n\t} s;\n};\n\n \nunion lbc_int_ena_w1s {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_10_63 : 54;\n\t\tu64 cam_hard_err : 1;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 over_fetch_err : 1;\n\t\tu64 cache_line_to_err : 1;\n\t\tu64 raz_2_5 : 4;\n\t\tu64 cam_soft_err : 1;\n\t\tu64 dma_rd_err : 1;\n#else\n\t\tu64 dma_rd_err : 1;\n\t\tu64 cam_soft_err : 1;\n\t\tu64 raz_2_5 : 4;\n\t\tu64 cache_line_to_err : 1;\n\t\tu64 over_fetch_err : 1;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 cam_hard_err : 1;\n\t\tu64 raz_10_63 : 54;\n#endif\n\t} s;\n};\n\n \nunion lbc_int {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_10_63 : 54;\n\t\tu64 cam_hard_err : 1;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 over_fetch_err : 1;\n\t\tu64 cache_line_to_err : 1;\n\t\tu64 sbe : 1;\n\t\tu64 dbe\t: 1;\n\t\tu64 pref_dat_len_mismatch_err : 1;\n\t\tu64 rd_dat_len_mismatch_err : 1;\n\t\tu64 cam_soft_err : 1;\n\t\tu64 dma_rd_err : 1;\n#else\n\t\tu64 dma_rd_err : 1;\n\t\tu64 cam_soft_err : 1;\n\t\tu64 rd_dat_len_mismatch_err : 1;\n\t\tu64 pref_dat_len_mismatch_err : 1;\n\t\tu64 dbe\t: 1;\n\t\tu64 sbe\t: 1;\n\t\tu64 cache_line_to_err : 1;\n\t\tu64 over_fetch_err : 1;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 cam_hard_err : 1;\n\t\tu64 raz_10_63 : 54;\n#endif\n\t} s;\n};\n\n \nunion lbc_inval_status {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz3 : 23;\n\t\tu64 cam_clean_entry_complete_cnt : 9;\n\t\tu64 raz2 : 7;\n\t\tu64 cam_clean_entry_cnt : 9;\n\t\tu64 raz1 : 5;\n\t\tu64 cam_inval_state : 3;\n\t\tu64 raz0 : 5;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 cam_rst_rdy\t: 1;\n\t\tu64 done : 1;\n#else\n\t\tu64 done : 1;\n\t\tu64 cam_rst_rdy : 1;\n\t\tu64 cam_inval_abort : 1;\n\t\tu64 raz0 : 5;\n\t\tu64 cam_inval_state : 3;\n\t\tu64 raz1 : 5;\n\t\tu64 cam_clean_entry_cnt : 9;\n\t\tu64 raz2 : 7;\n\t\tu64 cam_clean_entry_complete_cnt : 9;\n\t\tu64 raz3 : 23;\n#endif\n\t} s;\n};\n\n \nunion rst_boot {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_63 : 1;\n\t\tu64 jtcsrdis : 1;\n\t\tu64 raz_59_61 : 3;\n\t\tu64 jt_tst_mode : 1;\n\t\tu64 raz_40_57 : 18;\n\t\tu64 io_supply : 3;\n\t\tu64 raz_30_36 : 7;\n\t\tu64 pnr_mul : 6;\n\t\tu64 raz_12_23 : 12;\n\t\tu64 lboot : 10;\n\t\tu64 rboot : 1;\n\t\tu64 rboot_pin : 1;\n#else\n\t\tu64 rboot_pin : 1;\n\t\tu64 rboot : 1;\n\t\tu64 lboot : 10;\n\t\tu64 raz_12_23 : 12;\n\t\tu64 pnr_mul : 6;\n\t\tu64 raz_30_36 : 7;\n\t\tu64 io_supply : 3;\n\t\tu64 raz_40_57 : 18;\n\t\tu64 jt_tst_mode : 1;\n\t\tu64 raz_59_61 : 3;\n\t\tu64 jtcsrdis : 1;\n\t\tu64 raz_63 : 1;\n#endif\n\t};\n};\n\n \nunion fus_dat1 {\n\tu64 value;\n\tstruct {\n#if (defined(__BIG_ENDIAN_BITFIELD))\n\t\tu64 raz_57_63 : 7;\n\t\tu64 pll_mul : 3;\n\t\tu64 pll_half_dis : 1;\n\t\tu64 raz_43_52 : 10;\n\t\tu64 efus_lck : 3;\n\t\tu64 raz_26_39 : 14;\n\t\tu64 zip_info : 5;\n\t\tu64 bar2_sz_conf : 1;\n\t\tu64 efus_ign : 1;\n\t\tu64 nozip : 1;\n\t\tu64 raz_11_17 : 7;\n\t\tu64 pll_alt_matrix : 1;\n\t\tu64 pll_bwadj_denom : 2;\n\t\tu64 chip_id : 8;\n#else\n\t\tu64 chip_id : 8;\n\t\tu64 pll_bwadj_denom : 2;\n\t\tu64 pll_alt_matrix : 1;\n\t\tu64 raz_11_17 : 7;\n\t\tu64 nozip : 1;\n\t\tu64 efus_ign : 1;\n\t\tu64 bar2_sz_conf : 1;\n\t\tu64 zip_info : 5;\n\t\tu64 raz_26_39 : 14;\n\t\tu64 efus_lck : 3;\n\t\tu64 raz_43_52 : 10;\n\t\tu64 pll_half_dis : 1;\n\t\tu64 pll_mul : 3;\n\t\tu64 raz_57_63 : 7;\n#endif\n\t};\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}