<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="ram_search">
    <a name="circuit" val="ram_search"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(560,200)" to="(560,210)"/>
    <wire from="(560,880)" to="(560,890)"/>
    <wire from="(490,280)" to="(550,280)"/>
    <wire from="(1090,370)" to="(1090,390)"/>
    <wire from="(730,610)" to="(780,610)"/>
    <wire from="(340,180)" to="(530,180)"/>
    <wire from="(840,390)" to="(900,390)"/>
    <wire from="(1220,330)" to="(1220,420)"/>
    <wire from="(740,750)" to="(780,750)"/>
    <wire from="(530,290)" to="(530,320)"/>
    <wire from="(1130,370)" to="(1130,380)"/>
    <wire from="(560,640)" to="(560,660)"/>
    <wire from="(980,420)" to="(1220,420)"/>
    <wire from="(780,770)" to="(800,770)"/>
    <wire from="(1430,430)" to="(1440,430)"/>
    <wire from="(1040,350)" to="(1060,350)"/>
    <wire from="(520,630)" to="(540,630)"/>
    <wire from="(1050,330)" to="(1060,330)"/>
    <wire from="(560,660)" to="(590,660)"/>
    <wire from="(830,590)" to="(840,590)"/>
    <wire from="(530,130)" to="(530,180)"/>
    <wire from="(640,410)" to="(780,410)"/>
    <wire from="(580,860)" to="(590,860)"/>
    <wire from="(990,360)" to="(1040,360)"/>
    <wire from="(550,640)" to="(550,650)"/>
    <wire from="(780,730)" to="(900,730)"/>
    <wire from="(580,180)" to="(640,180)"/>
    <wire from="(1420,700)" to="(1420,790)"/>
    <wire from="(850,460)" to="(850,490)"/>
    <wire from="(730,610)" to="(730,960)"/>
    <wire from="(570,300)" to="(570,320)"/>
    <wire from="(780,380)" to="(800,380)"/>
    <wire from="(740,750)" to="(740,790)"/>
    <wire from="(530,290)" to="(550,290)"/>
    <wire from="(990,130)" to="(990,360)"/>
    <wire from="(570,320)" to="(600,320)"/>
    <wire from="(640,180)" to="(640,410)"/>
    <wire from="(270,720)" to="(280,720)"/>
    <wire from="(490,280)" to="(490,460)"/>
    <wire from="(120,570)" to="(130,570)"/>
    <wire from="(130,700)" to="(140,700)"/>
    <wire from="(220,710)" to="(230,710)"/>
    <wire from="(220,510)" to="(230,510)"/>
    <wire from="(1420,700)" to="(1440,700)"/>
    <wire from="(790,480)" to="(800,480)"/>
    <wire from="(830,760)" to="(840,760)"/>
    <wire from="(530,620)" to="(540,620)"/>
    <wire from="(570,620)" to="(580,620)"/>
    <wire from="(550,960)" to="(560,960)"/>
    <wire from="(560,300)" to="(560,310)"/>
    <wire from="(530,870)" to="(530,880)"/>
    <wire from="(510,770)" to="(510,780)"/>
    <wire from="(780,400)" to="(780,410)"/>
    <wire from="(810,510)" to="(810,520)"/>
    <wire from="(780,600)" to="(780,610)"/>
    <wire from="(160,830)" to="(340,830)"/>
    <wire from="(340,180)" to="(340,830)"/>
    <wire from="(740,790)" to="(1420,790)"/>
    <wire from="(530,190)" to="(530,220)"/>
    <wire from="(900,390)" to="(900,730)"/>
    <wire from="(780,360)" to="(780,380)"/>
    <wire from="(780,750)" to="(800,750)"/>
    <wire from="(580,960)" to="(730,960)"/>
    <wire from="(530,180)" to="(550,180)"/>
    <wire from="(980,360)" to="(980,420)"/>
    <wire from="(780,360)" to="(980,360)"/>
    <wire from="(790,210)" to="(800,210)"/>
    <wire from="(830,210)" to="(840,210)"/>
    <wire from="(530,130)" to="(990,130)"/>
    <wire from="(580,280)" to="(590,280)"/>
    <wire from="(1200,330)" to="(1220,330)"/>
    <wire from="(1040,350)" to="(1040,360)"/>
    <wire from="(780,770)" to="(780,780)"/>
    <wire from="(520,630)" to="(520,660)"/>
    <wire from="(780,730)" to="(780,750)"/>
    <wire from="(570,200)" to="(570,220)"/>
    <wire from="(490,460)" to="(850,460)"/>
    <wire from="(780,400)" to="(800,400)"/>
    <wire from="(780,600)" to="(800,600)"/>
    <wire from="(830,490)" to="(850,490)"/>
    <wire from="(530,190)" to="(550,190)"/>
    <wire from="(530,870)" to="(550,870)"/>
    <wire from="(510,770)" to="(530,770)"/>
    <wire from="(570,220)" to="(600,220)"/>
    <wire from="(270,500)" to="(280,500)"/>
    <wire from="(120,430)" to="(130,430)"/>
    <wire from="(220,490)" to="(230,490)"/>
    <wire from="(220,730)" to="(230,730)"/>
    <wire from="(110,300)" to="(120,300)"/>
    <wire from="(790,580)" to="(800,580)"/>
    <wire from="(790,500)" to="(800,500)"/>
    <wire from="(540,850)" to="(550,850)"/>
    <wire from="(520,750)" to="(530,750)"/>
    <wire from="(570,760)" to="(580,760)"/>
    <comp lib="2" loc="(580,860)" name="Multiplexer">
      <a name="width" val="4"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(530,880)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regNxt"/>
    </comp>
    <comp lib="1" loc="(830,590)" name="OR Gate">
      <a name="label" val="or_7"/>
    </comp>
    <comp lib="0" loc="(110,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(140,700)" name="Tunnel">
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(510,780)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regNxt"/>
    </comp>
    <comp lib="0" loc="(600,220)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(840,210)" name="Tunnel">
      <a name="label" val="N37"/>
    </comp>
    <comp lib="0" loc="(580,620)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="regNxt"/>
    </comp>
    <comp lib="0" loc="(790,480)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="N20-23"/>
    </comp>
    <comp lib="0" loc="(780,780)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N54"/>
    </comp>
    <comp lib="0" loc="(810,520)" name="BitLabeledTunnel">
      <a name="facing" val="north"/>
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N4"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="7" loc="(580,960)" name="Logical NOT Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(1440,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="rdy"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(790,580)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N4"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(1130,380)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(600,320)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(590,660)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="3" loc="(270,500)" name="Adder">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(1440,700)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="found"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(560,890)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="add"/>
    </comp>
    <comp lib="0" loc="(530,620)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="N28-31"/>
    </comp>
    <comp lib="2" loc="(830,490)" name="Multiplexer">
      <a name="width" val="4"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(550,650)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(220,510)" name="Constant">
      <a name="width" val="4"/>
    </comp>
    <comp lib="4" loc="(580,280)" name="Register">
      <a name="width" val="4"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_31"/>
      <a name="resetType" val="syncReset"/>
    </comp>
    <comp lib="0" loc="(790,210)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="2"/>
      <a name="label" val="N4;36"/>
      <a name="bitSpecs" val="N4,N36"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(1430,430)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="0" loc="(540,850)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regCnt"/>
    </comp>
    <comp lib="4" loc="(580,180)" name="Register">
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_35"/>
      <a name="resetType" val="syncReset"/>
    </comp>
    <comp lib="0" loc="(590,860)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="address"/>
    </comp>
    <comp lib="0" loc="(840,590)" name="BitLabeledTunnel">
      <a name="label" val="N36"/>
      <a name="bitSpecs" val="N36"/>
    </comp>
    <comp lib="0" loc="(560,210)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(130,570)" name="BitLabeledTunnel">
      <a name="label" val="start"/>
      <a name="bitSpecs" val="N4"/>
    </comp>
    <comp lib="0" loc="(520,660)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="add"/>
    </comp>
    <comp lib="0" loc="(840,760)" name="Tunnel">
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="0" loc="(120,430)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="add"/>
    </comp>
    <comp lib="0" loc="(790,500)" name="Constant">
      <a name="width" val="4"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(560,310)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(280,500)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="N20-23"/>
    </comp>
    <comp lib="0" loc="(590,280)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="regCnt"/>
    </comp>
    <comp lib="0" loc="(120,570)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(550,960)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rdy"/>
    </comp>
    <comp lib="3" loc="(570,760)" name="Comparator">
      <a name="width" val="4"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(220,730)" name="Constant">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(220,710)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regNxt"/>
    </comp>
    <comp lib="0" loc="(580,760)" name="Tunnel">
      <a name="label" val="N54"/>
    </comp>
    <comp lib="0" loc="(120,300)" name="Tunnel">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="4" loc="(1200,330)" name="RAM">
      <a name="addrWidth" val="4"/>
      <a name="bus" val="separate"/>
    </comp>
    <comp lib="0" loc="(130,430)" name="Tunnel">
      <a name="label" val="add"/>
    </comp>
    <comp loc="(830,210)" name="ys_reduce_and[W2]">
      <a name="label" val="auto_37"/>
    </comp>
    <comp lib="0" loc="(520,750)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regCnt"/>
    </comp>
    <comp lib="3" loc="(270,720)" name="Adder">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(530,220)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N37"/>
    </comp>
    <comp lib="3" loc="(840,390)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="1" loc="(830,760)" name="OR Gate">
      <a name="label" val="or_3"/>
    </comp>
    <comp lib="0" loc="(280,720)" name="Tunnel">
      <a name="width" val="4"/>
      <a name="label" val="N28-31"/>
    </comp>
    <comp lib="0" loc="(1090,390)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="add"/>
    </comp>
    <comp lib="0" loc="(1050,330)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="address"/>
    </comp>
    <comp lib="0" loc="(530,320)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N36"/>
      <a name="bitSpecs" val="N36"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="4" loc="(570,620)" name="Register">
      <a name="width" val="4"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_33"/>
      <a name="resetType" val="syncReset"/>
    </comp>
    <comp lib="0" loc="(130,700)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(160,830)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(220,490)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="4"/>
      <a name="label" val="regCnt"/>
    </comp>
  </circuit>
  <circuit name="ys_reduce_and[W2]">
    <a name="circuit" val="ys_reduce_and[W2]"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(120,110)" to="(160,110)"/>
    <comp lib="0" loc="(200,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Y"/>
    </comp>
    <comp lib="0" loc="(160,130)" name="Constant">
      <a name="width" val="2"/>
      <a name="value" val="0x3"/>
    </comp>
    <comp lib="3" loc="(200,120)" name="Comparator">
      <a name="width" val="2"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="0" loc="(120,110)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
  </circuit>
</project>
