> DATA: 2025-06-26 16:09
> TAGS: [[数字电路设计]]
> Course: #西电数电 
> Author: [ApolloMonasa](https://github.com/ApolloMonasa)
> Pre: [[6.1时序逻辑电路的概述]]
> Next:[[6.3寄存器]]


# 6.2同步时序逻辑电路的分析
## 时序电路的几个要素
- 时钟信号CP-一种特殊输入
- 输入信号X(有时可以没有)
- 储存电路状态$Q、Q^{n+1}$-即为触发器状态(现态、次态)。
- 输出信号Z-通常是各触发器输出信号的逻辑组合或触发器输出
而时序逻辑电路的分析就是：根据给定的时序逻辑电路，确定输入的X、触发器现态Q与次态$Q^{n+1}$及输出Z的关系，进而分析出电路的逻辑功能。

## 一般分析方法
### 同步时序逻辑电路分析
![[Pasted image 20250707215007.png]]
#### 例题
![[Pasted image 20250707215258.png]]
![[Pasted image 20250707215611.png]]
![[Pasted image 20250707220456.png]]

### 异步时序逻辑电路分析

# Reference


---
Recommend Links
