{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1516641881136 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1516641881136 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Jan 22 18:24:40 2018 " "Processing started: Mon Jan 22 18:24:40 2018" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1516641881136 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1516641881136 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Logic_analyzer -c Logic_analyzer " "Command: quartus_map --read_settings_files=on --write_settings_files=off Logic_analyzer -c Logic_analyzer" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1516641881136 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1516641881660 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "logic_analyzer.vhd 2 1 " "Found 2 design units, including 1 entities, in source file logic_analyzer.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Logic_analyzer-behavior " "Found design unit 1: Logic_analyzer-behavior" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 18 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882168 ""} { "Info" "ISGN_ENTITY_NAME" "1 Logic_analyzer " "Found entity 1: Logic_analyzer" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882168 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882168 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "sampler.vhd 2 1 " "Found 2 design units, including 1 entities, in source file sampler.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 sampler-behavior " "Found design unit 1: sampler-behavior" {  } { { "sampler.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/sampler.vhd" 10 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882173 ""} { "Info" "ISGN_ENTITY_NAME" "1 sampler " "Found entity 1: sampler" {  } { { "sampler.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/sampler.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882173 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882173 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "trigger_generator.vhd 2 1 " "Found 2 design units, including 1 entities, in source file trigger_generator.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 trigger_generator-behavior " "Found design unit 1: trigger_generator-behavior" {  } { { "trigger_generator.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/trigger_generator.vhd" 12 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882178 ""} { "Info" "ISGN_ENTITY_NAME" "1 trigger_generator " "Found entity 1: trigger_generator" {  } { { "trigger_generator.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/trigger_generator.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882178 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882178 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memory_interface.vhd 2 1 " "Found 2 design units, including 1 entities, in source file memory_interface.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Memory_Interface-structural " "Found design unit 1: Memory_Interface-structural" {  } { { "Memory_Interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882182 ""} { "Info" "ISGN_ENTITY_NAME" "1 Memory_Interface " "Found entity 1: Memory_Interface" {  } { { "Memory_Interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882182 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882182 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "counter_nbit.vhd 2 1 " "Found 2 design units, including 1 entities, in source file counter_nbit.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 COUNTER_NBIT-BEHAVIOR " "Found design unit 1: COUNTER_NBIT-BEHAVIOR" {  } { { "COUNTER_NBIT.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/COUNTER_NBIT.vhd" 15 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882189 ""} { "Info" "ISGN_ENTITY_NAME" "1 COUNTER_NBIT " "Found entity 1: COUNTER_NBIT" {  } { { "COUNTER_NBIT.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/COUNTER_NBIT.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882189 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882189 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "data_register.vhd 2 1 " "Found 2 design units, including 1 entities, in source file data_register.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 DATA_REGISTER-BEHAVIOR " "Found design unit 1: DATA_REGISTER-BEHAVIOR" {  } { { "DATA_REGISTER.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/DATA_REGISTER.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882193 ""} { "Info" "ISGN_ENTITY_NAME" "1 DATA_REGISTER " "Found entity 1: DATA_REGISTER" {  } { { "DATA_REGISTER.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/DATA_REGISTER.vhd" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882193 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882193 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "flip_flop_d.vhd 2 1 " "Found 2 design units, including 1 entities, in source file flip_flop_d.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 FLIP_FLOP_D-BEHAVIOR " "Found design unit 1: FLIP_FLOP_D-BEHAVIOR" {  } { { "FLIP_FLOP_D.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/FLIP_FLOP_D.vhd" 10 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882196 ""} { "Info" "ISGN_ENTITY_NAME" "1 FLIP_FLOP_D " "Found entity 1: FLIP_FLOP_D" {  } { { "FLIP_FLOP_D.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/FLIP_FLOP_D.vhd" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882196 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882196 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "tri_state.vhd 2 1 " "Found 2 design units, including 1 entities, in source file tri_state.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 TRI_STATE-BEHAVIOR " "Found design unit 1: TRI_STATE-BEHAVIOR" {  } { { "TRI_STATE.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/TRI_STATE.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882199 ""} { "Info" "ISGN_ENTITY_NAME" "1 TRI_STATE " "Found entity 1: TRI_STATE" {  } { { "TRI_STATE.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/TRI_STATE.vhd" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882199 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882199 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "clock_divider.vhd 2 1 " "Found 2 design units, including 1 entities, in source file clock_divider.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 clock_divider-BEHAVIOR " "Found design unit 1: clock_divider-BEHAVIOR" {  } { { "clock_divider.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/clock_divider.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882203 ""} { "Info" "ISGN_ENTITY_NAME" "1 clock_divider " "Found entity 1: clock_divider" {  } { { "clock_divider.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/clock_divider.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882203 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882203 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "mux_10_to_1.vhd 2 1 " "Found 2 design units, including 1 entities, in source file mux_10_to_1.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 MUX_10_to_1-BEHAVIOR " "Found design unit 1: MUX_10_to_1-BEHAVIOR" {  } { { "MUX_10_to_1.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/MUX_10_to_1.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882206 ""} { "Info" "ISGN_ENTITY_NAME" "1 MUX_10_to_1 " "Found entity 1: MUX_10_to_1" {  } { { "MUX_10_to_1.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/MUX_10_to_1.vhd" 3 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882206 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882206 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "pc_interface.vhd 2 1 " "Found 2 design units, including 1 entities, in source file pc_interface.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 pc_interface-behavior " "Found design unit 1: pc_interface-behavior" {  } { { "pc_interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 20 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882210 ""} { "Info" "ISGN_ENTITY_NAME" "1 pc_interface " "Found entity 1: pc_interface" {  } { { "pc_interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882210 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882210 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "codifica_ascii.vhd 2 1 " "Found 2 design units, including 1 entities, in source file codifica_ascii.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 codifica_ascii-behavior " "Found design unit 1: codifica_ascii-behavior" {  } { { "codifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 17 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882213 ""} { "Info" "ISGN_ENTITY_NAME" "1 codifica_ascii " "Found entity 1: codifica_ascii" {  } { { "codifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882213 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882213 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "decodifica_ascii.vhd 2 1 " "Found 2 design units, including 1 entities, in source file decodifica_ascii.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 decodifica_ascii-behavior " "Found design unit 1: decodifica_ascii-behavior" {  } { { "decodifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 15 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882217 ""} { "Info" "ISGN_ENTITY_NAME" "1 decodifica_ascii " "Found entity 1: decodifica_ascii" {  } { { "decodifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882217 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882217 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_tx.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_tx.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 UART_TX-link " "Found design unit 1: UART_TX-link" {  } { { "UART_TX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882220 ""} { "Info" "ISGN_ENTITY_NAME" "1 UART_TX " "Found entity 1: UART_TX" {  } { { "UART_TX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882220 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882220 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_datapath_piso.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_datapath_piso.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Uart_datapath_PISO-path " "Found design unit 1: Uart_datapath_PISO-path" {  } { { "Uart_datapath_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 20 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882224 ""} { "Info" "ISGN_ENTITY_NAME" "1 Uart_datapath_PISO " "Found entity 1: Uart_datapath_PISO" {  } { { "Uart_datapath_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882224 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882224 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_cu_tx.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_cu_tx.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Uart_CU_TX-Master_Behave " "Found design unit 1: Uart_CU_TX-Master_Behave" {  } { { "Uart_CU_TX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd" 17 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882227 ""} { "Info" "ISGN_ENTITY_NAME" "1 Uart_CU_TX " "Found entity 1: Uart_CU_TX" {  } { { "Uart_CU_TX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_CU_TX.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882227 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882227 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_rx.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_rx.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 UART_RX-link " "Found design unit 1: UART_RX-link" {  } { { "UART_RX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_RX.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882231 ""} { "Info" "ISGN_ENTITY_NAME" "1 UART_RX " "Found entity 1: UART_RX" {  } { { "UART_RX.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_RX.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882231 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882231 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_rx_cu.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_rx_cu.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Uart_rx_CU-Master_Behave " "Found design unit 1: Uart_rx_CU-Master_Behave" {  } { { "Uart_rx_CU.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_CU.vhd" 21 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882235 ""} { "Info" "ISGN_ENTITY_NAME" "1 Uart_rx_CU " "Found entity 1: Uart_rx_CU" {  } { { "Uart_rx_CU.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_CU.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882235 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882235 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "uart_rx_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file uart_rx_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Uart_rx_datapath-path " "Found design unit 1: Uart_rx_datapath-path" {  } { { "Uart_rx_datapath.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 21 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882239 ""} { "Info" "ISGN_ENTITY_NAME" "1 Uart_rx_datapath " "Found entity 1: Uart_rx_datapath" {  } { { "Uart_rx_datapath.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882239 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882239 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "adder_4bit.vhd 2 1 " "Found 2 design units, including 1 entities, in source file adder_4bit.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 adder_4bit-behavior " "Found design unit 1: adder_4bit-behavior" {  } { { "adder_4bit.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/adder_4bit.vhd" 15 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882241 ""} { "Info" "ISGN_ENTITY_NAME" "1 adder_4bit " "Found entity 1: adder_4bit" {  } { { "adder_4bit.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/adder_4bit.vhd" 7 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882241 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882241 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "comparatore.vhd 2 1 " "Found 2 design units, including 1 entities, in source file comparatore.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 comparatore-behavior " "Found design unit 1: comparatore-behavior" {  } { { "comparatore.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/comparatore.vhd" 13 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882245 ""} { "Info" "ISGN_ENTITY_NAME" "1 comparatore " "Found entity 1: comparatore" {  } { { "comparatore.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/comparatore.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882245 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882245 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "mux_2to1.vhd 2 1 " "Found 2 design units, including 1 entities, in source file mux_2to1.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 mux_2to1-behavior " "Found design unit 1: mux_2to1-behavior" {  } { { "mux_2to1.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/mux_2to1.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882249 ""} { "Info" "ISGN_ENTITY_NAME" "1 mux_2to1 " "Found entity 1: mux_2to1" {  } { { "mux_2to1.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/mux_2to1.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882249 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882249 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "shift_reg.vhd 2 1 " "Found 2 design units, including 1 entities, in source file shift_reg.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Shift_reg-Behavior " "Found design unit 1: Shift_reg-Behavior" {  } { { "Shift_reg.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg.vhd" 12 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882253 ""} { "Info" "ISGN_ENTITY_NAME" "1 Shift_reg " "Found entity 1: Shift_reg" {  } { { "Shift_reg.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882253 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882253 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "counter.vhd 2 1 " "Found 2 design units, including 1 entities, in source file counter.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 counter-behaviour " "Found design unit 1: counter-behaviour" {  } { { "counter.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd" 15 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882257 ""} { "Info" "ISGN_ENTITY_NAME" "1 counter " "Found entity 1: counter" {  } { { "counter.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/counter.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882257 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882257 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "mux_nbit.vhd 2 1 " "Found 2 design units, including 1 entities, in source file mux_nbit.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 MUX_NBIT-BEHAVIOR " "Found design unit 1: MUX_NBIT-BEHAVIOR" {  } { { "MUX_NBIT.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/MUX_NBIT.vhd" 13 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882261 ""} { "Info" "ISGN_ENTITY_NAME" "1 MUX_NBIT " "Found entity 1: MUX_NBIT" {  } { { "MUX_NBIT.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/MUX_NBIT.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882261 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882261 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "shift_reg_piso.vhd 2 1 " "Found 2 design units, including 1 entities, in source file shift_reg_piso.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Shift_reg_PISO-Behavior " "Found design unit 1: Shift_reg_PISO-Behavior" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 13 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882267 ""} { "Info" "ISGN_ENTITY_NAME" "1 Shift_reg_PISO " "Found entity 1: Shift_reg_PISO" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 5 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882267 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882267 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "d_ff_uart.vhd 2 1 " "Found 2 design units, including 1 entities, in source file d_ff_uart.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 D_FF_UART-behavior " "Found design unit 1: D_FF_UART-behavior" {  } { { "D_FF_UART.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/D_FF_UART.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882272 ""} { "Info" "ISGN_ENTITY_NAME" "1 D_FF_UART " "Found entity 1: D_FF_UART" {  } { { "D_FF_UART.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/D_FF_UART.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882272 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882272 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "d_ff_rst_as.vhd 2 1 " "Found 2 design units, including 1 entities, in source file d_ff_rst_as.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 D_FF_RST_AS-behavior " "Found design unit 1: D_FF_RST_AS-behavior" {  } { { "D_FF_RST_AS.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/D_FF_RST_AS.vhd" 11 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882277 ""} { "Info" "ISGN_ENTITY_NAME" "1 D_FF_RST_AS " "Found entity 1: D_FF_RST_AS" {  } { { "D_FF_RST_AS.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/D_FF_RST_AS.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1516641882277 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1516641882277 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Logic_analyzer " "Elaborating entity \"Logic_analyzer\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1516641882341 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "wr_ack Logic_analyzer.vhd(120) " "Verilog HDL or VHDL warning at Logic_analyzer.vhd(120): object \"wr_ack\" assigned a value but never read" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 120 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882343 "|Logic_analyzer"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "sampler sampler:sampler1 " "Elaborating entity \"sampler\" for hierarchy \"sampler:sampler1\"" {  } { { "Logic_analyzer.vhd" "sampler1" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 367 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882345 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "FLIP_FLOP_D sampler:sampler1\|FLIP_FLOP_D:reg_D " "Elaborating entity \"FLIP_FLOP_D\" for hierarchy \"sampler:sampler1\|FLIP_FLOP_D:reg_D\"" {  } { { "sampler.vhd" "reg_D" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/sampler.vhd" 77 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882348 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "D_FF_RST_AS sampler:sampler1\|D_FF_RST_AS:rise_detector_as " "Elaborating entity \"D_FF_RST_AS\" for hierarchy \"sampler:sampler1\|D_FF_RST_AS:rise_detector_as\"" {  } { { "sampler.vhd" "rise_detector_as" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/sampler.vhd" 80 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882352 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "clock_divider clock_divider:cnt_variable_TC " "Elaborating entity \"clock_divider\" for hierarchy \"clock_divider:cnt_variable_TC\"" {  } { { "Logic_analyzer.vhd" "cnt_variable_TC" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 376 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882441 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "DATA_REGISTER clock_divider:cnt_variable_TC\|DATA_REGISTER:prescaler_register " "Elaborating entity \"DATA_REGISTER\" for hierarchy \"clock_divider:cnt_variable_TC\|DATA_REGISTER:prescaler_register\"" {  } { { "clock_divider.vhd" "prescaler_register" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/clock_divider.vhd" 63 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882443 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "COUNTER_NBIT clock_divider:cnt_variable_TC\|COUNTER_NBIT:contatore_terminal_count_variabile " "Elaborating entity \"COUNTER_NBIT\" for hierarchy \"clock_divider:cnt_variable_TC\|COUNTER_NBIT:contatore_terminal_count_variabile\"" {  } { { "clock_divider.vhd" "contatore_terminal_count_variabile" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/clock_divider.vhd" 73 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882447 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MUX_10_to_1 clock_divider:cnt_variable_TC\|MUX_10_to_1:clock_select " "Elaborating entity \"MUX_10_to_1\" for hierarchy \"clock_divider:cnt_variable_TC\|MUX_10_to_1:clock_select\"" {  } { { "clock_divider.vhd" "clock_select" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/clock_divider.vhd" 103 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882465 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Memory_Interface Memory_Interface:interfaccia_memoria " "Elaborating entity \"Memory_Interface\" for hierarchy \"Memory_Interface:interfaccia_memoria\"" {  } { { "Logic_analyzer.vhd" "interfaccia_memoria" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 381 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882469 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "TC_18 Memory_Interface.vhd(59) " "Verilog HDL or VHDL warning at Memory_Interface.vhd(59): object \"TC_18\" assigned a value but never read" {  } { { "Memory_Interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 59 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882471 "|Logic_analyzer|Memory_Interface:interfaccia_memoria"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "DATA_REGISTER Memory_Interface:interfaccia_memoria\|DATA_REGISTER:DATA_OUT_REG " "Elaborating entity \"DATA_REGISTER\" for hierarchy \"Memory_Interface:interfaccia_memoria\|DATA_REGISTER:DATA_OUT_REG\"" {  } { { "Memory_Interface.vhd" "DATA_OUT_REG" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 222 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882473 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "TRI_STATE Memory_Interface:interfaccia_memoria\|TRI_STATE:TREE_STATE " "Elaborating entity \"TRI_STATE\" for hierarchy \"Memory_Interface:interfaccia_memoria\|TRI_STATE:TREE_STATE\"" {  } { { "Memory_Interface.vhd" "TREE_STATE" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 232 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882476 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "COUNTER_NBIT Memory_Interface:interfaccia_memoria\|COUNTER_NBIT:COUNTER_18BIT " "Elaborating entity \"COUNTER_NBIT\" for hierarchy \"Memory_Interface:interfaccia_memoria\|COUNTER_NBIT:COUNTER_18BIT\"" {  } { { "Memory_Interface.vhd" "COUNTER_18BIT" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 238 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882479 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "DATA_REGISTER Memory_Interface:interfaccia_memoria\|DATA_REGISTER:START_ADD_REG " "Elaborating entity \"DATA_REGISTER\" for hierarchy \"Memory_Interface:interfaccia_memoria\|DATA_REGISTER:START_ADD_REG\"" {  } { { "Memory_Interface.vhd" "START_ADD_REG" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Memory_Interface.vhd" 245 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882492 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "pc_interface pc_interface:interfaccia_pc " "Elaborating entity \"pc_interface\" for hierarchy \"pc_interface:interfaccia_pc\"" {  } { { "Logic_analyzer.vhd" "interfaccia_pc" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 390 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882498 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "done_codifica pc_interface.vhd(89) " "Verilog HDL or VHDL warning at pc_interface.vhd(89): object \"done_codifica\" assigned a value but never read" {  } { { "pc_interface.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 89 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882500 "|Logic_analyzer|pc_interface:interfaccia_pc"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "codifica_ascii pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica " "Elaborating entity \"codifica_ascii\" for hierarchy \"pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\"" {  } { { "pc_interface.vhd" "ascii_codifica" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 362 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882503 ""}
{ "Warning" "WVRFX_L2_VDB_DRIVERLESS_OUTPUT_PORT" "done_codifica codifica_ascii.vhd(12) " "Output port \"done_codifica\" at codifica_ascii.vhd(12) has no driver" {  } { { "codifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 12 0 0 } }  } 0 10034 "Output port \"%1!s!\" at %2!s! has no driver" 0 0 "Quartus II" 0 -1 1516641882504 "|Logic_analyzer|pc_interface:interfaccia_pc|codifica_ascii:ascii_codifica"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "COUNTER_NBIT pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|COUNTER_NBIT:cnt_modulo8 " "Elaborating entity \"COUNTER_NBIT\" for hierarchy \"pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|COUNTER_NBIT:cnt_modulo8\"" {  } { { "codifica_ascii.vhd" "cnt_modulo8" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 63 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882507 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MUX_NBIT pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|MUX_NBIT:mux_channel " "Elaborating entity \"MUX_NBIT\" for hierarchy \"pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|MUX_NBIT:mux_channel\"" {  } { { "codifica_ascii.vhd" "mux_channel" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 69 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882523 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MUX_NBIT pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|MUX_NBIT:mux_ascii " "Elaborating entity \"MUX_NBIT\" for hierarchy \"pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|MUX_NBIT:mux_ascii\"" {  } { { "codifica_ascii.vhd" "mux_ascii" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 74 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882528 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "DATA_REGISTER pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|DATA_REGISTER:reg_uart " "Elaborating entity \"DATA_REGISTER\" for hierarchy \"pc_interface:interfaccia_pc\|codifica_ascii:ascii_codifica\|DATA_REGISTER:reg_uart\"" {  } { { "codifica_ascii.vhd" "reg_uart" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/codifica_ascii.vhd" 78 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882531 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "UART_TX pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart " "Elaborating entity \"UART_TX\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\"" {  } { { "pc_interface.vhd" "trasmissione_uart" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 366 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882534 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Uart_datapath_PISO pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath " "Elaborating entity \"Uart_datapath_PISO\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\"" {  } { { "UART_TX.vhd" "datapath" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd" 43 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882537 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "uscita1 Uart_datapath_PISO.vhd(41) " "Verilog HDL or VHDL warning at Uart_datapath_PISO.vhd(41): object \"uscita1\" assigned a value but never read" {  } { { "Uart_datapath_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 41 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882538 "|Logic_analyzer|pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath"}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "uscita2 Uart_datapath_PISO.vhd(42) " "Verilog HDL or VHDL warning at Uart_datapath_PISO.vhd(42): object \"uscita2\" assigned a value but never read" {  } { { "Uart_datapath_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 42 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882538 "|Logic_analyzer|pc_interface:interfaccia_pc|UART_TX:trasmissione_uart|Uart_datapath_PISO:datapath"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "counter pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|counter:counter_434 " "Elaborating entity \"counter\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|counter:counter_434\"" {  } { { "Uart_datapath_PISO.vhd" "counter_434" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 46 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882539 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "counter pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|counter:counter_10 " "Elaborating entity \"counter\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|counter:counter_10\"" {  } { { "Uart_datapath_PISO.vhd" "counter_10" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 48 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882542 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Shift_reg_PISO pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA " "Elaborating entity \"Shift_reg_PISO\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\"" {  } { { "Uart_datapath_PISO.vhd" "REG_DATA" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_datapath_PISO.vhd" 50 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882545 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Uart_CU_TX pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_CU_TX:CU " "Elaborating entity \"Uart_CU_TX\" for hierarchy \"pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_CU_TX:CU\"" {  } { { "UART_TX.vhd" "CU" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_TX.vhd" 44 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882548 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "UART_RX pc_interface:interfaccia_pc\|UART_RX:ricezione_uart " "Elaborating entity \"UART_RX\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\"" {  } { { "pc_interface.vhd" "ricezione_uart" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 369 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882552 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Uart_rx_datapath pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath " "Elaborating entity \"Uart_rx_datapath\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\"" {  } { { "UART_RX.vhd" "datapath" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_RX.vhd" 49 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882554 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "uscita1 Uart_rx_datapath.vhd(55) " "Verilog HDL or VHDL warning at Uart_rx_datapath.vhd(55): object \"uscita1\" assigned a value but never read" {  } { { "Uart_rx_datapath.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 55 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882555 "|Logic_analyzer|pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath"}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "uscita2 Uart_rx_datapath.vhd(56) " "Verilog HDL or VHDL warning at Uart_rx_datapath.vhd(56): object \"uscita2\" assigned a value but never read" {  } { { "Uart_rx_datapath.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 56 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882555 "|Logic_analyzer|pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath"}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "uscita3 Uart_rx_datapath.vhd(57) " "Verilog HDL or VHDL warning at Uart_rx_datapath.vhd(57): object \"uscita3\" assigned a value but never read" {  } { { "Uart_rx_datapath.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 57 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882555 "|Logic_analyzer|pc_interface:interfaccia_pc|UART_RX:ricezione_uart|Uart_rx_datapath:datapath"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "counter pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|counter:counter_54 " "Elaborating entity \"counter\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|counter:counter_54\"" {  } { { "Uart_rx_datapath.vhd" "counter_54" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 60 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882557 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Shift_reg pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|Shift_reg:REG_START " "Elaborating entity \"Shift_reg\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|Shift_reg:REG_START\"" {  } { { "Uart_rx_datapath.vhd" "REG_START" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 64 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882570 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "D_FF_UART pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|D_FF_UART:STOP " "Elaborating entity \"D_FF_UART\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_datapath:datapath\|D_FF_UART:STOP\"" {  } { { "Uart_rx_datapath.vhd" "STOP" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Uart_rx_datapath.vhd" 75 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882579 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Uart_rx_CU pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_CU:CU " "Elaborating entity \"Uart_rx_CU\" for hierarchy \"pc_interface:interfaccia_pc\|UART_RX:ricezione_uart\|Uart_rx_CU:CU\"" {  } { { "UART_RX.vhd" "CU" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/UART_RX.vhd" 51 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882582 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "decodifica_ascii pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica " "Elaborating entity \"decodifica_ascii\" for hierarchy \"pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\"" {  } { { "pc_interface.vhd" "ascii_decodifica" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/pc_interface.vhd" 372 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882585 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "num decodifica_ascii.vhd(63) " "Verilog HDL or VHDL warning at decodifica_ascii.vhd(63): object \"num\" assigned a value but never read" {  } { { "decodifica_ascii.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 63 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1516641882587 "|Logic_analyzer|pc_interface:interfaccia_pc|decodifica_ascii:ascii_decodifica"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "comparatore pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|comparatore:comparatore_decodifica " "Elaborating entity \"comparatore\" for hierarchy \"pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|comparatore:comparatore_decodifica\"" {  } { { "decodifica_ascii.vhd" "comparatore_decodifica" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 268 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882589 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "adder_4bit pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|adder_4bit:sommatore " "Elaborating entity \"adder_4bit\" for hierarchy \"pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|adder_4bit:sommatore\"" {  } { { "decodifica_ascii.vhd" "sommatore" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 269 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882593 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "mux_2to1 pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|mux_2to1:multiplexer " "Elaborating entity \"mux_2to1\" for hierarchy \"pc_interface:interfaccia_pc\|decodifica_ascii:ascii_decodifica\|mux_2to1:multiplexer\"" {  } { { "decodifica_ascii.vhd" "multiplexer" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/decodifica_ascii.vhd" 270 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882597 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "trigger_generator trigger_generator:generatore_trigger " "Elaborating entity \"trigger_generator\" for hierarchy \"trigger_generator:generatore_trigger\"" {  } { { "Logic_analyzer.vhd" "generatore_trigger" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 401 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882621 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MUX_NBIT MUX_NBIT:status_mux " "Elaborating entity \"MUX_NBIT\" for hierarchy \"MUX_NBIT:status_mux\"" {  } { { "Logic_analyzer.vhd" "status_mux" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 410 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882631 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "DATA_REGISTER DATA_REGISTER:registro_stato " "Elaborating entity \"DATA_REGISTER\" for hierarchy \"DATA_REGISTER:registro_stato\"" {  } { { "Logic_analyzer.vhd" "registro_stato" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 414 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1516641882634 ""}
{ "Info" "IMLS_MLS_PRESET_POWER_UP" "" "Registers with preset signals will power-up high" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } } { "Shift_reg.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg.vhd" 17 -1 0 } } { "D_FF_UART.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/D_FF_UART.vhd" 8 -1 0 } }  } 0 13000 "Registers with preset signals will power-up high" 0 0 "Quartus II" 0 -1 1516641883629 ""}
{ "Info" "IMLS_MLS_DEV_CLRN_SETS_REGISTERS" "" "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" {  } {  } 0 13003 "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" 0 0 "Quartus II" 0 -1 1516641883629 ""}
{ "Critical Warning" "WFTM_FTM_POWER_UP_HIGH_IGNORED_GROUP" "" "Ignored Power-Up Level option on the following registers" { { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[0\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[0\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[1\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[1\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[2\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[2\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[3\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[3\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[4\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[4\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[5\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[5\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[6\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[6\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[7\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[7\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[8\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[8\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[9\] High " "Register pc_interface:interfaccia_pc\|UART_TX:trasmissione_uart\|Uart_datapath_PISO:datapath\|Shift_reg_PISO:REG_DATA\|t\[9\] will power up to High" {  } { { "Shift_reg_PISO.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Shift_reg_PISO.vhd" 18 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "Quartus II" 0 -1 1516641883848 ""}  } {  } 1 18061 "Ignored Power-Up Level option on the following registers" 0 0 "Quartus II" 0 -1 1516641883848 ""}
{ "Info" "ISCL_SCL_LOST_FANOUT_MSG_HDR" "24 " "24 registers lost all their fanouts during netlist optimizations." {  } {  } 0 17049 "%1!d! registers lost all their fanouts during netlist optimizations." 0 0 "Quartus II" 0 -1 1516641884239 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1516641884582 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884582 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "31 " "Design contains 31 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[8\] " "No output dependent on input pin \"GPIO_1\[8\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[8]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[9\] " "No output dependent on input pin \"GPIO_1\[9\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[9]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[10\] " "No output dependent on input pin \"GPIO_1\[10\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[10]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[11\] " "No output dependent on input pin \"GPIO_1\[11\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[11]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[12\] " "No output dependent on input pin \"GPIO_1\[12\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[12]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[13\] " "No output dependent on input pin \"GPIO_1\[13\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[13]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[14\] " "No output dependent on input pin \"GPIO_1\[14\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[14]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[15\] " "No output dependent on input pin \"GPIO_1\[15\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[15]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[16\] " "No output dependent on input pin \"GPIO_1\[16\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[16]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[17\] " "No output dependent on input pin \"GPIO_1\[17\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[17]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[18\] " "No output dependent on input pin \"GPIO_1\[18\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[18]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[19\] " "No output dependent on input pin \"GPIO_1\[19\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[19]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[20\] " "No output dependent on input pin \"GPIO_1\[20\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[20]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[21\] " "No output dependent on input pin \"GPIO_1\[21\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[21]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[22\] " "No output dependent on input pin \"GPIO_1\[22\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[22]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[23\] " "No output dependent on input pin \"GPIO_1\[23\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[23]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[24\] " "No output dependent on input pin \"GPIO_1\[24\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[24]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[25\] " "No output dependent on input pin \"GPIO_1\[25\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[25]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[26\] " "No output dependent on input pin \"GPIO_1\[26\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[26]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[27\] " "No output dependent on input pin \"GPIO_1\[27\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[27]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[28\] " "No output dependent on input pin \"GPIO_1\[28\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[28]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[29\] " "No output dependent on input pin \"GPIO_1\[29\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[29]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[30\] " "No output dependent on input pin \"GPIO_1\[30\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[30]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[31\] " "No output dependent on input pin \"GPIO_1\[31\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[31]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[32\] " "No output dependent on input pin \"GPIO_1\[32\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[32]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[33\] " "No output dependent on input pin \"GPIO_1\[33\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[33]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[34\] " "No output dependent on input pin \"GPIO_1\[34\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[34]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GPIO_1\[35\] " "No output dependent on input pin \"GPIO_1\[35\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|GPIO_1[35]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "KEY\[0\] " "No output dependent on input pin \"KEY\[0\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 10 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|KEY[0]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "KEY\[2\] " "No output dependent on input pin \"KEY\[2\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 10 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|KEY[2]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "KEY\[3\] " "No output dependent on input pin \"KEY\[3\]\"" {  } { { "Logic_analyzer.vhd" "" { Text "C:/Users/emanu/Documents/Documenti Politecnico/Sistemi digitali integrati/Laboratori/LAB Analizzatore di stati logici/Analizzatore di stati logici/Logic_analyzer.vhd" 10 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1516641884707 "|Logic_analyzer|KEY[3]"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "Quartus II" 0 -1 1516641884707 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "635 " "Implemented 635 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "42 " "Implemented 42 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1516641884707 ""} { "Info" "ICUT_CUT_TM_OPINS" "24 " "Implemented 24 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1516641884707 ""} { "Info" "ICUT_CUT_TM_BIDIRS" "16 " "Implemented 16 bidirectional pins" {  } {  } 0 21060 "Implemented %1!d! bidirectional pins" 0 0 "Quartus II" 0 -1 1516641884707 ""} { "Info" "ICUT_CUT_TM_LCELLS" "553 " "Implemented 553 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "Quartus II" 0 -1 1516641884707 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1516641884707 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 54 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 54 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "580 " "Peak virtual memory: 580 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1516641884739 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Jan 22 18:24:44 2018 " "Processing ended: Mon Jan 22 18:24:44 2018" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1516641884739 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:04 " "Elapsed time: 00:00:04" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1516641884739 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:04 " "Total CPU time (on all processors): 00:00:04" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1516641884739 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1516641884739 ""}
