1. Bagaimana mereduksi gerbang CMOS dengan metode m-GDI pada rangkaian SRAM?
2. Bagaimana menunjukkan kinerja rangkaian SRAM 6T dengan Low Power setelah jumlah transistor direduksi?
3. Apakah rangkaian transistor yang telah direduksi jumlahnya mampu mempertahankan kemampuan High Read Stability?