# 变量命名规则

## 2017/04/27

> File Created 2017/04/27
>
>  V1.0

### Verilog代码中变量命名规则

+ 参照Pascal大小写风格
  + 标识符每个单词的首字母大写，enable信号、低电平有效信号、管脚和parameter除外
  + 只包含两个字母的首字母缩写词全部大写，超过三个字母的缩写词仅首个字母大写，如Usb
  + enable信号允许使用‘_’连接，写作AbcDef_en，如UsbData_en
  + 低电平有效信号在信号前面加上n或者在信号后面加上_n，如nReset，reset_n
  + 管脚按照芯片管脚命名，满足Pascal大小写风格
  + parameter 和 localparam全部大写，单词之间用下划线_连接
+ 现在起写的代码使用这种风格，之前的代码可以逐步将风格改过来

### C#中变量命名规则

+ Pascal大小写风格和camel大小写风格