module OR_(
    CLK     , // in    : Input, System clock
    RESET   , // in    : Input, System reset
    CE      , // in    : Input, Clock enable
    IN_A    , // in    : Input
    IN_B    , // in    : Input
    O         // out   : Output
);

// ----- input/ output -----
    input           IN_A   ;
    input           IN_B   ;
    output          O      ;

    reg             O      ;

   always @(posedge CLK)begin
       if(RESET) begin
           Q <= 1'b0;
       end else begin
           if(CE)begin
               Q <= (IN_A | IN_B);
           end
      end
   end

endmodule
