## Sumador/Restador de 4 Bits con visualizacion en Displays

Para esta practica se implemento el sumador/restador de 4 bits desarrollado en la practica anterior, con el fin de visualizar la operacion correspondiente en dos displays siete segmentos, una para las unidades y otro para las decenas.
Para esto se realizo la descropcion del siguiente circuito en el lenguaje verilog.

![TOPFB](https://github.com/JuanVang/LabsDigital1-Grupo7-Equipo2/assets/73542998/602ec029-9b8c-4c10-8347-60347155ed7e)


