# Aula 13  - Interligação dos módulos em Verilog do nRisc

## Centro Federal de Educação Tecnológica de Minas Gerais - Departamento de Computação

## Laboratório de Arquitetura e Organização de Computadores I

## Professor: Mateus Felipe Tymburibá Ferreira

## AULA 14 : interligação dos módulos em Verilog do nRisc

### O que deve ser entregue

* Arquivo compactado nomeado “Aula-X-Lab-AOC1_nome-completo-aluno.zip ”.
    Certifique-se de que o arquivo não está corrompido.
* Este arquivo deverá conter uma pasta com todos os arquivos utilizados na
    prática (códigos, imagens, resultados, relatório, etc, sempre que for o caso).
* Escreva em texto simples e conciso as suas análises e considerações.
* Responda às perguntas realizadas na prática, quando for o caso.

### O que deve ser feito

Na prática de hoje você deverá implementar em Verilog e testar no simulador
ModelSim o módulo responsável por interligar todos os componentes do caminho de
dados do seu nRisc. Assim, esse módulo representará o seu processador nRisc. Crie
também um módulo para simular o funcionamento do programa codificado em binário
para o formato do nRisc. Esse módulo deverá conectar uma instância do nRisc a uma
instância da(s) memória(s) (vide exemplo disponibilizado junto a este roteiro). Essa
simulação será apresentada na última prática da disciplina.

### O que deve ser respondido

1. Apresente o código fonte, em Verilog, do módulo que descreve a interligação
dos componentes do seu nRisc.
2. Apresente o código fonte, em Verilog, do módulo que descreve a simulação do
funcionamento do seu processador.
3. Demonstre e explique o funcionamento da simulação do programa definido por
você no início do projeto usando fotos da tela ( screenshots ) da aplicação
ModelSim em execução.
