<!DOCTYPE html>
<html>
  <head>
    <meta charset="utf-8" >

<title>异步fifo的设计 | UncleFish&#39;s Blog</title>

<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=1, user-scalable=no">

<link rel="stylesheet" href="https://use.fontawesome.com/releases/v5.7.2/css/all.css" integrity="sha384-fnmOCqbTlWIlj8LyTjo7mOUStjsKC4pOpQbqyi7RrhN7udi9RwhKkMHpvLbHG9Sr" crossorigin="anonymous">
<link rel="shortcut icon" href="http://canaan-chen.github.io/favicon.ico?v=1616765300747">
<link rel="stylesheet" href="http://canaan-chen.github.io/styles/main.css">



<link rel="stylesheet" href="https://unpkg.com/aos@next/dist/aos.css" />
<script src="https://cdn.jsdelivr.net/npm/vue/dist/vue.js"></script>



    <meta name="description" content=" 这篇文章主要讲解了如何设计一个异步Fifo. 

1. 资料
异步FIFO设计（1）
异步FIFO设计原理及Verliog源代码_网络_deng_d1的博客-CSDN博客
2. 原理介绍
{% asset_img 1.png %}
2.1..." />
    <meta name="keywords" content="IC design,FIFO" />
  </head>
  <body>
    <div id="app" class="main">

      <div class="sidebar" :class="{ 'full-height': menuVisible }">
  <div class="top-container" data-aos="fade-right">
    <div class="top-header-container">
      <a class="site-title-container" href="http://canaan-chen.github.io">
        <img src="http://canaan-chen.github.io/images/avatar.png?v=1616765300747" class="site-logo">
        <h1 class="site-title">UncleFish&#39;s Blog</h1>
      </a>
      <div class="menu-btn" @click="menuVisible = !menuVisible">
        <div class="line"></div>
      </div>
    </div>
    <div>
      
        
          <a href="/" class="site-nav">
            Home
          </a>
        
      
        
          <a href="/archives" class="site-nav">
            Archives
          </a>
        
      
        
          <a href="/tags" class="site-nav">
            Tags
          </a>
        
      
        
          <a href="/about" class="site-nav">
            About
          </a>
        
      
    </div>
  </div>
  <div class="bottom-container" data-aos="flip-up" data-aos-offset="0">
    <div class="social-container">
      
        
      
        
      
        
      
        
      
        
      
    </div>
    <div class="site-description">
      Never give up, and you will see hope.
    </div>
    <div class="site-footer">
      Powered by <a href="https://github.com/getgridea/gridea" target="_blank">Gridea</a> | <a class="rss" href="http://canaan-chen.github.io/atom.xml" target="_blank">RSS</a>
    </div>
  </div>
</div>


      <div class="main-container">
        <div class="content-container" data-aos="fade-up">
          <div class="post-detail">
            <h2 class="post-title">异步fifo的设计</h2>
            <div class="post-date">2020-03-15</div>
            
            <div class="post-content" v-pre>
              <center> 这篇文章主要讲解了如何设计一个异步Fifo. </center>
<!--more-->
<h2 id="1-资料">1. 资料</h2>
<p><a href="https://zhuanlan.zhihu.com/p/42991844">异步FIFO设计（1）</a></p>
<p><a href="https://blog.csdn.net/deng_d1/article/details/50179677">异步FIFO设计原理及Verliog源代码_网络_deng_d1的博客-CSDN博客</a></p>
<h2 id="2-原理介绍">2. 原理介绍</h2>
<p>{% asset_img 1.png %}</p>
<h3 id="21-使用fifo的情况">2.1 使用FIFO的情况</h3>
<ul>
<li>两个不同时钟域进行数据传输时可以用FIFO</li>
<li>对于不同宽度的数据接口也可以用FIFO， 例如单片机8位输出，而DSP 16位数据输入。</li>
</ul>
<h3 id="22-fifo的相关参数">2.2 FIFO的相关参数</h3>
<ul>
<li>FIFO的宽度：表示FIFO进行一次读写操作的数据位。</li>
<li>FIFO的深度：指的是FIFO能存储多少个N位的数据，N为宽度。</li>
<li>满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）</li>
<li>空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。</li>
<li>读时钟：读数据所遵循的时钟。</li>
<li>写时钟：写操作所需要遵循的时钟。</li>
<li>读指针：指向下一个读出地址。读完后自动加1</li>
<li>写指针：指向下一个写入地址，写完后自动加1</li>
</ul>
<h3 id="23-空满状态的判断">2.3 空满状态的判断</h3>
<p><a href="https://blog.csdn.net/zyn1347806/article/details/79626452">FIFO空满判断与地址转换的思考_网络_zyn1347806的博客-CSDN博客</a></p>
<p><a href="https://www.cnblogs.com/xh13dream/p/9265042.html">异步fifo设计（1）</a></p>
<ul>
<li>用格雷码来作地址判断（多引入一位作位判断，比如设计深度为8，宽度为8的异步FIFO，设计其指针位数为4,即 n+1）
<ul>
<li>当最高位和次高位相同时，其余位相同认为是读空</li>
<li>当最高位和次高位不同时，其余位相同认为是写满</li>
</ul>
</li>
</ul>
<h3 id="24-读空标志位的产生">2.4 读空标志位的产生</h3>
<p><a href="https://www.sohu.com/a/114158723_458015">异步FIFO设计(非常详细，图文并茂，值得一看！）</a></p>
<p>FIFO中存在两种指针，rd_ptr 和 wr_ptr。只有两种状态下FIFO才会为空：</p>
<ul>
<li>系统复位，读写指针都被清空。</li>
<li>读出速度大于写入速度，读地址赶上写地址。</li>
</ul>
<p>空标志位的产生要在读时钟域里完成，这样不至于FIFO为空时，而空标志位还没有发生，但是可能发生FIFO里已经有数据了，但是空标志位还是没有被撤销，不过就算在最坏的情况下，空标志撤销也只是滞后3个周期（因为会需要时钟的同步，经过两级触发器）。还有一种情况，就是空标志比较逻辑检测到读地址和写地址相同后，紧接着发生写操作，导致写地址加1，由于同步模块的滞后性，导致没法及时更新写地址，会产生一个虚假的空信号，称作“虚空”。</p>
<h3 id="25-读满标志位的产生">2.5 读满标志位的产生</h3>
<p>读满状态可以理解为，读地址超写地址一圈，两个地址仍然在同一个地方，这时候引入指示位来进行区别和判断。</p>
<p>读满状态判断：</p>
<ol>
<li>
<p><strong>最高位相异，因为两个指针速度不同， 写超前于读。</strong></p>
</li>
<li>
<p><strong>出去最高位，次高位取反后两者相同。比如：写指针已经走了一圈了跑到3，此时写指针：1110，而读指针第一次走到3，指针数值为：0010。⇒ 发现最高位和次高位均不同，表示满状态。</strong></p>
</li>
<li>
<p><strong>相应的，如果最高位和次高位均相同则表示空状态。</strong></p>
<p>{% asset_img Untitled.png %}</p>
</li>
</ol>
<h2 id="3代码的实现">3.代码的实现</h2>
<p>这里以一个8x8的fifo作为案例来进行代码的设计，之后再做一个fifo的封装实现自定义化模块。</p>
<h3 id="31-格雷码转换">3.1 格雷码转换</h3>
<p>需要用Gray Code来实现地址，从而降低亚稳态。</p>
<p>基本的转换关系：</p>
<ul>
<li>二进制转格雷码：
<ul>
<li>G[ n-1 ] = b[ n - 1 ] （最高位）</li>
<li>G [i] = b [ i ] ^ b [i + 1]</li>
</ul>
</li>
<li>格雷码转换二进制：
<ul>
<li>b[n-1] = G [n-1]</li>
<li>b [ i ] = G [ i ]^ G [i+1] ^ ......^ G[ n - 1] = G [ i ] ^ b[ i + 1 ]</li>
</ul>
</li>
</ul>
<p>EDA link: <a href="https://www.edaplayground.com/x/4QrG">https://www.edaplayground.com/x/4QrG</a></p>
<pre><code>//sample of Binary to Gray
module B2G (
		B,   // B input binary
		G    // output Gray
);
input wire [3:0] B;
output reg [3:0] G;
always @(*) begin // 使用always时，要加@
		G [3] = B [3];
		G [2] = B[2] ^ B[3];
		G [1] = B[1] ^ B[2];
		G [0] = B[0] ^ B[1];
end
endmodule

//TestBench
module tb ();
  reg [3:0] B,G;
  reg [2:0] i;
//  reg clk;
  initial begin
    $dumpfile(&quot;dump.vcd&quot;);// dump waive
    $dumpvars(1, tb);
    B = 0;
    i = 0;
    #10;
    B =1; #10;
   for (i=0; i&lt;=7; i = i+1) begin
		   B = B +1;
			  #10;
   end
  end

  B2G dut(
    .B(B),
    .G(G)
  );
endmodule
</code></pre>
<h3 id="32-写模块控制">3.2 写模块控制</h3>
<p>写模块的功能</p>
<ul>
<li>写信号来的时候，写指针地址加1</li>
<li>将wr 指针和rd 指针进行比较，看是否写满了。其中注意的是，满状态要将读指针同步到写时钟里，需要进行同步后再比较。</li>
</ul>
<p>输入信号：wr_clk, wr_en, wr_rst_n, rd_add_glay</p>
<p>输出信号：wr_add_bin, wr_add_glay</p>
<p>EDA link <a href="https://www.edaplayground.com/x/5565">https://www.edaplayground.com/x/5565</a></p>
<pre><code class="language-verilog">// Code your design here
`include &quot;B2G.v&quot;
module wr_ctrl (
		input wr_clk,
        input wr_rst_n,
		input wr_en,
 		 input [3:0] rd_add_glay,
 		 output [3:0] wr_add_bin,
 		 output [3:0] wr_add_glay,
		output reg wr_full
);

reg [3:0] wr_add_bin_r;
reg [3:0] wr_add_glay_r;
reg [3:0] rd_add_glay_r1;
reg [3:0] rd_add_glay_r2;
// 地址增加模块

always @ (posedge wr_clk or negedge wr_rst_n or posedge wr_en) begin
	if (wr_en) begin // 所有的操作都是在始能下开始的
	if (!wr_rst_n) begin //复位操作
		wr_add_bin_r &lt;= 0; //地址指针复位
		wr_full &lt;= 0;
	end
    else if (!wr_full) begin //不满情况下
       wr_add_bin_r &lt;= wr_add_bin_r + 1;// 地址加1
      end
end
end

//调用格雷码转换
B2G wr_B2G(
	.B (wr_add_bin_r),
	.G (wr_add_glay_r)
);

//判断满状态，如果格雷码首两位和读地址互异，则满
//同步读地址
always @(posedge wr_clk) begin
	{rd_add_glay_r2,rd_add_glay_r1} &lt;= {rd_add_glay_r1, rd_add_glay} ;
end
  always @(*) begin
    wr_full = (rd_add_glay_r2[3]^wr_add_glay_r[3]) &amp;&amp; (rd_add_glay_r2[2]^wr_add_glay_r[2]) &amp;&amp; (rd_add_glay_r2[1:0] == wr_add_glay_r [1:0]); // 首两位互异，且后几位相同
  end
assign wr_add_bin = wr_add_bin_r;
assign wr_add_glay = wr_add_glay_r;

endmodule
</code></pre>
<h3 id="33-读模块控制">3.3 读模块控制</h3>
<p>功能代码和写模块相似，只是空标志的判断条件不同，要求两个地址完全相同才可以。</p>
<p>EDA Link:  <a href="https://www.edaplayground.com/x/3tfy">https://www.edaplayground.com/x/3tfy</a></p>
<pre><code class="language-verilog">// Code your design here
`include &quot;B2G.v&quot;
module rd_ctrl (
		input rd_clk,
     input rd_rst_n,
		input rd_en,
 		 input [3:0] wr_add_glay,
 		 output [3:0] rd_add_bin,
 		 output [3:0] rd_add_glay,
		output reg rd_empty
);

reg [3:0] rd_add_bin_r;
reg [3:0] rd_add_glay_r;
reg [3:0] wr_add_glay_r1;
reg [3:0] wr_add_glay_r2;
// 地址增加模块

always @ (posedge rd_clk or negedge rd_rst_n or posedge rd_en) begin
	if (rd_en) begin // 所有的操作都是在始能下开始的
	if (!rd_rst_n) begin //复位操作
		rd_add_bin_r &lt;= 0; //地址指针复位
		rd_empty &lt;= 0;
	end
    else if (!rd_empty) begin //不满情况下
       rd_add_bin_r &lt;= rd_add_bin_r + 1;// 地址加1
      end
end
end

//调用格雷码转换
B2G rd_B2G(
	.B (rd_add_bin_r),
	.G (rd_add_glay_r)
);

//判断满状态，如果格雷码首两位和读地址互异，则满
//同步读地址
always @(posedge rd_clk) begin
	{wr_add_glay_r2,wr_add_glay_r1} &lt;= {wr_add_glay_r1, wr_add_glay} ;
end
  always @(*) begin
    rd_empty = wr_add_glay_r2 == rd_add_glay_r ; // 地址相同时，表示读空
  end
assign rd_add_bin = rd_add_bin_r;
assign rd_add_glay = rd_add_glay_r;

endmodule
</code></pre>
<h3 id="34-fifo-mem-ctrl">3.4 FIFO Mem Ctrl</h3>
<p>主体部分会建立一个FIFO的mem，并且输入数据和读出数据。</p>
<p>控制模块功能简介：</p>
<ul>
<li>根据地址将对应的数据存储或者读取</li>
<li>EDA link <a href="https://www.edaplayground.com/x/bWf">https://www.edaplayground.com/x/bWf</a></li>
</ul>
<p>Bug ： 因为弄错数组的写法，导致出现了bug reg [wordsize : 0] array_name [0 : arraysize]; 其中第二个是0-size，例如需要生成8x8 size的数组，应该为 reg [7:0] mem [0:7] 不是 reg [7:0] mem [2:0] ;</p>
<pre><code class="language-verilog">module fifo_mem (
		input wr_clk,
		input rd_clk,
  input rst_n,
  input [7:0] wdata,
  input [3:0] wr_add_bin, //写地址
  input [3:0] rd_add_bin, //读地址
		input wr_full,
		input rd_empty,
	output reg [7:0] rdata

);

// 建立一个8x8的reg
  reg [7:0] fifo_mem [0:7]; //建立一个宽度为8深度也为8的mem
reg [2:0] wr_add; //内部3位地址
reg [2:0] rd_add; //内部3位地址
  reg [2:0] i;
  
assign wr_add = wr_add_bin [2:0];
assign rd_add = rd_add_bin [2:0];

// 初始化
  
  always @(negedge rst_n) begin
    if (!rst_n) begin
      for (i=0; i&lt;=7 ; i = i+1) begin
        fifo_mem [i] &lt;= 0;
      end
    end
  end
      
always @(posedge wr_clk) begin
  if (!wr_full) begin
			fifo_mem [wr_add] &lt;= wdata;
  end
end

always @(posedge rd_clk) begin
		if (!rd_empty) 
			rdata &lt;= fifo_mem [rd_add] ;
end


endmodule
</code></pre>
<h3 id="35-top-level-各模块集成">3.5 Top level 各模块集成</h3>
<p>EDA link : <a href="https://www.edaplayground.com/x/6Mfp">https://www.edaplayground.com/x/6Mfp</a></p>
<pre><code class="language-verilog">// Code your design here
`include &quot;fifo_mem.v&quot;
`include &quot;wr_ctrl.v&quot;
`include &quot;rd_ctrl.v&quot;
`include &quot;B2G.v&quot;


module fifo(
	input wr_clk,
	input rd_clk,
	input rst_n,
	input wr_en,
	input rd_en,
	input [7:0] data_i,
  	output reg [7:0] data_o,
  	output reg full, // 用于控制数据的输入
);

wire [3:0] wr_add_glay;
wire [3:0] rd_add_glay;
wire [3:0] wr_add_bin;
wire [3:0] rd_add_bin;
wire empty;
wire wr_rst_n,rd_rst_n;

assign wr_rst_n = rst_n;
assign rd_rst_n = rst_n;

fifo_mem dut(
    .rst_n (rst_n),
    .wr_clk (wr_clk),
    .rd_clk (rd_clk),
    .wdata (data_i),
    .wr_add_bin(wr_add_bin),
    .rd_add_bin(rd_add_bin),
    .wr_full(full),
    .rd_empty(empty),
    .rdata(data_o)
  );

wr_ctrl write(
    .wr_clk(wr_clk),
    .wr_rst_n(wr_rst_n),
    .wr_en(wr_en),
    .rd_add_glay(rd_add_glay),
    .wr_add_bin(wr_add_bin),
    .wr_add_glay(wr_add_glay),
    .wr_full(full)
  );

rd_ctrl read (
		.rd_clk(rd_clk),
    .rd_rst_n(rd_rst_n),
		.rd_en(rd_en),
 		.wr_add_glay(wr_add_glay),
 		.rd_add_bin(rd_add_bin),
 		.rd_add_glay(rd_add_glay),
		.rd_empty(empty)
);

endmodule
</code></pre>
<p>{% asset_img 3.png Simulation Result %}</p>

            </div>
            
              <div class="tag-container">
                
                  <a href="http://canaan-chen.github.io/TNGQJ25Oqw/" class="tag">
                    IC design
                  </a>
                
                  <a href="http://canaan-chen.github.io/ycCvamGh8M/" class="tag">
                    FIFO
                  </a>
                
              </div>
            
            

            

          </div>

        </div>
      </div>
    </div>

    <script src="https://unpkg.com/aos@next/dist/aos.js"></script>
<script type="application/javascript">

AOS.init();

var app = new Vue({
  el: '#app',
  data: {
    menuVisible: false,
  },
})

</script>






  </body>
</html>
