add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/clk_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/rst_ni \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/flush_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/debug_req_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/fetch_entry_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/fetch_entry_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/fetch_entry_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/issue_entry_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/issue_entry_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/is_ctrl_flow_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/issue_instr_ack_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/priv_lvl_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/fs_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/frm_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/irq_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/irq_ctrl_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/debug_mode_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/tvm_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/tw_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/id_stage_i/tsr_i
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/sb_full_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/flush_unissued_instr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/flush_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/decoded_instr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/decoded_instr_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/is_ctrl_flow_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/decoded_instr_ack_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/fu_data_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/pc_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/is_compressed_instr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/flu_ready_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/alu_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/resolve_branch_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/lsu_ready_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/lsu_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/branch_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/branch_predict_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/mult_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/fpu_ready_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/fpu_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/fpu_fmt_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/fpu_rm_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/bitmanip_ready_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/bitmanip_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/csr_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/trans_id_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/resolved_branch_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/wbdata_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/ex_ex_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/wt_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/waddr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/wdata_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/we_gpr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/we_fpr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/commit_instr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/commit_ack_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/i_issue_read_operands/i_ariane_regfile/mem \
sim:/ariane_bitmanip_tb/dut/i_ariane/issue_stage_i/i_scoreboard/mem_q

add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/clk_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/rst_ni \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flush_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/debug_mode_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fu_data_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/pc_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/is_compressed_instr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flu_result_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flu_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flu_exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flu_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flu_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/alu_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/branch_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/branch_predict_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/resolved_branch_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/resolve_branch_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/csr_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/csr_addr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/csr_commit_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/mult_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/lsu_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/lsu_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/load_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/load_result_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/load_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/load_exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/store_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/store_result_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/store_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/store_exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/lsu_commit_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/lsu_commit_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/no_st_pending_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/amo_valid_commit_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_fmt_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_rm_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_frm_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_prec_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_result_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/fpu_exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_result_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/enable_translation_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/en_ld_st_translation_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/flush_tlb_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/priv_lvl_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/ld_st_priv_lvl_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/sum_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/mxr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/satp_ppn_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/asid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/icache_areq_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/icache_areq_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/dcache_req_ports_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/dcache_req_ports_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/amo_req_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/amo_resp_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/itlb_miss_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/dtlb_miss_o
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/halt_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/flush_dcache_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/exception_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/dirty_fp_state_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/single_step_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/commit_instr_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/commit_ack_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/waddr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/wdata_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/we_gpr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/we_fpr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/amo_resp_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/pc_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/csr_op_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/csr_wdata_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/csr_rdata_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/csr_exception_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/csr_write_fflags_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/commit_lsu_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/commit_lsu_ready_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/amo_valid_commit_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/no_st_pending_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/commit_csr_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/fence_i_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/fence_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/flush_commit_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/commit_stage_i/sfence_vma_o
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/fu_data_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/bitmanip_valid_i \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/bitmanip_ready_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/bitmanip_trans_id_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/bitmanip_valid_o \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/bitmanip_result_o
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/operation \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_bextdep \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_bitcnt \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_bmatxor \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_clmul \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_crc \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_shifter \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/insn_simple \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/decoder/op_select
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_rs2 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_insn3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_insn13 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_insn14 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_insn29 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/din_insn30 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bextdep/dout_rd
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_insn3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_insn20 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_insn21 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/din_insn22 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_bitcnt/dout_rd
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_rs2 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_insn3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_insn12 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/din_insn13 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_clmul/dout_rd
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_insn20 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_insn21 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/din_insn23 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_crc/dout_rd
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_rs2 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_rs3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn13 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn14 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn26 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn27 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn29 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/din_insn30 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_shifter/dout_rd
add wave  \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_rs1 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_rs2 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_rs3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn3 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn5 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn12 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn13 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn14 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn25 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn26 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn27 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/din_insn30 \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/dout_valid \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/dout_ready \
sim:/ariane_bitmanip_tb/dut/i_ariane/ex_stage_i/bitmanip_unit_i/rvb_simple/dout_rd
