Classic Timing Analyzer report for test2
Fri Mar 13 16:34:29 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk_25mhz'
  6. tsu
  7. tco
  8. th
  9. Board Trace Model Assignments
 10. Input Transition Times
 11. Slow Corner Signal Integrity Metrics
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+-------------------+------------------------+------------+-----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From              ; To                     ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------+------------------------+------------+-----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.380 ns                         ; RAM_D[8]          ; sram:inst|CHECK        ; --         ; clk_25mhz ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.448 ns                        ; sram:inst|ADDR[3] ; RAM_A[3]               ; clk_25mhz  ; --        ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.112 ns                        ; RAM_D[2]          ; sram:inst|CHECK        ; --         ; clk_25mhz ; 0            ;
; Clock Setup: 'clk_25mhz'     ; N/A   ; None          ; 205.80 MHz ( period = 4.859 ns ) ; sram:inst|ADDR[4] ; sram:inst|cnt_cycle[5] ; clk_25mhz  ; clk_25mhz ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                   ;                        ;            ;           ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------+------------------------+------------+-----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP3C5E144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Nominal Core Supply Voltage                                         ; 1.2V               ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; On                 ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
; Enables Advanced I/O Timing                                         ; On                 ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_25mhz       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_25mhz'                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.611 ns                ;
; N/A                                     ; 206.91 MHz ( period = 4.833 ns )                    ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.585 ns                ;
; N/A                                     ; 207.34 MHz ( period = 4.823 ns )                    ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.559 ns                ;
; N/A                                     ; 208.55 MHz ( period = 4.795 ns )                    ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.547 ns                ;
; N/A                                     ; 208.94 MHz ( period = 4.786 ns )                    ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.538 ns                ;
; N/A                                     ; 210.08 MHz ( period = 4.760 ns )                    ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.512 ns                ;
; N/A                                     ; 210.53 MHz ( period = 4.750 ns )                    ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.486 ns                ;
; N/A                                     ; 211.77 MHz ( period = 4.722 ns )                    ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.474 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 212.40 MHz ( period = 4.708 ns )                    ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.444 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.436 ns                ;
; N/A                                     ; 213.36 MHz ( period = 4.687 ns )                    ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.439 ns                ;
; N/A                                     ; 213.81 MHz ( period = 4.677 ns )                    ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.413 ns                ;
; N/A                                     ; 214.09 MHz ( period = 4.671 ns )                    ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.423 ns                ;
; N/A                                     ; 214.22 MHz ( period = 4.668 ns )                    ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 214.45 MHz ( period = 4.663 ns )                    ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 215.10 MHz ( period = 4.649 ns )                    ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.385 ns                ;
; N/A                                     ; 215.10 MHz ( period = 4.649 ns )                    ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.401 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.396 ns                ;
; N/A                                     ; 215.52 MHz ( period = 4.640 ns )                    ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.392 ns                ;
; N/A                                     ; 215.75 MHz ( period = 4.635 ns )                    ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.371 ns                ;
; N/A                                     ; 215.80 MHz ( period = 4.634 ns )                    ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.386 ns                ;
; N/A                                     ; 216.12 MHz ( period = 4.627 ns )                    ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 216.73 MHz ( period = 4.614 ns )                    ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.366 ns                ;
; N/A                                     ; 217.20 MHz ( period = 4.604 ns )                    ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.340 ns                ;
; N/A                                     ; 217.49 MHz ( period = 4.598 ns )                    ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.350 ns                ;
; N/A                                     ; 217.63 MHz ( period = 4.595 ns )                    ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 217.86 MHz ( period = 4.590 ns )                    ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.326 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 218.58 MHz ( period = 4.575 ns )                    ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.311 ns                ;
; N/A                                     ; 218.77 MHz ( period = 4.571 ns )                    ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.323 ns                ;
; N/A                                     ; 218.96 MHz ( period = 4.567 ns )                    ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.319 ns                ;
; N/A                                     ; 219.20 MHz ( period = 4.562 ns )                    ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.298 ns                ;
; N/A                                     ; 219.25 MHz ( period = 4.561 ns )                    ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.313 ns                ;
; N/A                                     ; 219.59 MHz ( period = 4.554 ns )                    ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.290 ns                ;
; N/A                                     ; 220.22 MHz ( period = 4.541 ns )                    ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.293 ns                ;
; N/A                                     ; 220.70 MHz ( period = 4.531 ns )                    ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.267 ns                ;
; N/A                                     ; 220.99 MHz ( period = 4.525 ns )                    ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.277 ns                ;
; N/A                                     ; 221.14 MHz ( period = 4.522 ns )                    ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.258 ns                ;
; N/A                                     ; 221.39 MHz ( period = 4.517 ns )                    ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 221.48 MHz ( period = 4.515 ns )                    ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.267 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.255 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.239 ns                ;
; N/A                                     ; 222.12 MHz ( period = 4.502 ns )                    ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.238 ns                ;
; N/A                                     ; 222.32 MHz ( period = 4.498 ns )                    ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.250 ns                ;
; N/A                                     ; 222.77 MHz ( period = 4.489 ns )                    ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.240 ns                ;
; N/A                                     ; 223.16 MHz ( period = 4.481 ns )                    ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.217 ns                ;
; N/A                                     ; 223.36 MHz ( period = 4.477 ns )                    ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.213 ns                ;
; N/A                                     ; 223.71 MHz ( period = 4.470 ns )                    ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.206 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 224.77 MHz ( period = 4.449 ns )                    ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.185 ns                ;
; N/A                                     ; 225.02 MHz ( period = 4.444 ns )                    ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.194 ns                ;
; N/A                                     ; 225.73 MHz ( period = 4.430 ns )                    ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 225.78 MHz ( period = 4.429 ns )                    ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.165 ns                ;
; N/A                                     ; 225.99 MHz ( period = 4.425 ns )                    ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.177 ns                ;
; N/A                                     ; 226.45 MHz ( period = 4.416 ns )                    ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.152 ns                ;
; N/A                                     ; 226.50 MHz ( period = 4.415 ns )                    ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 226.86 MHz ( period = 4.408 ns )                    ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.140 ns                ;
; N/A                                     ; 227.43 MHz ( period = 4.397 ns )                    ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.133 ns                ;
; N/A                                     ; 228.36 MHz ( period = 4.379 ns )                    ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.131 ns                ;
; N/A                                     ; 228.52 MHz ( period = 4.376 ns )                    ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.112 ns                ;
; N/A                                     ; 228.78 MHz ( period = 4.371 ns )                    ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 228.89 MHz ( period = 4.369 ns )                    ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.121 ns                ;
; N/A                                     ; 229.52 MHz ( period = 4.357 ns )                    ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 229.57 MHz ( period = 4.356 ns )                    ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.092 ns                ;
; N/A                                     ; 229.78 MHz ( period = 4.352 ns )                    ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.104 ns                ;
; N/A                                     ; 230.31 MHz ( period = 4.342 ns )                    ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.094 ns                ;
; N/A                                     ; 230.89 MHz ( period = 4.331 ns )                    ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 231.27 MHz ( period = 4.324 ns )                    ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 232.77 MHz ( period = 4.296 ns )                    ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 234.85 MHz ( period = 4.258 ns )                    ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 235.24 MHz ( period = 4.251 ns )                    ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 236.07 MHz ( period = 4.236 ns )                    ; sram:inst|cnt_cycle[3]  ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.996 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.975 ns                ;
; N/A                                     ; 238.95 MHz ( period = 4.185 ns )                    ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 239.35 MHz ( period = 4.178 ns )                    ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.914 ns                ;
; N/A                                     ; 245.58 MHz ( period = 4.072 ns )                    ; sram:inst|ADDR[1]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.824 ns                ;
; N/A                                     ; 247.52 MHz ( period = 4.040 ns )                    ; sram:inst|cnt_cycle[3]  ; sram:inst|end_test      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[1]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.751 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[1]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|cnt_cycle[5]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[4]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[7]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.606 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[1]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.605 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[10]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[5]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[1]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|WE            ; sram:inst|WE            ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|cnt_cycle[3]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.506 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[16]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[12]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[12]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[10]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[11]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[13]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[17]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[16]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[15]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[14]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.working ; sram:inst|ADDR[9]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[2]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[4]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.442 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[17]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[4]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[9]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.420 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|cnt_cycle[2]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[3]  ; sram:inst|OK            ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.440 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[11]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[8]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.417 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[7]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[7]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.412 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[6]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.407 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[10]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.390 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[10]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.386 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[12]      ; sram:inst|CHECK         ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.388 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[5]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.378 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[5]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.374 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[12]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[10]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[11]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[13]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[17]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[16]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[15]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[14]      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|ADDR[9]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|cnt_cycle[1]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.360 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[0]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[1]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[8]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[7]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[6]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[5]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[4]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[2]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.RD      ; sram:inst|ADDR[3]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[15]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.332 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[16]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.275 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[3]       ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.288 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[16]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.271 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[12]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.267 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[12]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[2]  ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[1]  ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[2]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[17]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.235 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[2]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.250 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[14]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[17]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[9]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[13]      ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[9]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.226 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[11]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[11]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.212 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[8]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[8]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.223 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[6]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.217 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.225 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[6]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.213 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[3]       ; sram:inst|CHECK         ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.226 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[15]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.142 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[15]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[4]       ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[3]       ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[3]       ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[0]       ; sram:inst|CHECK         ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[7]       ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[10]      ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.046 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[14]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.044 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[2]  ; sram:inst|end_test      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[1]  ; sram:inst|end_test      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[14]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.040 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[13]      ; sram:inst|STATE.RD      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.037 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[13]      ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.033 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[5]       ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.034 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[2]       ; sram:inst|CHECK         ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.044 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[5]       ; sram:inst|CHECK         ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[4]  ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.START   ; sram:inst|cnt_cycle[4]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 3.009 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[3]  ; sram:inst|STATE.START   ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.991 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[0]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[1]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[8]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[7]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[6]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[5]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[4]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[2]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|STATE.WR      ; sram:inst|ADDR[3]       ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[0]  ; sram:inst|STATE.WR      ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.986 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[16]      ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|ADDR[12]      ; sram:inst|STATE.working ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.923 ns                ;
; N/A                                     ; Restricted to 250.00 MHz ( period = 4.000 ns )      ; sram:inst|cnt_cycle[0]  ; sram:inst|cnt_cycle[0]  ; clk_25mhz  ; clk_25mhz ; None                        ; None                      ; 2.927 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;           ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; tsu                                                                         ;
+-------+--------------+------------+-----------+-----------------+-----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To              ; To Clock  ;
+-------+--------------+------------+-----------+-----------------+-----------+
; N/A   ; None         ; 5.380 ns   ; RAM_D[8]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 5.242 ns   ; RAM_D[10] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.955 ns   ; RAM_D[13] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.876 ns   ; RAM_D[15] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.633 ns   ; RAM_D[11] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.516 ns   ; RAM_D[3]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.494 ns   ; RAM_D[7]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.432 ns   ; RAM_D[14] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 4.384 ns   ; RAM_D[9]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.996 ns   ; RAM_D[0]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.704 ns   ; RAM_D[4]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.680 ns   ; RAM_D[6]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.654 ns   ; RAM_D[12] ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.421 ns   ; RAM_D[5]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.371 ns   ; RAM_D[1]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A   ; None         ; 3.303 ns   ; RAM_D[2]  ; sram:inst|CHECK ; clk_25mhz ;
+-------+--------------+------------+-----------+-----------------+-----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+--------------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To        ; From Clock ;
+-------+--------------+------------+--------------------+-----------+------------+
; N/A   ; None         ; 10.448 ns  ; sram:inst|ADDR[3]  ; RAM_A[3]  ; clk_25mhz  ;
; N/A   ; None         ; 9.991 ns   ; sram:inst|ADDR[13] ; RAM_A[13] ; clk_25mhz  ;
; N/A   ; None         ; 9.769 ns   ; sram:inst|ADDR[1]  ; RAM_D[14] ; clk_25mhz  ;
; N/A   ; None         ; 9.224 ns   ; sram:inst|ADDR[5]  ; RAM_A[5]  ; clk_25mhz  ;
; N/A   ; None         ; 8.630 ns   ; sram:inst|ADDR[3]  ; RAM_D[12] ; clk_25mhz  ;
; N/A   ; None         ; 8.463 ns   ; sram:inst|ADDR[6]  ; RAM_D[9]  ; clk_25mhz  ;
; N/A   ; None         ; 8.294 ns   ; sram:inst|ADDR[6]  ; RAM_A[6]  ; clk_25mhz  ;
; N/A   ; None         ; 8.212 ns   ; sram:inst|ADDR[7]  ; RAM_D[8]  ; clk_25mhz  ;
; N/A   ; None         ; 8.159 ns   ; sram:inst|OEN      ; RAM_D[12] ; clk_25mhz  ;
; N/A   ; None         ; 8.159 ns   ; sram:inst|OEN      ; RAM_D[13] ; clk_25mhz  ;
; N/A   ; None         ; 8.146 ns   ; sram:inst|OEN      ; RAM_D[15] ; clk_25mhz  ;
; N/A   ; None         ; 7.891 ns   ; sram:inst|OEN      ; RAM_oe_n  ; clk_25mhz  ;
; N/A   ; None         ; 7.876 ns   ; sram:inst|ADDR[4]  ; RAM_D[11] ; clk_25mhz  ;
; N/A   ; None         ; 7.790 ns   ; sram:inst|OEN      ; RAM_D[14] ; clk_25mhz  ;
; N/A   ; None         ; 7.786 ns   ; sram:inst|ADDR[12] ; RAM_A[12] ; clk_25mhz  ;
; N/A   ; None         ; 7.759 ns   ; sram:inst|ADDR[14] ; RAM_A[14] ; clk_25mhz  ;
; N/A   ; None         ; 7.701 ns   ; sram:inst|OEN      ; RAM_D[11] ; clk_25mhz  ;
; N/A   ; None         ; 7.701 ns   ; sram:inst|OEN      ; RAM_D[10] ; clk_25mhz  ;
; N/A   ; None         ; 7.665 ns   ; sram:inst|OEN      ; RAM_D[9]  ; clk_25mhz  ;
; N/A   ; None         ; 7.665 ns   ; sram:inst|OEN      ; RAM_D[8]  ; clk_25mhz  ;
; N/A   ; None         ; 7.651 ns   ; sram:inst|ADDR[15] ; RAM_A[15] ; clk_25mhz  ;
; N/A   ; None         ; 7.633 ns   ; sram:inst|end_test ; led0      ; clk_25mhz  ;
; N/A   ; None         ; 7.623 ns   ; sram:inst|ADDR[10] ; RAM_A[10] ; clk_25mhz  ;
; N/A   ; None         ; 7.598 ns   ; sram:inst|OK       ; led2      ; clk_25mhz  ;
; N/A   ; None         ; 7.598 ns   ; sram:inst|OK       ; led1      ; clk_25mhz  ;
; N/A   ; None         ; 7.566 ns   ; sram:inst|ADDR[16] ; RAM_A[16] ; clk_25mhz  ;
; N/A   ; None         ; 7.557 ns   ; sram:inst|ADDR[0]  ; RAM_D[15] ; clk_25mhz  ;
; N/A   ; None         ; 7.518 ns   ; sram:inst|ADDR[2]  ; RAM_D[13] ; clk_25mhz  ;
; N/A   ; None         ; 7.482 ns   ; sram:inst|ADDR[0]  ; RAM_A[0]  ; clk_25mhz  ;
; N/A   ; None         ; 7.472 ns   ; sram:inst|OK       ; led7      ; clk_25mhz  ;
; N/A   ; None         ; 7.472 ns   ; sram:inst|OK       ; led6      ; clk_25mhz  ;
; N/A   ; None         ; 7.344 ns   ; sram:inst|ADDR[9]  ; RAM_A[9]  ; clk_25mhz  ;
; N/A   ; None         ; 7.327 ns   ; sram:inst|ADDR[8]  ; RAM_A[8]  ; clk_25mhz  ;
; N/A   ; None         ; 7.326 ns   ; sram:inst|ADDR[7]  ; RAM_A[7]  ; clk_25mhz  ;
; N/A   ; None         ; 7.317 ns   ; sram:inst|OK       ; led3      ; clk_25mhz  ;
; N/A   ; None         ; 7.315 ns   ; sram:inst|ADDR[11] ; RAM_A[11] ; clk_25mhz  ;
; N/A   ; None         ; 7.304 ns   ; sram:inst|ADDR[1]  ; RAM_A[1]  ; clk_25mhz  ;
; N/A   ; None         ; 7.214 ns   ; sram:inst|ADDR[2]  ; RAM_A[2]  ; clk_25mhz  ;
; N/A   ; None         ; 7.176 ns   ; sram:inst|ADDR[5]  ; RAM_D[10] ; clk_25mhz  ;
; N/A   ; None         ; 7.093 ns   ; sram:inst|ADDR[10] ; RAM_D[5]  ; clk_25mhz  ;
; N/A   ; None         ; 7.048 ns   ; sram:inst|OEN      ; RAM_D[7]  ; clk_25mhz  ;
; N/A   ; None         ; 7.044 ns   ; sram:inst|ADDR[4]  ; RAM_A[4]  ; clk_25mhz  ;
; N/A   ; None         ; 7.014 ns   ; sram:inst|OK       ; led5      ; clk_25mhz  ;
; N/A   ; None         ; 7.014 ns   ; sram:inst|OK       ; led4      ; clk_25mhz  ;
; N/A   ; None         ; 6.924 ns   ; sram:inst|ADDR[17] ; RAM_A[17] ; clk_25mhz  ;
; N/A   ; None         ; 6.899 ns   ; sram:inst|ADDR[11] ; RAM_D[4]  ; clk_25mhz  ;
; N/A   ; None         ; 6.883 ns   ; sram:inst|ADDR[8]  ; RAM_D[7]  ; clk_25mhz  ;
; N/A   ; None         ; 6.845 ns   ; sram:inst|WE       ; RAM_we_n  ; clk_25mhz  ;
; N/A   ; None         ; 6.776 ns   ; sram:inst|ADDR[15] ; RAM_D[0]  ; clk_25mhz  ;
; N/A   ; None         ; 6.753 ns   ; sram:inst|OEN      ; RAM_D[5]  ; clk_25mhz  ;
; N/A   ; None         ; 6.753 ns   ; sram:inst|OEN      ; RAM_D[6]  ; clk_25mhz  ;
; N/A   ; None         ; 6.732 ns   ; sram:inst|OEN      ; RAM_D[0]  ; clk_25mhz  ;
; N/A   ; None         ; 6.712 ns   ; sram:inst|ADDR[13] ; RAM_D[2]  ; clk_25mhz  ;
; N/A   ; None         ; 6.709 ns   ; sram:inst|ADDR[14] ; RAM_D[1]  ; clk_25mhz  ;
; N/A   ; None         ; 6.582 ns   ; sram:inst|ADDR[9]  ; RAM_D[6]  ; clk_25mhz  ;
; N/A   ; None         ; 6.362 ns   ; sram:inst|OEN      ; RAM_D[1]  ; clk_25mhz  ;
; N/A   ; None         ; 6.362 ns   ; sram:inst|OEN      ; RAM_D[4]  ; clk_25mhz  ;
; N/A   ; None         ; 6.362 ns   ; sram:inst|OEN      ; RAM_D[2]  ; clk_25mhz  ;
; N/A   ; None         ; 6.362 ns   ; sram:inst|OEN      ; RAM_D[3]  ; clk_25mhz  ;
; N/A   ; None         ; 6.225 ns   ; sram:inst|ADDR[12] ; RAM_D[3]  ; clk_25mhz  ;
+-------+--------------+------------+--------------------+-----------+------------+


+-----------------------------------------------------------------------------------+
; th                                                                                ;
+---------------+-------------+-----------+-----------+-----------------+-----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To              ; To Clock  ;
+---------------+-------------+-----------+-----------+-----------------+-----------+
; N/A           ; None        ; -3.112 ns ; RAM_D[2]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.180 ns ; RAM_D[1]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.230 ns ; RAM_D[5]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.463 ns ; RAM_D[12] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.489 ns ; RAM_D[6]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.513 ns ; RAM_D[4]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -3.805 ns ; RAM_D[0]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.193 ns ; RAM_D[9]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.241 ns ; RAM_D[14] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.303 ns ; RAM_D[7]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.325 ns ; RAM_D[3]  ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.442 ns ; RAM_D[11] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.685 ns ; RAM_D[15] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -4.764 ns ; RAM_D[13] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -5.051 ns ; RAM_D[10] ; sram:inst|CHECK ; clk_25mhz ;
; N/A           ; None        ; -5.189 ns ; RAM_D[8]  ; sram:inst|CHECK ; clk_25mhz ;
+---------------+-------------+-----------+-----------+-----------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; RAM_ce_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_we_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_oe_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_ble_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_bhe_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led0          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led4          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led5          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led6          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[17]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[16]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_A[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RAM_D[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_25mhz               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; pba                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; pbb                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RAM_D[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAM_ce_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_we_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_oe_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; RAM_ble_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; RAM_bhe_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; led0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led5          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led6          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; led7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; RAM_A[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.08 V              ; -0.00512 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-009 s                 ; 4.44e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 5.02e-007 V                 ; 3.08 V             ; -0.00512 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-009 s                ; 4.44e-009 s                ; Yes                       ; Yes                       ;
; RAM_A[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_A[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.08 V              ; -0.00478 V          ; 0.185 V                              ; 0.248 V                              ; 5.8e-009 s                  ; 4.45e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-007 V                 ; 3.08 V             ; -0.00478 V         ; 0.185 V                             ; 0.248 V                             ; 5.8e-009 s                 ; 4.45e-009 s                ; Yes                       ; Yes                       ;
; RAM_A[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.08 V              ; -0.00478 V          ; 0.185 V                              ; 0.248 V                              ; 5.8e-009 s                  ; 4.45e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-007 V                 ; 3.08 V             ; -0.00478 V         ; 0.185 V                             ; 0.248 V                             ; 5.8e-009 s                 ; 4.45e-009 s                ; Yes                       ; Yes                       ;
; RAM_A[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_A[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; RAM_D[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.08 V              ; -0.00512 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-009 s                 ; 4.44e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 5.02e-007 V                 ; 3.08 V             ; -0.00512 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-009 s                ; 4.44e-009 s                ; Yes                       ; Yes                       ;
; RAM_D[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_D[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_D[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_D[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-010 s                 ; 6.31e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-010 s                ; 6.31e-010 s                ; Yes                       ; No                        ;
; RAM_D[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_D[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.02e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; No                         ; No                         ; 3.08 V                      ; 5.02e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; No                        ; No                        ;
; RAM_D[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; RAM_D[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-007 V                  ; 3.11 V              ; -0.0545 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-010 s                 ; 6.42e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-007 V                 ; 3.11 V             ; -0.0545 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-010 s                ; 6.42e-010 s                ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-007 V                  ; 3.13 V              ; -0.0981 V           ; 0.164 V                              ; 0.131 V                              ; 3.14e-010 s                 ; 3.99e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-007 V                 ; 3.13 V             ; -0.0981 V          ; 0.164 V                             ; 0.131 V                             ; 3.14e-010 s                ; 3.99e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Fri Mar 13 16:34:28 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off test2 -c test2 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_25mhz" is an undefined clock
Info: Clock "clk_25mhz" has Internal fmax of 205.8 MHz between source register "sram:inst|ADDR[4]" and destination register "sram:inst|cnt_cycle[5]" (period= 4.859 ns)
    Info: + Longest register to register delay is 4.611 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = FF_X17_Y23_N23; Fanout = 6; REG Node = 'sram:inst|ADDR[4]'
        Info: 2: + IC(1.418 ns) + CELL(0.408 ns) = 1.826 ns; Loc. = LCCOMB_X19_Y22_N6; Fanout = 1; COMB Node = 'sram:inst|Equal2~173'
        Info: 3: + IC(0.256 ns) + CELL(0.177 ns) = 2.259 ns; Loc. = LCCOMB_X19_Y22_N16; Fanout = 2; COMB Node = 'sram:inst|Equal2~174'
        Info: 4: + IC(0.271 ns) + CELL(0.177 ns) = 2.707 ns; Loc. = LCCOMB_X19_Y22_N30; Fanout = 4; COMB Node = 'sram:inst|Equal2~175'
        Info: 5: + IC(0.338 ns) + CELL(0.552 ns) = 3.597 ns; Loc. = LCCOMB_X19_Y22_N18; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[0]~43'
        Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 3.670 ns; Loc. = LCCOMB_X19_Y22_N20; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[1]~45'
        Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 3.743 ns; Loc. = LCCOMB_X19_Y22_N22; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[2]~47'
        Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 3.816 ns; Loc. = LCCOMB_X19_Y22_N24; Fanout = 2; COMB Node = 'sram:inst|cnt_cycle[3]~49'
        Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 3.889 ns; Loc. = LCCOMB_X19_Y22_N26; Fanout = 1; COMB Node = 'sram:inst|cnt_cycle[4]~51'
        Info: 10: + IC(0.000 ns) + CELL(0.607 ns) = 4.496 ns; Loc. = LCCOMB_X19_Y22_N28; Fanout = 1; COMB Node = 'sram:inst|cnt_cycle[5]~52'
        Info: 11: + IC(0.000 ns) + CELL(0.115 ns) = 4.611 ns; Loc. = FF_X19_Y22_N29; Fanout = 4; REG Node = 'sram:inst|cnt_cycle[5]'
        Info: Total cell delay = 2.328 ns ( 50.49 % )
        Info: Total interconnect delay = 2.283 ns ( 49.51 % )
    Info: - Smallest clock skew is -0.008 ns
        Info: + Shortest clock path from clock "clk_25mhz" to destination register is 2.856 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'clk_25mhz'
            Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'clk_25mhz~input'
            Info: 3: + IC(0.222 ns) + CELL(0.000 ns) = 1.196 ns; Loc. = CLKCTRL_G4; Fanout = 36; COMB Node = 'clk_25mhz~inputclkctrl'
            Info: 4: + IC(0.980 ns) + CELL(0.680 ns) = 2.856 ns; Loc. = FF_X19_Y22_N29; Fanout = 4; REG Node = 'sram:inst|cnt_cycle[5]'
            Info: Total cell delay = 1.654 ns ( 57.91 % )
            Info: Total interconnect delay = 1.202 ns ( 42.09 % )
        Info: - Longest clock path from clock "clk_25mhz" to source register is 2.864 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'clk_25mhz'
            Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'clk_25mhz~input'
            Info: 3: + IC(0.222 ns) + CELL(0.000 ns) = 1.196 ns; Loc. = CLKCTRL_G4; Fanout = 36; COMB Node = 'clk_25mhz~inputclkctrl'
            Info: 4: + IC(0.988 ns) + CELL(0.680 ns) = 2.864 ns; Loc. = FF_X17_Y23_N23; Fanout = 6; REG Node = 'sram:inst|ADDR[4]'
            Info: Total cell delay = 1.654 ns ( 57.75 % )
            Info: Total interconnect delay = 1.210 ns ( 42.25 % )
    Info: + Micro clock to output delay of source is 0.261 ns
    Info: + Micro setup delay of destination is -0.021 ns
Info: tsu for register "sram:inst|CHECK" (data pin = "RAM_D[8]", clock pin = "clk_25mhz") is 5.380 ns
    Info: + Longest pin to register delay is 8.281 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_103; Fanout = 1; PIN Node = 'RAM_D[8]'
        Info: 2: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = IOIBUF_X34_Y18_N15; Fanout = 1; COMB Node = 'RAM_D[8]~input'
        Info: 3: + IC(4.966 ns) + CELL(0.491 ns) = 6.451 ns; Loc. = LCCOMB_X17_Y23_N6; Fanout = 1; COMB Node = 'sram:inst|CHECK~141'
        Info: 4: + IC(0.801 ns) + CELL(0.177 ns) = 7.429 ns; Loc. = LCCOMB_X17_Y22_N24; Fanout = 1; COMB Node = 'sram:inst|CHECK~144'
        Info: 5: + IC(0.302 ns) + CELL(0.435 ns) = 8.166 ns; Loc. = LCCOMB_X17_Y22_N26; Fanout = 1; COMB Node = 'sram:inst|CHECK~150'
        Info: 6: + IC(0.000 ns) + CELL(0.115 ns) = 8.281 ns; Loc. = FF_X17_Y22_N27; Fanout = 2; REG Node = 'sram:inst|CHECK'
        Info: Total cell delay = 2.212 ns ( 26.71 % )
        Info: Total interconnect delay = 6.069 ns ( 73.29 % )
    Info: + Micro setup delay of destination is -0.021 ns
    Info: - Shortest clock path from clock "clk_25mhz" to destination register is 2.880 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'clk_25mhz'
        Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'clk_25mhz~input'
        Info: 3: + IC(0.222 ns) + CELL(0.000 ns) = 1.196 ns; Loc. = CLKCTRL_G4; Fanout = 36; COMB Node = 'clk_25mhz~inputclkctrl'
        Info: 4: + IC(1.004 ns) + CELL(0.680 ns) = 2.880 ns; Loc. = FF_X17_Y22_N27; Fanout = 2; REG Node = 'sram:inst|CHECK'
        Info: Total cell delay = 1.654 ns ( 57.43 % )
        Info: Total interconnect delay = 1.226 ns ( 42.57 % )
Info: tco from clock "clk_25mhz" to destination pin "RAM_A[3]" through register "sram:inst|ADDR[3]" is 10.448 ns
    Info: + Longest clock path from clock "clk_25mhz" to source register is 2.864 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'clk_25mhz'
        Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'clk_25mhz~input'
        Info: 3: + IC(0.222 ns) + CELL(0.000 ns) = 1.196 ns; Loc. = CLKCTRL_G4; Fanout = 36; COMB Node = 'clk_25mhz~inputclkctrl'
        Info: 4: + IC(0.988 ns) + CELL(0.680 ns) = 2.864 ns; Loc. = FF_X17_Y23_N21; Fanout = 6; REG Node = 'sram:inst|ADDR[3]'
        Info: Total cell delay = 1.654 ns ( 57.75 % )
        Info: Total interconnect delay = 1.210 ns ( 42.25 % )
    Info: + Micro clock to output delay of source is 0.261 ns
    Info: + Longest register to pin delay is 7.323 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = FF_X17_Y23_N21; Fanout = 6; REG Node = 'sram:inst|ADDR[3]'
        Info: 2: + IC(2.801 ns) + CELL(4.522 ns) = 7.323 ns; Loc. = IOOBUF_X9_Y24_N9; Fanout = 1; COMB Node = 'RAM_A[3]~output'
        Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 7.323 ns; Loc. = PIN_136; Fanout = 0; PIN Node = 'RAM_A[3]'
        Info: Total cell delay = 4.522 ns ( 61.75 % )
        Info: Total interconnect delay = 2.801 ns ( 38.25 % )
Info: th for register "sram:inst|CHECK" (data pin = "RAM_D[2]", clock pin = "clk_25mhz") is -3.112 ns
    Info: + Longest clock path from clock "clk_25mhz" to destination register is 2.880 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_22; Fanout = 1; CLK Node = 'clk_25mhz'
        Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X0_Y11_N1; Fanout = 1; COMB Node = 'clk_25mhz~input'
        Info: 3: + IC(0.222 ns) + CELL(0.000 ns) = 1.196 ns; Loc. = CLKCTRL_G4; Fanout = 36; COMB Node = 'clk_25mhz~inputclkctrl'
        Info: 4: + IC(1.004 ns) + CELL(0.680 ns) = 2.880 ns; Loc. = FF_X17_Y22_N27; Fanout = 2; REG Node = 'sram:inst|CHECK'
        Info: Total cell delay = 1.654 ns ( 57.43 % )
        Info: Total interconnect delay = 1.226 ns ( 42.57 % )
    Info: + Micro hold delay of destination is 0.212 ns
    Info: - Shortest pin to register delay is 6.204 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_128; Fanout = 1; PIN Node = 'RAM_D[2]'
        Info: 2: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = IOIBUF_X16_Y24_N15; Fanout = 1; COMB Node = 'RAM_D[2]~input'
        Info: 3: + IC(3.490 ns) + CELL(0.177 ns) = 4.641 ns; Loc. = LCCOMB_X17_Y22_N22; Fanout = 1; COMB Node = 'sram:inst|CHECK~142'
        Info: 4: + IC(0.313 ns) + CELL(0.398 ns) = 5.352 ns; Loc. = LCCOMB_X17_Y22_N24; Fanout = 1; COMB Node = 'sram:inst|CHECK~144'
        Info: 5: + IC(0.302 ns) + CELL(0.435 ns) = 6.089 ns; Loc. = LCCOMB_X17_Y22_N26; Fanout = 1; COMB Node = 'sram:inst|CHECK~150'
        Info: 6: + IC(0.000 ns) + CELL(0.115 ns) = 6.204 ns; Loc. = FF_X17_Y22_N27; Fanout = 2; REG Node = 'sram:inst|CHECK'
        Info: Total cell delay = 2.099 ns ( 33.83 % )
        Info: Total interconnect delay = 4.105 ns ( 66.17 % )
Info: Parallel compilation was enabled but no parallel operations were performed
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Fri Mar 13 16:34:29 2009
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


