# 0.13μm CMOS Logic Process Overview  
（0.13μm CMOSロジックプロセスの全体概要）

## 🔸 Process Generation / 世代区分

This process represents a mainstream 0.13μm CMOS logic technology widely used around 2002–2004.  
本プロセスは、2002〜2004年頃に広く採用された130nm世代のCMOSロジックプロセスです。

| Technology | Evolution from 0.18μm |  
|------------|------------------------|  
| Interconnect | Al → **Cu (full integration)**  
| Interlayer Dielectric | SiO₂ → **Low-k (e.g., SiCOH)**  
| Gate Dielectric | SiO₂ → **SiON**  
| Isolation | LOCOS → **STI (Shallow Trench Isolation)**  
| Silicide | TiSi₂ → **CoSi₂ / NiSi**  
| Metallization | Single-layer → **Dual Damascene Cu**  
| LDD Structure | Single → **2-step LDD (LDD1 + SDE)**  
| Node Design Rule | 0.18μm → **0.13μm (min gate ~70nm)**  

---

## 🔸 Process Stack / 構造スタック概要

| Layer | Function / 機能 |
|-------|----------------|
| 1. Well Formation | P/Nウェルとチャネル形成 |
| 2. STI Isolation | 素子間絶縁構造（浅溝） |
| 3. Gate Stack | SiON + Polyゲート構造 |
| 4. Source/Drain + Salicide | 拡散層と低抵抗接触層 |
| 5. ILD & Metal Layers | 層間絶縁膜とCu多層配線 |
| 6. Passivation & Pad | チップ保護膜と接続用開口 |
| 7. Electrical Test | 製品特性の検査工程 |

---

## 🔸 Technology Highlights / 技術的な要点

| Key Feature | Description / 説明 |
|-------------|------------------|
| Isolation | STI for high-density isolation (no more LOCOS) |
| Gate Dielectric | Ultra-thin SiON (~15Å) for low leakage |
| Interconnect | Dual Damascene Cu with Low-k ILD |
| Doping | Tilted LDD, S/D, HALO implant (if included) |
| Salicide | Self-aligned CoSi₂ or NiSi for low contact resistance |
| CMP | Widely used in STI, ILD, and Cu planarization |
| Mask Count | ~24–30 (using optical lithography) |

---

## 🔸 Simplified Flow / 簡略プロセス流れ図

```
[Well Formation]
 → [STI Isolation]
 → [Gate Oxide + Poly]
 → [LDD1]
 → [Sidewall Spacer]
 → [S/D Implant (LDD2)]
 → [Salicide]
 → [ILD + VIA + Cu Metal (M1–M5)]
 → [Passivation]
 → [Pad Opening]
 → [E-Test]
```

---

## 🔸 Glossary / 用語補足

- **STI (Shallow Trench Isolation)**  
　浅い溝で素子間を電気的に絶縁する構造。LOCOSの後継技術。  

- **Dual Damascene**  
　ビアとメタルを同一プロセスで形成するCu配線技術。工程短縮とアスペクト比の改善に寄与。  

- **Salicide (Self-Aligned Silicide)**  
　ソース・ドレインやゲート上に形成される低抵抗金属シリサイド。自己整合型でマスク不要。  

- **LDD (Lightly Doped Drain)**  
　短チャネル効果やホットキャリア劣化を抑えるための軽度ドーピング構造。

---

# 🧱 Step 1–5: Well Formation / ウェル形成工程

130nm CMOSでは、P-WellとN-Wellを交互に形成し、NMOS/PMOSのチャネル特性とバルク構造を定義します。熱拡散と注入条件の精密制御が重要です。

---

## 🧩 Step 1: P-Well Photo / Pウェルフォト

| 項目 | 内容 |
|------|------|
| **Mask** | PWL（P-Well Mask） |
| **工程ステップ** | 1. レジスト塗布<br>2. P-Well領域パターン露光<br>3. 現像・レジスト焼成 |
| **目的 / 役割** | NMOS用のP型ウェル領域を定義 |
| **使用装置例** | Nikon NSR-S204B（i-line stepper） |
| **技術特徴** | レチクルレベルでウェルの深さ制御可能なレイアウトが必要 |
| **図解候補** | Active Maskと重なるウェル断面図 |

---

## 🧩 Step 2: P-Well Implant / Pウェル注入

| 項目 | 内容 |
|------|------|
| **Mask** | —（前工程PWLにより定義） |
| **工程ステップ** | 1. B-11イオン注入（70 keV, ~1e13 cm⁻²）<br>2. レジスト剥離 |
| **目的 / 役割** | P型ウェル（NMOS用）の導電率確保とデバイス分離 |
| **使用装置例** | Applied Ion Implantor VII |
| **技術特徴** | チャネル深さに応じて複数エネルギー・角度の多段注入可 |

---

## 🧩 Step 3: N-Well Photo / Nウェルフォト

| 項目 | 内容 |
|------|------|
| **Mask** | NWL（N-Well Mask） |
| **工程ステップ** | 1. レジスト塗布<br>2. N-Well領域パターン露光<br>3. 現像・レジスト焼成 |
| **目的 / 役割** | PMOS用のN型ウェル領域を定義 |
| **使用装置例** | Canon FPA-3000 series |
| **技術特徴** | N-WellとP-Wellの位置精度がデバイス特性を左右 |

---

## 🧩 Step 4: N-Well Implant / Nウェル注入

| 項目 | 内容 |
|------|------|
| **Mask** | —（前工程NWLにより定義） |
| **工程ステップ** | 1. P-31イオン注入（100 keV, ~1e13 cm⁻²）<br>2. レジスト剥離 |
| **目的 / 役割** | N型ウェル（PMOS用）の形成と寄生耐性向上 |
| **使用装置例** | Axcelis GSDシリーズ |
| **技術特徴** | 高エネルギー注入により深い拡散プロファイルを実現 |

---

## 🧩 Step 5: Well Drive-in Anneal / ウェル活性化アニール

| 項目 | 内容 |
|------|------|
| **Mask** | —（全ウェハ共通処理） |
| **工程ステップ** | 1. 高温炉またはRTP（Rapid Thermal Processing）<br>例：1000°C × 数十秒<br>2. 活性化とドーパント拡散（深さ制御） |
| **目的 / 役割** | 注入されたP/Nドーパントを活性化し、拡散プロファイルを形成 |
| **使用装置例** | TEL Alpha-8, AMAT Radiance |
| **技術特徴** | 熱バジェット最適化がSTIや後工程に影響<br>RTP化によりプロファイル制御が高精度化 |

---

## 📝 コメントまとめ

- **ウェル工程**は0.13μm世代でも**レイアウト駆動設計（layout-driven doping）**の基礎として機能。
- STIやチャネルドーピングに影響するため、プロファイル精度が重要。
- シミュレーションでは**SUPREM系**や**TCAD**ツールによるウェル拡散予測が活用される。

---
