0.6
2018.2
Jun 14 2018
20:07:38
/home/wymt/code/system2018/Arch2018/riscv/RTL/RTL.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/common/block_ram/block_ram.v,1544706816,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/core.v,,dual_port_ram_sync;single_port_ram_sync,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/core.v,1545143166,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,cpu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,1545144173,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ctrl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,1545061770,verilog,,,,,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,1545144416,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,1545142250,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,1545134059,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mcu.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,if_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mcu.v,1545140808,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mcu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,1545134191,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem_wb,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,1544516294,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/real_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,pc_reg,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/real_mem.v,1544670882,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,real_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,1543654584,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/spoc.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,regfile,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/spoc.v,1544670835,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,spoc,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_ex.v,1545124425,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_id.v,1545061983,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_if.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_if.v,1545127279,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/stage_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_if,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/stage_mem.v,1545127384,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,stage_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,1545061669,verilog,,,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,riscvtest,,,,,,,,
