---
title: "Chapter02_DigitalLogic_PLD_FPGA"
excerpt: "Chapter02. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter02_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---

# Chapter 2: Digital Logic Design 목차 정리

## 1. Combinational Logic Design
- 1-1. Digital vs. Analog
- 1-2. Combinational Digital Circuits
- 1-3. Basic Gates (NOT, AND, OR, NAND, NOR, XOR, XNOR)
- 1-4. Representations of Digital Design
  - Truth Tables
  - Boolean Algebra
  - Gates
  - Waveforms
  - Blocks
  - HDL (Verilog/VHDL)
- 1-5. Canonical Forms
  - Sum-of-Products (SOP)
  - Product-of-Sums (POS)
- 1-6. K-map and Two-level Simplification
- 1-7. Best Realization (Literal, Gate, Level Minimization)
- 1-8. Two-level vs Multi-level Design
- 1-9. Logic Optimization
- 1-10. Multiplexers (MUX) and Demultiplexers (DEMUX)
- 1-11. Tri-state Outputs
- 1-12. Twos Complement and Adder/Subtractor

## 2. Sequential Logic Design
- 2-1. Sequential Circuits Overview
- 2-2. Cross-coupled Gates (SR Latch)
- 2-3. Gated SR Latch
- 2-4. D Flip-Flop (D FF)
- 2-5. Edge-Triggered Flip-Flops
- 2-6. Timing (Setup/Hold Time, Clocking)
- 2-7. Clock Skew and Synchronization
- 2-8. Metastability
- 2-9. Shift Registers
- 2-10. FSM (Finite State Machine) Design
  - FSM Basics
  - Vending Machine Example
  - Moore vs Mealy Machine
  - FSM Optimization (State Reduction)

## 3. PLD (Programmable Logic Devices)
- 3-1. PLD/FPGA Overview
- 3-2. ROM Implementation
- 3-3. PLA, PAL Structures
- 3-4. PLD Examples

## 4. FPGA (Field Programmable Gate Array)
- 4-1. FPGA Architecture (Xilinx, Altera)
- 4-2. FPGA Design Flow
- 4-3. FPGA Configuration Techniques (SRAM, Anti-fuse, EEPROM)

## 5. Standard Cell
- 5-1. Standard Cell Based Design

## 6. Implementation
- 6-1. System Implementation Technologies
- 6-2. Technology Comparison (PLA/PAL vs FPGA vs Gate Array vs Standard Cell)
- 6-3. Implementation Trade-offs

## 7. Summary

---

# 1. Combinational Logic Design

## 1-1. Digital vs. Analog

**디지털 vs 아날로그**

- 디지털 시스템: **이산적(discrete) 입력/출력 값**만을 사용한다고 가정
- 실제 전자 부품은 아날로그(continuous) 특성 가짐
- **디지털 추상화를 사용하는 이유**:
  - 스위치는 본질적으로 디지털 동작 (0 또는 1)
  - 이산 값만 생각하면 설계가 간단해짐
- **왜 디지털이 동작 가능한가?**
  - 작은 에러는 시스템 전체에 전파되지 않음
  - 항상 0 또는 1로 강제 리셋

---

## 1-2. Combinational Digital Circuits

**조합 논리 회로 (Combinational Circuits)**

- 출력은 **현재 입력 값**에만 의존
- 메모리 요소 없음 → "Memory-less" 특성
- 기본 구조:

  ```
  Inputs → System → Outputs
  ```

---

## 1-3. Basic Gates

**기본 논리 게이트**

- **NOT (Inverter)**:
  $$
  Z = X'
  $$

- **AND**:
  $$
  Z = X \cdot Y
  $$

- **OR**:
  $$
  Z = X + Y
  $$

- **NAND**:
  $$
  Z = (X \cdot Y)'
  $$

- **NOR**:
  $$
  Z = (X + Y)'
  $$

- **XOR** (Exclusive OR):
  $$
  Z = X \oplus Y = X'Y + XY'
  $$

- **XNOR** (Exclusive NOR):
  $$
  Z = (X \oplus Y)' = XY + X'Y'
  $$

---

## 1-4. Representations of Digital Design

디지털 논리 표현 방법 6가지:

1. **Truth Tables** (진리표)
2. **Boolean Algebra** (불 대수)
3. **Gates** (게이트 회로)
4. **Waveforms** (타이밍 다이어그램)
5. **Blocks** (블록 다이어그램)
6. **HDL** (Verilog/VHDL 코드)

---

### Truth Tables
- 가능한 모든 입력 조합에 대한 출력을 표로 나열

### Boolean Algebra
- 논리 연산 (NOT, AND, OR)을 수식으로 표현
- 예: 
  $$
  \text{Sum} = A'B + AB'
  $$

### Gates
- 논리 게이트 조합으로 회로 설계
- Fan-in: 게이트 입력 수
- Fan-out: 게이트 출력이 연결된 입력 수

### Waveforms
- 입력 변화에 따른 출력의 시간 지연과 글리치(glitch) 표현

### Blocks
- 복잡한 회로를 블랙박스처럼 추상화하여 연결

### HDL (Hardware Description Language)
- Verilog/VHDL 같은 언어로 회로를 기술

---

## 1-5. Canonical Forms

디지털 회로의 **표준 표현 방법(Canonical Forms)**

---

### Sum-of-Products (SOP) 형태

- **정의**:  
  각 **입력 조합에 대해 출력이 1**인 경우의  
  AND 연산 결과를 OR 연산으로 결합한 것

- **수식 표현**:
  $$
  F = \sum m(\text{minterm\_indices})
  $$

- **예시**:  
  Truth Table 상에서 F=1인 경우들을 AND로 묶고, 모두 OR로 결합

- **특징**:
  - 모든 입력 변수가 **한 번씩** 등장 (보수형/비보수형)
  - **Disjunctive Normal Form (DNF)** 라고도 부름

- **예제**:
  - Truth Table:
    | A | B | F |
    |:-:|:-:|:-:|
    | 0 | 0 | 0 |
    | 0 | 1 | 1 |
    | 1 | 0 | 1 |
    | 1 | 1 | 0 |
  - **SOP 표현**:
    $$
    F = A'B + AB'
    $$

---

### Product-of-Sums (POS) 형태

- **정의**:  
  각 **입력 조합에 대해 출력이 0**인 경우의  
  OR 연산 결과를 AND 연산으로 결합한 것

- **수식 표현**:
  $$
  F = \prod M(\text{maxterm\_indices})
  $$

- **특징**:
  - 모든 입력 변수가 **한 번씩** 등장 (보수형/비보수형)
  - **Conjunctive Normal Form (CNF)** 라고도 부름

- **예제**:
  - Truth Table:
    | A | B | F |
    |:-:|:-:|:-:|
    | 0 | 0 | 0 |
    | 0 | 1 | 1 |
    | 1 | 0 | 1 |
    | 1 | 1 | 0 |
  - **POS 표현**:
    $$
    F = (A + B)(A' + B')
    $$

---

**정리**

| 구분 | SOP (Sum of Products) | POS (Product of Sums) |
|:---|:---|:---|
| 기준 | F = 1 인 입력 조합 | F = 0 인 입력 조합 |
| 기본 연산 | AND → OR | OR → AND |
| 다른 이름 | Disjunctive Normal Form (DNF) | Conjunctive Normal Form (CNF) |

---

## 1-6. K-map and Two-level Simplification

**Karnaugh Map (K-map)**

- **정의**:  
  논리함수를 시각적으로 단순화하기 위한 도구  
  (진리표를 2차원 형태로 배치)

- **목적**:  
  - 논리 함수의 **최소화(Minimization)**  
  - 게이트 수, 입력 수를 줄여 회로를 최적화

---

### K-map 작성 방법

1. **모든 입력 조합**을 2차원 표에 배치 (Gray Code 순서 사용)
2. **출력이 1인 칸**(또는 0인 칸)을 찾는다
3. 인접한 1들을 그룹핑(묶음)한다
   - 1, 2, 4, 8, ... (2의 거듭제곱) 개수로 묶기
   - 수평/수직/대각선/모서리 wrap-around도 허용
4. 그룹마다 간단한 논리식 도출
5. 도출된 논리식들을 OR로 결합

---

### K-map 예시 (2-input)

| A | B | F |
|:-:|:-:|:-:|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

K-map 형태:

|   | B=0 | B=1 |
|:-:|:--:|:--:|
| A=0 | 0 | 1 |
| A=1 | 1 | 0 |

- 묶음: (A'B) + (AB')

- **최소화된 식**:
  $$
  F = A'B + AB'
  $$

(이것은 XOR 연산과 동일하다)

---

### 두 단계 최소화 (Two-level Simplification)

**1단계**: **Prime Implicant** 찾기
- 가능한 가장 큰 크기의 1 묶음을 만든다
- 각 묶음은 가능한 많은 1을 포함해야 함

**2단계**: **Essential Prime Implicant** 선택
- 반드시 포함해야 하는 묶음(단독으로 1을 커버하는 경우)부터 선택

**최종 목표**:  
- 논리 연산의 개수와 깊이를 최소화
- 빠르고 작은 회로 구성

---

### K-map에서 사용되는 기본 규칙

- "X" (Don't Care) → 필요에 따라 1처럼 묶을 수 있음
- 가능한 한 적은 수의 그룹으로 커버
- 각 그룹은 가능한 한 크게 만든다 (2, 4, 8, 16 크기)

---

**K-map 요약**

| 항목 | 설명 |
|:---|:---|
| 목적 | 논리식 단순화 |
| 방법 | 인접한 1들을 묶어 간단한 식으로 변환 |
| 장점 | 눈으로 쉽게 최적화 가능, 오류 감소 |
| 한계 | 입력 수가 5개 이상이면 복잡해짐 |

---

## 1-7. Best Realization

**Best Realization** = **최적의 논리 회로 설계**

최적화 목표:  
- **회로 크기 최소화 (면적, 비용)**
- **속도 향상 (지연 시간 감소)**

---

### 1) Reduce Number of Inputs (Literals)

- **Literal**: 보수형이든 아니든 하나의 변수 (ex: A, A', B 등)
- **이유**:
  - 게이트 입력 수가 줄면 **게이트 크기 감소**
  - 전력 소비 및 지연 시간 감소
- **예시**:
  - 2입력 게이트가 3입력 게이트보다 빠르고 작음
- **비용 근사**:  
  - 논리 게이트 1개에 **입력 수 × 2개의 트랜지스터** 필요
  - 인버터는 일반적으로 무시

---

### 2) Reduce Number of Gates

- **이유**:
  - 전체 회로 면적 감소
  - 제조 비용 절감
- **전략**:
  - 중복된 논리 제거
  - 공통 항 복합화

---

### 3) Reduce Number of Levels

- **Gate Level**: 입력 → 출력까지 거치는 논리 단계 수
- **이유**:
  - 레벨 수가 줄어들면 **전체 신호 전파 지연(Propagation Delay)** 감소
- **트레이드오프**:
  - 레벨 수를 줄이면 필요한 게이트 수는 증가할 수도 있음
  - (좁고 깊은 회로 vs 넓고 얕은 회로)

---

### 요약 테이블

| 최적화 항목 | 효과 |
|:---|:---|
| 입력 수 감소 | 회로 크기 및 속도 개선 |
| 게이트 수 감소 | 제조 비용 및 전력 소모 감소 |
| 레벨 수 감소 | 전체 동작 속도 개선 |

---

**정리**

- **최소 입력, 최소 게이트, 최소 레벨**을 목표로 논리 최적화 수행
- 때로는 **트레이드오프 고려** 필요:
  - "속도를 위해 약간 크기를 희생"
  - "크기를 위해 속도를 약간 포기"

---

## 1-8. Two-level vs Multi-level Design

디지털 회로 설계 방법 비교:  
**Two-Level Logic** vs **Multi-Level Logic**

---

### Two-Level Logic (이중 레벨 논리)

- **정의**:  
  - 입력 → (AND/OR) → 출력
  - 2단계로 논리 연산 완료

- **특징**:
  - 간단하고 명확한 구조
  - **최소 지연 경로** 보장 (단 2단계)
  - 최적화 및 분석 용이
  - 회로가 **넓고 큰** 경우가 많음

- **장점**:
  - 논리 최소화(Logic Minimization) 도구에 최적
  - 쉽게 최적화 가능

- **단점**:
  - 회로 면적이 커질 수 있음
  - Fan-in(게이트 입력 수)이 많은 게이트 필요

---

### Multi-Level Logic (다단계 논리)

- **정의**:  
  - 3단계 이상의 복합 논리 구조 (ex: 입력 → 중간 로직 → 출력)

- **특징**:
  - 중간 신호를 생성하여 결과를 계층적으로 만듦
  - 좁고 깊은 회로 형태

- **장점**:
  - **회로 면적 축소** 가능
  - Fan-in 작은 게이트 사용 가능 (기술적 제약에 강함)
  - 전력 소비 감소 가능

- **단점**:
  - 분석 및 최적화 복잡
  - 타이밍(지연) 분석 어려움
  - Glitch 발생 가능성 증가

---

### 비교 요약

| 구분 | Two-Level | Multi-Level |
|:---|:---|:---|
| 구조 | 간단, 2단계 | 복잡, 여러 단계 |
| 면적 | 큼 | 작음 |
| 속도 | 빠름 (단계수 적음) | 단계마다 추가 지연 발생 가능 |
| 최적화 용이성 | 매우 쉬움 | 복잡함 |
| 팬인(Fan-in) | 큼 | 작음 |

---

### 결론

- **간단한 논리** → Two-level
- **복잡하고 큰 논리** → Multi-level  
- 최적 설계는 항상 **문제 상황에 따라** 결정해야 한다!

---

## 1-9. Logic Optimization

**Logic Optimization (로직 최적화)**

복잡한 디지털 회로를  
**더 작고 빠르고 효율적으로** 만드는 기술

---

### 주요 최적화 기법

- **Decomposition (분해)**  
  - 복잡한 함수를 더 작은 서브함수로 나눈다.

- **Extraction (추출)**  
  - 여러 함수들 간의 **공통 부분(Common Subexpression)**을 찾아내어 하나로 묶는다.

- **Factoring (팩토링)**  
  - 논리식을 곱셈 또는 덧셈 항으로 묶어 식을 단순화한다.

- **Substitution (대체)**  
  - 하나의 변수를 다른 함수 표현으로 교체하여 복잡도를 낮춘다.

- **Elimination (제거)**  
  - 불필요한 변수나 항을 제거한다.

---

### 최적화 목표

- **Area (면적) 최적화**:
  - 게이트 수 감소
  - 게이트 입력 수 감소

- **Delay (지연 시간) 최적화**:
  - 논리 레벨 수 감소
  - 게이트 크기 감소

---

### 예시

**Before Optimization**:
$$
F = A'B + A'B'C + AB'C'
$$

**After Optimization (Factoring)**:
$$
F = A'B + B'C'
$$

→ A'B와 B'C' 간 중복 제거 및 단순화!

---

### 최적화 요약 테이블

| 최적화 기법 | 주요 목적 |
|:---|:---|
| Decomposition | 복잡성 감소 |
| Extraction | 중복 제거 |
| Factoring | 식 단순화 |
| Substitution | 대체 통한 최적화 |
| Elimination | 불필요 요소 제거 |

---

### 기억해야 할 점

- **회로가 작으면 빨라질 수도 있다!**  
- 그러나 **면적 최적화 vs 속도 최적화**는 트레이드오프 관계일 수 있다.
- 항상 **문제 상황에 맞는 최적화**를 선택해야 한다.

---

## 1-10. Multiplexers (MUX) and Demultiplexers (DEMUX)

---

### Multiplexers (MUX)

**정의**  
- 여러 개의 입력 중 **하나를 선택**해 출력하는 회로

**구성**  
- 2ⁿ개의 입력
- n개의 선택 입력 (Select Lines)
- 1개의 출력

**기본 2:1 MUX 동작**  
- 수식:
  $$
  Z = A' I_0 + A I_1
  $$
  (A: Select input, I₀/I₁: 데이터 입력)

**4:1 MUX 수식**:
$$
Z = A'B'I_0 + A'B I_1 + AB' I_2 + AB I_3
$$

**8:1 MUX 수식**:
$$
Z = \sum_{k=0}^{7} (m_k I_k)
$$
(여기서 $begin:math:text$ m_k $end:math:text$는 k번째 입력 선택을 의미)

---

### Multiplexer 특징

- 빠르고 효율적인 데이터 선택 및 전송
- 제어 신호에 따라 다양한 데이터 소스를 연결 가능
- 기본 회로 구성 블록으로 널리 사용됨

---

### Demultiplexers (DEMUX)

**정의**  
- 하나의 입력을 받아 **여러 출력 중 하나로 분배**하는 회로

**구성**  
- 1개의 데이터 입력
- n개의 선택 입력
- 2ⁿ개의 출력

**1:2 DEMUX 수식**:
- 출력 O₀:
  $$
  O_0 = G \cdot S'
  $$
- 출력 O₁:
  $$
  O_1 = G \cdot S
  $$
(G: 데이터 입력, S: 선택 입력)

**2:4 DEMUX 수식**:
- 출력 O₀:
  $$
  O_0 = G \cdot S_1' \cdot S_0'
  $$
- 출력 O₁:
  $$
  O_1 = G \cdot S_1' \cdot S_0
  $$
- 출력 O₂:
  $$
  O_2 = G \cdot S_1 \cdot S_0'
  $$
- 출력 O₃:
  $$
  O_3 = G \cdot S_1 \cdot S_0
  $$

---

### 요약 비교

| 항목 | MUX | DEMUX |
|:---|:---|:---|
| 기능 | 여러 입력 → 하나 출력 | 하나 입력 → 여러 출력 |
| 제어 방식 | Select 입력에 따라 하나 선택 | Select 입력에 따라 하나 활성화 |
| 활용 예 | 데이터 전송, 회로 공유 | 주소 디코딩, 데이터 분배 |

---

## 1-11. Tri-state Outputs

---

### Tri-state Logic (3상태 논리)

**출력 상태가 세 가지 가능함**  
1. **0 (LOW)**
2. **1 (HIGH)**
3. **Z (High Impedance)**

- "Z" 상태는 **출력 단자가 마치 회로에서 분리된 것처럼**  
  전기적으로 연결되지 않은 상태를 의미함

---

### Tri-state Buffer

- 추가 입력인 **출력 활성화 신호 (Output Enable, OE)** 사용
- 동작 조건:

| OE | 출력 |
|:--:|:----:|
| 1  | A (입력 값이 출력으로 나감) |
| 0  | Z (출력은 고임피던스 상태) |

**수식 표현**:
- If OE = 1 → $begin:math:text$ F = A $end:math:text$  
- If OE = 0 → $begin:math:text$ F = Z $end:math:text$

---

### 타이밍 다이어그램 예시

- OE가 HIGH → 버퍼 동작 (출력 = 입력)
- OE가 LOW → 출력이 Z 상태로 변함 (비활성)

---

### Tri-state MUX (멀티플렉서 구현 예시)

- **여러 입력을 하나의 출력으로 연결할 때** Tri-state Buffer 사용 가능
- 단, **동시에 둘 이상이 OE=1이 되면 단락(short)** 발생하므로 **주의** 필요

**2:1 MUX Tri-state 버퍼 방식 구성 예시**:

- Select = 0 → Input₀ 연결, Input₁는 Z 상태
- Select = 1 → Input₁ 연결, Input₀는 Z 상태

---

### 장점

- 복잡한 게이트 없이 MUX 기능을 구현할 수 있음
- 여러 장치가 하나의 버스를 공유할 수 있도록 설계 가능

---

### 단점

- OE 제어가 정확하지 않으면 **신호 충돌** 발생
- 고속 회로에서는 **트라이스테이트 대신 멀티플렉서 사용**이 더 안전

---

### 요약

| 항목 | 설명 |
|:---|:---|
| 상태 | 0, 1, Z |
| 구성 요소 | Tri-state Buffer, OE 입력 |
| 응용 | MUX, 버스 공유, 출력 라인 공유 |
| 위험 | 충돌, 단락 위험 있음 |

---

## 1-12. Twos Complement and Adder/Subtractor

---

### Twos Complement (2의 보수)

**정의**  
- **부호 있는 정수 표현 방식**으로, 뺄셈 연산을 덧셈으로 바꿔줌
- 대부분의 디지털 시스템에서 사용됨

---

### 표현 방법

**n비트 2의 보수**에서  
- 가장 높은 비트(MSB)는 **부호(Sign bit)** 역할
  - 0 → 양수
  - 1 → 음수

**값의 범위 (4비트 예시)**:  
- $begin:math:text$ -8 \\sim +7 $end:math:text$ 표현 가능

| 십진수 | 2의 보수 |
|:------:|:--------:|
| 0 | 0000 |
| 1 | 0001 |
| 2 | 0010 |
| 7 | 0111 |
| -1 | 1111 |
| -2 | 1110 |
| -8 | 1000 |

---

### 음수 표현 방법

- **N의 2의 보수 = $begin:math:text$ 2^n - N $end:math:text$**

또는

- **1의 보수 + 1**

**예시:**
- 7의 2의 보수 (4비트):
  $$
  0111 \rightarrow 1000 + 1 = 1001 \quad (\text{-7})
  $$

- -7의 2의 보수 (4비트):
  $$
  1001 \rightarrow 0110 + 1 = 0111 \quad (\text{7})
  $$

---

### Adder/Subtractor 회로

**뺄셈도 덧셈으로 구현 가능!**

$$
A - B = A + (-B) = A + \bar{B} + 1
$$

→ B에 대해 **NOT 연산(1의 보수)** 후, **1을 더함**

---

### 회로 구성

- **선택 신호 Sel**로 ADD/SUB 선택
  - Sel = 0 → 덧셈
  - Sel = 1 → 뺄셈

- 회로 구성 요소:
  - Full Adder 4개 (비트별로)
  - XOR 게이트 (B 입력과 Sel 제어)
  - Carry In (Sel)

---

### Overflow 조건

- 부호가 동일한 두 수를 더했는데 결과 부호가 다를 때 overflow 발생

**4비트 예시**  
- $begin:math:text$ 0100 (+4) + 0100 (+4) = 1000 (-8) $end:math:text$ → 오버플로우 발생

---

### 요약

| 항목 | 내용 |
|:---|:---|
| 2의 보수 | 음수 표현 방식, 덧셈 회로만으로 뺄셈 가능 |
| 계산 방법 | 1의 보수 + 1 |
| Adder/Subtractor | A + B or A + $begin:math:text$\\bar{B}$end:math:text$ + 1 |
| 장점 | 하드웨어 단순화 (하나의 연산 회로로 덧셈/뺄셈 모두 가능) |

---

# 2. Sequential Logic Design

## 2-1. Sequential Circuits Overview

---

### 조합 논리 회로 vs 순차 논리 회로

| 회로 종류 | 출력 의존성 | 메모리 요소 | 예시 |
|:---|:---|:---|:---|
| 조합 논리 회로 | 현재 입력 | 없음 | AND, OR, MUX |
| 순차 논리 회로 | 현재 입력 + **이전 상태** | 있음 | 플립플롭, 카운터, FSM |

---

### Sequential Circuit = 조합 논리 + 기억 장치

- 입력과 현재 상태를 바탕으로 **출력과 다음 상태** 결정
- 상태는 **플립플롭(Flip-Flop)** 또는 **래치(Latch)**로 저장됨

**일반 구조도**

```
Inputs → Combinational Logic → Outputs
                   ↑
               State Registers
                   ↑
                 Clock
```

- 클럭이 주기적으로 입력됨으로써 상태가 변함
- **Clocked Synchronous System**: 모든 상태 변화가 클럭에 동기화되어 발생

---

### Feedback (피드백)

- 순차 회로는 **출력의 일부를 다시 입력으로 연결**하여 **상태(State)** 유지
- 이 피드백 경로에 의해 시간 축 상의 동작 제어가 가능해짐

---

### 순차 논리 회로 예시

- **RS 래치(RS Latch)**  
- **D 플립플롭(D Flip-Flop)**  
- **카운터(Counter)**  
- **Finite State Machine (FSM)**

---

### 구성 요소 요약

| 구성 요소 | 기능 |
|:---|:---|
| Flip-Flop / Latch | 상태 저장 |
| Clock | 상태 전이 타이밍 제어 |
| Combinational Logic | 다음 상태 및 출력 계산 |
| Reset | 초기 상태로 복원 |

---

## 2-2. Cross-coupled Gates (RS Latch)

---

### RS Latch (Reset-Set Latch)

**정의**  
- 두 개의 NOR 게이트 또는 NAND 게이트를 **교차 연결(cross-coupled)** 하여 만든  
  **가장 기본적인 메모리 요소**  
- **상태(state)를 저장**하는 역할

---

### Cross-coupled NOR Gate 구성

- 입력: **R (Reset)**, **S (Set)**
- 출력: **Q**, **Q'** (Q의 보수)

| R | S | 동작 설명 | Q | Q' |
|:-:|:-:|:---|:-:|:-:|
| 0 | 0 | 이전 상태 유지 (Hold) | Q(t) | Q'(t) |
| 0 | 1 | Set 상태 (Q=1) | 1 | 0 |
| 1 | 0 | Reset 상태 (Q=0) | 0 | 1 |
| 1 | 1 | 금지(Not Allowed) | X | X |

- **특징**:
  - R=1, S=1이면 금지 상태 → 동시 Set/Reset 불가
  - 일반 동작에서는 항상 **R=0 또는 S=0** 중 하나만 활성화

---

### RS Latch 동작 수식 (Characteristic Equation)

NOR 기반 RS Latch에서는 다음 수식으로 동작을 표현할 수 있다:

$$
Q(t + \Delta t) = S + (R') Q(t)
$$

- Q(t): 현재 상태
- Q(t + Δt): 다음 상태
- R': R의 보수

---

### RS Latch를 NAND Gate로 구현할 수도 있다

- NAND 기반 RS Latch는 약간 다른 동작 규칙을 가짐
- **Reset=0**, **Set=0**이 활성 상태
- 입력 신호와 작동 논리가 NOR Latch와 반대가 됨

---

### 핵심 요약

| 항목 | NOR 기반 | NAND 기반 |
|:---|:---|:---|
| Active Level | High (1) | Low (0) |
| 금지 조건 | R=1, S=1 | R=0, S=0 |
| 기본 논리 | NOR 게이트 | NAND 게이트 |

---

### 주의할 점

- RS Latch에서는 **금지 입력**(R=1, S=1)을 방지해야 함
- 입력의 글리치(Glitch)나 노이즈가 latch를 불안정하게 만들 수 있음
- 안전한 설계를 위해 추가 제어 신호(Enable 등)를 사용하기도 함

---

## 2-3. Gated R-S Latch

---

### Gated R-S Latch란?

**기본 RS Latch**에 **Enable(활성화)** 신호를 추가하여  
**입력이 허용될 때만 상태가 변하게** 만든 구조

---

### 구성 요소

- **Inputs**:
  - R (Reset)
  - S (Set)
  - **Enable (EN)**: 입력 허용 제어

- **Outputs**:
  - Q
  - Q'

---

### 동작 조건

| Enable | S | R | 결과 (Q) | 설명 |
|:------:|:--:|:--:|:--------:|:---|
| 0 | X | X | Q(t) 유지 | 입력 무시, 상태 유지 |
| 1 | 0 | 0 | Q(t) 유지 | 입력 없음, 상태 유지 |
| 1 | 0 | 1 | 0 | Reset |
| 1 | 1 | 0 | 1 | Set |
| 1 | 1 | 1 | X (금지) | 정의 불가 |

- Enable=0이면 R과 S 값에 관계없이 **상태가 변하지 않는다.**

---

### 논리 회로 구조

- R, S 신호를 각각 Enable과 AND 연산하여  
  내부 RS Latch로 입력
- 동작 수식:

$$
\text{R'} = R \cdot EN
$$

$$
\text{S'} = S \cdot EN
$$

- 그런 다음 일반적인 RS Latch 동작

---

### 타이밍 다이어그램 예시

- EN=1일 때만 S, R 신호에 따라 Q가 업데이트됨
- EN=0인 동안에는 입력 변화가 있어도 Q는 유지

---

### 특징 요약

| 항목 | 내용 |
|:---|:---|
| 입력 제어 | Enable 신호로 입력 제어 |
| 동작 안정성 | EN=0 동안 외부 노이즈로부터 보호 |
| 적용 예시 | 동기식 설계, 클럭 제어 구조 등 |

---

### 정리

- Gated R-S Latch는 **순수 RS Latch**에 비해 **노이즈나 글리치**에 강함
- **Enable 신호**가 있을 때만 정상 작동하므로  
  **시스템 안정성**이 크게 향상된다

---

## 2-4. D Flip-Flop (D FF)

---

### D Flip-Flop 정의

- **D-플립플롭**은 **Data 또는 Delay 플립플롭**이라고도 불림
- 입력 D(Data)를 받아 **클럭 신호(Clock) 이벤트**에 따라 값을 저장
- **가장 기본적이고 널리 쓰이는 플립플롭 구조**

---

### 동작 개념

- 클럭의 **특정 순간(Edge)** 에 D 입력을 Q 출력에 복사
- 그 외에는 **출력(Q)** 이 유지됨 (변하지 않음)

**Characteristic Equation**:
$$
Q(t+1) = D
$$

- 즉, 다음 상태는 단순히 현재 D 입력 값!

---

### 기본 구조

- Master-Slave 구조를 가짐
- **Negative Edge-Triggered** 또는 **Positive Edge-Triggered** 동작 가능

---

### 동작 조건 요약

| Clock Edge | D 입력 | Q 출력 |
|:---|:---|:---|
| Rising (↑) | 0 | 0 저장 |
| Rising (↑) | 1 | 1 저장 |
| No clock edge | X | Q 유지 |

---

### D Flip-Flop 심볼

```
   +------+
D →|      |→ Q
   |  DFF |
CLK|      |
   +------+
```

---

### 타이밍 제약 조건

- **Setup Time (Tsu)**:
  - 클럭 에지 이전에 D가 안정되어 있어야 하는 최소 시간

- **Hold Time (Th)**:
  - 클럭 에지 이후에 D가 안정적으로 유지되어야 하는 최소 시간

**타이밍 다이어그램에서 반드시 Setup, Hold 시간을 만족해야 함.**

---

### 주의사항

- Setup/Hold violation이 발생하면 **메타스테이블 상태(metastability)** 발생 가능
- 항상 클럭 경계에서 입력 신호 안정성 확보 필요

---

### 특징 요약

| 항목 | 내용 |
|:---|:---|
| 입력 | D |
| 출력 | Q, Q' |
| 수식 | $begin:math:text$ Q(t+1) = D $end:math:text$ |
| 특징 | Edge에 따라 상태 저장, 매우 단순 |
| 사용 예 | 레지스터, 카운터, FSM 상태 저장 |

---

## 2-5. Edge-Triggered Flip-Flops

---

### Edge-Triggered란?

- **클럭 신호의 엣지(edge)**, 즉 **상승 에지(Rising Edge, ↑)** 또는 **하강 에지(Falling Edge, ↓)** 에서만 플립플롭이 상태를 변경
- 클럭 신호가 High나 Low일 때는 입력 변화에 영향을 받지 않음

---

### 동작 방식

- 클럭의 특정 순간(엣지)에서만 입력 D를 샘플링
- 나머지 시간 동안은 출력 Q가 고정

**Characteristic Equation**:
$$
Q(t+1) = D \quad \text{(at clock edge)}
$$

---

### 주요 종류

| 플립플롭 종류 | 동작 엣지 | 설명 |
|:---|:---|:---|
| Positive Edge-Triggered D FF | ↑ (상승 에지) | 클럭 상승 시 D 입력을 Q로 저장 |
| Negative Edge-Triggered D FF | ↓ (하강 에지) | 클럭 하강 시 D 입력을 Q로 저장 |

---

### 동작 타이밍 다이어그램

- Clk가 **↑** 상승하는 순간 D의 값을 Q에 저장
- 이후 Clk가 Low 동안은 Q가 그대로 유지됨

---

### Setup Time (Tsu) & Hold Time (Th)

- **Setup Time (Tsu)**:  
  클럭 엣지 이전에 D가 안정되어 있어야 하는 최소 시간

- **Hold Time (Th)**:  
  클럭 엣지 이후에 D가 안정적으로 유지되어야 하는 최소 시간

**타이밍 요구조건을 만족해야 플립플롭이 정상 동작함**

---

### 내부 구조

- Master-Slave 구조를 가지거나
- 클럭 경계에서 래치(Latch) 간 데이터 전달 방식 사용

---

### Edge-Triggered D Flip-Flop 회로 다이어그램

```
       +---------+
D ---->|         |----> Q
       | Edge    |
Clk -->| Trigger |
       | D-FF    |
       +---------+
```

- Clk 상승/하강 에지에서 D 값이 캡처됨

---

### 특징 요약

| 항목 | 내용 |
|:---|:---|
| 동작 시점 | 클럭 엣지 (↑ or ↓) |
| 입력 | D |
| 출력 | Q |
| 수식 | $begin:math:text$ Q(t+1) = D $end:math:text$ (at clock edge) |
| 주요 특징 | 타이밍 제어 용이, 신호 안정성 향상 |

---

### 정리

- Edge-triggered 플립플롭은 **정확한 타이밍 동작**이 요구되는 디지털 시스템에서 필수
- 전체 시스템을 클럭에 정확히 맞춰 동작시키기 위해 사용됨

---

## 2-6. Timing (Setup/Hold Time, Clocking)

---

### 클럭(Clock) 신호의 역할

- **시스템 전체를 동기화**하는 기준 신호
- 플립플롭, 레지스터, FSM 등 모든 상태 변화가 클럭 신호의 엣지에 맞춰 발생

---

### Setup Time (Tsu)

- **Setup Time**:  
  클럭 엣지 전에 입력 신호(D)가 안정되어 있어야 하는 최소 시간

- 의미:
  - D가 변화하는 경우, 클럭 상승/하강 에지 기준으로 **이전**에 안정되어야 한다.
  - 그렇지 않으면 데이터가 잘못 캡처될 수 있음

- 수식적으로:
  $$
  \text{D must be stable during } [t_{clk} - T_{su}, t_{clk}]
  $$

---

### Hold Time (Th)

- **Hold Time**:  
  클럭 엣지 이후에도 입력 신호(D)가 유지되어야 하는 최소 시간

- 의미:
  - 클럭 이벤트가 발생한 **후에도 잠시 동안** D가 변하지 말아야 한다.
  - 변하면 캡처된 데이터가 잘못될 수 있음

- 수식적으로:
  $$
  \text{D must be stable during } [t_{clk}, t_{clk} + T_{h}]
  $$

---

### 타이밍 다이어그램 요약

```
 시간 축 →
 
   +------+      +------+
Clk|      |______|      |____
         ↑     ↑
       Setup  Hold

D : ------ Stable ------> (after edge)
```

- 클럭 엣지 기준으로 **Setup Time 전부터** **Hold Time 이후까지** 입력이 변하면 안 됨

---

### 클럭 주기(Clock Period) 제한

- **Clock Period** ≥  
  (Combinational Logic 최대 지연 + Setup Time + Clock Skew)
  
- 빠른 클럭을 사용할수록:
  - 조합 논리 지연을 줄여야 함
  - Setup/Hold Time도 만족해야 함

---

### 주요 타이밍 용어 정리

| 항목 | 정의 |
|:---|:---|
| Setup Time (Tsu) | 클럭 엣지 **이전**에 입력이 안정되어야 하는 시간 |
| Hold Time (Th) | 클럭 엣지 **이후**에 입력이 유지되어야 하는 시간 |
| Clock Period | 한 클럭 주기의 길이, 시스템 속도 결정 |
| Skew | 클럭 신호가 서로 다른 플립플롭에 도달하는 시간 차이 |

---

### 정리

- **Setup Time, Hold Time**을 반드시 만족시켜야 플립플롭이 정상 동작
- 고속 회로에서는 타이밍 여유(margin)를 계산하여 설계해야 함
- 타이밍 위반이 발생하면 **메타스테이블(metastable)** 상태에 빠질 수 있음

---

## 2-7. Clock Skew and Synchronization

---

### Clock Skew (클럭 스큐)

**정의**  
- 같은 클럭 신호가 **서로 다른 플립플롭에 도달하는 시간 차이**

**원인**  
- 배선 길이 차이
- 로드(load) 불균형
- 버퍼 및 드라이버의 지연

---

### Clock Skew가 시스템에 미치는 영향

- **Positive Skew** (클럭이 더 늦게 도달):
  - 레이스(race) 문제 감소
  - 데이터가 너무 일찍 캡처될 위험 줄어듦
- **Negative Skew** (클럭이 더 빨리 도달):
  - 레이스(race) 문제 증가
  - 데이터가 아직 안정되지 않았는데 캡처될 수 있음 → 심각한 문제

---

### Clock Skew로 인한 문제 예시

- FF0과 FF1이 직렬 연결되어 있을 때,
- FF0은 정상적으로 동작하지만,
- FF1이 스큐로 인해 잘못된 시점에 동작하여 데이터 손상 발생

---

### Clock Skew를 해결하는 방법

- **클럭 트리 설계 (Clock Tree Synthesis, CTS)**:
  - 각 플립플롭에 클럭이 거의 동시에 도달하도록 배선 최적화

- **Balanced Routing**:
  - 배선 길이를 균형 있게 맞춤

- **버퍼 삽입 (Buffer Insertion)**:
  - 필요한 경우 클럭 경로에 버퍼 추가하여 지연 시간 조절

- **PLL (Phase Locked Loop) 사용**:
  - 클럭 지연 보정

---

### Synchronization (동기화)

**비동기 입력 처리 문제**  
- 비동기 신호가 시스템에 직접 들어오면  
  플립플롭이 **메타스테이블(metastable)** 상태에 빠질 수 있음

**동기화 방법**

- **Synchronizer** 사용:
  - 2단 플립플롭 체인 구성
  - 첫 번째 플립플롭이 비동기 신호를 캡처
  - 두 번째 플립플롭이 안정된 신호를 출력

**구성 예시**

```
Async Input → DFF1 → DFF2 → Stable Sync Signal
```

- 이 과정을 통해 **메타스테이블 발생 확률**을 대폭 감소시킬 수 있음

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Clock Skew | 클럭 도달 시간 차이 |
| 문제 | 타이밍 오류, 데이터 오류 가능성 |
| 해결법 | Clock Tree, Balanced Routing, PLL |
| 비동기 입력 문제 | Synchronizer로 해결 |

---

### 정리

- 고속 디지털 설계에서는 **Clock Skew 관리**가 필수
- 모든 입력 신호는 가능하면 **동기화(Synchronization)** 과정을 거쳐야 함
- 안정적 시스템 동작을 위해 **타이밍 여유 확보 + 클럭 분배 최적화**가 중요하다

---

## 2-8. Metastability

---

### Metastability란?

**정의**  
- 플립플롭이 **논리 0이나 1이 아닌 불안정한 중간 상태**에 빠지는 현상
- 플립플롭의 출력이 안정된 HIGH/LOW가 아니라 **떠 있는 상태(불안정)**가 됨

---

### 발생 원인

- **Setup Time** 또는 **Hold Time**을 만족하지 못했을 때
- 비동기 입력이 클럭 엣지 근처에 변경될 때
- 클럭 타이밍과 입력 신호 타이밍이 미묘하게 어긋날 때

---

### 메타스테빌리티의 결과

- 플립플롭 출력(Q)이 일정 시간 동안 불안정하게 흔들림
- 시스템 오작동, 데이터 오류 발생 가능
- 매우 드물지만 무시할 수 없음 → 확률 문제지만 **시스템 신뢰성에 치명적**

---

### 메타스테이블 상태 타이밍 예시

- 입력이 클럭 엣지 직전이나 직후에 변경되면  
  출력이 **0과 1 사이를 오락가락** 하다가 안정화됨

**Oscilloscope 패턴**:  
```
출력(Q) → (불안정) → (0 or 1로 수렴)
```

---

### 해결 방법

- **Synchronizer 삽입**:
  - 2단 이상 플립플롭 체인을 사용
  - 첫 번째 플립플롭은 메타스테이블할 수 있지만
  - 두 번째 플립플롭에서 대부분 안정화됨

**구성도**

```
Async Input → DFF1 → DFF2 → Stable Sync Output
```

- **Setup Time / Hold Time 만족하도록 설계**
- **슬로우 클럭 도입** (충분한 안정화 시간 부여)
- **Reset 시스템 설계 시 주의** (초기화 시에도 메타 안정성 고려)

---

### 메타스테빌리티 평균 해결 시간

- 메타스테이블 상태는 결국 0 또는 1로 수렴
- 해결까지 걸리는 시간은 확률적으로 분포
- 기대 시간은 시스템의 클럭 주기, 플립플롭 특성에 따라 달라짐

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| 발생 조건 | Setup/Hold violation, 비동기 입력 |
| 결과 | 출력 불안정, 시스템 오류 가능성 |
| 해결 방법 | Synchronizer 사용, 타이밍 여유 확보 |
| 중요성 | 고속/안정 설계에서 매우 중요 |

---

### 정리

- 메타스테빌리티는 **완전히 제거할 수는 없지만**,  
  **확률을 극도로 낮출 수 있다**
- **두 단계 플립플롭 구조(Synchronizer)** 사용이 가장 기본적인 대응 방법

---

## 2-9. Shift Registers

---

### Shift Register란?

**정의**  
- 입력 데이터를 **순차적으로 이동(shift)** 시켜 저장하는 레지스터 집합
- **클럭 펄스마다** 데이터가 한 비트씩 이동

---

### 기본 구조

- 여러 개의 **D 플립플롭(D FF)**을 직렬로 연결
- 각 클럭 신호마다 데이터가 오른쪽(또는 왼쪽)으로 이동

**4-bit Shift Register 예시**

```
IN → [DFF1] → [DFF2] → [DFF3] → [DFF4] → OUT
         ↑        ↑         ↑        ↑
       CLK      CLK       CLK      CLK
```

- IN 데이터가 첫 번째 플립플롭에 저장되고  
  다음 클럭 주기마다 오른쪽으로 이동

---

### Shift Register 동작

- **입력(IN)**: 새로운 데이터 비트
- **출력(OUT)**: 가장 오래된 데이터 비트
- 중간 출력들을 이용하여 다단계 데이터 접근도 가능

---

### 용도

- **시리얼-패럴렐 변환** (Serial-to-Parallel)
- **패럴렐-시리얼 변환** (Parallel-to-Serial)
- **데이터 지연 회로** (Delay Circuit)
- **FSM 상태 저장**
- **시퀀스 제어**

---

### 종류

| 종류 | 설명 |
|:---|:---|
| Serial-In Serial-Out (SISO) | 직렬 입력 → 직렬 출력 |
| Serial-In Parallel-Out (SIPO) | 직렬 입력 → 병렬 출력 |
| Parallel-In Serial-Out (PISO) | 병렬 입력 → 직렬 출력 |
| Parallel-In Parallel-Out (PIPO) | 병렬 입력 → 병렬 출력 |

---

### 기본 수식

- n-비트 Shift Register에서 출력은 다음과 같이 표현:

$$
Q_i(t+1) = Q_{i-1}(t)
$$

- 즉, 현재 i번째 플립플롭의 다음 값은  
  이전 단계(i-1)의 현재 값이다.

---

### 핵심 요약

| 항목 | 내용 |
|:---|:---|
| 입력 | Serial 또는 Parallel |
| 출력 | Serial 또는 Parallel |
| 기본 구성 | 직렬 연결된 D 플립플롭들 |
| 클럭 동작 | 한 번 클럭할 때마다 한 비트 이동 |
| 주요 사용처 | 데이터 저장, 전송 변환, 지연 요소 |

---

### 정리

- Shift Register는 **간단하면서 매우 유용한** 데이터 저장 및 이동 구조다.
- 다양한 응용(데이터 변환, 딜레이 라인 등)에 널리 사용된다.

---

## 2-10. FSM (Finite State Machine) Design

---

### FSM (Finite State Machine)이란?

**정의**  
- 유한한 수의 상태(Finite States) 중 하나에 있으며,  
  입력과 현재 상태에 따라 **다음 상태**와 **출력**을 결정하는 시스템

---

### FSM 구성 요소

- **Inputs**: 외부에서 들어오는 제어 신호
- **Outputs**: 시스템이 생성하는 신호
- **States**: 시스템이 기억하는 현재 상태
- **State Transition Logic**: 입력에 따른 상태 전이 규칙
- **Clock**: 상태 전이를 동기화

---

### FSM 종류

| 종류 | 특징 |
|:---|:---|
| Moore Machine | 출력이 **현재 상태**에만 의존 |
| Mealy Machine | 출력이 **현재 상태와 입력**에 모두 의존 |

---

### FSM 기본 구조

```
Inputs → State Transition Logic → State Registers (플립플롭)
                        ↓
                      Outputs
```

- Clock 엣지에 따라 상태가 변함
- 출력은 현재 상태(및 입력)에 따라 결정

---

### FSM 설계 절차 (5단계)

1. **사양 이해**
   - 문제를 정확히 분석
2. **추상적 FSM 모델 작성**
   - 상태 다이어그램 또는 상태 테이블로 표현
3. **상태 최소화 (State Minimization)**
   - 불필요한 상태 제거
4. **상태 인코딩 (State Assignment)**
   - 각 상태에 이진 코드 할당
5. **FSM 논리 회로 구현**
   - 조합 논리 + 플립플롭 구성

---

### 예제: Vending Machine (15센트 음료 자판기)

- 입력: Nickel (N), Dime (D)
- 출력: 상품 배출(Release)
- 동작:
  - 15센트가 쌓이면 Release=1
  - 동전 삽입 조합: (5+5+5), (5+10), (10+5)

**상태 다이어그램 요약**

| 현재 상태 | 입력 (N,D) | 다음 상태 | 출력 |
|:---|:---|:---|:---|
| 0¢ | Nickel | 5¢ | 0 |
| 0¢ | Dime | 10¢ | 0 |
| 5¢ | Nickel | 10¢ | 0 |
| 5¢ | Dime | 15¢ | 1 |
| 10¢ | Nickel | 15¢ | 1 |
| 10¢ | Dime | 15¢ | 1 |
| 15¢ | X | 15¢ | 1 |

---

### Moore Machine vs Mealy Machine 비교

| 항목 | Moore Machine | Mealy Machine |
|:---|:---|:---|
| 출력 결정 | 상태만 고려 | 상태 + 입력 고려 |
| 장점 | 안정적 출력, 글리치 적음 | 상태 수 감소 가능 |
| 단점 | 상태 수 증가 가능 | 출력이 입력에 따라 즉각 변화 |

---

### FSM 최적화

- **상태 최소화**:
  - 동등한 상태 그룹핑 → 상태 수 축소
- **상태 인코딩**:
  - 최소 논리 복잡도 인코딩 선택 (예: one-hot encoding 등)

---

### FSM 설계 핵심 요약

| 항목 | 설명 |
|:---|:---|
| FSM 구성 요소 | 입력, 출력, 상태, 전이 논리, 클럭 |
| 설계 절차 | 사양 이해 → 모델 작성 → 상태 최소화 → 인코딩 → 논리 구현 |
| Moore/Mealy 차이 | 출력 결정 기준 다름 |
| 최적화 포인트 | 상태 수, 인코딩 방식 |

---

# 3. PLD (Programmable Logic Devices)

---

## 3-1. PLD/FPGA Overview

**PLD란?**  
- **사용자가 프로그램하여** 논리 회로를 구현할 수 있는 디지털 장치
- 하드웨어 회로를 빠르고 유연하게 설계할 수 있도록 해줌

---

### PLD 종류

| 종류 | 설명 |
|:---|:---|
| ROM (Read Only Memory) | 고정된 논리 구현, 주로 간단한 조합 논리 |
| PLA (Programmable Logic Array) | 프로그래머블 AND + OR 배열 |
| PAL (Programmable Array Logic) | 프로그래머블 AND 배열 + 고정 OR 배열 |
| CPLD (Complex PLD) | 여러 개의 PAL/PLA 블록 + 프로그래머블 인터커넥트 |
| FPGA (Field Programmable Gate Array) | 복잡한 디지털 시스템까지 구현 가능 |

---

### PLD 특징

- **장점**:
  - 빠른 설계 및 수정 가능
  - 프로토타입 제작에 적합
  - 소량 생산 제품에 이상적 (NRE 비용 없음)

- **단점**:
  - 게이트 기반 ASIC에 비해 속도/밀도 낮음
  - 복잡한 설계에는 한계 존재 (PLD는 비교적 단순한 논리만)

---

## 3-2. ROM Implementation

**ROM (Read-Only Memory) 기반 논리 구현**

- 입력 신호를 **주소**로 사용하고
- 출력 신호를 **저장된 데이터(word)**로 얻음
- 모든 가능한 입력 조합에 대해 결과를 저장해야 함

---

### ROM 구성

- Address Decoder + Memory Array(OR-plane)
- 크기: $begin:math:text$ 2^n \\times m $end:math:text$ (n: 입력 수, m: 출력 수)

---

### 예시

- 3입력 (A, B, C) → 4출력 (F₀, F₁, F₂, F₃) 시스템 구현
- 8개의 주소(000~111), 각 주소에 4비트 데이터 저장

---

### ROM 장단점

| 장점 | 단점 |
|:---|:---|
| 빠른 설계 가능 | 입력 수가 늘어나면 메모리 크기가 폭발적으로 증가 |
| 간단한 회로 구조 | Don't care 상태 활용 불가 |

---

## 3-3. PLA, PAL Structures

### PLA (Programmable Logic Array)

- **프로그래머블 AND 배열** + **프로그래머블 OR 배열**
- 매우 유연하지만, 속도가 느리고 면적이 큼

---

### PAL (Programmable Array Logic)

- **프로그래머블 AND 배열** + **고정 OR 배열**
- 설계는 제한적이지만, 빠르고 간단
- PAL은 보통 몇 개의 product terms를 OR 게이트에 연결하는 구조

---

### 비교

| 항목 | PLA | PAL |
|:---|:---|:---|
| 유연성 | 높음 | 낮음 |
| 속도 | 느림 | 빠름 |
| 회로 크기 | 큼 | 작음 |

---

## 3-4. PLD Examples

### Logic Implementation on ROM

- 진리표(truth table)를 ROM 메모리 테이블로 변환하여 논리 기능을 저장

---

### Logic Implementation on PLA/PAL

- 제품 항(Product Terms)을 프로그래밍하여 다수의 논리 함수를 동시에 생성
- 여러 출력을 함께 최적화할 수 있음 (특히 PLA)

---

### PLD 응용 분야

- 간단한 조합 논리 회로
- 제어 로직
- 코드 변환기
- 소규모 FSM 구현

---

# 4. FPGA (Field Programmable Gate Array)

---

## 4-1. FPGA Architecture (Xilinx, Altera)

**FPGA란?**  
- 사용자가 프로그래밍 가능한 디지털 논리 회로 집합
- 복잡한 시스템까지 하나의 칩으로 구현 가능

---

### FPGA 기본 구조

- **Configurable Logic Blocks (CLBs)**:  
  - 기본 논리 연산을 수행하는 블록
  - 보통 LUT(Look-Up Table) + 플립플롭 + 캐리 로직 포함

- **Programmable Interconnect**:  
  - CLB와 CLB, CLB와 I/O 블록 간 연결을 프로그램 가능

- **I/O Blocks (IOBs)**:  
  - 외부 세계와 통신하는 입력/출력 포트

---

### LUT (Look-Up Table)

- n-input LUT은 $begin:math:text$ 2^n $end:math:text$개의 테이블 항목 저장
- 모든 조합 논리 함수를 테이블 조회로 구현 가능

**예시**:  
4-input LUT → $begin:math:text$ 2^4 = 16 $end:math:text$ 엔트리 저장

---

### Xilinx FPGA 구조

- 2D 매트릭스 형태의 CLB 배열
- Switch Matrix를 통해 프로그램 가능한 연결 제공
- Fast Carry Logic으로 덧셈/뺄셈 최적화

---

### Altera (Intel) FPGA 구조

- Logic Element (LE) 기반
- Adaptive Logic Modules (ALMs) 사용 (더 큰 블록 기반)

---

## 4-2. FPGA Design Flow

### 설계 흐름 요약

1. **설계 입력 (Design Entry)**  
   - VHDL, Verilog 코드 작성 또는 회로도(Schematic) 입력

2. **Logic Synthesis**  
   - HDL을 게이트 수준 회로로 변환

3. **Technology Mapping**  
   - 논리 회로를 CLB/LUT 블록으로 매핑

4. **Placement**  
   - FPGA 내에서 각 논리 블록의 위치 지정

5. **Routing**  
   - 논리 블록 간 연결 설정

6. **Bitstream Generation**  
   - 구성(Configuration)을 위한 비트스트림 파일 생성

7. **Programming (Download)**  
   - 생성된 비트스트림을 FPGA에 다운로드 → 최종 회로 구성

---

## 4-3. FPGA Configuration Techniques

### FPGA 구성 방법 (Programming Technologies)

| 기술 | 특징 |
|:---|:---|
| SRAM | RAM 기반 구성 (Xilinx 주력) |
| Anti-fuse | 영구 연결, 재프로그램 불가 (Actel) |
| EEPROM / Flash | 전기적으로 재프로그램 가능 (Altera, Microsemi) |

---

### SRAM 방식

- SRAM 셀에 구성 데이터 저장
- 외부 메모리(EPROM 등)에서 부팅 시 데이터 로드 필요
- 장점: 재프로그래밍 가능
- 단점: 휘발성(전원 꺼지면 데이터 소실)

---

### Anti-fuse 방식

- 프로그래밍 시 금속 선을 영구적으로 연결
- 장점: 비휘발성, 보안성 높음
- 단점: 한 번만 프로그래밍 가능

---

### EEPROM/Flash 방식

- 전기적으로 프로그램 및 삭제 가능
- 비휘발성 → 전원이 꺼져도 구성 유지

---

### FPGA 장점

- **빠른 개발 주기** (시간 절약)
- **디자인 수정 용이**
- **NRE 비용 없음** (비싼 초기 비용 불필요)

### FPGA 단점

- ASIC에 비해 **속도 느림, 면적 큼**
- 고비용 (대량 생산에는 불리)

---

### 정리

| 항목 | FPGA 특징 |
|:---|:---|
| 기본 구조 | CLB + Programmable Interconnect + IOB |
| 설계 흐름 | Entry → Synthesis → Mapping → Placement → Routing → Programming |
| 구성 기술 | SRAM, Anti-fuse, EEPROM/Flash |
| 장점 | 빠른 개발, 수정 가능, 저 NRE |
| 단점 | ASIC 대비 느림, 비쌈 |

---

# 5. Standard Cell

---

## 5-1. Standard Cell Based Design

**Standard Cell 기반 설계란?**  
- 미리 설계되어 있는 **기본 논리 블록(셀)** 들을 조합하여 전체 회로를 구성하는 방식
- 셀들은 동일한 높이를 가지고 **칩 내부에 그리드 형태로 배치**됨

---

### Standard Cell Library

- 제공되는 표준 셀 예시:
  - 기본 논리 게이트 (AND, OR, NAND, NOR 등)
  - 플립플롭 (D-FF, T-FF 등)
  - 멀티플렉서 (MUX)
  - 디코더(Decoder), 인코더(Encoder)

- 각각의 셀은 다음 정보를 포함:
  - 논리 기능
  - 전기적 특성 (전력, 지연 등)
  - 물리적 레이아웃 정보

---

### Standard Cell Design Flow

1. **Logic Synthesis**  
   - HDL(Verilog/VHDL) 코드 → 논리 게이트 네트리스트 생성

2. **Technology Mapping**  
   - 논리 게이트를 Standard Cell로 변환 (라이브러리 매핑)

3. **Placement**  
   - 셀을 칩 영역 내에 배치

4. **Routing**  
   - 셀 간 신호 연결

5. **Layout Verification**  
   - DRC(Design Rule Checking), LVS(Layout vs Schematic) 수행

---

### Standard Cell Layout 특징

- **Row-based Structure**:
  - 셀들은 **행(row)** 단위로 배치
  - 셀 높이는 동일, 셀 너비는 가변
- **Power Rails**:
  - 각 행마다 VDD (전원)와 GND (접지) 라인이 고정
- **Wiring Space**:
  - 셀 위 또는 사이에 배선 공간 확보

---

### 장점

- 설계 속도 빠름
- 설계 자동화 가능 (CAD Tool 활용)
- 셀 검증 완료 → 신뢰성 높음
- 고성능 설계 가능 (특정 셀 최적화 선택)

---

### 단점

- 풀 커스텀(full custom) 설계에 비해 면적/성능 최적화 정도는 떨어질 수 있음
- 설계 자유도가 제한됨 (제공되는 셀로만 구성해야 함)

---

### Standard Cell 요약

| 항목 | 내용 |
|:---|:---|
| 구성 요소 | 미리 설계된 로직 셀 모음 |
| 배치 형태 | 동일 높이, 가변 너비 |
| 설계 흐름 | Synthesis → Mapping → Placement → Routing |
| 장점 | 빠른 설계, 검증 완료 셀 |
| 단점 | 자유도 제한, 풀 커스텀 대비 최적화 한계 |

---

### 정리

- Standard Cell 기반 설계는 **대규모 디지털 회로**를 빠르고 신뢰성 있게 구현하는 방법이다.
- 고속/대용량 설계에 매우 유리하며, **ASIC 개발의 표준적인 방법**으로 자리잡았다.

---

# 6. Implementation

---

## 6-1. System Implementation Technologies

디지털 시스템 구현에 사용되는 대표 기술들:

| 기술 | 설명 |
|:---|:---|
| PLA/PAL | 소규모 조합 논리용 프로그래머블 디바이스 |
| FPGA | 프로그래머블 어레이, 복잡한 회로 구현 가능 |
| Gate Array (GA) | 반정custom 방식, 빠른 생산 가능 |
| Standard Cell | 표준 셀 라이브러리 사용, 대규모 시스템 적합 |

---

## 6-2. Technology Comparison

### 주요 비교 항목

| 항목 | PLA/PAL | FPGA | Gate Array | Standard Cell |
|:---|:---|:---|:---|:---|
| 게이트 수 | 수천 개 | 수천 ~ 수백만 개 | 10만 ~ 수백만 개 | 수백만 개 이상 |
| 최대 속도 | 30~80MHz | 30~200MHz | 100~200MHz | 30~500MHz |
| 경제적 생산량 | 수십~수백 | 수십~수천 | 10만~백만 | 백만 이상 |
| 개발 기간 | 수 시간 | 수 일 | 4~6주 | 8~12주 |
| NRE 비용 | 없음 | 없음 | 5만~10만 달러 | 10만~100만 달러 |
| 설계 보안성 | 매우 낮음 | 낮음 | 매우 높음 | 매우 높음 |

---

### 각 기술의 특징

- **PLA/PAL**:
  - 소규모 설계에 적합
  - 빠르고 저렴하지만 기능 제한

- **FPGA**:
  - 유연성 최고
  - 빠른 프로토타입 제작 가능
  - 고비용, 고속 설계는 제한적

- **Gate Array**:
  - ASIC 방식 중 비교적 제작이 빠름
  - 중규모 제품에 적합

- **Standard Cell**:
  - 최고의 성능/최소 면적 달성 가능
  - 초기 투자 비용(NRE)이 크지만 대량 생산에 유리

---

## 6-3. Implementation Trade-offs

### 어떤 기술을 선택할까?

- **속도 우선** → Standard Cell
- **빠른 출시(Time-to-Market)** → FPGA
- **저비용 프로토타입** → FPGA 또는 PLA/PAL
- **대량 생산 제품** → Standard Cell, Gate Array

---

### 중요한 포인트

- **설계 복잡도**가 높을수록 Standard Cell, FPGA로 이동
- **생산량**이 적으면 FPGA/PLD 유리
- **비용**과 **시간** 트레이드오프를 고려해야 최적 선택 가능

---

### 정리

- 완벽한 구현 방법은 없음
- **비용, 성능, 개발 기간** 사이에서 균형을 맞춰야 한다
- 기술 변화에 따라 최적 선택도 달라질 수 있다

---

# 7. Summary

---

## Chapter 2: Digital Logic Design 요약

---

### 1. Combinational Logic Design

- **조합 논리 회로**는 입력에만 의존하여 출력을 결정
- **기본 게이트**: NOT, AND, OR, NAND, NOR, XOR, XNOR
- **논리 표현 방법**: Truth Table, Boolean Algebra, Gates, Waveforms, Blocks, HDL
- **Canonical Forms**:
  - Sum-of-Products (SOP)
  - Product-of-Sums (POS)
- **K-map**를 이용한 최소화 (Two-Level Simplification)
- **Best Realization**:
  - 입력 수, 게이트 수, 레벨 수 최소화
- **MUX/DEMUX**로 다중 입출력 선택/분배
- **Tri-state Outputs**로 다수 회로 공유
- **Twos Complement**를 이용한 뺄셈 회로 설계

---

### 2. Sequential Logic Design

- **순차 논리 회로**는 입력 + 현재 상태에 의해 출력 결정
- **Cross-coupled Gates**로 기본 R-S Latch 구현
- **Gated R-S Latch**로 입력 제어
- **D Flip-Flop**: $begin:math:text$ Q(t+1) = D $end:math:text$
- **Edge-Triggered Flip-Flops**:
  - 클럭 엣지(↑ 또는 ↓)에서만 상태 저장
- **Setup Time, Hold Time** 필수 고려
- **Clock Skew**와 **Synchronization** 문제 해결
- **Metastability** 대응: Synchronizer 사용
- **Shift Register**: 데이터 이동 및 저장
- **FSM 설계**:
  - Moore vs Mealy 머신
  - 상태 최소화, 상태 인코딩 최적화

---

### 3. PLD (Programmable Logic Devices)

- **ROM, PLA, PAL**을 이용해 조합 논리 회로 구현
- **ROM**: 모든 입력 조합 저장
- **PLA**: 프로그래머블 AND/OR, 유연성 높음
- **PAL**: 프로그래머블 AND, 고정 OR, 빠름

---

### 4. FPGA (Field Programmable Gate Array)

- **CLB + Programmable Interconnect + IOB** 구조
- **SRAM, Anti-fuse, EEPROM/Flash** 기반 구성 기술
- **빠른 개발**, **수정 용이성**, **NRE 없음**이 장점
- **설계 흐름**: Entry → Synthesis → Mapping → Placement → Routing → Programming

---

### 5. Standard Cell

- 미리 설계된 셀 라이브러리 사용
- 대규모, 고성능 ASIC 설계에 적합
- Synthesis → Mapping → Placement → Routing 흐름으로 설계

---

### 6. Implementation

- 다양한 기술 옵션 존재: PLA/PAL, FPGA, Gate Array, Standard Cell
- 비용, 성능, 개발 시간 트레이드오프 고려
- 최적의 선택은 **프로젝트 상황**에 따라 달라짐

---

### 최종 정리

- **조합 논리 + 순차 논리**의 이해는 디지털 시스템 설계의 기본
- **PLD/FPGA/Standard Cell** 기술을 통해 실제 회로 구현 가능
- **최적화**, **타이밍 관리**, **상태 머신 설계**가 고급 설계자의 핵심 능력

---