<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:43.3443</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0133369</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>혼합된 상보적 전계 효과 및 단극 트랜지스터 및 이를 형성하는 방법</inventionTitle><inventionTitleEng>MIXED COMPLEMENTARY FIELD EFFECT AND UNIPOLAR TRANSISTORS  AND METHODS OF FORMING THE SAME</inventionTitleEng><openDate>2025.04.10</openDate><openNumber>10-2025-0048641</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시예들은 혼합된 상보적 전계 효과 및 단극 트랜지스터 및 이를 형성하는 방법을 포함한다. 일 실시예에서, 구조물은, 제1 반도체 나노구조물; 제2 반도체 나노구조물; 제1 반도체 나노구조물과 제2 반도체 나노구조물 사이에 개재된 제1 격리 구조물; 제1 반도체 나노구조물의 단부로부터 측방으로 연장되는 제1 소스/드레인 영역 - 제1 소스/드레인 영역은 제1 전도성 유형을 가짐 - ; 제2 반도체 나노구조물의 단부로부터 측방으로 연장되는 제2 소스/드레인 영역 - 제2 소스/드레인 영역은 제1 전도성 유형을 갖고, 제2 소스/드레인 영역은 제1 소스/드레인 영역과 수직으로 정렬됨 - ; 제1 반도체 나노구조물과 제2 반도체 나노구조물을 둘러싸는 제1 게이트 구조물을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서, 기판으로부터 수직으로 연장되는 핀을 형성하는 단계 - 상기 핀은 하부 반도체 나노구조물, 상부 반도체 나노구조물, 및 상기 하부 반도체 나노구조물과 상기 상부 반도체 나노구조물 사이에 배치된 더미 반도체 나노구조물을 포함함 - ;상기 상부 반도체 나노구조물, 상기 더미 반도체 나노구조물, 및 상기 하부 반도체 나노구조물을 관통하여 상기 핀 내에 제1 리세스 및 제2 리세스를 에칭하는 단계 - 상기 에칭은 상기 제1 리세스 내에 상기 상부 반도체 나노구조물의 제1 측벽을 그리고 상기 제1 리세스 내에 상기 하부 반도체 나노구조물의 제2 측벽을 형성하고, 상기 에칭은 상기 제2 리세스 내에 상기 상부 반도체 나노구조물의 제3 측벽을 그리고 상기 제2 리세스 내에 상기 하부 반도체 나노구조물의 제4 측벽을 형성함 - ; 상기 더미 반도체 나노구조물을 제1 격리 구조물로 대체하는 단계;상기 제2 측벽으로부터 제1 하부 반도체 구조물을 그리고 상기 제4 측벽으로부터 제2 하부 반도체 구조물을 성장시키는 단계 - 상기 제1 하부 반도체 구조물 및 상기 제2 하부 반도체 구조물은 제1 전도성 유형을 가짐 - ; 및상기 제1 측벽으로부터 제1 상부 반도체 구조물을 그리고 상기 제3 측벽으로부터 제2 상부 반도체 구조물을 성장시키는 단계 - 상기 제1 상부 반도체 구조물은 상기 제1 전도성 유형과는 반대되는 제2 전도성 유형을 갖고, 상기 제2 상부 반도체 구조물은 상기 제1 전도성 유형을 가짐 -를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 하부 반도체 구조물, 상기 제2 하부 반도체 구조물, 및 상기 제2 상부 반도체 구조물을 성장시키는 것은 동시에 발생하는 것인, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제2 상부 반도체 구조물을 형성하기 전에 상기 제1 상부 반도체 구조물을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 측벽으로부터 상기 제1 상부 반도체 구조물을 성장시키면서 상기 제3 측벽을 블록킹(blocking)하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 하부 반도체 구조물을 성장시키면서 상기 제1 측벽을 블록킹하는 단계를 더 포함하며, 상기 제2 하부 반도체 구조물과 상기 제2 상부 반도체 구조물의 성장은 동시에 발생하는 것인, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 상부 반도체 나노구조물 및 상기 하부 반도체 나노구조물을 둘러싸는 더미 게이트를 제거하는 단계;상기 상부 반도체 나노구조물 및 상기 하부 반도체 나노구조물을 둘러싸는 게이트 유전체를 형성하는 단계; 상기 상부 반도체 나노구조물 주위에 보호 구조물을 형성하는 단계;상기 하부 반도체 나노구조물 및 상기 보호 구조물을 둘러싸는 제1 게이트 구조물을 퇴적하는 단계; 상기 보호 구조물을 노출시키기 위해 상기 제1 게이트 구조물을 리세싱하는 단계; 상기 보호 구조물을 제거하는 단계; 및상기 상부 반도체 나노구조물을 둘러싸는 제2 게이트 구조물을 퇴적하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 게이트 구조물을 리세싱하기 전에 상기 제1 게이트 구조물의 부분을 마스킹하는 단계 - 상기 제1 게이트 구조물의 리세싱은 상기 제1 게이트 구조물의 마스킹되지 않은 부분을 리세싱함 - ; 및상기 제2 게이트 구조물이 수직으로 상기 제1 게이트 구조물 위에 있고 상기 제1 게이트 구조물에 수평으로 인접해 있도록 상기 제2 게이트 구조물을 퇴적하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 방법에 있어서,핀 형상 다층 반도체 스택 내에 제1 리세스 및 제2 리세스를 에칭하는 단계 - 상기 제1 리세스 및 제2 리세스 각각은 상기 핀 형상 다층 반도체 스택을 복수의 나노구조물들로 분할함 - ;상기 복수의 나노구조물들 중 제1 나노구조물의 노출된 단부로부터 상기 제1 리세스 내에 제1 소스/드레인 영역을 성장시키는 단계 - 상기 제1 소스/드레인 영역은 제1 전도성 유형을 가짐 - ;상기 복수의 나노구조물들 중 제2 나노구조물의 노출된 단부로부터 상기 제2 리세스 내에 제2 소스/드레인 영역을 성장시키는 단계 - 상기 제2 소스/드레인 영역은 상기 제1 전도성 유형을 가짐 - ;상기 복수의 나노구조물들 중 제3 나노구조물의 노출된 단부로부터 상기 제1 리세스 내에 제3 소스/드레인 영역을 성장시키는 단계 - 상기 제3 소스/드레인 영역은 상기 제1 전도성 유형을 갖고, 상기 제3 소스/드레인 영역은 상기 제1 소스/드레인 영역 바로 위에 배치됨 - ; 및상기 복수의 나노구조물들 중 제4 나노구조물의 노출된 단부로부터 상기 제2 리세스 내에 제4 소스/드레인 영역을 성장시키는 단계 - 상기 제4 소스/드레인 영역은 상기 제1 전도성 유형과 반대되는 제2 전도성 유형을 갖고, 상기 제4 소스/드레인 영역은 상기 제2 소스/드레인 영역 바로 위에 배치됨 -를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 나노구조물의 중간 표면, 상기 제2 나노구조물의 중간 표면, 상기 제3 나노구조물의 중간 표면, 및 상기 제4 나노구조물의 중간 표면을 노출시키기 위해 더미 게이트를 제거하는 단계; 및상기 제1 나노구조물의 중간 표면, 상기 제2 나노구조물의 중간 표면, 상기 제3 나노구조물의 중간 표면, 및 상기 제4 나노구조물의 중간 표면을 둘러싸는 제1 게이트 구조물을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 구조물에 있어서,제1 반도체 나노구조물;제2 반도체 나노구조물;상기 제1 반도체 나노구조물과 상기 제2 반도체 나노구조물 사이에 개재된 제1 격리 구조물; 상기 제1 반도체 나노구조물의 단부로부터 측방으로 연장되는 제1 소스/드레인 영역 - 상기 제1 소스/드레인 영역은 제1 전도성 유형을 가짐 - ;상기 제2 반도체 나노구조물의 단부로부터 측방으로 연장되는 제2 소스/드레인 영역 - 상기 제2 소스/드레인 영역은 상기 제1 전도성 유형을 갖고, 상기 제2 소스/드레인 영역은 상기 제1 소스/드레인 영역과 수직으로 정렬됨 - ;상기 제1 반도체 나노구조물과 상기 제2 반도체 나노구조물을 둘러싸는 제1 게이트 구조물을 포함하는, 구조물.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>HUANG, Jui-Chien</engName><name>후앙 주이-치엔</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>WANG, Cheng-Yin</engName><name>왕 쳉-인</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Wei-Cheng</engName><name>린 웨이-쳉</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIN, Kao-Cheng</engName><name>린 카오-쳉</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIAO, Szuya</engName><name>리아오 스즈야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.02</priorityApplicationDate><priorityApplicationNumber>18/375,593</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.30</receiptDate><receiptNumber>1-1-2024-1070309-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.14</receiptDate><receiptNumber>9-1-2024-9011458-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.14</receiptDate><receiptNumber>9-1-2024-9011856-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.31</receiptDate><receiptNumber>9-5-2025-0833575-48</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240133369.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93970cb4f41a1cbd726c79f2354b51fade3f0c7d9b29ff2dde25c424731d55e1ef48a83a10982e05d58803f9e2c50b8429dd6be39c4656cbde</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe9dbfa0d3c9af05f5c0e96e3a8d626b3f967c44a23acfa1d0cda456804120a17fae626b6985d1d1270ba1fac51827be92c62ac8532aef7d6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>