Fitter report for clk_card
Tue Sep 04 21:33:27 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. PLL Summary
 13. PLL Usage
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+--------------------------+------------------------------------------+
; Fitter Status            ; Successful - Tue Sep 04 21:33:27 2007    ;
; Quartus II Version       ; 6.1 Build 201 11/27/2006 SJ Full Version ;
; Revision Name            ; clk_card                                 ;
; Top-level Entity Name    ; clk_card                                 ;
; Family                   ; Stratix                                  ;
; Device                   ; EP1S30F780C5                             ;
; Timing Models            ; Final                                    ;
; Total logic elements     ; 13,208 / 32,470 ( 41 % )                 ;
; Total pins               ; 252 / 598 ( 42 % )                       ;
; Total virtual pins       ; 0                                        ;
; Total memory bits        ; 812,544 / 3,317,184 ( 24 % )             ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                           ;
; Total PLLs               ; 1 / 6 ( 17 % )                           ;
; Total DLLs               ; 0 / 2 ( 0 % )                            ;
+--------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Fit Attempts to Skip                               ; 0                              ; 0.0                            ;
; Fitter Initial Placement Seed                      ; 2                              ; 1                              ;
; Perform Physical Synthesis for Combinational Logic ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Perform Register Retiming                          ; On                             ; Off                            ;
; Physical Synthesis Effort Level                    ; Fast                           ; Normal                         ;
; Use TimeQuest Timing Analyzer                      ; Off                            ;                                ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                  ; Action     ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                                                        ; Destination Port ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector28~65                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector28~65_RESYN196_BDD197                                                                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector60~79                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Add0~179                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Equal2~123                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_ena~11                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_ena~11_RESYN230_BDD231                                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_ena~11_RESYN230_RESYN948_BDD949                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector28~65                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector28~65_RESYN198_BDD199                                                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector60~79                                                                                                        ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Add0~179                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Equal2~111                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|next_state~90                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.error                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Equal0~504                                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|Add0~89                                                                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|count~911                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|timeout_sync[0]~120                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add3~2253                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add5~2285                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add5~2287                                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add0~222                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add2~531                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add7~270                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Equal3~79                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector31~211                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector31~215                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector31~217                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector31~218                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector32~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector32~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector32~95_RESYN168_BDD169                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector32~95_RESYN170_BDD171                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector32~95_RESYN172_BDD173                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector33~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector33~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector33~95_RESYN146_BDD147                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector33~95_RESYN148_BDD149                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector33~95_RESYN150_BDD151                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector34~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector34~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector34~95_RESYN124_BDD125                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector34~95_RESYN126_BDD127                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector34~95_RESYN128_BDD129                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~95_RESYN100_BDD101                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~95_RESYN102_BDD103                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~95_RESYN104_BDD105                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~95_RESYN78_BDD79                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~95_RESYN80_BDD81                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector36~95_RESYN82_BDD83                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~95_RESYN54_BDD55                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~95_RESYN56_BDD57                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector37~95_RESYN58_BDD59                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~95_RESYN30_BDD31                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~95_RESYN32_BDD33                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector38~95_RESYN34_BDD35                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~95_RESYN190_BDD191                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~95_RESYN192_BDD193                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector39~95_RESYN194_BDD195                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~95_RESYN174_BDD175                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~95_RESYN176_BDD177                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector40~95_RESYN178_BDD179                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~95_RESYN152_BDD153                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~95_RESYN154_BDD155                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector41~95_RESYN156_BDD157                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~95_RESYN130_BDD131                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~95_RESYN132_BDD133                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~95_RESYN134_BDD135                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~95_RESYN106_BDD107                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~95_RESYN108_BDD109                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector43~95_RESYN110_BDD111                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~95_RESYN84_BDD85                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~95_RESYN86_BDD87                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector44~95_RESYN88_BDD89                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~95_RESYN60_BDD61                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~95_RESYN62_BDD63                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector45~95_RESYN64_BDD65                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~95_RESYN36_BDD37                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~95_RESYN38_BDD39                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector46~95_RESYN40_BDD41                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~95_RESYN184_BDD185                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~95_RESYN186_BDD187                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector47~95_RESYN188_BDD189                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~95_RESYN162_BDD163                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~95_RESYN164_BDD165                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector48~95_RESYN166_BDD167                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~95_RESYN140_BDD141                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~95_RESYN142_BDD143                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector49~95_RESYN144_BDD145                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~95_RESYN118_BDD119                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~95_RESYN120_BDD121                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector50~95_RESYN122_BDD123                                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~95_RESYN94_BDD95                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~95_RESYN96_BDD97                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector51~95_RESYN98_BDD99                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~95_RESYN72_BDD73                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~95_RESYN74_BDD75                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector52~95_RESYN76_BDD77                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~95_RESYN48_BDD49                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~95_RESYN50_BDD51                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector53~95_RESYN52_BDD53                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~92                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~95                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~95_RESYN24_BDD25                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~95_RESYN26_BDD27                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~95_RESYN28_BDD29                                                                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~100                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~101                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~106                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~106_RESYN690_BDD691                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~106_RESYN692_BDD693                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~100                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~101                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~106                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~106_RESYN636_BDD637                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~106_RESYN638_BDD639                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~100                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~101                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~106                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~106_RESYN582_BDD583                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~106_RESYN584_BDD585                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~114                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~114_RESYN112_BDD113                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~114_RESYN114_BDD115                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~114_RESYN116_BDD117                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector58~116                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~100                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~101                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~106                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~106_RESYN492_BDD493                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector59~106_RESYN494_BDD495                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~114                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~114_RESYN66_BDD67                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~114_RESYN68_BDD69                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~114_RESYN70_BDD71                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector60~116                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~114                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~114_RESYN42_BDD43                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~114_RESYN44_BDD45                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~114_RESYN46_BDD47                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector61~116                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~114                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~114_RESYN18_BDD19                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~114_RESYN20_BDD21                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~114_RESYN22_BDD23                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~116                                                                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector102~94                                                                                                                ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN324_BDD325                                                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN324_RESYN1134_BDD1135                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN324_RESYN1136_BDD1137                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN324_RESYN1138_BDD1139                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN326_BDD327                                                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|header_data_bus[31]~15_RESYN328_BDD329                                                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|internal_cmd_offset~35                                                                                                        ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|internal_cmd_offset~35_RESYN322_BDD323                                                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|decoder_node[1][10]~11                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|decoder_node[3][10]~33                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~103 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~107 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[3]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[3]_RESYN90_BDD91                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[3]_RESYN92_BDD93                                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[5]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[5]_RESYN136_BDD137                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[5]_RESYN138_BDD139                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[6]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[6]_RESYN158_BDD159                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[6]_RESYN160_BDD161                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[7]                                                                                               ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[7]_RESYN180_BDD181                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg|reg_o[7]_RESYN182_BDD183                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~64741                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~64742                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~64742_RESYN1172_BDD1173                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~64742_RESYN1174_BDD1175                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[0]~64742_RESYN1176_BDD1177                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~64777                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~64778                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~64778_RESYN1196_BDD1197                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~64778_RESYN1198_BDD1199                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[1]~64778_RESYN1200_BDD1201                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~64813                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~64814                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~64814_RESYN1220_BDD1221                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~64814_RESYN1222_BDD1223                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[2]~64814_RESYN1224_BDD1225                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64885                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1262_BDD1263                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1264_BDD1265                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1266_BDD1267                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~64750                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~64751                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~64751_RESYN1178_BDD1179                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~64751_RESYN1180_BDD1181                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[8]~64751_RESYN1182_BDD1183                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~64786                                                                                  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~64787                                                                                  ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~64787_RESYN1202_BDD1203                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~64787_RESYN1204_BDD1205                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[9]~64787_RESYN1206_BDD1207                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~64822                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~64823                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~64823_RESYN1226_BDD1227                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~64823_RESYN1228_BDD1229                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[10]~64823_RESYN1230_BDD1231                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~64858                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~64859                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~64859_RESYN1244_BDD1245                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~64859_RESYN1246_BDD1247                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[11]~64859_RESYN1248_BDD1249                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~64894                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~64895                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~64895_RESYN1268_BDD1269                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~64895_RESYN1270_BDD1271                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[12]~64895_RESYN1272_BDD1273                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~64930                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~64931                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~64931_RESYN1286_BDD1287                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~64931_RESYN1288_BDD1289                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[13]~64931_RESYN1290_BDD1291                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~64966                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~64967                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~64967_RESYN1304_BDD1305                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~64967_RESYN1306_BDD1307                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[14]~64967_RESYN1308_BDD1309                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~65002                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~65003                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~65003_RESYN1322_BDD1323                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~65003_RESYN1324_BDD1325                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[15]~65003_RESYN1326_BDD1327                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~64768                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~64769                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~64769_RESYN1190_BDD1191                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~64769_RESYN1192_BDD1193                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[16]~64769_RESYN1194_BDD1195                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~64804                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~64805                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~64805_RESYN1214_BDD1215                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~64805_RESYN1216_BDD1217                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[17]~64805_RESYN1218_BDD1219                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~64840                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~64841                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~64841_RESYN1238_BDD1239                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~64841_RESYN1240_BDD1241                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[18]~64841_RESYN1242_BDD1243                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~64876                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~64877                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~64877_RESYN1256_BDD1257                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~64877_RESYN1258_BDD1259                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[19]~64877_RESYN1260_BDD1261                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~64912                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~64913                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~64913_RESYN1280_BDD1281                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~64913_RESYN1282_BDD1283                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[20]~64913_RESYN1284_BDD1285                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~64948                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~64949                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~64949_RESYN1298_BDD1299                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~64949_RESYN1300_BDD1301                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[21]~64949_RESYN1302_BDD1303                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~64984                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~64985                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~64985_RESYN1316_BDD1317                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~64985_RESYN1318_BDD1319                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[22]~64985_RESYN1320_BDD1321                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~65020                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~65021                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~65021_RESYN1328_BDD1329                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~65021_RESYN1330_BDD1331                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[23]~65021_RESYN1332_BDD1333                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN378_RESYN984_BDD985                                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN378_RESYN984_RESYN1162_BDD1163                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN986_BDD987                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN988_BDD989                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN990_BDD991                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731_RESYN992_BDD993                                                                 ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64759                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64760                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64760_RESYN1184_BDD1185                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64760_RESYN1186_BDD1187                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64760_RESYN1188_BDD1189                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~64795                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~64796                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~64796_RESYN1208_BDD1209                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~64796_RESYN1210_BDD1211                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[25]~64796_RESYN1212_BDD1213                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~64831                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~64832                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~64832_RESYN1232_BDD1233                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~64832_RESYN1234_BDD1235                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[26]~64832_RESYN1236_BDD1237                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~64867                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~64868                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~64868_RESYN1250_BDD1251                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~64868_RESYN1252_BDD1253                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[27]~64868_RESYN1254_BDD1255                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~64903                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~64904                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~64904_RESYN1274_BDD1275                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~64904_RESYN1276_BDD1277                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[28]~64904_RESYN1278_BDD1279                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~64939                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~64940                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~64940_RESYN1292_BDD1293                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~64940_RESYN1294_BDD1295                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[29]~64940_RESYN1296_BDD1297                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~64975                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~64976                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~64976_RESYN1310_BDD1311                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~64976_RESYN1312_BDD1313                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[30]~64976_RESYN1314_BDD1315                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~65011                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[31]~65012                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64721                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64721_RESYN232_BDD233                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64722                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64722_RESYN238_BDD239                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64722_RESYN240_BDD241                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64723                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64724                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64725                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64726                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64727                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64728                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64728_RESYN746_BDD747                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64728_RESYN748_BDD749                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64728_RESYN750_BDD751                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_BDD273                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN756_BDD757                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN756_RESYN974_BDD975                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN756_RESYN976_BDD977                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN756_RESYN978_BDD979                                                   ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN758_BDD759                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN274_BDD275                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN276_BDD277                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN278_BDD279                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN280_BDD281                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~41                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~41_RESYN1156_BDD1157                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~41_RESYN1158_BDD1159                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42_RESYN1160_BDD1161                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~36_RESYN968_BDD969                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~36_RESYN970_BDD971                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~37_RESYN972_BDD973                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~36_RESYN956_BDD957                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~36_RESYN958_BDD959                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~36_RESYN1140_BDD1141                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector11~37_RESYN960_BDD961                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector0~64                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector0~64_RESYN1148_BDD1149                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector0~64_RESYN1150_BDD1151                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~36_RESYN950_BDD951                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~36_RESYN952_BDD953                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~37_RESYN954_BDD955                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector0~64                                                           ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector0~64_RESYN242_BDD243                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector0~64_RESYN244_BDD245                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|empty_o                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|empty_o_RESYN362_BDD363                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|empty_o_RESYN364_BDD365                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~36_RESYN264_BDD265                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~36_RESYN1146_BDD1147                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~37_RESYN1142_BDD1143                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector11~37_RESYN1144_BDD1145                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~64                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~64_RESYN1152_BDD1153                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector0~64_RESYN1154_BDD1155                                        ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~36                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~36_RESYN258_BDD259                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~36_RESYN260_BDD261                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector11~37_RESYN262_BDD263                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector0~64                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector0~64_RESYN234_BDD235                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector0~64_RESYN236_BDD237                                          ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37_RESYN350_BDD351                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37_RESYN352_BDD353                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37_RESYN354_BDD355                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o[0]~245                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o~262                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]_RESYN282_BDD283                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]_RESYN284_BDD285                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]_RESYN286_BDD287                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[0]_RESYN288_BDD289                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]_RESYN290_BDD291                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]_RESYN292_BDD293                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]_RESYN294_BDD295                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[1]_RESYN296_BDD297                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]_RESYN298_BDD299                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]_RESYN300_BDD301                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]_RESYN302_BDD303                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[2]_RESYN304_BDD305                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN502_RESYN1030_BDD1031                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN504_BDD505                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1032_BDD1033                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1034_BDD1035                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1036_BDD1037                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1036_RESYN1164_BDD1165                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1038_BDD1039                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[3]_RESYN1040_BDD1041                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]_RESYN306_BDD307                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]_RESYN308_BDD309                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]_RESYN310_BDD311                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[4]_RESYN312_BDD313                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN592_RESYN1066_BDD1067                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN594_BDD595                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1068_BDD1069                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1070_BDD1071                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1072_BDD1073                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1072_RESYN1166_BDD1167                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1074_BDD1075                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[5]_RESYN1076_BDD1077                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN646_RESYN1090_BDD1091                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN648_BDD649                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1092_BDD1093                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1094_BDD1095                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1096_BDD1097                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1096_RESYN1168_BDD1169                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1098_BDD1099                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[6]_RESYN1100_BDD1101                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN700_RESYN1114_BDD1115                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN702_BDD703                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1116_BDD1117                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1118_BDD1119                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1120_BDD1121                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1120_RESYN1170_BDD1171                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1122_BDD1123                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[7]_RESYN1124_BDD1125                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN390_BDD391                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN390_RESYN994_BDD995                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN392_BDD393                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN392_RESYN996_BDD997                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN394_BDD395                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN394_RESYN768_BDD769                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]_RESYN394_RESYN770_BDD771                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]                                                                                                       ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN426_BDD427                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN426_RESYN1006_BDD1007                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN428_BDD429                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN428_RESYN1008_BDD1009                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN430_BDD431                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN430_RESYN792_BDD793                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[9]_RESYN430_RESYN794_BDD795                                                                              ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN462_BDD463                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN462_RESYN1018_BDD1019                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN464_BDD465                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN464_RESYN1020_BDD1021                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN466_BDD467                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN466_RESYN816_BDD817                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[10]_RESYN466_RESYN818_BDD819                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN516_BDD517                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN516_RESYN1042_BDD1043                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN518_BDD519                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN518_RESYN1044_BDD1045                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN520_BDD521                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN520_RESYN840_BDD841                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[11]_RESYN520_RESYN842_BDD843                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN552_BDD553                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN552_RESYN1054_BDD1055                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN554_BDD555                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN554_RESYN1056_BDD1057                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN556_BDD557                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN556_RESYN864_BDD865                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[12]_RESYN556_RESYN866_BDD867                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN606_BDD607                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN606_RESYN1078_BDD1079                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN608_BDD609                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN608_RESYN1080_BDD1081                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN610_BDD611                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN610_RESYN888_BDD889                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[13]_RESYN610_RESYN890_BDD891                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN660_BDD661                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN660_RESYN1102_BDD1103                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN662_BDD663                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN662_RESYN1104_BDD1105                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN664_BDD665                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN664_RESYN912_BDD913                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[14]_RESYN664_RESYN914_BDD915                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN714_BDD715                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN714_RESYN1126_BDD1127                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN716_BDD717                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN716_RESYN1128_BDD1129                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN718_BDD719                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN718_RESYN936_BDD937                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[15]_RESYN718_RESYN938_BDD939                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN414_BDD415                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN414_RESYN1002_BDD1003                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN416_BDD417                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN416_RESYN1004_BDD1005                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN418_BDD419                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN418_RESYN784_BDD785                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[16]_RESYN418_RESYN786_BDD787                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN450_BDD451                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN450_RESYN1014_BDD1015                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN452_BDD453                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN452_RESYN1016_BDD1017                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN454_BDD455                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN454_RESYN808_BDD809                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[17]_RESYN454_RESYN810_BDD811                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN486_BDD487                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN486_RESYN1026_BDD1027                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN488_BDD489                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN488_RESYN1028_BDD1029                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN490_BDD491                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN490_RESYN832_BDD833                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[18]_RESYN490_RESYN834_BDD835                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN540_BDD541                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN540_RESYN1050_BDD1051                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN542_BDD543                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN542_RESYN1052_BDD1053                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN544_BDD545                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN544_RESYN856_BDD857                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[19]_RESYN544_RESYN858_BDD859                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN576_BDD577                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN576_RESYN1062_BDD1063                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN578_BDD579                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN578_RESYN1064_BDD1065                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN580_BDD581                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN580_RESYN880_BDD881                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[20]_RESYN580_RESYN882_BDD883                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN630_BDD631                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN630_RESYN1086_BDD1087                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN632_BDD633                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN632_RESYN1088_BDD1089                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN634_BDD635                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN634_RESYN904_BDD905                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[21]_RESYN634_RESYN906_BDD907                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN684_BDD685                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN684_RESYN1110_BDD1111                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN686_BDD687                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN686_RESYN1112_BDD1113                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN688_BDD689                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN688_RESYN928_BDD929                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[22]_RESYN688_RESYN930_BDD931                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN726_BDD727                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN726_RESYN1130_BDD1131                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN728_BDD729                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN728_RESYN1132_BDD1133                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN730_BDD731                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN730_RESYN944_BDD945                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[23]_RESYN730_RESYN946_BDD947                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN402_BDD403                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN402_RESYN998_BDD999                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN404_BDD405                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN404_RESYN1000_BDD1001                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN406_BDD407                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN406_RESYN776_BDD777                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[24]_RESYN406_RESYN778_BDD779                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN438_BDD439                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN438_RESYN1010_BDD1011                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN440_BDD441                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN440_RESYN1012_BDD1013                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN442_BDD443                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN442_RESYN800_BDD801                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[25]_RESYN442_RESYN802_BDD803                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN474_BDD475                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN474_RESYN1022_BDD1023                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN476_BDD477                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN476_RESYN1024_BDD1025                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN478_BDD479                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN478_RESYN824_BDD825                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[26]_RESYN478_RESYN826_BDD827                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN528_BDD529                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN528_RESYN1046_BDD1047                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN530_BDD531                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN530_RESYN1048_BDD1049                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN532_BDD533                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN532_RESYN848_BDD849                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[27]_RESYN532_RESYN850_BDD851                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN564_BDD565                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN564_RESYN1058_BDD1059                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN566_BDD567                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN566_RESYN1060_BDD1061                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN568_BDD569                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN568_RESYN872_BDD873                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[28]_RESYN568_RESYN874_BDD875                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN618_BDD619                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN618_RESYN1082_BDD1083                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN620_BDD621                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN620_RESYN1084_BDD1085                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN622_BDD623                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN622_RESYN896_BDD897                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[29]_RESYN622_RESYN898_BDD899                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN672_BDD673                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN672_RESYN1106_BDD1107                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN674_BDD675                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN674_RESYN1108_BDD1109                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN676_BDD677                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN676_RESYN920_BDD921                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[30]_RESYN676_RESYN922_BDD923                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]_RESYN314_BDD315                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]_RESYN316_BDD317                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]_RESYN318_BDD319                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[31]_RESYN320_BDD321                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|Add0~154                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|count~807                                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~68                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~69                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~69_RESYN738_BDD739                                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~212                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~212_RESYN222_BDD223                                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~212_RESYN224_BDD225                                                                                                                         ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|ack_o~217                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o~102487                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o~102487_RESYN226_BDD227                                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o~102487_RESYN228_BDD229                                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg|reg_o[0]                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|Add0~519                                                                                                                                    ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|Selector0~203                                                                                                                               ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0                                                                                                                     ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0_RESYN338_BDD339                                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0_RESYN340_BDD341                                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.send_bit0_RESYN342_BDD343                                                                                                     ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low_RESYN732_BDD733                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low_RESYN734_BDD735                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|current_state.sync_low_RESYN736_BDD737                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state.send_bit0~70                                                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~786                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~788                                                                                                                              ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~790                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~793                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~795                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~796                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~797                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~798                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~799                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~800                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~800_RESYN2_BDD3                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~801                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~802                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~803                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~804                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~805                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~805_RESYN8_BDD9                                                                                                                  ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~805_RESYN8_RESYN200_BDD201                                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~805_RESYN8_RESYN202_BDD203                                                                                                       ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN12_BDD13                                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN14_BDD15                                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_BDD17                                                                                                                ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN204_BDD205                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN206_BDD207                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN208_BDD209                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN210_BDD211                                                                                                      ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN210_RESYN330_BDD331                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN210_RESYN332_BDD333                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN210_RESYN334_BDD335                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~806_RESYN16_RESYN210_RESYN336_BDD337                                                                                             ; Created    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1262_BDD1263                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1262_BDD1263_DUP_COMB                         ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[4]~64886_RESYN1262_BDD1263                                                                ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65024                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65026                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65028                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65030                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65032                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65034                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65036                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65038                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64733_DUP_COMB_65040                                        ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64756                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64756_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64756                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64779                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64779_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64816                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64816_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64816                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64869                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64869_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64869                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64906                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64906_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64906                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64914                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64914_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64945                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64945_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64945                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64963                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64963_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64963                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64995                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64995_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64995                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~65005                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~65005_DUP_COMB                                              ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~65005                                                                                     ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|Equal0~131                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|Equal0~131_DUP_COMB   ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_nread                                        ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_nread~_DUP_REG ; REGOUT           ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector11~37_DUP_COMB                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~131                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~131_DUP_COMB   ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_nread                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_nread~_DUP_REG  ; REGOUT           ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~116                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~116_DUP_COMB  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~116                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                         ;                  ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|Equal0~131                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|Equal0~131_DUP_COMB  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB                  ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_40               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_42               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_44               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_46               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_48               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_50               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_52               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector11~37_DUP_COMB_54               ; COMBOUT          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector11~37_DUP_COMB                  ; COMBOUT          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 13,208 / 32,470 ( 41 % )                                                                                                     ;
;     -- Combinational with no register       ; 7119                                                                                                                         ;
;     -- Register only                        ; 1369                                                                                                                         ;
;     -- Combinational with a register        ; 4720                                                                                                                         ;
;                                             ;                                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                                              ;
;     -- 4 input functions                    ; 6567                                                                                                                         ;
;     -- 3 input functions                    ; 2452                                                                                                                         ;
;     -- 2 input functions                    ; 2770                                                                                                                         ;
;     -- 1 input functions                    ; 773                                                                                                                          ;
;     -- 0 input functions                    ; 646                                                                                                                          ;
;                                             ;                                                                                                                              ;
; Logic elements by mode                      ;                                                                                                                              ;
;     -- normal mode                          ; 11060                                                                                                                        ;
;     -- arithmetic mode                      ; 2148                                                                                                                         ;
;     -- qfbk mode                            ; 1133                                                                                                                         ;
;     -- register cascade mode                ; 0                                                                                                                            ;
;     -- synchronous clear/load mode          ; 3586                                                                                                                         ;
;     -- asynchronous clear/load mode         ; 5751                                                                                                                         ;
;                                             ;                                                                                                                              ;
; Total registers                             ; 6,089 / 35,978 ( 17 % )                                                                                                      ;
; Total LABs                                  ; 1,528 / 3,247 ( 47 % )                                                                                                       ;
; Logic elements in carry chains              ; 2350                                                                                                                         ;
; User inserted logic elements                ; 0                                                                                                                            ;
; Virtual pins                                ; 0                                                                                                                            ;
; I/O pins                                    ; 252 / 598 ( 42 % )                                                                                                           ;
;     -- Clock pins                           ; 3 / 16 ( 19 % )                                                                                                              ;
; Global signals                              ; 8                                                                                                                            ;
; M512s                                       ; 66 / 295 ( 22 % )                                                                                                            ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                                                                          ;
; M-RAMs                                      ; 2 / 4 ( 50 % )                                                                                                               ;
; Total memory bits                           ; 812,544 / 3,317,184 ( 24 % )                                                                                                 ;
; Total RAM block bits                        ; 2,005,632 / 3,317,184 ( 60 % )                                                                                               ;
; DSP block 9-bit elements                    ; 8 / 96 ( 8 % )                                                                                                               ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                                                               ;
; Global clocks                               ; 8 / 16 ( 50 % )                                                                                                              ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                                                               ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                                                                               ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                                                                               ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                                                                               ;
; Average interconnect usage                  ; 11%                                                                                                                          ;
; Peak interconnect usage                     ; 29%                                                                                                                          ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0                                                ;
; Maximum fan-out                             ; 6138                                                                                                                         ;
; Highest non-global fan-out signal           ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42 ;
; Highest non-global fan-out                  ; 177                                                                                                                          ;
; Total fan-out                               ; 64678                                                                                                                        ;
; Average fan-out                             ; 4.72                                                                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; array_id[0]       ; E27   ; 2        ; 0            ; 47           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[1]       ; J23   ; 2        ; 0            ; 47           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[2]       ; J24   ; 2        ; 0            ; 47           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; box_id_in         ; L23   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; extend_n          ; D28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 114                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 88                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[0]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0clk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx                ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; smb_nalert        ; Y20   ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; box_id_ena_n     ; K21   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; box_id_out       ; L22   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[0]     ; AA18  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[10]    ; AH16  ; 8        ; 27           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[11]    ; AC21  ; 8        ; 19           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[12]    ; AC19  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[13]    ; AD17  ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[14]    ; AE17  ; 8        ; 25           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[15]    ; AE12  ; 7        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[1]     ; Y18   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[2]     ; AA19  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[3]     ; W19   ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[4]     ; Y19   ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[5]     ; AA20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[6]     ; AF24  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[7]     ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[8]     ; AG20  ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[9]     ; AF18  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_e     ; AG13  ; 7        ; 58           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[10]   ; G5    ; 5        ; 85           ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[11]   ; G6    ; 5        ; 85           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[12]   ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[13]   ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[14]   ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[15]   ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[16]   ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[17]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[18]   ; K5    ; 5        ; 85           ; 46           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[19]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[1]    ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[2]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[4]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[5]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[6]    ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[7]    ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[8]    ; F5    ; 5        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_addr[9]    ; F6    ; 5        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_ce2        ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nbhe       ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nble       ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nce1       ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_noe        ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_nwe        ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[0]    ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[10]   ; T9    ; 6        ; 85           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[11]   ; T10   ; 6        ; 85           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[12]   ; U9    ; 6        ; 85           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[13]   ; U10   ; 6        ; 85           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[14]   ; V1    ; 6        ; 85           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[15]   ; V2    ; 6        ; 85           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[16]   ; W1    ; 6        ; 85           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[17]   ; W2    ; 6        ; 85           ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[18]   ; V3    ; 6        ; 85           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[19]   ; V4    ; 6        ; 85           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[1]    ; U2    ; 6        ; 85           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[2]    ; T3    ; 6        ; 85           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[3]    ; T4    ; 6        ; 85           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[4]    ; U3    ; 6        ; 85           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[5]    ; U4    ; 6        ; 85           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[6]    ; T5    ; 6        ; 85           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[7]    ; T6    ; 6        ; 85           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[8]    ; T7    ; 6        ; 85           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_addr[9]    ; T8    ; 6        ; 85           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_ce2        ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nbhe       ; Y1    ; 6        ; 85           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nble       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nce1       ; W3    ; 6        ; 85           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_noe        ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_nwe        ; W4    ; 6        ; 85           ; 19           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx               ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id        ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data       ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[0]  ; G1    ; 5        ; 85           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[10] ; L7    ; 5        ; 85           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[11] ; L8    ; 5        ; 85           ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[12] ; M7    ; 5        ; 85           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[13] ; M8    ; 5        ; 85           ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[14] ; L9    ; 5        ; 85           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[15] ; L10   ; 5        ; 85           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[1]  ; G2    ; 5        ; 85           ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[2]  ; H1    ; 5        ; 85           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[3]  ; H2    ; 5        ; 85           ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[4]  ; H3    ; 5        ; 85           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[5]  ; H4    ; 5        ; 85           ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[6]  ; J3    ; 5        ; 85           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[7]  ; J4    ; 5        ; 85           ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[8]  ; L5    ; 5        ; 85           ; 42           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram0_data[9]  ; L6    ; 5        ; 85           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[0]  ; V5    ; 6        ; 85           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[10] ; AA4   ; 6        ; 85           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[11] ; AB1   ; 6        ; 85           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[12] ; AB2   ; 6        ; 85           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[13] ; AB4   ; 6        ; 85           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[14] ; AB3   ; 6        ; 85           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[15] ; AC1   ; 6        ; 85           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[1]  ; V6    ; 6        ; 85           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[2]  ; W5    ; 6        ; 85           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[3]  ; W6    ; 6        ; 85           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[4]  ; Y2    ; 6        ; 85           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[5]  ; Y3    ; 6        ; 85           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[6]  ; Y4    ; 6        ; 85           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[7]  ; AA1   ; 6        ; 85           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[8]  ; AA2   ; 6        ; 85           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; sram1_data[9]  ; AA3   ; 6        ; 85           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 28 / 74 ( 38 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 70 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 74 ( 11 % )  ; 3.3V          ; --           ;
; 5        ; 42 / 74 ( 57 % ) ; 3.3V          ; --           ;
; 6        ; 43 / 70 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 49 / 74 ( 66 % ) ; 3.3V          ; --           ;
; 8        ; 60 / 71 ( 85 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; sram1_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA2      ; 442        ; 6        ; sram1_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA3      ; 438        ; 6        ; sram1_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA4      ; 439        ; 6        ; sram1_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 268        ; 8        ; mictor1_e[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA19     ; 256        ; 8        ; mictor1_e[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA20     ; 245        ; 8        ; mictor1_e[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; sram1_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 433        ; 6        ; sram1_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ; 430        ; 6        ; sram1_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB4      ; 429        ; 6        ; sram1_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; sram1_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; mictor1_e[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; mictor1_e[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; mictor1_e[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; mictor1_e[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; mictor1_e[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; mictor1_e[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; mictor1_e[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; mictor1_e[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; mictor1clk_e             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; mictor1_e[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; mictor1_e[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; tx                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; sram0_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 554        ; 5        ; sram0_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rx                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; sram0_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 550        ; 5        ; sram0_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; extend_n                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 545        ; 5        ; sram0_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 546        ; 5        ; sram0_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; array_id[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; sram0_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 538        ; 5        ; sram0_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 541        ; 5        ; sram0_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 542        ; 5        ; sram0_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 561        ; 5        ; sram0_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F6       ; 560        ; 5        ; sram0_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; sram0_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 530        ; 5        ; sram0_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 534        ; 5        ; sram0_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 533        ; 5        ; sram0_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 555        ; 5        ; sram0_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 556        ; 5        ; sram0_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; sram0_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 521        ; 5        ; sram0_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 524        ; 5        ; sram0_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 525        ; 5        ; sram0_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 552        ; 5        ; sram0_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 551        ; 5        ; sram0_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 548        ; 5        ; sram0_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 547        ; 5        ; sram0_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; sram0_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 517        ; 5        ; sram0_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 544        ; 5        ; sram0_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 543        ; 5        ; sram0_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 535        ; 5        ; sram0_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 536        ; 5        ; sram0_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; array_id[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; array_id[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; sram0_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K6       ; 540        ; 5        ; sram0_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; box_id_ena_n             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; sram0_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 523        ; 5        ; sram0_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 528        ; 5        ; sram0_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 527        ; 5        ; sram0_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 519        ; 5        ; sram0_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 518        ; 5        ; sram0_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; box_id_out               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; box_id_in                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; sram0_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 514        ; 5        ; sram0_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 93         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; sram1_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; sram1_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 473        ; 6        ; sram1_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T5       ; 461        ; 6        ; sram1_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 460        ; 6        ; sram1_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T7       ; 469        ; 6        ; sram1_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T8       ; 470        ; 6        ; sram1_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 465        ; 6        ; sram1_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 464        ; 6        ; sram1_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; sram1_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 472        ; 6        ; sram1_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U4       ; 471        ; 6        ; sram1_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U5       ; 453        ; 6        ; sram1_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 452        ; 6        ; sram1_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; sram1_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U10      ; 457        ; 6        ; sram1_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; sram1_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V2       ; 467        ; 6        ; sram1_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V3       ; 463        ; 6        ; sram1_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V4       ; 462        ; 6        ; sram1_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V5       ; 441        ; 6        ; sram1_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 440        ; 6        ; sram1_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; sram1_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; sram1_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W2       ; 458        ; 6        ; sram1_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W3       ; 455        ; 6        ; sram1_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W4       ; 454        ; 6        ; sram1_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W5       ; 431        ; 6        ; sram1_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 432        ; 6        ; sram1_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; mictor1_e[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W20      ; 140        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; sram1_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y2       ; 450        ; 6        ; sram1_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y3       ; 447        ; 6        ; sram1_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y4       ; 446        ; 6        ; sram1_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; mictor1_e[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y19      ; 248        ; 8        ; mictor1_e[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y20      ; 217        ; 8        ; smb_nalert               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-----------------------------+-----------------------------------------------------------------------------+
; Name                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------------------------------------------+
; PLL type                    ; Enhanced                                                                    ;
; Scan chain                  ; None                                                                        ;
; PLL mode                    ; Normal                                                                      ;
; Feedback source             ; --                                                                          ;
; Compensate clock            ; clock0                                                                      ;
; Switchover on loss of clock ; On                                                                          ;
; Switchover counter          ; 11                                                                          ;
; Primary clock               ; inclk0                                                                      ;
; Input frequency 0           ; 25.0 MHz                                                                    ;
; Input frequency 1           ; 25.0 MHz                                                                    ;
; Nominal PFD frequency       ; 25.0 MHz                                                                    ;
; Nominal VCO frequency       ; 599.9 MHz                                                                   ;
; Freq min lock               ; 12.5 MHz                                                                    ;
; Freq max lock               ; 33.33 MHz                                                                   ;
; Clock Offset                ; 0 ps                                                                        ;
; M VCO Tap                   ; 0                                                                           ;
; M Initial                   ; 1                                                                           ;
; M value                     ; 24                                                                          ;
; N value                     ; 1                                                                           ;
; M counter delay             ; 0 ps                                                                        ;
; N counter delay             ; 0 ps                                                                        ;
; M2 value                    ; --                                                                          ;
; N2 value                    ; --                                                                          ;
; SS counter                  ; --                                                                          ;
; Downspread                  ; --                                                                          ;
; Spread frequency            ; --                                                                          ;
; Charge pump current         ; 50 uA                                                                       ;
; Loop filter resistance      ; 1.021000 KOhm                                                               ;
; Loop filter capacitance     ; 10 pF                                                                       ;
; Freq zero                   ; 0.240 MHz                                                                   ;
; Bandwidth                   ; 550 KHz                                                                     ;
; Freq pole                   ; 15.844 MHz                                                                  ;
; enable0 counter             ; --                                                                          ;
; enable1 counter             ; --                                                                          ;
; Real time reconfigurable    ; Off                                                                         ;
; Scan chain MIF file         ; --                                                                          ;
; Preserve counter order      ; Off                                                                         ;
; PLL location                ; PLL_5                                                                       ;
; Inclk0 signal               ; inclk14                                                                     ;
; Inclk1 signal               ; inclk15                                                                     ;
; Inclk0 signal type          ; Dedicated Pin                                                               ;
; Inclk1 signal type          ; Dedicated Pin                                                               ;
+-----------------------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 180 (20000 ps) ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 13      ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                                    ; 13208 (475) ; 6089         ; 812544      ; 66    ; 171  ; 2      ; 8            ; 0       ; 0         ; 1         ; 252  ; 0            ; 7119 (475)   ; 1284 (0)          ; 4805 (0)         ; 2350 (0)        ; 1037 (100) ; |clk_card                                                                                                                                                                                                                                                                ;
;    |backplane_id_thermo:backplane_id_thermo_slave|                           ; 188 (45)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (27)      ; 21 (1)            ; 93 (17)          ; 18 (0)          ; 3 (1)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave                                                                                                                                                                                                                  ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|counter:byte_counter                                                                                                                                                                                             ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data0                                                                                                                                                                                                     ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data1                                                                                                                                                                                                     ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data2                                                                                                                                                                                                     ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data3                                                                                                                                                                                                     ;
;       |reg:thermo_data0|                                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                 ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                 ;
;       |three_wire_master:master|                                             ; 89 (52)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 5 (0)             ; 40 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master                                                                                                                                                                                         ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:bit_counter                                                                                                                                                              ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:timer_counter                                                                                                                                                            ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                   ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                   ;
;    |bp_slot_id:slot_id_slave|                                                ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|bp_slot_id:slot_id_slave                                                                                                                                                                                                                                       ;
;    |cc_reset:cc_reset_block|                                                 ; 153 (66)    ; 104          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (34)      ; 7 (5)             ; 97 (27)          ; 72 (0)          ; 4 (0)      ; |clk_card|cc_reset:cc_reset_block                                                                                                                                                                                                                                        ;
;       |us_timer:timeout_timer1|                                              ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer1                                                                                                                                                                                                                ;
;       |us_timer:timeout_timer2|                                              ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer2                                                                                                                                                                                                                ;
;    |clk_switchover:clk_switchover_slave|                                     ; 26 (26)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave                                                                                                                                                                                                                            ;
;       |cc_pll:pll0|                                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0                                                                                                                                                                                                                ;
;          |altpll:altpll_component|                                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                        ;
;    |config_fpga:config_fpga_slave|                                           ; 14 (14)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave                                                                                                                                                                                                                                  ;
;    |dispatch:cc_dispatch_block|                                              ; 1068 (76)   ; 350          ; 66560       ; 4     ; 11   ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 718 (70)     ; 32 (0)            ; 318 (6)          ; 182 (0)         ; 16 (0)     ; |clk_card|dispatch:cc_dispatch_block                                                                                                                                                                                                                                     ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 11   ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                      ;
;          |altsyncram_dkl3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 11   ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_dkl3:auto_generated                                                                                                                                                                                       ;
;       |dispatch_cmd_receive:receiver|                                        ; 325 (54)    ; 113          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 212 (47)     ; 32 (0)            ; 81 (7)           ; 46 (11)         ; 12 (12)    ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                       ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                           ;
;          |lvds_rx:cmd_rx|                                                    ; 52 (8)      ; 34           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (3)       ; 16 (1)            ; 18 (4)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                        ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                     ;
;                |dcfifo_bio1:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                                                                                          ;
;                   |alt_sync_fifo_aem:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                              ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                         ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                                                                               ;
;                      |dpram_jv01:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                                                                                            ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14                                                               ;
;             |shift_reg:rx_buffer|                                            ; 1 (1)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                    ;
;             |shift_reg:rx_sample|                                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                    ;
;          |parallel_crc:crc_calc|                                             ; 179 (179)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                 ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                              ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                              ;
;       |dispatch_reply_transmit:transmitter|                                  ; 505 (175)   ; 135          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 370 (169)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                 ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                     ;
;          |lvds_tx:reply_tx|                                                  ; 74 (9)      ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                            ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                               ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                             ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                            ;
;          |parallel_crc:crc_calc|                                             ; 245 (245)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 181 (181)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                           ;
;       |dispatch_wishbone:wishbone|                                           ; 120 (67)    ; 54           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 54 (7)           ; 58 (11)         ; 3 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                          ;
;          |binary_counter:addr_gen|                                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                  ;
;          |us_timer:wdt|                                                      ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                             ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr0                                                                                                                                                                                                                            ;
;       |reg:hdr1|                                                             ; 20 (20)     ; 20           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr1                                                                                                                                                                                                                            ;
;    |dispatch:psuc_dispatch_block|                                            ; 1049 (103)  ; 341          ; 66560       ; 4     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 708 (97)     ; 36 (0)            ; 305 (6)          ; 154 (0)         ; 9 (0)      ; |clk_card|dispatch:psuc_dispatch_block                                                                                                                                                                                                                                   ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                    ;
;          |altsyncram_dkl3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_dkl3:auto_generated                                                                                                                                                                                     ;
;       |dispatch_cmd_receive:receiver|                                        ; 353 (51)    ; 146          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (44)     ; 36 (0)            ; 110 (7)          ; 54 (11)         ; 8 (8)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                     ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                         ;
;          |lvds_rx:cmd_rx|                                                    ; 85 (5)      ; 67           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (3)       ; 15 (0)            ; 52 (2)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                      ;
;             |binary_counter:sample_counter|                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                        ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                   ;
;                |dcfifo_bio1:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                                                                                        ;
;                   |alt_sync_fifo_aem:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                            ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                       ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                                                                             ;
;                      |dpram_jv01:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                                                                                          ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14                                                             ;
;             |shift_reg:rx_buffer|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                  ;
;          |parallel_crc:crc_calc|                                             ; 177 (177)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                               ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                            ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                            ;
;       |dispatch_reply_transmit:transmitter|                                  ; 506 (176)   ; 135          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 371 (170)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                               ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                   ;
;          |lvds_tx:reply_tx|                                                  ; 74 (9)      ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                          ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                             ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                            ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                           ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                          ;
;          |parallel_crc:crc_calc|                                             ; 245 (245)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 181 (181)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                         ;
;       |dispatch_wishbone:wishbone|                                           ; 49 (38)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 16 (5)           ; 22 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                        ;
;          |binary_counter:addr_gen|                                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr0                                                                                                                                                                                                                          ;
;       |reg:hdr1|                                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr1                                                                                                                                                                                                                          ;
;    |dv_rx:dv_rx_slave|                                                       ; 204 (157)   ; 199          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 145 (106)         ; 54 (46)          ; 8 (0)           ; 6 (6)      ; |clk_card|dv_rx:dv_rx_slave                                                                                                                                                                                                                                              ;
;       |binary_counter:sample_counter|                                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|binary_counter:sample_counter                                                                                                                                                                                                                ;
;       |shift_reg:rx_buffer|                                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|shift_reg:rx_buffer                                                                                                                                                                                                                          ;
;    |fpga_thermo:fpga_thermo_slave|                                           ; 197 (23)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (15)      ; 9 (0)             ; 129 (8)          ; 76 (0)          ; 8 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave                                                                                                                                                                                                                                  ;
;       |reg:thermo_data|                                                      ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|reg:thermo_data                                                                                                                                                                                                                  ;
;       |smb_master:master2|                                                   ; 100 (44)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (29)      ; 9 (0)             ; 54 (15)          ; 40 (4)          ; 5 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2                                                                                                                                                                                                               ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_addr_reg|                                             ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                         ;
;          |us_timer:smb_timer|                                                ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                            ;
;       |us_timer:timeout_timer|                                               ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer                                                                                                                                                                                                           ;
;    |frame_timing:frame_timing_slave|                                         ; 41 (0)      ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 38 (0)           ; 31 (0)          ; 2 (0)      ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                                ;
;       |frame_timing_core:ftc|                                                ; 41 (41)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 38 (38)          ; 31 (31)         ; 2 (2)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                          ;
;    |fw_rev:fw_rev_slave|                                                     ; 6 (6)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                            ;
;    |id_thermo:card_id_thermo_slave|                                          ; 181 (41)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (23)      ; 21 (1)            ; 92 (17)          ; 18 (0)          ; 3 (1)      ; |clk_card|id_thermo:card_id_thermo_slave                                                                                                                                                                                                                                 ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|counter:byte_counter                                                                                                                                                                                                            ;
;       |one_wire_master:master|                                               ; 87 (50)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master                                                                                                                                                                                                          ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                               ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                             ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                    ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                    ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data0                                                                                                                                                                                                                    ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data1                                                                                                                                                                                                                    ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data2                                                                                                                                                                                                                    ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data3                                                                                                                                                                                                                    ;
;       |reg:thermo_data0|                                                     ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                                ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                                ;
;    |issue_reply:issue_reply_block|                                           ; 7956 (0)    ; 3626         ; 677376      ; 54    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4330 (0)     ; 726 (0)           ; 2900 (0)         ; 1598 (0)        ; 424 (0)    ; |clk_card|issue_reply:issue_reply_block                                                                                                                                                                                                                                  ;
;       |cmd_queue:i_cmd_queue|                                                ; 737 (344)   ; 424          ; 8704        ; 18    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 313 (234)    ; 76 (2)            ; 348 (108)        ; 246 (193)       ; 37 (36)    ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue                                                                                                                                                                                                            ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                              ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                       ;
;             |alt3pram:alt3pram_component|                                    ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                           ;
;                |altdpram:altdpram_component1|                                ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                              ;
;                   |altsyncram:ram_block|                                     ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                         ;
;                      |altsyncram_hoo1:auto_generated|                        ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                          ;
;          |counter:bit_ctr|                                                   ; 17 (17)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 1 (1)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                            ;
;          |lvds_tx:cmd_tx2|                                                   ; 74 (11)     ; 54           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                            ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                        ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                           ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                   ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                    ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                  ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                                          ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                 ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                                         ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                                ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                         ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                          ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:cmd_code_reg                                                                                                                                                                                           ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                        ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                      ;
;          |reg:issue_sync_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                         ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                             ;
;          |reg:step_value_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:step_value_reg                                                                                                                                                                                         ;
;          |serial_crc:cmd_crc|                                                ; 112 (112)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                         ;
;          |shift_reg:sh_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                           ;
;       |cmd_translator:i_cmd_translator|                                      ; 563 (520)   ; 277          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 286 (279)    ; 37 (37)           ; 240 (204)        ; 291 (255)       ; 150 (147)  ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator                                                                                                                                                                                                  ;
;          |us_timer:timer|                                                    ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer                                                                                                                                                                                   ;
;       |fibre_rx:i_fibre_rx|                                                  ; 541 (360)   ; 435          ; 4096        ; 8     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 106 (89)     ; 202 (143)         ; 233 (128)        ; 110 (24)        ; 28 (18)    ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx                                                                                                                                                                                                              ;
;          |altsyncram:mem0|                                                   ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0                                                                                                                                                                                              ;
;             |altsyncram_s0g3:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_s0g3:auto_generated                                                                                                                                                               ;
;          |sync_fifo_rx:SFIFO|                                                ; 139 (0)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO                                                                                                                                                                                           ;
;             |dcfifo:dcfifo_component|                                        ; 139 (0)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                   ;
;                |dcfifo_q8d1:auto_generated|                                  ; 139 (8)     ; 128          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (8)            ; 69 (0)           ; 50 (0)          ; 7 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated                                                                                                                                        ;
;                   |a_fefifo_c3d:read_state|                                  ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_fefifo_c3d:read_state                                                                                                                ;
;                   |a_fefifo_h3d:write_state|                                 ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_fefifo_h3d:write_state                                                                                                               ;
;                   |a_gray2bin_m5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                                        ;
;                   |a_gray2bin_m5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                                        ;
;                   |a_graycounter_v16:rdptr_g|                                ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_graycounter_v16:rdptr_g                                                                                                              ;
;                   |a_graycounter_v16:wrptr_g|                                ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|a_graycounter_v16:wrptr_g                                                                                                              ;
;                   |alt_synch_pipe_nc8:dffpipe_rs_dgwp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                                     ;
;                      |dffpipe_hd9:dffpipe6|                                  ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe6                                                                                ;
;                   |alt_synch_pipe_oc8:dffpipe_ws_dgrp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                                     ;
;                      |dffpipe_id9:dffpipe10|                                 ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10                                                                               ;
;                   |cntr_dua:rdptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|cntr_dua:rdptr_b                                                                                                                       ;
;                   |cntr_dua:wrptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|cntr_dua:wrptr_b                                                                                                                       ;
;                   |dffpipe_fd9:dffpipe_rdbuw|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                                              ;
;                   |dffpipe_fd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                                            ;
;                   |dffpipe_fd9:dffpipe_wr_dbuw|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                                            ;
;                   |dffpipe_fd9:dffpipe_ws_nbrp|                              ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                                            ;
;                   |dpram_7vr:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam                                                                                                                      ;
;                      |altsyncram_9nf1:altsyncram3|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3                                                                                          ;
;          |us_timer:timeout_timer|                                            ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer                                                                                                                                                                                       ;
;       |fibre_tx:i_fibre_tx|                                                  ; 134 (25)    ; 108          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (21)      ; 45 (0)            ; 63 (4)           ; 38 (0)          ; 8 (3)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx                                                                                                                                                                                                              ;
;          |sync_fifo_tx:tx_fifo|                                              ; 109 (0)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (0)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo                                                                                                                                                                                         ;
;             |dcfifo:dcfifo_component|                                        ; 109 (0)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (0)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component                                                                                                                                                                 ;
;                |dcfifo_t9d1:auto_generated|                                  ; 109 (6)     ; 104          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 45 (6)            ; 59 (0)           ; 38 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated                                                                                                                                      ;
;                   |a_fefifo_n1d:read_state|                                  ; 13 (13)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_fefifo_n1d:read_state                                                                                                              ;
;                   |a_fefifo_s1d:write_state|                                 ; 2 (2)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_fefifo_s1d:write_state                                                                                                             ;
;                   |a_gray2bin_k5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_gray2bin_k5b:gray2bin_rs_nbwp                                                                                                      ;
;                   |a_gray2bin_k5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_gray2bin_k5b:gray2bin_ws_nbrp                                                                                                      ;
;                   |a_graycounter_t16:rdptr_g|                                ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_graycounter_t16:rdptr_g                                                                                                            ;
;                   |a_graycounter_t16:wrptr_g|                                ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_graycounter_t16:wrptr_g                                                                                                            ;
;                   |alt_synch_pipe_lc8:dffpipe_rs_dgwp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp                                                                                                   ;
;                      |dffpipe_gd9:dffpipe6|                                  ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe6                                                                              ;
;                   |alt_synch_pipe_mc8:dffpipe_ws_dgrp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp                                                                                                   ;
;                      |dffpipe_jd9:dffpipe10|                                 ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|alt_synch_pipe_mc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10                                                                             ;
;                   |cntr_bua:rdptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|cntr_bua:rdptr_b                                                                                                                     ;
;                   |cntr_bua:wrptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|cntr_bua:wrptr_b                                                                                                                     ;
;                   |dffpipe_dd9:dffpipe_rdbuw|                                ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dffpipe_dd9:dffpipe_rdbuw                                                                                                            ;
;                   |dffpipe_dd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp                                                                                                          ;
;                   |dffpipe_dd9:dffpipe_wr_dbuw|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dffpipe_dd9:dffpipe_wr_dbuw                                                                                                          ;
;                   |dffpipe_dd9:dffpipe_ws_nbrp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dffpipe_dd9:dffpipe_ws_nbrp                                                                                                          ;
;                   |dpram_i0s:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dpram_i0s:fiforam                                                                                                                    ;
;                      |altsyncram_5qf1:altsyncram3|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dpram_i0s:fiforam|altsyncram_5qf1:altsyncram3                                                                                        ;
;       |reply_queue:i_reply_queue|                                            ; 5186 (506)  ; 2044         ; 662528      ; 24    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3142 (422)   ; 294 (0)           ; 1750 (84)        ; 880 (128)       ; 140 (58)   ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue                                                                                                                                                                                                        ;
;          |lpm_mult:Mult0|                                                    ; 53 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (0)     ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0                                                                                                                                                                                         ;
;             |multcore:mult_core|                                             ; 53 (30)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (30)      ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (11)    ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                      ;
;                |mpar_add:padder|                                             ; 23 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                      ;
;                   |lpm_add_sub:adder[0]|                                     ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                 ;
;                      |addcore:adder|                                         ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                   ;
;                         |a_csnbuffer:result_node|                            ; 11 (11)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                           ;
;                   |lpm_add_sub:adder[1]|                                     ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                 ;
;                      |addcore:adder|                                         ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                   ;
;                         |a_csnbuffer:result_node|                            ; 12 (12)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                           ;
;          |reg:bit_status_reg|                                                ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                     ;
;          |reg:card_addr_reg|                                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                      ;
;          |reg:cmd_code_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:cmd_code_reg                                                                                                                                                                                       ;
;          |reg:data_size_reg_t|                                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                    ;
;          |reg:frame_seq_num_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                  ;
;          |reg:issue_sync_num_reg|                                            ; 40 (40)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 4 (4)             ; 28 (28)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:issue_sync_num_reg                                                                                                                                                                                 ;
;          |reg:par_id_reg|                                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                         ;
;          |reg:status_reg|                                                    ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                         ;
;          |reply_queue_sequencer:rq_seq|                                      ; 4460 (614)  ; 1801         ; 660480      ; 20    ; 160  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2659 (511)   ; 241 (1)           ; 1560 (102)       ; 729 (43)        ; 71 (8)     ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                           ;
;             |reply_queue_receive:rx_ac|                                      ; 379 (36)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (25)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                 ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                  ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_bc1|                                     ; 384 (36)    ; 167          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 217 (25)     ; 24 (0)            ; 143 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 24           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 24 (2)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 196 (196)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc2|                                     ; 379 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 213 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc3|                                     ; 381 (39)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (28)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_cc|                                      ; 379 (35)    ; 167          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 212 (24)     ; 24 (0)            ; 143 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                 ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                                          ; 34 (12)     ; 24           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 24 (2)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                  ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_psu|                                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 35 (13)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc1|                                     ; 380 (37)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (26)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc2|                                     ; 380 (38)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (27)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc3|                                     ; 384 (42)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 218 (31)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc4|                                     ; 381 (39)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 215 (28)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_bio1:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                 ;
;                            |dpram_jv01:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                                       ; 191 (191)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                ;
;             |us_timer:timeout_timer|                                         ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                    ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram| ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                      ;
;             |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                      ;
;                |altsyncram_ap71:auto_generated|                              ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated                                                                       ;
;       |reply_translator:i_reply_translator|                                  ; 795 (795)   ; 338          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 457 (457)    ; 72 (72)           ; 266 (266)        ; 33 (33)         ; 61 (61)    ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator                                                                                                                                                                                              ;
;    |leds:led_slave|                                                          ; 9 (9)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led_slave                                                                                                                                                                                                                                                 ;
;    |psu_ctrl:psu_ctrl_slave|                                                 ; 233 (63)    ; 165          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (39)      ; 41 (1)            ; 124 (23)         ; 45 (0)          ; 9 (6)      ; |clk_card|psu_ctrl:psu_ctrl_slave                                                                                                                                                                                                                                        ;
;       |counter:bit_ctr|                                                      ; 29 (29)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 7 (7)             ; 2 (2)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|counter:bit_ctr                                                                                                                                                                                                                        ;
;       |ram_32bit_x_64:status_ram|                                            ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram                                                                                                                                                                                                              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                              ;
;             |altsyncram_kal1:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                               ;
;       |shift_reg:sh_reg_rx|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_rx                                                                                                                                                                                                                    ;
;       |shift_reg:sh_reg_tx|                                                  ; 65 (65)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_tx                                                                                                                                                                                                                    ;
;       |us_timer:timeout_timer|                                               ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer                                                                                                                                                                                                                 ;
;    |ret_dat_wbs:ret_dat_parameter_slave|                                     ; 864 (384)   ; 579          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (285)    ; 165 (3)           ; 414 (96)         ; 0 (0)           ; 354 (354)  ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave                                                                                                                                                                                                                            ;
;       |reg:crc_error_enable_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg                                                                                                                                                                                                   ;
;       |reg:internal_cmd_mode_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_cmd_mode_reg                                                                                                                                                                                                  ;
;       |reg:internal_command_enable_reg|                                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_command_enable_reg                                                                                                                                                                                            ;
;       |reg:start_reg|                                                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg                                                                                                                                                                                                              ;
;       |reg:step_card_addr_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg                                                                                                                                                                                                     ;
;       |reg:step_maximum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_maximum_reg                                                                                                                                                                                                       ;
;       |reg:step_minimum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg                                                                                                                                                                                                       ;
;       |reg:step_param_id_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg                                                                                                                                                                                                      ;
;       |reg:step_period_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg                                                                                                                                                                                                        ;
;       |reg:step_size_reg|                                                    ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg                                                                                                                                                                                                          ;
;       |reg:stop_reg|                                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:stop_reg                                                                                                                                                                                                               ;
;       |reg:tes_toggle_enable_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_enable_reg                                                                                                                                                                                                  ;
;       |reg:tes_toggle_max_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_max_reg                                                                                                                                                                                                     ;
;       |reg:tes_toggle_min_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_min_reg                                                                                                                                                                                                     ;
;       |reg:tes_toggle_rate_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_rate_reg                                                                                                                                                                                                    ;
;    |sram_ctrl:sram_ctrl_slave|                                               ; 198 (198)   ; 125          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (73)      ; 61 (61)           ; 64 (64)          ; 52 (52)         ; 3 (3)      ; |clk_card|sram_ctrl:sram_ctrl_slave                                                                                                                                                                                                                                      ;
;    |sync_gen:sync_gen_slave|                                                 ; 342 (0)     ; 168          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 174 (0)      ; 18 (0)            ; 150 (0)          ; 96 (0)          ; 96 (0)     ; |clk_card|sync_gen:sync_gen_slave                                                                                                                                                                                                                                        ;
;       |sync_gen_core:sgc|                                                    ; 161 (161)   ; 38           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 123 (123)    ; 3 (3)             ; 35 (35)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc                                                                                                                                                                                                                      ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                       ;
;             |mult_hh01:auto_generated|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                                                                                              ;
;       |sync_gen_wbs:wbi|                                                     ; 181 (117)   ; 130          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (51)      ; 15 (15)           ; 115 (51)         ; 0 (0)           ; 96 (96)    ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi                                                                                                                                                                                                                       ;
;          |reg:dv_en_reg|                                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                         ;
;          |reg:sync_mode_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; smb_nalert        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; extend_n          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[0]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[1]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[2]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[3]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[4]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[5]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[6]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[7]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[8]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[9]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[10]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[11]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[12]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[13]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[14]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[15]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0clk_e      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rx                ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; box_id_in         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_out        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_ena_n      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; tx                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                           ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                          ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                          ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                  ;                   ;         ;
; eeprom_si                                                                                                                                                                                 ;                   ;         ;
; dip_sw3                                                                                                                                                                                   ;                   ;         ;
; dip_sw4                                                                                                                                                                                   ;                   ;         ;
; smb_nalert                                                                                                                                                                                ;                   ;         ;
; extend_n                                                                                                                                                                                  ;                   ;         ;
; mictor0_e[0]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[1]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[2]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[3]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[4]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[5]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[6]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[7]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[8]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[9]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[10]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[11]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[12]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[13]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[14]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[15]                                                                                                                                                                             ;                   ;         ;
; mictor0clk_e                                                                                                                                                                              ;                   ;         ;
; rx                                                                                                                                                                                        ;                   ;         ;
; fibre_rx_status                                                                                                                                                                           ;                   ;         ;
;      - red_led                                                                                                                                                                            ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                            ; 1                 ; ON      ;
; manchester_sigdet                                                                                                                                                                         ;                   ;         ;
;      - ylw_led                                                                                                                                                                            ; 1                 ; ON      ;
;      - dv_rx:dv_rx_slave|current_m_state.idle                                                                                                                                             ; 0                 ; ON      ;
;      - dv_rx:dv_rx_slave|Selector2~85                                                                                                                                                     ; 0                 ; ON      ;
; rst_n                                                                                                                                                                                     ;                   ;         ;
;      - cc_reset:cc_reset_block|current_state.prep_clock_card_bclr                                                                                                                         ; 0                 ; ON      ;
;      - rst                                                                                                                                                                                ; 0                 ; ON      ;
;      - cc_reset:cc_reset_block|Selector6~45                                                                                                                                               ; 0                 ; ON      ;
; inclk14                                                                                                                                                                                   ;                   ;         ;
; inclk15                                                                                                                                                                                   ;                   ;         ;
; fibre_rx_rdy                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~39                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~39                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~115                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a4 ; 1                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 0                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a6 ; 0                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~116                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a1 ; 1                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a1 ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                            ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                            ; 0                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~117                                                                                                                                         ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a4 ; 0                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                             ;                   ;         ;
; slot_id[1]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 0                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[1]                                                                                                                                                ; 0                 ; ON      ;
; slot_id[2]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~1450                                                                                                            ; 0                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[2]                                                                                                                                                ; 0                 ; ON      ;
; slot_id[3]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux3~24                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~1450                                                                                                            ; 1                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[3]                                                                                                                                                ; 1                 ; ON      ;
; slot_id[0]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux7~34                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux5~30                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~32                                                                                                                                                 ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~23                                                                                                                                                 ; 0                 ; ON      ;
;      - bp_slot_id:slot_id_slave|slot_id[0]                                                                                                                                                ; 0                 ; ON      ;
; array_id[2]                                                                                                                                                                               ;                   ;         ;
;      - Mux29~2087                                                                                                                                                                         ; 1                 ; ON      ;
; array_id[1]                                                                                                                                                                               ;                   ;         ;
;      - Mux30~2020                                                                                                                                                                         ; 0                 ; ON      ;
; array_id[0]                                                                                                                                                                               ;                   ;         ;
;      - Mux31~2478                                                                                                                                                                         ; 0                 ; ON      ;
; ccssi                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|ccss_temp                                                                                                                                                  ; 0                 ; ON      ;
; sclki                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|sclk_temp                                                                                                                                                  ; 1                 ; ON      ;
; box_id_in                                                                                                                                                                                 ;                   ;         ;
;      - backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                ; 0                 ; ON      ;
; dv_pulse_fibre                                                                                                                                                                            ;                   ;         ;
;      - dv_rx:dv_rx_slave|dv_dat_temp                                                                                                                                                      ; 1                 ; ON      ;
; manchester_data                                                                                                                                                                           ;                   ;         ;
;      - dv_rx:dv_rx_slave|current_m_state.idle                                                                                                                                             ; 0                 ; ON      ;
;      - dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[0]                                                                                                                                       ; 0                 ; ON      ;
;      - dv_rx:dv_rx_slave|Selector2~85                                                                                                                                                     ; 0                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                     ; 1                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                    ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                    ; 0                 ; ON      ;
; mosii                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|mosi_temp                                                                                                                                                  ; 1                 ; ON      ;
; sram0_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[0]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[1]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[2]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[3]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[4]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[5]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[6]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[7]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[8]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[9]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[10]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[11]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[12]                                                                                                                                           ; 1                 ; ON      ;
; sram0_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[13]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[14]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[15]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[16]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[17]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[18]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[19]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[20]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[21]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[22]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[23]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[24]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[25]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[26]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[27]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[28]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[29]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[30]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[31]                                                                                                                                           ; 0                 ; ON      ;
; card_id                                                                                                                                                                                   ;                   ;         ;
;      - id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                 ; 1                 ; ON      ;
; smb_data                                                                                                                                                                                  ;                   ;         ;
;      - fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                                      ; 0                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                     ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; backplane_id_thermo:backplane_id_thermo_slave|Selector12~91                                                                                                                                                              ; LC_X84_Y42_N5 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|Selector2~46                                                                                                                                                               ; LC_X84_Y41_N8 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id0_ld~29                                                                                                                                                                  ; LC_X82_Y42_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id1_ld~42                                                                                                                                                                  ; LC_X82_Y42_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id2_ld~32                                                                                                                                                                  ; LC_X82_Y42_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id3_ld~37                                                                                                                                                                  ; LC_X82_Y42_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo0_ld~36                                                                                                                                                              ; LC_X83_Y41_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo1_ld~16                                                                                                                                                              ; LC_X83_Y41_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector5~12                                                                                                                                      ; LC_X84_Y25_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector6~151                                                                                                                                     ; LC_X84_Y25_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector8~412                                                                                                                                     ; LC_X82_Y24_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|pres_state.idle                                                                                                                                   ; LC_X84_Y42_N2 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.send_temp                                                                                                                                                            ; LC_X77_Y42_N6 ; 34      ; Sync. load                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|WideOr10~28                                                                                                                                                                                      ; LC_X18_Y31_N1 ; 5       ; Async. clear              ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|brst5                                                                                                                                                                                            ; LC_X1_Y31_N2  ; 26      ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|Equal0~91                                                                                                                                                                ; LC_X14_Y33_N2 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|us_count[0]~3032                                                                                                                                                         ; LC_X14_Y33_N5 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|Equal0~68                                                                                                                                                                ; LC_X18_Y32_N4 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|us_count[0]~3036                                                                                                                                                         ; LC_X18_Y32_N5 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                            ; PLL_5         ; 5345    ; Clock                     ; yes    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                            ; PLL_5         ; 9       ; Clock                     ; yes    ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                            ; PLL_5         ; 743     ; Clock                     ; yes    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                            ; PLL_5         ; 62      ; Clock                     ; yes    ; Global Clock         ; GCLK14           ;
; dispatch:cc_dispatch_block|Selector3~24                                                                                                                                                                                  ; LC_X71_Y46_N3 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                   ; LC_X67_Y48_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                               ; LC_X45_Y40_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                   ; LC_X45_Y39_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                                                                                                ; LC_X37_Y38_N9 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                         ; LC_X67_Y48_N9 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                          ; LC_X67_Y48_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                                 ; LC_X67_Y47_N8 ; 47      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                                 ; LC_X67_Y50_N4 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector4~18                                                                                                                                              ; LC_X77_Y49_N2 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                             ; LC_X83_Y51_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                          ; LC_X83_Y51_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                            ; LC_X80_Y53_N7 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                         ; LC_X80_Y53_N5 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~3023                                                                                                                    ; LC_X79_Y54_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                           ; LC_X73_Y53_N6 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                    ; LC_X72_Y47_N8 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~65                                                                                                                                             ; LC_X66_Y54_N9 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|us_count[0]~1220                                                                                                                                      ; LC_X66_Y54_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|pres_state.fetch                                                                                                                                                                              ; LC_X73_Y50_N8 ; 56      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|Selector3~22                                                                                                                                                                                ; LC_X17_Y27_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                 ; LC_X19_Y32_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                             ; LC_X28_Y33_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                 ; LC_X28_Y32_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                       ; LC_X19_Y30_N9 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                        ; LC_X19_Y32_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                               ; LC_X18_Y30_N0 ; 40      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                               ; LC_X18_Y29_N3 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector4~19                                                                                                                                            ; LC_X13_Y28_N3 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                           ; LC_X3_Y30_N7  ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                        ; LC_X2_Y30_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                          ; LC_X5_Y29_N5  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                       ; LC_X5_Y29_N4  ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~3023                                                                                                                  ; LC_X9_Y26_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                         ; LC_X13_Y27_N3 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                  ; LC_X14_Y27_N5 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                                                                              ; LC_X17_Y27_N2 ; 21      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|pres_state.fetch                                                                                                                                                                            ; LC_X13_Y28_N9 ; 83      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector1~19                                                                                                                                                                                           ; LC_X36_Y57_N4 ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector5~12                                                                                                                                                                                           ; LC_X36_Y57_N2 ; 40      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.done                                                                                                                                                                                   ; LC_X36_Y57_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|reg_en~44                                                                                                                                                                                              ; LC_X57_Y29_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                            ; PIN_R2        ; 114     ; Clock                     ; yes    ; Global Clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo_slave|current_state.wr~863                                                                                                                                                                       ; LC_X72_Y45_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|reg_wren~4                                                                                                                                                                                 ; LC_X66_Y41_N8 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|LessThan1~326                                                                                                                                                           ; LC_X50_Y8_N6  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|Selector10~300                                                                                                                                                          ; LC_X49_Y7_N9  ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|WideOr2~9                                                                                                                                                               ; LC_X50_Y8_N7  ; 2       ; Output enable             ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|rx_data_reg_en~20                                                                                                                                                       ; LC_X51_Y8_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|start_or_en                                                                                                                                                             ; LC_X51_Y7_N5  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|Equal0~66                                                                                                                                            ; LC_X50_Y7_N7  ; 30      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|us_count[0]~1292                                                                                                                                     ; LC_X50_Y7_N4  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|Equal0~67                                                                                                                                                           ; LC_X49_Y9_N0  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|us_count[0]~3126                                                                                                                                                    ; LC_X49_Y9_N9  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.got_sync                                                                                                                                             ; LC_X67_Y29_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector12~91                                                                                                                                                                             ; LC_X58_Y48_N3 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector2~46                                                                                                                                                                              ; LC_X57_Y47_N2 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id0_ld~29                                                                                                                                                                                 ; LC_X60_Y47_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id1_ld~29                                                                                                                                                                                 ; LC_X60_Y47_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id2_ld~41                                                                                                                                                                                 ; LC_X60_Y47_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id3_ld~37                                                                                                                                                                                 ; LC_X58_Y47_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector5~11                                                                                                                                                       ; LC_X57_Y49_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector6~151                                                                                                                                                      ; LC_X57_Y48_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector8~404                                                                                                                                                      ; LC_X56_Y48_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|pres_state.idle                                                                                                                                                    ; LC_X58_Y49_N2 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo0_ld~40                                                                                                                                                                             ; LC_X60_Y47_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo1_ld~16                                                                                                                                                                             ; LC_X58_Y47_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|wb_ps.send_temp                                                                                                                                                                           ; LC_X76_Y46_N6 ; 34      ; Sync. load                ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                                  ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                                  ; PIN_M17       ; 88      ; Clock                     ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector21~62                                                                                                                                                        ; LC_X67_Y16_N1 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|bb_cmd_code~0                                                                                                                                                        ; LC_X71_Y20_N5 ; 20      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count_clr~0                                                                                                                                                     ; LC_X67_Y26_N9 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Selector2~63                                                                                                                                         ; LC_X63_Y13_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                      ; LC_X63_Y15_N1 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                           ; LC_X64_Y14_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                     ; LC_X64_Y14_N8 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx_word[0]~5541                                                                                                                                                 ; LC_X68_Y19_N7 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.done_store                                                                                                                                             ; LC_X71_Y25_N7 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.header_a                                                                                                                                               ; LC_X66_Y29_N4 ; 34      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                                   ; LC_X71_Y26_N8 ; 70      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                                                                                        ; LC_X71_Y26_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                                                                                                                                      ; LC_X71_Y26_N3 ; 100     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.wait_to_issue                                                                                                                                          ; LC_X66_Y29_N7 ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.header_a~1350                                                                                                                                         ; LC_X66_Y22_N2 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~480                                                                                                                                        ; LC_X68_Y24_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[32]~2985                                                                                                                                  ; LC_X67_Y19_N3 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|wren_sig~50                                                                                                                                                          ; LC_X71_Y25_N0 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector84~60                                                                                                                                              ; LC_X66_Y28_N2 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.done                                                                                                                                         ; LC_X72_Y26_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|load_seq_num~33                                                                                                                                            ; LC_X71_Y27_N5 ; 36      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|process0~132                                                                                                                                               ; LC_X72_Y28_N4 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|process0~3                                                                                                                                                 ; LC_X72_Y27_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|Equal0~67                                                                                                                                   ; LC_X76_Y20_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|us_count[0]~3136                                                                                                                            ; LC_X76_Y20_N7 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|Selector15~52                                                                                                                                                          ; LC_X73_Y22_N5 ; 95      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]~2182                                                                                                                                                     ; LC_X80_Y18_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.data_read                                                                                                                                                ; LC_X76_Y22_N2 ; 39      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle                                                                                                                                                     ; LC_X77_Y18_N9 ; 62      ; Async. clear, Sync. clear ; yes    ; Global Clock         ; GCLK8            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.rq_byte                                                                                                                                                  ; LC_X77_Y18_N5 ; 23      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5953                                                                                                                                                        ; LC_X76_Y17_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5954                                                                                                                                                        ; LC_X80_Y17_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5955                                                                                                                                                        ; LC_X80_Y17_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5956                                                                                                                                                        ; LC_X80_Y17_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5957                                                                                                                                                        ; LC_X80_Y17_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5958                                                                                                                                                        ; LC_X76_Y17_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5959                                                                                                                                                        ; LC_X76_Y17_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5960                                                                                                                                                        ; LC_X76_Y17_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5961                                                                                                                                                        ; LC_X76_Y17_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5962                                                                                                                                                        ; LC_X76_Y17_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5963                                                                                                                                                        ; LC_X76_Y17_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5964                                                                                                                                                        ; LC_X76_Y17_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5965                                                                                                                                                        ; LC_X80_Y18_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5966                                                                                                                                                        ; LC_X80_Y18_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5967                                                                                                                                                        ; LC_X80_Y18_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5968                                                                                                                                                        ; LC_X80_Y18_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5969                                                                                                                                                        ; LC_X78_Y18_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5970                                                                                                                                                        ; LC_X80_Y18_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5971                                                                                                                                                        ; LC_X78_Y18_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5972                                                                                                                                                        ; LC_X80_Y18_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5973                                                                                                                                                        ; LC_X80_Y18_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[0]~5974                                                                                                                                                        ; LC_X80_Y18_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw                                                                                                                                                                  ; LC_X72_Y11_N8 ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|Equal0~94                                                                                                                                       ; LC_X79_Y10_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|us_count[0]~3165                                                                                                                                ; LC_X79_Y10_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|write_mem~59                                                                                                                                                           ; LC_X79_Y18_N3 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_fefifo_n1d:read_state|b_one~71                                                               ; LC_X46_Y13_N1 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|a_fefifo_s1d:write_state|b_full                                                                ; LC_X48_Y12_N9 ; 26      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|next_retire_state~503                                                                                                                                            ; LC_X49_Y28_N0 ; 5       ; Write enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.latch_cmd1                                                                                                                                  ; LC_X49_Y26_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.latch_cmd2                                                                                                                                  ; LC_X49_Y26_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status                                                                                                                                   ; LC_X52_Y27_N8 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status~22                                                                                                                                ; LC_X52_Y27_N0 ; 79      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.wait_for_match                                                                                                                              ; LC_X48_Y26_N3 ; 36      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~10                                                                                                                                                        ; LC_X49_Y26_N6 ; 29      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~11                                                                                                                                                        ; LC_X49_Y26_N9 ; 100     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                                     ; LC_X48_Y24_N5 ; 15      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done~128                                                                                                                 ; LC_X48_Y24_N2 ; 100     ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait1                                                                                                              ; LC_X48_Y28_N1 ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait2                                                                                                              ; LC_X48_Y28_N8 ; 22      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.latch_error                                                                                                              ; LC_X48_Y28_N9 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector7~22                                                                                              ; LC_X41_Y20_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~10                                                                                              ; LC_X41_Y21_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector9~73                                                                                              ; LC_X38_Y21_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[0]~2367                                                                                           ; LC_X43_Y21_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~16                                                                           ; LC_X36_Y21_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X45_Y15_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X46_Y17_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X42_Y19_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg[32]~2243                                                                    ; LC_X41_Y20_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.rx_init                                                                                        ; LC_X41_Y21_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector7~22                                                                                             ; LC_X33_Y11_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~10                                                                                             ; LC_X35_Y15_N2 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector9~73                                                                                             ; LC_X33_Y11_N7 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[0]~2367                                                                                          ; LC_X35_Y15_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X35_Y11_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X27_Y9_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X28_Y10_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X24_Y7_N1  ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg[32]~2289                                                                   ; LC_X33_Y9_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.rx_init                                                                                       ; LC_X35_Y15_N6 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector7~22                                                                                             ; LC_X32_Y15_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~10                                                                                             ; LC_X33_Y17_N8 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector9~73                                                                                             ; LC_X32_Y15_N8 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[0]~2367                                                                                          ; LC_X33_Y17_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X34_Y17_N1 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X23_Y14_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X25_Y15_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X22_Y14_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X32_Y15_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.rx_init                                                                                       ; LC_X34_Y17_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector7~22                                                                                             ; LC_X60_Y12_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~10                                                                                             ; LC_X60_Y12_N8 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector9~73                                                                                             ; LC_X60_Y12_N9 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[0]~2367                                                                                          ; LC_X60_Y12_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X41_Y17_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X67_Y10_N1 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X68_Y11_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X67_Y13_N9 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X60_Y11_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.rx_init                                                                                       ; LC_X47_Y17_N6 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector7~22                                                                                              ; LC_X43_Y22_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~10                                                                                              ; LC_X42_Y22_N0 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector9~73                                                                                              ; LC_X42_Y22_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[0]~2367                                                                                           ; LC_X42_Y22_N3 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~16                                                                           ; LC_X46_Y20_N4 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X46_Y22_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X46_Y23_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X47_Y23_N1 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg[32]~2243                                                                    ; LC_X42_Y23_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.rx_init                                                                                        ; LC_X47_Y20_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector7~22                                                                                             ; LC_X23_Y47_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector8~10                                                                                             ; LC_X38_Y38_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector9~73                                                                                             ; LC_X25_Y48_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|error_o[0]~2367                                                                                          ; LC_X25_Y48_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_ena~16                                                                          ; LC_X33_Y37_N6 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X21_Y51_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X22_Y50_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X23_Y49_N6 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X23_Y48_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.rx_init                                                                                       ; LC_X38_Y38_N8 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector7~22                                                                                             ; LC_X35_Y31_N7 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~10                                                                                             ; LC_X35_Y31_N2 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector9~73                                                                                             ; LC_X35_Y30_N8 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[0]~2367                                                                                          ; LC_X37_Y30_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X36_Y32_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X28_Y30_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X29_Y29_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X25_Y31_N7 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X35_Y30_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.rx_init                                                                                       ; LC_X36_Y31_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector7~22                                                                                             ; LC_X46_Y38_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~10                                                                                             ; LC_X46_Y38_N6 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector9~73                                                                                             ; LC_X46_Y37_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[0]~2367                                                                                          ; LC_X46_Y38_N2 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X37_Y35_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X45_Y42_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X46_Y43_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X47_Y38_N7 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X46_Y37_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.rx_init                                                                                       ; LC_X46_Y35_N0 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector7~22                                                                                             ; LC_X34_Y51_N2 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~10                                                                                             ; LC_X35_Y51_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector9~73                                                                                             ; LC_X34_Y51_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[0]~2367                                                                                          ; LC_X35_Y51_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X35_Y37_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X24_Y52_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X25_Y53_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X25_Y50_N5 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X33_Y52_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.rx_init                                                                                       ; LC_X38_Y37_N3 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector7~22                                                                                             ; LC_X45_Y50_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~10                                                                                             ; LC_X45_Y44_N8 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector9~73                                                                                             ; LC_X45_Y50_N0 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[0]~2367                                                                                          ; LC_X45_Y44_N4 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~16                                                                          ; LC_X43_Y40_N4 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X43_Y53_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X42_Y51_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X42_Y49_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg[32]~2243                                                                   ; LC_X46_Y50_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.rx_init                                                                                       ; LC_X43_Y39_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~57                                                                                                    ; LC_X48_Y34_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count[0]~3237                                                                                             ; LC_X48_Y34_N7 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~44                                                                                                                                          ; LC_X55_Y14_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~46                                                                                                                                          ; LC_X55_Y14_N3 ; 100     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector56~331                                                                                                                                         ; LC_X48_Y14_N3 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_param_id[0]~3254                                                                                                                                     ; LC_X76_Y18_N4 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.cmd_error_reply                                                                                                               ; LC_X56_Y14_N2 ; 88      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector1~68                                                                                                                                                                                     ; LC_X9_Y24_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector5~146                                                                                                                                                                                    ; LC_X6_Y24_N6  ; 73      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|bit_capture~33                                                                                                                                                                                   ; LC_X6_Y24_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|status_wren~73                                                                                                                                                                                   ; LC_X6_Y25_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|Equal0~89                                                                                                                                                                 ; LC_X17_Y29_N5 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|us_count[0]~3139                                                                                                                                                          ; LC_X17_Y29_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|crc_err_en_wren~20                                                                                                                                                                   ; LC_X80_Y35_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|data_rate_wren~14                                                                                                                                                                    ; LC_X76_Y37_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~19                                                                                                                                                                   ; LC_X84_Y36_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~24                                                                                                                                                            ; LC_X77_Y34_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|num_rows_to_read_wren~23                                                                                                                                                             ; LC_X76_Y36_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|start_wren~21                                                                                                                                                                        ; LC_X68_Y35_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_card_addr_wren~28                                                                                                                                                               ; LC_X76_Y36_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_wren~29                                                                                                                                                                ; LC_X77_Y34_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_maximum_wren~26                                                                                                                                                                 ; LC_X76_Y36_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~26                                                                                                                                                                 ; LC_X77_Y34_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_param_id_wren~27                                                                                                                                                                ; LC_X77_Y34_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_period_wren~23                                                                                                                                                                  ; LC_X77_Y34_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~25                                                                                                                                                                    ; LC_X77_Y34_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~26                                                                                                                                                                         ; LC_X68_Y35_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~15                                                                                                                                                                   ; LC_X76_Y37_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_max_wren~16                                                                                                                                                                  ; LC_X77_Y37_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_min_wren~17                                                                                                                                                                  ; LC_X78_Y37_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_rate_wren~18                                                                                                                                                                 ; LC_X84_Y36_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                      ; LC_X18_Y31_N4 ; 5713    ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK1            ;
; sram_ctrl:sram_ctrl_slave|Mux32~364                                                                                                                                                                                      ; LC_X80_Y46_N4 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|\i_gen_ack:count[31]~28                                                                                                                                                                        ; LC_X80_Y46_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_rdata_wren~0                                                                                                                                                                              ; LC_X80_Y45_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_wdata[28]~2857                                                                                                                                                                            ; LC_X80_Y45_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|write_cmd~2                                                                                                                                                                                    ; LC_X80_Y45_N7 ; 32      ; Output enable             ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~13                                                                                                                                                                 ; LC_X73_Y34_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|num_rows_wren~17                                                                                                                                                                ; LC_X73_Y34_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|row_length_wren~16                                                                                                                                                              ; LC_X73_Y34_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|sync_mode_wren~16                                                                                                                                                               ; LC_X72_Y35_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                          ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; cc_reset:cc_reset_block|brst5                                                 ; LC_X1_Y31_N2  ; 26      ; Global Clock         ; GCLK0            ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5         ; 5345    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5         ; 9       ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5         ; 743     ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 ; PLL_5         ; 62      ; Global Clock         ; GCLK14           ;
; fibre_rx_clkr                                                                 ; PIN_R2        ; 114     ; Global Clock         ; GCLK9            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle          ; LC_X77_Y18_N9 ; 62      ; Global Clock         ; GCLK8            ;
; rst                                                                           ; LC_X18_Y31_N4 ; 5713    ; Global Clock         ; GCLK1            ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector11~42            ; 177     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~236                                                                                       ; 101     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.standard_reply~28                            ; 100     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~11                                                                       ; 100     ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.store_cmd_param~6                                                     ; 100     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector37~46                                                         ; 100     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_status~22                                               ; 100     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done~128                                ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~238                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~155                                                           ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle~154                                                           ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~237                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]~235                                                                                       ; 100     ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal7~109                                                                                          ; 99      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~37           ; 97      ;
; ~GND                                                                                                                                    ; 95      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|Selector15~52                                                                         ; 95      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.simple                                                      ; 93      ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[11]                                                                                           ; 92      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.update_for_next                                             ; 90      ;
; inclk15                                                                                                                                 ; 88      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.cmd_error_reply                              ; 88      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.quick_reply                                  ; 87      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~631                                                                     ; 86      ;
; dispatch:psuc_dispatch_block|pres_state.fetch                                                                                           ; 83      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_num_rows                                                ; 81      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[6]~629                                                                     ; 81      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                               ; 78      ;
; psu_ctrl:psu_ctrl_slave|Selector5~146                                                                                                   ; 73      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.idle                                                                  ; 70      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                        ; 69      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.idle                                                          ; 69      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.status_ready ; 69      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~632                                                                     ; 67      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector11~36           ; 66      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_sync_num                                                ; 66      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_header                                                  ; 66      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal13~113                                                                                         ; 66      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_param_id[0]~3254                                                    ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731                                   ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_dv_num                                                  ; 62      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_row_len                                                 ; 62      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]                                                                                           ; 62      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.wait_for_ack                                                ; 60      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal5~66                                                                                           ; 59      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.tx_frame_sequence_num                                      ; 58      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector40~87                                                          ; 57      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector40~87                                                            ; 57      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector20~492                                                            ; 57      ;
; dispatch:cc_dispatch_block|pres_state.fetch                                                                                             ; 56      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_dkl3:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 11   ; 1      ; None ; M4K_X69_Y53, M4K_X69_Y52, M4K_X69_Y46, M4K_X69_Y56, M4K_X69_Y55, M4K_X69_Y54, M4K_X69_Y45, M4K_X69_Y49, M4K_X69_Y57, M4K_X69_Y51, M4K_X69_Y44, MRAM_X53_Y34                                                                    ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y40, M512_X44_Y39                                                                                                                                                                                                     ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y52, M512_X81_Y51                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_dkl3:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y16                                                                                                                                                                                                                   ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y33, M512_X26_Y32                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y28, M512_X4_Y29                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 16    ; 0    ; 0      ; None ; M512_X81_Y29, M512_X81_Y30, M512_X81_Y27, M512_X65_Y30, M512_X65_Y29, M512_X81_Y26, M512_X81_Y28, M512_X81_Y25, M512_X81_Y15, M512_X81_Y17, M512_X81_Y20, M512_X81_Y18, M512_X81_Y16, M512_X81_Y19, M512_X81_Y14, M512_X65_Y14 ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y15, M512_X65_Y13                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_s0g3:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y24, M512_X81_Y23, M512_X81_Y22, M512_X81_Y21                                                                                                                                                                         ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_q8d1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y11, M512_X81_Y13, M512_X81_Y12, M512_X81_Y10                                                                                                                                                                         ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_t9d1:auto_generated|dpram_i0s:fiforam|altsyncram_5qf1:altsyncram3|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y14, M512_X44_Y13, M512_X44_Y15, M512_X44_Y12                                                                                                                                                                         ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y19, M4K_X69_Y23, M4K_X15_Y20, M4K_X15_Y19, M4K_X69_Y18, M4K_X69_Y20, M4K_X39_Y18, M4K_X15_Y22, M4K_X69_Y21, M4K_X39_Y19, M4K_X69_Y17, M4K_X39_Y17, M4K_X69_Y22, M4K_X15_Y21, M4K_X15_Y17, M4K_X15_Y18                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y18, M512_X44_Y17                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y3, M4K_X15_Y6, M4K_X15_Y3, M4K_X15_Y1, M4K_X39_Y7, M4K_X15_Y4, M4K_X39_Y5, M4K_X15_Y2, M4K_X15_Y5, M4K_X15_Y8, M4K_X39_Y1, M4K_X39_Y8, M4K_X39_Y2, M4K_X39_Y4, M4K_X39_Y6, M4K_X15_Y7                                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y8, M512_X26_Y9                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y12, M4K_X39_Y12, M4K_X39_Y9, M4K_X15_Y16, M4K_X39_Y16, M4K_X39_Y14, M4K_X39_Y13, M4K_X15_Y13, M4K_X39_Y15, M4K_X15_Y14, M4K_X15_Y15, M4K_X15_Y10, M4K_X39_Y11, M4K_X15_Y11, M4K_X39_Y10, M4K_X15_Y9                   ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y14, M512_X26_Y13                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y14, M4K_X69_Y12, M4K_X69_Y3, M4K_X69_Y4, M4K_X69_Y8, M4K_X69_Y13, M4K_X69_Y15, M4K_X69_Y16, M4K_X69_Y5, M4K_X69_Y1, M4K_X69_Y2, M4K_X69_Y6, M4K_X69_Y11, M4K_X69_Y7, M4K_X69_Y10, M4K_X69_Y9                          ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y10, M512_X65_Y11                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y25, M4K_X39_Y24, M4K_X39_Y21, M4K_X39_Y22, M4K_X39_Y20, M4K_X69_Y25, M4K_X39_Y29, M4K_X69_Y29, M4K_X39_Y27, M4K_X69_Y28, M4K_X69_Y24, M4K_X39_Y26, M4K_X39_Y28, M4K_X69_Y27, M4K_X69_Y26, M4K_X39_Y23                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y22, M512_X44_Y23                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y37, M4K_X15_Y40, M4K_X15_Y50, M4K_X15_Y48, M4K_X15_Y38, M4K_X15_Y41, M4K_X15_Y49, M4K_X15_Y44, M4K_X15_Y51, M4K_X15_Y36, M4K_X15_Y39, M4K_X15_Y43, M4K_X15_Y35, M4K_X15_Y47, M4K_X15_Y46, M4K_X15_Y42                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X20_Y48, M512_X20_Y49                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y33, M4K_X15_Y24, M4K_X15_Y25, M4K_X15_Y34, M4K_X39_Y32, M4K_X15_Y27, M4K_X15_Y33, M4K_X15_Y32, M4K_X15_Y31, M4K_X15_Y29, M4K_X15_Y23, M4K_X15_Y30, M4K_X39_Y31, M4K_X15_Y28, M4K_X15_Y26, M4K_X39_Y30                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y30, M512_X26_Y29                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y33, M4K_X69_Y36, M4K_X69_Y37, M4K_X39_Y36, M4K_X39_Y34, M4K_X69_Y34, M4K_X39_Y35, M4K_X69_Y32, M4K_X39_Y38, M4K_X39_Y39, M4K_X69_Y39, M4K_X69_Y30, M4K_X69_Y35, M4K_X39_Y37, M4K_X69_Y38, M4K_X69_Y31                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y41, M512_X44_Y42                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y40, M4K_X39_Y56, M4K_X15_Y52, M4K_X15_Y54, M4K_X39_Y41, M4K_X39_Y54, M4K_X15_Y53, M4K_X15_Y55, M4K_X15_Y56, M4K_X15_Y57, M4K_X39_Y53, M4K_X39_Y43, M4K_X39_Y55, M4K_X39_Y52, M4K_X39_Y57, M4K_X15_Y45                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y52, M512_X26_Y53                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y45, M4K_X39_Y48, M4K_X69_Y50, M4K_X69_Y48, M4K_X69_Y41, M4K_X69_Y40, M4K_X39_Y49, M4K_X69_Y47, M4K_X39_Y51, M4K_X39_Y44, M4K_X69_Y42, M4K_X39_Y46, M4K_X39_Y50, M4K_X39_Y47, M4K_X69_Y43, M4K_X39_Y42                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_bio1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_jv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y52, M512_X44_Y51                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y32, M512_X44_Y33, M512_X44_Y31, M512_X44_Y29                                                                                                                                                                         ;
; psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X4_Y24, M512_X4_Y26, M512_X4_Y25, M512_X4_Y27                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y21_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y23_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X74_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+-----------------------------+--------------------------+
; Interconnect Resource Type  ; Usage                    ;
+-----------------------------+--------------------------+
; C16 interconnects           ; 884 / 5,872 ( 15 % )     ;
; C4 interconnects            ; 10,547 / 89,120 ( 12 % ) ;
; C8 interconnects            ; 2,906 / 19,904 ( 15 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )           ;
; DQS bus muxes               ; 0 / 102 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )            ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )            ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )           ;
; Direct links                ; 2,644 / 131,860 ( 2 % )  ;
; Fast regional clocks        ; 0 / 32 ( 0 % )           ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; I/O buses                   ; 53 / 364 ( 15 % )        ;
; LUT chains                  ; 634 / 29,223 ( 2 % )     ;
; Local routing interconnects ; 5,981 / 32,470 ( 18 % )  ;
; R24 interconnects           ; 1,109 / 6,156 ( 18 % )   ;
; R4 interconnects            ; 13,187 / 181,920 ( 7 % ) ;
; R8 interconnects            ; 3,769 / 29,904 ( 13 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )           ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.64) ; Number of LABs  (Total = 1528) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 33                             ;
; 2                                          ; 58                             ;
; 3                                          ; 26                             ;
; 4                                          ; 37                             ;
; 5                                          ; 38                             ;
; 6                                          ; 55                             ;
; 7                                          ; 53                             ;
; 8                                          ; 91                             ;
; 9                                          ; 156                            ;
; 10                                         ; 981                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.99) ; Number of LABs  (Total = 1528) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1039                           ;
; 1 Async. load                      ; 17                             ;
; 1 Clock                            ; 1050                           ;
; 1 Clock enable                     ; 385                            ;
; 1 Sync. clear                      ; 247                            ;
; 1 Sync. load                       ; 28                             ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 215                            ;
; 2 Clocks                           ; 54                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.80) ; Number of LABs  (Total = 1528) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 16                             ;
; 1                                           ; 36                             ;
; 2                                           ; 57                             ;
; 3                                           ; 28                             ;
; 4                                           ; 39                             ;
; 5                                           ; 43                             ;
; 6                                           ; 74                             ;
; 7                                           ; 50                             ;
; 8                                           ; 79                             ;
; 9                                           ; 140                            ;
; 10                                          ; 800                            ;
; 11                                          ; 60                             ;
; 12                                          ; 26                             ;
; 13                                          ; 20                             ;
; 14                                          ; 26                             ;
; 15                                          ; 11                             ;
; 16                                          ; 10                             ;
; 17                                          ; 6                              ;
; 18                                          ; 4                              ;
; 19                                          ; 0                              ;
; 20                                          ; 3                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.20) ; Number of LABs  (Total = 1528) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 16                             ;
; 1                                               ; 110                            ;
; 2                                               ; 131                            ;
; 3                                               ; 107                            ;
; 4                                               ; 116                            ;
; 5                                               ; 147                            ;
; 6                                               ; 160                            ;
; 7                                               ; 133                            ;
; 8                                               ; 182                            ;
; 9                                               ; 168                            ;
; 10                                              ; 219                            ;
; 11                                              ; 12                             ;
; 12                                              ; 5                              ;
; 13                                              ; 2                              ;
; 14                                              ; 8                              ;
; 15                                              ; 2                              ;
; 16                                              ; 4                              ;
; 17                                              ; 3                              ;
; 18                                              ; 1                              ;
; 19                                              ; 0                              ;
; 20                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.65) ; Number of LABs  (Total = 1528) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 5                              ;
; 3                                            ; 47                             ;
; 4                                            ; 124                            ;
; 5                                            ; 36                             ;
; 6                                            ; 81                             ;
; 7                                            ; 41                             ;
; 8                                            ; 43                             ;
; 9                                            ; 56                             ;
; 10                                           ; 78                             ;
; 11                                           ; 98                             ;
; 12                                           ; 66                             ;
; 13                                           ; 85                             ;
; 14                                           ; 69                             ;
; 15                                           ; 59                             ;
; 16                                           ; 63                             ;
; 17                                           ; 67                             ;
; 18                                           ; 71                             ;
; 19                                           ; 76                             ;
; 20                                           ; 63                             ;
; 21                                           ; 85                             ;
; 22                                           ; 84                             ;
; 23                                           ; 57                             ;
; 24                                           ; 72                             ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
    Info: Processing started: Tue Sep 04 21:04:14 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implementing parameter values for PLL "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (20000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info: Automatically promoted some destinations of signal "rst" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.header_a~1350" may be non-global or may not use global clock
Info: Automatically promoted signal "cc_reset:cc_reset_block|brst5" to use Global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[1]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing: elapsed time is 00:00:07
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 58 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 2 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:05:15
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "auto_stp_trigger_out_0" is assigned to location or region, but does not exist in design
    Warning: Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning: Node "epc_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tck" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tms" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_sel" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "nbb_jtag" is assigned to location or region, but does not exist in design
    Warning: Node "nplus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:02:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 13 ps
Info: Starting physical synthesis algorithm combinational resynthesis 3
Info: Physical synthesis algorithm combinational resynthesis 3 complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:06:37
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:16:09
Info: Estimated most critical path is register to memory delay of 8.422 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X46_Y19; Fanout = 35; REG Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]'
    Info: 2: + IC(0.398 ns) + CELL(0.280 ns) = 0.678 ns; Loc. = LAB_X45_Y19; Fanout = 3; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~134'
    Info: 3: + IC(0.102 ns) + CELL(0.366 ns) = 1.146 ns; Loc. = LAB_X45_Y19; Fanout = 3; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|Equal0~135'
    Info: 4: + IC(1.005 ns) + CELL(0.075 ns) = 2.226 ns; Loc. = LAB_X45_Y20; Fanout = 38; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector11~41'
    Info: 5: + IC(1.536 ns) + CELL(0.075 ns) = 3.837 ns; Loc. = LAB_X42_Y36; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_RESYN758_BDD759'
    Info: 6: + IC(0.393 ns) + CELL(0.075 ns) = 4.305 ns; Loc. = LAB_X42_Y36; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN272_BDD273'
    Info: 7: + IC(0.393 ns) + CELL(0.075 ns) = 4.773 ns; Loc. = LAB_X42_Y36; Fanout = 2; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~64729_RESYN274_BDD275'
    Info: 8: + IC(0.757 ns) + CELL(0.366 ns) = 5.896 ns; Loc. = LAB_X43_Y33; Fanout = 63; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o[24]~64731'
    Info: 9: + IC(0.834 ns) + CELL(0.280 ns) = 7.010 ns; Loc. = LAB_X43_Y37; Fanout = 1; COMB Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector68~9'
    Info: 10: + IC(1.140 ns) + CELL(0.272 ns) = 8.422 ns; Loc. = M512_X44_Y31; Fanout = 1; MEM Node = 'issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a28~porta_datain_reg0'
    Info: Total cell delay = 1.864 ns ( 22.13 % )
    Info: Total interconnect delay = 6.558 ns ( 77.87 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources. Peak interconnect usage is 29%
    Info: The peak interconnect region extends from location X36_Y23 to location X48_Y34
Info: Fitter routing operations ending: elapsed time is 00:02:07
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node cc_reset:cc_reset_block|brst5 uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_state.wait_for_reset -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_cc_bclr_state.idle -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_cc_bclr_state.cc_bclr_now -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset_block|current_cc_bclr_state.wait_for_ack -- routed using non-global resources
Warning: Following 77 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin sram0_nbhe has GND driving its datain port
    Info: Pin sram0_nble has GND driving its datain port
    Info: Pin sram0_noe has GND driving its datain port
    Info: Pin sram0_ce2 has GND driving its datain port
    Info: Pin sram1_nbhe has GND driving its datain port
    Info: Pin sram1_nble has GND driving its datain port
    Info: Pin sram1_noe has GND driving its datain port
    Info: Pin sram1_ce2 has GND driving its datain port
    Info: Pin box_id_out has GND driving its datain port
    Info: Pin mictor0_o[0] has GND driving its datain port
    Info: Pin mictor0_o[1] has GND driving its datain port
    Info: Pin mictor0_o[2] has GND driving its datain port
    Info: Pin mictor0_o[3] has GND driving its datain port
    Info: Pin mictor0_o[4] has GND driving its datain port
    Info: Pin mictor0_o[5] has GND driving its datain port
    Info: Pin mictor0_o[6] has GND driving its datain port
    Info: Pin mictor0_o[7] has GND driving its datain port
    Info: Pin mictor0_o[8] has GND driving its datain port
    Info: Pin mictor0_o[9] has GND driving its datain port
    Info: Pin mictor0_o[10] has GND driving its datain port
    Info: Pin mictor0_o[11] has GND driving its datain port
    Info: Pin mictor0_o[12] has GND driving its datain port
    Info: Pin mictor0_o[13] has GND driving its datain port
    Info: Pin mictor0_o[14] has GND driving its datain port
    Info: Pin mictor0_o[15] has GND driving its datain port
    Info: Pin mictor0clk_o has GND driving its datain port
    Info: Pin mictor1_o[0] has GND driving its datain port
    Info: Pin mictor1_o[1] has GND driving its datain port
    Info: Pin mictor1_o[2] has GND driving its datain port
    Info: Pin mictor1_o[3] has GND driving its datain port
    Info: Pin mictor1_o[4] has GND driving its datain port
    Info: Pin mictor1_o[5] has GND driving its datain port
    Info: Pin mictor1_o[6] has GND driving its datain port
    Info: Pin mictor1_o[7] has GND driving its datain port
    Info: Pin mictor1_o[8] has GND driving its datain port
    Info: Pin mictor1_o[9] has GND driving its datain port
    Info: Pin mictor1_o[10] has GND driving its datain port
    Info: Pin mictor1_o[11] has GND driving its datain port
    Info: Pin mictor1_o[12] has GND driving its datain port
    Info: Pin mictor1_o[13] has GND driving its datain port
    Info: Pin mictor1_o[14] has GND driving its datain port
    Info: Pin mictor1_o[15] has GND driving its datain port
    Info: Pin mictor1clk_o has GND driving its datain port
    Info: Pin mictor1_e[0] has GND driving its datain port
    Info: Pin mictor1_e[1] has GND driving its datain port
    Info: Pin mictor1_e[2] has GND driving its datain port
    Info: Pin mictor1_e[3] has GND driving its datain port
    Info: Pin mictor1_e[4] has GND driving its datain port
    Info: Pin mictor1_e[5] has GND driving its datain port
    Info: Pin mictor1_e[6] has GND driving its datain port
    Info: Pin mictor1_e[7] has GND driving its datain port
    Info: Pin mictor1_e[8] has GND driving its datain port
    Info: Pin mictor1_e[9] has GND driving its datain port
    Info: Pin mictor1_e[10] has GND driving its datain port
    Info: Pin mictor1_e[11] has GND driving its datain port
    Info: Pin mictor1_e[12] has GND driving its datain port
    Info: Pin mictor1_e[13] has GND driving its datain port
    Info: Pin mictor1_e[14] has GND driving its datain port
    Info: Pin mictor1_e[15] has GND driving its datain port
    Info: Pin mictor1clk_e has GND driving its datain port
    Info: Pin tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
    Info: Pin fibre_tx_enn has GND driving its datain port
    Info: Pin fibre_tx_bisten has GND driving its datain port
    Info: Pin fibre_tx_foto has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sram_ctrl:sram_ctrl_slave|write_cmd~2
        Info: Type bidirectional pin sram0_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram0_data[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin sram1_data[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo_slave|smb_master:master2|WideOr2~9
        Info: Type bidirectional pin smb_data uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: id_thermo:card_id_thermo_slave|one_wire_master:master|Selector7~940 (inverted)
        Info: Type bidirectional pin card_id uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 81 warnings
    Info: Allocated 369 megabytes of memory during processing
    Info: Processing ended: Tue Sep 04 21:33:27 2007
    Info: Elapsed time: 00:29:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


