/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "vsext.vf2\t\0"
  /* 11 */ "vzext.vf2\t\0"
  /* 22 */ "c.srai64\t\0"
  /* 32 */ "c.slli64\t\0"
  /* 42 */ "c.srli64\t\0"
  /* 52 */ "vsext.vf4\t\0"
  /* 63 */ "vzext.vf4\t\0"
  /* 74 */ "vsext.vf8\t\0"
  /* 85 */ "vzext.vf8\t\0"
  /* 96 */ "rev8\t\0"
  /* 102 */ "lla\t\0"
  /* 107 */ "sfence.vma\t\0"
  /* 119 */ "sra\t\0"
  /* 124 */ "crc32.b\t\0"
  /* 133 */ "crc32c.b\t\0"
  /* 143 */ "orc.b\t\0"
  /* 150 */ "xperm.b\t\0"
  /* 159 */ "sext.b\t\0"
  /* 167 */ "lb\t\0"
  /* 171 */ "sb\t\0"
  /* 175 */ "c.sub\t\0"
  /* 182 */ "auipc\t\0"
  /* 189 */ "gorc\t\0"
  /* 195 */ "csrrc\t\0"
  /* 202 */ "crc32.d\t\0"
  /* 211 */ "fsub.d\t\0"
  /* 219 */ "fmsub.d\t\0"
  /* 228 */ "fnmsub.d\t\0"
  /* 238 */ "crc32c.d\t\0"
  /* 248 */ "sc.d\t\0"
  /* 254 */ "fadd.d\t\0"
  /* 262 */ "fmadd.d\t\0"
  /* 271 */ "fnmadd.d\t\0"
  /* 281 */ "amoadd.d\t\0"
  /* 291 */ "amoand.d\t\0"
  /* 301 */ "fle.d\t\0"
  /* 308 */ "fcvt.h.d\t\0"
  /* 318 */ "fsgnj.d\t\0"
  /* 327 */ "fcvt.l.d\t\0"
  /* 337 */ "fmul.d\t\0"
  /* 345 */ "fmin.d\t\0"
  /* 353 */ "amomin.d\t\0"
  /* 363 */ "fsgnjn.d\t\0"
  /* 373 */ "amoswap.d\t\0"
  /* 384 */ "feq.d\t\0"
  /* 391 */ "lr.d\t\0"
  /* 397 */ "amoor.d\t\0"
  /* 406 */ "amoxor.d\t\0"
  /* 416 */ "fcvt.s.d\t\0"
  /* 426 */ "fclass.d\t\0"
  /* 436 */ "flt.d\t\0"
  /* 443 */ "fsqrt.d\t\0"
  /* 452 */ "fcvt.lu.d\t\0"
  /* 463 */ "amominu.d\t\0"
  /* 474 */ "fcvt.wu.d\t\0"
  /* 485 */ "amomaxu.d\t\0"
  /* 496 */ "fdiv.d\t\0"
  /* 504 */ "fcvt.w.d\t\0"
  /* 514 */ "fmv.x.d\t\0"
  /* 523 */ "fmax.d\t\0"
  /* 531 */ "amomax.d\t\0"
  /* 541 */ "fsgnjx.d\t\0"
  /* 551 */ "c.add\t\0"
  /* 558 */ "sh1add\t\0"
  /* 566 */ "sh2add\t\0"
  /* 574 */ "sh3add\t\0"
  /* 582 */ "la.tls.gd\t\0"
  /* 593 */ "c.ld\t\0"
  /* 599 */ "c.fld\t\0"
  /* 606 */ "c.and\t\0"
  /* 613 */ "c.sd\t\0"
  /* 619 */ "c.fsd\t\0"
  /* 626 */ "fence\t\0"
  /* 633 */ "bge\t\0"
  /* 638 */ "la.tls.ie\t\0"
  /* 649 */ "bne\t\0"
  /* 654 */ "vfmv.s.f\t\0"
  /* 664 */ "vfmv.v.f\t\0"
  /* 674 */ "vfsub.vf\t\0"
  /* 684 */ "vfmsub.vf\t\0"
  /* 695 */ "vfnmsub.vf\t\0"
  /* 707 */ "vfrsub.vf\t\0"
  /* 718 */ "vfwsub.vf\t\0"
  /* 729 */ "vfmsac.vf\t\0"
  /* 740 */ "vfnmsac.vf\t\0"
  /* 752 */ "vfwnmsac.vf\t\0"
  /* 765 */ "vfwmsac.vf\t\0"
  /* 777 */ "vfmacc.vf\t\0"
  /* 788 */ "vfnmacc.vf\t\0"
  /* 800 */ "vfwnmacc.vf\t\0"
  /* 813 */ "vfwmacc.vf\t\0"
  /* 825 */ "vfadd.vf\t\0"
  /* 835 */ "vfmadd.vf\t\0"
  /* 846 */ "vfnmadd.vf\t\0"
  /* 858 */ "vfwadd.vf\t\0"
  /* 869 */ "vmfge.vf\t\0"
  /* 879 */ "vmfle.vf\t\0"
  /* 889 */ "vmfne.vf\t\0"
  /* 899 */ "vfsgnj.vf\t\0"
  /* 910 */ "vfmul.vf\t\0"
  /* 920 */ "vfwmul.vf\t\0"
  /* 931 */ "vfmin.vf\t\0"
  /* 941 */ "vfsgnjn.vf\t\0"
  /* 953 */ "vfslide1down.vf\t\0"
  /* 970 */ "vfslide1up.vf\t\0"
  /* 985 */ "vmfeq.vf\t\0"
  /* 995 */ "vmfgt.vf\t\0"
  /* 1005 */ "vmflt.vf\t\0"
  /* 1015 */ "vfdiv.vf\t\0"
  /* 1025 */ "vfrdiv.vf\t\0"
  /* 1036 */ "vfmax.vf\t\0"
  /* 1046 */ "vfsgnjx.vf\t\0"
  /* 1058 */ "vfwsub.wf\t\0"
  /* 1069 */ "vfwadd.wf\t\0"
  /* 1080 */ "c.neg\t\0"
  /* 1087 */ "crc32.h\t\0"
  /* 1096 */ "fsub.h\t\0"
  /* 1104 */ "fmsub.h\t\0"
  /* 1113 */ "fnmsub.h\t\0"
  /* 1123 */ "crc32c.h\t\0"
  /* 1133 */ "fcvt.d.h\t\0"
  /* 1143 */ "fadd.h\t\0"
  /* 1151 */ "fmadd.h\t\0"
  /* 1160 */ "fnmadd.h\t\0"
  /* 1170 */ "fle.h\t\0"
  /* 1177 */ "fsgnj.h\t\0"
  /* 1186 */ "fcvt.l.h\t\0"
  /* 1196 */ "fmul.h\t\0"
  /* 1204 */ "xperm.h\t\0"
  /* 1213 */ "fmin.h\t\0"
  /* 1221 */ "fsgnjn.h\t\0"
  /* 1231 */ "feq.h\t\0"
  /* 1238 */ "fcvt.s.h\t\0"
  /* 1248 */ "fclass.h\t\0"
  /* 1258 */ "flt.h\t\0"
  /* 1265 */ "fsqrt.h\t\0"
  /* 1274 */ "sext.h\t\0"
  /* 1282 */ "zext.h\t\0"
  /* 1290 */ "fcvt.lu.h\t\0"
  /* 1301 */ "fcvt.wu.h\t\0"
  /* 1312 */ "fdiv.h\t\0"
  /* 1320 */ "fcvt.w.h\t\0"
  /* 1330 */ "fmv.x.h\t\0"
  /* 1339 */ "fmax.h\t\0"
  /* 1347 */ "fsgnjx.h\t\0"
  /* 1357 */ "packh\t\0"
  /* 1364 */ "flh\t\0"
  /* 1369 */ "clmulh\t\0"
  /* 1377 */ "fsh\t\0"
  /* 1382 */ "fence.i\t\0"
  /* 1391 */ "vmv.v.i\t\0"
  /* 1400 */ "c.srai\t\0"
  /* 1408 */ "gorci\t\0"
  /* 1415 */ "csrrci\t\0"
  /* 1423 */ "c.addi\t\0"
  /* 1431 */ "c.andi\t\0"
  /* 1439 */ "wfi\t\0"
  /* 1444 */ "c.li\t\0"
  /* 1450 */ "unshfli\t\0"
  /* 1459 */ "c.slli\t\0"
  /* 1467 */ "c.srli\t\0"
  /* 1475 */ "vsetivli\t\0"
  /* 1485 */ "vsetvli\t\0"
  /* 1494 */ "sloi\t\0"
  /* 1500 */ "sroi\t\0"
  /* 1506 */ "bclri\t\0"
  /* 1513 */ "rori\t\0"
  /* 1519 */ "xori\t\0"
  /* 1525 */ "fsri\t\0"
  /* 1531 */ "csrrsi\t\0"
  /* 1539 */ "bseti\t\0"
  /* 1546 */ "slti\t\0"
  /* 1552 */ "bexti\t\0"
  /* 1559 */ "c.lui\t\0"
  /* 1566 */ "vssra.vi\t\0"
  /* 1576 */ "vsra.vi\t\0"
  /* 1585 */ "vrsub.vi\t\0"
  /* 1595 */ "vmadc.vi\t\0"
  /* 1605 */ "vsadd.vi\t\0"
  /* 1615 */ "vadd.vi\t\0"
  /* 1624 */ "vand.vi\t\0"
  /* 1633 */ "vmsge.vi\t\0"
  /* 1643 */ "vmsle.vi\t\0"
  /* 1653 */ "vmsne.vi\t\0"
  /* 1663 */ "vsll.vi\t\0"
  /* 1672 */ "vssrl.vi\t\0"
  /* 1682 */ "vsrl.vi\t\0"
  /* 1691 */ "vslidedown.vi\t\0"
  /* 1706 */ "vslideup.vi\t\0"
  /* 1719 */ "vmseq.vi\t\0"
  /* 1729 */ "vrgather.vi\t\0"
  /* 1742 */ "vor.vi\t\0"
  /* 1750 */ "vxor.vi\t\0"
  /* 1759 */ "vmsgt.vi\t\0"
  /* 1769 */ "vmslt.vi\t\0"
  /* 1779 */ "vsaddu.vi\t\0"
  /* 1790 */ "vmsgeu.vi\t\0"
  /* 1801 */ "vmsleu.vi\t\0"
  /* 1812 */ "vmsgtu.vi\t\0"
  /* 1823 */ "vmsltu.vi\t\0"
  /* 1834 */ "grevi\t\0"
  /* 1841 */ "binvi\t\0"
  /* 1848 */ "vnsra.wi\t\0"
  /* 1858 */ "vnsrl.wi\t\0"
  /* 1868 */ "vnclip.wi\t\0"
  /* 1879 */ "vnclipu.wi\t\0"
  /* 1891 */ "csrrwi\t\0"
  /* 1899 */ "c.j\t\0"
  /* 1904 */ "c.ebreak\t\0"
  /* 1914 */ "pack\t\0"
  /* 1920 */ "fcvt.d.l\t\0"
  /* 1930 */ "fcvt.h.l\t\0"
  /* 1940 */ "fcvt.s.l\t\0"
  /* 1950 */ "c.jal\t\0"
  /* 1957 */ "unshfl\t\0"
  /* 1965 */ "tail\t\0"
  /* 1971 */ "ecall\t\0"
  /* 1978 */ "sll\t\0"
  /* 1983 */ "rol\t\0"
  /* 1988 */ "sc.d.rl\t\0"
  /* 1997 */ "amoadd.d.rl\t\0"
  /* 2010 */ "amoand.d.rl\t\0"
  /* 2023 */ "amomin.d.rl\t\0"
  /* 2036 */ "amoswap.d.rl\t\0"
  /* 2050 */ "lr.d.rl\t\0"
  /* 2059 */ "amoor.d.rl\t\0"
  /* 2071 */ "amoxor.d.rl\t\0"
  /* 2084 */ "amominu.d.rl\t\0"
  /* 2098 */ "amomaxu.d.rl\t\0"
  /* 2112 */ "amomax.d.rl\t\0"
  /* 2125 */ "sc.w.rl\t\0"
  /* 2134 */ "amoadd.w.rl\t\0"
  /* 2147 */ "amoand.w.rl\t\0"
  /* 2160 */ "amomin.w.rl\t\0"
  /* 2173 */ "amoswap.w.rl\t\0"
  /* 2187 */ "lr.w.rl\t\0"
  /* 2196 */ "amoor.w.rl\t\0"
  /* 2208 */ "amoxor.w.rl\t\0"
  /* 2221 */ "amominu.w.rl\t\0"
  /* 2235 */ "amomaxu.w.rl\t\0"
  /* 2249 */ "amomax.w.rl\t\0"
  /* 2262 */ "sc.d.aqrl\t\0"
  /* 2273 */ "amoadd.d.aqrl\t\0"
  /* 2288 */ "amoand.d.aqrl\t\0"
  /* 2303 */ "amomin.d.aqrl\t\0"
  /* 2318 */ "amoswap.d.aqrl\t\0"
  /* 2334 */ "lr.d.aqrl\t\0"
  /* 2345 */ "amoor.d.aqrl\t\0"
  /* 2359 */ "amoxor.d.aqrl\t\0"
  /* 2374 */ "amominu.d.aqrl\t\0"
  /* 2390 */ "amomaxu.d.aqrl\t\0"
  /* 2406 */ "amomax.d.aqrl\t\0"
  /* 2421 */ "sc.w.aqrl\t\0"
  /* 2432 */ "amoadd.w.aqrl\t\0"
  /* 2447 */ "amoand.w.aqrl\t\0"
  /* 2462 */ "amomin.w.aqrl\t\0"
  /* 2477 */ "amoswap.w.aqrl\t\0"
  /* 2493 */ "lr.w.aqrl\t\0"
  /* 2504 */ "amoor.w.aqrl\t\0"
  /* 2518 */ "amoxor.w.aqrl\t\0"
  /* 2533 */ "amominu.w.aqrl\t\0"
  /* 2549 */ "amomaxu.w.aqrl\t\0"
  /* 2565 */ "amomax.w.aqrl\t\0"
  /* 2580 */ "srl\t\0"
  /* 2585 */ "fsl\t\0"
  /* 2590 */ "clmul\t\0"
  /* 2597 */ "vsetvl\t\0"
  /* 2605 */ "viota.m\t\0"
  /* 2614 */ "vpopc.m\t\0"
  /* 2623 */ "vmsbf.m\t\0"
  /* 2632 */ "vmsif.m\t\0"
  /* 2641 */ "vmsof.m\t\0"
  /* 2650 */ "vfirst.m\t\0"
  /* 2660 */ "rem\t\0"
  /* 2665 */ "vfmerge.vfm\t\0"
  /* 2678 */ "vmadc.vim\t\0"
  /* 2689 */ "vadc.vim\t\0"
  /* 2699 */ "vmerge.vim\t\0"
  /* 2711 */ "vmand.mm\t\0"
  /* 2721 */ "vmnand.mm\t\0"
  /* 2732 */ "vmor.mm\t\0"
  /* 2741 */ "vmnor.mm\t\0"
  /* 2751 */ "vmxnor.mm\t\0"
  /* 2762 */ "vmxor.mm\t\0"
  /* 2772 */ "vmandnot.mm\t\0"
  /* 2785 */ "vmornot.mm\t\0"
  /* 2797 */ "vcompress.vm\t\0"
  /* 2811 */ "vmsbc.vvm\t\0"
  /* 2822 */ "vsbc.vvm\t\0"
  /* 2832 */ "vmadc.vvm\t\0"
  /* 2843 */ "vadc.vvm\t\0"
  /* 2853 */ "vmerge.vvm\t\0"
  /* 2865 */ "vmsbc.vxm\t\0"
  /* 2876 */ "vsbc.vxm\t\0"
  /* 2886 */ "vmadc.vxm\t\0"
  /* 2897 */ "vadc.vxm\t\0"
  /* 2907 */ "vmerge.vxm\t\0"
  /* 2919 */ "xperm.n\t\0"
  /* 2928 */ "andn\t\0"
  /* 2934 */ "min\t\0"
  /* 2939 */ "c.addi4spn\t\0"
  /* 2951 */ "orn\t\0"
  /* 2956 */ "slo\t\0"
  /* 2961 */ "sro\t\0"
  /* 2966 */ "fence.tso\t\0"
  /* 2977 */ "bfp\t\0"
  /* 2982 */ "bmatflip\t\0"
  /* 2992 */ "c.unimp\t\0"
  /* 3001 */ "jump\t\0"
  /* 3007 */ "c.nop\t\0"
  /* 3014 */ "cpop\t\0"
  /* 3020 */ "c.addi16sp\t\0"
  /* 3032 */ "c.ldsp\t\0"
  /* 3040 */ "c.fldsp\t\0"
  /* 3049 */ "c.sdsp\t\0"
  /* 3057 */ "c.fsdsp\t\0"
  /* 3066 */ "c.lwsp\t\0"
  /* 3074 */ "c.flwsp\t\0"
  /* 3083 */ "c.swsp\t\0"
  /* 3091 */ "c.fswsp\t\0"
  /* 3100 */ "sc.d.aq\t\0"
  /* 3109 */ "amoadd.d.aq\t\0"
  /* 3122 */ "amoand.d.aq\t\0"
  /* 3135 */ "amomin.d.aq\t\0"
  /* 3148 */ "amoswap.d.aq\t\0"
  /* 3162 */ "lr.d.aq\t\0"
  /* 3171 */ "amoor.d.aq\t\0"
  /* 3183 */ "amoxor.d.aq\t\0"
  /* 3196 */ "amominu.d.aq\t\0"
  /* 3210 */ "amomaxu.d.aq\t\0"
  /* 3224 */ "amomax.d.aq\t\0"
  /* 3237 */ "sc.w.aq\t\0"
  /* 3246 */ "amoadd.w.aq\t\0"
  /* 3259 */ "amoand.w.aq\t\0"
  /* 3272 */ "amomin.w.aq\t\0"
  /* 3285 */ "amoswap.w.aq\t\0"
  /* 3299 */ "lr.w.aq\t\0"
  /* 3308 */ "amoor.w.aq\t\0"
  /* 3320 */ "amoxor.w.aq\t\0"
  /* 3333 */ "amominu.w.aq\t\0"
  /* 3347 */ "amomaxu.w.aq\t\0"
  /* 3361 */ "amomax.w.aq\t\0"
  /* 3374 */ "beq\t\0"
  /* 3379 */ "c.jr\t\0"
  /* 3385 */ "c.jalr\t\0"
  /* 3393 */ "bclr\t\0"
  /* 3399 */ "clmulr\t\0"
  /* 3407 */ "c.or\t\0"
  /* 3413 */ "xnor\t\0"
  /* 3419 */ "ror\t\0"
  /* 3424 */ "bmator\t\0"
  /* 3432 */ "c.xor\t\0"
  /* 3439 */ "bmatxor\t\0"
  /* 3448 */ "fsr\t\0"
  /* 3453 */ "fsub.s\t\0"
  /* 3461 */ "fmsub.s\t\0"
  /* 3470 */ "fnmsub.s\t\0"
  /* 3480 */ "fcvt.d.s\t\0"
  /* 3490 */ "fadd.s\t\0"
  /* 3498 */ "fmadd.s\t\0"
  /* 3507 */ "fnmadd.s\t\0"
  /* 3517 */ "fle.s\t\0"
  /* 3524 */ "vfmv.f.s\t\0"
  /* 3534 */ "fcvt.h.s\t\0"
  /* 3544 */ "fsgnj.s\t\0"
  /* 3553 */ "fcvt.l.s\t\0"
  /* 3563 */ "fmul.s\t\0"
  /* 3571 */ "fmin.s\t\0"
  /* 3579 */ "fsgnjn.s\t\0"
  /* 3589 */ "feq.s\t\0"
  /* 3596 */ "fclass.s\t\0"
  /* 3606 */ "flt.s\t\0"
  /* 3613 */ "fsqrt.s\t\0"
  /* 3622 */ "fcvt.lu.s\t\0"
  /* 3633 */ "fcvt.wu.s\t\0"
  /* 3644 */ "fdiv.s\t\0"
  /* 3652 */ "fcvt.w.s\t\0"
  /* 3662 */ "vmv.x.s\t\0"
  /* 3671 */ "fmax.s\t\0"
  /* 3679 */ "fsgnjx.s\t\0"
  /* 3689 */ "csrrs\t\0"
  /* 3696 */ "bcompress\t\0"
  /* 3707 */ "bdecompress\t\0"
  /* 3720 */ "vredand.vs\t\0"
  /* 3732 */ "vfredsum.vs\t\0"
  /* 3745 */ "vredsum.vs\t\0"
  /* 3757 */ "vfwredsum.vs\t\0"
  /* 3771 */ "vwredsum.vs\t\0"
  /* 3784 */ "vfredosum.vs\t\0"
  /* 3798 */ "vfwredosum.vs\t\0"
  /* 3813 */ "vfredmin.vs\t\0"
  /* 3826 */ "vredmin.vs\t\0"
  /* 3838 */ "vredor.vs\t\0"
  /* 3849 */ "vredxor.vs\t\0"
  /* 3861 */ "vwredsumu.vs\t\0"
  /* 3875 */ "vredminu.vs\t\0"
  /* 3888 */ "vredmaxu.vs\t\0"
  /* 3901 */ "vfredmax.vs\t\0"
  /* 3914 */ "vredmax.vs\t\0"
  /* 3926 */ "dret\t\0"
  /* 3932 */ "mret\t\0"
  /* 3938 */ "sret\t\0"
  /* 3944 */ "uret\t\0"
  /* 3950 */ "bset\t\0"
  /* 3956 */ "blt\t\0"
  /* 3961 */ "slt\t\0"
  /* 3966 */ "c.not\t\0"
  /* 3973 */ "bext\t\0"
  /* 3979 */ "lbu\t\0"
  /* 3984 */ "bgeu\t\0"
  /* 3990 */ "mulhu\t\0"
  /* 3997 */ "sltiu\t\0"
  /* 4004 */ "packu\t\0"
  /* 4011 */ "fcvt.d.lu\t\0"
  /* 4022 */ "fcvt.h.lu\t\0"
  /* 4033 */ "fcvt.s.lu\t\0"
  /* 4044 */ "remu\t\0"
  /* 4050 */ "minu\t\0"
  /* 4056 */ "mulhsu\t\0"
  /* 4064 */ "bltu\t\0"
  /* 4070 */ "sltu\t\0"
  /* 4076 */ "divu\t\0"
  /* 4082 */ "fcvt.d.wu\t\0"
  /* 4093 */ "fcvt.h.wu\t\0"
  /* 4104 */ "fcvt.s.wu\t\0"
  /* 4115 */ "lwu\t\0"
  /* 4120 */ "maxu\t\0"
  /* 4126 */ "vle1.v\t\0"
  /* 4134 */ "vse1.v\t\0"
  /* 4142 */ "vlseg2e32.v\t\0"
  /* 4155 */ "vlsseg2e32.v\t\0"
  /* 4169 */ "vssseg2e32.v\t\0"
  /* 4183 */ "vsseg2e32.v\t\0"
  /* 4196 */ "vlseg3e32.v\t\0"
  /* 4209 */ "vlsseg3e32.v\t\0"
  /* 4223 */ "vssseg3e32.v\t\0"
  /* 4237 */ "vsseg3e32.v\t\0"
  /* 4250 */ "vlseg4e32.v\t\0"
  /* 4263 */ "vlsseg4e32.v\t\0"
  /* 4277 */ "vssseg4e32.v\t\0"
  /* 4291 */ "vsseg4e32.v\t\0"
  /* 4304 */ "vlseg5e32.v\t\0"
  /* 4317 */ "vlsseg5e32.v\t\0"
  /* 4331 */ "vssseg5e32.v\t\0"
  /* 4345 */ "vsseg5e32.v\t\0"
  /* 4358 */ "vlseg6e32.v\t\0"
  /* 4371 */ "vlsseg6e32.v\t\0"
  /* 4385 */ "vssseg6e32.v\t\0"
  /* 4399 */ "vsseg6e32.v\t\0"
  /* 4412 */ "vlseg7e32.v\t\0"
  /* 4425 */ "vlsseg7e32.v\t\0"
  /* 4439 */ "vssseg7e32.v\t\0"
  /* 4453 */ "vsseg7e32.v\t\0"
  /* 4466 */ "vlseg8e32.v\t\0"
  /* 4479 */ "vlsseg8e32.v\t\0"
  /* 4493 */ "vssseg8e32.v\t\0"
  /* 4507 */ "vsseg8e32.v\t\0"
  /* 4520 */ "vle32.v\t\0"
  /* 4529 */ "vl1re32.v\t\0"
  /* 4540 */ "vl2re32.v\t\0"
  /* 4551 */ "vl4re32.v\t\0"
  /* 4562 */ "vl8re32.v\t\0"
  /* 4573 */ "vlse32.v\t\0"
  /* 4583 */ "vsse32.v\t\0"
  /* 4593 */ "vse32.v\t\0"
  /* 4602 */ "vloxseg2ei32.v\t\0"
  /* 4618 */ "vsoxseg2ei32.v\t\0"
  /* 4634 */ "vluxseg2ei32.v\t\0"
  /* 4650 */ "vsuxseg2ei32.v\t\0"
  /* 4666 */ "vloxseg3ei32.v\t\0"
  /* 4682 */ "vsoxseg3ei32.v\t\0"
  /* 4698 */ "vluxseg3ei32.v\t\0"
  /* 4714 */ "vsuxseg3ei32.v\t\0"
  /* 4730 */ "vloxseg4ei32.v\t\0"
  /* 4746 */ "vsoxseg4ei32.v\t\0"
  /* 4762 */ "vluxseg4ei32.v\t\0"
  /* 4778 */ "vsuxseg4ei32.v\t\0"
  /* 4794 */ "vloxseg5ei32.v\t\0"
  /* 4810 */ "vsoxseg5ei32.v\t\0"
  /* 4826 */ "vluxseg5ei32.v\t\0"
  /* 4842 */ "vsuxseg5ei32.v\t\0"
  /* 4858 */ "vloxseg6ei32.v\t\0"
  /* 4874 */ "vsoxseg6ei32.v\t\0"
  /* 4890 */ "vluxseg6ei32.v\t\0"
  /* 4906 */ "vsuxseg6ei32.v\t\0"
  /* 4922 */ "vloxseg7ei32.v\t\0"
  /* 4938 */ "vsoxseg7ei32.v\t\0"
  /* 4954 */ "vluxseg7ei32.v\t\0"
  /* 4970 */ "vsuxseg7ei32.v\t\0"
  /* 4986 */ "vloxseg8ei32.v\t\0"
  /* 5002 */ "vsoxseg8ei32.v\t\0"
  /* 5018 */ "vluxseg8ei32.v\t\0"
  /* 5034 */ "vsuxseg8ei32.v\t\0"
  /* 5050 */ "vamoaddei32.v\t\0"
  /* 5065 */ "vamoandei32.v\t\0"
  /* 5080 */ "vamominei32.v\t\0"
  /* 5095 */ "vamoswapei32.v\t\0"
  /* 5111 */ "vamoorei32.v\t\0"
  /* 5125 */ "vamoxorei32.v\t\0"
  /* 5140 */ "vamominuei32.v\t\0"
  /* 5156 */ "vamomaxuei32.v\t\0"
  /* 5172 */ "vamomaxei32.v\t\0"
  /* 5187 */ "vloxei32.v\t\0"
  /* 5199 */ "vsoxei32.v\t\0"
  /* 5211 */ "vluxei32.v\t\0"
  /* 5223 */ "vsuxei32.v\t\0"
  /* 5235 */ "vlseg2e64.v\t\0"
  /* 5248 */ "vlsseg2e64.v\t\0"
  /* 5262 */ "vssseg2e64.v\t\0"
  /* 5276 */ "vsseg2e64.v\t\0"
  /* 5289 */ "vlseg3e64.v\t\0"
  /* 5302 */ "vlsseg3e64.v\t\0"
  /* 5316 */ "vssseg3e64.v\t\0"
  /* 5330 */ "vsseg3e64.v\t\0"
  /* 5343 */ "vlseg4e64.v\t\0"
  /* 5356 */ "vlsseg4e64.v\t\0"
  /* 5370 */ "vssseg4e64.v\t\0"
  /* 5384 */ "vsseg4e64.v\t\0"
  /* 5397 */ "vlseg5e64.v\t\0"
  /* 5410 */ "vlsseg5e64.v\t\0"
  /* 5424 */ "vssseg5e64.v\t\0"
  /* 5438 */ "vsseg5e64.v\t\0"
  /* 5451 */ "vlseg6e64.v\t\0"
  /* 5464 */ "vlsseg6e64.v\t\0"
  /* 5478 */ "vssseg6e64.v\t\0"
  /* 5492 */ "vsseg6e64.v\t\0"
  /* 5505 */ "vlseg7e64.v\t\0"
  /* 5518 */ "vlsseg7e64.v\t\0"
  /* 5532 */ "vssseg7e64.v\t\0"
  /* 5546 */ "vsseg7e64.v\t\0"
  /* 5559 */ "vlseg8e64.v\t\0"
  /* 5572 */ "vlsseg8e64.v\t\0"
  /* 5586 */ "vssseg8e64.v\t\0"
  /* 5600 */ "vsseg8e64.v\t\0"
  /* 5613 */ "vle64.v\t\0"
  /* 5622 */ "vl1re64.v\t\0"
  /* 5633 */ "vl2re64.v\t\0"
  /* 5644 */ "vl4re64.v\t\0"
  /* 5655 */ "vl8re64.v\t\0"
  /* 5666 */ "vlse64.v\t\0"
  /* 5676 */ "vsse64.v\t\0"
  /* 5686 */ "vse64.v\t\0"
  /* 5695 */ "vloxseg2ei64.v\t\0"
  /* 5711 */ "vsoxseg2ei64.v\t\0"
  /* 5727 */ "vluxseg2ei64.v\t\0"
  /* 5743 */ "vsuxseg2ei64.v\t\0"
  /* 5759 */ "vloxseg3ei64.v\t\0"
  /* 5775 */ "vsoxseg3ei64.v\t\0"
  /* 5791 */ "vluxseg3ei64.v\t\0"
  /* 5807 */ "vsuxseg3ei64.v\t\0"
  /* 5823 */ "vloxseg4ei64.v\t\0"
  /* 5839 */ "vsoxseg4ei64.v\t\0"
  /* 5855 */ "vluxseg4ei64.v\t\0"
  /* 5871 */ "vsuxseg4ei64.v\t\0"
  /* 5887 */ "vloxseg5ei64.v\t\0"
  /* 5903 */ "vsoxseg5ei64.v\t\0"
  /* 5919 */ "vluxseg5ei64.v\t\0"
  /* 5935 */ "vsuxseg5ei64.v\t\0"
  /* 5951 */ "vloxseg6ei64.v\t\0"
  /* 5967 */ "vsoxseg6ei64.v\t\0"
  /* 5983 */ "vluxseg6ei64.v\t\0"
  /* 5999 */ "vsuxseg6ei64.v\t\0"
  /* 6015 */ "vloxseg7ei64.v\t\0"
  /* 6031 */ "vsoxseg7ei64.v\t\0"
  /* 6047 */ "vluxseg7ei64.v\t\0"
  /* 6063 */ "vsuxseg7ei64.v\t\0"
  /* 6079 */ "vloxseg8ei64.v\t\0"
  /* 6095 */ "vsoxseg8ei64.v\t\0"
  /* 6111 */ "vluxseg8ei64.v\t\0"
  /* 6127 */ "vsuxseg8ei64.v\t\0"
  /* 6143 */ "vamoaddei64.v\t\0"
  /* 6158 */ "vamoandei64.v\t\0"
  /* 6173 */ "vamominei64.v\t\0"
  /* 6188 */ "vamoswapei64.v\t\0"
  /* 6204 */ "vamoorei64.v\t\0"
  /* 6218 */ "vamoxorei64.v\t\0"
  /* 6233 */ "vamominuei64.v\t\0"
  /* 6249 */ "vamomaxuei64.v\t\0"
  /* 6265 */ "vamomaxei64.v\t\0"
  /* 6280 */ "vloxei64.v\t\0"
  /* 6292 */ "vsoxei64.v\t\0"
  /* 6304 */ "vluxei64.v\t\0"
  /* 6316 */ "vsuxei64.v\t\0"
  /* 6328 */ "vlseg2e16.v\t\0"
  /* 6341 */ "vlsseg2e16.v\t\0"
  /* 6355 */ "vssseg2e16.v\t\0"
  /* 6369 */ "vsseg2e16.v\t\0"
  /* 6382 */ "vlseg3e16.v\t\0"
  /* 6395 */ "vlsseg3e16.v\t\0"
  /* 6409 */ "vssseg3e16.v\t\0"
  /* 6423 */ "vsseg3e16.v\t\0"
  /* 6436 */ "vlseg4e16.v\t\0"
  /* 6449 */ "vlsseg4e16.v\t\0"
  /* 6463 */ "vssseg4e16.v\t\0"
  /* 6477 */ "vsseg4e16.v\t\0"
  /* 6490 */ "vlseg5e16.v\t\0"
  /* 6503 */ "vlsseg5e16.v\t\0"
  /* 6517 */ "vssseg5e16.v\t\0"
  /* 6531 */ "vsseg5e16.v\t\0"
  /* 6544 */ "vlseg6e16.v\t\0"
  /* 6557 */ "vlsseg6e16.v\t\0"
  /* 6571 */ "vssseg6e16.v\t\0"
  /* 6585 */ "vsseg6e16.v\t\0"
  /* 6598 */ "vlseg7e16.v\t\0"
  /* 6611 */ "vlsseg7e16.v\t\0"
  /* 6625 */ "vssseg7e16.v\t\0"
  /* 6639 */ "vsseg7e16.v\t\0"
  /* 6652 */ "vlseg8e16.v\t\0"
  /* 6665 */ "vlsseg8e16.v\t\0"
  /* 6679 */ "vssseg8e16.v\t\0"
  /* 6693 */ "vsseg8e16.v\t\0"
  /* 6706 */ "vle16.v\t\0"
  /* 6715 */ "vl1re16.v\t\0"
  /* 6726 */ "vl2re16.v\t\0"
  /* 6737 */ "vl4re16.v\t\0"
  /* 6748 */ "vl8re16.v\t\0"
  /* 6759 */ "vlse16.v\t\0"
  /* 6769 */ "vsse16.v\t\0"
  /* 6779 */ "vse16.v\t\0"
  /* 6788 */ "vloxseg2ei16.v\t\0"
  /* 6804 */ "vsoxseg2ei16.v\t\0"
  /* 6820 */ "vluxseg2ei16.v\t\0"
  /* 6836 */ "vsuxseg2ei16.v\t\0"
  /* 6852 */ "vloxseg3ei16.v\t\0"
  /* 6868 */ "vsoxseg3ei16.v\t\0"
  /* 6884 */ "vluxseg3ei16.v\t\0"
  /* 6900 */ "vsuxseg3ei16.v\t\0"
  /* 6916 */ "vloxseg4ei16.v\t\0"
  /* 6932 */ "vsoxseg4ei16.v\t\0"
  /* 6948 */ "vluxseg4ei16.v\t\0"
  /* 6964 */ "vsuxseg4ei16.v\t\0"
  /* 6980 */ "vloxseg5ei16.v\t\0"
  /* 6996 */ "vsoxseg5ei16.v\t\0"
  /* 7012 */ "vluxseg5ei16.v\t\0"
  /* 7028 */ "vsuxseg5ei16.v\t\0"
  /* 7044 */ "vloxseg6ei16.v\t\0"
  /* 7060 */ "vsoxseg6ei16.v\t\0"
  /* 7076 */ "vluxseg6ei16.v\t\0"
  /* 7092 */ "vsuxseg6ei16.v\t\0"
  /* 7108 */ "vloxseg7ei16.v\t\0"
  /* 7124 */ "vsoxseg7ei16.v\t\0"
  /* 7140 */ "vluxseg7ei16.v\t\0"
  /* 7156 */ "vsuxseg7ei16.v\t\0"
  /* 7172 */ "vloxseg8ei16.v\t\0"
  /* 7188 */ "vsoxseg8ei16.v\t\0"
  /* 7204 */ "vluxseg8ei16.v\t\0"
  /* 7220 */ "vsuxseg8ei16.v\t\0"
  /* 7236 */ "vamoaddei16.v\t\0"
  /* 7251 */ "vamoandei16.v\t\0"
  /* 7266 */ "vamominei16.v\t\0"
  /* 7281 */ "vamoswapei16.v\t\0"
  /* 7297 */ "vamoorei16.v\t\0"
  /* 7311 */ "vamoxorei16.v\t\0"
  /* 7326 */ "vamominuei16.v\t\0"
  /* 7342 */ "vamomaxuei16.v\t\0"
  /* 7358 */ "vamomaxei16.v\t\0"
  /* 7373 */ "vloxei16.v\t\0"
  /* 7385 */ "vsoxei16.v\t\0"
  /* 7397 */ "vluxei16.v\t\0"
  /* 7409 */ "vsuxei16.v\t\0"
  /* 7421 */ "vfrec7.v\t\0"
  /* 7431 */ "vfrsqrt7.v\t\0"
  /* 7443 */ "vlseg2e8.v\t\0"
  /* 7455 */ "vlsseg2e8.v\t\0"
  /* 7468 */ "vssseg2e8.v\t\0"
  /* 7481 */ "vsseg2e8.v\t\0"
  /* 7493 */ "vlseg3e8.v\t\0"
  /* 7505 */ "vlsseg3e8.v\t\0"
  /* 7518 */ "vssseg3e8.v\t\0"
  /* 7531 */ "vsseg3e8.v\t\0"
  /* 7543 */ "vlseg4e8.v\t\0"
  /* 7555 */ "vlsseg4e8.v\t\0"
  /* 7568 */ "vssseg4e8.v\t\0"
  /* 7581 */ "vsseg4e8.v\t\0"
  /* 7593 */ "vlseg5e8.v\t\0"
  /* 7605 */ "vlsseg5e8.v\t\0"
  /* 7618 */ "vssseg5e8.v\t\0"
  /* 7631 */ "vsseg5e8.v\t\0"
  /* 7643 */ "vlseg6e8.v\t\0"
  /* 7655 */ "vlsseg6e8.v\t\0"
  /* 7668 */ "vssseg6e8.v\t\0"
  /* 7681 */ "vsseg6e8.v\t\0"
  /* 7693 */ "vlseg7e8.v\t\0"
  /* 7705 */ "vlsseg7e8.v\t\0"
  /* 7718 */ "vssseg7e8.v\t\0"
  /* 7731 */ "vsseg7e8.v\t\0"
  /* 7743 */ "vlseg8e8.v\t\0"
  /* 7755 */ "vlsseg8e8.v\t\0"
  /* 7768 */ "vssseg8e8.v\t\0"
  /* 7781 */ "vsseg8e8.v\t\0"
  /* 7793 */ "vle8.v\t\0"
  /* 7801 */ "vl1re8.v\t\0"
  /* 7811 */ "vl2re8.v\t\0"
  /* 7821 */ "vl4re8.v\t\0"
  /* 7831 */ "vl8re8.v\t\0"
  /* 7841 */ "vlse8.v\t\0"
  /* 7850 */ "vsse8.v\t\0"
  /* 7859 */ "vse8.v\t\0"
  /* 7867 */ "vloxseg2ei8.v\t\0"
  /* 7882 */ "vsoxseg2ei8.v\t\0"
  /* 7897 */ "vluxseg2ei8.v\t\0"
  /* 7912 */ "vsuxseg2ei8.v\t\0"
  /* 7927 */ "vloxseg3ei8.v\t\0"
  /* 7942 */ "vsoxseg3ei8.v\t\0"
  /* 7957 */ "vluxseg3ei8.v\t\0"
  /* 7972 */ "vsuxseg3ei8.v\t\0"
  /* 7987 */ "vloxseg4ei8.v\t\0"
  /* 8002 */ "vsoxseg4ei8.v\t\0"
  /* 8017 */ "vluxseg4ei8.v\t\0"
  /* 8032 */ "vsuxseg4ei8.v\t\0"
  /* 8047 */ "vloxseg5ei8.v\t\0"
  /* 8062 */ "vsoxseg5ei8.v\t\0"
  /* 8077 */ "vluxseg5ei8.v\t\0"
  /* 8092 */ "vsuxseg5ei8.v\t\0"
  /* 8107 */ "vloxseg6ei8.v\t\0"
  /* 8122 */ "vsoxseg6ei8.v\t\0"
  /* 8137 */ "vluxseg6ei8.v\t\0"
  /* 8152 */ "vsuxseg6ei8.v\t\0"
  /* 8167 */ "vloxseg7ei8.v\t\0"
  /* 8182 */ "vsoxseg7ei8.v\t\0"
  /* 8197 */ "vluxseg7ei8.v\t\0"
  /* 8212 */ "vsuxseg7ei8.v\t\0"
  /* 8227 */ "vloxseg8ei8.v\t\0"
  /* 8242 */ "vsoxseg8ei8.v\t\0"
  /* 8257 */ "vluxseg8ei8.v\t\0"
  /* 8272 */ "vsuxseg8ei8.v\t\0"
  /* 8287 */ "vamoaddei8.v\t\0"
  /* 8301 */ "vamoandei8.v\t\0"
  /* 8315 */ "vamominei8.v\t\0"
  /* 8329 */ "vamoswapei8.v\t\0"
  /* 8344 */ "vamoorei8.v\t\0"
  /* 8357 */ "vamoxorei8.v\t\0"
  /* 8371 */ "vamominuei8.v\t\0"
  /* 8386 */ "vamomaxuei8.v\t\0"
  /* 8401 */ "vamomaxei8.v\t\0"
  /* 8415 */ "vloxei8.v\t\0"
  /* 8426 */ "vsoxei8.v\t\0"
  /* 8437 */ "vluxei8.v\t\0"
  /* 8448 */ "vsuxei8.v\t\0"
  /* 8459 */ "vid.v\t\0"
  /* 8466 */ "vfwcvt.f.f.v\t\0"
  /* 8480 */ "vfcvt.xu.f.v\t\0"
  /* 8494 */ "vfwcvt.xu.f.v\t\0"
  /* 8509 */ "vfcvt.rtz.xu.f.v\t\0"
  /* 8527 */ "vfwcvt.rtz.xu.f.v\t\0"
  /* 8546 */ "vfcvt.x.f.v\t\0"
  /* 8559 */ "vfwcvt.x.f.v\t\0"
  /* 8573 */ "vfcvt.rtz.x.f.v\t\0"
  /* 8590 */ "vfwcvt.rtz.x.f.v\t\0"
  /* 8608 */ "vlseg2e32ff.v\t\0"
  /* 8623 */ "vlseg3e32ff.v\t\0"
  /* 8638 */ "vlseg4e32ff.v\t\0"
  /* 8653 */ "vlseg5e32ff.v\t\0"
  /* 8668 */ "vlseg6e32ff.v\t\0"
  /* 8683 */ "vlseg7e32ff.v\t\0"
  /* 8698 */ "vlseg8e32ff.v\t\0"
  /* 8713 */ "vle32ff.v\t\0"
  /* 8724 */ "vlseg2e64ff.v\t\0"
  /* 8739 */ "vlseg3e64ff.v\t\0"
  /* 8754 */ "vlseg4e64ff.v\t\0"
  /* 8769 */ "vlseg5e64ff.v\t\0"
  /* 8784 */ "vlseg6e64ff.v\t\0"
  /* 8799 */ "vlseg7e64ff.v\t\0"
  /* 8814 */ "vlseg8e64ff.v\t\0"
  /* 8829 */ "vle64ff.v\t\0"
  /* 8840 */ "vlseg2e16ff.v\t\0"
  /* 8855 */ "vlseg3e16ff.v\t\0"
  /* 8870 */ "vlseg4e16ff.v\t\0"
  /* 8885 */ "vlseg5e16ff.v\t\0"
  /* 8900 */ "vlseg6e16ff.v\t\0"
  /* 8915 */ "vlseg7e16ff.v\t\0"
  /* 8930 */ "vlseg8e16ff.v\t\0"
  /* 8945 */ "vle16ff.v\t\0"
  /* 8956 */ "vlseg2e8ff.v\t\0"
  /* 8970 */ "vlseg3e8ff.v\t\0"
  /* 8984 */ "vlseg4e8ff.v\t\0"
  /* 8998 */ "vlseg5e8ff.v\t\0"
  /* 9012 */ "vlseg6e8ff.v\t\0"
  /* 9026 */ "vlseg7e8ff.v\t\0"
  /* 9040 */ "vlseg8e8ff.v\t\0"
  /* 9054 */ "vle8ff.v\t\0"
  /* 9064 */ "vs1r.v\t\0"
  /* 9072 */ "vmv1r.v\t\0"
  /* 9081 */ "vs2r.v\t\0"
  /* 9089 */ "vmv2r.v\t\0"
  /* 9098 */ "vs4r.v\t\0"
  /* 9106 */ "vmv4r.v\t\0"
  /* 9115 */ "vs8r.v\t\0"
  /* 9123 */ "vmv8r.v\t\0"
  /* 9132 */ "vfclass.v\t\0"
  /* 9143 */ "vfsqrt.v\t\0"
  /* 9153 */ "vfcvt.f.xu.v\t\0"
  /* 9167 */ "vfwcvt.f.xu.v\t\0"
  /* 9182 */ "vmv.v.v\t\0"
  /* 9191 */ "vfcvt.f.x.v\t\0"
  /* 9204 */ "vfwcvt.f.x.v\t\0"
  /* 9218 */ "grev\t\0"
  /* 9224 */ "div\t\0"
  /* 9229 */ "c.mv\t\0"
  /* 9235 */ "binv\t\0"
  /* 9241 */ "cmov\t\0"
  /* 9247 */ "vrgatherei16.vv\t\0"
  /* 9264 */ "vssra.vv\t\0"
  /* 9274 */ "vsra.vv\t\0"
  /* 9283 */ "vasub.vv\t\0"
  /* 9293 */ "vfsub.vv\t\0"
  /* 9303 */ "vfmsub.vv\t\0"
  /* 9314 */ "vfnmsub.vv\t\0"
  /* 9326 */ "vnmsub.vv\t\0"
  /* 9337 */ "vssub.vv\t\0"
  /* 9347 */ "vsub.vv\t\0"
  /* 9356 */ "vfwsub.vv\t\0"
  /* 9367 */ "vwsub.vv\t\0"
  /* 9377 */ "vfmsac.vv\t\0"
  /* 9388 */ "vfnmsac.vv\t\0"
  /* 9400 */ "vnmsac.vv\t\0"
  /* 9411 */ "vfwnmsac.vv\t\0"
  /* 9424 */ "vfwmsac.vv\t\0"
  /* 9436 */ "vmsbc.vv\t\0"
  /* 9446 */ "vfmacc.vv\t\0"
  /* 9457 */ "vfnmacc.vv\t\0"
  /* 9469 */ "vfwnmacc.vv\t\0"
  /* 9482 */ "vmacc.vv\t\0"
  /* 9492 */ "vfwmacc.vv\t\0"
  /* 9504 */ "vwmacc.vv\t\0"
  /* 9515 */ "vmadc.vv\t\0"
  /* 9525 */ "vaadd.vv\t\0"
  /* 9535 */ "vfadd.vv\t\0"
  /* 9545 */ "vfmadd.vv\t\0"
  /* 9556 */ "vfnmadd.vv\t\0"
  /* 9568 */ "vmadd.vv\t\0"
  /* 9578 */ "vsadd.vv\t\0"
  /* 9588 */ "vadd.vv\t\0"
  /* 9597 */ "vfwadd.vv\t\0"
  /* 9608 */ "vwadd.vv\t\0"
  /* 9618 */ "vand.vv\t\0"
  /* 9627 */ "vmfle.vv\t\0"
  /* 9637 */ "vmsle.vv\t\0"
  /* 9647 */ "vmfne.vv\t\0"
  /* 9657 */ "vmsne.vv\t\0"
  /* 9667 */ "vmulh.vv\t\0"
  /* 9677 */ "vfsgnj.vv\t\0"
  /* 9688 */ "vsll.vv\t\0"
  /* 9697 */ "vssrl.vv\t\0"
  /* 9707 */ "vsrl.vv\t\0"
  /* 9716 */ "vfmul.vv\t\0"
  /* 9726 */ "vsmul.vv\t\0"
  /* 9736 */ "vmul.vv\t\0"
  /* 9745 */ "vfwmul.vv\t\0"
  /* 9756 */ "vwmul.vv\t\0"
  /* 9766 */ "vrem.vv\t\0"
  /* 9775 */ "vfmin.vv\t\0"
  /* 9785 */ "vmin.vv\t\0"
  /* 9794 */ "vfsgnjn.vv\t\0"
  /* 9806 */ "vmfeq.vv\t\0"
  /* 9816 */ "vmseq.vv\t\0"
  /* 9826 */ "vrgather.vv\t\0"
  /* 9839 */ "vor.vv\t\0"
  /* 9847 */ "vxor.vv\t\0"
  /* 9856 */ "vmflt.vv\t\0"
  /* 9866 */ "vmslt.vv\t\0"
  /* 9876 */ "vasubu.vv\t\0"
  /* 9887 */ "vssubu.vv\t\0"
  /* 9898 */ "vwsubu.vv\t\0"
  /* 9909 */ "vwmaccu.vv\t\0"
  /* 9921 */ "vaaddu.vv\t\0"
  /* 9932 */ "vsaddu.vv\t\0"
  /* 9943 */ "vwaddu.vv\t\0"
  /* 9954 */ "vmsleu.vv\t\0"
  /* 9965 */ "vmulhu.vv\t\0"
  /* 9976 */ "vwmulu.vv\t\0"
  /* 9987 */ "vremu.vv\t\0"
  /* 9997 */ "vminu.vv\t\0"
  /* 10007 */ "vwmaccsu.vv\t\0"
  /* 10020 */ "vmulhsu.vv\t\0"
  /* 10032 */ "vwmulsu.vv\t\0"
  /* 10044 */ "vmsltu.vv\t\0"
  /* 10055 */ "vdivu.vv\t\0"
  /* 10065 */ "vmaxu.vv\t\0"
  /* 10075 */ "vfdiv.vv\t\0"
  /* 10085 */ "vdiv.vv\t\0"
  /* 10094 */ "vfmax.vv\t\0"
  /* 10104 */ "vmax.vv\t\0"
  /* 10113 */ "vfsgnjx.vv\t\0"
  /* 10125 */ "vnsra.wv\t\0"
  /* 10135 */ "vfwsub.wv\t\0"
  /* 10146 */ "vwsub.wv\t\0"
  /* 10156 */ "vfwadd.wv\t\0"
  /* 10167 */ "vwadd.wv\t\0"
  /* 10177 */ "vnsrl.wv\t\0"
  /* 10187 */ "vnclip.wv\t\0"
  /* 10198 */ "vwsubu.wv\t\0"
  /* 10209 */ "vwaddu.wv\t\0"
  /* 10220 */ "vnclipu.wv\t\0"
  /* 10232 */ "crc32.w\t\0"
  /* 10241 */ "crc32c.w\t\0"
  /* 10251 */ "sc.w\t\0"
  /* 10257 */ "fcvt.d.w\t\0"
  /* 10267 */ "amoadd.w\t\0"
  /* 10277 */ "amoand.w\t\0"
  /* 10287 */ "vfncvt.rod.f.f.w\t\0"
  /* 10305 */ "vfncvt.f.f.w\t\0"
  /* 10319 */ "vfncvt.xu.f.w\t\0"
  /* 10334 */ "vfncvt.rtz.xu.f.w\t\0"
  /* 10353 */ "vfncvt.x.f.w\t\0"
  /* 10367 */ "vfncvt.rtz.x.f.w\t\0"
  /* 10385 */ "fcvt.h.w\t\0"
  /* 10395 */ "xperm.w\t\0"
  /* 10404 */ "amomin.w\t\0"
  /* 10414 */ "amoswap.w\t\0"
  /* 10425 */ "lr.w\t\0"
  /* 10431 */ "amoor.w\t\0"
  /* 10440 */ "amoxor.w\t\0"
  /* 10450 */ "fcvt.s.w\t\0"
  /* 10460 */ "c.zext.w\t\0"
  /* 10470 */ "amominu.w\t\0"
  /* 10481 */ "vfncvt.f.xu.w\t\0"
  /* 10496 */ "amomaxu.w\t\0"
  /* 10507 */ "vfncvt.f.x.w\t\0"
  /* 10521 */ "fmv.x.w\t\0"
  /* 10530 */ "amomax.w\t\0"
  /* 10540 */ "sraw\t\0"
  /* 10546 */ "c.subw\t\0"
  /* 10554 */ "gorcw\t\0"
  /* 10561 */ "c.addw\t\0"
  /* 10569 */ "sraiw\t\0"
  /* 10576 */ "gorciw\t\0"
  /* 10584 */ "c.addiw\t\0"
  /* 10593 */ "slliw\t\0"
  /* 10600 */ "srliw\t\0"
  /* 10607 */ "sloiw\t\0"
  /* 10614 */ "sroiw\t\0"
  /* 10621 */ "bclriw\t\0"
  /* 10629 */ "roriw\t\0"
  /* 10636 */ "fsriw\t\0"
  /* 10643 */ "bsetiw\t\0"
  /* 10651 */ "greviw\t\0"
  /* 10659 */ "binviw\t\0"
  /* 10667 */ "packw\t\0"
  /* 10674 */ "c.lw\t\0"
  /* 10680 */ "c.flw\t\0"
  /* 10687 */ "unshflw\t\0"
  /* 10696 */ "sllw\t\0"
  /* 10702 */ "rolw\t\0"
  /* 10708 */ "srlw\t\0"
  /* 10714 */ "fslw\t\0"
  /* 10720 */ "mulw\t\0"
  /* 10726 */ "remw\t\0"
  /* 10732 */ "slow\t\0"
  /* 10738 */ "srow\t\0"
  /* 10744 */ "bfpw\t\0"
  /* 10750 */ "cpopw\t\0"
  /* 10757 */ "bclrw\t\0"
  /* 10764 */ "rorw\t\0"
  /* 10770 */ "csrrw\t\0"
  /* 10777 */ "fsrw\t\0"
  /* 10783 */ "c.sw\t\0"
  /* 10789 */ "c.fsw\t\0"
  /* 10796 */ "bcompressw\t\0"
  /* 10808 */ "bdecompressw\t\0"
  /* 10822 */ "bsetw\t\0"
  /* 10829 */ "bextw\t\0"
  /* 10836 */ "sh1add.uw\t\0"
  /* 10847 */ "sh2add.uw\t\0"
  /* 10858 */ "sh3add.uw\t\0"
  /* 10869 */ "slli.uw\t\0"
  /* 10878 */ "packuw\t\0"
  /* 10886 */ "remuw\t\0"
  /* 10893 */ "divuw\t\0"
  /* 10900 */ "grevw\t\0"
  /* 10907 */ "divw\t\0"
  /* 10913 */ "binvw\t\0"
  /* 10920 */ "clzw\t\0"
  /* 10926 */ "ctzw\t\0"
  /* 10932 */ "fmv.d.x\t\0"
  /* 10941 */ "fmv.h.x\t\0"
  /* 10950 */ "vmv.s.x\t\0"
  /* 10959 */ "vmv.v.x\t\0"
  /* 10968 */ "fmv.w.x\t\0"
  /* 10977 */ "max\t\0"
  /* 10982 */ "cmix\t\0"
  /* 10988 */ "vssra.vx\t\0"
  /* 10998 */ "vsra.vx\t\0"
  /* 11007 */ "vasub.vx\t\0"
  /* 11017 */ "vnmsub.vx\t\0"
  /* 11028 */ "vrsub.vx\t\0"
  /* 11038 */ "vssub.vx\t\0"
  /* 11048 */ "vsub.vx\t\0"
  /* 11057 */ "vwsub.vx\t\0"
  /* 11067 */ "vnmsac.vx\t\0"
  /* 11078 */ "vmsbc.vx\t\0"
  /* 11088 */ "vmacc.vx\t\0"
  /* 11098 */ "vwmacc.vx\t\0"
  /* 11109 */ "vmadc.vx\t\0"
  /* 11119 */ "vaadd.vx\t\0"
  /* 11129 */ "vmadd.vx\t\0"
  /* 11139 */ "vsadd.vx\t\0"
  /* 11149 */ "vadd.vx\t\0"
  /* 11158 */ "vwadd.vx\t\0"
  /* 11168 */ "vand.vx\t\0"
  /* 11177 */ "vmsge.vx\t\0"
  /* 11187 */ "vmsle.vx\t\0"
  /* 11197 */ "vmsne.vx\t\0"
  /* 11207 */ "vmulh.vx\t\0"
  /* 11217 */ "vsll.vx\t\0"
  /* 11226 */ "vssrl.vx\t\0"
  /* 11236 */ "vsrl.vx\t\0"
  /* 11245 */ "vsmul.vx\t\0"
  /* 11255 */ "vmul.vx\t\0"
  /* 11264 */ "vwmul.vx\t\0"
  /* 11274 */ "vrem.vx\t\0"
  /* 11283 */ "vmin.vx\t\0"
  /* 11292 */ "vslide1down.vx\t\0"
  /* 11308 */ "vslidedown.vx\t\0"
  /* 11323 */ "vslide1up.vx\t\0"
  /* 11337 */ "vslideup.vx\t\0"
  /* 11350 */ "vmseq.vx\t\0"
  /* 11360 */ "vrgather.vx\t\0"
  /* 11373 */ "vor.vx\t\0"
  /* 11381 */ "vxor.vx\t\0"
  /* 11390 */ "vwmaccus.vx\t\0"
  /* 11403 */ "vmsgt.vx\t\0"
  /* 11413 */ "vmslt.vx\t\0"
  /* 11423 */ "vasubu.vx\t\0"
  /* 11434 */ "vssubu.vx\t\0"
  /* 11445 */ "vwsubu.vx\t\0"
  /* 11456 */ "vwmaccu.vx\t\0"
  /* 11468 */ "vaaddu.vx\t\0"
  /* 11479 */ "vsaddu.vx\t\0"
  /* 11490 */ "vwaddu.vx\t\0"
  /* 11501 */ "vmsgeu.vx\t\0"
  /* 11512 */ "vmsleu.vx\t\0"
  /* 11523 */ "vmulhu.vx\t\0"
  /* 11534 */ "vwmulu.vx\t\0"
  /* 11545 */ "vremu.vx\t\0"
  /* 11555 */ "vminu.vx\t\0"
  /* 11565 */ "vwmaccsu.vx\t\0"
  /* 11578 */ "vmulhsu.vx\t\0"
  /* 11590 */ "vwmulsu.vx\t\0"
  /* 11602 */ "vmsgtu.vx\t\0"
  /* 11613 */ "vmsltu.vx\t\0"
  /* 11624 */ "vdivu.vx\t\0"
  /* 11634 */ "vmaxu.vx\t\0"
  /* 11644 */ "vdiv.vx\t\0"
  /* 11653 */ "vmax.vx\t\0"
  /* 11662 */ "vnsra.wx\t\0"
  /* 11672 */ "vwsub.wx\t\0"
  /* 11682 */ "vwadd.wx\t\0"
  /* 11692 */ "vnsrl.wx\t\0"
  /* 11702 */ "vnclip.wx\t\0"
  /* 11713 */ "vwsubu.wx\t\0"
  /* 11724 */ "vwaddu.wx\t\0"
  /* 11735 */ "vnclipu.wx\t\0"
  /* 11747 */ "c.bnez\t\0"
  /* 11755 */ "clz\t\0"
  /* 11760 */ "c.beqz\t\0"
  /* 11768 */ "ctz\t\0"
  /* 11773 */ "vamoaddei32.v\tx0, (\0"
  /* 11793 */ "vamoandei32.v\tx0, (\0"
  /* 11813 */ "vamominei32.v\tx0, (\0"
  /* 11833 */ "vamoswapei32.v\tx0, (\0"
  /* 11854 */ "vamoorei32.v\tx0, (\0"
  /* 11873 */ "vamoxorei32.v\tx0, (\0"
  /* 11893 */ "vamominuei32.v\tx0, (\0"
  /* 11914 */ "vamomaxuei32.v\tx0, (\0"
  /* 11935 */ "vamomaxei32.v\tx0, (\0"
  /* 11955 */ "vamoaddei64.v\tx0, (\0"
  /* 11975 */ "vamoandei64.v\tx0, (\0"
  /* 11995 */ "vamominei64.v\tx0, (\0"
  /* 12015 */ "vamoswapei64.v\tx0, (\0"
  /* 12036 */ "vamoorei64.v\tx0, (\0"
  /* 12055 */ "vamoxorei64.v\tx0, (\0"
  /* 12075 */ "vamominuei64.v\tx0, (\0"
  /* 12096 */ "vamomaxuei64.v\tx0, (\0"
  /* 12117 */ "vamomaxei64.v\tx0, (\0"
  /* 12137 */ "vamoaddei16.v\tx0, (\0"
  /* 12157 */ "vamoandei16.v\tx0, (\0"
  /* 12177 */ "vamominei16.v\tx0, (\0"
  /* 12197 */ "vamoswapei16.v\tx0, (\0"
  /* 12218 */ "vamoorei16.v\tx0, (\0"
  /* 12237 */ "vamoxorei16.v\tx0, (\0"
  /* 12257 */ "vamominuei16.v\tx0, (\0"
  /* 12278 */ "vamomaxuei16.v\tx0, (\0"
  /* 12299 */ "vamomaxei16.v\tx0, (\0"
  /* 12319 */ "vamoaddei8.v\tx0, (\0"
  /* 12338 */ "vamoandei8.v\tx0, (\0"
  /* 12357 */ "vamominei8.v\tx0, (\0"
  /* 12376 */ "vamoswapei8.v\tx0, (\0"
  /* 12396 */ "vamoorei8.v\tx0, (\0"
  /* 12414 */ "vamoxorei8.v\tx0, (\0"
  /* 12433 */ "vamominuei8.v\tx0, (\0"
  /* 12453 */ "vamomaxuei8.v\tx0, (\0"
  /* 12473 */ "vamomaxei8.v\tx0, (\0"
  /* 12492 */ "# XRay Function Patchable RET.\0"
  /* 12523 */ "# XRay Typed Event Log.\0"
  /* 12547 */ "# XRay Custom Event Log.\0"
  /* 12572 */ "# XRay Function Enter.\0"
  /* 12595 */ "# XRay Tail Call Exit.\0"
  /* 12618 */ "# XRay Function Exit.\0"
  /* 12640 */ "LIFETIME_END\0"
  /* 12653 */ "PSEUDO_PROBE\0"
  /* 12666 */ "BUNDLE\0"
  /* 12673 */ "DBG_VALUE\0"
  /* 12683 */ "DBG_INSTR_REF\0"
  /* 12697 */ "DBG_LABEL\0"
  /* 12707 */ "LIFETIME_START\0"
  /* 12722 */ "# FEntry call\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    12674U,	// DBG_VALUE
    12684U,	// DBG_INSTR_REF
    12698U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    12667U,	// BUNDLE
    12708U,	// LIFETIME_START
    12641U,	// LIFETIME_END
    12654U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    12723U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    12573U,	// PATCHABLE_FUNCTION_ENTER
    12493U,	// PATCHABLE_RET
    12619U,	// PATCHABLE_FUNCTION_EXIT
    12596U,	// PATCHABLE_TAIL_CALL
    12548U,	// PATCHABLE_EVENT_CALL
    12524U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    10U,	// ADJCALLSTACKDOWN
    10U,	// ADJCALLSTACKUP
    10U,	// BuildPairF64Pseudo
    16938U,	// PseudoAddTPRel
    10U,	// PseudoAtomicLoadNand32
    10U,	// PseudoAtomicLoadNand64
    10U,	// PseudoBR
    10U,	// PseudoBRIND
    149429U,	// PseudoCALL
    10U,	// PseudoCALLIndirect
    8406965U,	// PseudoCALLReg
    10U,	// PseudoCmpXchg32
    10U,	// PseudoCmpXchg64
    605045338U,	// PseudoFLD
    605046101U,	// PseudoFLH
    605055419U,	// PseudoFLW
    605045358U,	// PseudoFSD
    605046114U,	// PseudoFSH
    605055528U,	// PseudoFSW
    2132922U,	// PseudoJump
    8405096U,	// PseudoLA
    8405575U,	// PseudoLA_TLS_GD
    8405631U,	// PseudoLA_TLS_IE
    8405160U,	// PseudoLB
    8408972U,	// PseudoLBU
    8405588U,	// PseudoLD
    8406358U,	// PseudoLH
    8408985U,	// PseudoLHU
    8406439U,	// PseudoLI
    8405095U,	// PseudoLLA
    8415669U,	// PseudoLW
    8409108U,	// PseudoLWU
    10U,	// PseudoMaskedAtomicLoadAdd32
    10U,	// PseudoMaskedAtomicLoadMax32
    10U,	// PseudoMaskedAtomicLoadMin32
    10U,	// PseudoMaskedAtomicLoadNand32
    10U,	// PseudoMaskedAtomicLoadSub32
    10U,	// PseudoMaskedAtomicLoadUMax32
    10U,	// PseudoMaskedAtomicLoadUMin32
    10U,	// PseudoMaskedAtomicSwap32
    10U,	// PseudoMaskedCmpXchg32
    10U,	// PseudoRET
    10U,	// PseudoReadVL
    10U,	// PseudoReadVLENB
    605044908U,	// PseudoSB
    605045352U,	// PseudoSD
    8405152U,	// PseudoSEXT_B
    8406267U,	// PseudoSEXT_H
    605046115U,	// PseudoSH
    605055522U,	// PseudoSW
    149422U,	// PseudoTAIL
    10U,	// PseudoTAILIndirect
    10U,	// PseudoVAADDU_VV_M1
    10U,	// PseudoVAADDU_VV_M1_MASK
    10U,	// PseudoVAADDU_VV_M2
    10U,	// PseudoVAADDU_VV_M2_MASK
    10U,	// PseudoVAADDU_VV_M4
    10U,	// PseudoVAADDU_VV_M4_MASK
    10U,	// PseudoVAADDU_VV_M8
    10U,	// PseudoVAADDU_VV_M8_MASK
    10U,	// PseudoVAADDU_VV_MF2
    10U,	// PseudoVAADDU_VV_MF2_MASK
    10U,	// PseudoVAADDU_VV_MF4
    10U,	// PseudoVAADDU_VV_MF4_MASK
    10U,	// PseudoVAADDU_VV_MF8
    10U,	// PseudoVAADDU_VV_MF8_MASK
    10U,	// PseudoVAADDU_VX_M1
    10U,	// PseudoVAADDU_VX_M1_MASK
    10U,	// PseudoVAADDU_VX_M2
    10U,	// PseudoVAADDU_VX_M2_MASK
    10U,	// PseudoVAADDU_VX_M4
    10U,	// PseudoVAADDU_VX_M4_MASK
    10U,	// PseudoVAADDU_VX_M8
    10U,	// PseudoVAADDU_VX_M8_MASK
    10U,	// PseudoVAADDU_VX_MF2
    10U,	// PseudoVAADDU_VX_MF2_MASK
    10U,	// PseudoVAADDU_VX_MF4
    10U,	// PseudoVAADDU_VX_MF4_MASK
    10U,	// PseudoVAADDU_VX_MF8
    10U,	// PseudoVAADDU_VX_MF8_MASK
    10U,	// PseudoVAADD_VV_M1
    10U,	// PseudoVAADD_VV_M1_MASK
    10U,	// PseudoVAADD_VV_M2
    10U,	// PseudoVAADD_VV_M2_MASK
    10U,	// PseudoVAADD_VV_M4
    10U,	// PseudoVAADD_VV_M4_MASK
    10U,	// PseudoVAADD_VV_M8
    10U,	// PseudoVAADD_VV_M8_MASK
    10U,	// PseudoVAADD_VV_MF2
    10U,	// PseudoVAADD_VV_MF2_MASK
    10U,	// PseudoVAADD_VV_MF4
    10U,	// PseudoVAADD_VV_MF4_MASK
    10U,	// PseudoVAADD_VV_MF8
    10U,	// PseudoVAADD_VV_MF8_MASK
    10U,	// PseudoVAADD_VX_M1
    10U,	// PseudoVAADD_VX_M1_MASK
    10U,	// PseudoVAADD_VX_M2
    10U,	// PseudoVAADD_VX_M2_MASK
    10U,	// PseudoVAADD_VX_M4
    10U,	// PseudoVAADD_VX_M4_MASK
    10U,	// PseudoVAADD_VX_M8
    10U,	// PseudoVAADD_VX_M8_MASK
    10U,	// PseudoVAADD_VX_MF2
    10U,	// PseudoVAADD_VX_MF2_MASK
    10U,	// PseudoVAADD_VX_MF4
    10U,	// PseudoVAADD_VX_MF4_MASK
    10U,	// PseudoVAADD_VX_MF8
    10U,	// PseudoVAADD_VX_MF8_MASK
    10U,	// PseudoVADC_VIM_M1
    10U,	// PseudoVADC_VIM_M2
    10U,	// PseudoVADC_VIM_M4
    10U,	// PseudoVADC_VIM_M8
    10U,	// PseudoVADC_VIM_MF2
    10U,	// PseudoVADC_VIM_MF4
    10U,	// PseudoVADC_VIM_MF8
    10U,	// PseudoVADC_VVM_M1
    10U,	// PseudoVADC_VVM_M2
    10U,	// PseudoVADC_VVM_M4
    10U,	// PseudoVADC_VVM_M8
    10U,	// PseudoVADC_VVM_MF2
    10U,	// PseudoVADC_VVM_MF4
    10U,	// PseudoVADC_VVM_MF8
    10U,	// PseudoVADC_VXM_M1
    10U,	// PseudoVADC_VXM_M2
    10U,	// PseudoVADC_VXM_M4
    10U,	// PseudoVADC_VXM_M8
    10U,	// PseudoVADC_VXM_MF2
    10U,	// PseudoVADC_VXM_MF4
    10U,	// PseudoVADC_VXM_MF8
    10U,	// PseudoVADD_VI_M1
    10U,	// PseudoVADD_VI_M1_MASK
    10U,	// PseudoVADD_VI_M2
    10U,	// PseudoVADD_VI_M2_MASK
    10U,	// PseudoVADD_VI_M4
    10U,	// PseudoVADD_VI_M4_MASK
    10U,	// PseudoVADD_VI_M8
    10U,	// PseudoVADD_VI_M8_MASK
    10U,	// PseudoVADD_VI_MF2
    10U,	// PseudoVADD_VI_MF2_MASK
    10U,	// PseudoVADD_VI_MF4
    10U,	// PseudoVADD_VI_MF4_MASK
    10U,	// PseudoVADD_VI_MF8
    10U,	// PseudoVADD_VI_MF8_MASK
    10U,	// PseudoVADD_VV_M1
    10U,	// PseudoVADD_VV_M1_MASK
    10U,	// PseudoVADD_VV_M2
    10U,	// PseudoVADD_VV_M2_MASK
    10U,	// PseudoVADD_VV_M4
    10U,	// PseudoVADD_VV_M4_MASK
    10U,	// PseudoVADD_VV_M8
    10U,	// PseudoVADD_VV_M8_MASK
    10U,	// PseudoVADD_VV_MF2
    10U,	// PseudoVADD_VV_MF2_MASK
    10U,	// PseudoVADD_VV_MF4
    10U,	// PseudoVADD_VV_MF4_MASK
    10U,	// PseudoVADD_VV_MF8
    10U,	// PseudoVADD_VV_MF8_MASK
    10U,	// PseudoVADD_VX_M1
    10U,	// PseudoVADD_VX_M1_MASK
    10U,	// PseudoVADD_VX_M2
    10U,	// PseudoVADD_VX_M2_MASK
    10U,	// PseudoVADD_VX_M4
    10U,	// PseudoVADD_VX_M4_MASK
    10U,	// PseudoVADD_VX_M8
    10U,	// PseudoVADD_VX_M8_MASK
    10U,	// PseudoVADD_VX_MF2
    10U,	// PseudoVADD_VX_MF2_MASK
    10U,	// PseudoVADD_VX_MF4
    10U,	// PseudoVADD_VX_MF4_MASK
    10U,	// PseudoVADD_VX_MF8
    10U,	// PseudoVADD_VX_MF8_MASK
    10U,	// PseudoVAMOADDEI16_WD_M1_MF2
    10U,	// PseudoVAMOADDEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M1_MF4
    10U,	// PseudoVAMOADDEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOADDEI16_WD_M2_M1
    10U,	// PseudoVAMOADDEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOADDEI16_WD_M2_MF2
    10U,	// PseudoVAMOADDEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M4_M1
    10U,	// PseudoVAMOADDEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOADDEI16_WD_M4_M2
    10U,	// PseudoVAMOADDEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M8_M2
    10U,	// PseudoVAMOADDEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOADDEI16_WD_M8_M4
    10U,	// PseudoVAMOADDEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOADDEI16_WD_MF2_MF4
    10U,	// PseudoVAMOADDEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M1_M1
    10U,	// PseudoVAMOADDEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOADDEI32_WD_M1_MF2
    10U,	// PseudoVAMOADDEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M2_M1
    10U,	// PseudoVAMOADDEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOADDEI32_WD_M2_M2
    10U,	// PseudoVAMOADDEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M4_M2
    10U,	// PseudoVAMOADDEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOADDEI32_WD_M4_M4
    10U,	// PseudoVAMOADDEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M8_M4
    10U,	// PseudoVAMOADDEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOADDEI32_WD_M8_M8
    10U,	// PseudoVAMOADDEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOADDEI32_WD_MF2_MF2
    10U,	// PseudoVAMOADDEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M1_M1
    10U,	// PseudoVAMOADDEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOADDEI64_WD_M1_M2
    10U,	// PseudoVAMOADDEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M2_M2
    10U,	// PseudoVAMOADDEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOADDEI64_WD_M2_M4
    10U,	// PseudoVAMOADDEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOADDEI64_WD_M4_M4
    10U,	// PseudoVAMOADDEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOADDEI64_WD_M4_M8
    10U,	// PseudoVAMOADDEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOADDEI64_WD_M8_M8
    10U,	// PseudoVAMOADDEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOADDEI64_WD_MF2_M1
    10U,	// PseudoVAMOADDEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M1_MF4
    10U,	// PseudoVAMOADDEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOADDEI8_WD_M1_MF8
    10U,	// PseudoVAMOADDEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOADDEI8_WD_M2_MF2
    10U,	// PseudoVAMOADDEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOADDEI8_WD_M2_MF4
    10U,	// PseudoVAMOADDEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOADDEI8_WD_M4_M1
    10U,	// PseudoVAMOADDEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M4_MF2
    10U,	// PseudoVAMOADDEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOADDEI8_WD_M8_M1
    10U,	// PseudoVAMOADDEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOADDEI8_WD_M8_M2
    10U,	// PseudoVAMOADDEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOADDEI8_WD_MF2_MF8
    10U,	// PseudoVAMOADDEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOANDEI16_WD_M1_MF2
    10U,	// PseudoVAMOANDEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M1_MF4
    10U,	// PseudoVAMOANDEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOANDEI16_WD_M2_M1
    10U,	// PseudoVAMOANDEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOANDEI16_WD_M2_MF2
    10U,	// PseudoVAMOANDEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M4_M1
    10U,	// PseudoVAMOANDEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOANDEI16_WD_M4_M2
    10U,	// PseudoVAMOANDEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M8_M2
    10U,	// PseudoVAMOANDEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOANDEI16_WD_M8_M4
    10U,	// PseudoVAMOANDEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOANDEI16_WD_MF2_MF4
    10U,	// PseudoVAMOANDEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M1_M1
    10U,	// PseudoVAMOANDEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOANDEI32_WD_M1_MF2
    10U,	// PseudoVAMOANDEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M2_M1
    10U,	// PseudoVAMOANDEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOANDEI32_WD_M2_M2
    10U,	// PseudoVAMOANDEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M4_M2
    10U,	// PseudoVAMOANDEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOANDEI32_WD_M4_M4
    10U,	// PseudoVAMOANDEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M8_M4
    10U,	// PseudoVAMOANDEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOANDEI32_WD_M8_M8
    10U,	// PseudoVAMOANDEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOANDEI32_WD_MF2_MF2
    10U,	// PseudoVAMOANDEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M1_M1
    10U,	// PseudoVAMOANDEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOANDEI64_WD_M1_M2
    10U,	// PseudoVAMOANDEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M2_M2
    10U,	// PseudoVAMOANDEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOANDEI64_WD_M2_M4
    10U,	// PseudoVAMOANDEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOANDEI64_WD_M4_M4
    10U,	// PseudoVAMOANDEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOANDEI64_WD_M4_M8
    10U,	// PseudoVAMOANDEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOANDEI64_WD_M8_M8
    10U,	// PseudoVAMOANDEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOANDEI64_WD_MF2_M1
    10U,	// PseudoVAMOANDEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M1_MF4
    10U,	// PseudoVAMOANDEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOANDEI8_WD_M1_MF8
    10U,	// PseudoVAMOANDEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOANDEI8_WD_M2_MF2
    10U,	// PseudoVAMOANDEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOANDEI8_WD_M2_MF4
    10U,	// PseudoVAMOANDEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOANDEI8_WD_M4_M1
    10U,	// PseudoVAMOANDEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M4_MF2
    10U,	// PseudoVAMOANDEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOANDEI8_WD_M8_M1
    10U,	// PseudoVAMOANDEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOANDEI8_WD_M8_M2
    10U,	// PseudoVAMOANDEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOANDEI8_WD_MF2_MF8
    10U,	// PseudoVAMOANDEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF2
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF4
    10U,	// PseudoVAMOMAXEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M2_M1
    10U,	// PseudoVAMOMAXEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M2_MF2
    10U,	// PseudoVAMOMAXEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M4_M1
    10U,	// PseudoVAMOMAXEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M4_M2
    10U,	// PseudoVAMOMAXEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M8_M2
    10U,	// PseudoVAMOMAXEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXEI16_WD_M8_M4
    10U,	// PseudoVAMOMAXEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMAXEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M1_M1
    10U,	// PseudoVAMOMAXEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M1_MF2
    10U,	// PseudoVAMOMAXEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M2_M1
    10U,	// PseudoVAMOMAXEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M2_M2
    10U,	// PseudoVAMOMAXEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M4_M2
    10U,	// PseudoVAMOMAXEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M4_M4
    10U,	// PseudoVAMOMAXEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M8_M4
    10U,	// PseudoVAMOMAXEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXEI32_WD_M8_M8
    10U,	// PseudoVAMOMAXEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMAXEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M1_M1
    10U,	// PseudoVAMOMAXEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M1_M2
    10U,	// PseudoVAMOMAXEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M2_M2
    10U,	// PseudoVAMOMAXEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M2_M4
    10U,	// PseudoVAMOMAXEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M4_M4
    10U,	// PseudoVAMOMAXEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M4_M8
    10U,	// PseudoVAMOMAXEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMAXEI64_WD_M8_M8
    10U,	// PseudoVAMOMAXEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXEI64_WD_MF2_M1
    10U,	// PseudoVAMOMAXEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF4
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF8
    10U,	// PseudoVAMOMAXEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF2
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF4
    10U,	// PseudoVAMOMAXEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M4_M1
    10U,	// PseudoVAMOMAXEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M4_MF2
    10U,	// PseudoVAMOMAXEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M8_M1
    10U,	// PseudoVAMOMAXEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMAXEI8_WD_M8_M2
    10U,	// PseudoVAMOMAXEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMAXEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF2
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF4
    10U,	// PseudoVAMOMAXUEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M2_M1
    10U,	// PseudoVAMOMAXUEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M2_MF2
    10U,	// PseudoVAMOMAXUEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M1
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M2
    10U,	// PseudoVAMOMAXUEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M2
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M4
    10U,	// PseudoVAMOMAXUEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M1_M1
    10U,	// PseudoVAMOMAXUEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M1_MF2
    10U,	// PseudoVAMOMAXUEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M1
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M2
    10U,	// PseudoVAMOMAXUEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M2
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M4
    10U,	// PseudoVAMOMAXUEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M4
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M8
    10U,	// PseudoVAMOMAXUEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M1
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M2
    10U,	// PseudoVAMOMAXUEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M2
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M4
    10U,	// PseudoVAMOMAXUEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M4
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M8
    10U,	// PseudoVAMOMAXUEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_M8_M8
    10U,	// PseudoVAMOMAXUEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMAXUEI64_WD_MF2_M1
    10U,	// PseudoVAMOMAXUEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF4
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF8
    10U,	// PseudoVAMOMAXUEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF2
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF4
    10U,	// PseudoVAMOMAXUEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M4_M1
    10U,	// PseudoVAMOMAXUEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M4_MF2
    10U,	// PseudoVAMOMAXUEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M1
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M2
    10U,	// PseudoVAMOMAXUEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMINEI16_WD_M1_MF2
    10U,	// PseudoVAMOMINEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M1_MF4
    10U,	// PseudoVAMOMINEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINEI16_WD_M2_M1
    10U,	// PseudoVAMOMINEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINEI16_WD_M2_MF2
    10U,	// PseudoVAMOMINEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M4_M1
    10U,	// PseudoVAMOMINEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINEI16_WD_M4_M2
    10U,	// PseudoVAMOMINEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M8_M2
    10U,	// PseudoVAMOMINEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINEI16_WD_M8_M4
    10U,	// PseudoVAMOMINEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMINEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M1_M1
    10U,	// PseudoVAMOMINEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINEI32_WD_M1_MF2
    10U,	// PseudoVAMOMINEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M2_M1
    10U,	// PseudoVAMOMINEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINEI32_WD_M2_M2
    10U,	// PseudoVAMOMINEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M4_M2
    10U,	// PseudoVAMOMINEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINEI32_WD_M4_M4
    10U,	// PseudoVAMOMINEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M8_M4
    10U,	// PseudoVAMOMINEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINEI32_WD_M8_M8
    10U,	// PseudoVAMOMINEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMINEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M1_M1
    10U,	// PseudoVAMOMINEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINEI64_WD_M1_M2
    10U,	// PseudoVAMOMINEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M2_M2
    10U,	// PseudoVAMOMINEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINEI64_WD_M2_M4
    10U,	// PseudoVAMOMINEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMINEI64_WD_M4_M4
    10U,	// PseudoVAMOMINEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINEI64_WD_M4_M8
    10U,	// PseudoVAMOMINEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMINEI64_WD_M8_M8
    10U,	// PseudoVAMOMINEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINEI64_WD_MF2_M1
    10U,	// PseudoVAMOMINEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M1_MF4
    10U,	// PseudoVAMOMINEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINEI8_WD_M1_MF8
    10U,	// PseudoVAMOMINEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMINEI8_WD_M2_MF2
    10U,	// PseudoVAMOMINEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINEI8_WD_M2_MF4
    10U,	// PseudoVAMOMINEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMINEI8_WD_M4_M1
    10U,	// PseudoVAMOMINEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M4_MF2
    10U,	// PseudoVAMOMINEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMINEI8_WD_M8_M1
    10U,	// PseudoVAMOMINEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMINEI8_WD_M8_M2
    10U,	// PseudoVAMOMINEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMINEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF2
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF4
    10U,	// PseudoVAMOMINUEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M2_M1
    10U,	// PseudoVAMOMINUEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M2_MF2
    10U,	// PseudoVAMOMINUEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M4_M1
    10U,	// PseudoVAMOMINUEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M4_M2
    10U,	// PseudoVAMOMINUEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M8_M2
    10U,	// PseudoVAMOMINUEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINUEI16_WD_M8_M4
    10U,	// PseudoVAMOMINUEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINUEI16_WD_MF2_MF4
    10U,	// PseudoVAMOMINUEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M1_M1
    10U,	// PseudoVAMOMINUEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M1_MF2
    10U,	// PseudoVAMOMINUEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M2_M1
    10U,	// PseudoVAMOMINUEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M2_M2
    10U,	// PseudoVAMOMINUEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M4_M2
    10U,	// PseudoVAMOMINUEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M4_M4
    10U,	// PseudoVAMOMINUEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M8_M4
    10U,	// PseudoVAMOMINUEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOMINUEI32_WD_M8_M8
    10U,	// PseudoVAMOMINUEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINUEI32_WD_MF2_MF2
    10U,	// PseudoVAMOMINUEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M1_M1
    10U,	// PseudoVAMOMINUEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M1_M2
    10U,	// PseudoVAMOMINUEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M2_M2
    10U,	// PseudoVAMOMINUEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M2_M4
    10U,	// PseudoVAMOMINUEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M4_M4
    10U,	// PseudoVAMOMINUEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M4_M8
    10U,	// PseudoVAMOMINUEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOMINUEI64_WD_M8_M8
    10U,	// PseudoVAMOMINUEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOMINUEI64_WD_MF2_M1
    10U,	// PseudoVAMOMINUEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF4
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF8
    10U,	// PseudoVAMOMINUEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF2
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF4
    10U,	// PseudoVAMOMINUEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M4_M1
    10U,	// PseudoVAMOMINUEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M4_MF2
    10U,	// PseudoVAMOMINUEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M8_M1
    10U,	// PseudoVAMOMINUEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOMINUEI8_WD_M8_M2
    10U,	// PseudoVAMOMINUEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOMINUEI8_WD_MF2_MF8
    10U,	// PseudoVAMOMINUEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOOREI16_WD_M1_MF2
    10U,	// PseudoVAMOOREI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOOREI16_WD_M1_MF4
    10U,	// PseudoVAMOOREI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOOREI16_WD_M2_M1
    10U,	// PseudoVAMOOREI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOOREI16_WD_M2_MF2
    10U,	// PseudoVAMOOREI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOOREI16_WD_M4_M1
    10U,	// PseudoVAMOOREI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOOREI16_WD_M4_M2
    10U,	// PseudoVAMOOREI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOOREI16_WD_M8_M2
    10U,	// PseudoVAMOOREI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOOREI16_WD_M8_M4
    10U,	// PseudoVAMOOREI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOOREI16_WD_MF2_MF4
    10U,	// PseudoVAMOOREI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOOREI32_WD_M1_M1
    10U,	// PseudoVAMOOREI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOOREI32_WD_M1_MF2
    10U,	// PseudoVAMOOREI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOOREI32_WD_M2_M1
    10U,	// PseudoVAMOOREI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOOREI32_WD_M2_M2
    10U,	// PseudoVAMOOREI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOOREI32_WD_M4_M2
    10U,	// PseudoVAMOOREI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOOREI32_WD_M4_M4
    10U,	// PseudoVAMOOREI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOOREI32_WD_M8_M4
    10U,	// PseudoVAMOOREI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOOREI32_WD_M8_M8
    10U,	// PseudoVAMOOREI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOOREI32_WD_MF2_MF2
    10U,	// PseudoVAMOOREI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOOREI64_WD_M1_M1
    10U,	// PseudoVAMOOREI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOOREI64_WD_M1_M2
    10U,	// PseudoVAMOOREI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOOREI64_WD_M2_M2
    10U,	// PseudoVAMOOREI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOOREI64_WD_M2_M4
    10U,	// PseudoVAMOOREI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOOREI64_WD_M4_M4
    10U,	// PseudoVAMOOREI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOOREI64_WD_M4_M8
    10U,	// PseudoVAMOOREI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOOREI64_WD_M8_M8
    10U,	// PseudoVAMOOREI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOOREI64_WD_MF2_M1
    10U,	// PseudoVAMOOREI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M1_MF4
    10U,	// PseudoVAMOOREI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOOREI8_WD_M1_MF8
    10U,	// PseudoVAMOOREI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOOREI8_WD_M2_MF2
    10U,	// PseudoVAMOOREI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOOREI8_WD_M2_MF4
    10U,	// PseudoVAMOOREI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOOREI8_WD_M4_M1
    10U,	// PseudoVAMOOREI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M4_MF2
    10U,	// PseudoVAMOOREI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOOREI8_WD_M8_M1
    10U,	// PseudoVAMOOREI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOOREI8_WD_M8_M2
    10U,	// PseudoVAMOOREI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOOREI8_WD_MF2_MF8
    10U,	// PseudoVAMOOREI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF2
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF4
    10U,	// PseudoVAMOSWAPEI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M2_M1
    10U,	// PseudoVAMOSWAPEI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M2_MF2
    10U,	// PseudoVAMOSWAPEI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M1
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M2
    10U,	// PseudoVAMOSWAPEI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M2
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M4
    10U,	// PseudoVAMOSWAPEI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4
    10U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M1_M1
    10U,	// PseudoVAMOSWAPEI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M1_MF2
    10U,	// PseudoVAMOSWAPEI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M1
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M2
    10U,	// PseudoVAMOSWAPEI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M2
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M4
    10U,	// PseudoVAMOSWAPEI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M4
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M8
    10U,	// PseudoVAMOSWAPEI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2
    10U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M1
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M2
    10U,	// PseudoVAMOSWAPEI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M2
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M4
    10U,	// PseudoVAMOSWAPEI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M4
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M8
    10U,	// PseudoVAMOSWAPEI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_M8_M8
    10U,	// PseudoVAMOSWAPEI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOSWAPEI64_WD_MF2_M1
    10U,	// PseudoVAMOSWAPEI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF4
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF8
    10U,	// PseudoVAMOSWAPEI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF2
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF4
    10U,	// PseudoVAMOSWAPEI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M4_M1
    10U,	// PseudoVAMOSWAPEI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M4_MF2
    10U,	// PseudoVAMOSWAPEI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M1
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M2
    10U,	// PseudoVAMOSWAPEI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8
    10U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAMOXOREI16_WD_M1_MF2
    10U,	// PseudoVAMOXOREI16_WD_M1_MF2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M1_MF4
    10U,	// PseudoVAMOXOREI16_WD_M1_MF4_MASK
    10U,	// PseudoVAMOXOREI16_WD_M2_M1
    10U,	// PseudoVAMOXOREI16_WD_M2_M1_MASK
    10U,	// PseudoVAMOXOREI16_WD_M2_MF2
    10U,	// PseudoVAMOXOREI16_WD_M2_MF2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M4_M1
    10U,	// PseudoVAMOXOREI16_WD_M4_M1_MASK
    10U,	// PseudoVAMOXOREI16_WD_M4_M2
    10U,	// PseudoVAMOXOREI16_WD_M4_M2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M8_M2
    10U,	// PseudoVAMOXOREI16_WD_M8_M2_MASK
    10U,	// PseudoVAMOXOREI16_WD_M8_M4
    10U,	// PseudoVAMOXOREI16_WD_M8_M4_MASK
    10U,	// PseudoVAMOXOREI16_WD_MF2_MF4
    10U,	// PseudoVAMOXOREI16_WD_MF2_MF4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M1_M1
    10U,	// PseudoVAMOXOREI32_WD_M1_M1_MASK
    10U,	// PseudoVAMOXOREI32_WD_M1_MF2
    10U,	// PseudoVAMOXOREI32_WD_M1_MF2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M2_M1
    10U,	// PseudoVAMOXOREI32_WD_M2_M1_MASK
    10U,	// PseudoVAMOXOREI32_WD_M2_M2
    10U,	// PseudoVAMOXOREI32_WD_M2_M2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M4_M2
    10U,	// PseudoVAMOXOREI32_WD_M4_M2_MASK
    10U,	// PseudoVAMOXOREI32_WD_M4_M4
    10U,	// PseudoVAMOXOREI32_WD_M4_M4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M8_M4
    10U,	// PseudoVAMOXOREI32_WD_M8_M4_MASK
    10U,	// PseudoVAMOXOREI32_WD_M8_M8
    10U,	// PseudoVAMOXOREI32_WD_M8_M8_MASK
    10U,	// PseudoVAMOXOREI32_WD_MF2_MF2
    10U,	// PseudoVAMOXOREI32_WD_MF2_MF2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M1_M1
    10U,	// PseudoVAMOXOREI64_WD_M1_M1_MASK
    10U,	// PseudoVAMOXOREI64_WD_M1_M2
    10U,	// PseudoVAMOXOREI64_WD_M1_M2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M2_M2
    10U,	// PseudoVAMOXOREI64_WD_M2_M2_MASK
    10U,	// PseudoVAMOXOREI64_WD_M2_M4
    10U,	// PseudoVAMOXOREI64_WD_M2_M4_MASK
    10U,	// PseudoVAMOXOREI64_WD_M4_M4
    10U,	// PseudoVAMOXOREI64_WD_M4_M4_MASK
    10U,	// PseudoVAMOXOREI64_WD_M4_M8
    10U,	// PseudoVAMOXOREI64_WD_M4_M8_MASK
    10U,	// PseudoVAMOXOREI64_WD_M8_M8
    10U,	// PseudoVAMOXOREI64_WD_M8_M8_MASK
    10U,	// PseudoVAMOXOREI64_WD_MF2_M1
    10U,	// PseudoVAMOXOREI64_WD_MF2_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M1_MF4
    10U,	// PseudoVAMOXOREI8_WD_M1_MF4_MASK
    10U,	// PseudoVAMOXOREI8_WD_M1_MF8
    10U,	// PseudoVAMOXOREI8_WD_M1_MF8_MASK
    10U,	// PseudoVAMOXOREI8_WD_M2_MF2
    10U,	// PseudoVAMOXOREI8_WD_M2_MF2_MASK
    10U,	// PseudoVAMOXOREI8_WD_M2_MF4
    10U,	// PseudoVAMOXOREI8_WD_M2_MF4_MASK
    10U,	// PseudoVAMOXOREI8_WD_M4_M1
    10U,	// PseudoVAMOXOREI8_WD_M4_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M4_MF2
    10U,	// PseudoVAMOXOREI8_WD_M4_MF2_MASK
    10U,	// PseudoVAMOXOREI8_WD_M8_M1
    10U,	// PseudoVAMOXOREI8_WD_M8_M1_MASK
    10U,	// PseudoVAMOXOREI8_WD_M8_M2
    10U,	// PseudoVAMOXOREI8_WD_M8_M2_MASK
    10U,	// PseudoVAMOXOREI8_WD_MF2_MF8
    10U,	// PseudoVAMOXOREI8_WD_MF2_MF8_MASK
    10U,	// PseudoVAND_VI_M1
    10U,	// PseudoVAND_VI_M1_MASK
    10U,	// PseudoVAND_VI_M2
    10U,	// PseudoVAND_VI_M2_MASK
    10U,	// PseudoVAND_VI_M4
    10U,	// PseudoVAND_VI_M4_MASK
    10U,	// PseudoVAND_VI_M8
    10U,	// PseudoVAND_VI_M8_MASK
    10U,	// PseudoVAND_VI_MF2
    10U,	// PseudoVAND_VI_MF2_MASK
    10U,	// PseudoVAND_VI_MF4
    10U,	// PseudoVAND_VI_MF4_MASK
    10U,	// PseudoVAND_VI_MF8
    10U,	// PseudoVAND_VI_MF8_MASK
    10U,	// PseudoVAND_VV_M1
    10U,	// PseudoVAND_VV_M1_MASK
    10U,	// PseudoVAND_VV_M2
    10U,	// PseudoVAND_VV_M2_MASK
    10U,	// PseudoVAND_VV_M4
    10U,	// PseudoVAND_VV_M4_MASK
    10U,	// PseudoVAND_VV_M8
    10U,	// PseudoVAND_VV_M8_MASK
    10U,	// PseudoVAND_VV_MF2
    10U,	// PseudoVAND_VV_MF2_MASK
    10U,	// PseudoVAND_VV_MF4
    10U,	// PseudoVAND_VV_MF4_MASK
    10U,	// PseudoVAND_VV_MF8
    10U,	// PseudoVAND_VV_MF8_MASK
    10U,	// PseudoVAND_VX_M1
    10U,	// PseudoVAND_VX_M1_MASK
    10U,	// PseudoVAND_VX_M2
    10U,	// PseudoVAND_VX_M2_MASK
    10U,	// PseudoVAND_VX_M4
    10U,	// PseudoVAND_VX_M4_MASK
    10U,	// PseudoVAND_VX_M8
    10U,	// PseudoVAND_VX_M8_MASK
    10U,	// PseudoVAND_VX_MF2
    10U,	// PseudoVAND_VX_MF2_MASK
    10U,	// PseudoVAND_VX_MF4
    10U,	// PseudoVAND_VX_MF4_MASK
    10U,	// PseudoVAND_VX_MF8
    10U,	// PseudoVAND_VX_MF8_MASK
    10U,	// PseudoVASUBU_VV_M1
    10U,	// PseudoVASUBU_VV_M1_MASK
    10U,	// PseudoVASUBU_VV_M2
    10U,	// PseudoVASUBU_VV_M2_MASK
    10U,	// PseudoVASUBU_VV_M4
    10U,	// PseudoVASUBU_VV_M4_MASK
    10U,	// PseudoVASUBU_VV_M8
    10U,	// PseudoVASUBU_VV_M8_MASK
    10U,	// PseudoVASUBU_VV_MF2
    10U,	// PseudoVASUBU_VV_MF2_MASK
    10U,	// PseudoVASUBU_VV_MF4
    10U,	// PseudoVASUBU_VV_MF4_MASK
    10U,	// PseudoVASUBU_VV_MF8
    10U,	// PseudoVASUBU_VV_MF8_MASK
    10U,	// PseudoVASUBU_VX_M1
    10U,	// PseudoVASUBU_VX_M1_MASK
    10U,	// PseudoVASUBU_VX_M2
    10U,	// PseudoVASUBU_VX_M2_MASK
    10U,	// PseudoVASUBU_VX_M4
    10U,	// PseudoVASUBU_VX_M4_MASK
    10U,	// PseudoVASUBU_VX_M8
    10U,	// PseudoVASUBU_VX_M8_MASK
    10U,	// PseudoVASUBU_VX_MF2
    10U,	// PseudoVASUBU_VX_MF2_MASK
    10U,	// PseudoVASUBU_VX_MF4
    10U,	// PseudoVASUBU_VX_MF4_MASK
    10U,	// PseudoVASUBU_VX_MF8
    10U,	// PseudoVASUBU_VX_MF8_MASK
    10U,	// PseudoVASUB_VV_M1
    10U,	// PseudoVASUB_VV_M1_MASK
    10U,	// PseudoVASUB_VV_M2
    10U,	// PseudoVASUB_VV_M2_MASK
    10U,	// PseudoVASUB_VV_M4
    10U,	// PseudoVASUB_VV_M4_MASK
    10U,	// PseudoVASUB_VV_M8
    10U,	// PseudoVASUB_VV_M8_MASK
    10U,	// PseudoVASUB_VV_MF2
    10U,	// PseudoVASUB_VV_MF2_MASK
    10U,	// PseudoVASUB_VV_MF4
    10U,	// PseudoVASUB_VV_MF4_MASK
    10U,	// PseudoVASUB_VV_MF8
    10U,	// PseudoVASUB_VV_MF8_MASK
    10U,	// PseudoVASUB_VX_M1
    10U,	// PseudoVASUB_VX_M1_MASK
    10U,	// PseudoVASUB_VX_M2
    10U,	// PseudoVASUB_VX_M2_MASK
    10U,	// PseudoVASUB_VX_M4
    10U,	// PseudoVASUB_VX_M4_MASK
    10U,	// PseudoVASUB_VX_M8
    10U,	// PseudoVASUB_VX_M8_MASK
    10U,	// PseudoVASUB_VX_MF2
    10U,	// PseudoVASUB_VX_MF2_MASK
    10U,	// PseudoVASUB_VX_MF4
    10U,	// PseudoVASUB_VX_MF4_MASK
    10U,	// PseudoVASUB_VX_MF8
    10U,	// PseudoVASUB_VX_MF8_MASK
    10U,	// PseudoVCOMPRESS_VM_M1
    10U,	// PseudoVCOMPRESS_VM_M2
    10U,	// PseudoVCOMPRESS_VM_M4
    10U,	// PseudoVCOMPRESS_VM_M8
    10U,	// PseudoVCOMPRESS_VM_MF2
    10U,	// PseudoVCOMPRESS_VM_MF4
    10U,	// PseudoVCOMPRESS_VM_MF8
    10U,	// PseudoVDIVU_VV_M1
    10U,	// PseudoVDIVU_VV_M1_MASK
    10U,	// PseudoVDIVU_VV_M2
    10U,	// PseudoVDIVU_VV_M2_MASK
    10U,	// PseudoVDIVU_VV_M4
    10U,	// PseudoVDIVU_VV_M4_MASK
    10U,	// PseudoVDIVU_VV_M8
    10U,	// PseudoVDIVU_VV_M8_MASK
    10U,	// PseudoVDIVU_VV_MF2
    10U,	// PseudoVDIVU_VV_MF2_MASK
    10U,	// PseudoVDIVU_VV_MF4
    10U,	// PseudoVDIVU_VV_MF4_MASK
    10U,	// PseudoVDIVU_VV_MF8
    10U,	// PseudoVDIVU_VV_MF8_MASK
    10U,	// PseudoVDIVU_VX_M1
    10U,	// PseudoVDIVU_VX_M1_MASK
    10U,	// PseudoVDIVU_VX_M2
    10U,	// PseudoVDIVU_VX_M2_MASK
    10U,	// PseudoVDIVU_VX_M4
    10U,	// PseudoVDIVU_VX_M4_MASK
    10U,	// PseudoVDIVU_VX_M8
    10U,	// PseudoVDIVU_VX_M8_MASK
    10U,	// PseudoVDIVU_VX_MF2
    10U,	// PseudoVDIVU_VX_MF2_MASK
    10U,	// PseudoVDIVU_VX_MF4
    10U,	// PseudoVDIVU_VX_MF4_MASK
    10U,	// PseudoVDIVU_VX_MF8
    10U,	// PseudoVDIVU_VX_MF8_MASK
    10U,	// PseudoVDIV_VV_M1
    10U,	// PseudoVDIV_VV_M1_MASK
    10U,	// PseudoVDIV_VV_M2
    10U,	// PseudoVDIV_VV_M2_MASK
    10U,	// PseudoVDIV_VV_M4
    10U,	// PseudoVDIV_VV_M4_MASK
    10U,	// PseudoVDIV_VV_M8
    10U,	// PseudoVDIV_VV_M8_MASK
    10U,	// PseudoVDIV_VV_MF2
    10U,	// PseudoVDIV_VV_MF2_MASK
    10U,	// PseudoVDIV_VV_MF4
    10U,	// PseudoVDIV_VV_MF4_MASK
    10U,	// PseudoVDIV_VV_MF8
    10U,	// PseudoVDIV_VV_MF8_MASK
    10U,	// PseudoVDIV_VX_M1
    10U,	// PseudoVDIV_VX_M1_MASK
    10U,	// PseudoVDIV_VX_M2
    10U,	// PseudoVDIV_VX_M2_MASK
    10U,	// PseudoVDIV_VX_M4
    10U,	// PseudoVDIV_VX_M4_MASK
    10U,	// PseudoVDIV_VX_M8
    10U,	// PseudoVDIV_VX_M8_MASK
    10U,	// PseudoVDIV_VX_MF2
    10U,	// PseudoVDIV_VX_MF2_MASK
    10U,	// PseudoVDIV_VX_MF4
    10U,	// PseudoVDIV_VX_MF4_MASK
    10U,	// PseudoVDIV_VX_MF8
    10U,	// PseudoVDIV_VX_MF8_MASK
    10U,	// PseudoVFADD_VF16_M1
    10U,	// PseudoVFADD_VF16_M1_MASK
    10U,	// PseudoVFADD_VF16_M2
    10U,	// PseudoVFADD_VF16_M2_MASK
    10U,	// PseudoVFADD_VF16_M4
    10U,	// PseudoVFADD_VF16_M4_MASK
    10U,	// PseudoVFADD_VF16_M8
    10U,	// PseudoVFADD_VF16_M8_MASK
    10U,	// PseudoVFADD_VF16_MF2
    10U,	// PseudoVFADD_VF16_MF2_MASK
    10U,	// PseudoVFADD_VF16_MF4
    10U,	// PseudoVFADD_VF16_MF4_MASK
    10U,	// PseudoVFADD_VF16_MF8
    10U,	// PseudoVFADD_VF16_MF8_MASK
    10U,	// PseudoVFADD_VF32_M1
    10U,	// PseudoVFADD_VF32_M1_MASK
    10U,	// PseudoVFADD_VF32_M2
    10U,	// PseudoVFADD_VF32_M2_MASK
    10U,	// PseudoVFADD_VF32_M4
    10U,	// PseudoVFADD_VF32_M4_MASK
    10U,	// PseudoVFADD_VF32_M8
    10U,	// PseudoVFADD_VF32_M8_MASK
    10U,	// PseudoVFADD_VF32_MF2
    10U,	// PseudoVFADD_VF32_MF2_MASK
    10U,	// PseudoVFADD_VF32_MF4
    10U,	// PseudoVFADD_VF32_MF4_MASK
    10U,	// PseudoVFADD_VF32_MF8
    10U,	// PseudoVFADD_VF32_MF8_MASK
    10U,	// PseudoVFADD_VF64_M1
    10U,	// PseudoVFADD_VF64_M1_MASK
    10U,	// PseudoVFADD_VF64_M2
    10U,	// PseudoVFADD_VF64_M2_MASK
    10U,	// PseudoVFADD_VF64_M4
    10U,	// PseudoVFADD_VF64_M4_MASK
    10U,	// PseudoVFADD_VF64_M8
    10U,	// PseudoVFADD_VF64_M8_MASK
    10U,	// PseudoVFADD_VF64_MF2
    10U,	// PseudoVFADD_VF64_MF2_MASK
    10U,	// PseudoVFADD_VF64_MF4
    10U,	// PseudoVFADD_VF64_MF4_MASK
    10U,	// PseudoVFADD_VF64_MF8
    10U,	// PseudoVFADD_VF64_MF8_MASK
    10U,	// PseudoVFADD_VV_M1
    10U,	// PseudoVFADD_VV_M1_MASK
    10U,	// PseudoVFADD_VV_M2
    10U,	// PseudoVFADD_VV_M2_MASK
    10U,	// PseudoVFADD_VV_M4
    10U,	// PseudoVFADD_VV_M4_MASK
    10U,	// PseudoVFADD_VV_M8
    10U,	// PseudoVFADD_VV_M8_MASK
    10U,	// PseudoVFADD_VV_MF2
    10U,	// PseudoVFADD_VV_MF2_MASK
    10U,	// PseudoVFADD_VV_MF4
    10U,	// PseudoVFADD_VV_MF4_MASK
    10U,	// PseudoVFADD_VV_MF8
    10U,	// PseudoVFADD_VV_MF8_MASK
    10U,	// PseudoVFCLASS_V_M1
    10U,	// PseudoVFCLASS_V_M1_MASK
    10U,	// PseudoVFCLASS_V_M2
    10U,	// PseudoVFCLASS_V_M2_MASK
    10U,	// PseudoVFCLASS_V_M4
    10U,	// PseudoVFCLASS_V_M4_MASK
    10U,	// PseudoVFCLASS_V_M8
    10U,	// PseudoVFCLASS_V_M8_MASK
    10U,	// PseudoVFCLASS_V_MF2
    10U,	// PseudoVFCLASS_V_MF2_MASK
    10U,	// PseudoVFCLASS_V_MF4
    10U,	// PseudoVFCLASS_V_MF4_MASK
    10U,	// PseudoVFCLASS_V_MF8
    10U,	// PseudoVFCLASS_V_MF8_MASK
    10U,	// PseudoVFCVT_F_XU_V_M1
    10U,	// PseudoVFCVT_F_XU_V_M1_MASK
    10U,	// PseudoVFCVT_F_XU_V_M2
    10U,	// PseudoVFCVT_F_XU_V_M2_MASK
    10U,	// PseudoVFCVT_F_XU_V_M4
    10U,	// PseudoVFCVT_F_XU_V_M4_MASK
    10U,	// PseudoVFCVT_F_XU_V_M8
    10U,	// PseudoVFCVT_F_XU_V_M8_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF2
    10U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF4
    10U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    10U,	// PseudoVFCVT_F_XU_V_MF8
    10U,	// PseudoVFCVT_F_XU_V_MF8_MASK
    10U,	// PseudoVFCVT_F_X_V_M1
    10U,	// PseudoVFCVT_F_X_V_M1_MASK
    10U,	// PseudoVFCVT_F_X_V_M2
    10U,	// PseudoVFCVT_F_X_V_M2_MASK
    10U,	// PseudoVFCVT_F_X_V_M4
    10U,	// PseudoVFCVT_F_X_V_M4_MASK
    10U,	// PseudoVFCVT_F_X_V_M8
    10U,	// PseudoVFCVT_F_X_V_M8_MASK
    10U,	// PseudoVFCVT_F_X_V_MF2
    10U,	// PseudoVFCVT_F_X_V_MF2_MASK
    10U,	// PseudoVFCVT_F_X_V_MF4
    10U,	// PseudoVFCVT_F_X_V_MF4_MASK
    10U,	// PseudoVFCVT_F_X_V_MF8
    10U,	// PseudoVFCVT_F_X_V_MF8_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    10U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF8
    10U,	// PseudoVFCVT_RTZ_XU_F_V_MF8_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M1
    10U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M2
    10U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M4
    10U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_M8
    10U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF8
    10U,	// PseudoVFCVT_RTZ_X_F_V_MF8_MASK
    10U,	// PseudoVFCVT_XU_F_V_M1
    10U,	// PseudoVFCVT_XU_F_V_M1_MASK
    10U,	// PseudoVFCVT_XU_F_V_M2
    10U,	// PseudoVFCVT_XU_F_V_M2_MASK
    10U,	// PseudoVFCVT_XU_F_V_M4
    10U,	// PseudoVFCVT_XU_F_V_M4_MASK
    10U,	// PseudoVFCVT_XU_F_V_M8
    10U,	// PseudoVFCVT_XU_F_V_M8_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF2
    10U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF4
    10U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    10U,	// PseudoVFCVT_XU_F_V_MF8
    10U,	// PseudoVFCVT_XU_F_V_MF8_MASK
    10U,	// PseudoVFCVT_X_F_V_M1
    10U,	// PseudoVFCVT_X_F_V_M1_MASK
    10U,	// PseudoVFCVT_X_F_V_M2
    10U,	// PseudoVFCVT_X_F_V_M2_MASK
    10U,	// PseudoVFCVT_X_F_V_M4
    10U,	// PseudoVFCVT_X_F_V_M4_MASK
    10U,	// PseudoVFCVT_X_F_V_M8
    10U,	// PseudoVFCVT_X_F_V_M8_MASK
    10U,	// PseudoVFCVT_X_F_V_MF2
    10U,	// PseudoVFCVT_X_F_V_MF2_MASK
    10U,	// PseudoVFCVT_X_F_V_MF4
    10U,	// PseudoVFCVT_X_F_V_MF4_MASK
    10U,	// PseudoVFCVT_X_F_V_MF8
    10U,	// PseudoVFCVT_X_F_V_MF8_MASK
    10U,	// PseudoVFDIV_VF16_M1
    10U,	// PseudoVFDIV_VF16_M1_MASK
    10U,	// PseudoVFDIV_VF16_M2
    10U,	// PseudoVFDIV_VF16_M2_MASK
    10U,	// PseudoVFDIV_VF16_M4
    10U,	// PseudoVFDIV_VF16_M4_MASK
    10U,	// PseudoVFDIV_VF16_M8
    10U,	// PseudoVFDIV_VF16_M8_MASK
    10U,	// PseudoVFDIV_VF16_MF2
    10U,	// PseudoVFDIV_VF16_MF2_MASK
    10U,	// PseudoVFDIV_VF16_MF4
    10U,	// PseudoVFDIV_VF16_MF4_MASK
    10U,	// PseudoVFDIV_VF16_MF8
    10U,	// PseudoVFDIV_VF16_MF8_MASK
    10U,	// PseudoVFDIV_VF32_M1
    10U,	// PseudoVFDIV_VF32_M1_MASK
    10U,	// PseudoVFDIV_VF32_M2
    10U,	// PseudoVFDIV_VF32_M2_MASK
    10U,	// PseudoVFDIV_VF32_M4
    10U,	// PseudoVFDIV_VF32_M4_MASK
    10U,	// PseudoVFDIV_VF32_M8
    10U,	// PseudoVFDIV_VF32_M8_MASK
    10U,	// PseudoVFDIV_VF32_MF2
    10U,	// PseudoVFDIV_VF32_MF2_MASK
    10U,	// PseudoVFDIV_VF32_MF4
    10U,	// PseudoVFDIV_VF32_MF4_MASK
    10U,	// PseudoVFDIV_VF32_MF8
    10U,	// PseudoVFDIV_VF32_MF8_MASK
    10U,	// PseudoVFDIV_VF64_M1
    10U,	// PseudoVFDIV_VF64_M1_MASK
    10U,	// PseudoVFDIV_VF64_M2
    10U,	// PseudoVFDIV_VF64_M2_MASK
    10U,	// PseudoVFDIV_VF64_M4
    10U,	// PseudoVFDIV_VF64_M4_MASK
    10U,	// PseudoVFDIV_VF64_M8
    10U,	// PseudoVFDIV_VF64_M8_MASK
    10U,	// PseudoVFDIV_VF64_MF2
    10U,	// PseudoVFDIV_VF64_MF2_MASK
    10U,	// PseudoVFDIV_VF64_MF4
    10U,	// PseudoVFDIV_VF64_MF4_MASK
    10U,	// PseudoVFDIV_VF64_MF8
    10U,	// PseudoVFDIV_VF64_MF8_MASK
    10U,	// PseudoVFDIV_VV_M1
    10U,	// PseudoVFDIV_VV_M1_MASK
    10U,	// PseudoVFDIV_VV_M2
    10U,	// PseudoVFDIV_VV_M2_MASK
    10U,	// PseudoVFDIV_VV_M4
    10U,	// PseudoVFDIV_VV_M4_MASK
    10U,	// PseudoVFDIV_VV_M8
    10U,	// PseudoVFDIV_VV_M8_MASK
    10U,	// PseudoVFDIV_VV_MF2
    10U,	// PseudoVFDIV_VV_MF2_MASK
    10U,	// PseudoVFDIV_VV_MF4
    10U,	// PseudoVFDIV_VV_MF4_MASK
    10U,	// PseudoVFDIV_VV_MF8
    10U,	// PseudoVFDIV_VV_MF8_MASK
    10U,	// PseudoVFIRST_M_B1
    10U,	// PseudoVFIRST_M_B16
    10U,	// PseudoVFIRST_M_B16_MASK
    10U,	// PseudoVFIRST_M_B1_MASK
    10U,	// PseudoVFIRST_M_B2
    10U,	// PseudoVFIRST_M_B2_MASK
    10U,	// PseudoVFIRST_M_B32
    10U,	// PseudoVFIRST_M_B32_MASK
    10U,	// PseudoVFIRST_M_B4
    10U,	// PseudoVFIRST_M_B4_MASK
    10U,	// PseudoVFIRST_M_B64
    10U,	// PseudoVFIRST_M_B64_MASK
    10U,	// PseudoVFIRST_M_B8
    10U,	// PseudoVFIRST_M_B8_MASK
    10U,	// PseudoVFMACC_VF16_M1
    10U,	// PseudoVFMACC_VF16_M1_MASK
    10U,	// PseudoVFMACC_VF16_M2
    10U,	// PseudoVFMACC_VF16_M2_MASK
    10U,	// PseudoVFMACC_VF16_M4
    10U,	// PseudoVFMACC_VF16_M4_MASK
    10U,	// PseudoVFMACC_VF16_M8
    10U,	// PseudoVFMACC_VF16_M8_MASK
    10U,	// PseudoVFMACC_VF16_MF2
    10U,	// PseudoVFMACC_VF16_MF2_MASK
    10U,	// PseudoVFMACC_VF16_MF4
    10U,	// PseudoVFMACC_VF16_MF4_MASK
    10U,	// PseudoVFMACC_VF16_MF8
    10U,	// PseudoVFMACC_VF16_MF8_MASK
    10U,	// PseudoVFMACC_VF32_M1
    10U,	// PseudoVFMACC_VF32_M1_MASK
    10U,	// PseudoVFMACC_VF32_M2
    10U,	// PseudoVFMACC_VF32_M2_MASK
    10U,	// PseudoVFMACC_VF32_M4
    10U,	// PseudoVFMACC_VF32_M4_MASK
    10U,	// PseudoVFMACC_VF32_M8
    10U,	// PseudoVFMACC_VF32_M8_MASK
    10U,	// PseudoVFMACC_VF32_MF2
    10U,	// PseudoVFMACC_VF32_MF2_MASK
    10U,	// PseudoVFMACC_VF32_MF4
    10U,	// PseudoVFMACC_VF32_MF4_MASK
    10U,	// PseudoVFMACC_VF32_MF8
    10U,	// PseudoVFMACC_VF32_MF8_MASK
    10U,	// PseudoVFMACC_VF64_M1
    10U,	// PseudoVFMACC_VF64_M1_MASK
    10U,	// PseudoVFMACC_VF64_M2
    10U,	// PseudoVFMACC_VF64_M2_MASK
    10U,	// PseudoVFMACC_VF64_M4
    10U,	// PseudoVFMACC_VF64_M4_MASK
    10U,	// PseudoVFMACC_VF64_M8
    10U,	// PseudoVFMACC_VF64_M8_MASK
    10U,	// PseudoVFMACC_VF64_MF2
    10U,	// PseudoVFMACC_VF64_MF2_MASK
    10U,	// PseudoVFMACC_VF64_MF4
    10U,	// PseudoVFMACC_VF64_MF4_MASK
    10U,	// PseudoVFMACC_VF64_MF8
    10U,	// PseudoVFMACC_VF64_MF8_MASK
    10U,	// PseudoVFMACC_VV_M1
    10U,	// PseudoVFMACC_VV_M1_MASK
    10U,	// PseudoVFMACC_VV_M2
    10U,	// PseudoVFMACC_VV_M2_MASK
    10U,	// PseudoVFMACC_VV_M4
    10U,	// PseudoVFMACC_VV_M4_MASK
    10U,	// PseudoVFMACC_VV_M8
    10U,	// PseudoVFMACC_VV_M8_MASK
    10U,	// PseudoVFMACC_VV_MF2
    10U,	// PseudoVFMACC_VV_MF2_MASK
    10U,	// PseudoVFMACC_VV_MF4
    10U,	// PseudoVFMACC_VV_MF4_MASK
    10U,	// PseudoVFMACC_VV_MF8
    10U,	// PseudoVFMACC_VV_MF8_MASK
    10U,	// PseudoVFMADD_VF16_M1
    10U,	// PseudoVFMADD_VF16_M1_MASK
    10U,	// PseudoVFMADD_VF16_M2
    10U,	// PseudoVFMADD_VF16_M2_MASK
    10U,	// PseudoVFMADD_VF16_M4
    10U,	// PseudoVFMADD_VF16_M4_MASK
    10U,	// PseudoVFMADD_VF16_M8
    10U,	// PseudoVFMADD_VF16_M8_MASK
    10U,	// PseudoVFMADD_VF16_MF2
    10U,	// PseudoVFMADD_VF16_MF2_MASK
    10U,	// PseudoVFMADD_VF16_MF4
    10U,	// PseudoVFMADD_VF16_MF4_MASK
    10U,	// PseudoVFMADD_VF16_MF8
    10U,	// PseudoVFMADD_VF16_MF8_MASK
    10U,	// PseudoVFMADD_VF32_M1
    10U,	// PseudoVFMADD_VF32_M1_MASK
    10U,	// PseudoVFMADD_VF32_M2
    10U,	// PseudoVFMADD_VF32_M2_MASK
    10U,	// PseudoVFMADD_VF32_M4
    10U,	// PseudoVFMADD_VF32_M4_MASK
    10U,	// PseudoVFMADD_VF32_M8
    10U,	// PseudoVFMADD_VF32_M8_MASK
    10U,	// PseudoVFMADD_VF32_MF2
    10U,	// PseudoVFMADD_VF32_MF2_MASK
    10U,	// PseudoVFMADD_VF32_MF4
    10U,	// PseudoVFMADD_VF32_MF4_MASK
    10U,	// PseudoVFMADD_VF32_MF8
    10U,	// PseudoVFMADD_VF32_MF8_MASK
    10U,	// PseudoVFMADD_VF64_M1
    10U,	// PseudoVFMADD_VF64_M1_MASK
    10U,	// PseudoVFMADD_VF64_M2
    10U,	// PseudoVFMADD_VF64_M2_MASK
    10U,	// PseudoVFMADD_VF64_M4
    10U,	// PseudoVFMADD_VF64_M4_MASK
    10U,	// PseudoVFMADD_VF64_M8
    10U,	// PseudoVFMADD_VF64_M8_MASK
    10U,	// PseudoVFMADD_VF64_MF2
    10U,	// PseudoVFMADD_VF64_MF2_MASK
    10U,	// PseudoVFMADD_VF64_MF4
    10U,	// PseudoVFMADD_VF64_MF4_MASK
    10U,	// PseudoVFMADD_VF64_MF8
    10U,	// PseudoVFMADD_VF64_MF8_MASK
    10U,	// PseudoVFMADD_VV_M1
    10U,	// PseudoVFMADD_VV_M1_MASK
    10U,	// PseudoVFMADD_VV_M2
    10U,	// PseudoVFMADD_VV_M2_MASK
    10U,	// PseudoVFMADD_VV_M4
    10U,	// PseudoVFMADD_VV_M4_MASK
    10U,	// PseudoVFMADD_VV_M8
    10U,	// PseudoVFMADD_VV_M8_MASK
    10U,	// PseudoVFMADD_VV_MF2
    10U,	// PseudoVFMADD_VV_MF2_MASK
    10U,	// PseudoVFMADD_VV_MF4
    10U,	// PseudoVFMADD_VV_MF4_MASK
    10U,	// PseudoVFMADD_VV_MF8
    10U,	// PseudoVFMADD_VV_MF8_MASK
    10U,	// PseudoVFMAX_VF16_M1
    10U,	// PseudoVFMAX_VF16_M1_MASK
    10U,	// PseudoVFMAX_VF16_M2
    10U,	// PseudoVFMAX_VF16_M2_MASK
    10U,	// PseudoVFMAX_VF16_M4
    10U,	// PseudoVFMAX_VF16_M4_MASK
    10U,	// PseudoVFMAX_VF16_M8
    10U,	// PseudoVFMAX_VF16_M8_MASK
    10U,	// PseudoVFMAX_VF16_MF2
    10U,	// PseudoVFMAX_VF16_MF2_MASK
    10U,	// PseudoVFMAX_VF16_MF4
    10U,	// PseudoVFMAX_VF16_MF4_MASK
    10U,	// PseudoVFMAX_VF16_MF8
    10U,	// PseudoVFMAX_VF16_MF8_MASK
    10U,	// PseudoVFMAX_VF32_M1
    10U,	// PseudoVFMAX_VF32_M1_MASK
    10U,	// PseudoVFMAX_VF32_M2
    10U,	// PseudoVFMAX_VF32_M2_MASK
    10U,	// PseudoVFMAX_VF32_M4
    10U,	// PseudoVFMAX_VF32_M4_MASK
    10U,	// PseudoVFMAX_VF32_M8
    10U,	// PseudoVFMAX_VF32_M8_MASK
    10U,	// PseudoVFMAX_VF32_MF2
    10U,	// PseudoVFMAX_VF32_MF2_MASK
    10U,	// PseudoVFMAX_VF32_MF4
    10U,	// PseudoVFMAX_VF32_MF4_MASK
    10U,	// PseudoVFMAX_VF32_MF8
    10U,	// PseudoVFMAX_VF32_MF8_MASK
    10U,	// PseudoVFMAX_VF64_M1
    10U,	// PseudoVFMAX_VF64_M1_MASK
    10U,	// PseudoVFMAX_VF64_M2
    10U,	// PseudoVFMAX_VF64_M2_MASK
    10U,	// PseudoVFMAX_VF64_M4
    10U,	// PseudoVFMAX_VF64_M4_MASK
    10U,	// PseudoVFMAX_VF64_M8
    10U,	// PseudoVFMAX_VF64_M8_MASK
    10U,	// PseudoVFMAX_VF64_MF2
    10U,	// PseudoVFMAX_VF64_MF2_MASK
    10U,	// PseudoVFMAX_VF64_MF4
    10U,	// PseudoVFMAX_VF64_MF4_MASK
    10U,	// PseudoVFMAX_VF64_MF8
    10U,	// PseudoVFMAX_VF64_MF8_MASK
    10U,	// PseudoVFMAX_VV_M1
    10U,	// PseudoVFMAX_VV_M1_MASK
    10U,	// PseudoVFMAX_VV_M2
    10U,	// PseudoVFMAX_VV_M2_MASK
    10U,	// PseudoVFMAX_VV_M4
    10U,	// PseudoVFMAX_VV_M4_MASK
    10U,	// PseudoVFMAX_VV_M8
    10U,	// PseudoVFMAX_VV_M8_MASK
    10U,	// PseudoVFMAX_VV_MF2
    10U,	// PseudoVFMAX_VV_MF2_MASK
    10U,	// PseudoVFMAX_VV_MF4
    10U,	// PseudoVFMAX_VV_MF4_MASK
    10U,	// PseudoVFMAX_VV_MF8
    10U,	// PseudoVFMAX_VV_MF8_MASK
    10U,	// PseudoVFMERGE_VF16M_M1
    10U,	// PseudoVFMERGE_VF16M_M2
    10U,	// PseudoVFMERGE_VF16M_M4
    10U,	// PseudoVFMERGE_VF16M_M8
    10U,	// PseudoVFMERGE_VF16M_MF2
    10U,	// PseudoVFMERGE_VF16M_MF4
    10U,	// PseudoVFMERGE_VF16M_MF8
    10U,	// PseudoVFMERGE_VF32M_M1
    10U,	// PseudoVFMERGE_VF32M_M2
    10U,	// PseudoVFMERGE_VF32M_M4
    10U,	// PseudoVFMERGE_VF32M_M8
    10U,	// PseudoVFMERGE_VF32M_MF2
    10U,	// PseudoVFMERGE_VF32M_MF4
    10U,	// PseudoVFMERGE_VF32M_MF8
    10U,	// PseudoVFMERGE_VF64M_M1
    10U,	// PseudoVFMERGE_VF64M_M2
    10U,	// PseudoVFMERGE_VF64M_M4
    10U,	// PseudoVFMERGE_VF64M_M8
    10U,	// PseudoVFMERGE_VF64M_MF2
    10U,	// PseudoVFMERGE_VF64M_MF4
    10U,	// PseudoVFMERGE_VF64M_MF8
    10U,	// PseudoVFMIN_VF16_M1
    10U,	// PseudoVFMIN_VF16_M1_MASK
    10U,	// PseudoVFMIN_VF16_M2
    10U,	// PseudoVFMIN_VF16_M2_MASK
    10U,	// PseudoVFMIN_VF16_M4
    10U,	// PseudoVFMIN_VF16_M4_MASK
    10U,	// PseudoVFMIN_VF16_M8
    10U,	// PseudoVFMIN_VF16_M8_MASK
    10U,	// PseudoVFMIN_VF16_MF2
    10U,	// PseudoVFMIN_VF16_MF2_MASK
    10U,	// PseudoVFMIN_VF16_MF4
    10U,	// PseudoVFMIN_VF16_MF4_MASK
    10U,	// PseudoVFMIN_VF16_MF8
    10U,	// PseudoVFMIN_VF16_MF8_MASK
    10U,	// PseudoVFMIN_VF32_M1
    10U,	// PseudoVFMIN_VF32_M1_MASK
    10U,	// PseudoVFMIN_VF32_M2
    10U,	// PseudoVFMIN_VF32_M2_MASK
    10U,	// PseudoVFMIN_VF32_M4
    10U,	// PseudoVFMIN_VF32_M4_MASK
    10U,	// PseudoVFMIN_VF32_M8
    10U,	// PseudoVFMIN_VF32_M8_MASK
    10U,	// PseudoVFMIN_VF32_MF2
    10U,	// PseudoVFMIN_VF32_MF2_MASK
    10U,	// PseudoVFMIN_VF32_MF4
    10U,	// PseudoVFMIN_VF32_MF4_MASK
    10U,	// PseudoVFMIN_VF32_MF8
    10U,	// PseudoVFMIN_VF32_MF8_MASK
    10U,	// PseudoVFMIN_VF64_M1
    10U,	// PseudoVFMIN_VF64_M1_MASK
    10U,	// PseudoVFMIN_VF64_M2
    10U,	// PseudoVFMIN_VF64_M2_MASK
    10U,	// PseudoVFMIN_VF64_M4
    10U,	// PseudoVFMIN_VF64_M4_MASK
    10U,	// PseudoVFMIN_VF64_M8
    10U,	// PseudoVFMIN_VF64_M8_MASK
    10U,	// PseudoVFMIN_VF64_MF2
    10U,	// PseudoVFMIN_VF64_MF2_MASK
    10U,	// PseudoVFMIN_VF64_MF4
    10U,	// PseudoVFMIN_VF64_MF4_MASK
    10U,	// PseudoVFMIN_VF64_MF8
    10U,	// PseudoVFMIN_VF64_MF8_MASK
    10U,	// PseudoVFMIN_VV_M1
    10U,	// PseudoVFMIN_VV_M1_MASK
    10U,	// PseudoVFMIN_VV_M2
    10U,	// PseudoVFMIN_VV_M2_MASK
    10U,	// PseudoVFMIN_VV_M4
    10U,	// PseudoVFMIN_VV_M4_MASK
    10U,	// PseudoVFMIN_VV_M8
    10U,	// PseudoVFMIN_VV_M8_MASK
    10U,	// PseudoVFMIN_VV_MF2
    10U,	// PseudoVFMIN_VV_MF2_MASK
    10U,	// PseudoVFMIN_VV_MF4
    10U,	// PseudoVFMIN_VV_MF4_MASK
    10U,	// PseudoVFMIN_VV_MF8
    10U,	// PseudoVFMIN_VV_MF8_MASK
    10U,	// PseudoVFMSAC_VF16_M1
    10U,	// PseudoVFMSAC_VF16_M1_MASK
    10U,	// PseudoVFMSAC_VF16_M2
    10U,	// PseudoVFMSAC_VF16_M2_MASK
    10U,	// PseudoVFMSAC_VF16_M4
    10U,	// PseudoVFMSAC_VF16_M4_MASK
    10U,	// PseudoVFMSAC_VF16_M8
    10U,	// PseudoVFMSAC_VF16_M8_MASK
    10U,	// PseudoVFMSAC_VF16_MF2
    10U,	// PseudoVFMSAC_VF16_MF2_MASK
    10U,	// PseudoVFMSAC_VF16_MF4
    10U,	// PseudoVFMSAC_VF16_MF4_MASK
    10U,	// PseudoVFMSAC_VF16_MF8
    10U,	// PseudoVFMSAC_VF16_MF8_MASK
    10U,	// PseudoVFMSAC_VF32_M1
    10U,	// PseudoVFMSAC_VF32_M1_MASK
    10U,	// PseudoVFMSAC_VF32_M2
    10U,	// PseudoVFMSAC_VF32_M2_MASK
    10U,	// PseudoVFMSAC_VF32_M4
    10U,	// PseudoVFMSAC_VF32_M4_MASK
    10U,	// PseudoVFMSAC_VF32_M8
    10U,	// PseudoVFMSAC_VF32_M8_MASK
    10U,	// PseudoVFMSAC_VF32_MF2
    10U,	// PseudoVFMSAC_VF32_MF2_MASK
    10U,	// PseudoVFMSAC_VF32_MF4
    10U,	// PseudoVFMSAC_VF32_MF4_MASK
    10U,	// PseudoVFMSAC_VF32_MF8
    10U,	// PseudoVFMSAC_VF32_MF8_MASK
    10U,	// PseudoVFMSAC_VF64_M1
    10U,	// PseudoVFMSAC_VF64_M1_MASK
    10U,	// PseudoVFMSAC_VF64_M2
    10U,	// PseudoVFMSAC_VF64_M2_MASK
    10U,	// PseudoVFMSAC_VF64_M4
    10U,	// PseudoVFMSAC_VF64_M4_MASK
    10U,	// PseudoVFMSAC_VF64_M8
    10U,	// PseudoVFMSAC_VF64_M8_MASK
    10U,	// PseudoVFMSAC_VF64_MF2
    10U,	// PseudoVFMSAC_VF64_MF2_MASK
    10U,	// PseudoVFMSAC_VF64_MF4
    10U,	// PseudoVFMSAC_VF64_MF4_MASK
    10U,	// PseudoVFMSAC_VF64_MF8
    10U,	// PseudoVFMSAC_VF64_MF8_MASK
    10U,	// PseudoVFMSAC_VV_M1
    10U,	// PseudoVFMSAC_VV_M1_MASK
    10U,	// PseudoVFMSAC_VV_M2
    10U,	// PseudoVFMSAC_VV_M2_MASK
    10U,	// PseudoVFMSAC_VV_M4
    10U,	// PseudoVFMSAC_VV_M4_MASK
    10U,	// PseudoVFMSAC_VV_M8
    10U,	// PseudoVFMSAC_VV_M8_MASK
    10U,	// PseudoVFMSAC_VV_MF2
    10U,	// PseudoVFMSAC_VV_MF2_MASK
    10U,	// PseudoVFMSAC_VV_MF4
    10U,	// PseudoVFMSAC_VV_MF4_MASK
    10U,	// PseudoVFMSAC_VV_MF8
    10U,	// PseudoVFMSAC_VV_MF8_MASK
    10U,	// PseudoVFMSUB_VF16_M1
    10U,	// PseudoVFMSUB_VF16_M1_MASK
    10U,	// PseudoVFMSUB_VF16_M2
    10U,	// PseudoVFMSUB_VF16_M2_MASK
    10U,	// PseudoVFMSUB_VF16_M4
    10U,	// PseudoVFMSUB_VF16_M4_MASK
    10U,	// PseudoVFMSUB_VF16_M8
    10U,	// PseudoVFMSUB_VF16_M8_MASK
    10U,	// PseudoVFMSUB_VF16_MF2
    10U,	// PseudoVFMSUB_VF16_MF2_MASK
    10U,	// PseudoVFMSUB_VF16_MF4
    10U,	// PseudoVFMSUB_VF16_MF4_MASK
    10U,	// PseudoVFMSUB_VF16_MF8
    10U,	// PseudoVFMSUB_VF16_MF8_MASK
    10U,	// PseudoVFMSUB_VF32_M1
    10U,	// PseudoVFMSUB_VF32_M1_MASK
    10U,	// PseudoVFMSUB_VF32_M2
    10U,	// PseudoVFMSUB_VF32_M2_MASK
    10U,	// PseudoVFMSUB_VF32_M4
    10U,	// PseudoVFMSUB_VF32_M4_MASK
    10U,	// PseudoVFMSUB_VF32_M8
    10U,	// PseudoVFMSUB_VF32_M8_MASK
    10U,	// PseudoVFMSUB_VF32_MF2
    10U,	// PseudoVFMSUB_VF32_MF2_MASK
    10U,	// PseudoVFMSUB_VF32_MF4
    10U,	// PseudoVFMSUB_VF32_MF4_MASK
    10U,	// PseudoVFMSUB_VF32_MF8
    10U,	// PseudoVFMSUB_VF32_MF8_MASK
    10U,	// PseudoVFMSUB_VF64_M1
    10U,	// PseudoVFMSUB_VF64_M1_MASK
    10U,	// PseudoVFMSUB_VF64_M2
    10U,	// PseudoVFMSUB_VF64_M2_MASK
    10U,	// PseudoVFMSUB_VF64_M4
    10U,	// PseudoVFMSUB_VF64_M4_MASK
    10U,	// PseudoVFMSUB_VF64_M8
    10U,	// PseudoVFMSUB_VF64_M8_MASK
    10U,	// PseudoVFMSUB_VF64_MF2
    10U,	// PseudoVFMSUB_VF64_MF2_MASK
    10U,	// PseudoVFMSUB_VF64_MF4
    10U,	// PseudoVFMSUB_VF64_MF4_MASK
    10U,	// PseudoVFMSUB_VF64_MF8
    10U,	// PseudoVFMSUB_VF64_MF8_MASK
    10U,	// PseudoVFMSUB_VV_M1
    10U,	// PseudoVFMSUB_VV_M1_MASK
    10U,	// PseudoVFMSUB_VV_M2
    10U,	// PseudoVFMSUB_VV_M2_MASK
    10U,	// PseudoVFMSUB_VV_M4
    10U,	// PseudoVFMSUB_VV_M4_MASK
    10U,	// PseudoVFMSUB_VV_M8
    10U,	// PseudoVFMSUB_VV_M8_MASK
    10U,	// PseudoVFMSUB_VV_MF2
    10U,	// PseudoVFMSUB_VV_MF2_MASK
    10U,	// PseudoVFMSUB_VV_MF4
    10U,	// PseudoVFMSUB_VV_MF4_MASK
    10U,	// PseudoVFMSUB_VV_MF8
    10U,	// PseudoVFMSUB_VV_MF8_MASK
    10U,	// PseudoVFMUL_VF16_M1
    10U,	// PseudoVFMUL_VF16_M1_MASK
    10U,	// PseudoVFMUL_VF16_M2
    10U,	// PseudoVFMUL_VF16_M2_MASK
    10U,	// PseudoVFMUL_VF16_M4
    10U,	// PseudoVFMUL_VF16_M4_MASK
    10U,	// PseudoVFMUL_VF16_M8
    10U,	// PseudoVFMUL_VF16_M8_MASK
    10U,	// PseudoVFMUL_VF16_MF2
    10U,	// PseudoVFMUL_VF16_MF2_MASK
    10U,	// PseudoVFMUL_VF16_MF4
    10U,	// PseudoVFMUL_VF16_MF4_MASK
    10U,	// PseudoVFMUL_VF16_MF8
    10U,	// PseudoVFMUL_VF16_MF8_MASK
    10U,	// PseudoVFMUL_VF32_M1
    10U,	// PseudoVFMUL_VF32_M1_MASK
    10U,	// PseudoVFMUL_VF32_M2
    10U,	// PseudoVFMUL_VF32_M2_MASK
    10U,	// PseudoVFMUL_VF32_M4
    10U,	// PseudoVFMUL_VF32_M4_MASK
    10U,	// PseudoVFMUL_VF32_M8
    10U,	// PseudoVFMUL_VF32_M8_MASK
    10U,	// PseudoVFMUL_VF32_MF2
    10U,	// PseudoVFMUL_VF32_MF2_MASK
    10U,	// PseudoVFMUL_VF32_MF4
    10U,	// PseudoVFMUL_VF32_MF4_MASK
    10U,	// PseudoVFMUL_VF32_MF8
    10U,	// PseudoVFMUL_VF32_MF8_MASK
    10U,	// PseudoVFMUL_VF64_M1
    10U,	// PseudoVFMUL_VF64_M1_MASK
    10U,	// PseudoVFMUL_VF64_M2
    10U,	// PseudoVFMUL_VF64_M2_MASK
    10U,	// PseudoVFMUL_VF64_M4
    10U,	// PseudoVFMUL_VF64_M4_MASK
    10U,	// PseudoVFMUL_VF64_M8
    10U,	// PseudoVFMUL_VF64_M8_MASK
    10U,	// PseudoVFMUL_VF64_MF2
    10U,	// PseudoVFMUL_VF64_MF2_MASK
    10U,	// PseudoVFMUL_VF64_MF4
    10U,	// PseudoVFMUL_VF64_MF4_MASK
    10U,	// PseudoVFMUL_VF64_MF8
    10U,	// PseudoVFMUL_VF64_MF8_MASK
    10U,	// PseudoVFMUL_VV_M1
    10U,	// PseudoVFMUL_VV_M1_MASK
    10U,	// PseudoVFMUL_VV_M2
    10U,	// PseudoVFMUL_VV_M2_MASK
    10U,	// PseudoVFMUL_VV_M4
    10U,	// PseudoVFMUL_VV_M4_MASK
    10U,	// PseudoVFMUL_VV_M8
    10U,	// PseudoVFMUL_VV_M8_MASK
    10U,	// PseudoVFMUL_VV_MF2
    10U,	// PseudoVFMUL_VV_MF2_MASK
    10U,	// PseudoVFMUL_VV_MF4
    10U,	// PseudoVFMUL_VV_MF4_MASK
    10U,	// PseudoVFMUL_VV_MF8
    10U,	// PseudoVFMUL_VV_MF8_MASK
    10U,	// PseudoVFMV_F16_S_M1
    10U,	// PseudoVFMV_F16_S_M2
    10U,	// PseudoVFMV_F16_S_M4
    10U,	// PseudoVFMV_F16_S_M8
    10U,	// PseudoVFMV_F16_S_MF2
    10U,	// PseudoVFMV_F16_S_MF4
    10U,	// PseudoVFMV_F16_S_MF8
    10U,	// PseudoVFMV_F32_S_M1
    10U,	// PseudoVFMV_F32_S_M2
    10U,	// PseudoVFMV_F32_S_M4
    10U,	// PseudoVFMV_F32_S_M8
    10U,	// PseudoVFMV_F32_S_MF2
    10U,	// PseudoVFMV_F32_S_MF4
    10U,	// PseudoVFMV_F32_S_MF8
    10U,	// PseudoVFMV_F64_S_M1
    10U,	// PseudoVFMV_F64_S_M2
    10U,	// PseudoVFMV_F64_S_M4
    10U,	// PseudoVFMV_F64_S_M8
    10U,	// PseudoVFMV_F64_S_MF2
    10U,	// PseudoVFMV_F64_S_MF4
    10U,	// PseudoVFMV_F64_S_MF8
    10U,	// PseudoVFMV_S_F16_M1
    10U,	// PseudoVFMV_S_F16_M2
    10U,	// PseudoVFMV_S_F16_M4
    10U,	// PseudoVFMV_S_F16_M8
    10U,	// PseudoVFMV_S_F16_MF2
    10U,	// PseudoVFMV_S_F16_MF4
    10U,	// PseudoVFMV_S_F16_MF8
    10U,	// PseudoVFMV_S_F32_M1
    10U,	// PseudoVFMV_S_F32_M2
    10U,	// PseudoVFMV_S_F32_M4
    10U,	// PseudoVFMV_S_F32_M8
    10U,	// PseudoVFMV_S_F32_MF2
    10U,	// PseudoVFMV_S_F32_MF4
    10U,	// PseudoVFMV_S_F32_MF8
    10U,	// PseudoVFMV_S_F64_M1
    10U,	// PseudoVFMV_S_F64_M2
    10U,	// PseudoVFMV_S_F64_M4
    10U,	// PseudoVFMV_S_F64_M8
    10U,	// PseudoVFMV_S_F64_MF2
    10U,	// PseudoVFMV_S_F64_MF4
    10U,	// PseudoVFMV_S_F64_MF8
    10U,	// PseudoVFMV_V_F16_M1
    10U,	// PseudoVFMV_V_F16_M2
    10U,	// PseudoVFMV_V_F16_M4
    10U,	// PseudoVFMV_V_F16_M8
    10U,	// PseudoVFMV_V_F16_MF2
    10U,	// PseudoVFMV_V_F16_MF4
    10U,	// PseudoVFMV_V_F16_MF8
    10U,	// PseudoVFMV_V_F32_M1
    10U,	// PseudoVFMV_V_F32_M2
    10U,	// PseudoVFMV_V_F32_M4
    10U,	// PseudoVFMV_V_F32_M8
    10U,	// PseudoVFMV_V_F32_MF2
    10U,	// PseudoVFMV_V_F32_MF4
    10U,	// PseudoVFMV_V_F32_MF8
    10U,	// PseudoVFMV_V_F64_M1
    10U,	// PseudoVFMV_V_F64_M2
    10U,	// PseudoVFMV_V_F64_M4
    10U,	// PseudoVFMV_V_F64_M8
    10U,	// PseudoVFMV_V_F64_MF2
    10U,	// PseudoVFMV_V_F64_MF4
    10U,	// PseudoVFMV_V_F64_MF8
    10U,	// PseudoVFNCVT_F_F_W_M1
    10U,	// PseudoVFNCVT_F_F_W_M1_MASK
    10U,	// PseudoVFNCVT_F_F_W_M2
    10U,	// PseudoVFNCVT_F_F_W_M2_MASK
    10U,	// PseudoVFNCVT_F_F_W_M4
    10U,	// PseudoVFNCVT_F_F_W_M4_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF2
    10U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF4
    10U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_F_W_MF8
    10U,	// PseudoVFNCVT_F_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M1
    10U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M2
    10U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    10U,	// PseudoVFNCVT_F_XU_W_M4
    10U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF2
    10U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF4
    10U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_XU_W_MF8
    10U,	// PseudoVFNCVT_F_XU_W_MF8_MASK
    10U,	// PseudoVFNCVT_F_X_W_M1
    10U,	// PseudoVFNCVT_F_X_W_M1_MASK
    10U,	// PseudoVFNCVT_F_X_W_M2
    10U,	// PseudoVFNCVT_F_X_W_M2_MASK
    10U,	// PseudoVFNCVT_F_X_W_M4
    10U,	// PseudoVFNCVT_F_X_W_M4_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF2
    10U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF4
    10U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    10U,	// PseudoVFNCVT_F_X_W_MF8
    10U,	// PseudoVFNCVT_F_X_W_MF8_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M1
    10U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M2
    10U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_M4
    10U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF8
    10U,	// PseudoVFNCVT_ROD_F_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    10U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    10U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    10U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M1
    10U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M2
    10U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    10U,	// PseudoVFNCVT_XU_F_W_M4
    10U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF2
    10U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF4
    10U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_XU_F_W_MF8
    10U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    10U,	// PseudoVFNCVT_X_F_W_M1
    10U,	// PseudoVFNCVT_X_F_W_M1_MASK
    10U,	// PseudoVFNCVT_X_F_W_M2
    10U,	// PseudoVFNCVT_X_F_W_M2_MASK
    10U,	// PseudoVFNCVT_X_F_W_M4
    10U,	// PseudoVFNCVT_X_F_W_M4_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF2
    10U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF4
    10U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    10U,	// PseudoVFNCVT_X_F_W_MF8
    10U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    10U,	// PseudoVFNMACC_VF16_M1
    10U,	// PseudoVFNMACC_VF16_M1_MASK
    10U,	// PseudoVFNMACC_VF16_M2
    10U,	// PseudoVFNMACC_VF16_M2_MASK
    10U,	// PseudoVFNMACC_VF16_M4
    10U,	// PseudoVFNMACC_VF16_M4_MASK
    10U,	// PseudoVFNMACC_VF16_M8
    10U,	// PseudoVFNMACC_VF16_M8_MASK
    10U,	// PseudoVFNMACC_VF16_MF2
    10U,	// PseudoVFNMACC_VF16_MF2_MASK
    10U,	// PseudoVFNMACC_VF16_MF4
    10U,	// PseudoVFNMACC_VF16_MF4_MASK
    10U,	// PseudoVFNMACC_VF16_MF8
    10U,	// PseudoVFNMACC_VF16_MF8_MASK
    10U,	// PseudoVFNMACC_VF32_M1
    10U,	// PseudoVFNMACC_VF32_M1_MASK
    10U,	// PseudoVFNMACC_VF32_M2
    10U,	// PseudoVFNMACC_VF32_M2_MASK
    10U,	// PseudoVFNMACC_VF32_M4
    10U,	// PseudoVFNMACC_VF32_M4_MASK
    10U,	// PseudoVFNMACC_VF32_M8
    10U,	// PseudoVFNMACC_VF32_M8_MASK
    10U,	// PseudoVFNMACC_VF32_MF2
    10U,	// PseudoVFNMACC_VF32_MF2_MASK
    10U,	// PseudoVFNMACC_VF32_MF4
    10U,	// PseudoVFNMACC_VF32_MF4_MASK
    10U,	// PseudoVFNMACC_VF32_MF8
    10U,	// PseudoVFNMACC_VF32_MF8_MASK
    10U,	// PseudoVFNMACC_VF64_M1
    10U,	// PseudoVFNMACC_VF64_M1_MASK
    10U,	// PseudoVFNMACC_VF64_M2
    10U,	// PseudoVFNMACC_VF64_M2_MASK
    10U,	// PseudoVFNMACC_VF64_M4
    10U,	// PseudoVFNMACC_VF64_M4_MASK
    10U,	// PseudoVFNMACC_VF64_M8
    10U,	// PseudoVFNMACC_VF64_M8_MASK
    10U,	// PseudoVFNMACC_VF64_MF2
    10U,	// PseudoVFNMACC_VF64_MF2_MASK
    10U,	// PseudoVFNMACC_VF64_MF4
    10U,	// PseudoVFNMACC_VF64_MF4_MASK
    10U,	// PseudoVFNMACC_VF64_MF8
    10U,	// PseudoVFNMACC_VF64_MF8_MASK
    10U,	// PseudoVFNMACC_VV_M1
    10U,	// PseudoVFNMACC_VV_M1_MASK
    10U,	// PseudoVFNMACC_VV_M2
    10U,	// PseudoVFNMACC_VV_M2_MASK
    10U,	// PseudoVFNMACC_VV_M4
    10U,	// PseudoVFNMACC_VV_M4_MASK
    10U,	// PseudoVFNMACC_VV_M8
    10U,	// PseudoVFNMACC_VV_M8_MASK
    10U,	// PseudoVFNMACC_VV_MF2
    10U,	// PseudoVFNMACC_VV_MF2_MASK
    10U,	// PseudoVFNMACC_VV_MF4
    10U,	// PseudoVFNMACC_VV_MF4_MASK
    10U,	// PseudoVFNMACC_VV_MF8
    10U,	// PseudoVFNMACC_VV_MF8_MASK
    10U,	// PseudoVFNMADD_VF16_M1
    10U,	// PseudoVFNMADD_VF16_M1_MASK
    10U,	// PseudoVFNMADD_VF16_M2
    10U,	// PseudoVFNMADD_VF16_M2_MASK
    10U,	// PseudoVFNMADD_VF16_M4
    10U,	// PseudoVFNMADD_VF16_M4_MASK
    10U,	// PseudoVFNMADD_VF16_M8
    10U,	// PseudoVFNMADD_VF16_M8_MASK
    10U,	// PseudoVFNMADD_VF16_MF2
    10U,	// PseudoVFNMADD_VF16_MF2_MASK
    10U,	// PseudoVFNMADD_VF16_MF4
    10U,	// PseudoVFNMADD_VF16_MF4_MASK
    10U,	// PseudoVFNMADD_VF16_MF8
    10U,	// PseudoVFNMADD_VF16_MF8_MASK
    10U,	// PseudoVFNMADD_VF32_M1
    10U,	// PseudoVFNMADD_VF32_M1_MASK
    10U,	// PseudoVFNMADD_VF32_M2
    10U,	// PseudoVFNMADD_VF32_M2_MASK
    10U,	// PseudoVFNMADD_VF32_M4
    10U,	// PseudoVFNMADD_VF32_M4_MASK
    10U,	// PseudoVFNMADD_VF32_M8
    10U,	// PseudoVFNMADD_VF32_M8_MASK
    10U,	// PseudoVFNMADD_VF32_MF2
    10U,	// PseudoVFNMADD_VF32_MF2_MASK
    10U,	// PseudoVFNMADD_VF32_MF4
    10U,	// PseudoVFNMADD_VF32_MF4_MASK
    10U,	// PseudoVFNMADD_VF32_MF8
    10U,	// PseudoVFNMADD_VF32_MF8_MASK
    10U,	// PseudoVFNMADD_VF64_M1
    10U,	// PseudoVFNMADD_VF64_M1_MASK
    10U,	// PseudoVFNMADD_VF64_M2
    10U,	// PseudoVFNMADD_VF64_M2_MASK
    10U,	// PseudoVFNMADD_VF64_M4
    10U,	// PseudoVFNMADD_VF64_M4_MASK
    10U,	// PseudoVFNMADD_VF64_M8
    10U,	// PseudoVFNMADD_VF64_M8_MASK
    10U,	// PseudoVFNMADD_VF64_MF2
    10U,	// PseudoVFNMADD_VF64_MF2_MASK
    10U,	// PseudoVFNMADD_VF64_MF4
    10U,	// PseudoVFNMADD_VF64_MF4_MASK
    10U,	// PseudoVFNMADD_VF64_MF8
    10U,	// PseudoVFNMADD_VF64_MF8_MASK
    10U,	// PseudoVFNMADD_VV_M1
    10U,	// PseudoVFNMADD_VV_M1_MASK
    10U,	// PseudoVFNMADD_VV_M2
    10U,	// PseudoVFNMADD_VV_M2_MASK
    10U,	// PseudoVFNMADD_VV_M4
    10U,	// PseudoVFNMADD_VV_M4_MASK
    10U,	// PseudoVFNMADD_VV_M8
    10U,	// PseudoVFNMADD_VV_M8_MASK
    10U,	// PseudoVFNMADD_VV_MF2
    10U,	// PseudoVFNMADD_VV_MF2_MASK
    10U,	// PseudoVFNMADD_VV_MF4
    10U,	// PseudoVFNMADD_VV_MF4_MASK
    10U,	// PseudoVFNMADD_VV_MF8
    10U,	// PseudoVFNMADD_VV_MF8_MASK
    10U,	// PseudoVFNMSAC_VF16_M1
    10U,	// PseudoVFNMSAC_VF16_M1_MASK
    10U,	// PseudoVFNMSAC_VF16_M2
    10U,	// PseudoVFNMSAC_VF16_M2_MASK
    10U,	// PseudoVFNMSAC_VF16_M4
    10U,	// PseudoVFNMSAC_VF16_M4_MASK
    10U,	// PseudoVFNMSAC_VF16_M8
    10U,	// PseudoVFNMSAC_VF16_M8_MASK
    10U,	// PseudoVFNMSAC_VF16_MF2
    10U,	// PseudoVFNMSAC_VF16_MF2_MASK
    10U,	// PseudoVFNMSAC_VF16_MF4
    10U,	// PseudoVFNMSAC_VF16_MF4_MASK
    10U,	// PseudoVFNMSAC_VF16_MF8
    10U,	// PseudoVFNMSAC_VF16_MF8_MASK
    10U,	// PseudoVFNMSAC_VF32_M1
    10U,	// PseudoVFNMSAC_VF32_M1_MASK
    10U,	// PseudoVFNMSAC_VF32_M2
    10U,	// PseudoVFNMSAC_VF32_M2_MASK
    10U,	// PseudoVFNMSAC_VF32_M4
    10U,	// PseudoVFNMSAC_VF32_M4_MASK
    10U,	// PseudoVFNMSAC_VF32_M8
    10U,	// PseudoVFNMSAC_VF32_M8_MASK
    10U,	// PseudoVFNMSAC_VF32_MF2
    10U,	// PseudoVFNMSAC_VF32_MF2_MASK
    10U,	// PseudoVFNMSAC_VF32_MF4
    10U,	// PseudoVFNMSAC_VF32_MF4_MASK
    10U,	// PseudoVFNMSAC_VF32_MF8
    10U,	// PseudoVFNMSAC_VF32_MF8_MASK
    10U,	// PseudoVFNMSAC_VF64_M1
    10U,	// PseudoVFNMSAC_VF64_M1_MASK
    10U,	// PseudoVFNMSAC_VF64_M2
    10U,	// PseudoVFNMSAC_VF64_M2_MASK
    10U,	// PseudoVFNMSAC_VF64_M4
    10U,	// PseudoVFNMSAC_VF64_M4_MASK
    10U,	// PseudoVFNMSAC_VF64_M8
    10U,	// PseudoVFNMSAC_VF64_M8_MASK
    10U,	// PseudoVFNMSAC_VF64_MF2
    10U,	// PseudoVFNMSAC_VF64_MF2_MASK
    10U,	// PseudoVFNMSAC_VF64_MF4
    10U,	// PseudoVFNMSAC_VF64_MF4_MASK
    10U,	// PseudoVFNMSAC_VF64_MF8
    10U,	// PseudoVFNMSAC_VF64_MF8_MASK
    10U,	// PseudoVFNMSAC_VV_M1
    10U,	// PseudoVFNMSAC_VV_M1_MASK
    10U,	// PseudoVFNMSAC_VV_M2
    10U,	// PseudoVFNMSAC_VV_M2_MASK
    10U,	// PseudoVFNMSAC_VV_M4
    10U,	// PseudoVFNMSAC_VV_M4_MASK
    10U,	// PseudoVFNMSAC_VV_M8
    10U,	// PseudoVFNMSAC_VV_M8_MASK
    10U,	// PseudoVFNMSAC_VV_MF2
    10U,	// PseudoVFNMSAC_VV_MF2_MASK
    10U,	// PseudoVFNMSAC_VV_MF4
    10U,	// PseudoVFNMSAC_VV_MF4_MASK
    10U,	// PseudoVFNMSAC_VV_MF8
    10U,	// PseudoVFNMSAC_VV_MF8_MASK
    10U,	// PseudoVFNMSUB_VF16_M1
    10U,	// PseudoVFNMSUB_VF16_M1_MASK
    10U,	// PseudoVFNMSUB_VF16_M2
    10U,	// PseudoVFNMSUB_VF16_M2_MASK
    10U,	// PseudoVFNMSUB_VF16_M4
    10U,	// PseudoVFNMSUB_VF16_M4_MASK
    10U,	// PseudoVFNMSUB_VF16_M8
    10U,	// PseudoVFNMSUB_VF16_M8_MASK
    10U,	// PseudoVFNMSUB_VF16_MF2
    10U,	// PseudoVFNMSUB_VF16_MF2_MASK
    10U,	// PseudoVFNMSUB_VF16_MF4
    10U,	// PseudoVFNMSUB_VF16_MF4_MASK
    10U,	// PseudoVFNMSUB_VF16_MF8
    10U,	// PseudoVFNMSUB_VF16_MF8_MASK
    10U,	// PseudoVFNMSUB_VF32_M1
    10U,	// PseudoVFNMSUB_VF32_M1_MASK
    10U,	// PseudoVFNMSUB_VF32_M2
    10U,	// PseudoVFNMSUB_VF32_M2_MASK
    10U,	// PseudoVFNMSUB_VF32_M4
    10U,	// PseudoVFNMSUB_VF32_M4_MASK
    10U,	// PseudoVFNMSUB_VF32_M8
    10U,	// PseudoVFNMSUB_VF32_M8_MASK
    10U,	// PseudoVFNMSUB_VF32_MF2
    10U,	// PseudoVFNMSUB_VF32_MF2_MASK
    10U,	// PseudoVFNMSUB_VF32_MF4
    10U,	// PseudoVFNMSUB_VF32_MF4_MASK
    10U,	// PseudoVFNMSUB_VF32_MF8
    10U,	// PseudoVFNMSUB_VF32_MF8_MASK
    10U,	// PseudoVFNMSUB_VF64_M1
    10U,	// PseudoVFNMSUB_VF64_M1_MASK
    10U,	// PseudoVFNMSUB_VF64_M2
    10U,	// PseudoVFNMSUB_VF64_M2_MASK
    10U,	// PseudoVFNMSUB_VF64_M4
    10U,	// PseudoVFNMSUB_VF64_M4_MASK
    10U,	// PseudoVFNMSUB_VF64_M8
    10U,	// PseudoVFNMSUB_VF64_M8_MASK
    10U,	// PseudoVFNMSUB_VF64_MF2
    10U,	// PseudoVFNMSUB_VF64_MF2_MASK
    10U,	// PseudoVFNMSUB_VF64_MF4
    10U,	// PseudoVFNMSUB_VF64_MF4_MASK
    10U,	// PseudoVFNMSUB_VF64_MF8
    10U,	// PseudoVFNMSUB_VF64_MF8_MASK
    10U,	// PseudoVFNMSUB_VV_M1
    10U,	// PseudoVFNMSUB_VV_M1_MASK
    10U,	// PseudoVFNMSUB_VV_M2
    10U,	// PseudoVFNMSUB_VV_M2_MASK
    10U,	// PseudoVFNMSUB_VV_M4
    10U,	// PseudoVFNMSUB_VV_M4_MASK
    10U,	// PseudoVFNMSUB_VV_M8
    10U,	// PseudoVFNMSUB_VV_M8_MASK
    10U,	// PseudoVFNMSUB_VV_MF2
    10U,	// PseudoVFNMSUB_VV_MF2_MASK
    10U,	// PseudoVFNMSUB_VV_MF4
    10U,	// PseudoVFNMSUB_VV_MF4_MASK
    10U,	// PseudoVFNMSUB_VV_MF8
    10U,	// PseudoVFNMSUB_VV_MF8_MASK
    10U,	// PseudoVFRDIV_VF16_M1
    10U,	// PseudoVFRDIV_VF16_M1_MASK
    10U,	// PseudoVFRDIV_VF16_M2
    10U,	// PseudoVFRDIV_VF16_M2_MASK
    10U,	// PseudoVFRDIV_VF16_M4
    10U,	// PseudoVFRDIV_VF16_M4_MASK
    10U,	// PseudoVFRDIV_VF16_M8
    10U,	// PseudoVFRDIV_VF16_M8_MASK
    10U,	// PseudoVFRDIV_VF16_MF2
    10U,	// PseudoVFRDIV_VF16_MF2_MASK
    10U,	// PseudoVFRDIV_VF16_MF4
    10U,	// PseudoVFRDIV_VF16_MF4_MASK
    10U,	// PseudoVFRDIV_VF16_MF8
    10U,	// PseudoVFRDIV_VF16_MF8_MASK
    10U,	// PseudoVFRDIV_VF32_M1
    10U,	// PseudoVFRDIV_VF32_M1_MASK
    10U,	// PseudoVFRDIV_VF32_M2
    10U,	// PseudoVFRDIV_VF32_M2_MASK
    10U,	// PseudoVFRDIV_VF32_M4
    10U,	// PseudoVFRDIV_VF32_M4_MASK
    10U,	// PseudoVFRDIV_VF32_M8
    10U,	// PseudoVFRDIV_VF32_M8_MASK
    10U,	// PseudoVFRDIV_VF32_MF2
    10U,	// PseudoVFRDIV_VF32_MF2_MASK
    10U,	// PseudoVFRDIV_VF32_MF4
    10U,	// PseudoVFRDIV_VF32_MF4_MASK
    10U,	// PseudoVFRDIV_VF32_MF8
    10U,	// PseudoVFRDIV_VF32_MF8_MASK
    10U,	// PseudoVFRDIV_VF64_M1
    10U,	// PseudoVFRDIV_VF64_M1_MASK
    10U,	// PseudoVFRDIV_VF64_M2
    10U,	// PseudoVFRDIV_VF64_M2_MASK
    10U,	// PseudoVFRDIV_VF64_M4
    10U,	// PseudoVFRDIV_VF64_M4_MASK
    10U,	// PseudoVFRDIV_VF64_M8
    10U,	// PseudoVFRDIV_VF64_M8_MASK
    10U,	// PseudoVFRDIV_VF64_MF2
    10U,	// PseudoVFRDIV_VF64_MF2_MASK
    10U,	// PseudoVFRDIV_VF64_MF4
    10U,	// PseudoVFRDIV_VF64_MF4_MASK
    10U,	// PseudoVFRDIV_VF64_MF8
    10U,	// PseudoVFRDIV_VF64_MF8_MASK
    10U,	// PseudoVFREC7_V_M1
    10U,	// PseudoVFREC7_V_M1_MASK
    10U,	// PseudoVFREC7_V_M2
    10U,	// PseudoVFREC7_V_M2_MASK
    10U,	// PseudoVFREC7_V_M4
    10U,	// PseudoVFREC7_V_M4_MASK
    10U,	// PseudoVFREC7_V_M8
    10U,	// PseudoVFREC7_V_M8_MASK
    10U,	// PseudoVFREC7_V_MF2
    10U,	// PseudoVFREC7_V_MF2_MASK
    10U,	// PseudoVFREC7_V_MF4
    10U,	// PseudoVFREC7_V_MF4_MASK
    10U,	// PseudoVFREC7_V_MF8
    10U,	// PseudoVFREC7_V_MF8_MASK
    10U,	// PseudoVFREDMAX_VS_M1
    10U,	// PseudoVFREDMAX_VS_M1_MASK
    10U,	// PseudoVFREDMAX_VS_M2
    10U,	// PseudoVFREDMAX_VS_M2_MASK
    10U,	// PseudoVFREDMAX_VS_M4
    10U,	// PseudoVFREDMAX_VS_M4_MASK
    10U,	// PseudoVFREDMAX_VS_M8
    10U,	// PseudoVFREDMAX_VS_M8_MASK
    10U,	// PseudoVFREDMAX_VS_MF2
    10U,	// PseudoVFREDMAX_VS_MF2_MASK
    10U,	// PseudoVFREDMAX_VS_MF4
    10U,	// PseudoVFREDMAX_VS_MF4_MASK
    10U,	// PseudoVFREDMAX_VS_MF8
    10U,	// PseudoVFREDMAX_VS_MF8_MASK
    10U,	// PseudoVFREDMIN_VS_M1
    10U,	// PseudoVFREDMIN_VS_M1_MASK
    10U,	// PseudoVFREDMIN_VS_M2
    10U,	// PseudoVFREDMIN_VS_M2_MASK
    10U,	// PseudoVFREDMIN_VS_M4
    10U,	// PseudoVFREDMIN_VS_M4_MASK
    10U,	// PseudoVFREDMIN_VS_M8
    10U,	// PseudoVFREDMIN_VS_M8_MASK
    10U,	// PseudoVFREDMIN_VS_MF2
    10U,	// PseudoVFREDMIN_VS_MF2_MASK
    10U,	// PseudoVFREDMIN_VS_MF4
    10U,	// PseudoVFREDMIN_VS_MF4_MASK
    10U,	// PseudoVFREDMIN_VS_MF8
    10U,	// PseudoVFREDMIN_VS_MF8_MASK
    10U,	// PseudoVFREDOSUM_VS_M1
    10U,	// PseudoVFREDOSUM_VS_M1_MASK
    10U,	// PseudoVFREDOSUM_VS_M2
    10U,	// PseudoVFREDOSUM_VS_M2_MASK
    10U,	// PseudoVFREDOSUM_VS_M4
    10U,	// PseudoVFREDOSUM_VS_M4_MASK
    10U,	// PseudoVFREDOSUM_VS_M8
    10U,	// PseudoVFREDOSUM_VS_M8_MASK
    10U,	// PseudoVFREDOSUM_VS_MF2
    10U,	// PseudoVFREDOSUM_VS_MF2_MASK
    10U,	// PseudoVFREDOSUM_VS_MF4
    10U,	// PseudoVFREDOSUM_VS_MF4_MASK
    10U,	// PseudoVFREDOSUM_VS_MF8
    10U,	// PseudoVFREDOSUM_VS_MF8_MASK
    10U,	// PseudoVFREDSUM_VS_M1
    10U,	// PseudoVFREDSUM_VS_M1_MASK
    10U,	// PseudoVFREDSUM_VS_M2
    10U,	// PseudoVFREDSUM_VS_M2_MASK
    10U,	// PseudoVFREDSUM_VS_M4
    10U,	// PseudoVFREDSUM_VS_M4_MASK
    10U,	// PseudoVFREDSUM_VS_M8
    10U,	// PseudoVFREDSUM_VS_M8_MASK
    10U,	// PseudoVFREDSUM_VS_MF2
    10U,	// PseudoVFREDSUM_VS_MF2_MASK
    10U,	// PseudoVFREDSUM_VS_MF4
    10U,	// PseudoVFREDSUM_VS_MF4_MASK
    10U,	// PseudoVFREDSUM_VS_MF8
    10U,	// PseudoVFREDSUM_VS_MF8_MASK
    10U,	// PseudoVFRSQRT7_V_M1
    10U,	// PseudoVFRSQRT7_V_M1_MASK
    10U,	// PseudoVFRSQRT7_V_M2
    10U,	// PseudoVFRSQRT7_V_M2_MASK
    10U,	// PseudoVFRSQRT7_V_M4
    10U,	// PseudoVFRSQRT7_V_M4_MASK
    10U,	// PseudoVFRSQRT7_V_M8
    10U,	// PseudoVFRSQRT7_V_M8_MASK
    10U,	// PseudoVFRSQRT7_V_MF2
    10U,	// PseudoVFRSQRT7_V_MF2_MASK
    10U,	// PseudoVFRSQRT7_V_MF4
    10U,	// PseudoVFRSQRT7_V_MF4_MASK
    10U,	// PseudoVFRSQRT7_V_MF8
    10U,	// PseudoVFRSQRT7_V_MF8_MASK
    10U,	// PseudoVFRSUB_VF16_M1
    10U,	// PseudoVFRSUB_VF16_M1_MASK
    10U,	// PseudoVFRSUB_VF16_M2
    10U,	// PseudoVFRSUB_VF16_M2_MASK
    10U,	// PseudoVFRSUB_VF16_M4
    10U,	// PseudoVFRSUB_VF16_M4_MASK
    10U,	// PseudoVFRSUB_VF16_M8
    10U,	// PseudoVFRSUB_VF16_M8_MASK
    10U,	// PseudoVFRSUB_VF16_MF2
    10U,	// PseudoVFRSUB_VF16_MF2_MASK
    10U,	// PseudoVFRSUB_VF16_MF4
    10U,	// PseudoVFRSUB_VF16_MF4_MASK
    10U,	// PseudoVFRSUB_VF16_MF8
    10U,	// PseudoVFRSUB_VF16_MF8_MASK
    10U,	// PseudoVFRSUB_VF32_M1
    10U,	// PseudoVFRSUB_VF32_M1_MASK
    10U,	// PseudoVFRSUB_VF32_M2
    10U,	// PseudoVFRSUB_VF32_M2_MASK
    10U,	// PseudoVFRSUB_VF32_M4
    10U,	// PseudoVFRSUB_VF32_M4_MASK
    10U,	// PseudoVFRSUB_VF32_M8
    10U,	// PseudoVFRSUB_VF32_M8_MASK
    10U,	// PseudoVFRSUB_VF32_MF2
    10U,	// PseudoVFRSUB_VF32_MF2_MASK
    10U,	// PseudoVFRSUB_VF32_MF4
    10U,	// PseudoVFRSUB_VF32_MF4_MASK
    10U,	// PseudoVFRSUB_VF32_MF8
    10U,	// PseudoVFRSUB_VF32_MF8_MASK
    10U,	// PseudoVFRSUB_VF64_M1
    10U,	// PseudoVFRSUB_VF64_M1_MASK
    10U,	// PseudoVFRSUB_VF64_M2
    10U,	// PseudoVFRSUB_VF64_M2_MASK
    10U,	// PseudoVFRSUB_VF64_M4
    10U,	// PseudoVFRSUB_VF64_M4_MASK
    10U,	// PseudoVFRSUB_VF64_M8
    10U,	// PseudoVFRSUB_VF64_M8_MASK
    10U,	// PseudoVFRSUB_VF64_MF2
    10U,	// PseudoVFRSUB_VF64_MF2_MASK
    10U,	// PseudoVFRSUB_VF64_MF4
    10U,	// PseudoVFRSUB_VF64_MF4_MASK
    10U,	// PseudoVFRSUB_VF64_MF8
    10U,	// PseudoVFRSUB_VF64_MF8_MASK
    10U,	// PseudoVFSGNJN_VF16_M1
    10U,	// PseudoVFSGNJN_VF16_M1_MASK
    10U,	// PseudoVFSGNJN_VF16_M2
    10U,	// PseudoVFSGNJN_VF16_M2_MASK
    10U,	// PseudoVFSGNJN_VF16_M4
    10U,	// PseudoVFSGNJN_VF16_M4_MASK
    10U,	// PseudoVFSGNJN_VF16_M8
    10U,	// PseudoVFSGNJN_VF16_M8_MASK
    10U,	// PseudoVFSGNJN_VF16_MF2
    10U,	// PseudoVFSGNJN_VF16_MF2_MASK
    10U,	// PseudoVFSGNJN_VF16_MF4
    10U,	// PseudoVFSGNJN_VF16_MF4_MASK
    10U,	// PseudoVFSGNJN_VF16_MF8
    10U,	// PseudoVFSGNJN_VF16_MF8_MASK
    10U,	// PseudoVFSGNJN_VF32_M1
    10U,	// PseudoVFSGNJN_VF32_M1_MASK
    10U,	// PseudoVFSGNJN_VF32_M2
    10U,	// PseudoVFSGNJN_VF32_M2_MASK
    10U,	// PseudoVFSGNJN_VF32_M4
    10U,	// PseudoVFSGNJN_VF32_M4_MASK
    10U,	// PseudoVFSGNJN_VF32_M8
    10U,	// PseudoVFSGNJN_VF32_M8_MASK
    10U,	// PseudoVFSGNJN_VF32_MF2
    10U,	// PseudoVFSGNJN_VF32_MF2_MASK
    10U,	// PseudoVFSGNJN_VF32_MF4
    10U,	// PseudoVFSGNJN_VF32_MF4_MASK
    10U,	// PseudoVFSGNJN_VF32_MF8
    10U,	// PseudoVFSGNJN_VF32_MF8_MASK
    10U,	// PseudoVFSGNJN_VF64_M1
    10U,	// PseudoVFSGNJN_VF64_M1_MASK
    10U,	// PseudoVFSGNJN_VF64_M2
    10U,	// PseudoVFSGNJN_VF64_M2_MASK
    10U,	// PseudoVFSGNJN_VF64_M4
    10U,	// PseudoVFSGNJN_VF64_M4_MASK
    10U,	// PseudoVFSGNJN_VF64_M8
    10U,	// PseudoVFSGNJN_VF64_M8_MASK
    10U,	// PseudoVFSGNJN_VF64_MF2
    10U,	// PseudoVFSGNJN_VF64_MF2_MASK
    10U,	// PseudoVFSGNJN_VF64_MF4
    10U,	// PseudoVFSGNJN_VF64_MF4_MASK
    10U,	// PseudoVFSGNJN_VF64_MF8
    10U,	// PseudoVFSGNJN_VF64_MF8_MASK
    10U,	// PseudoVFSGNJN_VV_M1
    10U,	// PseudoVFSGNJN_VV_M1_MASK
    10U,	// PseudoVFSGNJN_VV_M2
    10U,	// PseudoVFSGNJN_VV_M2_MASK
    10U,	// PseudoVFSGNJN_VV_M4
    10U,	// PseudoVFSGNJN_VV_M4_MASK
    10U,	// PseudoVFSGNJN_VV_M8
    10U,	// PseudoVFSGNJN_VV_M8_MASK
    10U,	// PseudoVFSGNJN_VV_MF2
    10U,	// PseudoVFSGNJN_VV_MF2_MASK
    10U,	// PseudoVFSGNJN_VV_MF4
    10U,	// PseudoVFSGNJN_VV_MF4_MASK
    10U,	// PseudoVFSGNJN_VV_MF8
    10U,	// PseudoVFSGNJN_VV_MF8_MASK
    10U,	// PseudoVFSGNJX_VF16_M1
    10U,	// PseudoVFSGNJX_VF16_M1_MASK
    10U,	// PseudoVFSGNJX_VF16_M2
    10U,	// PseudoVFSGNJX_VF16_M2_MASK
    10U,	// PseudoVFSGNJX_VF16_M4
    10U,	// PseudoVFSGNJX_VF16_M4_MASK
    10U,	// PseudoVFSGNJX_VF16_M8
    10U,	// PseudoVFSGNJX_VF16_M8_MASK
    10U,	// PseudoVFSGNJX_VF16_MF2
    10U,	// PseudoVFSGNJX_VF16_MF2_MASK
    10U,	// PseudoVFSGNJX_VF16_MF4
    10U,	// PseudoVFSGNJX_VF16_MF4_MASK
    10U,	// PseudoVFSGNJX_VF16_MF8
    10U,	// PseudoVFSGNJX_VF16_MF8_MASK
    10U,	// PseudoVFSGNJX_VF32_M1
    10U,	// PseudoVFSGNJX_VF32_M1_MASK
    10U,	// PseudoVFSGNJX_VF32_M2
    10U,	// PseudoVFSGNJX_VF32_M2_MASK
    10U,	// PseudoVFSGNJX_VF32_M4
    10U,	// PseudoVFSGNJX_VF32_M4_MASK
    10U,	// PseudoVFSGNJX_VF32_M8
    10U,	// PseudoVFSGNJX_VF32_M8_MASK
    10U,	// PseudoVFSGNJX_VF32_MF2
    10U,	// PseudoVFSGNJX_VF32_MF2_MASK
    10U,	// PseudoVFSGNJX_VF32_MF4
    10U,	// PseudoVFSGNJX_VF32_MF4_MASK
    10U,	// PseudoVFSGNJX_VF32_MF8
    10U,	// PseudoVFSGNJX_VF32_MF8_MASK
    10U,	// PseudoVFSGNJX_VF64_M1
    10U,	// PseudoVFSGNJX_VF64_M1_MASK
    10U,	// PseudoVFSGNJX_VF64_M2
    10U,	// PseudoVFSGNJX_VF64_M2_MASK
    10U,	// PseudoVFSGNJX_VF64_M4
    10U,	// PseudoVFSGNJX_VF64_M4_MASK
    10U,	// PseudoVFSGNJX_VF64_M8
    10U,	// PseudoVFSGNJX_VF64_M8_MASK
    10U,	// PseudoVFSGNJX_VF64_MF2
    10U,	// PseudoVFSGNJX_VF64_MF2_MASK
    10U,	// PseudoVFSGNJX_VF64_MF4
    10U,	// PseudoVFSGNJX_VF64_MF4_MASK
    10U,	// PseudoVFSGNJX_VF64_MF8
    10U,	// PseudoVFSGNJX_VF64_MF8_MASK
    10U,	// PseudoVFSGNJX_VV_M1
    10U,	// PseudoVFSGNJX_VV_M1_MASK
    10U,	// PseudoVFSGNJX_VV_M2
    10U,	// PseudoVFSGNJX_VV_M2_MASK
    10U,	// PseudoVFSGNJX_VV_M4
    10U,	// PseudoVFSGNJX_VV_M4_MASK
    10U,	// PseudoVFSGNJX_VV_M8
    10U,	// PseudoVFSGNJX_VV_M8_MASK
    10U,	// PseudoVFSGNJX_VV_MF2
    10U,	// PseudoVFSGNJX_VV_MF2_MASK
    10U,	// PseudoVFSGNJX_VV_MF4
    10U,	// PseudoVFSGNJX_VV_MF4_MASK
    10U,	// PseudoVFSGNJX_VV_MF8
    10U,	// PseudoVFSGNJX_VV_MF8_MASK
    10U,	// PseudoVFSGNJ_VF16_M1
    10U,	// PseudoVFSGNJ_VF16_M1_MASK
    10U,	// PseudoVFSGNJ_VF16_M2
    10U,	// PseudoVFSGNJ_VF16_M2_MASK
    10U,	// PseudoVFSGNJ_VF16_M4
    10U,	// PseudoVFSGNJ_VF16_M4_MASK
    10U,	// PseudoVFSGNJ_VF16_M8
    10U,	// PseudoVFSGNJ_VF16_M8_MASK
    10U,	// PseudoVFSGNJ_VF16_MF2
    10U,	// PseudoVFSGNJ_VF16_MF2_MASK
    10U,	// PseudoVFSGNJ_VF16_MF4
    10U,	// PseudoVFSGNJ_VF16_MF4_MASK
    10U,	// PseudoVFSGNJ_VF16_MF8
    10U,	// PseudoVFSGNJ_VF16_MF8_MASK
    10U,	// PseudoVFSGNJ_VF32_M1
    10U,	// PseudoVFSGNJ_VF32_M1_MASK
    10U,	// PseudoVFSGNJ_VF32_M2
    10U,	// PseudoVFSGNJ_VF32_M2_MASK
    10U,	// PseudoVFSGNJ_VF32_M4
    10U,	// PseudoVFSGNJ_VF32_M4_MASK
    10U,	// PseudoVFSGNJ_VF32_M8
    10U,	// PseudoVFSGNJ_VF32_M8_MASK
    10U,	// PseudoVFSGNJ_VF32_MF2
    10U,	// PseudoVFSGNJ_VF32_MF2_MASK
    10U,	// PseudoVFSGNJ_VF32_MF4
    10U,	// PseudoVFSGNJ_VF32_MF4_MASK
    10U,	// PseudoVFSGNJ_VF32_MF8
    10U,	// PseudoVFSGNJ_VF32_MF8_MASK
    10U,	// PseudoVFSGNJ_VF64_M1
    10U,	// PseudoVFSGNJ_VF64_M1_MASK
    10U,	// PseudoVFSGNJ_VF64_M2
    10U,	// PseudoVFSGNJ_VF64_M2_MASK
    10U,	// PseudoVFSGNJ_VF64_M4
    10U,	// PseudoVFSGNJ_VF64_M4_MASK
    10U,	// PseudoVFSGNJ_VF64_M8
    10U,	// PseudoVFSGNJ_VF64_M8_MASK
    10U,	// PseudoVFSGNJ_VF64_MF2
    10U,	// PseudoVFSGNJ_VF64_MF2_MASK
    10U,	// PseudoVFSGNJ_VF64_MF4
    10U,	// PseudoVFSGNJ_VF64_MF4_MASK
    10U,	// PseudoVFSGNJ_VF64_MF8
    10U,	// PseudoVFSGNJ_VF64_MF8_MASK
    10U,	// PseudoVFSGNJ_VV_M1
    10U,	// PseudoVFSGNJ_VV_M1_MASK
    10U,	// PseudoVFSGNJ_VV_M2
    10U,	// PseudoVFSGNJ_VV_M2_MASK
    10U,	// PseudoVFSGNJ_VV_M4
    10U,	// PseudoVFSGNJ_VV_M4_MASK
    10U,	// PseudoVFSGNJ_VV_M8
    10U,	// PseudoVFSGNJ_VV_M8_MASK
    10U,	// PseudoVFSGNJ_VV_MF2
    10U,	// PseudoVFSGNJ_VV_MF2_MASK
    10U,	// PseudoVFSGNJ_VV_MF4
    10U,	// PseudoVFSGNJ_VV_MF4_MASK
    10U,	// PseudoVFSGNJ_VV_MF8
    10U,	// PseudoVFSGNJ_VV_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M1
    10U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M2
    10U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M4
    10U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_M8
    10U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF16_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M1
    10U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M2
    10U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M4
    10U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_M8
    10U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF32_MF8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M1
    10U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M2
    10U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M4
    10U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_M8
    10U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF2
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF2_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF4
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF4_MASK
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF8
    10U,	// PseudoVFSLIDE1DOWN_VF64_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M1
    10U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M2
    10U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M4
    10U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_M8
    10U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF2
    10U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF4
    10U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF16_MF8
    10U,	// PseudoVFSLIDE1UP_VF16_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M1
    10U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M2
    10U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M4
    10U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_M8
    10U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF2
    10U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF4
    10U,	// PseudoVFSLIDE1UP_VF32_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF32_MF8
    10U,	// PseudoVFSLIDE1UP_VF32_MF8_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M1
    10U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M2
    10U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M4
    10U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_M8
    10U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF2
    10U,	// PseudoVFSLIDE1UP_VF64_MF2_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF4
    10U,	// PseudoVFSLIDE1UP_VF64_MF4_MASK
    10U,	// PseudoVFSLIDE1UP_VF64_MF8
    10U,	// PseudoVFSLIDE1UP_VF64_MF8_MASK
    10U,	// PseudoVFSQRT_V_M1
    10U,	// PseudoVFSQRT_V_M1_MASK
    10U,	// PseudoVFSQRT_V_M2
    10U,	// PseudoVFSQRT_V_M2_MASK
    10U,	// PseudoVFSQRT_V_M4
    10U,	// PseudoVFSQRT_V_M4_MASK
    10U,	// PseudoVFSQRT_V_M8
    10U,	// PseudoVFSQRT_V_M8_MASK
    10U,	// PseudoVFSQRT_V_MF2
    10U,	// PseudoVFSQRT_V_MF2_MASK
    10U,	// PseudoVFSQRT_V_MF4
    10U,	// PseudoVFSQRT_V_MF4_MASK
    10U,	// PseudoVFSQRT_V_MF8
    10U,	// PseudoVFSQRT_V_MF8_MASK
    10U,	// PseudoVFSUB_VF16_M1
    10U,	// PseudoVFSUB_VF16_M1_MASK
    10U,	// PseudoVFSUB_VF16_M2
    10U,	// PseudoVFSUB_VF16_M2_MASK
    10U,	// PseudoVFSUB_VF16_M4
    10U,	// PseudoVFSUB_VF16_M4_MASK
    10U,	// PseudoVFSUB_VF16_M8
    10U,	// PseudoVFSUB_VF16_M8_MASK
    10U,	// PseudoVFSUB_VF16_MF2
    10U,	// PseudoVFSUB_VF16_MF2_MASK
    10U,	// PseudoVFSUB_VF16_MF4
    10U,	// PseudoVFSUB_VF16_MF4_MASK
    10U,	// PseudoVFSUB_VF16_MF8
    10U,	// PseudoVFSUB_VF16_MF8_MASK
    10U,	// PseudoVFSUB_VF32_M1
    10U,	// PseudoVFSUB_VF32_M1_MASK
    10U,	// PseudoVFSUB_VF32_M2
    10U,	// PseudoVFSUB_VF32_M2_MASK
    10U,	// PseudoVFSUB_VF32_M4
    10U,	// PseudoVFSUB_VF32_M4_MASK
    10U,	// PseudoVFSUB_VF32_M8
    10U,	// PseudoVFSUB_VF32_M8_MASK
    10U,	// PseudoVFSUB_VF32_MF2
    10U,	// PseudoVFSUB_VF32_MF2_MASK
    10U,	// PseudoVFSUB_VF32_MF4
    10U,	// PseudoVFSUB_VF32_MF4_MASK
    10U,	// PseudoVFSUB_VF32_MF8
    10U,	// PseudoVFSUB_VF32_MF8_MASK
    10U,	// PseudoVFSUB_VF64_M1
    10U,	// PseudoVFSUB_VF64_M1_MASK
    10U,	// PseudoVFSUB_VF64_M2
    10U,	// PseudoVFSUB_VF64_M2_MASK
    10U,	// PseudoVFSUB_VF64_M4
    10U,	// PseudoVFSUB_VF64_M4_MASK
    10U,	// PseudoVFSUB_VF64_M8
    10U,	// PseudoVFSUB_VF64_M8_MASK
    10U,	// PseudoVFSUB_VF64_MF2
    10U,	// PseudoVFSUB_VF64_MF2_MASK
    10U,	// PseudoVFSUB_VF64_MF4
    10U,	// PseudoVFSUB_VF64_MF4_MASK
    10U,	// PseudoVFSUB_VF64_MF8
    10U,	// PseudoVFSUB_VF64_MF8_MASK
    10U,	// PseudoVFSUB_VV_M1
    10U,	// PseudoVFSUB_VV_M1_MASK
    10U,	// PseudoVFSUB_VV_M2
    10U,	// PseudoVFSUB_VV_M2_MASK
    10U,	// PseudoVFSUB_VV_M4
    10U,	// PseudoVFSUB_VV_M4_MASK
    10U,	// PseudoVFSUB_VV_M8
    10U,	// PseudoVFSUB_VV_M8_MASK
    10U,	// PseudoVFSUB_VV_MF2
    10U,	// PseudoVFSUB_VV_MF2_MASK
    10U,	// PseudoVFSUB_VV_MF4
    10U,	// PseudoVFSUB_VV_MF4_MASK
    10U,	// PseudoVFSUB_VV_MF8
    10U,	// PseudoVFSUB_VV_MF8_MASK
    10U,	// PseudoVFWADD_VF16_M1
    10U,	// PseudoVFWADD_VF16_M1_MASK
    10U,	// PseudoVFWADD_VF16_M2
    10U,	// PseudoVFWADD_VF16_M2_MASK
    10U,	// PseudoVFWADD_VF16_M4
    10U,	// PseudoVFWADD_VF16_M4_MASK
    10U,	// PseudoVFWADD_VF16_MF2
    10U,	// PseudoVFWADD_VF16_MF2_MASK
    10U,	// PseudoVFWADD_VF16_MF4
    10U,	// PseudoVFWADD_VF16_MF4_MASK
    10U,	// PseudoVFWADD_VF16_MF8
    10U,	// PseudoVFWADD_VF16_MF8_MASK
    10U,	// PseudoVFWADD_VF32_M1
    10U,	// PseudoVFWADD_VF32_M1_MASK
    10U,	// PseudoVFWADD_VF32_M2
    10U,	// PseudoVFWADD_VF32_M2_MASK
    10U,	// PseudoVFWADD_VF32_M4
    10U,	// PseudoVFWADD_VF32_M4_MASK
    10U,	// PseudoVFWADD_VF32_MF2
    10U,	// PseudoVFWADD_VF32_MF2_MASK
    10U,	// PseudoVFWADD_VF32_MF4
    10U,	// PseudoVFWADD_VF32_MF4_MASK
    10U,	// PseudoVFWADD_VF32_MF8
    10U,	// PseudoVFWADD_VF32_MF8_MASK
    10U,	// PseudoVFWADD_VV_M1
    10U,	// PseudoVFWADD_VV_M1_MASK
    10U,	// PseudoVFWADD_VV_M2
    10U,	// PseudoVFWADD_VV_M2_MASK
    10U,	// PseudoVFWADD_VV_M4
    10U,	// PseudoVFWADD_VV_M4_MASK
    10U,	// PseudoVFWADD_VV_MF2
    10U,	// PseudoVFWADD_VV_MF2_MASK
    10U,	// PseudoVFWADD_VV_MF4
    10U,	// PseudoVFWADD_VV_MF4_MASK
    10U,	// PseudoVFWADD_VV_MF8
    10U,	// PseudoVFWADD_VV_MF8_MASK
    10U,	// PseudoVFWADD_WF16_M1
    10U,	// PseudoVFWADD_WF16_M1_MASK
    10U,	// PseudoVFWADD_WF16_M2
    10U,	// PseudoVFWADD_WF16_M2_MASK
    10U,	// PseudoVFWADD_WF16_M4
    10U,	// PseudoVFWADD_WF16_M4_MASK
    10U,	// PseudoVFWADD_WF16_MF2
    10U,	// PseudoVFWADD_WF16_MF2_MASK
    10U,	// PseudoVFWADD_WF16_MF4
    10U,	// PseudoVFWADD_WF16_MF4_MASK
    10U,	// PseudoVFWADD_WF16_MF8
    10U,	// PseudoVFWADD_WF16_MF8_MASK
    10U,	// PseudoVFWADD_WF32_M1
    10U,	// PseudoVFWADD_WF32_M1_MASK
    10U,	// PseudoVFWADD_WF32_M2
    10U,	// PseudoVFWADD_WF32_M2_MASK
    10U,	// PseudoVFWADD_WF32_M4
    10U,	// PseudoVFWADD_WF32_M4_MASK
    10U,	// PseudoVFWADD_WF32_MF2
    10U,	// PseudoVFWADD_WF32_MF2_MASK
    10U,	// PseudoVFWADD_WF32_MF4
    10U,	// PseudoVFWADD_WF32_MF4_MASK
    10U,	// PseudoVFWADD_WF32_MF8
    10U,	// PseudoVFWADD_WF32_MF8_MASK
    10U,	// PseudoVFWADD_WV_M1
    10U,	// PseudoVFWADD_WV_M1_MASK
    10U,	// PseudoVFWADD_WV_M2
    10U,	// PseudoVFWADD_WV_M2_MASK
    10U,	// PseudoVFWADD_WV_M4
    10U,	// PseudoVFWADD_WV_M4_MASK
    10U,	// PseudoVFWADD_WV_MF2
    10U,	// PseudoVFWADD_WV_MF2_MASK
    10U,	// PseudoVFWADD_WV_MF4
    10U,	// PseudoVFWADD_WV_MF4_MASK
    10U,	// PseudoVFWADD_WV_MF8
    10U,	// PseudoVFWADD_WV_MF8_MASK
    10U,	// PseudoVFWCVT_F_F_V_M1
    10U,	// PseudoVFWCVT_F_F_V_M1_MASK
    10U,	// PseudoVFWCVT_F_F_V_M2
    10U,	// PseudoVFWCVT_F_F_V_M2_MASK
    10U,	// PseudoVFWCVT_F_F_V_M4
    10U,	// PseudoVFWCVT_F_F_V_M4_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF2
    10U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF4
    10U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_F_V_MF8
    10U,	// PseudoVFWCVT_F_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M1
    10U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M2
    10U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    10U,	// PseudoVFWCVT_F_XU_V_M4
    10U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF2
    10U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF4
    10U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_XU_V_MF8
    10U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    10U,	// PseudoVFWCVT_F_X_V_M1
    10U,	// PseudoVFWCVT_F_X_V_M1_MASK
    10U,	// PseudoVFWCVT_F_X_V_M2
    10U,	// PseudoVFWCVT_F_X_V_M2_MASK
    10U,	// PseudoVFWCVT_F_X_V_M4
    10U,	// PseudoVFWCVT_F_X_V_M4_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF2
    10U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF4
    10U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    10U,	// PseudoVFWCVT_F_X_V_MF8
    10U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8
    10U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    10U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF8
    10U,	// PseudoVFWCVT_RTZ_X_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M1
    10U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M2
    10U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    10U,	// PseudoVFWCVT_XU_F_V_M4
    10U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF2
    10U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF4
    10U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_XU_F_V_MF8
    10U,	// PseudoVFWCVT_XU_F_V_MF8_MASK
    10U,	// PseudoVFWCVT_X_F_V_M1
    10U,	// PseudoVFWCVT_X_F_V_M1_MASK
    10U,	// PseudoVFWCVT_X_F_V_M2
    10U,	// PseudoVFWCVT_X_F_V_M2_MASK
    10U,	// PseudoVFWCVT_X_F_V_M4
    10U,	// PseudoVFWCVT_X_F_V_M4_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF2
    10U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF4
    10U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    10U,	// PseudoVFWCVT_X_F_V_MF8
    10U,	// PseudoVFWCVT_X_F_V_MF8_MASK
    10U,	// PseudoVFWMACC_VF16_M1
    10U,	// PseudoVFWMACC_VF16_M1_MASK
    10U,	// PseudoVFWMACC_VF16_M2
    10U,	// PseudoVFWMACC_VF16_M2_MASK
    10U,	// PseudoVFWMACC_VF16_M4
    10U,	// PseudoVFWMACC_VF16_M4_MASK
    10U,	// PseudoVFWMACC_VF16_MF2
    10U,	// PseudoVFWMACC_VF16_MF2_MASK
    10U,	// PseudoVFWMACC_VF16_MF4
    10U,	// PseudoVFWMACC_VF16_MF4_MASK
    10U,	// PseudoVFWMACC_VF16_MF8
    10U,	// PseudoVFWMACC_VF16_MF8_MASK
    10U,	// PseudoVFWMACC_VF32_M1
    10U,	// PseudoVFWMACC_VF32_M1_MASK
    10U,	// PseudoVFWMACC_VF32_M2
    10U,	// PseudoVFWMACC_VF32_M2_MASK
    10U,	// PseudoVFWMACC_VF32_M4
    10U,	// PseudoVFWMACC_VF32_M4_MASK
    10U,	// PseudoVFWMACC_VF32_MF2
    10U,	// PseudoVFWMACC_VF32_MF2_MASK
    10U,	// PseudoVFWMACC_VF32_MF4
    10U,	// PseudoVFWMACC_VF32_MF4_MASK
    10U,	// PseudoVFWMACC_VF32_MF8
    10U,	// PseudoVFWMACC_VF32_MF8_MASK
    10U,	// PseudoVFWMACC_VV_M1
    10U,	// PseudoVFWMACC_VV_M1_MASK
    10U,	// PseudoVFWMACC_VV_M2
    10U,	// PseudoVFWMACC_VV_M2_MASK
    10U,	// PseudoVFWMACC_VV_M4
    10U,	// PseudoVFWMACC_VV_M4_MASK
    10U,	// PseudoVFWMACC_VV_MF2
    10U,	// PseudoVFWMACC_VV_MF2_MASK
    10U,	// PseudoVFWMACC_VV_MF4
    10U,	// PseudoVFWMACC_VV_MF4_MASK
    10U,	// PseudoVFWMACC_VV_MF8
    10U,	// PseudoVFWMACC_VV_MF8_MASK
    10U,	// PseudoVFWMSAC_VF16_M1
    10U,	// PseudoVFWMSAC_VF16_M1_MASK
    10U,	// PseudoVFWMSAC_VF16_M2
    10U,	// PseudoVFWMSAC_VF16_M2_MASK
    10U,	// PseudoVFWMSAC_VF16_M4
    10U,	// PseudoVFWMSAC_VF16_M4_MASK
    10U,	// PseudoVFWMSAC_VF16_MF2
    10U,	// PseudoVFWMSAC_VF16_MF2_MASK
    10U,	// PseudoVFWMSAC_VF16_MF4
    10U,	// PseudoVFWMSAC_VF16_MF4_MASK
    10U,	// PseudoVFWMSAC_VF16_MF8
    10U,	// PseudoVFWMSAC_VF16_MF8_MASK
    10U,	// PseudoVFWMSAC_VF32_M1
    10U,	// PseudoVFWMSAC_VF32_M1_MASK
    10U,	// PseudoVFWMSAC_VF32_M2
    10U,	// PseudoVFWMSAC_VF32_M2_MASK
    10U,	// PseudoVFWMSAC_VF32_M4
    10U,	// PseudoVFWMSAC_VF32_M4_MASK
    10U,	// PseudoVFWMSAC_VF32_MF2
    10U,	// PseudoVFWMSAC_VF32_MF2_MASK
    10U,	// PseudoVFWMSAC_VF32_MF4
    10U,	// PseudoVFWMSAC_VF32_MF4_MASK
    10U,	// PseudoVFWMSAC_VF32_MF8
    10U,	// PseudoVFWMSAC_VF32_MF8_MASK
    10U,	// PseudoVFWMSAC_VV_M1
    10U,	// PseudoVFWMSAC_VV_M1_MASK
    10U,	// PseudoVFWMSAC_VV_M2
    10U,	// PseudoVFWMSAC_VV_M2_MASK
    10U,	// PseudoVFWMSAC_VV_M4
    10U,	// PseudoVFWMSAC_VV_M4_MASK
    10U,	// PseudoVFWMSAC_VV_MF2
    10U,	// PseudoVFWMSAC_VV_MF2_MASK
    10U,	// PseudoVFWMSAC_VV_MF4
    10U,	// PseudoVFWMSAC_VV_MF4_MASK
    10U,	// PseudoVFWMSAC_VV_MF8
    10U,	// PseudoVFWMSAC_VV_MF8_MASK
    10U,	// PseudoVFWMUL_VF16_M1
    10U,	// PseudoVFWMUL_VF16_M1_MASK
    10U,	// PseudoVFWMUL_VF16_M2
    10U,	// PseudoVFWMUL_VF16_M2_MASK
    10U,	// PseudoVFWMUL_VF16_M4
    10U,	// PseudoVFWMUL_VF16_M4_MASK
    10U,	// PseudoVFWMUL_VF16_MF2
    10U,	// PseudoVFWMUL_VF16_MF2_MASK
    10U,	// PseudoVFWMUL_VF16_MF4
    10U,	// PseudoVFWMUL_VF16_MF4_MASK
    10U,	// PseudoVFWMUL_VF16_MF8
    10U,	// PseudoVFWMUL_VF16_MF8_MASK
    10U,	// PseudoVFWMUL_VF32_M1
    10U,	// PseudoVFWMUL_VF32_M1_MASK
    10U,	// PseudoVFWMUL_VF32_M2
    10U,	// PseudoVFWMUL_VF32_M2_MASK
    10U,	// PseudoVFWMUL_VF32_M4
    10U,	// PseudoVFWMUL_VF32_M4_MASK
    10U,	// PseudoVFWMUL_VF32_MF2
    10U,	// PseudoVFWMUL_VF32_MF2_MASK
    10U,	// PseudoVFWMUL_VF32_MF4
    10U,	// PseudoVFWMUL_VF32_MF4_MASK
    10U,	// PseudoVFWMUL_VF32_MF8
    10U,	// PseudoVFWMUL_VF32_MF8_MASK
    10U,	// PseudoVFWMUL_VV_M1
    10U,	// PseudoVFWMUL_VV_M1_MASK
    10U,	// PseudoVFWMUL_VV_M2
    10U,	// PseudoVFWMUL_VV_M2_MASK
    10U,	// PseudoVFWMUL_VV_M4
    10U,	// PseudoVFWMUL_VV_M4_MASK
    10U,	// PseudoVFWMUL_VV_MF2
    10U,	// PseudoVFWMUL_VV_MF2_MASK
    10U,	// PseudoVFWMUL_VV_MF4
    10U,	// PseudoVFWMUL_VV_MF4_MASK
    10U,	// PseudoVFWMUL_VV_MF8
    10U,	// PseudoVFWMUL_VV_MF8_MASK
    10U,	// PseudoVFWNMACC_VF16_M1
    10U,	// PseudoVFWNMACC_VF16_M1_MASK
    10U,	// PseudoVFWNMACC_VF16_M2
    10U,	// PseudoVFWNMACC_VF16_M2_MASK
    10U,	// PseudoVFWNMACC_VF16_M4
    10U,	// PseudoVFWNMACC_VF16_M4_MASK
    10U,	// PseudoVFWNMACC_VF16_MF2
    10U,	// PseudoVFWNMACC_VF16_MF2_MASK
    10U,	// PseudoVFWNMACC_VF16_MF4
    10U,	// PseudoVFWNMACC_VF16_MF4_MASK
    10U,	// PseudoVFWNMACC_VF16_MF8
    10U,	// PseudoVFWNMACC_VF16_MF8_MASK
    10U,	// PseudoVFWNMACC_VF32_M1
    10U,	// PseudoVFWNMACC_VF32_M1_MASK
    10U,	// PseudoVFWNMACC_VF32_M2
    10U,	// PseudoVFWNMACC_VF32_M2_MASK
    10U,	// PseudoVFWNMACC_VF32_M4
    10U,	// PseudoVFWNMACC_VF32_M4_MASK
    10U,	// PseudoVFWNMACC_VF32_MF2
    10U,	// PseudoVFWNMACC_VF32_MF2_MASK
    10U,	// PseudoVFWNMACC_VF32_MF4
    10U,	// PseudoVFWNMACC_VF32_MF4_MASK
    10U,	// PseudoVFWNMACC_VF32_MF8
    10U,	// PseudoVFWNMACC_VF32_MF8_MASK
    10U,	// PseudoVFWNMACC_VV_M1
    10U,	// PseudoVFWNMACC_VV_M1_MASK
    10U,	// PseudoVFWNMACC_VV_M2
    10U,	// PseudoVFWNMACC_VV_M2_MASK
    10U,	// PseudoVFWNMACC_VV_M4
    10U,	// PseudoVFWNMACC_VV_M4_MASK
    10U,	// PseudoVFWNMACC_VV_MF2
    10U,	// PseudoVFWNMACC_VV_MF2_MASK
    10U,	// PseudoVFWNMACC_VV_MF4
    10U,	// PseudoVFWNMACC_VV_MF4_MASK
    10U,	// PseudoVFWNMACC_VV_MF8
    10U,	// PseudoVFWNMACC_VV_MF8_MASK
    10U,	// PseudoVFWNMSAC_VF16_M1
    10U,	// PseudoVFWNMSAC_VF16_M1_MASK
    10U,	// PseudoVFWNMSAC_VF16_M2
    10U,	// PseudoVFWNMSAC_VF16_M2_MASK
    10U,	// PseudoVFWNMSAC_VF16_M4
    10U,	// PseudoVFWNMSAC_VF16_M4_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF2
    10U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF4
    10U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    10U,	// PseudoVFWNMSAC_VF16_MF8
    10U,	// PseudoVFWNMSAC_VF16_MF8_MASK
    10U,	// PseudoVFWNMSAC_VF32_M1
    10U,	// PseudoVFWNMSAC_VF32_M1_MASK
    10U,	// PseudoVFWNMSAC_VF32_M2
    10U,	// PseudoVFWNMSAC_VF32_M2_MASK
    10U,	// PseudoVFWNMSAC_VF32_M4
    10U,	// PseudoVFWNMSAC_VF32_M4_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF2
    10U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF4
    10U,	// PseudoVFWNMSAC_VF32_MF4_MASK
    10U,	// PseudoVFWNMSAC_VF32_MF8
    10U,	// PseudoVFWNMSAC_VF32_MF8_MASK
    10U,	// PseudoVFWNMSAC_VV_M1
    10U,	// PseudoVFWNMSAC_VV_M1_MASK
    10U,	// PseudoVFWNMSAC_VV_M2
    10U,	// PseudoVFWNMSAC_VV_M2_MASK
    10U,	// PseudoVFWNMSAC_VV_M4
    10U,	// PseudoVFWNMSAC_VV_M4_MASK
    10U,	// PseudoVFWNMSAC_VV_MF2
    10U,	// PseudoVFWNMSAC_VV_MF2_MASK
    10U,	// PseudoVFWNMSAC_VV_MF4
    10U,	// PseudoVFWNMSAC_VV_MF4_MASK
    10U,	// PseudoVFWNMSAC_VV_MF8
    10U,	// PseudoVFWNMSAC_VV_MF8_MASK
    10U,	// PseudoVFWREDOSUM_VS_M1
    10U,	// PseudoVFWREDOSUM_VS_M1_MASK
    10U,	// PseudoVFWREDOSUM_VS_M2
    10U,	// PseudoVFWREDOSUM_VS_M2_MASK
    10U,	// PseudoVFWREDOSUM_VS_M4
    10U,	// PseudoVFWREDOSUM_VS_M4_MASK
    10U,	// PseudoVFWREDOSUM_VS_M8
    10U,	// PseudoVFWREDOSUM_VS_M8_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF2
    10U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF4
    10U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    10U,	// PseudoVFWREDOSUM_VS_MF8
    10U,	// PseudoVFWREDOSUM_VS_MF8_MASK
    10U,	// PseudoVFWREDSUM_VS_M1
    10U,	// PseudoVFWREDSUM_VS_M1_MASK
    10U,	// PseudoVFWREDSUM_VS_M2
    10U,	// PseudoVFWREDSUM_VS_M2_MASK
    10U,	// PseudoVFWREDSUM_VS_M4
    10U,	// PseudoVFWREDSUM_VS_M4_MASK
    10U,	// PseudoVFWREDSUM_VS_M8
    10U,	// PseudoVFWREDSUM_VS_M8_MASK
    10U,	// PseudoVFWREDSUM_VS_MF2
    10U,	// PseudoVFWREDSUM_VS_MF2_MASK
    10U,	// PseudoVFWREDSUM_VS_MF4
    10U,	// PseudoVFWREDSUM_VS_MF4_MASK
    10U,	// PseudoVFWREDSUM_VS_MF8
    10U,	// PseudoVFWREDSUM_VS_MF8_MASK
    10U,	// PseudoVFWSUB_VF16_M1
    10U,	// PseudoVFWSUB_VF16_M1_MASK
    10U,	// PseudoVFWSUB_VF16_M2
    10U,	// PseudoVFWSUB_VF16_M2_MASK
    10U,	// PseudoVFWSUB_VF16_M4
    10U,	// PseudoVFWSUB_VF16_M4_MASK
    10U,	// PseudoVFWSUB_VF16_MF2
    10U,	// PseudoVFWSUB_VF16_MF2_MASK
    10U,	// PseudoVFWSUB_VF16_MF4
    10U,	// PseudoVFWSUB_VF16_MF4_MASK
    10U,	// PseudoVFWSUB_VF16_MF8
    10U,	// PseudoVFWSUB_VF16_MF8_MASK
    10U,	// PseudoVFWSUB_VF32_M1
    10U,	// PseudoVFWSUB_VF32_M1_MASK
    10U,	// PseudoVFWSUB_VF32_M2
    10U,	// PseudoVFWSUB_VF32_M2_MASK
    10U,	// PseudoVFWSUB_VF32_M4
    10U,	// PseudoVFWSUB_VF32_M4_MASK
    10U,	// PseudoVFWSUB_VF32_MF2
    10U,	// PseudoVFWSUB_VF32_MF2_MASK
    10U,	// PseudoVFWSUB_VF32_MF4
    10U,	// PseudoVFWSUB_VF32_MF4_MASK
    10U,	// PseudoVFWSUB_VF32_MF8
    10U,	// PseudoVFWSUB_VF32_MF8_MASK
    10U,	// PseudoVFWSUB_VV_M1
    10U,	// PseudoVFWSUB_VV_M1_MASK
    10U,	// PseudoVFWSUB_VV_M2
    10U,	// PseudoVFWSUB_VV_M2_MASK
    10U,	// PseudoVFWSUB_VV_M4
    10U,	// PseudoVFWSUB_VV_M4_MASK
    10U,	// PseudoVFWSUB_VV_MF2
    10U,	// PseudoVFWSUB_VV_MF2_MASK
    10U,	// PseudoVFWSUB_VV_MF4
    10U,	// PseudoVFWSUB_VV_MF4_MASK
    10U,	// PseudoVFWSUB_VV_MF8
    10U,	// PseudoVFWSUB_VV_MF8_MASK
    10U,	// PseudoVFWSUB_WF16_M1
    10U,	// PseudoVFWSUB_WF16_M1_MASK
    10U,	// PseudoVFWSUB_WF16_M2
    10U,	// PseudoVFWSUB_WF16_M2_MASK
    10U,	// PseudoVFWSUB_WF16_M4
    10U,	// PseudoVFWSUB_WF16_M4_MASK
    10U,	// PseudoVFWSUB_WF16_MF2
    10U,	// PseudoVFWSUB_WF16_MF2_MASK
    10U,	// PseudoVFWSUB_WF16_MF4
    10U,	// PseudoVFWSUB_WF16_MF4_MASK
    10U,	// PseudoVFWSUB_WF16_MF8
    10U,	// PseudoVFWSUB_WF16_MF8_MASK
    10U,	// PseudoVFWSUB_WF32_M1
    10U,	// PseudoVFWSUB_WF32_M1_MASK
    10U,	// PseudoVFWSUB_WF32_M2
    10U,	// PseudoVFWSUB_WF32_M2_MASK
    10U,	// PseudoVFWSUB_WF32_M4
    10U,	// PseudoVFWSUB_WF32_M4_MASK
    10U,	// PseudoVFWSUB_WF32_MF2
    10U,	// PseudoVFWSUB_WF32_MF2_MASK
    10U,	// PseudoVFWSUB_WF32_MF4
    10U,	// PseudoVFWSUB_WF32_MF4_MASK
    10U,	// PseudoVFWSUB_WF32_MF8
    10U,	// PseudoVFWSUB_WF32_MF8_MASK
    10U,	// PseudoVFWSUB_WV_M1
    10U,	// PseudoVFWSUB_WV_M1_MASK
    10U,	// PseudoVFWSUB_WV_M2
    10U,	// PseudoVFWSUB_WV_M2_MASK
    10U,	// PseudoVFWSUB_WV_M4
    10U,	// PseudoVFWSUB_WV_M4_MASK
    10U,	// PseudoVFWSUB_WV_MF2
    10U,	// PseudoVFWSUB_WV_MF2_MASK
    10U,	// PseudoVFWSUB_WV_MF4
    10U,	// PseudoVFWSUB_WV_MF4_MASK
    10U,	// PseudoVFWSUB_WV_MF8
    10U,	// PseudoVFWSUB_WV_MF8_MASK
    10U,	// PseudoVID_V_M1
    10U,	// PseudoVID_V_M1_MASK
    10U,	// PseudoVID_V_M2
    10U,	// PseudoVID_V_M2_MASK
    10U,	// PseudoVID_V_M4
    10U,	// PseudoVID_V_M4_MASK
    10U,	// PseudoVID_V_M8
    10U,	// PseudoVID_V_M8_MASK
    10U,	// PseudoVID_V_MF2
    10U,	// PseudoVID_V_MF2_MASK
    10U,	// PseudoVID_V_MF4
    10U,	// PseudoVID_V_MF4_MASK
    10U,	// PseudoVID_V_MF8
    10U,	// PseudoVID_V_MF8_MASK
    10U,	// PseudoVIOTA_M_M1
    10U,	// PseudoVIOTA_M_M1_MASK
    10U,	// PseudoVIOTA_M_M2
    10U,	// PseudoVIOTA_M_M2_MASK
    10U,	// PseudoVIOTA_M_M4
    10U,	// PseudoVIOTA_M_M4_MASK
    10U,	// PseudoVIOTA_M_M8
    10U,	// PseudoVIOTA_M_M8_MASK
    10U,	// PseudoVIOTA_M_MF2
    10U,	// PseudoVIOTA_M_MF2_MASK
    10U,	// PseudoVIOTA_M_MF4
    10U,	// PseudoVIOTA_M_MF4_MASK
    10U,	// PseudoVIOTA_M_MF8
    10U,	// PseudoVIOTA_M_MF8_MASK
    10U,	// PseudoVLE16FF_V_M1
    10U,	// PseudoVLE16FF_V_M1_MASK
    10U,	// PseudoVLE16FF_V_M2
    10U,	// PseudoVLE16FF_V_M2_MASK
    10U,	// PseudoVLE16FF_V_M4
    10U,	// PseudoVLE16FF_V_M4_MASK
    10U,	// PseudoVLE16FF_V_M8
    10U,	// PseudoVLE16FF_V_M8_MASK
    10U,	// PseudoVLE16FF_V_MF2
    10U,	// PseudoVLE16FF_V_MF2_MASK
    10U,	// PseudoVLE16FF_V_MF4
    10U,	// PseudoVLE16FF_V_MF4_MASK
    10U,	// PseudoVLE16_V_M1
    10U,	// PseudoVLE16_V_M1_MASK
    10U,	// PseudoVLE16_V_M2
    10U,	// PseudoVLE16_V_M2_MASK
    10U,	// PseudoVLE16_V_M4
    10U,	// PseudoVLE16_V_M4_MASK
    10U,	// PseudoVLE16_V_M8
    10U,	// PseudoVLE16_V_M8_MASK
    10U,	// PseudoVLE16_V_MF2
    10U,	// PseudoVLE16_V_MF2_MASK
    10U,	// PseudoVLE16_V_MF4
    10U,	// PseudoVLE16_V_MF4_MASK
    10U,	// PseudoVLE1_V_B1
    10U,	// PseudoVLE1_V_B16
    10U,	// PseudoVLE1_V_B2
    10U,	// PseudoVLE1_V_B32
    10U,	// PseudoVLE1_V_B4
    10U,	// PseudoVLE1_V_B64
    10U,	// PseudoVLE1_V_B8
    10U,	// PseudoVLE32FF_V_M1
    10U,	// PseudoVLE32FF_V_M1_MASK
    10U,	// PseudoVLE32FF_V_M2
    10U,	// PseudoVLE32FF_V_M2_MASK
    10U,	// PseudoVLE32FF_V_M4
    10U,	// PseudoVLE32FF_V_M4_MASK
    10U,	// PseudoVLE32FF_V_M8
    10U,	// PseudoVLE32FF_V_M8_MASK
    10U,	// PseudoVLE32FF_V_MF2
    10U,	// PseudoVLE32FF_V_MF2_MASK
    10U,	// PseudoVLE32_V_M1
    10U,	// PseudoVLE32_V_M1_MASK
    10U,	// PseudoVLE32_V_M2
    10U,	// PseudoVLE32_V_M2_MASK
    10U,	// PseudoVLE32_V_M4
    10U,	// PseudoVLE32_V_M4_MASK
    10U,	// PseudoVLE32_V_M8
    10U,	// PseudoVLE32_V_M8_MASK
    10U,	// PseudoVLE32_V_MF2
    10U,	// PseudoVLE32_V_MF2_MASK
    10U,	// PseudoVLE64FF_V_M1
    10U,	// PseudoVLE64FF_V_M1_MASK
    10U,	// PseudoVLE64FF_V_M2
    10U,	// PseudoVLE64FF_V_M2_MASK
    10U,	// PseudoVLE64FF_V_M4
    10U,	// PseudoVLE64FF_V_M4_MASK
    10U,	// PseudoVLE64FF_V_M8
    10U,	// PseudoVLE64FF_V_M8_MASK
    10U,	// PseudoVLE64_V_M1
    10U,	// PseudoVLE64_V_M1_MASK
    10U,	// PseudoVLE64_V_M2
    10U,	// PseudoVLE64_V_M2_MASK
    10U,	// PseudoVLE64_V_M4
    10U,	// PseudoVLE64_V_M4_MASK
    10U,	// PseudoVLE64_V_M8
    10U,	// PseudoVLE64_V_M8_MASK
    10U,	// PseudoVLE8FF_V_M1
    10U,	// PseudoVLE8FF_V_M1_MASK
    10U,	// PseudoVLE8FF_V_M2
    10U,	// PseudoVLE8FF_V_M2_MASK
    10U,	// PseudoVLE8FF_V_M4
    10U,	// PseudoVLE8FF_V_M4_MASK
    10U,	// PseudoVLE8FF_V_M8
    10U,	// PseudoVLE8FF_V_M8_MASK
    10U,	// PseudoVLE8FF_V_MF2
    10U,	// PseudoVLE8FF_V_MF2_MASK
    10U,	// PseudoVLE8FF_V_MF4
    10U,	// PseudoVLE8FF_V_MF4_MASK
    10U,	// PseudoVLE8FF_V_MF8
    10U,	// PseudoVLE8FF_V_MF8_MASK
    10U,	// PseudoVLE8_V_M1
    10U,	// PseudoVLE8_V_M1_MASK
    10U,	// PseudoVLE8_V_M2
    10U,	// PseudoVLE8_V_M2_MASK
    10U,	// PseudoVLE8_V_M4
    10U,	// PseudoVLE8_V_M4_MASK
    10U,	// PseudoVLE8_V_M8
    10U,	// PseudoVLE8_V_M8_MASK
    10U,	// PseudoVLE8_V_MF2
    10U,	// PseudoVLE8_V_MF2_MASK
    10U,	// PseudoVLE8_V_MF4
    10U,	// PseudoVLE8_V_MF4_MASK
    10U,	// PseudoVLE8_V_MF8
    10U,	// PseudoVLE8_V_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M1_M1
    10U,	// PseudoVLOXEI16_V_M1_M1_MASK
    10U,	// PseudoVLOXEI16_V_M1_M2
    10U,	// PseudoVLOXEI16_V_M1_M2_MASK
    10U,	// PseudoVLOXEI16_V_M1_M4
    10U,	// PseudoVLOXEI16_V_M1_M4_MASK
    10U,	// PseudoVLOXEI16_V_M1_M8
    10U,	// PseudoVLOXEI16_V_M1_M8_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF2
    10U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF4
    10U,	// PseudoVLOXEI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M1_MF8
    10U,	// PseudoVLOXEI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M2_M1
    10U,	// PseudoVLOXEI16_V_M2_M1_MASK
    10U,	// PseudoVLOXEI16_V_M2_M2
    10U,	// PseudoVLOXEI16_V_M2_M2_MASK
    10U,	// PseudoVLOXEI16_V_M2_M4
    10U,	// PseudoVLOXEI16_V_M2_M4_MASK
    10U,	// PseudoVLOXEI16_V_M2_M8
    10U,	// PseudoVLOXEI16_V_M2_M8_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF2
    10U,	// PseudoVLOXEI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF4
    10U,	// PseudoVLOXEI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M2_MF8
    10U,	// PseudoVLOXEI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M4_M1
    10U,	// PseudoVLOXEI16_V_M4_M1_MASK
    10U,	// PseudoVLOXEI16_V_M4_M2
    10U,	// PseudoVLOXEI16_V_M4_M2_MASK
    10U,	// PseudoVLOXEI16_V_M4_M4
    10U,	// PseudoVLOXEI16_V_M4_M4_MASK
    10U,	// PseudoVLOXEI16_V_M4_M8
    10U,	// PseudoVLOXEI16_V_M4_M8_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF2
    10U,	// PseudoVLOXEI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF4
    10U,	// PseudoVLOXEI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M4_MF8
    10U,	// PseudoVLOXEI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI16_V_M8_M1
    10U,	// PseudoVLOXEI16_V_M8_M1_MASK
    10U,	// PseudoVLOXEI16_V_M8_M2
    10U,	// PseudoVLOXEI16_V_M8_M2_MASK
    10U,	// PseudoVLOXEI16_V_M8_M4
    10U,	// PseudoVLOXEI16_V_M8_M4_MASK
    10U,	// PseudoVLOXEI16_V_M8_M8
    10U,	// PseudoVLOXEI16_V_M8_M8_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF2
    10U,	// PseudoVLOXEI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF4
    10U,	// PseudoVLOXEI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI16_V_M8_MF8
    10U,	// PseudoVLOXEI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M1
    10U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M2
    10U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M4
    10U,	// PseudoVLOXEI16_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI16_V_MF2_M8
    10U,	// PseudoVLOXEI16_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF2
    10U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF4
    10U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI16_V_MF2_MF8
    10U,	// PseudoVLOXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M1
    10U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M2
    10U,	// PseudoVLOXEI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M4
    10U,	// PseudoVLOXEI16_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI16_V_MF4_M8
    10U,	// PseudoVLOXEI16_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF2
    10U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF4
    10U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI16_V_MF4_MF8
    10U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M1_M1
    10U,	// PseudoVLOXEI32_V_M1_M1_MASK
    10U,	// PseudoVLOXEI32_V_M1_M2
    10U,	// PseudoVLOXEI32_V_M1_M2_MASK
    10U,	// PseudoVLOXEI32_V_M1_M4
    10U,	// PseudoVLOXEI32_V_M1_M4_MASK
    10U,	// PseudoVLOXEI32_V_M1_M8
    10U,	// PseudoVLOXEI32_V_M1_M8_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF2
    10U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF4
    10U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M1_MF8
    10U,	// PseudoVLOXEI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M2_M1
    10U,	// PseudoVLOXEI32_V_M2_M1_MASK
    10U,	// PseudoVLOXEI32_V_M2_M2
    10U,	// PseudoVLOXEI32_V_M2_M2_MASK
    10U,	// PseudoVLOXEI32_V_M2_M4
    10U,	// PseudoVLOXEI32_V_M2_M4_MASK
    10U,	// PseudoVLOXEI32_V_M2_M8
    10U,	// PseudoVLOXEI32_V_M2_M8_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF2
    10U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF4
    10U,	// PseudoVLOXEI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M2_MF8
    10U,	// PseudoVLOXEI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M4_M1
    10U,	// PseudoVLOXEI32_V_M4_M1_MASK
    10U,	// PseudoVLOXEI32_V_M4_M2
    10U,	// PseudoVLOXEI32_V_M4_M2_MASK
    10U,	// PseudoVLOXEI32_V_M4_M4
    10U,	// PseudoVLOXEI32_V_M4_M4_MASK
    10U,	// PseudoVLOXEI32_V_M4_M8
    10U,	// PseudoVLOXEI32_V_M4_M8_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF2
    10U,	// PseudoVLOXEI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF4
    10U,	// PseudoVLOXEI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M4_MF8
    10U,	// PseudoVLOXEI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI32_V_M8_M1
    10U,	// PseudoVLOXEI32_V_M8_M1_MASK
    10U,	// PseudoVLOXEI32_V_M8_M2
    10U,	// PseudoVLOXEI32_V_M8_M2_MASK
    10U,	// PseudoVLOXEI32_V_M8_M4
    10U,	// PseudoVLOXEI32_V_M8_M4_MASK
    10U,	// PseudoVLOXEI32_V_M8_M8
    10U,	// PseudoVLOXEI32_V_M8_M8_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF2
    10U,	// PseudoVLOXEI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF4
    10U,	// PseudoVLOXEI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI32_V_M8_MF8
    10U,	// PseudoVLOXEI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M1
    10U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M2
    10U,	// PseudoVLOXEI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M4
    10U,	// PseudoVLOXEI32_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI32_V_MF2_M8
    10U,	// PseudoVLOXEI32_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF2
    10U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF4
    10U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI32_V_MF2_MF8
    10U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M1_M1
    10U,	// PseudoVLOXEI64_V_M1_M1_MASK
    10U,	// PseudoVLOXEI64_V_M1_M2
    10U,	// PseudoVLOXEI64_V_M1_M2_MASK
    10U,	// PseudoVLOXEI64_V_M1_M4
    10U,	// PseudoVLOXEI64_V_M1_M4_MASK
    10U,	// PseudoVLOXEI64_V_M1_M8
    10U,	// PseudoVLOXEI64_V_M1_M8_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF2
    10U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF4
    10U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M1_MF8
    10U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M2_M1
    10U,	// PseudoVLOXEI64_V_M2_M1_MASK
    10U,	// PseudoVLOXEI64_V_M2_M2
    10U,	// PseudoVLOXEI64_V_M2_M2_MASK
    10U,	// PseudoVLOXEI64_V_M2_M4
    10U,	// PseudoVLOXEI64_V_M2_M4_MASK
    10U,	// PseudoVLOXEI64_V_M2_M8
    10U,	// PseudoVLOXEI64_V_M2_M8_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF2
    10U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF4
    10U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M2_MF8
    10U,	// PseudoVLOXEI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M4_M1
    10U,	// PseudoVLOXEI64_V_M4_M1_MASK
    10U,	// PseudoVLOXEI64_V_M4_M2
    10U,	// PseudoVLOXEI64_V_M4_M2_MASK
    10U,	// PseudoVLOXEI64_V_M4_M4
    10U,	// PseudoVLOXEI64_V_M4_M4_MASK
    10U,	// PseudoVLOXEI64_V_M4_M8
    10U,	// PseudoVLOXEI64_V_M4_M8_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF2
    10U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF4
    10U,	// PseudoVLOXEI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M4_MF8
    10U,	// PseudoVLOXEI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI64_V_M8_M1
    10U,	// PseudoVLOXEI64_V_M8_M1_MASK
    10U,	// PseudoVLOXEI64_V_M8_M2
    10U,	// PseudoVLOXEI64_V_M8_M2_MASK
    10U,	// PseudoVLOXEI64_V_M8_M4
    10U,	// PseudoVLOXEI64_V_M8_M4_MASK
    10U,	// PseudoVLOXEI64_V_M8_M8
    10U,	// PseudoVLOXEI64_V_M8_M8_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF2
    10U,	// PseudoVLOXEI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF4
    10U,	// PseudoVLOXEI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI64_V_M8_MF8
    10U,	// PseudoVLOXEI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M1_M1
    10U,	// PseudoVLOXEI8_V_M1_M1_MASK
    10U,	// PseudoVLOXEI8_V_M1_M2
    10U,	// PseudoVLOXEI8_V_M1_M2_MASK
    10U,	// PseudoVLOXEI8_V_M1_M4
    10U,	// PseudoVLOXEI8_V_M1_M4_MASK
    10U,	// PseudoVLOXEI8_V_M1_M8
    10U,	// PseudoVLOXEI8_V_M1_M8_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF2
    10U,	// PseudoVLOXEI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF4
    10U,	// PseudoVLOXEI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M1_MF8
    10U,	// PseudoVLOXEI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M2_M1
    10U,	// PseudoVLOXEI8_V_M2_M1_MASK
    10U,	// PseudoVLOXEI8_V_M2_M2
    10U,	// PseudoVLOXEI8_V_M2_M2_MASK
    10U,	// PseudoVLOXEI8_V_M2_M4
    10U,	// PseudoVLOXEI8_V_M2_M4_MASK
    10U,	// PseudoVLOXEI8_V_M2_M8
    10U,	// PseudoVLOXEI8_V_M2_M8_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF2
    10U,	// PseudoVLOXEI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF4
    10U,	// PseudoVLOXEI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M2_MF8
    10U,	// PseudoVLOXEI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M4_M1
    10U,	// PseudoVLOXEI8_V_M4_M1_MASK
    10U,	// PseudoVLOXEI8_V_M4_M2
    10U,	// PseudoVLOXEI8_V_M4_M2_MASK
    10U,	// PseudoVLOXEI8_V_M4_M4
    10U,	// PseudoVLOXEI8_V_M4_M4_MASK
    10U,	// PseudoVLOXEI8_V_M4_M8
    10U,	// PseudoVLOXEI8_V_M4_M8_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF2
    10U,	// PseudoVLOXEI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF4
    10U,	// PseudoVLOXEI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M4_MF8
    10U,	// PseudoVLOXEI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXEI8_V_M8_M1
    10U,	// PseudoVLOXEI8_V_M8_M1_MASK
    10U,	// PseudoVLOXEI8_V_M8_M2
    10U,	// PseudoVLOXEI8_V_M8_M2_MASK
    10U,	// PseudoVLOXEI8_V_M8_M4
    10U,	// PseudoVLOXEI8_V_M8_M4_MASK
    10U,	// PseudoVLOXEI8_V_M8_M8
    10U,	// PseudoVLOXEI8_V_M8_M8_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF2
    10U,	// PseudoVLOXEI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF4
    10U,	// PseudoVLOXEI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXEI8_V_M8_MF8
    10U,	// PseudoVLOXEI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M1
    10U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M2
    10U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M4
    10U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF2_M8
    10U,	// PseudoVLOXEI8_V_MF2_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF2
    10U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF4
    10U,	// PseudoVLOXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF2_MF8
    10U,	// PseudoVLOXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M1
    10U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M2
    10U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M4
    10U,	// PseudoVLOXEI8_V_MF4_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF4_M8
    10U,	// PseudoVLOXEI8_V_MF4_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF2
    10U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF4
    10U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF4_MF8
    10U,	// PseudoVLOXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M1
    10U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M2
    10U,	// PseudoVLOXEI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M4
    10U,	// PseudoVLOXEI8_V_MF8_M4_MASK
    10U,	// PseudoVLOXEI8_V_MF8_M8
    10U,	// PseudoVLOXEI8_V_MF8_M8_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF2
    10U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF4
    10U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXEI8_V_MF8_MF8
    10U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M1
    10U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M2
    10U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_M4
    10U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M1
    10U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M2
    10U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_M4
    10U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M1
    10U,	// PseudoVLOXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M2
    10U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_M4
    10U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M1
    10U,	// PseudoVLOXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M2
    10U,	// PseudoVLOXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_M4
    10U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M4
    10U,	// PseudoVLOXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M1
    10U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M2
    10U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_M4
    10U,	// PseudoVLOXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M1
    10U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M2
    10U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_M4
    10U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M1
    10U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M2
    10U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_M4
    10U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M1
    10U,	// PseudoVLOXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M2
    10U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_M4
    10U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M1
    10U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M2
    10U,	// PseudoVLOXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_M4
    10U,	// PseudoVLOXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M1
    10U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M2
    10U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_M4
    10U,	// PseudoVLOXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M1
    10U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M2
    10U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_M4
    10U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M1
    10U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M2
    10U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_M4
    10U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M1
    10U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M2
    10U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_M4
    10U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M1
    10U,	// PseudoVLOXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M2
    10U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_M4
    10U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M1
    10U,	// PseudoVLOXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M2
    10U,	// PseudoVLOXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_M4
    10U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M1
    10U,	// PseudoVLOXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M2
    10U,	// PseudoVLOXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_M4
    10U,	// PseudoVLOXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M4
    10U,	// PseudoVLOXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_M1
    10U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_M2
    10U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_M1
    10U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_M2
    10U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_M1
    10U,	// PseudoVLOXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_M2
    10U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_M1
    10U,	// PseudoVLOXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_M2
    10U,	// PseudoVLOXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_M1
    10U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_M2
    10U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_M1
    10U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_M2
    10U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_M1
    10U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_M2
    10U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_M1
    10U,	// PseudoVLOXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_M2
    10U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_M1
    10U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_M2
    10U,	// PseudoVLOXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_M1
    10U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_M2
    10U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_M1
    10U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_M2
    10U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_M1
    10U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_M2
    10U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_M1
    10U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_M2
    10U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_M1
    10U,	// PseudoVLOXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_M2
    10U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_M1
    10U,	// PseudoVLOXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_M2
    10U,	// PseudoVLOXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_M1
    10U,	// PseudoVLOXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_M2
    10U,	// PseudoVLOXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_M1
    10U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_M2
    10U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_M1
    10U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_M2
    10U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_M1
    10U,	// PseudoVLOXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_M2
    10U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_M1
    10U,	// PseudoVLOXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_M2
    10U,	// PseudoVLOXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M2
    10U,	// PseudoVLOXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_M1
    10U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_M2
    10U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_M1
    10U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_M2
    10U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_M1
    10U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_M2
    10U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_M1
    10U,	// PseudoVLOXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_M2
    10U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_M1
    10U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_M2
    10U,	// PseudoVLOXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_M1
    10U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_M2
    10U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_M1
    10U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_M2
    10U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_M1
    10U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_M2
    10U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_M1
    10U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_M2
    10U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_M1
    10U,	// PseudoVLOXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_M2
    10U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_M1
    10U,	// PseudoVLOXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_M2
    10U,	// PseudoVLOXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_M1
    10U,	// PseudoVLOXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_M2
    10U,	// PseudoVLOXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M2
    10U,	// PseudoVLOXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_M1
    10U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_M1
    10U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_M1
    10U,	// PseudoVLOXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_M1
    10U,	// PseudoVLOXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_M1
    10U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_M1
    10U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_M1
    10U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_M1
    10U,	// PseudoVLOXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_M1
    10U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_M1
    10U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_M1
    10U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_M1
    10U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_M1
    10U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_M1
    10U,	// PseudoVLOXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_M1
    10U,	// PseudoVLOXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_M1
    10U,	// PseudoVLOXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_M1
    10U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_M1
    10U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_M1
    10U,	// PseudoVLOXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_M1
    10U,	// PseudoVLOXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_M1
    10U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_M1
    10U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_M1
    10U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_M1
    10U,	// PseudoVLOXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_M1
    10U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_M1
    10U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_M1
    10U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_M1
    10U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_M1
    10U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_M1
    10U,	// PseudoVLOXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_M1
    10U,	// PseudoVLOXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_M1
    10U,	// PseudoVLOXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_M1
    10U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_M1
    10U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_M1
    10U,	// PseudoVLOXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_M1
    10U,	// PseudoVLOXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_M1
    10U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_M1
    10U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_M1
    10U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_M1
    10U,	// PseudoVLOXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_M1
    10U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_M1
    10U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_M1
    10U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_M1
    10U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_M1
    10U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_M1
    10U,	// PseudoVLOXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_M1
    10U,	// PseudoVLOXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_M1
    10U,	// PseudoVLOXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_M1
    10U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_M1
    10U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_M1
    10U,	// PseudoVLOXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_M1
    10U,	// PseudoVLOXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    10U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_M1
    10U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_M1
    10U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_M1
    10U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_M1
    10U,	// PseudoVLOXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_M1
    10U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_M1
    10U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_M1
    10U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_M1
    10U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_M1
    10U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_M1
    10U,	// PseudoVLOXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_M1
    10U,	// PseudoVLOXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_M1
    10U,	// PseudoVLOXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF2
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF4
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF8
    10U,	// PseudoVLOXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    10U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLSE16_V_M1
    10U,	// PseudoVLSE16_V_M1_MASK
    10U,	// PseudoVLSE16_V_M2
    10U,	// PseudoVLSE16_V_M2_MASK
    10U,	// PseudoVLSE16_V_M4
    10U,	// PseudoVLSE16_V_M4_MASK
    10U,	// PseudoVLSE16_V_M8
    10U,	// PseudoVLSE16_V_M8_MASK
    10U,	// PseudoVLSE16_V_MF2
    10U,	// PseudoVLSE16_V_MF2_MASK
    10U,	// PseudoVLSE16_V_MF4
    10U,	// PseudoVLSE16_V_MF4_MASK
    10U,	// PseudoVLSE32_V_M1
    10U,	// PseudoVLSE32_V_M1_MASK
    10U,	// PseudoVLSE32_V_M2
    10U,	// PseudoVLSE32_V_M2_MASK
    10U,	// PseudoVLSE32_V_M4
    10U,	// PseudoVLSE32_V_M4_MASK
    10U,	// PseudoVLSE32_V_M8
    10U,	// PseudoVLSE32_V_M8_MASK
    10U,	// PseudoVLSE32_V_MF2
    10U,	// PseudoVLSE32_V_MF2_MASK
    10U,	// PseudoVLSE64_V_M1
    10U,	// PseudoVLSE64_V_M1_MASK
    10U,	// PseudoVLSE64_V_M2
    10U,	// PseudoVLSE64_V_M2_MASK
    10U,	// PseudoVLSE64_V_M4
    10U,	// PseudoVLSE64_V_M4_MASK
    10U,	// PseudoVLSE64_V_M8
    10U,	// PseudoVLSE64_V_M8_MASK
    10U,	// PseudoVLSE8_V_M1
    10U,	// PseudoVLSE8_V_M1_MASK
    10U,	// PseudoVLSE8_V_M2
    10U,	// PseudoVLSE8_V_M2_MASK
    10U,	// PseudoVLSE8_V_M4
    10U,	// PseudoVLSE8_V_M4_MASK
    10U,	// PseudoVLSE8_V_M8
    10U,	// PseudoVLSE8_V_M8_MASK
    10U,	// PseudoVLSE8_V_MF2
    10U,	// PseudoVLSE8_V_MF2_MASK
    10U,	// PseudoVLSE8_V_MF4
    10U,	// PseudoVLSE8_V_MF4_MASK
    10U,	// PseudoVLSE8_V_MF8
    10U,	// PseudoVLSE8_V_MF8_MASK
    10U,	// PseudoVLSEG2E16FF_V_M1
    10U,	// PseudoVLSEG2E16FF_V_M1_MASK
    10U,	// PseudoVLSEG2E16FF_V_M2
    10U,	// PseudoVLSEG2E16FF_V_M2_MASK
    10U,	// PseudoVLSEG2E16FF_V_M4
    10U,	// PseudoVLSEG2E16FF_V_M4_MASK
    10U,	// PseudoVLSEG2E16FF_V_MF2
    10U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E16FF_V_MF4
    10U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG2E16_V_M1
    10U,	// PseudoVLSEG2E16_V_M1_MASK
    10U,	// PseudoVLSEG2E16_V_M2
    10U,	// PseudoVLSEG2E16_V_M2_MASK
    10U,	// PseudoVLSEG2E16_V_M4
    10U,	// PseudoVLSEG2E16_V_M4_MASK
    10U,	// PseudoVLSEG2E16_V_MF2
    10U,	// PseudoVLSEG2E16_V_MF2_MASK
    10U,	// PseudoVLSEG2E16_V_MF4
    10U,	// PseudoVLSEG2E16_V_MF4_MASK
    10U,	// PseudoVLSEG2E32FF_V_M1
    10U,	// PseudoVLSEG2E32FF_V_M1_MASK
    10U,	// PseudoVLSEG2E32FF_V_M2
    10U,	// PseudoVLSEG2E32FF_V_M2_MASK
    10U,	// PseudoVLSEG2E32FF_V_M4
    10U,	// PseudoVLSEG2E32FF_V_M4_MASK
    10U,	// PseudoVLSEG2E32FF_V_MF2
    10U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E32_V_M1
    10U,	// PseudoVLSEG2E32_V_M1_MASK
    10U,	// PseudoVLSEG2E32_V_M2
    10U,	// PseudoVLSEG2E32_V_M2_MASK
    10U,	// PseudoVLSEG2E32_V_M4
    10U,	// PseudoVLSEG2E32_V_M4_MASK
    10U,	// PseudoVLSEG2E32_V_MF2
    10U,	// PseudoVLSEG2E32_V_MF2_MASK
    10U,	// PseudoVLSEG2E64FF_V_M1
    10U,	// PseudoVLSEG2E64FF_V_M1_MASK
    10U,	// PseudoVLSEG2E64FF_V_M2
    10U,	// PseudoVLSEG2E64FF_V_M2_MASK
    10U,	// PseudoVLSEG2E64FF_V_M4
    10U,	// PseudoVLSEG2E64FF_V_M4_MASK
    10U,	// PseudoVLSEG2E64_V_M1
    10U,	// PseudoVLSEG2E64_V_M1_MASK
    10U,	// PseudoVLSEG2E64_V_M2
    10U,	// PseudoVLSEG2E64_V_M2_MASK
    10U,	// PseudoVLSEG2E64_V_M4
    10U,	// PseudoVLSEG2E64_V_M4_MASK
    10U,	// PseudoVLSEG2E8FF_V_M1
    10U,	// PseudoVLSEG2E8FF_V_M1_MASK
    10U,	// PseudoVLSEG2E8FF_V_M2
    10U,	// PseudoVLSEG2E8FF_V_M2_MASK
    10U,	// PseudoVLSEG2E8FF_V_M4
    10U,	// PseudoVLSEG2E8FF_V_M4_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF2
    10U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF4
    10U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG2E8FF_V_MF8
    10U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG2E8_V_M1
    10U,	// PseudoVLSEG2E8_V_M1_MASK
    10U,	// PseudoVLSEG2E8_V_M2
    10U,	// PseudoVLSEG2E8_V_M2_MASK
    10U,	// PseudoVLSEG2E8_V_M4
    10U,	// PseudoVLSEG2E8_V_M4_MASK
    10U,	// PseudoVLSEG2E8_V_MF2
    10U,	// PseudoVLSEG2E8_V_MF2_MASK
    10U,	// PseudoVLSEG2E8_V_MF4
    10U,	// PseudoVLSEG2E8_V_MF4_MASK
    10U,	// PseudoVLSEG2E8_V_MF8
    10U,	// PseudoVLSEG2E8_V_MF8_MASK
    10U,	// PseudoVLSEG3E16FF_V_M1
    10U,	// PseudoVLSEG3E16FF_V_M1_MASK
    10U,	// PseudoVLSEG3E16FF_V_M2
    10U,	// PseudoVLSEG3E16FF_V_M2_MASK
    10U,	// PseudoVLSEG3E16FF_V_MF2
    10U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E16FF_V_MF4
    10U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG3E16_V_M1
    10U,	// PseudoVLSEG3E16_V_M1_MASK
    10U,	// PseudoVLSEG3E16_V_M2
    10U,	// PseudoVLSEG3E16_V_M2_MASK
    10U,	// PseudoVLSEG3E16_V_MF2
    10U,	// PseudoVLSEG3E16_V_MF2_MASK
    10U,	// PseudoVLSEG3E16_V_MF4
    10U,	// PseudoVLSEG3E16_V_MF4_MASK
    10U,	// PseudoVLSEG3E32FF_V_M1
    10U,	// PseudoVLSEG3E32FF_V_M1_MASK
    10U,	// PseudoVLSEG3E32FF_V_M2
    10U,	// PseudoVLSEG3E32FF_V_M2_MASK
    10U,	// PseudoVLSEG3E32FF_V_MF2
    10U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E32_V_M1
    10U,	// PseudoVLSEG3E32_V_M1_MASK
    10U,	// PseudoVLSEG3E32_V_M2
    10U,	// PseudoVLSEG3E32_V_M2_MASK
    10U,	// PseudoVLSEG3E32_V_MF2
    10U,	// PseudoVLSEG3E32_V_MF2_MASK
    10U,	// PseudoVLSEG3E64FF_V_M1
    10U,	// PseudoVLSEG3E64FF_V_M1_MASK
    10U,	// PseudoVLSEG3E64FF_V_M2
    10U,	// PseudoVLSEG3E64FF_V_M2_MASK
    10U,	// PseudoVLSEG3E64_V_M1
    10U,	// PseudoVLSEG3E64_V_M1_MASK
    10U,	// PseudoVLSEG3E64_V_M2
    10U,	// PseudoVLSEG3E64_V_M2_MASK
    10U,	// PseudoVLSEG3E8FF_V_M1
    10U,	// PseudoVLSEG3E8FF_V_M1_MASK
    10U,	// PseudoVLSEG3E8FF_V_M2
    10U,	// PseudoVLSEG3E8FF_V_M2_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF2
    10U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF4
    10U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG3E8FF_V_MF8
    10U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG3E8_V_M1
    10U,	// PseudoVLSEG3E8_V_M1_MASK
    10U,	// PseudoVLSEG3E8_V_M2
    10U,	// PseudoVLSEG3E8_V_M2_MASK
    10U,	// PseudoVLSEG3E8_V_MF2
    10U,	// PseudoVLSEG3E8_V_MF2_MASK
    10U,	// PseudoVLSEG3E8_V_MF4
    10U,	// PseudoVLSEG3E8_V_MF4_MASK
    10U,	// PseudoVLSEG3E8_V_MF8
    10U,	// PseudoVLSEG3E8_V_MF8_MASK
    10U,	// PseudoVLSEG4E16FF_V_M1
    10U,	// PseudoVLSEG4E16FF_V_M1_MASK
    10U,	// PseudoVLSEG4E16FF_V_M2
    10U,	// PseudoVLSEG4E16FF_V_M2_MASK
    10U,	// PseudoVLSEG4E16FF_V_MF2
    10U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E16FF_V_MF4
    10U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG4E16_V_M1
    10U,	// PseudoVLSEG4E16_V_M1_MASK
    10U,	// PseudoVLSEG4E16_V_M2
    10U,	// PseudoVLSEG4E16_V_M2_MASK
    10U,	// PseudoVLSEG4E16_V_MF2
    10U,	// PseudoVLSEG4E16_V_MF2_MASK
    10U,	// PseudoVLSEG4E16_V_MF4
    10U,	// PseudoVLSEG4E16_V_MF4_MASK
    10U,	// PseudoVLSEG4E32FF_V_M1
    10U,	// PseudoVLSEG4E32FF_V_M1_MASK
    10U,	// PseudoVLSEG4E32FF_V_M2
    10U,	// PseudoVLSEG4E32FF_V_M2_MASK
    10U,	// PseudoVLSEG4E32FF_V_MF2
    10U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E32_V_M1
    10U,	// PseudoVLSEG4E32_V_M1_MASK
    10U,	// PseudoVLSEG4E32_V_M2
    10U,	// PseudoVLSEG4E32_V_M2_MASK
    10U,	// PseudoVLSEG4E32_V_MF2
    10U,	// PseudoVLSEG4E32_V_MF2_MASK
    10U,	// PseudoVLSEG4E64FF_V_M1
    10U,	// PseudoVLSEG4E64FF_V_M1_MASK
    10U,	// PseudoVLSEG4E64FF_V_M2
    10U,	// PseudoVLSEG4E64FF_V_M2_MASK
    10U,	// PseudoVLSEG4E64_V_M1
    10U,	// PseudoVLSEG4E64_V_M1_MASK
    10U,	// PseudoVLSEG4E64_V_M2
    10U,	// PseudoVLSEG4E64_V_M2_MASK
    10U,	// PseudoVLSEG4E8FF_V_M1
    10U,	// PseudoVLSEG4E8FF_V_M1_MASK
    10U,	// PseudoVLSEG4E8FF_V_M2
    10U,	// PseudoVLSEG4E8FF_V_M2_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF2
    10U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF4
    10U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG4E8FF_V_MF8
    10U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG4E8_V_M1
    10U,	// PseudoVLSEG4E8_V_M1_MASK
    10U,	// PseudoVLSEG4E8_V_M2
    10U,	// PseudoVLSEG4E8_V_M2_MASK
    10U,	// PseudoVLSEG4E8_V_MF2
    10U,	// PseudoVLSEG4E8_V_MF2_MASK
    10U,	// PseudoVLSEG4E8_V_MF4
    10U,	// PseudoVLSEG4E8_V_MF4_MASK
    10U,	// PseudoVLSEG4E8_V_MF8
    10U,	// PseudoVLSEG4E8_V_MF8_MASK
    10U,	// PseudoVLSEG5E16FF_V_M1
    10U,	// PseudoVLSEG5E16FF_V_M1_MASK
    10U,	// PseudoVLSEG5E16FF_V_MF2
    10U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E16FF_V_MF4
    10U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG5E16_V_M1
    10U,	// PseudoVLSEG5E16_V_M1_MASK
    10U,	// PseudoVLSEG5E16_V_MF2
    10U,	// PseudoVLSEG5E16_V_MF2_MASK
    10U,	// PseudoVLSEG5E16_V_MF4
    10U,	// PseudoVLSEG5E16_V_MF4_MASK
    10U,	// PseudoVLSEG5E32FF_V_M1
    10U,	// PseudoVLSEG5E32FF_V_M1_MASK
    10U,	// PseudoVLSEG5E32FF_V_MF2
    10U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E32_V_M1
    10U,	// PseudoVLSEG5E32_V_M1_MASK
    10U,	// PseudoVLSEG5E32_V_MF2
    10U,	// PseudoVLSEG5E32_V_MF2_MASK
    10U,	// PseudoVLSEG5E64FF_V_M1
    10U,	// PseudoVLSEG5E64FF_V_M1_MASK
    10U,	// PseudoVLSEG5E64_V_M1
    10U,	// PseudoVLSEG5E64_V_M1_MASK
    10U,	// PseudoVLSEG5E8FF_V_M1
    10U,	// PseudoVLSEG5E8FF_V_M1_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF2
    10U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF4
    10U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG5E8FF_V_MF8
    10U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG5E8_V_M1
    10U,	// PseudoVLSEG5E8_V_M1_MASK
    10U,	// PseudoVLSEG5E8_V_MF2
    10U,	// PseudoVLSEG5E8_V_MF2_MASK
    10U,	// PseudoVLSEG5E8_V_MF4
    10U,	// PseudoVLSEG5E8_V_MF4_MASK
    10U,	// PseudoVLSEG5E8_V_MF8
    10U,	// PseudoVLSEG5E8_V_MF8_MASK
    10U,	// PseudoVLSEG6E16FF_V_M1
    10U,	// PseudoVLSEG6E16FF_V_M1_MASK
    10U,	// PseudoVLSEG6E16FF_V_MF2
    10U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E16FF_V_MF4
    10U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG6E16_V_M1
    10U,	// PseudoVLSEG6E16_V_M1_MASK
    10U,	// PseudoVLSEG6E16_V_MF2
    10U,	// PseudoVLSEG6E16_V_MF2_MASK
    10U,	// PseudoVLSEG6E16_V_MF4
    10U,	// PseudoVLSEG6E16_V_MF4_MASK
    10U,	// PseudoVLSEG6E32FF_V_M1
    10U,	// PseudoVLSEG6E32FF_V_M1_MASK
    10U,	// PseudoVLSEG6E32FF_V_MF2
    10U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E32_V_M1
    10U,	// PseudoVLSEG6E32_V_M1_MASK
    10U,	// PseudoVLSEG6E32_V_MF2
    10U,	// PseudoVLSEG6E32_V_MF2_MASK
    10U,	// PseudoVLSEG6E64FF_V_M1
    10U,	// PseudoVLSEG6E64FF_V_M1_MASK
    10U,	// PseudoVLSEG6E64_V_M1
    10U,	// PseudoVLSEG6E64_V_M1_MASK
    10U,	// PseudoVLSEG6E8FF_V_M1
    10U,	// PseudoVLSEG6E8FF_V_M1_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF2
    10U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF4
    10U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG6E8FF_V_MF8
    10U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG6E8_V_M1
    10U,	// PseudoVLSEG6E8_V_M1_MASK
    10U,	// PseudoVLSEG6E8_V_MF2
    10U,	// PseudoVLSEG6E8_V_MF2_MASK
    10U,	// PseudoVLSEG6E8_V_MF4
    10U,	// PseudoVLSEG6E8_V_MF4_MASK
    10U,	// PseudoVLSEG6E8_V_MF8
    10U,	// PseudoVLSEG6E8_V_MF8_MASK
    10U,	// PseudoVLSEG7E16FF_V_M1
    10U,	// PseudoVLSEG7E16FF_V_M1_MASK
    10U,	// PseudoVLSEG7E16FF_V_MF2
    10U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E16FF_V_MF4
    10U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG7E16_V_M1
    10U,	// PseudoVLSEG7E16_V_M1_MASK
    10U,	// PseudoVLSEG7E16_V_MF2
    10U,	// PseudoVLSEG7E16_V_MF2_MASK
    10U,	// PseudoVLSEG7E16_V_MF4
    10U,	// PseudoVLSEG7E16_V_MF4_MASK
    10U,	// PseudoVLSEG7E32FF_V_M1
    10U,	// PseudoVLSEG7E32FF_V_M1_MASK
    10U,	// PseudoVLSEG7E32FF_V_MF2
    10U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E32_V_M1
    10U,	// PseudoVLSEG7E32_V_M1_MASK
    10U,	// PseudoVLSEG7E32_V_MF2
    10U,	// PseudoVLSEG7E32_V_MF2_MASK
    10U,	// PseudoVLSEG7E64FF_V_M1
    10U,	// PseudoVLSEG7E64FF_V_M1_MASK
    10U,	// PseudoVLSEG7E64_V_M1
    10U,	// PseudoVLSEG7E64_V_M1_MASK
    10U,	// PseudoVLSEG7E8FF_V_M1
    10U,	// PseudoVLSEG7E8FF_V_M1_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF2
    10U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF4
    10U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG7E8FF_V_MF8
    10U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG7E8_V_M1
    10U,	// PseudoVLSEG7E8_V_M1_MASK
    10U,	// PseudoVLSEG7E8_V_MF2
    10U,	// PseudoVLSEG7E8_V_MF2_MASK
    10U,	// PseudoVLSEG7E8_V_MF4
    10U,	// PseudoVLSEG7E8_V_MF4_MASK
    10U,	// PseudoVLSEG7E8_V_MF8
    10U,	// PseudoVLSEG7E8_V_MF8_MASK
    10U,	// PseudoVLSEG8E16FF_V_M1
    10U,	// PseudoVLSEG8E16FF_V_M1_MASK
    10U,	// PseudoVLSEG8E16FF_V_MF2
    10U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E16FF_V_MF4
    10U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    10U,	// PseudoVLSEG8E16_V_M1
    10U,	// PseudoVLSEG8E16_V_M1_MASK
    10U,	// PseudoVLSEG8E16_V_MF2
    10U,	// PseudoVLSEG8E16_V_MF2_MASK
    10U,	// PseudoVLSEG8E16_V_MF4
    10U,	// PseudoVLSEG8E16_V_MF4_MASK
    10U,	// PseudoVLSEG8E32FF_V_M1
    10U,	// PseudoVLSEG8E32FF_V_M1_MASK
    10U,	// PseudoVLSEG8E32FF_V_MF2
    10U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E32_V_M1
    10U,	// PseudoVLSEG8E32_V_M1_MASK
    10U,	// PseudoVLSEG8E32_V_MF2
    10U,	// PseudoVLSEG8E32_V_MF2_MASK
    10U,	// PseudoVLSEG8E64FF_V_M1
    10U,	// PseudoVLSEG8E64FF_V_M1_MASK
    10U,	// PseudoVLSEG8E64_V_M1
    10U,	// PseudoVLSEG8E64_V_M1_MASK
    10U,	// PseudoVLSEG8E8FF_V_M1
    10U,	// PseudoVLSEG8E8FF_V_M1_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF2
    10U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF4
    10U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    10U,	// PseudoVLSEG8E8FF_V_MF8
    10U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    10U,	// PseudoVLSEG8E8_V_M1
    10U,	// PseudoVLSEG8E8_V_M1_MASK
    10U,	// PseudoVLSEG8E8_V_MF2
    10U,	// PseudoVLSEG8E8_V_MF2_MASK
    10U,	// PseudoVLSEG8E8_V_MF4
    10U,	// PseudoVLSEG8E8_V_MF4_MASK
    10U,	// PseudoVLSEG8E8_V_MF8
    10U,	// PseudoVLSEG8E8_V_MF8_MASK
    10U,	// PseudoVLSSEG2E16_V_M1
    10U,	// PseudoVLSSEG2E16_V_M1_MASK
    10U,	// PseudoVLSSEG2E16_V_M2
    10U,	// PseudoVLSSEG2E16_V_M2_MASK
    10U,	// PseudoVLSSEG2E16_V_M4
    10U,	// PseudoVLSSEG2E16_V_M4_MASK
    10U,	// PseudoVLSSEG2E16_V_MF2
    10U,	// PseudoVLSSEG2E16_V_MF2_MASK
    10U,	// PseudoVLSSEG2E16_V_MF4
    10U,	// PseudoVLSSEG2E16_V_MF4_MASK
    10U,	// PseudoVLSSEG2E32_V_M1
    10U,	// PseudoVLSSEG2E32_V_M1_MASK
    10U,	// PseudoVLSSEG2E32_V_M2
    10U,	// PseudoVLSSEG2E32_V_M2_MASK
    10U,	// PseudoVLSSEG2E32_V_M4
    10U,	// PseudoVLSSEG2E32_V_M4_MASK
    10U,	// PseudoVLSSEG2E32_V_MF2
    10U,	// PseudoVLSSEG2E32_V_MF2_MASK
    10U,	// PseudoVLSSEG2E64_V_M1
    10U,	// PseudoVLSSEG2E64_V_M1_MASK
    10U,	// PseudoVLSSEG2E64_V_M2
    10U,	// PseudoVLSSEG2E64_V_M2_MASK
    10U,	// PseudoVLSSEG2E64_V_M4
    10U,	// PseudoVLSSEG2E64_V_M4_MASK
    10U,	// PseudoVLSSEG2E8_V_M1
    10U,	// PseudoVLSSEG2E8_V_M1_MASK
    10U,	// PseudoVLSSEG2E8_V_M2
    10U,	// PseudoVLSSEG2E8_V_M2_MASK
    10U,	// PseudoVLSSEG2E8_V_M4
    10U,	// PseudoVLSSEG2E8_V_M4_MASK
    10U,	// PseudoVLSSEG2E8_V_MF2
    10U,	// PseudoVLSSEG2E8_V_MF2_MASK
    10U,	// PseudoVLSSEG2E8_V_MF4
    10U,	// PseudoVLSSEG2E8_V_MF4_MASK
    10U,	// PseudoVLSSEG2E8_V_MF8
    10U,	// PseudoVLSSEG2E8_V_MF8_MASK
    10U,	// PseudoVLSSEG3E16_V_M1
    10U,	// PseudoVLSSEG3E16_V_M1_MASK
    10U,	// PseudoVLSSEG3E16_V_M2
    10U,	// PseudoVLSSEG3E16_V_M2_MASK
    10U,	// PseudoVLSSEG3E16_V_MF2
    10U,	// PseudoVLSSEG3E16_V_MF2_MASK
    10U,	// PseudoVLSSEG3E16_V_MF4
    10U,	// PseudoVLSSEG3E16_V_MF4_MASK
    10U,	// PseudoVLSSEG3E32_V_M1
    10U,	// PseudoVLSSEG3E32_V_M1_MASK
    10U,	// PseudoVLSSEG3E32_V_M2
    10U,	// PseudoVLSSEG3E32_V_M2_MASK
    10U,	// PseudoVLSSEG3E32_V_MF2
    10U,	// PseudoVLSSEG3E32_V_MF2_MASK
    10U,	// PseudoVLSSEG3E64_V_M1
    10U,	// PseudoVLSSEG3E64_V_M1_MASK
    10U,	// PseudoVLSSEG3E64_V_M2
    10U,	// PseudoVLSSEG3E64_V_M2_MASK
    10U,	// PseudoVLSSEG3E8_V_M1
    10U,	// PseudoVLSSEG3E8_V_M1_MASK
    10U,	// PseudoVLSSEG3E8_V_M2
    10U,	// PseudoVLSSEG3E8_V_M2_MASK
    10U,	// PseudoVLSSEG3E8_V_MF2
    10U,	// PseudoVLSSEG3E8_V_MF2_MASK
    10U,	// PseudoVLSSEG3E8_V_MF4
    10U,	// PseudoVLSSEG3E8_V_MF4_MASK
    10U,	// PseudoVLSSEG3E8_V_MF8
    10U,	// PseudoVLSSEG3E8_V_MF8_MASK
    10U,	// PseudoVLSSEG4E16_V_M1
    10U,	// PseudoVLSSEG4E16_V_M1_MASK
    10U,	// PseudoVLSSEG4E16_V_M2
    10U,	// PseudoVLSSEG4E16_V_M2_MASK
    10U,	// PseudoVLSSEG4E16_V_MF2
    10U,	// PseudoVLSSEG4E16_V_MF2_MASK
    10U,	// PseudoVLSSEG4E16_V_MF4
    10U,	// PseudoVLSSEG4E16_V_MF4_MASK
    10U,	// PseudoVLSSEG4E32_V_M1
    10U,	// PseudoVLSSEG4E32_V_M1_MASK
    10U,	// PseudoVLSSEG4E32_V_M2
    10U,	// PseudoVLSSEG4E32_V_M2_MASK
    10U,	// PseudoVLSSEG4E32_V_MF2
    10U,	// PseudoVLSSEG4E32_V_MF2_MASK
    10U,	// PseudoVLSSEG4E64_V_M1
    10U,	// PseudoVLSSEG4E64_V_M1_MASK
    10U,	// PseudoVLSSEG4E64_V_M2
    10U,	// PseudoVLSSEG4E64_V_M2_MASK
    10U,	// PseudoVLSSEG4E8_V_M1
    10U,	// PseudoVLSSEG4E8_V_M1_MASK
    10U,	// PseudoVLSSEG4E8_V_M2
    10U,	// PseudoVLSSEG4E8_V_M2_MASK
    10U,	// PseudoVLSSEG4E8_V_MF2
    10U,	// PseudoVLSSEG4E8_V_MF2_MASK
    10U,	// PseudoVLSSEG4E8_V_MF4
    10U,	// PseudoVLSSEG4E8_V_MF4_MASK
    10U,	// PseudoVLSSEG4E8_V_MF8
    10U,	// PseudoVLSSEG4E8_V_MF8_MASK
    10U,	// PseudoVLSSEG5E16_V_M1
    10U,	// PseudoVLSSEG5E16_V_M1_MASK
    10U,	// PseudoVLSSEG5E16_V_MF2
    10U,	// PseudoVLSSEG5E16_V_MF2_MASK
    10U,	// PseudoVLSSEG5E16_V_MF4
    10U,	// PseudoVLSSEG5E16_V_MF4_MASK
    10U,	// PseudoVLSSEG5E32_V_M1
    10U,	// PseudoVLSSEG5E32_V_M1_MASK
    10U,	// PseudoVLSSEG5E32_V_MF2
    10U,	// PseudoVLSSEG5E32_V_MF2_MASK
    10U,	// PseudoVLSSEG5E64_V_M1
    10U,	// PseudoVLSSEG5E64_V_M1_MASK
    10U,	// PseudoVLSSEG5E8_V_M1
    10U,	// PseudoVLSSEG5E8_V_M1_MASK
    10U,	// PseudoVLSSEG5E8_V_MF2
    10U,	// PseudoVLSSEG5E8_V_MF2_MASK
    10U,	// PseudoVLSSEG5E8_V_MF4
    10U,	// PseudoVLSSEG5E8_V_MF4_MASK
    10U,	// PseudoVLSSEG5E8_V_MF8
    10U,	// PseudoVLSSEG5E8_V_MF8_MASK
    10U,	// PseudoVLSSEG6E16_V_M1
    10U,	// PseudoVLSSEG6E16_V_M1_MASK
    10U,	// PseudoVLSSEG6E16_V_MF2
    10U,	// PseudoVLSSEG6E16_V_MF2_MASK
    10U,	// PseudoVLSSEG6E16_V_MF4
    10U,	// PseudoVLSSEG6E16_V_MF4_MASK
    10U,	// PseudoVLSSEG6E32_V_M1
    10U,	// PseudoVLSSEG6E32_V_M1_MASK
    10U,	// PseudoVLSSEG6E32_V_MF2
    10U,	// PseudoVLSSEG6E32_V_MF2_MASK
    10U,	// PseudoVLSSEG6E64_V_M1
    10U,	// PseudoVLSSEG6E64_V_M1_MASK
    10U,	// PseudoVLSSEG6E8_V_M1
    10U,	// PseudoVLSSEG6E8_V_M1_MASK
    10U,	// PseudoVLSSEG6E8_V_MF2
    10U,	// PseudoVLSSEG6E8_V_MF2_MASK
    10U,	// PseudoVLSSEG6E8_V_MF4
    10U,	// PseudoVLSSEG6E8_V_MF4_MASK
    10U,	// PseudoVLSSEG6E8_V_MF8
    10U,	// PseudoVLSSEG6E8_V_MF8_MASK
    10U,	// PseudoVLSSEG7E16_V_M1
    10U,	// PseudoVLSSEG7E16_V_M1_MASK
    10U,	// PseudoVLSSEG7E16_V_MF2
    10U,	// PseudoVLSSEG7E16_V_MF2_MASK
    10U,	// PseudoVLSSEG7E16_V_MF4
    10U,	// PseudoVLSSEG7E16_V_MF4_MASK
    10U,	// PseudoVLSSEG7E32_V_M1
    10U,	// PseudoVLSSEG7E32_V_M1_MASK
    10U,	// PseudoVLSSEG7E32_V_MF2
    10U,	// PseudoVLSSEG7E32_V_MF2_MASK
    10U,	// PseudoVLSSEG7E64_V_M1
    10U,	// PseudoVLSSEG7E64_V_M1_MASK
    10U,	// PseudoVLSSEG7E8_V_M1
    10U,	// PseudoVLSSEG7E8_V_M1_MASK
    10U,	// PseudoVLSSEG7E8_V_MF2
    10U,	// PseudoVLSSEG7E8_V_MF2_MASK
    10U,	// PseudoVLSSEG7E8_V_MF4
    10U,	// PseudoVLSSEG7E8_V_MF4_MASK
    10U,	// PseudoVLSSEG7E8_V_MF8
    10U,	// PseudoVLSSEG7E8_V_MF8_MASK
    10U,	// PseudoVLSSEG8E16_V_M1
    10U,	// PseudoVLSSEG8E16_V_M1_MASK
    10U,	// PseudoVLSSEG8E16_V_MF2
    10U,	// PseudoVLSSEG8E16_V_MF2_MASK
    10U,	// PseudoVLSSEG8E16_V_MF4
    10U,	// PseudoVLSSEG8E16_V_MF4_MASK
    10U,	// PseudoVLSSEG8E32_V_M1
    10U,	// PseudoVLSSEG8E32_V_M1_MASK
    10U,	// PseudoVLSSEG8E32_V_MF2
    10U,	// PseudoVLSSEG8E32_V_MF2_MASK
    10U,	// PseudoVLSSEG8E64_V_M1
    10U,	// PseudoVLSSEG8E64_V_M1_MASK
    10U,	// PseudoVLSSEG8E8_V_M1
    10U,	// PseudoVLSSEG8E8_V_M1_MASK
    10U,	// PseudoVLSSEG8E8_V_MF2
    10U,	// PseudoVLSSEG8E8_V_MF2_MASK
    10U,	// PseudoVLSSEG8E8_V_MF4
    10U,	// PseudoVLSSEG8E8_V_MF4_MASK
    10U,	// PseudoVLSSEG8E8_V_MF8
    10U,	// PseudoVLSSEG8E8_V_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M1_M1
    10U,	// PseudoVLUXEI16_V_M1_M1_MASK
    10U,	// PseudoVLUXEI16_V_M1_M2
    10U,	// PseudoVLUXEI16_V_M1_M2_MASK
    10U,	// PseudoVLUXEI16_V_M1_M4
    10U,	// PseudoVLUXEI16_V_M1_M4_MASK
    10U,	// PseudoVLUXEI16_V_M1_M8
    10U,	// PseudoVLUXEI16_V_M1_M8_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF2
    10U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF4
    10U,	// PseudoVLUXEI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M1_MF8
    10U,	// PseudoVLUXEI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M2_M1
    10U,	// PseudoVLUXEI16_V_M2_M1_MASK
    10U,	// PseudoVLUXEI16_V_M2_M2
    10U,	// PseudoVLUXEI16_V_M2_M2_MASK
    10U,	// PseudoVLUXEI16_V_M2_M4
    10U,	// PseudoVLUXEI16_V_M2_M4_MASK
    10U,	// PseudoVLUXEI16_V_M2_M8
    10U,	// PseudoVLUXEI16_V_M2_M8_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF2
    10U,	// PseudoVLUXEI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF4
    10U,	// PseudoVLUXEI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M2_MF8
    10U,	// PseudoVLUXEI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M4_M1
    10U,	// PseudoVLUXEI16_V_M4_M1_MASK
    10U,	// PseudoVLUXEI16_V_M4_M2
    10U,	// PseudoVLUXEI16_V_M4_M2_MASK
    10U,	// PseudoVLUXEI16_V_M4_M4
    10U,	// PseudoVLUXEI16_V_M4_M4_MASK
    10U,	// PseudoVLUXEI16_V_M4_M8
    10U,	// PseudoVLUXEI16_V_M4_M8_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF2
    10U,	// PseudoVLUXEI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF4
    10U,	// PseudoVLUXEI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M4_MF8
    10U,	// PseudoVLUXEI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI16_V_M8_M1
    10U,	// PseudoVLUXEI16_V_M8_M1_MASK
    10U,	// PseudoVLUXEI16_V_M8_M2
    10U,	// PseudoVLUXEI16_V_M8_M2_MASK
    10U,	// PseudoVLUXEI16_V_M8_M4
    10U,	// PseudoVLUXEI16_V_M8_M4_MASK
    10U,	// PseudoVLUXEI16_V_M8_M8
    10U,	// PseudoVLUXEI16_V_M8_M8_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF2
    10U,	// PseudoVLUXEI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF4
    10U,	// PseudoVLUXEI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI16_V_M8_MF8
    10U,	// PseudoVLUXEI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M1
    10U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M2
    10U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M4
    10U,	// PseudoVLUXEI16_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI16_V_MF2_M8
    10U,	// PseudoVLUXEI16_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF2
    10U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF4
    10U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI16_V_MF2_MF8
    10U,	// PseudoVLUXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M1
    10U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M2
    10U,	// PseudoVLUXEI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M4
    10U,	// PseudoVLUXEI16_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI16_V_MF4_M8
    10U,	// PseudoVLUXEI16_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF2
    10U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF4
    10U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI16_V_MF4_MF8
    10U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M1_M1
    10U,	// PseudoVLUXEI32_V_M1_M1_MASK
    10U,	// PseudoVLUXEI32_V_M1_M2
    10U,	// PseudoVLUXEI32_V_M1_M2_MASK
    10U,	// PseudoVLUXEI32_V_M1_M4
    10U,	// PseudoVLUXEI32_V_M1_M4_MASK
    10U,	// PseudoVLUXEI32_V_M1_M8
    10U,	// PseudoVLUXEI32_V_M1_M8_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF2
    10U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF4
    10U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M1_MF8
    10U,	// PseudoVLUXEI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M2_M1
    10U,	// PseudoVLUXEI32_V_M2_M1_MASK
    10U,	// PseudoVLUXEI32_V_M2_M2
    10U,	// PseudoVLUXEI32_V_M2_M2_MASK
    10U,	// PseudoVLUXEI32_V_M2_M4
    10U,	// PseudoVLUXEI32_V_M2_M4_MASK
    10U,	// PseudoVLUXEI32_V_M2_M8
    10U,	// PseudoVLUXEI32_V_M2_M8_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF2
    10U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF4
    10U,	// PseudoVLUXEI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M2_MF8
    10U,	// PseudoVLUXEI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M4_M1
    10U,	// PseudoVLUXEI32_V_M4_M1_MASK
    10U,	// PseudoVLUXEI32_V_M4_M2
    10U,	// PseudoVLUXEI32_V_M4_M2_MASK
    10U,	// PseudoVLUXEI32_V_M4_M4
    10U,	// PseudoVLUXEI32_V_M4_M4_MASK
    10U,	// PseudoVLUXEI32_V_M4_M8
    10U,	// PseudoVLUXEI32_V_M4_M8_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF2
    10U,	// PseudoVLUXEI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF4
    10U,	// PseudoVLUXEI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M4_MF8
    10U,	// PseudoVLUXEI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI32_V_M8_M1
    10U,	// PseudoVLUXEI32_V_M8_M1_MASK
    10U,	// PseudoVLUXEI32_V_M8_M2
    10U,	// PseudoVLUXEI32_V_M8_M2_MASK
    10U,	// PseudoVLUXEI32_V_M8_M4
    10U,	// PseudoVLUXEI32_V_M8_M4_MASK
    10U,	// PseudoVLUXEI32_V_M8_M8
    10U,	// PseudoVLUXEI32_V_M8_M8_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF2
    10U,	// PseudoVLUXEI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF4
    10U,	// PseudoVLUXEI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI32_V_M8_MF8
    10U,	// PseudoVLUXEI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M1
    10U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M2
    10U,	// PseudoVLUXEI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M4
    10U,	// PseudoVLUXEI32_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI32_V_MF2_M8
    10U,	// PseudoVLUXEI32_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF2
    10U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF4
    10U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI32_V_MF2_MF8
    10U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M1_M1
    10U,	// PseudoVLUXEI64_V_M1_M1_MASK
    10U,	// PseudoVLUXEI64_V_M1_M2
    10U,	// PseudoVLUXEI64_V_M1_M2_MASK
    10U,	// PseudoVLUXEI64_V_M1_M4
    10U,	// PseudoVLUXEI64_V_M1_M4_MASK
    10U,	// PseudoVLUXEI64_V_M1_M8
    10U,	// PseudoVLUXEI64_V_M1_M8_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF2
    10U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF4
    10U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M1_MF8
    10U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M2_M1
    10U,	// PseudoVLUXEI64_V_M2_M1_MASK
    10U,	// PseudoVLUXEI64_V_M2_M2
    10U,	// PseudoVLUXEI64_V_M2_M2_MASK
    10U,	// PseudoVLUXEI64_V_M2_M4
    10U,	// PseudoVLUXEI64_V_M2_M4_MASK
    10U,	// PseudoVLUXEI64_V_M2_M8
    10U,	// PseudoVLUXEI64_V_M2_M8_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF2
    10U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF4
    10U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M2_MF8
    10U,	// PseudoVLUXEI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M4_M1
    10U,	// PseudoVLUXEI64_V_M4_M1_MASK
    10U,	// PseudoVLUXEI64_V_M4_M2
    10U,	// PseudoVLUXEI64_V_M4_M2_MASK
    10U,	// PseudoVLUXEI64_V_M4_M4
    10U,	// PseudoVLUXEI64_V_M4_M4_MASK
    10U,	// PseudoVLUXEI64_V_M4_M8
    10U,	// PseudoVLUXEI64_V_M4_M8_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF2
    10U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF4
    10U,	// PseudoVLUXEI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M4_MF8
    10U,	// PseudoVLUXEI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI64_V_M8_M1
    10U,	// PseudoVLUXEI64_V_M8_M1_MASK
    10U,	// PseudoVLUXEI64_V_M8_M2
    10U,	// PseudoVLUXEI64_V_M8_M2_MASK
    10U,	// PseudoVLUXEI64_V_M8_M4
    10U,	// PseudoVLUXEI64_V_M8_M4_MASK
    10U,	// PseudoVLUXEI64_V_M8_M8
    10U,	// PseudoVLUXEI64_V_M8_M8_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF2
    10U,	// PseudoVLUXEI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF4
    10U,	// PseudoVLUXEI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI64_V_M8_MF8
    10U,	// PseudoVLUXEI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M1_M1
    10U,	// PseudoVLUXEI8_V_M1_M1_MASK
    10U,	// PseudoVLUXEI8_V_M1_M2
    10U,	// PseudoVLUXEI8_V_M1_M2_MASK
    10U,	// PseudoVLUXEI8_V_M1_M4
    10U,	// PseudoVLUXEI8_V_M1_M4_MASK
    10U,	// PseudoVLUXEI8_V_M1_M8
    10U,	// PseudoVLUXEI8_V_M1_M8_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF2
    10U,	// PseudoVLUXEI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF4
    10U,	// PseudoVLUXEI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M1_MF8
    10U,	// PseudoVLUXEI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M2_M1
    10U,	// PseudoVLUXEI8_V_M2_M1_MASK
    10U,	// PseudoVLUXEI8_V_M2_M2
    10U,	// PseudoVLUXEI8_V_M2_M2_MASK
    10U,	// PseudoVLUXEI8_V_M2_M4
    10U,	// PseudoVLUXEI8_V_M2_M4_MASK
    10U,	// PseudoVLUXEI8_V_M2_M8
    10U,	// PseudoVLUXEI8_V_M2_M8_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF2
    10U,	// PseudoVLUXEI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF4
    10U,	// PseudoVLUXEI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M2_MF8
    10U,	// PseudoVLUXEI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M4_M1
    10U,	// PseudoVLUXEI8_V_M4_M1_MASK
    10U,	// PseudoVLUXEI8_V_M4_M2
    10U,	// PseudoVLUXEI8_V_M4_M2_MASK
    10U,	// PseudoVLUXEI8_V_M4_M4
    10U,	// PseudoVLUXEI8_V_M4_M4_MASK
    10U,	// PseudoVLUXEI8_V_M4_M8
    10U,	// PseudoVLUXEI8_V_M4_M8_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF2
    10U,	// PseudoVLUXEI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF4
    10U,	// PseudoVLUXEI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M4_MF8
    10U,	// PseudoVLUXEI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXEI8_V_M8_M1
    10U,	// PseudoVLUXEI8_V_M8_M1_MASK
    10U,	// PseudoVLUXEI8_V_M8_M2
    10U,	// PseudoVLUXEI8_V_M8_M2_MASK
    10U,	// PseudoVLUXEI8_V_M8_M4
    10U,	// PseudoVLUXEI8_V_M8_M4_MASK
    10U,	// PseudoVLUXEI8_V_M8_M8
    10U,	// PseudoVLUXEI8_V_M8_M8_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF2
    10U,	// PseudoVLUXEI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF4
    10U,	// PseudoVLUXEI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXEI8_V_M8_MF8
    10U,	// PseudoVLUXEI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M1
    10U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M2
    10U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M4
    10U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF2_M8
    10U,	// PseudoVLUXEI8_V_MF2_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF2
    10U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF4
    10U,	// PseudoVLUXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF2_MF8
    10U,	// PseudoVLUXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M1
    10U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M2
    10U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M4
    10U,	// PseudoVLUXEI8_V_MF4_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF4_M8
    10U,	// PseudoVLUXEI8_V_MF4_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF2
    10U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF4
    10U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF4_MF8
    10U,	// PseudoVLUXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M1
    10U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M2
    10U,	// PseudoVLUXEI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M4
    10U,	// PseudoVLUXEI8_V_MF8_M4_MASK
    10U,	// PseudoVLUXEI8_V_MF8_M8
    10U,	// PseudoVLUXEI8_V_MF8_M8_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF2
    10U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF4
    10U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXEI8_V_MF8_MF8
    10U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M1
    10U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M2
    10U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_M4
    10U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M1
    10U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M2
    10U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_M4
    10U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M1
    10U,	// PseudoVLUXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M2
    10U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_M4
    10U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M1
    10U,	// PseudoVLUXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M2
    10U,	// PseudoVLUXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_M4
    10U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M4
    10U,	// PseudoVLUXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M1
    10U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M2
    10U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_M4
    10U,	// PseudoVLUXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M1
    10U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M2
    10U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_M4
    10U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M1
    10U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M2
    10U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_M4
    10U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M1
    10U,	// PseudoVLUXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M2
    10U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_M4
    10U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M1
    10U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M2
    10U,	// PseudoVLUXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_M4
    10U,	// PseudoVLUXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M1
    10U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M2
    10U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_M4
    10U,	// PseudoVLUXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M1
    10U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M2
    10U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_M4
    10U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M1
    10U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M2
    10U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_M4
    10U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M1
    10U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M2
    10U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_M4
    10U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M1
    10U,	// PseudoVLUXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M2
    10U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_M4
    10U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M1
    10U,	// PseudoVLUXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M2
    10U,	// PseudoVLUXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_M4
    10U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M1
    10U,	// PseudoVLUXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M2
    10U,	// PseudoVLUXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_M4
    10U,	// PseudoVLUXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M4
    10U,	// PseudoVLUXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_M1
    10U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_M2
    10U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_M1
    10U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_M2
    10U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_M1
    10U,	// PseudoVLUXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_M2
    10U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_M1
    10U,	// PseudoVLUXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_M2
    10U,	// PseudoVLUXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_M1
    10U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_M2
    10U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_M1
    10U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_M2
    10U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_M1
    10U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_M2
    10U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_M1
    10U,	// PseudoVLUXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_M2
    10U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_M1
    10U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_M2
    10U,	// PseudoVLUXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_M1
    10U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_M2
    10U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_M1
    10U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_M2
    10U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_M1
    10U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_M2
    10U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_M1
    10U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_M2
    10U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_M1
    10U,	// PseudoVLUXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_M2
    10U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_M1
    10U,	// PseudoVLUXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_M2
    10U,	// PseudoVLUXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_M1
    10U,	// PseudoVLUXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_M2
    10U,	// PseudoVLUXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_M1
    10U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_M2
    10U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_M1
    10U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_M2
    10U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_M1
    10U,	// PseudoVLUXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_M2
    10U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_M1
    10U,	// PseudoVLUXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_M2
    10U,	// PseudoVLUXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M2
    10U,	// PseudoVLUXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_M1
    10U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_M2
    10U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_M1
    10U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_M2
    10U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_M1
    10U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_M2
    10U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_M1
    10U,	// PseudoVLUXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_M2
    10U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_M1
    10U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_M2
    10U,	// PseudoVLUXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_M1
    10U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_M2
    10U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_M1
    10U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_M2
    10U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_M1
    10U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_M2
    10U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_M1
    10U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_M2
    10U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_M1
    10U,	// PseudoVLUXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_M2
    10U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_M1
    10U,	// PseudoVLUXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_M2
    10U,	// PseudoVLUXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_M1
    10U,	// PseudoVLUXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_M2
    10U,	// PseudoVLUXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M2
    10U,	// PseudoVLUXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_M1
    10U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_M1
    10U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_M1
    10U,	// PseudoVLUXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_M1
    10U,	// PseudoVLUXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_M1
    10U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_M1
    10U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_M1
    10U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_M1
    10U,	// PseudoVLUXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_M1
    10U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_M1
    10U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_M1
    10U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_M1
    10U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_M1
    10U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_M1
    10U,	// PseudoVLUXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_M1
    10U,	// PseudoVLUXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_M1
    10U,	// PseudoVLUXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_M1
    10U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_M1
    10U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_M1
    10U,	// PseudoVLUXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_M1
    10U,	// PseudoVLUXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_M1
    10U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_M1
    10U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_M1
    10U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_M1
    10U,	// PseudoVLUXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_M1
    10U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_M1
    10U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_M1
    10U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_M1
    10U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_M1
    10U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_M1
    10U,	// PseudoVLUXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_M1
    10U,	// PseudoVLUXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_M1
    10U,	// PseudoVLUXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_M1
    10U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_M1
    10U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_M1
    10U,	// PseudoVLUXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_M1
    10U,	// PseudoVLUXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_M1
    10U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_M1
    10U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_M1
    10U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_M1
    10U,	// PseudoVLUXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_M1
    10U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_M1
    10U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_M1
    10U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_M1
    10U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_M1
    10U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_M1
    10U,	// PseudoVLUXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_M1
    10U,	// PseudoVLUXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_M1
    10U,	// PseudoVLUXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_M1
    10U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_M1
    10U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_M1
    10U,	// PseudoVLUXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_M1
    10U,	// PseudoVLUXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    10U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_M1
    10U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_M1
    10U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_M1
    10U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_M1
    10U,	// PseudoVLUXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_M1
    10U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_M1
    10U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_M1
    10U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_M1
    10U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_M1
    10U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_M1
    10U,	// PseudoVLUXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_M1
    10U,	// PseudoVLUXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_M1
    10U,	// PseudoVLUXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF2
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF4
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF8
    10U,	// PseudoVLUXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    10U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVMACC_VV_M1
    10U,	// PseudoVMACC_VV_M1_MASK
    10U,	// PseudoVMACC_VV_M2
    10U,	// PseudoVMACC_VV_M2_MASK
    10U,	// PseudoVMACC_VV_M4
    10U,	// PseudoVMACC_VV_M4_MASK
    10U,	// PseudoVMACC_VV_M8
    10U,	// PseudoVMACC_VV_M8_MASK
    10U,	// PseudoVMACC_VV_MF2
    10U,	// PseudoVMACC_VV_MF2_MASK
    10U,	// PseudoVMACC_VV_MF4
    10U,	// PseudoVMACC_VV_MF4_MASK
    10U,	// PseudoVMACC_VV_MF8
    10U,	// PseudoVMACC_VV_MF8_MASK
    10U,	// PseudoVMACC_VX_M1
    10U,	// PseudoVMACC_VX_M1_MASK
    10U,	// PseudoVMACC_VX_M2
    10U,	// PseudoVMACC_VX_M2_MASK
    10U,	// PseudoVMACC_VX_M4
    10U,	// PseudoVMACC_VX_M4_MASK
    10U,	// PseudoVMACC_VX_M8
    10U,	// PseudoVMACC_VX_M8_MASK
    10U,	// PseudoVMACC_VX_MF2
    10U,	// PseudoVMACC_VX_MF2_MASK
    10U,	// PseudoVMACC_VX_MF4
    10U,	// PseudoVMACC_VX_MF4_MASK
    10U,	// PseudoVMACC_VX_MF8
    10U,	// PseudoVMACC_VX_MF8_MASK
    10U,	// PseudoVMADC_VIM_M1
    10U,	// PseudoVMADC_VIM_M2
    10U,	// PseudoVMADC_VIM_M4
    10U,	// PseudoVMADC_VIM_M8
    10U,	// PseudoVMADC_VIM_MF2
    10U,	// PseudoVMADC_VIM_MF4
    10U,	// PseudoVMADC_VIM_MF8
    10U,	// PseudoVMADC_VI_M1
    10U,	// PseudoVMADC_VI_M2
    10U,	// PseudoVMADC_VI_M4
    10U,	// PseudoVMADC_VI_M8
    10U,	// PseudoVMADC_VI_MF2
    10U,	// PseudoVMADC_VI_MF4
    10U,	// PseudoVMADC_VI_MF8
    10U,	// PseudoVMADC_VVM_M1
    10U,	// PseudoVMADC_VVM_M2
    10U,	// PseudoVMADC_VVM_M4
    10U,	// PseudoVMADC_VVM_M8
    10U,	// PseudoVMADC_VVM_MF2
    10U,	// PseudoVMADC_VVM_MF4
    10U,	// PseudoVMADC_VVM_MF8
    10U,	// PseudoVMADC_VV_M1
    10U,	// PseudoVMADC_VV_M2
    10U,	// PseudoVMADC_VV_M4
    10U,	// PseudoVMADC_VV_M8
    10U,	// PseudoVMADC_VV_MF2
    10U,	// PseudoVMADC_VV_MF4
    10U,	// PseudoVMADC_VV_MF8
    10U,	// PseudoVMADC_VXM_M1
    10U,	// PseudoVMADC_VXM_M2
    10U,	// PseudoVMADC_VXM_M4
    10U,	// PseudoVMADC_VXM_M8
    10U,	// PseudoVMADC_VXM_MF2
    10U,	// PseudoVMADC_VXM_MF4
    10U,	// PseudoVMADC_VXM_MF8
    10U,	// PseudoVMADC_VX_M1
    10U,	// PseudoVMADC_VX_M2
    10U,	// PseudoVMADC_VX_M4
    10U,	// PseudoVMADC_VX_M8
    10U,	// PseudoVMADC_VX_MF2
    10U,	// PseudoVMADC_VX_MF4
    10U,	// PseudoVMADC_VX_MF8
    10U,	// PseudoVMADD_VV_M1
    10U,	// PseudoVMADD_VV_M1_MASK
    10U,	// PseudoVMADD_VV_M2
    10U,	// PseudoVMADD_VV_M2_MASK
    10U,	// PseudoVMADD_VV_M4
    10U,	// PseudoVMADD_VV_M4_MASK
    10U,	// PseudoVMADD_VV_M8
    10U,	// PseudoVMADD_VV_M8_MASK
    10U,	// PseudoVMADD_VV_MF2
    10U,	// PseudoVMADD_VV_MF2_MASK
    10U,	// PseudoVMADD_VV_MF4
    10U,	// PseudoVMADD_VV_MF4_MASK
    10U,	// PseudoVMADD_VV_MF8
    10U,	// PseudoVMADD_VV_MF8_MASK
    10U,	// PseudoVMADD_VX_M1
    10U,	// PseudoVMADD_VX_M1_MASK
    10U,	// PseudoVMADD_VX_M2
    10U,	// PseudoVMADD_VX_M2_MASK
    10U,	// PseudoVMADD_VX_M4
    10U,	// PseudoVMADD_VX_M4_MASK
    10U,	// PseudoVMADD_VX_M8
    10U,	// PseudoVMADD_VX_M8_MASK
    10U,	// PseudoVMADD_VX_MF2
    10U,	// PseudoVMADD_VX_MF2_MASK
    10U,	// PseudoVMADD_VX_MF4
    10U,	// PseudoVMADD_VX_MF4_MASK
    10U,	// PseudoVMADD_VX_MF8
    10U,	// PseudoVMADD_VX_MF8_MASK
    10U,	// PseudoVMANDNOT_MM_M1
    10U,	// PseudoVMANDNOT_MM_M2
    10U,	// PseudoVMANDNOT_MM_M4
    10U,	// PseudoVMANDNOT_MM_M8
    10U,	// PseudoVMANDNOT_MM_MF2
    10U,	// PseudoVMANDNOT_MM_MF4
    10U,	// PseudoVMANDNOT_MM_MF8
    10U,	// PseudoVMAND_MM_M1
    10U,	// PseudoVMAND_MM_M2
    10U,	// PseudoVMAND_MM_M4
    10U,	// PseudoVMAND_MM_M8
    10U,	// PseudoVMAND_MM_MF2
    10U,	// PseudoVMAND_MM_MF4
    10U,	// PseudoVMAND_MM_MF8
    10U,	// PseudoVMAXU_VV_M1
    10U,	// PseudoVMAXU_VV_M1_MASK
    10U,	// PseudoVMAXU_VV_M2
    10U,	// PseudoVMAXU_VV_M2_MASK
    10U,	// PseudoVMAXU_VV_M4
    10U,	// PseudoVMAXU_VV_M4_MASK
    10U,	// PseudoVMAXU_VV_M8
    10U,	// PseudoVMAXU_VV_M8_MASK
    10U,	// PseudoVMAXU_VV_MF2
    10U,	// PseudoVMAXU_VV_MF2_MASK
    10U,	// PseudoVMAXU_VV_MF4
    10U,	// PseudoVMAXU_VV_MF4_MASK
    10U,	// PseudoVMAXU_VV_MF8
    10U,	// PseudoVMAXU_VV_MF8_MASK
    10U,	// PseudoVMAXU_VX_M1
    10U,	// PseudoVMAXU_VX_M1_MASK
    10U,	// PseudoVMAXU_VX_M2
    10U,	// PseudoVMAXU_VX_M2_MASK
    10U,	// PseudoVMAXU_VX_M4
    10U,	// PseudoVMAXU_VX_M4_MASK
    10U,	// PseudoVMAXU_VX_M8
    10U,	// PseudoVMAXU_VX_M8_MASK
    10U,	// PseudoVMAXU_VX_MF2
    10U,	// PseudoVMAXU_VX_MF2_MASK
    10U,	// PseudoVMAXU_VX_MF4
    10U,	// PseudoVMAXU_VX_MF4_MASK
    10U,	// PseudoVMAXU_VX_MF8
    10U,	// PseudoVMAXU_VX_MF8_MASK
    10U,	// PseudoVMAX_VV_M1
    10U,	// PseudoVMAX_VV_M1_MASK
    10U,	// PseudoVMAX_VV_M2
    10U,	// PseudoVMAX_VV_M2_MASK
    10U,	// PseudoVMAX_VV_M4
    10U,	// PseudoVMAX_VV_M4_MASK
    10U,	// PseudoVMAX_VV_M8
    10U,	// PseudoVMAX_VV_M8_MASK
    10U,	// PseudoVMAX_VV_MF2
    10U,	// PseudoVMAX_VV_MF2_MASK
    10U,	// PseudoVMAX_VV_MF4
    10U,	// PseudoVMAX_VV_MF4_MASK
    10U,	// PseudoVMAX_VV_MF8
    10U,	// PseudoVMAX_VV_MF8_MASK
    10U,	// PseudoVMAX_VX_M1
    10U,	// PseudoVMAX_VX_M1_MASK
    10U,	// PseudoVMAX_VX_M2
    10U,	// PseudoVMAX_VX_M2_MASK
    10U,	// PseudoVMAX_VX_M4
    10U,	// PseudoVMAX_VX_M4_MASK
    10U,	// PseudoVMAX_VX_M8
    10U,	// PseudoVMAX_VX_M8_MASK
    10U,	// PseudoVMAX_VX_MF2
    10U,	// PseudoVMAX_VX_MF2_MASK
    10U,	// PseudoVMAX_VX_MF4
    10U,	// PseudoVMAX_VX_MF4_MASK
    10U,	// PseudoVMAX_VX_MF8
    10U,	// PseudoVMAX_VX_MF8_MASK
    10U,	// PseudoVMCLR_M_B1
    10U,	// PseudoVMCLR_M_B16
    10U,	// PseudoVMCLR_M_B2
    10U,	// PseudoVMCLR_M_B32
    10U,	// PseudoVMCLR_M_B4
    10U,	// PseudoVMCLR_M_B64
    10U,	// PseudoVMCLR_M_B8
    10U,	// PseudoVMERGE_VIM_M1
    10U,	// PseudoVMERGE_VIM_M2
    10U,	// PseudoVMERGE_VIM_M4
    10U,	// PseudoVMERGE_VIM_M8
    10U,	// PseudoVMERGE_VIM_MF2
    10U,	// PseudoVMERGE_VIM_MF4
    10U,	// PseudoVMERGE_VIM_MF8
    10U,	// PseudoVMERGE_VVM_M1
    10U,	// PseudoVMERGE_VVM_M2
    10U,	// PseudoVMERGE_VVM_M4
    10U,	// PseudoVMERGE_VVM_M8
    10U,	// PseudoVMERGE_VVM_MF2
    10U,	// PseudoVMERGE_VVM_MF4
    10U,	// PseudoVMERGE_VVM_MF8
    10U,	// PseudoVMERGE_VXM_M1
    10U,	// PseudoVMERGE_VXM_M2
    10U,	// PseudoVMERGE_VXM_M4
    10U,	// PseudoVMERGE_VXM_M8
    10U,	// PseudoVMERGE_VXM_MF2
    10U,	// PseudoVMERGE_VXM_MF4
    10U,	// PseudoVMERGE_VXM_MF8
    10U,	// PseudoVMFEQ_VF16_M1
    10U,	// PseudoVMFEQ_VF16_M1_MASK
    10U,	// PseudoVMFEQ_VF16_M2
    10U,	// PseudoVMFEQ_VF16_M2_MASK
    10U,	// PseudoVMFEQ_VF16_M4
    10U,	// PseudoVMFEQ_VF16_M4_MASK
    10U,	// PseudoVMFEQ_VF16_M8
    10U,	// PseudoVMFEQ_VF16_M8_MASK
    10U,	// PseudoVMFEQ_VF16_MF2
    10U,	// PseudoVMFEQ_VF16_MF2_MASK
    10U,	// PseudoVMFEQ_VF16_MF4
    10U,	// PseudoVMFEQ_VF16_MF4_MASK
    10U,	// PseudoVMFEQ_VF16_MF8
    10U,	// PseudoVMFEQ_VF16_MF8_MASK
    10U,	// PseudoVMFEQ_VF32_M1
    10U,	// PseudoVMFEQ_VF32_M1_MASK
    10U,	// PseudoVMFEQ_VF32_M2
    10U,	// PseudoVMFEQ_VF32_M2_MASK
    10U,	// PseudoVMFEQ_VF32_M4
    10U,	// PseudoVMFEQ_VF32_M4_MASK
    10U,	// PseudoVMFEQ_VF32_M8
    10U,	// PseudoVMFEQ_VF32_M8_MASK
    10U,	// PseudoVMFEQ_VF32_MF2
    10U,	// PseudoVMFEQ_VF32_MF2_MASK
    10U,	// PseudoVMFEQ_VF32_MF4
    10U,	// PseudoVMFEQ_VF32_MF4_MASK
    10U,	// PseudoVMFEQ_VF32_MF8
    10U,	// PseudoVMFEQ_VF32_MF8_MASK
    10U,	// PseudoVMFEQ_VF64_M1
    10U,	// PseudoVMFEQ_VF64_M1_MASK
    10U,	// PseudoVMFEQ_VF64_M2
    10U,	// PseudoVMFEQ_VF64_M2_MASK
    10U,	// PseudoVMFEQ_VF64_M4
    10U,	// PseudoVMFEQ_VF64_M4_MASK
    10U,	// PseudoVMFEQ_VF64_M8
    10U,	// PseudoVMFEQ_VF64_M8_MASK
    10U,	// PseudoVMFEQ_VF64_MF2
    10U,	// PseudoVMFEQ_VF64_MF2_MASK
    10U,	// PseudoVMFEQ_VF64_MF4
    10U,	// PseudoVMFEQ_VF64_MF4_MASK
    10U,	// PseudoVMFEQ_VF64_MF8
    10U,	// PseudoVMFEQ_VF64_MF8_MASK
    10U,	// PseudoVMFEQ_VV_M1
    10U,	// PseudoVMFEQ_VV_M1_MASK
    10U,	// PseudoVMFEQ_VV_M2
    10U,	// PseudoVMFEQ_VV_M2_MASK
    10U,	// PseudoVMFEQ_VV_M4
    10U,	// PseudoVMFEQ_VV_M4_MASK
    10U,	// PseudoVMFEQ_VV_M8
    10U,	// PseudoVMFEQ_VV_M8_MASK
    10U,	// PseudoVMFEQ_VV_MF2
    10U,	// PseudoVMFEQ_VV_MF2_MASK
    10U,	// PseudoVMFEQ_VV_MF4
    10U,	// PseudoVMFEQ_VV_MF4_MASK
    10U,	// PseudoVMFEQ_VV_MF8
    10U,	// PseudoVMFEQ_VV_MF8_MASK
    10U,	// PseudoVMFGE_VF16_M1
    10U,	// PseudoVMFGE_VF16_M1_MASK
    10U,	// PseudoVMFGE_VF16_M2
    10U,	// PseudoVMFGE_VF16_M2_MASK
    10U,	// PseudoVMFGE_VF16_M4
    10U,	// PseudoVMFGE_VF16_M4_MASK
    10U,	// PseudoVMFGE_VF16_M8
    10U,	// PseudoVMFGE_VF16_M8_MASK
    10U,	// PseudoVMFGE_VF16_MF2
    10U,	// PseudoVMFGE_VF16_MF2_MASK
    10U,	// PseudoVMFGE_VF16_MF4
    10U,	// PseudoVMFGE_VF16_MF4_MASK
    10U,	// PseudoVMFGE_VF16_MF8
    10U,	// PseudoVMFGE_VF16_MF8_MASK
    10U,	// PseudoVMFGE_VF32_M1
    10U,	// PseudoVMFGE_VF32_M1_MASK
    10U,	// PseudoVMFGE_VF32_M2
    10U,	// PseudoVMFGE_VF32_M2_MASK
    10U,	// PseudoVMFGE_VF32_M4
    10U,	// PseudoVMFGE_VF32_M4_MASK
    10U,	// PseudoVMFGE_VF32_M8
    10U,	// PseudoVMFGE_VF32_M8_MASK
    10U,	// PseudoVMFGE_VF32_MF2
    10U,	// PseudoVMFGE_VF32_MF2_MASK
    10U,	// PseudoVMFGE_VF32_MF4
    10U,	// PseudoVMFGE_VF32_MF4_MASK
    10U,	// PseudoVMFGE_VF32_MF8
    10U,	// PseudoVMFGE_VF32_MF8_MASK
    10U,	// PseudoVMFGE_VF64_M1
    10U,	// PseudoVMFGE_VF64_M1_MASK
    10U,	// PseudoVMFGE_VF64_M2
    10U,	// PseudoVMFGE_VF64_M2_MASK
    10U,	// PseudoVMFGE_VF64_M4
    10U,	// PseudoVMFGE_VF64_M4_MASK
    10U,	// PseudoVMFGE_VF64_M8
    10U,	// PseudoVMFGE_VF64_M8_MASK
    10U,	// PseudoVMFGE_VF64_MF2
    10U,	// PseudoVMFGE_VF64_MF2_MASK
    10U,	// PseudoVMFGE_VF64_MF4
    10U,	// PseudoVMFGE_VF64_MF4_MASK
    10U,	// PseudoVMFGE_VF64_MF8
    10U,	// PseudoVMFGE_VF64_MF8_MASK
    10U,	// PseudoVMFGT_VF16_M1
    10U,	// PseudoVMFGT_VF16_M1_MASK
    10U,	// PseudoVMFGT_VF16_M2
    10U,	// PseudoVMFGT_VF16_M2_MASK
    10U,	// PseudoVMFGT_VF16_M4
    10U,	// PseudoVMFGT_VF16_M4_MASK
    10U,	// PseudoVMFGT_VF16_M8
    10U,	// PseudoVMFGT_VF16_M8_MASK
    10U,	// PseudoVMFGT_VF16_MF2
    10U,	// PseudoVMFGT_VF16_MF2_MASK
    10U,	// PseudoVMFGT_VF16_MF4
    10U,	// PseudoVMFGT_VF16_MF4_MASK
    10U,	// PseudoVMFGT_VF16_MF8
    10U,	// PseudoVMFGT_VF16_MF8_MASK
    10U,	// PseudoVMFGT_VF32_M1
    10U,	// PseudoVMFGT_VF32_M1_MASK
    10U,	// PseudoVMFGT_VF32_M2
    10U,	// PseudoVMFGT_VF32_M2_MASK
    10U,	// PseudoVMFGT_VF32_M4
    10U,	// PseudoVMFGT_VF32_M4_MASK
    10U,	// PseudoVMFGT_VF32_M8
    10U,	// PseudoVMFGT_VF32_M8_MASK
    10U,	// PseudoVMFGT_VF32_MF2
    10U,	// PseudoVMFGT_VF32_MF2_MASK
    10U,	// PseudoVMFGT_VF32_MF4
    10U,	// PseudoVMFGT_VF32_MF4_MASK
    10U,	// PseudoVMFGT_VF32_MF8
    10U,	// PseudoVMFGT_VF32_MF8_MASK
    10U,	// PseudoVMFGT_VF64_M1
    10U,	// PseudoVMFGT_VF64_M1_MASK
    10U,	// PseudoVMFGT_VF64_M2
    10U,	// PseudoVMFGT_VF64_M2_MASK
    10U,	// PseudoVMFGT_VF64_M4
    10U,	// PseudoVMFGT_VF64_M4_MASK
    10U,	// PseudoVMFGT_VF64_M8
    10U,	// PseudoVMFGT_VF64_M8_MASK
    10U,	// PseudoVMFGT_VF64_MF2
    10U,	// PseudoVMFGT_VF64_MF2_MASK
    10U,	// PseudoVMFGT_VF64_MF4
    10U,	// PseudoVMFGT_VF64_MF4_MASK
    10U,	// PseudoVMFGT_VF64_MF8
    10U,	// PseudoVMFGT_VF64_MF8_MASK
    10U,	// PseudoVMFLE_VF16_M1
    10U,	// PseudoVMFLE_VF16_M1_MASK
    10U,	// PseudoVMFLE_VF16_M2
    10U,	// PseudoVMFLE_VF16_M2_MASK
    10U,	// PseudoVMFLE_VF16_M4
    10U,	// PseudoVMFLE_VF16_M4_MASK
    10U,	// PseudoVMFLE_VF16_M8
    10U,	// PseudoVMFLE_VF16_M8_MASK
    10U,	// PseudoVMFLE_VF16_MF2
    10U,	// PseudoVMFLE_VF16_MF2_MASK
    10U,	// PseudoVMFLE_VF16_MF4
    10U,	// PseudoVMFLE_VF16_MF4_MASK
    10U,	// PseudoVMFLE_VF16_MF8
    10U,	// PseudoVMFLE_VF16_MF8_MASK
    10U,	// PseudoVMFLE_VF32_M1
    10U,	// PseudoVMFLE_VF32_M1_MASK
    10U,	// PseudoVMFLE_VF32_M2
    10U,	// PseudoVMFLE_VF32_M2_MASK
    10U,	// PseudoVMFLE_VF32_M4
    10U,	// PseudoVMFLE_VF32_M4_MASK
    10U,	// PseudoVMFLE_VF32_M8
    10U,	// PseudoVMFLE_VF32_M8_MASK
    10U,	// PseudoVMFLE_VF32_MF2
    10U,	// PseudoVMFLE_VF32_MF2_MASK
    10U,	// PseudoVMFLE_VF32_MF4
    10U,	// PseudoVMFLE_VF32_MF4_MASK
    10U,	// PseudoVMFLE_VF32_MF8
    10U,	// PseudoVMFLE_VF32_MF8_MASK
    10U,	// PseudoVMFLE_VF64_M1
    10U,	// PseudoVMFLE_VF64_M1_MASK
    10U,	// PseudoVMFLE_VF64_M2
    10U,	// PseudoVMFLE_VF64_M2_MASK
    10U,	// PseudoVMFLE_VF64_M4
    10U,	// PseudoVMFLE_VF64_M4_MASK
    10U,	// PseudoVMFLE_VF64_M8
    10U,	// PseudoVMFLE_VF64_M8_MASK
    10U,	// PseudoVMFLE_VF64_MF2
    10U,	// PseudoVMFLE_VF64_MF2_MASK
    10U,	// PseudoVMFLE_VF64_MF4
    10U,	// PseudoVMFLE_VF64_MF4_MASK
    10U,	// PseudoVMFLE_VF64_MF8
    10U,	// PseudoVMFLE_VF64_MF8_MASK
    10U,	// PseudoVMFLE_VV_M1
    10U,	// PseudoVMFLE_VV_M1_MASK
    10U,	// PseudoVMFLE_VV_M2
    10U,	// PseudoVMFLE_VV_M2_MASK
    10U,	// PseudoVMFLE_VV_M4
    10U,	// PseudoVMFLE_VV_M4_MASK
    10U,	// PseudoVMFLE_VV_M8
    10U,	// PseudoVMFLE_VV_M8_MASK
    10U,	// PseudoVMFLE_VV_MF2
    10U,	// PseudoVMFLE_VV_MF2_MASK
    10U,	// PseudoVMFLE_VV_MF4
    10U,	// PseudoVMFLE_VV_MF4_MASK
    10U,	// PseudoVMFLE_VV_MF8
    10U,	// PseudoVMFLE_VV_MF8_MASK
    10U,	// PseudoVMFLT_VF16_M1
    10U,	// PseudoVMFLT_VF16_M1_MASK
    10U,	// PseudoVMFLT_VF16_M2
    10U,	// PseudoVMFLT_VF16_M2_MASK
    10U,	// PseudoVMFLT_VF16_M4
    10U,	// PseudoVMFLT_VF16_M4_MASK
    10U,	// PseudoVMFLT_VF16_M8
    10U,	// PseudoVMFLT_VF16_M8_MASK
    10U,	// PseudoVMFLT_VF16_MF2
    10U,	// PseudoVMFLT_VF16_MF2_MASK
    10U,	// PseudoVMFLT_VF16_MF4
    10U,	// PseudoVMFLT_VF16_MF4_MASK
    10U,	// PseudoVMFLT_VF16_MF8
    10U,	// PseudoVMFLT_VF16_MF8_MASK
    10U,	// PseudoVMFLT_VF32_M1
    10U,	// PseudoVMFLT_VF32_M1_MASK
    10U,	// PseudoVMFLT_VF32_M2
    10U,	// PseudoVMFLT_VF32_M2_MASK
    10U,	// PseudoVMFLT_VF32_M4
    10U,	// PseudoVMFLT_VF32_M4_MASK
    10U,	// PseudoVMFLT_VF32_M8
    10U,	// PseudoVMFLT_VF32_M8_MASK
    10U,	// PseudoVMFLT_VF32_MF2
    10U,	// PseudoVMFLT_VF32_MF2_MASK
    10U,	// PseudoVMFLT_VF32_MF4
    10U,	// PseudoVMFLT_VF32_MF4_MASK
    10U,	// PseudoVMFLT_VF32_MF8
    10U,	// PseudoVMFLT_VF32_MF8_MASK
    10U,	// PseudoVMFLT_VF64_M1
    10U,	// PseudoVMFLT_VF64_M1_MASK
    10U,	// PseudoVMFLT_VF64_M2
    10U,	// PseudoVMFLT_VF64_M2_MASK
    10U,	// PseudoVMFLT_VF64_M4
    10U,	// PseudoVMFLT_VF64_M4_MASK
    10U,	// PseudoVMFLT_VF64_M8
    10U,	// PseudoVMFLT_VF64_M8_MASK
    10U,	// PseudoVMFLT_VF64_MF2
    10U,	// PseudoVMFLT_VF64_MF2_MASK
    10U,	// PseudoVMFLT_VF64_MF4
    10U,	// PseudoVMFLT_VF64_MF4_MASK
    10U,	// PseudoVMFLT_VF64_MF8
    10U,	// PseudoVMFLT_VF64_MF8_MASK
    10U,	// PseudoVMFLT_VV_M1
    10U,	// PseudoVMFLT_VV_M1_MASK
    10U,	// PseudoVMFLT_VV_M2
    10U,	// PseudoVMFLT_VV_M2_MASK
    10U,	// PseudoVMFLT_VV_M4
    10U,	// PseudoVMFLT_VV_M4_MASK
    10U,	// PseudoVMFLT_VV_M8
    10U,	// PseudoVMFLT_VV_M8_MASK
    10U,	// PseudoVMFLT_VV_MF2
    10U,	// PseudoVMFLT_VV_MF2_MASK
    10U,	// PseudoVMFLT_VV_MF4
    10U,	// PseudoVMFLT_VV_MF4_MASK
    10U,	// PseudoVMFLT_VV_MF8
    10U,	// PseudoVMFLT_VV_MF8_MASK
    10U,	// PseudoVMFNE_VF16_M1
    10U,	// PseudoVMFNE_VF16_M1_MASK
    10U,	// PseudoVMFNE_VF16_M2
    10U,	// PseudoVMFNE_VF16_M2_MASK
    10U,	// PseudoVMFNE_VF16_M4
    10U,	// PseudoVMFNE_VF16_M4_MASK
    10U,	// PseudoVMFNE_VF16_M8
    10U,	// PseudoVMFNE_VF16_M8_MASK
    10U,	// PseudoVMFNE_VF16_MF2
    10U,	// PseudoVMFNE_VF16_MF2_MASK
    10U,	// PseudoVMFNE_VF16_MF4
    10U,	// PseudoVMFNE_VF16_MF4_MASK
    10U,	// PseudoVMFNE_VF16_MF8
    10U,	// PseudoVMFNE_VF16_MF8_MASK
    10U,	// PseudoVMFNE_VF32_M1
    10U,	// PseudoVMFNE_VF32_M1_MASK
    10U,	// PseudoVMFNE_VF32_M2
    10U,	// PseudoVMFNE_VF32_M2_MASK
    10U,	// PseudoVMFNE_VF32_M4
    10U,	// PseudoVMFNE_VF32_M4_MASK
    10U,	// PseudoVMFNE_VF32_M8
    10U,	// PseudoVMFNE_VF32_M8_MASK
    10U,	// PseudoVMFNE_VF32_MF2
    10U,	// PseudoVMFNE_VF32_MF2_MASK
    10U,	// PseudoVMFNE_VF32_MF4
    10U,	// PseudoVMFNE_VF32_MF4_MASK
    10U,	// PseudoVMFNE_VF32_MF8
    10U,	// PseudoVMFNE_VF32_MF8_MASK
    10U,	// PseudoVMFNE_VF64_M1
    10U,	// PseudoVMFNE_VF64_M1_MASK
    10U,	// PseudoVMFNE_VF64_M2
    10U,	// PseudoVMFNE_VF64_M2_MASK
    10U,	// PseudoVMFNE_VF64_M4
    10U,	// PseudoVMFNE_VF64_M4_MASK
    10U,	// PseudoVMFNE_VF64_M8
    10U,	// PseudoVMFNE_VF64_M8_MASK
    10U,	// PseudoVMFNE_VF64_MF2
    10U,	// PseudoVMFNE_VF64_MF2_MASK
    10U,	// PseudoVMFNE_VF64_MF4
    10U,	// PseudoVMFNE_VF64_MF4_MASK
    10U,	// PseudoVMFNE_VF64_MF8
    10U,	// PseudoVMFNE_VF64_MF8_MASK
    10U,	// PseudoVMFNE_VV_M1
    10U,	// PseudoVMFNE_VV_M1_MASK
    10U,	// PseudoVMFNE_VV_M2
    10U,	// PseudoVMFNE_VV_M2_MASK
    10U,	// PseudoVMFNE_VV_M4
    10U,	// PseudoVMFNE_VV_M4_MASK
    10U,	// PseudoVMFNE_VV_M8
    10U,	// PseudoVMFNE_VV_M8_MASK
    10U,	// PseudoVMFNE_VV_MF2
    10U,	// PseudoVMFNE_VV_MF2_MASK
    10U,	// PseudoVMFNE_VV_MF4
    10U,	// PseudoVMFNE_VV_MF4_MASK
    10U,	// PseudoVMFNE_VV_MF8
    10U,	// PseudoVMFNE_VV_MF8_MASK
    10U,	// PseudoVMINU_VV_M1
    10U,	// PseudoVMINU_VV_M1_MASK
    10U,	// PseudoVMINU_VV_M2
    10U,	// PseudoVMINU_VV_M2_MASK
    10U,	// PseudoVMINU_VV_M4
    10U,	// PseudoVMINU_VV_M4_MASK
    10U,	// PseudoVMINU_VV_M8
    10U,	// PseudoVMINU_VV_M8_MASK
    10U,	// PseudoVMINU_VV_MF2
    10U,	// PseudoVMINU_VV_MF2_MASK
    10U,	// PseudoVMINU_VV_MF4
    10U,	// PseudoVMINU_VV_MF4_MASK
    10U,	// PseudoVMINU_VV_MF8
    10U,	// PseudoVMINU_VV_MF8_MASK
    10U,	// PseudoVMINU_VX_M1
    10U,	// PseudoVMINU_VX_M1_MASK
    10U,	// PseudoVMINU_VX_M2
    10U,	// PseudoVMINU_VX_M2_MASK
    10U,	// PseudoVMINU_VX_M4
    10U,	// PseudoVMINU_VX_M4_MASK
    10U,	// PseudoVMINU_VX_M8
    10U,	// PseudoVMINU_VX_M8_MASK
    10U,	// PseudoVMINU_VX_MF2
    10U,	// PseudoVMINU_VX_MF2_MASK
    10U,	// PseudoVMINU_VX_MF4
    10U,	// PseudoVMINU_VX_MF4_MASK
    10U,	// PseudoVMINU_VX_MF8
    10U,	// PseudoVMINU_VX_MF8_MASK
    10U,	// PseudoVMIN_VV_M1
    10U,	// PseudoVMIN_VV_M1_MASK
    10U,	// PseudoVMIN_VV_M2
    10U,	// PseudoVMIN_VV_M2_MASK
    10U,	// PseudoVMIN_VV_M4
    10U,	// PseudoVMIN_VV_M4_MASK
    10U,	// PseudoVMIN_VV_M8
    10U,	// PseudoVMIN_VV_M8_MASK
    10U,	// PseudoVMIN_VV_MF2
    10U,	// PseudoVMIN_VV_MF2_MASK
    10U,	// PseudoVMIN_VV_MF4
    10U,	// PseudoVMIN_VV_MF4_MASK
    10U,	// PseudoVMIN_VV_MF8
    10U,	// PseudoVMIN_VV_MF8_MASK
    10U,	// PseudoVMIN_VX_M1
    10U,	// PseudoVMIN_VX_M1_MASK
    10U,	// PseudoVMIN_VX_M2
    10U,	// PseudoVMIN_VX_M2_MASK
    10U,	// PseudoVMIN_VX_M4
    10U,	// PseudoVMIN_VX_M4_MASK
    10U,	// PseudoVMIN_VX_M8
    10U,	// PseudoVMIN_VX_M8_MASK
    10U,	// PseudoVMIN_VX_MF2
    10U,	// PseudoVMIN_VX_MF2_MASK
    10U,	// PseudoVMIN_VX_MF4
    10U,	// PseudoVMIN_VX_MF4_MASK
    10U,	// PseudoVMIN_VX_MF8
    10U,	// PseudoVMIN_VX_MF8_MASK
    10U,	// PseudoVMNAND_MM_M1
    10U,	// PseudoVMNAND_MM_M2
    10U,	// PseudoVMNAND_MM_M4
    10U,	// PseudoVMNAND_MM_M8
    10U,	// PseudoVMNAND_MM_MF2
    10U,	// PseudoVMNAND_MM_MF4
    10U,	// PseudoVMNAND_MM_MF8
    10U,	// PseudoVMNOR_MM_M1
    10U,	// PseudoVMNOR_MM_M2
    10U,	// PseudoVMNOR_MM_M4
    10U,	// PseudoVMNOR_MM_M8
    10U,	// PseudoVMNOR_MM_MF2
    10U,	// PseudoVMNOR_MM_MF4
    10U,	// PseudoVMNOR_MM_MF8
    10U,	// PseudoVMORNOT_MM_M1
    10U,	// PseudoVMORNOT_MM_M2
    10U,	// PseudoVMORNOT_MM_M4
    10U,	// PseudoVMORNOT_MM_M8
    10U,	// PseudoVMORNOT_MM_MF2
    10U,	// PseudoVMORNOT_MM_MF4
    10U,	// PseudoVMORNOT_MM_MF8
    10U,	// PseudoVMOR_MM_M1
    10U,	// PseudoVMOR_MM_M2
    10U,	// PseudoVMOR_MM_M4
    10U,	// PseudoVMOR_MM_M8
    10U,	// PseudoVMOR_MM_MF2
    10U,	// PseudoVMOR_MM_MF4
    10U,	// PseudoVMOR_MM_MF8
    10U,	// PseudoVMSBC_VVM_M1
    10U,	// PseudoVMSBC_VVM_M2
    10U,	// PseudoVMSBC_VVM_M4
    10U,	// PseudoVMSBC_VVM_M8
    10U,	// PseudoVMSBC_VVM_MF2
    10U,	// PseudoVMSBC_VVM_MF4
    10U,	// PseudoVMSBC_VVM_MF8
    10U,	// PseudoVMSBC_VV_M1
    10U,	// PseudoVMSBC_VV_M2
    10U,	// PseudoVMSBC_VV_M4
    10U,	// PseudoVMSBC_VV_M8
    10U,	// PseudoVMSBC_VV_MF2
    10U,	// PseudoVMSBC_VV_MF4
    10U,	// PseudoVMSBC_VV_MF8
    10U,	// PseudoVMSBC_VXM_M1
    10U,	// PseudoVMSBC_VXM_M2
    10U,	// PseudoVMSBC_VXM_M4
    10U,	// PseudoVMSBC_VXM_M8
    10U,	// PseudoVMSBC_VXM_MF2
    10U,	// PseudoVMSBC_VXM_MF4
    10U,	// PseudoVMSBC_VXM_MF8
    10U,	// PseudoVMSBC_VX_M1
    10U,	// PseudoVMSBC_VX_M2
    10U,	// PseudoVMSBC_VX_M4
    10U,	// PseudoVMSBC_VX_M8
    10U,	// PseudoVMSBC_VX_MF2
    10U,	// PseudoVMSBC_VX_MF4
    10U,	// PseudoVMSBC_VX_MF8
    10U,	// PseudoVMSBF_M_B1
    10U,	// PseudoVMSBF_M_B16
    10U,	// PseudoVMSBF_M_B16_MASK
    10U,	// PseudoVMSBF_M_B1_MASK
    10U,	// PseudoVMSBF_M_B2
    10U,	// PseudoVMSBF_M_B2_MASK
    10U,	// PseudoVMSBF_M_B32
    10U,	// PseudoVMSBF_M_B32_MASK
    10U,	// PseudoVMSBF_M_B4
    10U,	// PseudoVMSBF_M_B4_MASK
    10U,	// PseudoVMSBF_M_B64
    10U,	// PseudoVMSBF_M_B64_MASK
    10U,	// PseudoVMSBF_M_B8
    10U,	// PseudoVMSBF_M_B8_MASK
    10U,	// PseudoVMSEQ_VI_M1
    10U,	// PseudoVMSEQ_VI_M1_MASK
    10U,	// PseudoVMSEQ_VI_M2
    10U,	// PseudoVMSEQ_VI_M2_MASK
    10U,	// PseudoVMSEQ_VI_M4
    10U,	// PseudoVMSEQ_VI_M4_MASK
    10U,	// PseudoVMSEQ_VI_M8
    10U,	// PseudoVMSEQ_VI_M8_MASK
    10U,	// PseudoVMSEQ_VI_MF2
    10U,	// PseudoVMSEQ_VI_MF2_MASK
    10U,	// PseudoVMSEQ_VI_MF4
    10U,	// PseudoVMSEQ_VI_MF4_MASK
    10U,	// PseudoVMSEQ_VI_MF8
    10U,	// PseudoVMSEQ_VI_MF8_MASK
    10U,	// PseudoVMSEQ_VV_M1
    10U,	// PseudoVMSEQ_VV_M1_MASK
    10U,	// PseudoVMSEQ_VV_M2
    10U,	// PseudoVMSEQ_VV_M2_MASK
    10U,	// PseudoVMSEQ_VV_M4
    10U,	// PseudoVMSEQ_VV_M4_MASK
    10U,	// PseudoVMSEQ_VV_M8
    10U,	// PseudoVMSEQ_VV_M8_MASK
    10U,	// PseudoVMSEQ_VV_MF2
    10U,	// PseudoVMSEQ_VV_MF2_MASK
    10U,	// PseudoVMSEQ_VV_MF4
    10U,	// PseudoVMSEQ_VV_MF4_MASK
    10U,	// PseudoVMSEQ_VV_MF8
    10U,	// PseudoVMSEQ_VV_MF8_MASK
    10U,	// PseudoVMSEQ_VX_M1
    10U,	// PseudoVMSEQ_VX_M1_MASK
    10U,	// PseudoVMSEQ_VX_M2
    10U,	// PseudoVMSEQ_VX_M2_MASK
    10U,	// PseudoVMSEQ_VX_M4
    10U,	// PseudoVMSEQ_VX_M4_MASK
    10U,	// PseudoVMSEQ_VX_M8
    10U,	// PseudoVMSEQ_VX_M8_MASK
    10U,	// PseudoVMSEQ_VX_MF2
    10U,	// PseudoVMSEQ_VX_MF2_MASK
    10U,	// PseudoVMSEQ_VX_MF4
    10U,	// PseudoVMSEQ_VX_MF4_MASK
    10U,	// PseudoVMSEQ_VX_MF8
    10U,	// PseudoVMSEQ_VX_MF8_MASK
    10U,	// PseudoVMSET_M_B1
    10U,	// PseudoVMSET_M_B16
    10U,	// PseudoVMSET_M_B2
    10U,	// PseudoVMSET_M_B32
    10U,	// PseudoVMSET_M_B4
    10U,	// PseudoVMSET_M_B64
    10U,	// PseudoVMSET_M_B8
    1073759999U,	// PseudoVMSGEU_VI
    536898798U,	// PseudoVMSGEU_VX
    1073769710U,	// PseudoVMSGEU_VX_M
    1745906926U,	// PseudoVMSGEU_VX_M_T
    1073759842U,	// PseudoVMSGE_VI
    536898474U,	// PseudoVMSGE_VX
    1073769386U,	// PseudoVMSGE_VX_M
    1745906602U,	// PseudoVMSGE_VX_M_T
    10U,	// PseudoVMSGTU_VI_M1
    10U,	// PseudoVMSGTU_VI_M1_MASK
    10U,	// PseudoVMSGTU_VI_M2
    10U,	// PseudoVMSGTU_VI_M2_MASK
    10U,	// PseudoVMSGTU_VI_M4
    10U,	// PseudoVMSGTU_VI_M4_MASK
    10U,	// PseudoVMSGTU_VI_M8
    10U,	// PseudoVMSGTU_VI_M8_MASK
    10U,	// PseudoVMSGTU_VI_MF2
    10U,	// PseudoVMSGTU_VI_MF2_MASK
    10U,	// PseudoVMSGTU_VI_MF4
    10U,	// PseudoVMSGTU_VI_MF4_MASK
    10U,	// PseudoVMSGTU_VI_MF8
    10U,	// PseudoVMSGTU_VI_MF8_MASK
    10U,	// PseudoVMSGTU_VX_M1
    10U,	// PseudoVMSGTU_VX_M1_MASK
    10U,	// PseudoVMSGTU_VX_M2
    10U,	// PseudoVMSGTU_VX_M2_MASK
    10U,	// PseudoVMSGTU_VX_M4
    10U,	// PseudoVMSGTU_VX_M4_MASK
    10U,	// PseudoVMSGTU_VX_M8
    10U,	// PseudoVMSGTU_VX_M8_MASK
    10U,	// PseudoVMSGTU_VX_MF2
    10U,	// PseudoVMSGTU_VX_MF2_MASK
    10U,	// PseudoVMSGTU_VX_MF4
    10U,	// PseudoVMSGTU_VX_MF4_MASK
    10U,	// PseudoVMSGTU_VX_MF8
    10U,	// PseudoVMSGTU_VX_MF8_MASK
    10U,	// PseudoVMSGT_VI_M1
    10U,	// PseudoVMSGT_VI_M1_MASK
    10U,	// PseudoVMSGT_VI_M2
    10U,	// PseudoVMSGT_VI_M2_MASK
    10U,	// PseudoVMSGT_VI_M4
    10U,	// PseudoVMSGT_VI_M4_MASK
    10U,	// PseudoVMSGT_VI_M8
    10U,	// PseudoVMSGT_VI_M8_MASK
    10U,	// PseudoVMSGT_VI_MF2
    10U,	// PseudoVMSGT_VI_MF2_MASK
    10U,	// PseudoVMSGT_VI_MF4
    10U,	// PseudoVMSGT_VI_MF4_MASK
    10U,	// PseudoVMSGT_VI_MF8
    10U,	// PseudoVMSGT_VI_MF8_MASK
    10U,	// PseudoVMSGT_VX_M1
    10U,	// PseudoVMSGT_VX_M1_MASK
    10U,	// PseudoVMSGT_VX_M2
    10U,	// PseudoVMSGT_VX_M2_MASK
    10U,	// PseudoVMSGT_VX_M4
    10U,	// PseudoVMSGT_VX_M4_MASK
    10U,	// PseudoVMSGT_VX_M8
    10U,	// PseudoVMSGT_VX_M8_MASK
    10U,	// PseudoVMSGT_VX_MF2
    10U,	// PseudoVMSGT_VX_MF2_MASK
    10U,	// PseudoVMSGT_VX_MF4
    10U,	// PseudoVMSGT_VX_MF4_MASK
    10U,	// PseudoVMSGT_VX_MF8
    10U,	// PseudoVMSGT_VX_MF8_MASK
    10U,	// PseudoVMSIF_M_B1
    10U,	// PseudoVMSIF_M_B16
    10U,	// PseudoVMSIF_M_B16_MASK
    10U,	// PseudoVMSIF_M_B1_MASK
    10U,	// PseudoVMSIF_M_B2
    10U,	// PseudoVMSIF_M_B2_MASK
    10U,	// PseudoVMSIF_M_B32
    10U,	// PseudoVMSIF_M_B32_MASK
    10U,	// PseudoVMSIF_M_B4
    10U,	// PseudoVMSIF_M_B4_MASK
    10U,	// PseudoVMSIF_M_B64
    10U,	// PseudoVMSIF_M_B64_MASK
    10U,	// PseudoVMSIF_M_B8
    10U,	// PseudoVMSIF_M_B8_MASK
    10U,	// PseudoVMSLEU_VI_M1
    10U,	// PseudoVMSLEU_VI_M1_MASK
    10U,	// PseudoVMSLEU_VI_M2
    10U,	// PseudoVMSLEU_VI_M2_MASK
    10U,	// PseudoVMSLEU_VI_M4
    10U,	// PseudoVMSLEU_VI_M4_MASK
    10U,	// PseudoVMSLEU_VI_M8
    10U,	// PseudoVMSLEU_VI_M8_MASK
    10U,	// PseudoVMSLEU_VI_MF2
    10U,	// PseudoVMSLEU_VI_MF2_MASK
    10U,	// PseudoVMSLEU_VI_MF4
    10U,	// PseudoVMSLEU_VI_MF4_MASK
    10U,	// PseudoVMSLEU_VI_MF8
    10U,	// PseudoVMSLEU_VI_MF8_MASK
    10U,	// PseudoVMSLEU_VV_M1
    10U,	// PseudoVMSLEU_VV_M1_MASK
    10U,	// PseudoVMSLEU_VV_M2
    10U,	// PseudoVMSLEU_VV_M2_MASK
    10U,	// PseudoVMSLEU_VV_M4
    10U,	// PseudoVMSLEU_VV_M4_MASK
    10U,	// PseudoVMSLEU_VV_M8
    10U,	// PseudoVMSLEU_VV_M8_MASK
    10U,	// PseudoVMSLEU_VV_MF2
    10U,	// PseudoVMSLEU_VV_MF2_MASK
    10U,	// PseudoVMSLEU_VV_MF4
    10U,	// PseudoVMSLEU_VV_MF4_MASK
    10U,	// PseudoVMSLEU_VV_MF8
    10U,	// PseudoVMSLEU_VV_MF8_MASK
    10U,	// PseudoVMSLEU_VX_M1
    10U,	// PseudoVMSLEU_VX_M1_MASK
    10U,	// PseudoVMSLEU_VX_M2
    10U,	// PseudoVMSLEU_VX_M2_MASK
    10U,	// PseudoVMSLEU_VX_M4
    10U,	// PseudoVMSLEU_VX_M4_MASK
    10U,	// PseudoVMSLEU_VX_M8
    10U,	// PseudoVMSLEU_VX_M8_MASK
    10U,	// PseudoVMSLEU_VX_MF2
    10U,	// PseudoVMSLEU_VX_MF2_MASK
    10U,	// PseudoVMSLEU_VX_MF4
    10U,	// PseudoVMSLEU_VX_MF4_MASK
    10U,	// PseudoVMSLEU_VX_MF8
    10U,	// PseudoVMSLEU_VX_MF8_MASK
    10U,	// PseudoVMSLE_VI_M1
    10U,	// PseudoVMSLE_VI_M1_MASK
    10U,	// PseudoVMSLE_VI_M2
    10U,	// PseudoVMSLE_VI_M2_MASK
    10U,	// PseudoVMSLE_VI_M4
    10U,	// PseudoVMSLE_VI_M4_MASK
    10U,	// PseudoVMSLE_VI_M8
    10U,	// PseudoVMSLE_VI_M8_MASK
    10U,	// PseudoVMSLE_VI_MF2
    10U,	// PseudoVMSLE_VI_MF2_MASK
    10U,	// PseudoVMSLE_VI_MF4
    10U,	// PseudoVMSLE_VI_MF4_MASK
    10U,	// PseudoVMSLE_VI_MF8
    10U,	// PseudoVMSLE_VI_MF8_MASK
    10U,	// PseudoVMSLE_VV_M1
    10U,	// PseudoVMSLE_VV_M1_MASK
    10U,	// PseudoVMSLE_VV_M2
    10U,	// PseudoVMSLE_VV_M2_MASK
    10U,	// PseudoVMSLE_VV_M4
    10U,	// PseudoVMSLE_VV_M4_MASK
    10U,	// PseudoVMSLE_VV_M8
    10U,	// PseudoVMSLE_VV_M8_MASK
    10U,	// PseudoVMSLE_VV_MF2
    10U,	// PseudoVMSLE_VV_MF2_MASK
    10U,	// PseudoVMSLE_VV_MF4
    10U,	// PseudoVMSLE_VV_MF4_MASK
    10U,	// PseudoVMSLE_VV_MF8
    10U,	// PseudoVMSLE_VV_MF8_MASK
    10U,	// PseudoVMSLE_VX_M1
    10U,	// PseudoVMSLE_VX_M1_MASK
    10U,	// PseudoVMSLE_VX_M2
    10U,	// PseudoVMSLE_VX_M2_MASK
    10U,	// PseudoVMSLE_VX_M4
    10U,	// PseudoVMSLE_VX_M4_MASK
    10U,	// PseudoVMSLE_VX_M8
    10U,	// PseudoVMSLE_VX_M8_MASK
    10U,	// PseudoVMSLE_VX_MF2
    10U,	// PseudoVMSLE_VX_MF2_MASK
    10U,	// PseudoVMSLE_VX_MF4
    10U,	// PseudoVMSLE_VX_MF4_MASK
    10U,	// PseudoVMSLE_VX_MF8
    10U,	// PseudoVMSLE_VX_MF8_MASK
    1073760032U,	// PseudoVMSLTU_VI
    10U,	// PseudoVMSLTU_VV_M1
    10U,	// PseudoVMSLTU_VV_M1_MASK
    10U,	// PseudoVMSLTU_VV_M2
    10U,	// PseudoVMSLTU_VV_M2_MASK
    10U,	// PseudoVMSLTU_VV_M4
    10U,	// PseudoVMSLTU_VV_M4_MASK
    10U,	// PseudoVMSLTU_VV_M8
    10U,	// PseudoVMSLTU_VV_M8_MASK
    10U,	// PseudoVMSLTU_VV_MF2
    10U,	// PseudoVMSLTU_VV_MF2_MASK
    10U,	// PseudoVMSLTU_VV_MF4
    10U,	// PseudoVMSLTU_VV_MF4_MASK
    10U,	// PseudoVMSLTU_VV_MF8
    10U,	// PseudoVMSLTU_VV_MF8_MASK
    10U,	// PseudoVMSLTU_VX_M1
    10U,	// PseudoVMSLTU_VX_M1_MASK
    10U,	// PseudoVMSLTU_VX_M2
    10U,	// PseudoVMSLTU_VX_M2_MASK
    10U,	// PseudoVMSLTU_VX_M4
    10U,	// PseudoVMSLTU_VX_M4_MASK
    10U,	// PseudoVMSLTU_VX_M8
    10U,	// PseudoVMSLTU_VX_M8_MASK
    10U,	// PseudoVMSLTU_VX_MF2
    10U,	// PseudoVMSLTU_VX_MF2_MASK
    10U,	// PseudoVMSLTU_VX_MF4
    10U,	// PseudoVMSLTU_VX_MF4_MASK
    10U,	// PseudoVMSLTU_VX_MF8
    10U,	// PseudoVMSLTU_VX_MF8_MASK
    1073759978U,	// PseudoVMSLT_VI
    10U,	// PseudoVMSLT_VV_M1
    10U,	// PseudoVMSLT_VV_M1_MASK
    10U,	// PseudoVMSLT_VV_M2
    10U,	// PseudoVMSLT_VV_M2_MASK
    10U,	// PseudoVMSLT_VV_M4
    10U,	// PseudoVMSLT_VV_M4_MASK
    10U,	// PseudoVMSLT_VV_M8
    10U,	// PseudoVMSLT_VV_M8_MASK
    10U,	// PseudoVMSLT_VV_MF2
    10U,	// PseudoVMSLT_VV_MF2_MASK
    10U,	// PseudoVMSLT_VV_MF4
    10U,	// PseudoVMSLT_VV_MF4_MASK
    10U,	// PseudoVMSLT_VV_MF8
    10U,	// PseudoVMSLT_VV_MF8_MASK
    10U,	// PseudoVMSLT_VX_M1
    10U,	// PseudoVMSLT_VX_M1_MASK
    10U,	// PseudoVMSLT_VX_M2
    10U,	// PseudoVMSLT_VX_M2_MASK
    10U,	// PseudoVMSLT_VX_M4
    10U,	// PseudoVMSLT_VX_M4_MASK
    10U,	// PseudoVMSLT_VX_M8
    10U,	// PseudoVMSLT_VX_M8_MASK
    10U,	// PseudoVMSLT_VX_MF2
    10U,	// PseudoVMSLT_VX_MF2_MASK
    10U,	// PseudoVMSLT_VX_MF4
    10U,	// PseudoVMSLT_VX_MF4_MASK
    10U,	// PseudoVMSLT_VX_MF8
    10U,	// PseudoVMSLT_VX_MF8_MASK
    10U,	// PseudoVMSNE_VI_M1
    10U,	// PseudoVMSNE_VI_M1_MASK
    10U,	// PseudoVMSNE_VI_M2
    10U,	// PseudoVMSNE_VI_M2_MASK
    10U,	// PseudoVMSNE_VI_M4
    10U,	// PseudoVMSNE_VI_M4_MASK
    10U,	// PseudoVMSNE_VI_M8
    10U,	// PseudoVMSNE_VI_M8_MASK
    10U,	// PseudoVMSNE_VI_MF2
    10U,	// PseudoVMSNE_VI_MF2_MASK
    10U,	// PseudoVMSNE_VI_MF4
    10U,	// PseudoVMSNE_VI_MF4_MASK
    10U,	// PseudoVMSNE_VI_MF8
    10U,	// PseudoVMSNE_VI_MF8_MASK
    10U,	// PseudoVMSNE_VV_M1
    10U,	// PseudoVMSNE_VV_M1_MASK
    10U,	// PseudoVMSNE_VV_M2
    10U,	// PseudoVMSNE_VV_M2_MASK
    10U,	// PseudoVMSNE_VV_M4
    10U,	// PseudoVMSNE_VV_M4_MASK
    10U,	// PseudoVMSNE_VV_M8
    10U,	// PseudoVMSNE_VV_M8_MASK
    10U,	// PseudoVMSNE_VV_MF2
    10U,	// PseudoVMSNE_VV_MF2_MASK
    10U,	// PseudoVMSNE_VV_MF4
    10U,	// PseudoVMSNE_VV_MF4_MASK
    10U,	// PseudoVMSNE_VV_MF8
    10U,	// PseudoVMSNE_VV_MF8_MASK
    10U,	// PseudoVMSNE_VX_M1
    10U,	// PseudoVMSNE_VX_M1_MASK
    10U,	// PseudoVMSNE_VX_M2
    10U,	// PseudoVMSNE_VX_M2_MASK
    10U,	// PseudoVMSNE_VX_M4
    10U,	// PseudoVMSNE_VX_M4_MASK
    10U,	// PseudoVMSNE_VX_M8
    10U,	// PseudoVMSNE_VX_M8_MASK
    10U,	// PseudoVMSNE_VX_MF2
    10U,	// PseudoVMSNE_VX_MF2_MASK
    10U,	// PseudoVMSNE_VX_MF4
    10U,	// PseudoVMSNE_VX_MF4_MASK
    10U,	// PseudoVMSNE_VX_MF8
    10U,	// PseudoVMSNE_VX_MF8_MASK
    10U,	// PseudoVMSOF_M_B1
    10U,	// PseudoVMSOF_M_B16
    10U,	// PseudoVMSOF_M_B16_MASK
    10U,	// PseudoVMSOF_M_B1_MASK
    10U,	// PseudoVMSOF_M_B2
    10U,	// PseudoVMSOF_M_B2_MASK
    10U,	// PseudoVMSOF_M_B32
    10U,	// PseudoVMSOF_M_B32_MASK
    10U,	// PseudoVMSOF_M_B4
    10U,	// PseudoVMSOF_M_B4_MASK
    10U,	// PseudoVMSOF_M_B64
    10U,	// PseudoVMSOF_M_B64_MASK
    10U,	// PseudoVMSOF_M_B8
    10U,	// PseudoVMSOF_M_B8_MASK
    10U,	// PseudoVMULHSU_VV_M1
    10U,	// PseudoVMULHSU_VV_M1_MASK
    10U,	// PseudoVMULHSU_VV_M2
    10U,	// PseudoVMULHSU_VV_M2_MASK
    10U,	// PseudoVMULHSU_VV_M4
    10U,	// PseudoVMULHSU_VV_M4_MASK
    10U,	// PseudoVMULHSU_VV_M8
    10U,	// PseudoVMULHSU_VV_M8_MASK
    10U,	// PseudoVMULHSU_VV_MF2
    10U,	// PseudoVMULHSU_VV_MF2_MASK
    10U,	// PseudoVMULHSU_VV_MF4
    10U,	// PseudoVMULHSU_VV_MF4_MASK
    10U,	// PseudoVMULHSU_VV_MF8
    10U,	// PseudoVMULHSU_VV_MF8_MASK
    10U,	// PseudoVMULHSU_VX_M1
    10U,	// PseudoVMULHSU_VX_M1_MASK
    10U,	// PseudoVMULHSU_VX_M2
    10U,	// PseudoVMULHSU_VX_M2_MASK
    10U,	// PseudoVMULHSU_VX_M4
    10U,	// PseudoVMULHSU_VX_M4_MASK
    10U,	// PseudoVMULHSU_VX_M8
    10U,	// PseudoVMULHSU_VX_M8_MASK
    10U,	// PseudoVMULHSU_VX_MF2
    10U,	// PseudoVMULHSU_VX_MF2_MASK
    10U,	// PseudoVMULHSU_VX_MF4
    10U,	// PseudoVMULHSU_VX_MF4_MASK
    10U,	// PseudoVMULHSU_VX_MF8
    10U,	// PseudoVMULHSU_VX_MF8_MASK
    10U,	// PseudoVMULHU_VV_M1
    10U,	// PseudoVMULHU_VV_M1_MASK
    10U,	// PseudoVMULHU_VV_M2
    10U,	// PseudoVMULHU_VV_M2_MASK
    10U,	// PseudoVMULHU_VV_M4
    10U,	// PseudoVMULHU_VV_M4_MASK
    10U,	// PseudoVMULHU_VV_M8
    10U,	// PseudoVMULHU_VV_M8_MASK
    10U,	// PseudoVMULHU_VV_MF2
    10U,	// PseudoVMULHU_VV_MF2_MASK
    10U,	// PseudoVMULHU_VV_MF4
    10U,	// PseudoVMULHU_VV_MF4_MASK
    10U,	// PseudoVMULHU_VV_MF8
    10U,	// PseudoVMULHU_VV_MF8_MASK
    10U,	// PseudoVMULHU_VX_M1
    10U,	// PseudoVMULHU_VX_M1_MASK
    10U,	// PseudoVMULHU_VX_M2
    10U,	// PseudoVMULHU_VX_M2_MASK
    10U,	// PseudoVMULHU_VX_M4
    10U,	// PseudoVMULHU_VX_M4_MASK
    10U,	// PseudoVMULHU_VX_M8
    10U,	// PseudoVMULHU_VX_M8_MASK
    10U,	// PseudoVMULHU_VX_MF2
    10U,	// PseudoVMULHU_VX_MF2_MASK
    10U,	// PseudoVMULHU_VX_MF4
    10U,	// PseudoVMULHU_VX_MF4_MASK
    10U,	// PseudoVMULHU_VX_MF8
    10U,	// PseudoVMULHU_VX_MF8_MASK
    10U,	// PseudoVMULH_VV_M1
    10U,	// PseudoVMULH_VV_M1_MASK
    10U,	// PseudoVMULH_VV_M2
    10U,	// PseudoVMULH_VV_M2_MASK
    10U,	// PseudoVMULH_VV_M4
    10U,	// PseudoVMULH_VV_M4_MASK
    10U,	// PseudoVMULH_VV_M8
    10U,	// PseudoVMULH_VV_M8_MASK
    10U,	// PseudoVMULH_VV_MF2
    10U,	// PseudoVMULH_VV_MF2_MASK
    10U,	// PseudoVMULH_VV_MF4
    10U,	// PseudoVMULH_VV_MF4_MASK
    10U,	// PseudoVMULH_VV_MF8
    10U,	// PseudoVMULH_VV_MF8_MASK
    10U,	// PseudoVMULH_VX_M1
    10U,	// PseudoVMULH_VX_M1_MASK
    10U,	// PseudoVMULH_VX_M2
    10U,	// PseudoVMULH_VX_M2_MASK
    10U,	// PseudoVMULH_VX_M4
    10U,	// PseudoVMULH_VX_M4_MASK
    10U,	// PseudoVMULH_VX_M8
    10U,	// PseudoVMULH_VX_M8_MASK
    10U,	// PseudoVMULH_VX_MF2
    10U,	// PseudoVMULH_VX_MF2_MASK
    10U,	// PseudoVMULH_VX_MF4
    10U,	// PseudoVMULH_VX_MF4_MASK
    10U,	// PseudoVMULH_VX_MF8
    10U,	// PseudoVMULH_VX_MF8_MASK
    10U,	// PseudoVMUL_VV_M1
    10U,	// PseudoVMUL_VV_M1_MASK
    10U,	// PseudoVMUL_VV_M2
    10U,	// PseudoVMUL_VV_M2_MASK
    10U,	// PseudoVMUL_VV_M4
    10U,	// PseudoVMUL_VV_M4_MASK
    10U,	// PseudoVMUL_VV_M8
    10U,	// PseudoVMUL_VV_M8_MASK
    10U,	// PseudoVMUL_VV_MF2
    10U,	// PseudoVMUL_VV_MF2_MASK
    10U,	// PseudoVMUL_VV_MF4
    10U,	// PseudoVMUL_VV_MF4_MASK
    10U,	// PseudoVMUL_VV_MF8
    10U,	// PseudoVMUL_VV_MF8_MASK
    10U,	// PseudoVMUL_VX_M1
    10U,	// PseudoVMUL_VX_M1_MASK
    10U,	// PseudoVMUL_VX_M2
    10U,	// PseudoVMUL_VX_M2_MASK
    10U,	// PseudoVMUL_VX_M4
    10U,	// PseudoVMUL_VX_M4_MASK
    10U,	// PseudoVMUL_VX_M8
    10U,	// PseudoVMUL_VX_M8_MASK
    10U,	// PseudoVMUL_VX_MF2
    10U,	// PseudoVMUL_VX_MF2_MASK
    10U,	// PseudoVMUL_VX_MF4
    10U,	// PseudoVMUL_VX_MF4_MASK
    10U,	// PseudoVMUL_VX_MF8
    10U,	// PseudoVMUL_VX_MF8_MASK
    10U,	// PseudoVMV1R_V
    10U,	// PseudoVMV2R_V
    10U,	// PseudoVMV4R_V
    10U,	// PseudoVMV8R_V
    10U,	// PseudoVMV_S_X_M1
    10U,	// PseudoVMV_S_X_M2
    10U,	// PseudoVMV_S_X_M4
    10U,	// PseudoVMV_S_X_M8
    10U,	// PseudoVMV_S_X_MF2
    10U,	// PseudoVMV_S_X_MF4
    10U,	// PseudoVMV_S_X_MF8
    10U,	// PseudoVMV_V_I_M1
    10U,	// PseudoVMV_V_I_M2
    10U,	// PseudoVMV_V_I_M4
    10U,	// PseudoVMV_V_I_M8
    10U,	// PseudoVMV_V_I_MF2
    10U,	// PseudoVMV_V_I_MF4
    10U,	// PseudoVMV_V_I_MF8
    10U,	// PseudoVMV_V_V_M1
    10U,	// PseudoVMV_V_V_M2
    10U,	// PseudoVMV_V_V_M4
    10U,	// PseudoVMV_V_V_M8
    10U,	// PseudoVMV_V_V_MF2
    10U,	// PseudoVMV_V_V_MF4
    10U,	// PseudoVMV_V_V_MF8
    10U,	// PseudoVMV_V_X_M1
    10U,	// PseudoVMV_V_X_M2
    10U,	// PseudoVMV_V_X_M4
    10U,	// PseudoVMV_V_X_M8
    10U,	// PseudoVMV_V_X_MF2
    10U,	// PseudoVMV_V_X_MF4
    10U,	// PseudoVMV_V_X_MF8
    10U,	// PseudoVMV_X_S_M1
    10U,	// PseudoVMV_X_S_M2
    10U,	// PseudoVMV_X_S_M4
    10U,	// PseudoVMV_X_S_M8
    10U,	// PseudoVMV_X_S_MF2
    10U,	// PseudoVMV_X_S_MF4
    10U,	// PseudoVMV_X_S_MF8
    10U,	// PseudoVMXNOR_MM_M1
    10U,	// PseudoVMXNOR_MM_M2
    10U,	// PseudoVMXNOR_MM_M4
    10U,	// PseudoVMXNOR_MM_M8
    10U,	// PseudoVMXNOR_MM_MF2
    10U,	// PseudoVMXNOR_MM_MF4
    10U,	// PseudoVMXNOR_MM_MF8
    10U,	// PseudoVMXOR_MM_M1
    10U,	// PseudoVMXOR_MM_M2
    10U,	// PseudoVMXOR_MM_M4
    10U,	// PseudoVMXOR_MM_M8
    10U,	// PseudoVMXOR_MM_MF2
    10U,	// PseudoVMXOR_MM_MF4
    10U,	// PseudoVMXOR_MM_MF8
    10U,	// PseudoVNCLIPU_WI_M1
    10U,	// PseudoVNCLIPU_WI_M1_MASK
    10U,	// PseudoVNCLIPU_WI_M2
    10U,	// PseudoVNCLIPU_WI_M2_MASK
    10U,	// PseudoVNCLIPU_WI_M4
    10U,	// PseudoVNCLIPU_WI_M4_MASK
    10U,	// PseudoVNCLIPU_WI_MF2
    10U,	// PseudoVNCLIPU_WI_MF2_MASK
    10U,	// PseudoVNCLIPU_WI_MF4
    10U,	// PseudoVNCLIPU_WI_MF4_MASK
    10U,	// PseudoVNCLIPU_WI_MF8
    10U,	// PseudoVNCLIPU_WI_MF8_MASK
    10U,	// PseudoVNCLIPU_WV_M1
    10U,	// PseudoVNCLIPU_WV_M1_MASK
    10U,	// PseudoVNCLIPU_WV_M2
    10U,	// PseudoVNCLIPU_WV_M2_MASK
    10U,	// PseudoVNCLIPU_WV_M4
    10U,	// PseudoVNCLIPU_WV_M4_MASK
    10U,	// PseudoVNCLIPU_WV_MF2
    10U,	// PseudoVNCLIPU_WV_MF2_MASK
    10U,	// PseudoVNCLIPU_WV_MF4
    10U,	// PseudoVNCLIPU_WV_MF4_MASK
    10U,	// PseudoVNCLIPU_WV_MF8
    10U,	// PseudoVNCLIPU_WV_MF8_MASK
    10U,	// PseudoVNCLIPU_WX_M1
    10U,	// PseudoVNCLIPU_WX_M1_MASK
    10U,	// PseudoVNCLIPU_WX_M2
    10U,	// PseudoVNCLIPU_WX_M2_MASK
    10U,	// PseudoVNCLIPU_WX_M4
    10U,	// PseudoVNCLIPU_WX_M4_MASK
    10U,	// PseudoVNCLIPU_WX_MF2
    10U,	// PseudoVNCLIPU_WX_MF2_MASK
    10U,	// PseudoVNCLIPU_WX_MF4
    10U,	// PseudoVNCLIPU_WX_MF4_MASK
    10U,	// PseudoVNCLIPU_WX_MF8
    10U,	// PseudoVNCLIPU_WX_MF8_MASK
    10U,	// PseudoVNCLIP_WI_M1
    10U,	// PseudoVNCLIP_WI_M1_MASK
    10U,	// PseudoVNCLIP_WI_M2
    10U,	// PseudoVNCLIP_WI_M2_MASK
    10U,	// PseudoVNCLIP_WI_M4
    10U,	// PseudoVNCLIP_WI_M4_MASK
    10U,	// PseudoVNCLIP_WI_MF2
    10U,	// PseudoVNCLIP_WI_MF2_MASK
    10U,	// PseudoVNCLIP_WI_MF4
    10U,	// PseudoVNCLIP_WI_MF4_MASK
    10U,	// PseudoVNCLIP_WI_MF8
    10U,	// PseudoVNCLIP_WI_MF8_MASK
    10U,	// PseudoVNCLIP_WV_M1
    10U,	// PseudoVNCLIP_WV_M1_MASK
    10U,	// PseudoVNCLIP_WV_M2
    10U,	// PseudoVNCLIP_WV_M2_MASK
    10U,	// PseudoVNCLIP_WV_M4
    10U,	// PseudoVNCLIP_WV_M4_MASK
    10U,	// PseudoVNCLIP_WV_MF2
    10U,	// PseudoVNCLIP_WV_MF2_MASK
    10U,	// PseudoVNCLIP_WV_MF4
    10U,	// PseudoVNCLIP_WV_MF4_MASK
    10U,	// PseudoVNCLIP_WV_MF8
    10U,	// PseudoVNCLIP_WV_MF8_MASK
    10U,	// PseudoVNCLIP_WX_M1
    10U,	// PseudoVNCLIP_WX_M1_MASK
    10U,	// PseudoVNCLIP_WX_M2
    10U,	// PseudoVNCLIP_WX_M2_MASK
    10U,	// PseudoVNCLIP_WX_M4
    10U,	// PseudoVNCLIP_WX_M4_MASK
    10U,	// PseudoVNCLIP_WX_MF2
    10U,	// PseudoVNCLIP_WX_MF2_MASK
    10U,	// PseudoVNCLIP_WX_MF4
    10U,	// PseudoVNCLIP_WX_MF4_MASK
    10U,	// PseudoVNCLIP_WX_MF8
    10U,	// PseudoVNCLIP_WX_MF8_MASK
    10U,	// PseudoVNMSAC_VV_M1
    10U,	// PseudoVNMSAC_VV_M1_MASK
    10U,	// PseudoVNMSAC_VV_M2
    10U,	// PseudoVNMSAC_VV_M2_MASK
    10U,	// PseudoVNMSAC_VV_M4
    10U,	// PseudoVNMSAC_VV_M4_MASK
    10U,	// PseudoVNMSAC_VV_M8
    10U,	// PseudoVNMSAC_VV_M8_MASK
    10U,	// PseudoVNMSAC_VV_MF2
    10U,	// PseudoVNMSAC_VV_MF2_MASK
    10U,	// PseudoVNMSAC_VV_MF4
    10U,	// PseudoVNMSAC_VV_MF4_MASK
    10U,	// PseudoVNMSAC_VV_MF8
    10U,	// PseudoVNMSAC_VV_MF8_MASK
    10U,	// PseudoVNMSAC_VX_M1
    10U,	// PseudoVNMSAC_VX_M1_MASK
    10U,	// PseudoVNMSAC_VX_M2
    10U,	// PseudoVNMSAC_VX_M2_MASK
    10U,	// PseudoVNMSAC_VX_M4
    10U,	// PseudoVNMSAC_VX_M4_MASK
    10U,	// PseudoVNMSAC_VX_M8
    10U,	// PseudoVNMSAC_VX_M8_MASK
    10U,	// PseudoVNMSAC_VX_MF2
    10U,	// PseudoVNMSAC_VX_MF2_MASK
    10U,	// PseudoVNMSAC_VX_MF4
    10U,	// PseudoVNMSAC_VX_MF4_MASK
    10U,	// PseudoVNMSAC_VX_MF8
    10U,	// PseudoVNMSAC_VX_MF8_MASK
    10U,	// PseudoVNMSUB_VV_M1
    10U,	// PseudoVNMSUB_VV_M1_MASK
    10U,	// PseudoVNMSUB_VV_M2
    10U,	// PseudoVNMSUB_VV_M2_MASK
    10U,	// PseudoVNMSUB_VV_M4
    10U,	// PseudoVNMSUB_VV_M4_MASK
    10U,	// PseudoVNMSUB_VV_M8
    10U,	// PseudoVNMSUB_VV_M8_MASK
    10U,	// PseudoVNMSUB_VV_MF2
    10U,	// PseudoVNMSUB_VV_MF2_MASK
    10U,	// PseudoVNMSUB_VV_MF4
    10U,	// PseudoVNMSUB_VV_MF4_MASK
    10U,	// PseudoVNMSUB_VV_MF8
    10U,	// PseudoVNMSUB_VV_MF8_MASK
    10U,	// PseudoVNMSUB_VX_M1
    10U,	// PseudoVNMSUB_VX_M1_MASK
    10U,	// PseudoVNMSUB_VX_M2
    10U,	// PseudoVNMSUB_VX_M2_MASK
    10U,	// PseudoVNMSUB_VX_M4
    10U,	// PseudoVNMSUB_VX_M4_MASK
    10U,	// PseudoVNMSUB_VX_M8
    10U,	// PseudoVNMSUB_VX_M8_MASK
    10U,	// PseudoVNMSUB_VX_MF2
    10U,	// PseudoVNMSUB_VX_MF2_MASK
    10U,	// PseudoVNMSUB_VX_MF4
    10U,	// PseudoVNMSUB_VX_MF4_MASK
    10U,	// PseudoVNMSUB_VX_MF8
    10U,	// PseudoVNMSUB_VX_MF8_MASK
    10U,	// PseudoVNSRA_WI_M1
    10U,	// PseudoVNSRA_WI_M1_MASK
    10U,	// PseudoVNSRA_WI_M2
    10U,	// PseudoVNSRA_WI_M2_MASK
    10U,	// PseudoVNSRA_WI_M4
    10U,	// PseudoVNSRA_WI_M4_MASK
    10U,	// PseudoVNSRA_WI_MF2
    10U,	// PseudoVNSRA_WI_MF2_MASK
    10U,	// PseudoVNSRA_WI_MF4
    10U,	// PseudoVNSRA_WI_MF4_MASK
    10U,	// PseudoVNSRA_WI_MF8
    10U,	// PseudoVNSRA_WI_MF8_MASK
    10U,	// PseudoVNSRA_WV_M1
    10U,	// PseudoVNSRA_WV_M1_MASK
    10U,	// PseudoVNSRA_WV_M2
    10U,	// PseudoVNSRA_WV_M2_MASK
    10U,	// PseudoVNSRA_WV_M4
    10U,	// PseudoVNSRA_WV_M4_MASK
    10U,	// PseudoVNSRA_WV_MF2
    10U,	// PseudoVNSRA_WV_MF2_MASK
    10U,	// PseudoVNSRA_WV_MF4
    10U,	// PseudoVNSRA_WV_MF4_MASK
    10U,	// PseudoVNSRA_WV_MF8
    10U,	// PseudoVNSRA_WV_MF8_MASK
    10U,	// PseudoVNSRA_WX_M1
    10U,	// PseudoVNSRA_WX_M1_MASK
    10U,	// PseudoVNSRA_WX_M2
    10U,	// PseudoVNSRA_WX_M2_MASK
    10U,	// PseudoVNSRA_WX_M4
    10U,	// PseudoVNSRA_WX_M4_MASK
    10U,	// PseudoVNSRA_WX_MF2
    10U,	// PseudoVNSRA_WX_MF2_MASK
    10U,	// PseudoVNSRA_WX_MF4
    10U,	// PseudoVNSRA_WX_MF4_MASK
    10U,	// PseudoVNSRA_WX_MF8
    10U,	// PseudoVNSRA_WX_MF8_MASK
    10U,	// PseudoVNSRL_WI_M1
    10U,	// PseudoVNSRL_WI_M1_MASK
    10U,	// PseudoVNSRL_WI_M2
    10U,	// PseudoVNSRL_WI_M2_MASK
    10U,	// PseudoVNSRL_WI_M4
    10U,	// PseudoVNSRL_WI_M4_MASK
    10U,	// PseudoVNSRL_WI_MF2
    10U,	// PseudoVNSRL_WI_MF2_MASK
    10U,	// PseudoVNSRL_WI_MF4
    10U,	// PseudoVNSRL_WI_MF4_MASK
    10U,	// PseudoVNSRL_WI_MF8
    10U,	// PseudoVNSRL_WI_MF8_MASK
    10U,	// PseudoVNSRL_WV_M1
    10U,	// PseudoVNSRL_WV_M1_MASK
    10U,	// PseudoVNSRL_WV_M2
    10U,	// PseudoVNSRL_WV_M2_MASK
    10U,	// PseudoVNSRL_WV_M4
    10U,	// PseudoVNSRL_WV_M4_MASK
    10U,	// PseudoVNSRL_WV_MF2
    10U,	// PseudoVNSRL_WV_MF2_MASK
    10U,	// PseudoVNSRL_WV_MF4
    10U,	// PseudoVNSRL_WV_MF4_MASK
    10U,	// PseudoVNSRL_WV_MF8
    10U,	// PseudoVNSRL_WV_MF8_MASK
    10U,	// PseudoVNSRL_WX_M1
    10U,	// PseudoVNSRL_WX_M1_MASK
    10U,	// PseudoVNSRL_WX_M2
    10U,	// PseudoVNSRL_WX_M2_MASK
    10U,	// PseudoVNSRL_WX_M4
    10U,	// PseudoVNSRL_WX_M4_MASK
    10U,	// PseudoVNSRL_WX_MF2
    10U,	// PseudoVNSRL_WX_MF2_MASK
    10U,	// PseudoVNSRL_WX_MF4
    10U,	// PseudoVNSRL_WX_MF4_MASK
    10U,	// PseudoVNSRL_WX_MF8
    10U,	// PseudoVNSRL_WX_MF8_MASK
    10U,	// PseudoVOR_VI_M1
    10U,	// PseudoVOR_VI_M1_MASK
    10U,	// PseudoVOR_VI_M2
    10U,	// PseudoVOR_VI_M2_MASK
    10U,	// PseudoVOR_VI_M4
    10U,	// PseudoVOR_VI_M4_MASK
    10U,	// PseudoVOR_VI_M8
    10U,	// PseudoVOR_VI_M8_MASK
    10U,	// PseudoVOR_VI_MF2
    10U,	// PseudoVOR_VI_MF2_MASK
    10U,	// PseudoVOR_VI_MF4
    10U,	// PseudoVOR_VI_MF4_MASK
    10U,	// PseudoVOR_VI_MF8
    10U,	// PseudoVOR_VI_MF8_MASK
    10U,	// PseudoVOR_VV_M1
    10U,	// PseudoVOR_VV_M1_MASK
    10U,	// PseudoVOR_VV_M2
    10U,	// PseudoVOR_VV_M2_MASK
    10U,	// PseudoVOR_VV_M4
    10U,	// PseudoVOR_VV_M4_MASK
    10U,	// PseudoVOR_VV_M8
    10U,	// PseudoVOR_VV_M8_MASK
    10U,	// PseudoVOR_VV_MF2
    10U,	// PseudoVOR_VV_MF2_MASK
    10U,	// PseudoVOR_VV_MF4
    10U,	// PseudoVOR_VV_MF4_MASK
    10U,	// PseudoVOR_VV_MF8
    10U,	// PseudoVOR_VV_MF8_MASK
    10U,	// PseudoVOR_VX_M1
    10U,	// PseudoVOR_VX_M1_MASK
    10U,	// PseudoVOR_VX_M2
    10U,	// PseudoVOR_VX_M2_MASK
    10U,	// PseudoVOR_VX_M4
    10U,	// PseudoVOR_VX_M4_MASK
    10U,	// PseudoVOR_VX_M8
    10U,	// PseudoVOR_VX_M8_MASK
    10U,	// PseudoVOR_VX_MF2
    10U,	// PseudoVOR_VX_MF2_MASK
    10U,	// PseudoVOR_VX_MF4
    10U,	// PseudoVOR_VX_MF4_MASK
    10U,	// PseudoVOR_VX_MF8
    10U,	// PseudoVOR_VX_MF8_MASK
    10U,	// PseudoVPOPC_M_B1
    10U,	// PseudoVPOPC_M_B16
    10U,	// PseudoVPOPC_M_B16_MASK
    10U,	// PseudoVPOPC_M_B1_MASK
    10U,	// PseudoVPOPC_M_B2
    10U,	// PseudoVPOPC_M_B2_MASK
    10U,	// PseudoVPOPC_M_B32
    10U,	// PseudoVPOPC_M_B32_MASK
    10U,	// PseudoVPOPC_M_B4
    10U,	// PseudoVPOPC_M_B4_MASK
    10U,	// PseudoVPOPC_M_B64
    10U,	// PseudoVPOPC_M_B64_MASK
    10U,	// PseudoVPOPC_M_B8
    10U,	// PseudoVPOPC_M_B8_MASK
    10U,	// PseudoVREDAND_VS_M1
    10U,	// PseudoVREDAND_VS_M1_MASK
    10U,	// PseudoVREDAND_VS_M2
    10U,	// PseudoVREDAND_VS_M2_MASK
    10U,	// PseudoVREDAND_VS_M4
    10U,	// PseudoVREDAND_VS_M4_MASK
    10U,	// PseudoVREDAND_VS_M8
    10U,	// PseudoVREDAND_VS_M8_MASK
    10U,	// PseudoVREDAND_VS_MF2
    10U,	// PseudoVREDAND_VS_MF2_MASK
    10U,	// PseudoVREDAND_VS_MF4
    10U,	// PseudoVREDAND_VS_MF4_MASK
    10U,	// PseudoVREDAND_VS_MF8
    10U,	// PseudoVREDAND_VS_MF8_MASK
    10U,	// PseudoVREDMAXU_VS_M1
    10U,	// PseudoVREDMAXU_VS_M1_MASK
    10U,	// PseudoVREDMAXU_VS_M2
    10U,	// PseudoVREDMAXU_VS_M2_MASK
    10U,	// PseudoVREDMAXU_VS_M4
    10U,	// PseudoVREDMAXU_VS_M4_MASK
    10U,	// PseudoVREDMAXU_VS_M8
    10U,	// PseudoVREDMAXU_VS_M8_MASK
    10U,	// PseudoVREDMAXU_VS_MF2
    10U,	// PseudoVREDMAXU_VS_MF2_MASK
    10U,	// PseudoVREDMAXU_VS_MF4
    10U,	// PseudoVREDMAXU_VS_MF4_MASK
    10U,	// PseudoVREDMAXU_VS_MF8
    10U,	// PseudoVREDMAXU_VS_MF8_MASK
    10U,	// PseudoVREDMAX_VS_M1
    10U,	// PseudoVREDMAX_VS_M1_MASK
    10U,	// PseudoVREDMAX_VS_M2
    10U,	// PseudoVREDMAX_VS_M2_MASK
    10U,	// PseudoVREDMAX_VS_M4
    10U,	// PseudoVREDMAX_VS_M4_MASK
    10U,	// PseudoVREDMAX_VS_M8
    10U,	// PseudoVREDMAX_VS_M8_MASK
    10U,	// PseudoVREDMAX_VS_MF2
    10U,	// PseudoVREDMAX_VS_MF2_MASK
    10U,	// PseudoVREDMAX_VS_MF4
    10U,	// PseudoVREDMAX_VS_MF4_MASK
    10U,	// PseudoVREDMAX_VS_MF8
    10U,	// PseudoVREDMAX_VS_MF8_MASK
    10U,	// PseudoVREDMINU_VS_M1
    10U,	// PseudoVREDMINU_VS_M1_MASK
    10U,	// PseudoVREDMINU_VS_M2
    10U,	// PseudoVREDMINU_VS_M2_MASK
    10U,	// PseudoVREDMINU_VS_M4
    10U,	// PseudoVREDMINU_VS_M4_MASK
    10U,	// PseudoVREDMINU_VS_M8
    10U,	// PseudoVREDMINU_VS_M8_MASK
    10U,	// PseudoVREDMINU_VS_MF2
    10U,	// PseudoVREDMINU_VS_MF2_MASK
    10U,	// PseudoVREDMINU_VS_MF4
    10U,	// PseudoVREDMINU_VS_MF4_MASK
    10U,	// PseudoVREDMINU_VS_MF8
    10U,	// PseudoVREDMINU_VS_MF8_MASK
    10U,	// PseudoVREDMIN_VS_M1
    10U,	// PseudoVREDMIN_VS_M1_MASK
    10U,	// PseudoVREDMIN_VS_M2
    10U,	// PseudoVREDMIN_VS_M2_MASK
    10U,	// PseudoVREDMIN_VS_M4
    10U,	// PseudoVREDMIN_VS_M4_MASK
    10U,	// PseudoVREDMIN_VS_M8
    10U,	// PseudoVREDMIN_VS_M8_MASK
    10U,	// PseudoVREDMIN_VS_MF2
    10U,	// PseudoVREDMIN_VS_MF2_MASK
    10U,	// PseudoVREDMIN_VS_MF4
    10U,	// PseudoVREDMIN_VS_MF4_MASK
    10U,	// PseudoVREDMIN_VS_MF8
    10U,	// PseudoVREDMIN_VS_MF8_MASK
    10U,	// PseudoVREDOR_VS_M1
    10U,	// PseudoVREDOR_VS_M1_MASK
    10U,	// PseudoVREDOR_VS_M2
    10U,	// PseudoVREDOR_VS_M2_MASK
    10U,	// PseudoVREDOR_VS_M4
    10U,	// PseudoVREDOR_VS_M4_MASK
    10U,	// PseudoVREDOR_VS_M8
    10U,	// PseudoVREDOR_VS_M8_MASK
    10U,	// PseudoVREDOR_VS_MF2
    10U,	// PseudoVREDOR_VS_MF2_MASK
    10U,	// PseudoVREDOR_VS_MF4
    10U,	// PseudoVREDOR_VS_MF4_MASK
    10U,	// PseudoVREDOR_VS_MF8
    10U,	// PseudoVREDOR_VS_MF8_MASK
    10U,	// PseudoVREDSUM_VS_M1
    10U,	// PseudoVREDSUM_VS_M1_MASK
    10U,	// PseudoVREDSUM_VS_M2
    10U,	// PseudoVREDSUM_VS_M2_MASK
    10U,	// PseudoVREDSUM_VS_M4
    10U,	// PseudoVREDSUM_VS_M4_MASK
    10U,	// PseudoVREDSUM_VS_M8
    10U,	// PseudoVREDSUM_VS_M8_MASK
    10U,	// PseudoVREDSUM_VS_MF2
    10U,	// PseudoVREDSUM_VS_MF2_MASK
    10U,	// PseudoVREDSUM_VS_MF4
    10U,	// PseudoVREDSUM_VS_MF4_MASK
    10U,	// PseudoVREDSUM_VS_MF8
    10U,	// PseudoVREDSUM_VS_MF8_MASK
    10U,	// PseudoVREDXOR_VS_M1
    10U,	// PseudoVREDXOR_VS_M1_MASK
    10U,	// PseudoVREDXOR_VS_M2
    10U,	// PseudoVREDXOR_VS_M2_MASK
    10U,	// PseudoVREDXOR_VS_M4
    10U,	// PseudoVREDXOR_VS_M4_MASK
    10U,	// PseudoVREDXOR_VS_M8
    10U,	// PseudoVREDXOR_VS_M8_MASK
    10U,	// PseudoVREDXOR_VS_MF2
    10U,	// PseudoVREDXOR_VS_MF2_MASK
    10U,	// PseudoVREDXOR_VS_MF4
    10U,	// PseudoVREDXOR_VS_MF4_MASK
    10U,	// PseudoVREDXOR_VS_MF8
    10U,	// PseudoVREDXOR_VS_MF8_MASK
    10U,	// PseudoVREMU_VV_M1
    10U,	// PseudoVREMU_VV_M1_MASK
    10U,	// PseudoVREMU_VV_M2
    10U,	// PseudoVREMU_VV_M2_MASK
    10U,	// PseudoVREMU_VV_M4
    10U,	// PseudoVREMU_VV_M4_MASK
    10U,	// PseudoVREMU_VV_M8
    10U,	// PseudoVREMU_VV_M8_MASK
    10U,	// PseudoVREMU_VV_MF2
    10U,	// PseudoVREMU_VV_MF2_MASK
    10U,	// PseudoVREMU_VV_MF4
    10U,	// PseudoVREMU_VV_MF4_MASK
    10U,	// PseudoVREMU_VV_MF8
    10U,	// PseudoVREMU_VV_MF8_MASK
    10U,	// PseudoVREMU_VX_M1
    10U,	// PseudoVREMU_VX_M1_MASK
    10U,	// PseudoVREMU_VX_M2
    10U,	// PseudoVREMU_VX_M2_MASK
    10U,	// PseudoVREMU_VX_M4
    10U,	// PseudoVREMU_VX_M4_MASK
    10U,	// PseudoVREMU_VX_M8
    10U,	// PseudoVREMU_VX_M8_MASK
    10U,	// PseudoVREMU_VX_MF2
    10U,	// PseudoVREMU_VX_MF2_MASK
    10U,	// PseudoVREMU_VX_MF4
    10U,	// PseudoVREMU_VX_MF4_MASK
    10U,	// PseudoVREMU_VX_MF8
    10U,	// PseudoVREMU_VX_MF8_MASK
    10U,	// PseudoVREM_VV_M1
    10U,	// PseudoVREM_VV_M1_MASK
    10U,	// PseudoVREM_VV_M2
    10U,	// PseudoVREM_VV_M2_MASK
    10U,	// PseudoVREM_VV_M4
    10U,	// PseudoVREM_VV_M4_MASK
    10U,	// PseudoVREM_VV_M8
    10U,	// PseudoVREM_VV_M8_MASK
    10U,	// PseudoVREM_VV_MF2
    10U,	// PseudoVREM_VV_MF2_MASK
    10U,	// PseudoVREM_VV_MF4
    10U,	// PseudoVREM_VV_MF4_MASK
    10U,	// PseudoVREM_VV_MF8
    10U,	// PseudoVREM_VV_MF8_MASK
    10U,	// PseudoVREM_VX_M1
    10U,	// PseudoVREM_VX_M1_MASK
    10U,	// PseudoVREM_VX_M2
    10U,	// PseudoVREM_VX_M2_MASK
    10U,	// PseudoVREM_VX_M4
    10U,	// PseudoVREM_VX_M4_MASK
    10U,	// PseudoVREM_VX_M8
    10U,	// PseudoVREM_VX_M8_MASK
    10U,	// PseudoVREM_VX_MF2
    10U,	// PseudoVREM_VX_MF2_MASK
    10U,	// PseudoVREM_VX_MF4
    10U,	// PseudoVREM_VX_MF4_MASK
    10U,	// PseudoVREM_VX_MF8
    10U,	// PseudoVREM_VX_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_M1
    10U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_M2
    10U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_MF2
    10U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M1_MF4
    10U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M1
    10U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M2
    10U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_M4
    10U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M2_MF2
    10U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M1
    10U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M2
    10U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M4
    10U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M4_M8
    10U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M2
    10U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M4
    10U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    10U,	// PseudoVRGATHEREI16_VV_M8_M8
    10U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_M1
    10U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    10U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    10U,	// PseudoVRGATHER_VI_M1
    10U,	// PseudoVRGATHER_VI_M1_MASK
    10U,	// PseudoVRGATHER_VI_M2
    10U,	// PseudoVRGATHER_VI_M2_MASK
    10U,	// PseudoVRGATHER_VI_M4
    10U,	// PseudoVRGATHER_VI_M4_MASK
    10U,	// PseudoVRGATHER_VI_M8
    10U,	// PseudoVRGATHER_VI_M8_MASK
    10U,	// PseudoVRGATHER_VI_MF2
    10U,	// PseudoVRGATHER_VI_MF2_MASK
    10U,	// PseudoVRGATHER_VI_MF4
    10U,	// PseudoVRGATHER_VI_MF4_MASK
    10U,	// PseudoVRGATHER_VI_MF8
    10U,	// PseudoVRGATHER_VI_MF8_MASK
    10U,	// PseudoVRGATHER_VV_M1
    10U,	// PseudoVRGATHER_VV_M1_MASK
    10U,	// PseudoVRGATHER_VV_M2
    10U,	// PseudoVRGATHER_VV_M2_MASK
    10U,	// PseudoVRGATHER_VV_M4
    10U,	// PseudoVRGATHER_VV_M4_MASK
    10U,	// PseudoVRGATHER_VV_M8
    10U,	// PseudoVRGATHER_VV_M8_MASK
    10U,	// PseudoVRGATHER_VV_MF2
    10U,	// PseudoVRGATHER_VV_MF2_MASK
    10U,	// PseudoVRGATHER_VV_MF4
    10U,	// PseudoVRGATHER_VV_MF4_MASK
    10U,	// PseudoVRGATHER_VV_MF8
    10U,	// PseudoVRGATHER_VV_MF8_MASK
    10U,	// PseudoVRGATHER_VX_M1
    10U,	// PseudoVRGATHER_VX_M1_MASK
    10U,	// PseudoVRGATHER_VX_M2
    10U,	// PseudoVRGATHER_VX_M2_MASK
    10U,	// PseudoVRGATHER_VX_M4
    10U,	// PseudoVRGATHER_VX_M4_MASK
    10U,	// PseudoVRGATHER_VX_M8
    10U,	// PseudoVRGATHER_VX_M8_MASK
    10U,	// PseudoVRGATHER_VX_MF2
    10U,	// PseudoVRGATHER_VX_MF2_MASK
    10U,	// PseudoVRGATHER_VX_MF4
    10U,	// PseudoVRGATHER_VX_MF4_MASK
    10U,	// PseudoVRGATHER_VX_MF8
    10U,	// PseudoVRGATHER_VX_MF8_MASK
    10U,	// PseudoVRSUB_VI_M1
    10U,	// PseudoVRSUB_VI_M1_MASK
    10U,	// PseudoVRSUB_VI_M2
    10U,	// PseudoVRSUB_VI_M2_MASK
    10U,	// PseudoVRSUB_VI_M4
    10U,	// PseudoVRSUB_VI_M4_MASK
    10U,	// PseudoVRSUB_VI_M8
    10U,	// PseudoVRSUB_VI_M8_MASK
    10U,	// PseudoVRSUB_VI_MF2
    10U,	// PseudoVRSUB_VI_MF2_MASK
    10U,	// PseudoVRSUB_VI_MF4
    10U,	// PseudoVRSUB_VI_MF4_MASK
    10U,	// PseudoVRSUB_VI_MF8
    10U,	// PseudoVRSUB_VI_MF8_MASK
    10U,	// PseudoVRSUB_VX_M1
    10U,	// PseudoVRSUB_VX_M1_MASK
    10U,	// PseudoVRSUB_VX_M2
    10U,	// PseudoVRSUB_VX_M2_MASK
    10U,	// PseudoVRSUB_VX_M4
    10U,	// PseudoVRSUB_VX_M4_MASK
    10U,	// PseudoVRSUB_VX_M8
    10U,	// PseudoVRSUB_VX_M8_MASK
    10U,	// PseudoVRSUB_VX_MF2
    10U,	// PseudoVRSUB_VX_MF2_MASK
    10U,	// PseudoVRSUB_VX_MF4
    10U,	// PseudoVRSUB_VX_MF4_MASK
    10U,	// PseudoVRSUB_VX_MF8
    10U,	// PseudoVRSUB_VX_MF8_MASK
    10U,	// PseudoVSADDU_VI_M1
    10U,	// PseudoVSADDU_VI_M1_MASK
    10U,	// PseudoVSADDU_VI_M2
    10U,	// PseudoVSADDU_VI_M2_MASK
    10U,	// PseudoVSADDU_VI_M4
    10U,	// PseudoVSADDU_VI_M4_MASK
    10U,	// PseudoVSADDU_VI_M8
    10U,	// PseudoVSADDU_VI_M8_MASK
    10U,	// PseudoVSADDU_VI_MF2
    10U,	// PseudoVSADDU_VI_MF2_MASK
    10U,	// PseudoVSADDU_VI_MF4
    10U,	// PseudoVSADDU_VI_MF4_MASK
    10U,	// PseudoVSADDU_VI_MF8
    10U,	// PseudoVSADDU_VI_MF8_MASK
    10U,	// PseudoVSADDU_VV_M1
    10U,	// PseudoVSADDU_VV_M1_MASK
    10U,	// PseudoVSADDU_VV_M2
    10U,	// PseudoVSADDU_VV_M2_MASK
    10U,	// PseudoVSADDU_VV_M4
    10U,	// PseudoVSADDU_VV_M4_MASK
    10U,	// PseudoVSADDU_VV_M8
    10U,	// PseudoVSADDU_VV_M8_MASK
    10U,	// PseudoVSADDU_VV_MF2
    10U,	// PseudoVSADDU_VV_MF2_MASK
    10U,	// PseudoVSADDU_VV_MF4
    10U,	// PseudoVSADDU_VV_MF4_MASK
    10U,	// PseudoVSADDU_VV_MF8
    10U,	// PseudoVSADDU_VV_MF8_MASK
    10U,	// PseudoVSADDU_VX_M1
    10U,	// PseudoVSADDU_VX_M1_MASK
    10U,	// PseudoVSADDU_VX_M2
    10U,	// PseudoVSADDU_VX_M2_MASK
    10U,	// PseudoVSADDU_VX_M4
    10U,	// PseudoVSADDU_VX_M4_MASK
    10U,	// PseudoVSADDU_VX_M8
    10U,	// PseudoVSADDU_VX_M8_MASK
    10U,	// PseudoVSADDU_VX_MF2
    10U,	// PseudoVSADDU_VX_MF2_MASK
    10U,	// PseudoVSADDU_VX_MF4
    10U,	// PseudoVSADDU_VX_MF4_MASK
    10U,	// PseudoVSADDU_VX_MF8
    10U,	// PseudoVSADDU_VX_MF8_MASK
    10U,	// PseudoVSADD_VI_M1
    10U,	// PseudoVSADD_VI_M1_MASK
    10U,	// PseudoVSADD_VI_M2
    10U,	// PseudoVSADD_VI_M2_MASK
    10U,	// PseudoVSADD_VI_M4
    10U,	// PseudoVSADD_VI_M4_MASK
    10U,	// PseudoVSADD_VI_M8
    10U,	// PseudoVSADD_VI_M8_MASK
    10U,	// PseudoVSADD_VI_MF2
    10U,	// PseudoVSADD_VI_MF2_MASK
    10U,	// PseudoVSADD_VI_MF4
    10U,	// PseudoVSADD_VI_MF4_MASK
    10U,	// PseudoVSADD_VI_MF8
    10U,	// PseudoVSADD_VI_MF8_MASK
    10U,	// PseudoVSADD_VV_M1
    10U,	// PseudoVSADD_VV_M1_MASK
    10U,	// PseudoVSADD_VV_M2
    10U,	// PseudoVSADD_VV_M2_MASK
    10U,	// PseudoVSADD_VV_M4
    10U,	// PseudoVSADD_VV_M4_MASK
    10U,	// PseudoVSADD_VV_M8
    10U,	// PseudoVSADD_VV_M8_MASK
    10U,	// PseudoVSADD_VV_MF2
    10U,	// PseudoVSADD_VV_MF2_MASK
    10U,	// PseudoVSADD_VV_MF4
    10U,	// PseudoVSADD_VV_MF4_MASK
    10U,	// PseudoVSADD_VV_MF8
    10U,	// PseudoVSADD_VV_MF8_MASK
    10U,	// PseudoVSADD_VX_M1
    10U,	// PseudoVSADD_VX_M1_MASK
    10U,	// PseudoVSADD_VX_M2
    10U,	// PseudoVSADD_VX_M2_MASK
    10U,	// PseudoVSADD_VX_M4
    10U,	// PseudoVSADD_VX_M4_MASK
    10U,	// PseudoVSADD_VX_M8
    10U,	// PseudoVSADD_VX_M8_MASK
    10U,	// PseudoVSADD_VX_MF2
    10U,	// PseudoVSADD_VX_MF2_MASK
    10U,	// PseudoVSADD_VX_MF4
    10U,	// PseudoVSADD_VX_MF4_MASK
    10U,	// PseudoVSADD_VX_MF8
    10U,	// PseudoVSADD_VX_MF8_MASK
    10U,	// PseudoVSBC_VVM_M1
    10U,	// PseudoVSBC_VVM_M2
    10U,	// PseudoVSBC_VVM_M4
    10U,	// PseudoVSBC_VVM_M8
    10U,	// PseudoVSBC_VVM_MF2
    10U,	// PseudoVSBC_VVM_MF4
    10U,	// PseudoVSBC_VVM_MF8
    10U,	// PseudoVSBC_VXM_M1
    10U,	// PseudoVSBC_VXM_M2
    10U,	// PseudoVSBC_VXM_M4
    10U,	// PseudoVSBC_VXM_M8
    10U,	// PseudoVSBC_VXM_MF2
    10U,	// PseudoVSBC_VXM_MF4
    10U,	// PseudoVSBC_VXM_MF8
    10U,	// PseudoVSE16_V_M1
    10U,	// PseudoVSE16_V_M1_MASK
    10U,	// PseudoVSE16_V_M2
    10U,	// PseudoVSE16_V_M2_MASK
    10U,	// PseudoVSE16_V_M4
    10U,	// PseudoVSE16_V_M4_MASK
    10U,	// PseudoVSE16_V_M8
    10U,	// PseudoVSE16_V_M8_MASK
    10U,	// PseudoVSE16_V_MF2
    10U,	// PseudoVSE16_V_MF2_MASK
    10U,	// PseudoVSE16_V_MF4
    10U,	// PseudoVSE16_V_MF4_MASK
    10U,	// PseudoVSE1_V_B1
    10U,	// PseudoVSE1_V_B16
    10U,	// PseudoVSE1_V_B2
    10U,	// PseudoVSE1_V_B32
    10U,	// PseudoVSE1_V_B4
    10U,	// PseudoVSE1_V_B64
    10U,	// PseudoVSE1_V_B8
    10U,	// PseudoVSE32_V_M1
    10U,	// PseudoVSE32_V_M1_MASK
    10U,	// PseudoVSE32_V_M2
    10U,	// PseudoVSE32_V_M2_MASK
    10U,	// PseudoVSE32_V_M4
    10U,	// PseudoVSE32_V_M4_MASK
    10U,	// PseudoVSE32_V_M8
    10U,	// PseudoVSE32_V_M8_MASK
    10U,	// PseudoVSE32_V_MF2
    10U,	// PseudoVSE32_V_MF2_MASK
    10U,	// PseudoVSE64_V_M1
    10U,	// PseudoVSE64_V_M1_MASK
    10U,	// PseudoVSE64_V_M2
    10U,	// PseudoVSE64_V_M2_MASK
    10U,	// PseudoVSE64_V_M4
    10U,	// PseudoVSE64_V_M4_MASK
    10U,	// PseudoVSE64_V_M8
    10U,	// PseudoVSE64_V_M8_MASK
    10U,	// PseudoVSE8_V_M1
    10U,	// PseudoVSE8_V_M1_MASK
    10U,	// PseudoVSE8_V_M2
    10U,	// PseudoVSE8_V_M2_MASK
    10U,	// PseudoVSE8_V_M4
    10U,	// PseudoVSE8_V_M4_MASK
    10U,	// PseudoVSE8_V_M8
    10U,	// PseudoVSE8_V_M8_MASK
    10U,	// PseudoVSE8_V_MF2
    10U,	// PseudoVSE8_V_MF2_MASK
    10U,	// PseudoVSE8_V_MF4
    10U,	// PseudoVSE8_V_MF4_MASK
    10U,	// PseudoVSE8_V_MF8
    10U,	// PseudoVSE8_V_MF8_MASK
    10U,	// PseudoVSETIVLI
    10U,	// PseudoVSETVLI
    10U,	// PseudoVSEXT_VF2_M1
    10U,	// PseudoVSEXT_VF2_M1_MASK
    10U,	// PseudoVSEXT_VF2_M2
    10U,	// PseudoVSEXT_VF2_M2_MASK
    10U,	// PseudoVSEXT_VF2_M4
    10U,	// PseudoVSEXT_VF2_M4_MASK
    10U,	// PseudoVSEXT_VF2_M8
    10U,	// PseudoVSEXT_VF2_M8_MASK
    10U,	// PseudoVSEXT_VF2_MF2
    10U,	// PseudoVSEXT_VF2_MF2_MASK
    10U,	// PseudoVSEXT_VF2_MF4
    10U,	// PseudoVSEXT_VF2_MF4_MASK
    10U,	// PseudoVSEXT_VF4_M1
    10U,	// PseudoVSEXT_VF4_M1_MASK
    10U,	// PseudoVSEXT_VF4_M2
    10U,	// PseudoVSEXT_VF4_M2_MASK
    10U,	// PseudoVSEXT_VF4_M4
    10U,	// PseudoVSEXT_VF4_M4_MASK
    10U,	// PseudoVSEXT_VF4_M8
    10U,	// PseudoVSEXT_VF4_M8_MASK
    10U,	// PseudoVSEXT_VF4_MF2
    10U,	// PseudoVSEXT_VF4_MF2_MASK
    10U,	// PseudoVSEXT_VF8_M1
    10U,	// PseudoVSEXT_VF8_M1_MASK
    10U,	// PseudoVSEXT_VF8_M2
    10U,	// PseudoVSEXT_VF8_M2_MASK
    10U,	// PseudoVSEXT_VF8_M4
    10U,	// PseudoVSEXT_VF8_M4_MASK
    10U,	// PseudoVSEXT_VF8_M8
    10U,	// PseudoVSEXT_VF8_M8_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M1
    10U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M2
    10U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M4
    10U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_M8
    10U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF2
    10U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF4
    10U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    10U,	// PseudoVSLIDE1DOWN_VX_MF8
    10U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    10U,	// PseudoVSLIDE1UP_VX_M1
    10U,	// PseudoVSLIDE1UP_VX_M1_MASK
    10U,	// PseudoVSLIDE1UP_VX_M2
    10U,	// PseudoVSLIDE1UP_VX_M2_MASK
    10U,	// PseudoVSLIDE1UP_VX_M4
    10U,	// PseudoVSLIDE1UP_VX_M4_MASK
    10U,	// PseudoVSLIDE1UP_VX_M8
    10U,	// PseudoVSLIDE1UP_VX_M8_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF2
    10U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF4
    10U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    10U,	// PseudoVSLIDE1UP_VX_MF8
    10U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M1
    10U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M2
    10U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M4
    10U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    10U,	// PseudoVSLIDEDOWN_VI_M8
    10U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF2
    10U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF4
    10U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    10U,	// PseudoVSLIDEDOWN_VI_MF8
    10U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M1
    10U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M2
    10U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M4
    10U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    10U,	// PseudoVSLIDEDOWN_VX_M8
    10U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF2
    10U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF4
    10U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    10U,	// PseudoVSLIDEDOWN_VX_MF8
    10U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    10U,	// PseudoVSLIDEUP_VI_M1
    10U,	// PseudoVSLIDEUP_VI_M1_MASK
    10U,	// PseudoVSLIDEUP_VI_M2
    10U,	// PseudoVSLIDEUP_VI_M2_MASK
    10U,	// PseudoVSLIDEUP_VI_M4
    10U,	// PseudoVSLIDEUP_VI_M4_MASK
    10U,	// PseudoVSLIDEUP_VI_M8
    10U,	// PseudoVSLIDEUP_VI_M8_MASK
    10U,	// PseudoVSLIDEUP_VI_MF2
    10U,	// PseudoVSLIDEUP_VI_MF2_MASK
    10U,	// PseudoVSLIDEUP_VI_MF4
    10U,	// PseudoVSLIDEUP_VI_MF4_MASK
    10U,	// PseudoVSLIDEUP_VI_MF8
    10U,	// PseudoVSLIDEUP_VI_MF8_MASK
    10U,	// PseudoVSLIDEUP_VX_M1
    10U,	// PseudoVSLIDEUP_VX_M1_MASK
    10U,	// PseudoVSLIDEUP_VX_M2
    10U,	// PseudoVSLIDEUP_VX_M2_MASK
    10U,	// PseudoVSLIDEUP_VX_M4
    10U,	// PseudoVSLIDEUP_VX_M4_MASK
    10U,	// PseudoVSLIDEUP_VX_M8
    10U,	// PseudoVSLIDEUP_VX_M8_MASK
    10U,	// PseudoVSLIDEUP_VX_MF2
    10U,	// PseudoVSLIDEUP_VX_MF2_MASK
    10U,	// PseudoVSLIDEUP_VX_MF4
    10U,	// PseudoVSLIDEUP_VX_MF4_MASK
    10U,	// PseudoVSLIDEUP_VX_MF8
    10U,	// PseudoVSLIDEUP_VX_MF8_MASK
    10U,	// PseudoVSLL_VI_M1
    10U,	// PseudoVSLL_VI_M1_MASK
    10U,	// PseudoVSLL_VI_M2
    10U,	// PseudoVSLL_VI_M2_MASK
    10U,	// PseudoVSLL_VI_M4
    10U,	// PseudoVSLL_VI_M4_MASK
    10U,	// PseudoVSLL_VI_M8
    10U,	// PseudoVSLL_VI_M8_MASK
    10U,	// PseudoVSLL_VI_MF2
    10U,	// PseudoVSLL_VI_MF2_MASK
    10U,	// PseudoVSLL_VI_MF4
    10U,	// PseudoVSLL_VI_MF4_MASK
    10U,	// PseudoVSLL_VI_MF8
    10U,	// PseudoVSLL_VI_MF8_MASK
    10U,	// PseudoVSLL_VV_M1
    10U,	// PseudoVSLL_VV_M1_MASK
    10U,	// PseudoVSLL_VV_M2
    10U,	// PseudoVSLL_VV_M2_MASK
    10U,	// PseudoVSLL_VV_M4
    10U,	// PseudoVSLL_VV_M4_MASK
    10U,	// PseudoVSLL_VV_M8
    10U,	// PseudoVSLL_VV_M8_MASK
    10U,	// PseudoVSLL_VV_MF2
    10U,	// PseudoVSLL_VV_MF2_MASK
    10U,	// PseudoVSLL_VV_MF4
    10U,	// PseudoVSLL_VV_MF4_MASK
    10U,	// PseudoVSLL_VV_MF8
    10U,	// PseudoVSLL_VV_MF8_MASK
    10U,	// PseudoVSLL_VX_M1
    10U,	// PseudoVSLL_VX_M1_MASK
    10U,	// PseudoVSLL_VX_M2
    10U,	// PseudoVSLL_VX_M2_MASK
    10U,	// PseudoVSLL_VX_M4
    10U,	// PseudoVSLL_VX_M4_MASK
    10U,	// PseudoVSLL_VX_M8
    10U,	// PseudoVSLL_VX_M8_MASK
    10U,	// PseudoVSLL_VX_MF2
    10U,	// PseudoVSLL_VX_MF2_MASK
    10U,	// PseudoVSLL_VX_MF4
    10U,	// PseudoVSLL_VX_MF4_MASK
    10U,	// PseudoVSLL_VX_MF8
    10U,	// PseudoVSLL_VX_MF8_MASK
    10U,	// PseudoVSMUL_VV_M1
    10U,	// PseudoVSMUL_VV_M1_MASK
    10U,	// PseudoVSMUL_VV_M2
    10U,	// PseudoVSMUL_VV_M2_MASK
    10U,	// PseudoVSMUL_VV_M4
    10U,	// PseudoVSMUL_VV_M4_MASK
    10U,	// PseudoVSMUL_VV_M8
    10U,	// PseudoVSMUL_VV_M8_MASK
    10U,	// PseudoVSMUL_VV_MF2
    10U,	// PseudoVSMUL_VV_MF2_MASK
    10U,	// PseudoVSMUL_VV_MF4
    10U,	// PseudoVSMUL_VV_MF4_MASK
    10U,	// PseudoVSMUL_VV_MF8
    10U,	// PseudoVSMUL_VV_MF8_MASK
    10U,	// PseudoVSMUL_VX_M1
    10U,	// PseudoVSMUL_VX_M1_MASK
    10U,	// PseudoVSMUL_VX_M2
    10U,	// PseudoVSMUL_VX_M2_MASK
    10U,	// PseudoVSMUL_VX_M4
    10U,	// PseudoVSMUL_VX_M4_MASK
    10U,	// PseudoVSMUL_VX_M8
    10U,	// PseudoVSMUL_VX_M8_MASK
    10U,	// PseudoVSMUL_VX_MF2
    10U,	// PseudoVSMUL_VX_MF2_MASK
    10U,	// PseudoVSMUL_VX_MF4
    10U,	// PseudoVSMUL_VX_MF4_MASK
    10U,	// PseudoVSMUL_VX_MF8
    10U,	// PseudoVSMUL_VX_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M1_M1
    10U,	// PseudoVSOXEI16_V_M1_M1_MASK
    10U,	// PseudoVSOXEI16_V_M1_M2
    10U,	// PseudoVSOXEI16_V_M1_M2_MASK
    10U,	// PseudoVSOXEI16_V_M1_M4
    10U,	// PseudoVSOXEI16_V_M1_M4_MASK
    10U,	// PseudoVSOXEI16_V_M1_M8
    10U,	// PseudoVSOXEI16_V_M1_M8_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF2
    10U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF4
    10U,	// PseudoVSOXEI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M1_MF8
    10U,	// PseudoVSOXEI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M2_M1
    10U,	// PseudoVSOXEI16_V_M2_M1_MASK
    10U,	// PseudoVSOXEI16_V_M2_M2
    10U,	// PseudoVSOXEI16_V_M2_M2_MASK
    10U,	// PseudoVSOXEI16_V_M2_M4
    10U,	// PseudoVSOXEI16_V_M2_M4_MASK
    10U,	// PseudoVSOXEI16_V_M2_M8
    10U,	// PseudoVSOXEI16_V_M2_M8_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF2
    10U,	// PseudoVSOXEI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF4
    10U,	// PseudoVSOXEI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M2_MF8
    10U,	// PseudoVSOXEI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M4_M1
    10U,	// PseudoVSOXEI16_V_M4_M1_MASK
    10U,	// PseudoVSOXEI16_V_M4_M2
    10U,	// PseudoVSOXEI16_V_M4_M2_MASK
    10U,	// PseudoVSOXEI16_V_M4_M4
    10U,	// PseudoVSOXEI16_V_M4_M4_MASK
    10U,	// PseudoVSOXEI16_V_M4_M8
    10U,	// PseudoVSOXEI16_V_M4_M8_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF2
    10U,	// PseudoVSOXEI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF4
    10U,	// PseudoVSOXEI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M4_MF8
    10U,	// PseudoVSOXEI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI16_V_M8_M1
    10U,	// PseudoVSOXEI16_V_M8_M1_MASK
    10U,	// PseudoVSOXEI16_V_M8_M2
    10U,	// PseudoVSOXEI16_V_M8_M2_MASK
    10U,	// PseudoVSOXEI16_V_M8_M4
    10U,	// PseudoVSOXEI16_V_M8_M4_MASK
    10U,	// PseudoVSOXEI16_V_M8_M8
    10U,	// PseudoVSOXEI16_V_M8_M8_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF2
    10U,	// PseudoVSOXEI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF4
    10U,	// PseudoVSOXEI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI16_V_M8_MF8
    10U,	// PseudoVSOXEI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M1
    10U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M2
    10U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M4
    10U,	// PseudoVSOXEI16_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI16_V_MF2_M8
    10U,	// PseudoVSOXEI16_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF2
    10U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF4
    10U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI16_V_MF2_MF8
    10U,	// PseudoVSOXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M1
    10U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M2
    10U,	// PseudoVSOXEI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M4
    10U,	// PseudoVSOXEI16_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI16_V_MF4_M8
    10U,	// PseudoVSOXEI16_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF2
    10U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF4
    10U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI16_V_MF4_MF8
    10U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M1_M1
    10U,	// PseudoVSOXEI32_V_M1_M1_MASK
    10U,	// PseudoVSOXEI32_V_M1_M2
    10U,	// PseudoVSOXEI32_V_M1_M2_MASK
    10U,	// PseudoVSOXEI32_V_M1_M4
    10U,	// PseudoVSOXEI32_V_M1_M4_MASK
    10U,	// PseudoVSOXEI32_V_M1_M8
    10U,	// PseudoVSOXEI32_V_M1_M8_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF2
    10U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF4
    10U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M1_MF8
    10U,	// PseudoVSOXEI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M2_M1
    10U,	// PseudoVSOXEI32_V_M2_M1_MASK
    10U,	// PseudoVSOXEI32_V_M2_M2
    10U,	// PseudoVSOXEI32_V_M2_M2_MASK
    10U,	// PseudoVSOXEI32_V_M2_M4
    10U,	// PseudoVSOXEI32_V_M2_M4_MASK
    10U,	// PseudoVSOXEI32_V_M2_M8
    10U,	// PseudoVSOXEI32_V_M2_M8_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF2
    10U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF4
    10U,	// PseudoVSOXEI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M2_MF8
    10U,	// PseudoVSOXEI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M4_M1
    10U,	// PseudoVSOXEI32_V_M4_M1_MASK
    10U,	// PseudoVSOXEI32_V_M4_M2
    10U,	// PseudoVSOXEI32_V_M4_M2_MASK
    10U,	// PseudoVSOXEI32_V_M4_M4
    10U,	// PseudoVSOXEI32_V_M4_M4_MASK
    10U,	// PseudoVSOXEI32_V_M4_M8
    10U,	// PseudoVSOXEI32_V_M4_M8_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF2
    10U,	// PseudoVSOXEI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF4
    10U,	// PseudoVSOXEI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M4_MF8
    10U,	// PseudoVSOXEI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI32_V_M8_M1
    10U,	// PseudoVSOXEI32_V_M8_M1_MASK
    10U,	// PseudoVSOXEI32_V_M8_M2
    10U,	// PseudoVSOXEI32_V_M8_M2_MASK
    10U,	// PseudoVSOXEI32_V_M8_M4
    10U,	// PseudoVSOXEI32_V_M8_M4_MASK
    10U,	// PseudoVSOXEI32_V_M8_M8
    10U,	// PseudoVSOXEI32_V_M8_M8_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF2
    10U,	// PseudoVSOXEI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF4
    10U,	// PseudoVSOXEI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI32_V_M8_MF8
    10U,	// PseudoVSOXEI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M1
    10U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M2
    10U,	// PseudoVSOXEI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M4
    10U,	// PseudoVSOXEI32_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI32_V_MF2_M8
    10U,	// PseudoVSOXEI32_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF2
    10U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF4
    10U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI32_V_MF2_MF8
    10U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M1_M1
    10U,	// PseudoVSOXEI64_V_M1_M1_MASK
    10U,	// PseudoVSOXEI64_V_M1_M2
    10U,	// PseudoVSOXEI64_V_M1_M2_MASK
    10U,	// PseudoVSOXEI64_V_M1_M4
    10U,	// PseudoVSOXEI64_V_M1_M4_MASK
    10U,	// PseudoVSOXEI64_V_M1_M8
    10U,	// PseudoVSOXEI64_V_M1_M8_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF2
    10U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF4
    10U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M1_MF8
    10U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M2_M1
    10U,	// PseudoVSOXEI64_V_M2_M1_MASK
    10U,	// PseudoVSOXEI64_V_M2_M2
    10U,	// PseudoVSOXEI64_V_M2_M2_MASK
    10U,	// PseudoVSOXEI64_V_M2_M4
    10U,	// PseudoVSOXEI64_V_M2_M4_MASK
    10U,	// PseudoVSOXEI64_V_M2_M8
    10U,	// PseudoVSOXEI64_V_M2_M8_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF2
    10U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF4
    10U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M2_MF8
    10U,	// PseudoVSOXEI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M4_M1
    10U,	// PseudoVSOXEI64_V_M4_M1_MASK
    10U,	// PseudoVSOXEI64_V_M4_M2
    10U,	// PseudoVSOXEI64_V_M4_M2_MASK
    10U,	// PseudoVSOXEI64_V_M4_M4
    10U,	// PseudoVSOXEI64_V_M4_M4_MASK
    10U,	// PseudoVSOXEI64_V_M4_M8
    10U,	// PseudoVSOXEI64_V_M4_M8_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF2
    10U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF4
    10U,	// PseudoVSOXEI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M4_MF8
    10U,	// PseudoVSOXEI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI64_V_M8_M1
    10U,	// PseudoVSOXEI64_V_M8_M1_MASK
    10U,	// PseudoVSOXEI64_V_M8_M2
    10U,	// PseudoVSOXEI64_V_M8_M2_MASK
    10U,	// PseudoVSOXEI64_V_M8_M4
    10U,	// PseudoVSOXEI64_V_M8_M4_MASK
    10U,	// PseudoVSOXEI64_V_M8_M8
    10U,	// PseudoVSOXEI64_V_M8_M8_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF2
    10U,	// PseudoVSOXEI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF4
    10U,	// PseudoVSOXEI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI64_V_M8_MF8
    10U,	// PseudoVSOXEI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M1_M1
    10U,	// PseudoVSOXEI8_V_M1_M1_MASK
    10U,	// PseudoVSOXEI8_V_M1_M2
    10U,	// PseudoVSOXEI8_V_M1_M2_MASK
    10U,	// PseudoVSOXEI8_V_M1_M4
    10U,	// PseudoVSOXEI8_V_M1_M4_MASK
    10U,	// PseudoVSOXEI8_V_M1_M8
    10U,	// PseudoVSOXEI8_V_M1_M8_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF2
    10U,	// PseudoVSOXEI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF4
    10U,	// PseudoVSOXEI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M1_MF8
    10U,	// PseudoVSOXEI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M2_M1
    10U,	// PseudoVSOXEI8_V_M2_M1_MASK
    10U,	// PseudoVSOXEI8_V_M2_M2
    10U,	// PseudoVSOXEI8_V_M2_M2_MASK
    10U,	// PseudoVSOXEI8_V_M2_M4
    10U,	// PseudoVSOXEI8_V_M2_M4_MASK
    10U,	// PseudoVSOXEI8_V_M2_M8
    10U,	// PseudoVSOXEI8_V_M2_M8_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF2
    10U,	// PseudoVSOXEI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF4
    10U,	// PseudoVSOXEI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M2_MF8
    10U,	// PseudoVSOXEI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M4_M1
    10U,	// PseudoVSOXEI8_V_M4_M1_MASK
    10U,	// PseudoVSOXEI8_V_M4_M2
    10U,	// PseudoVSOXEI8_V_M4_M2_MASK
    10U,	// PseudoVSOXEI8_V_M4_M4
    10U,	// PseudoVSOXEI8_V_M4_M4_MASK
    10U,	// PseudoVSOXEI8_V_M4_M8
    10U,	// PseudoVSOXEI8_V_M4_M8_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF2
    10U,	// PseudoVSOXEI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF4
    10U,	// PseudoVSOXEI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M4_MF8
    10U,	// PseudoVSOXEI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXEI8_V_M8_M1
    10U,	// PseudoVSOXEI8_V_M8_M1_MASK
    10U,	// PseudoVSOXEI8_V_M8_M2
    10U,	// PseudoVSOXEI8_V_M8_M2_MASK
    10U,	// PseudoVSOXEI8_V_M8_M4
    10U,	// PseudoVSOXEI8_V_M8_M4_MASK
    10U,	// PseudoVSOXEI8_V_M8_M8
    10U,	// PseudoVSOXEI8_V_M8_M8_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF2
    10U,	// PseudoVSOXEI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF4
    10U,	// PseudoVSOXEI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXEI8_V_M8_MF8
    10U,	// PseudoVSOXEI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M1
    10U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M2
    10U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M4
    10U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF2_M8
    10U,	// PseudoVSOXEI8_V_MF2_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF2
    10U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF4
    10U,	// PseudoVSOXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF2_MF8
    10U,	// PseudoVSOXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M1
    10U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M2
    10U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M4
    10U,	// PseudoVSOXEI8_V_MF4_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF4_M8
    10U,	// PseudoVSOXEI8_V_MF4_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF2
    10U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF4
    10U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF4_MF8
    10U,	// PseudoVSOXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M1
    10U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M2
    10U,	// PseudoVSOXEI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M4
    10U,	// PseudoVSOXEI8_V_MF8_M4_MASK
    10U,	// PseudoVSOXEI8_V_MF8_M8
    10U,	// PseudoVSOXEI8_V_MF8_M8_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF2
    10U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF4
    10U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXEI8_V_MF8_MF8
    10U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M1
    10U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M2
    10U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_M4
    10U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M1
    10U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M2
    10U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_M4
    10U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M1
    10U,	// PseudoVSOXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M2
    10U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_M4
    10U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M1
    10U,	// PseudoVSOXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M2
    10U,	// PseudoVSOXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_M4
    10U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M4
    10U,	// PseudoVSOXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M1
    10U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M2
    10U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_M4
    10U,	// PseudoVSOXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M1
    10U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M2
    10U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_M4
    10U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M1
    10U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M2
    10U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_M4
    10U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M1
    10U,	// PseudoVSOXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M2
    10U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_M4
    10U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M1
    10U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M2
    10U,	// PseudoVSOXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_M4
    10U,	// PseudoVSOXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M1
    10U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M2
    10U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_M4
    10U,	// PseudoVSOXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M1
    10U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M2
    10U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_M4
    10U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M1
    10U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M2
    10U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_M4
    10U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M1
    10U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M2
    10U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_M4
    10U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M1
    10U,	// PseudoVSOXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M2
    10U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_M4
    10U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M1
    10U,	// PseudoVSOXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M2
    10U,	// PseudoVSOXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_M4
    10U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M1
    10U,	// PseudoVSOXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M2
    10U,	// PseudoVSOXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_M4
    10U,	// PseudoVSOXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M4
    10U,	// PseudoVSOXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_M1
    10U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_M2
    10U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_M1
    10U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_M2
    10U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_M1
    10U,	// PseudoVSOXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_M2
    10U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_M1
    10U,	// PseudoVSOXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_M2
    10U,	// PseudoVSOXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_M1
    10U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_M2
    10U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_M1
    10U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_M2
    10U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_M1
    10U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_M2
    10U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_M1
    10U,	// PseudoVSOXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_M2
    10U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_M1
    10U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_M2
    10U,	// PseudoVSOXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_M1
    10U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_M2
    10U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_M1
    10U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_M2
    10U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_M1
    10U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_M2
    10U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_M1
    10U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_M2
    10U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_M1
    10U,	// PseudoVSOXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_M2
    10U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_M1
    10U,	// PseudoVSOXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_M2
    10U,	// PseudoVSOXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_M1
    10U,	// PseudoVSOXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_M2
    10U,	// PseudoVSOXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_M1
    10U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_M2
    10U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_M1
    10U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_M2
    10U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_M1
    10U,	// PseudoVSOXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_M2
    10U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_M1
    10U,	// PseudoVSOXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_M2
    10U,	// PseudoVSOXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M2
    10U,	// PseudoVSOXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_M1
    10U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_M2
    10U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_M1
    10U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_M2
    10U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_M1
    10U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_M2
    10U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_M1
    10U,	// PseudoVSOXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_M2
    10U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_M1
    10U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_M2
    10U,	// PseudoVSOXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_M1
    10U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_M2
    10U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_M1
    10U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_M2
    10U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_M1
    10U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_M2
    10U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_M1
    10U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_M2
    10U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_M1
    10U,	// PseudoVSOXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_M2
    10U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_M1
    10U,	// PseudoVSOXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_M2
    10U,	// PseudoVSOXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_M1
    10U,	// PseudoVSOXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_M2
    10U,	// PseudoVSOXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M2
    10U,	// PseudoVSOXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_M1
    10U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_M1
    10U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_M1
    10U,	// PseudoVSOXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_M1
    10U,	// PseudoVSOXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_M1
    10U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_M1
    10U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_M1
    10U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_M1
    10U,	// PseudoVSOXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_M1
    10U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_M1
    10U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_M1
    10U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_M1
    10U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_M1
    10U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_M1
    10U,	// PseudoVSOXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_M1
    10U,	// PseudoVSOXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_M1
    10U,	// PseudoVSOXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_M1
    10U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_M1
    10U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_M1
    10U,	// PseudoVSOXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_M1
    10U,	// PseudoVSOXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_M1
    10U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_M1
    10U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_M1
    10U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_M1
    10U,	// PseudoVSOXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_M1
    10U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_M1
    10U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_M1
    10U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_M1
    10U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_M1
    10U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_M1
    10U,	// PseudoVSOXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_M1
    10U,	// PseudoVSOXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_M1
    10U,	// PseudoVSOXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_M1
    10U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_M1
    10U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_M1
    10U,	// PseudoVSOXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_M1
    10U,	// PseudoVSOXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_M1
    10U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_M1
    10U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_M1
    10U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_M1
    10U,	// PseudoVSOXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_M1
    10U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_M1
    10U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_M1
    10U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_M1
    10U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_M1
    10U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_M1
    10U,	// PseudoVSOXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_M1
    10U,	// PseudoVSOXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_M1
    10U,	// PseudoVSOXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_M1
    10U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_M1
    10U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_M1
    10U,	// PseudoVSOXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_M1
    10U,	// PseudoVSOXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    10U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_M1
    10U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_M1
    10U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_M1
    10U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_M1
    10U,	// PseudoVSOXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_M1
    10U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_M1
    10U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_M1
    10U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_M1
    10U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_M1
    10U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_M1
    10U,	// PseudoVSOXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_M1
    10U,	// PseudoVSOXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_M1
    10U,	// PseudoVSOXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF2
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF4
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF8
    10U,	// PseudoVSOXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    10U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSRA_VI_M1
    10U,	// PseudoVSRA_VI_M1_MASK
    10U,	// PseudoVSRA_VI_M2
    10U,	// PseudoVSRA_VI_M2_MASK
    10U,	// PseudoVSRA_VI_M4
    10U,	// PseudoVSRA_VI_M4_MASK
    10U,	// PseudoVSRA_VI_M8
    10U,	// PseudoVSRA_VI_M8_MASK
    10U,	// PseudoVSRA_VI_MF2
    10U,	// PseudoVSRA_VI_MF2_MASK
    10U,	// PseudoVSRA_VI_MF4
    10U,	// PseudoVSRA_VI_MF4_MASK
    10U,	// PseudoVSRA_VI_MF8
    10U,	// PseudoVSRA_VI_MF8_MASK
    10U,	// PseudoVSRA_VV_M1
    10U,	// PseudoVSRA_VV_M1_MASK
    10U,	// PseudoVSRA_VV_M2
    10U,	// PseudoVSRA_VV_M2_MASK
    10U,	// PseudoVSRA_VV_M4
    10U,	// PseudoVSRA_VV_M4_MASK
    10U,	// PseudoVSRA_VV_M8
    10U,	// PseudoVSRA_VV_M8_MASK
    10U,	// PseudoVSRA_VV_MF2
    10U,	// PseudoVSRA_VV_MF2_MASK
    10U,	// PseudoVSRA_VV_MF4
    10U,	// PseudoVSRA_VV_MF4_MASK
    10U,	// PseudoVSRA_VV_MF8
    10U,	// PseudoVSRA_VV_MF8_MASK
    10U,	// PseudoVSRA_VX_M1
    10U,	// PseudoVSRA_VX_M1_MASK
    10U,	// PseudoVSRA_VX_M2
    10U,	// PseudoVSRA_VX_M2_MASK
    10U,	// PseudoVSRA_VX_M4
    10U,	// PseudoVSRA_VX_M4_MASK
    10U,	// PseudoVSRA_VX_M8
    10U,	// PseudoVSRA_VX_M8_MASK
    10U,	// PseudoVSRA_VX_MF2
    10U,	// PseudoVSRA_VX_MF2_MASK
    10U,	// PseudoVSRA_VX_MF4
    10U,	// PseudoVSRA_VX_MF4_MASK
    10U,	// PseudoVSRA_VX_MF8
    10U,	// PseudoVSRA_VX_MF8_MASK
    10U,	// PseudoVSRL_VI_M1
    10U,	// PseudoVSRL_VI_M1_MASK
    10U,	// PseudoVSRL_VI_M2
    10U,	// PseudoVSRL_VI_M2_MASK
    10U,	// PseudoVSRL_VI_M4
    10U,	// PseudoVSRL_VI_M4_MASK
    10U,	// PseudoVSRL_VI_M8
    10U,	// PseudoVSRL_VI_M8_MASK
    10U,	// PseudoVSRL_VI_MF2
    10U,	// PseudoVSRL_VI_MF2_MASK
    10U,	// PseudoVSRL_VI_MF4
    10U,	// PseudoVSRL_VI_MF4_MASK
    10U,	// PseudoVSRL_VI_MF8
    10U,	// PseudoVSRL_VI_MF8_MASK
    10U,	// PseudoVSRL_VV_M1
    10U,	// PseudoVSRL_VV_M1_MASK
    10U,	// PseudoVSRL_VV_M2
    10U,	// PseudoVSRL_VV_M2_MASK
    10U,	// PseudoVSRL_VV_M4
    10U,	// PseudoVSRL_VV_M4_MASK
    10U,	// PseudoVSRL_VV_M8
    10U,	// PseudoVSRL_VV_M8_MASK
    10U,	// PseudoVSRL_VV_MF2
    10U,	// PseudoVSRL_VV_MF2_MASK
    10U,	// PseudoVSRL_VV_MF4
    10U,	// PseudoVSRL_VV_MF4_MASK
    10U,	// PseudoVSRL_VV_MF8
    10U,	// PseudoVSRL_VV_MF8_MASK
    10U,	// PseudoVSRL_VX_M1
    10U,	// PseudoVSRL_VX_M1_MASK
    10U,	// PseudoVSRL_VX_M2
    10U,	// PseudoVSRL_VX_M2_MASK
    10U,	// PseudoVSRL_VX_M4
    10U,	// PseudoVSRL_VX_M4_MASK
    10U,	// PseudoVSRL_VX_M8
    10U,	// PseudoVSRL_VX_M8_MASK
    10U,	// PseudoVSRL_VX_MF2
    10U,	// PseudoVSRL_VX_MF2_MASK
    10U,	// PseudoVSRL_VX_MF4
    10U,	// PseudoVSRL_VX_MF4_MASK
    10U,	// PseudoVSRL_VX_MF8
    10U,	// PseudoVSRL_VX_MF8_MASK
    10U,	// PseudoVSSE16_V_M1
    10U,	// PseudoVSSE16_V_M1_MASK
    10U,	// PseudoVSSE16_V_M2
    10U,	// PseudoVSSE16_V_M2_MASK
    10U,	// PseudoVSSE16_V_M4
    10U,	// PseudoVSSE16_V_M4_MASK
    10U,	// PseudoVSSE16_V_M8
    10U,	// PseudoVSSE16_V_M8_MASK
    10U,	// PseudoVSSE16_V_MF2
    10U,	// PseudoVSSE16_V_MF2_MASK
    10U,	// PseudoVSSE16_V_MF4
    10U,	// PseudoVSSE16_V_MF4_MASK
    10U,	// PseudoVSSE32_V_M1
    10U,	// PseudoVSSE32_V_M1_MASK
    10U,	// PseudoVSSE32_V_M2
    10U,	// PseudoVSSE32_V_M2_MASK
    10U,	// PseudoVSSE32_V_M4
    10U,	// PseudoVSSE32_V_M4_MASK
    10U,	// PseudoVSSE32_V_M8
    10U,	// PseudoVSSE32_V_M8_MASK
    10U,	// PseudoVSSE32_V_MF2
    10U,	// PseudoVSSE32_V_MF2_MASK
    10U,	// PseudoVSSE64_V_M1
    10U,	// PseudoVSSE64_V_M1_MASK
    10U,	// PseudoVSSE64_V_M2
    10U,	// PseudoVSSE64_V_M2_MASK
    10U,	// PseudoVSSE64_V_M4
    10U,	// PseudoVSSE64_V_M4_MASK
    10U,	// PseudoVSSE64_V_M8
    10U,	// PseudoVSSE64_V_M8_MASK
    10U,	// PseudoVSSE8_V_M1
    10U,	// PseudoVSSE8_V_M1_MASK
    10U,	// PseudoVSSE8_V_M2
    10U,	// PseudoVSSE8_V_M2_MASK
    10U,	// PseudoVSSE8_V_M4
    10U,	// PseudoVSSE8_V_M4_MASK
    10U,	// PseudoVSSE8_V_M8
    10U,	// PseudoVSSE8_V_M8_MASK
    10U,	// PseudoVSSE8_V_MF2
    10U,	// PseudoVSSE8_V_MF2_MASK
    10U,	// PseudoVSSE8_V_MF4
    10U,	// PseudoVSSE8_V_MF4_MASK
    10U,	// PseudoVSSE8_V_MF8
    10U,	// PseudoVSSE8_V_MF8_MASK
    10U,	// PseudoVSSEG2E16_V_M1
    10U,	// PseudoVSSEG2E16_V_M1_MASK
    10U,	// PseudoVSSEG2E16_V_M2
    10U,	// PseudoVSSEG2E16_V_M2_MASK
    10U,	// PseudoVSSEG2E16_V_M4
    10U,	// PseudoVSSEG2E16_V_M4_MASK
    10U,	// PseudoVSSEG2E16_V_MF2
    10U,	// PseudoVSSEG2E16_V_MF2_MASK
    10U,	// PseudoVSSEG2E16_V_MF4
    10U,	// PseudoVSSEG2E16_V_MF4_MASK
    10U,	// PseudoVSSEG2E32_V_M1
    10U,	// PseudoVSSEG2E32_V_M1_MASK
    10U,	// PseudoVSSEG2E32_V_M2
    10U,	// PseudoVSSEG2E32_V_M2_MASK
    10U,	// PseudoVSSEG2E32_V_M4
    10U,	// PseudoVSSEG2E32_V_M4_MASK
    10U,	// PseudoVSSEG2E32_V_MF2
    10U,	// PseudoVSSEG2E32_V_MF2_MASK
    10U,	// PseudoVSSEG2E64_V_M1
    10U,	// PseudoVSSEG2E64_V_M1_MASK
    10U,	// PseudoVSSEG2E64_V_M2
    10U,	// PseudoVSSEG2E64_V_M2_MASK
    10U,	// PseudoVSSEG2E64_V_M4
    10U,	// PseudoVSSEG2E64_V_M4_MASK
    10U,	// PseudoVSSEG2E8_V_M1
    10U,	// PseudoVSSEG2E8_V_M1_MASK
    10U,	// PseudoVSSEG2E8_V_M2
    10U,	// PseudoVSSEG2E8_V_M2_MASK
    10U,	// PseudoVSSEG2E8_V_M4
    10U,	// PseudoVSSEG2E8_V_M4_MASK
    10U,	// PseudoVSSEG2E8_V_MF2
    10U,	// PseudoVSSEG2E8_V_MF2_MASK
    10U,	// PseudoVSSEG2E8_V_MF4
    10U,	// PseudoVSSEG2E8_V_MF4_MASK
    10U,	// PseudoVSSEG2E8_V_MF8
    10U,	// PseudoVSSEG2E8_V_MF8_MASK
    10U,	// PseudoVSSEG3E16_V_M1
    10U,	// PseudoVSSEG3E16_V_M1_MASK
    10U,	// PseudoVSSEG3E16_V_M2
    10U,	// PseudoVSSEG3E16_V_M2_MASK
    10U,	// PseudoVSSEG3E16_V_MF2
    10U,	// PseudoVSSEG3E16_V_MF2_MASK
    10U,	// PseudoVSSEG3E16_V_MF4
    10U,	// PseudoVSSEG3E16_V_MF4_MASK
    10U,	// PseudoVSSEG3E32_V_M1
    10U,	// PseudoVSSEG3E32_V_M1_MASK
    10U,	// PseudoVSSEG3E32_V_M2
    10U,	// PseudoVSSEG3E32_V_M2_MASK
    10U,	// PseudoVSSEG3E32_V_MF2
    10U,	// PseudoVSSEG3E32_V_MF2_MASK
    10U,	// PseudoVSSEG3E64_V_M1
    10U,	// PseudoVSSEG3E64_V_M1_MASK
    10U,	// PseudoVSSEG3E64_V_M2
    10U,	// PseudoVSSEG3E64_V_M2_MASK
    10U,	// PseudoVSSEG3E8_V_M1
    10U,	// PseudoVSSEG3E8_V_M1_MASK
    10U,	// PseudoVSSEG3E8_V_M2
    10U,	// PseudoVSSEG3E8_V_M2_MASK
    10U,	// PseudoVSSEG3E8_V_MF2
    10U,	// PseudoVSSEG3E8_V_MF2_MASK
    10U,	// PseudoVSSEG3E8_V_MF4
    10U,	// PseudoVSSEG3E8_V_MF4_MASK
    10U,	// PseudoVSSEG3E8_V_MF8
    10U,	// PseudoVSSEG3E8_V_MF8_MASK
    10U,	// PseudoVSSEG4E16_V_M1
    10U,	// PseudoVSSEG4E16_V_M1_MASK
    10U,	// PseudoVSSEG4E16_V_M2
    10U,	// PseudoVSSEG4E16_V_M2_MASK
    10U,	// PseudoVSSEG4E16_V_MF2
    10U,	// PseudoVSSEG4E16_V_MF2_MASK
    10U,	// PseudoVSSEG4E16_V_MF4
    10U,	// PseudoVSSEG4E16_V_MF4_MASK
    10U,	// PseudoVSSEG4E32_V_M1
    10U,	// PseudoVSSEG4E32_V_M1_MASK
    10U,	// PseudoVSSEG4E32_V_M2
    10U,	// PseudoVSSEG4E32_V_M2_MASK
    10U,	// PseudoVSSEG4E32_V_MF2
    10U,	// PseudoVSSEG4E32_V_MF2_MASK
    10U,	// PseudoVSSEG4E64_V_M1
    10U,	// PseudoVSSEG4E64_V_M1_MASK
    10U,	// PseudoVSSEG4E64_V_M2
    10U,	// PseudoVSSEG4E64_V_M2_MASK
    10U,	// PseudoVSSEG4E8_V_M1
    10U,	// PseudoVSSEG4E8_V_M1_MASK
    10U,	// PseudoVSSEG4E8_V_M2
    10U,	// PseudoVSSEG4E8_V_M2_MASK
    10U,	// PseudoVSSEG4E8_V_MF2
    10U,	// PseudoVSSEG4E8_V_MF2_MASK
    10U,	// PseudoVSSEG4E8_V_MF4
    10U,	// PseudoVSSEG4E8_V_MF4_MASK
    10U,	// PseudoVSSEG4E8_V_MF8
    10U,	// PseudoVSSEG4E8_V_MF8_MASK
    10U,	// PseudoVSSEG5E16_V_M1
    10U,	// PseudoVSSEG5E16_V_M1_MASK
    10U,	// PseudoVSSEG5E16_V_MF2
    10U,	// PseudoVSSEG5E16_V_MF2_MASK
    10U,	// PseudoVSSEG5E16_V_MF4
    10U,	// PseudoVSSEG5E16_V_MF4_MASK
    10U,	// PseudoVSSEG5E32_V_M1
    10U,	// PseudoVSSEG5E32_V_M1_MASK
    10U,	// PseudoVSSEG5E32_V_MF2
    10U,	// PseudoVSSEG5E32_V_MF2_MASK
    10U,	// PseudoVSSEG5E64_V_M1
    10U,	// PseudoVSSEG5E64_V_M1_MASK
    10U,	// PseudoVSSEG5E8_V_M1
    10U,	// PseudoVSSEG5E8_V_M1_MASK
    10U,	// PseudoVSSEG5E8_V_MF2
    10U,	// PseudoVSSEG5E8_V_MF2_MASK
    10U,	// PseudoVSSEG5E8_V_MF4
    10U,	// PseudoVSSEG5E8_V_MF4_MASK
    10U,	// PseudoVSSEG5E8_V_MF8
    10U,	// PseudoVSSEG5E8_V_MF8_MASK
    10U,	// PseudoVSSEG6E16_V_M1
    10U,	// PseudoVSSEG6E16_V_M1_MASK
    10U,	// PseudoVSSEG6E16_V_MF2
    10U,	// PseudoVSSEG6E16_V_MF2_MASK
    10U,	// PseudoVSSEG6E16_V_MF4
    10U,	// PseudoVSSEG6E16_V_MF4_MASK
    10U,	// PseudoVSSEG6E32_V_M1
    10U,	// PseudoVSSEG6E32_V_M1_MASK
    10U,	// PseudoVSSEG6E32_V_MF2
    10U,	// PseudoVSSEG6E32_V_MF2_MASK
    10U,	// PseudoVSSEG6E64_V_M1
    10U,	// PseudoVSSEG6E64_V_M1_MASK
    10U,	// PseudoVSSEG6E8_V_M1
    10U,	// PseudoVSSEG6E8_V_M1_MASK
    10U,	// PseudoVSSEG6E8_V_MF2
    10U,	// PseudoVSSEG6E8_V_MF2_MASK
    10U,	// PseudoVSSEG6E8_V_MF4
    10U,	// PseudoVSSEG6E8_V_MF4_MASK
    10U,	// PseudoVSSEG6E8_V_MF8
    10U,	// PseudoVSSEG6E8_V_MF8_MASK
    10U,	// PseudoVSSEG7E16_V_M1
    10U,	// PseudoVSSEG7E16_V_M1_MASK
    10U,	// PseudoVSSEG7E16_V_MF2
    10U,	// PseudoVSSEG7E16_V_MF2_MASK
    10U,	// PseudoVSSEG7E16_V_MF4
    10U,	// PseudoVSSEG7E16_V_MF4_MASK
    10U,	// PseudoVSSEG7E32_V_M1
    10U,	// PseudoVSSEG7E32_V_M1_MASK
    10U,	// PseudoVSSEG7E32_V_MF2
    10U,	// PseudoVSSEG7E32_V_MF2_MASK
    10U,	// PseudoVSSEG7E64_V_M1
    10U,	// PseudoVSSEG7E64_V_M1_MASK
    10U,	// PseudoVSSEG7E8_V_M1
    10U,	// PseudoVSSEG7E8_V_M1_MASK
    10U,	// PseudoVSSEG7E8_V_MF2
    10U,	// PseudoVSSEG7E8_V_MF2_MASK
    10U,	// PseudoVSSEG7E8_V_MF4
    10U,	// PseudoVSSEG7E8_V_MF4_MASK
    10U,	// PseudoVSSEG7E8_V_MF8
    10U,	// PseudoVSSEG7E8_V_MF8_MASK
    10U,	// PseudoVSSEG8E16_V_M1
    10U,	// PseudoVSSEG8E16_V_M1_MASK
    10U,	// PseudoVSSEG8E16_V_MF2
    10U,	// PseudoVSSEG8E16_V_MF2_MASK
    10U,	// PseudoVSSEG8E16_V_MF4
    10U,	// PseudoVSSEG8E16_V_MF4_MASK
    10U,	// PseudoVSSEG8E32_V_M1
    10U,	// PseudoVSSEG8E32_V_M1_MASK
    10U,	// PseudoVSSEG8E32_V_MF2
    10U,	// PseudoVSSEG8E32_V_MF2_MASK
    10U,	// PseudoVSSEG8E64_V_M1
    10U,	// PseudoVSSEG8E64_V_M1_MASK
    10U,	// PseudoVSSEG8E8_V_M1
    10U,	// PseudoVSSEG8E8_V_M1_MASK
    10U,	// PseudoVSSEG8E8_V_MF2
    10U,	// PseudoVSSEG8E8_V_MF2_MASK
    10U,	// PseudoVSSEG8E8_V_MF4
    10U,	// PseudoVSSEG8E8_V_MF4_MASK
    10U,	// PseudoVSSEG8E8_V_MF8
    10U,	// PseudoVSSEG8E8_V_MF8_MASK
    10U,	// PseudoVSSRA_VI_M1
    10U,	// PseudoVSSRA_VI_M1_MASK
    10U,	// PseudoVSSRA_VI_M2
    10U,	// PseudoVSSRA_VI_M2_MASK
    10U,	// PseudoVSSRA_VI_M4
    10U,	// PseudoVSSRA_VI_M4_MASK
    10U,	// PseudoVSSRA_VI_M8
    10U,	// PseudoVSSRA_VI_M8_MASK
    10U,	// PseudoVSSRA_VI_MF2
    10U,	// PseudoVSSRA_VI_MF2_MASK
    10U,	// PseudoVSSRA_VI_MF4
    10U,	// PseudoVSSRA_VI_MF4_MASK
    10U,	// PseudoVSSRA_VI_MF8
    10U,	// PseudoVSSRA_VI_MF8_MASK
    10U,	// PseudoVSSRA_VV_M1
    10U,	// PseudoVSSRA_VV_M1_MASK
    10U,	// PseudoVSSRA_VV_M2
    10U,	// PseudoVSSRA_VV_M2_MASK
    10U,	// PseudoVSSRA_VV_M4
    10U,	// PseudoVSSRA_VV_M4_MASK
    10U,	// PseudoVSSRA_VV_M8
    10U,	// PseudoVSSRA_VV_M8_MASK
    10U,	// PseudoVSSRA_VV_MF2
    10U,	// PseudoVSSRA_VV_MF2_MASK
    10U,	// PseudoVSSRA_VV_MF4
    10U,	// PseudoVSSRA_VV_MF4_MASK
    10U,	// PseudoVSSRA_VV_MF8
    10U,	// PseudoVSSRA_VV_MF8_MASK
    10U,	// PseudoVSSRA_VX_M1
    10U,	// PseudoVSSRA_VX_M1_MASK
    10U,	// PseudoVSSRA_VX_M2
    10U,	// PseudoVSSRA_VX_M2_MASK
    10U,	// PseudoVSSRA_VX_M4
    10U,	// PseudoVSSRA_VX_M4_MASK
    10U,	// PseudoVSSRA_VX_M8
    10U,	// PseudoVSSRA_VX_M8_MASK
    10U,	// PseudoVSSRA_VX_MF2
    10U,	// PseudoVSSRA_VX_MF2_MASK
    10U,	// PseudoVSSRA_VX_MF4
    10U,	// PseudoVSSRA_VX_MF4_MASK
    10U,	// PseudoVSSRA_VX_MF8
    10U,	// PseudoVSSRA_VX_MF8_MASK
    10U,	// PseudoVSSRL_VI_M1
    10U,	// PseudoVSSRL_VI_M1_MASK
    10U,	// PseudoVSSRL_VI_M2
    10U,	// PseudoVSSRL_VI_M2_MASK
    10U,	// PseudoVSSRL_VI_M4
    10U,	// PseudoVSSRL_VI_M4_MASK
    10U,	// PseudoVSSRL_VI_M8
    10U,	// PseudoVSSRL_VI_M8_MASK
    10U,	// PseudoVSSRL_VI_MF2
    10U,	// PseudoVSSRL_VI_MF2_MASK
    10U,	// PseudoVSSRL_VI_MF4
    10U,	// PseudoVSSRL_VI_MF4_MASK
    10U,	// PseudoVSSRL_VI_MF8
    10U,	// PseudoVSSRL_VI_MF8_MASK
    10U,	// PseudoVSSRL_VV_M1
    10U,	// PseudoVSSRL_VV_M1_MASK
    10U,	// PseudoVSSRL_VV_M2
    10U,	// PseudoVSSRL_VV_M2_MASK
    10U,	// PseudoVSSRL_VV_M4
    10U,	// PseudoVSSRL_VV_M4_MASK
    10U,	// PseudoVSSRL_VV_M8
    10U,	// PseudoVSSRL_VV_M8_MASK
    10U,	// PseudoVSSRL_VV_MF2
    10U,	// PseudoVSSRL_VV_MF2_MASK
    10U,	// PseudoVSSRL_VV_MF4
    10U,	// PseudoVSSRL_VV_MF4_MASK
    10U,	// PseudoVSSRL_VV_MF8
    10U,	// PseudoVSSRL_VV_MF8_MASK
    10U,	// PseudoVSSRL_VX_M1
    10U,	// PseudoVSSRL_VX_M1_MASK
    10U,	// PseudoVSSRL_VX_M2
    10U,	// PseudoVSSRL_VX_M2_MASK
    10U,	// PseudoVSSRL_VX_M4
    10U,	// PseudoVSSRL_VX_M4_MASK
    10U,	// PseudoVSSRL_VX_M8
    10U,	// PseudoVSSRL_VX_M8_MASK
    10U,	// PseudoVSSRL_VX_MF2
    10U,	// PseudoVSSRL_VX_MF2_MASK
    10U,	// PseudoVSSRL_VX_MF4
    10U,	// PseudoVSSRL_VX_MF4_MASK
    10U,	// PseudoVSSRL_VX_MF8
    10U,	// PseudoVSSRL_VX_MF8_MASK
    10U,	// PseudoVSSSEG2E16_V_M1
    10U,	// PseudoVSSSEG2E16_V_M1_MASK
    10U,	// PseudoVSSSEG2E16_V_M2
    10U,	// PseudoVSSSEG2E16_V_M2_MASK
    10U,	// PseudoVSSSEG2E16_V_M4
    10U,	// PseudoVSSSEG2E16_V_M4_MASK
    10U,	// PseudoVSSSEG2E16_V_MF2
    10U,	// PseudoVSSSEG2E16_V_MF2_MASK
    10U,	// PseudoVSSSEG2E16_V_MF4
    10U,	// PseudoVSSSEG2E16_V_MF4_MASK
    10U,	// PseudoVSSSEG2E32_V_M1
    10U,	// PseudoVSSSEG2E32_V_M1_MASK
    10U,	// PseudoVSSSEG2E32_V_M2
    10U,	// PseudoVSSSEG2E32_V_M2_MASK
    10U,	// PseudoVSSSEG2E32_V_M4
    10U,	// PseudoVSSSEG2E32_V_M4_MASK
    10U,	// PseudoVSSSEG2E32_V_MF2
    10U,	// PseudoVSSSEG2E32_V_MF2_MASK
    10U,	// PseudoVSSSEG2E64_V_M1
    10U,	// PseudoVSSSEG2E64_V_M1_MASK
    10U,	// PseudoVSSSEG2E64_V_M2
    10U,	// PseudoVSSSEG2E64_V_M2_MASK
    10U,	// PseudoVSSSEG2E64_V_M4
    10U,	// PseudoVSSSEG2E64_V_M4_MASK
    10U,	// PseudoVSSSEG2E8_V_M1
    10U,	// PseudoVSSSEG2E8_V_M1_MASK
    10U,	// PseudoVSSSEG2E8_V_M2
    10U,	// PseudoVSSSEG2E8_V_M2_MASK
    10U,	// PseudoVSSSEG2E8_V_M4
    10U,	// PseudoVSSSEG2E8_V_M4_MASK
    10U,	// PseudoVSSSEG2E8_V_MF2
    10U,	// PseudoVSSSEG2E8_V_MF2_MASK
    10U,	// PseudoVSSSEG2E8_V_MF4
    10U,	// PseudoVSSSEG2E8_V_MF4_MASK
    10U,	// PseudoVSSSEG2E8_V_MF8
    10U,	// PseudoVSSSEG2E8_V_MF8_MASK
    10U,	// PseudoVSSSEG3E16_V_M1
    10U,	// PseudoVSSSEG3E16_V_M1_MASK
    10U,	// PseudoVSSSEG3E16_V_M2
    10U,	// PseudoVSSSEG3E16_V_M2_MASK
    10U,	// PseudoVSSSEG3E16_V_MF2
    10U,	// PseudoVSSSEG3E16_V_MF2_MASK
    10U,	// PseudoVSSSEG3E16_V_MF4
    10U,	// PseudoVSSSEG3E16_V_MF4_MASK
    10U,	// PseudoVSSSEG3E32_V_M1
    10U,	// PseudoVSSSEG3E32_V_M1_MASK
    10U,	// PseudoVSSSEG3E32_V_M2
    10U,	// PseudoVSSSEG3E32_V_M2_MASK
    10U,	// PseudoVSSSEG3E32_V_MF2
    10U,	// PseudoVSSSEG3E32_V_MF2_MASK
    10U,	// PseudoVSSSEG3E64_V_M1
    10U,	// PseudoVSSSEG3E64_V_M1_MASK
    10U,	// PseudoVSSSEG3E64_V_M2
    10U,	// PseudoVSSSEG3E64_V_M2_MASK
    10U,	// PseudoVSSSEG3E8_V_M1
    10U,	// PseudoVSSSEG3E8_V_M1_MASK
    10U,	// PseudoVSSSEG3E8_V_M2
    10U,	// PseudoVSSSEG3E8_V_M2_MASK
    10U,	// PseudoVSSSEG3E8_V_MF2
    10U,	// PseudoVSSSEG3E8_V_MF2_MASK
    10U,	// PseudoVSSSEG3E8_V_MF4
    10U,	// PseudoVSSSEG3E8_V_MF4_MASK
    10U,	// PseudoVSSSEG3E8_V_MF8
    10U,	// PseudoVSSSEG3E8_V_MF8_MASK
    10U,	// PseudoVSSSEG4E16_V_M1
    10U,	// PseudoVSSSEG4E16_V_M1_MASK
    10U,	// PseudoVSSSEG4E16_V_M2
    10U,	// PseudoVSSSEG4E16_V_M2_MASK
    10U,	// PseudoVSSSEG4E16_V_MF2
    10U,	// PseudoVSSSEG4E16_V_MF2_MASK
    10U,	// PseudoVSSSEG4E16_V_MF4
    10U,	// PseudoVSSSEG4E16_V_MF4_MASK
    10U,	// PseudoVSSSEG4E32_V_M1
    10U,	// PseudoVSSSEG4E32_V_M1_MASK
    10U,	// PseudoVSSSEG4E32_V_M2
    10U,	// PseudoVSSSEG4E32_V_M2_MASK
    10U,	// PseudoVSSSEG4E32_V_MF2
    10U,	// PseudoVSSSEG4E32_V_MF2_MASK
    10U,	// PseudoVSSSEG4E64_V_M1
    10U,	// PseudoVSSSEG4E64_V_M1_MASK
    10U,	// PseudoVSSSEG4E64_V_M2
    10U,	// PseudoVSSSEG4E64_V_M2_MASK
    10U,	// PseudoVSSSEG4E8_V_M1
    10U,	// PseudoVSSSEG4E8_V_M1_MASK
    10U,	// PseudoVSSSEG4E8_V_M2
    10U,	// PseudoVSSSEG4E8_V_M2_MASK
    10U,	// PseudoVSSSEG4E8_V_MF2
    10U,	// PseudoVSSSEG4E8_V_MF2_MASK
    10U,	// PseudoVSSSEG4E8_V_MF4
    10U,	// PseudoVSSSEG4E8_V_MF4_MASK
    10U,	// PseudoVSSSEG4E8_V_MF8
    10U,	// PseudoVSSSEG4E8_V_MF8_MASK
    10U,	// PseudoVSSSEG5E16_V_M1
    10U,	// PseudoVSSSEG5E16_V_M1_MASK
    10U,	// PseudoVSSSEG5E16_V_MF2
    10U,	// PseudoVSSSEG5E16_V_MF2_MASK
    10U,	// PseudoVSSSEG5E16_V_MF4
    10U,	// PseudoVSSSEG5E16_V_MF4_MASK
    10U,	// PseudoVSSSEG5E32_V_M1
    10U,	// PseudoVSSSEG5E32_V_M1_MASK
    10U,	// PseudoVSSSEG5E32_V_MF2
    10U,	// PseudoVSSSEG5E32_V_MF2_MASK
    10U,	// PseudoVSSSEG5E64_V_M1
    10U,	// PseudoVSSSEG5E64_V_M1_MASK
    10U,	// PseudoVSSSEG5E8_V_M1
    10U,	// PseudoVSSSEG5E8_V_M1_MASK
    10U,	// PseudoVSSSEG5E8_V_MF2
    10U,	// PseudoVSSSEG5E8_V_MF2_MASK
    10U,	// PseudoVSSSEG5E8_V_MF4
    10U,	// PseudoVSSSEG5E8_V_MF4_MASK
    10U,	// PseudoVSSSEG5E8_V_MF8
    10U,	// PseudoVSSSEG5E8_V_MF8_MASK
    10U,	// PseudoVSSSEG6E16_V_M1
    10U,	// PseudoVSSSEG6E16_V_M1_MASK
    10U,	// PseudoVSSSEG6E16_V_MF2
    10U,	// PseudoVSSSEG6E16_V_MF2_MASK
    10U,	// PseudoVSSSEG6E16_V_MF4
    10U,	// PseudoVSSSEG6E16_V_MF4_MASK
    10U,	// PseudoVSSSEG6E32_V_M1
    10U,	// PseudoVSSSEG6E32_V_M1_MASK
    10U,	// PseudoVSSSEG6E32_V_MF2
    10U,	// PseudoVSSSEG6E32_V_MF2_MASK
    10U,	// PseudoVSSSEG6E64_V_M1
    10U,	// PseudoVSSSEG6E64_V_M1_MASK
    10U,	// PseudoVSSSEG6E8_V_M1
    10U,	// PseudoVSSSEG6E8_V_M1_MASK
    10U,	// PseudoVSSSEG6E8_V_MF2
    10U,	// PseudoVSSSEG6E8_V_MF2_MASK
    10U,	// PseudoVSSSEG6E8_V_MF4
    10U,	// PseudoVSSSEG6E8_V_MF4_MASK
    10U,	// PseudoVSSSEG6E8_V_MF8
    10U,	// PseudoVSSSEG6E8_V_MF8_MASK
    10U,	// PseudoVSSSEG7E16_V_M1
    10U,	// PseudoVSSSEG7E16_V_M1_MASK
    10U,	// PseudoVSSSEG7E16_V_MF2
    10U,	// PseudoVSSSEG7E16_V_MF2_MASK
    10U,	// PseudoVSSSEG7E16_V_MF4
    10U,	// PseudoVSSSEG7E16_V_MF4_MASK
    10U,	// PseudoVSSSEG7E32_V_M1
    10U,	// PseudoVSSSEG7E32_V_M1_MASK
    10U,	// PseudoVSSSEG7E32_V_MF2
    10U,	// PseudoVSSSEG7E32_V_MF2_MASK
    10U,	// PseudoVSSSEG7E64_V_M1
    10U,	// PseudoVSSSEG7E64_V_M1_MASK
    10U,	// PseudoVSSSEG7E8_V_M1
    10U,	// PseudoVSSSEG7E8_V_M1_MASK
    10U,	// PseudoVSSSEG7E8_V_MF2
    10U,	// PseudoVSSSEG7E8_V_MF2_MASK
    10U,	// PseudoVSSSEG7E8_V_MF4
    10U,	// PseudoVSSSEG7E8_V_MF4_MASK
    10U,	// PseudoVSSSEG7E8_V_MF8
    10U,	// PseudoVSSSEG7E8_V_MF8_MASK
    10U,	// PseudoVSSSEG8E16_V_M1
    10U,	// PseudoVSSSEG8E16_V_M1_MASK
    10U,	// PseudoVSSSEG8E16_V_MF2
    10U,	// PseudoVSSSEG8E16_V_MF2_MASK
    10U,	// PseudoVSSSEG8E16_V_MF4
    10U,	// PseudoVSSSEG8E16_V_MF4_MASK
    10U,	// PseudoVSSSEG8E32_V_M1
    10U,	// PseudoVSSSEG8E32_V_M1_MASK
    10U,	// PseudoVSSSEG8E32_V_MF2
    10U,	// PseudoVSSSEG8E32_V_MF2_MASK
    10U,	// PseudoVSSSEG8E64_V_M1
    10U,	// PseudoVSSSEG8E64_V_M1_MASK
    10U,	// PseudoVSSSEG8E8_V_M1
    10U,	// PseudoVSSSEG8E8_V_M1_MASK
    10U,	// PseudoVSSSEG8E8_V_MF2
    10U,	// PseudoVSSSEG8E8_V_MF2_MASK
    10U,	// PseudoVSSSEG8E8_V_MF4
    10U,	// PseudoVSSSEG8E8_V_MF4_MASK
    10U,	// PseudoVSSSEG8E8_V_MF8
    10U,	// PseudoVSSSEG8E8_V_MF8_MASK
    10U,	// PseudoVSSUBU_VV_M1
    10U,	// PseudoVSSUBU_VV_M1_MASK
    10U,	// PseudoVSSUBU_VV_M2
    10U,	// PseudoVSSUBU_VV_M2_MASK
    10U,	// PseudoVSSUBU_VV_M4
    10U,	// PseudoVSSUBU_VV_M4_MASK
    10U,	// PseudoVSSUBU_VV_M8
    10U,	// PseudoVSSUBU_VV_M8_MASK
    10U,	// PseudoVSSUBU_VV_MF2
    10U,	// PseudoVSSUBU_VV_MF2_MASK
    10U,	// PseudoVSSUBU_VV_MF4
    10U,	// PseudoVSSUBU_VV_MF4_MASK
    10U,	// PseudoVSSUBU_VV_MF8
    10U,	// PseudoVSSUBU_VV_MF8_MASK
    10U,	// PseudoVSSUBU_VX_M1
    10U,	// PseudoVSSUBU_VX_M1_MASK
    10U,	// PseudoVSSUBU_VX_M2
    10U,	// PseudoVSSUBU_VX_M2_MASK
    10U,	// PseudoVSSUBU_VX_M4
    10U,	// PseudoVSSUBU_VX_M4_MASK
    10U,	// PseudoVSSUBU_VX_M8
    10U,	// PseudoVSSUBU_VX_M8_MASK
    10U,	// PseudoVSSUBU_VX_MF2
    10U,	// PseudoVSSUBU_VX_MF2_MASK
    10U,	// PseudoVSSUBU_VX_MF4
    10U,	// PseudoVSSUBU_VX_MF4_MASK
    10U,	// PseudoVSSUBU_VX_MF8
    10U,	// PseudoVSSUBU_VX_MF8_MASK
    10U,	// PseudoVSSUB_VV_M1
    10U,	// PseudoVSSUB_VV_M1_MASK
    10U,	// PseudoVSSUB_VV_M2
    10U,	// PseudoVSSUB_VV_M2_MASK
    10U,	// PseudoVSSUB_VV_M4
    10U,	// PseudoVSSUB_VV_M4_MASK
    10U,	// PseudoVSSUB_VV_M8
    10U,	// PseudoVSSUB_VV_M8_MASK
    10U,	// PseudoVSSUB_VV_MF2
    10U,	// PseudoVSSUB_VV_MF2_MASK
    10U,	// PseudoVSSUB_VV_MF4
    10U,	// PseudoVSSUB_VV_MF4_MASK
    10U,	// PseudoVSSUB_VV_MF8
    10U,	// PseudoVSSUB_VV_MF8_MASK
    10U,	// PseudoVSSUB_VX_M1
    10U,	// PseudoVSSUB_VX_M1_MASK
    10U,	// PseudoVSSUB_VX_M2
    10U,	// PseudoVSSUB_VX_M2_MASK
    10U,	// PseudoVSSUB_VX_M4
    10U,	// PseudoVSSUB_VX_M4_MASK
    10U,	// PseudoVSSUB_VX_M8
    10U,	// PseudoVSSUB_VX_M8_MASK
    10U,	// PseudoVSSUB_VX_MF2
    10U,	// PseudoVSSUB_VX_MF2_MASK
    10U,	// PseudoVSSUB_VX_MF4
    10U,	// PseudoVSSUB_VX_MF4_MASK
    10U,	// PseudoVSSUB_VX_MF8
    10U,	// PseudoVSSUB_VX_MF8_MASK
    10U,	// PseudoVSUB_VV_M1
    10U,	// PseudoVSUB_VV_M1_MASK
    10U,	// PseudoVSUB_VV_M2
    10U,	// PseudoVSUB_VV_M2_MASK
    10U,	// PseudoVSUB_VV_M4
    10U,	// PseudoVSUB_VV_M4_MASK
    10U,	// PseudoVSUB_VV_M8
    10U,	// PseudoVSUB_VV_M8_MASK
    10U,	// PseudoVSUB_VV_MF2
    10U,	// PseudoVSUB_VV_MF2_MASK
    10U,	// PseudoVSUB_VV_MF4
    10U,	// PseudoVSUB_VV_MF4_MASK
    10U,	// PseudoVSUB_VV_MF8
    10U,	// PseudoVSUB_VV_MF8_MASK
    10U,	// PseudoVSUB_VX_M1
    10U,	// PseudoVSUB_VX_M1_MASK
    10U,	// PseudoVSUB_VX_M2
    10U,	// PseudoVSUB_VX_M2_MASK
    10U,	// PseudoVSUB_VX_M4
    10U,	// PseudoVSUB_VX_M4_MASK
    10U,	// PseudoVSUB_VX_M8
    10U,	// PseudoVSUB_VX_M8_MASK
    10U,	// PseudoVSUB_VX_MF2
    10U,	// PseudoVSUB_VX_MF2_MASK
    10U,	// PseudoVSUB_VX_MF4
    10U,	// PseudoVSUB_VX_MF4_MASK
    10U,	// PseudoVSUB_VX_MF8
    10U,	// PseudoVSUB_VX_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M1_M1
    10U,	// PseudoVSUXEI16_V_M1_M1_MASK
    10U,	// PseudoVSUXEI16_V_M1_M2
    10U,	// PseudoVSUXEI16_V_M1_M2_MASK
    10U,	// PseudoVSUXEI16_V_M1_M4
    10U,	// PseudoVSUXEI16_V_M1_M4_MASK
    10U,	// PseudoVSUXEI16_V_M1_M8
    10U,	// PseudoVSUXEI16_V_M1_M8_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF2
    10U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF4
    10U,	// PseudoVSUXEI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M1_MF8
    10U,	// PseudoVSUXEI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M2_M1
    10U,	// PseudoVSUXEI16_V_M2_M1_MASK
    10U,	// PseudoVSUXEI16_V_M2_M2
    10U,	// PseudoVSUXEI16_V_M2_M2_MASK
    10U,	// PseudoVSUXEI16_V_M2_M4
    10U,	// PseudoVSUXEI16_V_M2_M4_MASK
    10U,	// PseudoVSUXEI16_V_M2_M8
    10U,	// PseudoVSUXEI16_V_M2_M8_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF2
    10U,	// PseudoVSUXEI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF4
    10U,	// PseudoVSUXEI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M2_MF8
    10U,	// PseudoVSUXEI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M4_M1
    10U,	// PseudoVSUXEI16_V_M4_M1_MASK
    10U,	// PseudoVSUXEI16_V_M4_M2
    10U,	// PseudoVSUXEI16_V_M4_M2_MASK
    10U,	// PseudoVSUXEI16_V_M4_M4
    10U,	// PseudoVSUXEI16_V_M4_M4_MASK
    10U,	// PseudoVSUXEI16_V_M4_M8
    10U,	// PseudoVSUXEI16_V_M4_M8_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF2
    10U,	// PseudoVSUXEI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF4
    10U,	// PseudoVSUXEI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M4_MF8
    10U,	// PseudoVSUXEI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI16_V_M8_M1
    10U,	// PseudoVSUXEI16_V_M8_M1_MASK
    10U,	// PseudoVSUXEI16_V_M8_M2
    10U,	// PseudoVSUXEI16_V_M8_M2_MASK
    10U,	// PseudoVSUXEI16_V_M8_M4
    10U,	// PseudoVSUXEI16_V_M8_M4_MASK
    10U,	// PseudoVSUXEI16_V_M8_M8
    10U,	// PseudoVSUXEI16_V_M8_M8_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF2
    10U,	// PseudoVSUXEI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF4
    10U,	// PseudoVSUXEI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI16_V_M8_MF8
    10U,	// PseudoVSUXEI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M1
    10U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M2
    10U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M4
    10U,	// PseudoVSUXEI16_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI16_V_MF2_M8
    10U,	// PseudoVSUXEI16_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF2
    10U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF4
    10U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI16_V_MF2_MF8
    10U,	// PseudoVSUXEI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M1
    10U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M2
    10U,	// PseudoVSUXEI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M4
    10U,	// PseudoVSUXEI16_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI16_V_MF4_M8
    10U,	// PseudoVSUXEI16_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF2
    10U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF4
    10U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI16_V_MF4_MF8
    10U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M1_M1
    10U,	// PseudoVSUXEI32_V_M1_M1_MASK
    10U,	// PseudoVSUXEI32_V_M1_M2
    10U,	// PseudoVSUXEI32_V_M1_M2_MASK
    10U,	// PseudoVSUXEI32_V_M1_M4
    10U,	// PseudoVSUXEI32_V_M1_M4_MASK
    10U,	// PseudoVSUXEI32_V_M1_M8
    10U,	// PseudoVSUXEI32_V_M1_M8_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF2
    10U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF4
    10U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M1_MF8
    10U,	// PseudoVSUXEI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M2_M1
    10U,	// PseudoVSUXEI32_V_M2_M1_MASK
    10U,	// PseudoVSUXEI32_V_M2_M2
    10U,	// PseudoVSUXEI32_V_M2_M2_MASK
    10U,	// PseudoVSUXEI32_V_M2_M4
    10U,	// PseudoVSUXEI32_V_M2_M4_MASK
    10U,	// PseudoVSUXEI32_V_M2_M8
    10U,	// PseudoVSUXEI32_V_M2_M8_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF2
    10U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF4
    10U,	// PseudoVSUXEI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M2_MF8
    10U,	// PseudoVSUXEI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M4_M1
    10U,	// PseudoVSUXEI32_V_M4_M1_MASK
    10U,	// PseudoVSUXEI32_V_M4_M2
    10U,	// PseudoVSUXEI32_V_M4_M2_MASK
    10U,	// PseudoVSUXEI32_V_M4_M4
    10U,	// PseudoVSUXEI32_V_M4_M4_MASK
    10U,	// PseudoVSUXEI32_V_M4_M8
    10U,	// PseudoVSUXEI32_V_M4_M8_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF2
    10U,	// PseudoVSUXEI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF4
    10U,	// PseudoVSUXEI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M4_MF8
    10U,	// PseudoVSUXEI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI32_V_M8_M1
    10U,	// PseudoVSUXEI32_V_M8_M1_MASK
    10U,	// PseudoVSUXEI32_V_M8_M2
    10U,	// PseudoVSUXEI32_V_M8_M2_MASK
    10U,	// PseudoVSUXEI32_V_M8_M4
    10U,	// PseudoVSUXEI32_V_M8_M4_MASK
    10U,	// PseudoVSUXEI32_V_M8_M8
    10U,	// PseudoVSUXEI32_V_M8_M8_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF2
    10U,	// PseudoVSUXEI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF4
    10U,	// PseudoVSUXEI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI32_V_M8_MF8
    10U,	// PseudoVSUXEI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M1
    10U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M2
    10U,	// PseudoVSUXEI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M4
    10U,	// PseudoVSUXEI32_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI32_V_MF2_M8
    10U,	// PseudoVSUXEI32_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF2
    10U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF4
    10U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI32_V_MF2_MF8
    10U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M1_M1
    10U,	// PseudoVSUXEI64_V_M1_M1_MASK
    10U,	// PseudoVSUXEI64_V_M1_M2
    10U,	// PseudoVSUXEI64_V_M1_M2_MASK
    10U,	// PseudoVSUXEI64_V_M1_M4
    10U,	// PseudoVSUXEI64_V_M1_M4_MASK
    10U,	// PseudoVSUXEI64_V_M1_M8
    10U,	// PseudoVSUXEI64_V_M1_M8_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF2
    10U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF4
    10U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M1_MF8
    10U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M2_M1
    10U,	// PseudoVSUXEI64_V_M2_M1_MASK
    10U,	// PseudoVSUXEI64_V_M2_M2
    10U,	// PseudoVSUXEI64_V_M2_M2_MASK
    10U,	// PseudoVSUXEI64_V_M2_M4
    10U,	// PseudoVSUXEI64_V_M2_M4_MASK
    10U,	// PseudoVSUXEI64_V_M2_M8
    10U,	// PseudoVSUXEI64_V_M2_M8_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF2
    10U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF4
    10U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M2_MF8
    10U,	// PseudoVSUXEI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M4_M1
    10U,	// PseudoVSUXEI64_V_M4_M1_MASK
    10U,	// PseudoVSUXEI64_V_M4_M2
    10U,	// PseudoVSUXEI64_V_M4_M2_MASK
    10U,	// PseudoVSUXEI64_V_M4_M4
    10U,	// PseudoVSUXEI64_V_M4_M4_MASK
    10U,	// PseudoVSUXEI64_V_M4_M8
    10U,	// PseudoVSUXEI64_V_M4_M8_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF2
    10U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF4
    10U,	// PseudoVSUXEI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M4_MF8
    10U,	// PseudoVSUXEI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI64_V_M8_M1
    10U,	// PseudoVSUXEI64_V_M8_M1_MASK
    10U,	// PseudoVSUXEI64_V_M8_M2
    10U,	// PseudoVSUXEI64_V_M8_M2_MASK
    10U,	// PseudoVSUXEI64_V_M8_M4
    10U,	// PseudoVSUXEI64_V_M8_M4_MASK
    10U,	// PseudoVSUXEI64_V_M8_M8
    10U,	// PseudoVSUXEI64_V_M8_M8_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF2
    10U,	// PseudoVSUXEI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF4
    10U,	// PseudoVSUXEI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI64_V_M8_MF8
    10U,	// PseudoVSUXEI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M1_M1
    10U,	// PseudoVSUXEI8_V_M1_M1_MASK
    10U,	// PseudoVSUXEI8_V_M1_M2
    10U,	// PseudoVSUXEI8_V_M1_M2_MASK
    10U,	// PseudoVSUXEI8_V_M1_M4
    10U,	// PseudoVSUXEI8_V_M1_M4_MASK
    10U,	// PseudoVSUXEI8_V_M1_M8
    10U,	// PseudoVSUXEI8_V_M1_M8_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF2
    10U,	// PseudoVSUXEI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF4
    10U,	// PseudoVSUXEI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M1_MF8
    10U,	// PseudoVSUXEI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M2_M1
    10U,	// PseudoVSUXEI8_V_M2_M1_MASK
    10U,	// PseudoVSUXEI8_V_M2_M2
    10U,	// PseudoVSUXEI8_V_M2_M2_MASK
    10U,	// PseudoVSUXEI8_V_M2_M4
    10U,	// PseudoVSUXEI8_V_M2_M4_MASK
    10U,	// PseudoVSUXEI8_V_M2_M8
    10U,	// PseudoVSUXEI8_V_M2_M8_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF2
    10U,	// PseudoVSUXEI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF4
    10U,	// PseudoVSUXEI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M2_MF8
    10U,	// PseudoVSUXEI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M4_M1
    10U,	// PseudoVSUXEI8_V_M4_M1_MASK
    10U,	// PseudoVSUXEI8_V_M4_M2
    10U,	// PseudoVSUXEI8_V_M4_M2_MASK
    10U,	// PseudoVSUXEI8_V_M4_M4
    10U,	// PseudoVSUXEI8_V_M4_M4_MASK
    10U,	// PseudoVSUXEI8_V_M4_M8
    10U,	// PseudoVSUXEI8_V_M4_M8_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF2
    10U,	// PseudoVSUXEI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF4
    10U,	// PseudoVSUXEI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M4_MF8
    10U,	// PseudoVSUXEI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXEI8_V_M8_M1
    10U,	// PseudoVSUXEI8_V_M8_M1_MASK
    10U,	// PseudoVSUXEI8_V_M8_M2
    10U,	// PseudoVSUXEI8_V_M8_M2_MASK
    10U,	// PseudoVSUXEI8_V_M8_M4
    10U,	// PseudoVSUXEI8_V_M8_M4_MASK
    10U,	// PseudoVSUXEI8_V_M8_M8
    10U,	// PseudoVSUXEI8_V_M8_M8_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF2
    10U,	// PseudoVSUXEI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF4
    10U,	// PseudoVSUXEI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXEI8_V_M8_MF8
    10U,	// PseudoVSUXEI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M1
    10U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M2
    10U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M4
    10U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF2_M8
    10U,	// PseudoVSUXEI8_V_MF2_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF2
    10U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF4
    10U,	// PseudoVSUXEI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF2_MF8
    10U,	// PseudoVSUXEI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M1
    10U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M2
    10U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M4
    10U,	// PseudoVSUXEI8_V_MF4_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF4_M8
    10U,	// PseudoVSUXEI8_V_MF4_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF2
    10U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF4
    10U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF4_MF8
    10U,	// PseudoVSUXEI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M1
    10U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M2
    10U,	// PseudoVSUXEI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M4
    10U,	// PseudoVSUXEI8_V_MF8_M4_MASK
    10U,	// PseudoVSUXEI8_V_MF8_M8
    10U,	// PseudoVSUXEI8_V_MF8_M8_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF2
    10U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF4
    10U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXEI8_V_MF8_MF8
    10U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M1
    10U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M2
    10U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_M4
    10U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M1
    10U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M2
    10U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_M4
    10U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M1
    10U,	// PseudoVSUXSEG2EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M2
    10U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_M4
    10U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M1
    10U,	// PseudoVSUXSEG2EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M2
    10U,	// PseudoVSUXSEG2EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_M4
    10U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI16_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M4
    10U,	// PseudoVSUXSEG2EI16_V_MF4_M4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M1
    10U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M2
    10U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_M4
    10U,	// PseudoVSUXSEG2EI32_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M1
    10U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M2
    10U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_M4
    10U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M1
    10U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M2
    10U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_M4
    10U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M1
    10U,	// PseudoVSUXSEG2EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M2
    10U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_M4
    10U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI32_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M1
    10U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M2
    10U,	// PseudoVSUXSEG2EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_M4
    10U,	// PseudoVSUXSEG2EI64_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M1
    10U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M2
    10U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_M4
    10U,	// PseudoVSUXSEG2EI64_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M1
    10U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M2
    10U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_M4
    10U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M1
    10U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M2
    10U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_M4
    10U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M1
    10U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M2
    10U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_M4
    10U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M1
    10U,	// PseudoVSUXSEG2EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M2
    10U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_M4
    10U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M1
    10U,	// PseudoVSUXSEG2EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M2
    10U,	// PseudoVSUXSEG2EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_M4
    10U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M1
    10U,	// PseudoVSUXSEG2EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M2
    10U,	// PseudoVSUXSEG2EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_M4
    10U,	// PseudoVSUXSEG2EI8_V_M8_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG2EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF4_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M4
    10U,	// PseudoVSUXSEG2EI8_V_MF8_M4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_M1
    10U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_M2
    10U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_M1
    10U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_M2
    10U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_M1
    10U,	// PseudoVSUXSEG3EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_M2
    10U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_M1
    10U,	// PseudoVSUXSEG3EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_M2
    10U,	// PseudoVSUXSEG3EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG3EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_M1
    10U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_M2
    10U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_M1
    10U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_M2
    10U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_M1
    10U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_M2
    10U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_M1
    10U,	// PseudoVSUXSEG3EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_M2
    10U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_M1
    10U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_M2
    10U,	// PseudoVSUXSEG3EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_M1
    10U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_M2
    10U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_M1
    10U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_M2
    10U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_M1
    10U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_M2
    10U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_M1
    10U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_M2
    10U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_M1
    10U,	// PseudoVSUXSEG3EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_M2
    10U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_M1
    10U,	// PseudoVSUXSEG3EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_M2
    10U,	// PseudoVSUXSEG3EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_M1
    10U,	// PseudoVSUXSEG3EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_M2
    10U,	// PseudoVSUXSEG3EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG3EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG3EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_M1
    10U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_M2
    10U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_M1
    10U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_M2
    10U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_M1
    10U,	// PseudoVSUXSEG4EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_M2
    10U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_M1
    10U,	// PseudoVSUXSEG4EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_M2
    10U,	// PseudoVSUXSEG4EI16_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M2
    10U,	// PseudoVSUXSEG4EI16_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_M1
    10U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_M2
    10U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_M1
    10U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_M2
    10U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_M1
    10U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_M2
    10U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_M1
    10U,	// PseudoVSUXSEG4EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_M2
    10U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI32_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_M1
    10U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_M2
    10U,	// PseudoVSUXSEG4EI64_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_M1
    10U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_M2
    10U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_M1
    10U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_M2
    10U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_M1
    10U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_M2
    10U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_M1
    10U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_M2
    10U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_M1
    10U,	// PseudoVSUXSEG4EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_M2
    10U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_M1
    10U,	// PseudoVSUXSEG4EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_M2
    10U,	// PseudoVSUXSEG4EI8_V_M4_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_M1
    10U,	// PseudoVSUXSEG4EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_M2
    10U,	// PseudoVSUXSEG4EI8_V_M8_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG4EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M2
    10U,	// PseudoVSUXSEG4EI8_V_MF8_M2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_M1
    10U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_M1
    10U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_M1
    10U,	// PseudoVSUXSEG5EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_M1
    10U,	// PseudoVSUXSEG5EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_M1
    10U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_M1
    10U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_M1
    10U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_M1
    10U,	// PseudoVSUXSEG5EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_M1
    10U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_M1
    10U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_M1
    10U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_M1
    10U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_M1
    10U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_M1
    10U,	// PseudoVSUXSEG5EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_M1
    10U,	// PseudoVSUXSEG5EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_M1
    10U,	// PseudoVSUXSEG5EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG5EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_M1
    10U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_M1
    10U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_M1
    10U,	// PseudoVSUXSEG6EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_M1
    10U,	// PseudoVSUXSEG6EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_M1
    10U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_M1
    10U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_M1
    10U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_M1
    10U,	// PseudoVSUXSEG6EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_M1
    10U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_M1
    10U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_M1
    10U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_M1
    10U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_M1
    10U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_M1
    10U,	// PseudoVSUXSEG6EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_M1
    10U,	// PseudoVSUXSEG6EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_M1
    10U,	// PseudoVSUXSEG6EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG6EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_M1
    10U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_M1
    10U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_M1
    10U,	// PseudoVSUXSEG7EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_M1
    10U,	// PseudoVSUXSEG7EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_M1
    10U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_M1
    10U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_M1
    10U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_M1
    10U,	// PseudoVSUXSEG7EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_M1
    10U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_M1
    10U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_M1
    10U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_M1
    10U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_M1
    10U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_M1
    10U,	// PseudoVSUXSEG7EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_M1
    10U,	// PseudoVSUXSEG7EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_M1
    10U,	// PseudoVSUXSEG7EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG7EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_M1
    10U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_M1
    10U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_M1
    10U,	// PseudoVSUXSEG8EI16_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_M1
    10U,	// PseudoVSUXSEG8EI16_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI16_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI16_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    10U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    10U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_M1
    10U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_M1
    10U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_M1
    10U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_M1
    10U,	// PseudoVSUXSEG8EI32_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI32_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_M1
    10U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_M1
    10U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_M1
    10U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_M1
    10U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI64_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_M1
    10U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M1_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_M1
    10U,	// PseudoVSUXSEG8EI8_V_M2_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_M1
    10U,	// PseudoVSUXSEG8EI8_V_M4_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_M1
    10U,	// PseudoVSUXSEG8EI8_V_M8_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF2
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF4
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF8
    10U,	// PseudoVSUXSEG8EI8_V_M8_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF2_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF4_MF8_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    10U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    10U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    10U,	// PseudoVWADDU_VV_M1
    10U,	// PseudoVWADDU_VV_M1_MASK
    10U,	// PseudoVWADDU_VV_M2
    10U,	// PseudoVWADDU_VV_M2_MASK
    10U,	// PseudoVWADDU_VV_M4
    10U,	// PseudoVWADDU_VV_M4_MASK
    10U,	// PseudoVWADDU_VV_MF2
    10U,	// PseudoVWADDU_VV_MF2_MASK
    10U,	// PseudoVWADDU_VV_MF4
    10U,	// PseudoVWADDU_VV_MF4_MASK
    10U,	// PseudoVWADDU_VV_MF8
    10U,	// PseudoVWADDU_VV_MF8_MASK
    10U,	// PseudoVWADDU_VX_M1
    10U,	// PseudoVWADDU_VX_M1_MASK
    10U,	// PseudoVWADDU_VX_M2
    10U,	// PseudoVWADDU_VX_M2_MASK
    10U,	// PseudoVWADDU_VX_M4
    10U,	// PseudoVWADDU_VX_M4_MASK
    10U,	// PseudoVWADDU_VX_MF2
    10U,	// PseudoVWADDU_VX_MF2_MASK
    10U,	// PseudoVWADDU_VX_MF4
    10U,	// PseudoVWADDU_VX_MF4_MASK
    10U,	// PseudoVWADDU_VX_MF8
    10U,	// PseudoVWADDU_VX_MF8_MASK
    10U,	// PseudoVWADDU_WV_M1
    10U,	// PseudoVWADDU_WV_M1_MASK
    10U,	// PseudoVWADDU_WV_M2
    10U,	// PseudoVWADDU_WV_M2_MASK
    10U,	// PseudoVWADDU_WV_M4
    10U,	// PseudoVWADDU_WV_M4_MASK
    10U,	// PseudoVWADDU_WV_MF2
    10U,	// PseudoVWADDU_WV_MF2_MASK
    10U,	// PseudoVWADDU_WV_MF4
    10U,	// PseudoVWADDU_WV_MF4_MASK
    10U,	// PseudoVWADDU_WV_MF8
    10U,	// PseudoVWADDU_WV_MF8_MASK
    10U,	// PseudoVWADDU_WX_M1
    10U,	// PseudoVWADDU_WX_M1_MASK
    10U,	// PseudoVWADDU_WX_M2
    10U,	// PseudoVWADDU_WX_M2_MASK
    10U,	// PseudoVWADDU_WX_M4
    10U,	// PseudoVWADDU_WX_M4_MASK
    10U,	// PseudoVWADDU_WX_MF2
    10U,	// PseudoVWADDU_WX_MF2_MASK
    10U,	// PseudoVWADDU_WX_MF4
    10U,	// PseudoVWADDU_WX_MF4_MASK
    10U,	// PseudoVWADDU_WX_MF8
    10U,	// PseudoVWADDU_WX_MF8_MASK
    10U,	// PseudoVWADD_VV_M1
    10U,	// PseudoVWADD_VV_M1_MASK
    10U,	// PseudoVWADD_VV_M2
    10U,	// PseudoVWADD_VV_M2_MASK
    10U,	// PseudoVWADD_VV_M4
    10U,	// PseudoVWADD_VV_M4_MASK
    10U,	// PseudoVWADD_VV_MF2
    10U,	// PseudoVWADD_VV_MF2_MASK
    10U,	// PseudoVWADD_VV_MF4
    10U,	// PseudoVWADD_VV_MF4_MASK
    10U,	// PseudoVWADD_VV_MF8
    10U,	// PseudoVWADD_VV_MF8_MASK
    10U,	// PseudoVWADD_VX_M1
    10U,	// PseudoVWADD_VX_M1_MASK
    10U,	// PseudoVWADD_VX_M2
    10U,	// PseudoVWADD_VX_M2_MASK
    10U,	// PseudoVWADD_VX_M4
    10U,	// PseudoVWADD_VX_M4_MASK
    10U,	// PseudoVWADD_VX_MF2
    10U,	// PseudoVWADD_VX_MF2_MASK
    10U,	// PseudoVWADD_VX_MF4
    10U,	// PseudoVWADD_VX_MF4_MASK
    10U,	// PseudoVWADD_VX_MF8
    10U,	// PseudoVWADD_VX_MF8_MASK
    10U,	// PseudoVWADD_WV_M1
    10U,	// PseudoVWADD_WV_M1_MASK
    10U,	// PseudoVWADD_WV_M2
    10U,	// PseudoVWADD_WV_M2_MASK
    10U,	// PseudoVWADD_WV_M4
    10U,	// PseudoVWADD_WV_M4_MASK
    10U,	// PseudoVWADD_WV_MF2
    10U,	// PseudoVWADD_WV_MF2_MASK
    10U,	// PseudoVWADD_WV_MF4
    10U,	// PseudoVWADD_WV_MF4_MASK
    10U,	// PseudoVWADD_WV_MF8
    10U,	// PseudoVWADD_WV_MF8_MASK
    10U,	// PseudoVWADD_WX_M1
    10U,	// PseudoVWADD_WX_M1_MASK
    10U,	// PseudoVWADD_WX_M2
    10U,	// PseudoVWADD_WX_M2_MASK
    10U,	// PseudoVWADD_WX_M4
    10U,	// PseudoVWADD_WX_M4_MASK
    10U,	// PseudoVWADD_WX_MF2
    10U,	// PseudoVWADD_WX_MF2_MASK
    10U,	// PseudoVWADD_WX_MF4
    10U,	// PseudoVWADD_WX_MF4_MASK
    10U,	// PseudoVWADD_WX_MF8
    10U,	// PseudoVWADD_WX_MF8_MASK
    10U,	// PseudoVWMACCSU_VV_M1
    10U,	// PseudoVWMACCSU_VV_M1_MASK
    10U,	// PseudoVWMACCSU_VV_M2
    10U,	// PseudoVWMACCSU_VV_M2_MASK
    10U,	// PseudoVWMACCSU_VV_M4
    10U,	// PseudoVWMACCSU_VV_M4_MASK
    10U,	// PseudoVWMACCSU_VV_MF2
    10U,	// PseudoVWMACCSU_VV_MF2_MASK
    10U,	// PseudoVWMACCSU_VV_MF4
    10U,	// PseudoVWMACCSU_VV_MF4_MASK
    10U,	// PseudoVWMACCSU_VV_MF8
    10U,	// PseudoVWMACCSU_VV_MF8_MASK
    10U,	// PseudoVWMACCSU_VX_M1
    10U,	// PseudoVWMACCSU_VX_M1_MASK
    10U,	// PseudoVWMACCSU_VX_M2
    10U,	// PseudoVWMACCSU_VX_M2_MASK
    10U,	// PseudoVWMACCSU_VX_M4
    10U,	// PseudoVWMACCSU_VX_M4_MASK
    10U,	// PseudoVWMACCSU_VX_MF2
    10U,	// PseudoVWMACCSU_VX_MF2_MASK
    10U,	// PseudoVWMACCSU_VX_MF4
    10U,	// PseudoVWMACCSU_VX_MF4_MASK
    10U,	// PseudoVWMACCSU_VX_MF8
    10U,	// PseudoVWMACCSU_VX_MF8_MASK
    10U,	// PseudoVWMACCUS_VX_M1
    10U,	// PseudoVWMACCUS_VX_M1_MASK
    10U,	// PseudoVWMACCUS_VX_M2
    10U,	// PseudoVWMACCUS_VX_M2_MASK
    10U,	// PseudoVWMACCUS_VX_M4
    10U,	// PseudoVWMACCUS_VX_M4_MASK
    10U,	// PseudoVWMACCUS_VX_MF2
    10U,	// PseudoVWMACCUS_VX_MF2_MASK
    10U,	// PseudoVWMACCUS_VX_MF4
    10U,	// PseudoVWMACCUS_VX_MF4_MASK
    10U,	// PseudoVWMACCUS_VX_MF8
    10U,	// PseudoVWMACCUS_VX_MF8_MASK
    10U,	// PseudoVWMACCU_VV_M1
    10U,	// PseudoVWMACCU_VV_M1_MASK
    10U,	// PseudoVWMACCU_VV_M2
    10U,	// PseudoVWMACCU_VV_M2_MASK
    10U,	// PseudoVWMACCU_VV_M4
    10U,	// PseudoVWMACCU_VV_M4_MASK
    10U,	// PseudoVWMACCU_VV_MF2
    10U,	// PseudoVWMACCU_VV_MF2_MASK
    10U,	// PseudoVWMACCU_VV_MF4
    10U,	// PseudoVWMACCU_VV_MF4_MASK
    10U,	// PseudoVWMACCU_VV_MF8
    10U,	// PseudoVWMACCU_VV_MF8_MASK
    10U,	// PseudoVWMACCU_VX_M1
    10U,	// PseudoVWMACCU_VX_M1_MASK
    10U,	// PseudoVWMACCU_VX_M2
    10U,	// PseudoVWMACCU_VX_M2_MASK
    10U,	// PseudoVWMACCU_VX_M4
    10U,	// PseudoVWMACCU_VX_M4_MASK
    10U,	// PseudoVWMACCU_VX_MF2
    10U,	// PseudoVWMACCU_VX_MF2_MASK
    10U,	// PseudoVWMACCU_VX_MF4
    10U,	// PseudoVWMACCU_VX_MF4_MASK
    10U,	// PseudoVWMACCU_VX_MF8
    10U,	// PseudoVWMACCU_VX_MF8_MASK
    10U,	// PseudoVWMACC_VV_M1
    10U,	// PseudoVWMACC_VV_M1_MASK
    10U,	// PseudoVWMACC_VV_M2
    10U,	// PseudoVWMACC_VV_M2_MASK
    10U,	// PseudoVWMACC_VV_M4
    10U,	// PseudoVWMACC_VV_M4_MASK
    10U,	// PseudoVWMACC_VV_MF2
    10U,	// PseudoVWMACC_VV_MF2_MASK
    10U,	// PseudoVWMACC_VV_MF4
    10U,	// PseudoVWMACC_VV_MF4_MASK
    10U,	// PseudoVWMACC_VV_MF8
    10U,	// PseudoVWMACC_VV_MF8_MASK
    10U,	// PseudoVWMACC_VX_M1
    10U,	// PseudoVWMACC_VX_M1_MASK
    10U,	// PseudoVWMACC_VX_M2
    10U,	// PseudoVWMACC_VX_M2_MASK
    10U,	// PseudoVWMACC_VX_M4
    10U,	// PseudoVWMACC_VX_M4_MASK
    10U,	// PseudoVWMACC_VX_MF2
    10U,	// PseudoVWMACC_VX_MF2_MASK
    10U,	// PseudoVWMACC_VX_MF4
    10U,	// PseudoVWMACC_VX_MF4_MASK
    10U,	// PseudoVWMACC_VX_MF8
    10U,	// PseudoVWMACC_VX_MF8_MASK
    10U,	// PseudoVWMULSU_VV_M1
    10U,	// PseudoVWMULSU_VV_M1_MASK
    10U,	// PseudoVWMULSU_VV_M2
    10U,	// PseudoVWMULSU_VV_M2_MASK
    10U,	// PseudoVWMULSU_VV_M4
    10U,	// PseudoVWMULSU_VV_M4_MASK
    10U,	// PseudoVWMULSU_VV_MF2
    10U,	// PseudoVWMULSU_VV_MF2_MASK
    10U,	// PseudoVWMULSU_VV_MF4
    10U,	// PseudoVWMULSU_VV_MF4_MASK
    10U,	// PseudoVWMULSU_VV_MF8
    10U,	// PseudoVWMULSU_VV_MF8_MASK
    10U,	// PseudoVWMULSU_VX_M1
    10U,	// PseudoVWMULSU_VX_M1_MASK
    10U,	// PseudoVWMULSU_VX_M2
    10U,	// PseudoVWMULSU_VX_M2_MASK
    10U,	// PseudoVWMULSU_VX_M4
    10U,	// PseudoVWMULSU_VX_M4_MASK
    10U,	// PseudoVWMULSU_VX_MF2
    10U,	// PseudoVWMULSU_VX_MF2_MASK
    10U,	// PseudoVWMULSU_VX_MF4
    10U,	// PseudoVWMULSU_VX_MF4_MASK
    10U,	// PseudoVWMULSU_VX_MF8
    10U,	// PseudoVWMULSU_VX_MF8_MASK
    10U,	// PseudoVWMULU_VV_M1
    10U,	// PseudoVWMULU_VV_M1_MASK
    10U,	// PseudoVWMULU_VV_M2
    10U,	// PseudoVWMULU_VV_M2_MASK
    10U,	// PseudoVWMULU_VV_M4
    10U,	// PseudoVWMULU_VV_M4_MASK
    10U,	// PseudoVWMULU_VV_MF2
    10U,	// PseudoVWMULU_VV_MF2_MASK
    10U,	// PseudoVWMULU_VV_MF4
    10U,	// PseudoVWMULU_VV_MF4_MASK
    10U,	// PseudoVWMULU_VV_MF8
    10U,	// PseudoVWMULU_VV_MF8_MASK
    10U,	// PseudoVWMULU_VX_M1
    10U,	// PseudoVWMULU_VX_M1_MASK
    10U,	// PseudoVWMULU_VX_M2
    10U,	// PseudoVWMULU_VX_M2_MASK
    10U,	// PseudoVWMULU_VX_M4
    10U,	// PseudoVWMULU_VX_M4_MASK
    10U,	// PseudoVWMULU_VX_MF2
    10U,	// PseudoVWMULU_VX_MF2_MASK
    10U,	// PseudoVWMULU_VX_MF4
    10U,	// PseudoVWMULU_VX_MF4_MASK
    10U,	// PseudoVWMULU_VX_MF8
    10U,	// PseudoVWMULU_VX_MF8_MASK
    10U,	// PseudoVWMUL_VV_M1
    10U,	// PseudoVWMUL_VV_M1_MASK
    10U,	// PseudoVWMUL_VV_M2
    10U,	// PseudoVWMUL_VV_M2_MASK
    10U,	// PseudoVWMUL_VV_M4
    10U,	// PseudoVWMUL_VV_M4_MASK
    10U,	// PseudoVWMUL_VV_MF2
    10U,	// PseudoVWMUL_VV_MF2_MASK
    10U,	// PseudoVWMUL_VV_MF4
    10U,	// PseudoVWMUL_VV_MF4_MASK
    10U,	// PseudoVWMUL_VV_MF8
    10U,	// PseudoVWMUL_VV_MF8_MASK
    10U,	// PseudoVWMUL_VX_M1
    10U,	// PseudoVWMUL_VX_M1_MASK
    10U,	// PseudoVWMUL_VX_M2
    10U,	// PseudoVWMUL_VX_M2_MASK
    10U,	// PseudoVWMUL_VX_M4
    10U,	// PseudoVWMUL_VX_M4_MASK
    10U,	// PseudoVWMUL_VX_MF2
    10U,	// PseudoVWMUL_VX_MF2_MASK
    10U,	// PseudoVWMUL_VX_MF4
    10U,	// PseudoVWMUL_VX_MF4_MASK
    10U,	// PseudoVWMUL_VX_MF8
    10U,	// PseudoVWMUL_VX_MF8_MASK
    10U,	// PseudoVWREDSUMU_VS_M1
    10U,	// PseudoVWREDSUMU_VS_M1_MASK
    10U,	// PseudoVWREDSUMU_VS_M2
    10U,	// PseudoVWREDSUMU_VS_M2_MASK
    10U,	// PseudoVWREDSUMU_VS_M4
    10U,	// PseudoVWREDSUMU_VS_M4_MASK
    10U,	// PseudoVWREDSUMU_VS_M8
    10U,	// PseudoVWREDSUMU_VS_M8_MASK
    10U,	// PseudoVWREDSUMU_VS_MF2
    10U,	// PseudoVWREDSUMU_VS_MF2_MASK
    10U,	// PseudoVWREDSUMU_VS_MF4
    10U,	// PseudoVWREDSUMU_VS_MF4_MASK
    10U,	// PseudoVWREDSUMU_VS_MF8
    10U,	// PseudoVWREDSUMU_VS_MF8_MASK
    10U,	// PseudoVWREDSUM_VS_M1
    10U,	// PseudoVWREDSUM_VS_M1_MASK
    10U,	// PseudoVWREDSUM_VS_M2
    10U,	// PseudoVWREDSUM_VS_M2_MASK
    10U,	// PseudoVWREDSUM_VS_M4
    10U,	// PseudoVWREDSUM_VS_M4_MASK
    10U,	// PseudoVWREDSUM_VS_M8
    10U,	// PseudoVWREDSUM_VS_M8_MASK
    10U,	// PseudoVWREDSUM_VS_MF2
    10U,	// PseudoVWREDSUM_VS_MF2_MASK
    10U,	// PseudoVWREDSUM_VS_MF4
    10U,	// PseudoVWREDSUM_VS_MF4_MASK
    10U,	// PseudoVWREDSUM_VS_MF8
    10U,	// PseudoVWREDSUM_VS_MF8_MASK
    10U,	// PseudoVWSUBU_VV_M1
    10U,	// PseudoVWSUBU_VV_M1_MASK
    10U,	// PseudoVWSUBU_VV_M2
    10U,	// PseudoVWSUBU_VV_M2_MASK
    10U,	// PseudoVWSUBU_VV_M4
    10U,	// PseudoVWSUBU_VV_M4_MASK
    10U,	// PseudoVWSUBU_VV_MF2
    10U,	// PseudoVWSUBU_VV_MF2_MASK
    10U,	// PseudoVWSUBU_VV_MF4
    10U,	// PseudoVWSUBU_VV_MF4_MASK
    10U,	// PseudoVWSUBU_VV_MF8
    10U,	// PseudoVWSUBU_VV_MF8_MASK
    10U,	// PseudoVWSUBU_VX_M1
    10U,	// PseudoVWSUBU_VX_M1_MASK
    10U,	// PseudoVWSUBU_VX_M2
    10U,	// PseudoVWSUBU_VX_M2_MASK
    10U,	// PseudoVWSUBU_VX_M4
    10U,	// PseudoVWSUBU_VX_M4_MASK
    10U,	// PseudoVWSUBU_VX_MF2
    10U,	// PseudoVWSUBU_VX_MF2_MASK
    10U,	// PseudoVWSUBU_VX_MF4
    10U,	// PseudoVWSUBU_VX_MF4_MASK
    10U,	// PseudoVWSUBU_VX_MF8
    10U,	// PseudoVWSUBU_VX_MF8_MASK
    10U,	// PseudoVWSUBU_WV_M1
    10U,	// PseudoVWSUBU_WV_M1_MASK
    10U,	// PseudoVWSUBU_WV_M2
    10U,	// PseudoVWSUBU_WV_M2_MASK
    10U,	// PseudoVWSUBU_WV_M4
    10U,	// PseudoVWSUBU_WV_M4_MASK
    10U,	// PseudoVWSUBU_WV_MF2
    10U,	// PseudoVWSUBU_WV_MF2_MASK
    10U,	// PseudoVWSUBU_WV_MF4
    10U,	// PseudoVWSUBU_WV_MF4_MASK
    10U,	// PseudoVWSUBU_WV_MF8
    10U,	// PseudoVWSUBU_WV_MF8_MASK
    10U,	// PseudoVWSUBU_WX_M1
    10U,	// PseudoVWSUBU_WX_M1_MASK
    10U,	// PseudoVWSUBU_WX_M2
    10U,	// PseudoVWSUBU_WX_M2_MASK
    10U,	// PseudoVWSUBU_WX_M4
    10U,	// PseudoVWSUBU_WX_M4_MASK
    10U,	// PseudoVWSUBU_WX_MF2
    10U,	// PseudoVWSUBU_WX_MF2_MASK
    10U,	// PseudoVWSUBU_WX_MF4
    10U,	// PseudoVWSUBU_WX_MF4_MASK
    10U,	// PseudoVWSUBU_WX_MF8
    10U,	// PseudoVWSUBU_WX_MF8_MASK
    10U,	// PseudoVWSUB_VV_M1
    10U,	// PseudoVWSUB_VV_M1_MASK
    10U,	// PseudoVWSUB_VV_M2
    10U,	// PseudoVWSUB_VV_M2_MASK
    10U,	// PseudoVWSUB_VV_M4
    10U,	// PseudoVWSUB_VV_M4_MASK
    10U,	// PseudoVWSUB_VV_MF2
    10U,	// PseudoVWSUB_VV_MF2_MASK
    10U,	// PseudoVWSUB_VV_MF4
    10U,	// PseudoVWSUB_VV_MF4_MASK
    10U,	// PseudoVWSUB_VV_MF8
    10U,	// PseudoVWSUB_VV_MF8_MASK
    10U,	// PseudoVWSUB_VX_M1
    10U,	// PseudoVWSUB_VX_M1_MASK
    10U,	// PseudoVWSUB_VX_M2
    10U,	// PseudoVWSUB_VX_M2_MASK
    10U,	// PseudoVWSUB_VX_M4
    10U,	// PseudoVWSUB_VX_M4_MASK
    10U,	// PseudoVWSUB_VX_MF2
    10U,	// PseudoVWSUB_VX_MF2_MASK
    10U,	// PseudoVWSUB_VX_MF4
    10U,	// PseudoVWSUB_VX_MF4_MASK
    10U,	// PseudoVWSUB_VX_MF8
    10U,	// PseudoVWSUB_VX_MF8_MASK
    10U,	// PseudoVWSUB_WV_M1
    10U,	// PseudoVWSUB_WV_M1_MASK
    10U,	// PseudoVWSUB_WV_M2
    10U,	// PseudoVWSUB_WV_M2_MASK
    10U,	// PseudoVWSUB_WV_M4
    10U,	// PseudoVWSUB_WV_M4_MASK
    10U,	// PseudoVWSUB_WV_MF2
    10U,	// PseudoVWSUB_WV_MF2_MASK
    10U,	// PseudoVWSUB_WV_MF4
    10U,	// PseudoVWSUB_WV_MF4_MASK
    10U,	// PseudoVWSUB_WV_MF8
    10U,	// PseudoVWSUB_WV_MF8_MASK
    10U,	// PseudoVWSUB_WX_M1
    10U,	// PseudoVWSUB_WX_M1_MASK
    10U,	// PseudoVWSUB_WX_M2
    10U,	// PseudoVWSUB_WX_M2_MASK
    10U,	// PseudoVWSUB_WX_M4
    10U,	// PseudoVWSUB_WX_M4_MASK
    10U,	// PseudoVWSUB_WX_MF2
    10U,	// PseudoVWSUB_WX_MF2_MASK
    10U,	// PseudoVWSUB_WX_MF4
    10U,	// PseudoVWSUB_WX_MF4_MASK
    10U,	// PseudoVWSUB_WX_MF8
    10U,	// PseudoVWSUB_WX_MF8_MASK
    10U,	// PseudoVXOR_VI_M1
    10U,	// PseudoVXOR_VI_M1_MASK
    10U,	// PseudoVXOR_VI_M2
    10U,	// PseudoVXOR_VI_M2_MASK
    10U,	// PseudoVXOR_VI_M4
    10U,	// PseudoVXOR_VI_M4_MASK
    10U,	// PseudoVXOR_VI_M8
    10U,	// PseudoVXOR_VI_M8_MASK
    10U,	// PseudoVXOR_VI_MF2
    10U,	// PseudoVXOR_VI_MF2_MASK
    10U,	// PseudoVXOR_VI_MF4
    10U,	// PseudoVXOR_VI_MF4_MASK
    10U,	// PseudoVXOR_VI_MF8
    10U,	// PseudoVXOR_VI_MF8_MASK
    10U,	// PseudoVXOR_VV_M1
    10U,	// PseudoVXOR_VV_M1_MASK
    10U,	// PseudoVXOR_VV_M2
    10U,	// PseudoVXOR_VV_M2_MASK
    10U,	// PseudoVXOR_VV_M4
    10U,	// PseudoVXOR_VV_M4_MASK
    10U,	// PseudoVXOR_VV_M8
    10U,	// PseudoVXOR_VV_M8_MASK
    10U,	// PseudoVXOR_VV_MF2
    10U,	// PseudoVXOR_VV_MF2_MASK
    10U,	// PseudoVXOR_VV_MF4
    10U,	// PseudoVXOR_VV_MF4_MASK
    10U,	// PseudoVXOR_VV_MF8
    10U,	// PseudoVXOR_VV_MF8_MASK
    10U,	// PseudoVXOR_VX_M1
    10U,	// PseudoVXOR_VX_M1_MASK
    10U,	// PseudoVXOR_VX_M2
    10U,	// PseudoVXOR_VX_M2_MASK
    10U,	// PseudoVXOR_VX_M4
    10U,	// PseudoVXOR_VX_M4_MASK
    10U,	// PseudoVXOR_VX_M8
    10U,	// PseudoVXOR_VX_M8_MASK
    10U,	// PseudoVXOR_VX_MF2
    10U,	// PseudoVXOR_VX_MF2_MASK
    10U,	// PseudoVXOR_VX_MF4
    10U,	// PseudoVXOR_VX_MF4_MASK
    10U,	// PseudoVXOR_VX_MF8
    10U,	// PseudoVXOR_VX_MF8_MASK
    10U,	// PseudoVZEXT_VF2_M1
    10U,	// PseudoVZEXT_VF2_M1_MASK
    10U,	// PseudoVZEXT_VF2_M2
    10U,	// PseudoVZEXT_VF2_M2_MASK
    10U,	// PseudoVZEXT_VF2_M4
    10U,	// PseudoVZEXT_VF2_M4_MASK
    10U,	// PseudoVZEXT_VF2_M8
    10U,	// PseudoVZEXT_VF2_M8_MASK
    10U,	// PseudoVZEXT_VF2_MF2
    10U,	// PseudoVZEXT_VF2_MF2_MASK
    10U,	// PseudoVZEXT_VF2_MF4
    10U,	// PseudoVZEXT_VF2_MF4_MASK
    10U,	// PseudoVZEXT_VF4_M1
    10U,	// PseudoVZEXT_VF4_M1_MASK
    10U,	// PseudoVZEXT_VF4_M2
    10U,	// PseudoVZEXT_VF4_M2_MASK
    10U,	// PseudoVZEXT_VF4_M4
    10U,	// PseudoVZEXT_VF4_M4_MASK
    10U,	// PseudoVZEXT_VF4_M8
    10U,	// PseudoVZEXT_VF4_M8_MASK
    10U,	// PseudoVZEXT_VF4_MF2
    10U,	// PseudoVZEXT_VF4_MF2_MASK
    10U,	// PseudoVZEXT_VF8_M1
    10U,	// PseudoVZEXT_VF8_M1_MASK
    10U,	// PseudoVZEXT_VF8_M2
    10U,	// PseudoVZEXT_VF8_M2_MASK
    10U,	// PseudoVZEXT_VF8_M4
    10U,	// PseudoVZEXT_VF8_M4_MASK
    10U,	// PseudoVZEXT_VF8_M8
    10U,	// PseudoVZEXT_VF8_M8_MASK
    8406275U,	// PseudoZEXT_H
    8415455U,	// PseudoZEXT_W
    10U,	// ReadCycleWide
    10U,	// Select_FPR16_Using_CC_GPR
    10U,	// Select_FPR32_Using_CC_GPR
    10U,	// Select_FPR64_Using_CC_GPR
    10U,	// Select_GPR_Using_CC_GPR
    10U,	// SplitF64Pseudo
    536887850U,	// ADD
    536888722U,	// ADDI
    536897883U,	// ADDIW
    536898136U,	// ADDUW
    536897860U,	// ADDW
    202391834U,	// AMOADD_D
    202394662U,	// AMOADD_D_AQ
    202393826U,	// AMOADD_D_AQ_RL
    202393550U,	// AMOADD_D_RL
    202401820U,	// AMOADD_W
    202394799U,	// AMOADD_W_AQ
    202393985U,	// AMOADD_W_AQ_RL
    202393687U,	// AMOADD_W_RL
    202391844U,	// AMOAND_D
    202394675U,	// AMOAND_D_AQ
    202393841U,	// AMOAND_D_AQ_RL
    202393563U,	// AMOAND_D_RL
    202401830U,	// AMOAND_W
    202394812U,	// AMOAND_W_AQ
    202394000U,	// AMOAND_W_AQ_RL
    202393700U,	// AMOAND_W_RL
    202392038U,	// AMOMAXU_D
    202394763U,	// AMOMAXU_D_AQ
    202393943U,	// AMOMAXU_D_AQ_RL
    202393651U,	// AMOMAXU_D_RL
    202402049U,	// AMOMAXU_W
    202394900U,	// AMOMAXU_W_AQ
    202394102U,	// AMOMAXU_W_AQ_RL
    202393788U,	// AMOMAXU_W_RL
    202392084U,	// AMOMAX_D
    202394777U,	// AMOMAX_D_AQ
    202393959U,	// AMOMAX_D_AQ_RL
    202393665U,	// AMOMAX_D_RL
    202402083U,	// AMOMAX_W
    202394914U,	// AMOMAX_W_AQ
    202394118U,	// AMOMAX_W_AQ_RL
    202393802U,	// AMOMAX_W_RL
    202392016U,	// AMOMINU_D
    202394749U,	// AMOMINU_D_AQ
    202393927U,	// AMOMINU_D_AQ_RL
    202393637U,	// AMOMINU_D_RL
    202402023U,	// AMOMINU_W
    202394886U,	// AMOMINU_W_AQ
    202394086U,	// AMOMINU_W_AQ_RL
    202393774U,	// AMOMINU_W_RL
    202391906U,	// AMOMIN_D
    202394688U,	// AMOMIN_D_AQ
    202393856U,	// AMOMIN_D_AQ_RL
    202393576U,	// AMOMIN_D_RL
    202401957U,	// AMOMIN_W
    202394825U,	// AMOMIN_W_AQ
    202394015U,	// AMOMIN_W_AQ_RL
    202393713U,	// AMOMIN_W_RL
    202391950U,	// AMOOR_D
    202394724U,	// AMOOR_D_AQ
    202393898U,	// AMOOR_D_AQ_RL
    202393612U,	// AMOOR_D_RL
    202401984U,	// AMOOR_W
    202394861U,	// AMOOR_W_AQ
    202394057U,	// AMOOR_W_AQ_RL
    202393749U,	// AMOOR_W_RL
    202391926U,	// AMOSWAP_D
    202394701U,	// AMOSWAP_D_AQ
    202393871U,	// AMOSWAP_D_AQ_RL
    202393589U,	// AMOSWAP_D_RL
    202401967U,	// AMOSWAP_W
    202394838U,	// AMOSWAP_W_AQ
    202394030U,	// AMOSWAP_W_AQ_RL
    202393726U,	// AMOSWAP_W_RL
    202391959U,	// AMOXOR_D
    202394736U,	// AMOXOR_D_AQ
    202393912U,	// AMOXOR_D_AQ_RL
    202393624U,	// AMOXOR_D_RL
    202401993U,	// AMOXOR_W
    202394873U,	// AMOXOR_W_AQ
    202394071U,	// AMOXOR_W_AQ_RL
    202393761U,	// AMOXOR_W_RL
    536887905U,	// AND
    536888730U,	// ANDI
    536890225U,	// ANDN
    8405175U,	// AUIPC
    536890690U,	// BCLR
    536888803U,	// BCLRI
    536897918U,	// BCLRIW
    536898054U,	// BCLRW
    536890993U,	// BCOMPRESS
    536898093U,	// BCOMPRESSW
    536891004U,	// BDECOMPRESS
    536898105U,	// BDECOMPRESSW
    268455215U,	// BEQ
    536891270U,	// BEXT
    536888849U,	// BEXTI
    536898126U,	// BEXTW
    536890274U,	// BFP
    536898041U,	// BFPW
    268452474U,	// BGE
    268455825U,	// BGEU
    536896532U,	// BINV
    536889138U,	// BINVI
    536897956U,	// BINVIW
    536898210U,	// BINVW
    268455797U,	// BLT
    268455905U,	// BLTU
    8407975U,	// BMATFLIP
    536890721U,	// BMATOR
    536890736U,	// BMATXOR
    268452490U,	// BNE
    536891247U,	// BSET
    536888836U,	// BSETI
    536897940U,	// BSETIW
    536898119U,	// BSETW
    536889887U,	// CLMUL
    536888666U,	// CLMULH
    536890696U,	// CLMULR
    8416748U,	// CLZ
    8415913U,	// CLZW
    68184807U,	// CMIX
    68183066U,	// CMOV
    8408007U,	// CPOP
    8415743U,	// CPOPW
    8405117U,	// CRC32B
    8405126U,	// CRC32CB
    8405231U,	// CRC32CD
    8406116U,	// CRC32CH
    8415234U,	// CRC32CW
    8405195U,	// CRC32D
    8406080U,	// CRC32H
    8415225U,	// CRC32W
    3162308U,	// CSRRC
    3163528U,	// CSRRCI
    3165802U,	// CSRRS
    3163644U,	// CSRRSI
    3172883U,	// CSRRW
    3164004U,	// CSRRWI
    8416761U,	// CTZ
    8415919U,	// CTZW
    9470504U,	// C_ADD
    9471376U,	// C_ADDI
    9472973U,	// C_ADDI16SP
    536890236U,	// C_ADDI4SPN
    9480537U,	// C_ADDIW
    9471376U,	// C_ADDI_HINT_IMM_ZERO
    9471376U,	// C_ADDI_HINT_X0
    9471376U,	// C_ADDI_NOP
    9480514U,	// C_ADDW
    9470504U,	// C_ADD_HINT
    9470559U,	// C_AND
    9471384U,	// C_ANDI
    4222449U,	// C_BEQZ
    4222436U,	// C_BNEZ
    1905U,	// C_EBREAK
    17842776U,	// C_FLD
    17845217U,	// C_FLDSP
    17852857U,	// C_FLW
    17845251U,	// C_FLWSP
    17842796U,	// C_FSD
    17845234U,	// C_FSDSP
    17852966U,	// C_FSW
    17845268U,	// C_FSWSP
    51052U,	// C_J
    51103U,	// C_JAL
    150842U,	// C_JALR
    150836U,	// C_JR
    17842770U,	// C_LD
    17845209U,	// C_LDSP
    8406437U,	// C_LI
    8406437U,	// C_LI_HINT
    8406552U,	// C_LUI
    8406552U,	// C_LUI_HINT
    17852851U,	// C_LW
    17845243U,	// C_LWSP
    8414222U,	// C_MV
    8414222U,	// C_MV_HINT
    164921U,	// C_NEG
    3008U,	// C_NOP
    150464U,	// C_NOP_HINT
    167807U,	// C_NOT
    9473360U,	// C_OR
    17842790U,	// C_SD
    17845226U,	// C_SDSP
    9471412U,	// C_SLLI
    163873U,	// C_SLLI64_HINT
    9471412U,	// C_SLLI_HINT
    9471353U,	// C_SRAI
    163863U,	// C_SRAI64_HINT
    9471420U,	// C_SRLI
    163883U,	// C_SRLI64_HINT
    9470128U,	// C_SUB
    9480499U,	// C_SUBW
    17852960U,	// C_SW
    17845260U,	// C_SWSP
    2993U,	// C_UNIMP
    9473385U,	// C_XOR
    174301U,	// C_ZEXTW
    536896521U,	// DIV
    536891373U,	// DIVU
    536898190U,	// DIVUW
    536898204U,	// DIVW
    3927U,	// DRET
    1907U,	// EBREAK
    1972U,	// ECALL
    16639U,	// FADD_D
    17528U,	// FADD_H
    19875U,	// FADD_S
    8405419U,	// FCLASS_D
    8406241U,	// FCLASS_H
    8408589U,	// FCLASS_S
    8406126U,	// FCVT_D_H
    335562625U,	// FCVT_D_L
    335564716U,	// FCVT_D_LU
    8408473U,	// FCVT_D_S
    8415250U,	// FCVT_D_W
    8409075U,	// FCVT_D_WU
    335561013U,	// FCVT_H_D
    335562635U,	// FCVT_H_L
    335564727U,	// FCVT_H_LU
    335564239U,	// FCVT_H_S
    335571090U,	// FCVT_H_W
    335564798U,	// FCVT_H_WU
    335561157U,	// FCVT_LU_D
    335561995U,	// FCVT_LU_H
    335564327U,	// FCVT_LU_S
    335561032U,	// FCVT_L_D
    335561891U,	// FCVT_L_H
    335564258U,	// FCVT_L_S
    335561121U,	// FCVT_S_D
    8406231U,	// FCVT_S_H
    335562645U,	// FCVT_S_L
    335564738U,	// FCVT_S_LU
    335571155U,	// FCVT_S_W
    335564809U,	// FCVT_S_WU
    335561179U,	// FCVT_WU_D
    335562006U,	// FCVT_WU_H
    335564338U,	// FCVT_WU_S
    335561209U,	// FCVT_W_D
    335562025U,	// FCVT_W_H
    335564357U,	// FCVT_W_S
    16881U,	// FDIV_D
    17697U,	// FDIV_H
    20029U,	// FDIV_S
    66163U,	// FENCE
    1383U,	// FENCE_I
    2967U,	// FENCE_TSO
    536887681U,	// FEQ_D
    536888528U,	// FEQ_H
    536890886U,	// FEQ_S
    17842778U,	// FLD
    536887598U,	// FLE_D
    536888467U,	// FLE_H
    536890814U,	// FLE_S
    17843541U,	// FLH
    536887733U,	// FLT_D
    536888555U,	// FLT_H
    536890903U,	// FLT_S
    17852859U,	// FLW
    16647U,	// FMADD_D
    17536U,	// FMADD_H
    19883U,	// FMADD_S
    536887820U,	// FMAX_D
    536888636U,	// FMAX_H
    536890968U,	// FMAX_S
    536887642U,	// FMIN_D
    536888510U,	// FMIN_H
    536890868U,	// FMIN_S
    16604U,	// FMSUB_D
    17489U,	// FMSUB_H
    19846U,	// FMSUB_S
    16722U,	// FMUL_D
    17581U,	// FMUL_H
    19948U,	// FMUL_S
    8415925U,	// FMV_D_X
    8415934U,	// FMV_H_X
    8415961U,	// FMV_W_X
    8405507U,	// FMV_X_D
    8406323U,	// FMV_X_H
    8415514U,	// FMV_X_W
    16656U,	// FNMADD_D
    17545U,	// FNMADD_H
    19892U,	// FNMADD_S
    16613U,	// FNMSUB_D
    17498U,	// FNMSUB_H
    19855U,	// FNMSUB_S
    17842798U,	// FSD
    536887660U,	// FSGNJN_D
    536888518U,	// FSGNJN_H
    536890876U,	// FSGNJN_S
    536887838U,	// FSGNJX_D
    536888644U,	// FSGNJX_H
    536890976U,	// FSGNJX_S
    536887615U,	// FSGNJ_D
    536888474U,	// FSGNJ_H
    536890841U,	// FSGNJ_S
    17843554U,	// FSH
    134236698U,	// FSL
    134244827U,	// FSLW
    335561148U,	// FSQRT_D
    335561970U,	// FSQRT_H
    335564318U,	// FSQRT_S
    134237561U,	// FSR
    17910U,	// FSRI
    27021U,	// FSRIW
    134244890U,	// FSRW
    16596U,	// FSUB_D
    17481U,	// FSUB_H
    19838U,	// FSUB_S
    17852968U,	// FSW
    536887486U,	// GORC
    536888705U,	// GORCI
    536897873U,	// GORCIW
    536897851U,	// GORCW
    536896515U,	// GREV
    536889131U,	// GREVI
    536897948U,	// GREVIW
    536898197U,	// GREVW
    4212641U,	// JAL
    17845564U,	// JALR
    17842344U,	// LB
    17846156U,	// LBU
    17842772U,	// LD
    17843542U,	// LH
    17846169U,	// LHU
    5259656U,	// LR_D
    5262427U,	// LR_D_AQ
    5261599U,	// LR_D_AQ_RL
    5261315U,	// LR_D_RL
    5269690U,	// LR_W
    5262564U,	// LR_W_AQ
    5261758U,	// LR_W_AQ_RL
    5261452U,	// LR_W_RL
    8406554U,	// LUI
    17852853U,	// LW
    17846292U,	// LWU
    536898274U,	// MAX
    536891417U,	// MAXU
    536890231U,	// MIN
    536891347U,	// MINU
    3933U,	// MRET
    536889889U,	// MUL
    536888668U,	// MULH
    536891353U,	// MULHSU
    536891287U,	// MULHU
    536898017U,	// MULW
    536890706U,	// OR
    8405136U,	// ORCB
    536888811U,	// ORI
    536890248U,	// ORN
    536889211U,	// PACK
    536888654U,	// PACKH
    536891301U,	// PACKU
    536898175U,	// PACKUW
    536897964U,	// PACKW
    536889957U,	// REM
    536891341U,	// REMU
    536898183U,	// REMUW
    536898023U,	// REMW
    8405089U,	// REV8_RV32
    8405089U,	// REV8_RV64
    536889280U,	// ROL
    536897999U,	// ROLW
    536890716U,	// ROR
    536888810U,	// RORI
    536897926U,	// RORIW
    536898061U,	// RORW
    17842348U,	// SB
    202391801U,	// SC_D
    202394653U,	// SC_D_AQ
    202393815U,	// SC_D_AQ_RL
    202393541U,	// SC_D_RL
    202401804U,	// SC_W
    202394790U,	// SC_W_AQ
    202393974U,	// SC_W_AQ_RL
    202393678U,	// SC_W_RL
    17842792U,	// SD
    8405152U,	// SEXTB
    8406267U,	// SEXTH
    8405100U,	// SFENCE_VMA
    17843555U,	// SH
    536887855U,	// SH1ADD
    536898133U,	// SH1ADDUW
    536887863U,	// SH2ADD
    536898144U,	// SH2ADDUW
    536887871U,	// SH3ADD
    536898155U,	// SH3ADDUW
    536889256U,	// SHFL
    536888749U,	// SHFLI
    536897986U,	// SHFLW
    536889275U,	// SLL
    536888758U,	// SLLI
    536898166U,	// SLLIUW
    536897890U,	// SLLIW
    536897993U,	// SLLW
    536890253U,	// SLO
    536888791U,	// SLOI
    536897904U,	// SLOIW
    536898029U,	// SLOW
    536891258U,	// SLT
    536888843U,	// SLTI
    536891294U,	// SLTIU
    536891367U,	// SLTU
    536887416U,	// SRA
    536888699U,	// SRAI
    536897866U,	// SRAIW
    536897837U,	// SRAW
    3939U,	// SRET
    536889877U,	// SRL
    536888766U,	// SRLI
    536897897U,	// SRLIW
    536898005U,	// SRLW
    536890258U,	// SRO
    536888797U,	// SROI
    536897911U,	// SROIW
    536898035U,	// SROW
    536887474U,	// SUB
    536897845U,	// SUBW
    17852962U,	// SW
    2995U,	// UNIMP
    536889254U,	// UNSHFL
    536888747U,	// UNSHFLI
    536897984U,	// UNSHFLW
    3945U,	// URET
    1073768130U,	// VAADDU_VV
    1073769677U,	// VAADDU_VX
    1073767734U,	// VAADD_VV
    1073769328U,	// VAADD_VX
    2147502722U,	// VADC_VIM
    2147502876U,	// VADC_VVM
    2147502930U,	// VADC_VXM
    1073759824U,	// VADD_VI
    1073767797U,	// VADD_VV
    1073769358U,	// VADD_VX
    290666U,	// VAMOADDEI16_UNWD
    1751538757U,	// VAMOADDEI16_WD
    290302U,	// VAMOADDEI32_UNWD
    1751536571U,	// VAMOADDEI32_WD
    290484U,	// VAMOADDEI64_UNWD
    1751537664U,	// VAMOADDEI64_WD
    290848U,	// VAMOADDEI8_UNWD
    1751539808U,	// VAMOADDEI8_WD
    290686U,	// VAMOANDEI16_UNWD
    1751538772U,	// VAMOANDEI16_WD
    290322U,	// VAMOANDEI32_UNWD
    1751536586U,	// VAMOANDEI32_WD
    290504U,	// VAMOANDEI64_UNWD
    1751537679U,	// VAMOANDEI64_WD
    290867U,	// VAMOANDEI8_UNWD
    1751539822U,	// VAMOANDEI8_WD
    290828U,	// VAMOMAXEI16_UNWD
    1751538879U,	// VAMOMAXEI16_WD
    290464U,	// VAMOMAXEI32_UNWD
    1751536693U,	// VAMOMAXEI32_WD
    290646U,	// VAMOMAXEI64_UNWD
    1751537786U,	// VAMOMAXEI64_WD
    291002U,	// VAMOMAXEI8_UNWD
    1751539922U,	// VAMOMAXEI8_WD
    290807U,	// VAMOMAXUEI16_UNWD
    1751538863U,	// VAMOMAXUEI16_WD
    290443U,	// VAMOMAXUEI32_UNWD
    1751536677U,	// VAMOMAXUEI32_WD
    290625U,	// VAMOMAXUEI64_UNWD
    1751537770U,	// VAMOMAXUEI64_WD
    290982U,	// VAMOMAXUEI8_UNWD
    1751539907U,	// VAMOMAXUEI8_WD
    290706U,	// VAMOMINEI16_UNWD
    1751538787U,	// VAMOMINEI16_WD
    290342U,	// VAMOMINEI32_UNWD
    1751536601U,	// VAMOMINEI32_WD
    290524U,	// VAMOMINEI64_UNWD
    1751537694U,	// VAMOMINEI64_WD
    290886U,	// VAMOMINEI8_UNWD
    1751539836U,	// VAMOMINEI8_WD
    290786U,	// VAMOMINUEI16_UNWD
    1751538847U,	// VAMOMINUEI16_WD
    290422U,	// VAMOMINUEI32_UNWD
    1751536661U,	// VAMOMINUEI32_WD
    290604U,	// VAMOMINUEI64_UNWD
    1751537754U,	// VAMOMINUEI64_WD
    290962U,	// VAMOMINUEI8_UNWD
    1751539892U,	// VAMOMINUEI8_WD
    290747U,	// VAMOOREI16_UNWD
    1751538818U,	// VAMOOREI16_WD
    290383U,	// VAMOOREI32_UNWD
    1751536632U,	// VAMOOREI32_WD
    290565U,	// VAMOOREI64_UNWD
    1751537725U,	// VAMOOREI64_WD
    290925U,	// VAMOOREI8_UNWD
    1751539865U,	// VAMOOREI8_WD
    290726U,	// VAMOSWAPEI16_UNWD
    1751538802U,	// VAMOSWAPEI16_WD
    290362U,	// VAMOSWAPEI32_UNWD
    1751536616U,	// VAMOSWAPEI32_WD
    290544U,	// VAMOSWAPEI64_UNWD
    1751537709U,	// VAMOSWAPEI64_WD
    290905U,	// VAMOSWAPEI8_UNWD
    1751539850U,	// VAMOSWAPEI8_WD
    290766U,	// VAMOXOREI16_UNWD
    1751538832U,	// VAMOXOREI16_WD
    290402U,	// VAMOXOREI32_UNWD
    1751536646U,	// VAMOXOREI32_WD
    290584U,	// VAMOXOREI64_UNWD
    1751537739U,	// VAMOXOREI64_WD
    290943U,	// VAMOXOREI8_UNWD
    1751539878U,	// VAMOXOREI8_WD
    1073759833U,	// VAND_VI
    1073767827U,	// VAND_VV
    1073769377U,	// VAND_VX
    1073768085U,	// VASUBU_VV
    1073769632U,	// VASUBU_VX
    1073767492U,	// VASUB_VV
    1073769216U,	// VASUB_VX
    536890094U,	// VCOMPRESS_VM
    1073768264U,	// VDIVU_VV
    1073769833U,	// VDIVU_VX
    1073768294U,	// VDIV_VV
    1073769853U,	// VDIV_VX
    1073759034U,	// VFADD_VF
    1073767744U,	// VFADD_VV
    25191341U,	// VFCLASS_V
    25191362U,	// VFCVT_F_XU_V
    25191400U,	// VFCVT_F_X_V
    25190718U,	// VFCVT_RTZ_XU_F_V
    25190782U,	// VFCVT_RTZ_X_F_V
    25190689U,	// VFCVT_XU_F_V
    25190755U,	// VFCVT_X_F_V
    1073759224U,	// VFDIV_VF
    1073768284U,	// VFDIV_VV
    25184859U,	// VFIRST_M
    1073758986U,	// VFMACC_VF
    1073767655U,	// VFMACC_VV
    1073759044U,	// VFMADD_VF
    1073767754U,	// VFMADD_VV
    1073759245U,	// VFMAX_VF
    1073768303U,	// VFMAX_VV
    2147502698U,	// VFMERGE_VFM
    1073759140U,	// VFMIN_VF
    1073767984U,	// VFMIN_VV
    1073758938U,	// VFMSAC_VF
    1073767586U,	// VFMSAC_VV
    1073758893U,	// VFMSUB_VF
    1073767512U,	// VFMSUB_VV
    1073759119U,	// VFMUL_VF
    1073767925U,	// VFMUL_VV
    8408517U,	// VFMV_F_S
    9470607U,	// VFMV_S_F
    8405657U,	// VFMV_V_F
    25192514U,	// VFNCVT_F_F_W
    25192690U,	// VFNCVT_F_XU_W
    25192716U,	// VFNCVT_F_X_W
    25192496U,	// VFNCVT_ROD_F_F_W
    25192543U,	// VFNCVT_RTZ_XU_F_W
    25192576U,	// VFNCVT_RTZ_X_F_W
    25192528U,	// VFNCVT_XU_F_W
    25192562U,	// VFNCVT_X_F_W
    1073758997U,	// VFNMACC_VF
    1073767666U,	// VFNMACC_VV
    1073759055U,	// VFNMADD_VF
    1073767765U,	// VFNMADD_VV
    1073758949U,	// VFNMSAC_VF
    1073767597U,	// VFNMSAC_VV
    1073758904U,	// VFNMSUB_VF
    1073767523U,	// VFNMSUB_VV
    1073759234U,	// VFRDIV_VF
    25189630U,	// VFREC7_V
    1073762110U,	// VFREDMAX_VS
    1073762022U,	// VFREDMIN_VS
    1073761993U,	// VFREDOSUM_VS
    1073761941U,	// VFREDSUM_VS
    25189640U,	// VFRSQRT7_V
    1073758916U,	// VFRSUB_VF
    1073759150U,	// VFSGNJN_VF
    1073768003U,	// VFSGNJN_VV
    1073759255U,	// VFSGNJX_VF
    1073768322U,	// VFSGNJX_VV
    1073759108U,	// VFSGNJ_VF
    1073767886U,	// VFSGNJ_VV
    1073759162U,	// VFSLIDE1DOWN_VF
    1073759179U,	// VFSLIDE1UP_VF
    25191352U,	// VFSQRT_V
    1073758883U,	// VFSUB_VF
    1073767502U,	// VFSUB_VV
    1073759067U,	// VFWADD_VF
    1073767806U,	// VFWADD_VV
    1073759278U,	// VFWADD_WF
    1073768365U,	// VFWADD_WV
    25190675U,	// VFWCVT_F_F_V
    25191376U,	// VFWCVT_F_XU_V
    25191413U,	// VFWCVT_F_X_V
    25190736U,	// VFWCVT_RTZ_XU_F_V
    25190799U,	// VFWCVT_RTZ_X_F_V
    25190703U,	// VFWCVT_XU_F_V
    25190768U,	// VFWCVT_X_F_V
    1073759022U,	// VFWMACC_VF
    1073767701U,	// VFWMACC_VV
    1073758974U,	// VFWMSAC_VF
    1073767633U,	// VFWMSAC_VV
    1073759129U,	// VFWMUL_VF
    1073767954U,	// VFWMUL_VV
    1073759009U,	// VFWNMACC_VF
    1073767678U,	// VFWNMACC_VV
    1073758961U,	// VFWNMSAC_VF
    1073767620U,	// VFWNMSAC_VV
    1073762007U,	// VFWREDOSUM_VS
    1073761966U,	// VFWREDSUM_VS
    1073758927U,	// VFWSUB_VF
    1073767565U,	// VFWSUB_VV
    1073759267U,	// VFWSUB_WF
    1073768344U,	// VFWSUB_WV
    549132U,	// VID_V
    25184814U,	// VIOTA_M
    16144956U,	// VL1RE16_V
    16142770U,	// VL1RE32_V
    16143863U,	// VL1RE64_V
    16146042U,	// VL1RE8_V
    16144967U,	// VL2RE16_V
    16142781U,	// VL2RE32_V
    16143874U,	// VL2RE64_V
    16146052U,	// VL2RE8_V
    16144978U,	// VL4RE16_V
    16142792U,	// VL4RE32_V
    16143885U,	// VL4RE64_V
    16146062U,	// VL4RE8_V
    16144989U,	// VL8RE16_V
    16142803U,	// VL8RE32_V
    16143896U,	// VL8RE64_V
    16146072U,	// VL8RE8_V
    32924402U,	// VLE16FF_V
    32922163U,	// VLE16_V
    16142367U,	// VLE1_V
    32924170U,	// VLE32FF_V
    32919977U,	// VLE32_V
    32924286U,	// VLE64FF_V
    32921070U,	// VLE64_V
    32924511U,	// VLE8FF_V
    32923250U,	// VLE8_V
    40262862U,	// VLOXEI16_V
    40260676U,	// VLOXEI32_V
    40261769U,	// VLOXEI64_V
    40263904U,	// VLOXEI8_V
    40262277U,	// VLOXSEG2EI16_V
    40260091U,	// VLOXSEG2EI32_V
    40261184U,	// VLOXSEG2EI64_V
    40263356U,	// VLOXSEG2EI8_V
    40262341U,	// VLOXSEG3EI16_V
    40260155U,	// VLOXSEG3EI32_V
    40261248U,	// VLOXSEG3EI64_V
    40263416U,	// VLOXSEG3EI8_V
    40262405U,	// VLOXSEG4EI16_V
    40260219U,	// VLOXSEG4EI32_V
    40261312U,	// VLOXSEG4EI64_V
    40263476U,	// VLOXSEG4EI8_V
    40262469U,	// VLOXSEG5EI16_V
    40260283U,	// VLOXSEG5EI32_V
    40261376U,	// VLOXSEG5EI64_V
    40263536U,	// VLOXSEG5EI8_V
    40262533U,	// VLOXSEG6EI16_V
    40260347U,	// VLOXSEG6EI32_V
    40261440U,	// VLOXSEG6EI64_V
    40263596U,	// VLOXSEG6EI8_V
    40262597U,	// VLOXSEG7EI16_V
    40260411U,	// VLOXSEG7EI32_V
    40261504U,	// VLOXSEG7EI64_V
    40263656U,	// VLOXSEG7EI8_V
    40262661U,	// VLOXSEG8EI16_V
    40260475U,	// VLOXSEG8EI32_V
    40261568U,	// VLOXSEG8EI64_V
    40263716U,	// VLOXSEG8EI8_V
    40262248U,	// VLSE16_V
    40260062U,	// VLSE32_V
    40261155U,	// VLSE64_V
    40263330U,	// VLSE8_V
    32924297U,	// VLSEG2E16FF_V
    32921785U,	// VLSEG2E16_V
    32924065U,	// VLSEG2E32FF_V
    32919599U,	// VLSEG2E32_V
    32924181U,	// VLSEG2E64FF_V
    32920692U,	// VLSEG2E64_V
    32924413U,	// VLSEG2E8FF_V
    32922900U,	// VLSEG2E8_V
    32924312U,	// VLSEG3E16FF_V
    32921839U,	// VLSEG3E16_V
    32924080U,	// VLSEG3E32FF_V
    32919653U,	// VLSEG3E32_V
    32924196U,	// VLSEG3E64FF_V
    32920746U,	// VLSEG3E64_V
    32924427U,	// VLSEG3E8FF_V
    32922950U,	// VLSEG3E8_V
    32924327U,	// VLSEG4E16FF_V
    32921893U,	// VLSEG4E16_V
    32924095U,	// VLSEG4E32FF_V
    32919707U,	// VLSEG4E32_V
    32924211U,	// VLSEG4E64FF_V
    32920800U,	// VLSEG4E64_V
    32924441U,	// VLSEG4E8FF_V
    32923000U,	// VLSEG4E8_V
    32924342U,	// VLSEG5E16FF_V
    32921947U,	// VLSEG5E16_V
    32924110U,	// VLSEG5E32FF_V
    32919761U,	// VLSEG5E32_V
    32924226U,	// VLSEG5E64FF_V
    32920854U,	// VLSEG5E64_V
    32924455U,	// VLSEG5E8FF_V
    32923050U,	// VLSEG5E8_V
    32924357U,	// VLSEG6E16FF_V
    32922001U,	// VLSEG6E16_V
    32924125U,	// VLSEG6E32FF_V
    32919815U,	// VLSEG6E32_V
    32924241U,	// VLSEG6E64FF_V
    32920908U,	// VLSEG6E64_V
    32924469U,	// VLSEG6E8FF_V
    32923100U,	// VLSEG6E8_V
    32924372U,	// VLSEG7E16FF_V
    32922055U,	// VLSEG7E16_V
    32924140U,	// VLSEG7E32FF_V
    32919869U,	// VLSEG7E32_V
    32924256U,	// VLSEG7E64FF_V
    32920962U,	// VLSEG7E64_V
    32924483U,	// VLSEG7E8FF_V
    32923150U,	// VLSEG7E8_V
    32924387U,	// VLSEG8E16FF_V
    32922109U,	// VLSEG8E16_V
    32924155U,	// VLSEG8E32FF_V
    32919923U,	// VLSEG8E32_V
    32924271U,	// VLSEG8E64FF_V
    32921016U,	// VLSEG8E64_V
    32924497U,	// VLSEG8E8FF_V
    32923200U,	// VLSEG8E8_V
    40261830U,	// VLSSEG2E16_V
    40259644U,	// VLSSEG2E32_V
    40260737U,	// VLSSEG2E64_V
    40262944U,	// VLSSEG2E8_V
    40261884U,	// VLSSEG3E16_V
    40259698U,	// VLSSEG3E32_V
    40260791U,	// VLSSEG3E64_V
    40262994U,	// VLSSEG3E8_V
    40261938U,	// VLSSEG4E16_V
    40259752U,	// VLSSEG4E32_V
    40260845U,	// VLSSEG4E64_V
    40263044U,	// VLSSEG4E8_V
    40261992U,	// VLSSEG5E16_V
    40259806U,	// VLSSEG5E32_V
    40260899U,	// VLSSEG5E64_V
    40263094U,	// VLSSEG5E8_V
    40262046U,	// VLSSEG6E16_V
    40259860U,	// VLSSEG6E32_V
    40260953U,	// VLSSEG6E64_V
    40263144U,	// VLSSEG6E8_V
    40262100U,	// VLSSEG7E16_V
    40259914U,	// VLSSEG7E32_V
    40261007U,	// VLSSEG7E64_V
    40263194U,	// VLSSEG7E8_V
    40262154U,	// VLSSEG8E16_V
    40259968U,	// VLSSEG8E32_V
    40261061U,	// VLSSEG8E64_V
    40263244U,	// VLSSEG8E8_V
    40262886U,	// VLUXEI16_V
    40260700U,	// VLUXEI32_V
    40261793U,	// VLUXEI64_V
    40263926U,	// VLUXEI8_V
    40262309U,	// VLUXSEG2EI16_V
    40260123U,	// VLUXSEG2EI32_V
    40261216U,	// VLUXSEG2EI64_V
    40263386U,	// VLUXSEG2EI8_V
    40262373U,	// VLUXSEG3EI16_V
    40260187U,	// VLUXSEG3EI32_V
    40261280U,	// VLUXSEG3EI64_V
    40263446U,	// VLUXSEG3EI8_V
    40262437U,	// VLUXSEG4EI16_V
    40260251U,	// VLUXSEG4EI32_V
    40261344U,	// VLUXSEG4EI64_V
    40263506U,	// VLUXSEG4EI8_V
    40262501U,	// VLUXSEG5EI16_V
    40260315U,	// VLUXSEG5EI32_V
    40261408U,	// VLUXSEG5EI64_V
    40263566U,	// VLUXSEG5EI8_V
    40262565U,	// VLUXSEG6EI16_V
    40260379U,	// VLUXSEG6EI32_V
    40261472U,	// VLUXSEG6EI64_V
    40263626U,	// VLUXSEG6EI8_V
    40262629U,	// VLUXSEG7EI16_V
    40260443U,	// VLUXSEG7EI32_V
    40261536U,	// VLUXSEG7EI64_V
    40263686U,	// VLUXSEG7EI8_V
    40262693U,	// VLUXSEG8EI16_V
    40260507U,	// VLUXSEG8EI32_V
    40261600U,	// VLUXSEG8EI64_V
    40263746U,	// VLUXSEG8EI8_V
    1073767691U,	// VMACC_VV
    1073769297U,	// VMACC_VX
    536888892U,	// VMADC_VI
    2147502711U,	// VMADC_VIM
    536896812U,	// VMADC_VV
    2147502865U,	// VMADC_VVM
    536898406U,	// VMADC_VX
    2147502919U,	// VMADC_VXM
    1073767777U,	// VMADD_VV
    1073769338U,	// VMADD_VX
    536890069U,	// VMANDNOT_MM
    536890008U,	// VMAND_MM
    1073768274U,	// VMAXU_VV
    1073769843U,	// VMAXU_VX
    1073768313U,	// VMAX_VV
    1073769862U,	// VMAX_VX
    2147502732U,	// VMERGE_VIM
    2147502886U,	// VMERGE_VVM
    2147502940U,	// VMERGE_VXM
    1073759194U,	// VMFEQ_VF
    1073768015U,	// VMFEQ_VV
    1073759078U,	// VMFGE_VF
    1073759204U,	// VMFGT_VF
    1073759088U,	// VMFLE_VF
    1073767836U,	// VMFLE_VV
    1073759214U,	// VMFLT_VF
    1073768065U,	// VMFLT_VV
    1073759098U,	// VMFNE_VF
    1073767856U,	// VMFNE_VV
    1073768206U,	// VMINU_VV
    1073769764U,	// VMINU_VX
    1073767994U,	// VMIN_VV
    1073769492U,	// VMIN_VX
    536890018U,	// VMNAND_MM
    536890038U,	// VMNOR_MM
    536890082U,	// VMORNOT_MM
    536890029U,	// VMOR_MM
    536896733U,	// VMSBC_VV
    2147502844U,	// VMSBC_VVM
    536898375U,	// VMSBC_VX
    2147502898U,	// VMSBC_VXM
    25184832U,	// VMSBF_M
    1073759928U,	// VMSEQ_VI
    1073768025U,	// VMSEQ_VV
    1073769559U,	// VMSEQ_VX
    1073760021U,	// VMSGTU_VI
    1073769811U,	// VMSGTU_VX
    1073759968U,	// VMSGT_VI
    1073769612U,	// VMSGT_VX
    25184841U,	// VMSIF_M
    1073760010U,	// VMSLEU_VI
    1073768163U,	// VMSLEU_VV
    1073769721U,	// VMSLEU_VX
    1073759852U,	// VMSLE_VI
    1073767846U,	// VMSLE_VV
    1073769396U,	// VMSLE_VX
    1073768253U,	// VMSLTU_VV
    1073769822U,	// VMSLTU_VX
    1073768075U,	// VMSLT_VV
    1073769622U,	// VMSLT_VX
    1073759862U,	// VMSNE_VI
    1073767866U,	// VMSNE_VV
    1073769406U,	// VMSNE_VX
    25184850U,	// VMSOF_M
    1073768229U,	// VMULHSU_VV
    1073769787U,	// VMULHSU_VX
    1073768174U,	// VMULHU_VV
    1073769732U,	// VMULHU_VX
    1073767876U,	// VMULH_VV
    1073769416U,	// VMULH_VX
    1073767945U,	// VMUL_VV
    1073769464U,	// VMUL_VX
    8414065U,	// VMV1R_V
    8414082U,	// VMV2R_V
    8414099U,	// VMV4R_V
    8414116U,	// VMV8R_V
    9480903U,	// VMV_S_X
    8406384U,	// VMV_V_I
    8414175U,	// VMV_V_V
    8415952U,	// VMV_V_X
    8408655U,	// VMV_X_S
    536890048U,	// VMXNOR_MM
    536890059U,	// VMXOR_MM
    1073760088U,	// VNCLIPU_WI
    1073768429U,	// VNCLIPU_WV
    1073769944U,	// VNCLIPU_WX
    1073760077U,	// VNCLIP_WI
    1073768396U,	// VNCLIP_WV
    1073769911U,	// VNCLIP_WX
    1073767609U,	// VNMSAC_VV
    1073769276U,	// VNMSAC_VX
    1073767535U,	// VNMSUB_VV
    1073769226U,	// VNMSUB_VX
    1073760057U,	// VNSRA_WI
    1073768334U,	// VNSRA_WV
    1073769871U,	// VNSRA_WX
    1073760067U,	// VNSRL_WI
    1073768386U,	// VNSRL_WV
    1073769901U,	// VNSRL_WX
    1073759951U,	// VOR_VI
    1073768048U,	// VOR_VV
    1073769582U,	// VOR_VX
    25184823U,	// VPOPC_M
    1073761929U,	// VREDAND_VS
    1073762097U,	// VREDMAXU_VS
    1073762123U,	// VREDMAX_VS
    1073762084U,	// VREDMINU_VS
    1073762035U,	// VREDMIN_VS
    1073762047U,	// VREDOR_VS
    1073761954U,	// VREDSUM_VS
    1073762058U,	// VREDXOR_VS
    1073768196U,	// VREMU_VV
    1073769754U,	// VREMU_VX
    1073767975U,	// VREM_VV
    1073769483U,	// VREM_VX
    1073767456U,	// VRGATHEREI16_VV
    1073759938U,	// VRGATHER_VI
    1073768035U,	// VRGATHER_VV
    1073769569U,	// VRGATHER_VX
    1073759794U,	// VRSUB_VI
    1073769237U,	// VRSUB_VX
    16147305U,	// VS1R_V
    16147322U,	// VS2R_V
    16147339U,	// VS4R_V
    16147356U,	// VS8R_V
    1073759988U,	// VSADDU_VI
    1073768141U,	// VSADDU_VV
    1073769688U,	// VSADDU_VX
    1073759814U,	// VSADD_VI
    1073767787U,	// VSADD_VV
    1073769348U,	// VSADD_VX
    2147502855U,	// VSBC_VVM
    2147502909U,	// VSBC_VXM
    32922236U,	// VSE16_V
    16142375U,	// VSE1_V
    32920050U,	// VSE32_V
    32921143U,	// VSE64_V
    32923316U,	// VSE8_V
    402671044U,	// VSETIVLI
    536889894U,	// VSETVL
    402671054U,	// VSETVLI
    25182209U,	// VSEXT_VF2
    25182261U,	// VSEXT_VF4
    25182283U,	// VSEXT_VF8
    1073769501U,	// VSLIDE1DOWN_VX
    1073769532U,	// VSLIDE1UP_VX
    1073759900U,	// VSLIDEDOWN_VI
    1073769517U,	// VSLIDEDOWN_VX
    1073759915U,	// VSLIDEUP_VI
    1073769546U,	// VSLIDEUP_VX
    1073759872U,	// VSLL_VI
    1073767897U,	// VSLL_VV
    1073769426U,	// VSLL_VX
    1073767935U,	// VSMUL_VV
    1073769454U,	// VSMUL_VX
    40262874U,	// VSOXEI16_V
    40260688U,	// VSOXEI32_V
    40261781U,	// VSOXEI64_V
    40263915U,	// VSOXEI8_V
    40262293U,	// VSOXSEG2EI16_V
    40260107U,	// VSOXSEG2EI32_V
    40261200U,	// VSOXSEG2EI64_V
    40263371U,	// VSOXSEG2EI8_V
    40262357U,	// VSOXSEG3EI16_V
    40260171U,	// VSOXSEG3EI32_V
    40261264U,	// VSOXSEG3EI64_V
    40263431U,	// VSOXSEG3EI8_V
    40262421U,	// VSOXSEG4EI16_V
    40260235U,	// VSOXSEG4EI32_V
    40261328U,	// VSOXSEG4EI64_V
    40263491U,	// VSOXSEG4EI8_V
    40262485U,	// VSOXSEG5EI16_V
    40260299U,	// VSOXSEG5EI32_V
    40261392U,	// VSOXSEG5EI64_V
    40263551U,	// VSOXSEG5EI8_V
    40262549U,	// VSOXSEG6EI16_V
    40260363U,	// VSOXSEG6EI32_V
    40261456U,	// VSOXSEG6EI64_V
    40263611U,	// VSOXSEG6EI8_V
    40262613U,	// VSOXSEG7EI16_V
    40260427U,	// VSOXSEG7EI32_V
    40261520U,	// VSOXSEG7EI64_V
    40263671U,	// VSOXSEG7EI8_V
    40262677U,	// VSOXSEG8EI16_V
    40260491U,	// VSOXSEG8EI32_V
    40261584U,	// VSOXSEG8EI64_V
    40263731U,	// VSOXSEG8EI8_V
    1073759785U,	// VSRA_VI
    1073767483U,	// VSRA_VV
    1073769207U,	// VSRA_VX
    1073759891U,	// VSRL_VI
    1073767916U,	// VSRL_VV
    1073769445U,	// VSRL_VX
    40262258U,	// VSSE16_V
    40260072U,	// VSSE32_V
    40261165U,	// VSSE64_V
    40263339U,	// VSSE8_V
    32921826U,	// VSSEG2E16_V
    32919640U,	// VSSEG2E32_V
    32920733U,	// VSSEG2E64_V
    32922938U,	// VSSEG2E8_V
    32921880U,	// VSSEG3E16_V
    32919694U,	// VSSEG3E32_V
    32920787U,	// VSSEG3E64_V
    32922988U,	// VSSEG3E8_V
    32921934U,	// VSSEG4E16_V
    32919748U,	// VSSEG4E32_V
    32920841U,	// VSSEG4E64_V
    32923038U,	// VSSEG4E8_V
    32921988U,	// VSSEG5E16_V
    32919802U,	// VSSEG5E32_V
    32920895U,	// VSSEG5E64_V
    32923088U,	// VSSEG5E8_V
    32922042U,	// VSSEG6E16_V
    32919856U,	// VSSEG6E32_V
    32920949U,	// VSSEG6E64_V
    32923138U,	// VSSEG6E8_V
    32922096U,	// VSSEG7E16_V
    32919910U,	// VSSEG7E32_V
    32921003U,	// VSSEG7E64_V
    32923188U,	// VSSEG7E8_V
    32922150U,	// VSSEG8E16_V
    32919964U,	// VSSEG8E32_V
    32921057U,	// VSSEG8E64_V
    32923238U,	// VSSEG8E8_V
    1073759775U,	// VSSRA_VI
    1073767473U,	// VSSRA_VV
    1073769197U,	// VSSRA_VX
    1073759881U,	// VSSRL_VI
    1073767906U,	// VSSRL_VV
    1073769435U,	// VSSRL_VX
    40261844U,	// VSSSEG2E16_V
    40259658U,	// VSSSEG2E32_V
    40260751U,	// VSSSEG2E64_V
    40262957U,	// VSSSEG2E8_V
    40261898U,	// VSSSEG3E16_V
    40259712U,	// VSSSEG3E32_V
    40260805U,	// VSSSEG3E64_V
    40263007U,	// VSSSEG3E8_V
    40261952U,	// VSSSEG4E16_V
    40259766U,	// VSSSEG4E32_V
    40260859U,	// VSSSEG4E64_V
    40263057U,	// VSSSEG4E8_V
    40262006U,	// VSSSEG5E16_V
    40259820U,	// VSSSEG5E32_V
    40260913U,	// VSSSEG5E64_V
    40263107U,	// VSSSEG5E8_V
    40262060U,	// VSSSEG6E16_V
    40259874U,	// VSSSEG6E32_V
    40260967U,	// VSSSEG6E64_V
    40263157U,	// VSSSEG6E8_V
    40262114U,	// VSSSEG7E16_V
    40259928U,	// VSSSEG7E32_V
    40261021U,	// VSSSEG7E64_V
    40263207U,	// VSSSEG7E8_V
    40262168U,	// VSSSEG8E16_V
    40259982U,	// VSSSEG8E32_V
    40261075U,	// VSSSEG8E64_V
    40263257U,	// VSSSEG8E8_V
    1073768096U,	// VSSUBU_VV
    1073769643U,	// VSSUBU_VX
    1073767546U,	// VSSUB_VV
    1073769247U,	// VSSUB_VX
    1073767556U,	// VSUB_VV
    1073769257U,	// VSUB_VX
    40262898U,	// VSUXEI16_V
    40260712U,	// VSUXEI32_V
    40261805U,	// VSUXEI64_V
    40263937U,	// VSUXEI8_V
    40262325U,	// VSUXSEG2EI16_V
    40260139U,	// VSUXSEG2EI32_V
    40261232U,	// VSUXSEG2EI64_V
    40263401U,	// VSUXSEG2EI8_V
    40262389U,	// VSUXSEG3EI16_V
    40260203U,	// VSUXSEG3EI32_V
    40261296U,	// VSUXSEG3EI64_V
    40263461U,	// VSUXSEG3EI8_V
    40262453U,	// VSUXSEG4EI16_V
    40260267U,	// VSUXSEG4EI32_V
    40261360U,	// VSUXSEG4EI64_V
    40263521U,	// VSUXSEG4EI8_V
    40262517U,	// VSUXSEG5EI16_V
    40260331U,	// VSUXSEG5EI32_V
    40261424U,	// VSUXSEG5EI64_V
    40263581U,	// VSUXSEG5EI8_V
    40262581U,	// VSUXSEG6EI16_V
    40260395U,	// VSUXSEG6EI32_V
    40261488U,	// VSUXSEG6EI64_V
    40263641U,	// VSUXSEG6EI8_V
    40262645U,	// VSUXSEG7EI16_V
    40260459U,	// VSUXSEG7EI32_V
    40261552U,	// VSUXSEG7EI64_V
    40263701U,	// VSUXSEG7EI8_V
    40262709U,	// VSUXSEG8EI16_V
    40260523U,	// VSUXSEG8EI32_V
    40261616U,	// VSUXSEG8EI64_V
    40263761U,	// VSUXSEG8EI8_V
    1073768152U,	// VWADDU_VV
    1073769699U,	// VWADDU_VX
    1073768418U,	// VWADDU_WV
    1073769933U,	// VWADDU_WX
    1073767817U,	// VWADD_VV
    1073769367U,	// VWADD_VX
    1073768376U,	// VWADD_WV
    1073769891U,	// VWADD_WX
    1073768216U,	// VWMACCSU_VV
    1073769774U,	// VWMACCSU_VX
    1073769599U,	// VWMACCUS_VX
    1073768118U,	// VWMACCU_VV
    1073769665U,	// VWMACCU_VX
    1073767713U,	// VWMACC_VV
    1073769307U,	// VWMACC_VX
    1073768241U,	// VWMULSU_VV
    1073769799U,	// VWMULSU_VX
    1073768185U,	// VWMULU_VV
    1073769743U,	// VWMULU_VX
    1073767965U,	// VWMUL_VV
    1073769473U,	// VWMUL_VX
    1073762070U,	// VWREDSUMU_VS
    1073761980U,	// VWREDSUM_VS
    1073768107U,	// VWSUBU_VV
    1073769654U,	// VWSUBU_VX
    1073768407U,	// VWSUBU_WV
    1073769922U,	// VWSUBU_WX
    1073767576U,	// VWSUB_VV
    1073769266U,	// VWSUB_VX
    1073768355U,	// VWSUB_WV
    1073769881U,	// VWSUB_WX
    1073759959U,	// VXOR_VI
    1073768056U,	// VXOR_VV
    1073769590U,	// VXOR_VX
    25182220U,	// VZEXT_VF2
    25182272U,	// VZEXT_VF4
    25182294U,	// VZEXT_VF8
    1440U,	// WFI
    536890710U,	// XNOR
    536890731U,	// XOR
    536888816U,	// XORI
    536887447U,	// XPERMB
    536888501U,	// XPERMH
    536890216U,	// XPERMN
    536897692U,	// XPERMW
    8406275U,	// ZEXTH_RV32
    8406275U,	// ZEXTH_RV64
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_INSTR_REF
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLReg
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    0U,	// PseudoFLD
    0U,	// PseudoFLH
    0U,	// PseudoFLW
    0U,	// PseudoFSD
    0U,	// PseudoFSH
    0U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoRET
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoSB
    0U,	// PseudoSD
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSH
    0U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAMOADDEI16_WD_M1_MF2
    0U,	// PseudoVAMOADDEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M1_MF4
    0U,	// PseudoVAMOADDEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOADDEI16_WD_M2_M1
    0U,	// PseudoVAMOADDEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOADDEI16_WD_M2_MF2
    0U,	// PseudoVAMOADDEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M4_M1
    0U,	// PseudoVAMOADDEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOADDEI16_WD_M4_M2
    0U,	// PseudoVAMOADDEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M8_M2
    0U,	// PseudoVAMOADDEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOADDEI16_WD_M8_M4
    0U,	// PseudoVAMOADDEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOADDEI16_WD_MF2_MF4
    0U,	// PseudoVAMOADDEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M1_M1
    0U,	// PseudoVAMOADDEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOADDEI32_WD_M1_MF2
    0U,	// PseudoVAMOADDEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M2_M1
    0U,	// PseudoVAMOADDEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOADDEI32_WD_M2_M2
    0U,	// PseudoVAMOADDEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M4_M2
    0U,	// PseudoVAMOADDEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOADDEI32_WD_M4_M4
    0U,	// PseudoVAMOADDEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M8_M4
    0U,	// PseudoVAMOADDEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOADDEI32_WD_M8_M8
    0U,	// PseudoVAMOADDEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOADDEI32_WD_MF2_MF2
    0U,	// PseudoVAMOADDEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M1_M1
    0U,	// PseudoVAMOADDEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOADDEI64_WD_M1_M2
    0U,	// PseudoVAMOADDEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M2_M2
    0U,	// PseudoVAMOADDEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOADDEI64_WD_M2_M4
    0U,	// PseudoVAMOADDEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOADDEI64_WD_M4_M4
    0U,	// PseudoVAMOADDEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOADDEI64_WD_M4_M8
    0U,	// PseudoVAMOADDEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOADDEI64_WD_M8_M8
    0U,	// PseudoVAMOADDEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOADDEI64_WD_MF2_M1
    0U,	// PseudoVAMOADDEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M1_MF4
    0U,	// PseudoVAMOADDEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOADDEI8_WD_M1_MF8
    0U,	// PseudoVAMOADDEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOADDEI8_WD_M2_MF2
    0U,	// PseudoVAMOADDEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOADDEI8_WD_M2_MF4
    0U,	// PseudoVAMOADDEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOADDEI8_WD_M4_M1
    0U,	// PseudoVAMOADDEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M4_MF2
    0U,	// PseudoVAMOADDEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOADDEI8_WD_M8_M1
    0U,	// PseudoVAMOADDEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOADDEI8_WD_M8_M2
    0U,	// PseudoVAMOADDEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOADDEI8_WD_MF2_MF8
    0U,	// PseudoVAMOADDEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOANDEI16_WD_M1_MF2
    0U,	// PseudoVAMOANDEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M1_MF4
    0U,	// PseudoVAMOANDEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOANDEI16_WD_M2_M1
    0U,	// PseudoVAMOANDEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOANDEI16_WD_M2_MF2
    0U,	// PseudoVAMOANDEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M4_M1
    0U,	// PseudoVAMOANDEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOANDEI16_WD_M4_M2
    0U,	// PseudoVAMOANDEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M8_M2
    0U,	// PseudoVAMOANDEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOANDEI16_WD_M8_M4
    0U,	// PseudoVAMOANDEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOANDEI16_WD_MF2_MF4
    0U,	// PseudoVAMOANDEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M1_M1
    0U,	// PseudoVAMOANDEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOANDEI32_WD_M1_MF2
    0U,	// PseudoVAMOANDEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M2_M1
    0U,	// PseudoVAMOANDEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOANDEI32_WD_M2_M2
    0U,	// PseudoVAMOANDEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M4_M2
    0U,	// PseudoVAMOANDEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOANDEI32_WD_M4_M4
    0U,	// PseudoVAMOANDEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M8_M4
    0U,	// PseudoVAMOANDEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOANDEI32_WD_M8_M8
    0U,	// PseudoVAMOANDEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOANDEI32_WD_MF2_MF2
    0U,	// PseudoVAMOANDEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M1_M1
    0U,	// PseudoVAMOANDEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOANDEI64_WD_M1_M2
    0U,	// PseudoVAMOANDEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M2_M2
    0U,	// PseudoVAMOANDEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOANDEI64_WD_M2_M4
    0U,	// PseudoVAMOANDEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOANDEI64_WD_M4_M4
    0U,	// PseudoVAMOANDEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOANDEI64_WD_M4_M8
    0U,	// PseudoVAMOANDEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOANDEI64_WD_M8_M8
    0U,	// PseudoVAMOANDEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOANDEI64_WD_MF2_M1
    0U,	// PseudoVAMOANDEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M1_MF4
    0U,	// PseudoVAMOANDEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOANDEI8_WD_M1_MF8
    0U,	// PseudoVAMOANDEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOANDEI8_WD_M2_MF2
    0U,	// PseudoVAMOANDEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOANDEI8_WD_M2_MF4
    0U,	// PseudoVAMOANDEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOANDEI8_WD_M4_M1
    0U,	// PseudoVAMOANDEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M4_MF2
    0U,	// PseudoVAMOANDEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOANDEI8_WD_M8_M1
    0U,	// PseudoVAMOANDEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOANDEI8_WD_M8_M2
    0U,	// PseudoVAMOANDEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOANDEI8_WD_MF2_MF8
    0U,	// PseudoVAMOANDEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF2
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF4
    0U,	// PseudoVAMOMAXEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M2_M1
    0U,	// PseudoVAMOMAXEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M2_MF2
    0U,	// PseudoVAMOMAXEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M4_M1
    0U,	// PseudoVAMOMAXEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M4_M2
    0U,	// PseudoVAMOMAXEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M8_M2
    0U,	// PseudoVAMOMAXEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXEI16_WD_M8_M4
    0U,	// PseudoVAMOMAXEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMAXEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M1_M1
    0U,	// PseudoVAMOMAXEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M1_MF2
    0U,	// PseudoVAMOMAXEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M2_M1
    0U,	// PseudoVAMOMAXEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M2_M2
    0U,	// PseudoVAMOMAXEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M4_M2
    0U,	// PseudoVAMOMAXEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M4_M4
    0U,	// PseudoVAMOMAXEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M8_M4
    0U,	// PseudoVAMOMAXEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXEI32_WD_M8_M8
    0U,	// PseudoVAMOMAXEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMAXEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M1_M1
    0U,	// PseudoVAMOMAXEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M1_M2
    0U,	// PseudoVAMOMAXEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M2_M2
    0U,	// PseudoVAMOMAXEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M2_M4
    0U,	// PseudoVAMOMAXEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M4_M4
    0U,	// PseudoVAMOMAXEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M4_M8
    0U,	// PseudoVAMOMAXEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMAXEI64_WD_M8_M8
    0U,	// PseudoVAMOMAXEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXEI64_WD_MF2_M1
    0U,	// PseudoVAMOMAXEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF4
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF8
    0U,	// PseudoVAMOMAXEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF2
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF4
    0U,	// PseudoVAMOMAXEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M4_M1
    0U,	// PseudoVAMOMAXEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M4_MF2
    0U,	// PseudoVAMOMAXEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M8_M1
    0U,	// PseudoVAMOMAXEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMAXEI8_WD_M8_M2
    0U,	// PseudoVAMOMAXEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMAXEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF2
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF4
    0U,	// PseudoVAMOMAXUEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M2_M1
    0U,	// PseudoVAMOMAXUEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M2_MF2
    0U,	// PseudoVAMOMAXUEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M1
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M2
    0U,	// PseudoVAMOMAXUEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M2
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M4
    0U,	// PseudoVAMOMAXUEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMAXUEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M1_M1
    0U,	// PseudoVAMOMAXUEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M1_MF2
    0U,	// PseudoVAMOMAXUEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M1
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M2
    0U,	// PseudoVAMOMAXUEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M2
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M4
    0U,	// PseudoVAMOMAXUEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M4
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M8
    0U,	// PseudoVAMOMAXUEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMAXUEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M1
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M2
    0U,	// PseudoVAMOMAXUEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M2
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M4
    0U,	// PseudoVAMOMAXUEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M4
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M8
    0U,	// PseudoVAMOMAXUEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_M8_M8
    0U,	// PseudoVAMOMAXUEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMAXUEI64_WD_MF2_M1
    0U,	// PseudoVAMOMAXUEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF4
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF8
    0U,	// PseudoVAMOMAXUEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF2
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF4
    0U,	// PseudoVAMOMAXUEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M4_M1
    0U,	// PseudoVAMOMAXUEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M4_MF2
    0U,	// PseudoVAMOMAXUEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M1
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M2
    0U,	// PseudoVAMOMAXUEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMAXUEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMINEI16_WD_M1_MF2
    0U,	// PseudoVAMOMINEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M1_MF4
    0U,	// PseudoVAMOMINEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINEI16_WD_M2_M1
    0U,	// PseudoVAMOMINEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINEI16_WD_M2_MF2
    0U,	// PseudoVAMOMINEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M4_M1
    0U,	// PseudoVAMOMINEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINEI16_WD_M4_M2
    0U,	// PseudoVAMOMINEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M8_M2
    0U,	// PseudoVAMOMINEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINEI16_WD_M8_M4
    0U,	// PseudoVAMOMINEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMINEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M1_M1
    0U,	// PseudoVAMOMINEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINEI32_WD_M1_MF2
    0U,	// PseudoVAMOMINEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M2_M1
    0U,	// PseudoVAMOMINEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINEI32_WD_M2_M2
    0U,	// PseudoVAMOMINEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M4_M2
    0U,	// PseudoVAMOMINEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINEI32_WD_M4_M4
    0U,	// PseudoVAMOMINEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M8_M4
    0U,	// PseudoVAMOMINEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINEI32_WD_M8_M8
    0U,	// PseudoVAMOMINEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMINEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M1_M1
    0U,	// PseudoVAMOMINEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINEI64_WD_M1_M2
    0U,	// PseudoVAMOMINEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M2_M2
    0U,	// PseudoVAMOMINEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINEI64_WD_M2_M4
    0U,	// PseudoVAMOMINEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMINEI64_WD_M4_M4
    0U,	// PseudoVAMOMINEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINEI64_WD_M4_M8
    0U,	// PseudoVAMOMINEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMINEI64_WD_M8_M8
    0U,	// PseudoVAMOMINEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINEI64_WD_MF2_M1
    0U,	// PseudoVAMOMINEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M1_MF4
    0U,	// PseudoVAMOMINEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINEI8_WD_M1_MF8
    0U,	// PseudoVAMOMINEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMINEI8_WD_M2_MF2
    0U,	// PseudoVAMOMINEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINEI8_WD_M2_MF4
    0U,	// PseudoVAMOMINEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMINEI8_WD_M4_M1
    0U,	// PseudoVAMOMINEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M4_MF2
    0U,	// PseudoVAMOMINEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMINEI8_WD_M8_M1
    0U,	// PseudoVAMOMINEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMINEI8_WD_M8_M2
    0U,	// PseudoVAMOMINEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMINEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF2
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF4
    0U,	// PseudoVAMOMINUEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M2_M1
    0U,	// PseudoVAMOMINUEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M2_MF2
    0U,	// PseudoVAMOMINUEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M4_M1
    0U,	// PseudoVAMOMINUEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M4_M2
    0U,	// PseudoVAMOMINUEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M8_M2
    0U,	// PseudoVAMOMINUEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINUEI16_WD_M8_M4
    0U,	// PseudoVAMOMINUEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINUEI16_WD_MF2_MF4
    0U,	// PseudoVAMOMINUEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M1_M1
    0U,	// PseudoVAMOMINUEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M1_MF2
    0U,	// PseudoVAMOMINUEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M2_M1
    0U,	// PseudoVAMOMINUEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M2_M2
    0U,	// PseudoVAMOMINUEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M4_M2
    0U,	// PseudoVAMOMINUEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M4_M4
    0U,	// PseudoVAMOMINUEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M8_M4
    0U,	// PseudoVAMOMINUEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOMINUEI32_WD_M8_M8
    0U,	// PseudoVAMOMINUEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINUEI32_WD_MF2_MF2
    0U,	// PseudoVAMOMINUEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M1_M1
    0U,	// PseudoVAMOMINUEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M1_M2
    0U,	// PseudoVAMOMINUEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M2_M2
    0U,	// PseudoVAMOMINUEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M2_M4
    0U,	// PseudoVAMOMINUEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M4_M4
    0U,	// PseudoVAMOMINUEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M4_M8
    0U,	// PseudoVAMOMINUEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOMINUEI64_WD_M8_M8
    0U,	// PseudoVAMOMINUEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOMINUEI64_WD_MF2_M1
    0U,	// PseudoVAMOMINUEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF4
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF8
    0U,	// PseudoVAMOMINUEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF2
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF4
    0U,	// PseudoVAMOMINUEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M4_M1
    0U,	// PseudoVAMOMINUEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M4_MF2
    0U,	// PseudoVAMOMINUEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M8_M1
    0U,	// PseudoVAMOMINUEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOMINUEI8_WD_M8_M2
    0U,	// PseudoVAMOMINUEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOMINUEI8_WD_MF2_MF8
    0U,	// PseudoVAMOMINUEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOOREI16_WD_M1_MF2
    0U,	// PseudoVAMOOREI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOOREI16_WD_M1_MF4
    0U,	// PseudoVAMOOREI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOOREI16_WD_M2_M1
    0U,	// PseudoVAMOOREI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOOREI16_WD_M2_MF2
    0U,	// PseudoVAMOOREI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOOREI16_WD_M4_M1
    0U,	// PseudoVAMOOREI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOOREI16_WD_M4_M2
    0U,	// PseudoVAMOOREI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOOREI16_WD_M8_M2
    0U,	// PseudoVAMOOREI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOOREI16_WD_M8_M4
    0U,	// PseudoVAMOOREI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOOREI16_WD_MF2_MF4
    0U,	// PseudoVAMOOREI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOOREI32_WD_M1_M1
    0U,	// PseudoVAMOOREI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOOREI32_WD_M1_MF2
    0U,	// PseudoVAMOOREI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOOREI32_WD_M2_M1
    0U,	// PseudoVAMOOREI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOOREI32_WD_M2_M2
    0U,	// PseudoVAMOOREI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOOREI32_WD_M4_M2
    0U,	// PseudoVAMOOREI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOOREI32_WD_M4_M4
    0U,	// PseudoVAMOOREI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOOREI32_WD_M8_M4
    0U,	// PseudoVAMOOREI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOOREI32_WD_M8_M8
    0U,	// PseudoVAMOOREI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOOREI32_WD_MF2_MF2
    0U,	// PseudoVAMOOREI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOOREI64_WD_M1_M1
    0U,	// PseudoVAMOOREI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOOREI64_WD_M1_M2
    0U,	// PseudoVAMOOREI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOOREI64_WD_M2_M2
    0U,	// PseudoVAMOOREI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOOREI64_WD_M2_M4
    0U,	// PseudoVAMOOREI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOOREI64_WD_M4_M4
    0U,	// PseudoVAMOOREI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOOREI64_WD_M4_M8
    0U,	// PseudoVAMOOREI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOOREI64_WD_M8_M8
    0U,	// PseudoVAMOOREI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOOREI64_WD_MF2_M1
    0U,	// PseudoVAMOOREI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M1_MF4
    0U,	// PseudoVAMOOREI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOOREI8_WD_M1_MF8
    0U,	// PseudoVAMOOREI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOOREI8_WD_M2_MF2
    0U,	// PseudoVAMOOREI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOOREI8_WD_M2_MF4
    0U,	// PseudoVAMOOREI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOOREI8_WD_M4_M1
    0U,	// PseudoVAMOOREI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M4_MF2
    0U,	// PseudoVAMOOREI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOOREI8_WD_M8_M1
    0U,	// PseudoVAMOOREI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOOREI8_WD_M8_M2
    0U,	// PseudoVAMOOREI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOOREI8_WD_MF2_MF8
    0U,	// PseudoVAMOOREI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF2
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF4
    0U,	// PseudoVAMOSWAPEI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M2_M1
    0U,	// PseudoVAMOSWAPEI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M2_MF2
    0U,	// PseudoVAMOSWAPEI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M1
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M2
    0U,	// PseudoVAMOSWAPEI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M2
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M4
    0U,	// PseudoVAMOSWAPEI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4
    0U,	// PseudoVAMOSWAPEI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M1_M1
    0U,	// PseudoVAMOSWAPEI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M1_MF2
    0U,	// PseudoVAMOSWAPEI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M1
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M2
    0U,	// PseudoVAMOSWAPEI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M2
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M4
    0U,	// PseudoVAMOSWAPEI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M4
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M8
    0U,	// PseudoVAMOSWAPEI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2
    0U,	// PseudoVAMOSWAPEI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M1
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M2
    0U,	// PseudoVAMOSWAPEI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M2
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M4
    0U,	// PseudoVAMOSWAPEI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M4
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M8
    0U,	// PseudoVAMOSWAPEI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_M8_M8
    0U,	// PseudoVAMOSWAPEI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOSWAPEI64_WD_MF2_M1
    0U,	// PseudoVAMOSWAPEI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF4
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF8
    0U,	// PseudoVAMOSWAPEI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF2
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF4
    0U,	// PseudoVAMOSWAPEI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M4_M1
    0U,	// PseudoVAMOSWAPEI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M4_MF2
    0U,	// PseudoVAMOSWAPEI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M1
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M2
    0U,	// PseudoVAMOSWAPEI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8
    0U,	// PseudoVAMOSWAPEI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAMOXOREI16_WD_M1_MF2
    0U,	// PseudoVAMOXOREI16_WD_M1_MF2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M1_MF4
    0U,	// PseudoVAMOXOREI16_WD_M1_MF4_MASK
    0U,	// PseudoVAMOXOREI16_WD_M2_M1
    0U,	// PseudoVAMOXOREI16_WD_M2_M1_MASK
    0U,	// PseudoVAMOXOREI16_WD_M2_MF2
    0U,	// PseudoVAMOXOREI16_WD_M2_MF2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M4_M1
    0U,	// PseudoVAMOXOREI16_WD_M4_M1_MASK
    0U,	// PseudoVAMOXOREI16_WD_M4_M2
    0U,	// PseudoVAMOXOREI16_WD_M4_M2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M8_M2
    0U,	// PseudoVAMOXOREI16_WD_M8_M2_MASK
    0U,	// PseudoVAMOXOREI16_WD_M8_M4
    0U,	// PseudoVAMOXOREI16_WD_M8_M4_MASK
    0U,	// PseudoVAMOXOREI16_WD_MF2_MF4
    0U,	// PseudoVAMOXOREI16_WD_MF2_MF4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M1_M1
    0U,	// PseudoVAMOXOREI32_WD_M1_M1_MASK
    0U,	// PseudoVAMOXOREI32_WD_M1_MF2
    0U,	// PseudoVAMOXOREI32_WD_M1_MF2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M2_M1
    0U,	// PseudoVAMOXOREI32_WD_M2_M1_MASK
    0U,	// PseudoVAMOXOREI32_WD_M2_M2
    0U,	// PseudoVAMOXOREI32_WD_M2_M2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M4_M2
    0U,	// PseudoVAMOXOREI32_WD_M4_M2_MASK
    0U,	// PseudoVAMOXOREI32_WD_M4_M4
    0U,	// PseudoVAMOXOREI32_WD_M4_M4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M8_M4
    0U,	// PseudoVAMOXOREI32_WD_M8_M4_MASK
    0U,	// PseudoVAMOXOREI32_WD_M8_M8
    0U,	// PseudoVAMOXOREI32_WD_M8_M8_MASK
    0U,	// PseudoVAMOXOREI32_WD_MF2_MF2
    0U,	// PseudoVAMOXOREI32_WD_MF2_MF2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M1_M1
    0U,	// PseudoVAMOXOREI64_WD_M1_M1_MASK
    0U,	// PseudoVAMOXOREI64_WD_M1_M2
    0U,	// PseudoVAMOXOREI64_WD_M1_M2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M2_M2
    0U,	// PseudoVAMOXOREI64_WD_M2_M2_MASK
    0U,	// PseudoVAMOXOREI64_WD_M2_M4
    0U,	// PseudoVAMOXOREI64_WD_M2_M4_MASK
    0U,	// PseudoVAMOXOREI64_WD_M4_M4
    0U,	// PseudoVAMOXOREI64_WD_M4_M4_MASK
    0U,	// PseudoVAMOXOREI64_WD_M4_M8
    0U,	// PseudoVAMOXOREI64_WD_M4_M8_MASK
    0U,	// PseudoVAMOXOREI64_WD_M8_M8
    0U,	// PseudoVAMOXOREI64_WD_M8_M8_MASK
    0U,	// PseudoVAMOXOREI64_WD_MF2_M1
    0U,	// PseudoVAMOXOREI64_WD_MF2_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M1_MF4
    0U,	// PseudoVAMOXOREI8_WD_M1_MF4_MASK
    0U,	// PseudoVAMOXOREI8_WD_M1_MF8
    0U,	// PseudoVAMOXOREI8_WD_M1_MF8_MASK
    0U,	// PseudoVAMOXOREI8_WD_M2_MF2
    0U,	// PseudoVAMOXOREI8_WD_M2_MF2_MASK
    0U,	// PseudoVAMOXOREI8_WD_M2_MF4
    0U,	// PseudoVAMOXOREI8_WD_M2_MF4_MASK
    0U,	// PseudoVAMOXOREI8_WD_M4_M1
    0U,	// PseudoVAMOXOREI8_WD_M4_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M4_MF2
    0U,	// PseudoVAMOXOREI8_WD_M4_MF2_MASK
    0U,	// PseudoVAMOXOREI8_WD_M8_M1
    0U,	// PseudoVAMOXOREI8_WD_M8_M1_MASK
    0U,	// PseudoVAMOXOREI8_WD_M8_M2
    0U,	// PseudoVAMOXOREI8_WD_M8_M2_MASK
    0U,	// PseudoVAMOXOREI8_WD_MF2_MF8
    0U,	// PseudoVAMOXOREI8_WD_MF2_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1
    0U,	// PseudoVCOMPRESS_VM_M2
    0U,	// PseudoVCOMPRESS_VM_M4
    0U,	// PseudoVCOMPRESS_VM_M8
    0U,	// PseudoVCOMPRESS_VM_MF2
    0U,	// PseudoVCOMPRESS_VM_MF4
    0U,	// PseudoVCOMPRESS_VM_MF8
    0U,	// PseudoVDIVU_VV_M1
    0U,	// PseudoVDIVU_VV_M1_MASK
    0U,	// PseudoVDIVU_VV_M2
    0U,	// PseudoVDIVU_VV_M2_MASK
    0U,	// PseudoVDIVU_VV_M4
    0U,	// PseudoVDIVU_VV_M4_MASK
    0U,	// PseudoVDIVU_VV_M8
    0U,	// PseudoVDIVU_VV_M8_MASK
    0U,	// PseudoVDIVU_VV_MF2
    0U,	// PseudoVDIVU_VV_MF2_MASK
    0U,	// PseudoVDIVU_VV_MF4
    0U,	// PseudoVDIVU_VV_MF4_MASK
    0U,	// PseudoVDIVU_VV_MF8
    0U,	// PseudoVDIVU_VV_MF8_MASK
    0U,	// PseudoVDIVU_VX_M1
    0U,	// PseudoVDIVU_VX_M1_MASK
    0U,	// PseudoVDIVU_VX_M2
    0U,	// PseudoVDIVU_VX_M2_MASK
    0U,	// PseudoVDIVU_VX_M4
    0U,	// PseudoVDIVU_VX_M4_MASK
    0U,	// PseudoVDIVU_VX_M8
    0U,	// PseudoVDIVU_VX_M8_MASK
    0U,	// PseudoVDIVU_VX_MF2
    0U,	// PseudoVDIVU_VX_MF2_MASK
    0U,	// PseudoVDIVU_VX_MF4
    0U,	// PseudoVDIVU_VX_MF4_MASK
    0U,	// PseudoVDIVU_VX_MF8
    0U,	// PseudoVDIVU_VX_MF8_MASK
    0U,	// PseudoVDIV_VV_M1
    0U,	// PseudoVDIV_VV_M1_MASK
    0U,	// PseudoVDIV_VV_M2
    0U,	// PseudoVDIV_VV_M2_MASK
    0U,	// PseudoVDIV_VV_M4
    0U,	// PseudoVDIV_VV_M4_MASK
    0U,	// PseudoVDIV_VV_M8
    0U,	// PseudoVDIV_VV_M8_MASK
    0U,	// PseudoVDIV_VV_MF2
    0U,	// PseudoVDIV_VV_MF2_MASK
    0U,	// PseudoVDIV_VV_MF4
    0U,	// PseudoVDIV_VV_MF4_MASK
    0U,	// PseudoVDIV_VV_MF8
    0U,	// PseudoVDIV_VV_MF8_MASK
    0U,	// PseudoVDIV_VX_M1
    0U,	// PseudoVDIV_VX_M1_MASK
    0U,	// PseudoVDIV_VX_M2
    0U,	// PseudoVDIV_VX_M2_MASK
    0U,	// PseudoVDIV_VX_M4
    0U,	// PseudoVDIV_VX_M4_MASK
    0U,	// PseudoVDIV_VX_M8
    0U,	// PseudoVDIV_VX_M8_MASK
    0U,	// PseudoVDIV_VX_MF2
    0U,	// PseudoVDIV_VX_MF2_MASK
    0U,	// PseudoVDIV_VX_MF4
    0U,	// PseudoVDIV_VX_MF4_MASK
    0U,	// PseudoVDIV_VX_MF8
    0U,	// PseudoVDIV_VX_MF8_MASK
    0U,	// PseudoVFADD_VF16_M1
    0U,	// PseudoVFADD_VF16_M1_MASK
    0U,	// PseudoVFADD_VF16_M2
    0U,	// PseudoVFADD_VF16_M2_MASK
    0U,	// PseudoVFADD_VF16_M4
    0U,	// PseudoVFADD_VF16_M4_MASK
    0U,	// PseudoVFADD_VF16_M8
    0U,	// PseudoVFADD_VF16_M8_MASK
    0U,	// PseudoVFADD_VF16_MF2
    0U,	// PseudoVFADD_VF16_MF2_MASK
    0U,	// PseudoVFADD_VF16_MF4
    0U,	// PseudoVFADD_VF16_MF4_MASK
    0U,	// PseudoVFADD_VF16_MF8
    0U,	// PseudoVFADD_VF16_MF8_MASK
    0U,	// PseudoVFADD_VF32_M1
    0U,	// PseudoVFADD_VF32_M1_MASK
    0U,	// PseudoVFADD_VF32_M2
    0U,	// PseudoVFADD_VF32_M2_MASK
    0U,	// PseudoVFADD_VF32_M4
    0U,	// PseudoVFADD_VF32_M4_MASK
    0U,	// PseudoVFADD_VF32_M8
    0U,	// PseudoVFADD_VF32_M8_MASK
    0U,	// PseudoVFADD_VF32_MF2
    0U,	// PseudoVFADD_VF32_MF2_MASK
    0U,	// PseudoVFADD_VF32_MF4
    0U,	// PseudoVFADD_VF32_MF4_MASK
    0U,	// PseudoVFADD_VF32_MF8
    0U,	// PseudoVFADD_VF32_MF8_MASK
    0U,	// PseudoVFADD_VF64_M1
    0U,	// PseudoVFADD_VF64_M1_MASK
    0U,	// PseudoVFADD_VF64_M2
    0U,	// PseudoVFADD_VF64_M2_MASK
    0U,	// PseudoVFADD_VF64_M4
    0U,	// PseudoVFADD_VF64_M4_MASK
    0U,	// PseudoVFADD_VF64_M8
    0U,	// PseudoVFADD_VF64_M8_MASK
    0U,	// PseudoVFADD_VF64_MF2
    0U,	// PseudoVFADD_VF64_MF2_MASK
    0U,	// PseudoVFADD_VF64_MF4
    0U,	// PseudoVFADD_VF64_MF4_MASK
    0U,	// PseudoVFADD_VF64_MF8
    0U,	// PseudoVFADD_VF64_MF8_MASK
    0U,	// PseudoVFADD_VV_M1
    0U,	// PseudoVFADD_VV_M1_MASK
    0U,	// PseudoVFADD_VV_M2
    0U,	// PseudoVFADD_VV_M2_MASK
    0U,	// PseudoVFADD_VV_M4
    0U,	// PseudoVFADD_VV_M4_MASK
    0U,	// PseudoVFADD_VV_M8
    0U,	// PseudoVFADD_VV_M8_MASK
    0U,	// PseudoVFADD_VV_MF2
    0U,	// PseudoVFADD_VV_MF2_MASK
    0U,	// PseudoVFADD_VV_MF4
    0U,	// PseudoVFADD_VV_MF4_MASK
    0U,	// PseudoVFADD_VV_MF8
    0U,	// PseudoVFADD_VV_MF8_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCLASS_V_MF8
    0U,	// PseudoVFCLASS_V_MF8_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1
    0U,	// PseudoVFCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2
    0U,	// PseudoVFCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4
    0U,	// PseudoVFCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8
    0U,	// PseudoVFCVT_F_XU_V_M8_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2
    0U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4
    0U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF8
    0U,	// PseudoVFCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFCVT_F_X_V_M1
    0U,	// PseudoVFCVT_F_X_V_M1_MASK
    0U,	// PseudoVFCVT_F_X_V_M2
    0U,	// PseudoVFCVT_F_X_V_M2_MASK
    0U,	// PseudoVFCVT_F_X_V_M4
    0U,	// PseudoVFCVT_F_X_V_M4_MASK
    0U,	// PseudoVFCVT_F_X_V_M8
    0U,	// PseudoVFCVT_F_X_V_M8_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2
    0U,	// PseudoVFCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4
    0U,	// PseudoVFCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFCVT_F_X_V_MF8
    0U,	// PseudoVFCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF8
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF8_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF8
    0U,	// PseudoVFCVT_XU_F_V_MF8_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_MF8
    0U,	// PseudoVFCVT_X_F_V_MF8_MASK
    0U,	// PseudoVFDIV_VF16_M1
    0U,	// PseudoVFDIV_VF16_M1_MASK
    0U,	// PseudoVFDIV_VF16_M2
    0U,	// PseudoVFDIV_VF16_M2_MASK
    0U,	// PseudoVFDIV_VF16_M4
    0U,	// PseudoVFDIV_VF16_M4_MASK
    0U,	// PseudoVFDIV_VF16_M8
    0U,	// PseudoVFDIV_VF16_M8_MASK
    0U,	// PseudoVFDIV_VF16_MF2
    0U,	// PseudoVFDIV_VF16_MF2_MASK
    0U,	// PseudoVFDIV_VF16_MF4
    0U,	// PseudoVFDIV_VF16_MF4_MASK
    0U,	// PseudoVFDIV_VF16_MF8
    0U,	// PseudoVFDIV_VF16_MF8_MASK
    0U,	// PseudoVFDIV_VF32_M1
    0U,	// PseudoVFDIV_VF32_M1_MASK
    0U,	// PseudoVFDIV_VF32_M2
    0U,	// PseudoVFDIV_VF32_M2_MASK
    0U,	// PseudoVFDIV_VF32_M4
    0U,	// PseudoVFDIV_VF32_M4_MASK
    0U,	// PseudoVFDIV_VF32_M8
    0U,	// PseudoVFDIV_VF32_M8_MASK
    0U,	// PseudoVFDIV_VF32_MF2
    0U,	// PseudoVFDIV_VF32_MF2_MASK
    0U,	// PseudoVFDIV_VF32_MF4
    0U,	// PseudoVFDIV_VF32_MF4_MASK
    0U,	// PseudoVFDIV_VF32_MF8
    0U,	// PseudoVFDIV_VF32_MF8_MASK
    0U,	// PseudoVFDIV_VF64_M1
    0U,	// PseudoVFDIV_VF64_M1_MASK
    0U,	// PseudoVFDIV_VF64_M2
    0U,	// PseudoVFDIV_VF64_M2_MASK
    0U,	// PseudoVFDIV_VF64_M4
    0U,	// PseudoVFDIV_VF64_M4_MASK
    0U,	// PseudoVFDIV_VF64_M8
    0U,	// PseudoVFDIV_VF64_M8_MASK
    0U,	// PseudoVFDIV_VF64_MF2
    0U,	// PseudoVFDIV_VF64_MF2_MASK
    0U,	// PseudoVFDIV_VF64_MF4
    0U,	// PseudoVFDIV_VF64_MF4_MASK
    0U,	// PseudoVFDIV_VF64_MF8
    0U,	// PseudoVFDIV_VF64_MF8_MASK
    0U,	// PseudoVFDIV_VV_M1
    0U,	// PseudoVFDIV_VV_M1_MASK
    0U,	// PseudoVFDIV_VV_M2
    0U,	// PseudoVFDIV_VV_M2_MASK
    0U,	// PseudoVFDIV_VV_M4
    0U,	// PseudoVFDIV_VV_M4_MASK
    0U,	// PseudoVFDIV_VV_M8
    0U,	// PseudoVFDIV_VV_M8_MASK
    0U,	// PseudoVFDIV_VV_MF2
    0U,	// PseudoVFDIV_VV_MF2_MASK
    0U,	// PseudoVFDIV_VV_MF4
    0U,	// PseudoVFDIV_VV_MF4_MASK
    0U,	// PseudoVFDIV_VV_MF8
    0U,	// PseudoVFDIV_VV_MF8_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VF16_M1
    0U,	// PseudoVFMACC_VF16_M1_MASK
    0U,	// PseudoVFMACC_VF16_M2
    0U,	// PseudoVFMACC_VF16_M2_MASK
    0U,	// PseudoVFMACC_VF16_M4
    0U,	// PseudoVFMACC_VF16_M4_MASK
    0U,	// PseudoVFMACC_VF16_M8
    0U,	// PseudoVFMACC_VF16_M8_MASK
    0U,	// PseudoVFMACC_VF16_MF2
    0U,	// PseudoVFMACC_VF16_MF2_MASK
    0U,	// PseudoVFMACC_VF16_MF4
    0U,	// PseudoVFMACC_VF16_MF4_MASK
    0U,	// PseudoVFMACC_VF16_MF8
    0U,	// PseudoVFMACC_VF16_MF8_MASK
    0U,	// PseudoVFMACC_VF32_M1
    0U,	// PseudoVFMACC_VF32_M1_MASK
    0U,	// PseudoVFMACC_VF32_M2
    0U,	// PseudoVFMACC_VF32_M2_MASK
    0U,	// PseudoVFMACC_VF32_M4
    0U,	// PseudoVFMACC_VF32_M4_MASK
    0U,	// PseudoVFMACC_VF32_M8
    0U,	// PseudoVFMACC_VF32_M8_MASK
    0U,	// PseudoVFMACC_VF32_MF2
    0U,	// PseudoVFMACC_VF32_MF2_MASK
    0U,	// PseudoVFMACC_VF32_MF4
    0U,	// PseudoVFMACC_VF32_MF4_MASK
    0U,	// PseudoVFMACC_VF32_MF8
    0U,	// PseudoVFMACC_VF32_MF8_MASK
    0U,	// PseudoVFMACC_VF64_M1
    0U,	// PseudoVFMACC_VF64_M1_MASK
    0U,	// PseudoVFMACC_VF64_M2
    0U,	// PseudoVFMACC_VF64_M2_MASK
    0U,	// PseudoVFMACC_VF64_M4
    0U,	// PseudoVFMACC_VF64_M4_MASK
    0U,	// PseudoVFMACC_VF64_M8
    0U,	// PseudoVFMACC_VF64_M8_MASK
    0U,	// PseudoVFMACC_VF64_MF2
    0U,	// PseudoVFMACC_VF64_MF2_MASK
    0U,	// PseudoVFMACC_VF64_MF4
    0U,	// PseudoVFMACC_VF64_MF4_MASK
    0U,	// PseudoVFMACC_VF64_MF8
    0U,	// PseudoVFMACC_VF64_MF8_MASK
    0U,	// PseudoVFMACC_VV_M1
    0U,	// PseudoVFMACC_VV_M1_MASK
    0U,	// PseudoVFMACC_VV_M2
    0U,	// PseudoVFMACC_VV_M2_MASK
    0U,	// PseudoVFMACC_VV_M4
    0U,	// PseudoVFMACC_VV_M4_MASK
    0U,	// PseudoVFMACC_VV_M8
    0U,	// PseudoVFMACC_VV_M8_MASK
    0U,	// PseudoVFMACC_VV_MF2
    0U,	// PseudoVFMACC_VV_MF2_MASK
    0U,	// PseudoVFMACC_VV_MF4
    0U,	// PseudoVFMACC_VV_MF4_MASK
    0U,	// PseudoVFMACC_VV_MF8
    0U,	// PseudoVFMACC_VV_MF8_MASK
    0U,	// PseudoVFMADD_VF16_M1
    0U,	// PseudoVFMADD_VF16_M1_MASK
    0U,	// PseudoVFMADD_VF16_M2
    0U,	// PseudoVFMADD_VF16_M2_MASK
    0U,	// PseudoVFMADD_VF16_M4
    0U,	// PseudoVFMADD_VF16_M4_MASK
    0U,	// PseudoVFMADD_VF16_M8
    0U,	// PseudoVFMADD_VF16_M8_MASK
    0U,	// PseudoVFMADD_VF16_MF2
    0U,	// PseudoVFMADD_VF16_MF2_MASK
    0U,	// PseudoVFMADD_VF16_MF4
    0U,	// PseudoVFMADD_VF16_MF4_MASK
    0U,	// PseudoVFMADD_VF16_MF8
    0U,	// PseudoVFMADD_VF16_MF8_MASK
    0U,	// PseudoVFMADD_VF32_M1
    0U,	// PseudoVFMADD_VF32_M1_MASK
    0U,	// PseudoVFMADD_VF32_M2
    0U,	// PseudoVFMADD_VF32_M2_MASK
    0U,	// PseudoVFMADD_VF32_M4
    0U,	// PseudoVFMADD_VF32_M4_MASK
    0U,	// PseudoVFMADD_VF32_M8
    0U,	// PseudoVFMADD_VF32_M8_MASK
    0U,	// PseudoVFMADD_VF32_MF2
    0U,	// PseudoVFMADD_VF32_MF2_MASK
    0U,	// PseudoVFMADD_VF32_MF4
    0U,	// PseudoVFMADD_VF32_MF4_MASK
    0U,	// PseudoVFMADD_VF32_MF8
    0U,	// PseudoVFMADD_VF32_MF8_MASK
    0U,	// PseudoVFMADD_VF64_M1
    0U,	// PseudoVFMADD_VF64_M1_MASK
    0U,	// PseudoVFMADD_VF64_M2
    0U,	// PseudoVFMADD_VF64_M2_MASK
    0U,	// PseudoVFMADD_VF64_M4
    0U,	// PseudoVFMADD_VF64_M4_MASK
    0U,	// PseudoVFMADD_VF64_M8
    0U,	// PseudoVFMADD_VF64_M8_MASK
    0U,	// PseudoVFMADD_VF64_MF2
    0U,	// PseudoVFMADD_VF64_MF2_MASK
    0U,	// PseudoVFMADD_VF64_MF4
    0U,	// PseudoVFMADD_VF64_MF4_MASK
    0U,	// PseudoVFMADD_VF64_MF8
    0U,	// PseudoVFMADD_VF64_MF8_MASK
    0U,	// PseudoVFMADD_VV_M1
    0U,	// PseudoVFMADD_VV_M1_MASK
    0U,	// PseudoVFMADD_VV_M2
    0U,	// PseudoVFMADD_VV_M2_MASK
    0U,	// PseudoVFMADD_VV_M4
    0U,	// PseudoVFMADD_VV_M4_MASK
    0U,	// PseudoVFMADD_VV_M8
    0U,	// PseudoVFMADD_VV_M8_MASK
    0U,	// PseudoVFMADD_VV_MF2
    0U,	// PseudoVFMADD_VV_MF2_MASK
    0U,	// PseudoVFMADD_VV_MF4
    0U,	// PseudoVFMADD_VV_MF4_MASK
    0U,	// PseudoVFMADD_VV_MF8
    0U,	// PseudoVFMADD_VV_MF8_MASK
    0U,	// PseudoVFMAX_VF16_M1
    0U,	// PseudoVFMAX_VF16_M1_MASK
    0U,	// PseudoVFMAX_VF16_M2
    0U,	// PseudoVFMAX_VF16_M2_MASK
    0U,	// PseudoVFMAX_VF16_M4
    0U,	// PseudoVFMAX_VF16_M4_MASK
    0U,	// PseudoVFMAX_VF16_M8
    0U,	// PseudoVFMAX_VF16_M8_MASK
    0U,	// PseudoVFMAX_VF16_MF2
    0U,	// PseudoVFMAX_VF16_MF2_MASK
    0U,	// PseudoVFMAX_VF16_MF4
    0U,	// PseudoVFMAX_VF16_MF4_MASK
    0U,	// PseudoVFMAX_VF16_MF8
    0U,	// PseudoVFMAX_VF16_MF8_MASK
    0U,	// PseudoVFMAX_VF32_M1
    0U,	// PseudoVFMAX_VF32_M1_MASK
    0U,	// PseudoVFMAX_VF32_M2
    0U,	// PseudoVFMAX_VF32_M2_MASK
    0U,	// PseudoVFMAX_VF32_M4
    0U,	// PseudoVFMAX_VF32_M4_MASK
    0U,	// PseudoVFMAX_VF32_M8
    0U,	// PseudoVFMAX_VF32_M8_MASK
    0U,	// PseudoVFMAX_VF32_MF2
    0U,	// PseudoVFMAX_VF32_MF2_MASK
    0U,	// PseudoVFMAX_VF32_MF4
    0U,	// PseudoVFMAX_VF32_MF4_MASK
    0U,	// PseudoVFMAX_VF32_MF8
    0U,	// PseudoVFMAX_VF32_MF8_MASK
    0U,	// PseudoVFMAX_VF64_M1
    0U,	// PseudoVFMAX_VF64_M1_MASK
    0U,	// PseudoVFMAX_VF64_M2
    0U,	// PseudoVFMAX_VF64_M2_MASK
    0U,	// PseudoVFMAX_VF64_M4
    0U,	// PseudoVFMAX_VF64_M4_MASK
    0U,	// PseudoVFMAX_VF64_M8
    0U,	// PseudoVFMAX_VF64_M8_MASK
    0U,	// PseudoVFMAX_VF64_MF2
    0U,	// PseudoVFMAX_VF64_MF2_MASK
    0U,	// PseudoVFMAX_VF64_MF4
    0U,	// PseudoVFMAX_VF64_MF4_MASK
    0U,	// PseudoVFMAX_VF64_MF8
    0U,	// PseudoVFMAX_VF64_MF8_MASK
    0U,	// PseudoVFMAX_VV_M1
    0U,	// PseudoVFMAX_VV_M1_MASK
    0U,	// PseudoVFMAX_VV_M2
    0U,	// PseudoVFMAX_VV_M2_MASK
    0U,	// PseudoVFMAX_VV_M4
    0U,	// PseudoVFMAX_VV_M4_MASK
    0U,	// PseudoVFMAX_VV_M8
    0U,	// PseudoVFMAX_VV_M8_MASK
    0U,	// PseudoVFMAX_VV_MF2
    0U,	// PseudoVFMAX_VV_MF2_MASK
    0U,	// PseudoVFMAX_VV_MF4
    0U,	// PseudoVFMAX_VV_MF4_MASK
    0U,	// PseudoVFMAX_VV_MF8
    0U,	// PseudoVFMAX_VV_MF8_MASK
    0U,	// PseudoVFMERGE_VF16M_M1
    0U,	// PseudoVFMERGE_VF16M_M2
    0U,	// PseudoVFMERGE_VF16M_M4
    0U,	// PseudoVFMERGE_VF16M_M8
    0U,	// PseudoVFMERGE_VF16M_MF2
    0U,	// PseudoVFMERGE_VF16M_MF4
    0U,	// PseudoVFMERGE_VF16M_MF8
    0U,	// PseudoVFMERGE_VF32M_M1
    0U,	// PseudoVFMERGE_VF32M_M2
    0U,	// PseudoVFMERGE_VF32M_M4
    0U,	// PseudoVFMERGE_VF32M_M8
    0U,	// PseudoVFMERGE_VF32M_MF2
    0U,	// PseudoVFMERGE_VF32M_MF4
    0U,	// PseudoVFMERGE_VF32M_MF8
    0U,	// PseudoVFMERGE_VF64M_M1
    0U,	// PseudoVFMERGE_VF64M_M2
    0U,	// PseudoVFMERGE_VF64M_M4
    0U,	// PseudoVFMERGE_VF64M_M8
    0U,	// PseudoVFMERGE_VF64M_MF2
    0U,	// PseudoVFMERGE_VF64M_MF4
    0U,	// PseudoVFMERGE_VF64M_MF8
    0U,	// PseudoVFMIN_VF16_M1
    0U,	// PseudoVFMIN_VF16_M1_MASK
    0U,	// PseudoVFMIN_VF16_M2
    0U,	// PseudoVFMIN_VF16_M2_MASK
    0U,	// PseudoVFMIN_VF16_M4
    0U,	// PseudoVFMIN_VF16_M4_MASK
    0U,	// PseudoVFMIN_VF16_M8
    0U,	// PseudoVFMIN_VF16_M8_MASK
    0U,	// PseudoVFMIN_VF16_MF2
    0U,	// PseudoVFMIN_VF16_MF2_MASK
    0U,	// PseudoVFMIN_VF16_MF4
    0U,	// PseudoVFMIN_VF16_MF4_MASK
    0U,	// PseudoVFMIN_VF16_MF8
    0U,	// PseudoVFMIN_VF16_MF8_MASK
    0U,	// PseudoVFMIN_VF32_M1
    0U,	// PseudoVFMIN_VF32_M1_MASK
    0U,	// PseudoVFMIN_VF32_M2
    0U,	// PseudoVFMIN_VF32_M2_MASK
    0U,	// PseudoVFMIN_VF32_M4
    0U,	// PseudoVFMIN_VF32_M4_MASK
    0U,	// PseudoVFMIN_VF32_M8
    0U,	// PseudoVFMIN_VF32_M8_MASK
    0U,	// PseudoVFMIN_VF32_MF2
    0U,	// PseudoVFMIN_VF32_MF2_MASK
    0U,	// PseudoVFMIN_VF32_MF4
    0U,	// PseudoVFMIN_VF32_MF4_MASK
    0U,	// PseudoVFMIN_VF32_MF8
    0U,	// PseudoVFMIN_VF32_MF8_MASK
    0U,	// PseudoVFMIN_VF64_M1
    0U,	// PseudoVFMIN_VF64_M1_MASK
    0U,	// PseudoVFMIN_VF64_M2
    0U,	// PseudoVFMIN_VF64_M2_MASK
    0U,	// PseudoVFMIN_VF64_M4
    0U,	// PseudoVFMIN_VF64_M4_MASK
    0U,	// PseudoVFMIN_VF64_M8
    0U,	// PseudoVFMIN_VF64_M8_MASK
    0U,	// PseudoVFMIN_VF64_MF2
    0U,	// PseudoVFMIN_VF64_MF2_MASK
    0U,	// PseudoVFMIN_VF64_MF4
    0U,	// PseudoVFMIN_VF64_MF4_MASK
    0U,	// PseudoVFMIN_VF64_MF8
    0U,	// PseudoVFMIN_VF64_MF8_MASK
    0U,	// PseudoVFMIN_VV_M1
    0U,	// PseudoVFMIN_VV_M1_MASK
    0U,	// PseudoVFMIN_VV_M2
    0U,	// PseudoVFMIN_VV_M2_MASK
    0U,	// PseudoVFMIN_VV_M4
    0U,	// PseudoVFMIN_VV_M4_MASK
    0U,	// PseudoVFMIN_VV_M8
    0U,	// PseudoVFMIN_VV_M8_MASK
    0U,	// PseudoVFMIN_VV_MF2
    0U,	// PseudoVFMIN_VV_MF2_MASK
    0U,	// PseudoVFMIN_VV_MF4
    0U,	// PseudoVFMIN_VV_MF4_MASK
    0U,	// PseudoVFMIN_VV_MF8
    0U,	// PseudoVFMIN_VV_MF8_MASK
    0U,	// PseudoVFMSAC_VF16_M1
    0U,	// PseudoVFMSAC_VF16_M1_MASK
    0U,	// PseudoVFMSAC_VF16_M2
    0U,	// PseudoVFMSAC_VF16_M2_MASK
    0U,	// PseudoVFMSAC_VF16_M4
    0U,	// PseudoVFMSAC_VF16_M4_MASK
    0U,	// PseudoVFMSAC_VF16_M8
    0U,	// PseudoVFMSAC_VF16_M8_MASK
    0U,	// PseudoVFMSAC_VF16_MF2
    0U,	// PseudoVFMSAC_VF16_MF2_MASK
    0U,	// PseudoVFMSAC_VF16_MF4
    0U,	// PseudoVFMSAC_VF16_MF4_MASK
    0U,	// PseudoVFMSAC_VF16_MF8
    0U,	// PseudoVFMSAC_VF16_MF8_MASK
    0U,	// PseudoVFMSAC_VF32_M1
    0U,	// PseudoVFMSAC_VF32_M1_MASK
    0U,	// PseudoVFMSAC_VF32_M2
    0U,	// PseudoVFMSAC_VF32_M2_MASK
    0U,	// PseudoVFMSAC_VF32_M4
    0U,	// PseudoVFMSAC_VF32_M4_MASK
    0U,	// PseudoVFMSAC_VF32_M8
    0U,	// PseudoVFMSAC_VF32_M8_MASK
    0U,	// PseudoVFMSAC_VF32_MF2
    0U,	// PseudoVFMSAC_VF32_MF2_MASK
    0U,	// PseudoVFMSAC_VF32_MF4
    0U,	// PseudoVFMSAC_VF32_MF4_MASK
    0U,	// PseudoVFMSAC_VF32_MF8
    0U,	// PseudoVFMSAC_VF32_MF8_MASK
    0U,	// PseudoVFMSAC_VF64_M1
    0U,	// PseudoVFMSAC_VF64_M1_MASK
    0U,	// PseudoVFMSAC_VF64_M2
    0U,	// PseudoVFMSAC_VF64_M2_MASK
    0U,	// PseudoVFMSAC_VF64_M4
    0U,	// PseudoVFMSAC_VF64_M4_MASK
    0U,	// PseudoVFMSAC_VF64_M8
    0U,	// PseudoVFMSAC_VF64_M8_MASK
    0U,	// PseudoVFMSAC_VF64_MF2
    0U,	// PseudoVFMSAC_VF64_MF2_MASK
    0U,	// PseudoVFMSAC_VF64_MF4
    0U,	// PseudoVFMSAC_VF64_MF4_MASK
    0U,	// PseudoVFMSAC_VF64_MF8
    0U,	// PseudoVFMSAC_VF64_MF8_MASK
    0U,	// PseudoVFMSAC_VV_M1
    0U,	// PseudoVFMSAC_VV_M1_MASK
    0U,	// PseudoVFMSAC_VV_M2
    0U,	// PseudoVFMSAC_VV_M2_MASK
    0U,	// PseudoVFMSAC_VV_M4
    0U,	// PseudoVFMSAC_VV_M4_MASK
    0U,	// PseudoVFMSAC_VV_M8
    0U,	// PseudoVFMSAC_VV_M8_MASK
    0U,	// PseudoVFMSAC_VV_MF2
    0U,	// PseudoVFMSAC_VV_MF2_MASK
    0U,	// PseudoVFMSAC_VV_MF4
    0U,	// PseudoVFMSAC_VV_MF4_MASK
    0U,	// PseudoVFMSAC_VV_MF8
    0U,	// PseudoVFMSAC_VV_MF8_MASK
    0U,	// PseudoVFMSUB_VF16_M1
    0U,	// PseudoVFMSUB_VF16_M1_MASK
    0U,	// PseudoVFMSUB_VF16_M2
    0U,	// PseudoVFMSUB_VF16_M2_MASK
    0U,	// PseudoVFMSUB_VF16_M4
    0U,	// PseudoVFMSUB_VF16_M4_MASK
    0U,	// PseudoVFMSUB_VF16_M8
    0U,	// PseudoVFMSUB_VF16_M8_MASK
    0U,	// PseudoVFMSUB_VF16_MF2
    0U,	// PseudoVFMSUB_VF16_MF2_MASK
    0U,	// PseudoVFMSUB_VF16_MF4
    0U,	// PseudoVFMSUB_VF16_MF4_MASK
    0U,	// PseudoVFMSUB_VF16_MF8
    0U,	// PseudoVFMSUB_VF16_MF8_MASK
    0U,	// PseudoVFMSUB_VF32_M1
    0U,	// PseudoVFMSUB_VF32_M1_MASK
    0U,	// PseudoVFMSUB_VF32_M2
    0U,	// PseudoVFMSUB_VF32_M2_MASK
    0U,	// PseudoVFMSUB_VF32_M4
    0U,	// PseudoVFMSUB_VF32_M4_MASK
    0U,	// PseudoVFMSUB_VF32_M8
    0U,	// PseudoVFMSUB_VF32_M8_MASK
    0U,	// PseudoVFMSUB_VF32_MF2
    0U,	// PseudoVFMSUB_VF32_MF2_MASK
    0U,	// PseudoVFMSUB_VF32_MF4
    0U,	// PseudoVFMSUB_VF32_MF4_MASK
    0U,	// PseudoVFMSUB_VF32_MF8
    0U,	// PseudoVFMSUB_VF32_MF8_MASK
    0U,	// PseudoVFMSUB_VF64_M1
    0U,	// PseudoVFMSUB_VF64_M1_MASK
    0U,	// PseudoVFMSUB_VF64_M2
    0U,	// PseudoVFMSUB_VF64_M2_MASK
    0U,	// PseudoVFMSUB_VF64_M4
    0U,	// PseudoVFMSUB_VF64_M4_MASK
    0U,	// PseudoVFMSUB_VF64_M8
    0U,	// PseudoVFMSUB_VF64_M8_MASK
    0U,	// PseudoVFMSUB_VF64_MF2
    0U,	// PseudoVFMSUB_VF64_MF2_MASK
    0U,	// PseudoVFMSUB_VF64_MF4
    0U,	// PseudoVFMSUB_VF64_MF4_MASK
    0U,	// PseudoVFMSUB_VF64_MF8
    0U,	// PseudoVFMSUB_VF64_MF8_MASK
    0U,	// PseudoVFMSUB_VV_M1
    0U,	// PseudoVFMSUB_VV_M1_MASK
    0U,	// PseudoVFMSUB_VV_M2
    0U,	// PseudoVFMSUB_VV_M2_MASK
    0U,	// PseudoVFMSUB_VV_M4
    0U,	// PseudoVFMSUB_VV_M4_MASK
    0U,	// PseudoVFMSUB_VV_M8
    0U,	// PseudoVFMSUB_VV_M8_MASK
    0U,	// PseudoVFMSUB_VV_MF2
    0U,	// PseudoVFMSUB_VV_MF2_MASK
    0U,	// PseudoVFMSUB_VV_MF4
    0U,	// PseudoVFMSUB_VV_MF4_MASK
    0U,	// PseudoVFMSUB_VV_MF8
    0U,	// PseudoVFMSUB_VV_MF8_MASK
    0U,	// PseudoVFMUL_VF16_M1
    0U,	// PseudoVFMUL_VF16_M1_MASK
    0U,	// PseudoVFMUL_VF16_M2
    0U,	// PseudoVFMUL_VF16_M2_MASK
    0U,	// PseudoVFMUL_VF16_M4
    0U,	// PseudoVFMUL_VF16_M4_MASK
    0U,	// PseudoVFMUL_VF16_M8
    0U,	// PseudoVFMUL_VF16_M8_MASK
    0U,	// PseudoVFMUL_VF16_MF2
    0U,	// PseudoVFMUL_VF16_MF2_MASK
    0U,	// PseudoVFMUL_VF16_MF4
    0U,	// PseudoVFMUL_VF16_MF4_MASK
    0U,	// PseudoVFMUL_VF16_MF8
    0U,	// PseudoVFMUL_VF16_MF8_MASK
    0U,	// PseudoVFMUL_VF32_M1
    0U,	// PseudoVFMUL_VF32_M1_MASK
    0U,	// PseudoVFMUL_VF32_M2
    0U,	// PseudoVFMUL_VF32_M2_MASK
    0U,	// PseudoVFMUL_VF32_M4
    0U,	// PseudoVFMUL_VF32_M4_MASK
    0U,	// PseudoVFMUL_VF32_M8
    0U,	// PseudoVFMUL_VF32_M8_MASK
    0U,	// PseudoVFMUL_VF32_MF2
    0U,	// PseudoVFMUL_VF32_MF2_MASK
    0U,	// PseudoVFMUL_VF32_MF4
    0U,	// PseudoVFMUL_VF32_MF4_MASK
    0U,	// PseudoVFMUL_VF32_MF8
    0U,	// PseudoVFMUL_VF32_MF8_MASK
    0U,	// PseudoVFMUL_VF64_M1
    0U,	// PseudoVFMUL_VF64_M1_MASK
    0U,	// PseudoVFMUL_VF64_M2
    0U,	// PseudoVFMUL_VF64_M2_MASK
    0U,	// PseudoVFMUL_VF64_M4
    0U,	// PseudoVFMUL_VF64_M4_MASK
    0U,	// PseudoVFMUL_VF64_M8
    0U,	// PseudoVFMUL_VF64_M8_MASK
    0U,	// PseudoVFMUL_VF64_MF2
    0U,	// PseudoVFMUL_VF64_MF2_MASK
    0U,	// PseudoVFMUL_VF64_MF4
    0U,	// PseudoVFMUL_VF64_MF4_MASK
    0U,	// PseudoVFMUL_VF64_MF8
    0U,	// PseudoVFMUL_VF64_MF8_MASK
    0U,	// PseudoVFMUL_VV_M1
    0U,	// PseudoVFMUL_VV_M1_MASK
    0U,	// PseudoVFMUL_VV_M2
    0U,	// PseudoVFMUL_VV_M2_MASK
    0U,	// PseudoVFMUL_VV_M4
    0U,	// PseudoVFMUL_VV_M4_MASK
    0U,	// PseudoVFMUL_VV_M8
    0U,	// PseudoVFMUL_VV_M8_MASK
    0U,	// PseudoVFMUL_VV_MF2
    0U,	// PseudoVFMUL_VV_MF2_MASK
    0U,	// PseudoVFMUL_VV_MF4
    0U,	// PseudoVFMUL_VV_MF4_MASK
    0U,	// PseudoVFMUL_VV_MF8
    0U,	// PseudoVFMUL_VV_MF8_MASK
    0U,	// PseudoVFMV_F16_S_M1
    0U,	// PseudoVFMV_F16_S_M2
    0U,	// PseudoVFMV_F16_S_M4
    0U,	// PseudoVFMV_F16_S_M8
    0U,	// PseudoVFMV_F16_S_MF2
    0U,	// PseudoVFMV_F16_S_MF4
    0U,	// PseudoVFMV_F16_S_MF8
    0U,	// PseudoVFMV_F32_S_M1
    0U,	// PseudoVFMV_F32_S_M2
    0U,	// PseudoVFMV_F32_S_M4
    0U,	// PseudoVFMV_F32_S_M8
    0U,	// PseudoVFMV_F32_S_MF2
    0U,	// PseudoVFMV_F32_S_MF4
    0U,	// PseudoVFMV_F32_S_MF8
    0U,	// PseudoVFMV_F64_S_M1
    0U,	// PseudoVFMV_F64_S_M2
    0U,	// PseudoVFMV_F64_S_M4
    0U,	// PseudoVFMV_F64_S_M8
    0U,	// PseudoVFMV_F64_S_MF2
    0U,	// PseudoVFMV_F64_S_MF4
    0U,	// PseudoVFMV_F64_S_MF8
    0U,	// PseudoVFMV_S_F16_M1
    0U,	// PseudoVFMV_S_F16_M2
    0U,	// PseudoVFMV_S_F16_M4
    0U,	// PseudoVFMV_S_F16_M8
    0U,	// PseudoVFMV_S_F16_MF2
    0U,	// PseudoVFMV_S_F16_MF4
    0U,	// PseudoVFMV_S_F16_MF8
    0U,	// PseudoVFMV_S_F32_M1
    0U,	// PseudoVFMV_S_F32_M2
    0U,	// PseudoVFMV_S_F32_M4
    0U,	// PseudoVFMV_S_F32_M8
    0U,	// PseudoVFMV_S_F32_MF2
    0U,	// PseudoVFMV_S_F32_MF4
    0U,	// PseudoVFMV_S_F32_MF8
    0U,	// PseudoVFMV_S_F64_M1
    0U,	// PseudoVFMV_S_F64_M2
    0U,	// PseudoVFMV_S_F64_M4
    0U,	// PseudoVFMV_S_F64_M8
    0U,	// PseudoVFMV_S_F64_MF2
    0U,	// PseudoVFMV_S_F64_MF4
    0U,	// PseudoVFMV_S_F64_MF8
    0U,	// PseudoVFMV_V_F16_M1
    0U,	// PseudoVFMV_V_F16_M2
    0U,	// PseudoVFMV_V_F16_M4
    0U,	// PseudoVFMV_V_F16_M8
    0U,	// PseudoVFMV_V_F16_MF2
    0U,	// PseudoVFMV_V_F16_MF4
    0U,	// PseudoVFMV_V_F16_MF8
    0U,	// PseudoVFMV_V_F32_M1
    0U,	// PseudoVFMV_V_F32_M2
    0U,	// PseudoVFMV_V_F32_M4
    0U,	// PseudoVFMV_V_F32_M8
    0U,	// PseudoVFMV_V_F32_MF2
    0U,	// PseudoVFMV_V_F32_MF4
    0U,	// PseudoVFMV_V_F32_MF8
    0U,	// PseudoVFMV_V_F64_M1
    0U,	// PseudoVFMV_V_F64_M2
    0U,	// PseudoVFMV_V_F64_M4
    0U,	// PseudoVFMV_V_F64_M8
    0U,	// PseudoVFMV_V_F64_MF2
    0U,	// PseudoVFMV_V_F64_MF4
    0U,	// PseudoVFMV_V_F64_MF8
    0U,	// PseudoVFNCVT_F_F_W_M1
    0U,	// PseudoVFNCVT_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2
    0U,	// PseudoVFNCVT_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4
    0U,	// PseudoVFNCVT_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2
    0U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4
    0U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF8
    0U,	// PseudoVFNCVT_F_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1
    0U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2
    0U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4
    0U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2
    0U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4
    0U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF8
    0U,	// PseudoVFNCVT_F_XU_W_MF8_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1
    0U,	// PseudoVFNCVT_F_X_W_M1_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2
    0U,	// PseudoVFNCVT_F_X_W_M2_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4
    0U,	// PseudoVFNCVT_F_X_W_M4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2
    0U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4
    0U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF8
    0U,	// PseudoVFNCVT_F_X_W_MF8_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF8
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_VF16_M1
    0U,	// PseudoVFNMACC_VF16_M1_MASK
    0U,	// PseudoVFNMACC_VF16_M2
    0U,	// PseudoVFNMACC_VF16_M2_MASK
    0U,	// PseudoVFNMACC_VF16_M4
    0U,	// PseudoVFNMACC_VF16_M4_MASK
    0U,	// PseudoVFNMACC_VF16_M8
    0U,	// PseudoVFNMACC_VF16_M8_MASK
    0U,	// PseudoVFNMACC_VF16_MF2
    0U,	// PseudoVFNMACC_VF16_MF2_MASK
    0U,	// PseudoVFNMACC_VF16_MF4
    0U,	// PseudoVFNMACC_VF16_MF4_MASK
    0U,	// PseudoVFNMACC_VF16_MF8
    0U,	// PseudoVFNMACC_VF16_MF8_MASK
    0U,	// PseudoVFNMACC_VF32_M1
    0U,	// PseudoVFNMACC_VF32_M1_MASK
    0U,	// PseudoVFNMACC_VF32_M2
    0U,	// PseudoVFNMACC_VF32_M2_MASK
    0U,	// PseudoVFNMACC_VF32_M4
    0U,	// PseudoVFNMACC_VF32_M4_MASK
    0U,	// PseudoVFNMACC_VF32_M8
    0U,	// PseudoVFNMACC_VF32_M8_MASK
    0U,	// PseudoVFNMACC_VF32_MF2
    0U,	// PseudoVFNMACC_VF32_MF2_MASK
    0U,	// PseudoVFNMACC_VF32_MF4
    0U,	// PseudoVFNMACC_VF32_MF4_MASK
    0U,	// PseudoVFNMACC_VF32_MF8
    0U,	// PseudoVFNMACC_VF32_MF8_MASK
    0U,	// PseudoVFNMACC_VF64_M1
    0U,	// PseudoVFNMACC_VF64_M1_MASK
    0U,	// PseudoVFNMACC_VF64_M2
    0U,	// PseudoVFNMACC_VF64_M2_MASK
    0U,	// PseudoVFNMACC_VF64_M4
    0U,	// PseudoVFNMACC_VF64_M4_MASK
    0U,	// PseudoVFNMACC_VF64_M8
    0U,	// PseudoVFNMACC_VF64_M8_MASK
    0U,	// PseudoVFNMACC_VF64_MF2
    0U,	// PseudoVFNMACC_VF64_MF2_MASK
    0U,	// PseudoVFNMACC_VF64_MF4
    0U,	// PseudoVFNMACC_VF64_MF4_MASK
    0U,	// PseudoVFNMACC_VF64_MF8
    0U,	// PseudoVFNMACC_VF64_MF8_MASK
    0U,	// PseudoVFNMACC_VV_M1
    0U,	// PseudoVFNMACC_VV_M1_MASK
    0U,	// PseudoVFNMACC_VV_M2
    0U,	// PseudoVFNMACC_VV_M2_MASK
    0U,	// PseudoVFNMACC_VV_M4
    0U,	// PseudoVFNMACC_VV_M4_MASK
    0U,	// PseudoVFNMACC_VV_M8
    0U,	// PseudoVFNMACC_VV_M8_MASK
    0U,	// PseudoVFNMACC_VV_MF2
    0U,	// PseudoVFNMACC_VV_MF2_MASK
    0U,	// PseudoVFNMACC_VV_MF4
    0U,	// PseudoVFNMACC_VV_MF4_MASK
    0U,	// PseudoVFNMACC_VV_MF8
    0U,	// PseudoVFNMACC_VV_MF8_MASK
    0U,	// PseudoVFNMADD_VF16_M1
    0U,	// PseudoVFNMADD_VF16_M1_MASK
    0U,	// PseudoVFNMADD_VF16_M2
    0U,	// PseudoVFNMADD_VF16_M2_MASK
    0U,	// PseudoVFNMADD_VF16_M4
    0U,	// PseudoVFNMADD_VF16_M4_MASK
    0U,	// PseudoVFNMADD_VF16_M8
    0U,	// PseudoVFNMADD_VF16_M8_MASK
    0U,	// PseudoVFNMADD_VF16_MF2
    0U,	// PseudoVFNMADD_VF16_MF2_MASK
    0U,	// PseudoVFNMADD_VF16_MF4
    0U,	// PseudoVFNMADD_VF16_MF4_MASK
    0U,	// PseudoVFNMADD_VF16_MF8
    0U,	// PseudoVFNMADD_VF16_MF8_MASK
    0U,	// PseudoVFNMADD_VF32_M1
    0U,	// PseudoVFNMADD_VF32_M1_MASK
    0U,	// PseudoVFNMADD_VF32_M2
    0U,	// PseudoVFNMADD_VF32_M2_MASK
    0U,	// PseudoVFNMADD_VF32_M4
    0U,	// PseudoVFNMADD_VF32_M4_MASK
    0U,	// PseudoVFNMADD_VF32_M8
    0U,	// PseudoVFNMADD_VF32_M8_MASK
    0U,	// PseudoVFNMADD_VF32_MF2
    0U,	// PseudoVFNMADD_VF32_MF2_MASK
    0U,	// PseudoVFNMADD_VF32_MF4
    0U,	// PseudoVFNMADD_VF32_MF4_MASK
    0U,	// PseudoVFNMADD_VF32_MF8
    0U,	// PseudoVFNMADD_VF32_MF8_MASK
    0U,	// PseudoVFNMADD_VF64_M1
    0U,	// PseudoVFNMADD_VF64_M1_MASK
    0U,	// PseudoVFNMADD_VF64_M2
    0U,	// PseudoVFNMADD_VF64_M2_MASK
    0U,	// PseudoVFNMADD_VF64_M4
    0U,	// PseudoVFNMADD_VF64_M4_MASK
    0U,	// PseudoVFNMADD_VF64_M8
    0U,	// PseudoVFNMADD_VF64_M8_MASK
    0U,	// PseudoVFNMADD_VF64_MF2
    0U,	// PseudoVFNMADD_VF64_MF2_MASK
    0U,	// PseudoVFNMADD_VF64_MF4
    0U,	// PseudoVFNMADD_VF64_MF4_MASK
    0U,	// PseudoVFNMADD_VF64_MF8
    0U,	// PseudoVFNMADD_VF64_MF8_MASK
    0U,	// PseudoVFNMADD_VV_M1
    0U,	// PseudoVFNMADD_VV_M1_MASK
    0U,	// PseudoVFNMADD_VV_M2
    0U,	// PseudoVFNMADD_VV_M2_MASK
    0U,	// PseudoVFNMADD_VV_M4
    0U,	// PseudoVFNMADD_VV_M4_MASK
    0U,	// PseudoVFNMADD_VV_M8
    0U,	// PseudoVFNMADD_VV_M8_MASK
    0U,	// PseudoVFNMADD_VV_MF2
    0U,	// PseudoVFNMADD_VV_MF2_MASK
    0U,	// PseudoVFNMADD_VV_MF4
    0U,	// PseudoVFNMADD_VV_MF4_MASK
    0U,	// PseudoVFNMADD_VV_MF8
    0U,	// PseudoVFNMADD_VV_MF8_MASK
    0U,	// PseudoVFNMSAC_VF16_M1
    0U,	// PseudoVFNMSAC_VF16_M1_MASK
    0U,	// PseudoVFNMSAC_VF16_M2
    0U,	// PseudoVFNMSAC_VF16_M2_MASK
    0U,	// PseudoVFNMSAC_VF16_M4
    0U,	// PseudoVFNMSAC_VF16_M4_MASK
    0U,	// PseudoVFNMSAC_VF16_M8
    0U,	// PseudoVFNMSAC_VF16_M8_MASK
    0U,	// PseudoVFNMSAC_VF16_MF2
    0U,	// PseudoVFNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFNMSAC_VF16_MF4
    0U,	// PseudoVFNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFNMSAC_VF16_MF8
    0U,	// PseudoVFNMSAC_VF16_MF8_MASK
    0U,	// PseudoVFNMSAC_VF32_M1
    0U,	// PseudoVFNMSAC_VF32_M1_MASK
    0U,	// PseudoVFNMSAC_VF32_M2
    0U,	// PseudoVFNMSAC_VF32_M2_MASK
    0U,	// PseudoVFNMSAC_VF32_M4
    0U,	// PseudoVFNMSAC_VF32_M4_MASK
    0U,	// PseudoVFNMSAC_VF32_M8
    0U,	// PseudoVFNMSAC_VF32_M8_MASK
    0U,	// PseudoVFNMSAC_VF32_MF2
    0U,	// PseudoVFNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFNMSAC_VF32_MF4
    0U,	// PseudoVFNMSAC_VF32_MF4_MASK
    0U,	// PseudoVFNMSAC_VF32_MF8
    0U,	// PseudoVFNMSAC_VF32_MF8_MASK
    0U,	// PseudoVFNMSAC_VF64_M1
    0U,	// PseudoVFNMSAC_VF64_M1_MASK
    0U,	// PseudoVFNMSAC_VF64_M2
    0U,	// PseudoVFNMSAC_VF64_M2_MASK
    0U,	// PseudoVFNMSAC_VF64_M4
    0U,	// PseudoVFNMSAC_VF64_M4_MASK
    0U,	// PseudoVFNMSAC_VF64_M8
    0U,	// PseudoVFNMSAC_VF64_M8_MASK
    0U,	// PseudoVFNMSAC_VF64_MF2
    0U,	// PseudoVFNMSAC_VF64_MF2_MASK
    0U,	// PseudoVFNMSAC_VF64_MF4
    0U,	// PseudoVFNMSAC_VF64_MF4_MASK
    0U,	// PseudoVFNMSAC_VF64_MF8
    0U,	// PseudoVFNMSAC_VF64_MF8_MASK
    0U,	// PseudoVFNMSAC_VV_M1
    0U,	// PseudoVFNMSAC_VV_M1_MASK
    0U,	// PseudoVFNMSAC_VV_M2
    0U,	// PseudoVFNMSAC_VV_M2_MASK
    0U,	// PseudoVFNMSAC_VV_M4
    0U,	// PseudoVFNMSAC_VV_M4_MASK
    0U,	// PseudoVFNMSAC_VV_M8
    0U,	// PseudoVFNMSAC_VV_M8_MASK
    0U,	// PseudoVFNMSAC_VV_MF2
    0U,	// PseudoVFNMSAC_VV_MF2_MASK
    0U,	// PseudoVFNMSAC_VV_MF4
    0U,	// PseudoVFNMSAC_VV_MF4_MASK
    0U,	// PseudoVFNMSAC_VV_MF8
    0U,	// PseudoVFNMSAC_VV_MF8_MASK
    0U,	// PseudoVFNMSUB_VF16_M1
    0U,	// PseudoVFNMSUB_VF16_M1_MASK
    0U,	// PseudoVFNMSUB_VF16_M2
    0U,	// PseudoVFNMSUB_VF16_M2_MASK
    0U,	// PseudoVFNMSUB_VF16_M4
    0U,	// PseudoVFNMSUB_VF16_M4_MASK
    0U,	// PseudoVFNMSUB_VF16_M8
    0U,	// PseudoVFNMSUB_VF16_M8_MASK
    0U,	// PseudoVFNMSUB_VF16_MF2
    0U,	// PseudoVFNMSUB_VF16_MF2_MASK
    0U,	// PseudoVFNMSUB_VF16_MF4
    0U,	// PseudoVFNMSUB_VF16_MF4_MASK
    0U,	// PseudoVFNMSUB_VF16_MF8
    0U,	// PseudoVFNMSUB_VF16_MF8_MASK
    0U,	// PseudoVFNMSUB_VF32_M1
    0U,	// PseudoVFNMSUB_VF32_M1_MASK
    0U,	// PseudoVFNMSUB_VF32_M2
    0U,	// PseudoVFNMSUB_VF32_M2_MASK
    0U,	// PseudoVFNMSUB_VF32_M4
    0U,	// PseudoVFNMSUB_VF32_M4_MASK
    0U,	// PseudoVFNMSUB_VF32_M8
    0U,	// PseudoVFNMSUB_VF32_M8_MASK
    0U,	// PseudoVFNMSUB_VF32_MF2
    0U,	// PseudoVFNMSUB_VF32_MF2_MASK
    0U,	// PseudoVFNMSUB_VF32_MF4
    0U,	// PseudoVFNMSUB_VF32_MF4_MASK
    0U,	// PseudoVFNMSUB_VF32_MF8
    0U,	// PseudoVFNMSUB_VF32_MF8_MASK
    0U,	// PseudoVFNMSUB_VF64_M1
    0U,	// PseudoVFNMSUB_VF64_M1_MASK
    0U,	// PseudoVFNMSUB_VF64_M2
    0U,	// PseudoVFNMSUB_VF64_M2_MASK
    0U,	// PseudoVFNMSUB_VF64_M4
    0U,	// PseudoVFNMSUB_VF64_M4_MASK
    0U,	// PseudoVFNMSUB_VF64_M8
    0U,	// PseudoVFNMSUB_VF64_M8_MASK
    0U,	// PseudoVFNMSUB_VF64_MF2
    0U,	// PseudoVFNMSUB_VF64_MF2_MASK
    0U,	// PseudoVFNMSUB_VF64_MF4
    0U,	// PseudoVFNMSUB_VF64_MF4_MASK
    0U,	// PseudoVFNMSUB_VF64_MF8
    0U,	// PseudoVFNMSUB_VF64_MF8_MASK
    0U,	// PseudoVFNMSUB_VV_M1
    0U,	// PseudoVFNMSUB_VV_M1_MASK
    0U,	// PseudoVFNMSUB_VV_M2
    0U,	// PseudoVFNMSUB_VV_M2_MASK
    0U,	// PseudoVFNMSUB_VV_M4
    0U,	// PseudoVFNMSUB_VV_M4_MASK
    0U,	// PseudoVFNMSUB_VV_M8
    0U,	// PseudoVFNMSUB_VV_M8_MASK
    0U,	// PseudoVFNMSUB_VV_MF2
    0U,	// PseudoVFNMSUB_VV_MF2_MASK
    0U,	// PseudoVFNMSUB_VV_MF4
    0U,	// PseudoVFNMSUB_VV_MF4_MASK
    0U,	// PseudoVFNMSUB_VV_MF8
    0U,	// PseudoVFNMSUB_VV_MF8_MASK
    0U,	// PseudoVFRDIV_VF16_M1
    0U,	// PseudoVFRDIV_VF16_M1_MASK
    0U,	// PseudoVFRDIV_VF16_M2
    0U,	// PseudoVFRDIV_VF16_M2_MASK
    0U,	// PseudoVFRDIV_VF16_M4
    0U,	// PseudoVFRDIV_VF16_M4_MASK
    0U,	// PseudoVFRDIV_VF16_M8
    0U,	// PseudoVFRDIV_VF16_M8_MASK
    0U,	// PseudoVFRDIV_VF16_MF2
    0U,	// PseudoVFRDIV_VF16_MF2_MASK
    0U,	// PseudoVFRDIV_VF16_MF4
    0U,	// PseudoVFRDIV_VF16_MF4_MASK
    0U,	// PseudoVFRDIV_VF16_MF8
    0U,	// PseudoVFRDIV_VF16_MF8_MASK
    0U,	// PseudoVFRDIV_VF32_M1
    0U,	// PseudoVFRDIV_VF32_M1_MASK
    0U,	// PseudoVFRDIV_VF32_M2
    0U,	// PseudoVFRDIV_VF32_M2_MASK
    0U,	// PseudoVFRDIV_VF32_M4
    0U,	// PseudoVFRDIV_VF32_M4_MASK
    0U,	// PseudoVFRDIV_VF32_M8
    0U,	// PseudoVFRDIV_VF32_M8_MASK
    0U,	// PseudoVFRDIV_VF32_MF2
    0U,	// PseudoVFRDIV_VF32_MF2_MASK
    0U,	// PseudoVFRDIV_VF32_MF4
    0U,	// PseudoVFRDIV_VF32_MF4_MASK
    0U,	// PseudoVFRDIV_VF32_MF8
    0U,	// PseudoVFRDIV_VF32_MF8_MASK
    0U,	// PseudoVFRDIV_VF64_M1
    0U,	// PseudoVFRDIV_VF64_M1_MASK
    0U,	// PseudoVFRDIV_VF64_M2
    0U,	// PseudoVFRDIV_VF64_M2_MASK
    0U,	// PseudoVFRDIV_VF64_M4
    0U,	// PseudoVFRDIV_VF64_M4_MASK
    0U,	// PseudoVFRDIV_VF64_M8
    0U,	// PseudoVFRDIV_VF64_M8_MASK
    0U,	// PseudoVFRDIV_VF64_MF2
    0U,	// PseudoVFRDIV_VF64_MF2_MASK
    0U,	// PseudoVFRDIV_VF64_MF4
    0U,	// PseudoVFRDIV_VF64_MF4_MASK
    0U,	// PseudoVFRDIV_VF64_MF8
    0U,	// PseudoVFRDIV_VF64_MF8_MASK
    0U,	// PseudoVFREC7_V_M1
    0U,	// PseudoVFREC7_V_M1_MASK
    0U,	// PseudoVFREC7_V_M2
    0U,	// PseudoVFREC7_V_M2_MASK
    0U,	// PseudoVFREC7_V_M4
    0U,	// PseudoVFREC7_V_M4_MASK
    0U,	// PseudoVFREC7_V_M8
    0U,	// PseudoVFREC7_V_M8_MASK
    0U,	// PseudoVFREC7_V_MF2
    0U,	// PseudoVFREC7_V_MF2_MASK
    0U,	// PseudoVFREC7_V_MF4
    0U,	// PseudoVFREC7_V_MF4_MASK
    0U,	// PseudoVFREC7_V_MF8
    0U,	// PseudoVFREC7_V_MF8_MASK
    0U,	// PseudoVFREDMAX_VS_M1
    0U,	// PseudoVFREDMAX_VS_M1_MASK
    0U,	// PseudoVFREDMAX_VS_M2
    0U,	// PseudoVFREDMAX_VS_M2_MASK
    0U,	// PseudoVFREDMAX_VS_M4
    0U,	// PseudoVFREDMAX_VS_M4_MASK
    0U,	// PseudoVFREDMAX_VS_M8
    0U,	// PseudoVFREDMAX_VS_M8_MASK
    0U,	// PseudoVFREDMAX_VS_MF2
    0U,	// PseudoVFREDMAX_VS_MF2_MASK
    0U,	// PseudoVFREDMAX_VS_MF4
    0U,	// PseudoVFREDMAX_VS_MF4_MASK
    0U,	// PseudoVFREDMAX_VS_MF8
    0U,	// PseudoVFREDMAX_VS_MF8_MASK
    0U,	// PseudoVFREDMIN_VS_M1
    0U,	// PseudoVFREDMIN_VS_M1_MASK
    0U,	// PseudoVFREDMIN_VS_M2
    0U,	// PseudoVFREDMIN_VS_M2_MASK
    0U,	// PseudoVFREDMIN_VS_M4
    0U,	// PseudoVFREDMIN_VS_M4_MASK
    0U,	// PseudoVFREDMIN_VS_M8
    0U,	// PseudoVFREDMIN_VS_M8_MASK
    0U,	// PseudoVFREDMIN_VS_MF2
    0U,	// PseudoVFREDMIN_VS_MF2_MASK
    0U,	// PseudoVFREDMIN_VS_MF4
    0U,	// PseudoVFREDMIN_VS_MF4_MASK
    0U,	// PseudoVFREDMIN_VS_MF8
    0U,	// PseudoVFREDMIN_VS_MF8_MASK
    0U,	// PseudoVFREDOSUM_VS_M1
    0U,	// PseudoVFREDOSUM_VS_M1_MASK
    0U,	// PseudoVFREDOSUM_VS_M2
    0U,	// PseudoVFREDOSUM_VS_M2_MASK
    0U,	// PseudoVFREDOSUM_VS_M4
    0U,	// PseudoVFREDOSUM_VS_M4_MASK
    0U,	// PseudoVFREDOSUM_VS_M8
    0U,	// PseudoVFREDOSUM_VS_M8_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2
    0U,	// PseudoVFREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4
    0U,	// PseudoVFREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFREDOSUM_VS_MF8
    0U,	// PseudoVFREDOSUM_VS_MF8_MASK
    0U,	// PseudoVFREDSUM_VS_M1
    0U,	// PseudoVFREDSUM_VS_M1_MASK
    0U,	// PseudoVFREDSUM_VS_M2
    0U,	// PseudoVFREDSUM_VS_M2_MASK
    0U,	// PseudoVFREDSUM_VS_M4
    0U,	// PseudoVFREDSUM_VS_M4_MASK
    0U,	// PseudoVFREDSUM_VS_M8
    0U,	// PseudoVFREDSUM_VS_M8_MASK
    0U,	// PseudoVFREDSUM_VS_MF2
    0U,	// PseudoVFREDSUM_VS_MF2_MASK
    0U,	// PseudoVFREDSUM_VS_MF4
    0U,	// PseudoVFREDSUM_VS_MF4_MASK
    0U,	// PseudoVFREDSUM_VS_MF8
    0U,	// PseudoVFREDSUM_VS_MF8_MASK
    0U,	// PseudoVFRSQRT7_V_M1
    0U,	// PseudoVFRSQRT7_V_M1_MASK
    0U,	// PseudoVFRSQRT7_V_M2
    0U,	// PseudoVFRSQRT7_V_M2_MASK
    0U,	// PseudoVFRSQRT7_V_M4
    0U,	// PseudoVFRSQRT7_V_M4_MASK
    0U,	// PseudoVFRSQRT7_V_M8
    0U,	// PseudoVFRSQRT7_V_M8_MASK
    0U,	// PseudoVFRSQRT7_V_MF2
    0U,	// PseudoVFRSQRT7_V_MF2_MASK
    0U,	// PseudoVFRSQRT7_V_MF4
    0U,	// PseudoVFRSQRT7_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_MF8
    0U,	// PseudoVFRSQRT7_V_MF8_MASK
    0U,	// PseudoVFRSUB_VF16_M1
    0U,	// PseudoVFRSUB_VF16_M1_MASK
    0U,	// PseudoVFRSUB_VF16_M2
    0U,	// PseudoVFRSUB_VF16_M2_MASK
    0U,	// PseudoVFRSUB_VF16_M4
    0U,	// PseudoVFRSUB_VF16_M4_MASK
    0U,	// PseudoVFRSUB_VF16_M8
    0U,	// PseudoVFRSUB_VF16_M8_MASK
    0U,	// PseudoVFRSUB_VF16_MF2
    0U,	// PseudoVFRSUB_VF16_MF2_MASK
    0U,	// PseudoVFRSUB_VF16_MF4
    0U,	// PseudoVFRSUB_VF16_MF4_MASK
    0U,	// PseudoVFRSUB_VF16_MF8
    0U,	// PseudoVFRSUB_VF16_MF8_MASK
    0U,	// PseudoVFRSUB_VF32_M1
    0U,	// PseudoVFRSUB_VF32_M1_MASK
    0U,	// PseudoVFRSUB_VF32_M2
    0U,	// PseudoVFRSUB_VF32_M2_MASK
    0U,	// PseudoVFRSUB_VF32_M4
    0U,	// PseudoVFRSUB_VF32_M4_MASK
    0U,	// PseudoVFRSUB_VF32_M8
    0U,	// PseudoVFRSUB_VF32_M8_MASK
    0U,	// PseudoVFRSUB_VF32_MF2
    0U,	// PseudoVFRSUB_VF32_MF2_MASK
    0U,	// PseudoVFRSUB_VF32_MF4
    0U,	// PseudoVFRSUB_VF32_MF4_MASK
    0U,	// PseudoVFRSUB_VF32_MF8
    0U,	// PseudoVFRSUB_VF32_MF8_MASK
    0U,	// PseudoVFRSUB_VF64_M1
    0U,	// PseudoVFRSUB_VF64_M1_MASK
    0U,	// PseudoVFRSUB_VF64_M2
    0U,	// PseudoVFRSUB_VF64_M2_MASK
    0U,	// PseudoVFRSUB_VF64_M4
    0U,	// PseudoVFRSUB_VF64_M4_MASK
    0U,	// PseudoVFRSUB_VF64_M8
    0U,	// PseudoVFRSUB_VF64_M8_MASK
    0U,	// PseudoVFRSUB_VF64_MF2
    0U,	// PseudoVFRSUB_VF64_MF2_MASK
    0U,	// PseudoVFRSUB_VF64_MF4
    0U,	// PseudoVFRSUB_VF64_MF4_MASK
    0U,	// PseudoVFRSUB_VF64_MF8
    0U,	// PseudoVFRSUB_VF64_MF8_MASK
    0U,	// PseudoVFSGNJN_VF16_M1
    0U,	// PseudoVFSGNJN_VF16_M1_MASK
    0U,	// PseudoVFSGNJN_VF16_M2
    0U,	// PseudoVFSGNJN_VF16_M2_MASK
    0U,	// PseudoVFSGNJN_VF16_M4
    0U,	// PseudoVFSGNJN_VF16_M4_MASK
    0U,	// PseudoVFSGNJN_VF16_M8
    0U,	// PseudoVFSGNJN_VF16_M8_MASK
    0U,	// PseudoVFSGNJN_VF16_MF2
    0U,	// PseudoVFSGNJN_VF16_MF2_MASK
    0U,	// PseudoVFSGNJN_VF16_MF4
    0U,	// PseudoVFSGNJN_VF16_MF4_MASK
    0U,	// PseudoVFSGNJN_VF16_MF8
    0U,	// PseudoVFSGNJN_VF16_MF8_MASK
    0U,	// PseudoVFSGNJN_VF32_M1
    0U,	// PseudoVFSGNJN_VF32_M1_MASK
    0U,	// PseudoVFSGNJN_VF32_M2
    0U,	// PseudoVFSGNJN_VF32_M2_MASK
    0U,	// PseudoVFSGNJN_VF32_M4
    0U,	// PseudoVFSGNJN_VF32_M4_MASK
    0U,	// PseudoVFSGNJN_VF32_M8
    0U,	// PseudoVFSGNJN_VF32_M8_MASK
    0U,	// PseudoVFSGNJN_VF32_MF2
    0U,	// PseudoVFSGNJN_VF32_MF2_MASK
    0U,	// PseudoVFSGNJN_VF32_MF4
    0U,	// PseudoVFSGNJN_VF32_MF4_MASK
    0U,	// PseudoVFSGNJN_VF32_MF8
    0U,	// PseudoVFSGNJN_VF32_MF8_MASK
    0U,	// PseudoVFSGNJN_VF64_M1
    0U,	// PseudoVFSGNJN_VF64_M1_MASK
    0U,	// PseudoVFSGNJN_VF64_M2
    0U,	// PseudoVFSGNJN_VF64_M2_MASK
    0U,	// PseudoVFSGNJN_VF64_M4
    0U,	// PseudoVFSGNJN_VF64_M4_MASK
    0U,	// PseudoVFSGNJN_VF64_M8
    0U,	// PseudoVFSGNJN_VF64_M8_MASK
    0U,	// PseudoVFSGNJN_VF64_MF2
    0U,	// PseudoVFSGNJN_VF64_MF2_MASK
    0U,	// PseudoVFSGNJN_VF64_MF4
    0U,	// PseudoVFSGNJN_VF64_MF4_MASK
    0U,	// PseudoVFSGNJN_VF64_MF8
    0U,	// PseudoVFSGNJN_VF64_MF8_MASK
    0U,	// PseudoVFSGNJN_VV_M1
    0U,	// PseudoVFSGNJN_VV_M1_MASK
    0U,	// PseudoVFSGNJN_VV_M2
    0U,	// PseudoVFSGNJN_VV_M2_MASK
    0U,	// PseudoVFSGNJN_VV_M4
    0U,	// PseudoVFSGNJN_VV_M4_MASK
    0U,	// PseudoVFSGNJN_VV_M8
    0U,	// PseudoVFSGNJN_VV_M8_MASK
    0U,	// PseudoVFSGNJN_VV_MF2
    0U,	// PseudoVFSGNJN_VV_MF2_MASK
    0U,	// PseudoVFSGNJN_VV_MF4
    0U,	// PseudoVFSGNJN_VV_MF4_MASK
    0U,	// PseudoVFSGNJN_VV_MF8
    0U,	// PseudoVFSGNJN_VV_MF8_MASK
    0U,	// PseudoVFSGNJX_VF16_M1
    0U,	// PseudoVFSGNJX_VF16_M1_MASK
    0U,	// PseudoVFSGNJX_VF16_M2
    0U,	// PseudoVFSGNJX_VF16_M2_MASK
    0U,	// PseudoVFSGNJX_VF16_M4
    0U,	// PseudoVFSGNJX_VF16_M4_MASK
    0U,	// PseudoVFSGNJX_VF16_M8
    0U,	// PseudoVFSGNJX_VF16_M8_MASK
    0U,	// PseudoVFSGNJX_VF16_MF2
    0U,	// PseudoVFSGNJX_VF16_MF2_MASK
    0U,	// PseudoVFSGNJX_VF16_MF4
    0U,	// PseudoVFSGNJX_VF16_MF4_MASK
    0U,	// PseudoVFSGNJX_VF16_MF8
    0U,	// PseudoVFSGNJX_VF16_MF8_MASK
    0U,	// PseudoVFSGNJX_VF32_M1
    0U,	// PseudoVFSGNJX_VF32_M1_MASK
    0U,	// PseudoVFSGNJX_VF32_M2
    0U,	// PseudoVFSGNJX_VF32_M2_MASK
    0U,	// PseudoVFSGNJX_VF32_M4
    0U,	// PseudoVFSGNJX_VF32_M4_MASK
    0U,	// PseudoVFSGNJX_VF32_M8
    0U,	// PseudoVFSGNJX_VF32_M8_MASK
    0U,	// PseudoVFSGNJX_VF32_MF2
    0U,	// PseudoVFSGNJX_VF32_MF2_MASK
    0U,	// PseudoVFSGNJX_VF32_MF4
    0U,	// PseudoVFSGNJX_VF32_MF4_MASK
    0U,	// PseudoVFSGNJX_VF32_MF8
    0U,	// PseudoVFSGNJX_VF32_MF8_MASK
    0U,	// PseudoVFSGNJX_VF64_M1
    0U,	// PseudoVFSGNJX_VF64_M1_MASK
    0U,	// PseudoVFSGNJX_VF64_M2
    0U,	// PseudoVFSGNJX_VF64_M2_MASK
    0U,	// PseudoVFSGNJX_VF64_M4
    0U,	// PseudoVFSGNJX_VF64_M4_MASK
    0U,	// PseudoVFSGNJX_VF64_M8
    0U,	// PseudoVFSGNJX_VF64_M8_MASK
    0U,	// PseudoVFSGNJX_VF64_MF2
    0U,	// PseudoVFSGNJX_VF64_MF2_MASK
    0U,	// PseudoVFSGNJX_VF64_MF4
    0U,	// PseudoVFSGNJX_VF64_MF4_MASK
    0U,	// PseudoVFSGNJX_VF64_MF8
    0U,	// PseudoVFSGNJX_VF64_MF8_MASK
    0U,	// PseudoVFSGNJX_VV_M1
    0U,	// PseudoVFSGNJX_VV_M1_MASK
    0U,	// PseudoVFSGNJX_VV_M2
    0U,	// PseudoVFSGNJX_VV_M2_MASK
    0U,	// PseudoVFSGNJX_VV_M4
    0U,	// PseudoVFSGNJX_VV_M4_MASK
    0U,	// PseudoVFSGNJX_VV_M8
    0U,	// PseudoVFSGNJX_VV_M8_MASK
    0U,	// PseudoVFSGNJX_VV_MF2
    0U,	// PseudoVFSGNJX_VV_MF2_MASK
    0U,	// PseudoVFSGNJX_VV_MF4
    0U,	// PseudoVFSGNJX_VV_MF4_MASK
    0U,	// PseudoVFSGNJX_VV_MF8
    0U,	// PseudoVFSGNJX_VV_MF8_MASK
    0U,	// PseudoVFSGNJ_VF16_M1
    0U,	// PseudoVFSGNJ_VF16_M1_MASK
    0U,	// PseudoVFSGNJ_VF16_M2
    0U,	// PseudoVFSGNJ_VF16_M2_MASK
    0U,	// PseudoVFSGNJ_VF16_M4
    0U,	// PseudoVFSGNJ_VF16_M4_MASK
    0U,	// PseudoVFSGNJ_VF16_M8
    0U,	// PseudoVFSGNJ_VF16_M8_MASK
    0U,	// PseudoVFSGNJ_VF16_MF2
    0U,	// PseudoVFSGNJ_VF16_MF2_MASK
    0U,	// PseudoVFSGNJ_VF16_MF4
    0U,	// PseudoVFSGNJ_VF16_MF4_MASK
    0U,	// PseudoVFSGNJ_VF16_MF8
    0U,	// PseudoVFSGNJ_VF16_MF8_MASK
    0U,	// PseudoVFSGNJ_VF32_M1
    0U,	// PseudoVFSGNJ_VF32_M1_MASK
    0U,	// PseudoVFSGNJ_VF32_M2
    0U,	// PseudoVFSGNJ_VF32_M2_MASK
    0U,	// PseudoVFSGNJ_VF32_M4
    0U,	// PseudoVFSGNJ_VF32_M4_MASK
    0U,	// PseudoVFSGNJ_VF32_M8
    0U,	// PseudoVFSGNJ_VF32_M8_MASK
    0U,	// PseudoVFSGNJ_VF32_MF2
    0U,	// PseudoVFSGNJ_VF32_MF2_MASK
    0U,	// PseudoVFSGNJ_VF32_MF4
    0U,	// PseudoVFSGNJ_VF32_MF4_MASK
    0U,	// PseudoVFSGNJ_VF32_MF8
    0U,	// PseudoVFSGNJ_VF32_MF8_MASK
    0U,	// PseudoVFSGNJ_VF64_M1
    0U,	// PseudoVFSGNJ_VF64_M1_MASK
    0U,	// PseudoVFSGNJ_VF64_M2
    0U,	// PseudoVFSGNJ_VF64_M2_MASK
    0U,	// PseudoVFSGNJ_VF64_M4
    0U,	// PseudoVFSGNJ_VF64_M4_MASK
    0U,	// PseudoVFSGNJ_VF64_M8
    0U,	// PseudoVFSGNJ_VF64_M8_MASK
    0U,	// PseudoVFSGNJ_VF64_MF2
    0U,	// PseudoVFSGNJ_VF64_MF2_MASK
    0U,	// PseudoVFSGNJ_VF64_MF4
    0U,	// PseudoVFSGNJ_VF64_MF4_MASK
    0U,	// PseudoVFSGNJ_VF64_MF8
    0U,	// PseudoVFSGNJ_VF64_MF8_MASK
    0U,	// PseudoVFSGNJ_VV_M1
    0U,	// PseudoVFSGNJ_VV_M1_MASK
    0U,	// PseudoVFSGNJ_VV_M2
    0U,	// PseudoVFSGNJ_VV_M2_MASK
    0U,	// PseudoVFSGNJ_VV_M4
    0U,	// PseudoVFSGNJ_VV_M4_MASK
    0U,	// PseudoVFSGNJ_VV_M8
    0U,	// PseudoVFSGNJ_VV_M8_MASK
    0U,	// PseudoVFSGNJ_VV_MF2
    0U,	// PseudoVFSGNJ_VV_MF2_MASK
    0U,	// PseudoVFSGNJ_VV_MF4
    0U,	// PseudoVFSGNJ_VV_MF4_MASK
    0U,	// PseudoVFSGNJ_VV_MF8
    0U,	// PseudoVFSGNJ_VV_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF8
    0U,	// PseudoVFSLIDE1DOWN_VF64_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M1
    0U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M2
    0U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M4
    0U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M8
    0U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF2
    0U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF4
    0U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF8
    0U,	// PseudoVFSLIDE1UP_VF16_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M1
    0U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M2
    0U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M4
    0U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M8
    0U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF2
    0U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF4
    0U,	// PseudoVFSLIDE1UP_VF32_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF8
    0U,	// PseudoVFSLIDE1UP_VF32_MF8_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M1
    0U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M2
    0U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M4
    0U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M8
    0U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF2
    0U,	// PseudoVFSLIDE1UP_VF64_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF4
    0U,	// PseudoVFSLIDE1UP_VF64_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_MF8
    0U,	// PseudoVFSLIDE1UP_VF64_MF8_MASK
    0U,	// PseudoVFSQRT_V_M1
    0U,	// PseudoVFSQRT_V_M1_MASK
    0U,	// PseudoVFSQRT_V_M2
    0U,	// PseudoVFSQRT_V_M2_MASK
    0U,	// PseudoVFSQRT_V_M4
    0U,	// PseudoVFSQRT_V_M4_MASK
    0U,	// PseudoVFSQRT_V_M8
    0U,	// PseudoVFSQRT_V_M8_MASK
    0U,	// PseudoVFSQRT_V_MF2
    0U,	// PseudoVFSQRT_V_MF2_MASK
    0U,	// PseudoVFSQRT_V_MF4
    0U,	// PseudoVFSQRT_V_MF4_MASK
    0U,	// PseudoVFSQRT_V_MF8
    0U,	// PseudoVFSQRT_V_MF8_MASK
    0U,	// PseudoVFSUB_VF16_M1
    0U,	// PseudoVFSUB_VF16_M1_MASK
    0U,	// PseudoVFSUB_VF16_M2
    0U,	// PseudoVFSUB_VF16_M2_MASK
    0U,	// PseudoVFSUB_VF16_M4
    0U,	// PseudoVFSUB_VF16_M4_MASK
    0U,	// PseudoVFSUB_VF16_M8
    0U,	// PseudoVFSUB_VF16_M8_MASK
    0U,	// PseudoVFSUB_VF16_MF2
    0U,	// PseudoVFSUB_VF16_MF2_MASK
    0U,	// PseudoVFSUB_VF16_MF4
    0U,	// PseudoVFSUB_VF16_MF4_MASK
    0U,	// PseudoVFSUB_VF16_MF8
    0U,	// PseudoVFSUB_VF16_MF8_MASK
    0U,	// PseudoVFSUB_VF32_M1
    0U,	// PseudoVFSUB_VF32_M1_MASK
    0U,	// PseudoVFSUB_VF32_M2
    0U,	// PseudoVFSUB_VF32_M2_MASK
    0U,	// PseudoVFSUB_VF32_M4
    0U,	// PseudoVFSUB_VF32_M4_MASK
    0U,	// PseudoVFSUB_VF32_M8
    0U,	// PseudoVFSUB_VF32_M8_MASK
    0U,	// PseudoVFSUB_VF32_MF2
    0U,	// PseudoVFSUB_VF32_MF2_MASK
    0U,	// PseudoVFSUB_VF32_MF4
    0U,	// PseudoVFSUB_VF32_MF4_MASK
    0U,	// PseudoVFSUB_VF32_MF8
    0U,	// PseudoVFSUB_VF32_MF8_MASK
    0U,	// PseudoVFSUB_VF64_M1
    0U,	// PseudoVFSUB_VF64_M1_MASK
    0U,	// PseudoVFSUB_VF64_M2
    0U,	// PseudoVFSUB_VF64_M2_MASK
    0U,	// PseudoVFSUB_VF64_M4
    0U,	// PseudoVFSUB_VF64_M4_MASK
    0U,	// PseudoVFSUB_VF64_M8
    0U,	// PseudoVFSUB_VF64_M8_MASK
    0U,	// PseudoVFSUB_VF64_MF2
    0U,	// PseudoVFSUB_VF64_MF2_MASK
    0U,	// PseudoVFSUB_VF64_MF4
    0U,	// PseudoVFSUB_VF64_MF4_MASK
    0U,	// PseudoVFSUB_VF64_MF8
    0U,	// PseudoVFSUB_VF64_MF8_MASK
    0U,	// PseudoVFSUB_VV_M1
    0U,	// PseudoVFSUB_VV_M1_MASK
    0U,	// PseudoVFSUB_VV_M2
    0U,	// PseudoVFSUB_VV_M2_MASK
    0U,	// PseudoVFSUB_VV_M4
    0U,	// PseudoVFSUB_VV_M4_MASK
    0U,	// PseudoVFSUB_VV_M8
    0U,	// PseudoVFSUB_VV_M8_MASK
    0U,	// PseudoVFSUB_VV_MF2
    0U,	// PseudoVFSUB_VV_MF2_MASK
    0U,	// PseudoVFSUB_VV_MF4
    0U,	// PseudoVFSUB_VV_MF4_MASK
    0U,	// PseudoVFSUB_VV_MF8
    0U,	// PseudoVFSUB_VV_MF8_MASK
    0U,	// PseudoVFWADD_VF16_M1
    0U,	// PseudoVFWADD_VF16_M1_MASK
    0U,	// PseudoVFWADD_VF16_M2
    0U,	// PseudoVFWADD_VF16_M2_MASK
    0U,	// PseudoVFWADD_VF16_M4
    0U,	// PseudoVFWADD_VF16_M4_MASK
    0U,	// PseudoVFWADD_VF16_MF2
    0U,	// PseudoVFWADD_VF16_MF2_MASK
    0U,	// PseudoVFWADD_VF16_MF4
    0U,	// PseudoVFWADD_VF16_MF4_MASK
    0U,	// PseudoVFWADD_VF16_MF8
    0U,	// PseudoVFWADD_VF16_MF8_MASK
    0U,	// PseudoVFWADD_VF32_M1
    0U,	// PseudoVFWADD_VF32_M1_MASK
    0U,	// PseudoVFWADD_VF32_M2
    0U,	// PseudoVFWADD_VF32_M2_MASK
    0U,	// PseudoVFWADD_VF32_M4
    0U,	// PseudoVFWADD_VF32_M4_MASK
    0U,	// PseudoVFWADD_VF32_MF2
    0U,	// PseudoVFWADD_VF32_MF2_MASK
    0U,	// PseudoVFWADD_VF32_MF4
    0U,	// PseudoVFWADD_VF32_MF4_MASK
    0U,	// PseudoVFWADD_VF32_MF8
    0U,	// PseudoVFWADD_VF32_MF8_MASK
    0U,	// PseudoVFWADD_VV_M1
    0U,	// PseudoVFWADD_VV_M1_MASK
    0U,	// PseudoVFWADD_VV_M2
    0U,	// PseudoVFWADD_VV_M2_MASK
    0U,	// PseudoVFWADD_VV_M4
    0U,	// PseudoVFWADD_VV_M4_MASK
    0U,	// PseudoVFWADD_VV_MF2
    0U,	// PseudoVFWADD_VV_MF2_MASK
    0U,	// PseudoVFWADD_VV_MF4
    0U,	// PseudoVFWADD_VV_MF4_MASK
    0U,	// PseudoVFWADD_VV_MF8
    0U,	// PseudoVFWADD_VV_MF8_MASK
    0U,	// PseudoVFWADD_WF16_M1
    0U,	// PseudoVFWADD_WF16_M1_MASK
    0U,	// PseudoVFWADD_WF16_M2
    0U,	// PseudoVFWADD_WF16_M2_MASK
    0U,	// PseudoVFWADD_WF16_M4
    0U,	// PseudoVFWADD_WF16_M4_MASK
    0U,	// PseudoVFWADD_WF16_MF2
    0U,	// PseudoVFWADD_WF16_MF2_MASK
    0U,	// PseudoVFWADD_WF16_MF4
    0U,	// PseudoVFWADD_WF16_MF4_MASK
    0U,	// PseudoVFWADD_WF16_MF8
    0U,	// PseudoVFWADD_WF16_MF8_MASK
    0U,	// PseudoVFWADD_WF32_M1
    0U,	// PseudoVFWADD_WF32_M1_MASK
    0U,	// PseudoVFWADD_WF32_M2
    0U,	// PseudoVFWADD_WF32_M2_MASK
    0U,	// PseudoVFWADD_WF32_M4
    0U,	// PseudoVFWADD_WF32_M4_MASK
    0U,	// PseudoVFWADD_WF32_MF2
    0U,	// PseudoVFWADD_WF32_MF2_MASK
    0U,	// PseudoVFWADD_WF32_MF4
    0U,	// PseudoVFWADD_WF32_MF4_MASK
    0U,	// PseudoVFWADD_WF32_MF8
    0U,	// PseudoVFWADD_WF32_MF8_MASK
    0U,	// PseudoVFWADD_WV_M1
    0U,	// PseudoVFWADD_WV_M1_MASK
    0U,	// PseudoVFWADD_WV_M2
    0U,	// PseudoVFWADD_WV_M2_MASK
    0U,	// PseudoVFWADD_WV_M4
    0U,	// PseudoVFWADD_WV_M4_MASK
    0U,	// PseudoVFWADD_WV_MF2
    0U,	// PseudoVFWADD_WV_MF2_MASK
    0U,	// PseudoVFWADD_WV_MF4
    0U,	// PseudoVFWADD_WV_MF4_MASK
    0U,	// PseudoVFWADD_WV_MF8
    0U,	// PseudoVFWADD_WV_MF8_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1
    0U,	// PseudoVFWCVT_F_F_V_M1_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2
    0U,	// PseudoVFWCVT_F_F_V_M2_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4
    0U,	// PseudoVFWCVT_F_F_V_M4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2
    0U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4
    0U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF8
    0U,	// PseudoVFWCVT_F_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1
    0U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2
    0U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4
    0U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2
    0U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4
    0U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1
    0U,	// PseudoVFWCVT_F_X_V_M1_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2
    0U,	// PseudoVFWCVT_F_X_V_M2_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4
    0U,	// PseudoVFWCVT_F_X_V_M4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2
    0U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4
    0U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8
    0U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF8
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF8
    0U,	// PseudoVFWCVT_XU_F_V_MF8_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF8
    0U,	// PseudoVFWCVT_X_F_V_MF8_MASK
    0U,	// PseudoVFWMACC_VF16_M1
    0U,	// PseudoVFWMACC_VF16_M1_MASK
    0U,	// PseudoVFWMACC_VF16_M2
    0U,	// PseudoVFWMACC_VF16_M2_MASK
    0U,	// PseudoVFWMACC_VF16_M4
    0U,	// PseudoVFWMACC_VF16_M4_MASK
    0U,	// PseudoVFWMACC_VF16_MF2
    0U,	// PseudoVFWMACC_VF16_MF2_MASK
    0U,	// PseudoVFWMACC_VF16_MF4
    0U,	// PseudoVFWMACC_VF16_MF4_MASK
    0U,	// PseudoVFWMACC_VF16_MF8
    0U,	// PseudoVFWMACC_VF16_MF8_MASK
    0U,	// PseudoVFWMACC_VF32_M1
    0U,	// PseudoVFWMACC_VF32_M1_MASK
    0U,	// PseudoVFWMACC_VF32_M2
    0U,	// PseudoVFWMACC_VF32_M2_MASK
    0U,	// PseudoVFWMACC_VF32_M4
    0U,	// PseudoVFWMACC_VF32_M4_MASK
    0U,	// PseudoVFWMACC_VF32_MF2
    0U,	// PseudoVFWMACC_VF32_MF2_MASK
    0U,	// PseudoVFWMACC_VF32_MF4
    0U,	// PseudoVFWMACC_VF32_MF4_MASK
    0U,	// PseudoVFWMACC_VF32_MF8
    0U,	// PseudoVFWMACC_VF32_MF8_MASK
    0U,	// PseudoVFWMACC_VV_M1
    0U,	// PseudoVFWMACC_VV_M1_MASK
    0U,	// PseudoVFWMACC_VV_M2
    0U,	// PseudoVFWMACC_VV_M2_MASK
    0U,	// PseudoVFWMACC_VV_M4
    0U,	// PseudoVFWMACC_VV_M4_MASK
    0U,	// PseudoVFWMACC_VV_MF2
    0U,	// PseudoVFWMACC_VV_MF2_MASK
    0U,	// PseudoVFWMACC_VV_MF4
    0U,	// PseudoVFWMACC_VV_MF4_MASK
    0U,	// PseudoVFWMACC_VV_MF8
    0U,	// PseudoVFWMACC_VV_MF8_MASK
    0U,	// PseudoVFWMSAC_VF16_M1
    0U,	// PseudoVFWMSAC_VF16_M1_MASK
    0U,	// PseudoVFWMSAC_VF16_M2
    0U,	// PseudoVFWMSAC_VF16_M2_MASK
    0U,	// PseudoVFWMSAC_VF16_M4
    0U,	// PseudoVFWMSAC_VF16_M4_MASK
    0U,	// PseudoVFWMSAC_VF16_MF2
    0U,	// PseudoVFWMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWMSAC_VF16_MF4
    0U,	// PseudoVFWMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWMSAC_VF16_MF8
    0U,	// PseudoVFWMSAC_VF16_MF8_MASK
    0U,	// PseudoVFWMSAC_VF32_M1
    0U,	// PseudoVFWMSAC_VF32_M1_MASK
    0U,	// PseudoVFWMSAC_VF32_M2
    0U,	// PseudoVFWMSAC_VF32_M2_MASK
    0U,	// PseudoVFWMSAC_VF32_M4
    0U,	// PseudoVFWMSAC_VF32_M4_MASK
    0U,	// PseudoVFWMSAC_VF32_MF2
    0U,	// PseudoVFWMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWMSAC_VF32_MF4
    0U,	// PseudoVFWMSAC_VF32_MF4_MASK
    0U,	// PseudoVFWMSAC_VF32_MF8
    0U,	// PseudoVFWMSAC_VF32_MF8_MASK
    0U,	// PseudoVFWMSAC_VV_M1
    0U,	// PseudoVFWMSAC_VV_M1_MASK
    0U,	// PseudoVFWMSAC_VV_M2
    0U,	// PseudoVFWMSAC_VV_M2_MASK
    0U,	// PseudoVFWMSAC_VV_M4
    0U,	// PseudoVFWMSAC_VV_M4_MASK
    0U,	// PseudoVFWMSAC_VV_MF2
    0U,	// PseudoVFWMSAC_VV_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_MF4
    0U,	// PseudoVFWMSAC_VV_MF4_MASK
    0U,	// PseudoVFWMSAC_VV_MF8
    0U,	// PseudoVFWMSAC_VV_MF8_MASK
    0U,	// PseudoVFWMUL_VF16_M1
    0U,	// PseudoVFWMUL_VF16_M1_MASK
    0U,	// PseudoVFWMUL_VF16_M2
    0U,	// PseudoVFWMUL_VF16_M2_MASK
    0U,	// PseudoVFWMUL_VF16_M4
    0U,	// PseudoVFWMUL_VF16_M4_MASK
    0U,	// PseudoVFWMUL_VF16_MF2
    0U,	// PseudoVFWMUL_VF16_MF2_MASK
    0U,	// PseudoVFWMUL_VF16_MF4
    0U,	// PseudoVFWMUL_VF16_MF4_MASK
    0U,	// PseudoVFWMUL_VF16_MF8
    0U,	// PseudoVFWMUL_VF16_MF8_MASK
    0U,	// PseudoVFWMUL_VF32_M1
    0U,	// PseudoVFWMUL_VF32_M1_MASK
    0U,	// PseudoVFWMUL_VF32_M2
    0U,	// PseudoVFWMUL_VF32_M2_MASK
    0U,	// PseudoVFWMUL_VF32_M4
    0U,	// PseudoVFWMUL_VF32_M4_MASK
    0U,	// PseudoVFWMUL_VF32_MF2
    0U,	// PseudoVFWMUL_VF32_MF2_MASK
    0U,	// PseudoVFWMUL_VF32_MF4
    0U,	// PseudoVFWMUL_VF32_MF4_MASK
    0U,	// PseudoVFWMUL_VF32_MF8
    0U,	// PseudoVFWMUL_VF32_MF8_MASK
    0U,	// PseudoVFWMUL_VV_M1
    0U,	// PseudoVFWMUL_VV_M1_MASK
    0U,	// PseudoVFWMUL_VV_M2
    0U,	// PseudoVFWMUL_VV_M2_MASK
    0U,	// PseudoVFWMUL_VV_M4
    0U,	// PseudoVFWMUL_VV_M4_MASK
    0U,	// PseudoVFWMUL_VV_MF2
    0U,	// PseudoVFWMUL_VV_MF2_MASK
    0U,	// PseudoVFWMUL_VV_MF4
    0U,	// PseudoVFWMUL_VV_MF4_MASK
    0U,	// PseudoVFWMUL_VV_MF8
    0U,	// PseudoVFWMUL_VV_MF8_MASK
    0U,	// PseudoVFWNMACC_VF16_M1
    0U,	// PseudoVFWNMACC_VF16_M1_MASK
    0U,	// PseudoVFWNMACC_VF16_M2
    0U,	// PseudoVFWNMACC_VF16_M2_MASK
    0U,	// PseudoVFWNMACC_VF16_M4
    0U,	// PseudoVFWNMACC_VF16_M4_MASK
    0U,	// PseudoVFWNMACC_VF16_MF2
    0U,	// PseudoVFWNMACC_VF16_MF2_MASK
    0U,	// PseudoVFWNMACC_VF16_MF4
    0U,	// PseudoVFWNMACC_VF16_MF4_MASK
    0U,	// PseudoVFWNMACC_VF16_MF8
    0U,	// PseudoVFWNMACC_VF16_MF8_MASK
    0U,	// PseudoVFWNMACC_VF32_M1
    0U,	// PseudoVFWNMACC_VF32_M1_MASK
    0U,	// PseudoVFWNMACC_VF32_M2
    0U,	// PseudoVFWNMACC_VF32_M2_MASK
    0U,	// PseudoVFWNMACC_VF32_M4
    0U,	// PseudoVFWNMACC_VF32_M4_MASK
    0U,	// PseudoVFWNMACC_VF32_MF2
    0U,	// PseudoVFWNMACC_VF32_MF2_MASK
    0U,	// PseudoVFWNMACC_VF32_MF4
    0U,	// PseudoVFWNMACC_VF32_MF4_MASK
    0U,	// PseudoVFWNMACC_VF32_MF8
    0U,	// PseudoVFWNMACC_VF32_MF8_MASK
    0U,	// PseudoVFWNMACC_VV_M1
    0U,	// PseudoVFWNMACC_VV_M1_MASK
    0U,	// PseudoVFWNMACC_VV_M2
    0U,	// PseudoVFWNMACC_VV_M2_MASK
    0U,	// PseudoVFWNMACC_VV_M4
    0U,	// PseudoVFWNMACC_VV_M4_MASK
    0U,	// PseudoVFWNMACC_VV_MF2
    0U,	// PseudoVFWNMACC_VV_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_MF4
    0U,	// PseudoVFWNMACC_VV_MF4_MASK
    0U,	// PseudoVFWNMACC_VV_MF8
    0U,	// PseudoVFWNMACC_VV_MF8_MASK
    0U,	// PseudoVFWNMSAC_VF16_M1
    0U,	// PseudoVFWNMSAC_VF16_M1_MASK
    0U,	// PseudoVFWNMSAC_VF16_M2
    0U,	// PseudoVFWNMSAC_VF16_M2_MASK
    0U,	// PseudoVFWNMSAC_VF16_M4
    0U,	// PseudoVFWNMSAC_VF16_M4_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF2
    0U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF4
    0U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF8
    0U,	// PseudoVFWNMSAC_VF16_MF8_MASK
    0U,	// PseudoVFWNMSAC_VF32_M1
    0U,	// PseudoVFWNMSAC_VF32_M1_MASK
    0U,	// PseudoVFWNMSAC_VF32_M2
    0U,	// PseudoVFWNMSAC_VF32_M2_MASK
    0U,	// PseudoVFWNMSAC_VF32_M4
    0U,	// PseudoVFWNMSAC_VF32_M4_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF2
    0U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF4
    0U,	// PseudoVFWNMSAC_VF32_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF8
    0U,	// PseudoVFWNMSAC_VF32_MF8_MASK
    0U,	// PseudoVFWNMSAC_VV_M1
    0U,	// PseudoVFWNMSAC_VV_M1_MASK
    0U,	// PseudoVFWNMSAC_VV_M2
    0U,	// PseudoVFWNMSAC_VV_M2_MASK
    0U,	// PseudoVFWNMSAC_VV_M4
    0U,	// PseudoVFWNMSAC_VV_M4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2
    0U,	// PseudoVFWNMSAC_VV_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4
    0U,	// PseudoVFWNMSAC_VV_MF4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF8
    0U,	// PseudoVFWNMSAC_VV_MF8_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1
    0U,	// PseudoVFWREDOSUM_VS_M1_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2
    0U,	// PseudoVFWREDOSUM_VS_M2_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4
    0U,	// PseudoVFWREDOSUM_VS_M4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8
    0U,	// PseudoVFWREDOSUM_VS_M8_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2
    0U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4
    0U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF8
    0U,	// PseudoVFWREDOSUM_VS_MF8_MASK
    0U,	// PseudoVFWREDSUM_VS_M1
    0U,	// PseudoVFWREDSUM_VS_M1_MASK
    0U,	// PseudoVFWREDSUM_VS_M2
    0U,	// PseudoVFWREDSUM_VS_M2_MASK
    0U,	// PseudoVFWREDSUM_VS_M4
    0U,	// PseudoVFWREDSUM_VS_M4_MASK
    0U,	// PseudoVFWREDSUM_VS_M8
    0U,	// PseudoVFWREDSUM_VS_M8_MASK
    0U,	// PseudoVFWREDSUM_VS_MF2
    0U,	// PseudoVFWREDSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDSUM_VS_MF4
    0U,	// PseudoVFWREDSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDSUM_VS_MF8
    0U,	// PseudoVFWREDSUM_VS_MF8_MASK
    0U,	// PseudoVFWSUB_VF16_M1
    0U,	// PseudoVFWSUB_VF16_M1_MASK
    0U,	// PseudoVFWSUB_VF16_M2
    0U,	// PseudoVFWSUB_VF16_M2_MASK
    0U,	// PseudoVFWSUB_VF16_M4
    0U,	// PseudoVFWSUB_VF16_M4_MASK
    0U,	// PseudoVFWSUB_VF16_MF2
    0U,	// PseudoVFWSUB_VF16_MF2_MASK
    0U,	// PseudoVFWSUB_VF16_MF4
    0U,	// PseudoVFWSUB_VF16_MF4_MASK
    0U,	// PseudoVFWSUB_VF16_MF8
    0U,	// PseudoVFWSUB_VF16_MF8_MASK
    0U,	// PseudoVFWSUB_VF32_M1
    0U,	// PseudoVFWSUB_VF32_M1_MASK
    0U,	// PseudoVFWSUB_VF32_M2
    0U,	// PseudoVFWSUB_VF32_M2_MASK
    0U,	// PseudoVFWSUB_VF32_M4
    0U,	// PseudoVFWSUB_VF32_M4_MASK
    0U,	// PseudoVFWSUB_VF32_MF2
    0U,	// PseudoVFWSUB_VF32_MF2_MASK
    0U,	// PseudoVFWSUB_VF32_MF4
    0U,	// PseudoVFWSUB_VF32_MF4_MASK
    0U,	// PseudoVFWSUB_VF32_MF8
    0U,	// PseudoVFWSUB_VF32_MF8_MASK
    0U,	// PseudoVFWSUB_VV_M1
    0U,	// PseudoVFWSUB_VV_M1_MASK
    0U,	// PseudoVFWSUB_VV_M2
    0U,	// PseudoVFWSUB_VV_M2_MASK
    0U,	// PseudoVFWSUB_VV_M4
    0U,	// PseudoVFWSUB_VV_M4_MASK
    0U,	// PseudoVFWSUB_VV_MF2
    0U,	// PseudoVFWSUB_VV_MF2_MASK
    0U,	// PseudoVFWSUB_VV_MF4
    0U,	// PseudoVFWSUB_VV_MF4_MASK
    0U,	// PseudoVFWSUB_VV_MF8
    0U,	// PseudoVFWSUB_VV_MF8_MASK
    0U,	// PseudoVFWSUB_WF16_M1
    0U,	// PseudoVFWSUB_WF16_M1_MASK
    0U,	// PseudoVFWSUB_WF16_M2
    0U,	// PseudoVFWSUB_WF16_M2_MASK
    0U,	// PseudoVFWSUB_WF16_M4
    0U,	// PseudoVFWSUB_WF16_M4_MASK
    0U,	// PseudoVFWSUB_WF16_MF2
    0U,	// PseudoVFWSUB_WF16_MF2_MASK
    0U,	// PseudoVFWSUB_WF16_MF4
    0U,	// PseudoVFWSUB_WF16_MF4_MASK
    0U,	// PseudoVFWSUB_WF16_MF8
    0U,	// PseudoVFWSUB_WF16_MF8_MASK
    0U,	// PseudoVFWSUB_WF32_M1
    0U,	// PseudoVFWSUB_WF32_M1_MASK
    0U,	// PseudoVFWSUB_WF32_M2
    0U,	// PseudoVFWSUB_WF32_M2_MASK
    0U,	// PseudoVFWSUB_WF32_M4
    0U,	// PseudoVFWSUB_WF32_M4_MASK
    0U,	// PseudoVFWSUB_WF32_MF2
    0U,	// PseudoVFWSUB_WF32_MF2_MASK
    0U,	// PseudoVFWSUB_WF32_MF4
    0U,	// PseudoVFWSUB_WF32_MF4_MASK
    0U,	// PseudoVFWSUB_WF32_MF8
    0U,	// PseudoVFWSUB_WF32_MF8_MASK
    0U,	// PseudoVFWSUB_WV_M1
    0U,	// PseudoVFWSUB_WV_M1_MASK
    0U,	// PseudoVFWSUB_WV_M2
    0U,	// PseudoVFWSUB_WV_M2_MASK
    0U,	// PseudoVFWSUB_WV_M4
    0U,	// PseudoVFWSUB_WV_M4_MASK
    0U,	// PseudoVFWSUB_WV_MF2
    0U,	// PseudoVFWSUB_WV_MF2_MASK
    0U,	// PseudoVFWSUB_WV_MF4
    0U,	// PseudoVFWSUB_WV_MF4_MASK
    0U,	// PseudoVFWSUB_WV_MF8
    0U,	// PseudoVFWSUB_WV_MF8_MASK
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE1_V_B1
    0U,	// PseudoVLE1_V_B16
    0U,	// PseudoVLE1_V_B2
    0U,	// PseudoVLE1_V_B32
    0U,	// PseudoVLE1_V_B4
    0U,	// PseudoVLE1_V_B64
    0U,	// PseudoVLE1_V_B8
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_M8
    0U,	// PseudoVLOXEI16_V_M1_M8_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF4
    0U,	// PseudoVLOXEI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF8
    0U,	// PseudoVLOXEI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF2
    0U,	// PseudoVLOXEI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF4
    0U,	// PseudoVLOXEI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M2_MF8
    0U,	// PseudoVLOXEI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M1
    0U,	// PseudoVLOXEI16_V_M4_M1_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF2
    0U,	// PseudoVLOXEI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF4
    0U,	// PseudoVLOXEI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M4_MF8
    0U,	// PseudoVLOXEI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M1
    0U,	// PseudoVLOXEI16_V_M8_M1_MASK
    0U,	// PseudoVLOXEI16_V_M8_M2
    0U,	// PseudoVLOXEI16_V_M8_M2_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF2
    0U,	// PseudoVLOXEI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF4
    0U,	// PseudoVLOXEI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI16_V_M8_MF8
    0U,	// PseudoVLOXEI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M4
    0U,	// PseudoVLOXEI16_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M8
    0U,	// PseudoVLOXEI16_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF8
    0U,	// PseudoVLOXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M2
    0U,	// PseudoVLOXEI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M4
    0U,	// PseudoVLOXEI16_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M8
    0U,	// PseudoVLOXEI16_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_M4
    0U,	// PseudoVLOXEI32_V_M1_M4_MASK
    0U,	// PseudoVLOXEI32_V_M1_M8
    0U,	// PseudoVLOXEI32_V_M1_M8_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF8
    0U,	// PseudoVLOXEI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M8
    0U,	// PseudoVLOXEI32_V_M2_M8_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF4
    0U,	// PseudoVLOXEI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF8
    0U,	// PseudoVLOXEI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF2
    0U,	// PseudoVLOXEI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF4
    0U,	// PseudoVLOXEI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M4_MF8
    0U,	// PseudoVLOXEI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M1
    0U,	// PseudoVLOXEI32_V_M8_M1_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF2
    0U,	// PseudoVLOXEI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF4
    0U,	// PseudoVLOXEI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M8_MF8
    0U,	// PseudoVLOXEI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M2
    0U,	// PseudoVLOXEI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M4
    0U,	// PseudoVLOXEI32_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M8
    0U,	// PseudoVLOXEI32_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_M2
    0U,	// PseudoVLOXEI64_V_M1_M2_MASK
    0U,	// PseudoVLOXEI64_V_M1_M4
    0U,	// PseudoVLOXEI64_V_M1_M4_MASK
    0U,	// PseudoVLOXEI64_V_M1_M8
    0U,	// PseudoVLOXEI64_V_M1_M8_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_M4
    0U,	// PseudoVLOXEI64_V_M2_M4_MASK
    0U,	// PseudoVLOXEI64_V_M2_M8
    0U,	// PseudoVLOXEI64_V_M2_M8_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF8
    0U,	// PseudoVLOXEI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M8
    0U,	// PseudoVLOXEI64_V_M4_M8_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF4
    0U,	// PseudoVLOXEI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF8
    0U,	// PseudoVLOXEI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF2
    0U,	// PseudoVLOXEI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF4
    0U,	// PseudoVLOXEI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M8_MF8
    0U,	// PseudoVLOXEI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF2
    0U,	// PseudoVLOXEI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF4
    0U,	// PseudoVLOXEI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M1_MF8
    0U,	// PseudoVLOXEI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M1
    0U,	// PseudoVLOXEI8_V_M2_M1_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF2
    0U,	// PseudoVLOXEI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF4
    0U,	// PseudoVLOXEI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M2_MF8
    0U,	// PseudoVLOXEI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M1
    0U,	// PseudoVLOXEI8_V_M4_M1_MASK
    0U,	// PseudoVLOXEI8_V_M4_M2
    0U,	// PseudoVLOXEI8_V_M4_M2_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF2
    0U,	// PseudoVLOXEI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF4
    0U,	// PseudoVLOXEI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M4_MF8
    0U,	// PseudoVLOXEI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M1
    0U,	// PseudoVLOXEI8_V_M8_M1_MASK
    0U,	// PseudoVLOXEI8_V_M8_M2
    0U,	// PseudoVLOXEI8_V_M8_M2_MASK
    0U,	// PseudoVLOXEI8_V_M8_M4
    0U,	// PseudoVLOXEI8_V_M8_M4_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF2
    0U,	// PseudoVLOXEI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF4
    0U,	// PseudoVLOXEI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_M8_MF8
    0U,	// PseudoVLOXEI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M8
    0U,	// PseudoVLOXEI8_V_MF2_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF4
    0U,	// PseudoVLOXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF8
    0U,	// PseudoVLOXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M4
    0U,	// PseudoVLOXEI8_V_MF4_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M8
    0U,	// PseudoVLOXEI8_V_MF4_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF8
    0U,	// PseudoVLOXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M2
    0U,	// PseudoVLOXEI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M4
    0U,	// PseudoVLOXEI8_V_MF8_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M8
    0U,	// PseudoVLOXEI8_V_MF8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M1
    0U,	// PseudoVLOXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M1
    0U,	// PseudoVLOXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M2
    0U,	// PseudoVLOXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M4
    0U,	// PseudoVLOXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M1
    0U,	// PseudoVLOXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M2
    0U,	// PseudoVLOXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M4
    0U,	// PseudoVLOXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M4
    0U,	// PseudoVLOXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M1
    0U,	// PseudoVLOXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M1
    0U,	// PseudoVLOXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M2
    0U,	// PseudoVLOXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M1
    0U,	// PseudoVLOXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M2
    0U,	// PseudoVLOXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_M4
    0U,	// PseudoVLOXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M1
    0U,	// PseudoVLOXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_M1
    0U,	// PseudoVLOXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_M2
    0U,	// PseudoVLOXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M1
    0U,	// PseudoVLOXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M2
    0U,	// PseudoVLOXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M1
    0U,	// PseudoVLOXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_M1
    0U,	// PseudoVLOXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_M2
    0U,	// PseudoVLOXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_M1
    0U,	// PseudoVLOXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_M2
    0U,	// PseudoVLOXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M1
    0U,	// PseudoVLOXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_M1
    0U,	// PseudoVLOXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_M2
    0U,	// PseudoVLOXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M1
    0U,	// PseudoVLOXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M2
    0U,	// PseudoVLOXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M1
    0U,	// PseudoVLOXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_M1
    0U,	// PseudoVLOXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_M2
    0U,	// PseudoVLOXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_M1
    0U,	// PseudoVLOXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_M2
    0U,	// PseudoVLOXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_M1
    0U,	// PseudoVLOXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_M1
    0U,	// PseudoVLOXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_M1
    0U,	// PseudoVLOXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_M1
    0U,	// PseudoVLOXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_M1
    0U,	// PseudoVLOXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_M1
    0U,	// PseudoVLOXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_M1
    0U,	// PseudoVLOXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_M1
    0U,	// PseudoVLOXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_M1
    0U,	// PseudoVLOXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_M1
    0U,	// PseudoVLOXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_M1
    0U,	// PseudoVLOXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_M1
    0U,	// PseudoVLOXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_M1
    0U,	// PseudoVLOXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_M1
    0U,	// PseudoVLOXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_M1
    0U,	// PseudoVLOXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_M1
    0U,	// PseudoVLOXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_M1
    0U,	// PseudoVLOXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_M1
    0U,	// PseudoVLOXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_M1
    0U,	// PseudoVLOXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_M1
    0U,	// PseudoVLOXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_M1
    0U,	// PseudoVLOXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_M1
    0U,	// PseudoVLOXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_M1
    0U,	// PseudoVLOXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_M1
    0U,	// PseudoVLOXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_M8
    0U,	// PseudoVLUXEI16_V_M1_M8_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF4
    0U,	// PseudoVLUXEI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF8
    0U,	// PseudoVLUXEI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF2
    0U,	// PseudoVLUXEI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF4
    0U,	// PseudoVLUXEI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M2_MF8
    0U,	// PseudoVLUXEI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M1
    0U,	// PseudoVLUXEI16_V_M4_M1_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF2
    0U,	// PseudoVLUXEI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF4
    0U,	// PseudoVLUXEI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M4_MF8
    0U,	// PseudoVLUXEI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M1
    0U,	// PseudoVLUXEI16_V_M8_M1_MASK
    0U,	// PseudoVLUXEI16_V_M8_M2
    0U,	// PseudoVLUXEI16_V_M8_M2_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF2
    0U,	// PseudoVLUXEI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF4
    0U,	// PseudoVLUXEI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI16_V_M8_MF8
    0U,	// PseudoVLUXEI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M4
    0U,	// PseudoVLUXEI16_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M8
    0U,	// PseudoVLUXEI16_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF8
    0U,	// PseudoVLUXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M2
    0U,	// PseudoVLUXEI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M4
    0U,	// PseudoVLUXEI16_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M8
    0U,	// PseudoVLUXEI16_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_M4
    0U,	// PseudoVLUXEI32_V_M1_M4_MASK
    0U,	// PseudoVLUXEI32_V_M1_M8
    0U,	// PseudoVLUXEI32_V_M1_M8_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF8
    0U,	// PseudoVLUXEI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M8
    0U,	// PseudoVLUXEI32_V_M2_M8_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF4
    0U,	// PseudoVLUXEI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF8
    0U,	// PseudoVLUXEI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF2
    0U,	// PseudoVLUXEI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF4
    0U,	// PseudoVLUXEI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M4_MF8
    0U,	// PseudoVLUXEI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M1
    0U,	// PseudoVLUXEI32_V_M8_M1_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF2
    0U,	// PseudoVLUXEI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF4
    0U,	// PseudoVLUXEI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M8_MF8
    0U,	// PseudoVLUXEI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M2
    0U,	// PseudoVLUXEI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M4
    0U,	// PseudoVLUXEI32_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M8
    0U,	// PseudoVLUXEI32_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_M2
    0U,	// PseudoVLUXEI64_V_M1_M2_MASK
    0U,	// PseudoVLUXEI64_V_M1_M4
    0U,	// PseudoVLUXEI64_V_M1_M4_MASK
    0U,	// PseudoVLUXEI64_V_M1_M8
    0U,	// PseudoVLUXEI64_V_M1_M8_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_M4
    0U,	// PseudoVLUXEI64_V_M2_M4_MASK
    0U,	// PseudoVLUXEI64_V_M2_M8
    0U,	// PseudoVLUXEI64_V_M2_M8_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF8
    0U,	// PseudoVLUXEI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M8
    0U,	// PseudoVLUXEI64_V_M4_M8_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF4
    0U,	// PseudoVLUXEI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF8
    0U,	// PseudoVLUXEI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF2
    0U,	// PseudoVLUXEI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF4
    0U,	// PseudoVLUXEI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M8_MF8
    0U,	// PseudoVLUXEI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF2
    0U,	// PseudoVLUXEI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF4
    0U,	// PseudoVLUXEI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M1_MF8
    0U,	// PseudoVLUXEI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M1
    0U,	// PseudoVLUXEI8_V_M2_M1_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF2
    0U,	// PseudoVLUXEI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF4
    0U,	// PseudoVLUXEI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M2_MF8
    0U,	// PseudoVLUXEI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M1
    0U,	// PseudoVLUXEI8_V_M4_M1_MASK
    0U,	// PseudoVLUXEI8_V_M4_M2
    0U,	// PseudoVLUXEI8_V_M4_M2_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF2
    0U,	// PseudoVLUXEI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF4
    0U,	// PseudoVLUXEI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M4_MF8
    0U,	// PseudoVLUXEI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M1
    0U,	// PseudoVLUXEI8_V_M8_M1_MASK
    0U,	// PseudoVLUXEI8_V_M8_M2
    0U,	// PseudoVLUXEI8_V_M8_M2_MASK
    0U,	// PseudoVLUXEI8_V_M8_M4
    0U,	// PseudoVLUXEI8_V_M8_M4_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF2
    0U,	// PseudoVLUXEI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF4
    0U,	// PseudoVLUXEI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_M8_MF8
    0U,	// PseudoVLUXEI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M8
    0U,	// PseudoVLUXEI8_V_MF2_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF4
    0U,	// PseudoVLUXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF8
    0U,	// PseudoVLUXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M4
    0U,	// PseudoVLUXEI8_V_MF4_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M8
    0U,	// PseudoVLUXEI8_V_MF4_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF8
    0U,	// PseudoVLUXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M2
    0U,	// PseudoVLUXEI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M4
    0U,	// PseudoVLUXEI8_V_MF8_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M8
    0U,	// PseudoVLUXEI8_V_MF8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M1
    0U,	// PseudoVLUXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M1
    0U,	// PseudoVLUXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M2
    0U,	// PseudoVLUXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M4
    0U,	// PseudoVLUXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M1
    0U,	// PseudoVLUXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M2
    0U,	// PseudoVLUXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M4
    0U,	// PseudoVLUXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M4
    0U,	// PseudoVLUXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M1
    0U,	// PseudoVLUXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M1
    0U,	// PseudoVLUXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M2
    0U,	// PseudoVLUXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M1
    0U,	// PseudoVLUXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M2
    0U,	// PseudoVLUXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_M4
    0U,	// PseudoVLUXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M1
    0U,	// PseudoVLUXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_M1
    0U,	// PseudoVLUXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_M2
    0U,	// PseudoVLUXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M1
    0U,	// PseudoVLUXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M2
    0U,	// PseudoVLUXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M1
    0U,	// PseudoVLUXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_M1
    0U,	// PseudoVLUXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_M2
    0U,	// PseudoVLUXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_M1
    0U,	// PseudoVLUXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_M2
    0U,	// PseudoVLUXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M1
    0U,	// PseudoVLUXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_M1
    0U,	// PseudoVLUXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_M2
    0U,	// PseudoVLUXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M1
    0U,	// PseudoVLUXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M2
    0U,	// PseudoVLUXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M1
    0U,	// PseudoVLUXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_M1
    0U,	// PseudoVLUXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_M2
    0U,	// PseudoVLUXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_M1
    0U,	// PseudoVLUXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_M2
    0U,	// PseudoVLUXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_M1
    0U,	// PseudoVLUXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_M1
    0U,	// PseudoVLUXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_M1
    0U,	// PseudoVLUXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_M1
    0U,	// PseudoVLUXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_M1
    0U,	// PseudoVLUXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_M1
    0U,	// PseudoVLUXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_M1
    0U,	// PseudoVLUXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_M1
    0U,	// PseudoVLUXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_M1
    0U,	// PseudoVLUXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_M1
    0U,	// PseudoVLUXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_M1
    0U,	// PseudoVLUXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_M1
    0U,	// PseudoVLUXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_M1
    0U,	// PseudoVLUXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_M1
    0U,	// PseudoVLUXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_M1
    0U,	// PseudoVLUXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_M1
    0U,	// PseudoVLUXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_M1
    0U,	// PseudoVLUXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_M1
    0U,	// PseudoVLUXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_M1
    0U,	// PseudoVLUXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_M1
    0U,	// PseudoVLUXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_M1
    0U,	// PseudoVLUXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_M1
    0U,	// PseudoVLUXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_M1
    0U,	// PseudoVLUXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_M1
    0U,	// PseudoVLUXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDNOT_MM_M1
    0U,	// PseudoVMANDNOT_MM_M2
    0U,	// PseudoVMANDNOT_MM_M4
    0U,	// PseudoVMANDNOT_MM_M8
    0U,	// PseudoVMANDNOT_MM_MF2
    0U,	// PseudoVMANDNOT_MM_MF4
    0U,	// PseudoVMANDNOT_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_VF16_M1
    0U,	// PseudoVMFEQ_VF16_M1_MASK
    0U,	// PseudoVMFEQ_VF16_M2
    0U,	// PseudoVMFEQ_VF16_M2_MASK
    0U,	// PseudoVMFEQ_VF16_M4
    0U,	// PseudoVMFEQ_VF16_M4_MASK
    0U,	// PseudoVMFEQ_VF16_M8
    0U,	// PseudoVMFEQ_VF16_M8_MASK
    0U,	// PseudoVMFEQ_VF16_MF2
    0U,	// PseudoVMFEQ_VF16_MF2_MASK
    0U,	// PseudoVMFEQ_VF16_MF4
    0U,	// PseudoVMFEQ_VF16_MF4_MASK
    0U,	// PseudoVMFEQ_VF16_MF8
    0U,	// PseudoVMFEQ_VF16_MF8_MASK
    0U,	// PseudoVMFEQ_VF32_M1
    0U,	// PseudoVMFEQ_VF32_M1_MASK
    0U,	// PseudoVMFEQ_VF32_M2
    0U,	// PseudoVMFEQ_VF32_M2_MASK
    0U,	// PseudoVMFEQ_VF32_M4
    0U,	// PseudoVMFEQ_VF32_M4_MASK
    0U,	// PseudoVMFEQ_VF32_M8
    0U,	// PseudoVMFEQ_VF32_M8_MASK
    0U,	// PseudoVMFEQ_VF32_MF2
    0U,	// PseudoVMFEQ_VF32_MF2_MASK
    0U,	// PseudoVMFEQ_VF32_MF4
    0U,	// PseudoVMFEQ_VF32_MF4_MASK
    0U,	// PseudoVMFEQ_VF32_MF8
    0U,	// PseudoVMFEQ_VF32_MF8_MASK
    0U,	// PseudoVMFEQ_VF64_M1
    0U,	// PseudoVMFEQ_VF64_M1_MASK
    0U,	// PseudoVMFEQ_VF64_M2
    0U,	// PseudoVMFEQ_VF64_M2_MASK
    0U,	// PseudoVMFEQ_VF64_M4
    0U,	// PseudoVMFEQ_VF64_M4_MASK
    0U,	// PseudoVMFEQ_VF64_M8
    0U,	// PseudoVMFEQ_VF64_M8_MASK
    0U,	// PseudoVMFEQ_VF64_MF2
    0U,	// PseudoVMFEQ_VF64_MF2_MASK
    0U,	// PseudoVMFEQ_VF64_MF4
    0U,	// PseudoVMFEQ_VF64_MF4_MASK
    0U,	// PseudoVMFEQ_VF64_MF8
    0U,	// PseudoVMFEQ_VF64_MF8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFEQ_VV_MF8
    0U,	// PseudoVMFEQ_VV_MF8_MASK
    0U,	// PseudoVMFGE_VF16_M1
    0U,	// PseudoVMFGE_VF16_M1_MASK
    0U,	// PseudoVMFGE_VF16_M2
    0U,	// PseudoVMFGE_VF16_M2_MASK
    0U,	// PseudoVMFGE_VF16_M4
    0U,	// PseudoVMFGE_VF16_M4_MASK
    0U,	// PseudoVMFGE_VF16_M8
    0U,	// PseudoVMFGE_VF16_M8_MASK
    0U,	// PseudoVMFGE_VF16_MF2
    0U,	// PseudoVMFGE_VF16_MF2_MASK
    0U,	// PseudoVMFGE_VF16_MF4
    0U,	// PseudoVMFGE_VF16_MF4_MASK
    0U,	// PseudoVMFGE_VF16_MF8
    0U,	// PseudoVMFGE_VF16_MF8_MASK
    0U,	// PseudoVMFGE_VF32_M1
    0U,	// PseudoVMFGE_VF32_M1_MASK
    0U,	// PseudoVMFGE_VF32_M2
    0U,	// PseudoVMFGE_VF32_M2_MASK
    0U,	// PseudoVMFGE_VF32_M4
    0U,	// PseudoVMFGE_VF32_M4_MASK
    0U,	// PseudoVMFGE_VF32_M8
    0U,	// PseudoVMFGE_VF32_M8_MASK
    0U,	// PseudoVMFGE_VF32_MF2
    0U,	// PseudoVMFGE_VF32_MF2_MASK
    0U,	// PseudoVMFGE_VF32_MF4
    0U,	// PseudoVMFGE_VF32_MF4_MASK
    0U,	// PseudoVMFGE_VF32_MF8
    0U,	// PseudoVMFGE_VF32_MF8_MASK
    0U,	// PseudoVMFGE_VF64_M1
    0U,	// PseudoVMFGE_VF64_M1_MASK
    0U,	// PseudoVMFGE_VF64_M2
    0U,	// PseudoVMFGE_VF64_M2_MASK
    0U,	// PseudoVMFGE_VF64_M4
    0U,	// PseudoVMFGE_VF64_M4_MASK
    0U,	// PseudoVMFGE_VF64_M8
    0U,	// PseudoVMFGE_VF64_M8_MASK
    0U,	// PseudoVMFGE_VF64_MF2
    0U,	// PseudoVMFGE_VF64_MF2_MASK
    0U,	// PseudoVMFGE_VF64_MF4
    0U,	// PseudoVMFGE_VF64_MF4_MASK
    0U,	// PseudoVMFGE_VF64_MF8
    0U,	// PseudoVMFGE_VF64_MF8_MASK
    0U,	// PseudoVMFGT_VF16_M1
    0U,	// PseudoVMFGT_VF16_M1_MASK
    0U,	// PseudoVMFGT_VF16_M2
    0U,	// PseudoVMFGT_VF16_M2_MASK
    0U,	// PseudoVMFGT_VF16_M4
    0U,	// PseudoVMFGT_VF16_M4_MASK
    0U,	// PseudoVMFGT_VF16_M8
    0U,	// PseudoVMFGT_VF16_M8_MASK
    0U,	// PseudoVMFGT_VF16_MF2
    0U,	// PseudoVMFGT_VF16_MF2_MASK
    0U,	// PseudoVMFGT_VF16_MF4
    0U,	// PseudoVMFGT_VF16_MF4_MASK
    0U,	// PseudoVMFGT_VF16_MF8
    0U,	// PseudoVMFGT_VF16_MF8_MASK
    0U,	// PseudoVMFGT_VF32_M1
    0U,	// PseudoVMFGT_VF32_M1_MASK
    0U,	// PseudoVMFGT_VF32_M2
    0U,	// PseudoVMFGT_VF32_M2_MASK
    0U,	// PseudoVMFGT_VF32_M4
    0U,	// PseudoVMFGT_VF32_M4_MASK
    0U,	// PseudoVMFGT_VF32_M8
    0U,	// PseudoVMFGT_VF32_M8_MASK
    0U,	// PseudoVMFGT_VF32_MF2
    0U,	// PseudoVMFGT_VF32_MF2_MASK
    0U,	// PseudoVMFGT_VF32_MF4
    0U,	// PseudoVMFGT_VF32_MF4_MASK
    0U,	// PseudoVMFGT_VF32_MF8
    0U,	// PseudoVMFGT_VF32_MF8_MASK
    0U,	// PseudoVMFGT_VF64_M1
    0U,	// PseudoVMFGT_VF64_M1_MASK
    0U,	// PseudoVMFGT_VF64_M2
    0U,	// PseudoVMFGT_VF64_M2_MASK
    0U,	// PseudoVMFGT_VF64_M4
    0U,	// PseudoVMFGT_VF64_M4_MASK
    0U,	// PseudoVMFGT_VF64_M8
    0U,	// PseudoVMFGT_VF64_M8_MASK
    0U,	// PseudoVMFGT_VF64_MF2
    0U,	// PseudoVMFGT_VF64_MF2_MASK
    0U,	// PseudoVMFGT_VF64_MF4
    0U,	// PseudoVMFGT_VF64_MF4_MASK
    0U,	// PseudoVMFGT_VF64_MF8
    0U,	// PseudoVMFGT_VF64_MF8_MASK
    0U,	// PseudoVMFLE_VF16_M1
    0U,	// PseudoVMFLE_VF16_M1_MASK
    0U,	// PseudoVMFLE_VF16_M2
    0U,	// PseudoVMFLE_VF16_M2_MASK
    0U,	// PseudoVMFLE_VF16_M4
    0U,	// PseudoVMFLE_VF16_M4_MASK
    0U,	// PseudoVMFLE_VF16_M8
    0U,	// PseudoVMFLE_VF16_M8_MASK
    0U,	// PseudoVMFLE_VF16_MF2
    0U,	// PseudoVMFLE_VF16_MF2_MASK
    0U,	// PseudoVMFLE_VF16_MF4
    0U,	// PseudoVMFLE_VF16_MF4_MASK
    0U,	// PseudoVMFLE_VF16_MF8
    0U,	// PseudoVMFLE_VF16_MF8_MASK
    0U,	// PseudoVMFLE_VF32_M1
    0U,	// PseudoVMFLE_VF32_M1_MASK
    0U,	// PseudoVMFLE_VF32_M2
    0U,	// PseudoVMFLE_VF32_M2_MASK
    0U,	// PseudoVMFLE_VF32_M4
    0U,	// PseudoVMFLE_VF32_M4_MASK
    0U,	// PseudoVMFLE_VF32_M8
    0U,	// PseudoVMFLE_VF32_M8_MASK
    0U,	// PseudoVMFLE_VF32_MF2
    0U,	// PseudoVMFLE_VF32_MF2_MASK
    0U,	// PseudoVMFLE_VF32_MF4
    0U,	// PseudoVMFLE_VF32_MF4_MASK
    0U,	// PseudoVMFLE_VF32_MF8
    0U,	// PseudoVMFLE_VF32_MF8_MASK
    0U,	// PseudoVMFLE_VF64_M1
    0U,	// PseudoVMFLE_VF64_M1_MASK
    0U,	// PseudoVMFLE_VF64_M2
    0U,	// PseudoVMFLE_VF64_M2_MASK
    0U,	// PseudoVMFLE_VF64_M4
    0U,	// PseudoVMFLE_VF64_M4_MASK
    0U,	// PseudoVMFLE_VF64_M8
    0U,	// PseudoVMFLE_VF64_M8_MASK
    0U,	// PseudoVMFLE_VF64_MF2
    0U,	// PseudoVMFLE_VF64_MF2_MASK
    0U,	// PseudoVMFLE_VF64_MF4
    0U,	// PseudoVMFLE_VF64_MF4_MASK
    0U,	// PseudoVMFLE_VF64_MF8
    0U,	// PseudoVMFLE_VF64_MF8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLE_VV_MF8
    0U,	// PseudoVMFLE_VV_MF8_MASK
    0U,	// PseudoVMFLT_VF16_M1
    0U,	// PseudoVMFLT_VF16_M1_MASK
    0U,	// PseudoVMFLT_VF16_M2
    0U,	// PseudoVMFLT_VF16_M2_MASK
    0U,	// PseudoVMFLT_VF16_M4
    0U,	// PseudoVMFLT_VF16_M4_MASK
    0U,	// PseudoVMFLT_VF16_M8
    0U,	// PseudoVMFLT_VF16_M8_MASK
    0U,	// PseudoVMFLT_VF16_MF2
    0U,	// PseudoVMFLT_VF16_MF2_MASK
    0U,	// PseudoVMFLT_VF16_MF4
    0U,	// PseudoVMFLT_VF16_MF4_MASK
    0U,	// PseudoVMFLT_VF16_MF8
    0U,	// PseudoVMFLT_VF16_MF8_MASK
    0U,	// PseudoVMFLT_VF32_M1
    0U,	// PseudoVMFLT_VF32_M1_MASK
    0U,	// PseudoVMFLT_VF32_M2
    0U,	// PseudoVMFLT_VF32_M2_MASK
    0U,	// PseudoVMFLT_VF32_M4
    0U,	// PseudoVMFLT_VF32_M4_MASK
    0U,	// PseudoVMFLT_VF32_M8
    0U,	// PseudoVMFLT_VF32_M8_MASK
    0U,	// PseudoVMFLT_VF32_MF2
    0U,	// PseudoVMFLT_VF32_MF2_MASK
    0U,	// PseudoVMFLT_VF32_MF4
    0U,	// PseudoVMFLT_VF32_MF4_MASK
    0U,	// PseudoVMFLT_VF32_MF8
    0U,	// PseudoVMFLT_VF32_MF8_MASK
    0U,	// PseudoVMFLT_VF64_M1
    0U,	// PseudoVMFLT_VF64_M1_MASK
    0U,	// PseudoVMFLT_VF64_M2
    0U,	// PseudoVMFLT_VF64_M2_MASK
    0U,	// PseudoVMFLT_VF64_M4
    0U,	// PseudoVMFLT_VF64_M4_MASK
    0U,	// PseudoVMFLT_VF64_M8
    0U,	// PseudoVMFLT_VF64_M8_MASK
    0U,	// PseudoVMFLT_VF64_MF2
    0U,	// PseudoVMFLT_VF64_MF2_MASK
    0U,	// PseudoVMFLT_VF64_MF4
    0U,	// PseudoVMFLT_VF64_MF4_MASK
    0U,	// PseudoVMFLT_VF64_MF8
    0U,	// PseudoVMFLT_VF64_MF8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFLT_VV_MF8
    0U,	// PseudoVMFLT_VV_MF8_MASK
    0U,	// PseudoVMFNE_VF16_M1
    0U,	// PseudoVMFNE_VF16_M1_MASK
    0U,	// PseudoVMFNE_VF16_M2
    0U,	// PseudoVMFNE_VF16_M2_MASK
    0U,	// PseudoVMFNE_VF16_M4
    0U,	// PseudoVMFNE_VF16_M4_MASK
    0U,	// PseudoVMFNE_VF16_M8
    0U,	// PseudoVMFNE_VF16_M8_MASK
    0U,	// PseudoVMFNE_VF16_MF2
    0U,	// PseudoVMFNE_VF16_MF2_MASK
    0U,	// PseudoVMFNE_VF16_MF4
    0U,	// PseudoVMFNE_VF16_MF4_MASK
    0U,	// PseudoVMFNE_VF16_MF8
    0U,	// PseudoVMFNE_VF16_MF8_MASK
    0U,	// PseudoVMFNE_VF32_M1
    0U,	// PseudoVMFNE_VF32_M1_MASK
    0U,	// PseudoVMFNE_VF32_M2
    0U,	// PseudoVMFNE_VF32_M2_MASK
    0U,	// PseudoVMFNE_VF32_M4
    0U,	// PseudoVMFNE_VF32_M4_MASK
    0U,	// PseudoVMFNE_VF32_M8
    0U,	// PseudoVMFNE_VF32_M8_MASK
    0U,	// PseudoVMFNE_VF32_MF2
    0U,	// PseudoVMFNE_VF32_MF2_MASK
    0U,	// PseudoVMFNE_VF32_MF4
    0U,	// PseudoVMFNE_VF32_MF4_MASK
    0U,	// PseudoVMFNE_VF32_MF8
    0U,	// PseudoVMFNE_VF32_MF8_MASK
    0U,	// PseudoVMFNE_VF64_M1
    0U,	// PseudoVMFNE_VF64_M1_MASK
    0U,	// PseudoVMFNE_VF64_M2
    0U,	// PseudoVMFNE_VF64_M2_MASK
    0U,	// PseudoVMFNE_VF64_M4
    0U,	// PseudoVMFNE_VF64_M4_MASK
    0U,	// PseudoVMFNE_VF64_M8
    0U,	// PseudoVMFNE_VF64_M8_MASK
    0U,	// PseudoVMFNE_VF64_MF2
    0U,	// PseudoVMFNE_VF64_MF2_MASK
    0U,	// PseudoVMFNE_VF64_MF4
    0U,	// PseudoVMFNE_VF64_MF4_MASK
    0U,	// PseudoVMFNE_VF64_MF8
    0U,	// PseudoVMFNE_VF64_MF8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMFNE_VV_MF8
    0U,	// PseudoVMFNE_VV_MF8_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORNOT_MM_M1
    0U,	// PseudoVMORNOT_MM_M2
    0U,	// PseudoVMORNOT_MM_M4
    0U,	// PseudoVMORNOT_MM_M8
    0U,	// PseudoVMORNOT_MM_MF2
    0U,	// PseudoVMORNOT_MM_MF4
    0U,	// PseudoVMORNOT_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    0U,	// PseudoVMSGEU_VI
    0U,	// PseudoVMSGEU_VX
    0U,	// PseudoVMSGEU_VX_M
    1U,	// PseudoVMSGEU_VX_M_T
    0U,	// PseudoVMSGE_VI
    0U,	// PseudoVMSGE_VX
    0U,	// PseudoVMSGE_VX_M
    1U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    0U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    0U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV1R_V
    0U,	// PseudoVMV2R_V
    0U,	// PseudoVMV4R_V
    0U,	// PseudoVMV8R_V
    0U,	// PseudoVMV_S_X_M1
    0U,	// PseudoVMV_S_X_M2
    0U,	// PseudoVMV_S_X_M4
    0U,	// PseudoVMV_S_X_M8
    0U,	// PseudoVMV_S_X_MF2
    0U,	// PseudoVMV_S_X_MF4
    0U,	// PseudoVMV_S_X_MF8
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S_M1
    0U,	// PseudoVMV_X_S_M2
    0U,	// PseudoVMV_X_S_M4
    0U,	// PseudoVMV_X_S_M8
    0U,	// PseudoVMV_X_S_MF2
    0U,	// PseudoVMV_X_S_MF4
    0U,	// PseudoVMV_X_S_MF8
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVPOPC_M_B1
    0U,	// PseudoVPOPC_M_B16
    0U,	// PseudoVPOPC_M_B16_MASK
    0U,	// PseudoVPOPC_M_B1_MASK
    0U,	// PseudoVPOPC_M_B2
    0U,	// PseudoVPOPC_M_B2_MASK
    0U,	// PseudoVPOPC_M_B32
    0U,	// PseudoVPOPC_M_B32_MASK
    0U,	// PseudoVPOPC_M_B4
    0U,	// PseudoVPOPC_M_B4_MASK
    0U,	// PseudoVPOPC_M_B64
    0U,	// PseudoVPOPC_M_B64_MASK
    0U,	// PseudoVPOPC_M_B8
    0U,	// PseudoVPOPC_M_B8_MASK
    0U,	// PseudoVREDAND_VS_M1
    0U,	// PseudoVREDAND_VS_M1_MASK
    0U,	// PseudoVREDAND_VS_M2
    0U,	// PseudoVREDAND_VS_M2_MASK
    0U,	// PseudoVREDAND_VS_M4
    0U,	// PseudoVREDAND_VS_M4_MASK
    0U,	// PseudoVREDAND_VS_M8
    0U,	// PseudoVREDAND_VS_M8_MASK
    0U,	// PseudoVREDAND_VS_MF2
    0U,	// PseudoVREDAND_VS_MF2_MASK
    0U,	// PseudoVREDAND_VS_MF4
    0U,	// PseudoVREDAND_VS_MF4_MASK
    0U,	// PseudoVREDAND_VS_MF8
    0U,	// PseudoVREDAND_VS_MF8_MASK
    0U,	// PseudoVREDMAXU_VS_M1
    0U,	// PseudoVREDMAXU_VS_M1_MASK
    0U,	// PseudoVREDMAXU_VS_M2
    0U,	// PseudoVREDMAXU_VS_M2_MASK
    0U,	// PseudoVREDMAXU_VS_M4
    0U,	// PseudoVREDMAXU_VS_M4_MASK
    0U,	// PseudoVREDMAXU_VS_M8
    0U,	// PseudoVREDMAXU_VS_M8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2
    0U,	// PseudoVREDMAXU_VS_MF2_MASK
    0U,	// PseudoVREDMAXU_VS_MF4
    0U,	// PseudoVREDMAXU_VS_MF4_MASK
    0U,	// PseudoVREDMAXU_VS_MF8
    0U,	// PseudoVREDMAXU_VS_MF8_MASK
    0U,	// PseudoVREDMAX_VS_M1
    0U,	// PseudoVREDMAX_VS_M1_MASK
    0U,	// PseudoVREDMAX_VS_M2
    0U,	// PseudoVREDMAX_VS_M2_MASK
    0U,	// PseudoVREDMAX_VS_M4
    0U,	// PseudoVREDMAX_VS_M4_MASK
    0U,	// PseudoVREDMAX_VS_M8
    0U,	// PseudoVREDMAX_VS_M8_MASK
    0U,	// PseudoVREDMAX_VS_MF2
    0U,	// PseudoVREDMAX_VS_MF2_MASK
    0U,	// PseudoVREDMAX_VS_MF4
    0U,	// PseudoVREDMAX_VS_MF4_MASK
    0U,	// PseudoVREDMAX_VS_MF8
    0U,	// PseudoVREDMAX_VS_MF8_MASK
    0U,	// PseudoVREDMINU_VS_M1
    0U,	// PseudoVREDMINU_VS_M1_MASK
    0U,	// PseudoVREDMINU_VS_M2
    0U,	// PseudoVREDMINU_VS_M2_MASK
    0U,	// PseudoVREDMINU_VS_M4
    0U,	// PseudoVREDMINU_VS_M4_MASK
    0U,	// PseudoVREDMINU_VS_M8
    0U,	// PseudoVREDMINU_VS_M8_MASK
    0U,	// PseudoVREDMINU_VS_MF2
    0U,	// PseudoVREDMINU_VS_MF2_MASK
    0U,	// PseudoVREDMINU_VS_MF4
    0U,	// PseudoVREDMINU_VS_MF4_MASK
    0U,	// PseudoVREDMINU_VS_MF8
    0U,	// PseudoVREDMINU_VS_MF8_MASK
    0U,	// PseudoVREDMIN_VS_M1
    0U,	// PseudoVREDMIN_VS_M1_MASK
    0U,	// PseudoVREDMIN_VS_M2
    0U,	// PseudoVREDMIN_VS_M2_MASK
    0U,	// PseudoVREDMIN_VS_M4
    0U,	// PseudoVREDMIN_VS_M4_MASK
    0U,	// PseudoVREDMIN_VS_M8
    0U,	// PseudoVREDMIN_VS_M8_MASK
    0U,	// PseudoVREDMIN_VS_MF2
    0U,	// PseudoVREDMIN_VS_MF2_MASK
    0U,	// PseudoVREDMIN_VS_MF4
    0U,	// PseudoVREDMIN_VS_MF4_MASK
    0U,	// PseudoVREDMIN_VS_MF8
    0U,	// PseudoVREDMIN_VS_MF8_MASK
    0U,	// PseudoVREDOR_VS_M1
    0U,	// PseudoVREDOR_VS_M1_MASK
    0U,	// PseudoVREDOR_VS_M2
    0U,	// PseudoVREDOR_VS_M2_MASK
    0U,	// PseudoVREDOR_VS_M4
    0U,	// PseudoVREDOR_VS_M4_MASK
    0U,	// PseudoVREDOR_VS_M8
    0U,	// PseudoVREDOR_VS_M8_MASK
    0U,	// PseudoVREDOR_VS_MF2
    0U,	// PseudoVREDOR_VS_MF2_MASK
    0U,	// PseudoVREDOR_VS_MF4
    0U,	// PseudoVREDOR_VS_MF4_MASK
    0U,	// PseudoVREDOR_VS_MF8
    0U,	// PseudoVREDOR_VS_MF8_MASK
    0U,	// PseudoVREDSUM_VS_M1
    0U,	// PseudoVREDSUM_VS_M1_MASK
    0U,	// PseudoVREDSUM_VS_M2
    0U,	// PseudoVREDSUM_VS_M2_MASK
    0U,	// PseudoVREDSUM_VS_M4
    0U,	// PseudoVREDSUM_VS_M4_MASK
    0U,	// PseudoVREDSUM_VS_M8
    0U,	// PseudoVREDSUM_VS_M8_MASK
    0U,	// PseudoVREDSUM_VS_MF2
    0U,	// PseudoVREDSUM_VS_MF2_MASK
    0U,	// PseudoVREDSUM_VS_MF4
    0U,	// PseudoVREDSUM_VS_MF4_MASK
    0U,	// PseudoVREDSUM_VS_MF8
    0U,	// PseudoVREDSUM_VS_MF8_MASK
    0U,	// PseudoVREDXOR_VS_M1
    0U,	// PseudoVREDXOR_VS_M1_MASK
    0U,	// PseudoVREDXOR_VS_M2
    0U,	// PseudoVREDXOR_VS_M2_MASK
    0U,	// PseudoVREDXOR_VS_M4
    0U,	// PseudoVREDXOR_VS_M4_MASK
    0U,	// PseudoVREDXOR_VS_M8
    0U,	// PseudoVREDXOR_VS_M8_MASK
    0U,	// PseudoVREDXOR_VS_MF2
    0U,	// PseudoVREDXOR_VS_MF2_MASK
    0U,	// PseudoVREDXOR_VS_MF4
    0U,	// PseudoVREDXOR_VS_MF4_MASK
    0U,	// PseudoVREDXOR_VS_MF8
    0U,	// PseudoVREDXOR_VS_MF8_MASK
    0U,	// PseudoVREMU_VV_M1
    0U,	// PseudoVREMU_VV_M1_MASK
    0U,	// PseudoVREMU_VV_M2
    0U,	// PseudoVREMU_VV_M2_MASK
    0U,	// PseudoVREMU_VV_M4
    0U,	// PseudoVREMU_VV_M4_MASK
    0U,	// PseudoVREMU_VV_M8
    0U,	// PseudoVREMU_VV_M8_MASK
    0U,	// PseudoVREMU_VV_MF2
    0U,	// PseudoVREMU_VV_MF2_MASK
    0U,	// PseudoVREMU_VV_MF4
    0U,	// PseudoVREMU_VV_MF4_MASK
    0U,	// PseudoVREMU_VV_MF8
    0U,	// PseudoVREMU_VV_MF8_MASK
    0U,	// PseudoVREMU_VX_M1
    0U,	// PseudoVREMU_VX_M1_MASK
    0U,	// PseudoVREMU_VX_M2
    0U,	// PseudoVREMU_VX_M2_MASK
    0U,	// PseudoVREMU_VX_M4
    0U,	// PseudoVREMU_VX_M4_MASK
    0U,	// PseudoVREMU_VX_M8
    0U,	// PseudoVREMU_VX_M8_MASK
    0U,	// PseudoVREMU_VX_MF2
    0U,	// PseudoVREMU_VX_MF2_MASK
    0U,	// PseudoVREMU_VX_MF4
    0U,	// PseudoVREMU_VX_MF4_MASK
    0U,	// PseudoVREMU_VX_MF8
    0U,	// PseudoVREMU_VX_MF8_MASK
    0U,	// PseudoVREM_VV_M1
    0U,	// PseudoVREM_VV_M1_MASK
    0U,	// PseudoVREM_VV_M2
    0U,	// PseudoVREM_VV_M2_MASK
    0U,	// PseudoVREM_VV_M4
    0U,	// PseudoVREM_VV_M4_MASK
    0U,	// PseudoVREM_VV_M8
    0U,	// PseudoVREM_VV_M8_MASK
    0U,	// PseudoVREM_VV_MF2
    0U,	// PseudoVREM_VV_MF2_MASK
    0U,	// PseudoVREM_VV_MF4
    0U,	// PseudoVREM_VV_MF4_MASK
    0U,	// PseudoVREM_VV_MF8
    0U,	// PseudoVREM_VV_MF8_MASK
    0U,	// PseudoVREM_VX_M1
    0U,	// PseudoVREM_VX_M1_MASK
    0U,	// PseudoVREM_VX_M2
    0U,	// PseudoVREM_VX_M2_MASK
    0U,	// PseudoVREM_VX_M4
    0U,	// PseudoVREM_VX_M4_MASK
    0U,	// PseudoVREM_VX_M8
    0U,	// PseudoVREM_VX_M8_MASK
    0U,	// PseudoVREM_VX_MF2
    0U,	// PseudoVREM_VX_MF2_MASK
    0U,	// PseudoVREM_VX_MF4
    0U,	// PseudoVREM_VX_MF4_MASK
    0U,	// PseudoVREM_VX_MF8
    0U,	// PseudoVREM_VX_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1
    0U,	// PseudoVRGATHER_VV_M1_MASK
    0U,	// PseudoVRGATHER_VV_M2
    0U,	// PseudoVRGATHER_VV_M2_MASK
    0U,	// PseudoVRGATHER_VV_M4
    0U,	// PseudoVRGATHER_VV_M4_MASK
    0U,	// PseudoVRGATHER_VV_M8
    0U,	// PseudoVRGATHER_VV_M8_MASK
    0U,	// PseudoVRGATHER_VV_MF2
    0U,	// PseudoVRGATHER_VV_MF2_MASK
    0U,	// PseudoVRGATHER_VV_MF4
    0U,	// PseudoVRGATHER_VV_MF4_MASK
    0U,	// PseudoVRGATHER_VV_MF8
    0U,	// PseudoVRGATHER_VV_MF8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE1_V_B1
    0U,	// PseudoVSE1_V_B16
    0U,	// PseudoVSE1_V_B2
    0U,	// PseudoVSE1_V_B32
    0U,	// PseudoVSE1_V_B4
    0U,	// PseudoVSE1_V_B64
    0U,	// PseudoVSE1_V_B8
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_M8
    0U,	// PseudoVSOXEI16_V_M1_M8_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF4
    0U,	// PseudoVSOXEI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF8
    0U,	// PseudoVSOXEI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF2
    0U,	// PseudoVSOXEI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF4
    0U,	// PseudoVSOXEI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M2_MF8
    0U,	// PseudoVSOXEI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M1
    0U,	// PseudoVSOXEI16_V_M4_M1_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF2
    0U,	// PseudoVSOXEI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF4
    0U,	// PseudoVSOXEI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M4_MF8
    0U,	// PseudoVSOXEI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M1
    0U,	// PseudoVSOXEI16_V_M8_M1_MASK
    0U,	// PseudoVSOXEI16_V_M8_M2
    0U,	// PseudoVSOXEI16_V_M8_M2_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF2
    0U,	// PseudoVSOXEI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF4
    0U,	// PseudoVSOXEI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI16_V_M8_MF8
    0U,	// PseudoVSOXEI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M4
    0U,	// PseudoVSOXEI16_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M8
    0U,	// PseudoVSOXEI16_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF8
    0U,	// PseudoVSOXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M2
    0U,	// PseudoVSOXEI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M4
    0U,	// PseudoVSOXEI16_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M8
    0U,	// PseudoVSOXEI16_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_M4
    0U,	// PseudoVSOXEI32_V_M1_M4_MASK
    0U,	// PseudoVSOXEI32_V_M1_M8
    0U,	// PseudoVSOXEI32_V_M1_M8_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF8
    0U,	// PseudoVSOXEI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M8
    0U,	// PseudoVSOXEI32_V_M2_M8_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF4
    0U,	// PseudoVSOXEI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF8
    0U,	// PseudoVSOXEI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF2
    0U,	// PseudoVSOXEI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF4
    0U,	// PseudoVSOXEI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M4_MF8
    0U,	// PseudoVSOXEI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M1
    0U,	// PseudoVSOXEI32_V_M8_M1_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF2
    0U,	// PseudoVSOXEI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF4
    0U,	// PseudoVSOXEI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M8_MF8
    0U,	// PseudoVSOXEI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M2
    0U,	// PseudoVSOXEI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M4
    0U,	// PseudoVSOXEI32_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M8
    0U,	// PseudoVSOXEI32_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_M2
    0U,	// PseudoVSOXEI64_V_M1_M2_MASK
    0U,	// PseudoVSOXEI64_V_M1_M4
    0U,	// PseudoVSOXEI64_V_M1_M4_MASK
    0U,	// PseudoVSOXEI64_V_M1_M8
    0U,	// PseudoVSOXEI64_V_M1_M8_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_M4
    0U,	// PseudoVSOXEI64_V_M2_M4_MASK
    0U,	// PseudoVSOXEI64_V_M2_M8
    0U,	// PseudoVSOXEI64_V_M2_M8_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF8
    0U,	// PseudoVSOXEI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M8
    0U,	// PseudoVSOXEI64_V_M4_M8_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF4
    0U,	// PseudoVSOXEI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF8
    0U,	// PseudoVSOXEI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF2
    0U,	// PseudoVSOXEI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF4
    0U,	// PseudoVSOXEI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M8_MF8
    0U,	// PseudoVSOXEI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF2
    0U,	// PseudoVSOXEI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF4
    0U,	// PseudoVSOXEI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M1_MF8
    0U,	// PseudoVSOXEI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M1
    0U,	// PseudoVSOXEI8_V_M2_M1_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF2
    0U,	// PseudoVSOXEI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF4
    0U,	// PseudoVSOXEI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M2_MF8
    0U,	// PseudoVSOXEI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M1
    0U,	// PseudoVSOXEI8_V_M4_M1_MASK
    0U,	// PseudoVSOXEI8_V_M4_M2
    0U,	// PseudoVSOXEI8_V_M4_M2_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF2
    0U,	// PseudoVSOXEI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF4
    0U,	// PseudoVSOXEI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M4_MF8
    0U,	// PseudoVSOXEI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M1
    0U,	// PseudoVSOXEI8_V_M8_M1_MASK
    0U,	// PseudoVSOXEI8_V_M8_M2
    0U,	// PseudoVSOXEI8_V_M8_M2_MASK
    0U,	// PseudoVSOXEI8_V_M8_M4
    0U,	// PseudoVSOXEI8_V_M8_M4_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF2
    0U,	// PseudoVSOXEI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF4
    0U,	// PseudoVSOXEI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_M8_MF8
    0U,	// PseudoVSOXEI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M8
    0U,	// PseudoVSOXEI8_V_MF2_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF4
    0U,	// PseudoVSOXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF8
    0U,	// PseudoVSOXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M4
    0U,	// PseudoVSOXEI8_V_MF4_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M8
    0U,	// PseudoVSOXEI8_V_MF4_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF8
    0U,	// PseudoVSOXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M2
    0U,	// PseudoVSOXEI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M4
    0U,	// PseudoVSOXEI8_V_MF8_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M8
    0U,	// PseudoVSOXEI8_V_MF8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M1
    0U,	// PseudoVSOXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M1
    0U,	// PseudoVSOXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M2
    0U,	// PseudoVSOXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M4
    0U,	// PseudoVSOXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M1
    0U,	// PseudoVSOXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M2
    0U,	// PseudoVSOXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M4
    0U,	// PseudoVSOXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M4
    0U,	// PseudoVSOXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M1
    0U,	// PseudoVSOXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M1
    0U,	// PseudoVSOXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M2
    0U,	// PseudoVSOXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M1
    0U,	// PseudoVSOXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M2
    0U,	// PseudoVSOXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_M4
    0U,	// PseudoVSOXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M1
    0U,	// PseudoVSOXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_M1
    0U,	// PseudoVSOXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_M2
    0U,	// PseudoVSOXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M1
    0U,	// PseudoVSOXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M2
    0U,	// PseudoVSOXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M1
    0U,	// PseudoVSOXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_M1
    0U,	// PseudoVSOXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_M2
    0U,	// PseudoVSOXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_M1
    0U,	// PseudoVSOXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_M2
    0U,	// PseudoVSOXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M1
    0U,	// PseudoVSOXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_M1
    0U,	// PseudoVSOXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_M2
    0U,	// PseudoVSOXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M1
    0U,	// PseudoVSOXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M2
    0U,	// PseudoVSOXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M1
    0U,	// PseudoVSOXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_M1
    0U,	// PseudoVSOXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_M2
    0U,	// PseudoVSOXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_M1
    0U,	// PseudoVSOXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_M2
    0U,	// PseudoVSOXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_M1
    0U,	// PseudoVSOXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_M1
    0U,	// PseudoVSOXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_M1
    0U,	// PseudoVSOXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_M1
    0U,	// PseudoVSOXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_M1
    0U,	// PseudoVSOXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_M1
    0U,	// PseudoVSOXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_M1
    0U,	// PseudoVSOXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_M1
    0U,	// PseudoVSOXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_M1
    0U,	// PseudoVSOXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_M1
    0U,	// PseudoVSOXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_M1
    0U,	// PseudoVSOXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_M1
    0U,	// PseudoVSOXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_M1
    0U,	// PseudoVSOXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_M1
    0U,	// PseudoVSOXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_M1
    0U,	// PseudoVSOXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_M1
    0U,	// PseudoVSOXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_M1
    0U,	// PseudoVSOXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_M1
    0U,	// PseudoVSOXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_M1
    0U,	// PseudoVSOXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_M1
    0U,	// PseudoVSOXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_M1
    0U,	// PseudoVSOXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_M1
    0U,	// PseudoVSOXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_M1
    0U,	// PseudoVSOXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_M1
    0U,	// PseudoVSOXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_M8
    0U,	// PseudoVSUXEI16_V_M1_M8_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF4
    0U,	// PseudoVSUXEI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF8
    0U,	// PseudoVSUXEI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF2
    0U,	// PseudoVSUXEI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF4
    0U,	// PseudoVSUXEI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M2_MF8
    0U,	// PseudoVSUXEI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M1
    0U,	// PseudoVSUXEI16_V_M4_M1_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF2
    0U,	// PseudoVSUXEI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF4
    0U,	// PseudoVSUXEI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M4_MF8
    0U,	// PseudoVSUXEI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M1
    0U,	// PseudoVSUXEI16_V_M8_M1_MASK
    0U,	// PseudoVSUXEI16_V_M8_M2
    0U,	// PseudoVSUXEI16_V_M8_M2_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF2
    0U,	// PseudoVSUXEI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF4
    0U,	// PseudoVSUXEI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI16_V_M8_MF8
    0U,	// PseudoVSUXEI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M4
    0U,	// PseudoVSUXEI16_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M8
    0U,	// PseudoVSUXEI16_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF8
    0U,	// PseudoVSUXEI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M2
    0U,	// PseudoVSUXEI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M4
    0U,	// PseudoVSUXEI16_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M8
    0U,	// PseudoVSUXEI16_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_M4
    0U,	// PseudoVSUXEI32_V_M1_M4_MASK
    0U,	// PseudoVSUXEI32_V_M1_M8
    0U,	// PseudoVSUXEI32_V_M1_M8_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF8
    0U,	// PseudoVSUXEI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M8
    0U,	// PseudoVSUXEI32_V_M2_M8_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF4
    0U,	// PseudoVSUXEI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF8
    0U,	// PseudoVSUXEI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF2
    0U,	// PseudoVSUXEI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF4
    0U,	// PseudoVSUXEI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M4_MF8
    0U,	// PseudoVSUXEI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M1
    0U,	// PseudoVSUXEI32_V_M8_M1_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF2
    0U,	// PseudoVSUXEI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF4
    0U,	// PseudoVSUXEI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M8_MF8
    0U,	// PseudoVSUXEI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M2
    0U,	// PseudoVSUXEI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M4
    0U,	// PseudoVSUXEI32_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M8
    0U,	// PseudoVSUXEI32_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_M2
    0U,	// PseudoVSUXEI64_V_M1_M2_MASK
    0U,	// PseudoVSUXEI64_V_M1_M4
    0U,	// PseudoVSUXEI64_V_M1_M4_MASK
    0U,	// PseudoVSUXEI64_V_M1_M8
    0U,	// PseudoVSUXEI64_V_M1_M8_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_M4
    0U,	// PseudoVSUXEI64_V_M2_M4_MASK
    0U,	// PseudoVSUXEI64_V_M2_M8
    0U,	// PseudoVSUXEI64_V_M2_M8_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF8
    0U,	// PseudoVSUXEI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M8
    0U,	// PseudoVSUXEI64_V_M4_M8_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF4
    0U,	// PseudoVSUXEI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF8
    0U,	// PseudoVSUXEI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF2
    0U,	// PseudoVSUXEI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF4
    0U,	// PseudoVSUXEI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M8_MF8
    0U,	// PseudoVSUXEI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF2
    0U,	// PseudoVSUXEI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF4
    0U,	// PseudoVSUXEI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M1_MF8
    0U,	// PseudoVSUXEI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M1
    0U,	// PseudoVSUXEI8_V_M2_M1_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF2
    0U,	// PseudoVSUXEI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF4
    0U,	// PseudoVSUXEI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M2_MF8
    0U,	// PseudoVSUXEI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M1
    0U,	// PseudoVSUXEI8_V_M4_M1_MASK
    0U,	// PseudoVSUXEI8_V_M4_M2
    0U,	// PseudoVSUXEI8_V_M4_M2_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF2
    0U,	// PseudoVSUXEI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF4
    0U,	// PseudoVSUXEI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M4_MF8
    0U,	// PseudoVSUXEI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M1
    0U,	// PseudoVSUXEI8_V_M8_M1_MASK
    0U,	// PseudoVSUXEI8_V_M8_M2
    0U,	// PseudoVSUXEI8_V_M8_M2_MASK
    0U,	// PseudoVSUXEI8_V_M8_M4
    0U,	// PseudoVSUXEI8_V_M8_M4_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF2
    0U,	// PseudoVSUXEI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF4
    0U,	// PseudoVSUXEI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_M8_MF8
    0U,	// PseudoVSUXEI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M8
    0U,	// PseudoVSUXEI8_V_MF2_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF4
    0U,	// PseudoVSUXEI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF8
    0U,	// PseudoVSUXEI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M4
    0U,	// PseudoVSUXEI8_V_MF4_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M8
    0U,	// PseudoVSUXEI8_V_MF4_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF8
    0U,	// PseudoVSUXEI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M2
    0U,	// PseudoVSUXEI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M4
    0U,	// PseudoVSUXEI8_V_MF8_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M8
    0U,	// PseudoVSUXEI8_V_MF8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M1
    0U,	// PseudoVSUXSEG2EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M1
    0U,	// PseudoVSUXSEG2EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M2
    0U,	// PseudoVSUXSEG2EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M4
    0U,	// PseudoVSUXSEG2EI32_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M1
    0U,	// PseudoVSUXSEG2EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M2
    0U,	// PseudoVSUXSEG2EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M4
    0U,	// PseudoVSUXSEG2EI64_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M4
    0U,	// PseudoVSUXSEG2EI64_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M1
    0U,	// PseudoVSUXSEG2EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M1
    0U,	// PseudoVSUXSEG2EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M2
    0U,	// PseudoVSUXSEG2EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M1
    0U,	// PseudoVSUXSEG2EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M2
    0U,	// PseudoVSUXSEG2EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_M4
    0U,	// PseudoVSUXSEG2EI8_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M1
    0U,	// PseudoVSUXSEG3EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_M1
    0U,	// PseudoVSUXSEG3EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_M2
    0U,	// PseudoVSUXSEG3EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M1
    0U,	// PseudoVSUXSEG3EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M2
    0U,	// PseudoVSUXSEG3EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M1
    0U,	// PseudoVSUXSEG3EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_M1
    0U,	// PseudoVSUXSEG3EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_M2
    0U,	// PseudoVSUXSEG3EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_M1
    0U,	// PseudoVSUXSEG3EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_M2
    0U,	// PseudoVSUXSEG3EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M1
    0U,	// PseudoVSUXSEG4EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_M1
    0U,	// PseudoVSUXSEG4EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_M2
    0U,	// PseudoVSUXSEG4EI16_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M1
    0U,	// PseudoVSUXSEG4EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M2
    0U,	// PseudoVSUXSEG4EI64_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M1
    0U,	// PseudoVSUXSEG4EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_M1
    0U,	// PseudoVSUXSEG4EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_M2
    0U,	// PseudoVSUXSEG4EI8_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_M1
    0U,	// PseudoVSUXSEG4EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_M2
    0U,	// PseudoVSUXSEG4EI8_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_M1
    0U,	// PseudoVSUXSEG5EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_M1
    0U,	// PseudoVSUXSEG5EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_M1
    0U,	// PseudoVSUXSEG5EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_M1
    0U,	// PseudoVSUXSEG5EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_M1
    0U,	// PseudoVSUXSEG5EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_M1
    0U,	// PseudoVSUXSEG5EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_M1
    0U,	// PseudoVSUXSEG6EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_M1
    0U,	// PseudoVSUXSEG6EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_M1
    0U,	// PseudoVSUXSEG6EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_M1
    0U,	// PseudoVSUXSEG6EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_M1
    0U,	// PseudoVSUXSEG6EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_M1
    0U,	// PseudoVSUXSEG6EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_M1
    0U,	// PseudoVSUXSEG7EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_M1
    0U,	// PseudoVSUXSEG7EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_M1
    0U,	// PseudoVSUXSEG7EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_M1
    0U,	// PseudoVSUXSEG7EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_M1
    0U,	// PseudoVSUXSEG7EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_M1
    0U,	// PseudoVSUXSEG7EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_M1
    0U,	// PseudoVSUXSEG8EI16_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_M1
    0U,	// PseudoVSUXSEG8EI16_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI16_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_M1
    0U,	// PseudoVSUXSEG8EI32_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI32_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_M1
    0U,	// PseudoVSUXSEG8EI8_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_M1
    0U,	// PseudoVSUXSEG8EI8_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_M1
    0U,	// PseudoVSUXSEG8EI8_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_M8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1
    0U,	// PseudoVWREDSUMU_VS_M1_MASK
    0U,	// PseudoVWREDSUMU_VS_M2
    0U,	// PseudoVWREDSUMU_VS_M2_MASK
    0U,	// PseudoVWREDSUMU_VS_M4
    0U,	// PseudoVWREDSUMU_VS_M4_MASK
    0U,	// PseudoVWREDSUMU_VS_M8
    0U,	// PseudoVWREDSUMU_VS_M8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2
    0U,	// PseudoVWREDSUMU_VS_MF2_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4
    0U,	// PseudoVWREDSUMU_VS_MF4_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8
    0U,	// PseudoVWREDSUMU_VS_MF8_MASK
    0U,	// PseudoVWREDSUM_VS_M1
    0U,	// PseudoVWREDSUM_VS_M1_MASK
    0U,	// PseudoVWREDSUM_VS_M2
    0U,	// PseudoVWREDSUM_VS_M2_MASK
    0U,	// PseudoVWREDSUM_VS_M4
    0U,	// PseudoVWREDSUM_VS_M4_MASK
    0U,	// PseudoVWREDSUM_VS_M8
    0U,	// PseudoVWREDSUM_VS_M8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2
    0U,	// PseudoVWREDSUM_VS_MF2_MASK
    0U,	// PseudoVWREDSUM_VS_MF4
    0U,	// PseudoVWREDSUM_VS_MF4_MASK
    0U,	// PseudoVWREDSUM_VS_MF8
    0U,	// PseudoVWREDSUM_VS_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCycleWide
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// SplitF64Pseudo
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDUW
    0U,	// ADDW
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQ_RL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQ_RL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQ_RL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQ_RL
    0U,	// AMOAND_W_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQ_RL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQ_RL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQ_RL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQ_RL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQ_RL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQ_RL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQ_RL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQ_RL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQ_RL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQ_RL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQ_RL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQ_RL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQ_RL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQ_RL
    0U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    0U,	// ANDN
    0U,	// AUIPC
    0U,	// BCLR
    0U,	// BCLRI
    0U,	// BCLRIW
    0U,	// BCLRW
    0U,	// BCOMPRESS
    0U,	// BCOMPRESSW
    0U,	// BDECOMPRESS
    0U,	// BDECOMPRESSW
    0U,	// BEQ
    0U,	// BEXT
    0U,	// BEXTI
    0U,	// BEXTW
    0U,	// BFP
    0U,	// BFPW
    0U,	// BGE
    0U,	// BGEU
    0U,	// BINV
    0U,	// BINVI
    0U,	// BINVIW
    0U,	// BINVW
    0U,	// BLT
    0U,	// BLTU
    0U,	// BMATFLIP
    0U,	// BMATOR
    0U,	// BMATXOR
    0U,	// BNE
    0U,	// BSET
    0U,	// BSETI
    0U,	// BSETIW
    0U,	// BSETW
    0U,	// CLMUL
    0U,	// CLMULH
    0U,	// CLMULR
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CMIX
    0U,	// CMOV
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CRC32B
    0U,	// CRC32CB
    0U,	// CRC32CD
    0U,	// CRC32CH
    0U,	// CRC32CW
    0U,	// CRC32D
    0U,	// CRC32H
    0U,	// CRC32W
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    0U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDI_HINT_IMM_ZERO
    0U,	// C_ADDI_HINT_X0
    0U,	// C_ADDI_NOP
    0U,	// C_ADDW
    0U,	// C_ADD_HINT
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LI
    0U,	// C_LI_HINT
    0U,	// C_LUI
    0U,	// C_LUI_HINT
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_MV
    0U,	// C_MV_HINT
    0U,	// C_NEG
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_NOT
    0U,	// C_OR
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SLLI
    0U,	// C_SLLI64_HINT
    0U,	// C_SLLI_HINT
    0U,	// C_SRAI
    0U,	// C_SRAI64_HINT
    0U,	// C_SRLI
    0U,	// C_SRLI64_HINT
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// C_ZEXTW
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    2U,	// FADD_D
    2U,	// FADD_H
    2U,	// FADD_S
    0U,	// FCLASS_D
    0U,	// FCLASS_H
    0U,	// FCLASS_S
    0U,	// FCVT_D_H
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_S
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_H_D
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_S
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_S
    0U,	// FCVT_L_D
    0U,	// FCVT_L_H
    0U,	// FCVT_L_S
    0U,	// FCVT_S_D
    0U,	// FCVT_S_H
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_S
    0U,	// FCVT_W_D
    0U,	// FCVT_W_H
    0U,	// FCVT_W_S
    2U,	// FDIV_D
    2U,	// FDIV_H
    2U,	// FDIV_S
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    0U,	// FEQ_D
    0U,	// FEQ_H
    0U,	// FEQ_S
    0U,	// FLD
    0U,	// FLE_D
    0U,	// FLE_H
    0U,	// FLE_S
    0U,	// FLH
    0U,	// FLT_D
    0U,	// FLT_H
    0U,	// FLT_S
    0U,	// FLW
    8U,	// FMADD_D
    8U,	// FMADD_H
    8U,	// FMADD_S
    0U,	// FMAX_D
    0U,	// FMAX_H
    0U,	// FMAX_S
    0U,	// FMIN_D
    0U,	// FMIN_H
    0U,	// FMIN_S
    8U,	// FMSUB_D
    8U,	// FMSUB_H
    8U,	// FMSUB_S
    2U,	// FMUL_D
    2U,	// FMUL_H
    2U,	// FMUL_S
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    8U,	// FNMADD_D
    8U,	// FNMADD_H
    8U,	// FNMADD_S
    8U,	// FNMSUB_D
    8U,	// FNMSUB_H
    8U,	// FNMSUB_S
    0U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_H
    0U,	// FSGNJN_S
    0U,	// FSGNJX_D
    0U,	// FSGNJX_H
    0U,	// FSGNJX_S
    0U,	// FSGNJ_D
    0U,	// FSGNJ_H
    0U,	// FSGNJ_S
    0U,	// FSH
    3U,	// FSL
    3U,	// FSLW
    0U,	// FSQRT_D
    0U,	// FSQRT_H
    0U,	// FSQRT_S
    3U,	// FSR
    0U,	// FSRI
    0U,	// FSRIW
    3U,	// FSRW
    2U,	// FSUB_D
    2U,	// FSUB_H
    2U,	// FSUB_S
    0U,	// FSW
    0U,	// GORC
    0U,	// GORCI
    0U,	// GORCIW
    0U,	// GORCW
    0U,	// GREV
    0U,	// GREVI
    0U,	// GREVIW
    0U,	// GREVW
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LD
    0U,	// LH
    0U,	// LHU
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// MAX
    0U,	// MAXU
    0U,	// MIN
    0U,	// MINU
    0U,	// MRET
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORCB
    0U,	// ORI
    0U,	// ORN
    0U,	// PACK
    0U,	// PACKH
    0U,	// PACKU
    0U,	// PACKUW
    0U,	// PACKW
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// ROL
    0U,	// ROLW
    0U,	// ROR
    0U,	// RORI
    0U,	// RORIW
    0U,	// RORW
    0U,	// SB
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQ_RL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQ_RL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SEXTB
    0U,	// SEXTH
    0U,	// SFENCE_VMA
    0U,	// SH
    0U,	// SH1ADD
    0U,	// SH1ADDUW
    0U,	// SH2ADD
    0U,	// SH2ADDUW
    0U,	// SH3ADD
    0U,	// SH3ADDUW
    0U,	// SHFL
    0U,	// SHFLI
    0U,	// SHFLW
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIUW
    0U,	// SLLIW
    0U,	// SLLW
    0U,	// SLO
    0U,	// SLOI
    0U,	// SLOIW
    0U,	// SLOW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRET
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SRO
    0U,	// SROI
    0U,	// SROIW
    0U,	// SROW
    0U,	// SUB
    0U,	// SUBW
    0U,	// SW
    0U,	// UNIMP
    0U,	// UNSHFL
    0U,	// UNSHFLI
    0U,	// UNSHFLW
    0U,	// URET
    0U,	// VAADDU_VV
    0U,	// VAADDU_VX
    0U,	// VAADD_VV
    0U,	// VAADD_VX
    0U,	// VADC_VIM
    0U,	// VADC_VVM
    0U,	// VADC_VXM
    0U,	// VADD_VI
    0U,	// VADD_VV
    0U,	// VADD_VX
    0U,	// VAMOADDEI16_UNWD
    4U,	// VAMOADDEI16_WD
    0U,	// VAMOADDEI32_UNWD
    4U,	// VAMOADDEI32_WD
    0U,	// VAMOADDEI64_UNWD
    4U,	// VAMOADDEI64_WD
    0U,	// VAMOADDEI8_UNWD
    4U,	// VAMOADDEI8_WD
    0U,	// VAMOANDEI16_UNWD
    4U,	// VAMOANDEI16_WD
    0U,	// VAMOANDEI32_UNWD
    4U,	// VAMOANDEI32_WD
    0U,	// VAMOANDEI64_UNWD
    4U,	// VAMOANDEI64_WD
    0U,	// VAMOANDEI8_UNWD
    4U,	// VAMOANDEI8_WD
    0U,	// VAMOMAXEI16_UNWD
    4U,	// VAMOMAXEI16_WD
    0U,	// VAMOMAXEI32_UNWD
    4U,	// VAMOMAXEI32_WD
    0U,	// VAMOMAXEI64_UNWD
    4U,	// VAMOMAXEI64_WD
    0U,	// VAMOMAXEI8_UNWD
    4U,	// VAMOMAXEI8_WD
    0U,	// VAMOMAXUEI16_UNWD
    4U,	// VAMOMAXUEI16_WD
    0U,	// VAMOMAXUEI32_UNWD
    4U,	// VAMOMAXUEI32_WD
    0U,	// VAMOMAXUEI64_UNWD
    4U,	// VAMOMAXUEI64_WD
    0U,	// VAMOMAXUEI8_UNWD
    4U,	// VAMOMAXUEI8_WD
    0U,	// VAMOMINEI16_UNWD
    4U,	// VAMOMINEI16_WD
    0U,	// VAMOMINEI32_UNWD
    4U,	// VAMOMINEI32_WD
    0U,	// VAMOMINEI64_UNWD
    4U,	// VAMOMINEI64_WD
    0U,	// VAMOMINEI8_UNWD
    4U,	// VAMOMINEI8_WD
    0U,	// VAMOMINUEI16_UNWD
    4U,	// VAMOMINUEI16_WD
    0U,	// VAMOMINUEI32_UNWD
    4U,	// VAMOMINUEI32_WD
    0U,	// VAMOMINUEI64_UNWD
    4U,	// VAMOMINUEI64_WD
    0U,	// VAMOMINUEI8_UNWD
    4U,	// VAMOMINUEI8_WD
    0U,	// VAMOOREI16_UNWD
    4U,	// VAMOOREI16_WD
    0U,	// VAMOOREI32_UNWD
    4U,	// VAMOOREI32_WD
    0U,	// VAMOOREI64_UNWD
    4U,	// VAMOOREI64_WD
    0U,	// VAMOOREI8_UNWD
    4U,	// VAMOOREI8_WD
    0U,	// VAMOSWAPEI16_UNWD
    4U,	// VAMOSWAPEI16_WD
    0U,	// VAMOSWAPEI32_UNWD
    4U,	// VAMOSWAPEI32_WD
    0U,	// VAMOSWAPEI64_UNWD
    4U,	// VAMOSWAPEI64_WD
    0U,	// VAMOSWAPEI8_UNWD
    4U,	// VAMOSWAPEI8_WD
    0U,	// VAMOXOREI16_UNWD
    4U,	// VAMOXOREI16_WD
    0U,	// VAMOXOREI32_UNWD
    4U,	// VAMOXOREI32_WD
    0U,	// VAMOXOREI64_UNWD
    4U,	// VAMOXOREI64_WD
    0U,	// VAMOXOREI8_UNWD
    4U,	// VAMOXOREI8_WD
    0U,	// VAND_VI
    0U,	// VAND_VV
    0U,	// VAND_VX
    0U,	// VASUBU_VV
    0U,	// VASUBU_VX
    0U,	// VASUB_VV
    0U,	// VASUB_VX
    0U,	// VCOMPRESS_VM
    0U,	// VDIVU_VV
    0U,	// VDIVU_VX
    0U,	// VDIV_VV
    0U,	// VDIV_VX
    0U,	// VFADD_VF
    0U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    0U,	// VFDIV_VF
    0U,	// VFDIV_VV
    0U,	// VFIRST_M
    0U,	// VFMACC_VF
    0U,	// VFMACC_VV
    0U,	// VFMADD_VF
    0U,	// VFMADD_VV
    0U,	// VFMAX_VF
    0U,	// VFMAX_VV
    0U,	// VFMERGE_VFM
    0U,	// VFMIN_VF
    0U,	// VFMIN_VV
    0U,	// VFMSAC_VF
    0U,	// VFMSAC_VV
    0U,	// VFMSUB_VF
    0U,	// VFMSUB_VV
    0U,	// VFMUL_VF
    0U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    0U,	// VFNMACC_VF
    0U,	// VFNMACC_VV
    0U,	// VFNMADD_VF
    0U,	// VFNMADD_VV
    0U,	// VFNMSAC_VF
    0U,	// VFNMSAC_VV
    0U,	// VFNMSUB_VF
    0U,	// VFNMSUB_VV
    0U,	// VFRDIV_VF
    0U,	// VFREC7_V
    0U,	// VFREDMAX_VS
    0U,	// VFREDMIN_VS
    0U,	// VFREDOSUM_VS
    0U,	// VFREDSUM_VS
    0U,	// VFRSQRT7_V
    0U,	// VFRSUB_VF
    0U,	// VFSGNJN_VF
    0U,	// VFSGNJN_VV
    0U,	// VFSGNJX_VF
    0U,	// VFSGNJX_VV
    0U,	// VFSGNJ_VF
    0U,	// VFSGNJ_VV
    0U,	// VFSLIDE1DOWN_VF
    0U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    0U,	// VFSUB_VF
    0U,	// VFSUB_VV
    0U,	// VFWADD_VF
    0U,	// VFWADD_VV
    0U,	// VFWADD_WF
    0U,	// VFWADD_WV
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    0U,	// VFWMACC_VF
    0U,	// VFWMACC_VV
    0U,	// VFWMSAC_VF
    0U,	// VFWMSAC_VV
    0U,	// VFWMUL_VF
    0U,	// VFWMUL_VV
    0U,	// VFWNMACC_VF
    0U,	// VFWNMACC_VV
    0U,	// VFWNMSAC_VF
    0U,	// VFWNMSAC_VV
    0U,	// VFWREDOSUM_VS
    0U,	// VFWREDSUM_VS
    0U,	// VFWSUB_VF
    0U,	// VFWSUB_VV
    0U,	// VFWSUB_WF
    0U,	// VFWSUB_WV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE1_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLOXEI16_V
    0U,	// VLOXEI32_V
    0U,	// VLOXEI64_V
    0U,	// VLOXEI8_V
    0U,	// VLOXSEG2EI16_V
    0U,	// VLOXSEG2EI32_V
    0U,	// VLOXSEG2EI64_V
    0U,	// VLOXSEG2EI8_V
    0U,	// VLOXSEG3EI16_V
    0U,	// VLOXSEG3EI32_V
    0U,	// VLOXSEG3EI64_V
    0U,	// VLOXSEG3EI8_V
    0U,	// VLOXSEG4EI16_V
    0U,	// VLOXSEG4EI32_V
    0U,	// VLOXSEG4EI64_V
    0U,	// VLOXSEG4EI8_V
    0U,	// VLOXSEG5EI16_V
    0U,	// VLOXSEG5EI32_V
    0U,	// VLOXSEG5EI64_V
    0U,	// VLOXSEG5EI8_V
    0U,	// VLOXSEG6EI16_V
    0U,	// VLOXSEG6EI32_V
    0U,	// VLOXSEG6EI64_V
    0U,	// VLOXSEG6EI8_V
    0U,	// VLOXSEG7EI16_V
    0U,	// VLOXSEG7EI32_V
    0U,	// VLOXSEG7EI64_V
    0U,	// VLOXSEG7EI8_V
    0U,	// VLOXSEG8EI16_V
    0U,	// VLOXSEG8EI32_V
    0U,	// VLOXSEG8EI64_V
    0U,	// VLOXSEG8EI8_V
    0U,	// VLSE16_V
    0U,	// VLSE32_V
    0U,	// VLSE64_V
    0U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    0U,	// VLSSEG2E16_V
    0U,	// VLSSEG2E32_V
    0U,	// VLSSEG2E64_V
    0U,	// VLSSEG2E8_V
    0U,	// VLSSEG3E16_V
    0U,	// VLSSEG3E32_V
    0U,	// VLSSEG3E64_V
    0U,	// VLSSEG3E8_V
    0U,	// VLSSEG4E16_V
    0U,	// VLSSEG4E32_V
    0U,	// VLSSEG4E64_V
    0U,	// VLSSEG4E8_V
    0U,	// VLSSEG5E16_V
    0U,	// VLSSEG5E32_V
    0U,	// VLSSEG5E64_V
    0U,	// VLSSEG5E8_V
    0U,	// VLSSEG6E16_V
    0U,	// VLSSEG6E32_V
    0U,	// VLSSEG6E64_V
    0U,	// VLSSEG6E8_V
    0U,	// VLSSEG7E16_V
    0U,	// VLSSEG7E32_V
    0U,	// VLSSEG7E64_V
    0U,	// VLSSEG7E8_V
    0U,	// VLSSEG8E16_V
    0U,	// VLSSEG8E32_V
    0U,	// VLSSEG8E64_V
    0U,	// VLSSEG8E8_V
    0U,	// VLUXEI16_V
    0U,	// VLUXEI32_V
    0U,	// VLUXEI64_V
    0U,	// VLUXEI8_V
    0U,	// VLUXSEG2EI16_V
    0U,	// VLUXSEG2EI32_V
    0U,	// VLUXSEG2EI64_V
    0U,	// VLUXSEG2EI8_V
    0U,	// VLUXSEG3EI16_V
    0U,	// VLUXSEG3EI32_V
    0U,	// VLUXSEG3EI64_V
    0U,	// VLUXSEG3EI8_V
    0U,	// VLUXSEG4EI16_V
    0U,	// VLUXSEG4EI32_V
    0U,	// VLUXSEG4EI64_V
    0U,	// VLUXSEG4EI8_V
    0U,	// VLUXSEG5EI16_V
    0U,	// VLUXSEG5EI32_V
    0U,	// VLUXSEG5EI64_V
    0U,	// VLUXSEG5EI8_V
    0U,	// VLUXSEG6EI16_V
    0U,	// VLUXSEG6EI32_V
    0U,	// VLUXSEG6EI64_V
    0U,	// VLUXSEG6EI8_V
    0U,	// VLUXSEG7EI16_V
    0U,	// VLUXSEG7EI32_V
    0U,	// VLUXSEG7EI64_V
    0U,	// VLUXSEG7EI8_V
    0U,	// VLUXSEG8EI16_V
    0U,	// VLUXSEG8EI32_V
    0U,	// VLUXSEG8EI64_V
    0U,	// VLUXSEG8EI8_V
    0U,	// VMACC_VV
    0U,	// VMACC_VX
    0U,	// VMADC_VI
    0U,	// VMADC_VIM
    0U,	// VMADC_VV
    0U,	// VMADC_VVM
    0U,	// VMADC_VX
    0U,	// VMADC_VXM
    0U,	// VMADD_VV
    0U,	// VMADD_VX
    0U,	// VMANDNOT_MM
    0U,	// VMAND_MM
    0U,	// VMAXU_VV
    0U,	// VMAXU_VX
    0U,	// VMAX_VV
    0U,	// VMAX_VX
    0U,	// VMERGE_VIM
    0U,	// VMERGE_VVM
    0U,	// VMERGE_VXM
    0U,	// VMFEQ_VF
    0U,	// VMFEQ_VV
    0U,	// VMFGE_VF
    0U,	// VMFGT_VF
    0U,	// VMFLE_VF
    0U,	// VMFLE_VV
    0U,	// VMFLT_VF
    0U,	// VMFLT_VV
    0U,	// VMFNE_VF
    0U,	// VMFNE_VV
    0U,	// VMINU_VV
    0U,	// VMINU_VX
    0U,	// VMIN_VV
    0U,	// VMIN_VX
    0U,	// VMNAND_MM
    0U,	// VMNOR_MM
    0U,	// VMORNOT_MM
    0U,	// VMOR_MM
    0U,	// VMSBC_VV
    0U,	// VMSBC_VVM
    0U,	// VMSBC_VX
    0U,	// VMSBC_VXM
    0U,	// VMSBF_M
    0U,	// VMSEQ_VI
    0U,	// VMSEQ_VV
    0U,	// VMSEQ_VX
    0U,	// VMSGTU_VI
    0U,	// VMSGTU_VX
    0U,	// VMSGT_VI
    0U,	// VMSGT_VX
    0U,	// VMSIF_M
    0U,	// VMSLEU_VI
    0U,	// VMSLEU_VV
    0U,	// VMSLEU_VX
    0U,	// VMSLE_VI
    0U,	// VMSLE_VV
    0U,	// VMSLE_VX
    0U,	// VMSLTU_VV
    0U,	// VMSLTU_VX
    0U,	// VMSLT_VV
    0U,	// VMSLT_VX
    0U,	// VMSNE_VI
    0U,	// VMSNE_VV
    0U,	// VMSNE_VX
    0U,	// VMSOF_M
    0U,	// VMULHSU_VV
    0U,	// VMULHSU_VX
    0U,	// VMULHU_VV
    0U,	// VMULHU_VX
    0U,	// VMULH_VV
    0U,	// VMULH_VX
    0U,	// VMUL_VV
    0U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    0U,	// VMXNOR_MM
    0U,	// VMXOR_MM
    0U,	// VNCLIPU_WI
    0U,	// VNCLIPU_WV
    0U,	// VNCLIPU_WX
    0U,	// VNCLIP_WI
    0U,	// VNCLIP_WV
    0U,	// VNCLIP_WX
    0U,	// VNMSAC_VV
    0U,	// VNMSAC_VX
    0U,	// VNMSUB_VV
    0U,	// VNMSUB_VX
    0U,	// VNSRA_WI
    0U,	// VNSRA_WV
    0U,	// VNSRA_WX
    0U,	// VNSRL_WI
    0U,	// VNSRL_WV
    0U,	// VNSRL_WX
    0U,	// VOR_VI
    0U,	// VOR_VV
    0U,	// VOR_VX
    0U,	// VPOPC_M
    0U,	// VREDAND_VS
    0U,	// VREDMAXU_VS
    0U,	// VREDMAX_VS
    0U,	// VREDMINU_VS
    0U,	// VREDMIN_VS
    0U,	// VREDOR_VS
    0U,	// VREDSUM_VS
    0U,	// VREDXOR_VS
    0U,	// VREMU_VV
    0U,	// VREMU_VX
    0U,	// VREM_VV
    0U,	// VREM_VX
    0U,	// VRGATHEREI16_VV
    0U,	// VRGATHER_VI
    0U,	// VRGATHER_VV
    0U,	// VRGATHER_VX
    0U,	// VRSUB_VI
    0U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    0U,	// VSADDU_VI
    0U,	// VSADDU_VV
    0U,	// VSADDU_VX
    0U,	// VSADD_VI
    0U,	// VSADD_VV
    0U,	// VSADD_VX
    0U,	// VSBC_VVM
    0U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE1_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    0U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    0U,	// VSLIDE1DOWN_VX
    0U,	// VSLIDE1UP_VX
    0U,	// VSLIDEDOWN_VI
    0U,	// VSLIDEDOWN_VX
    0U,	// VSLIDEUP_VI
    0U,	// VSLIDEUP_VX
    0U,	// VSLL_VI
    0U,	// VSLL_VV
    0U,	// VSLL_VX
    0U,	// VSMUL_VV
    0U,	// VSMUL_VX
    0U,	// VSOXEI16_V
    0U,	// VSOXEI32_V
    0U,	// VSOXEI64_V
    0U,	// VSOXEI8_V
    0U,	// VSOXSEG2EI16_V
    0U,	// VSOXSEG2EI32_V
    0U,	// VSOXSEG2EI64_V
    0U,	// VSOXSEG2EI8_V
    0U,	// VSOXSEG3EI16_V
    0U,	// VSOXSEG3EI32_V
    0U,	// VSOXSEG3EI64_V
    0U,	// VSOXSEG3EI8_V
    0U,	// VSOXSEG4EI16_V
    0U,	// VSOXSEG4EI32_V
    0U,	// VSOXSEG4EI64_V
    0U,	// VSOXSEG4EI8_V
    0U,	// VSOXSEG5EI16_V
    0U,	// VSOXSEG5EI32_V
    0U,	// VSOXSEG5EI64_V
    0U,	// VSOXSEG5EI8_V
    0U,	// VSOXSEG6EI16_V
    0U,	// VSOXSEG6EI32_V
    0U,	// VSOXSEG6EI64_V
    0U,	// VSOXSEG6EI8_V
    0U,	// VSOXSEG7EI16_V
    0U,	// VSOXSEG7EI32_V
    0U,	// VSOXSEG7EI64_V
    0U,	// VSOXSEG7EI8_V
    0U,	// VSOXSEG8EI16_V
    0U,	// VSOXSEG8EI32_V
    0U,	// VSOXSEG8EI64_V
    0U,	// VSOXSEG8EI8_V
    0U,	// VSRA_VI
    0U,	// VSRA_VV
    0U,	// VSRA_VX
    0U,	// VSRL_VI
    0U,	// VSRL_VV
    0U,	// VSRL_VX
    0U,	// VSSE16_V
    0U,	// VSSE32_V
    0U,	// VSSE64_V
    0U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    0U,	// VSSRA_VI
    0U,	// VSSRA_VV
    0U,	// VSSRA_VX
    0U,	// VSSRL_VI
    0U,	// VSSRL_VV
    0U,	// VSSRL_VX
    0U,	// VSSSEG2E16_V
    0U,	// VSSSEG2E32_V
    0U,	// VSSSEG2E64_V
    0U,	// VSSSEG2E8_V
    0U,	// VSSSEG3E16_V
    0U,	// VSSSEG3E32_V
    0U,	// VSSSEG3E64_V
    0U,	// VSSSEG3E8_V
    0U,	// VSSSEG4E16_V
    0U,	// VSSSEG4E32_V
    0U,	// VSSSEG4E64_V
    0U,	// VSSSEG4E8_V
    0U,	// VSSSEG5E16_V
    0U,	// VSSSEG5E32_V
    0U,	// VSSSEG5E64_V
    0U,	// VSSSEG5E8_V
    0U,	// VSSSEG6E16_V
    0U,	// VSSSEG6E32_V
    0U,	// VSSSEG6E64_V
    0U,	// VSSSEG6E8_V
    0U,	// VSSSEG7E16_V
    0U,	// VSSSEG7E32_V
    0U,	// VSSSEG7E64_V
    0U,	// VSSSEG7E8_V
    0U,	// VSSSEG8E16_V
    0U,	// VSSSEG8E32_V
    0U,	// VSSSEG8E64_V
    0U,	// VSSSEG8E8_V
    0U,	// VSSUBU_VV
    0U,	// VSSUBU_VX
    0U,	// VSSUB_VV
    0U,	// VSSUB_VX
    0U,	// VSUB_VV
    0U,	// VSUB_VX
    0U,	// VSUXEI16_V
    0U,	// VSUXEI32_V
    0U,	// VSUXEI64_V
    0U,	// VSUXEI8_V
    0U,	// VSUXSEG2EI16_V
    0U,	// VSUXSEG2EI32_V
    0U,	// VSUXSEG2EI64_V
    0U,	// VSUXSEG2EI8_V
    0U,	// VSUXSEG3EI16_V
    0U,	// VSUXSEG3EI32_V
    0U,	// VSUXSEG3EI64_V
    0U,	// VSUXSEG3EI8_V
    0U,	// VSUXSEG4EI16_V
    0U,	// VSUXSEG4EI32_V
    0U,	// VSUXSEG4EI64_V
    0U,	// VSUXSEG4EI8_V
    0U,	// VSUXSEG5EI16_V
    0U,	// VSUXSEG5EI32_V
    0U,	// VSUXSEG5EI64_V
    0U,	// VSUXSEG5EI8_V
    0U,	// VSUXSEG6EI16_V
    0U,	// VSUXSEG6EI32_V
    0U,	// VSUXSEG6EI64_V
    0U,	// VSUXSEG6EI8_V
    0U,	// VSUXSEG7EI16_V
    0U,	// VSUXSEG7EI32_V
    0U,	// VSUXSEG7EI64_V
    0U,	// VSUXSEG7EI8_V
    0U,	// VSUXSEG8EI16_V
    0U,	// VSUXSEG8EI32_V
    0U,	// VSUXSEG8EI64_V
    0U,	// VSUXSEG8EI8_V
    0U,	// VWADDU_VV
    0U,	// VWADDU_VX
    0U,	// VWADDU_WV
    0U,	// VWADDU_WX
    0U,	// VWADD_VV
    0U,	// VWADD_VX
    0U,	// VWADD_WV
    0U,	// VWADD_WX
    0U,	// VWMACCSU_VV
    0U,	// VWMACCSU_VX
    0U,	// VWMACCUS_VX
    0U,	// VWMACCU_VV
    0U,	// VWMACCU_VX
    0U,	// VWMACC_VV
    0U,	// VWMACC_VX
    0U,	// VWMULSU_VV
    0U,	// VWMULSU_VX
    0U,	// VWMULU_VV
    0U,	// VWMULU_VX
    0U,	// VWMUL_VV
    0U,	// VWMUL_VX
    0U,	// VWREDSUMU_VS
    0U,	// VWREDSUM_VS
    0U,	// VWSUBU_VV
    0U,	// VWSUBU_VX
    0U,	// VWSUBU_WV
    0U,	// VWSUBU_WX
    0U,	// VWSUB_VV
    0U,	// VWSUB_VX
    0U,	// VWSUB_WV
    0U,	// VWSUB_WX
    0U,	// VXOR_VI
    0U,	// VXOR_VV
    0U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    0U,	// WFI
    0U,	// XNOR
    0U,	// XOR
    0U,	// XORI
    0U,	// XPERMB
    0U,	// XPERMH
    0U,	// XPERMN
    0U,	// XPERMW
    0U,	// ZEXTH_RV32
    0U,	// ZEXTH_RV64
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  return {AsmStrs+(Bits & 16383)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 14) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_INSTR_REF, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoFLD, PseudoFLH, Pseud...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoJump, C_ADD, C_ADDI, C_ADDI16SP, C_ADDIW, C_ADDI_HINT_IMM_ZERO, ...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // C_J, C_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 4:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 17) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NEG, C_NOP_HINT, C_NOT, C_SLLI...
    return;
    break;
  case 2:
    // VAMOADDEI16_UNWD, VAMOADDEI32_UNWD, VAMOADDEI64_UNWD, VAMOADDEI8_UNWD,...
    O << "), ";
    printOperand(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    O << ", (";
    printOperand(MI, 1, STI, O);
    break;
  case 4:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 20) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 3:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 5:
    // LR_D, LR_D_AQ, LR_D_AQ_RL, LR_D_RL, LR_W, LR_W_AQ, LR_W_AQ_RL, LR_W_RL
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 6:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    O << "), ";
    printOperand(MI, 2, STI, O);
    break;
  case 7:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    O << ')';
    break;
  }


  // Fragment 3 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 23) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE, PseudoLB, P...
    return;
    break;
  case 2:
    // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LD, ...
    O << '(';
    printOperand(MI, 1, STI, O);
    O << ')';
    return;
    break;
  case 3:
    // VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT_RTZ_X_F_...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  case 4:
    // VLOXEI16_V, VLOXEI32_V, VLOXEI64_V, VLOXEI8_V, VLOXSEG2EI16_V, VLOXSEG...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 26) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 2:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, FSL, FSLW, FSR, FSRW, VAMOADD...
    printOperand(MI, 3, STI, O);
    break;
  case 3:
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    printAtomicMemOp(MI, 1, STI, O);
    return;
    break;
  case 4:
    // BEQ, BGE, BGEU, BLT, BLTU, BNE
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 5:
    // FCVT_D_L, FCVT_D_LU, FCVT_H_D, FCVT_H_L, FCVT_H_LU, FCVT_H_S, FCVT_H_W...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 6:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 29) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, CMIX, CMOV, FADD_D, FADD_H, FADD_S, FDIV_D, FDIV_H, FD...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, VAMOADDEI16_WD, VAMOADDEI32_W...
    printVMaskReg(MI, 4, STI, O);
    break;
  case 4:
    // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
    O << ", v0";
    return;
    break;
  }


  // Fragment 6 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 32) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, CMIX, CMOV, FMADD_D, FMADD_H, FMADD_S, FMSUB_D, FMSUB_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // FADD_D, FADD_H, FADD_S, FDIV_D, FDIV_H, FDIV_S, FMUL_D, FMUL_H, FMUL_S...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // FSL, FSLW, FSR, FSRW
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // VAMOADDEI16_WD, VAMOADDEI32_WD, VAMOADDEI64_WD, VAMOADDEI8_WD, VAMOAND...
    return;
    break;
  }


  // Fragment 7 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 35) & 1) {
    // FMADD_D, FMADD_H, FMADD_S, FMSUB_D, FMSUB_H, FMSUB_S, FNMADD_D, FNMADD...
    O << ", ";
    printFRMArg(MI, 4, STI, O);
    return;
  } else {
    // PseudoAddTPRel, CMIX, CMOV, FSRI, FSRIW
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(unsigned RegNo, unsigned AltIdx) {
  assert(RegNo && RegNo < 438 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\0"
  /* 5 */ "ft10\0"
  /* 10 */ "v10\0"
  /* 14 */ "v20\0"
  /* 18 */ "v30\0"
  /* 22 */ "fa0\0"
  /* 26 */ "fs0\0"
  /* 30 */ "ft0\0"
  /* 34 */ "v0\0"
  /* 37 */ "fs11\0"
  /* 42 */ "ft11\0"
  /* 47 */ "v11\0"
  /* 51 */ "v21\0"
  /* 55 */ "v31\0"
  /* 59 */ "fa1\0"
  /* 63 */ "fs1\0"
  /* 67 */ "ft1\0"
  /* 71 */ "v1\0"
  /* 74 */ "v12\0"
  /* 78 */ "v22\0"
  /* 82 */ "fa2\0"
  /* 86 */ "fs2\0"
  /* 90 */ "ft2\0"
  /* 94 */ "v2\0"
  /* 97 */ "v13\0"
  /* 101 */ "v23\0"
  /* 105 */ "fa3\0"
  /* 109 */ "fs3\0"
  /* 113 */ "ft3\0"
  /* 117 */ "v3\0"
  /* 120 */ "v14\0"
  /* 124 */ "v24\0"
  /* 128 */ "fa4\0"
  /* 132 */ "fs4\0"
  /* 136 */ "ft4\0"
  /* 140 */ "v4\0"
  /* 143 */ "v15\0"
  /* 147 */ "v25\0"
  /* 151 */ "fa5\0"
  /* 155 */ "fs5\0"
  /* 159 */ "ft5\0"
  /* 163 */ "v5\0"
  /* 166 */ "v16\0"
  /* 170 */ "v26\0"
  /* 174 */ "fa6\0"
  /* 178 */ "fs6\0"
  /* 182 */ "ft6\0"
  /* 186 */ "v6\0"
  /* 189 */ "v17\0"
  /* 193 */ "v27\0"
  /* 197 */ "fa7\0"
  /* 201 */ "fs7\0"
  /* 205 */ "ft7\0"
  /* 209 */ "v7\0"
  /* 212 */ "v18\0"
  /* 216 */ "v28\0"
  /* 220 */ "fs8\0"
  /* 224 */ "ft8\0"
  /* 228 */ "v8\0"
  /* 231 */ "v19\0"
  /* 235 */ "v29\0"
  /* 239 */ "fs9\0"
  /* 243 */ "ft9\0"
  /* 247 */ "v9\0"
  /* 250 */ "ra\0"
  /* 253 */ "vtype\0"
  /* 259 */ "vl\0"
  /* 262 */ "vxrm\0"
  /* 267 */ "zero\0"
  /* 272 */ "gp\0"
  /* 275 */ "sp\0"
  /* 278 */ "tp\0"
  /* 281 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetABIRegAltName[] = {
    259, 253, 262, 281, 34, 71, 94, 117, 140, 163, 186, 209, 228, 247, 
    10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 
    124, 147, 170, 193, 216, 235, 18, 55, 267, 250, 275, 272, 278, 31, 
    68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, 198, 87, 110, 
    133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, 183, 30, 67, 
    90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 
    174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 
    5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 
    82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 
    0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 
    26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 
    178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 34, 34, 34, 94, 
    140, 140, 186, 228, 228, 228, 10, 74, 74, 120, 166, 166, 166, 212, 
    14, 14, 78, 124, 124, 124, 170, 216, 216, 18, 34, 71, 94, 117, 
    140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 
    212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 34, 
    94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 216, 
    34, 140, 228, 74, 166, 14, 124, 34, 71, 94, 117, 140, 163, 186, 
    209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 
    51, 78, 101, 124, 147, 170, 193, 216, 235, 34, 94, 140, 186, 228, 
    10, 74, 120, 166, 212, 14, 78, 124, 170, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 34, 94, 140, 186, 
    228, 10, 74, 120, 166, 212, 14, 78, 124, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 193, 34, 71, 94, 117, 140, 
    163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 
    231, 14, 51, 78, 101, 124, 147, 170, 34, 71, 94, 117, 140, 163, 
    186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 
    14, 51, 78, 101, 124, 147, 34, 71, 94, 117, 140, 163, 186, 209, 
    228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 51, 
    78, 101, 124, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
  /* 25 */ "f10\0"
  /* 29 */ "v10\0"
  /* 33 */ "x10\0"
  /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
  /* 69 */ "f20\0"
  /* 73 */ "v20\0"
  /* 77 */ "x20\0"
  /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
  /* 113 */ "f30\0"
  /* 117 */ "v30\0"
  /* 121 */ "x30\0"
  /* 125 */ "f0\0"
  /* 128 */ "v0\0"
  /* 131 */ "x0\0"
  /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
  /* 160 */ "f11\0"
  /* 164 */ "v11\0"
  /* 168 */ "x11\0"
  /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
  /* 204 */ "f21\0"
  /* 208 */ "v21\0"
  /* 212 */ "x21\0"
  /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
  /* 248 */ "f31\0"
  /* 252 */ "v31\0"
  /* 256 */ "x31\0"
  /* 260 */ "V0_V1\0"
  /* 266 */ "f1\0"
  /* 269 */ "v1\0"
  /* 272 */ "x1\0"
  /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
  /* 302 */ "f12\0"
  /* 306 */ "v12\0"
  /* 310 */ "x12\0"
  /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
  /* 346 */ "f22\0"
  /* 350 */ "v22\0"
  /* 354 */ "x22\0"
  /* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
  /* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
  /* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
  /* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
  /* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
  /* 473 */ "V0M2_V2M2\0"
  /* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
  /* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
  /* 530 */ "V0M2_V2M2_V4M2\0"
  /* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
  /* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
  /* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
  /* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
  /* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
  /* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
  /* 681 */ "V0_V1_V2\0"
  /* 690 */ "f2\0"
  /* 693 */ "v2\0"
  /* 696 */ "x2\0"
  /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
  /* 727 */ "f13\0"
  /* 731 */ "v13\0"
  /* 735 */ "x13\0"
  /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
  /* 771 */ "f23\0"
  /* 775 */ "v23\0"
  /* 779 */ "x23\0"
  /* 783 */ "V0_V1_V2_V3\0"
  /* 795 */ "f3\0"
  /* 798 */ "v3\0"
  /* 801 */ "x3\0"
  /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
  /* 833 */ "f14\0"
  /* 837 */ "v14\0"
  /* 841 */ "x14\0"
  /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
  /* 877 */ "f24\0"
  /* 881 */ "v24\0"
  /* 885 */ "x24\0"
  /* 889 */ "V16M4_V20M4\0"
  /* 901 */ "V8M4_V12M4\0"
  /* 912 */ "V20M4_V24M4\0"
  /* 924 */ "V0M4_V4M4\0"
  /* 934 */ "V12M4_V16M4\0"
  /* 946 */ "V24M4_V28M4\0"
  /* 958 */ "V4M4_V8M4\0"
  /* 968 */ "V0_V1_V2_V3_V4\0"
  /* 983 */ "f4\0"
  /* 986 */ "v4\0"
  /* 989 */ "x4\0"
  /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
  /* 1022 */ "f15\0"
  /* 1026 */ "v15\0"
  /* 1030 */ "x15\0"
  /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
  /* 1066 */ "f25\0"
  /* 1070 */ "v25\0"
  /* 1074 */ "x25\0"
  /* 1078 */ "V0_V1_V2_V3_V4_V5\0"
  /* 1096 */ "f5\0"
  /* 1099 */ "v5\0"
  /* 1102 */ "x5\0"
  /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
  /* 1136 */ "f16\0"
  /* 1140 */ "v16\0"
  /* 1144 */ "x16\0"
  /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
  /* 1180 */ "f26\0"
  /* 1184 */ "v26\0"
  /* 1188 */ "x26\0"
  /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
  /* 1213 */ "f6\0"
  /* 1216 */ "v6\0"
  /* 1219 */ "x6\0"
  /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
  /* 1254 */ "f17\0"
  /* 1258 */ "v17\0"
  /* 1262 */ "x17\0"
  /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
  /* 1298 */ "f27\0"
  /* 1302 */ "v27\0"
  /* 1306 */ "x27\0"
  /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
  /* 1334 */ "f7\0"
  /* 1337 */ "v7\0"
  /* 1340 */ "x7\0"
  /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
  /* 1375 */ "f18\0"
  /* 1379 */ "v18\0"
  /* 1383 */ "x18\0"
  /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
  /* 1419 */ "f28\0"
  /* 1423 */ "v28\0"
  /* 1427 */ "x28\0"
  /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
  /* 1455 */ "f8\0"
  /* 1458 */ "v8\0"
  /* 1461 */ "x8\0"
  /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
  /* 1496 */ "f19\0"
  /* 1500 */ "v19\0"
  /* 1504 */ "x19\0"
  /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
  /* 1540 */ "f29\0"
  /* 1544 */ "v29\0"
  /* 1548 */ "x29\0"
  /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
  /* 1576 */ "f9\0"
  /* 1579 */ "v9\0"
  /* 1582 */ "x9\0"
  /* 1585 */ "vtype\0"
  /* 1591 */ "vl\0"
  /* 1594 */ "vxrm\0"
  /* 1599 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1591, 1585, 1594, 1599, 128, 269, 693, 798, 986, 1099, 1216, 1337, 1458, 1579, 
    29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, 208, 350, 775, 
    881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, 801, 989, 1102, 
    1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, 1262, 1383, 1504, 
    77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, 256, 125, 266, 
    690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 
    1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 
    113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 
    302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 
    1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 
    1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 
    346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 128, 128, 128, 693, 
    986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, 837, 1140, 1140, 1140, 1379, 
    73, 73, 350, 881, 881, 881, 1184, 1423, 1423, 117, 260, 684, 789, 977, 
    1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, 1014, 1128, 1246, 1367, 
    1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, 1532, 105, 240, 473, 
    535, 603, 671, 368, 437, 494, 557, 625, 391, 461, 518, 581, 649, 415, 
    924, 958, 901, 934, 889, 912, 946, 681, 786, 974, 1087, 1204, 1325, 1446, 
    1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, 1484, 57, 192, 334, 
    759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 530, 598, 666, 363, 432, 
    488, 551, 619, 385, 455, 512, 575, 643, 409, 783, 971, 1084, 1201, 1322, 
    1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, 1359, 1480, 53, 188, 
    330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, 593, 661, 358, 427, 
    483, 545, 613, 379, 449, 506, 569, 637, 403, 968, 1081, 1198, 1319, 1440, 
    1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, 1476, 49, 184, 326, 
    751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 1078, 1195, 1316, 1437, 1558, 
    6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, 45, 180, 322, 747, 
    853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1192, 1313, 1434, 1555, 3, 137, 
    278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, 318, 743, 849, 1038, 
    1152, 1270, 1391, 1512, 85, 220, 1310, 1431, 1552, 0, 134, 275, 699, 804, 
    992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, 1034, 1148, 1266, 1387, 
    1508, 81, 216, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADDI, 0, 2 },
    {RISCV::ADDIW, 2, 1 },
    {RISCV::ADDUW, 3, 1 },
    {RISCV::BEQ, 4, 1 },
    {RISCV::BGE, 5, 2 },
    {RISCV::BLT, 7, 2 },
    {RISCV::BNE, 9, 1 },
    {RISCV::CSRRC, 10, 1 },
    {RISCV::CSRRCI, 11, 1 },
    {RISCV::CSRRS, 12, 11 },
    {RISCV::CSRRSI, 23, 1 },
    {RISCV::CSRRW, 24, 7 },
    {RISCV::CSRRWI, 31, 5 },
    {RISCV::FADD_D, 36, 1 },
    {RISCV::FADD_H, 37, 1 },
    {RISCV::FADD_S, 38, 1 },
    {RISCV::FCVT_D_L, 39, 1 },
    {RISCV::FCVT_D_LU, 40, 1 },
    {RISCV::FCVT_H_D, 41, 1 },
    {RISCV::FCVT_H_L, 42, 1 },
    {RISCV::FCVT_H_LU, 43, 1 },
    {RISCV::FCVT_H_S, 44, 1 },
    {RISCV::FCVT_H_W, 45, 1 },
    {RISCV::FCVT_H_WU, 46, 1 },
    {RISCV::FCVT_LU_D, 47, 1 },
    {RISCV::FCVT_LU_H, 48, 1 },
    {RISCV::FCVT_LU_S, 49, 1 },
    {RISCV::FCVT_L_D, 50, 1 },
    {RISCV::FCVT_L_H, 51, 1 },
    {RISCV::FCVT_L_S, 52, 1 },
    {RISCV::FCVT_S_D, 53, 1 },
    {RISCV::FCVT_S_L, 54, 1 },
    {RISCV::FCVT_S_LU, 55, 1 },
    {RISCV::FCVT_S_W, 56, 1 },
    {RISCV::FCVT_S_WU, 57, 1 },
    {RISCV::FCVT_WU_D, 58, 1 },
    {RISCV::FCVT_WU_H, 59, 1 },
    {RISCV::FCVT_WU_S, 60, 1 },
    {RISCV::FCVT_W_D, 61, 1 },
    {RISCV::FCVT_W_H, 62, 1 },
    {RISCV::FCVT_W_S, 63, 1 },
    {RISCV::FDIV_D, 64, 1 },
    {RISCV::FDIV_H, 65, 1 },
    {RISCV::FDIV_S, 66, 1 },
    {RISCV::FENCE, 67, 1 },
    {RISCV::FMADD_D, 68, 1 },
    {RISCV::FMADD_H, 69, 1 },
    {RISCV::FMADD_S, 70, 1 },
    {RISCV::FMSUB_D, 71, 1 },
    {RISCV::FMSUB_H, 72, 1 },
    {RISCV::FMSUB_S, 73, 1 },
    {RISCV::FMUL_D, 74, 1 },
    {RISCV::FMUL_H, 75, 1 },
    {RISCV::FMUL_S, 76, 1 },
    {RISCV::FNMADD_D, 77, 1 },
    {RISCV::FNMADD_H, 78, 1 },
    {RISCV::FNMADD_S, 79, 1 },
    {RISCV::FNMSUB_D, 80, 1 },
    {RISCV::FNMSUB_H, 81, 1 },
    {RISCV::FNMSUB_S, 82, 1 },
    {RISCV::FSGNJN_D, 83, 1 },
    {RISCV::FSGNJN_H, 84, 1 },
    {RISCV::FSGNJN_S, 85, 1 },
    {RISCV::FSGNJX_D, 86, 1 },
    {RISCV::FSGNJX_H, 87, 1 },
    {RISCV::FSGNJX_S, 88, 1 },
    {RISCV::FSGNJ_D, 89, 1 },
    {RISCV::FSGNJ_H, 90, 1 },
    {RISCV::FSGNJ_S, 91, 1 },
    {RISCV::FSQRT_D, 92, 1 },
    {RISCV::FSQRT_H, 93, 1 },
    {RISCV::FSQRT_S, 94, 1 },
    {RISCV::FSUB_D, 95, 1 },
    {RISCV::FSUB_H, 96, 1 },
    {RISCV::FSUB_S, 97, 1 },
    {RISCV::GORCI, 98, 25 },
    {RISCV::GREVI, 123, 24 },
    {RISCV::JAL, 147, 2 },
    {RISCV::JALR, 149, 6 },
    {RISCV::SFENCE_VMA, 155, 2 },
    {RISCV::SHFLI, 157, 19 },
    {RISCV::SLT, 176, 2 },
    {RISCV::SLTIU, 178, 1 },
    {RISCV::SLTU, 179, 1 },
    {RISCV::SUB, 180, 1 },
    {RISCV::SUBW, 181, 1 },
    {RISCV::UNSHFLI, 182, 19 },
    {RISCV::VFSGNJN_VV, 201, 1 },
    {RISCV::VL1RE8_V, 202, 1 },
    {RISCV::VL2RE8_V, 203, 1 },
    {RISCV::VL4RE8_V, 204, 1 },
    {RISCV::VL8RE8_V, 205, 1 },
    {RISCV::VMAND_MM, 206, 1 },
    {RISCV::VMNAND_MM, 207, 1 },
    {RISCV::VMXNOR_MM, 208, 1 },
    {RISCV::VMXOR_MM, 209, 1 },
    {RISCV::VNSRL_WX, 210, 1 },
    {RISCV::VRSUB_VX, 211, 1 },
    {RISCV::VWADDU_VX, 212, 1 },
    {RISCV::VWADD_VX, 213, 1 },
    {RISCV::VXOR_VI, 214, 1 },
    {RISCV::XORI, 215, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADDI - 0
    {0, 0, 3, 3 },
    {4, 3, 3, 3 },
    // RISCV::ADDIW - 2
    {14, 6, 3, 4 },
    // RISCV::ADDUW - 3
    {28, 10, 3, 5 },
    // RISCV::BEQ - 4
    {42, 15, 3, 3 },
    // RISCV::BGE - 5
    {56, 18, 3, 3 },
    {70, 21, 3, 3 },
    // RISCV::BLT - 7
    {84, 24, 3, 3 },
    {98, 27, 3, 3 },
    // RISCV::BNE - 9
    {112, 30, 3, 3 },
    // RISCV::CSRRC - 10
    {126, 33, 3, 3 },
    // RISCV::CSRRCI - 11
    {140, 36, 3, 2 },
    // RISCV::CSRRS - 12
    {155, 38, 3, 4 },
    {164, 42, 3, 4 },
    {172, 46, 3, 4 },
    {183, 50, 3, 3 },
    {196, 53, 3, 3 },
    {207, 56, 3, 3 },
    {217, 59, 3, 4 },
    {231, 63, 3, 4 },
    {243, 67, 3, 4 },
    {254, 71, 3, 3 },
    {268, 74, 3, 3 },
    // RISCV::CSRRSI - 23
    {282, 77, 3, 2 },
    // RISCV::CSRRW - 24
    {297, 79, 3, 4 },
    {306, 83, 3, 4 },
    {314, 87, 3, 4 },
    {325, 91, 3, 3 },
    {339, 94, 3, 4 },
    {352, 98, 3, 4 },
    {364, 102, 3, 4 },
    // RISCV::CSRRWI - 31
    {379, 106, 3, 3 },
    {388, 109, 3, 3 },
    {400, 112, 3, 2 },
    {415, 114, 3, 3 },
    {428, 117, 3, 3 },
    // RISCV::FADD_D - 36
    {444, 120, 4, 5 },
    // RISCV::FADD_H - 37
    {462, 125, 4, 5 },
    // RISCV::FADD_S - 38
    {480, 130, 4, 5 },
    // RISCV::FCVT_D_L - 39
    {498, 135, 3, 5 },
    // RISCV::FCVT_D_LU - 40
    {514, 140, 3, 5 },
    // RISCV::FCVT_H_D - 41
    {531, 145, 3, 5 },
    // RISCV::FCVT_H_L - 42
    {547, 150, 3, 5 },
    // RISCV::FCVT_H_LU - 43
    {563, 155, 3, 5 },
    // RISCV::FCVT_H_S - 44
    {580, 160, 3, 4 },
    // RISCV::FCVT_H_W - 45
    {596, 164, 3, 4 },
    // RISCV::FCVT_H_WU - 46
    {612, 168, 3, 4 },
    // RISCV::FCVT_LU_D - 47
    {629, 172, 3, 5 },
    // RISCV::FCVT_LU_H - 48
    {646, 177, 3, 5 },
    // RISCV::FCVT_LU_S - 49
    {663, 182, 3, 5 },
    // RISCV::FCVT_L_D - 50
    {680, 187, 3, 5 },
    // RISCV::FCVT_L_H - 51
    {696, 192, 3, 5 },
    // RISCV::FCVT_L_S - 52
    {712, 197, 3, 5 },
    // RISCV::FCVT_S_D - 53
    {728, 202, 3, 4 },
    // RISCV::FCVT_S_L - 54
    {744, 206, 3, 5 },
    // RISCV::FCVT_S_LU - 55
    {760, 211, 3, 5 },
    // RISCV::FCVT_S_W - 56
    {777, 216, 3, 4 },
    // RISCV::FCVT_S_WU - 57
    {793, 220, 3, 4 },
    // RISCV::FCVT_WU_D - 58
    {810, 224, 3, 4 },
    // RISCV::FCVT_WU_H - 59
    {827, 228, 3, 4 },
    // RISCV::FCVT_WU_S - 60
    {844, 232, 3, 4 },
    // RISCV::FCVT_W_D - 61
    {861, 236, 3, 4 },
    // RISCV::FCVT_W_H - 62
    {877, 240, 3, 4 },
    // RISCV::FCVT_W_S - 63
    {893, 244, 3, 4 },
    // RISCV::FDIV_D - 64
    {909, 248, 4, 5 },
    // RISCV::FDIV_H - 65
    {927, 253, 4, 5 },
    // RISCV::FDIV_S - 66
    {945, 258, 4, 5 },
    // RISCV::FENCE - 67
    {963, 263, 2, 2 },
    // RISCV::FMADD_D - 68
    {969, 265, 5, 6 },
    // RISCV::FMADD_H - 69
    {992, 271, 5, 6 },
    // RISCV::FMADD_S - 70
    {1015, 277, 5, 6 },
    // RISCV::FMSUB_D - 71
    {1038, 283, 5, 6 },
    // RISCV::FMSUB_H - 72
    {1061, 289, 5, 6 },
    // RISCV::FMSUB_S - 73
    {1084, 295, 5, 6 },
    // RISCV::FMUL_D - 74
    {1107, 301, 4, 5 },
    // RISCV::FMUL_H - 75
    {1125, 306, 4, 5 },
    // RISCV::FMUL_S - 76
    {1143, 311, 4, 5 },
    // RISCV::FNMADD_D - 77
    {1161, 316, 5, 6 },
    // RISCV::FNMADD_H - 78
    {1185, 322, 5, 6 },
    // RISCV::FNMADD_S - 79
    {1209, 328, 5, 6 },
    // RISCV::FNMSUB_D - 80
    {1233, 334, 5, 6 },
    // RISCV::FNMSUB_H - 81
    {1257, 340, 5, 6 },
    // RISCV::FNMSUB_S - 82
    {1281, 346, 5, 6 },
    // RISCV::FSGNJN_D - 83
    {1305, 352, 3, 4 },
    // RISCV::FSGNJN_H - 84
    {1319, 356, 3, 4 },
    // RISCV::FSGNJN_S - 85
    {1333, 360, 3, 4 },
    // RISCV::FSGNJX_D - 86
    {1347, 364, 3, 4 },
    // RISCV::FSGNJX_H - 87
    {1361, 368, 3, 4 },
    // RISCV::FSGNJX_S - 88
    {1375, 372, 3, 4 },
    // RISCV::FSGNJ_D - 89
    {1389, 376, 3, 4 },
    // RISCV::FSGNJ_H - 90
    {1402, 380, 3, 4 },
    // RISCV::FSGNJ_S - 91
    {1415, 384, 3, 4 },
    // RISCV::FSQRT_D - 92
    {1428, 388, 3, 4 },
    // RISCV::FSQRT_H - 93
    {1443, 392, 3, 4 },
    // RISCV::FSQRT_S - 94
    {1458, 396, 3, 4 },
    // RISCV::FSUB_D - 95
    {1473, 400, 4, 5 },
    // RISCV::FSUB_H - 96
    {1491, 405, 4, 5 },
    // RISCV::FSUB_S - 97
    {1509, 410, 4, 5 },
    // RISCV::GORCI - 98
    {1527, 415, 3, 4 },
    {1540, 419, 3, 4 },
    {1554, 423, 3, 4 },
    {1567, 427, 3, 4 },
    {1581, 431, 3, 4 },
    {1595, 435, 3, 4 },
    {1609, 439, 3, 4 },
    {1623, 443, 3, 4 },
    {1637, 447, 3, 4 },
    {1650, 451, 3, 5 },
    {1663, 456, 3, 5 },
    {1675, 461, 3, 5 },
    {1687, 466, 3, 5 },
    {1699, 471, 3, 5 },
    {1710, 476, 3, 5 },
    {1725, 481, 3, 5 },
    {1739, 486, 3, 5 },
    {1753, 491, 3, 5 },
    {1767, 496, 3, 5 },
    {1780, 501, 3, 5 },
    {1650, 506, 3, 5 },
    {1663, 511, 3, 5 },
    {1675, 516, 3, 5 },
    {1687, 521, 3, 5 },
    {1699, 526, 3, 5 },
    // RISCV::GREVI - 123
    {1793, 531, 3, 4 },
    {1806, 535, 3, 4 },
    {1820, 539, 3, 4 },
    {1833, 543, 3, 4 },
    {1847, 547, 3, 4 },
    {1861, 551, 3, 4 },
    {1874, 555, 3, 4 },
    {1888, 559, 3, 4 },
    {1902, 563, 3, 4 },
    {1916, 567, 3, 4 },
    {1929, 571, 3, 5 },
    {1942, 576, 3, 5 },
    {1954, 581, 3, 5 },
    {1966, 586, 3, 5 },
    {1977, 591, 3, 5 },
    {1992, 596, 3, 5 },
    {2006, 601, 3, 5 },
    {2020, 606, 3, 5 },
    {2034, 611, 3, 5 },
    {2047, 616, 3, 5 },
    {1929, 621, 3, 5 },
    {1942, 626, 3, 5 },
    {1954, 631, 3, 5 },
    {1966, 636, 3, 5 },
    // RISCV::JAL - 147
    {2060, 641, 2, 2 },
    {2067, 643, 2, 2 },
    // RISCV::JALR - 149
    {2076, 645, 3, 3 },
    {2080, 648, 3, 3 },
    {2086, 651, 3, 3 },
    {2094, 654, 3, 3 },
    {2106, 657, 3, 3 },
    {2116, 660, 3, 3 },
    // RISCV::SFENCE_VMA - 155
    {2128, 663, 2, 2 },
    {2139, 665, 2, 2 },
    // RISCV::SHFLI - 157
    {2153, 667, 3, 4 },
    {2166, 671, 3, 4 },
    {2180, 675, 3, 4 },
    {2193, 679, 3, 4 },
    {2207, 683, 3, 4 },
    {2221, 687, 3, 4 },
    {2234, 691, 3, 5 },
    {2246, 696, 3, 5 },
    {2258, 701, 3, 5 },
    {2270, 706, 3, 5 },
    {2281, 711, 3, 5 },
    {2295, 716, 3, 5 },
    {2309, 721, 3, 5 },
    {2323, 726, 3, 5 },
    {2336, 731, 3, 5 },
    {2234, 736, 3, 5 },
    {2246, 741, 3, 5 },
    {2258, 746, 3, 5 },
    {2270, 751, 3, 5 },
    // RISCV::SLT - 176
    {2349, 756, 3, 3 },
    {2361, 759, 3, 3 },
    // RISCV::SLTIU - 178
    {2373, 762, 3, 3 },
    // RISCV::SLTU - 179
    {2385, 765, 3, 3 },
    // RISCV::SUB - 180
    {2397, 768, 3, 3 },
    // RISCV::SUBW - 181
    {2408, 771, 3, 4 },
    // RISCV::UNSHFLI - 182
    {2420, 775, 3, 4 },
    {2435, 779, 3, 4 },
    {2451, 783, 3, 4 },
    {2466, 787, 3, 4 },
    {2482, 791, 3, 4 },
    {2498, 795, 3, 4 },
    {2513, 799, 3, 5 },
    {2527, 804, 3, 5 },
    {2541, 809, 3, 5 },
    {2555, 814, 3, 5 },
    {2568, 819, 3, 5 },
    {2584, 824, 3, 5 },
    {2600, 829, 3, 5 },
    {2616, 834, 3, 5 },
    {2631, 839, 3, 5 },
    {2513, 844, 3, 5 },
    {2527, 849, 3, 5 },
    {2541, 854, 3, 5 },
    {2555, 859, 3, 5 },
    // RISCV::VFSGNJN_VV - 201
    {2646, 864, 4, 6 },
    // RISCV::VL1RE8_V - 202
    {2665, 870, 2, 3 },
    // RISCV::VL2RE8_V - 203
    {2681, 873, 2, 3 },
    // RISCV::VL4RE8_V - 204
    {2697, 876, 2, 3 },
    // RISCV::VL8RE8_V - 205
    {2713, 879, 2, 3 },
    // RISCV::VMAND_MM - 206
    {2729, 882, 3, 4 },
    // RISCV::VMNAND_MM - 207
    {2743, 886, 3, 4 },
    // RISCV::VMXNOR_MM - 208
    {2758, 890, 3, 4 },
    // RISCV::VMXOR_MM - 209
    {2769, 894, 3, 4 },
    // RISCV::VNSRL_WX - 210
    {2780, 898, 4, 5 },
    // RISCV::VRSUB_VX - 211
    {2803, 903, 4, 5 },
    // RISCV::VWADDU_VX - 212
    {2821, 908, 4, 5 },
    // RISCV::VWADD_VX - 213
    {2845, 913, 4, 5 },
    // RISCV::VXOR_VI - 214
    {2868, 918, 4, 5 },
    // RISCV::XORI - 215
    {2886, 923, 3, 3 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADDI X0, X0, 0) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 3
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 6
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADDUW GPR:$rd, GPR:$rs, X0) - 10
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 15
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 18
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 21
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 24
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 27
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 30
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 33
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 36
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 38
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 42
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 46
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 50
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 53
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 56
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 59
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 63
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 67
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 71
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 74
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 77
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 79
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 83
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 87
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 91
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 94
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 98
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 102
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 106
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 109
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 112
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 114
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 117
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 120
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 125
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 130
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 135
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 140
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_D FPR16:$rd, FPR64:$rs1, { 1, 1, 1 }) - 145
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_H_L FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 150
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_LU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 155
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_H_S FPR16:$rd, FPR32:$rs1, { 1, 1, 1 }) - 160
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_H_W FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 164
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_H_WU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 168
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 172
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 177
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 182
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 187
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 192
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 197
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 }) - 202
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 206
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 211
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 216
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 220
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 224
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_WU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 228
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 232
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 236
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FCVT_W_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 240
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 244
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 248
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FDIV_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 253
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 258
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FENCE 15, 15) - 263
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 265
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 271
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 277
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 283
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 289
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 295
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 301
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FMUL_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 306
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 311
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 316
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 322
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 328
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 334
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FNMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 340
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 346
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 352
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 356
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 360
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 364
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 368
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 372
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 376
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 380
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 384
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 }) - 388
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSQRT_H FPR16:$rd, FPR16:$rs1, { 1, 1, 1 }) - 392
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 }) - 396
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 400
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 405
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZfh},
    // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 410
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 415
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 419
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 423
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 427
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 431
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 435
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 439
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 443
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 447
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 451
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 456
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 461
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 466
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 471
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 476
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 481
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 486
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 491
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 496
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 501
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 506
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0, 0 }) - 511
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(56)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 516
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 521
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GORCI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 526
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 0, 1 }) - 531
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 0 }) - 535
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 0, 1, 1 }) - 539
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 0, 0 }) - 543
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 0 }) - 547
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 0, 1, 1, 1 }) - 551
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 555
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 559
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 563
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 567
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 571
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 576
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 581
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 586
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0, 0 }) - 591
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0, 0 }) - 596
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0, 0 }) - 601
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 0 }) - 606
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1, 1 }) - 611
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0, 0 }) - 616
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(32)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0, 0 }) - 621
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(48)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0, 0 }) - 626
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(60)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 0 }) - 631
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(62)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (GREVI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1, 1 }) - 636
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(63)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (JAL X0, simm21_lsb0_jal:$offset) - 641
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (JAL X1, simm21_lsb0_jal:$offset) - 643
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 2},
    // (JALR X0, X1, 0) - 645
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 648
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 651
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 654
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12:$offset) - 657
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (JALR X1, GPR:$rs, simm12:$offset) - 660
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 3},
    // (SFENCE_VMA X0, X0) - 663
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 665
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 667
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 671
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 675
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 679
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 683
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 687
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 691
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 696
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 701
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1 }) - 706
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 711
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 716
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 721
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 726
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 731
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 736
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 741
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 746
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 751
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SLT GPR:$rd, GPR:$rs, X0) - 756
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 759
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 762
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 765
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 768
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 771
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 0, 1 }) - 775
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 0 }) - 779
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 0, 1, 1 }) - 783
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0 }) - 787
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(4)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0 }) - 791
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(6)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1 }) - 795
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(7)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0 }) - 799
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0 }) - 804
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0 }) - 809
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1 }) - 814
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 0, 0, 0 }) - 819
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(8)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 0, 0 }) - 824
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(12)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 0 }) - 829
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(14)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 0, 1, 1, 1, 1 }) - 834
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 0, 0, 0, 0 }) - 839
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(16)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 0, 0, 0 }) - 844
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(24)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 0, 0 }) - 849
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(28)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 0 }) - 854
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(30)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (UNSHFLI GPR:$rd, GPR:$rs, { 1, 1, 1, 1, 1 }) - 859
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(31)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZbp},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 864
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (VL1RE8_V VR:$vd, GPR:$rs1) - 870
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL2RE8_V VR:$vd, GPR:$rs1) - 873
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL4RE8_V VR:$vd, GPR:$rs1) - 876
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VL8RE8_V VR:$vd, GPR:$rs1) - 879
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 882
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 886
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 890
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 894
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 898
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 903
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 908
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 913
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 918
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtV},
    // (XORI GPR:$rd, GPR:$rs, -1) - 923
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
  };

  static const char AsmStrings[] =
    /* 0 */ "nop\0"
    /* 4 */ "mv $\x01, $\x02\0"
    /* 14 */ "sext.w $\x01, $\x02\0"
    /* 28 */ "zext.w $\x01, $\x02\0"
    /* 42 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 56 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 70 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 84 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 98 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 112 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 126 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 140 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 155 */ "frcsr $\x01\0"
    /* 164 */ "frrm $\x01\0"
    /* 172 */ "frflags $\x01\0"
    /* 183 */ "rdinstret $\x01\0"
    /* 196 */ "rdcycle $\x01\0"
    /* 207 */ "rdtime $\x01\0"
    /* 217 */ "rdinstreth $\x01\0"
    /* 231 */ "rdcycleh $\x01\0"
    /* 243 */ "rdtimeh $\x01\0"
    /* 254 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 268 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 282 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 297 */ "fscsr $\x03\0"
    /* 306 */ "fsrm $\x03\0"
    /* 314 */ "fsflags $\x03\0"
    /* 325 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 339 */ "fscsr $\x01, $\x03\0"
    /* 352 */ "fsrm $\x01, $\x03\0"
    /* 364 */ "fsflags $\x01, $\x03\0"
    /* 379 */ "fsrmi $\x03\0"
    /* 388 */ "fsflagsi $\x03\0"
    /* 400 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 415 */ "fsrmi $\x01, $\x03\0"
    /* 428 */ "fsflagsi $\x01, $\x03\0"
    /* 444 */ "fadd.d $\x01, $\x02, $\x03\0"
    /* 462 */ "fadd.h $\x01, $\x02, $\x03\0"
    /* 480 */ "fadd.s $\x01, $\x02, $\x03\0"
    /* 498 */ "fcvt.d.l $\x01, $\x02\0"
    /* 514 */ "fcvt.d.lu $\x01, $\x02\0"
    /* 531 */ "fcvt.h.d $\x01, $\x02\0"
    /* 547 */ "fcvt.h.l $\x01, $\x02\0"
    /* 563 */ "fcvt.h.lu $\x01, $\x02\0"
    /* 580 */ "fcvt.h.s $\x01, $\x02\0"
    /* 596 */ "fcvt.h.w $\x01, $\x02\0"
    /* 612 */ "fcvt.h.wu $\x01, $\x02\0"
    /* 629 */ "fcvt.lu.d $\x01, $\x02\0"
    /* 646 */ "fcvt.lu.h $\x01, $\x02\0"
    /* 663 */ "fcvt.lu.s $\x01, $\x02\0"
    /* 680 */ "fcvt.l.d $\x01, $\x02\0"
    /* 696 */ "fcvt.l.h $\x01, $\x02\0"
    /* 712 */ "fcvt.l.s $\x01, $\x02\0"
    /* 728 */ "fcvt.s.d $\x01, $\x02\0"
    /* 744 */ "fcvt.s.l $\x01, $\x02\0"
    /* 760 */ "fcvt.s.lu $\x01, $\x02\0"
    /* 777 */ "fcvt.s.w $\x01, $\x02\0"
    /* 793 */ "fcvt.s.wu $\x01, $\x02\0"
    /* 810 */ "fcvt.wu.d $\x01, $\x02\0"
    /* 827 */ "fcvt.wu.h $\x01, $\x02\0"
    /* 844 */ "fcvt.wu.s $\x01, $\x02\0"
    /* 861 */ "fcvt.w.d $\x01, $\x02\0"
    /* 877 */ "fcvt.w.h $\x01, $\x02\0"
    /* 893 */ "fcvt.w.s $\x01, $\x02\0"
    /* 909 */ "fdiv.d $\x01, $\x02, $\x03\0"
    /* 927 */ "fdiv.h $\x01, $\x02, $\x03\0"
    /* 945 */ "fdiv.s $\x01, $\x02, $\x03\0"
    /* 963 */ "fence\0"
    /* 969 */ "fmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 992 */ "fmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1015 */ "fmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1038 */ "fmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1061 */ "fmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1084 */ "fmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1107 */ "fmul.d $\x01, $\x02, $\x03\0"
    /* 1125 */ "fmul.h $\x01, $\x02, $\x03\0"
    /* 1143 */ "fmul.s $\x01, $\x02, $\x03\0"
    /* 1161 */ "fnmadd.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1185 */ "fnmadd.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1209 */ "fnmadd.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1233 */ "fnmsub.d $\x01, $\x02, $\x03, $\x04\0"
    /* 1257 */ "fnmsub.h $\x01, $\x02, $\x03, $\x04\0"
    /* 1281 */ "fnmsub.s $\x01, $\x02, $\x03, $\x04\0"
    /* 1305 */ "fneg.d $\x01, $\x02\0"
    /* 1319 */ "fneg.h $\x01, $\x02\0"
    /* 1333 */ "fneg.s $\x01, $\x02\0"
    /* 1347 */ "fabs.d $\x01, $\x02\0"
    /* 1361 */ "fabs.h $\x01, $\x02\0"
    /* 1375 */ "fabs.s $\x01, $\x02\0"
    /* 1389 */ "fmv.d $\x01, $\x02\0"
    /* 1402 */ "fmv.h $\x01, $\x02\0"
    /* 1415 */ "fmv.s $\x01, $\x02\0"
    /* 1428 */ "fsqrt.d $\x01, $\x02\0"
    /* 1443 */ "fsqrt.h $\x01, $\x02\0"
    /* 1458 */ "fsqrt.s $\x01, $\x02\0"
    /* 1473 */ "fsub.d $\x01, $\x02, $\x03\0"
    /* 1491 */ "fsub.h $\x01, $\x02, $\x03\0"
    /* 1509 */ "fsub.s $\x01, $\x02, $\x03\0"
    /* 1527 */ "orc.p $\x01, $\x02\0"
    /* 1540 */ "orc2.n $\x01, $\x02\0"
    /* 1554 */ "orc.n $\x01, $\x02\0"
    /* 1567 */ "orc4.b $\x01, $\x02\0"
    /* 1581 */ "orc2.b $\x01, $\x02\0"
    /* 1595 */ "orc8.h $\x01, $\x02\0"
    /* 1609 */ "orc4.h $\x01, $\x02\0"
    /* 1623 */ "orc2.h $\x01, $\x02\0"
    /* 1637 */ "orc.h $\x01, $\x02\0"
    /* 1650 */ "orc16 $\x01, $\x02\0"
    /* 1663 */ "orc8 $\x01, $\x02\0"
    /* 1675 */ "orc4 $\x01, $\x02\0"
    /* 1687 */ "orc2 $\x01, $\x02\0"
    /* 1699 */ "orc $\x01, $\x02\0"
    /* 1710 */ "orc16.w $\x01, $\x02\0"
    /* 1725 */ "orc8.w $\x01, $\x02\0"
    /* 1739 */ "orc4.w $\x01, $\x02\0"
    /* 1753 */ "orc2.w $\x01, $\x02\0"
    /* 1767 */ "orc.w $\x01, $\x02\0"
    /* 1780 */ "orc32 $\x01, $\x02\0"
    /* 1793 */ "rev.p $\x01, $\x02\0"
    /* 1806 */ "rev2.n $\x01, $\x02\0"
    /* 1820 */ "rev.n $\x01, $\x02\0"
    /* 1833 */ "rev4.b $\x01, $\x02\0"
    /* 1847 */ "rev2.b $\x01, $\x02\0"
    /* 1861 */ "rev.b $\x01, $\x02\0"
    /* 1874 */ "rev8.h $\x01, $\x02\0"
    /* 1888 */ "rev4.h $\x01, $\x02\0"
    /* 1902 */ "rev2.h $\x01, $\x02\0"
    /* 1916 */ "rev.h $\x01, $\x02\0"
    /* 1929 */ "rev16 $\x01, $\x02\0"
    /* 1942 */ "rev4 $\x01, $\x02\0"
    /* 1954 */ "rev2 $\x01, $\x02\0"
    /* 1966 */ "rev $\x01, $\x02\0"
    /* 1977 */ "rev16.w $\x01, $\x02\0"
    /* 1992 */ "rev8.w $\x01, $\x02\0"
    /* 2006 */ "rev4.w $\x01, $\x02\0"
    /* 2020 */ "rev2.w $\x01, $\x02\0"
    /* 2034 */ "rev.w $\x01, $\x02\0"
    /* 2047 */ "rev32 $\x01, $\x02\0"
    /* 2060 */ "j $\xFF\x02\x01\0"
    /* 2067 */ "jal $\xFF\x02\x01\0"
    /* 2076 */ "ret\0"
    /* 2080 */ "jr $\x02\0"
    /* 2086 */ "jalr $\x02\0"
    /* 2094 */ "jalr $\x01, $\x02\0"
    /* 2106 */ "jr $\x03($\x02)\0"
    /* 2116 */ "jalr $\x03($\x02)\0"
    /* 2128 */ "sfence.vma\0"
    /* 2139 */ "sfence.vma $\x01\0"
    /* 2153 */ "zip.n $\x01, $\x02\0"
    /* 2166 */ "zip2.b $\x01, $\x02\0"
    /* 2180 */ "zip.b $\x01, $\x02\0"
    /* 2193 */ "zip4.h $\x01, $\x02\0"
    /* 2207 */ "zip2.h $\x01, $\x02\0"
    /* 2221 */ "zip.h $\x01, $\x02\0"
    /* 2234 */ "zip8 $\x01, $\x02\0"
    /* 2246 */ "zip4 $\x01, $\x02\0"
    /* 2258 */ "zip2 $\x01, $\x02\0"
    /* 2270 */ "zip $\x01, $\x02\0"
    /* 2281 */ "zip8.w $\x01, $\x02\0"
    /* 2295 */ "zip4.w $\x01, $\x02\0"
    /* 2309 */ "zip2.w $\x01, $\x02\0"
    /* 2323 */ "zip.w $\x01, $\x02\0"
    /* 2336 */ "zip16 $\x01, $\x02\0"
    /* 2349 */ "sltz $\x01, $\x02\0"
    /* 2361 */ "sgtz $\x01, $\x03\0"
    /* 2373 */ "seqz $\x01, $\x02\0"
    /* 2385 */ "snez $\x01, $\x03\0"
    /* 2397 */ "neg $\x01, $\x03\0"
    /* 2408 */ "negw $\x01, $\x03\0"
    /* 2420 */ "unzip.n $\x01, $\x02\0"
    /* 2435 */ "unzip2.b $\x01, $\x02\0"
    /* 2451 */ "unzip.b $\x01, $\x02\0"
    /* 2466 */ "unzip4.h $\x01, $\x02\0"
    /* 2482 */ "unzip2.h $\x01, $\x02\0"
    /* 2498 */ "unzip.h $\x01, $\x02\0"
    /* 2513 */ "unzip8 $\x01, $\x02\0"
    /* 2527 */ "unzip4 $\x01, $\x02\0"
    /* 2541 */ "unzip2 $\x01, $\x02\0"
    /* 2555 */ "unzip $\x01, $\x02\0"
    /* 2568 */ "unzip8.w $\x01, $\x02\0"
    /* 2584 */ "unzip4.w $\x01, $\x02\0"
    /* 2600 */ "unzip2.w $\x01, $\x02\0"
    /* 2616 */ "unzip.w $\x01, $\x02\0"
    /* 2631 */ "unzip16 $\x01, $\x02\0"
    /* 2646 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2665 */ "vl1r.v $\x01, ($\x02)\0"
    /* 2681 */ "vl2r.v $\x01, ($\x02)\0"
    /* 2697 */ "vl4r.v $\x01, ($\x02)\0"
    /* 2713 */ "vl8r.v $\x01, ($\x02)\0"
    /* 2729 */ "vmmv.m $\x01, $\x02\0"
    /* 2743 */ "vmnot.m $\x01, $\x02\0"
    /* 2758 */ "vmset.m $\x01\0"
    /* 2769 */ "vmclr.m $\x01\0"
    /* 2780 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 2803 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2821 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2845 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2868 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 2886 */ "not $\x01, $\x02\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    makeArrayRef(OpToPatterns),
    makeArrayRef(Patterns),
    makeArrayRef(Conds),
    StringRef(AsmStrings, array_lengthof(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 3: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
