

================================================================
== Vitis HLS Report for 'wrapper_mmult_hw'
================================================================
* Date:           Fri Jun  3 13:36:50 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        mmult
* Solution:       soln (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.416 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     3914|     3914|  13.045 us|  13.045 us|  3914|  3914|     none|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                     |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |              Loop Name              |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_26_1_VITIS_LOOP_28_2    |      256|      256|         2|          1|          1|   256|       yes|
        |- VITIS_LOOP_35_3_VITIS_LOOP_37_4    |      256|      256|         2|          1|          1|   256|       yes|
        |- VITIS_LOOP_45_5_VITIS_LOOP_47_6    |      256|      256|         2|          1|          1|   256|       yes|
        |- VITIS_LOOP_55_7_VITIS_LOOP_57_8    |      256|      256|         2|          1|          1|   256|       yes|
        |- lreorder1_lreorder2                |     2844|     2844|        40|         11|          1|   256|       yes|
        |- VITIS_LOOP_69_9_VITIS_LOOP_71_10   |       16|       16|         2|          1|          1|    16|       yes|
        |- VITIS_LOOP_82_11_VITIS_LOOP_84_12  |       16|       16|         2|          1|          1|    16|       yes|
        +-------------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     969|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|    10|    1132|     718|    -|
|Memory           |        4|     -|     128|      16|    -|
|Multiplexer      |        -|     -|       -|    1071|    -|
|Register         |        -|     -|    2143|      96|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|    10|    3403|    2870|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    ~0|      ~0|       1|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |                Instance                |                Module               | BRAM_18K| DSP|  FF | LUT | URAM|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_11_full_dsp_1_U2      |fadd_32ns_32ns_32_11_full_dsp_1      |        0|   2|  369|  236|    0|
    |faddfsub_32ns_32ns_32_11_full_dsp_1_U1  |faddfsub_32ns_32ns_32_11_full_dsp_1  |        0|   2|  369|  236|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U3        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    |fmul_32ns_32ns_32_7_max_dsp_1_U4        |fmul_32ns_32ns_32_7_max_dsp_1        |        0|   3|  197|  123|    0|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+
    |Total                                   |                                     |        0|  10| 1132|  718|    0|
    +----------------------------------------+-------------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-------+---------------------+---------+----+----+-----+------+-----+------+-------------+
    | Memory|        Module       | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------+---------------------+---------+----+----+-----+------+-----+------+-------------+
    |Ar_U   |wrapper_mmult_hw_Ar  |        1|   0|   0|    0|   256|   32|     1|         8192|
    |Ai_U   |wrapper_mmult_hw_Ar  |        1|   0|   0|    0|   256|   32|     1|         8192|
    |Br_U   |wrapper_mmult_hw_Br  |        1|   0|   0|    0|   256|   32|     1|         8192|
    |Bi_U   |wrapper_mmult_hw_Br  |        1|   0|   0|    0|   256|   32|     1|         8192|
    |Cr_U   |wrapper_mmult_hw_Cr  |        0|  64|   8|    0|    16|   32|     1|          512|
    |Ci_U   |wrapper_mmult_hw_Cr  |        0|  64|   8|    0|    16|   32|     1|          512|
    +-------+---------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total  |                     |        4| 128|  16|    0|  1056|  192|     6|        33792|
    +-------+---------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln26_1_fu_753_p2               |         +|   0|  0|  16|           9|           1|
    |add_ln26_fu_765_p2                 |         +|   0|  0|  10|           3|           1|
    |add_ln28_fu_815_p2                 |         +|   0|  0|  14|           7|           1|
    |add_ln32_fu_809_p2                 |         +|   0|  0|  15|           8|           8|
    |add_ln35_1_fu_830_p2               |         +|   0|  0|  16|           9|           1|
    |add_ln35_fu_842_p2                 |         +|   0|  0|  10|           3|           1|
    |add_ln37_fu_892_p2                 |         +|   0|  0|  14|           7|           1|
    |add_ln41_fu_886_p2                 |         +|   0|  0|  15|           8|           8|
    |add_ln45_1_fu_907_p2               |         +|   0|  0|  16|           9|           1|
    |add_ln45_fu_919_p2                 |         +|   0|  0|  14|           7|           1|
    |add_ln47_fu_969_p2                 |         +|   0|  0|  10|           3|           1|
    |add_ln51_fu_963_p2                 |         +|   0|  0|  15|           8|           8|
    |add_ln55_1_fu_984_p2               |         +|   0|  0|  16|           9|           1|
    |add_ln55_fu_996_p2                 |         +|   0|  0|  14|           7|           1|
    |add_ln57_fu_1058_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln61_fu_1040_p2                |         +|   0|  0|  15|           8|           8|
    |add_ln69_1_fu_1391_p2              |         +|   0|  0|  12|           5|           1|
    |add_ln69_fu_1403_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln71_fu_1458_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln74_fu_1447_p2                |         +|   0|  0|  12|           4|           4|
    |add_ln82_1_fu_1469_p2              |         +|   0|  0|  12|           5|           1|
    |add_ln82_fu_1481_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln84_fu_1568_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln87_fu_1545_p2                |         +|   0|  0|  12|           4|           4|
    |add_ln95_1_fu_1073_p2              |         +|   0|  0|  16|           9|           1|
    |add_ln95_fu_1085_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln99_fu_1202_p2                |         +|   0|  0|  14|           7|           1|
    |empty_18_fu_1140_p2                |         +|   0|  0|  15|           8|           8|
    |ap_block_pp0_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp5_stage0_01001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp5_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp6_stage0_01001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp6_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_state11_pp3_stage0_iter0  |       and|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter0   |       and|   0|  0|   2|           1|           1|
    |ap_block_state56_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state59_io                |       and|   0|  0|   2|           1|           1|
    |ap_block_state5_pp1_stage0_iter0   |       and|   0|  0|   2|           1|           1|
    |ap_block_state8_pp2_stage0_iter0   |       and|   0|  0|   2|           1|           1|
    |val_last_V_fu_1562_p2              |       and|   0|  0|   2|           1|           1|
    |cmp3_i_fu_1210_p2                  |      icmp|   0|  0|  10|           7|           1|
    |cmp49_i_fu_1197_p2                 |      icmp|   0|  0|  10|           7|           6|
    |cmp66210_fu_1527_p2                |      icmp|   0|  0|   8|           3|           2|
    |cmp66_mid1_fu_1521_p2              |      icmp|   0|  0|   8|           3|           2|
    |icmp_ln26_fu_759_p2                |      icmp|   0|  0|  11|           9|          10|
    |icmp_ln28_fu_771_p2                |      icmp|   0|  0|  11|           7|           8|
    |icmp_ln35_fu_836_p2                |      icmp|   0|  0|  11|           9|          10|
    |icmp_ln37_fu_848_p2                |      icmp|   0|  0|  11|           7|           8|
    |icmp_ln45_fu_913_p2                |      icmp|   0|  0|  11|           9|          10|
    |icmp_ln47_fu_925_p2                |      icmp|   0|  0|   9|           3|           4|
    |icmp_ln55_fu_990_p2                |      icmp|   0|  0|  11|           9|          10|
    |icmp_ln57_fu_1002_p2               |      icmp|   0|  0|   9|           3|           4|
    |icmp_ln69_fu_1397_p2               |      icmp|   0|  0|  10|           5|           6|
    |icmp_ln71_fu_1409_p2               |      icmp|   0|  0|   9|           3|           4|
    |icmp_ln82_fu_1475_p2               |      icmp|   0|  0|  10|           5|           6|
    |icmp_ln84_fu_1487_p2               |      icmp|   0|  0|   9|           3|           4|
    |icmp_ln88_fu_1556_p2               |      icmp|   0|  0|   8|           3|           2|
    |icmp_ln95_fu_1079_p2               |      icmp|   0|  0|  11|           9|          10|
    |icmp_ln99_fu_1091_p2               |      icmp|   0|  0|  11|           7|           8|
    |or_ln105_1_fu_1167_p2              |        or|   0|  0|   9|           9|           2|
    |or_ln105_2_fu_1182_p2              |        or|   0|  0|   9|           9|           2|
    |or_ln105_fu_1152_p2                |        or|   0|  0|   9|           9|           1|
    |or_ln110_1_fu_1346_p2              |        or|   0|  0|   5|           5|           2|
    |or_ln110_2_fu_1371_p2              |        or|   0|  0|   5|           5|           2|
    |or_ln110_fu_1321_p2                |        or|   0|  0|   5|           5|           1|
    |select_ln103_1_fu_1226_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_2_fu_1236_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_3_fu_1246_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_4_fu_1256_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_5_fu_1266_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_6_fu_1276_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_7_fu_1286_p3          |    select|   0|  0|  32|           1|           1|
    |select_ln103_fu_1215_p3            |    select|   0|  0|  32|           1|           1|
    |select_ln26_1_fu_785_p3            |    select|   0|  0|   3|           1|           3|
    |select_ln26_fu_777_p3              |    select|   0|  0|   7|           1|           1|
    |select_ln35_1_fu_862_p3            |    select|   0|  0|   3|           1|           3|
    |select_ln35_fu_854_p3              |    select|   0|  0|   7|           1|           1|
    |select_ln45_1_fu_939_p3            |    select|   0|  0|   7|           1|           7|
    |select_ln45_fu_931_p3              |    select|   0|  0|   3|           1|           1|
    |select_ln55_1_fu_1016_p3           |    select|   0|  0|   7|           1|           7|
    |select_ln55_fu_1008_p3             |    select|   0|  0|   3|           1|           1|
    |select_ln69_1_fu_1423_p3           |    select|   0|  0|   3|           1|           3|
    |select_ln69_fu_1415_p3             |    select|   0|  0|   3|           1|           1|
    |select_ln82_1_fu_1501_p3           |    select|   0|  0|   3|           1|           3|
    |select_ln82_2_fu_1533_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln82_fu_1493_p3             |    select|   0|  0|   3|           1|           1|
    |select_ln95_1_fu_1119_p3           |    select|   0|  0|   3|           1|           3|
    |select_ln95_fu_1097_p3             |    select|   0|  0|   7|           1|           1|
    |ap_enable_pp0                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp1                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp2                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp3                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp4                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp5                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp6                      |       xor|   0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp5_iter1            |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp6_iter1            |       xor|   0|  0|   2|           2|           1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0| 969|         375|         274|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+-----+-----------+-----+-----------+
    |                    Name                   | LUT | Input Size| Bits| Total Bits|
    +-------------------------------------------+-----+-----------+-----+-----------+
    |Ai_address0                                |   14|          3|    8|         24|
    |Ar_address0                                |   14|          3|    8|         24|
    |Bi_address0                                |   31|          6|    8|         48|
    |Br_address0                                |   31|          6|    8|         48|
    |Ci_address0                                |   31|          6|    4|         24|
    |Cr_address0                                |   31|          6|    4|         24|
    |INPUT_STREAM_TDATA_blk_n                   |    9|          2|    1|          2|
    |OUTPUT_STREAM_TDATA                        |   14|          3|   32|         96|
    |OUTPUT_STREAM_TDATA_blk_n                  |    9|          2|    1|          2|
    |OUTPUT_STREAM_TLAST                        |   14|          3|    1|          3|
    |ap_NS_fsm                                  |  130|         26|    1|         26|
    |ap_enable_reg_pp0_iter1                    |   14|          3|    1|          3|
    |ap_enable_reg_pp1_iter1                    |   14|          3|    1|          3|
    |ap_enable_reg_pp2_iter1                    |   14|          3|    1|          3|
    |ap_enable_reg_pp3_iter1                    |   14|          3|    1|          3|
    |ap_enable_reg_pp4_iter3                    |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1                    |   14|          3|    1|          3|
    |ap_enable_reg_pp6_iter1                    |   14|          3|    1|          3|
    |ap_phi_mux_i_1_phi_fu_500_p4               |    9|          2|    3|          6|
    |ap_phi_mux_i_2_phi_fu_533_p4               |    9|          2|    7|         14|
    |ap_phi_mux_i_3_phi_fu_566_p4               |    9|          2|    7|         14|
    |ap_phi_mux_i_4_phi_fu_638_p4               |    9|          2|    3|          6|
    |ap_phi_mux_i_5_phi_fu_672_p4               |    9|          2|    3|          6|
    |ap_phi_mux_i_6_phi_fu_705_p4               |    9|          2|    3|          6|
    |ap_phi_mux_i_phi_fu_467_p4                 |    9|          2|    3|          6|
    |ap_phi_mux_indvar_flatten39_phi_fu_627_p4  |    9|          2|    9|         18|
    |ap_phi_mux_k_phi_fu_650_p4                 |    9|          2|    7|         14|
    |ap_sig_allocacmp_resultr_0_load            |    9|          2|   32|         64|
    |ap_sig_allocacmp_resultr_13_load           |    9|          2|   32|         64|
    |ap_sig_allocacmp_resultr_2_load            |    9|          2|   32|         64|
    |ap_sig_allocacmp_resultr_3_load            |    9|          2|   32|         64|
    |ap_sig_allocacmp_temp_sumi_load            |    9|          2|   32|         64|
    |ap_sig_allocacmp_temp_sumi_load_4          |    9|          2|   32|         64|
    |ap_sig_allocacmp_temp_sumi_load_5          |    9|          2|   32|         64|
    |ap_sig_allocacmp_temp_sumi_load_6          |    9|          2|   32|         64|
    |grp_fu_723_opcode                          |   14|          3|    2|          6|
    |grp_fu_723_p0                              |   49|          9|   32|        288|
    |grp_fu_723_p1                              |   49|          9|   32|        288|
    |grp_fu_727_p0                              |   49|          9|   32|        288|
    |grp_fu_727_p1                              |   49|          9|   32|        288|
    |grp_fu_731_p1                              |   49|          9|   32|        288|
    |grp_fu_735_p1                              |   49|          9|   32|        288|
    |i_1_reg_496                                |    9|          2|    3|          6|
    |i_2_reg_529                                |    9|          2|    7|         14|
    |i_3_reg_562                                |    9|          2|    7|         14|
    |i_4_reg_634                                |    9|          2|    3|          6|
    |i_5_reg_668                                |    9|          2|    3|          6|
    |i_6_reg_701                                |    9|          2|    3|          6|
    |i_reg_463                                  |    9|          2|    3|          6|
    |indvar_flatten15_reg_518                   |    9|          2|    9|         18|
    |indvar_flatten23_reg_551                   |    9|          2|    9|         18|
    |indvar_flatten39_reg_623                   |    9|          2|    9|         18|
    |indvar_flatten47_reg_657                   |    9|          2|    5|         10|
    |indvar_flatten55_reg_690                   |    9|          2|    5|         10|
    |indvar_flatten7_reg_485                    |    9|          2|    9|         18|
    |indvar_flatten_reg_452                     |    9|          2|    9|         18|
    |j_1_reg_507                                |    9|          2|    7|         14|
    |j_2_reg_540                                |    9|          2|    3|          6|
    |j_3_reg_573                                |    9|          2|    3|          6|
    |j_4_reg_679                                |    9|          2|    3|          6|
    |j_5_reg_712                                |    9|          2|    3|          6|
    |j_reg_474                                  |    9|          2|    7|         14|
    |k_reg_646                                  |    9|          2|    7|         14|
    +-------------------------------------------+-----+-----------+-----+-----------+
    |Total                                      | 1071|        219|  695|       2911|
    +-------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |Ai_load_reg_1835                    |  32|   0|   32|          0|
    |Ar_load_reg_1830                    |  32|   0|   32|          0|
    |Bi_load_1_reg_1846                  |  32|   0|   32|          0|
    |Bi_load_2_reg_1872                  |  32|   0|   32|          0|
    |Bi_load_3_reg_1884                  |  32|   0|   32|          0|
    |Bi_load_reg_1814                    |  32|   0|   32|          0|
    |Br_load_1_reg_1840                  |  32|   0|   32|          0|
    |Br_load_2_reg_1866                  |  32|   0|   32|          0|
    |Br_load_3_reg_1878                  |  32|   0|   32|          0|
    |Br_load_reg_1808                    |  32|   0|   32|          0|
    |Ci_addr_1_reg_2073                  |   2|   0|    4|          2|
    |Ci_addr_2_reg_2078                  |   2|   0|    4|          2|
    |Ci_addr_3_reg_2083                  |   2|   0|    4|          2|
    |Ci_addr_4_reg_2088                  |   2|   0|    4|          2|
    |add43_i_1_reg_2021                  |  32|   0|   32|          0|
    |add43_i_2_reg_2041                  |  32|   0|   32|          0|
    |add43_i_3_reg_2061                  |  32|   0|   32|          0|
    |add43_i_reg_2001                    |  32|   0|   32|          0|
    |add_ln32_reg_1593                   |   8|   0|    8|          0|
    |add_ln41_reg_1617                   |   8|   0|    8|          0|
    |add_ln51_reg_1641                   |   8|   0|    8|          0|
    |add_ln61_reg_1665                   |   8|   0|    8|          0|
    |add_ln95_1_reg_1738                 |   9|   0|    9|          0|
    |add_ln95_reg_1747                   |   3|   0|    3|          0|
    |add_ln99_reg_1910                   |   7|   0|    7|          0|
    |ap_CS_fsm                           |  25|   0|   25|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1             |   1|   0|    1|          0|
    |cmp3_i_reg_1975                     |   1|   0|    1|          0|
    |cmp49_i_reg_1862                    |   1|   0|    1|          0|
    |i_1_reg_496                         |   3|   0|    3|          0|
    |i_2_reg_529                         |   7|   0|    7|          0|
    |i_3_reg_562                         |   7|   0|    7|          0|
    |i_4_reg_634                         |   3|   0|    3|          0|
    |i_5_reg_668                         |   3|   0|    3|          0|
    |i_6_reg_701                         |   3|   0|    3|          0|
    |i_reg_463                           |   3|   0|    3|          0|
    |icmp_ln26_reg_1584                  |   1|   0|    1|          0|
    |icmp_ln35_reg_1608                  |   1|   0|    1|          0|
    |icmp_ln45_reg_1632                  |   1|   0|    1|          0|
    |icmp_ln55_reg_1656                  |   1|   0|    1|          0|
    |icmp_ln69_reg_2098                  |   1|   0|    1|          0|
    |icmp_ln82_reg_2122                  |   1|   0|    1|          0|
    |icmp_ln95_reg_1743                  |   1|   0|    1|          0|
    |icmp_ln99_reg_1752                  |   1|   0|    1|          0|
    |indvar_flatten15_reg_518            |   9|   0|    9|          0|
    |indvar_flatten23_reg_551            |   9|   0|    9|          0|
    |indvar_flatten39_reg_623            |   9|   0|    9|          0|
    |indvar_flatten47_reg_657            |   5|   0|    5|          0|
    |indvar_flatten55_reg_690            |   5|   0|    5|          0|
    |indvar_flatten7_reg_485             |   9|   0|    9|          0|
    |indvar_flatten_reg_452              |   9|   0|    9|          0|
    |j_1_reg_507                         |   7|   0|    7|          0|
    |j_2_reg_540                         |   3|   0|    3|          0|
    |j_3_reg_573                         |   3|   0|    3|          0|
    |j_4_reg_679                         |   3|   0|    3|          0|
    |j_5_reg_712                         |   3|   0|    3|          0|
    |j_reg_474                           |   7|   0|    7|          0|
    |k_reg_646                           |   7|   0|    7|          0|
    |mul24_i_1_reg_1920                  |  32|   0|   32|          0|
    |mul24_i_2_reg_1940                  |  32|   0|   32|          0|
    |mul24_i_3_reg_1960                  |  32|   0|   32|          0|
    |mul24_i_reg_1895                    |  32|   0|   32|          0|
    |mul33_i_1_reg_1925                  |  32|   0|   32|          0|
    |mul33_i_2_reg_1945                  |  32|   0|   32|          0|
    |mul33_i_3_reg_1965                  |  32|   0|   32|          0|
    |mul33_i_reg_1900                    |  32|   0|   32|          0|
    |mul42_i_1_reg_1930                  |  32|   0|   32|          0|
    |mul42_i_2_reg_1950                  |  32|   0|   32|          0|
    |mul42_i_3_reg_1970                  |  32|   0|   32|          0|
    |mul42_i_reg_1905                    |  32|   0|   32|          0|
    |mul_i_1_reg_1915                    |  32|   0|   32|          0|
    |mul_i_2_reg_1935                    |  32|   0|   32|          0|
    |mul_i_3_reg_1955                    |  32|   0|   32|          0|
    |mul_i_reg_1890                      |  32|   0|   32|          0|
    |p_phi18_reg_597                     |   1|   0|    1|          0|
    |p_phi19_reg_610                     |   1|   0|    1|          0|
    |p_phi_reg_584                       |   1|   0|    1|          0|
    |reg_743                             |  32|   0|   32|          0|
    |reg_747                             |  32|   0|   32|          0|
    |resultr_0_fu_204                    |  32|   0|   32|          0|
    |resultr_13_fu_196                   |  32|   0|   32|          0|
    |resultr_2_fu_188                    |  32|   0|   32|          0|
    |resultr_3_fu_180                    |  32|   0|   32|          0|
    |select_ln103_1_reg_1996             |  32|   0|   32|          0|
    |select_ln103_2_reg_2006             |  32|   0|   32|          0|
    |select_ln103_3_reg_2016             |  32|   0|   32|          0|
    |select_ln103_4_reg_2026             |  32|   0|   32|          0|
    |select_ln103_5_reg_2036             |  32|   0|   32|          0|
    |select_ln103_6_reg_2046             |  32|   0|   32|          0|
    |select_ln103_7_reg_2056             |  32|   0|   32|          0|
    |select_ln103_reg_1986               |  32|   0|   32|          0|
    |select_ln26_1_reg_1588              |   3|   0|    3|          0|
    |select_ln35_1_reg_1612              |   3|   0|    3|          0|
    |select_ln45_1_reg_1636              |   7|   0|    7|          0|
    |select_ln55_1_reg_1660              |   7|   0|    7|          0|
    |select_ln69_1_reg_2102              |   3|   0|    3|          0|
    |select_ln82_1_reg_2126              |   3|   0|    3|          0|
    |select_ln95_1_reg_1782              |   3|   0|    3|          0|
    |select_ln95_reg_1757                |   7|   0|    7|          0|
    |select_ln95_reg_1757_pp4_iter1_reg  |   7|   0|    7|          0|
    |sub_i_1_reg_2011                    |  32|   0|   32|          0|
    |sub_i_2_reg_2031                    |  32|   0|   32|          0|
    |sub_i_3_reg_2051                    |  32|   0|   32|          0|
    |sub_i_reg_1991                      |  32|   0|   32|          0|
    |temp_sumi_load_0_fu_208             |  32|   0|   32|          0|
    |temp_sumi_load_1_fu_200             |  32|   0|   32|          0|
    |temp_sumi_load_2_fu_192             |  32|   0|   32|          0|
    |temp_sumi_load_3_fu_184             |  32|   0|   32|          0|
    |tmp_5_reg_2066                      |   3|   0|    5|          2|
    |tmp_9_reg_1765                      |   7|   0|    9|          2|
    |tmp_i66_dest_reg_1680               |   1|   0|    1|          0|
    |tmp_i66_id_reg_1675                 |   1|   0|    1|          0|
    |tmp_i66_user_reg_1670               |   1|   0|    1|          0|
    |val_last_V_reg_2136                 |   1|   0|    1|          0|
    |cmp49_i_reg_1862                    |  64|  32|    1|          0|
    |icmp_ln95_reg_1743                  |  64|  32|    1|          0|
    |select_ln95_1_reg_1782              |  64|  32|    3|          0|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |2143|  96| 1968|         12|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------+-----+-----+------------+---------------------+--------------+
|       RTL Ports      | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+----------------------+-----+-----+------------+---------------------+--------------+
|ap_clk                |   in|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|ap_rst                |   in|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|ap_start              |   in|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|ap_done               |  out|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|ap_idle               |  out|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|ap_ready              |  out|    1|  ap_ctrl_hs|     wrapper_mmult_hw|  return value|
|INPUT_STREAM_TDATA    |   in|   32|        axis|   in_stream_V_data_V|       pointer|
|INPUT_STREAM_TVALID   |   in|    1|        axis|   in_stream_V_data_V|       pointer|
|INPUT_STREAM_TREADY   |  out|    1|        axis|   in_stream_V_dest_V|       pointer|
|INPUT_STREAM_TDEST    |   in|    1|        axis|   in_stream_V_dest_V|       pointer|
|INPUT_STREAM_TKEEP    |   in|    4|        axis|   in_stream_V_keep_V|       pointer|
|INPUT_STREAM_TSTRB    |   in|    4|        axis|   in_stream_V_strb_V|       pointer|
|INPUT_STREAM_TUSER    |   in|    1|        axis|   in_stream_V_user_V|       pointer|
|INPUT_STREAM_TLAST    |   in|    1|        axis|   in_stream_V_last_V|       pointer|
|INPUT_STREAM_TID      |   in|    1|        axis|     in_stream_V_id_V|       pointer|
|OUTPUT_STREAM_TDATA   |  out|   32|        axis|  out_stream_V_data_V|       pointer|
|OUTPUT_STREAM_TREADY  |   in|    1|        axis|  out_stream_V_data_V|       pointer|
|OUTPUT_STREAM_TVALID  |  out|    1|        axis|  out_stream_V_dest_V|       pointer|
|OUTPUT_STREAM_TDEST   |  out|    1|        axis|  out_stream_V_dest_V|       pointer|
|OUTPUT_STREAM_TKEEP   |  out|    4|        axis|  out_stream_V_keep_V|       pointer|
|OUTPUT_STREAM_TSTRB   |  out|    4|        axis|  out_stream_V_strb_V|       pointer|
|OUTPUT_STREAM_TUSER   |  out|    1|        axis|  out_stream_V_user_V|       pointer|
|OUTPUT_STREAM_TLAST   |  out|    1|        axis|  out_stream_V_last_V|       pointer|
|OUTPUT_STREAM_TID     |  out|    1|        axis|    out_stream_V_id_V|       pointer|
+----------------------+-----+-----+------------+---------------------+--------------+

