# single-cycle-cpu
所有的.v文件为verilog代码 设计了一个单级流水线cpu 实现MIPS的十条指令  
a.exe为汇编器 用于生成测试用的机器码 使用flex设计 详见asm.flex  
sim.do为modelsim的脚本文件  
